チップレット及びハイブリッドドライブを備えるディスプレイデバイス
基板を含むハイブリッドドライブを有するディスプレイデバイスであって、２次元ピクセルアレイが基板上に形成され、ピクセルは複数のピクセルグループに関連付けられる。別々の１組のグループ行電極及びグループ列電極がピクセルグループ内のピクセルに接続され、それにより、単一のグループ行電極が、単一のグループ列電極と共に、単一のピクセルを駆動する。基板上の各ピクセルアレイ内に２つ以上のチップレットが配置され、各チップレットは１つのピクセルグループに関連付けられ、関連するグループ行電極及び関連するグループ列電極それぞれへの接続を有し、かつ記憶素子を有し、記憶素子はピクセルのための所望の輝度を表す値を格納し、チップレットはそのような値を用いて、その関連するピクセルグループ内の各ピクセルの所望のルミナンスを制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一の連続基板を有するディスプレイデバイスであって、該基板上に形成されたディスプレイピクセルグループのアレイにハイブリッドドライブ機構を提供する分散配置された独立制御素子を有するディスプレイデバイスに関する。
【背景技術】
【０００２】
フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、さらにはテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセルは、本明細書で用いられるとき、単一の発光素子又はさまざまな色の発光素子のグループを指す。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオードディスプレイが知られている。
【０００３】
発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対して２００２年５月７日に発行された特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流が通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）、又は封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。
【０００４】
ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、「Stacked OLED Display Having Improved Efficiency」と題するCokによる特許文献２において教示されるように、フルカラーディスプレイを形成するために、カラーフィルターと共に単一の発光層、たとえば、白色エミッターを用いることができる。たとえば、「Color OLED Display With Improved Power Efficiency」と題するCok他による特許文献３において教示されるように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えない白色サブピクセルとを含む４色ピクセルと共に、パターニングされない白色エミッターを用いる設計が提案されているMiller他に対して２００７年６月１２日に発行された特許文献４を参照されたい）。
【０００５】
フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子（たとえば、トランジスタ）を含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の交差部は発光ダイオードの電極を形成する。その際、外部ドライバチップが、各行（又は列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを点灯させるのに適した電圧を供給する。それゆえ、パッシブマトリックス設計は、２ｎ個の接続を用いて、ｎ2個の別々に制御可能な発光素子を作製する。しかしながら、パッシブマトリックス駆動デバイスでは、行（又は列）を順次に駆動する性質によってフリッカが生じるので、デバイス内に含めることができる行（又は列）の数に制限がある。含める行の数が多すぎる場合には、フリッカは知覚できるほどになる可能性がある。さらに、所望のフレーム速度においてディスプレイ内の行（又は列）全体を駆動するために必要とされる電流が問題となる可能性があり、パッシブマトリックスディスプレイの物理的なサイズを制限する。
【０００６】
アクティブマトリックスデバイスでは、半導体材料、たとえば、アモルファス又は多結晶シリコンの薄膜から能動制御素子が形成され、フラットパネル基板上に分散配置される。通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。たとえば、当該技術分野で知られている簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルのルミナンスを指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び共通電極を用いる。発光素子の制御は通常、データ信号線、選択信号線、共通電源接続、及び共通グランド接続を通して行なわれる。アクティブマトリックス素子は、必ずしもディスプレイには限定されず、空間的な分散制御を必要とする他の用途において、基板上に分散配置し、用いることができる。アクティブマトリックスデバイスでは、パッシブマトリックスデバイスと同じ数の外部制御線（電源及びグランドを除く）を用いることができる。しかしながら、アクティブマトリックスデバイスでは、各発光素子は、制御回路とは別の駆動接続を有し、データ設定のために選択されないときでも、フリッカが除去されるようにアクティブのままである。
【０００７】
アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は、通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは、通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。製造工程及び材料処理において改善は成されるが、製造工程には費用がかかり、薄膜デバイス性能は依然として結晶シリコンデバイスの性能よりも低い。
【０００８】
代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第６，３８４，５２９号
【特許文献２】米国特許第６，９８７，３５５号
【特許文献３】米国特許第６，９１９，６８１号
【特許文献４】米国特許第７，２３０，５９４号
【特許文献５】米国特許出願公開第２００６／００５５８６４号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
アクティブマトリックス制御、パッシブマトリックス制御のいずれが用いられるにしても、大型ディスプレイを形成するのは難しい。アクティブマトリックス設計が用いられる場合には、半導体材料の均一な膜を大きな基板上に形成することは難しく、コストがかかる。パッシブマトリックス設計が用いられる場合には、大きな面積にわたるインピーダンスに起因して信号線サイズに制限があると共にフリッカに起因して行又は列の数に制限がある。大型のディスプレイを設計する１つの手法は、それぞれが大型ディスプレイよりもはるかに小さなタイルを使用することである。各タイルは、パッシブ又はアクティブいずれかの個別の制御素子を有することができる。たとえば、国際公開第９９／４１７３２号は、パッシブ制御されるタイルのアレイを記述している。しかしながら、タイル間のエッジが、画像品質を低下させる目に見える継ぎ目を形成すると共に、観察者に満足のゆくものではない。
【課題を解決するための手段】
【００１１】
この必要性は、本発明の一実施の形態において、ハイブリッドドライブを有する画像デバイスであって、
ａ）基板と、
ｂ）前記基板上に形成される２次元ピクセルアレイであって、該ピクセルは複数のピクセルグループに関連付けられ、該ピクセルグループはそれぞれ少なくとも４つのピクセルを含むと共に別々の１組のグループ行電極及びグループ列電極を含み、該グループ行電極及び該グループ列電極はその対応するピクセルグループ内の前記ピクセルにのみ接続されると共に該ピクセルのみを駆動し、該グループ行電極はそれぞれ２つ以上のピクセルに接続され、該グループ列電極はそれぞれ２つ以上のピクセルに接続され、それにより、単一のグループ行電極は、単一のグループ列電極と共に、単一のピクセルを駆動する、２次元ピクセルアレイと、
ｃ）前記基板上において前記ピクセルアレイ内に配置される２つ以上のチップレットであって、該チップレットはそれぞれ１つのピクセルグループに関連付けられ、関連する前記グループ行電極及び関連する前記グループ列電極のそれぞれへの接続を有すると共に前記ピクセルグループのいずれかの寸法内にあるのと少なくとも同じ数の記憶素子を有し、該記憶素子はピクセルの所望の輝度を表す値を格納し、該チップレットは該値を用いて、その関連するピクセルグループ内の各ピクセルの前記所望のルミナンスを制御する、チップレットと、
を備える、画像デバイスによって満たされる。
【発明の効果】
【００１２】
本発明は、別々のグループに関連付けられたピクセルを駆動するための行電極及び列電極の接続を有するチップレットドライバを備えるディスプレイデバイスを提供することによって、接続パッドの数、チップレットの数及びサイズ、並びにチップレットのコストがいずれも削減されるという利点を有する。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態による、複数のチップレット及び関連するピクセルグループを有するディスプレイデバイスの概略図である。
【図２】本発明の一実施形態によるチップレット回路部の概略図である。
【図３】本発明の一実施形態による、行電極及び列電極を有するピクセルグループの平面図である。
【図４】本発明の一実施形態による、行電極及び列電極を有するピクセルグループ内の発光素子の１つの行の部分断面図である。
【発明を実施するための形態】
【００１４】
図面内の種々の層及び素子は種々の実施形態において非常に異なるサイズを有するので、図面は一定の縮尺で描かれていない。
【００１５】
一実施形態では、本発明は、ハイブリッドドライブを有する画像デバイスを含む。画像デバイスは、たとえば、画像表示デバイス（たとえば、放射デバイス）、又は画像取込デバイス（たとえば、感光デバイス）とすることができる。本明細書において開示されるハイブリッドドライブは、パッシブマトリックス制御及びアクティブマトリックス制御の両方の属性を併せ持つ、発光素子のアレイの輝度を制御するための手段である。図１を参照すると、画像デバイス５は、単一の連続基板１０を備える。基板１０上に２次元ピクセルアレイが形成され、ピクセル３０は複数のピクセルグループ３２に関連付けられ、各ピクセルグループ３２は少なくとも４つのピクセル３０を含み、かつ別々の１組のグループ行電極４０及びグループ列電極４２を含み、それらの電極は対応するピクセルグループ３２内のピクセル３０にのみ接続され、それらのピクセルを駆動し、グループ行電極４０はそれぞれ２つ以上のピクセル３０に接続され、グループ列電極４２はそれぞれ２つ以上のピクセル３０に接続され、単一のグループ行電極４０が、単一のグループ列電極４２と共に、単一のピクセル３０を駆動する。そのピクセルアレイ内には基板１０にわたって２つ以上のチップレット２０が配置され、各チップレット２０は１つのピクセルグループ３２に関連付けられる。チップレット２０は通常、ベア半導体ダイ、たとえば、結晶シリコンであり、ピン接続を有する付加的なパッケージング、たとえば、プラスチック又はセラミックを有しない。
【００１６】
図１に示されるように、そのピクセルアレイ内には、基板１０にわたって、３×３のアレイ内に９個のチップレット２０が示される。しかしながら、チップレット２０は、１次元アレイで配置することもでき、同様に、ピクセルグループ３２も１次元アレイで配置することができる。本明細書において、「ピクセルアレイ３２内」というフレーズは、チップレット２０がピクセルアレイ３２の周辺に配置されるのではなく、ピクセルアレイの基板エリア内に存在することを意味するように定義される。チップレット２０は、ピクセルアレイ内のピクセル３０と共通の層内に存在することができるか、又は基板１０とピクセル層との間の異なる層内に存在することができるか、又はピクセル層が基板１０とチップレット２０との間に存在することができる。画像デバイスは、単一の連続基板１０上に形成され、独立して構成される別々のタイルを備えない。
【００１７】
ピクセル３０の２次元アレイは画像デバイス５内の全てのピクセル３０を含むことができるか、又はデバイス内にピクセルのサブセット、たとえば、ピクセル３０のｘ×ｙアレイを含むことができる。その際、ピクセルアレイ内の各ピクセルグループ３２は、ｍ×ｎ個のピクセル３０を有することができる。ただし、ｍ＜ｘ及びｎ＜ｙである。通常、ｍ＝ｘ／ａ及びｎ＝ｙ／ｂである。ただし、ａ×ｂはチップレット２０の数である。ａ又はｂは１とすることができるが、両方を１とすることはできない。各チップレットが同じ数のｍ×ｎ個のピクセルを有するように、ｘがａで割り切れ、かつｙがｂで割り切れる場合が役立つ。また、各チップレットが、各行及び列内に、他の全てのチップレットと同じ数のピクセルを有する（すなわち、ｍ及びｎが各チップレットについて同じ値を有する）場合が役立つ。ピクセルグループの寸法が、ピクセルアレイの対応する寸法よりも小さい（好ましくは均等に割り切れる）限り、ピクセルグループは２の倍数、たとえば、６４、１２８、２５６、５１２又は１０２４の寸法を有することができる。１つの例示的な設計では、１つのチップレットコントローラと共に１６行×１６列のアレイを用いるのが有用であることがわかっている。
【００１８】
図２を参照すると、各チップレット２０は、関連するグループ行電極４０及び関連するグループ列電極４２のそれぞれへの接続を有し、ピクセルグループ３２のいずれかの寸法内にあるのと少なくとも同じ数のピクセルに対する記憶素子７０を有し、記憶素子７０は、ピクセルの所望のルミナンスを表す値を格納し、チップレット２０は、そのような値を用いて、関連するグループ３２内の各ピクセル３０の所望のルミナンスを制御する。接続パッド８０を用いて、チップレット２０の回路部を、グループ行電極４０及びグループ列電極４２に接続することができる。チップレット相互接続バス５２を用いて、チップレット２０に信号を伝達することができ、チップレットコントローラ７２が、グループ行電極４０及びグループ列電極４２を通して、相互接続バス５２、記憶素子７０及び対応する発光素子を制御することができる。相互接続バス５２は、シリアル通信又はパラレル通信することができ、接続パッド８０を通してチップレット２０に接続される。相互接続バス５２は、或るチップレット２０から別のチップレット２０にデイジーチェーンによって接続することができるか、又は全てのチップレット２０に対して同じように別々に接続することができる。
【００１９】
図２に示されるように、チップレット２０は、ピクセルグループ３２内のピクセル３０毎に１つの記憶素子７０を有する。しかしながら、本発明の一実施形態によれば、ピクセルグループ３２は２つの寸法を有し、記憶素子７０の数は、ピクセルグループ３２の２つの寸法のうちの小さい方と少なくとも同じ大きさにしなければならない。図１の実施形態では、ピクセルグループ３２は２行及び２列を有するので、少なくとも２つの記憶素子７０を持たなければならない。情報、たとえば、画像情報が、起動されることになる行（又は列）のピクセル３０に対応する記憶素子７０内に設定される。１回の通信ステップにおいて、少なくとも１行（又は１列）の情報を設定し、表示することができる。代替的には、ピクセルグループ３２全体の情報を設定することができる。本発明の例示的な実施形態では、チップレット２０は、１回の通信ステップにおいて表示されることになるピクセル３０毎に少なくとも２つの記憶素子７０を有し、それにより、２つの記憶素子７０のうちの一方に情報を設定できると同時に２つの記憶素子７０のうちの第２の記憶素子内に格納された情報が、ピクセルグループ３２の行又は列上に表示される。
【００２０】
図３を参照すると、ピクセルグループ３２が、発光素子すなわちピクセル３０のアレイ、たとえば、長方形のアレイを形成することができる。各ピクセル３０は、グループ行電極４０及びグループ列電極４２の重なり合う交差部によって形成される。図４を参照すると、ピクセルグループ３２の１つの行の部分断面図において、グループ列電極４２が基板１０上に形成される。グループ列電極４２は１つ又は複数の材料層で被覆され、そのうちの少なくとも１つ層が発光し、有機材料、無機材料、又は有機材料及び無機材料の組み合わせを含むことができる。材料層９０がグループ行電極４０でさらに被覆され、破線によって輪郭を描かれる発光ピクセル素子３０の行が形成される。
【００２１】
図１に示されるように、各チップレット２０は、そのチップレット２０に関連付けられたピクセル３０に制御信号を与えるために、１つ若しくは複数のシリアルバス若しくは１つ若しくは複数のパラレルバス５２、又はその両方によって接続されることができる。バス５２は、ポイントツーポイント、並列接続、又はデイジーチェーンとすることができる。チップレットアレイ２２の１つの列内の全てのチップレット２０に少なくとも１つのバス５２を接続することができるか、又はチップレットアレイ２２の１つの行内の全てのチップレット２０に少なくとも１つのバス５２を接続することができる。
【００２２】
バス５２は、タイミング（たとえば、クロック）信号、データ信号、選択信号、電源接続、又はグランド接続を含む、種々の信号を供給することができる。それらの信号は、アナログとすることができるか、又はデジタル、たとえば、デジタルアドレス又はデータ値とすることができる。アナログデータ値は電荷として供給することができる。記憶素子７０はデジタル（たとえば、フリップフロップを含む）、又はアナログ（たとえば、電荷を蓄積するためのキャパシタを含む）とすることができる。バス５２は、種々の方法、たとえば、フォトリソグラフィ、レーザマスクレス技術、又はインクジェットのようなアディティブ技術によって形成することができる。
【００２３】
本発明の種々の実施形態において、基板１０上に分散配置されるチップレット２０は同一とすることができる。しかしながら、各チップレット２０に一意の識別値、すなわちＩＤを関連付けることができる。ＩＤは、チップレット２０が基板１０上に配置される前に、又は好ましくは後に割り当てることができ、ＩＤは、基板１０上のチップレット２０の相対的な位置を反映することができ、すなわち、ＩＤはアドレスとすることができる。
【００２４】
本発明のさらなる実施形態では、１つ又は複数の付加的な制御チップレット５０（図１）を用いて、画像デバイス５を制御することができる。これらの付加的な制御チップレット５０は、ピクセル３０及びチップレット２０と同じ基板１０上に、たとえば、基板１０の周辺に配置することができるか、又は基板１０の外部に配置することができる。付加的な制御チップレット５０は、画像デバイス５に付加的な制御を与えることができ、付加的な制御バス６２を用いて、チップレット２０及びピクセル３０と通信し、これらを制御することができる。
【００２５】
本発明の一実施形態によれば、各チップレット２０のサイズは、チップレットへ２０への接続の数によって決定され、特に、各チップレット２０上の接続パッド８０の数によって決定される。たとえば、先に引用された出願（米国特許出願第１２／１９１，４６２号）において開示されるように、個々の制御電極を通して各ピクセル３０を直接制御するチップレット２０は、ピクセル３０毎に別々の電極（及び接続パッド）を必要とする。それゆえ、それぞれが赤色、緑色、青色、及び白色の構成の４つの発光ピクセル素子３０を有する、４つの多素子ピクセルを制御するチップレット２０は、１６個の接続パッドを用いて、発光ピクセル素子３０を制御する。しかしながら、本発明の一実施形態によれば、代わりに、チップレット２０は、８個のみの接続パッド、４つのグレープ列電極４２及び４つのグループ行電極４０を利用することができ、８個の接続パッド８０が節減されるので、チップレット２０のサイズを及びコストを削減することができる。本発明の一実施形態による第２の例では、ピクセル３０の８×８アレイを有する６４個のピクセル３０を備えたピクセルグループ３２が、そのピクセルグループ３２内のピクセル３０を制御するために、全部で１６個の接続パッド８０に対して８つのグレープ列電極４２及び８つのグループ行電極４０のみを用いることができる。それに対して、先に引用された特許出願（米国特許出願第１２／１９１，４６２号）は、６４個の接続パッド８０を必要とするであろう。本発明の一実施形態による第３の例では、ピクセル３０の１６×１６アレイを有する２５６個のピクセル３０を備えたピクセルグループ３２が、ピクセルグループ３２内のピクセル３０を制御するために、全部で３２個の接続パッド８０に対して１６個のグレープ列電極４２及び１６個のグループ行電極４０のみを用いることができる。それに対して、先に引用された開示は、２５６個の接続パッド８０を必要とするであろう。一般的に、本発明は、ｎ2個のピクセル３０のピクセルグループ３２毎に、ｎ2個の接続パッド８０ではなく、２ｎ個の接続パッド８０しか必要としない。
【００２６】
本発明は以下のように動作することができる。コントローラが映像信号を受信する。コントローラは、画像デバイスの要求に従ってその信号を処理し、１つ又は複数の制御バス又はバスを通して、処理された信号をチップレットアレイ内の各チップレットに送信する。処理された信号は、そのチップレットに対応するピクセルグループ内の各発光ピクセル素子のルミナンス情報を含む。チップレットコントローラは、各発光ピクセル素子に対応する記憶素子内にルミナンス情報を格納する。その後、コントローラは、ルミナンス情報を、行内のピクセルに対応する各記憶素子から、接続パッド及びグループ列電極を通して、その行内の発光ピクセル素子に送る。同時に、グループ行電極に電力が与えられ、その行内の各発光ピクセル素子が、対応する記憶素子内に格納されたルミナンス情報に従って、同時に光を放射する。全てのチップレットがその対応するピクセルグループの１つの行を同時に駆動することができる。その後、ピクセルグループ内の第２の行を駆動することができ、その後、そのピクセルグループ内の発光ピクセル素子の他の残りの行を順次に駆動することができる。本応用例において、「行」及び「列」の指定は任意であり、入れ替えることができることに留意されたい。
【００２７】
ピクセルグループ内の別々の行を順次に起動すると、フリッカを引き起こす可能性があるが、ピクセルグループは画像デバイス全体のピクセルの数に比べて相対的に少なく（チップレットアレイ内のチップレットの数及び各ピクセルグループ内のピクセルの数による）、ピクセルグループは同時に起動されるので、フリッカを大幅に低減することができる。さらに、グループ行電極及びグループ列電極は１つのピクセルグループ内でのみ接続されるので、グループ行電極及びグループ列電極は短く、電極のキャパシタンス及び抵抗は小さく、チップレット内の高電力駆動回路部の必要性も小さい。それゆえ、各ピクセル行が光を放射する時間部分が増加し、フリッカが減少し、所望のルミナンスにおける電流密度が減少する。
【００２８】
本発明の種々の実施形態によれば、チップレットは種々の方法で構成することができ、たとえば、チップレットの長い寸法に沿って１行又は２行の接続パッドを用いて構成することができる。相互接続バスは、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。たとえば、相互接続バスは、蒸着、又はスパッタリングされる金属、たとえば、アルミニウム、銀、又はマグネシウム銀のような種々の合金とすることができる。代替的には、相互接続バスは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、相互接続バスは単層内に形成される。
【００２９】
本発明は、硬質又は柔軟のいずれかの大きなデバイス基板、たとえば、ガラス、プラスチック又はフォイルを利用し、デバイス基板上に複数のチップレットが規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレットは、チップレット内の回路部に従って、かつ制御信号に応答して、デバイス基板上に形成された複数のピクセルを制御することができる。
【００３０】
本発明によれば、チップレットは、基板上に分散配置されるピクセル制御素子を提供する。チップレットは、デバイス基板に比べて相対的に小さな集積回路であり、独立した基板上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む回路を備える。チップレットは、ディスプレイ基板とは別に製造され、その後、ディスプレイ基板に取り付けられる。チップレットは、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オン・インシュレーター（ＳＯＩ）ウェーハを用いて製造されることが好ましい。各チップレットは、その後、デバイス基板に取り付けられる前に分離される。それゆえ、各チップレットの結晶性支持体は、チップレットの回路部がその上に配置されるデバイス基板とは別の基板と見なすことができる。それゆえ、複数のチップレットは、デバイス基板とは別であり、かつ互いに別である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセルが形成される基板とは別であり、独立したチップレット基板の面積は、合わせても、デバイス基板より小さい。チップレットは、たとえば、薄膜アモルファス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレットは１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがさらに好ましい。これは、チップレット上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレットは、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板に接着される。チップレットの表面上の接続パッドを用いて、各チップレットを信号ワイヤ、電力バス及び行電極又は列電極に接続し、ピクセルを駆動する。チップレットは１つ若しくはいくつか、又は数多くのピクセルを制御することができる。しかしながら、各チップレットは少なくとも４つのピクセルを制御することが好ましい。
【００３１】
チップレットは半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。たとえば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレットは、ディスプレイ基板上に組み付けられると、チップレット上に設けられる配線層への電気的接続を作製するための接続パッドも必要とする。接続パッドのサイズは、ディスプレイ基板上で用いられるリソグラフィツールの機構サイズ（たとえば、５μｍ）、及び配線層に対するチップレットの位置合わせ（たとえば、±５μｍ）に基づかなければならない。それゆえ、接続パッドは、たとえば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。
【００３２】
パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。それゆえ、一般的には、トランジスタではなく、接続パッドのサイズ及び数が、チップレットのサイズを制限することになる。
【００３３】
基板（たとえば、アモルファス又は多結晶シリコン）上に直接形成される回路よりも高い性能の回路部を有する独立した基板（たとえば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（たとえば、トランジスタ）を有するので、回路部サイズは非常に小さくなり、チップレットサイズは、デバイスを制御するために、かつデバイスに電力を供給するために必要とされる接続パッドの数及び間隔によって決定されるようになる。たとえば、Yoon、Lee、Yang及びJang著「A novel use of MEMs switch in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されるように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。
【００３４】
デバイス基板はガラスを含むことができ、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又は銀から作製される配線層が、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる平坦化層（たとえば、樹脂）上に形成される。チップレットは、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。
【００３５】
本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対して１９８８年９月６日に発行された米国特許第４，７６９，２９２号及びVan Slyke他に対して１９９１年１０月２９日に発行された米国特許第５，０６１，５６９号において開示されるような小分子又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。たとえば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（たとえば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。本発明は、放射ディスプレイデバイスだけでなく、他のディスプレイデバイス、たとえば、ＬＣＤにも用いることができる。また、本発明は、光応答デバイス、たとえば、大きな基板の画像デバイス、たとえば、透過線を利用する画像デバイスにも役に立つことがある。
【００３６】
本発明は、特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の精神及び範囲内で変形及び変更を実施できることが理解されるべきである。
【符号の説明】
【００３７】
５ 画像デバイス
１０ デバイス基板
２０ チップレット
２２ チップレットアレイ
３０ ピクセル
３２ ピクセルグループ
４０ 行電極
４２ 列電極
５０ 制御チップレット
５２ バス
６０ コントローラ
６２ 制御バス
７０ 電極部
７２ チップレットコントローラ
８０ 接続パッド
９０ 材料層
【技術分野】
【０００１】
本発明は、単一の連続基板を有するディスプレイデバイスであって、該基板上に形成されたディスプレイピクセルグループのアレイにハイブリッドドライブ機構を提供する分散配置された独立制御素子を有するディスプレイデバイスに関する。
【背景技術】
【０００２】
フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、さらにはテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセルは、本明細書で用いられるとき、単一の発光素子又はさまざまな色の発光素子のグループを指す。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオードディスプレイが知られている。
【０００３】
発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対して２００２年５月７日に発行された特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流が通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）、又は封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。
【０００４】
ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、「Stacked OLED Display Having Improved Efficiency」と題するCokによる特許文献２において教示されるように、フルカラーディスプレイを形成するために、カラーフィルターと共に単一の発光層、たとえば、白色エミッターを用いることができる。たとえば、「Color OLED Display With Improved Power Efficiency」と題するCok他による特許文献３において教示されるように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えない白色サブピクセルとを含む４色ピクセルと共に、パターニングされない白色エミッターを用いる設計が提案されているMiller他に対して２００７年６月１２日に発行された特許文献４を参照されたい）。
【０００５】
フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子（たとえば、トランジスタ）を含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の交差部は発光ダイオードの電極を形成する。その際、外部ドライバチップが、各行（又は列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを点灯させるのに適した電圧を供給する。それゆえ、パッシブマトリックス設計は、２ｎ個の接続を用いて、ｎ2個の別々に制御可能な発光素子を作製する。しかしながら、パッシブマトリックス駆動デバイスでは、行（又は列）を順次に駆動する性質によってフリッカが生じるので、デバイス内に含めることができる行（又は列）の数に制限がある。含める行の数が多すぎる場合には、フリッカは知覚できるほどになる可能性がある。さらに、所望のフレーム速度においてディスプレイ内の行（又は列）全体を駆動するために必要とされる電流が問題となる可能性があり、パッシブマトリックスディスプレイの物理的なサイズを制限する。
【０００６】
アクティブマトリックスデバイスでは、半導体材料、たとえば、アモルファス又は多結晶シリコンの薄膜から能動制御素子が形成され、フラットパネル基板上に分散配置される。通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。たとえば、当該技術分野で知られている簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルのルミナンスを指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び共通電極を用いる。発光素子の制御は通常、データ信号線、選択信号線、共通電源接続、及び共通グランド接続を通して行なわれる。アクティブマトリックス素子は、必ずしもディスプレイには限定されず、空間的な分散制御を必要とする他の用途において、基板上に分散配置し、用いることができる。アクティブマトリックスデバイスでは、パッシブマトリックスデバイスと同じ数の外部制御線（電源及びグランドを除く）を用いることができる。しかしながら、アクティブマトリックスデバイスでは、各発光素子は、制御回路とは別の駆動接続を有し、データ設定のために選択されないときでも、フリッカが除去されるようにアクティブのままである。
【０００７】
アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は、通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは、通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。製造工程及び材料処理において改善は成されるが、製造工程には費用がかかり、薄膜デバイス性能は依然として結晶シリコンデバイスの性能よりも低い。
【０００８】
代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第６，３８４，５２９号
【特許文献２】米国特許第６，９８７，３５５号
【特許文献３】米国特許第６，９１９，６８１号
【特許文献４】米国特許第７，２３０，５９４号
【特許文献５】米国特許出願公開第２００６／００５５８６４号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
アクティブマトリックス制御、パッシブマトリックス制御のいずれが用いられるにしても、大型ディスプレイを形成するのは難しい。アクティブマトリックス設計が用いられる場合には、半導体材料の均一な膜を大きな基板上に形成することは難しく、コストがかかる。パッシブマトリックス設計が用いられる場合には、大きな面積にわたるインピーダンスに起因して信号線サイズに制限があると共にフリッカに起因して行又は列の数に制限がある。大型のディスプレイを設計する１つの手法は、それぞれが大型ディスプレイよりもはるかに小さなタイルを使用することである。各タイルは、パッシブ又はアクティブいずれかの個別の制御素子を有することができる。たとえば、国際公開第９９／４１７３２号は、パッシブ制御されるタイルのアレイを記述している。しかしながら、タイル間のエッジが、画像品質を低下させる目に見える継ぎ目を形成すると共に、観察者に満足のゆくものではない。
【課題を解決するための手段】
【００１１】
この必要性は、本発明の一実施の形態において、ハイブリッドドライブを有する画像デバイスであって、
ａ）基板と、
ｂ）前記基板上に形成される２次元ピクセルアレイであって、該ピクセルは複数のピクセルグループに関連付けられ、該ピクセルグループはそれぞれ少なくとも４つのピクセルを含むと共に別々の１組のグループ行電極及びグループ列電極を含み、該グループ行電極及び該グループ列電極はその対応するピクセルグループ内の前記ピクセルにのみ接続されると共に該ピクセルのみを駆動し、該グループ行電極はそれぞれ２つ以上のピクセルに接続され、該グループ列電極はそれぞれ２つ以上のピクセルに接続され、それにより、単一のグループ行電極は、単一のグループ列電極と共に、単一のピクセルを駆動する、２次元ピクセルアレイと、
ｃ）前記基板上において前記ピクセルアレイ内に配置される２つ以上のチップレットであって、該チップレットはそれぞれ１つのピクセルグループに関連付けられ、関連する前記グループ行電極及び関連する前記グループ列電極のそれぞれへの接続を有すると共に前記ピクセルグループのいずれかの寸法内にあるのと少なくとも同じ数の記憶素子を有し、該記憶素子はピクセルの所望の輝度を表す値を格納し、該チップレットは該値を用いて、その関連するピクセルグループ内の各ピクセルの前記所望のルミナンスを制御する、チップレットと、
を備える、画像デバイスによって満たされる。
【発明の効果】
【００１２】
本発明は、別々のグループに関連付けられたピクセルを駆動するための行電極及び列電極の接続を有するチップレットドライバを備えるディスプレイデバイスを提供することによって、接続パッドの数、チップレットの数及びサイズ、並びにチップレットのコストがいずれも削減されるという利点を有する。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態による、複数のチップレット及び関連するピクセルグループを有するディスプレイデバイスの概略図である。
【図２】本発明の一実施形態によるチップレット回路部の概略図である。
【図３】本発明の一実施形態による、行電極及び列電極を有するピクセルグループの平面図である。
【図４】本発明の一実施形態による、行電極及び列電極を有するピクセルグループ内の発光素子の１つの行の部分断面図である。
【発明を実施するための形態】
【００１４】
図面内の種々の層及び素子は種々の実施形態において非常に異なるサイズを有するので、図面は一定の縮尺で描かれていない。
【００１５】
一実施形態では、本発明は、ハイブリッドドライブを有する画像デバイスを含む。画像デバイスは、たとえば、画像表示デバイス（たとえば、放射デバイス）、又は画像取込デバイス（たとえば、感光デバイス）とすることができる。本明細書において開示されるハイブリッドドライブは、パッシブマトリックス制御及びアクティブマトリックス制御の両方の属性を併せ持つ、発光素子のアレイの輝度を制御するための手段である。図１を参照すると、画像デバイス５は、単一の連続基板１０を備える。基板１０上に２次元ピクセルアレイが形成され、ピクセル３０は複数のピクセルグループ３２に関連付けられ、各ピクセルグループ３２は少なくとも４つのピクセル３０を含み、かつ別々の１組のグループ行電極４０及びグループ列電極４２を含み、それらの電極は対応するピクセルグループ３２内のピクセル３０にのみ接続され、それらのピクセルを駆動し、グループ行電極４０はそれぞれ２つ以上のピクセル３０に接続され、グループ列電極４２はそれぞれ２つ以上のピクセル３０に接続され、単一のグループ行電極４０が、単一のグループ列電極４２と共に、単一のピクセル３０を駆動する。そのピクセルアレイ内には基板１０にわたって２つ以上のチップレット２０が配置され、各チップレット２０は１つのピクセルグループ３２に関連付けられる。チップレット２０は通常、ベア半導体ダイ、たとえば、結晶シリコンであり、ピン接続を有する付加的なパッケージング、たとえば、プラスチック又はセラミックを有しない。
【００１６】
図１に示されるように、そのピクセルアレイ内には、基板１０にわたって、３×３のアレイ内に９個のチップレット２０が示される。しかしながら、チップレット２０は、１次元アレイで配置することもでき、同様に、ピクセルグループ３２も１次元アレイで配置することができる。本明細書において、「ピクセルアレイ３２内」というフレーズは、チップレット２０がピクセルアレイ３２の周辺に配置されるのではなく、ピクセルアレイの基板エリア内に存在することを意味するように定義される。チップレット２０は、ピクセルアレイ内のピクセル３０と共通の層内に存在することができるか、又は基板１０とピクセル層との間の異なる層内に存在することができるか、又はピクセル層が基板１０とチップレット２０との間に存在することができる。画像デバイスは、単一の連続基板１０上に形成され、独立して構成される別々のタイルを備えない。
【００１７】
ピクセル３０の２次元アレイは画像デバイス５内の全てのピクセル３０を含むことができるか、又はデバイス内にピクセルのサブセット、たとえば、ピクセル３０のｘ×ｙアレイを含むことができる。その際、ピクセルアレイ内の各ピクセルグループ３２は、ｍ×ｎ個のピクセル３０を有することができる。ただし、ｍ＜ｘ及びｎ＜ｙである。通常、ｍ＝ｘ／ａ及びｎ＝ｙ／ｂである。ただし、ａ×ｂはチップレット２０の数である。ａ又はｂは１とすることができるが、両方を１とすることはできない。各チップレットが同じ数のｍ×ｎ個のピクセルを有するように、ｘがａで割り切れ、かつｙがｂで割り切れる場合が役立つ。また、各チップレットが、各行及び列内に、他の全てのチップレットと同じ数のピクセルを有する（すなわち、ｍ及びｎが各チップレットについて同じ値を有する）場合が役立つ。ピクセルグループの寸法が、ピクセルアレイの対応する寸法よりも小さい（好ましくは均等に割り切れる）限り、ピクセルグループは２の倍数、たとえば、６４、１２８、２５６、５１２又は１０２４の寸法を有することができる。１つの例示的な設計では、１つのチップレットコントローラと共に１６行×１６列のアレイを用いるのが有用であることがわかっている。
【００１８】
図２を参照すると、各チップレット２０は、関連するグループ行電極４０及び関連するグループ列電極４２のそれぞれへの接続を有し、ピクセルグループ３２のいずれかの寸法内にあるのと少なくとも同じ数のピクセルに対する記憶素子７０を有し、記憶素子７０は、ピクセルの所望のルミナンスを表す値を格納し、チップレット２０は、そのような値を用いて、関連するグループ３２内の各ピクセル３０の所望のルミナンスを制御する。接続パッド８０を用いて、チップレット２０の回路部を、グループ行電極４０及びグループ列電極４２に接続することができる。チップレット相互接続バス５２を用いて、チップレット２０に信号を伝達することができ、チップレットコントローラ７２が、グループ行電極４０及びグループ列電極４２を通して、相互接続バス５２、記憶素子７０及び対応する発光素子を制御することができる。相互接続バス５２は、シリアル通信又はパラレル通信することができ、接続パッド８０を通してチップレット２０に接続される。相互接続バス５２は、或るチップレット２０から別のチップレット２０にデイジーチェーンによって接続することができるか、又は全てのチップレット２０に対して同じように別々に接続することができる。
【００１９】
図２に示されるように、チップレット２０は、ピクセルグループ３２内のピクセル３０毎に１つの記憶素子７０を有する。しかしながら、本発明の一実施形態によれば、ピクセルグループ３２は２つの寸法を有し、記憶素子７０の数は、ピクセルグループ３２の２つの寸法のうちの小さい方と少なくとも同じ大きさにしなければならない。図１の実施形態では、ピクセルグループ３２は２行及び２列を有するので、少なくとも２つの記憶素子７０を持たなければならない。情報、たとえば、画像情報が、起動されることになる行（又は列）のピクセル３０に対応する記憶素子７０内に設定される。１回の通信ステップにおいて、少なくとも１行（又は１列）の情報を設定し、表示することができる。代替的には、ピクセルグループ３２全体の情報を設定することができる。本発明の例示的な実施形態では、チップレット２０は、１回の通信ステップにおいて表示されることになるピクセル３０毎に少なくとも２つの記憶素子７０を有し、それにより、２つの記憶素子７０のうちの一方に情報を設定できると同時に２つの記憶素子７０のうちの第２の記憶素子内に格納された情報が、ピクセルグループ３２の行又は列上に表示される。
【００２０】
図３を参照すると、ピクセルグループ３２が、発光素子すなわちピクセル３０のアレイ、たとえば、長方形のアレイを形成することができる。各ピクセル３０は、グループ行電極４０及びグループ列電極４２の重なり合う交差部によって形成される。図４を参照すると、ピクセルグループ３２の１つの行の部分断面図において、グループ列電極４２が基板１０上に形成される。グループ列電極４２は１つ又は複数の材料層で被覆され、そのうちの少なくとも１つ層が発光し、有機材料、無機材料、又は有機材料及び無機材料の組み合わせを含むことができる。材料層９０がグループ行電極４０でさらに被覆され、破線によって輪郭を描かれる発光ピクセル素子３０の行が形成される。
【００２１】
図１に示されるように、各チップレット２０は、そのチップレット２０に関連付けられたピクセル３０に制御信号を与えるために、１つ若しくは複数のシリアルバス若しくは１つ若しくは複数のパラレルバス５２、又はその両方によって接続されることができる。バス５２は、ポイントツーポイント、並列接続、又はデイジーチェーンとすることができる。チップレットアレイ２２の１つの列内の全てのチップレット２０に少なくとも１つのバス５２を接続することができるか、又はチップレットアレイ２２の１つの行内の全てのチップレット２０に少なくとも１つのバス５２を接続することができる。
【００２２】
バス５２は、タイミング（たとえば、クロック）信号、データ信号、選択信号、電源接続、又はグランド接続を含む、種々の信号を供給することができる。それらの信号は、アナログとすることができるか、又はデジタル、たとえば、デジタルアドレス又はデータ値とすることができる。アナログデータ値は電荷として供給することができる。記憶素子７０はデジタル（たとえば、フリップフロップを含む）、又はアナログ（たとえば、電荷を蓄積するためのキャパシタを含む）とすることができる。バス５２は、種々の方法、たとえば、フォトリソグラフィ、レーザマスクレス技術、又はインクジェットのようなアディティブ技術によって形成することができる。
【００２３】
本発明の種々の実施形態において、基板１０上に分散配置されるチップレット２０は同一とすることができる。しかしながら、各チップレット２０に一意の識別値、すなわちＩＤを関連付けることができる。ＩＤは、チップレット２０が基板１０上に配置される前に、又は好ましくは後に割り当てることができ、ＩＤは、基板１０上のチップレット２０の相対的な位置を反映することができ、すなわち、ＩＤはアドレスとすることができる。
【００２４】
本発明のさらなる実施形態では、１つ又は複数の付加的な制御チップレット５０（図１）を用いて、画像デバイス５を制御することができる。これらの付加的な制御チップレット５０は、ピクセル３０及びチップレット２０と同じ基板１０上に、たとえば、基板１０の周辺に配置することができるか、又は基板１０の外部に配置することができる。付加的な制御チップレット５０は、画像デバイス５に付加的な制御を与えることができ、付加的な制御バス６２を用いて、チップレット２０及びピクセル３０と通信し、これらを制御することができる。
【００２５】
本発明の一実施形態によれば、各チップレット２０のサイズは、チップレットへ２０への接続の数によって決定され、特に、各チップレット２０上の接続パッド８０の数によって決定される。たとえば、先に引用された出願（米国特許出願第１２／１９１，４６２号）において開示されるように、個々の制御電極を通して各ピクセル３０を直接制御するチップレット２０は、ピクセル３０毎に別々の電極（及び接続パッド）を必要とする。それゆえ、それぞれが赤色、緑色、青色、及び白色の構成の４つの発光ピクセル素子３０を有する、４つの多素子ピクセルを制御するチップレット２０は、１６個の接続パッドを用いて、発光ピクセル素子３０を制御する。しかしながら、本発明の一実施形態によれば、代わりに、チップレット２０は、８個のみの接続パッド、４つのグレープ列電極４２及び４つのグループ行電極４０を利用することができ、８個の接続パッド８０が節減されるので、チップレット２０のサイズを及びコストを削減することができる。本発明の一実施形態による第２の例では、ピクセル３０の８×８アレイを有する６４個のピクセル３０を備えたピクセルグループ３２が、そのピクセルグループ３２内のピクセル３０を制御するために、全部で１６個の接続パッド８０に対して８つのグレープ列電極４２及び８つのグループ行電極４０のみを用いることができる。それに対して、先に引用された特許出願（米国特許出願第１２／１９１，４６２号）は、６４個の接続パッド８０を必要とするであろう。本発明の一実施形態による第３の例では、ピクセル３０の１６×１６アレイを有する２５６個のピクセル３０を備えたピクセルグループ３２が、ピクセルグループ３２内のピクセル３０を制御するために、全部で３２個の接続パッド８０に対して１６個のグレープ列電極４２及び１６個のグループ行電極４０のみを用いることができる。それに対して、先に引用された開示は、２５６個の接続パッド８０を必要とするであろう。一般的に、本発明は、ｎ2個のピクセル３０のピクセルグループ３２毎に、ｎ2個の接続パッド８０ではなく、２ｎ個の接続パッド８０しか必要としない。
【００２６】
本発明は以下のように動作することができる。コントローラが映像信号を受信する。コントローラは、画像デバイスの要求に従ってその信号を処理し、１つ又は複数の制御バス又はバスを通して、処理された信号をチップレットアレイ内の各チップレットに送信する。処理された信号は、そのチップレットに対応するピクセルグループ内の各発光ピクセル素子のルミナンス情報を含む。チップレットコントローラは、各発光ピクセル素子に対応する記憶素子内にルミナンス情報を格納する。その後、コントローラは、ルミナンス情報を、行内のピクセルに対応する各記憶素子から、接続パッド及びグループ列電極を通して、その行内の発光ピクセル素子に送る。同時に、グループ行電極に電力が与えられ、その行内の各発光ピクセル素子が、対応する記憶素子内に格納されたルミナンス情報に従って、同時に光を放射する。全てのチップレットがその対応するピクセルグループの１つの行を同時に駆動することができる。その後、ピクセルグループ内の第２の行を駆動することができ、その後、そのピクセルグループ内の発光ピクセル素子の他の残りの行を順次に駆動することができる。本応用例において、「行」及び「列」の指定は任意であり、入れ替えることができることに留意されたい。
【００２７】
ピクセルグループ内の別々の行を順次に起動すると、フリッカを引き起こす可能性があるが、ピクセルグループは画像デバイス全体のピクセルの数に比べて相対的に少なく（チップレットアレイ内のチップレットの数及び各ピクセルグループ内のピクセルの数による）、ピクセルグループは同時に起動されるので、フリッカを大幅に低減することができる。さらに、グループ行電極及びグループ列電極は１つのピクセルグループ内でのみ接続されるので、グループ行電極及びグループ列電極は短く、電極のキャパシタンス及び抵抗は小さく、チップレット内の高電力駆動回路部の必要性も小さい。それゆえ、各ピクセル行が光を放射する時間部分が増加し、フリッカが減少し、所望のルミナンスにおける電流密度が減少する。
【００２８】
本発明の種々の実施形態によれば、チップレットは種々の方法で構成することができ、たとえば、チップレットの長い寸法に沿って１行又は２行の接続パッドを用いて構成することができる。相互接続バスは、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。たとえば、相互接続バスは、蒸着、又はスパッタリングされる金属、たとえば、アルミニウム、銀、又はマグネシウム銀のような種々の合金とすることができる。代替的には、相互接続バスは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、相互接続バスは単層内に形成される。
【００２９】
本発明は、硬質又は柔軟のいずれかの大きなデバイス基板、たとえば、ガラス、プラスチック又はフォイルを利用し、デバイス基板上に複数のチップレットが規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレットは、チップレット内の回路部に従って、かつ制御信号に応答して、デバイス基板上に形成された複数のピクセルを制御することができる。
【００３０】
本発明によれば、チップレットは、基板上に分散配置されるピクセル制御素子を提供する。チップレットは、デバイス基板に比べて相対的に小さな集積回路であり、独立した基板上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む回路を備える。チップレットは、ディスプレイ基板とは別に製造され、その後、ディスプレイ基板に取り付けられる。チップレットは、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オン・インシュレーター（ＳＯＩ）ウェーハを用いて製造されることが好ましい。各チップレットは、その後、デバイス基板に取り付けられる前に分離される。それゆえ、各チップレットの結晶性支持体は、チップレットの回路部がその上に配置されるデバイス基板とは別の基板と見なすことができる。それゆえ、複数のチップレットは、デバイス基板とは別であり、かつ互いに別である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセルが形成される基板とは別であり、独立したチップレット基板の面積は、合わせても、デバイス基板より小さい。チップレットは、たとえば、薄膜アモルファス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレットは１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがさらに好ましい。これは、チップレット上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレットは、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板に接着される。チップレットの表面上の接続パッドを用いて、各チップレットを信号ワイヤ、電力バス及び行電極又は列電極に接続し、ピクセルを駆動する。チップレットは１つ若しくはいくつか、又は数多くのピクセルを制御することができる。しかしながら、各チップレットは少なくとも４つのピクセルを制御することが好ましい。
【００３１】
チップレットは半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。たとえば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレットは、ディスプレイ基板上に組み付けられると、チップレット上に設けられる配線層への電気的接続を作製するための接続パッドも必要とする。接続パッドのサイズは、ディスプレイ基板上で用いられるリソグラフィツールの機構サイズ（たとえば、５μｍ）、及び配線層に対するチップレットの位置合わせ（たとえば、±５μｍ）に基づかなければならない。それゆえ、接続パッドは、たとえば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。
【００３２】
パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。それゆえ、一般的には、トランジスタではなく、接続パッドのサイズ及び数が、チップレットのサイズを制限することになる。
【００３３】
基板（たとえば、アモルファス又は多結晶シリコン）上に直接形成される回路よりも高い性能の回路部を有する独立した基板（たとえば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（たとえば、トランジスタ）を有するので、回路部サイズは非常に小さくなり、チップレットサイズは、デバイスを制御するために、かつデバイスに電力を供給するために必要とされる接続パッドの数及び間隔によって決定されるようになる。たとえば、Yoon、Lee、Yang及びJang著「A novel use of MEMs switch in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されるように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。
【００３４】
デバイス基板はガラスを含むことができ、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又は銀から作製される配線層が、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる平坦化層（たとえば、樹脂）上に形成される。チップレットは、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。
【００３５】
本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対して１９８８年９月６日に発行された米国特許第４，７６９，２９２号及びVan Slyke他に対して１９９１年１０月２９日に発行された米国特許第５，０６１，５６９号において開示されるような小分子又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。たとえば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（たとえば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。本発明は、放射ディスプレイデバイスだけでなく、他のディスプレイデバイス、たとえば、ＬＣＤにも用いることができる。また、本発明は、光応答デバイス、たとえば、大きな基板の画像デバイス、たとえば、透過線を利用する画像デバイスにも役に立つことがある。
【００３６】
本発明は、特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の精神及び範囲内で変形及び変更を実施できることが理解されるべきである。
【符号の説明】
【００３７】
５ 画像デバイス
１０ デバイス基板
２０ チップレット
２２ チップレットアレイ
３０ ピクセル
３２ ピクセルグループ
４０ 行電極
４２ 列電極
５０ 制御チップレット
５２ バス
６０ コントローラ
６２ 制御バス
７０ 電極部
７２ チップレットコントローラ
８０ 接続パッド
９０ 材料層
【特許請求の範囲】
【請求項１】
ハイブリッドドライブを有する画像デバイスであって、
ａ）単一の連続基板と、
ｂ）前記基板上に形成される２次元ピクセルアレイであって、該ピクセルは複数のピクセルグループに関連付けられ、該ピクセルグループはそれぞれ少なくとも４つのピクセルを含むと共に別々の１組のグループ行電極及びグループ列電極を含み、該グループ行電極及び該グループ列電極はその対応するピクセルグループ内の前記ピクセルにのみ接続されると共に該ピクセルのみを駆動し、該グループ行電極はそれぞれ２つ以上のピクセルに接続され、該グループ列電極はそれぞれ２つ以上のピクセルに接続され、それにより、単一のグループ行電極は、単一のグループ列電極と共に、単一のピクセルを駆動する、２次元ピクセルアレイと、
ｃ）前記基板上において前記ピクセルアレイ内に配置される２つ以上のチップレットであって、該チップレットはそれぞれ１つのピクセルグループに関連付けられ、関連する前記グループ行電極及び関連する前記グループ列電極のそれぞれへの接続を有すると共に前記ピクセルグループのいずれかの寸法内にあるのと少なくとも同じ数の記憶素子を有し、該記憶素子はピクセルの所望の輝度を表す値を格納し、該チップレットは該値を用いて、その関連するピクセルグループ内の各ピクセルの前記所望のルミナンスを制御する、チップレットと、
を備える、画像デバイス。
【請求項２】
各前記チップレットに電気的に接続される１つ又は複数のバスを備える、請求項１に記載の画像デバイス。
【請求項３】
前記１つ又は複数のバスのうちの少なくとも１つは、少なくとも２つ以上の前記チップレットを通ってシリアルに接続されるシリアルバスである、請求項２に記載の画像デバイス。
【請求項４】
前記１つ又は複数のバスのうちの少なくとも１つは、前記チップレットに共通に接続されるパラレルバスである、請求項２に記載の画像デバイス。
【請求項５】
前記パラレルバスは電源又はグランド電気的接続を提供する、請求項４に記載の画像デバイス。
【請求項６】
バスがデータ信号を送信する、請求項２に記載の画像デバイス。
【請求項７】
前記１つ又は複数のバス接続のうちの少なくとも１つはパラレルバスであり、前記１つ又は複数のバス接続のうちの少なくとも１つはシリアルバスである、請求項２に記載の画像デバイス。
【請求項８】
前記１つ又は複数のバスのうちの少なくとも１つは、前記チップレットアレイの１つの列内の全ての前記チップレットに接続されるか、又は少なくとも１つのバスは、前記２つ以上のチップレットの１つの行内の全ての前記チップレットに接続される、請求項２に記載の画像デバイス。
【請求項９】
前記ピクセルグループはそれぞれピクセルの長方形アレイを形成する、請求項１に記載の画像デバイス。
【請求項１０】
前記記憶素子はアナログ記憶素子、電荷を蓄えるキャパシタ、又はデジタル記憶素子である、請求項１に記載の画像デバイス。
【請求項１１】
前記デバイスは非放射ディスプレイデバイスである、請求項１に記載の画像デバイス。
【請求項１２】
前記デバイスは画像取込デバイスである、請求項１に記載の画像デバイス。
【請求項１３】
前記チップレットは同一である、請求項１に記載の画像デバイス。
【請求項１４】
前記チップレットはそれぞれ一意の識別子を有する、請求項１に記載の画像デバイス。
【請求項１５】
各前記チップレットの前記一意の識別子は、前記チップレットが前記基板上に配置された後に設定され、各前記チップレットの前記一意の識別子は、前記２次元チップレットアレイ内の各前記チップレットの相対的な位置に対応する、請求項１４に記載の画像デバイス。
【請求項１６】
前記チップレットを駆動するための、前記２つ以上のチップレットの周辺に配置される制御チップレットをさらに備える、請求項１に記載の画像デバイス。
【請求項１７】
各前記チップレットのサイズは、前記チップレットへの接続の数によって決定される、請求項１に記載の画像デバイス。
【請求項１８】
前記デバイスはディスプレイデバイスである、請求項１に記載の画像デバイス。
【請求項１９】
前記デバイスは有機ＬＥＤディスプレイデバイス、又は無機ＬＥＤディスプレイデバイスである、請求項１８に記載の画像デバイス。
【請求項２０】
各前記チップレットは、少なくとも２つのグループ行電極及び２つのグループ列電極に接続される、請求項１に記載の画像デバイス。
【請求項１】
ハイブリッドドライブを有する画像デバイスであって、
ａ）単一の連続基板と、
ｂ）前記基板上に形成される２次元ピクセルアレイであって、該ピクセルは複数のピクセルグループに関連付けられ、該ピクセルグループはそれぞれ少なくとも４つのピクセルを含むと共に別々の１組のグループ行電極及びグループ列電極を含み、該グループ行電極及び該グループ列電極はその対応するピクセルグループ内の前記ピクセルにのみ接続されると共に該ピクセルのみを駆動し、該グループ行電極はそれぞれ２つ以上のピクセルに接続され、該グループ列電極はそれぞれ２つ以上のピクセルに接続され、それにより、単一のグループ行電極は、単一のグループ列電極と共に、単一のピクセルを駆動する、２次元ピクセルアレイと、
ｃ）前記基板上において前記ピクセルアレイ内に配置される２つ以上のチップレットであって、該チップレットはそれぞれ１つのピクセルグループに関連付けられ、関連する前記グループ行電極及び関連する前記グループ列電極のそれぞれへの接続を有すると共に前記ピクセルグループのいずれかの寸法内にあるのと少なくとも同じ数の記憶素子を有し、該記憶素子はピクセルの所望の輝度を表す値を格納し、該チップレットは該値を用いて、その関連するピクセルグループ内の各ピクセルの前記所望のルミナンスを制御する、チップレットと、
を備える、画像デバイス。
【請求項２】
各前記チップレットに電気的に接続される１つ又は複数のバスを備える、請求項１に記載の画像デバイス。
【請求項３】
前記１つ又は複数のバスのうちの少なくとも１つは、少なくとも２つ以上の前記チップレットを通ってシリアルに接続されるシリアルバスである、請求項２に記載の画像デバイス。
【請求項４】
前記１つ又は複数のバスのうちの少なくとも１つは、前記チップレットに共通に接続されるパラレルバスである、請求項２に記載の画像デバイス。
【請求項５】
前記パラレルバスは電源又はグランド電気的接続を提供する、請求項４に記載の画像デバイス。
【請求項６】
バスがデータ信号を送信する、請求項２に記載の画像デバイス。
【請求項７】
前記１つ又は複数のバス接続のうちの少なくとも１つはパラレルバスであり、前記１つ又は複数のバス接続のうちの少なくとも１つはシリアルバスである、請求項２に記載の画像デバイス。
【請求項８】
前記１つ又は複数のバスのうちの少なくとも１つは、前記チップレットアレイの１つの列内の全ての前記チップレットに接続されるか、又は少なくとも１つのバスは、前記２つ以上のチップレットの１つの行内の全ての前記チップレットに接続される、請求項２に記載の画像デバイス。
【請求項９】
前記ピクセルグループはそれぞれピクセルの長方形アレイを形成する、請求項１に記載の画像デバイス。
【請求項１０】
前記記憶素子はアナログ記憶素子、電荷を蓄えるキャパシタ、又はデジタル記憶素子である、請求項１に記載の画像デバイス。
【請求項１１】
前記デバイスは非放射ディスプレイデバイスである、請求項１に記載の画像デバイス。
【請求項１２】
前記デバイスは画像取込デバイスである、請求項１に記載の画像デバイス。
【請求項１３】
前記チップレットは同一である、請求項１に記載の画像デバイス。
【請求項１４】
前記チップレットはそれぞれ一意の識別子を有する、請求項１に記載の画像デバイス。
【請求項１５】
各前記チップレットの前記一意の識別子は、前記チップレットが前記基板上に配置された後に設定され、各前記チップレットの前記一意の識別子は、前記２次元チップレットアレイ内の各前記チップレットの相対的な位置に対応する、請求項１４に記載の画像デバイス。
【請求項１６】
前記チップレットを駆動するための、前記２つ以上のチップレットの周辺に配置される制御チップレットをさらに備える、請求項１に記載の画像デバイス。
【請求項１７】
各前記チップレットのサイズは、前記チップレットへの接続の数によって決定される、請求項１に記載の画像デバイス。
【請求項１８】
前記デバイスはディスプレイデバイスである、請求項１に記載の画像デバイス。
【請求項１９】
前記デバイスは有機ＬＥＤディスプレイデバイス、又は無機ＬＥＤディスプレイデバイスである、請求項１８に記載の画像デバイス。
【請求項２０】
各前記チップレットは、少なくとも２つのグループ行電極及び２つのグループ列電極に接続される、請求項１に記載の画像デバイス。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公表番号】特表２０１２−５０８９００（Ｐ２０１２−５０８９００Ａ）
【公表日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願番号】特願２０１１−５３６３０９（Ｐ２０１１−５３６３０９）
【出願日】平成２１年１１月３日（２００９．１１．３）
【国際出願番号】ＰＣＴ／ＵＳ２００９／００５９５０
【国際公開番号】ＷＯ２０１０／０５６２８９
【国際公開日】平成２２年５月２０日（２０１０．５．２０）
【出願人】（５１００４８４１７）グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】ＧＬＯＢＡＬ ＯＬＥＤ ＴＥＣＨＮＯＬＯＧＹ ＬＬＣ．
【住所又は居所原語表記】１３８７３ Ｐａｒｋ Ｃｅｎｔｅｒ Ｒｏａｄ， Ｓｕｉｔｅ ３３０， Ｈｅｒｎｄｏｎ， ＶＡ ２０１７１， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
【Ｆターム（参考）】
【公表日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願日】平成２１年１１月３日（２００９．１１．３）
【国際出願番号】ＰＣＴ／ＵＳ２００９／００５９５０
【国際公開番号】ＷＯ２０１０／０５６２８９
【国際公開日】平成２２年５月２０日（２０１０．５．２０）
【出願人】（５１００４８４１７）グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】ＧＬＯＢＡＬ ＯＬＥＤ ＴＥＣＨＮＯＬＯＧＹ ＬＬＣ．
【住所又は居所原語表記】１３８７３ Ｐａｒｋ Ｃｅｎｔｅｒ Ｒｏａｄ， Ｓｕｉｔｅ ３３０， Ｈｅｒｎｄｏｎ， ＶＡ ２０１７１， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
【Ｆターム（参考）】
[ Back to top ]