チップ状電子部品、その製造方法及び実装構造
【課題】 外部接続端子を効率良く配置し、高周波特性を維持でき、小型化が可能なチップ状電子部品、その製造方法及び実装構造を提供すること。
【解決手段】半導体チップ１０１の電極パッド１１３と、フリップチップ接続端子１０８と、外部接続端子１０４とを有し、半導体チップ１０１の電極パッド１１３がフリップチップ接続端子１０８にフリップチップ接続され、フリップチップ接続端子１０８と外部接続端子１０４とが金属ワイヤー１０３によって電気的に接続されている半導体パッケージ１０９。
【解決手段】半導体チップ１０１の電極パッド１１３と、フリップチップ接続端子１０８と、外部接続端子１０４とを有し、半導体チップ１０１の電極パッド１１３がフリップチップ接続端子１０８にフリップチップ接続され、フリップチップ接続端子１０８と外部接続端子１０４とが金属ワイヤー１０３によって電気的に接続されている半導体パッケージ１０９。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部接続端子を有する半導体パッケージとして好適なチップ状電子部品、その製造方法及び実装構造に関するものである。
【背景技術】
【０００２】
近年、携帯式電子機器の発展により、より小型、高密度及び低コストの製品が強く要求されてきている。これに伴い、半導体ＩＣ（集積回路）パッケージは飛躍的に小型化及び薄型化が進んできており、ＬＧＡ（Land Grid Array）と呼ばれる外部接続端子が底面に格子状に配置されたパッケージや、ＣＳＰ（Chip Size Package）と呼ばれる、パッケージの実装面積と半導体チップの面積とがほぼ同等のパッケージ構造が提案されている。
【０００３】
しかし、これらのＬＧＡやＣＳＰは一般に、高価なインターポーザ基板を用いることが多いので、リードフレームを用いたＬＱＦＰ（Low Profile Quad Flat Package）やＱＦＮ（Quad Flat Non-leaded Package）より、組立費用が高くなってしまう。
【０００４】
これに対応するために、リードフレームを用いるＬＧＡ又はＣＳＰ等からなる半導体パッケージの構造が提案されている。こうした構造の例を次に説明する。
【０００５】
例えば、図２０（Ａ）の断面図及び図２０（Ｂ）の平面図に示すように、半導体（ＩＣ）チップ１００１の外周囲１００５に外部接続端子１００４を配置し、ダイボンド材１０１１によってダイパッド１０１２上に固定された半導体チップ１００１の上面周辺部に位置する電極パッド１０１３に、金属ワイヤー１００３をボールボンドし、このボールボンド部１００３ａから外部接続端子１００４上にウェッジボンド部１００３ｂを形成し、全体を絶縁性樹脂層１００２で封止した半導体パッケージ１００９が知られている。このパッケージ構造は、後記の特許文献１（特開２００２−２４６５２９号公報）に示された構造と類似しているが、いずれも半導体チップ外周囲に外部接続端子を配置したファンアウト構造である。
【０００６】
また、図２１（Ａ）の断面図及び図２１（Ｂ）の平面図に示す例においては、半導体チップ１１０１の領域内に外部接続端子１１０４を配置し、これらの外部接続端子１１０４上に絶縁性のダイボンド材１１１１を介して固定された半導体チップ１１０１の上面周辺部に位置する電極パッド１１１３に金属ワイヤー１１０３をボールボンドし、このボールボンド部１１０３ａから、外部接続端子１１０４に連設されて半導体チップ外周囲１１０５まで延びるリードフレーム（インナーリード）１１１９上にウェッジボンド部１１０３ｂを形成し、全体を絶縁性樹脂層１１０２で封止した半導体パッケージ１１０９も知られている。これは、半導体チップの領域内に外部接続端子を配置したファンイン構造である。
【０００７】
また、図２２の断面図に示すファンイン構造においては、下面に形成された保護膜１２３３で周辺部が被覆されて複数の電極パッド１２１３が設けられた半導体チップ１２０１と、上面に形成されたソルダーレジスト１２３４間に露出して複数の配線１２３２が設けられた配線基板１２３１とがアンダーフィル材１２３５を介して対向するように配置され、半導体チップ１２０１の下面の電極パッド１２１３から突出して設けられた複数個の金属バンプ１２０６が接続材１２３６を介して配線基板１２３１の配線１２３２に電気的に接続されていると共に金属ワイヤー１２０３によって半導体チップ１２０１の他の電極パッド１２１３にも電気的に接続されている。このパッケージ構造は、後記の特許文献２（特開２００１−７７１５３号公報）に示されている。
【０００８】
【特許文献１】特開２００２−２４６５２９号公報（第１０頁左欄２６行目〜第１０頁右欄１行目、図５ｂ）
【０００９】
【特許文献２】特開２００１−７７１５３号公報（第５頁左欄１６行目〜第６頁右欄２行目、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図２０に示したパッケージ１００９は、半導体チップ外周囲に外部接続端子１００４を配置するファンアウト構造をとるしかないので、半導体チップ内側領域（直下）に端子を配置するファンイン構造を採用できない。このため、パッケージ実装面積が大きくなり、その小型化を大きく妨げてしまう。
【００１１】
また、図２１に示すファンイン構造の例においては、半導体チップ直下に外部接続端子１１０４を配置するので、パッケージの小型化には向いてはいるが、半導体チップ１１０１の電極パッド１１１３を、半導体チップ１１０１外周囲のリードフレーム１１１９にワイヤーボンディングし、かつ、このリードフレーム１１１９（インナーリード）を外部接続端子１１０４まで引き回す必要がある。
【００１２】
従って、このリードフレーム１１１９は、隣接する外部接続端子１１０４間を通過する構造となるので、金属板をエッチング又はプレス等で成形してリードフレーム１１１９を作製すると、短絡等を防止するためには外部接続端子１１０４間を一定の距離に保つように作製する必要がある。このため、隣接する外部接続端子１１０４間に一定の距離が求められてしまい、隣接する外部接続端子１１０４間のピッチを縮小することに限界があり、またその配置の自由度が低くなり、外部接続端子１１０４を効率良く配置するのも難しい。
【００１３】
また、半導体チップ１１０１の外周囲１１０５にワイヤーボンディング接続するためのエリア（即ち、リードフレーム１１１９の外枠部である接続部）が必要となる。この接続部までの距離は、最低でも半導体チップ１１０１の外周端から０．５〜０．６ｍｍ程度必要であるので、半導体パッケージ１１１９の実装面積を半導体チップ１１０１の面積とほぼ同等とすること（ＣＳＰ化）ができない。
【００１４】
更に、半導体チップ１１０１からリードフレーム１１１９を介して外部接続端子１１０４に至る配線経路が長くなる部分が存在するために、半導体パッケージ１１１９の内部の寄生容量及び寄生インダクタンスが高くなってしまい、高周波特性を維持し難くなる。
【００１５】
また、図２２に示すファンイン構造においても、配線基板１２３１上の配線１２３２に対応する位置に、半導体チップ１２０１上の金属バンプ１２０６を正確に配置しなければならないために、電極パッド１２１３及び金属バンプ１２０６の配置の自由度が低くなり、効率良くこれらを配置するのが難しくなる。
【００１６】
本発明は、上記のような状況に鑑みてなされたものであって、その目的は、外部接続端子を効率良く配置し、高周波特性を維持でき、小型化が可能なチップ状電子部品、その製造方法及び実装構造を提供することにある。
【課題を解決するための手段】
【００１７】
即ち、本発明は、電極（例えば電極パッド：以下、同様）を有するチップ部品（たとえば、半導体（ＩＣ）チップ：以下、同様）と、前記電極の取り出し端子と、外部接続端子とを有し、前記チップ部品の前記電極が前記電極取り出し端子にフリップチップ（フェイスダウン）接続され、前記電極取り出し端子と前記外部接続端子とがこれら両端子間に架け渡された導電性線材（例えばＡｕワイヤ：以下、同様）によって電気的に接続されているチップ状電子部品（例えば半導体（ＩＣ）チップを樹脂封止したパッケージ：以下、同様）に係るものである。
【００１８】
また、本発明は、チップ部品の電極取り出し端子と、外部出力端子とを所定の位置に配置する工程と、前記電極取り出し端子と前記外部接続端子とをこれら両端子間に架け渡された導電性線材によって電気的に接続する工程と、前記チップ部品の電極を前記電極取り出し端子にフリップチップ接続する工程とを有する、チップ状電子部品の製造方法を提供するものである。
【００１９】
また、本発明は、本発明のチップ状電子部品をプリント配線板に実装してなる、チップ状電子部品の実装構造も提供するものである。
【発明の効果】
【００２０】
本発明によれば、前記電極取り出し端子と前記外部接続端子とをこれら両端子間に架け渡された前記導電性線材によって電気的に接続するために、隣接する前記外部接続端子間の距離（又はピッチ）を小さくしても、前記電極取り出し端子を前記導電性線材によって前記外部接続端子に信頼性良く確実に接続できる。このため、前記外部接続端子を任意の位置に配置でき、その配置の自由度が増して効率良く配置することができると共に、結果として端子ピッチの縮小によるパッケージ実装面積の小型化を実現することができる。
【００２１】
しかも、前記電極取り出し端子と前記外部接続端子とを前記導電性線材によって最短距離で電気的に接続することができるので、前記チップ状電子部品の内部の寄生容量及び寄生インダクタンスを減少させることができ、高周波特性を維持し易くなる。
【００２２】
また、前記チップ部品の前記電極取り出し端子にフリップチップ接続するために、ワイヤーボンディング接続する場合に比べて前記チップ部品の前記電極と前記電極取り出し端子との接続を前記チップ部品の領域内で必ず行え、前記チップ状電子部品の面積を前記チップ部品の面積を近づけることができ、パッケージの小型化を図ることができる。
【発明を実施するための最良の形態】
【００２３】
本発明においては、前記導電性線材の形状保持及び短絡防止のために前記導電性線材が絶縁層に埋設され、配線基板等に電気的に接続するために前記外部接続端子が前記絶縁層の表面に露出しているのが望ましい。
【００２４】
また、前記外部接続端子と前記電極取り出し端子との電気的な接続を確実に行うために、前記導電性線材の一端が前記外部接続端子にボールボンドで接続され、他端が前記電極取り出し端子にウェッジボンドで接続されるのが望ましい。
【００２５】
この場合、前記外部接続端子と前記電極取り出し端子との電気的な接続を行い易くするために、前記外部接続端子が前記電極取り出し端子よりも前記チップ部品から遠いレベル位置に存在しており、特に前記外部接続端子が前記絶縁層の段差上に設けられているのが望ましい。
【００２６】
そして、前記段差の底面に存在する前記電極取り出し端子が、前記段差に設けられた別の絶縁層に埋め込まれていることが、前記外部接続端子との短絡や実装基板（プリント配線板）上の配線との短絡を防止する上で望ましい。
【００２７】
また、前記外部接続端子と前記電極取り出し端子とが前記チップ部品に対しほぼ等距離のレベル位置に存在し、前記導電性線材の一端が前記電極取り出し端子にボールボンド又はウェッジボンドで接続され、他端が前記外部接続端子にウェッジボンド又はボールボンドで接続されていてもよい。
【００２８】
また、前記外部接続端子と前記電極取り出し端子とのレベル位置がいずれの場合であっても、前記チップ部品の電極と前記電極取り出し端子との電気的な接続を前記チップ部品の領域内で確実に行う上で、前記チップ部品の電極と前記電極取り出し端子とが、導電性バンプを介して電気的に接続され、更にこの導電性バンプと前記外部接続端子とが前記導電性線材によって電気的に接続されているのが望ましい。
【００２９】
この場合、前記ボールボンド部を介して前記チップ部品の電極と前記電極取り出し端子とが接合しているのが、接合強度の向上にとって望ましい。
【００３０】
また、前記外部接続端子の配置は、前記チップ部品の領域内、領域外又はこれらの両領域としてもよく、前記電極取り出し端子は、前記チップ部品の周辺部又は中間部（チップ部品のエリア内）に設けられていてよい。
【００３１】
また、前記チップ部品とは別のチップ部品（例えば抵抗等の受動部品）が、前記電極取出し端子に接続された状態で、前記電極取り出し端子と同一レベル位置に配置され、これらの部品が絶縁層に埋設されると、同一パッケージ内に各種のチップ部品を組み込むことができる。この場合、前記電極取り出し端子及び前記別のチップ部品との接続レベルが前記外部接続端子のレベル位置よりも高くしてよい。
【００３２】
また、隣接する前記チップ部品を電気的に接続してもよいが、このためには、、前記チップ部品の複数個が、共通の前記電極取り出し端子を介して互いに接続された状態で前記絶縁層に埋設されているのが望ましい。
【００３３】
また、前記チップ状電子部品の製造においては、前記電極取り出し端子と前記外部接続端子とを支持体上に配置し、これら両端子間を接続する前記導電性線材を前記絶縁層に埋設した後に前記支持体を除去し、更に前記絶縁層の位置で切断して個々のチップ状電子部品に個片化することができる。
【００３４】
また、前記電極取り出し端子と前記外部接続端子とをエッチング、めっき又はスタンピングによって所定パターンに形成することができる。
【００３５】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００３６】
第１の実施の形態
本実施の形態の半導体パッケージによれば、図１（Ａ）の断面図、図１（Ｂ）の底面図及び図１（Ｃ）の平面図に示すように、チップ部品である半導体チップ１０１の領域内の直下の任意の位置に、複数の外部接続端子１０４が例えば島状で格子状に狭ピッチで配置されている。この配置構造は、半導体チップ１０１の領域内に外部接続端子１０４を配置するファンイン構造である。
【００３７】
また、半導体チップ１０１の電極パッド１１３は、半導体チップ周辺部にて電極取り出し端子としてのフリップチップ接続端子１０８にフェイスダウンでフリップチップ接続（チップ１０１の回路面を下にしてフェイスダウン接続）されている。
【００３８】
また、フリップチップ接続端子１０８と外部接続端子１０４とは金属ワイヤー（例えばＡｕワイヤー）でワイヤーボンディングされ、チップ外周囲１０５も含めて絶縁性樹脂層１０２で封止され、半導体パッケージ１０９を構成している。
【００３９】
このように、半導体パッケージ１０９は、ファンイン構造でありかつフリップチップ接続構造としているために、チップ１０１の外周囲には従来のようなワイヤーボンディングのための接続エリアが必要なくなり、チップ状電子部品である半導体パッケージ１０９の面積をチップ１０１の面積とほぼ同等とし、ＣＳＰ化が可能となって半導体パッケージ１０９を小型化することができる。
【００４０】
また、フリップチップ接続端子１０８と外部接続端子１０４とを導電性線材である金属ワイヤー１０３の架け渡しによって接続しているために、従来のように隣接する外部接続端子間にインナーリードを通して引き回す必要がなく、端子１０４間を狭ピッチ化して効率良く配置することができ、配置の自由度を向上し易い。
【００４１】
しかも、半導体チップ１０１の電極パッド１１３とフリップチップ接続端子１０８とをフリップチップ接続した上でフリップチップ接続端子１０８と外部接続端子１０４とを金属ワイヤー１０３で接続しているため、配線距離を最短にすることができ、寄生容量又は寄生インダクタンスを低く抑えることができ、高周波特性を維持し易くなる。
【００４２】
従来の半導体パッケージでは、半導体チップのタイプによって配線の仕様も変わるためにインナーリードのデザインが変わってしまい、半導体チップのタイプ毎にリードフレーム作製用のマスクを異ならせる必要がある。しかし、本実施の形態では、半導体チップ１０１の電極パッド１０３の配置が同じであれば、ワイヤーボンディング配線を変更するのみで、半導体チップの種々のタイプに対応することが可能であるために、新タイプの半導体チップを追加作製する時もコストを低く抑えることができる。
【００４３】
図２の断面図は、プリント配線基板１３１に半導体パッケージ１０９を実装した状態を示すが、基板１３１上に設けられた配線１３２にはんだ１３７を介して外部接続端子１０４を電気的に接続して実装する。
【００４４】
本実施の形態では、半導体チップ１０１の電極パッド１１３上に金属バンプ１０６が予め形成された状態で、フェイスダウンによりフリップチップ接続端子１０８上にフリップチップ接続されるが、このフリップチップ接続端子１０８は、半導体パッケージ１０９の裏面にその表面が露出している状態で設けられていても、外部接続端子１０４が設けられた面とは段差Ｓを設けて高くしているために、プリント配線基板１３１への実装時においてはんだブリッジ等の実装不良を起こすことがない。この段差Ｓは、上記のワイヤーボンディングを行い易くするために１００μｍ程度の高さとしてよい。
【００４５】
そして、一旦プリント配線基板に実装してしまうと電気的な特性の確認ができない構造の従来のＬＧＡやＣＳＰ等に比べて、段差Ｓの存在によって、フリップチップ接続端子１０８に側方からプローブ等をコンタクトすることにより、プリント配線基板１３１への実装後にも電気的特性を確認することができる点において優れている。
【００４６】
なお、半導体パッケージ１０９全体は絶縁層である絶縁性樹脂層１０２で封止してよいが、パッケージ１０９の薄型化のために半導体チップ１０１の裏面を露出させてチップ１０１の側面及び下面のみを絶縁性樹脂層１０２で封止している。チップ１０１の裏面をも絶縁性樹脂層１０２で覆ってもよい。
【００４７】
図３には、半導体パッケージ１０９の要部を拡大して示す。金属ワイヤー１０３によるワイヤーボンディング配線においては、外部接続端子１０４側をファーストボンド（ボールボンド）とし、フリップチップ接続端子１０８側をセカンドボンド（ウェッジボンド）とし、かつ金属バンプ１０６を介してチップ１０１の電極パッド１１３とフリップチップ接続端子１０８とを電気的に接続する。
【００４８】
外部接続端子１０４側をボールボンディングし、フリップチップ接続端子１０８側をウェッジボンディングすることにより、フリップチップ接続端子１０８側をボールボンディングする場合よりも、電極パッド１１３の表面とフリップチップ接続端子１０８の表面との距離を近づけ、より薄型化することができる。
【００４９】
なお、金属ワイヤー１０３をＡｕ線とし、金属バンプ１０６をＡｕスタッドバンプとすれば、接続構造を既存設備で作製できると共に接続強度も確保し易い。また、金属バンプ１０６の形成位置は、半導体チップ１０１の電極パッド１１３上ではなくフリップチップ接続端子１０８上としてもよい。
【００５０】
また、外部接続端子１０４及びフリップチップ接続端子１０８は共に同様の積層構造を有しており、リードフレーム１１９の上面及び下面に、所定厚さの端子内部めっき層１２０（後記の図４（ａ）の工程時に形成）及び端子外部めっき層１２１（後記の図５（ｇ）の工程時に形成）がそれぞれ設けられ、更に、これらのめっき層のそれぞれの上、下面に、所定厚さの金属膜１３０ａ及び１３０ｂがそれぞれ設けられている。端子めっき層１２０及び１２１はＮｉ、金属膜１３０ａ及び１３０ｂはＡｕで形成してよい。
【００５１】
例えば、リードフレーム１１９を挟んで内面側及び外面側に、無電解めっき法によってＮｉ／Ａｕめっき等を施して端子めっき層１２０、１２１及び金属膜１３０ａ、１３０ｂを形成してよい。
【００５２】
以上に述べたように、本実施の形態によれば、高価なインターポーザ基板を使うことなく、安価なリードフレームを用いて、次の顕著な作用効果を得ることができる。
（１）外部接続端子１０４上にワイヤーボンディングする構造において、ファインイン 構造を採用しているので、従来のファインアウト構造しか採用できなかったパッケージ に比べて、パッケージ実装面積を大幅に低減することができる。
（２）従来のパッケージのように、外部接続端子の間でインナーリードを引き回す必要 がないため、端子ピッチを縮小することができ、この結果、パッケージ実装面積を低減 することができる。
（３）半導体チップ１０１の外周囲にはワイヤーボンディング接続するためのエリアが 不要となるため、パッケージ実装面積とチップ面積がほぼ同等のＣＳＰを実現すること ができる。
（４）半導体チップ１０１から外部接続端子１０４に至る配線距離が最短となり、パッ ケージ内部の寄生容量、寄生インダクタンスを低くできる。
【００５３】
次に、図４〜図５ついて、本実施の形態による半導体パッケージ１０９の製造例１を説明する。
【００５４】
この製造例では、まず、図４（ａ）に示すように、所定形状及び厚さの絶縁シート１２２上の所定位置に、島状で複数の外部接続端子１０４及びフリップチップ接続端子１０８を有するリードフレームを接着する。但し、図面では簡略化のためにリードフレームの一部のみを示しているが、実際には図面左右方向に長く延びる広い面積に亘って存在している（以下、同様）。このリードフレームを作製するには、例えば、Ｃｕ系合金又はＦｅ／Ｎｉ系合金からなる金属板に絶縁シート１２２を貼り付け、この貼り付け側とは反対側からエッチングやスタンピングによって金属板を加工し、各端子１０４及び１０８を形成することができる。なお、スタンピングによる場合には、各端子間を連結する連絡部（図示せず）も形成しており、絶縁シート１２２上に接着してから、連結部を切断する。
【００５５】
次に、図４（ｂ）に示すように、外部接続端子１０４とフリップチップ接続端子１０８との間に例えば１００μｍの段差Ｓを設けるために、これに対応した凹凸形状を有する支持台１１０の凹凸面上に、絶縁シート１２２付きの上記リードフレームを固定する。この固定工程においては、支持台１１０上にリードフレームを配置した後に、例えば、支持台１１０側から真空吸着することにより、リードフレームを絶縁シート１２２と共に支持台１１０の凹凸形状に追随して変形させ、固定することができる。
【００５６】
次に、図４（ｃ）に示すように、金属ワイヤー１０３により、フリップチップ接続端子１０８と外部接続端子１０４とを電気的にワイヤーボンディング接続する。この場合、外部接続端子１０４側をファーストボンド（ボールボンド）１０３ａとし、フリップチップ接続端子１０８側をセカンドボンド（ウェッジボンド）１０３ｂとするのが望ましい。
【００５７】
即ち、フリップチップ接続端子１０８よりも低い位置に外部接続端子１０４が配置されていてここに段差Ｓが存在するために、外部接続端子１０４側をボールボンディングした後にフリップチップ接続端子１０８側をウェッジボンディングし易く、またこのウェッジボンド部が薄いために、後述の半導体チップのフリップチップ接続を行い易いという利点もある。
【００５８】
この場合、支持台１１０ごとワイヤーボンディング接続を行うので、リードフレームが確実に支持台１１０に固定された状態でワイヤーボンディングを行うことができる。
【００５９】
次に、図４（ｄ）に示すように、電極パッド１３上に金属バンプ１０６を設けた半導体チップ１０１ａ及び１０１ｂを支持台１１０上に配置する。
【００６０】
次に、図４（ｅ）に示すように、電極パッド１３上の金属バンプ１０６を下にして（フェイスダウンで）、半導体チップ１０１ａ及び１０１ｂを下降させ、金属バンプ１０６をリードフレームの対応するフリップチップ接続端子１０８にフリップチップ接続する。
【００６１】
この金属バンプ１０６としては、例えばＡｕスタッドバンプを用い、フリップチップ接続端子１０８側にＡｕめっきを施しておけば、超音波と加圧とによるＡｕ−Ａｕ超音波接合で簡単にフリップチップ接続を行うことができる。金属バンプ１０６にはＡｕスタッドバンプ以外のめっきバンプを用いてもよい。また、端子１０８上に同様のバンプを設けておいてもよい。
【００６２】
なお、このフリップチップ接続は、例えば異方性導電フィルム（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）を用いて行ってもよく、また、超音波と加圧とによる接続方法に加え、更に、必要に応じて加熱処理等を行って接続してもよい。
【００６３】
次に、図５（ｆ）に示すように、半導体チップ１０１ａ及び１０１ｂの裏面に密着する状態でモールド金型１２３Ａを配置すると共に、支持台１１０の下面に密着する状態でモールド金型１２３Ｂを配置した後、両金型間のキャビティ内、即ち、半導体チップ１０１ａ及び１０１ｂと絶縁シート１２２との間に絶縁性樹脂を充填して固化させ、絶縁性樹脂層１０２による封止を行う。但し、少なくとも外部接続端子１０４は露出させる（以下、同様）。
【００６４】
なお、ここでは、各半導体チップ１０１ａ及び１０１ｂの裏面は絶縁性樹脂層１０２で被覆されないために、モールド金型１２３Ａを除去する際に、各チップ１０１ａ及び１０１ｂの裏面が露出する構造となるが、絶縁性樹脂層１０２の収縮等の形状変化に起因する半導体パッケージの反りを低減する上で、各チップ１０１ａ及び１０１ｂの裏面も絶縁性樹脂で被覆しても構わない。
【００６５】
次に、図５（ｇ）に示すように、モールド金型１２３Ａ及び１２３Ｂ、支持台１１０、更には絶縁シート１２２をそれぞれ除去する。
【００６６】
次に、図５（ｈ）に示すように、半導体チップ１０１ａ及び１０１ｂ間を絶縁性樹脂層１０２の部分でダイシングすることによって個片化し、半導体パッケージ１０９ａ及び１０９ｂを作製する。
【００６７】
この製造例１においては、支持台１１０に対して外部接続端子１０４及びフリップチップ接続端子１０８を固定するに際して、比較的変形が容易な絶縁シート１２２を使用するために、支持台１１０の凹凸形状に沿って絶縁シート１２２が密着し易いため、支持台１１０に対して外部接続端子１０４及びフリップチップ接続端子１０８を所望の位置に容易かつ確実に配置することができる。
【００６８】
図６〜図７には、本実施の形態による半導体パッケージ１０９の製造例２を示すものである。
【００６９】
この製造例においては、上記したリードフレームや絶縁シート１２２の代わりに、図６（ａ）に示すように、所定厚さの金属板１２４を支持体として使用し、これに各端子を形成する。即ち、例えば、Ｃｕ系又はＦｅ系等の金属からなる金属板１２４上の所定位置に、金属板１２４を電極として電界めっきを行うことにより、外部接続端子１０４及びフリップチップ接続端子１０８をそれぞれ所定パターンに形成する。
【００７０】
次に、図６（ｂ）に示すように、外部接続端子１０４及びフリップチップ接続端子１０８が設けられた金属板１２４を例えばスタンピング法等により曲げ加工して、図４（ｂ）に示した形状と同一形状に加工する。
【００７１】
次に、図６（ｃ）に示すように、金属ワイヤー１０３により、上記したと同様にフリップチップ接続端子１０８と外部接続端子１０４とを電気的にワイヤーボンディング接続する。
【００７２】
次に、図６（ｄ）に示すように、電極パッド１１３上に金属バンプ１０６を設けた半導体チップ１０１ａ及び１０１ｂを金属板１２４上に配置する。
【００７３】
次に、図６（ｅ）に示すように、半導体チップ１０１ａ及び１０１ｂを、それぞれの金属バンプ１０６の側でそれぞれフリップチップ接続端子１０８にフェイスダウンでフリップチップ接続する。
【００７４】
次に、図７（ｆ）に示すように、図５（ｆ）及び（ｇ）で述べたと同様にして、それぞれの半導体チップ１０１ａ及び１０１ｂと外部接続端子１０４との間等に絶縁性樹脂を充填して絶縁性樹脂層１０２により封止する。
【００７５】
次に、図７（ｇ）に示すように、金属板１２４をエッチング等で除去する。
【００７６】
次に、図７（ｈ）に示すように、隣接する半導体チップ１０１ａ及び１０１ｂ間を絶縁性樹脂層１０２の部分でダイシングすることによって個片化し、半導体パッケージ１０９ａ及び１０９ｂを作製する。
【００７７】
この製造例２においては、金属板１２４を電極として使用する電解めっきにより外部接続端子１０４及びフリップチップ接続端子１０８を形成するので、エッチングにより形成する場合よりも高精度かつ狭ピッチで、各接続端子を形成できると共に、接続端子の厚さもより薄くすることができ、半導体パッケージ１０９全体の高さをより低く抑えることができる。
【００７８】
図８〜図９は、本実施の形態による半導体パッケージ１０９の製造例３を示すものである。
【００７９】
この製造例においては、外部接続端子１０４とフリップチップ接続端子１０８との間の段差の形成を、上記した如き金属板の曲げ加工によって形成するのではなく、金属板の部分的なエッチング加工によって形成する。即ち、図８（ａ）に示すように、例えばＣｕ系又はＦｅ系等の金属からなる金属板１２８上の所定位置に、予め所定形状に加工されたレジスト（図示せず）を設け、このレジストをマスクにして金属板１２８を所定深さにエッチングした後にレジストを除去することにより、外部接続端子１０４を形成するための凹部１２９を所定位置に設ける。
【００８０】
次に、図８（ｂ）に示すように、金属板１２８上の所定位置及び凹部１２９の底面を除いて、レジスト（図示せず）を所定パターンに設けた後に、金属板１２８を電極として電解めっきを行い、外部接続端子１０４及びフリップチップ接続端子１０８をそれぞれ形成する。
【００８１】
次に、図８（ｃ）に示すように、上述したと同様に、金属ワイヤー１０３により、フリップチップ接続端子１０８と外部接続端子１０４とを電気的にワイヤーボンディング接続する。
【００８２】
次に、図８（ｄ）に示すように、電極パッド１１３上に金属バンプ１０６を設けた半導体チップ１０１ａ及び１０１ｂを金属板１２８上に配置する。
【００８３】
次に、図８（ｅ）に示すように、半導体チップ１０１ａ及び１０１ｂを金属バンプ１０６を介して、それぞれフリップチップ接続端子１０８にフェイスダウンでフリップチップ接続する。
【００８４】
次に、図９（ｆ）に示すように、金属板１２４上に絶縁性樹脂を充填し、絶縁性樹脂層１０２によって封止する。
【００８５】
次に、図９（ｇ）に示すように、金属板１２８をエッチング等で除去する。
【００８６】
次に、図９（ｈ）に示すように、隣接する半導体チップ１０１ａ及び１０１ｂ間を絶縁性樹脂層１０２の部分でダイシングすることによって個片化し、半導体パッケージ１０９ａ及び１０９ｂを作製する。
【００８７】
この製造例３においては、各外部接続端子１０４が半導体パッケージ１０９ａ及び１０９ｂの底面において部分的に突出した位置に設けられるために、プリント配線基板への実装時においてパッケージ−配線基板間に外部接続端子１０４以外の領域で空隙が生じてスタンドオフを確保できるので、この空隙内に異物やゴミ等が入り込むことにより、外部接続端子１０４上に付着することが低減し、実装不良の危険性を小さくすることができる。
【００８８】
第２の実施の形態
本実施の形態の半導体パッケージによれば、図１０（Ａ）の断面図及び図１０（Ｂ）の平面図に示すように、半導体チップ２０１の領域内及び領域外に、円形で複数の外部接続端子２０４が島状及び格子状に配置され、いわばファンイン構造及びファンアウト構造が混在したものである。そして、半導体チップ２０１は、その中間部（アクティブエリア）で回路面を下に配置したフェイスダウンで端子２０８にフリップリップ接続されている。
【００８９】
即ち、半導体チップ２０１の電極パッド２１３とフリップチップ接続端子２０８とがチップ２０１の中間部の同じ位置にインライン配置されており、金属ワイヤー２０３により外部接続端子２０４とフリップチップ接続端子２０８とが電気的にワイヤーボンディング接続され、また半導体チップ２０１は金属バンプ２０６を介してフェイスダウンによりフリップチップ接続端子２０８上にフリップチップ接続されている。
【００９０】
この構造においては、一部がファンアウト構造であり、他部はファンイン構造でもあるために、チップ２０１の外周囲２０５に設けるべきワイヤーボンディングのためのエリアを図２０に示した従来例と比べて少なくすることができ、従って、チップ２０１の面積に半導体パッケージ２０９の実装面積をより近づけることができる。なお、この構造は半導体チップ２０１の面積が半導体パッケージ２０９の実装面積に比べて小さい場合に有効である。
【００９１】
なお、図１１に示すように、図４（ｅ）に示した工程に相当するフリップチップ接続工程において、支持台２１０の中間部に形成された凸部２３９上に半導体チップ２０１のフリップチップ接続を行う際に、半導体チップ２０１の底面と外部接続端子２０４との間に空間が存在するために、半導体チップ２０１の中間部以外の部分に上方から外力が作用すると、半導体チップ２０１が上下に振れて位置が変動（あおり）し、不安定となり易い。
【００９２】
そこで、図１０（Ｂ）の平面図に示すように、半導体チップ２０１の長辺方向の支持台２１０の両端部において、半導体チップ２０１の短辺方向に凸部２３９の一部を延長して連設することにより、凸部２３９をＩ字形となしておけば、半導体チップ２０１の底面の各角部を含む短辺側が凸部２３９の延長部上に支持されることになる。このため、凸部２３９上にあおりなしに安定した状態でチップ２０１を位置させ、フリップチップ接続を安定して行うことができる。なお、図１０（Ｂ）では、支持台２１０の凸部２３９に対応したＩ字形の凹部が段差Ｓとして絶縁性樹脂層２０２に生じることになる。
【００９３】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【００９４】
第３の実施の形態
本実施の形態の半導体パッケージによれば、図１２（Ａ）の断面図及び図１２（Ｂ）の平面図に示すように、半導体チップ３０１の領域外に円形で複数の外部接続端子３０４が島状及び格子状に配置され、ファンアウト構造及びエリアアレイ配置構造となっている。半導体チップ３０１は、回路面を下にしたフェイスダウンで端子３０８にフリップチップ接続され、また金属ワイヤー３０３によって、同一レベル位置に配置された（即ち、段差がない状態で）外部接続端子３０４とフリップチップ接続端子３０８とが電気的にワイヤーボンディングされている。
【００９５】
本実施の形態においては、外部接続端子３０４とフリップチップ接続端子３０８とが同一レベル位置に配置され、かつ、金属ワイヤー３０３による配線が半導体チップ３０１の外周囲３０５のみで行なわれているために、ワイヤーボンディング接続時に生じる金属ワイヤー３０３によるループの高さ上昇を抑えることができ、半導体パッケージ３０９の高さを低く抑えてより薄型化することができる。なお、この構造は、半導体チップ３０１の面積が半導体パッケージ３０９の実装面積に比べて小さい場合に有効である。
【００９６】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【００９７】
第４の実施の形態
本実施の形態の半導体パッケージによれば、図１３（Ａ）の断面図及び図１３（Ｂ）の平面図に示すように、図１０に示した例と同様に、半導体チップ４０１の領域内及び領域外に、円形で複数の外部接続端子４０４が島状及び格子状に配置され、いわばファンイン構造及びファンアウト構造が混在したものとなっている。また、半導体チップ４０１は、回路面を下にしてフェイスダウンでフリップチップ接続されている。
【００９８】
そして、上述した段差Ｓが半導体パッケージ４０９の短辺側で更に拡大されており、ここに抵抗素子やコンデンサ等の受動部品４２６や、インダクタパターン４２７等が固定され、これらは配線パターン４２５によってフリップチップ接続端子４０８まで一体に連設されている。
【００９９】
即ち、受動部品４２６等は、フリップチップ接続端子４０８と同一レベル位置にてこの接続端子を所定形状に延長してなる配線パターン４２５上に、例えばはんだ４２８等により電気的に接続固定することができる。配線パターン４２５には、例えば、接続の信頼性向上のためにＳｎめっき等を施すことができ、また受動部品４２６等は、はんだ以外にも導電性接着剤等で接続してもよいし、ワイヤーボンディングを行うときは配線パターン４２５にＮｉ／Ａｕめっき等を施すのがよい。なお、図中の４０２は絶縁性樹脂層、４０３は金属ワイヤー、４０３ａはボールボンド部、４０３ｂはウェッジボンド部、４０６は金属バンプ、４０９は半導体パッケージ、４１３は電極パッドである。
【０１００】
このように、本実施の形態では、従来、プリント配線基板側に実装していた受動部品４２６及びインダクタパターン４２７等の周辺部品を、半導体パッケージ４０９の内部に取り込んで半導体チップと共に内蔵することができ、半導体パッケージ４０９が単体で機能特性を保証することが可能になる。
【０１０１】
その他、本実施の形態においては、上述の第２の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１０２】
第５の実施の形態
本実施の形態の半導体パッケージによれば、図１４（Ａ）の断面図及び図１４（Ｂ）の平面図に示すように、２つの半導体チップ５０１ａ及び５０１ｂのそれぞれの領域内に、円形で複数の外部接続端子５０４が島状及び格子状に配置され、ファンイン構造となされており、また、半導体チップ５０１ａ及び５０１ｂは回路面を下にしたフェイスダウンでフリップチップ接続されていると共に、両チップ間が共通のフリップチップ接続端子５０８で接続されていわゆるＭＣＭ（Multi Chip Module）化されている。
【０１０３】
即ち、半導体チップ５０１ａ及び５０１ｂの電極パッド５１３とフリップチップ接続端子５０８とが、チップ５０１ａ及び５０１ｂの下面周辺部に所定パターンで配置されており、チップ５０１ａ及び５０１ｂの電極パッド５１３上には予め金属バンプ５０６が形成された状態で、フェイスダウンによりフリップチップ接続端子５０８上にフリップチップ接続されているが、両チップ５０１ａ及び５０１ｂの対向位置にあるフリップチップ接続端子５０８は両チップに共通となっている。また、金属ワイヤー５０３によって、段差Ｓの上、下に設けられた外部接続端子５０４とフリップチップ接続端子５０８とが電気的にワイヤーボンディング接続されている。
【０１０４】
そして、半導体パッケージ５０９内に複数の半導体チップ５０１ａ及び５０１ｂが内蔵され、隣接する半導体チップ５０１ａ及び５０１ｂのそれぞれの電極パッド５１３が両チップ間（半導体パッケージ５０９の中間部）に存在する配線パターン状のフリップチップ接続端子５０８によって接続されている。
【０１０５】
本実施の形態では、例えば、デジタル及びアナログ半導体チップ等のように異種のプロセスを経て作製された複数の半導体チップを、必要あれば電気的に接続して、比較的容易に同一の半導体パッケージ５０９内に収納することができる。
【０１０６】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１０７】
第６の実施の形態
本実施の形態の半導体パッケージによれば、図１５（Ａ）の断面図及び図１５（Ｂ）の平面図に示すように、半導体チップ６０１ａの上部にダイボンド材６１１を介して別の半導体チップ６０１ｂを載置することにより、複数の半導体チップをチップスタックして同一の半導体パッケージ６０９内に収納している。
【０１０８】
この構造においては、図１に示した例と同様に、下段の半導体チップ６０１ａをファンイン構造とし、フリップチップ接続端子６０８と外部接続端子６０４及び電極パッド６１３とをワイヤーボンディング接続及びフリップチップ接続でそれぞれ電気的に接続する。更に、上段に配置する半導体チップ６０１ｂを下段に配置する半導体チップ６０１ａの上にダイボンド材６１１を介して固定すると共に、半導体チップ６０１ｂについては、その上面周辺部に設けられた電極パッド６１３とその外周囲６０５の外部接続端子６０４とを、ファンアウト構造でワイヤー６０３にて電気的にワーヤーボンディング接続している。なお、図中の６０２は絶縁性樹脂層、６０３ａはボールボンド部、６０３ｂはウェッジボンド部、６０６は金属バンプである。
【０１０９】
本実施の形態では、同じ半導体パッケージ６０９内に複数の半導体チップ６０１ａ及び６０１ｂを収納したことにより外部接続端子６０４が増加するが、外部接続端子６０４の配置をスタックされた上、下の半導体チップ毎にファンイン構造とファンアウト構造とにうまく振り分けることによって、半導体パッケージ６０９の実装面積の増加を抑制することができる。
【０１１０】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１１１】
第７の実施の形態
本実施の形態の半導体パッケージによれば、図１６（Ａ）の断面図及び図１６（Ｂ）の平面図に示すように、半導体チップ７０１の領域外に、円形で複数の外部接続端子７０４が島状及び格子状に配置され、半導体チップ７０１の外周囲７０５に外部接続端子７０４を配置するファンアウト構造及びエリアアレイ配置となっている。半導体チップ７０１は、回路面を下にしたフェイスダウンでフリップチップ接続端子７０８に接続されている。
【０１１２】
そして、半導体チップ７０１の電極パッド７１３とフリップチップ接続端子７０８とがチップ７０１の周辺部下面に配置されており、半導体チップ７０１の電極パッド７１３上には予め金属バンプ７０６が形成された状態で、フェイスダウンによりフリップチップ接続端子７０８上にフリップチップ接続され、また、金属ワイヤー７０３によって、同一レベル位置に配置された外部接続端子７０４とフリップチップ接続端子７０８とを電気的にワイヤーボンディング接続している。
【０１１３】
更に、グランド（接地）の信頼性の強化のために、半導体チップ７０１の下部に高熱伝導性材料層７１４を介してグランド（ＧＮＤ）パッド７１２を設けている。このグランドパッド７１２はフリップチップ接続端子７０８の一部に連設されたパターンとして形成されており、ＧＮＤ用の外部接続端子７０４の個数を増やしてワイヤー７０３でワイヤーボンディングすることにより接地の信頼性が向上する。
【０１１４】
また、グランドパッド７１２と半導体チップ７０１の回路面との間に、シリコーンゴムやグラファイトシート等の高熱伝導性材料からなる高熱伝導性材料層７１４を形成することによって、グランドパッド７１２を放熱用のパッドとして利用することもできる。なお、グランドパッド７１２をはんだ等によって直接プリント配線基板の接地パターンに接続すれば、上記したワイヤーボンディングによる接地は不要となり、より信頼性の高い接地を行える。
【０１１５】
その他、本実施の形態においては、上述の第３の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１１６】
他の実施の形態
図１７〜図１８は、図３に示した接続構造の変形例を示すものである。
【０１１７】
まず、図１７（Ａ）に示す構造例１においては、半導体チップ１０１の周辺部の下面又はフリップチップ接続端子１０４上において、２つの金属バンプ１０６ａ及び１０６ｂを設け、これらのバンプを介して、チップ１０１の電極パッド１１３とフリップチップ接続端子１０８とをフリップチップ接続し、かつフリップチップ接続端子１０８と外部接続端子１０４とをワイヤーボンディングにより電気的に接続する。
【０１１８】
このワイヤーボンディング配線においては、外部接続端子１０４側をボールボンドし、フリップチップ接続端子１０８側をウェッジボンドする。更に、半導体チップ１０１の電極パッド１１３上又はフリップチップ接続端子１０８上に金属バンプ１０６ｂ及び１０６ａを順次積層形成し、これらの金属バンプ１０６ａ及び１０６ｂを介してフリップチップ接続端子１０８にフリップチップ接続しているので、この接続の接合強度が向上する。
【０１１９】
この場合、外部接続端子１０４及びフリップチップ接続端子１０８は共に、図３に示したと同様の積層構造を有しており、リードフレーム１１９を挟んで内面側及び外面側に、例えば無電解めっきによってめっき層を形成する。この無電解めっきに使用する金属の材質としては、例えば、Ｃｕ／Ｎｉ／Ａｕめっき及びＮｉ／Ａｕめっき等が挙げられる。工程上、この金属端子めっき層の形成においては、Ｃｕ／Ｎｉ／Ａｕめっきからなる端子内部めっき層１２０及び金属膜１３０ａは図４（ａ）に示した絶縁シート１２２上で形成し、Ｎｉ／Ａｕめっきからなる端子外部めっき層１２１及び金属膜１３０ｂは、絶縁シート１２２を除去した後の図５（ｇ）に示した工程で形成する（以下、同様）。
【０１２０】
また、外部接続端子１０４とフリップチップ接続端子１０８との間には、ワイヤーボンディング配線をし易くするために１００μｍ程度の段差Ｓを設けており、フリップチップ接続端子１０８側を半導体チップ１０１に近いレベル位置に配置する。
【０１２１】
この構造例１は、金属ワイヤー１０３と半導体チップ１０１との距離を取る必要がある場合に有効である。
【０１２２】
次に、図１７（Ｂ）に示す構造例２においては、金属ワイヤー１０３のワイヤーボンディング配線のレベル位置や金属バンプ１０６ａ及び１０６ｂの形成順序が異なる以外は、上記の構造例１と同様である。
【０１２３】
即ち、フリップチップ接続端子１０８上に金属バンプ１０６ａを形成し、金属バンプ１０６ａ上に金属ワイヤー１０３をウェッジボンドで接続した後に、半導体チップ１０１の電極パッド１１３上又は金属バンプ１０６ａ上に金属バンプ１０６ｂを形成し、フリップチップ接続端子１０８に半導体チップ１０１をフリップチップ接続する。
【０１２４】
この構造例２によれば、フリップチップ接続端子１０８上に金属ワイヤー１０３による配線を行う前に金属バンプ１０６ａを形成し、この金属バンプ１０６ａ上にウェッジボンディングしているので、直接フリップチップ接続端子１０８にウェッジボンドするよりも、金属ワイヤー１０３とフリップチップ接続端子１０８との接続強度を高めることができる。また、金属ワイヤー１０３のループ形状を高くできることによって、金属ワイヤー１０３の垂れによる半導体パッケージ１０１の底面への金属ワイヤー１０３の露出を防止できる。
【０１２５】
次に、図１８（Ｃ）に示す構造例３においては、フリップチップ接続端子１０８と外部接続端子１０４とを同一レベル位置に配置した構造において、フリップチップ接続端子１０８に金属ワイヤー１０３をボールボンディングし、このボールボンド部１０３ａの上面から側面にかけて金属ワイヤー１０３を接するように曲げてから外部接続端子１０４上にウェッジボンディングしている。
【０１２６】
この構造例３においては、フリップチップ接続端子１０８上に金属ワイヤー１０３のボールボンド部１０３ａを形成し、このボールボンド部１０３ａ上に金属ワイヤー１０３を接触させて外部接続端子１０４上にウェッジボンド部１０３ｂを形成した後に、半導体チップ１０１をフリップチップ接続しているので、金属バンプを用いないでもフリップチップ接続端子１０８との接続強度が高められると共に、ボールボンド部１０３ａ上に金属ワイヤー１０３を圧着することによって、ワイヤーループを低く抑えることができ、半導体パッケージ１０１の高さを低くすることができる。なお、外部接続端子１０４側をボールボンディングし、フリップチップ接続端子１０８側をウェッジボンディングしてもよいが、この場合も半導体パッケージ１０１の高さを低くすることができる（但し、フリップチップ接続には金属バンプを設けることが望ましい）。
【０１２７】
次に、図１８（Ｄ）に示す構造例４においては、フリップチップ接続端子１０８上に金属バンプ１０６ａを設け、外部接続端子１０４側をボールボンディングした後、金属バンプ１０６ａの上においてウェッジボンディングし、更に電極パッド１１３上に金属バンプ１０６ｂ設けてフリップチップ接続しているが、フリップチップ接続端子１０８と外部接続端子１０４とを同一レベル位置に配置して段差を無くす以外は、上記の構造例２と同様である。
【０１２８】
この構造例４においては、フリップチップ接続端子１０８上に金属ワイヤー１０３の配線を行う前に金属バンプ１０６ａを形成し、この金属バンプ１０６ａ上に金属ワイヤー１０３によるウェッジボンドを行い、更に金属バンプ１０６ｂを介してフリップチップ接続しているので、金属ワイヤー１０３とフリップチップ接続端子１０８との接続強度が高められる。
【０１２９】
図１９（Ａ）は、上述の第１の実施の形態において、図５（ｇ）の工程後に、フリップチップ接続端子１０８を覆って保護するように、フリップチップ接続端子１０８と外部接続端子１０４との間の段差部分にスキージ１１５によって絶縁性樹脂材料１１８ａを塗布または印刷して絶縁性樹脂層１０７を被着した例である。これによって、フリップチップ接続端子１０８を絶縁性樹脂層１０７で完全に覆う。
【０１３０】
また、図１９（Ｂ）に示すように、フリップチップ接続端子１０８の露出面と外部接続端子１０４の露出面との間の段差部分に、ノズル１１６によって絶縁性樹脂材料１１８ａを充填することによって、絶縁性樹脂層１０７を形成することもできる。
【０１３１】
そして、図１９（Ｃ）に示すように、フリップチップ接続端子１０８の露出面と外部接続端子１０４の露出面との間の段差部分に絶縁性樹脂層１０７を形成した後に、隣接する半導体チップ１０１ａ及び１０１ｂの間に存在する絶縁性樹脂層１０２及び絶縁性樹脂層１０７の部分で、フリップチップ接続端子１０８の側面が露出しないようにダイシングすることにより、フリップチップ接続端子１０８が半導体パッケージ１０９ａ及び１０９ｂ内に完全に内設されて保護されることになるので、外部接続端子１０４との間の短絡やプリント配線基板（実装基板）上の配線パターンとの間の短絡等が生じることがない。
【０１３２】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）、底面図（Ｂ）及びその透視平面図（Ｃ）である。
【図２】同、半導体パッケージの実装構造を示す断面図である。
【図３】同、半導体パッケージの要部拡大断面図である。
【図４】同、半導体パッケージの製造例１を工程順に示す断面図である。
【図５】同、製造例１を工程順に示す断面図である。
【図６】同、半導体パッケージの製造例２を工程順に示す断面図である。
【図７】同、製造例２を工程順に示す断面図である。
【図８】同、半導体パッケージの製造例３を工程順に示す断面図である。
【図９】同、製造例３を工程順に示す断面図である。
【図１０】本発明の第２の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１１】同、支持台に支持された半導体チップの断面図である。
【図１２】本発明の第３の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１３】本発明の第４の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１４】本発明の第５の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１５】本発明の第６の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１６】本発明の第７の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１７】本発明の他の実施の形態による構造例１の半導体パッケージの部分線断面図（Ａ）、構造例２の半導体パッケージの部分断面図（Ｂ）である。
【図１８】同、構造例３の半導体パッケージの部分線断面図（Ｃ）、及び構造例４の半導体パッケージの部分断面図（Ｄ）である。
【図１９】同、半導体パッケージの作製工程を示す断面図（Ａ）、半導体パッケージの別の作製工程を示す断面図及び半導体パッケージを個片化する工程を示す断面図（Ｃ）である。
【図２０】従来例による半導体パッケージのＡ−Ａ’線断面図（Ａ）及び透視平面図（Ｂ）である。
【図２１】同、別の半導体パッケージのＡ−Ａ’線断面図（Ａ）及び透視平面図（Ｂ）である。
【図２２】同、更に別の半導体パッケージの断面図である。
【符号の説明】
【０１３４】
１０１、１０１ａ、１０１ｂ、２０１、３０１、４０１、５０１ａ、５０１ｂ、６０１ａ、６０１ｂ、７０１…半導体チップ、
１０２、１０７、２０２、３０２、４０２、５０２、６０２、７０２…絶縁性樹脂層、
１０３、２０３、３０３、４０３、５０３、６０３、７０３…金属ワイヤー、
１０４、２０４、３０４、４０４、５０４、６０４、７０４…外部接続端子、
１０６、１０６ａ、１０６ｂ、２０６、３０６、４０６、５０６、６０６、７０６…金属バンプ、
１０８、２０８、３０８、４０８、５０８、６０８、７０８…フリップチップ接続端子、
１０９、１０９ａ、１０９ｂ、２０９、３０９、４０９、５０９、６０９、７０９…半導体パッケージ、
１１０、２１０…支持台、
１１３、２１３、３１３、４１３、５１３、６１３、７１３…電極パッド、
１１５…スキージ、１１６…ノズル、１１８ａ…絶縁性樹脂、１１９…リードフレーム、
１２０…端子内部めっき層、１２１…端子外部めっき層、１２２…絶縁シート、
１２３Ａ、１２３Ｂ…モールド金型、１２４、１２８…金属板、１２９…凹部、
１３１…プリント配線基板、１３２…配線、４２５…配線パターン、４２６…受動部品、
４２７…インダクタパターン、６１１…ダイボンド材、７１２…ダイパッド、
７１４…高熱伝導性材料層、Ｓ…段差
【技術分野】
【０００１】
本発明は、外部接続端子を有する半導体パッケージとして好適なチップ状電子部品、その製造方法及び実装構造に関するものである。
【背景技術】
【０００２】
近年、携帯式電子機器の発展により、より小型、高密度及び低コストの製品が強く要求されてきている。これに伴い、半導体ＩＣ（集積回路）パッケージは飛躍的に小型化及び薄型化が進んできており、ＬＧＡ（Land Grid Array）と呼ばれる外部接続端子が底面に格子状に配置されたパッケージや、ＣＳＰ（Chip Size Package）と呼ばれる、パッケージの実装面積と半導体チップの面積とがほぼ同等のパッケージ構造が提案されている。
【０００３】
しかし、これらのＬＧＡやＣＳＰは一般に、高価なインターポーザ基板を用いることが多いので、リードフレームを用いたＬＱＦＰ（Low Profile Quad Flat Package）やＱＦＮ（Quad Flat Non-leaded Package）より、組立費用が高くなってしまう。
【０００４】
これに対応するために、リードフレームを用いるＬＧＡ又はＣＳＰ等からなる半導体パッケージの構造が提案されている。こうした構造の例を次に説明する。
【０００５】
例えば、図２０（Ａ）の断面図及び図２０（Ｂ）の平面図に示すように、半導体（ＩＣ）チップ１００１の外周囲１００５に外部接続端子１００４を配置し、ダイボンド材１０１１によってダイパッド１０１２上に固定された半導体チップ１００１の上面周辺部に位置する電極パッド１０１３に、金属ワイヤー１００３をボールボンドし、このボールボンド部１００３ａから外部接続端子１００４上にウェッジボンド部１００３ｂを形成し、全体を絶縁性樹脂層１００２で封止した半導体パッケージ１００９が知られている。このパッケージ構造は、後記の特許文献１（特開２００２−２４６５２９号公報）に示された構造と類似しているが、いずれも半導体チップ外周囲に外部接続端子を配置したファンアウト構造である。
【０００６】
また、図２１（Ａ）の断面図及び図２１（Ｂ）の平面図に示す例においては、半導体チップ１１０１の領域内に外部接続端子１１０４を配置し、これらの外部接続端子１１０４上に絶縁性のダイボンド材１１１１を介して固定された半導体チップ１１０１の上面周辺部に位置する電極パッド１１１３に金属ワイヤー１１０３をボールボンドし、このボールボンド部１１０３ａから、外部接続端子１１０４に連設されて半導体チップ外周囲１１０５まで延びるリードフレーム（インナーリード）１１１９上にウェッジボンド部１１０３ｂを形成し、全体を絶縁性樹脂層１１０２で封止した半導体パッケージ１１０９も知られている。これは、半導体チップの領域内に外部接続端子を配置したファンイン構造である。
【０００７】
また、図２２の断面図に示すファンイン構造においては、下面に形成された保護膜１２３３で周辺部が被覆されて複数の電極パッド１２１３が設けられた半導体チップ１２０１と、上面に形成されたソルダーレジスト１２３４間に露出して複数の配線１２３２が設けられた配線基板１２３１とがアンダーフィル材１２３５を介して対向するように配置され、半導体チップ１２０１の下面の電極パッド１２１３から突出して設けられた複数個の金属バンプ１２０６が接続材１２３６を介して配線基板１２３１の配線１２３２に電気的に接続されていると共に金属ワイヤー１２０３によって半導体チップ１２０１の他の電極パッド１２１３にも電気的に接続されている。このパッケージ構造は、後記の特許文献２（特開２００１−７７１５３号公報）に示されている。
【０００８】
【特許文献１】特開２００２−２４６５２９号公報（第１０頁左欄２６行目〜第１０頁右欄１行目、図５ｂ）
【０００９】
【特許文献２】特開２００１−７７１５３号公報（第５頁左欄１６行目〜第６頁右欄２行目、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図２０に示したパッケージ１００９は、半導体チップ外周囲に外部接続端子１００４を配置するファンアウト構造をとるしかないので、半導体チップ内側領域（直下）に端子を配置するファンイン構造を採用できない。このため、パッケージ実装面積が大きくなり、その小型化を大きく妨げてしまう。
【００１１】
また、図２１に示すファンイン構造の例においては、半導体チップ直下に外部接続端子１１０４を配置するので、パッケージの小型化には向いてはいるが、半導体チップ１１０１の電極パッド１１１３を、半導体チップ１１０１外周囲のリードフレーム１１１９にワイヤーボンディングし、かつ、このリードフレーム１１１９（インナーリード）を外部接続端子１１０４まで引き回す必要がある。
【００１２】
従って、このリードフレーム１１１９は、隣接する外部接続端子１１０４間を通過する構造となるので、金属板をエッチング又はプレス等で成形してリードフレーム１１１９を作製すると、短絡等を防止するためには外部接続端子１１０４間を一定の距離に保つように作製する必要がある。このため、隣接する外部接続端子１１０４間に一定の距離が求められてしまい、隣接する外部接続端子１１０４間のピッチを縮小することに限界があり、またその配置の自由度が低くなり、外部接続端子１１０４を効率良く配置するのも難しい。
【００１３】
また、半導体チップ１１０１の外周囲１１０５にワイヤーボンディング接続するためのエリア（即ち、リードフレーム１１１９の外枠部である接続部）が必要となる。この接続部までの距離は、最低でも半導体チップ１１０１の外周端から０．５〜０．６ｍｍ程度必要であるので、半導体パッケージ１１１９の実装面積を半導体チップ１１０１の面積とほぼ同等とすること（ＣＳＰ化）ができない。
【００１４】
更に、半導体チップ１１０１からリードフレーム１１１９を介して外部接続端子１１０４に至る配線経路が長くなる部分が存在するために、半導体パッケージ１１１９の内部の寄生容量及び寄生インダクタンスが高くなってしまい、高周波特性を維持し難くなる。
【００１５】
また、図２２に示すファンイン構造においても、配線基板１２３１上の配線１２３２に対応する位置に、半導体チップ１２０１上の金属バンプ１２０６を正確に配置しなければならないために、電極パッド１２１３及び金属バンプ１２０６の配置の自由度が低くなり、効率良くこれらを配置するのが難しくなる。
【００１６】
本発明は、上記のような状況に鑑みてなされたものであって、その目的は、外部接続端子を効率良く配置し、高周波特性を維持でき、小型化が可能なチップ状電子部品、その製造方法及び実装構造を提供することにある。
【課題を解決するための手段】
【００１７】
即ち、本発明は、電極（例えば電極パッド：以下、同様）を有するチップ部品（たとえば、半導体（ＩＣ）チップ：以下、同様）と、前記電極の取り出し端子と、外部接続端子とを有し、前記チップ部品の前記電極が前記電極取り出し端子にフリップチップ（フェイスダウン）接続され、前記電極取り出し端子と前記外部接続端子とがこれら両端子間に架け渡された導電性線材（例えばＡｕワイヤ：以下、同様）によって電気的に接続されているチップ状電子部品（例えば半導体（ＩＣ）チップを樹脂封止したパッケージ：以下、同様）に係るものである。
【００１８】
また、本発明は、チップ部品の電極取り出し端子と、外部出力端子とを所定の位置に配置する工程と、前記電極取り出し端子と前記外部接続端子とをこれら両端子間に架け渡された導電性線材によって電気的に接続する工程と、前記チップ部品の電極を前記電極取り出し端子にフリップチップ接続する工程とを有する、チップ状電子部品の製造方法を提供するものである。
【００１９】
また、本発明は、本発明のチップ状電子部品をプリント配線板に実装してなる、チップ状電子部品の実装構造も提供するものである。
【発明の効果】
【００２０】
本発明によれば、前記電極取り出し端子と前記外部接続端子とをこれら両端子間に架け渡された前記導電性線材によって電気的に接続するために、隣接する前記外部接続端子間の距離（又はピッチ）を小さくしても、前記電極取り出し端子を前記導電性線材によって前記外部接続端子に信頼性良く確実に接続できる。このため、前記外部接続端子を任意の位置に配置でき、その配置の自由度が増して効率良く配置することができると共に、結果として端子ピッチの縮小によるパッケージ実装面積の小型化を実現することができる。
【００２１】
しかも、前記電極取り出し端子と前記外部接続端子とを前記導電性線材によって最短距離で電気的に接続することができるので、前記チップ状電子部品の内部の寄生容量及び寄生インダクタンスを減少させることができ、高周波特性を維持し易くなる。
【００２２】
また、前記チップ部品の前記電極取り出し端子にフリップチップ接続するために、ワイヤーボンディング接続する場合に比べて前記チップ部品の前記電極と前記電極取り出し端子との接続を前記チップ部品の領域内で必ず行え、前記チップ状電子部品の面積を前記チップ部品の面積を近づけることができ、パッケージの小型化を図ることができる。
【発明を実施するための最良の形態】
【００２３】
本発明においては、前記導電性線材の形状保持及び短絡防止のために前記導電性線材が絶縁層に埋設され、配線基板等に電気的に接続するために前記外部接続端子が前記絶縁層の表面に露出しているのが望ましい。
【００２４】
また、前記外部接続端子と前記電極取り出し端子との電気的な接続を確実に行うために、前記導電性線材の一端が前記外部接続端子にボールボンドで接続され、他端が前記電極取り出し端子にウェッジボンドで接続されるのが望ましい。
【００２５】
この場合、前記外部接続端子と前記電極取り出し端子との電気的な接続を行い易くするために、前記外部接続端子が前記電極取り出し端子よりも前記チップ部品から遠いレベル位置に存在しており、特に前記外部接続端子が前記絶縁層の段差上に設けられているのが望ましい。
【００２６】
そして、前記段差の底面に存在する前記電極取り出し端子が、前記段差に設けられた別の絶縁層に埋め込まれていることが、前記外部接続端子との短絡や実装基板（プリント配線板）上の配線との短絡を防止する上で望ましい。
【００２７】
また、前記外部接続端子と前記電極取り出し端子とが前記チップ部品に対しほぼ等距離のレベル位置に存在し、前記導電性線材の一端が前記電極取り出し端子にボールボンド又はウェッジボンドで接続され、他端が前記外部接続端子にウェッジボンド又はボールボンドで接続されていてもよい。
【００２８】
また、前記外部接続端子と前記電極取り出し端子とのレベル位置がいずれの場合であっても、前記チップ部品の電極と前記電極取り出し端子との電気的な接続を前記チップ部品の領域内で確実に行う上で、前記チップ部品の電極と前記電極取り出し端子とが、導電性バンプを介して電気的に接続され、更にこの導電性バンプと前記外部接続端子とが前記導電性線材によって電気的に接続されているのが望ましい。
【００２９】
この場合、前記ボールボンド部を介して前記チップ部品の電極と前記電極取り出し端子とが接合しているのが、接合強度の向上にとって望ましい。
【００３０】
また、前記外部接続端子の配置は、前記チップ部品の領域内、領域外又はこれらの両領域としてもよく、前記電極取り出し端子は、前記チップ部品の周辺部又は中間部（チップ部品のエリア内）に設けられていてよい。
【００３１】
また、前記チップ部品とは別のチップ部品（例えば抵抗等の受動部品）が、前記電極取出し端子に接続された状態で、前記電極取り出し端子と同一レベル位置に配置され、これらの部品が絶縁層に埋設されると、同一パッケージ内に各種のチップ部品を組み込むことができる。この場合、前記電極取り出し端子及び前記別のチップ部品との接続レベルが前記外部接続端子のレベル位置よりも高くしてよい。
【００３２】
また、隣接する前記チップ部品を電気的に接続してもよいが、このためには、、前記チップ部品の複数個が、共通の前記電極取り出し端子を介して互いに接続された状態で前記絶縁層に埋設されているのが望ましい。
【００３３】
また、前記チップ状電子部品の製造においては、前記電極取り出し端子と前記外部接続端子とを支持体上に配置し、これら両端子間を接続する前記導電性線材を前記絶縁層に埋設した後に前記支持体を除去し、更に前記絶縁層の位置で切断して個々のチップ状電子部品に個片化することができる。
【００３４】
また、前記電極取り出し端子と前記外部接続端子とをエッチング、めっき又はスタンピングによって所定パターンに形成することができる。
【００３５】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００３６】
第１の実施の形態
本実施の形態の半導体パッケージによれば、図１（Ａ）の断面図、図１（Ｂ）の底面図及び図１（Ｃ）の平面図に示すように、チップ部品である半導体チップ１０１の領域内の直下の任意の位置に、複数の外部接続端子１０４が例えば島状で格子状に狭ピッチで配置されている。この配置構造は、半導体チップ１０１の領域内に外部接続端子１０４を配置するファンイン構造である。
【００３７】
また、半導体チップ１０１の電極パッド１１３は、半導体チップ周辺部にて電極取り出し端子としてのフリップチップ接続端子１０８にフェイスダウンでフリップチップ接続（チップ１０１の回路面を下にしてフェイスダウン接続）されている。
【００３８】
また、フリップチップ接続端子１０８と外部接続端子１０４とは金属ワイヤー（例えばＡｕワイヤー）でワイヤーボンディングされ、チップ外周囲１０５も含めて絶縁性樹脂層１０２で封止され、半導体パッケージ１０９を構成している。
【００３９】
このように、半導体パッケージ１０９は、ファンイン構造でありかつフリップチップ接続構造としているために、チップ１０１の外周囲には従来のようなワイヤーボンディングのための接続エリアが必要なくなり、チップ状電子部品である半導体パッケージ１０９の面積をチップ１０１の面積とほぼ同等とし、ＣＳＰ化が可能となって半導体パッケージ１０９を小型化することができる。
【００４０】
また、フリップチップ接続端子１０８と外部接続端子１０４とを導電性線材である金属ワイヤー１０３の架け渡しによって接続しているために、従来のように隣接する外部接続端子間にインナーリードを通して引き回す必要がなく、端子１０４間を狭ピッチ化して効率良く配置することができ、配置の自由度を向上し易い。
【００４１】
しかも、半導体チップ１０１の電極パッド１１３とフリップチップ接続端子１０８とをフリップチップ接続した上でフリップチップ接続端子１０８と外部接続端子１０４とを金属ワイヤー１０３で接続しているため、配線距離を最短にすることができ、寄生容量又は寄生インダクタンスを低く抑えることができ、高周波特性を維持し易くなる。
【００４２】
従来の半導体パッケージでは、半導体チップのタイプによって配線の仕様も変わるためにインナーリードのデザインが変わってしまい、半導体チップのタイプ毎にリードフレーム作製用のマスクを異ならせる必要がある。しかし、本実施の形態では、半導体チップ１０１の電極パッド１０３の配置が同じであれば、ワイヤーボンディング配線を変更するのみで、半導体チップの種々のタイプに対応することが可能であるために、新タイプの半導体チップを追加作製する時もコストを低く抑えることができる。
【００４３】
図２の断面図は、プリント配線基板１３１に半導体パッケージ１０９を実装した状態を示すが、基板１３１上に設けられた配線１３２にはんだ１３７を介して外部接続端子１０４を電気的に接続して実装する。
【００４４】
本実施の形態では、半導体チップ１０１の電極パッド１１３上に金属バンプ１０６が予め形成された状態で、フェイスダウンによりフリップチップ接続端子１０８上にフリップチップ接続されるが、このフリップチップ接続端子１０８は、半導体パッケージ１０９の裏面にその表面が露出している状態で設けられていても、外部接続端子１０４が設けられた面とは段差Ｓを設けて高くしているために、プリント配線基板１３１への実装時においてはんだブリッジ等の実装不良を起こすことがない。この段差Ｓは、上記のワイヤーボンディングを行い易くするために１００μｍ程度の高さとしてよい。
【００４５】
そして、一旦プリント配線基板に実装してしまうと電気的な特性の確認ができない構造の従来のＬＧＡやＣＳＰ等に比べて、段差Ｓの存在によって、フリップチップ接続端子１０８に側方からプローブ等をコンタクトすることにより、プリント配線基板１３１への実装後にも電気的特性を確認することができる点において優れている。
【００４６】
なお、半導体パッケージ１０９全体は絶縁層である絶縁性樹脂層１０２で封止してよいが、パッケージ１０９の薄型化のために半導体チップ１０１の裏面を露出させてチップ１０１の側面及び下面のみを絶縁性樹脂層１０２で封止している。チップ１０１の裏面をも絶縁性樹脂層１０２で覆ってもよい。
【００４７】
図３には、半導体パッケージ１０９の要部を拡大して示す。金属ワイヤー１０３によるワイヤーボンディング配線においては、外部接続端子１０４側をファーストボンド（ボールボンド）とし、フリップチップ接続端子１０８側をセカンドボンド（ウェッジボンド）とし、かつ金属バンプ１０６を介してチップ１０１の電極パッド１１３とフリップチップ接続端子１０８とを電気的に接続する。
【００４８】
外部接続端子１０４側をボールボンディングし、フリップチップ接続端子１０８側をウェッジボンディングすることにより、フリップチップ接続端子１０８側をボールボンディングする場合よりも、電極パッド１１３の表面とフリップチップ接続端子１０８の表面との距離を近づけ、より薄型化することができる。
【００４９】
なお、金属ワイヤー１０３をＡｕ線とし、金属バンプ１０６をＡｕスタッドバンプとすれば、接続構造を既存設備で作製できると共に接続強度も確保し易い。また、金属バンプ１０６の形成位置は、半導体チップ１０１の電極パッド１１３上ではなくフリップチップ接続端子１０８上としてもよい。
【００５０】
また、外部接続端子１０４及びフリップチップ接続端子１０８は共に同様の積層構造を有しており、リードフレーム１１９の上面及び下面に、所定厚さの端子内部めっき層１２０（後記の図４（ａ）の工程時に形成）及び端子外部めっき層１２１（後記の図５（ｇ）の工程時に形成）がそれぞれ設けられ、更に、これらのめっき層のそれぞれの上、下面に、所定厚さの金属膜１３０ａ及び１３０ｂがそれぞれ設けられている。端子めっき層１２０及び１２１はＮｉ、金属膜１３０ａ及び１３０ｂはＡｕで形成してよい。
【００５１】
例えば、リードフレーム１１９を挟んで内面側及び外面側に、無電解めっき法によってＮｉ／Ａｕめっき等を施して端子めっき層１２０、１２１及び金属膜１３０ａ、１３０ｂを形成してよい。
【００５２】
以上に述べたように、本実施の形態によれば、高価なインターポーザ基板を使うことなく、安価なリードフレームを用いて、次の顕著な作用効果を得ることができる。
（１）外部接続端子１０４上にワイヤーボンディングする構造において、ファインイン 構造を採用しているので、従来のファインアウト構造しか採用できなかったパッケージ に比べて、パッケージ実装面積を大幅に低減することができる。
（２）従来のパッケージのように、外部接続端子の間でインナーリードを引き回す必要 がないため、端子ピッチを縮小することができ、この結果、パッケージ実装面積を低減 することができる。
（３）半導体チップ１０１の外周囲にはワイヤーボンディング接続するためのエリアが 不要となるため、パッケージ実装面積とチップ面積がほぼ同等のＣＳＰを実現すること ができる。
（４）半導体チップ１０１から外部接続端子１０４に至る配線距離が最短となり、パッ ケージ内部の寄生容量、寄生インダクタンスを低くできる。
【００５３】
次に、図４〜図５ついて、本実施の形態による半導体パッケージ１０９の製造例１を説明する。
【００５４】
この製造例では、まず、図４（ａ）に示すように、所定形状及び厚さの絶縁シート１２２上の所定位置に、島状で複数の外部接続端子１０４及びフリップチップ接続端子１０８を有するリードフレームを接着する。但し、図面では簡略化のためにリードフレームの一部のみを示しているが、実際には図面左右方向に長く延びる広い面積に亘って存在している（以下、同様）。このリードフレームを作製するには、例えば、Ｃｕ系合金又はＦｅ／Ｎｉ系合金からなる金属板に絶縁シート１２２を貼り付け、この貼り付け側とは反対側からエッチングやスタンピングによって金属板を加工し、各端子１０４及び１０８を形成することができる。なお、スタンピングによる場合には、各端子間を連結する連絡部（図示せず）も形成しており、絶縁シート１２２上に接着してから、連結部を切断する。
【００５５】
次に、図４（ｂ）に示すように、外部接続端子１０４とフリップチップ接続端子１０８との間に例えば１００μｍの段差Ｓを設けるために、これに対応した凹凸形状を有する支持台１１０の凹凸面上に、絶縁シート１２２付きの上記リードフレームを固定する。この固定工程においては、支持台１１０上にリードフレームを配置した後に、例えば、支持台１１０側から真空吸着することにより、リードフレームを絶縁シート１２２と共に支持台１１０の凹凸形状に追随して変形させ、固定することができる。
【００５６】
次に、図４（ｃ）に示すように、金属ワイヤー１０３により、フリップチップ接続端子１０８と外部接続端子１０４とを電気的にワイヤーボンディング接続する。この場合、外部接続端子１０４側をファーストボンド（ボールボンド）１０３ａとし、フリップチップ接続端子１０８側をセカンドボンド（ウェッジボンド）１０３ｂとするのが望ましい。
【００５７】
即ち、フリップチップ接続端子１０８よりも低い位置に外部接続端子１０４が配置されていてここに段差Ｓが存在するために、外部接続端子１０４側をボールボンディングした後にフリップチップ接続端子１０８側をウェッジボンディングし易く、またこのウェッジボンド部が薄いために、後述の半導体チップのフリップチップ接続を行い易いという利点もある。
【００５８】
この場合、支持台１１０ごとワイヤーボンディング接続を行うので、リードフレームが確実に支持台１１０に固定された状態でワイヤーボンディングを行うことができる。
【００５９】
次に、図４（ｄ）に示すように、電極パッド１３上に金属バンプ１０６を設けた半導体チップ１０１ａ及び１０１ｂを支持台１１０上に配置する。
【００６０】
次に、図４（ｅ）に示すように、電極パッド１３上の金属バンプ１０６を下にして（フェイスダウンで）、半導体チップ１０１ａ及び１０１ｂを下降させ、金属バンプ１０６をリードフレームの対応するフリップチップ接続端子１０８にフリップチップ接続する。
【００６１】
この金属バンプ１０６としては、例えばＡｕスタッドバンプを用い、フリップチップ接続端子１０８側にＡｕめっきを施しておけば、超音波と加圧とによるＡｕ−Ａｕ超音波接合で簡単にフリップチップ接続を行うことができる。金属バンプ１０６にはＡｕスタッドバンプ以外のめっきバンプを用いてもよい。また、端子１０８上に同様のバンプを設けておいてもよい。
【００６２】
なお、このフリップチップ接続は、例えば異方性導電フィルム（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）を用いて行ってもよく、また、超音波と加圧とによる接続方法に加え、更に、必要に応じて加熱処理等を行って接続してもよい。
【００６３】
次に、図５（ｆ）に示すように、半導体チップ１０１ａ及び１０１ｂの裏面に密着する状態でモールド金型１２３Ａを配置すると共に、支持台１１０の下面に密着する状態でモールド金型１２３Ｂを配置した後、両金型間のキャビティ内、即ち、半導体チップ１０１ａ及び１０１ｂと絶縁シート１２２との間に絶縁性樹脂を充填して固化させ、絶縁性樹脂層１０２による封止を行う。但し、少なくとも外部接続端子１０４は露出させる（以下、同様）。
【００６４】
なお、ここでは、各半導体チップ１０１ａ及び１０１ｂの裏面は絶縁性樹脂層１０２で被覆されないために、モールド金型１２３Ａを除去する際に、各チップ１０１ａ及び１０１ｂの裏面が露出する構造となるが、絶縁性樹脂層１０２の収縮等の形状変化に起因する半導体パッケージの反りを低減する上で、各チップ１０１ａ及び１０１ｂの裏面も絶縁性樹脂で被覆しても構わない。
【００６５】
次に、図５（ｇ）に示すように、モールド金型１２３Ａ及び１２３Ｂ、支持台１１０、更には絶縁シート１２２をそれぞれ除去する。
【００６６】
次に、図５（ｈ）に示すように、半導体チップ１０１ａ及び１０１ｂ間を絶縁性樹脂層１０２の部分でダイシングすることによって個片化し、半導体パッケージ１０９ａ及び１０９ｂを作製する。
【００６７】
この製造例１においては、支持台１１０に対して外部接続端子１０４及びフリップチップ接続端子１０８を固定するに際して、比較的変形が容易な絶縁シート１２２を使用するために、支持台１１０の凹凸形状に沿って絶縁シート１２２が密着し易いため、支持台１１０に対して外部接続端子１０４及びフリップチップ接続端子１０８を所望の位置に容易かつ確実に配置することができる。
【００６８】
図６〜図７には、本実施の形態による半導体パッケージ１０９の製造例２を示すものである。
【００６９】
この製造例においては、上記したリードフレームや絶縁シート１２２の代わりに、図６（ａ）に示すように、所定厚さの金属板１２４を支持体として使用し、これに各端子を形成する。即ち、例えば、Ｃｕ系又はＦｅ系等の金属からなる金属板１２４上の所定位置に、金属板１２４を電極として電界めっきを行うことにより、外部接続端子１０４及びフリップチップ接続端子１０８をそれぞれ所定パターンに形成する。
【００７０】
次に、図６（ｂ）に示すように、外部接続端子１０４及びフリップチップ接続端子１０８が設けられた金属板１２４を例えばスタンピング法等により曲げ加工して、図４（ｂ）に示した形状と同一形状に加工する。
【００７１】
次に、図６（ｃ）に示すように、金属ワイヤー１０３により、上記したと同様にフリップチップ接続端子１０８と外部接続端子１０４とを電気的にワイヤーボンディング接続する。
【００７２】
次に、図６（ｄ）に示すように、電極パッド１１３上に金属バンプ１０６を設けた半導体チップ１０１ａ及び１０１ｂを金属板１２４上に配置する。
【００７３】
次に、図６（ｅ）に示すように、半導体チップ１０１ａ及び１０１ｂを、それぞれの金属バンプ１０６の側でそれぞれフリップチップ接続端子１０８にフェイスダウンでフリップチップ接続する。
【００７４】
次に、図７（ｆ）に示すように、図５（ｆ）及び（ｇ）で述べたと同様にして、それぞれの半導体チップ１０１ａ及び１０１ｂと外部接続端子１０４との間等に絶縁性樹脂を充填して絶縁性樹脂層１０２により封止する。
【００７５】
次に、図７（ｇ）に示すように、金属板１２４をエッチング等で除去する。
【００７６】
次に、図７（ｈ）に示すように、隣接する半導体チップ１０１ａ及び１０１ｂ間を絶縁性樹脂層１０２の部分でダイシングすることによって個片化し、半導体パッケージ１０９ａ及び１０９ｂを作製する。
【００７７】
この製造例２においては、金属板１２４を電極として使用する電解めっきにより外部接続端子１０４及びフリップチップ接続端子１０８を形成するので、エッチングにより形成する場合よりも高精度かつ狭ピッチで、各接続端子を形成できると共に、接続端子の厚さもより薄くすることができ、半導体パッケージ１０９全体の高さをより低く抑えることができる。
【００７８】
図８〜図９は、本実施の形態による半導体パッケージ１０９の製造例３を示すものである。
【００７９】
この製造例においては、外部接続端子１０４とフリップチップ接続端子１０８との間の段差の形成を、上記した如き金属板の曲げ加工によって形成するのではなく、金属板の部分的なエッチング加工によって形成する。即ち、図８（ａ）に示すように、例えばＣｕ系又はＦｅ系等の金属からなる金属板１２８上の所定位置に、予め所定形状に加工されたレジスト（図示せず）を設け、このレジストをマスクにして金属板１２８を所定深さにエッチングした後にレジストを除去することにより、外部接続端子１０４を形成するための凹部１２９を所定位置に設ける。
【００８０】
次に、図８（ｂ）に示すように、金属板１２８上の所定位置及び凹部１２９の底面を除いて、レジスト（図示せず）を所定パターンに設けた後に、金属板１２８を電極として電解めっきを行い、外部接続端子１０４及びフリップチップ接続端子１０８をそれぞれ形成する。
【００８１】
次に、図８（ｃ）に示すように、上述したと同様に、金属ワイヤー１０３により、フリップチップ接続端子１０８と外部接続端子１０４とを電気的にワイヤーボンディング接続する。
【００８２】
次に、図８（ｄ）に示すように、電極パッド１１３上に金属バンプ１０６を設けた半導体チップ１０１ａ及び１０１ｂを金属板１２８上に配置する。
【００８３】
次に、図８（ｅ）に示すように、半導体チップ１０１ａ及び１０１ｂを金属バンプ１０６を介して、それぞれフリップチップ接続端子１０８にフェイスダウンでフリップチップ接続する。
【００８４】
次に、図９（ｆ）に示すように、金属板１２４上に絶縁性樹脂を充填し、絶縁性樹脂層１０２によって封止する。
【００８５】
次に、図９（ｇ）に示すように、金属板１２８をエッチング等で除去する。
【００８６】
次に、図９（ｈ）に示すように、隣接する半導体チップ１０１ａ及び１０１ｂ間を絶縁性樹脂層１０２の部分でダイシングすることによって個片化し、半導体パッケージ１０９ａ及び１０９ｂを作製する。
【００８７】
この製造例３においては、各外部接続端子１０４が半導体パッケージ１０９ａ及び１０９ｂの底面において部分的に突出した位置に設けられるために、プリント配線基板への実装時においてパッケージ−配線基板間に外部接続端子１０４以外の領域で空隙が生じてスタンドオフを確保できるので、この空隙内に異物やゴミ等が入り込むことにより、外部接続端子１０４上に付着することが低減し、実装不良の危険性を小さくすることができる。
【００８８】
第２の実施の形態
本実施の形態の半導体パッケージによれば、図１０（Ａ）の断面図及び図１０（Ｂ）の平面図に示すように、半導体チップ２０１の領域内及び領域外に、円形で複数の外部接続端子２０４が島状及び格子状に配置され、いわばファンイン構造及びファンアウト構造が混在したものである。そして、半導体チップ２０１は、その中間部（アクティブエリア）で回路面を下に配置したフェイスダウンで端子２０８にフリップリップ接続されている。
【００８９】
即ち、半導体チップ２０１の電極パッド２１３とフリップチップ接続端子２０８とがチップ２０１の中間部の同じ位置にインライン配置されており、金属ワイヤー２０３により外部接続端子２０４とフリップチップ接続端子２０８とが電気的にワイヤーボンディング接続され、また半導体チップ２０１は金属バンプ２０６を介してフェイスダウンによりフリップチップ接続端子２０８上にフリップチップ接続されている。
【００９０】
この構造においては、一部がファンアウト構造であり、他部はファンイン構造でもあるために、チップ２０１の外周囲２０５に設けるべきワイヤーボンディングのためのエリアを図２０に示した従来例と比べて少なくすることができ、従って、チップ２０１の面積に半導体パッケージ２０９の実装面積をより近づけることができる。なお、この構造は半導体チップ２０１の面積が半導体パッケージ２０９の実装面積に比べて小さい場合に有効である。
【００９１】
なお、図１１に示すように、図４（ｅ）に示した工程に相当するフリップチップ接続工程において、支持台２１０の中間部に形成された凸部２３９上に半導体チップ２０１のフリップチップ接続を行う際に、半導体チップ２０１の底面と外部接続端子２０４との間に空間が存在するために、半導体チップ２０１の中間部以外の部分に上方から外力が作用すると、半導体チップ２０１が上下に振れて位置が変動（あおり）し、不安定となり易い。
【００９２】
そこで、図１０（Ｂ）の平面図に示すように、半導体チップ２０１の長辺方向の支持台２１０の両端部において、半導体チップ２０１の短辺方向に凸部２３９の一部を延長して連設することにより、凸部２３９をＩ字形となしておけば、半導体チップ２０１の底面の各角部を含む短辺側が凸部２３９の延長部上に支持されることになる。このため、凸部２３９上にあおりなしに安定した状態でチップ２０１を位置させ、フリップチップ接続を安定して行うことができる。なお、図１０（Ｂ）では、支持台２１０の凸部２３９に対応したＩ字形の凹部が段差Ｓとして絶縁性樹脂層２０２に生じることになる。
【００９３】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【００９４】
第３の実施の形態
本実施の形態の半導体パッケージによれば、図１２（Ａ）の断面図及び図１２（Ｂ）の平面図に示すように、半導体チップ３０１の領域外に円形で複数の外部接続端子３０４が島状及び格子状に配置され、ファンアウト構造及びエリアアレイ配置構造となっている。半導体チップ３０１は、回路面を下にしたフェイスダウンで端子３０８にフリップチップ接続され、また金属ワイヤー３０３によって、同一レベル位置に配置された（即ち、段差がない状態で）外部接続端子３０４とフリップチップ接続端子３０８とが電気的にワイヤーボンディングされている。
【００９５】
本実施の形態においては、外部接続端子３０４とフリップチップ接続端子３０８とが同一レベル位置に配置され、かつ、金属ワイヤー３０３による配線が半導体チップ３０１の外周囲３０５のみで行なわれているために、ワイヤーボンディング接続時に生じる金属ワイヤー３０３によるループの高さ上昇を抑えることができ、半導体パッケージ３０９の高さを低く抑えてより薄型化することができる。なお、この構造は、半導体チップ３０１の面積が半導体パッケージ３０９の実装面積に比べて小さい場合に有効である。
【００９６】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【００９７】
第４の実施の形態
本実施の形態の半導体パッケージによれば、図１３（Ａ）の断面図及び図１３（Ｂ）の平面図に示すように、図１０に示した例と同様に、半導体チップ４０１の領域内及び領域外に、円形で複数の外部接続端子４０４が島状及び格子状に配置され、いわばファンイン構造及びファンアウト構造が混在したものとなっている。また、半導体チップ４０１は、回路面を下にしてフェイスダウンでフリップチップ接続されている。
【００９８】
そして、上述した段差Ｓが半導体パッケージ４０９の短辺側で更に拡大されており、ここに抵抗素子やコンデンサ等の受動部品４２６や、インダクタパターン４２７等が固定され、これらは配線パターン４２５によってフリップチップ接続端子４０８まで一体に連設されている。
【００９９】
即ち、受動部品４２６等は、フリップチップ接続端子４０８と同一レベル位置にてこの接続端子を所定形状に延長してなる配線パターン４２５上に、例えばはんだ４２８等により電気的に接続固定することができる。配線パターン４２５には、例えば、接続の信頼性向上のためにＳｎめっき等を施すことができ、また受動部品４２６等は、はんだ以外にも導電性接着剤等で接続してもよいし、ワイヤーボンディングを行うときは配線パターン４２５にＮｉ／Ａｕめっき等を施すのがよい。なお、図中の４０２は絶縁性樹脂層、４０３は金属ワイヤー、４０３ａはボールボンド部、４０３ｂはウェッジボンド部、４０６は金属バンプ、４０９は半導体パッケージ、４１３は電極パッドである。
【０１００】
このように、本実施の形態では、従来、プリント配線基板側に実装していた受動部品４２６及びインダクタパターン４２７等の周辺部品を、半導体パッケージ４０９の内部に取り込んで半導体チップと共に内蔵することができ、半導体パッケージ４０９が単体で機能特性を保証することが可能になる。
【０１０１】
その他、本実施の形態においては、上述の第２の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１０２】
第５の実施の形態
本実施の形態の半導体パッケージによれば、図１４（Ａ）の断面図及び図１４（Ｂ）の平面図に示すように、２つの半導体チップ５０１ａ及び５０１ｂのそれぞれの領域内に、円形で複数の外部接続端子５０４が島状及び格子状に配置され、ファンイン構造となされており、また、半導体チップ５０１ａ及び５０１ｂは回路面を下にしたフェイスダウンでフリップチップ接続されていると共に、両チップ間が共通のフリップチップ接続端子５０８で接続されていわゆるＭＣＭ（Multi Chip Module）化されている。
【０１０３】
即ち、半導体チップ５０１ａ及び５０１ｂの電極パッド５１３とフリップチップ接続端子５０８とが、チップ５０１ａ及び５０１ｂの下面周辺部に所定パターンで配置されており、チップ５０１ａ及び５０１ｂの電極パッド５１３上には予め金属バンプ５０６が形成された状態で、フェイスダウンによりフリップチップ接続端子５０８上にフリップチップ接続されているが、両チップ５０１ａ及び５０１ｂの対向位置にあるフリップチップ接続端子５０８は両チップに共通となっている。また、金属ワイヤー５０３によって、段差Ｓの上、下に設けられた外部接続端子５０４とフリップチップ接続端子５０８とが電気的にワイヤーボンディング接続されている。
【０１０４】
そして、半導体パッケージ５０９内に複数の半導体チップ５０１ａ及び５０１ｂが内蔵され、隣接する半導体チップ５０１ａ及び５０１ｂのそれぞれの電極パッド５１３が両チップ間（半導体パッケージ５０９の中間部）に存在する配線パターン状のフリップチップ接続端子５０８によって接続されている。
【０１０５】
本実施の形態では、例えば、デジタル及びアナログ半導体チップ等のように異種のプロセスを経て作製された複数の半導体チップを、必要あれば電気的に接続して、比較的容易に同一の半導体パッケージ５０９内に収納することができる。
【０１０６】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１０７】
第６の実施の形態
本実施の形態の半導体パッケージによれば、図１５（Ａ）の断面図及び図１５（Ｂ）の平面図に示すように、半導体チップ６０１ａの上部にダイボンド材６１１を介して別の半導体チップ６０１ｂを載置することにより、複数の半導体チップをチップスタックして同一の半導体パッケージ６０９内に収納している。
【０１０８】
この構造においては、図１に示した例と同様に、下段の半導体チップ６０１ａをファンイン構造とし、フリップチップ接続端子６０８と外部接続端子６０４及び電極パッド６１３とをワイヤーボンディング接続及びフリップチップ接続でそれぞれ電気的に接続する。更に、上段に配置する半導体チップ６０１ｂを下段に配置する半導体チップ６０１ａの上にダイボンド材６１１を介して固定すると共に、半導体チップ６０１ｂについては、その上面周辺部に設けられた電極パッド６１３とその外周囲６０５の外部接続端子６０４とを、ファンアウト構造でワイヤー６０３にて電気的にワーヤーボンディング接続している。なお、図中の６０２は絶縁性樹脂層、６０３ａはボールボンド部、６０３ｂはウェッジボンド部、６０６は金属バンプである。
【０１０９】
本実施の形態では、同じ半導体パッケージ６０９内に複数の半導体チップ６０１ａ及び６０１ｂを収納したことにより外部接続端子６０４が増加するが、外部接続端子６０４の配置をスタックされた上、下の半導体チップ毎にファンイン構造とファンアウト構造とにうまく振り分けることによって、半導体パッケージ６０９の実装面積の増加を抑制することができる。
【０１１０】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１１１】
第７の実施の形態
本実施の形態の半導体パッケージによれば、図１６（Ａ）の断面図及び図１６（Ｂ）の平面図に示すように、半導体チップ７０１の領域外に、円形で複数の外部接続端子７０４が島状及び格子状に配置され、半導体チップ７０１の外周囲７０５に外部接続端子７０４を配置するファンアウト構造及びエリアアレイ配置となっている。半導体チップ７０１は、回路面を下にしたフェイスダウンでフリップチップ接続端子７０８に接続されている。
【０１１２】
そして、半導体チップ７０１の電極パッド７１３とフリップチップ接続端子７０８とがチップ７０１の周辺部下面に配置されており、半導体チップ７０１の電極パッド７１３上には予め金属バンプ７０６が形成された状態で、フェイスダウンによりフリップチップ接続端子７０８上にフリップチップ接続され、また、金属ワイヤー７０３によって、同一レベル位置に配置された外部接続端子７０４とフリップチップ接続端子７０８とを電気的にワイヤーボンディング接続している。
【０１１３】
更に、グランド（接地）の信頼性の強化のために、半導体チップ７０１の下部に高熱伝導性材料層７１４を介してグランド（ＧＮＤ）パッド７１２を設けている。このグランドパッド７１２はフリップチップ接続端子７０８の一部に連設されたパターンとして形成されており、ＧＮＤ用の外部接続端子７０４の個数を増やしてワイヤー７０３でワイヤーボンディングすることにより接地の信頼性が向上する。
【０１１４】
また、グランドパッド７１２と半導体チップ７０１の回路面との間に、シリコーンゴムやグラファイトシート等の高熱伝導性材料からなる高熱伝導性材料層７１４を形成することによって、グランドパッド７１２を放熱用のパッドとして利用することもできる。なお、グランドパッド７１２をはんだ等によって直接プリント配線基板の接地パターンに接続すれば、上記したワイヤーボンディングによる接地は不要となり、より信頼性の高い接地を行える。
【０１１５】
その他、本実施の形態においては、上述の第３の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１１６】
他の実施の形態
図１７〜図１８は、図３に示した接続構造の変形例を示すものである。
【０１１７】
まず、図１７（Ａ）に示す構造例１においては、半導体チップ１０１の周辺部の下面又はフリップチップ接続端子１０４上において、２つの金属バンプ１０６ａ及び１０６ｂを設け、これらのバンプを介して、チップ１０１の電極パッド１１３とフリップチップ接続端子１０８とをフリップチップ接続し、かつフリップチップ接続端子１０８と外部接続端子１０４とをワイヤーボンディングにより電気的に接続する。
【０１１８】
このワイヤーボンディング配線においては、外部接続端子１０４側をボールボンドし、フリップチップ接続端子１０８側をウェッジボンドする。更に、半導体チップ１０１の電極パッド１１３上又はフリップチップ接続端子１０８上に金属バンプ１０６ｂ及び１０６ａを順次積層形成し、これらの金属バンプ１０６ａ及び１０６ｂを介してフリップチップ接続端子１０８にフリップチップ接続しているので、この接続の接合強度が向上する。
【０１１９】
この場合、外部接続端子１０４及びフリップチップ接続端子１０８は共に、図３に示したと同様の積層構造を有しており、リードフレーム１１９を挟んで内面側及び外面側に、例えば無電解めっきによってめっき層を形成する。この無電解めっきに使用する金属の材質としては、例えば、Ｃｕ／Ｎｉ／Ａｕめっき及びＮｉ／Ａｕめっき等が挙げられる。工程上、この金属端子めっき層の形成においては、Ｃｕ／Ｎｉ／Ａｕめっきからなる端子内部めっき層１２０及び金属膜１３０ａは図４（ａ）に示した絶縁シート１２２上で形成し、Ｎｉ／Ａｕめっきからなる端子外部めっき層１２１及び金属膜１３０ｂは、絶縁シート１２２を除去した後の図５（ｇ）に示した工程で形成する（以下、同様）。
【０１２０】
また、外部接続端子１０４とフリップチップ接続端子１０８との間には、ワイヤーボンディング配線をし易くするために１００μｍ程度の段差Ｓを設けており、フリップチップ接続端子１０８側を半導体チップ１０１に近いレベル位置に配置する。
【０１２１】
この構造例１は、金属ワイヤー１０３と半導体チップ１０１との距離を取る必要がある場合に有効である。
【０１２２】
次に、図１７（Ｂ）に示す構造例２においては、金属ワイヤー１０３のワイヤーボンディング配線のレベル位置や金属バンプ１０６ａ及び１０６ｂの形成順序が異なる以外は、上記の構造例１と同様である。
【０１２３】
即ち、フリップチップ接続端子１０８上に金属バンプ１０６ａを形成し、金属バンプ１０６ａ上に金属ワイヤー１０３をウェッジボンドで接続した後に、半導体チップ１０１の電極パッド１１３上又は金属バンプ１０６ａ上に金属バンプ１０６ｂを形成し、フリップチップ接続端子１０８に半導体チップ１０１をフリップチップ接続する。
【０１２４】
この構造例２によれば、フリップチップ接続端子１０８上に金属ワイヤー１０３による配線を行う前に金属バンプ１０６ａを形成し、この金属バンプ１０６ａ上にウェッジボンディングしているので、直接フリップチップ接続端子１０８にウェッジボンドするよりも、金属ワイヤー１０３とフリップチップ接続端子１０８との接続強度を高めることができる。また、金属ワイヤー１０３のループ形状を高くできることによって、金属ワイヤー１０３の垂れによる半導体パッケージ１０１の底面への金属ワイヤー１０３の露出を防止できる。
【０１２５】
次に、図１８（Ｃ）に示す構造例３においては、フリップチップ接続端子１０８と外部接続端子１０４とを同一レベル位置に配置した構造において、フリップチップ接続端子１０８に金属ワイヤー１０３をボールボンディングし、このボールボンド部１０３ａの上面から側面にかけて金属ワイヤー１０３を接するように曲げてから外部接続端子１０４上にウェッジボンディングしている。
【０１２６】
この構造例３においては、フリップチップ接続端子１０８上に金属ワイヤー１０３のボールボンド部１０３ａを形成し、このボールボンド部１０３ａ上に金属ワイヤー１０３を接触させて外部接続端子１０４上にウェッジボンド部１０３ｂを形成した後に、半導体チップ１０１をフリップチップ接続しているので、金属バンプを用いないでもフリップチップ接続端子１０８との接続強度が高められると共に、ボールボンド部１０３ａ上に金属ワイヤー１０３を圧着することによって、ワイヤーループを低く抑えることができ、半導体パッケージ１０１の高さを低くすることができる。なお、外部接続端子１０４側をボールボンディングし、フリップチップ接続端子１０８側をウェッジボンディングしてもよいが、この場合も半導体パッケージ１０１の高さを低くすることができる（但し、フリップチップ接続には金属バンプを設けることが望ましい）。
【０１２７】
次に、図１８（Ｄ）に示す構造例４においては、フリップチップ接続端子１０８上に金属バンプ１０６ａを設け、外部接続端子１０４側をボールボンディングした後、金属バンプ１０６ａの上においてウェッジボンディングし、更に電極パッド１１３上に金属バンプ１０６ｂ設けてフリップチップ接続しているが、フリップチップ接続端子１０８と外部接続端子１０４とを同一レベル位置に配置して段差を無くす以外は、上記の構造例２と同様である。
【０１２８】
この構造例４においては、フリップチップ接続端子１０８上に金属ワイヤー１０３の配線を行う前に金属バンプ１０６ａを形成し、この金属バンプ１０６ａ上に金属ワイヤー１０３によるウェッジボンドを行い、更に金属バンプ１０６ｂを介してフリップチップ接続しているので、金属ワイヤー１０３とフリップチップ接続端子１０８との接続強度が高められる。
【０１２９】
図１９（Ａ）は、上述の第１の実施の形態において、図５（ｇ）の工程後に、フリップチップ接続端子１０８を覆って保護するように、フリップチップ接続端子１０８と外部接続端子１０４との間の段差部分にスキージ１１５によって絶縁性樹脂材料１１８ａを塗布または印刷して絶縁性樹脂層１０７を被着した例である。これによって、フリップチップ接続端子１０８を絶縁性樹脂層１０７で完全に覆う。
【０１３０】
また、図１９（Ｂ）に示すように、フリップチップ接続端子１０８の露出面と外部接続端子１０４の露出面との間の段差部分に、ノズル１１６によって絶縁性樹脂材料１１８ａを充填することによって、絶縁性樹脂層１０７を形成することもできる。
【０１３１】
そして、図１９（Ｃ）に示すように、フリップチップ接続端子１０８の露出面と外部接続端子１０４の露出面との間の段差部分に絶縁性樹脂層１０７を形成した後に、隣接する半導体チップ１０１ａ及び１０１ｂの間に存在する絶縁性樹脂層１０２及び絶縁性樹脂層１０７の部分で、フリップチップ接続端子１０８の側面が露出しないようにダイシングすることにより、フリップチップ接続端子１０８が半導体パッケージ１０９ａ及び１０９ｂ内に完全に内設されて保護されることになるので、外部接続端子１０４との間の短絡やプリント配線基板（実装基板）上の配線パターンとの間の短絡等が生じることがない。
【０１３２】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）、底面図（Ｂ）及びその透視平面図（Ｃ）である。
【図２】同、半導体パッケージの実装構造を示す断面図である。
【図３】同、半導体パッケージの要部拡大断面図である。
【図４】同、半導体パッケージの製造例１を工程順に示す断面図である。
【図５】同、製造例１を工程順に示す断面図である。
【図６】同、半導体パッケージの製造例２を工程順に示す断面図である。
【図７】同、製造例２を工程順に示す断面図である。
【図８】同、半導体パッケージの製造例３を工程順に示す断面図である。
【図９】同、製造例３を工程順に示す断面図である。
【図１０】本発明の第２の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１１】同、支持台に支持された半導体チップの断面図である。
【図１２】本発明の第３の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１３】本発明の第４の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１４】本発明の第５の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１５】本発明の第６の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１６】本発明の第７の実施の形態による半導体パッケージのＡ−Ａ’線断面図（Ａ）及びその透視平面図（Ｂ）である。
【図１７】本発明の他の実施の形態による構造例１の半導体パッケージの部分線断面図（Ａ）、構造例２の半導体パッケージの部分断面図（Ｂ）である。
【図１８】同、構造例３の半導体パッケージの部分線断面図（Ｃ）、及び構造例４の半導体パッケージの部分断面図（Ｄ）である。
【図１９】同、半導体パッケージの作製工程を示す断面図（Ａ）、半導体パッケージの別の作製工程を示す断面図及び半導体パッケージを個片化する工程を示す断面図（Ｃ）である。
【図２０】従来例による半導体パッケージのＡ−Ａ’線断面図（Ａ）及び透視平面図（Ｂ）である。
【図２１】同、別の半導体パッケージのＡ−Ａ’線断面図（Ａ）及び透視平面図（Ｂ）である。
【図２２】同、更に別の半導体パッケージの断面図である。
【符号の説明】
【０１３４】
１０１、１０１ａ、１０１ｂ、２０１、３０１、４０１、５０１ａ、５０１ｂ、６０１ａ、６０１ｂ、７０１…半導体チップ、
１０２、１０７、２０２、３０２、４０２、５０２、６０２、７０２…絶縁性樹脂層、
１０３、２０３、３０３、４０３、５０３、６０３、７０３…金属ワイヤー、
１０４、２０４、３０４、４０４、５０４、６０４、７０４…外部接続端子、
１０６、１０６ａ、１０６ｂ、２０６、３０６、４０６、５０６、６０６、７０６…金属バンプ、
１０８、２０８、３０８、４０８、５０８、６０８、７０８…フリップチップ接続端子、
１０９、１０９ａ、１０９ｂ、２０９、３０９、４０９、５０９、６０９、７０９…半導体パッケージ、
１１０、２１０…支持台、
１１３、２１３、３１３、４１３、５１３、６１３、７１３…電極パッド、
１１５…スキージ、１１６…ノズル、１１８ａ…絶縁性樹脂、１１９…リードフレーム、
１２０…端子内部めっき層、１２１…端子外部めっき層、１２２…絶縁シート、
１２３Ａ、１２３Ｂ…モールド金型、１２４、１２８…金属板、１２９…凹部、
１３１…プリント配線基板、１３２…配線、４２５…配線パターン、４２６…受動部品、
４２７…インダクタパターン、６１１…ダイボンド材、７１２…ダイパッド、
７１４…高熱伝導性材料層、Ｓ…段差
【特許請求の範囲】
【請求項１】
電極を有するチップ部品と、前記電極の取り出し端子と、外部接続端子とを有し、前記チップ部品の前記電極が前記電極取り出し端子にフリップチップ接続され、前記電極取り出し端子と前記外部接続端子とがこれら両端子間に架け渡された導電性線材によって電気的に接続されているチップ状電子部品。
【請求項２】
前記導電性線材が絶縁層に埋設されていて、前記外部接続端子が前記絶縁層の表面に露出している、請求項１に記載のチップ状電子部品。
【請求項３】
前記導電性線材の一端が前記外部接続端子にボールボンドで接続され、他端が前記電極取り出し端子にウェッジボンドで接続されている、請求項２に記載のチップ状電子部品。
【請求項４】
前記外部接続端子が前記電極取り出し端子よりも前記チップ部品から遠いレベル位置に存在している、請求項３に記載のチップ状電子部品。
【請求項５】
前記外部接続端子が前記絶縁層の段差上に設けられている、請求項４に記載のチップ状電子部品。
【請求項６】
前記段差の底面に存在する前記電極取り出し端子が、前記段差に設けられた別の絶縁層に埋め込まれている、請求項５に記載のチップ状電子部品。
【請求項７】
前記外部接続端子と前記電極取り出し端子とが前記チップ部品に対しほぼ等距離のレベル位置に存在し、前記導電性線材の一端が前記電極取り出し端子にボールボンド又はウェッジボンドで接続され、他端が前記外部接続端子にウェッジボンド又はボールボンドで接続される、請求項２に記載のチップ状電子部品。
【請求項８】
前記チップ部品の電極と前記電極取り出し端子とが、導電性バンプを介して電気的に接続され、更にこの導電性バンプと前記外部接続端子とが前記導電性線材によって電気的に接続されている、請求項４又は７に記載のチップ状電子部品。
【請求項９】
前記ボールボンド部を介して前記チップ部品の電極と前記電極取り出し端子とが接合している、請求項８に記載のチップ状電子部品。
【請求項１０】
前記外部接続端子が、前記チップ部品の領域内、領域外又はこれらの両領域に設けられる、請求項１に記載のチップ状電子部品。
【請求項１１】
前記電極取り出し端子が、前記チップ部品の周辺部又は中間部に設けられている、請求項１０に記載のチップ状電子部品。
【請求項１２】
前記電極取り出し端子と同一レベル位置に、前記チップ部品の電極取り出し端子に接続された別のチップ部品が配置され、これらの部品が絶縁層に埋設されている、請求項１に記載のチップ状電子部品。
【請求項１３】
前記同一レベル位置が前記外部接続端子のレベル位置よりも高い、請求項１２に記載のチップ状電子部品。
【請求項１４】
前記チップ部品の複数個が、共通の前記電極取り出し端子を介して互いに接続された状態で前記絶縁層に埋設されている、請求項２に記載のチップ状電子部品。
【請求項１５】
チップ部品の電極取り出し端子と、外部出力端子とを所定の位置に配置する工程と、前記電極取り出し端子と前記外部接続端子とをそれら両端子間に架け渡された導電性線材によって電気的に接続する工程と、前記チップ部品の電極を前記電極取り出し端子にフリップチップ接続する工程とを有する、チップ状電子部品の製造方法。
【請求項１６】
前記フリップチップ接続後に前記導電性線材を絶縁層に埋設すると共に、前記外部接続端子を前記絶縁層の表面に露出させる、請求項１５に記載のチップ状電子部品の製造方法。
【請求項１７】
前記導電性線材の一端を前記外部接続端子にボールボンドで接続し、他端を前記電極取り出し端子にウェッジボンドで接続する、請求項１６に記載のチップ状電子部品の製造方法。
【請求項１８】
前記外部接続端子を前記電極取り出し端子よりも前記チップ部品から遠いレベル位置に存在させる、請求項１７に記載のチップ状電子部品の製造方法。
【請求項１９】
前記外部接続端子を前記絶縁層の段差上に設ける、請求項１８に記載のチップ状電子部品の製造方法。
【請求項２０】
前記段差の底面に存在する前記電極取り出し端子を、前記段差に設けられた別の絶縁層に埋め込む、請求項１９に記載のチップ状電子部品の製造方法。
【請求項２１】
前記外部接続端子と前記電極取り出し端子とを前記チップ部品に対しほぼ等距離のレベル位置に存在させ、前記導電性線材の一端を前記電極取り出し端子にボールボンド又はウェッジボンドで接続し、他端を前記外部接続端子にウェッジボンド又はボールボンドで接続する、請求項１６に記載のチップ状電子部品の製造方法。
【請求項２２】
前記チップ部品の電極と前記電極取り出し端子とを、導電性バンプを介して電気的に接続し、更にこの導電性バンプと前記外部接続端子とを前記導電性線材によって電気的に接続する、請求項１８又は２１に記載のチップ状電子部品の製造方法。
【請求項２３】
前記ボールボンド部を介して前記チップ部品の電極と前記電極取り出し端子とを接合する、請求項２２に記載のチップ状電子部品の製造方法。
【請求項２４】
前記電極取り出し端子と前記外部接続端子とを支持体上に配置し、これら両端子間を電気的に接続した前記導電性線材を前記絶縁層に埋設した後に前記支持体を除去し、更に前記絶縁層の位置で切断して個々のチップ状電子部品に個片化する、請求項１５に記載のチップ状電子部品の製造方法。
【請求項２５】
前記電極取り出し端子と前記外部接続端子とをエッチング、めっき又はスタンピングによって所定パターンに形成する、請求項２４に記載のチップ状電子部品の製造方法。
【請求項２６】
前記外部接続端子を、前記チップ部品の領域内、領域外又はこれらの両領域に設ける、請求項１５に記載のチップ状電子部品の製造方法。
【請求項２７】
前記電極取り出し端子を、前記チップ部品の周辺部又は中間部に設ける、請求項２５に記載のチップ状電子部品の製造方法。
【請求項２８】
前記電極取り出し端子と同一レベル位置に、前記チップ部品の電極取り出し端子に接続された別のチップ部品を配置し、これらの部品を絶縁層に埋設する、請求項１５に記載のチップ状電子部品の製造方法。
【請求項２９】
前記同一レベル位置を前記外部接続端子のレベル位置よりも高くする、請求項２８に記載のチップ状電子部品の製造方法。
【請求項３０】
前記チップ部品の複数個を、共通の前記電極取り出し端子を介して互いに接続された状態で前記絶縁層に埋設する、請求項１６に記載のチップ状電子部品の製造方法。
【請求項３１】
請求項１〜１４のいずれか１項に記載したチップ状電子部品をプリント配線板に実装してなる、チップ状電子部品の実装構造。
【請求項１】
電極を有するチップ部品と、前記電極の取り出し端子と、外部接続端子とを有し、前記チップ部品の前記電極が前記電極取り出し端子にフリップチップ接続され、前記電極取り出し端子と前記外部接続端子とがこれら両端子間に架け渡された導電性線材によって電気的に接続されているチップ状電子部品。
【請求項２】
前記導電性線材が絶縁層に埋設されていて、前記外部接続端子が前記絶縁層の表面に露出している、請求項１に記載のチップ状電子部品。
【請求項３】
前記導電性線材の一端が前記外部接続端子にボールボンドで接続され、他端が前記電極取り出し端子にウェッジボンドで接続されている、請求項２に記載のチップ状電子部品。
【請求項４】
前記外部接続端子が前記電極取り出し端子よりも前記チップ部品から遠いレベル位置に存在している、請求項３に記載のチップ状電子部品。
【請求項５】
前記外部接続端子が前記絶縁層の段差上に設けられている、請求項４に記載のチップ状電子部品。
【請求項６】
前記段差の底面に存在する前記電極取り出し端子が、前記段差に設けられた別の絶縁層に埋め込まれている、請求項５に記載のチップ状電子部品。
【請求項７】
前記外部接続端子と前記電極取り出し端子とが前記チップ部品に対しほぼ等距離のレベル位置に存在し、前記導電性線材の一端が前記電極取り出し端子にボールボンド又はウェッジボンドで接続され、他端が前記外部接続端子にウェッジボンド又はボールボンドで接続される、請求項２に記載のチップ状電子部品。
【請求項８】
前記チップ部品の電極と前記電極取り出し端子とが、導電性バンプを介して電気的に接続され、更にこの導電性バンプと前記外部接続端子とが前記導電性線材によって電気的に接続されている、請求項４又は７に記載のチップ状電子部品。
【請求項９】
前記ボールボンド部を介して前記チップ部品の電極と前記電極取り出し端子とが接合している、請求項８に記載のチップ状電子部品。
【請求項１０】
前記外部接続端子が、前記チップ部品の領域内、領域外又はこれらの両領域に設けられる、請求項１に記載のチップ状電子部品。
【請求項１１】
前記電極取り出し端子が、前記チップ部品の周辺部又は中間部に設けられている、請求項１０に記載のチップ状電子部品。
【請求項１２】
前記電極取り出し端子と同一レベル位置に、前記チップ部品の電極取り出し端子に接続された別のチップ部品が配置され、これらの部品が絶縁層に埋設されている、請求項１に記載のチップ状電子部品。
【請求項１３】
前記同一レベル位置が前記外部接続端子のレベル位置よりも高い、請求項１２に記載のチップ状電子部品。
【請求項１４】
前記チップ部品の複数個が、共通の前記電極取り出し端子を介して互いに接続された状態で前記絶縁層に埋設されている、請求項２に記載のチップ状電子部品。
【請求項１５】
チップ部品の電極取り出し端子と、外部出力端子とを所定の位置に配置する工程と、前記電極取り出し端子と前記外部接続端子とをそれら両端子間に架け渡された導電性線材によって電気的に接続する工程と、前記チップ部品の電極を前記電極取り出し端子にフリップチップ接続する工程とを有する、チップ状電子部品の製造方法。
【請求項１６】
前記フリップチップ接続後に前記導電性線材を絶縁層に埋設すると共に、前記外部接続端子を前記絶縁層の表面に露出させる、請求項１５に記載のチップ状電子部品の製造方法。
【請求項１７】
前記導電性線材の一端を前記外部接続端子にボールボンドで接続し、他端を前記電極取り出し端子にウェッジボンドで接続する、請求項１６に記載のチップ状電子部品の製造方法。
【請求項１８】
前記外部接続端子を前記電極取り出し端子よりも前記チップ部品から遠いレベル位置に存在させる、請求項１７に記載のチップ状電子部品の製造方法。
【請求項１９】
前記外部接続端子を前記絶縁層の段差上に設ける、請求項１８に記載のチップ状電子部品の製造方法。
【請求項２０】
前記段差の底面に存在する前記電極取り出し端子を、前記段差に設けられた別の絶縁層に埋め込む、請求項１９に記載のチップ状電子部品の製造方法。
【請求項２１】
前記外部接続端子と前記電極取り出し端子とを前記チップ部品に対しほぼ等距離のレベル位置に存在させ、前記導電性線材の一端を前記電極取り出し端子にボールボンド又はウェッジボンドで接続し、他端を前記外部接続端子にウェッジボンド又はボールボンドで接続する、請求項１６に記載のチップ状電子部品の製造方法。
【請求項２２】
前記チップ部品の電極と前記電極取り出し端子とを、導電性バンプを介して電気的に接続し、更にこの導電性バンプと前記外部接続端子とを前記導電性線材によって電気的に接続する、請求項１８又は２１に記載のチップ状電子部品の製造方法。
【請求項２３】
前記ボールボンド部を介して前記チップ部品の電極と前記電極取り出し端子とを接合する、請求項２２に記載のチップ状電子部品の製造方法。
【請求項２４】
前記電極取り出し端子と前記外部接続端子とを支持体上に配置し、これら両端子間を電気的に接続した前記導電性線材を前記絶縁層に埋設した後に前記支持体を除去し、更に前記絶縁層の位置で切断して個々のチップ状電子部品に個片化する、請求項１５に記載のチップ状電子部品の製造方法。
【請求項２５】
前記電極取り出し端子と前記外部接続端子とをエッチング、めっき又はスタンピングによって所定パターンに形成する、請求項２４に記載のチップ状電子部品の製造方法。
【請求項２６】
前記外部接続端子を、前記チップ部品の領域内、領域外又はこれらの両領域に設ける、請求項１５に記載のチップ状電子部品の製造方法。
【請求項２７】
前記電極取り出し端子を、前記チップ部品の周辺部又は中間部に設ける、請求項２５に記載のチップ状電子部品の製造方法。
【請求項２８】
前記電極取り出し端子と同一レベル位置に、前記チップ部品の電極取り出し端子に接続された別のチップ部品を配置し、これらの部品を絶縁層に埋設する、請求項１５に記載のチップ状電子部品の製造方法。
【請求項２９】
前記同一レベル位置を前記外部接続端子のレベル位置よりも高くする、請求項２８に記載のチップ状電子部品の製造方法。
【請求項３０】
前記チップ部品の複数個を、共通の前記電極取り出し端子を介して互いに接続された状態で前記絶縁層に埋設する、請求項１６に記載のチップ状電子部品の製造方法。
【請求項３１】
請求項１〜１４のいずれか１項に記載したチップ状電子部品をプリント配線板に実装してなる、チップ状電子部品の実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２００５−２２３１６２（Ｐ２００５−２２３１６２Ａ）
【公開日】平成１７年８月１８日（２００５．８．１８）
【国際特許分類】
【出願番号】特願２００４−３００１６（Ｐ２００４−３００１６）
【出願日】平成１６年２月６日（２００４．２．６）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１７年８月１８日（２００５．８．１８）
【国際特許分類】
【出願日】平成１６年２月６日（２００４．２．６）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]