説明

テルル前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子

【課題】リセット/セットプログラミングのために必要とされる電流値が低い、相変化層が形成されうる手段を提供する。
【解決手段】
テルル(Te)と、14族元素および15族元素のいずれか一方または両方と、を含むテルル前駆体、これを用いて調製されたTe含有カルコゲナイド薄膜およびその製造方法、ならびに前記テルル前駆体を含む相変化メモリ素子である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、テルル(Te)前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜、および該薄膜の製造方法に係り、さらに詳細には、テルル、ならびに14族元素および15族元素のいずれか一方または両方を含有した低温蒸着用のTe前駆体、これを用いて低温で形成された14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜および該薄膜の製造方法、ならびに前記Te前駆体を用いて形成されたGST相変化膜を備えた相変化メモリ素子に関する。
【背景技術】
【0002】
相変化物質は、温度によって結晶状態または非晶質状態を有する物質である。結晶状態は、非晶質状態に比べて低い抵抗値を有し、規則的な原子配列を有している。結晶状態および非晶質状態は可逆的である。すなわち、結晶状態は非晶質状態に変化し、非晶質状態は結晶状態に戻りうる。PRAM(Phase−change Random Access Memory:相変化型メモリ)は、相変化物質が可逆的な状態を有し、結晶状態と非晶質状態とで区別できる抵抗値を有する性質を利用したメモリ素子である。
【0003】
PRAMの一般的な形態は、トランジスタのソースまたはドレイン領域にコンタクトプラグを介して電気的に連結された相変化膜を備える。メモリとしての動作は、相変化膜の結晶構造変化による抵抗差を用いて行う。図1は、従来技術による一般的な形態のPRAMを示す図面である。以下、図1を参照して従来のPRAMの一般的な構造について説明する。
【0004】
図1を参照すれば、半導体基板10、第1不純物領域11a、および第2不純物領域11bが形成されており、第1不純物領域11aおよび第2不純物領域11bと接触するようにゲート絶縁層12およびゲート電極層13が形成されている。通常、第1不純物領域11aはソースと称し、第2不純物領域11bはドレインと称する。
【0005】
第1不純物領域11a、ゲート電極層13、および第2不純物領域11b上には、絶縁層15が形成されており、絶縁層15を貫通して第2不純物領域11bと接触するように導電性プラグ14が形成されている。導電性プラグ14上には、下部電極16が形成されており、その上部に相変化膜17および上部電極18が形成されている。
【0006】
上記のような構造を有するPRAMにデータを保存する技術を、以下に説明する。第2不純物領域11bおよび下部電極16を通じて印加された電流によって、下部電極16と相変化膜17との接触領域でジュール熱が発生する。ジュール熱で相変化膜17の結晶構造が変化することにより、データは保存される。すなわち、相変化膜17の結晶構造は、印加された電流を変化させることによって、結晶状態または非晶質状態に変化する。それゆえ、結晶状態と非晶質状態との変化に応じて抵抗値が変わるので、保存された以前データは区別されうる。
【0007】
メモリ素子に応用できる多様な種類の相変化物質が知られているが、代表的な例はGe−Sb−Te(GST)系合金である。例えば、特許文献1には、様々なタイプのカルコゲナイド物質層を備えた半導体メモリ素子が開示されている。
【0008】
メモリ素子の性能を改良するためには、消費電流値を減少させることが有益である。多く使われている相変化物質であるGST層を含むPRAMの場合、リセット電流値、例えば、結晶状態から非晶質状態に遷移するための電流値が大きい。
【0009】
図2は、GST(GeSbTe)を相変化膜に使用したメモリ素子のリセット/セットプログラミングのための加熱温度を示すグラフである。
【0010】
図2を参照すれば、GSTの場合、セットプログラミング、例えば、非晶質状態から結晶状態に変化させるためには、融点より低い温度を所定時間維持すれば、結晶化が達成されうるということが分かる。リセットプログラミング、例えば、結晶状態を非晶質状態に変化させるためには、温度を融点付近まで上げた後に急冷させる必要があるということがわかる。融点まで上げるために必要な電流値が比較的に大きいため、高集積メモリ素子の具現に限界がある。
【特許文献1】韓国特許公開第2004−0100499号明細書
【発明の開示】
【発明が解決しようとする課題】
【0011】
本発明は、前記従来技術の問題点を解決するためになされたものであって、その目的は、リセット/セットプログラミングのために必要とされる電流値が低い、相変化層が形成されうる手段を提供することにある。
【課題を解決するための手段】
【0012】
本発明の課題を解決するために、本発明は、テルル(Te)と、14族元素および15族元素のいずれか一方または両方とを含むことを特徴とするテルル前駆体を提供する。
【0013】
本発明の第2は、前記テルル前駆体を用いて製造されたTe含有カルコゲナイド薄膜である。
【0014】
本発明の第3は、350℃以下の蒸着温度で、前記テルル前駆体を蒸着させる段階を含む、窒素原子およびシリコン原子のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法である。
【0015】
本発明の第4は、半導体基板と、前記半導体基板に形成された第1不純物領域および第2不純物領域と、前記第1不純物領域と第2不純物領域との間のチャンネル領域上に形成されたゲート構造体と、前記第2不純物領域と連結された下部電極と、前記下部電極上に形成されたGST相変化膜と、前記GST相変化膜上に形成された上部電極と、を備え、前記GST相変化膜は、ゲルマニウム前駆体、アンチモン前駆体、および前記テルル前駆体を用いて形成された相変化メモリ素子である。
【0016】
本発明によるTe前駆体を用いることによって、各種素子に適した均一な厚さを有するテルル含有薄膜が、低温蒸着により得られる。特に、前記Te前駆体を用いて得られたGST薄膜は、14族元素および15族元素のいずれか一方または両方がドープされていて、それゆえ、結晶構造の変化のために印加するリセット電流が低減できる。したがって、高性能の相変化メモリ素子を具現することができる。
【発明の効果】
【0017】
本発明によれば、リセット/セットプログラミングのために必要とされる電流値が低い、相変化層が形成されうる手段が提供されうる。
【発明を実施するための最良の形態】
【0018】
以下、図面を参照して本発明を更に詳細に説明する。
【0019】
本発明によるテルル前駆体は、Teの他に、Si、Snなどの14族元素、およびN、Pなどの15族元素のいずれか一方または両方を含有する。望ましくは、前記テルル前駆体は、Teの他に、窒素原子(N)およびシリコン原子(Si)のいずれか一方または両方を含有する。特に望ましくは、前記Te前駆体はテルルの他にN原子およびSi原子を両方とも含有する。本発明において、Te前駆体と関連した“低温蒸着用”という用語は、本発明によるTe前駆体が、従来のTe前駆体、例えば、N原子およびSi原子をいずれも含有していないTe前駆体に比べて、所望の厚さを有する薄膜形成のための、蒸着工程時の蒸着温度が相対的に低いということを表すために導入した用語である。“低温”とは、例えば、約350℃以下の温度を意味し、以下、さらに詳細に説明する。
【0020】
より具体的に、本発明によるTe前駆体は、下記化学式1で表されうる。
【0021】
【化1】

【0022】
前記化学式1中、Q、Q、Q、およびQは、互いに独立して水素原子、直鎖状または分枝状の炭素数1〜30のアルキル基、またはSiRであり、この際、R、R、およびRは、互いに独立して、水素原子、または直鎖状もしくは分枝状の炭素数1〜30のアルキル基であり、前記Q、Q、Q、およびQのうち少なくとも一つは、SiRである。
【0023】
前記化学式1で表されるTe前駆体は、N原子およびSi原子を含有する。そのため、テルル前駆体を用いてTe含有薄膜を形成する場合、N原子およびSi原子のドーピングのために、別途の窒素源またはシリコン源を必要としない。また、前記化学式1表されるTe前駆体を用いれば、低温、望ましくは、350℃以下、さらに望ましくは、200℃〜350℃の低い蒸着温度で、各種半導体素子への使用に適した性能(例えば、耐久性、電気的特性など)を有するTe含有カルコゲナイド薄膜、例えばGST薄膜が形成されうる。
【0024】
前記化学式1中、Q、Q、Q、およびQのうち少なくとも一つは、本発明によるTe前駆体がSiを含有するように、SiRにすることが望ましい。
【0025】
より望ましくは、R〜Rが互いに独立して、水素原子、メチル基、エチル基、イソプロピル基、ブチル基、ペンチル基、またはヘキシル基でありうるが、これに限定されるものではない。
【0026】
本発明の一実施形態によれば、テルル前駆体は下記化学式2で表される構造を有しうる。
【0027】
【化2】

【0028】
前記低温蒸着用のTe前駆体を調製する方法は、特に限定されず、公知のあらゆる方法を利用できる。この中で、本発明によるTe前駆体の調製方法の一実施形態を説明すれば、次の通りである。
【0029】
まず、N−Si結合を有するアミノシラン系化合物を、アルカリ金属含有物質と反応させて、少なくとも1つのアルカリ金属に置換されたアミノシラン系化合物を調製する。前記アミノシラン系化合物は、例えば、ヘキサメチルジシラザン、ヘプタメチルジシラザンなどがあるが、これらに限定されるものではない。一方、前記アルカリ金属含有物質としては、n−ブチルリチウム(n−BuLi)などが使用できるが、これらに限定されるものではない。前記アミノシラン系化合物とアルカリ金属含有物質との反応は、例えばヘキサンなどの有機溶媒中で行われうる。
【0030】
その後、少なくとも1つのアルカリ金属に置換されたアミノシラン系化合物は、ハロゲン元素に置換されたテルル含有化合物と化学量論的に反応して、Te−N結合およびN−Si結合を有する低温蒸着用のTe前駆体が得られる。ハロゲン元素に置換されたテルル含有化合物としては、例えば、二塩化テルル(TeCl)、二フッ化テルル(TeF)などを使用できるが、これに限定されるものではない。反応は、THFなどの溶媒で行われうる。これらから得た本発明の例示的な実施形態によるTe前駆体は、従来の多様な精製および分離方法によって分離され、薄膜形成のための蒸着源として使われうる。
【0031】
以上、本発明によるTe前駆体の調製方法の一実施形態を説明したが、本発明によるTe前駆体の調製方法は、これに限定されるものではなく、多様な変形例が可能である。
【0032】
本発明は、Teと、14族元素および15族元素のいずれか一方または両方とを含有した低温蒸着用のTe前駆体を用いて調製され、14族元素および15族元素のいずれか一方または両方でドープされたTe含有カルコゲナイド薄膜を提供する。望ましくは、本発明は、Teの他に、N原子およびSi原子のいずれか一方または両方を含有した低温蒸着用のTe前駆体を用いて調製され、N原子およびSi原子のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜を提供する。本発明によるカルコゲナイド薄膜は、Teを含有したカルコゲナイド薄膜でありうる。前記カルコゲナイド薄膜としては、例えば、As−Se−Te薄膜、As−Tl−Te薄膜、Tl−Se−As−Te薄膜、As−Ge−Te薄膜、Ge−Sb−Te薄膜などが例として挙げられる。
【0033】
他の実施形態において、前記カルコゲナイド薄膜は、As−Sb−Te薄膜、Sn−Sb−Te薄膜、Sn−In−Sb−Te薄膜、As−Ge−Sb−Te薄膜などのカルコゲナイド薄膜を含みうる。また、前記カルコゲナイド薄膜は、Ta−Sb−Te薄膜、Nb−Sb−Te薄膜、V−Sb−Te薄膜などの5族元素−アンチモン−テルル薄膜を含みうる。また、前記カルコゲナイド薄膜は、W−Sb−Te薄膜、Mo−Sb−Te薄膜、Cr−Sb−Te薄膜などの6族元素−アンチモン−テルル薄膜を含みうる。これらのうち、Ge−Sb−Te薄膜が望ましい。
【0034】
前記カルコゲナイド薄膜は、相変化カルコゲナイド3元合金により主に形成されると記載しているが、相変化カルコゲナイド2元合金または相変化カルコゲナイド4元合金から選択されうる。相変化カルコゲナイド2元合金の例としては、Ga−Sb合金、In−Sb合金、In−Se合金、Sb−Te合金、またはGe−Te合金のうちの1つ以上を含む。相変化カルコゲナイド4元合金の例としては、Ag−In−Sb−Te合金、Ge−Sn−Sb−Te合金、Ge−Sb−Se−Te合金、またはTe81−Ge15−Sb−S合金のうちの1つ以上を含みうる。
【0035】
本発明による他の実施形態において、前記カルコゲナイド薄膜は、上述のような複数の抵抗値を有する遷移金属酸化物から形成されうる。例えば、前記カルコゲナイド薄膜は、NiO、TiO、HfO、Nb、ZnO、WO、CoO、およびPCMO(PrCa1−xMnO)からなる群より選択される少なくとも1つの物質から形成されうる。前記カルコゲナイド薄膜は、S、Se、As、Sb、Ge、Sn、In、およびAgからなる群より選択される1つ以上の元素を含みうる。
【0036】
これらの中で、本発明は、ゲルマニウム(Ge)前駆体、アンチモン(Sb)前駆体、および前記Te前駆体を用いて調製され、14族元素および15族元素の少なくとも一方または両方がドープされた、望ましくは、N原子およびSi原子の少なくとも一方または両方がドープされたGe−Sb−Te(GST)物質より形成される薄膜を提供する。
【0037】
前記低温蒸着用のTe前駆体についての説明は、前述した通りである。
【0038】
前記Ge前駆体およびSb前駆体は、本発明による低温蒸着用のTe前駆体と共に用いられうるいかなる物質も、特別に制限されず、公知のGe前駆体およびSb前駆体から任意に選択されうる。このようなGe前駆体の例としては、Ge(CHまたはGe[N(CHなどが挙げられるが、これらに限定されるものではない。前記Sb前駆体の例としては、Sb(CHまたはSb[N(CHなどが挙げられるが、これらに限定されるものではない。14族元素および15族元素の少なくとも一方または両方、望ましくはN原子およびSi原子の少なくとも一方または両方がドープされたGST薄膜中の、Ge、SbおよびTeの組成比は変わりうる。この中で、本発明による14族元素および15族元素のいずれか一方または両方でドープされたGST薄膜は、例えば、14族元素および15族元素の少なくとも一方、望ましくはN原子およびSi原子のいずれか一方または両方がドープされたGeSbTe物質から形成されうる。
【0039】
前記14族元素および15族元素のいずれか一方または両方がドープされたGST薄膜は、小さなリセット電流を用いて結晶状態から非晶質状態に相変化されうる。さらに、薄膜は増加したセット抵抗値を有しうる。図3は、相変化膜を含む物質によるリセット電流(mA)値およびセット抵抗値を示すグラフである。リセット電流およびセット抵抗値を測定するために、上部電極および下部電極としてTiNが用いられ、その間に相変化膜としてGST(GeSbTe)膜、N原子がドープされたGST膜、およびSi原子がドープされたGST膜は、両方の電極の間にそれぞれ用いられPRAMを形成させた。相変化膜状態が結晶状態から非晶質状態に相変化しうる場合の電流値、すなわちリセット電流値およびセット抵抗値を測定した。
【0040】
図3を参照すれば、不純物がドープされていない状態のGSTの場合、リセット電流値が3mAよりも高く、セット抵抗値は、約0.8KΩ程度で低い。N原子がドープされたGSTの場合、1.5mAのリセット電流が必要とされ、セット抵抗値は、約1.5KΩである。さらに、Si原子がドープされたGSTを相変化膜として形成させた場合には、低い値、すなわち約0.7mAのリセット電流が必要とされ、セット抵抗値は高い値、すなわち6.2KΩである。結果的に、N原子またはSi原子がドープされた場合、GST相変化膜の相変化特性は、そのまま維持された状態でリセット電流値が減少するか、またはセット抵抗値が増加する。これは、GST相変化膜に不純物として含まれるSi原子およびN原子の少なくとも一方または両方が、低い温度で結晶状態から非晶質状態への相変化を容易にすると考えられる。
【0041】
本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の調製方法は、350℃以下の蒸着温度で、前記Te前駆体を蒸着させる段階を含む。前記Te含有カルコゲナイド薄膜は、公知の多様なカルコゲナイド薄膜であり、これらの中でも、約350℃以下の蒸着温度でGe前駆体、Sb前駆体、およびTe前駆体を用いて調製されたGe−Sb−Te(GST)薄膜でありうる。前記Ge前駆体、Sb前駆体、およびTe前駆体についての説明は、上述の通りである。
【0042】
本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法によれば、従来のTe前駆体を用いた製造方法に用いられる蒸着温度より、蒸着温度は低い。さらに具体的には、本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法の蒸着温度は、約350℃以下でありうる。蒸着温度の下限値は、形成しようとする薄膜の厚さ、およびTeと(Ge+Sb)との陽イオンの比率によって変わりうる。例えば、約330Åの厚さのN原子およびSi原子のいずれか一方または両方がドープされたGST薄膜が形成される場合、蒸着温度の下限値は、約200℃でありうる。本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法の一実施形態において、蒸着温度は、望ましくは約350℃以下、より望ましくは200℃〜350℃、さらに望ましくは250℃でありうる。
【0043】
このような蒸着温度は、従来のTe前駆体を用いた蒸着工程における蒸着温度とは明確に区別される。従来のTe前駆体を用いてTe含有カルコゲナイド薄膜が形成される場合、各種素子に適した所望の厚さを有する薄膜調製のために、約500℃を超える蒸着温度が必要であると知られている。しかし、約350℃以上の高温に曝されたTe前駆体の成分、例えばテルルは揮発しうる。これは、所望のTe陽イオン比を有するカルコゲナイド薄膜の形成を困難にする。
【0044】
しかし、本発明に係る低温蒸着用のTe前駆体は、低温で、例えば、約350℃以下の温度で蒸着された場合、各種素子に適した均一な厚さを有するTe含有カルコゲナイド薄膜が形成されうる。特に、Te前駆体がGe前駆体およびSb前駆体と共に蒸着された場合、各種素子に適した均一な厚さを有するGST薄膜が形成されうる。この時、テルル成分はほとんど揮発しないので、所望のTeと(Ge+Sb)との陽イオン比を有する薄膜が、原材料の損失なしに効果的に形成されうる。また、蒸着源として14族元素および15族元素を含む低温蒸着用のTe前駆体が使用されれば、14族元素および15族元素がドープされたTe含有カルコゲナイド薄膜を得るために、別々に14族元素および15族元素をドープする必要がない。
【0045】
本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の調製方法は、蒸着法として、例えば化学気相成長法(Chemical Vapor Deposition:CVD)または原子層成長法(Atomic Layer Deposition:ALD)を用いることができるが、これらに限定されるものではない。前記CVDおよびALDは、公知の技術である。望ましくは、プラズマ化学気相成長法(Plasma Enhanced Chemical Vapor Deposition:PECVD)またはプラズマ原子層成長法(Plasma Enhanced Atomic Layer Depositon:PEALD)が用いられうる。PECVDまたはPEALDは、例えば、HおよびNHのいずれか一方または両方のプラズマ源を用いることができる。CVDまたはALDの例は、例えば大韓民国特許公開第2003−0079181号明細書、第2001−0033532号明細書、および第2002−0084616号明細書などに見られ、これらの特許文献は参照として本明細書に組み込まれる。
【0046】
本発明による低温蒸着用のTe前駆体を用いて形成された14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜は、相変化膜としての特性を有しうる。このような特性を用いて、薄膜は、例えば、相変化メモリ素子の相変化膜として利用されうる。以下、低温蒸着用のTe前駆体を用いて形成された相変化膜を備えた相変化メモリ素子およびその製造方法について詳細に説明する。
【0047】
図4は、本発明の一実施形態により調製された相変化メモリ素子の断面図である。
【0048】
図4を参照すれば、n型またはp型でドープされた半導体基板20には、半導体基板20と逆の極性を有するように、第1不純物領域21aおよび第2不純物領域21bが形成されている。第1不純物領域21aと第2不純物領域21bとの間の半導体基板20の領域はチャンネル領域と称され、チャンネル領域の上部には、ゲート絶縁層22およびゲート電極層23が形成されている。
【0049】
第1不純物領域21a、ゲート電極層23、および第2不純物領域21b上には、絶縁層25が形成されており、絶縁層25内には、第2不純物領域21bを露出させるコンタクトホールが形成されている。コンタクトホールには導電性プラグ24が形成されており、その上部には下部電極26、相変化膜27、および上部電極28が順次に形成されている。本発明による相変化メモリ素子は、相変化膜27が前記のような14族元素および15族元素のいずれか一方または両方を含むGST薄膜でありうる。例えば、GST物質は、GeSbTeでありうる。
【0050】
相変化膜27の下部のトランジスタ構造体は、従来のトランジスタ製造工程によって形成されうる。図4の構造で、下部電極26および導電性プラグ24は一体的に形成されうる。例えば、導電性プラグ24が直接下部電極26の機能を果たすように、導電性プラグ24の上部に相変化膜27が形成され、電流が相変化膜27に直接印加されて、ジュール熱の発生を引き起こす。本実施形態の場合、導電性プラグ24は、加熱プラグとして用いられる。
【0051】
本発明による相変化メモリ素子の製造工程を説明すれば、次の通りである。まず、半導体基板20上にゲート絶縁層22およびゲート電極層23を形成する物質を順次に塗布する。ゲート絶縁層22およびゲート電極層23を形成する物質の両側は除去されて、ゲート絶縁層22およびゲート電極層23が完成する。露出されたゲート絶縁層22およびゲート電極層23の両側の上の半導体基板20の表面に、不純物がドープされて、第1不純物領域21aおよび第2不純物領域21bを形成させる。その後、第1不純物領域21a、ゲート電極層23、および第2不純物領域21b上に絶縁層25が形成される。第2不純物領域21aが露出されるように絶縁層25にコンタクトホールを形成し、コンタクトホール内に導電性物質を充填させて導電性プラグ24を形成させる。
【0052】
任意で、導電性プラグ24上に導電性物質である貴金属物質、またはTiNなどの金属窒化物を塗布して下部電極26を形成させる。従来、導電性プラグ24または下部電極26上に相変化膜27を形成させるためにはスパッタ法が用いられた。
【0053】
しかし、本発明では、テルルの他に14族元素および15族元素のいずれか一方または両方を含む低温蒸着用のTe前駆体を、Ge前駆体およびSb前駆体と共に反応チャンバ内の基板上で反応させることによって、N原子およびSi原子のいずれか一方または両方を含むGST相変化膜が形成されうる。蒸着温度は、例えば、望ましくは350℃以下、より望ましくは、200℃〜350℃でありうる。相変化膜27の上に下部電極26のような導電性物質を塗布して、上部電極28を形成させることによって、本発明による相変化メモリ素子が完成する。
【実施例】
【0054】
以下、実施例によって本発明をさらに詳細に説明するが、本発明はこれら実施例に限定されるものではない。
【0055】
(実施例)
【0056】
【化3】

【0057】
前記反応式1に示すように、ヘキサン1000mL中、0.1molのヘキサメチルジシラザン溶液とn−BuLi 0.2molとを常圧、−78℃で混合した後、4時間にかけて常温まで反応させ、前記化学式2'の化合物を得た。
【0058】
【化4】

【0059】
前記反応式2に示すように、前記化学式2'の化合物0.5molと、TeCl0.5molを1000mLのTHF中で混合した後、150℃で8時間加熱した。加熱後、反応混合物を常温、真空下で蒸発させ、合成されたTe前駆体を0.1torr(0.0133kPa)、60℃で分別蒸留して、前記化学式2、すなわち、
Te[NH(Si(CH]を24g得た。その後、H−NMR分析および13C−NMR分析(あらゆる分析は、Cを用い25℃で行った。)を行い、その結果をそれぞれ図5Aおよび5Bに示した。図5Aおよび5Bから、化学式2の化合物のTe−N結合およびN−Si結合を確認することができる。前記化学式2の化合物をTe前駆体1と称する。
【0060】
(評価例1−Te前駆体1の低い蒸着温度でのパターニング性能評価)
Te前駆体1を用いて、ALDプロセスによるパターニング形成性能を評価し、その結果を図6に示した。前記Te前駆体1が蒸着されて膜が形成される基板としては、深さ18000Åおよび幅960Åの複数の凹部を備えたシリコン基板を準備し、詳細な蒸着条件は、下記表1の通りであった。
【0061】
【表1】

【0062】
図6において、白いラインに沿うパターンを有する凹部の全体に、Te前駆体1の蒸着生成物が均一に充填されていることが分かる。この結果から、本発明によるTe前駆体1は、優れたパターニング性能を有することが分かる。
【0063】
(評価例2−GST物質から形成される膜の形成および抵抗の評価)
Ge前駆体としてGe[N(CH、Sb前駆体としてSb[N(Si(CH、およびTe前駆体として前記Te前駆体1を用いて、ALDプロセスにより、N原子およびSi原子がドープされたGeSbTe膜を形成した。前記ALD工程の詳細な条件は、前記表1に記載されたものと同様であった。また、Te/(Ge+Sb)陽イオン比がそれぞれ、約1.1、1.25、1.45になるように調節した。これらから得られたN原子およびSi原子がドープされたGST薄膜の抵抗を測定して、その結果を図7に示した。図7によれば、Te/(Ge+Sb)陽イオン比が増加するほど、すなわち、温度が上昇するほど、N原子およびSi原子がドープされたGST薄膜の抵抗が減少することが確認できる。
【0064】
本発明が、前記の説明で具体的に記載されているが、特許請求の範囲に定義された本発明の技術的思想および範囲を逸脱することなく、形態や詳細における様々な変化がなされうるということが、当業者によって理解されるであろう。
【産業上の利用可能性】
【0065】
本発明は、相変化メモリ素子の関連技術分野に好適に用いられる。
【図面の簡単な説明】
【0066】
【図1】従来の技術によるPRAMの一般的な形態を概略的に示す断面図である。
【図2】GeSbTeから形成される相変化膜を備えたメモリ素子のリセット/セットプログラミングのための加熱温度を示すグラフである。
【図3】相変化膜を構成する物質に対するリセット電流(mA)値およびセット抵抗値(KΩ)を示すグラフである。
【図4】本発明によるN原子およびSi原子がドープされたGST薄膜を備えた相変化メモリ素子の一実施形態を概略的に示す断面図である。
【図5A】本発明の一実施形態によるTe前駆体のH−NMR分析結果を示す図である。
【図5B】本発明にの一実施形態によるTe前駆体の13C−NMR分析結果を示す図である。
【図6】250℃の温度で本発明によるTe前駆体を蒸着させて得られたパターンのSEM写真である。
【図7】Ge前駆体、Sb前駆体、および本発明の一実施形態によるTe前駆体を蒸着させて得られた、N原子およびSi原子がドープされたGST薄膜の抵抗と、Te/(Ge+Sb)の陽イオン比率との関係を示すグラフである。
【符号の説明】
【0067】
10、20 半導体基板、
11a、21a 第1不純物領域、
11b、21b 第2不純物領域、
12、22 ゲート絶縁層、
13、23 ゲート電極層、
14、24 導電性プラグ、
15、25 絶縁層、
16、26 下部電極、
17、27 相変化膜、
18、28 上部電極。

【特許請求の範囲】
【請求項1】
テルル(Te)と、
14族元素および15族元素のいずれか一方または両方と、
を含むことを特徴とする、テルル前駆体。
【請求項2】
テルルと、
N原子およびシリコン原子のいずれか一方または両方と、
を含むことを特徴とする、請求項1に記載のテルル前駆体。
【請求項3】
下記化学式1で表される構造を有することを特徴とする、請求項1または2に記載のテルル前駆体:
【化1】

前記化学式1中、Q、Q、Q、およびQは、互いに独立して、水素原子、直鎖状もしくは分枝状の炭素数1〜30のアルキル基、またはSiRであり、この際、R、R、およびRは、互いに独立して、水素原子、直鎖状もしくは分枝状の炭素数1〜30のアルキル基であり、前記Q、Q、Q、およびQのうち少なくとも一つは、SiRである。
【請求項4】
前記R〜Rが互いに独立して、水素原子、メチル基、エチル基、イソプロピル基、ブチル基、ペンチル基、またはヘキシル基であることを特徴とする、請求項3に記載のテルル前駆体。
【請求項5】
下記化学式2で表される構造を有することを特徴とする、請求項4に記載のテルル前駆体。
【化2】

【請求項6】
請求項1〜5のいずれか1項に記載のテルル前駆体を用いて調製された、14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜。
【請求項7】
前記Te含有カルコゲナイド薄膜が、Ge−Sb−Te薄膜であることを特徴とする、請求項6に記載のTe含有カルコゲナイド薄膜。
【請求項8】
前記Ge−Sb−Te薄膜がGe−Sb−Te薄膜であることを特徴とする、請求項6または7に記載のTe含有カルコゲナイド薄膜。
【請求項9】
前記テルル前駆体が下記化学式1で表される構造を有することを特徴とする、請求項6または7に記載のTe含有カルコゲナイド薄膜:
【化3】

前記化学式1中、Q、Q、Q、およびQは、互いに独立して、水素原子、直鎖状もしくは分枝状の炭素数1〜30のアルキル基、またはSiRであり、この際、R、R、およびRは、互いに独立して、水素または線形または分枝型のC1−30アルキル基であり、前記Q、Q、Q、およびQのうち少なくとも一つは、SiRである。
【請求項10】
前記テルル前駆体が下記化学式2で表される構造を有することを特徴とする、請求項6〜7、および請求項9に記載のTe含有カルコゲナイド薄膜。
【化4】

【請求項11】
350℃以下の蒸着温度で、請求項1〜5のいずれか1項に記載のテルル前駆体を蒸着させる段階を含むことを特徴とする、窒素原子およびシリコン原子のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法。
【請求項12】
前記Te含有カルコゲナイド薄膜が、350℃以下の蒸着温度で、ゲルマニウム前駆体、アンチモン前駆体、および前記テルル前駆体を用いて製造されたGe−Sb−Te薄膜であることを特徴とする、請求項11に記載の製造方法。
【請求項13】
前記蒸着温度が200℃〜350℃であることを特徴とする、請求項11または12に記載の製造方法。
【請求項14】
前記テルル前駆体を化学気相成長法または原子層成長法を用いて蒸着させることを特徴とする、請求項11〜13のいずれか1項に記載の製造方法。
【請求項15】
前記テルル前駆体をプラズマ化学気相成長法またはプラズマ原子層成長法を用いて蒸着させることを特徴とする、請求項11〜13のいずれか1項に記載の製造方法。
【請求項16】
半導体基板と、
前記半導体基板に形成された第1不純物領域および第2不純物領域と、
前記第1不純物領域と第2不純物領域との間のチャンネル領域上に形成されたゲート構造体と、
前記第2不純物領域と連結された下部電極と、
前記下部電極上に形成されたGST相変化膜と、
前記GST相変化膜上に形成された上部電極と、
を備え、
前記GST相変化膜は、ゲルマニウム前駆体、アンチモン前駆体、および請求項1〜5のいずれか1項に記載のテルル前駆体を用いて形成されたことを特徴とする、相変化メモリ素子。
【請求項17】
前記GST相変化膜がGe−Sb−Te薄膜から形成されることを特徴とする、請求項16に記載の相変化メモリ素子。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5A】
image rotate

【図5B】
image rotate

【図6】
image rotate

【図7】
image rotate


【公開番号】特開2006−225390(P2006−225390A)
【公開日】平成18年8月31日(2006.8.31)
【国際特許分類】
【出願番号】特願2006−37165(P2006−37165)
【出願日】平成18年2月14日(2006.2.14)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】