ディジタル信号の同期演算処理方法及び同期演算処理プログラム
【課題】
ディジタル信号の同期演算処理において、アナログ入力信号周波数とサンプリング周波数の比である同期周期が整数でない場合であっても、与えられたサンプル周波数を変えることなく、誤差の少ないディジタル信号の同期演算処理方法及び同期演算処理プログラムを提供することである。
【解決手段】
ディジタル信号の同期演算処理に関して、アナログ入力信号周波数とサンプリング周波数との比、すなわち、同期周期を整数部と小数部に分け、前記整数部と小数部の数値を直接重みとしてサンプリング周期だけ離れたサンプル値に対する同期演算処理に用いる。ディジタル信号同期演算処理プログラムは、計算機上で、サンプリング周期ごとに連続して前記ディジタル信号同期演算処理を行う。
ディジタル信号の同期演算処理において、アナログ入力信号周波数とサンプリング周波数の比である同期周期が整数でない場合であっても、与えられたサンプル周波数を変えることなく、誤差の少ないディジタル信号の同期演算処理方法及び同期演算処理プログラムを提供することである。
【解決手段】
ディジタル信号の同期演算処理に関して、アナログ入力信号周波数とサンプリング周波数との比、すなわち、同期周期を整数部と小数部に分け、前記整数部と小数部の数値を直接重みとしてサンプリング周期だけ離れたサンプル値に対する同期演算処理に用いる。ディジタル信号同期演算処理プログラムは、計算機上で、サンプリング周期ごとに連続して前記ディジタル信号同期演算処理を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号成分の抽出あるいは除去を行うディジタル信号処理とディジタル信号処理プログラムに関する。
【背景技術】
【０００２】
ディジタル信号処理の分野において、信号成分に同期した演算処理が望まれている。
【０００３】
例えば、従来の同期加算処理では、同期信号である、インパルス信号に対応して、インパルス応答を発生させ、信号のＳＮ比を増加させるために、前記インパルス応答を必要な回数だけ加算する処理が行われる（例えば、非特許文献１から３を参照）。
【０００４】
前記同期加算法を利用したものとして、心電図、心磁図を同期検出するために使用し、その具体的装置に関する技術がある（特許文献１）。
【０００５】
また、同期減算法に関して、装置の信号処理として、同一の刺激を２回ずつ繰り返して加えて、続けた２回の刺激で同期減算して随意筋電のみを抽出するもので、考えは上記同期加算処理と同様な技術がある（特許文献２）。なお、同期減算処理については二つのサンプル値間の補間値を求める処理と等価である。
【０００６】
前記同期演算処理では、いずれも同期演算処理をしたいアナログ信号周波数ｆｐとサンプリング周波数ｆｓの比（数１）が問題になる。
【０００７】
【数１】
【０００８】
前記の同期演算処理は、いずれもディジタル信号処理の同期周期Ｎｐが整数であるとみなした処理であり、同期周期Ｎｐが整数でない場合には同期演算処理に誤差を生ずる。
【０００９】
前記の同期周期Ｎｐが大きい場合、すなわちサンプリング周波数が相対的に十分大きい場合には、同期周期Ｎｐの小数点以下を四捨五入で丸める影響は同期演算処理に対して小さいと見なせる場合がある。
【００１０】
一方、前記同期周期Ｎｐが小さい場合、すなわちサンプリング周波数が相対的に十分大きくない場合には、同期周期Ｎｐの小数点以下を四捨五入で丸める整数化の影響は同期演算処理に対して無視できなくなる。すなわち、同期周期Ｎｐを整数化することにより同期演算処理に誤差を生じる。
【００１１】
前記ディジタル信号の同期演算処理に誤差が生じる場合、従来技術では、サンプル値間を補間して見かけ上のサンプリング周波数を大きな値にして対処することが行われている。
【００１２】
しかし、前記信号サンプリングに関する補間処理は複雑な計算を伴うので、高い周波数に対して実時間で処理することや、計算能力が低い装置では処理することが困難であるという課題がある。
【００１３】
したがって、前記信号サンプリングに関する補間処理を用いずに、与えられたサンプル条件のみを使用して、ディジタル信号への同期演算処理の精度を高める技術が望まれている。
【非特許文献１】宮川洋他著、「ディジタル信号処理」、電子情報通信学会偏、１９７５
【非特許文献２】小澤慎治著、「ディジタル信号処理」、実教出版、１９７９
【非特許文献３】島村徹也、黒岩世進伸、“ピッチ同期加算処理を用いた雑音低減に基づくＬＰＣ分析、”信学論、Ｖｏｌ．Ｊ８７−Ａ、ｐｐ．４５８−４６９、２００４
【特許文献１】特公平７−６７４４０号公報
【特許文献２】特開２００４−２５５１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ディジタル信号の同期演算処理において、処理の対象とするアナログ信号周波数ｆｐとサンプリング周波数ｆｓの比、すなわち同期周期（前記数１）が整数でない場合であっても、与えられたサンプリング周波数を変えることなく、誤差の少ないディジタル信号の同期演算処理方法及び同期演算処理プログラムを提供することである。
【課題を解決するための手段】
【００１５】
本発明に係るディジタル信号の同期演算処理は、対象とするアナログ信号周波数とサンプリング周波数との比が整数にならないときであっても、サンプリング周波数を変えることなく、同期周期を（数２）に示すように整数部と小数部に分け、前記整数部と小数部の数値を重みとして用いて、直接サンプリング周期だけ離れたサンプル値に対する同期演算処理を行うことを特徴とする。
【００１６】
【数２】
【００１７】
同期加算処理あるいは同期減算処理の場合には、任意の時刻にサンプリングされた二つのサンプル値ｘ（Ｎ）とｘ（Ｎ＋１）を小数部の数値Ｆにより適切な重みを付けて利用して、同期周期Ｎｐに関するサンプル値ｘ（Ｎｐ）を求め、前記二つのディジタル信号に対し同期加算あるいは同期減算処理を行うことが特徴である。
【００１８】
また、累積加算処理あるいは累積減算処理の場合は、任意の時刻にサンプリングされたＮまたはＮ＋１だけ離れた２点間の対応するサンプル値を１周期にわたり同期加算あるいは同期減算する。その際、対応するサンプル値を小数部の数値Ｆにより調整し、平均としてＮｐ離れた２点間の累積同期加算あるいは累積同期減算を行うことが特徴である。
【００１９】
特に、累積同期加算については、補間値を求める処理では精度に限界がある。同期周期に相当する２点間を１周期にわたって同期加算し、平均的に同期周期が理論値の値にすることが特徴である。
【００２０】
ディジタル信号同期演算処理プログラムは、計算機上で、サンプリング周期ごとに連続して前記ディジタル信号同期演算処理を行うことを特徴としている。
【発明の効果】
【００２１】
本発明により、与えられたサンプリング周波数のみを利用して、同期周期、すなわち（数１）、が非整数であることによる同期演算処理の精度に対する誤差を小さくすることができる。
【発明を実施するための最良の形態】
【００２２】
本発明を実施するための同期演算処理システムのブロック図を図１に示す。前記同期演算処理システムは、図２に示される計算機上で外部記憶装置に格納されたディジタル信号同期演算処理プログラムである。ただし、同期演算処理プログラムが動作する計算機であれば、図２の構成に限定されない。
【００２３】
図１と図２を関連付けて説明する。同期演算処理プログラムは、予め外部記憶装置８に格納されている。動作時には計算機システムバス５を通じてメモリ７に読み込まれて計算機のインターフェイス６と演算装置９を活用して、本発明に係る同期演算処理を行う。
【００２４】
入力部１は、時刻ｔにおける周波数ｆｐのアナログ信号ｘ（ｔ）を、インターフェイスを通じて外部記憶装置８やメモリ７の一部に一時蓄えたりして、前記同期演算処理プログラムの入力信号として使用する。また、演算処理の対象となるアナログ信号は、入力として予め外部記憶装置８に格納されていてもよい。
【００２５】
サンプリング処理部２では、前記アナログ入力信号ｘ（ｔ）は、サンプリング周波数はｆｓで、ディジタル信号ｘ（ｎ）にサンプリングされる。サンプリング後の信号ｘ（ｎ）は，外部記憶装置８の一部やメモリ７の一部に一時期的に格納される。
【００２６】
同期処理部３は、前記サンプリングされたディジタル信号ｘ（ｎ）に対して、計算機の演算装置９とメモリ７や外部記憶装置８を活用して、対象とするアナログ信号周波数とサンプリング周波数との比である同期周期が整数にならないときであっても、サンプリング処理部２でのサンプリング周波数を変えてサンプリング処理を再実施することなく、サンプリング周波数１周期だけ離れた２点のサンプル値を整数部と小数部に分け、前記整数部と小数部の数値を直接重みとして用いることを特徴とする同期演算処理を行う。
【００２７】
同期加算あるいは同期減算の場合、小数部の数値を何桁で表現するかで精度がほぼ決まる。例えば、小数以下を２桁とした場合、ｘ（Ｎｐ）は、以下で決定される。
【００２８】
【数３】
【００２９】
この処理は、２点ｘ（Ｎ）とｘ（Ｎ＋１）の補間値を求めることに相当する。また、累積同期加算あるいは累積同期減算の場合は、１周期離れた２点間のサンプル値ｘ（ｎ）とｘ（ｎ＋Ｎ）を１周期分お互いに対応するサンプル値を（１００−Ｆ）周期分にわたり加減算し、Ｆ周期分は、対応する２点のサンプル値をｘ（ｎ）とｘ（ｎ＋Ｎ＋１）として加減算する。なお、（１００−Ｆ）とＦが可能な場合は約分し、上記の同期演算処理もできるだけ平均化されるように行い、平均として１周期がＮｐになるようにする。例えば、約分した結果が９／２になった場合は、４周期と１周期、５周期と１周期というような処理を行う。
【００３０】
前記同期演算処理後の結果ｙ（ｎ）は、出力部４により外部記憶装置８に格納される。格納されるデータの形式は、単純に、あるｎの値に対するｙ（ｎ）の値を記述すればよい。
【実施例１】
【００３１】
第１の実施例として、図３にシステム関数が（数４）で示されるノッチ型くし形フィルタ１０の同期減算処理を示す。
【００３２】
【数４】
【００３３】
ｆｐが１００Ｈｚ、ｆｓが１０２５Ｈｚであったとすると、Ｎｐは１０．２５となり、（数１）により、Ｎは１０であり、Ｆは２５となる。まず、このとき同期減算処理を次の二式（数５）及び（数６）と（数７）すなわち（数８）および（数９）で実現した場合の特性を比較する。
【００３４】
【数５】
【００３５】
【数６】
【００３６】
【数７】
【００３７】
【数８】
【００３８】
【数９】
【００３９】
（数５）は、Ｎｐ＝１０．２５を整数化したＮ＝１０、すなわちＮｐ＝１０を使用して、ｘ（Ｎｐ）の値を近似して、ノッチ型くし形フィルタ（数６）を実現している。
【００４０】
図５に本発明の実施例に係る同期演算処理プログラムに関するアルゴリズムのフローを示す。図５におけるフローでは、まず演算回数（Ｓ１）を設定する。変数ｎは、サンプル時点に関する離散時間の変数であり、演算回数Ｍは、アナログ入力信号を処理するために十分な値にする必要がある。同期周期の計算（Ｓ２）後、前記同期周期の整数部Ｎと小数部Ｆを求める（Ｓ３）。図５におけるフローでは、同時に同期減算処理（Ｓ４）乃至（Ｓ６）と累積同期加算処理（Ｓ７）乃至（Ｓ９）を行うものであるが、二つの処理（Ｓ４）乃至（Ｓ６）または（Ｓ７）乃至（Ｓ９）を単独で行うフローであってもよい。また、以下の実施例の演算精度は小数点以下２桁とするが、これに限らず小数点以下３桁以上であっても単純に拡張が可能である。
【００４１】
一方、（数８）では、図５に示される演算（Ｓ２）の結果（Ｓ３）において、整数部Ｎ＝１０の数値だけでなく、小数部の数値Ｆ＝２５を考慮する。図５（Ｓ５）では、ｘ（ｎ−１０）の重みは３／４、ｘ（ｎ−１１）の重みは１／４となり、ｘ（Ｎｐ）の値を求めてノッチ型くし形フィルタ（数９）を実現する。
【００４２】
図６に入力信号ｘ（ｎ）＝ｓｉｎ｛２π×（１００／１０２５）ｎ｝（図６中実線）と前記（数６）と（数９）で示されるシステム関数を持つ、それぞれのくし形フィルタの出力信号を示す。前者のフィルタ出力は点線で、後者のフィルタ出力は破線で示されている。理想的にはノッチ型フィルタは、完全に同期して減算処理を行った場合、その出力はゼロになる。本発明に係る（数９）を利用するくし形フィルタ（図６中破線）が、よりゼロ出力に近い誤差の少ない値を得られている。
【実施例２】
【００４３】
次に、第２の実施例として、図４にシステム関数が（数１０）で示される共振型くし形フィルタ１２の累積同期加算処理を示す。
【００４４】
【数１０】
【００４５】
累積同期加算処理として、前記実施例１と同様の条件、すなわちＮｐ＝１０．２５をＮ＝１０で近似する、すなわちＮｐ＝１０を用いる処理（数１１）及び（数１２）と、小数部Ｆ＝２５を用いる処理（数１３）及び（数１４）を比較する。
【００４６】
【数１１】
【００４７】
【数１２】
【００４８】
【数１３】
【００４９】
【数１４】
【００５０】
この場合、図５（Ｓ８）において、Ｎｐ＝１０に対応する処理が(１００−Ｆ)＝７５周期である。それに対し、Ｎｐ＝１１に対応する処理がＦ＝２５周期となるので、Ｎｐ＝１０の処理（数１３）を３周期分演算後、Ｎｐ＝１１の処理（数１４）を１周期分として同期加算すればよい。
【００５１】
前記同期加算処理を必要な周期だけ繰り返し計算することで累積同期加算処理の平均化を実現している。なお、（数１３）及び（数１４）では、１周期離れた対応する２点のサンプル値を１周期にわたって同期加算することが特徴である。
【００５２】
図７に入力信号ｘ（ｎ）＝ｓｉｎ｛２π×（１００／１０２５）ｎ｝を示す。前記実施例１と同様に信号周波数ｆｐは１００Ｈｚ、サンプリング周波数ｆｓは１０２５Ｈｚの周期信号である。
【００５３】
図８は、Ｎ＝１０で近似した同期周期で累積同期加算処理を行う共振型くし形フィルタの出力信号である。一方、図９は、小数部Ｆ＝２５を用いて、前記同期加算を必要な周期だけ繰り返し計算する、本発明に係る累積同期加算処理を行う共振型くし形フィルタの出力信号である。
【００５４】
以下、図８と図９を比較する。（数１１）では、同期が少しずれているため累積値ｙ（ｎ）はビートを打つ特性になる。一方、（数１３）及び（数１４）では、ｙ（ｎ）は直線的に増加していく。理想的には、周期入力信号に対する累積加算の共振型くし形フィルタの出力は、完全に同期が取れている場合、信号振幅が直線的に増加することが分かっている。したがって、本発明に係る累積同期加算処理は、ほぼ完全に同期が取れているといえる。
【実施例３】
【００５５】
また、入力信号として一楽音信号を使用した場合の同期減算処理に関する実施例を示す。図１０は、ピアノＤ６の基本周波数ｆｐ＝１１７４．６５Ｈｚとその倍音成分の入力信号である。前記入力信号をノッチ型くし形フィルタ（数４）で同期減算処理する出力信号を図１１と図１２に示す。サンプリング周波数は４４．１ｋＨｚであるので、およそ同期周期Ｎｐ＝３７．５である。さらに、同期周期の値を整数として近似するとＮ＝３８である。図１１の出力信号は、従来技術と同様に整数として近似した同期演算を行うノッチ型くし形フィルタの出力信号であり、図１２の出力信号は、本発明に係る同期周期の小数部Ｆ＝５を考慮した同期演算を行うノッチ型くし形フィルタの出力信号である。次に、得られた二つの同期方法による同期減算処理出力を比較する。
【００５６】
図１３は、二つの方法による同期減算処理に関するフィルタ出力信号のパワーを比較している。同期周期に少数部Ｆ＝５を用いる同期減算処理は、より少ないパワーであり、パワーが信号振幅の２乗に比例することを考えると、本発明に係る同期方法を利用するくし形フィルタの方が、よりゼロ出力に近い誤差の少ない信号が得られているといえる。
【実施例４】
【００５７】
最後に、入力信号として一楽音信号を使用した場合の累積同期加算処理に関する実施例を示す。図１４は、ピアノＣ８の基本周波数ｆｐ＝４１８５．９８Ｈｚとその倍音成分の入力信号である。前記入力信号に対する共振型くし形フィルタ（数１０）を用いて累積同期加算を行う。サンプリング周波数は、ｆｓ＝４４．１ｋＨｚである。したがって、同期周期は、およそＮｐ＝１０．３であり、整数として近似する同期周期Ｎ＝１０である。
【００５８】
図１５は、Ｎ＝１０で近似した同期周期で累積同期加算処理を行う共振型くし形フィルタの出力信号である。一方、図１６は、小数部Ｆ＝３を用いて、前記同期加算を必要な周期だけ繰り返し計算する、本発明に係る累積同期加算処理を行う共振型くし形フィルタの出力信号である。
【００５９】
以下、図１５と図１６を比較する。近似された同期周期を用いる同期演算では、同期が少しずれているため累積値はビートが顕著になる。一方、本発明に係る同期周期を用いる同期演算では、累積値はビートが少なく、ほぼ直線的に増加していく。理想的には、周期入力信号に対する累積加算の共振型くし形フィルタの出力は、完全に同期が取れている場合、入力信号が定常周期信号であれば、信号振幅が直線的に増加することが分かっている。したがって、本発明に係る累積同期加算処理は、ほぼ同期が取れているといえる。ただし、実施例４の入力信号（図１４）は，周期的減衰信号であり、その累積値は最終的に飽和する。そのため、図１６において、サンプル数が大きくなると次第に直線増加から外れている。
【００６０】
本発明により、サンプリング周波数を変えることなく、精度の良い同期加算および減算処理、または累積同期加算及び減算処理が行え、実音に対する特定周波数信号成分の抽出や除去に有効である。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る同期演算処理システムのブロック図である。
【図２】同期演算処理システムを実施するための計算機の概要図である。
【図３】本発明の実施例１に係る同期減算処理を行うノッチ型くし形フィルタの模式図である。
【図４】本発明の実施例２に係る累積同期加算処理を行う共振型くし形フィルタの模式図である。
【図５】本発明の実施例１と実施例２に係る同期演算処理のアルゴリズムを表すフローである。
【図６】本発明の実施例１に係る同期減算処理の入出力信号である。
【図７】本発明の実施例２に係る累積同期加算処理の入力信号である。
【図８】本発明の実施例２に係る図７の入力信号に対する同期周期を近似した累積同期加算処理の出力信号である。
【図９】本発明の実施例２に係る図７の入力信号に対する同期周期の小数部を考慮した累積同期加算処理の出力信号である。
【図１０】本発明の実施例３に係る一楽音信号に対する同期減算処理の入力信号である。
【図１１】本発明の実施例３に係る図１０の入力信号に対する同期周期を近似した同期減算処理の出力信号である。
【図１２】本発明の実施例３に係る図１０の入力信号に対する同期周期の小数部を考慮した同期減算処理の出力信号である。
【図１３】本発明の実施例３に係る一楽音信号に対する同期減算処理の二つの同期周期に対する出力信号のパワーである。
【図１４】本発明の実施例４に係る一楽音信号に対する累積同期加算処理の入力信号である。
【図１５】本発明の実施例４に係る図１４の入力信号に対する同期周期を近似した累積同期加算処理の出力信号である。
【図１６】本発明の実施例４に係る図１４の入力信号に対する同期周期の小数部を考慮した累積同期加算処理の出力信号である。
【符号の説明】
【００６２】
１ 入力部
２ サンプリング処理部
３ 同期処理部
４ 出力部
５ 計算機システムバス
６ インターフェイス
７ メモリ
８ 外部記憶装置
９ 演算装置
１０ ノッチ型くし形フィルタ
１１ 縦列構成くし形フィルタシステム
１２ 共振型くし形フィルタ
１３ 並列構成くし形フィルタシステム
【技術分野】
【０００１】
本発明は、信号成分の抽出あるいは除去を行うディジタル信号処理とディジタル信号処理プログラムに関する。
【背景技術】
【０００２】
ディジタル信号処理の分野において、信号成分に同期した演算処理が望まれている。
【０００３】
例えば、従来の同期加算処理では、同期信号である、インパルス信号に対応して、インパルス応答を発生させ、信号のＳＮ比を増加させるために、前記インパルス応答を必要な回数だけ加算する処理が行われる（例えば、非特許文献１から３を参照）。
【０００４】
前記同期加算法を利用したものとして、心電図、心磁図を同期検出するために使用し、その具体的装置に関する技術がある（特許文献１）。
【０００５】
また、同期減算法に関して、装置の信号処理として、同一の刺激を２回ずつ繰り返して加えて、続けた２回の刺激で同期減算して随意筋電のみを抽出するもので、考えは上記同期加算処理と同様な技術がある（特許文献２）。なお、同期減算処理については二つのサンプル値間の補間値を求める処理と等価である。
【０００６】
前記同期演算処理では、いずれも同期演算処理をしたいアナログ信号周波数ｆｐとサンプリング周波数ｆｓの比（数１）が問題になる。
【０００７】
【数１】
【０００８】
前記の同期演算処理は、いずれもディジタル信号処理の同期周期Ｎｐが整数であるとみなした処理であり、同期周期Ｎｐが整数でない場合には同期演算処理に誤差を生ずる。
【０００９】
前記の同期周期Ｎｐが大きい場合、すなわちサンプリング周波数が相対的に十分大きい場合には、同期周期Ｎｐの小数点以下を四捨五入で丸める影響は同期演算処理に対して小さいと見なせる場合がある。
【００１０】
一方、前記同期周期Ｎｐが小さい場合、すなわちサンプリング周波数が相対的に十分大きくない場合には、同期周期Ｎｐの小数点以下を四捨五入で丸める整数化の影響は同期演算処理に対して無視できなくなる。すなわち、同期周期Ｎｐを整数化することにより同期演算処理に誤差を生じる。
【００１１】
前記ディジタル信号の同期演算処理に誤差が生じる場合、従来技術では、サンプル値間を補間して見かけ上のサンプリング周波数を大きな値にして対処することが行われている。
【００１２】
しかし、前記信号サンプリングに関する補間処理は複雑な計算を伴うので、高い周波数に対して実時間で処理することや、計算能力が低い装置では処理することが困難であるという課題がある。
【００１３】
したがって、前記信号サンプリングに関する補間処理を用いずに、与えられたサンプル条件のみを使用して、ディジタル信号への同期演算処理の精度を高める技術が望まれている。
【非特許文献１】宮川洋他著、「ディジタル信号処理」、電子情報通信学会偏、１９７５
【非特許文献２】小澤慎治著、「ディジタル信号処理」、実教出版、１９７９
【非特許文献３】島村徹也、黒岩世進伸、“ピッチ同期加算処理を用いた雑音低減に基づくＬＰＣ分析、”信学論、Ｖｏｌ．Ｊ８７−Ａ、ｐｐ．４５８−４６９、２００４
【特許文献１】特公平７−６７４４０号公報
【特許文献２】特開２００４−２５５１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ディジタル信号の同期演算処理において、処理の対象とするアナログ信号周波数ｆｐとサンプリング周波数ｆｓの比、すなわち同期周期（前記数１）が整数でない場合であっても、与えられたサンプリング周波数を変えることなく、誤差の少ないディジタル信号の同期演算処理方法及び同期演算処理プログラムを提供することである。
【課題を解決するための手段】
【００１５】
本発明に係るディジタル信号の同期演算処理は、対象とするアナログ信号周波数とサンプリング周波数との比が整数にならないときであっても、サンプリング周波数を変えることなく、同期周期を（数２）に示すように整数部と小数部に分け、前記整数部と小数部の数値を重みとして用いて、直接サンプリング周期だけ離れたサンプル値に対する同期演算処理を行うことを特徴とする。
【００１６】
【数２】
【００１７】
同期加算処理あるいは同期減算処理の場合には、任意の時刻にサンプリングされた二つのサンプル値ｘ（Ｎ）とｘ（Ｎ＋１）を小数部の数値Ｆにより適切な重みを付けて利用して、同期周期Ｎｐに関するサンプル値ｘ（Ｎｐ）を求め、前記二つのディジタル信号に対し同期加算あるいは同期減算処理を行うことが特徴である。
【００１８】
また、累積加算処理あるいは累積減算処理の場合は、任意の時刻にサンプリングされたＮまたはＮ＋１だけ離れた２点間の対応するサンプル値を１周期にわたり同期加算あるいは同期減算する。その際、対応するサンプル値を小数部の数値Ｆにより調整し、平均としてＮｐ離れた２点間の累積同期加算あるいは累積同期減算を行うことが特徴である。
【００１９】
特に、累積同期加算については、補間値を求める処理では精度に限界がある。同期周期に相当する２点間を１周期にわたって同期加算し、平均的に同期周期が理論値の値にすることが特徴である。
【００２０】
ディジタル信号同期演算処理プログラムは、計算機上で、サンプリング周期ごとに連続して前記ディジタル信号同期演算処理を行うことを特徴としている。
【発明の効果】
【００２１】
本発明により、与えられたサンプリング周波数のみを利用して、同期周期、すなわち（数１）、が非整数であることによる同期演算処理の精度に対する誤差を小さくすることができる。
【発明を実施するための最良の形態】
【００２２】
本発明を実施するための同期演算処理システムのブロック図を図１に示す。前記同期演算処理システムは、図２に示される計算機上で外部記憶装置に格納されたディジタル信号同期演算処理プログラムである。ただし、同期演算処理プログラムが動作する計算機であれば、図２の構成に限定されない。
【００２３】
図１と図２を関連付けて説明する。同期演算処理プログラムは、予め外部記憶装置８に格納されている。動作時には計算機システムバス５を通じてメモリ７に読み込まれて計算機のインターフェイス６と演算装置９を活用して、本発明に係る同期演算処理を行う。
【００２４】
入力部１は、時刻ｔにおける周波数ｆｐのアナログ信号ｘ（ｔ）を、インターフェイスを通じて外部記憶装置８やメモリ７の一部に一時蓄えたりして、前記同期演算処理プログラムの入力信号として使用する。また、演算処理の対象となるアナログ信号は、入力として予め外部記憶装置８に格納されていてもよい。
【００２５】
サンプリング処理部２では、前記アナログ入力信号ｘ（ｔ）は、サンプリング周波数はｆｓで、ディジタル信号ｘ（ｎ）にサンプリングされる。サンプリング後の信号ｘ（ｎ）は，外部記憶装置８の一部やメモリ７の一部に一時期的に格納される。
【００２６】
同期処理部３は、前記サンプリングされたディジタル信号ｘ（ｎ）に対して、計算機の演算装置９とメモリ７や外部記憶装置８を活用して、対象とするアナログ信号周波数とサンプリング周波数との比である同期周期が整数にならないときであっても、サンプリング処理部２でのサンプリング周波数を変えてサンプリング処理を再実施することなく、サンプリング周波数１周期だけ離れた２点のサンプル値を整数部と小数部に分け、前記整数部と小数部の数値を直接重みとして用いることを特徴とする同期演算処理を行う。
【００２７】
同期加算あるいは同期減算の場合、小数部の数値を何桁で表現するかで精度がほぼ決まる。例えば、小数以下を２桁とした場合、ｘ（Ｎｐ）は、以下で決定される。
【００２８】
【数３】
【００２９】
この処理は、２点ｘ（Ｎ）とｘ（Ｎ＋１）の補間値を求めることに相当する。また、累積同期加算あるいは累積同期減算の場合は、１周期離れた２点間のサンプル値ｘ（ｎ）とｘ（ｎ＋Ｎ）を１周期分お互いに対応するサンプル値を（１００−Ｆ）周期分にわたり加減算し、Ｆ周期分は、対応する２点のサンプル値をｘ（ｎ）とｘ（ｎ＋Ｎ＋１）として加減算する。なお、（１００−Ｆ）とＦが可能な場合は約分し、上記の同期演算処理もできるだけ平均化されるように行い、平均として１周期がＮｐになるようにする。例えば、約分した結果が９／２になった場合は、４周期と１周期、５周期と１周期というような処理を行う。
【００３０】
前記同期演算処理後の結果ｙ（ｎ）は、出力部４により外部記憶装置８に格納される。格納されるデータの形式は、単純に、あるｎの値に対するｙ（ｎ）の値を記述すればよい。
【実施例１】
【００３１】
第１の実施例として、図３にシステム関数が（数４）で示されるノッチ型くし形フィルタ１０の同期減算処理を示す。
【００３２】
【数４】
【００３３】
ｆｐが１００Ｈｚ、ｆｓが１０２５Ｈｚであったとすると、Ｎｐは１０．２５となり、（数１）により、Ｎは１０であり、Ｆは２５となる。まず、このとき同期減算処理を次の二式（数５）及び（数６）と（数７）すなわち（数８）および（数９）で実現した場合の特性を比較する。
【００３４】
【数５】
【００３５】
【数６】
【００３６】
【数７】
【００３７】
【数８】
【００３８】
【数９】
【００３９】
（数５）は、Ｎｐ＝１０．２５を整数化したＮ＝１０、すなわちＮｐ＝１０を使用して、ｘ（Ｎｐ）の値を近似して、ノッチ型くし形フィルタ（数６）を実現している。
【００４０】
図５に本発明の実施例に係る同期演算処理プログラムに関するアルゴリズムのフローを示す。図５におけるフローでは、まず演算回数（Ｓ１）を設定する。変数ｎは、サンプル時点に関する離散時間の変数であり、演算回数Ｍは、アナログ入力信号を処理するために十分な値にする必要がある。同期周期の計算（Ｓ２）後、前記同期周期の整数部Ｎと小数部Ｆを求める（Ｓ３）。図５におけるフローでは、同時に同期減算処理（Ｓ４）乃至（Ｓ６）と累積同期加算処理（Ｓ７）乃至（Ｓ９）を行うものであるが、二つの処理（Ｓ４）乃至（Ｓ６）または（Ｓ７）乃至（Ｓ９）を単独で行うフローであってもよい。また、以下の実施例の演算精度は小数点以下２桁とするが、これに限らず小数点以下３桁以上であっても単純に拡張が可能である。
【００４１】
一方、（数８）では、図５に示される演算（Ｓ２）の結果（Ｓ３）において、整数部Ｎ＝１０の数値だけでなく、小数部の数値Ｆ＝２５を考慮する。図５（Ｓ５）では、ｘ（ｎ−１０）の重みは３／４、ｘ（ｎ−１１）の重みは１／４となり、ｘ（Ｎｐ）の値を求めてノッチ型くし形フィルタ（数９）を実現する。
【００４２】
図６に入力信号ｘ（ｎ）＝ｓｉｎ｛２π×（１００／１０２５）ｎ｝（図６中実線）と前記（数６）と（数９）で示されるシステム関数を持つ、それぞれのくし形フィルタの出力信号を示す。前者のフィルタ出力は点線で、後者のフィルタ出力は破線で示されている。理想的にはノッチ型フィルタは、完全に同期して減算処理を行った場合、その出力はゼロになる。本発明に係る（数９）を利用するくし形フィルタ（図６中破線）が、よりゼロ出力に近い誤差の少ない値を得られている。
【実施例２】
【００４３】
次に、第２の実施例として、図４にシステム関数が（数１０）で示される共振型くし形フィルタ１２の累積同期加算処理を示す。
【００４４】
【数１０】
【００４５】
累積同期加算処理として、前記実施例１と同様の条件、すなわちＮｐ＝１０．２５をＮ＝１０で近似する、すなわちＮｐ＝１０を用いる処理（数１１）及び（数１２）と、小数部Ｆ＝２５を用いる処理（数１３）及び（数１４）を比較する。
【００４６】
【数１１】
【００４７】
【数１２】
【００４８】
【数１３】
【００４９】
【数１４】
【００５０】
この場合、図５（Ｓ８）において、Ｎｐ＝１０に対応する処理が(１００−Ｆ)＝７５周期である。それに対し、Ｎｐ＝１１に対応する処理がＦ＝２５周期となるので、Ｎｐ＝１０の処理（数１３）を３周期分演算後、Ｎｐ＝１１の処理（数１４）を１周期分として同期加算すればよい。
【００５１】
前記同期加算処理を必要な周期だけ繰り返し計算することで累積同期加算処理の平均化を実現している。なお、（数１３）及び（数１４）では、１周期離れた対応する２点のサンプル値を１周期にわたって同期加算することが特徴である。
【００５２】
図７に入力信号ｘ（ｎ）＝ｓｉｎ｛２π×（１００／１０２５）ｎ｝を示す。前記実施例１と同様に信号周波数ｆｐは１００Ｈｚ、サンプリング周波数ｆｓは１０２５Ｈｚの周期信号である。
【００５３】
図８は、Ｎ＝１０で近似した同期周期で累積同期加算処理を行う共振型くし形フィルタの出力信号である。一方、図９は、小数部Ｆ＝２５を用いて、前記同期加算を必要な周期だけ繰り返し計算する、本発明に係る累積同期加算処理を行う共振型くし形フィルタの出力信号である。
【００５４】
以下、図８と図９を比較する。（数１１）では、同期が少しずれているため累積値ｙ（ｎ）はビートを打つ特性になる。一方、（数１３）及び（数１４）では、ｙ（ｎ）は直線的に増加していく。理想的には、周期入力信号に対する累積加算の共振型くし形フィルタの出力は、完全に同期が取れている場合、信号振幅が直線的に増加することが分かっている。したがって、本発明に係る累積同期加算処理は、ほぼ完全に同期が取れているといえる。
【実施例３】
【００５５】
また、入力信号として一楽音信号を使用した場合の同期減算処理に関する実施例を示す。図１０は、ピアノＤ６の基本周波数ｆｐ＝１１７４．６５Ｈｚとその倍音成分の入力信号である。前記入力信号をノッチ型くし形フィルタ（数４）で同期減算処理する出力信号を図１１と図１２に示す。サンプリング周波数は４４．１ｋＨｚであるので、およそ同期周期Ｎｐ＝３７．５である。さらに、同期周期の値を整数として近似するとＮ＝３８である。図１１の出力信号は、従来技術と同様に整数として近似した同期演算を行うノッチ型くし形フィルタの出力信号であり、図１２の出力信号は、本発明に係る同期周期の小数部Ｆ＝５を考慮した同期演算を行うノッチ型くし形フィルタの出力信号である。次に、得られた二つの同期方法による同期減算処理出力を比較する。
【００５６】
図１３は、二つの方法による同期減算処理に関するフィルタ出力信号のパワーを比較している。同期周期に少数部Ｆ＝５を用いる同期減算処理は、より少ないパワーであり、パワーが信号振幅の２乗に比例することを考えると、本発明に係る同期方法を利用するくし形フィルタの方が、よりゼロ出力に近い誤差の少ない信号が得られているといえる。
【実施例４】
【００５７】
最後に、入力信号として一楽音信号を使用した場合の累積同期加算処理に関する実施例を示す。図１４は、ピアノＣ８の基本周波数ｆｐ＝４１８５．９８Ｈｚとその倍音成分の入力信号である。前記入力信号に対する共振型くし形フィルタ（数１０）を用いて累積同期加算を行う。サンプリング周波数は、ｆｓ＝４４．１ｋＨｚである。したがって、同期周期は、およそＮｐ＝１０．３であり、整数として近似する同期周期Ｎ＝１０である。
【００５８】
図１５は、Ｎ＝１０で近似した同期周期で累積同期加算処理を行う共振型くし形フィルタの出力信号である。一方、図１６は、小数部Ｆ＝３を用いて、前記同期加算を必要な周期だけ繰り返し計算する、本発明に係る累積同期加算処理を行う共振型くし形フィルタの出力信号である。
【００５９】
以下、図１５と図１６を比較する。近似された同期周期を用いる同期演算では、同期が少しずれているため累積値はビートが顕著になる。一方、本発明に係る同期周期を用いる同期演算では、累積値はビートが少なく、ほぼ直線的に増加していく。理想的には、周期入力信号に対する累積加算の共振型くし形フィルタの出力は、完全に同期が取れている場合、入力信号が定常周期信号であれば、信号振幅が直線的に増加することが分かっている。したがって、本発明に係る累積同期加算処理は、ほぼ同期が取れているといえる。ただし、実施例４の入力信号（図１４）は，周期的減衰信号であり、その累積値は最終的に飽和する。そのため、図１６において、サンプル数が大きくなると次第に直線増加から外れている。
【００６０】
本発明により、サンプリング周波数を変えることなく、精度の良い同期加算および減算処理、または累積同期加算及び減算処理が行え、実音に対する特定周波数信号成分の抽出や除去に有効である。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る同期演算処理システムのブロック図である。
【図２】同期演算処理システムを実施するための計算機の概要図である。
【図３】本発明の実施例１に係る同期減算処理を行うノッチ型くし形フィルタの模式図である。
【図４】本発明の実施例２に係る累積同期加算処理を行う共振型くし形フィルタの模式図である。
【図５】本発明の実施例１と実施例２に係る同期演算処理のアルゴリズムを表すフローである。
【図６】本発明の実施例１に係る同期減算処理の入出力信号である。
【図７】本発明の実施例２に係る累積同期加算処理の入力信号である。
【図８】本発明の実施例２に係る図７の入力信号に対する同期周期を近似した累積同期加算処理の出力信号である。
【図９】本発明の実施例２に係る図７の入力信号に対する同期周期の小数部を考慮した累積同期加算処理の出力信号である。
【図１０】本発明の実施例３に係る一楽音信号に対する同期減算処理の入力信号である。
【図１１】本発明の実施例３に係る図１０の入力信号に対する同期周期を近似した同期減算処理の出力信号である。
【図１２】本発明の実施例３に係る図１０の入力信号に対する同期周期の小数部を考慮した同期減算処理の出力信号である。
【図１３】本発明の実施例３に係る一楽音信号に対する同期減算処理の二つの同期周期に対する出力信号のパワーである。
【図１４】本発明の実施例４に係る一楽音信号に対する累積同期加算処理の入力信号である。
【図１５】本発明の実施例４に係る図１４の入力信号に対する同期周期を近似した累積同期加算処理の出力信号である。
【図１６】本発明の実施例４に係る図１４の入力信号に対する同期周期の小数部を考慮した累積同期加算処理の出力信号である。
【符号の説明】
【００６２】
１ 入力部
２ サンプリング処理部
３ 同期処理部
４ 出力部
５ 計算機システムバス
６ インターフェイス
７ メモリ
８ 外部記憶装置
９ 演算装置
１０ ノッチ型くし形フィルタ
１１ 縦列構成くし形フィルタシステム
１２ 共振型くし形フィルタ
１３ 並列構成くし形フィルタシステム
【特許請求の範囲】
【請求項１】
ディジタル信号の同期演算処理であって、対象とするアナログ信号周波数とサンプリング周波数との比が整数にならないとき、サンプリング周波数を変えることなく、前記アナログ信号周波数とサンプリング周波数との比の値を整数部と小数部に分け、前記整数部と小数部の数値を重みとして直接用いて、サンプリング周期だけ離れたサンプル値に対して直ちにディジタル信号同期演算処理行うことを特徴とするディジタル信号同期演算処理方法。
【請求項２】
請求項１に記載のディジタル信号同期演算処理方法であって、任意の時刻にサンプリングされた二つのディジタル信号に対し同期加算あるいは同期減算処理を行うことを特徴とするディジタル信号同期演算処理方法。
【請求項３】
請求項１に記載のディジタル信号同期演算処理方法であって、任意の時刻にサンプリングされたディジタル信号に対し累積同期加算あるいは累積同期減算を行うことを特徴とするディジタル信号同期演算処理方法。
【請求項４】
請求項１乃至請求項３に記載のディジタル信号同期演算処理方法であって、サンプリング周期ごとに連続して前記ディジタル信号同期演算処理を行うことを特徴とするディジタル信号同期演算処理プログラム。
【請求項１】
ディジタル信号の同期演算処理であって、対象とするアナログ信号周波数とサンプリング周波数との比が整数にならないとき、サンプリング周波数を変えることなく、前記アナログ信号周波数とサンプリング周波数との比の値を整数部と小数部に分け、前記整数部と小数部の数値を重みとして直接用いて、サンプリング周期だけ離れたサンプル値に対して直ちにディジタル信号同期演算処理行うことを特徴とするディジタル信号同期演算処理方法。
【請求項２】
請求項１に記載のディジタル信号同期演算処理方法であって、任意の時刻にサンプリングされた二つのディジタル信号に対し同期加算あるいは同期減算処理を行うことを特徴とするディジタル信号同期演算処理方法。
【請求項３】
請求項１に記載のディジタル信号同期演算処理方法であって、任意の時刻にサンプリングされたディジタル信号に対し累積同期加算あるいは累積同期減算を行うことを特徴とするディジタル信号同期演算処理方法。
【請求項４】
請求項１乃至請求項３に記載のディジタル信号同期演算処理方法であって、サンプリング周期ごとに連続して前記ディジタル信号同期演算処理を行うことを特徴とするディジタル信号同期演算処理プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１０−５６６８８（Ｐ２０１０−５６６８８Ａ）
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願番号】特願２００８−２１７３１３（Ｐ２００８−２１７３１３）
【出願日】平成２０年８月２６日（２００８．８．２６）
【出願人】（３０４０２７３４９）国立大学法人豊橋技術科学大学 (391)
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願日】平成２０年８月２６日（２００８．８．２６）
【出願人】（３０４０２７３４９）国立大学法人豊橋技術科学大学 (391)
[ Back to top ]