ディスプレイ装置およびその製造方法
【課題】画像品質の改良と、電力消費の削減とのために、高速に、かつ低電圧で駆動されることが可能な、機械的に作動させられるディスプレイを提供する。
【解決手段】シャッタベースの光変調器を組み込んだディスプレイ装置が、そのような装置を製造する方法とともに開示される。本方法は、当業界で周知の薄膜製造プロセスと互換性があり、より低い消費電力を有するディスプレイをもたらす。
【解決手段】シャッタベースの光変調器を組み込んだディスプレイ装置が、そのような装置を製造する方法とともに開示される。本方法は、当業界で周知の薄膜製造プロセスと互換性があり、より低い消費電力を有するディスプレイをもたらす。
【発明の詳細な説明】
【技術分野】
【0001】
一般に、本発明は、画像ディスプレイの分野に関し、特に、MEMSベースのディスプレイおよびその製造に関する。
【背景技術】
【0002】
機械的光変調器から構築されたディスプレイは、液晶技術に基づくディスプレイの、魅力的な代替選択肢である。機械的光変調器は、映像コンテンツを、良好な視野角と、広範なカラーおよびグレースケールとを伴って表示するために十分高速である。機械的光変調器は、投写型ディスプレイの適用例において成功を収めてきた。
【発明の概要】
【発明が解決しようとする課題】
【0003】
機械的光変調器を使用するバックライト付きディスプレイが、輝度と低電力との十分に魅力的な組み合わせであることはまだ示されていない。高速で、明るく、低電力の、機械的に作動させられるディスプレイが、当業界で必要とされている。特に、画像品質の改良と、電力消費の削減とのために、高速に、かつ低電圧で駆動されることが可能な、機械的に作動させられるディスプレイが必要とされている。
【0004】
さらに、液晶ディスプレイの製造を中心として、かなり大規模な製造事業が発展している。しかし、一般的なMEMS製造技術は、多くの場合、液晶ディスプレイ業界によって、液晶ディスプレイの制御に使用される薄膜構成要素の製造において使用されるプロセスと互換性がない。ディスプレイ製造業界においてすでに投資された資本を利用するために、液晶ディスプレイの製造のために使用されるプロセスと互換性のあるMEMSベースのディスプレイの製造方法が、当業界で必要とされている。
【課題を解決するための手段】
【0005】
一態様では、本発明は、機械的ビームによって基板の上で支持されたシャッタを組み込んだ、MEMSベースの光変調器内で利用される、アクチュエータを製造するための方法に関する。特に、本方法は、基板上にモールドを形成するステップを含み、ここで、モールドは、下水平面と、上水平面と、壁とを含む。ビーム材料が、次に、モールドの下水平面上と壁上とに蒸着される。次に、モールドの下水平面上に蒸着されたビーム材料が、例えば、異方性エッチングによって除去され、モールドの壁上に蒸着されたビーム材料の大部分は、そのまま残されて、コンプライアントビームを形成する。
【0006】
シャッタが、コンプライアントビームに結合されて形成される。一実装では、コンプライアントビームとシャッタ材料とは、同じ材料から、1ステップ内で形成される。代替の実装では、ビーム材料は、シャッタ材料とは異なる。シャッタは、モールドの上水平面上に形成される。シャッタ材料および/またはビーム材料は、例えば、アモルファスシリコン、および金属を含む、材料の複合物を含んでもよい。複合物の形成は、例えば、複合物内の材料のさまざまな層の、異なる膨張係数に起因して、結果として得られるビーム上に不均衡な応力をもたらしてもよい。
【0007】
ビーム材料は、一実施形態では、さらに、基板上に配置されたアンカーに、機械的および電気的にビームを結合する。ビーム材料は、例えば、約2ミクロン未満の厚さに蒸着されてもよい。さまざまな実施形態において、ビーム材料は、約1.5ミクロン未満の厚さに蒸着され、またはさらに、約1μm未満の厚さに蒸着される。コンプライアントビームおよびシャッタが形成された後で、モールドが除去されて、シャッタおよびコンプライアントビームは自由に動くことができるようになる。
【0008】
一実施形態では、モールドの下水平面は、第1の犠牲層の上部から形成される。モールドの壁は、第2の犠牲層から形成されてもよく、下水平面に対して実質的に垂直である。モールドの除去は、一実施形態では、犠牲層のうちの一方または両方の除去を含む。
【0009】
別の態様では、本発明は、薄いアクチュエータビームを有する空間光変調器に関する。薄いアクチュエータビームは、コンプライアンスの増加をもたらし、結果として、作動のために必要とされる電力はより少なくなる。一実施形態では、アクチュエータビームは、シャッタを基板上で浮遊させる。アクチュエータビームはコンプライアントであり、約2ミクロン未満の、基板の平面に平行な寸法による、断面の厚さを有する。他の実施形態では、断面の厚さは、約1.5ミクロン未満、または約1.0ミクロン未満である。
【0010】
さらなる態様では、本発明は、ディスプレイを製造する方法に関する。本方法は、誘電体材料の層を、実質的に透明な基板の上に直接蒸着するステップと、それに続いて、金属の層を、誘電体材料の上に直接蒸着するステップとを含む。複数のアパーチャが、金属の層内に形成される。本方法は、制御マトリクスを、金属層の上に形成し、そして、複数の光変調シャッタ組立体を、制御マトリクスの上に形成して、制御マトリクスと電気的に接続するステップを含む。
【0011】
制御マトリクスは、複数のシャッタ組立体の光変調機能を制御する。制御マトリクスは、一実施形態では、複数の薄膜構成要素を含む。特に、薄膜構成要素は、トランジスタまたはダイオードの形態のスイッチであってもよい。
【0012】
別の態様では、本発明は、第1の誘電体層と、金属の層との間に、第2の誘電体層が蒸着される、ディスプレイ装置を製造する類似した方法に関する。一実施形態では、第2の誘電体材料は、第1の誘電体材料の屈折率よりも低い屈折率を有する。
【0013】
さらに別の態様では、本発明は、高反射率層が、実質的に透明なガラス基板上に蒸着される、ディスプレイ装置を製造する方法に関する。本方法は、さらに、複数のアパーチャを、高反射率層内に形成するステップを含む。絶縁層が、高反射率層の上に直接蒸着され、それに続いて、複数の薄膜構成要素が、絶縁層の上に形成される。次に、本方法は、薄膜構成要素が、複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを形成するように、複数の光変調シャッタ組立体を、複数の薄膜構成要素の上に、複数の薄膜構成要素と電気的に接続するように形成するステップを含む。
【0014】
一実施形態では、高反射率層は、90%を超える反射率を有する。高反射率層は、例えば、少なくとも1つの金属、および少なくとも1つの誘電体の、複合層から形成されてもよい。あるいは、高反射率層は、高密度に蒸着された金属から形成されてもよい。さまざまな実施形態で、金属は、スパッタ法によって、またはイオンアシスト蒸着法(ion assisted evaporation process)によって蒸着される。
【0015】
一実施形態では、本方法は、さらに、薄膜構成要素が形成される前に、絶縁層内に、複数のビアホールを形成するステップを含む。薄膜構成要素は、形成された場合、ビアホールにおいて、高反射率層に電気的に接続される。
【0016】
別の態様では、本発明は、透明基板上に、高反射率層の代わりに、遮光層が蒸着される、類似した製造方法に関する。遮光層は、さまざまな実装において、高反射性であってもよく、光吸収性であってもよく、またはその他の方法で光をブロックしてもよい。一実施形態では、遮光層は、遮光層の一方の側に衝突する光を吸収し、遮光層の反対の側に衝突する光を反射する。
【0017】
追加の態様では、本発明は、複数の薄膜構成要素を形成し、複数の光変調シャッタ組立体を、薄膜構成要素の上に形成することによって、ディスプレイ装置を製造する方法に関する。光変調シャッタ組立体は、アモルファスシリコンの層をエッチングして、光を変調するための組立体内に含まれる移動可能なシャッタの少なくとも一部を形成することによって、部分的に形成される。
【図面の簡単な説明】
【0018】
【図1A】本発明の例示的実施形態による、ディスプレイ装置の等角投影図である。
【図1B】図1Aのディスプレイ装置内への組み込みに適した、例示的シャッタ組立体の図である。
【図2A】本発明の例示的実施形態による、図1のディスプレイ装置のシャッタ組立体の制御に適した、制御マトリクスの概略図である。
【図2B】本発明の例示的実施形態による、図2Aの制御マトリクスと、図1Bのシャッタ組立体とを組み込んだ、ピクセルのアレイの等角投影図である。
【図3A】本発明の例示的実施形態による、図2Bの制御マトリクスの構築段階の等角投影図である。
【図3B】本発明の例示的実施形態による、図2Bの制御マトリクスの構築段階の等角投影図である。
【図4A】本発明の例示的実施形態による、図2Bの構築における断面図である。
【図4B】本発明の例示的実施形態による、図2Bの構築における断面図である。
【図5A】本発明の例示的実施形態による、図1のディスプレイ装置のシャッタ組立体の制御に適した、制御マトリクスの概略図である。
【図5B】本発明の例示的実施形態による、図5Aからの制御マトリクスの平面図レイアウトである。
【図5C】本発明の例示的実施形態による、図5Aからの制御マトリクスの平面図レイアウトである。
【図6】本発明の例示的実施形態による、図5Bに示す制御マトリクス内のトランジスタの断面図である。
【図7】本発明の例示的実施形態による、図5Bに示す制御マトリクスを製造する方法のフローチャートである。
【図8A】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8B】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8C】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8D】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8E】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8F】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8G】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8H】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図9A】本発明の例示的実施形態による、図5Bの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図9B】本発明の例示的実施形態による、図5Bの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図9C】本発明の例示的実施形態による、図5Bの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図10A】本発明の例示的実施形態による、図5Cの制御マトリクスの構築の段階の断面図である。
【図10B】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図10C】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図10D】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図10E】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図10F】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図11】本発明の例示的実施形態による、図5Cの制御マトリクス内で使用するための、複合シャッタ組立体の詳細断面である。
【図12A】本発明の例示的実施形態による、図11に示す複合シャッタ組立体の構築段階の断面図である。
【図12B】本発明の例示的実施形態による、図11に示す複合シャッタ組立体の構築段階の断面図である。
【図12C】本発明の例示的実施形態による、図11に示す複合シャッタ組立体の構築段階の断面図である。
【図12D】本発明の例示的実施形態による、図11に示す複合シャッタ組立体の構築段階の断面図である。
【図13A】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図13B】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図13C】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図13D】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図14A】本発明の例示的実施形態による、狭いビームの形成のための代替の方法の断面図である。
【図14B】本発明の例示的実施形態による、狭いビームの形成のための代替の方法の断面図である。
【図15】本発明の例示的実施形態による、強度を向上するための側壁構造を有するシャッタ組立体の等角投影図である。
【図16】本発明の例示的実施形態による、シャッタとアクチュエータビームとが異なる材料からなるシャッタ組立体の断面図である。
【図17】本発明の例示的実施形態による、シャッタ組立体、アパーチャ、および関連する制御マトリクスのための、代替の薄膜構造の断面図である。
【図18】本発明の例示的実施形態による、シャッタ組立体、アパーチャ、および関連する制御マトリクスのための、代替の薄膜構造の断面図である。
【図19A】本発明の例示的実施形態による、図5Cなどの制御マトリクス内で使用するための、代替のビア構造の断面図である。
【図19B】本発明の例示的実施形態による、図5Cなどの制御マトリクス内で使用するための、代替のビア構造の断面図である。
【図20】本発明の例示的実施形態による、シャッタ組立体と組立体スペーサとを含む、代替の薄膜構造の断面図である。
【図21】本発明の例示的実施形態による、MEMSアップ構成に構築されたディスプレイの組立図である。
【図22】本発明の例示的実施形態による、MEMSダウン構成に構築されたディスプレイの組立図である。
【発明を実施するための形態】
【0019】
上述の説明は、以下の図面を参照した、本発明の以下の詳細な説明から、より容易に理解されるであろう。
本発明の全体的な理解を提供するために、ここで、画像を表示するための装置、および画像を表示するための装置を製造するための方法を含む、特定の例示的実施形態を説明する。ただし、本明細書に記載される装置および方法は、扱われる適用例にとって適切なように適合および修正されてもよいということと、本明細書に記載される装置および方法は、他の適切な適用例の中で使用されてもよいということと、そのような他の追加および修正は、本明細書の範囲を逸脱するものではないということが、当業者によって理解されるであろう。
【0020】
図1Aは、本発明の例示的実施形態による、ディスプレイ装置100の等角投影図である。ディスプレイ装置100は、複数の光変調器、特に、行および列内に配置された複数のシャッタ組立体102a〜102d(一般に「シャッタ組立体102」)を含む。ディスプレイ装置100内で、シャッタ組立体102aおよび102dは、開状態になっており、光の通過を許可している。シャッタ組立体102bおよび102cは、閉状態になっており、光の通過を妨げている。ランプ105によって照射された場合に、シャッタ組立体102a〜102dの状態を選択的に設定することにより、ディスプレイ装置100は、投射型またはバックライト付きディスプレイで画像104を形成するために利用されることが可能である。別の実装では、装置100は、装置の前方からもたらされる環境光の反射によって画像を形成してもよい。
【0021】
ディスプレイ装置100内で、各シャッタ組立体102は、画像104内のピクセル106に対応している。他の実装では、ディスプレイ装置100は、複数のシャッタ組立体を利用して、画像104内のピクセル106を形成してもよい。例えば、ディスプレイ装置100は、例えば、赤と緑と青、赤と緑と青と白、または青緑と赤紫と黄などの、3つ以上の色固有シャッタ組立体102を含んでもよい。特定のピクセル106に対応する色固有シャッタ組立体102のうちの1つ以上を選択的に開くことによって、ディスプレイ装置100は、画像104内にカラーピクセル106を生成することが可能である。別の例では、ディスプレイ装置100は、画像104内にグレースケールを提供するために、ピクセル106につき2つ以上のシャッタ組立体102を含む。画像に関しては、「ピクセル」は、画像の解像度によって画定される最小の画素に対応する。ディスプレイ装置100の構造部品に関しては、用語「ピクセル」は、画像の1つのピクセルを形成する光を変調するために使用される、機械的および電気的構成要素の組み合わせを意味する。
【0022】
各シャッタ組立体102は、シャッタ108と、アパーチャ109とを含む。画像104内のピクセル106を明るくするためには、シャッタ108は、見る人に向けて光がアパーチャ109を通過することを許可するように配置される。ピクセル106を点灯されていないままにするためには、シャッタ108は、アパーチャ109を通した光の通過を妨げるように配置される。アパーチャ109は、各シャッタ組立体102内に、反射性または光吸収性材料を貫通してパターニングされた、開口部によって画定される。
【0023】
ディスプレイ装置は、さらに、シャッタの移動を制御するための、基板とシャッタ組立体とに接続された制御マトリクスを含む。制御マトリクスは、ピクセルの行につき少なくとも1つの書き込み許可相互接続110(「走査ライン相互接続」とも呼ばれる)と、ピクセルの各列について1つのデータ相互接続112と、すべてのピクセルに、または少なくとも、ディスプレイ装置100内の複数列および複数行の両方からのピクセルに、共通電圧を提供する、1つの共通相互接続114とを含む、一連の電気的相互接続(例えば、相互接続110、112、および114)を含む。適切な電圧(「書き込み許可電圧、Vwe」)の印加に応えて、所与のピクセル行についての書き込み許可相互接続110は、行内のピクセルを、新しいシャッタ移動指示を受け入れるように準備させる。データ相互接続112は、新しい移動指示を、データ電圧パルスの形式で伝達する。データ相互接続112に印加されるデータ電圧パルスは、一部の実装では、シャッタの静電的な移動に直接寄与する。他の実装では、データ電圧パルスは、シャッタ組立体102への、通常はデータ電圧よりも大きさが大きい別個の作動電圧の印加を制御する、例えばトランジスタまたはその他の非線形回路素子などのスイッチを制御する。これらの作動電圧の印加は、次に、シャッタ108の静電的に駆動された移動をもたらす。
【0024】
図1Bは、図1Aのディスプレイ装置100内への組み込みに適した、例示的シャッタ組立体130の図である。シャッタ組立体130は、アクチュエータ134に結合されたシャッタ132を含む。アクチュエータ134は、2005年10月14日出願の米国特許出願第11/251,035号明細書に記載されているような、2つの別個のコンプライアント電極ビームアクチュエータ135(「アクチュエータ135」)から形成される。シャッタ132は、一方の側が、アクチュエータ135に結合されている。アクチュエータ135は、シャッタ132を、表面133に実質的に平行な移動平面内で、表面133の上を横方向に移動させる。シャッタ132の反対側は、アクチュエータ134によって及ぼされた力に対向する復元力を提供する、スプリング137に結合されている。
【0025】
各アクチュエータ135は、シャッタ132をロードアンカー138に接続する、コンプライアントロードビーム136を含む。ロードアンカー138はコンプライアントロードビーム136とともに、シャッタ132を表面133のすぐ近くに浮遊したままに保つ、機械的支持として働く。表面には、光の通過を許すための1つまたは複数のアパーチャ穴141が含まれる。ロードアンカー138は、物理的には、コンプライアントロードビーム136とシャッタ132とを表面133に接続し、電気的には、ロードビーム136をビアス電圧に、場合によっては、接地に接続する。
【0026】
基板が、シリコンなどの、不透明なものである場合、基板204を貫通して穴のアレイをエッチングすることによって、アパーチャ穴141が基板内に形成される。基板204が、ガラスまたはプラスチックなどの、透明なものである場合、処理シーケンスの第1のステップは、基板上に遮光層を蒸着するステップと、遮光層をエッチングして穴のアレイ141にするステップとを含む。アパーチャ穴141は、一般に、円形、楕円形、多角形、蛇行形状、または不規則な形であってもよい。
【0027】
各アクチュエータ135は、さらに、各ロードビーム136に隣接して配置されたコンプライアント駆動ビーム146を含む。駆動ビーム146は、一方の端において、駆動ビーム146間で共有される駆動ビームアンカー148に結合される。各駆動ビーム146のもう一方の端は、自由に動くことができる。各駆動ビーム146は、駆動ビーム146の自由端およびロードビーム136の固定端の近くで、駆動ビーム146がロードビーム136に最も近くなるように、湾曲している。
【0028】
動作時、シャッタ組立体130を組み込んだディスプレイ装置は、駆動ビームアンカー148を介して、駆動ビーム146に、電位を印加する。第2の電位が、ロードビーム136に印加されてもよい。結果としてもたらされる、駆動ビーム146とロードビーム136との間の電位差は、駆動ビーム146の自由端を、ロードビーム136の固定端の方へ引き、そして、ロードビーム136のシャッタ端を、駆動ビーム146の固定端の方へ引き、それにより、シャッタ132を、駆動アンカー148の方へ横方向に駆動する。コンプライアント部材136はスプリングとして働き、それにより、ビーム136と146との電位間の電圧が除去された場合に、ロードビーム136は、ロードビーム136内に蓄積された応力を解放しながら、シャッタ132をその初期位置に押し戻す。
【0029】
シャッタ組立体130などのシャッタ組立体は、電圧が除去された後でシャッタをその静止位置に戻すための、スプリングなどの、受動的復元力を組み込んでいる。米国特許出願第11/251,035号明細書および米国特許出願第11/326,696号明細書に記載されているような、ならびに、図5に示されているような、その他のシャッタ組立体は、「開」および「閉」アクチュエータという2つの組と、「開」および「閉」電極という別個の組とを、シャッタを開または閉状態のいずれかに移すために組み込んでいる。
【0030】
米国特許出願第11/251,035号明細書および米国特許出願第11/326,696号明細書には、適切なグレースケールを有する画像(多くの場合、動画)を生成するために、シャッタおよびアパーチャのアレイを、制御マトリクスを介して制御することが可能な、さまざまな方法が記載されている。場合によっては、制御は、ディスプレイの周辺部で駆動回路に接続された、行および列の相互接続の、パッシブマトリクスアレイを使用して達成されてもよい。他の場合には、ディスプレイの速度、グレースケール、および/または電力損失性能を向上するために、アレイの各ピクセル内に、スイッチングおよび/またはデータ蓄積要素を含めることが適切である(いわゆる、アクティブマトリクス)。
【0031】
図2Aは、ピクセルのアレイ240(「アレイ240」)をアドレス指定するために、ディスプレイ装置100内に含めるのに適した、アクティブ制御マトリクス200の概念図である。各ピクセル201は、アクチュエータ203によって制御される、図1Bのシャッタ組立体130などの、弾性シャッタ組立体202を含む。各ピクセルは、さらに、アパーチャ穴254を含む、アパーチャ層250を含む。シャッタ組立体202などのシャッタ組立体、およびその変形形態の、さらなる電気的および機械的説明は、米国特許出願第11/251,035号明細書および米国特許出願第11/326,696号明細書の中に見出すことができる。
【0032】
制御マトリクス200は、シャッタ組立体202が上に形成される基板204の表面上に、拡散された、または薄膜蒸着された電気回路として製造される。制御マトリクス200は、制御マトリクス200内のピクセル201の各行についての、走査ライン相互接続206と、制御マトリクス200内のピクセル201の各列についての、データ相互接続208とを含む。各走査ライン相互接続206は、書き込み許可電圧源207を、ピクセル201の対応する行内のピクセル201に電気的に接続する。各データ相互接続208は、データ電圧源(「Vdソース」)209を、ピクセル201の対応する列内のピクセル201に電気的に接続する。制御マトリクス200内で、データ電圧Vdは、シャッタ組立体202の作動のために必要なエネルギーの大部分を提供する。したがって、データ電圧源209は、作動電圧源としても働く。
【0033】
図2Bは、制御マトリクス200を含む、ピクセルのアレイ240の部分の等角投影図である。図2Aおよび図2Bを参照すると、ピクセルのアレイ240内の、各ピクセル201について、または各シャッタ組立体について、制御マトリクス200は、トランジスタ210とキャパシタ212とを含む。各トランジスタ210のゲートは、ピクセル201が配置されているアレイ240内の行の走査ライン相互接続206に電気的に接続される。各トランジスタ210のソースは、その対応するデータ相互接続208に電気的に接続される。各シャッタ組立体のアクチュエータ203は、2つの電極を含む。各トランジスタ210のドレインは、対応するキャパシタ212の一方の電極と、対応するアクチュエータ203の電極のうちの一方とに、並列に、電気的に接続される。キャパシタ212のもう一方の電極と、シャッタ組立体202内のアクチュエータ203のもう一方の電極とは、共通または接地電位に接続される。
【0034】
動作時、画像を形成するために、制御マトリクス200は、各走査ライン相互接続206にVweを次々に印加することによって、アレイ240内の各行を順に書き込み許可する。書き込み許可された行については、行内のピクセル201のトランジスタ210のゲートへのVweの印加により、データ相互接続208を通りトランジスタを通る電流の流れが、シャッタ組立体202のアクチュエータ203に電位を印加することが許可される。行が書き込み許可されている間、データ電圧Vdが、データ相続接続208に選択的に印加される。アナロググレースケールを提供する実装においては、各データ相互接続208に印加されるデータ電圧は、書き込み許可走査ライン相互接続206とデータ相互接続208との交点に配置されたピクセル201の所望される輝度に関連して、変化させられる。ディジタル制御方式を提供する実装においては、データ電圧は、相対的に低い大きさの電圧(すなわち、接地付近の電圧)であるように、あるいは、Vat(作動しきい値電圧)を満たすかまたは超過するように選択される。データ相互接続208へのVatの印加に応えて、対応するシャッタ組立体202内のアクチュエータ203が作動して、そのシャッタ組立体202内のシャッタを開く。データ相互接続208に印加された電圧は、制御マトリクス200が行にVweを印加するのを停止した後も、ピクセル201のキャパシタ212内に蓄積されたままになる。したがって、シャッタ組立体202が作動するための十分に長い時間、行上の電圧Vweを保持して待つ必要はなく、そのような作動は、書き込み許可電圧が行から除去された後で進行することが可能である。行内のキャパシタ212内の電圧は、ビデオフレーム全体が書き込まれるまで、そして一部の実装においては、新しいデータが行に書き込まれるまで、実質的に蓄積されたままになる。
【0035】
アレイ240のピクセル201は、基板204上に形成される。アレイには、アレイ240内の各ピクセル201のための一組のアパーチャ穴254を含む、基板上に配置されるアパーチャ層250が含まれる。アパーチャ穴254は、各ピクセル内のシャッタ組立体202と位置合わせされる。
【0036】
代替のシャッタ組立体実装では、シャッタ組立体は、アクチュエータと合わせて、双安定にされてもよい。すなわち、シャッタは、少なくとも2つの平衡位置(例えば、開または閉)に、いずれの位置にそれらを保つためにも、電力はほとんどまたはまったく必要なしに、存在してもよい。より詳細には、シャッタ組立体は、機械的に双安定であってもよい。シャッタ組立体のシャッタが所定の位置に設定されたら、その位置を維持するために、電気的エネルギーまたは保持電圧は必要とされない。シャッタ組立体の物理要素上の機械的応力が、シャッタを所定の位置に保持してもよい。
【0037】
シャッタ組立体は、アクチュエータと合わせて、さらに、電気的に双安定にされてもよい。電気的に双安定なシャッタ組立体においては、シャッタ組立体の作動電圧未満の電圧範囲が存在し、閉じられたアクチュエータ(シャッタは開または閉のいずれか)にこの電圧が印加された場合、たとえ対向する力がシャッタ上に働かされたとしても、アクチュエータは閉じられたままに、そしてシャッタは所定の位置に保持される。対向する力は、スプリングによって働かされてもよく、または、対向する力は、「開」または「閉」アクチュエータなどの、対向するアクチュエータによって働かされてもよい。
【0038】
一般化されたプロセスフロー
図3Aおよび図3Bは、本発明の例示的実施形態による、アレイ240のピクセル201の製造のための一般化されたプロセスフローの第1の部分を示す。第1のステップでは、図3Aに示すように、透明基板204上にアパーチャ層250が蒸着されて、パターニングされる。第2のステップでは、図3Bに示すように、薄膜スイッチまたはトランジスタ210のアレイを含む、制御マトリクスが、キャパシタ212と、走査ライン相互接続206またはデータ相互接続208などの相互接続とともに、アパーチャ層250の上に製造される。図3Bに示すトランジスタ210を製造するために使用されるプロセスは、液晶ディスプレイ内で使用するためのアクティブマトリクスアレイを製造するための、当業界で周知のプロセスのうちの代表的なものであってもよい。最後のステップにおいて(その結果を図2Bに示す)、微小電子機械(またはMEMS)シャッタ組立体が、薄膜スイッチのアレイの上に形成される。
【0039】
1つの単純な実装では、アパーチャ層250は、間にはさまれた誘電体層によって、制御マトリクスから電気的に絶縁される。アパーチャ層250は、その上に製造されるアクティブマトリクスとプロセス互換である薄膜材料からなってもよい(ただし、そのアクティブマトリクスに電気的に接続される必要はない)。アパーチャ穴254は、一般に、円形、楕円形、多角形、蛇行形状、または不規則な形であってもよい。一部の実装では、第2のステップ(制御マトリクスの形成)の製造シーケンスは、スイッチ、トランジスタ、またはキャパシタをいずれも含む必要はなく、その代わりに、誘電体層によって分離された行および列相互接続の格子を生成する。そのような制御マトリクスは、例えば、電界放出陰極ルミネセンスディスプレイの製造に関して当業界で周知のように、パッシブマトリクスとも呼ばれる。
【0040】
ディスプレイの他の実装では、図17に関して説明するように、独立したアパーチャ層が、シーケンスの第1のステップとして製造される必要はない。当業界で一般に知られているように、アパーチャ穴は、その代わりに、アクティブマトリクスまたはパッシブマトリクスの製造において使用されるのと同じ薄膜材料を使用し、そして、同じ処理ステップを使用して、ガラス基板上に直接製造されてもよい。アパーチャ穴の形成に対応するには、マスク設計またはピクセルレイアウトのみを変更する必要がある。
【0041】
別の実装では、図18に関して説明するように、アパーチャ層は、処理シーケンスの最後のステップとして製造される。アパーチャ層は、基板に堅く取り付けられるが、シャッタ組立体の自由な平行移動運動のための空間を下に残しながら、シャッタ組立体の上に概して浮遊させられる。
【0042】
アパーチャ層
図4Aは、製造シーケンスの第1ステップで生成されうるアパーチャ層250(図3A)のための、1つのアパーチャ層構造400を示す。アパーチャ層構造400は、ガラス基板402上に単一の薄膜として蒸着された、アパーチャ層401を含む。アパーチャ層401は、アパーチャ層401内に一連のアパーチャ穴403を生成するためにエッチングされている。アパーチャ層401を、その上に製造される回路から絶縁するために、誘電体層404が、アパーチャ層401の上に蒸着されている。アパーチャ層401の、エッチングされた端は、上を覆う誘電体層404のひび割れの確率を減らすために、意図的に傾斜を付けられている。
【0043】
アパーチャ層401は、バックライトから見る人への光の通過を妨げるように設計される。遮光アパーチャ層として使用するための適切な材料としては、以下に限定されるものではないが、Al、Cr、Au、Ag、Cu、Ni、Ta、Ti、Nd、Nb、W、Moなどの金属、および/またはその合金が挙げられる。30nmを超える厚さに蒸着される場合、そのような材料は、光の透過を妨げるのに効果的である。蒸着は、蒸発(evaporation)、スパッタリング、または化学気相蒸着法によって達成されてもよい。
【0044】
多くの実装において、アパーチャ層401は、光を吸収する機能を有することが好ましい。ほとんどの金属膜は、光の一定の割合を吸収し、残りを反射する。一部の適用例では、ディスプレイのコントラストを向上するために、アパーチャ層401に当たる環境光の反射を回避することが望ましい。そのような適用例では、アパーチャ層401は、「ブラックマトリクス」と呼ばれてもよい。光の吸収において効果的な、すなわち、ブラックマトリクス内に使用するための、いくつかの金属合金としては、以下に限定されるものではないが、MoCr、MoW、MoTi、MoTa、TiW、およびTiCrが挙げられる。上記の合金から、またはNiおよびCrなどの単純金属から形成された、粗面を有する金属膜も、光の吸収において効果的な可能性がある。そのような膜は、高いガス圧力(20ミリトール(mtorr)を超えるスパッタ雰囲気)内でのスパッタ蒸着によって生成されてもよい。粗い金属膜は、さらに、液体スプレーまたはプラズマスプレーの適用による金属粒子の散布と、それに続く、熱シンタリングステップとによって形成されてもよい。誘電体層404などの、誘電体層が、次に、金属粒子の剥離または剥落を防止するために追加される。
【0045】
アモルファスまたは多結晶のSi、Ge、CdTe、InGaAsなどの半導体材料、コロイド黒鉛(炭素)、ならびに、SiGeなどの合金も、光の吸収において効果的である。これらの材料は、薄膜を通したいかなる光の透過も防止するために、500nmを超える厚さを有する膜内に蒸着されてもよい。以下に限定されるものではないが、CuO、NiO、Cr2O3、AgO、SnO、ZnO、TiO、Ta2O5、MoO3、CrN、TiN、またはTaNを含む、金属酸化物または窒化物も、光の吸収において効果的な場合がある。これらの酸化物または窒化物の吸収は、酸化物が非化学量論的なやり方−しばしば、スパッタリングまたは蒸発(evaporation)による−で調整または蒸着される場合、特に、蒸着プロセスによって格子内の酸素の不足がもたらされる場合に、向上する。半導体の場合と同様に、金属酸化物は、膜を通した光の透過を防止するために、500nmを超える厚さに蒸着されるべきである。
【0046】
サーメットと呼ばれる、材料群も、光の吸収において効果的である。サーメットは、通常、酸化物または窒化物の母体内に、小さな金属粒子が浮遊させられた、複合材料である。例としては、Cr2O3母体内のCr粒子、またはSiO2母体内のCr粒子が挙げられる。母体内で浮遊させられるその他の金属粒子は、Ni、Ti、Au、Ag、Mo、Nb、および炭素であってもよい。その他の母体材料としては、TiO2、Ta2O5、Al2O3、およびSi3N4が挙げられる。
【0047】
適切な薄膜材料間での光の相殺的干渉を利用して、多層吸収構造を作成することが可能である。代表的な実装としては、酸化物または窒化物の部分反射層(partially reflecting layer)を、適切な反射率の金属とともに使用することが挙げられる。酸化物は、例えば、CrO2、TiO2、Al2O3、またはSiO2などの金属酸化物、あるいは、Si3N4のような窒化物であってもよく、金属は、Cr、Mo、Al、Ta、Tiなどの適切な金属であってもよい。一実装では、基板から入る光の吸収のために、金属酸化物の、10〜500nmの範囲の薄層が、最初に、基板402の表面上に蒸着され、それに続いて、10〜500nmの厚さの金属層が蒸着される。別の実装では、基板と反対の方向から入る光の吸収のために、金属層が最初に蒸着され、続いて、金属酸化物が蒸着される。両方の場合に、2層スタックの吸収率は、酸化物層の厚さが、0.55ミクロンの4分の1を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最適化されてもよい。
【0048】
別の実装では、金属層が基板上に蒸着され、それに続いて、計算された厚さの適切な酸化物層が蒸着される。次に、薄い金属が部分反射のみを行うように、金属の薄層が、酸化物の上に蒸着される(0.02ミクロン未満の厚さ)。金属層からの部分反射は、基板金属層からの反射と相殺的に干渉し、それにより、ブラックマトリクス効果を発生させる。吸収は、酸化物層の厚さが、0.55ミクロンの4分の1を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最大化される。
【0049】
図4Bは、第2のアパーチャ層構造450の例示的実施形態である。第2のアパーチャ層構造450は、反射性である一方の側と、光吸収性であるもう一方の側とを有する、アパーチャ層452を含む。2005年9月2日出願の米国特許出願第11/218,690号明細書に記載されているように、アパーチャ層の1つの表面が、金属などの、反射性材料で作られている場合、アパーチャ層は、光学的効率を増加させるために、透過させられなかった光を再循環させて、取り付けられたバックライト内に戻す、鏡面として働いてもよい。そのような反射は、金属が蒸着される場合、スパッタリングを介してまたはイオンアシスト蒸着法(ion assisted evaporation)によって達成されるように、高密度で滑らかな薄膜を生成するような方法で強化されてもよい。強化された反射率を有する金属膜としては、Ag、Au、およびアルミニウムが挙げられる。
【0050】
アパーチャ層452は、基板453上に蒸着される複合構造から形成される。図4Bのアパーチャ層452は、アパーチャ層452の上面454上に当たる光を吸収し、アパーチャ層452の下部456に入射する光、すなわち、基板453を透過した後の光を、反射するように設計される。アパーチャ層452は、高屈折率層458と、低屈折率層460と、金属反射層462と、吸収層464という、4つの層を含む。アパーチャ層452は、アパーチャ穴466を形成するためにエッチングされ、誘電体層468で覆われる。異なる屈折率を有する屈折層458と460との結合によって、部分反射面(partially reflecting surfaces)の組がもたらされることを、当業者は認識するであろう。これらの部分反射面のうちの少なくとも2つの間の間隔を制御することによって、光学干渉により、膜スタックの反射率を強化することが可能である。多層膜は、広い波長帯域にわたって、または、例えば、バックライトから放射される波長に一致する波長などの、離散的な個別波長数において、高い反射率を提供するように設計されてもよい。
【0051】
高屈折率層458の候補となる薄膜としては、以下に限定されるものではないが、TiO2、HfO2、Ta2O5、Nb2O5、Cr2O3、Sc2O3、Bi2O3、In2O3、およびAl2O3が挙げられる。低屈折率層460の候補となる薄膜としては、SiO2、Si3N4、MgF2、CaF2、およびHfF4、ならびにダイヤモンド状炭素が挙げられる。これらの膜は、反応性スパッタリング、反応性蒸着法(reactive evaporation)、イオンアシスト蒸着法(ion−assisted evaporation)、イオンアシストイオンビームスパッタリング(ion−assisted ion beam sputtering)によって、または化学気相蒸着法によって、蒸着されてもよい。図4Bは、高屈折率層と低屈折率層との1つのペアのみを示している。これらの屈折層の複数のペアを順に蒸着することによって、反射率を向上することが可能であることを、当業者は理解するであろう。多くの場合、各屈折層(460および458)の厚さが、0.55ミクロンの4分の1を、層の屈折率によって割った値に実質的に等しいように選択された場合に、可視スペクトルに対する反射率は最大化されることが可能である。
【0052】
2つの屈折層458または460のうちのいずれか1つが、アパーチャ層456から除去されてもよく、それでもアパーチャ層452の反射率は、透明基板453の上に蒸着された単純な金属の反射率よりも実質的な程度まで向上する。金属層462と透明基板453との間に置かれる屈折層が、基板453の屈折率よりも小さな屈折率を有する限り、改良がもたらされてもよい。
【0053】
アパーチャ層452内の金属反射層462は、入射光を反射するだけでなく、光の透過を妨げるようにも働く。遮光アパーチャ層として使用するための、上に記載した金属膜および/または半導体材料のうちのいずれも、金属反射層のために利用されてもよい。
【0054】
吸収層464は、基板453の側の反対の側から到着する光の反射を防止するように働く。ブラックマトリクスとともに使用するための、上に記載した吸収性材料のうちのいずれも、アパーチャ層452の一番上の層として使用されてもよい。
【0055】
アパーチャ穴466を形成するために必要とされるエッチングプロセスは、RFまたはDCプラズマエッチング、イオンスパッタリング、または湿式化学エッチングを含んでもよい。
【0056】
アパーチャ層452の別の実装では、2層薄膜スタックが形成されてもよい。最初に、Ag、Au、またはAlなどの、高い反射率を有する金属膜が、表面上に蒸着される。次に、上に記載した吸収性ブラックマトリクス材料のうちの1つが、金属の上に蒸着される。
【0057】
図4Bに示す複合アパーチャ層内の層の順序が逆にされて、吸収層が基板の隣に位置し、反射膜スタックが基板と反対の側を向くようにされることが好ましい実装が存在する。そのような実装は、図22に関して説明する。
【0058】
複合アパーチャ層452の製造のための好ましい実施形態は、次のように進められる。第1に、高屈折率層458のために、厚さ54nm±3nmのTiO2の層が、O2の分圧内でのTiの反応性スパッタ蒸着によって蒸着される。次に、低屈折率層460のために、SiO2の91nm±5nmの膜が、O2の分圧内でのSiO2の反応性スパッタ蒸着によって蒸着される。次に、金属反射層462のために、滑らかなAlの100nm±5nmの膜が、高真空、非酸化環境内でのスパッタ蒸着によって蒸着される。次に、アパーチャ穴466を形成するために、3つの膜458、460、および462がパターニングされる。一般的なフォトレジストが、当業界で周知のように塗布され、次に、アパーチャ穴466のパターンを有するフォトマスクを通して紫外線露光される。フォトレジストは、次に、化学的に現像されて、エッチングマスクとなる。3つの膜のスタックのエッチングは、Arイオンを使用した、イオンビームミリングシステムを使用して実行され、それにより、それぞれの膜は順に除去されるが、フォトレジストはすべて除去されるわけではない。薄膜のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび/またはプラズマアッシングによって除去される。
【0059】
次に、吸収層464の第1の構成要素として、厚さ250nm±10nmのSi3N4の薄膜が、プラズマアシスト化学気相蒸着法(plasma assisted chemical vapor deposition)によって蒸着される。次に、吸収層464の第2の構成要素として、厚さ500nm±40nmのアモルファスシリコンの層が、プラズマアシスト化学気相蒸着法(plasma assisted chemical vapor deposition)によって蒸着される。これらの膜は、次に、上記と同様のフォトレジスト露光および現像ステップを使用してアパーチャ穴466を形成するために、同様のフォトマスクを使用してパターニングされる。Si3N4およびアモルファスシリコンのエッチングが、次に、反応性イオンエッチングによって実行される。最後に、50nm±4nmのAl2O3の膜が、原子層蒸着によって、一面に覆うやり方で蒸着される。
【0060】
制御マトリクス
別の実装では、アパーチャ層は、上位層内の制御マトリクスへの独自の電気的接続を有する、制御マトリクスの電気的構成要素のうちの1つとして利用されてもよい。図5A〜図5Cは、そのような総合設計を示す。
【0061】
図5Aは、ピクセルのアレイをアドレス指定するための、ディスプレイ装置100内に含めるのに適した、別の制御マトリクス500の概略図である。制御マトリクス500は、デュアルアクチュエータシャッタ組立体504(すなわち、シャッタ開およびシャッタ閉の両方のアクチュエータを有するシャッタ組立体)を含むピクセル502のアレイを制御する。図5Bは、ピクセル502のアレイからの、2つの隣接するピクセル502の部分の平面図レイアウトである。図5Bのレイアウトは、基板上でのピクセル502のアレイの並行製造のために、制御マトリクス500の電気的構成要素がピクセル502内でどのように配置されてもよいかの一例を提供する。図5Cは、図5Bと同じであり、ピクセル502の追加の特徴を付記している。図5B/5Cなどのレイアウトは、ピクセル502の機能層のそれぞれのためのフォトマスクを生成するために利用されてもよい。制御マトリクス500の構成要素は一連の機能層から構築され、フォトマスクは、各層のための配列されたパターンを、基板505全体にわたってプリントするために使用される。アレイ502内のピクセルは、それぞれが実質的に正方形の形状であり、ピッチ、すなわち、ピクセル間の反復距離は、180〜200ミクロンの範囲内である。図5Cは、図6、図7、図8、および図10に関して説明する、さまざまな電気的および機械的構成要素の一連の層の断面図のための基準として使用される、断面マーカAA’〜GG’を示す。
【0062】
説明の目的のために、図5B/5Cでは、導体層と、半導体層と、シャッタ層のみを詳細に示す。誘電体層内に切り込まれるビア、またはアパーチャ層内にパターニングされる穴などの、その他のパターニングされる特徴の位置は、記号の表示および/または点線によって示される。
【0063】
図5Aおよび図5Bを参照すると、制御マトリクス500は、制御マトリクス500内のピクセル502の各行について、走査ライン相互接続506を含む。制御マトリクス500は、さらに、制御マトリクス500内のピクセル502の各列について、1つのデータ開相互接続508aおよび1つのデータ閉相互接続508bという、2つのデータ相互接続を含む。制御マトリクス500は、さらに、事前充電相互接続510と、大域的作動相互接続514と、シャッタ共通相互接続515とを含む。これらの相互接続510、514、および515は、アレイ内の複数行および複数列内のピクセル502間で共有される。一実装(以下でより詳細に説明する実装)においては、相互接続510、514、および515は、制御マトリクス500内のすべてのピクセル502間で共有される。
【0064】
制御マトリクス内の各ピクセル502は、シャッタ開充電トランジスタ516と、シャッタ開放電トランジスタ518と、シャッタ開書き込み許可トランジスタ517と、データ蓄積キャパシタ519とを含む。制御マトリクス500内の各ピクセル502は、さらに、シャッタ閉充電トランジスタ520と、シャッタ閉放電トランジスタ522と、シャッタ閉書き込み許可トランジスタ527と、データ蓄積キャパシタ529とを含む。
【0065】
制御マトリクス内の各ピクセル502は、さまざまなビア構造を含み、それらは、図5B/5C内の対角線を有するボックスの記号によって示されている。制御マトリクス500は、いくつかのM1−M2ビア531(すなわち、第1の金属層M1を第2の金属層M2に接続するビア)と、Ap−M1ビア533(すなわち、アパーチャ層547を第1の金属層M1に接続するビア)と、2つの駆動アンカー535と、4つのコンプライアント駆動ビーム537と、4つのシャッタアンカー539と、4つのコンプライアントロードビーム541と、アパーチャ穴543と、シャッタ545とを含む。アパーチャ穴543は、点線によって示されている。
【0066】
2つの隣接するピクセル502の部分が、図5Bおよび図5Cに示されている。各ピクセル502について、シャッタ545は、左に移動することによって、アパーチャ穴543を覆い隠す。トランジスタ516、517、および518を含む、各ピクセルのシャッタ開作動電子回路は、各シャッタ組立体504のすぐ右に配置される(2つのピクセルは同等であるが、シャッタ開電子回路は、図5B/5C内では、最も左のシャッタ組立体504についてのみ含まれている)。トランジスタ520、522、および527を含む、各ピクセルのシャッタ閉電子回路は、各シャッタ組立体のすぐ左に配置される(再び、ピクセル502は同等であるが、シャッタ閉電子回路は、最も右のシャッタ組立体504についてのみ示されている)。
【0067】
所与のピクセル502について、コンプライアントロードビーム541は、シャッタ545を、4つのシャッタアンカー539に機械的に接続し、シャッタ545を、基板表面の上で浮遊させる。ロードビーム541の隣に配置される、コンプライアント駆動ビーム537は、駆動アンカー535に機械的に接続される。(シャッタ545の右に配置された)一方の組の駆動ビーム537は、駆動アンカーに機械的に接続され、そして、駆動アンカー535とM1−M2ビア531との両方によって、シャッタ開充電トランジスタ516のドレインに電気的に接続される。シャッタ545の右側にある駆動ビーム537とロードビーム541との間に、最小作動電圧よりも大きな電圧を印加することによって、シャッタ545は、開位置に、すなわちアパーチャ穴543から離れるように、移動させられてもよい。シャッタの右にある駆動ビーム537およびロードビーム541の組は、合わせて、シャッタ開アクチュエータを形成する。(各シャッタ545の左に配置された)もう一方の組の駆動ビーム537は、駆動アンカー535に機械的に接続され、そして、駆動アンカー535とM1−M2ビア531との両方によって、シャッタ閉充電トランジスタ520のドレインに電気的に接続される。シャッタ545の左側にある駆動ビーム537とロードビーム541との間に、最小作動電圧よりも大きな電圧をもたらすことによって、シャッタ545は、(図5B/5Cに示すような)閉位置に、すなわちアパーチャ穴543の上の位置に、移動させられてもよい。シャッタ545の左にある駆動ビーム537およびロードビーム541の組は、シャッタ閉アクチュエータを形成する。
【0068】
実施の際、制御マトリクス500は、a)アクチュエータの事前充電、b)ピクセルアドレス指定およびデータ蓄積、ならびにc)ピクセルの大域的作動という、別個の電気的機能を、独立に制御するために設計される。
【0069】
各フレームアドレス指定サイクルの最初に、制御マトリクス500は、事前充電相互接続510に電圧を印加する。事前充電相互接続510はシャッタ開およびシャッタ閉充電トランジスタ516および520のゲートとドレインとの両方に接続されているため、この電圧の印加は、これらのトランジスタ516および520の両方をオンにするように働く。事前充電相互接続510は、シャッタ545の作動のために必要とされる最小値を超える電圧まで、例えば、15ボルトを超える電圧まで、または、一部の実施形態では、30ボルトを超える電圧まで、パルス印加される。シャッタ開およびシャッタ閉アクチュエータのそれぞれのアクチュエータが充電された後は、事前充電相互接続510上の電圧は0に戻され、シャッタ開およびシャッタ閉トランジスタ516および520の両方は、次に、それらのオフ状態に戻る。シャッタ開およびシャッタ閉アクチュエータのそれぞれに提供された電荷は、それぞれのアクチュエータ上に蓄積されたままになり、その理由は、これらのアクチュエータに給電するトランジスタが、それらのオフ状態に戻っているからである。
【0070】
各行は、次に、走査ライン相互接続506上に書き込み許可電圧Vweを配置することによって、順に書き込み許可される。ピクセル502の特定の行が書き込み許可されている間、制御マトリクス500は、データ電圧を、制御マトリクス500内のピクセル502の各列に対応したデータ開相互接続508aまたはデータ閉相互接続508bのいずれかに印加する。書き込み許可される行についての走査ライン相互接続506へのVweの印加により、対応する走査ライン内のピクセル502の書き込み許可トランジスタ517および527の両方がオンになる。データ相互接続508aおよび508bに印加される電圧は、それにより、それぞれのピクセル502のデータ蓄積キャパシタ519および529上に蓄積されることが可能となる。一般に、正しい作動を確実にするために、データ電圧は、シャッタ組立体504につき1つの蓄積キャパシタ519または529のみに蓄積されることが許可される。
【0071】
制御マトリクス500においては、大域的作動相互接続514は、シャッタ開放電スイッチトランジスタ518およびシャッタ閉放電トランジスタ522の両方のソースに接続される。大域的作動相互接続514を、シャッタ共通相互接続515の電位よりも大幅に上の電位に維持することにより、キャパシタ519および529上にどれだけの電荷が蓄積されているかにかかわらず、放電スイッチトランジスタ518または522のうちのいずれもオンになることが防止される。制御マトリクス500における大域的作動は、大域的作動相互接続514を、シャッタ共通相互接続515の電位以下の電位にして、放電スイッチトランジスタ518または522が、いずれかのキャパシタ519または520上にデータ電圧が蓄積されているかどうかに従ってオンになることを可能にすることによって達成される。オン状態に切り換えられた場合、シャッタ開放電スイッチトランジスタ518またはシャッタ閉放電トランジスタ522は、それらのそれぞれのアクチュエータの一方または他方から電荷が流出することを許可する。例えば、シャッタ開放電トランジスタ518のみをオンにすることによって、シャッタ545の右の駆動ビーム537上に蓄積された電荷は、駆動アンカー535、M1−M2ビア531を通し、トランジスタ518を通して、そして、大域的作動相互接続514を通して流れ出る。結果として、最小作動電圧を超える電圧が、シャッタと、シャッタの左の駆動ビームとの間のみに残り、シャッタは左に、そして開位置に移動させられる。
【0072】
データ蓄積キャパシタ519および521に部分的電圧を印加することにより、大域的作動相互接続514がその作動電位にされている時間中に、放電スイッチトランジスタ518および522の部分的オンが可能となる。これにより、シャッタ組立体504上でアナログ電圧が作られて、アナロググレースケールを提供することが可能となる。
【0073】
図5B/5Cに示すレイアウトは、2つの隣接するピクセルの部分を含み、その間で、相互接続のいくつかは単独で割り当てられ、相互接続のいくつかは共通に共有される。これらのピクセルのそれぞれは、制御マトリクス500の1つの列に沿ったすべてのピクセル502を垂直に接続する、1つのデータ開相互接続508aと1つのデータ閉相互接続508bとを含む。図5B/5C内の2つの隣接するピクセル502は、さらに、制御マトリクス500の1つの行に沿ったすべてのピクセル502を水平に接続する、共通走査ライン相互接続506を共有する。2つの隣接するピクセルは、ただし、事前充電相互接続510と、大域的作動相互接続514とを、それらの間で共有する。列方向に沿って向けられた、これらの2つの相互接続は、2つのピクセル502のそれぞれの間に配置され、M1−M2ビア531を介した電気的接続を使用して、右と左の両方のピクセルに電圧信号を供給する。ディスプレイの周辺部(図示せず)において、複数の列からの事前充電相互接続ライン510および大域的作動相互接続ライン514は、それぞれ、他の事前充電相互接続ラインおよび他の大域的作動相互接続ラインに、さらに接続される。
【0074】
制御マトリクス500は、シャッタ共通相互接続515を含み、シャッタ共通相互接続515は、図5B/5Cのレイアウト内では、アパーチャ層547と呼ばれる独立した導体層によって構築される。アパーチャ層547は、図3Aおよび図3Bに示したように、制御マトリクス500の他のすべての層の下にある別個の層として製造される。好ましい実施形態では、アパーチャ層547は、導電性材料から製造される。アパーチャ層のパターニングされた外形は、アパーチャ穴543の位置を除き、図5B/5Cには示されていない。制御マトリクス500内で、アパーチャ層は、すべての行およびすべての列内のすべてのシャッタ545間の共通の電気的接続を、シャッタアンカー539を使って行うために使用される。
【0075】
代替のレイアウト
図5B/5Cは、制御マトリクス500の構築のための適切なレイアウトの一例にすぎないということが理解されるべきである。多くのその他の均等なレイアウトが可能である。例えば、共通相互接続510および514は、図5B/5Cでは列方向に沿って通されているが、これらの相互接続が行方向に沿って通される他の実施形態が可能である。図5B/5Cでは、共通相互接続510および514は、トランジスタ518などの、トランジスタへのソースおよびドレイン接続と同じ金属レベルにおいて構築および/またはパターニングされる。ただし、これらの共通相互接続510および514が、薄膜トランジスタのゲートレベルにおいて構築される、他の実施形態が可能であり、また、これらの相互接続が、下にある導電性アパーチャ層547内に配置された、独立した電気的コネクタとしてパターニングされてもよい、さらに他の実施形態も可能である。
【0076】
図5B/5Cに示す制御マトリクス500のレイアウトでは、シャッタ組立体504は、シャッタ545が、走査ライン相互接続506と平行な方向に移動するように並べられている。シャッタ545が、データ相互接続508aおよび508bと平行に移動する、他の実施形態が可能である。トランジスタ518またはキャパシタ519などの、電気的構成要素が、シャッタ組立体504の左または右だけでなく、上または下にも配置される実施形態も可能である。図5B/5Cでは、電気的構成要素は、ピクセル502内の異なる領域を占める。ただし、トランジスタ518またはキャパシタ519などの構成要素が、シャッタ組立体504の下にある他の薄膜層上に構築される、他の実施形態が可能である。
【0077】
当業界で周知の、多くの異なる薄膜スイッチが、制御マトリクス500の動作のために利用されてもよい。図6は、いくつかの適切なスイッチ構造のうちの1つの断面を示す。図6に示す構造は、シャッタ開放電トランジスタ518などの、トランジスタの断面を含む。トランジスタ518の構造は、アクティブマトリクス液晶ディスプレイのために当業界で使用されるものに類似している。図6の構造600は、さらに、液晶ディスプレイ内のピクセルキャパシタに接続するために一般に使用されるような、または、ディスプレイの周辺部でドライバ回路に接続するために一般に使用されるような、電極相互接続601を含む。トランジスタ518は、特に、反転スタガバックチャネルエッチング薄膜トランジスタ(inverted staggered back−channel−etched thin film transistor)として当業界で周知の構造を表す。この特定のトランジスタおよびその他の、形成および機能の説明は、Willem den Boer著、Active Matrix Liquid Crystal Displays(Elsevier,Amsterdam,2005)などの文献に見出すことができる。
【0078】
トランジスタ518は、薄膜または層の独特の組から構築され、その製造プロセスは、図7〜図10に関してより詳細に説明する。特に、トランジスタ518は、アパーチャ層602の上に配置される。アパーチャ層の上には、第1の誘電体層604が配置される。トランジスタ518の要素は、第1の導体層606と、第2の誘電体層608と、第1の半導体層610と、第2の導体層612と、第3の誘電体層614と、第3の導体層616とを含む。第1の導体層は、当業界では、ゲート金属層とも呼ばれ、トランジスタ518は、ボトムゲートトランジスタと呼ばれる。第2の導体層は、当業界では、トランジスタ518のソースおよびドレインへのコネクタとも呼ばれる。さらに、第3の導体層は、当業界では、電極または接点金属とも呼ばれる。
【0079】
半導体層610は、一般に、アモルファスまたは多結晶シリコンから形成される。アモルファスシリコンは、プラズマ促進化学気相蒸着法(plasma enhanced chemical vapor deposition)(PECVD)によって、またはホットワイヤ蒸着によって、SiH4などの前駆体ガスから蒸着されてもよい。層610において使用されてもよいその他の半導体材料としては、ダイヤモンド状炭素、Si、Ge、GaAs、CdTe、またはその合金が挙げられる。半導体層の形成のための、その他の技術としては、低圧化学気相蒸着法およびスパッタリングが挙げられる。
【0080】
半導体層610の上面には、アモルファスシリコンの導電率を増加するため、およびアモルファスシリコンと第2の導体層612との間のオーム接触を提供するために、不純物がドープされる。アモルファスまたは多結晶シリコンのいずれかとともに一般に使用される、導電性向上ドーパントとしては、リン、ヒ素、ホウ素、またはアルミニウムが挙げられる。これらのドーパントは、蒸着ステップの一部として、すなわち、PECVDチャンバ内でドーパント前駆体をSiH4と混合することによって含まれてもよく、あるいは、ドーパントガスからの拡散によって、またはイオン打ち込みによって、後で追加されてもよい。
【0081】
図6に示す代表的トランジスタ518などの、薄膜スイッチは、蒸着、マスキング、およびエッチングステップのシーケンスから製造される。トランジスタ518などの薄膜スイッチの形成に必要とされる、マスクおよび/または蒸着ステップの数は、3〜10の間で変化してもよい。同時に、薄膜スイッチを形成するために使用される、蒸着、パターニング、およびエッチングステップは、さらに、ピクセル間のアレイ相互接続、またはキャパシタなどの、薄膜構成要素を形成するために、あるいは、ディスプレイの周辺部における、ドライバチップへの電極接点を形成するためにも使用される。同様の、および/または追加の処理ステップが、MEMSシャッタディスプレイ内で有用な薄膜構成要素を形成するように、例えば、薄膜スイッチと、アパーチャ層602などのアパーチャ層との間の電気的接続を形成するように、あるいは、スイッチと、アレイ相互接続と、シャッタ組立体202またはシャッタ組立体504などの、シャッタ組立体との間の電気的接続を形成するように、適合されてもよい。
【0082】
製造手順700
図7は、制御マトリクスおよび関連するシャッタ組立体の構築のための、製造プロセスまたは手順700の一例を示す。図7の手順700は、アパーチャ層250またはアパーチャ層602などの、アパーチャ層の形成のためのステップを含む。手順700は、さらに、トランジスタ210またはトランジスタ518などの、スイッチまたはトランジスタの形成のためのステップを含む。手順700は、さらに、シャッタ組立体202またはシャッタ組立体504などの、シャッタ組立体の製造のためのステップを含む。図7の手順700は、トランジスタ518などの、反転、スタガ、バックチャネルエッチングトランジスタ(inverted, staggered, back−channel etched transistor)の形成に関して以下に記載される。プロセスの単純化のために、または、代替の薄膜スイッチおよび制御マトリクスの形成のために適切であってもよい、手順700の修正形態または代替方法は、図9に関して後述する。
【0083】
手順700は、ステップ705における、基板上のアパーチャ層602の形成で開始される。アパーチャ層の形成705は、ガラスまたはプラスチックであってもよい基板のクリーニングと、それに続く、アパーチャ層602の蒸着およびエッチングとを含む。ステップ705のいくつかの実装を、図4Aおよび図4Bに関してすでに説明した。場合によっては、アパーチャ層は、アパーチャ層452などの複合アパーチャ層であってもよい。
【0084】
手順700は、ステップ710における、誘電体層604などの、第1の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、以下に限定されるものではないが、SiO2、Si3N4、Al2O3、TiO2、HfO2、およびTa2O5が挙げられ、それらは、スパッタリング、蒸発(evaporation)、または化学気相蒸着法のいずれかによって、おおよそ0.1〜2.0ミクロンの厚さに蒸着されてもよい。一般的なフォトレジストが、当業界で周知のように塗布され、次に、図5などのレイアウトに示されているような、フォトマスクパターンを通して紫外線露光され、最後に現像されて、エッチングマスクとされる。誘電体層604のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび/またはプラズマアッシングによって、除去される。第1の誘電体層604をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【0085】
手順700は、ステップ715における、導体層606などの、第1の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Al、Cu、Ag、Ni、Cr、Mo、W、Ti、Ta、Nd、Nb、およびその合金または組み合わせが挙げられる。当業界で使用されるいくつかの一般的な合金としては、TiW、MoW、MoCr、AlNd、AlTa、およびAlCrが挙げられる。2層金属も、第1の導体層606としての適用のために有用である。有用ないくつかの2層金属としては、Al上のCr、Al上のTa、Ag上のTa、Al上のTi、またはAl上のMoが挙げられる。Cr/Al/Cr、Cr/Al/Ti、Ti/Al/Ti、Cr/Al/Ta、またはCr/Ag/Taなどの、3層金属構成も、当業界で周知である。これらの金属または金属の組み合わせは、DCまたはRFスパッタリング、蒸発(evaporation)によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、0.1〜1.0ミクロンの範囲内であってもよい。第1の導体層606のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図5などのレイアウトに示されているような、フォトマスクパターンを通して露光される。導体層のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび/またはプラズマアッシングによって、除去される。第1の導体層をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、反応性イオンミリング、および/または湿式化学エッチングが挙げられる。
【0086】
手順700は、ステップ720における、誘電体層608などの、第2の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、以下に限定されるものではないが、SiO2、Si3N4、Al2O3、TiO2、HfO2、およびTa2O5が挙げられ、それらは、スパッタリング、蒸発(evaporation)、または化学気相蒸着法のいずれかによって、おおよそ0.1〜2.0ミクロンの厚さに蒸着されてもよい。パターニングが、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図5のようなレイアウトに示されているような、フォトマスクパターンを通して露光される。誘電体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび/またはプラズマアッシングによって、除去される。第2の誘電体層608をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【0087】
手順700は、ステップ725における、半導体層610などの、第1の半導体層の蒸着およびエッチングに継続される。アモルファスシリコンが、このステップにおいて適用される一般的な半導体材料であり、250〜350Cの範囲内の蒸着温度において、PECVDプロセスを使用して蒸着される。多結晶シリコンは、薄膜トランジスタのための代替の半導体材料であるが、図9で示すように、多結晶層は、通常、第1の導体層606に先立つステップにおいて適用されるか、または第1の導体層606の下に位置する。反転、スタガ、バックチャネルエッチングトランジスタ(inverted, staggered, back channel etch transistor)518の場合は、アモルファスシリコンの二重層が蒸着される。層610の第1の部分については、アモルファスシリコンが、ドーパントなしで、0.1〜0.2ミクロンの範囲内の厚さに蒸着される。層610の第2の部分は、一般にはPECVDチャンバ内でのPH3ガスの混入による、高濃度にnドープされたアモルファスシリコンの蒸着を含む。層610の、第2の部分、つまり上の部分は、より薄く、通常は0.02〜0.05ミクロンの範囲内である。アモルファスシリコントランジスタのアイランドのパターニングが、次に、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図5などのレイアウトに示されているような、フォトマスクパターンを通して露光される。半導体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。半導体アイランドをパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、反応性イオンミリング、または湿式化学エッチングが挙げられる。
【0088】
手順700は、ステップ730における、導体層612などの、第2の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Al、Cu、Ag、Au、Ni、Cr、Mo、W、Ti、Ta、Nd、Nb、およびその合金または組み合わせが挙げられる。当業界で使用されるいくつかの一般的な合金としては、TiW、MoW、MoCr、AlNd、AlTa、およびAlCrが挙げられる。2層金属も、第1の導体層としての適用のために有用である。有用ないくつかの2層金属としては、Al上のCr、Al上のTa、Ag上のTa、Al上のTi、またはAl上のMoが挙げられる。Cr/Al/Cr、Cr/Al/Ti、Ti/Al/Ti、Cr/Al/Ta、またはCr/Ag/Taなどの、3層金属構成も、当業界で周知である。これらの金属または金属の組み合わせは、DCまたはRFスパッタリング、蒸発(evaporation)によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、0.1〜1.0ミクロンの範囲内であってもよい。第2の導体層612のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図5のようなレイアウトに示されているような、フォトマスクパターンを通して露光される。第2の導体層612のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第2の導体層612をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、反応性イオンミリング、および/または湿式化学エッチングが挙げられる。
【0089】
手順700は、ステップ735における、誘電体層614などの、第3の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、SiO2、Si3N4、Al2O3、TiO2、HfO2、およびTa2O5が挙げられ、それらは、スパッタリング、蒸発(evaporation)、または化学気相蒸着法のいずれかによって、おおよそ0.2〜2.0ミクロンの厚さに蒸着されてもよい。パターニングが、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図5などのレイアウトに示されているような、フォトマスクパターンを通して露光される。誘電体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第3の誘電体層614をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【0090】
手順700は、ステップ740における、導体層616などの、第3の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Al、Cu、Ag、Au、Ni、Cr、Mo、W、Ti、Ta、Nd、Nb、およびその合金または組み合わせが挙げられる。接点または電極層として働いてもよい、第3の導体層616については、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)、Alがドープされた酸化スズ、フッ素がドープされた酸化スズ、銀合金、および/または金合金などの、その他の導電性材料が適用可能である。第2の導体層612として使用するために記載された、その他の合金、2層、および/または3層も適用可能である。これらの金属または金属の組み合わせは、DCまたはRFスパッタリング、蒸発(evaporation)によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、0.1〜1.0ミクロンの範囲内であってもよい。第3の導体層616のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図5などのレイアウトに示されているような、フォトマスクパターンを通して露光される。第3の導体層616のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第3の導体層616をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、および/または湿式化学エッチングが挙げられる。
【0091】
手順700は、ステップ745における、以下の図8Fに示す犠牲層805などの、犠牲層の蒸着およびパターニングに継続される。適切な犠牲層805としては、ポリイミドなどのポリマー、SiO2などの誘電体、あるいは、銅またはアルミニウムなどの軟質金属が挙げられる。場合によっては、犠牲材料のパターニングは、当業界で周知のようにフォトレジストの層を追加し、その層がフォトマスクを通して露光され、現像されて、エッチングマスクを形成することによって行われてもよい。犠牲材料のために利用可能なエッチングプロセスとしては、RFまたはDCプラズマエッチング、または湿式化学エッチングが挙げられる。場合によっては、それ自体が感光性である犠牲材料が利用可能であり、これは、それらのパターンが、フォトマスクを通した紫外線への直接露光と、それに続く、現像剤化学物質の槽または噴霧内への浸漬とによって、構築されてもよいことを意味している。いずれの場合も、犠牲層805内に形成されるパターンは、後続の、シャッタ層807の形成のためのモールドとして働く。犠牲層805は、手順700のステップ760まで除去されない。利用可能な犠牲材料についてのさらなる詳細は、図12を参照して説明する。
【0092】
手順700は、ステップ750における、図8Gに示すシャッタ層807などの、シャッタ層の蒸着およびパターニングに継続される。シャッタ自体によって使用される、適切なシャッタ材料としては、以下に限定されるものではないが、Al、Cu、Ni、Cr、Mo、Ti、Ta、Nb、Ndなどの金属またはその合金と、Al2O3、SiO2、Ta2O5、またはSi3N4などの誘電体材料と、ダイヤモンド状炭素、Si、Ge、GaAs、CdTeなどの半導体材料またはその合金とが挙げられる。シャッタ層807のための好ましい材料特性のさらなる説明は、図11に関連して見出される。図11でさらに説明するように、シャッタ層材料の層状の組み合わせも使用されてもよい。シャッタ層807は、0.1ミクロン〜5ミクロンの範囲内の厚さに蒸着されてもよい。より厚いシャッタ材料のために利用されてもよい蒸着技術としては、DCまたはRFスパッタリング、化学気相蒸着法、および/または蒸発(evaporation)が挙げられる。場合によっては、シャッタ材料は、無電界めっきによって溶液から蒸着されてもよく、または、犠牲層805の露出表面上への導体シード層の蒸着の後で、電気めっきされてもよい。
【0093】
手順700は、ステップ755における、犠牲層805の除去に継続される。このステップは、解放ステップとも呼ばれ、シャッタ層が上に蒸着されたモールドから、シャッタ層を自由にすること、そして、シャッタ層807内に形成された要素が、自由に動くことを、または少なくとも、そのアクチュエータと、アンカーまたは基板への支持とによって制約されながら動くことを、可能にすることを意図している。ポリマー犠牲層805は、酸素プラズマ内で、または場合によっては、熱分解によって、除去されてもよい。特定の無機物犠牲層805(SiO2、Si、Cu、またはAlなど)は、湿式化学エッチング、および/または、気相エッチングによって除去されてもよい。
【0094】
手順700は、ステップ760における、図8Hに示す誘電体コーティング813などの、誘電体コーティング層の追加に継続される。誘電体コーティング813は、シャッタおよびビームの、底面と上面と側面とが、すべて均一にコーティングされるような、コンフォーマルなやり方で適用されてもよい。そのような薄膜は、Al2O3、Cr2O3、TiO2、HfO2、V2O5、Nb2O5、Ta2O5、SiO2、またはSi3N4などの絶縁体の、熱酸化および/またはコンフォーマル化学気相蒸着法によって、あるいは、同様の材料を、原子層蒸着を使用して蒸着することによって、成長させられてもよい。誘電体コーティング層813は、10nm〜1ミクロンの範囲内の厚さで適用されてもよい。場合によっては、側壁上に誘電体コーティング813を蒸着するために、スパッタリングおよび蒸発(evaporation)が使用されてもよい。
【0095】
手順700は、ステップ765における、接点パッドのクリーニングで終了する。ステップ760において蒸着された誘電体コーティング813は、すべての表面を均一にコーティングするため、ドライバチップまたは電源電圧への電気的接続が作られる必要がある、ディスプレイの周辺部における接点パッド上の、誘電体コーティング813を除去することは有用である。一実施形態では、Arなどの不活性ガスを使用したスパッタエッチングが、すべての露出表面から誘電体コーティング813を除去するために十分である。スパッタエッチングは、ディスプレイのアクティブ領域が、カバーシート(独立したガラス片など)を使用して保護または封止された後で適用されることが好ましい。カバーシートは、スパッタエッチングが、ピクセル領域内のいずれのシャッタ組立体からも、誘電体材料を除去するのを防止する。
【0096】
ステップ765のスパッタエッチングを回避する、別の実施形態では、ステップ760で適用される誘電体コーティング813が、接点領域に付着せず、したがってオーム接触を妨げることができないように、ディスプレイの周辺部上のすべての接点領域を前処理することが可能である。そのような非付着性の前処理は、接点表面の化学反応性を変える特定の化合物を、ディスプレイの周辺部のあたりで、噴霧または液体供給によって適用することによって達成されてもよい。例示的表面処理としては、化学組成CH3(CH2)xSiCl3(xは7よりも大きく30よりも小さい数)のトリクロロシランのファミリ、過フルオロオクチルトリクロロシラン(FOTS)、およびジメチルジクロロシラン(DMDCS)が挙げられる。代替の表面処理としては、化学組成CH3(CH2)xSH(xは7よりも大きく30よりも小さい数)のアルカンチオールのグループが挙げられる。そのような前処理は、通常は200℃未満の、低い温度において蒸着が実行される場合に、特定の誘電体材料の蒸着を妨げるのに効果的な場合がある。そのような低温誘電体蒸着は、原子層化学気相蒸着法の使用により達成されてもよい。ステップ765における接点パッドのクリーニングは、その場合、熱処理、紫外線露光、またはオゾン暴露によって、ボンドパッドから有機材料を除去するという単純なものであってもよい。
【0097】
ステップ765のスパッタエッチングを回避する、別の実施形態では、手順700のステップ760における誘電体材料の蒸着の前に、犠牲材料を使用して、ディスプレイの周辺部上の接点領域を覆うこと、または保護することが可能である。適用されてもよい犠牲材料の例としては、フォトレジスト、シリコンシーリング材、またはポリジメチルシロキサン(PDMS)が挙げられる。これらは、100〜300Cの範囲内の、ステップ760における誘電体蒸着に必要とされる温度に耐えることが可能な材料である。ノズル分配器具(nozzle dispense tool)が、これらの材料の比較的厚い層を、接点パッドの領域内に選択的に蒸着するために使用されてもよい。
【0098】
誘電体の蒸着の前に、犠牲材料を使用して接点領域があらかじめコーティングされている、後者の実施形態では、手順700のステップ765は、犠牲材料と、すべての上を覆っている誘電体材料との除去を必然的に伴う。場合によっては、犠牲材料の除去は、機械的研磨、湿式化学または溶剤溶解、および/または、酸素プラズマの組み合わせを介して達成されてもよい。犠牲材料が、シーラントまたはエラストマー材料の、コヒーレントな厚い(>20ミクロン)膜として蒸着された場合には、犠牲材料は、単に、鉗子またはピンセットを使用して引き離されてもよい。接点パッドは、次に、洗浄剤(detergent)または緩酸洗浄剤(mild acid wash)のいずれかを使用してさらにクリーニングされてもよい。
【0099】
手順700は、制御マトリクス500などの、制御マトリクスの形成のための適切なプロセスのシーケンスを示しているが、多くのその他のプロセスシーケンスが可能であることが理解されるべきである。場合によっては、ステップの順序が変えられてもよい。例えば、図9は、半導体層610が、第1の誘電体層604の後、かつ、第1の導体層606の前に蒸着される、トップゲート多結晶シリコン薄膜トランジスタの構造を示す。
【0100】
手順700の特定のステップが除去された、制御マトリクスの実施形態も存在する。図17は、例えば、アパーチャ層602と第1の誘電体層604とが除去され、それらの機能は、制御マトリクス内のその他の層によって引き継がれる、制御マトリクスを示す。他の実施形態では、第3の導体層616が除去されてもよい。
【0101】
さらに、手順700のすべての層が含まれるが、特定のフォトマスキングステップおよび/またはエッチングステップが除去される、実施形態も存在する。例えば、制御マトリクスとアパーチャ層602との間の電気的接続が必要とされない場合、第1の誘電体層604のパターニングおよびエッチングは除去されてもよい。手順700は、誘電体層604、608、および614のそれぞれについての、フォトマスキングおよびエッチングステップを含む。一般に、これらのエッチングステップは、導体層間の電気的接続またはビアの形成のために含まれる。同様の電気的接続は、各誘電体の蒸着の後の、ビアのエッチングステップの必要なしに作られてもよい。場合によっては、例えば、ステップ735において構築されるマスキングおよびエッチングステップが、さらに、下にある誘電体層も貫通してエッチングして、より下の導体層における電気的接続を、アパーチャ層602までさえも、以前の誘電体マスキングステップを使うことなしに、露出させる働きをしてもよい。これらのビア結合のいくつかの例は、図19に関連して説明する。
【0102】
図8A〜図8Hは、制御マトリクスおよび関連するシャッタ組立体を構築するために、図7の段階を追った手順がどのように使用されてもよいかを、断面図を使って示す。図8A〜図8Hには、4つの独立した構造の構築が示されている。4つの構造は、あたかもそれらが基板801上で相互に隣接しているかのように示されているが、これは、共通の高さの基準が提供されてもよいように、例示する目的のためである。A−A’およびB−B’などの断面マーカは、図8A〜図8H内のマーカを、図5B/5C内の同じマーカと比較することによって、ピクセル内の構造の適切な相対的向きを、読者が識別できるようにするために提供されている。図8A〜図8Hは、トランジスタ518またはトランジスタ210などのトランジスタを、関連するキャパシタ519とともに構築する方法を示す。図8A〜図8H内でトランジスタ518とラベル付けされたトランジスタは、実際には、図5B/5C内に示されたトランジスタ516、517、520、522、または527のいずれの断面を表してもよい。さらに、図8A〜図8Hには、(シャッタ組立体202に類似した)シャッタ組立体504などの、代表的なMEMSシャッタ組立体を、関連するアパーチャ穴543(またはアパーチャ穴254)とともに製造する方法も示されている。さらに、駆動アンカー148に類似した、駆動アンカー535などの、代表的な駆動アンカーの製造も示されている。
【0103】
図8Aは、手順700のステップ705および710の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Aの構造は、アパーチャ層602と、第1の誘電体層604とを含む。トランジスタまたはキャパシタの下では、これらの層のいずれもパターニングされない。しかし、シャッタ組立体504の領域内では、アパーチャ層602にフォトパターンが適用される。アパーチャ穴543の位置において、アパーチャ層内に開口部が作られる。さらに、(図8Eに示す)駆動ビーム537の下に位置するであろうアパーチャ層602の領域を電気的に絶縁するために、アパーチャ層602内に開口部が作られる。第1の誘電体層604は、アパーチャ層602の上に蒸着された後は、アパーチャ層602の上に、一面に覆うやり方で残ることを許可される。
【0104】
図8Bは、手順700のステップ715および720の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Bは、既存の層602および604を含む。ステップ715において、第1の導体層606が蒸着され、パターニングされる。トランジスタ518においては、第1の導体層606は、ゲート金属を形成するようにパターニングされる。キャパシタ519においては、第1の導体層606は、キャパシタの上側の電極を形成するようにパターニングされる。キャパシタ519の下側の電極は、アパーチャ層602によって形成される。駆動アンカー535については、第1の導体層は、駆動アンカーへの電気的接続の部分を形成するため、そのまま残ることが許可される。シャッタ組立体504の領域内では、第1の導体層606は、エッチングにより完全に除去される。ステップ720において、第2の誘電体608は、図8B内の構造のすべての上にそのまま残ることが許可される。
【0105】
トランジスタ518におけるゲート金属、およびキャパシタ519の上側の電極の、パターニングされた端は、傾斜を付けられている。傾斜を付けられた端は、後続の誘電体層の蒸着のためのコンフォーマルコーティングを確実にするため、および、応力集中により形成される可能性がある誘電体のひび割れを防止するために有用な場合がある。誘電体層内のひび割れは、導体層間の漏電をもたらす可能性がある。
【0106】
ステップ715で使用されるフォトマスクは、さらに、第1の導体層606を、図5B/5Cに示す走査ライン相互接続506などの、複数の相互接続ラインのうちのいずれにパターニングするためにも使用されてもよい。
【0107】
図8Cは、手順700のステップ725の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Cは、既存の層602、604、606、および608を含む。ステップ725において、半導体層610が蒸着され、パターニングされる。反転、スタガ、バックチャネルエッチングトランジスタ(inverted,staggered,back−channel etch transistor)518については、半導体の蒸着は、多くの場合、2ステップ内で進められる。最初に、低濃度ドープのアモルファスシリコン層が蒸着され、続いて、ドープアモルファスシリコン層が蒸着される。半導体層610を含む2つの層は、次に、「シリコンアイランド」を形成するように、一緒にパターニングされる。シリコンアイランドの端は、多くの場合、傾斜を付けられる。半導体層610は、図8Cに示すその他の構造のすべてから、フォトパターンおよびエッチングステップによって除去される。
【0108】
図8Dは、手順700のステップ730の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Dは、既存の層602、604、606、608、および610を含む。ステップ730において、トランジスタ518のソース804aおよびドレイン804b領域を構築するように、第2の導体層612が蒸着され、パターニングされる。図8に示す反転、スタガ、バックチャネルエッチングトランジスタ(inverted,staggered,back−channel etch transistor)については、トランジスタ518の上の、金属層612の特徴間に形成される開口部またはギャップが、半導体層610を通した伝導チャネルのクリティカルディメンション(長さおよび幅)を決定する。導体層612をソースおよびドレイン領域804aおよび804bに分離するために使用されるエッチングは、さらに、半導体層610の、上の領域またはドープアモルファスシリコン構成要素を消滅させるまで、シリコンアイランド内で継続される。トランジスタ518のチャネル領域内には、非ドープの、または低濃度ドープの状態のアモルファスシリコンのみが残る。第2の導体層612は、図8Dに示すその他の構造のすべてから、フォトパターンおよびエッチングステップによって除去される。下にある誘電体層608は、第2の導体層612の部分のパターニングまたは除去のための、好都合なエッチング停止を形成する。
【0109】
ステップ730で使用されるフォトマスクは、さらに、第2の導体層612を、図5B/5Cに示すデータ開相互接続508aまたは事前充電相互接続510などの、複数の相互接続ラインのうちのいずれにパターニングするためにも使用されてもよい。
【0110】
図8Eは、手順700のステップ735および740の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Eは、既存の層602、604、606、608、610、および612を含む。ステップ735において、第3の誘電体層614が蒸着され、パターニングされる。誘電体層614は、一般に、トランジスタ518およびキャパシタ519を、保護する目的、または、後続の処理から、そしてディスプレイのパッケージング環境から、保護する目的を果たす。ただし、ステップ735で使用される誘電体エッチングステップは、駆動アンカー535の領域内で第1の導体層606を覆っていた誘電体材料と、シャッタ組立体504の領域内でアパーチャ層602を覆っていた誘電体材料とのすべてを除去するためにも使用されている。すべての先行する誘電体蒸着ステップにおいて、同様の材料が使用されると仮定すると、第3の誘電体層614のパターニングに使用されるエッチング化学物質は、下にあるすべての誘電体層をエッチングすることが可能であり、さらに、ガラス基板801の上、または金属含有層602または606のいずれかの上で、良好な選択性を有してエッチングを停止することが可能である。手順700のステップ740において、第3の導体層が蒸着され、図8に示す構造のすべてから除去される。任意選択で、第3の導体層616は、駆動アンカーへのオーム接触の形成を補助するために、駆動アンカー535の領域内に残ることを許可される。
【0111】
図8Fは、手順700のステップ745の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Eは、既存の層602、604、606、608、610、612、および614を含む。ステップ745において、犠牲層805が蒸着され、パターニングされる。この図示されている例では、犠牲層内のパターンは、基板へのシャッタ組立体の取り付けが行われる、駆動アンカー535などの、アンカーの付近においてのみ必要とされる。
【0112】
図8Gは、手順700のステップ750の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Gは、既存の層602、604、606、608、610、612、614、および805を含む。ステップ750において、シャッタ層807が蒸着され、パターニングされる。シャッタ材料は、通常、平らに置かれて、犠牲材料の表面を覆い、さらに、駆動アンカー535において示されているように、ステップ745において犠牲層内にパターニングされた穴の側面および底面もコーティングする。シャッタ層807内にエッチングされるパターンは、図8G内でアパーチャ穴543をブロックする位置にある、シャッタ545を画定する。シャッタ層807内にエッチングされるパターンは、さらに、コンプライアントロードビーム541またはコンプライアント駆動ビーム537などの、シャッタ組立体のアクチュエータビームを画定してもよい。シャッタ層807の材料は、トランジスタ518などのトランジスタ、およびキャパシタ519などのキャパシタの付近からは、除去される。
【0113】
図8Hは、手順700のステップ765の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の最終的な構造を示す。図8Hの構造は、アパーチャ層602と、第1の誘電体層604と、第1の導体層606と、第2の誘電体層608と、第1の半導体層610と、第2の導体層612と、第3の誘電体層614と、シャッタ層807とを含む。図8Gに示す構造は、手順700のステップ755における、犠牲層805の除去の後に達成される。図8Gに示すシャッタ組立体は、パターニングされたアパーチャ穴543と、シャッタ545と、2組のコンプライアントアクチュエータビーム537および541とを含む。図2、図3、および図5B/5Cなどの平面図に示されたように、コンプライアントロードビーム541は、シャッタ545を、シャッタアンカー539またはシャッタアンカー138などの、シャッタアンカーに機械的に接続する。図8Hに示す構造は、手順700のステップ755における、犠牲層の除去の後に達成される。手順700のステップ760において、シャッタ組立体のすべての表面上に蒸着される、誘電体コーティング813も示されている。
【0114】
構造518、519、535、および504の変形形態が可能であることが理解されるべきである。キャパシタ519は、図8Hでは、アパーチャ層602と、第1の導体層606とからの電極を使用するとして示されている。同様のキャパシタが、他の金属層を電極として使用することによって、手順700を使用して構築されてもよい。例えば、キャパシタ519は、第1の導体層606と、第2の導体層612、または第3の導体層との電極を使用して形成されてもよい。
【0115】
図8Hは、シャッタ層807と、第1の導体層606との間の電気的接続を作る、駆動アンカー535を示す。他の実施形態では、より高い、またはより低いレベルのいずれかにおいて、電気的および機械的接続を構築する、駆動アンカーが利用されてもよい。例えば、手順700を使用して、アパーチャ層602への、または第3の導体層616への直接接続として、駆動アンカーが構築されてもよい。
【0116】
図6〜図8では、反転、スタガ、バックチャネルエッチング薄膜トランジスタ(inverted,staggered,back−channel etched thin film transistor)(TFT)の例を使用して、制御マトリクス500の構造を示した。ただし、多くの代替の薄膜スイッチ構造が、当業界で周知であり、MEMSベースのシャッタディスプレイの利益のために適合されてもよい。代替のスイッチのいくつかは、図9に示されており、Willem den Boer著、Active Matrix Liquid Crystal Displays(Elsevier,Amsterdam,2005)などの文献で説明されている。
【0117】
図9Aは、反転、スタガ、エッチング停止または3層TFT(inverted,staggered,etch−stopper or trilayer TFT)901を示す。図9Bは、アモルファスシリコンとは対照的に、多結晶シリコンとともに一般に使用される、トップゲートTFT903を示す。図9Cは、薄膜ダイオード905としばしば呼ばれる、金属−絶縁体−金属(MIM)構造を示す。構造901、903、および905のそれぞれは、トランジスタ518(図6)に見出されるものと比較して、類似した機能、および類似した蒸着/パターニングプロセスを有する、特定の層を含む。これらは、アパーチャ層902と、第1の誘電体層904と、第1の導体層906と、第2の誘電体層908と、第2の導体層912と、第3の誘電体層914と、第3の導体層916とを含む。
【0118】
トランジスタ518およびプロセスフロー700と比較して、エッチング停止TFT(etch−stopper TFT)901のためのプロセスは、2つの追加の層と、1つの追加のフォトマスクとを追加する。エッチング停止TFT(etch stopper TFT)は、真性アモルファスシリコン層918、およびドープアモルファスシリコン層920という、(1つではなく)2つの別個に蒸着された半導体層を含む。エッチング停止TFT(etch stopper TFT)901は、さらに、真性アモルファスシリコン層918の直後に蒸着される、追加のエッチング停止誘電体層(etch−stopper dielectric layer)922を追加する。エッチング停止TFT(etch stopper TFT)のためのプロセスを継続すると、エッチング停止誘電体層(etch−stopper dielectric layer)922は、通常、TFTの上で、アイランドにパターニングされる。次に、ドープアモルファスシリコン層920が蒸着され、半導体層918および920の両方が、次に、シリコンアイランドにパターニングされる。次に、第2の導体層912が蒸着される。第2の導体層912をソースおよびドレイン領域にパターニング/エッチングするプロセスは、下にあるドープアモルファスシリコン層920のエッチングプロセスを含む。このエッチングプロセスは、エッチング剤がエッチング停止誘電体層(etch stopper dielectric layer)922に到達すると自然に停止し、それにより、手順700のステップ730のソース/ドレインパターニングに比較して、かなり多くの変形形態のための自由度が、(トランジスタの重大な劣化なしに)このプロセスに提供される。ただし、第1および第2の導体層906および912のために使用される材料は、トランジスタ901とトランジスタ518との間で同様であり、さらに、トランジスタのスイッチング特性も同様である。以下の図10で説明するビア構造も、トランジスタ518またはトランジスタ901のいずれかの構造の使用によって、実質的に影響を受けない。
【0119】
図9Bは、共通トップゲート低温多結晶薄膜トランジスタ(common top−gate low−temperature polycrystalline thin film transistor)(LTPS−TFT)903の構造を示す。トランジスタ518(図6)および手順700と比較して、LTPS−TFTでは、半導体層と第1の導体層の順序およびシーケンスが変更される。図9Bは、第1の誘電体層904の直後に蒸着される、多結晶シリコン層924を含む。シリコン層924は、通常、アモルファスシリコン層として蒸着され、次に、エキシマレーザアニーリングによって多結晶シリコンに変換されてから、シリコンアイランドにパターニングされる。多結晶シリコン層のパターニングに続いて、次に、ゲート絶縁層926という追加の層が、一面に覆うやり方で蒸着される。次に、第1の導体層906が蒸着され、ゲート金属を形成するようにパターニングされる。次に、シリコンアイランドのソースおよびドレイン領域が、ホウ素またはリンのいずれかを使用して、イオン打ち込み、プラズマ浸積、またはイオンシャワードーピング技術のいずれかによってドープされる。(ゲート金属の遮蔽によって、ソースおよびドレインの自己整合ドーピングが可能にされる。)次に、第2の誘電体層908が蒸着され、図10に関して以下で説明するM1−M2ビア531に類似した、ビア開口部の組にパターニングされる。次に、第2の導体層912が蒸着され、ソースおよびドレインへの接続を形成するようにパターニングされる。プロセスは、手順700で説明したシーケンスに類似したシーケンスにより、層914および916で完了する。
【0120】
層924内の多結晶シリコン材料は、トランジスタ518などのアモルファスシリコントランジスタのために利用可能なものよりも、大幅に高いキャリア移動度を有する。結果として、アモルファスシリコントランジスタのために必要とされる面積よりも大幅に少ない面積を使用しながら、類似した電流と、類似したスイッチング速度とを、LTPSトランジスタを使用して駆動することが可能である。高移動度、小面積LTPSトランジスタの使用により、したがって、より小さなピクセルと、より密なピッチと、したがってより高い解像度のフォーマットとを、固定されたサイズの基板内で有する、MEMSベースのシャッタディスプレイを構築することが可能になる。
【0121】
トランジスタ903などの、LTPSトランジスタを、MEMSベースのシャッタディスプレイに適合させる場合、その他の有用な修正が、フォトパターンおよびプロセスフローに対して行われてもよい。例えば、トランジスタ903のようなLTPSトランジスタとともに使用するための、図10A〜図10Fに示すようなAp−M1ビア533を形成するためには、ビア533の領域内で、多結晶シリコン層924を除去することが適切である。さらに、ビア533の形成においては、第1の誘電体層604を貫通してビアを通常開くのと同じフォトパターンおよびエッチング(ステップ710、図10Bに示す)は、ゲート誘電体層926の蒸着の後まで遅らされてもよい。
【0122】
当業界で周知であるが、図9には示されていない、薄膜トランジスタの別の一般的な変形形態は、スタガトップゲートアモルファスシリコントランジスタ(staggered top−gate amorphous silicon transistor)である。反転スタガトランジスタ(inverted staggered transistor)518(図6)の、このさらなる変形形態では、2つの導体層の役割が逆にされる。第1の導体層606は、そのすぐ上に蒸着される半導体層610へのソースおよびドレイン接点を形成するために使用される。第2の導体層612は、ゲート構造を形成するために使用される。MEMSベースのシャッタディスプレイをアモルファストップゲートトランジスタ(amorphous top−gate transistor)に適合させるために、走査ライン相互接続506は、好ましくは、第1の導体層606内ではなく、第2の導体層612内にパターニングされてもよい。逆に、データ開相互接続508aまたは事前充電相互接続510などの、その他の相互接続ラインは、好ましくは、第1の導体層606内にパターニングされてもよい。アモルファストップゲートトランジスタ(amorphous top−gate transistor)の使用によって、特定のトランジスタのドレインを駆動アンカー535に接続するための、M1−M2ビア531などの、いくつかのビアの必要がなくなることにより、ピクセル内のいくらかの空間が節約されてもよい。
【0123】
図9Cは、MIM薄膜ダイオード905の構造を示す。トランジスタ518(図6)と比較して、ダイオード905は、半導体層を含まない。代わりに、第2の誘電体材料908のために、材料の特定の選択が使用される。第2の誘電体材料908のために選択される材料としては、漏れやすい誘電体、または電荷を捕獲する機能を有する誘電体のいずれかとしての性能で知られている材料である、Si3N4、Ta2O5、またはダイヤモンド状炭素が挙げられる。これらの材料の蒸着のために使用される技術としては、プラズマアシスト化学気相蒸着法(plasma−assisted chemical vapor deposition)(PECVD)、ホットワイヤ蒸着、または、スパッタリングとそれに続く電気化学的陽極酸化が挙げられる。
【0124】
動作時、MIMダイオード905は、大規模なピクセルアレイ内で達成可能な、選択性、アドレス指定、および/またはコントラストを、パッシブマトリクスの使用に比較して向上するのを補助することが可能な、バリスタとして動作する。ビア構造(以下の図10を参照)を形成するために使用されるプロセスは、ほとんど変更なしに、MIMダイオード905に使用するために適合されてもよい。MIMダイオード905をスイッチ構造として使用して制御マトリクスを生成するのは、より安価な場合があり、その理由は、これらのスイッチは、アモルファスシリコントランジスタ518に比較した場合、1つ少ない蒸着ステップと、1つ少ないフォトマスクとを使用して生成でき、さらに、より容易に達成できるパターニング寸法を有するからである。
【0125】
薄膜スイッチ901、903、および905は、薄膜スイッチの構造についての、多くの可能な変形形態のうちの3つの例にすぎない。その他の変形形態が可能であることが、上に記載した例から、および当業者によって、理解されるであろう。上に示した、または手順700内で記載した層よりも多い、または少ない数の層を含む、あるいは、手順700内で説明したステップの順序の変形を含む、類似した構造が構築されてもよい。
【0126】
図10Aは、特に、トランジスタ間の、またはトランジスタとシャッタ組立体のアンカーとの間の相互接続を補助するために、制御マトリクス500の要素として使用されてもよい、ビア構造のうちのいくつかの断面図を示す。図10Aは、4つの別個のタイプのビア構造を含む。図10Aは、第1の導体層606を第2の導体層612に接続するためのビアである、M1−M2ビア531を含む。図10Aは、アパーチャ層602を第1の導体層606に接続するビアである、Ap−M1ビア533を含む。図10Aは、さらに、シャッタ545と制御マトリクス500との間の、機械的および電気的な、支持または接続を提供する、シャッタアンカー539を示す。図10A内の構造は、あたかもそれらが基板1001上で相互に隣接しているかのように示されているが、これは、共通の高さの基準が提供されてもよいように、例示する目的のためのみである。E−E’またはF−F’などの断面マーカは、図10A〜図10F内のマーカを、図5B/5C内の同じマーカと比較することによって、ピクセル内のこれらの構造の位置的関係を、読者が識別できるようにするために提供されている。
【0127】
図10Aは、さらに、ボンドパッド1003の断面図を示す。ボンドパッド1003は、第1の導体層606と、ディスプレイの周辺部のあたりに搭載されてもよいドライバチップまたは電圧源との間の電気的接続を容易にする。ボンドパッドは、図5B/5Cには示されていない。
【0128】
図10Aに示すビア構造のそれぞれは、いくつかの金属および誘電体層を共通に含む。これらのビア構造のそれぞれは、アパーチャ層602と、第1の誘電体層604と、第1の導体層606と、第2の誘電体層608と、第2の導体層612と、第3の誘電体層614と、第3の導体層616と、シャッタ層807とを含む。
【0129】
図7で説明した手順700は、図10A内で説明するビア構造のそれぞれを構築するために使用されてもよい。製造プロセスの段階を追った説明が、図10B〜図10F内のビア構造に関して示される。図10B〜図10Fは、さらに、手順のさまざまなステップにおいて適用されるフォトマスクに採用される、一般的な設計ガイドラインも示す。
【0130】
図10Bは、手順700のステップ705および710の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10A内のビア構造は、アパーチャ層602の一面に覆う蒸着と、それに続く、第1の誘電体層604の一面に覆う蒸着とを受け入れる。図10A内のビア構造は、アパーチャ層602に対する、ステップ705におけるパターニングは、何も必要としない。ビア構造のうちの1つ、すなわち、Ap−M1ビア533のみが、第1の誘電体ステップ(ステップ710)において、いくらかのパターニングを必要とする。Ap−M1533の場合、第1の誘電体層604を貫通してビア開口部がエッチングされ、それにより、Ap−M1ビアを通したアパーチャ層602への、後続の電気的接続が行われることが可能になる。ビアホールの幅は、通常、2〜30ミクロンである。ビアホールは、通常、正方形であるが、長方形のビアも可能である。第1の誘電体層の厚さは、通常、0.1〜2.0ミクロンの範囲内である。
【0131】
図10Cは、手順700のステップ715の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10Cは、既存の層602、604を含む。蒸着された場合、第1の導体層606は、Ap−M1ビア533の第1の誘電体層内に開けられたビアを完全に充填する。好ましい設計ガイドラインは、パターニングされた金属蒸着は、以前のステップで提供されたビアホールを、少なくとも2ミクロンだけ過剰充填しなければならないということを指示する。図10Cは、さらに、シャッタアンカー539においては、第1の導体層606は、蒸着後にエッチングにより完全に除去され、第1の誘電体層604が露出することを示している。第1の導体層606の、すべてのパターニングされた端は、傾斜を付けられている。第1の導体層606内の金属のために利用可能なほとんどの化学エッチング(etch chemistries)は、下にある第1の誘電体層604に対する良好な選択性を有し、そのため、金属エッチングが、下にある誘電体層を、認め得るほどに侵すことはない。好ましい設計指針では、1つの金属層のエッチングが、下にある金属層で停止することを要求される状況を回避する。
【0132】
図10Dは、手順700のステップ720、725、および730の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10Dは、既存の層602、604、および606を含む。ステップ720は、第2の誘電体層608の蒸着と、M1−M2構造531内にビアを開けるためのパターニングとを行うために使用される。一面に覆う(すなわち、パターニングされない)誘電体が、その他のビア構造のすべての上に残ることを許可される。半導体層610は、図10A内のビア構造のいずれにも含まれない。ステップ725において、第1の半導体610は、図10D内の構造のそれぞれから、エッチングにより除去される。ステップ730において、第2の導体層が、第2の誘電体材料608を貫通してエッチングすることによって提供されたM1−M2ビア531を、完全に充填することが許可される。第2の導体層612は、その他のビアの表面から完全に除去され、金属エッチングは、すべての下にある誘電体層上で停止する。
【0133】
図10Eは、手順700のステップ735および740の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10Eは、既存の層602、604、606、608、および612を含む。ステップ735の目的は、M1−M2ビア531およびAp−M1ビア533において示すように、第3の誘電体層614を使用して、すべてのトランジスタおよび相互接続材料の表面を保護し、保護することである。プロセスのステップ740において、第3の導体層616は、M1−M2ビア531およびAp−M1ビア533に含まれず、したがって、M1−M2ビア531およびAp−M1ビア533から完全に除去される。第3の誘電体層614および第3の導体層616の両方は、シャッタアンカー539の領域内で除去される。
【0134】
図10Eは、ボンドパッド1003の完成を示す。ボンドパッド1003の目的は、ディスプレイの周辺部において、下にある導体層への電気的接続を作る目的で、第3の誘電体層614を貫通するビアを提供することである。ボンドパッド1003は、第3の導体層616と第1の導体層606との間の、電気的ビアまたは接点を示す。ステップ735内で行われるビアエッチングステップは、第3の誘電体層614と第2の誘電体層608との両方を貫通してエッチングし、任意の下にある金属上で終了するように設計されるという点で、独特である。シャッタアンカー539の領域内では、誘電体層614および608のために使用されるエッチングは、第1の誘電体層604のすべてではなく、途中までをエッチングする。ステップ740は、第3の導体層616を使用した、ボンドパッド1003の充填を提供する。第3の導体層616は、ディスプレイの周辺部でボンドパッドを覆って保護するようにパターニングされる。
【0135】
図10Fは、手順700のステップ745および750の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10Eは、既存の層602、604、606、608、612、614、および616を含む。ステップ745の犠牲層805は、シャッタおよびロードビームの機械的連結を形成するシャッタアンカー539以外における、すべての構造を、覆うこと、または保護することが許可される。この犠牲層の詳細は、図12に関して後で示す。ステップ750は、図12に関して詳述する、シャッタ材料の蒸着およびパターニングを含む。
【0136】
これらのビア構造の形成における最終ステップは、手順700のステップ755(犠牲層の除去)として説明される。ステップ755の完了後は、すべてのビアの最終構造が、図10Aに示すように完成する。
【0137】
その他の変形形態が可能であることが理解されるべきである。図10Aを図8Hと比較すると、シャッタアンカーと駆動アンカーとは異なる金属層において構築されているということがわかる。駆動アンカー535は、第1の導体層606に直接接続されるのに対して、シャッタアンカー535は、アパーチャ層に直接接続される。シャッタアンカーと駆動アンカーとが、第1の導体層606などの、同じ金属層に取り付けられる実施形態も可能であり、それにより、シャッタ組立体504内での任意の機械的高さの差が減らされてもよい。
【0138】
図8A〜図8H内にも、図10A〜図10E内にも示されていないのは、走査ライン相互接続506、データライン相互接続508a、または事前充電相互接続510などの、相互接続ラインの形成である。これらの相互接続は、アパーチャ層602、第1の導体層606、第2の導体層608、第3の導体層616、またはシャッタ層807内などの、制御マトリクス500の任意の導体層内で、適切なフォトパターンを作成することによって、手順700内で、実現可能に作成されてもよいということが理解されるべきである。
【0139】
図11は、MEMSベースのシャッタディスプレイの一実装による、基板1103およびアパーチャ層1106上に構築される、シャッタ1101と、コンプライアントビーム1102と、アンカー構造1104とを含む、複合シャッタ組立体1100の詳細断面を示す。複合シャッタ組立体の要素は、第1のメカニカル層1105と、導体層1107と、第2のメカニカル層1109と、封入誘電体(encapsulating dielectric)1111とを含む。メカニカル層のうちの一方または両方は、シャッタ組立体のための主要耐荷重および機械的作動部材を構成するため、メカニカル層1105または1109のうちの少なくとも一方は、0.15ミクロンを超える厚さに蒸着される。メカニカル層1105および1109のための候補となる材料としては、以下に限定されるものではないが、Al、Cu、Ni、Cr、Mo、Ti、Ta、Nb、Ndなどの金属またはその合金、Al2O3、SiO2、Ta2O5、またはSi3N4などの誘電体材料、あるいは、ダイヤモンド状炭素、Si、Ge、GaAs、CdTeなどの半導体材料またはその合金が挙げられる。作動要素上に、および作動要素から、電荷を運ぶために、導体層1107などの、少なくとも1つの層は、導電性でなければならない。候補となる材料としては、以下に限定されるものではないが、Al、Cu、Ni、Cr、Mo、Ti、Ta、Nb、Nd、またはその合金、あるいは、ダイヤモンド状炭素、Si、Ge、GaAs、CdTeなどの半導体材料またはその合金(特に、リン、ヒ素、ホウ素、またはアルミニウムなどの不純物を使用して半導体がドープされている場合)が挙げられる。図11は、同様の厚さと機械的特性とを有するメカニカル層1105および1109が、導体層1107の両側上に蒸着された、複合物のためのサンドイッチ構成を示す。そのようなサンドイッチ構造は、蒸着の後に残る応力、および/または、温度変化によって加えられる応力が、シャッタ組立体1100の曲げまたは反りを発生させるように働かないことを確実にするために役立つ。
【0140】
シャッタ1101の薄膜スタック内の材料のうちの少なくとも1つは、光をブロックするもの、すなわち、可視スペクトル内で不透明なものでなければならない。シャッタ内の、メカニカル層1105内で、または導体層1107のために、金属が使用される場合、それらは、入射光の95%よりも多くをブロックするのに効果的である。半導体材料も、特に、それらが0.5ミクロンを超える厚さで提供される場合、可視光に対して不透明であってもよい。
【0141】
好ましくは、シャッタ1101内の材料のうちの少なくとも1つは、さらに、光を吸収するものであり、それにより入射光は、単に反射される代わりに、実質的に吸収される(多くの金属は、吸収ではなく、主に反射によって、光をブロックする)。層1105、1107、または1109のために有用な、いくつかの金属合金は、光を吸収するのに特に効果的である。そのような金属合金としては、以下に限定されるものではないが、MoCr、MoW、MoTi、MoTa、TiW、およびTiCr合金が挙げられ、これらは、場合によっては、入射光の30%よりも多くを吸収する。アモルファスまたは多結晶のSi、Ge、CdTe、InGaAs、コロイド黒鉛(炭素)などの半導体材料、およびSiGeなどの合金も、光を吸収するのに効果的である。
【0142】
一部の実装では、サンドイッチの外側は導体層からなり、サンドイッチの内側はメカニカル層からなるように、複合シャッタ組立体1100内の層の順序が逆にされてもよい。
【0143】
シャッタ1101を通した光の透過量のさらなる減少、および/または、光の吸収量のさらなる増加が望まれる場合、追加の吸収性コーティングが、複合シャッタ1101の上面または底面のいずれか、あるいは両方の面に追加されてもよい(図示せず)。光の吸収に効果的な、いくつかの蒸着される金属コーティングとしては、以下に限定されるものではないが、Ni、Cr、Ti、Zr、ならびに、MoCr、MoW、MoTi、MoTa、TiW、TiCrなどの合金が挙げられる。粗い金属コーティングは、吸収率を向上させる。そのような粗い表面は、高ガス圧(20ミリトール(mtorr)を超えるスパッタリング環境)内でのスパッタ蒸着によって生成されてもよい。
【0144】
アモルファスまたは多結晶のSi、Ge、CdTe、InGaAs、コロイド黒鉛(炭素)などの、シャッタ組立体1100のための半導体コーティング材料、およびSiGeなどの合金も、光を吸収するのに効果的である。以下に限定されるものではないが、CuO、NiO、Cr2O3、AgO、SnO、ZnO、TiO、Ta2O5、MoO3、CrN、TiN、またはTaNを含む、金属酸化物または窒化物を材料とするコーティングも、光を吸収するのに効果的である。これらの酸化物または窒化物の吸収は、酸化物が非化学量論的なやり方−しばしば、スパッタリングまたは蒸発(evaporation)による−で調整または蒸着される場合、特に、蒸着プロセスによって格子内の酸素または窒素の不足がもたらされる場合に、向上する。
【0145】
サーメット材料のクラスも、シャッタ組立体1100のための吸収性コーティングとして効果的である。サーメットは、通常、酸化物または窒化物の母体内に、小さな金属粒子が浮遊させられた、複合材料である。例としては、Cr2O3母体内のCr粒子、またはSiO2母体内のCr粒子が挙げられる。母体内で浮遊させられるその他の金属粒子は、Ni、Ti、Au、Ag、Mo、Nb、および炭素であってもよい。その他の母体材料としては、TiO2、Ta2O5、Al2O3、およびSi3N4が挙げられる。
【0146】
シャッタ組立体1100を光吸収性材料でコーティングする目的のために、光吸収性染料を含む、ポリマーコーティングまたは樹脂も、使用されてもよい。
【0147】
適切な薄膜材料間での光の相殺的干渉を利用することによる、多層吸収構造から、シャッタコーティングを作成することも可能である。代表的な実装としては、酸化物または窒化物の部分反射層(partially reflecting layer)を、適切な反射率の金属とともに使用することが挙げられる。酸化物は、例えば、CrO2、TiO2、Al2O3、またはSiO2などの金属酸化物、あるいは、Si3N4のような窒化物であってもよく、金属は、Cr、Mo、Al、Ta、Tiのような適切な金属であってもよい。一実装では、金属層が最初に蒸着され、それに続いて、金属酸化物または窒化物が蒸着される。両方の場合に、2層の吸収率は、酸化物または窒化物層の厚さが、0.55ミクロンの4分の1を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最適化されてもよい。
【0148】
一部の適用例のためには、シャッタ1101の一方の面は吸収性であり、反対側の面は反射器であることが望ましい。図11内のメカニカル層1105または1109のうちのいずれか1つが、滑らかな金属からなる場合、十分な反射能がもたらされる。他の適用例では、シャッタの上部または下部のいずれかに、反射性コーティングを特に追加することが望ましい場合がある。良好な反射性コーティングとしては、Al、Au、Ag、Cr、Ni、またはNbの滑らかな蒸着に、多くの場合、酸化物または誘電体がさらにコーティングされたものが挙げられる。
【0149】
シャッタ組立体1100は、封入誘電体層(encapsulating dielectric layer)1111を含む。誘電体コーティングは、シャッタおよびビームの、底面と上面と側面とが、すべて均一にコーティングされるように、コンフォーマルなやり方で適用されてもよい。そのような薄膜は、Al2O3、Cr2O3、TiO2、HfO2、V2O5、Nb2O5、Ta2O5、SiO2、またはSi3N4などの絶縁体の、熱酸化および/またはコンフォーマル化学気相蒸着法によって、あるいは、同様の材料を、原子層蒸着を使用して蒸着することによって、成長させられてもよい。誘電体コーティング層は、10nm〜1ミクロンの範囲内の厚さで適用されてもよい。場合によっては、側壁上に誘電体コーティングを蒸着するために、スパッタリングおよび蒸発(evaporation)が使用されてもよい。
【0150】
図12A〜図12Dは、シャッタ1101と、コンプライアントビーム1102と、アンカー構造1104とを含む、シャッタ組立体1100を、基板1103およびアパーチャ層1106の上に構築するためのプロセスを示す。これは、行および列のメタライゼーションと、任意選択でTFTとが、ガラス基板上にすでに製造された時点の後に開始される、例えば、手順700のステップ745から開始される、プロセスである。
【0151】
図12Aは、本発明の例示的実施形態による、シャッタ組立体1100を形成するプロセスの第1ステップの断面図である。図12Aに示すように、犠牲層1113が蒸着され、パターニングされる。ポリイミドが好ましい犠牲材料である。その他の、候補となる犠牲材料としては、ポリアミド、フルオロポリマー、ベンゾシクロブテン、ポリフェニルキノキシレン(polyphenylquinoxylene)、パリレン、ポリノルボルネンなどの、ポリマー材料が挙げられる。これらの材料は、粗い表面を平坦化する機能と、250Cを超える処理温度において機械的完全性を維持する機能と、エッチングの容易さ、および/または、除去中の熱分解の容易さとから選ばれている。代替の犠牲層は、ポリ酢酸ビニル、ポリビニルエチレン(polyvinyl ethylene)、フェノールまたはノボラック樹脂などの、フォトレジストに見出すことができるが、それらの使用は、通常、350C未満の温度に限定される。代替の犠牲層はSiO2であり、SiO2は、その除去に使用されるフッ化水素酸溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい(Si3N4は、そのような耐性を有する)。別の代替の犠牲層はシリコンであり、シリコンは、その除去に使用されるフッ素プラズマまたはXeF2に対して、他の電子および構造層が耐性を有する限り、優先的に除去されてもよい(ほとんどの金属および/またはSi3N4は、そのような耐性を有する)。さらに別の代替の犠牲層はアルミニウムであり、アルミニウムは、強塩基(高濃度NaOH)溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい(Cr、Ni、Mo、Ta、およびSiは、そのような耐性を有する)。さらに別の代替の犠牲層は銅であり、銅は、硝酸または硫酸溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい(Cr、Ni、およびSiは、そのような耐性を有する)。
【0152】
次に、犠牲層1113は、アンカー領域1104において穴またはビアを露出するようにパターニングされる。好ましいポリイミド材料およびその他のポリマー樹脂は、(紫外線フォトマスクを通して露出された領域が、現像剤溶液内で優先的に除去されることを可能にする)光活性物質を含むように配合されていてもよい。その他の犠牲層1113は、追加のフォトレジストの層で犠牲層をコーティングし、フォトレジストをフォトパターニングし、最後に、フォトレジストをエッチングマスクとして使用することによって、パターニングされてもよい。その他の犠牲層は、ハードマスクを使用して犠牲層をコーティングすることによってパターニングされてもよく、ハードマスクは、SiO2の、またはクロムなどの金属の、薄層であってもよい。次に、フォトレジストと湿式化学エッチングとを使用して、フォトパターンがハードマスクに転写される。ハードマスク内に作られるパターンは、ドライケミカル、異方性、またはプラズマエッチング(犠牲層内に非常に深く狭いアンカー穴を付与するために使用可能な技術)に対して、非常に耐性があってもよい。
【0153】
アンカー1104またはビア領域が犠牲層内で開けられた後は、露出された、下にある導体表面1114が、表面酸化物層をすべて除去するために、化学的に、または、プラズマのスパッタリング効果によって、エッチングされてもよい。そのような接点エッチングステップは、下にある導体と、シャッタ材料との間の、オーム接触を向上させる。
【0154】
犠牲層のパターニングの後は、フォトレジスト層またはハードマスクは、溶剤洗浄または酸エッチングのいずれかを使用して、すべて除去されてもよい。
【0155】
次に、シャッタ組立体1100を構築するためのプロセス内で、図12Bに示すように、シャッタ材料が蒸着される。シャッタ組立体1100は、複数の薄膜1105、1107、および1109から構成される。好ましい実施形態では、第1のメカニカル層1105は、アモルファスシリコン層であって、最初に蒸着され、続いて、アルミニウムからなる導体層1107が蒸着され、続いて、アモルファスシリコンの第2の層1109が蒸着される。シャッタ材料1105、1107、および1109のために使用される蒸着温度は、犠牲層の物理的劣化が発生する温度よりも下である。例えば、ポリイミドは、400Cよりも上の温度で分解することが知られている。シャッタ材料1105、1107、および1109は、400Cよりも下の温度で蒸着されてもよく、したがって、ポリイミドを犠牲材料として使用することが許可される。水素化アモルファスシリコンは、250〜350Cの範囲内の温度で、シランガスからの、プラズマアシスト化学気相蒸着法(plasma−assisted chemical vapor deposition)(PECVD)を使用して、比較的応力のない状態内で、0.15〜3ミクロンの範囲内の厚さに成長させられることが可能なので、層1105および1109のための有用な機械的材料である。ホスフィンガス(PH3)がドーパントとして使用され、それにより、アモルファスシリコンは、1Ω−cm未満の抵抗率を有するように成長させられることが可能となる。代替の実施形態では、同様のPECVD技術が、メカニカル層1105としての、Si3N4、シリコンリッチSi3N4、またはSiO2材料の蒸着のために、あるいは、メカニカル層1105のための、ダイヤモンド状炭素、Ge、SiGe、CdTe、またはその他の半導体材料の蒸着のために、使用されてもよい。PECVD蒸着技術の利点は、蒸着がかなりコンフォーマルでありうるということ、すなわち、さまざまな傾斜面や、狭いビアホールの内面をコーティングすることが可能であるということである。犠牲層内に切り込むアンカーまたはビアホールが、垂直側壁の近くに存在する場合でさえ、PECVD技術により、アンカーの下と上の水平面の間で連続的なコーティングを提供することが可能である。
【0156】
PECVD技術に加えて、シャッタ層1105または1109の成長のために利用可能な代替の技術としては、RFまたはDCスパッタリング、有機金属化学気相蒸着法、蒸発(evaporation)、電気めっきまたは無電界めっきが挙げられる。
【0157】
導体層1107のためには、Alなどの金属薄膜が好ましいが、Cu、Ni、Mo、またはTaなどの代替物が選択されてもよい。そのような導体材料を含めることにより、シャッタ材料の全体的なシート抵抗を減少させるということ、および、シャッタ材料を通した可視光の通過をブロックするのに役立つということの、2つの目的が果たされる。(アモルファスシリコンは、2ミクロン未満の厚さに成長させられた場合、可視光をある程度透過する可能性がある。)導体材料は、スパッタリングにより、あるいは、よりコンフォーマルなやり方では、化学気相蒸着法、電気めっき、または無電界めっきにより蒸着されてもよい。
【0158】
シャッタ組立体1100を構築するためのプロセスは、図12Cに継続される。犠牲層1113がまだウエハ上にある間に、シャッタ層1105、1107、および1109は、フォトマスクされ、エッチングされる。最初に、フォトレジスト材料が塗布され、次に、フォトマスクを通して露光され、次に、現像されて、エッチングマスクが形成される。アモルファスシリコン、窒化シリコン、および酸化シリコンは、次に、フッ素ベースのプラズマ化学の中でエッチングされてもよい。SiO2メカニカル層は、HF湿式化学を使用してエッチングされてもよく、導体層内の任意の金属は、湿式化学または塩素ベースのプラズマ化学を使用してエッチングされてもよい。
【0159】
図12Cにおいて、フォトマスクを通して適用されるパターン形状は、シャッタ組立体1100のアクチュエータおよびシャッタ内の、剛性、コンプライアンス、および電圧応答などの、機械的特性に影響を及ぼす。シャッタ組立体1100は、断面図に示す、コンプライアントビーム1102を含む。コンプライアントビーム1102は、シャッタ材料の幅が、全高または厚さよりも小さいように形作られる。ビーム寸法比は、少なくとも1.4:1(ビーム1102の幅よりも高さまたは厚さの方が大きい)に維持することが好ましい。
【0160】
シャッタ組立体1100を構築するためのプロセスは、図12Dに示すように継続される。犠牲層1113は除去され、それにより、すべての可動部品が、アンカー点以外において、基板1103から解放される。ポリイミド犠牲材料は、好ましくは、酸素プラズマ内で除去される。犠牲層1113のために使用されるその他のポリマー材料も、酸素プラズマ内で除去されてもよく、または場合によっては、熱分解によって除去されてもよい。一部の犠牲層1113(SiO2など)は、湿式化学エッチングによって、または気相エッチングによって除去されてもよい。
【0161】
図12Dには示していないが、図11には示している、最終プロセスでは、誘電体コーティング1111が、シャッタのすべての露出表面上に蒸着される。誘電体コーティング1111は、シャッタ1101およびビーム1102の、底面と上面と側面とが、化学気相蒸着法を使用して、すべて均一にコーティングされるように、コンフォーマルなやり方で適用されてもよい。Al2O3は、層1111のための好ましい誘電体コーティングであり、原子層蒸着によって、10〜30ナノメートルの範囲内の厚さに蒸着される。
【0162】
最後に、アンチスティクションコーティング(anti−stiction coating)が、すべてのシャッタ1101およびビーム1102の表面に適用されてもよい。これらのコーティングは、アクチュエータの2つの別個のビーム間の、望ましくない粘着性または付着を防止する。適用可能なコーティングとしては、炭素膜(グラファイトおよびダイヤモンド状の両方)、ならびに、フルオロポリマー、および/または低蒸気圧潤滑剤が挙げられる。これらのコーティングは、分子蒸気への暴露によって、または、化学気相蒸着法を使用した、前駆体化合物の分解によって、適用されてもよい。アンチスティクションコーティング(anti−stiction coating)は、さらに、絶縁表面のフッ素化、シラン化、シロキサン化(siloxidation)、または水素化におけるような、シャッタ表面の化学変換によって作成されてもよい。
【0163】
米国特許出願第11/251,035号明細書には、シャッタ組立体およびアクチュエータのための多くの有用な設計が記載されている。MEMSベースのシャッタディスプレイ内で使用するための適切なアクチュエータの1つのクラスは、ディスプレイ基板に対して横方向の、またはディスプレイ基板の平面内での、シャッタの動きを制御するための、コンプライアントアクチュエータビームを含む。そのようなシャッタ組立体の作動のために必要な電圧は、アクチュエータビームがよりコンプライアントになるにつれて、減少する。作動させられる動きの制御は、面外の動きに対して面内の動きが優先または促進されるように、ビームが形作られている場合に、さらに向上する。好ましい設計では、コンプライアントアクチュエータビームは、図12Cのビーム1102のような、ビームの幅よりも高さまたは厚さの方が大きいような、長方形の断面を有する。
【0164】
平面内の湾曲に対する、長い長方形ビームの剛性は、その平面内でのそのビームの最も薄い寸法の3乗に比例する。したがって、平面内の動きのための作動電圧を減らすには、コンプライアントビームの幅を可能な限り減らすことが関心事となる。ただし、図11および図12のパターニング技術を使用する場合、ビームの幅は、利用可能な(かつ経済的な)フォトリソグラフィ装置の分解能に制限される。15ナノメートルもの狭さの特徴を有するパターンをフォトレジスト内で画定するためのリソグラフィ装置が利用可能ではあるが、そのような装置は高価であり、1回の露光からパターニングすることが可能な面積は限られている。広いガラスのパネルにわたる経済的なフォトリソグラフィのためには、分解能の限界は、より一般的には、1ミクロンまたは2ミクロンである。
【0165】
図13A〜図13Dは、構築のさまざまな段階における、シャッタ組立体1300の等角投影図である。これらの図は、合わせて、広いガラスパネルのための、非常に狭いビームを、従来のリソグラフィ限界をはるかに下回る寸法で生成することが可能な、処理方法を示す。特に、図13A〜図13Dは、シャッタ組立体1300のコンプライアントビームが、犠牲材料で作られたモールド上の側壁特徴として形成されるプロセスを示す。図13A〜図13Dは、さらに、3次元モールドが、より複雑な3次元(すなわち、平坦でない)形状を有するシャッタ組立体1300を生成するために、どのように利用されてもよいかを示す。
【0166】
側壁ビームを有するシャッタ組立体1300を形成するプロセスは、図13Aに示すように、第1の犠牲材料1301の蒸着およびパターニングで開始される。第1の犠牲材料内で画定されるパターンは、シャッタのためのアンカーが内部に最終的に形成されるであろう、開口部またはビア1302を作成する。第1の犠牲材料1301の蒸着およびパターニングは、図7、図8、および図12に関連して説明した蒸着およびパターニングについての記載と、同様の概念であり、そして同様の材料を使用する。
【0167】
側壁ビームを形成するプロセスは、第2の犠牲材料1305の蒸着およびパターニングに継続される。図13Bは、第2の犠牲材料1305のパターニングの後で作成されるモールド1303の形状を示す。モールド1303は、以前に画定されたビア1302を有する第1の犠牲材料1301も含む。図13Bのモールド1303は、2つの別個の水平レベルを含む。モールド1303の、下の水平レベル1308は、第1の犠牲層1301の上面によって構築され、第2の犠牲層1305がエッチングによって除去された領域内において到達可能である。モールド1303の、上の水平レベル1310は、第2の犠牲層1305の上面によって構築される。図13Bに示すモールド1303は、さらに、実質的に垂直な側壁1309を含む。
【0168】
側壁ビームを形成するプロセスは、図13Cに示すように、犠牲モールド1303の露出表面のすべての上への、シャッタ材料の蒸着およびパターニングに継続される。シャッタ材料は、約2ミクロン未満の厚さを有するように蒸着される。一部の実装では、シャッタ材料は、約1.5ミクロン未満の厚さを有するように蒸着される。他の実装では、シャッタ材料は、約1.0ミクロン未満の厚さを有するように、また、約0.15ミクロンもの薄さに蒸着される。蒸着の後は、図13Cに示すように、シャッタ材料(図11に関して説明した複合シャッタであってもよい)がパターニングされる。フォトレジスト内に作られるパターンは、シャッタ1312の領域内、およびアンカー1314において、シャッタ材料が残るように設計される。
【0169】
異方性エッチングとして当業界で周知の、図13Cに示すステップにおいて使用されるエッチングプロセスのための、特定の装置および化学反応が、さらに選択される。シャッタ材料の異方性エッチングは、電圧ビアスが基板に、または基板に近接した電極に印加された、プラズマ環境内で実行される。(基板の表面に垂直な電場を有する)ビアスがかけられた基板により、基板にほぼ垂直な角度で基板に向かう、イオンの加速がもたらされる。そのような加速されたイオンは、エッチング化学物質とあいまって、基板に平行な方向に比較して、基板の平面に垂直な方向において、はるかに速い、エッチング速度をもたらす。フォトレジストによって保護されている領域内での、シャッタ材料のアンダーカットエッチングは、それにより、実質的になくなる。シャッタ材料は、さらに、加速されたイオンの軌道に実質的に平行な、モールド1303の側壁面1309に沿った、異方性エッチングから実質的に保護される。そのような保護された側壁シャッタ材料は、後で、シャッタ1312を支えるためのコンプライアントビーム1316を形成する。モールドの、上の水平面1310または下の水平面1308などの、その他の(フォトレジストで保護されていない)水平面に沿って、シャッタ材料は、エッチングによって完全に除去されている。
【0170】
側壁ビーム1316を形成するために使用される異方性エッチングは、基板の、または基板に近接した電極の、電気的ビアスのための設備が提供される限り、RFまたはDCプラズマエッチング装置で達成されることが可能である。RFプラズマエッチングの場合、励起回路の接地板から基板ホルダーを切断し、それにより、基板電位がプラズマ内で浮動となることを許可することによって、等価自己ビアスが得られてもよい。一実装では、炭素と水素の両方、および/または、炭素とフッ素の両方が、エッチングガス内の成分である、CHF3、C4F8、またはCHCl3などのエッチングガスを提供することが可能である。基板の電圧ビアスによって再び達成される、方向性プラズマと組み合わされた場合、自由にされたC、H、および/またはF原子は、側壁1309に移動してもよく、そこでそれらは、パッシブまたは保護の準ポリマーコーティングを構築してもよい。この準ポリマーコーティングは、さらに、側壁ビーム1316を、エッチングまたは化学的浸食から保護する。
【0171】
側壁ビームを形成するプロセスは、第2の犠牲層1305および第1の犠牲層1301の残りの除去によって完了し、その結果は、図13Dに示されている。モールド1303の側壁1309上に蒸着された材料は、コンプライアントビーム1316として残る。コンプライアントビーム1316は、アンカー1314をシャッタ1312に機械的に接続する。アンカーはアパーチャ層1325に接続されている。コンプライアントビーム1316は、高く、かつ狭い。モールド1303の表面から形成される、側壁ビーム1316の幅は、蒸着されたシャッタ材料の厚さと同様である。場合によっては、1316におけるビーム幅は、1312における水平シャッタ材料の厚さと同じであり、他の場合には、ビーム幅は、シャッタ材料の厚さの約1/2にすぎない。側壁ビーム1316の高さは、第2の犠牲材料1305の厚さによって、または言い換えると、図13Bに関連して説明したパターニングステップの間に作成される、モールド1303の深さによって、決定される。蒸着されるシャッタ材料の厚さが2ミクロン未満に選択される限り(多くの適用例では、0.2〜2.0ミクロンの範囲の厚さが好適である)、図13A〜図13Dに示した方法は、非常に狭いビームの生成に非常に適している。従来のフォトリソグラフィでは、図13A、図13B、および図13Cに示す、パターニングされる特徴は、はるかに大きな寸法に制限され、例えば、分離可能な最小の特徴は、2ミクロンまたは5ミクロン以上となる。
【0172】
図13Dは、高いアスペクト比の断面を有するコンプライアントビームをもたらす、上記のプロセスから形成された、シャッタ組立体1300の等角投影図を示す。第2の犠牲層の厚さが、例えば、シャッタ材料の厚さよりも4倍を超えて大きい限り、結果としてもたらされる、ビーム高さとビーム幅の比は、同様の、すなわち4倍を超えた比となる。
【0173】
上で説明していないが、図13Cに至るプロセスの一部として含まれる、任意選択のステップは、モールド1303の側壁に沿って形成されたビームを分離する、または切り離すための、側壁ビーム1316の等方性エッチングを含む。例えば、点1324におけるシャッタ材料は、等方性エッチングの使用を通して側壁から除去されている。等方性エッチングは、エッチング速度がすべての方向で同じであり、そのため、点1324などの領域内の側壁材料は保護されない。等方性エッチングは、ビアス電圧が基板に印加されない限り、一般的なプラズマエッチング装置で達成されてもよい。等方性エッチングは、さらに、湿式化学または気相エッチング技術を使用して達成されてもよい。点1324におけるビームの分離は、フォトレジストの供給、パターニング、およびエッチングという、別個のシーケンスを通して達成される。この場合のフォトレジストパターンは、等方性化学エッチングから側壁ビーム1316を保護し、しかし、点1324における側壁ビームは露出するように設計される。
【0174】
モールド1303の側壁1309上に蒸着されたシャッタ材料を保護するため、および、実質的に均一な断面の側壁ビーム1316を生成するために、いくつかの特定のプロセスガイドラインが使用されてもよい。例えば、図13Bにおいて、側壁1309は、できるだけ垂直に作られてもよい。側壁1309および/または露出表面における傾斜は、異方性エッチングの影響を受けやすくなる。垂直な側壁1309は、図13Bのパターニングステップでの、第2の犠牲材料1305のパターニングが、やはり異方性のやり方で実行される場合に生成されてもよい。第2の犠牲層1305のパターニングと組み合わせた、追加のフォトレジストコーティングまたはハードマスクの使用(図12Aに関する説明を参照)により、第2の犠牲材料1305の異方性エッチングにおいて、フォトレジストの過剰な損耗を心配することなしに、アグレッシブなプラズマおよび/または高い基板ビアスを使用することが可能になる。垂直な側壁1309は、さらに、紫外線露光中の焦点の深さの制御に注意が払われ、レジストの最終硬化中の過剰な収縮が回避される限り、光像形成性の(photoimageable)犠牲材料内で生成されてもよい。
【0175】
側壁ビームの処理中に役立つ可能性がある、別のプロセスガイドラインは、シャッタ材料の蒸着の順応性(conformality)である。モールド1303の表面は、それらの表面の、垂直または水平のいずれかの向きに関係なく、同様の厚さのシャッタ材料で覆われることが好ましい。そのような順応性は、化学気相蒸着法(CVD)を使用して蒸着する場合に達成されてもよい。特に、以下のコンフォーマル技術が使用されてもよい。プラズマ促進化学気相蒸着法(plasma enhanced chemical vapor deposition)(PECVD)、低圧化学気相蒸着法(low pressure chemical vapor deposition)(LPCVD)、および、原子層または自己限定層蒸着(atomic or self−limited layer deposition)(ALD)。上記のCVD技術では、ソース原子の方向性フラックスに表面を露出するのとは対照的に、薄膜の成長速度は、表面の反応速度によって制限されてもよい。そのようなコンフォーマル蒸着技術では、垂直面上に成長させられる材料の厚さは、好ましくは、水平面上に成長させられる材料の厚さの少なくとも50%である。あるいは、シャッタ材料は、無電界めっきによって溶液からコンフォーマルに蒸着されてもよく、または、めっきの前にすべての表面を均一にコーティングする、金属シード層が提供される限り、電気めっきされてもよい。
【0176】
図13Dに示すシャッタ組立体1300は、例えばシャッタ1312などの、基板表面に平行に蒸着される平坦な要素と、例えばコンプライアントビーム1316などの、基板表面に垂直に蒸着される要素とを有する。さらに、3次元の、折り畳まれた、または波形の外観を有するシャッタ組立体を、コンフォーマル蒸着および異方性エッチングの技術を使用して生成することも可能である。これにより、シャッタ1312はわずか0.5ミクロンの厚さの蒸着から構築されたにもかかわらず、適切な段ボール箱設計により、および/または、3次元接合表面を使用して、構造は非常に堅くかつ軽量に作られてもよい。
【0177】
シャッタ組立体1300を形成するためのプロセスの、別の有用な変形形態は、不均衡な応力を有するビームの形成を含む。例えば、コンプライアントビーム1316は、2つの異なる材料のラミネートから形成されてもよい。ラミネート内の応力状態は、ビームの自発的な曲げをもたらしてもよい。例えば、シャッタ組立体1300は、図1B内のロードビーム136および駆動ビーム146などの、別個のロードビームおよび駆動ビームを含んでもよい。第1および第2の犠牲層1301および1305などの、犠牲モールド材料の除去の後で、不均衡な応力を有する別個のコンプライアントビームは、それらが触れるまで、お互いに向けて曲がってもよい。ロードビームと駆動ビームとの間のそのような接触は、作動のために必要とされる電圧を減少させてもよい。
【0178】
ラミネートビームの形成は、不均衡な応力を有利にもたらしてもよい。例えば、ラミネートビームの一方の表面が引張り応力下にあり、もう一方の表面が圧縮応力下にある場合、ビームは応力を減少させる方向に湾曲し、圧縮表面が湾曲の外側に現れるようになる。不均衡応力は、場合によっては、通常は2つの異なる材料間の格子不整合が原因の応力である、成長応力から発生し、あるいは、結晶粒の柱状成長から発生する。他の場合には、不均衡応力は、材料がそれらの成長温度から冷却された後で、非対称な応力分布がラミネート内に引き起こされるような、2つの材料間の熱膨張計数の差から発生する。
【0179】
不均衡な応力を有するラミネートビームの一実施形態では、シャッタ材料は、アモルファスシリコンから、または、図11に関して説明したような、アモルファスシリコンとアルミニウムとの複合物から形成されてもよい。ただし、シャッタ組立体1300から犠牲材料が除去される前に、SiO2またはSi3N4などの誘電体材料の追加のコーティングが、ビーム1316の露出表面上に蒸着される。モールド材料1305とまだ接触しているビーム表面は、誘電体でコーティングされず、したがって、ラミネートの応力状態は不均衡になる。誘電体材料が、引張り応力の状態で蒸着された場合、または、シャッタ材料が、誘電体材料との界面において引張り応力の状態にある場合、犠牲材料1316の除去の後で、側壁ビームは曲がって、相互に接触する。ラミネート内での誘電体材料の使用は、電気的接触または短絡の形成なしでの、アクチュエータビーム間の機械的接触を確実にするために役立つ。
【0180】
側壁ビームのための上述の方法に加えて、幅が2ミクロンよりも十分に小さい、または実際的なフォトリソグラフィの限界よりも十分に小さい、コンプライアントビームを、シャッタ組立体内で生成するための他の方法が存在する。1つのそのような技術では、代わりに、モールド1303の上部1310および垂直な側面1309上にコンフォーマルなやり方でシャッタ材料が蒸着される場合に、薄い金属シード層のみについての側壁プロセスを使用することが可能である。シード層の異方性エッチングの後で、金属シード層を、より厚いシャッタ材料を電気めっきするための基礎として使用することが可能である。すべての表面にわたる、シャッタ材料のコンフォーマルな蒸着は、この場合は必要ではなく、モールド1303の側壁1309上への、シード層の電気的に連続した蒸着と、それに続く異方性エッチングのみが必要である。
【0181】
第3の犠牲層1402を利用する、狭いコンプライアントビームを形成するための別の方法を、図14Aに示す。この方法の第1のステップでは、第2の犠牲モールド材料1404が、層1401上に蒸着される。層1401は、導体層の一部であってもよく、または、第1の犠牲層であってもよい。次に、比較的広いトレンチ1403(幅はおそらく3〜5ミクロン)が、第2の犠牲モールド材料1404内にパターニングされる。次に、第3の犠牲材料1402が、第2の犠牲材料1404の上に蒸着される。第3の犠牲材料は、垂直面と水平面との両方を同様の厚さで覆うような、コンフォーマルなやり方で蒸着され、これは、トレンチの幅を狭くする効果を有する。図示されている例では、第3の犠牲材料が、1〜1.5ミクロンの範囲内の厚さを有して側壁上に蒸着される場合、残りのトレンチの幅は2ミクロン以下となる。第4に、シャッタ材料1406が、第3の犠牲材料1402によって形成される残りのトレンチ内に蒸着される。最後に、第2および第3の犠牲材料1402および1404の両方が、ウェットエッチングまたはプラズマエッチングのいずれかによって除去されて、狭い浮遊したビームが後に残される。
【0182】
第3の犠牲層1402を形成するために使用可能ないくつかの方法がある。犠牲層1402としてSiO2が使用される場合、SiO2は、プラズマ促進(plasma enhanced)または低圧化学気相蒸着法(low pressure chemical vapor deposition)によって蒸着されてもよい。あるいは、パリレンまたはパリレンCとしても知られる、ジパラキシリレン(di−para−xylylene)が、分子蒸発(molecular evaporation)によって、第3の、コンフォーマルな犠牲層1402として蒸着されてもよい。そして最後に、犠牲層1402は、無電界めっきによって溶液から蒸着されるか、または電気めっきされてもよい。めっきプロセスでは、金属シード層が、最初に、蒸発(evaporation)またはスパッタリングによって、モールドの露出面上に蒸着される。次に、より厚い犠牲金属コーティング(NiまたはCuなど)が、電着によって成長させられる。
【0183】
狭いビームの形成のための別の方法を、図14Bに示す。この場合、トレンチの形状の狭いモールドが、犠牲材料内にエッチングされる。エッチングされる際の、トレンチの幅は、フォトマスク上にプリントされるトレンチの幅よりも狭く、この狭小化は、レジスト処理の露光と現像ステップとの間で発生する、上を覆うフォトレジスト層内の形状の変化によって達成される。このプロセスでは、第1の犠牲層1408が、層1407上に蒸着されて硬化させられ、次に、比較的厚い(2ミクロン)フォトレジスト1410が、犠牲層1408の上に蒸着される。トレンチ1411が、フォトレジスト1410内で画定される。次に、ベーキングまたは硬化ステップの一部として、フォトレジストは、130℃を超える温度に加熱され、その温度において弛緩または流動し始める。最初にレジスト内に作られたフォトパターンの、切り立った側壁は、次に、崩壊する傾向となり、フォトレジストの端をお互いに向けて移動させて、より狭い寸法1412を有するギャップを形成する。次のステップでは、エッチングステップを使用して、フォトレジスト内のこの狭いパターン1412が犠牲材料1408に転写されて、トレンチ1414が作成され、そして、フォトレジストは除去される。第5に、犠牲材料内の狭いトレンチ1414は、シャッタ材料を使用して充填され、最後に、犠牲材料が除去されて、狭い浮遊したビームが露出される。
【0184】
狭いコンプライアントビームを形成するための別の方法は、ビーム材料の酸化に基づく薄化技術を含む。この方法では、第1に、十分な幅(例えば、3〜5ミクロン)のビームが、図11および図12に関して説明した直接的手法に従って、フォトパターニングされる。第2に、犠牲材料が除去されて、比較的広いビームが露出される。第2に、ビーム材料が、Si、Cu、Ni、Ti、またはTaなどの、被酸化性の材料から構成されている場合、次に、ビームは酸化され、それにより、その半分を超える体積が、シリコンまたは金属ではなく、酸化シリコンまたは金属酸化物によって占められるようになる。そして最後に、酸化材料がエッチングにより除去されて、元のビームよりもかなり狭い、金属ビームが露出される。そのような酸化のためには、炉内での熱酸化、高pH溶液との反応、および/または、電気化学槽内で実行されてもよいような、陽極酸化などの、いくつかの方法が利用可能である。
【0185】
狭いコンプライアントビームを形成するための別の方法は、ビーム材料の、制御された等方性エッチングを含む。この方法では、第1に、十分な幅(例えば、3〜5ミクロン)のビームが、図11および図12に関して説明した直接的手法に従って、フォトパターニングされる。ただし、この方法では、ビームのエッチングは2ステップで行われる。第1に、異方性エッチングが適用されて、シャッタ材料が層の下部に至るまでエッチングされ、ビームの両側上の領域が清浄される。次に、第2に、ビームを狭くする効果を有する、追加の等方性エッチングが適用される。均一な等方性エッチング速度を提供するように注意する必要があり、その理由は、このエッチングは、あらかじめ設定された時間間隔後の、エッチング媒体からの除去のみによって停止されるからである。不均一なエッチング速度は、ディスプレイ装置の対角線にわたっての、不均一なビーム幅をもたらす。
【0186】
狭いコンプライアントビームを形成するための別の方法は、上に記載した方法の薄化技術から得られるが、ビーム自体を形成するためではなく、狭いハードマスクを形成するために薄化技術を使用する。ハードマスクは、金属、酸化物、またはポリマーから構成されてもよい。ハードマスクは、従来のフォトリソグラフィの限界よりもかなり狭いビームおよびビーム幅を形成するために酸化またはエッチングされてもよい。ハードマスクがシャッタ材料の上に形成される場合、ハードマスクは、次に、シャッタ材料が続いて異方性エッチングを使用してエッチングされる際に、シャッタ材料の狭いビームを保護してもよい。
【0187】
図15は、代替のシャッタ組立体1500を示す。シャッタ組立体1500は、強度対厚さの比を向上するために、側壁ビームの方法が活用される構造の例である。シャッタ組立体1500は、基板1509上に構築される、アパーチャ層1501と、シャッタアンカー1503と、コンプライアントビーム1505と、シャッタ1507とを含む。図13Dに示すシャッタ組立体1300と比較すると、シャッタ1507は、平坦ではなく、むしろ、さらなる側壁構造1511が組み込まれている。
【0188】
これらの側壁構造1511は、図13A〜図13Dに関して説明した、コンプライアントビーム1505を形成するためのプロセスに非常に類似したプロセス内で形成されてもよい。このプロセスは、第1の犠牲層および第2の犠牲層の蒸着を含み、下面および壁面の両方を有するモールドを形成するための、両方の犠牲材料のパターニングを含む。次にモールドの下面および壁面上にシャッタ材料が蒸着され、その後、異方性エッチングを使用してパターニングされる。犠牲材料が除去された後で、シャッタ組立体1500などのシャッタ組立体がもたらされてもよい。
【0189】
側壁構造1511は、シャッタ1507と同じ材料から形成され、シャッタ1507の周囲のかなりの部分に沿ってシャッタに接続される。シャッタ1507は、したがって、基板1509の平面から離れる曲げに対する、その実効的な厚さが、蒸着されたシャッタ材料の厚さよりもかなり厚い、3次元の外観を有する。すなわち、シャッタ1507は、水平面および垂直側壁面の両方を備え、曲げに対する実効的な厚さは、単にシャッタの水平断面によって測定された厚さよりもかなり厚い。
【0190】
図16は、代替のシャッタ組立体1600を、断面で示す。シャッタ組立体1600は非常に狭いビーム1601を有するシャッタ組立体の別の例であり、この例では、コンプライアントビームは、従来のフォトグラフィの限界よりもかなり低い限界寸法を有するように形成されてもよい。コンプライアントビーム1601に加えて、シャッタ組立体1600は、基板1607上に製造される、シャッタアンカー1603と、シャッタ1605とを含む。図16は、さらに、シャッタ1605が、基板の平面から離れる曲げに対する剛性を向上するための側壁1608を含む、シャッタ組立体の例である。図16は、さらに、シャッタ1605が、コンプライアントビーム1601を製造するために使用される材料とは異なる材料から構成される、シャッタ組立体の例である。
【0191】
シャッタ組立体1600の形成のための方法は、次のように進められる。第1の犠牲層が、基板上に蒸着され、パターニングされる。次に、第1の犠牲材料の上に、シャッタ層材料1609が蒸着され、パターニングされる。このプロセスは、手順700のステップ745および750に関して説明したプロセスに類似しており、図11および図12A〜図12Dに関して詳細に述べた。次に、第2の犠牲層が、シャッタ層材料1609の上に蒸着され、パターニングされる。第2の犠牲材料は、下面および側壁面の両方を有するモールドを形成するようにパターニングされる。説明の目的のために、例示的モールドの水平面の位置を、図16内の点線1610で表している。多くの領域内で、第2の犠牲材料のパターニングの後は、犠牲モールドの下部は、シャッタ層材料1609を露出し、シャッタ層材料1609からなる。次に、ビーム材料1611が、モールドの下面および側壁面上に蒸着される。多くの領域内で、特に側壁の下部において、ビーム材料は、シャッタ層材料1609に接触し、シャッタ層材料1609に接合される。次に、ビーム材料1611またはシャッタ層材料1609のいずれかまたは両方を、特にそれらの材料がモールドの上面または下面のいずれかに沿って露出されている場所で、エッチングする能力を有してもよい、異方性エッチングが適用される。次に、第1および第2の犠牲材料が、エッチングステップを使用して除去され、シャッタ組立体1600などの、解放された構造が現れる。そして最後に、図11に示す誘電体コーティング1111などの、誘電体コーティングが適用されてもよい。
【0192】
シャッタ組立体1600は、他のシャッタ組立体1100または1300に対する利点を含む。シャッタ組立体1600は、シャッタ1605と、コンプライアントビーム1601とのそれぞれについて、異なる材料を使用することを可能にする。例えば、シャッタ1605は、透明な、かつ/または、可視光に対して吸収性の材料から構成されてもよく、コンプライアントビーム1601は、弾性があり、なおかつ割れに対する耐性がある材料から形成されてもよい。例えば、シャッタ1605は、金属材料から形成されてもよく、ビーム1601は、アモルファスまたは多結晶シリコンから、または二酸化シリコンから、または窒化シリコンから形成されてもよい。あるいは、例えば、シャッタ1605は、図4のアパーチャ材料に関して説明したような、層状材料から形成されてもよく、ビーム1601は、(例えば、電気めっきされた)金属材料から、あるいは、蒸着されたSi、SiO2、またはSiN4から形成されてもよい。導電性被覆層または金属付着層などの、いくつかの材料が、ビーム材料1611およびシャッタ層材料1609のいずれかまたは両方の構成要素として使用されてもよい。
【0193】
図17は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置100内に含めるのに適した、別の制御マトリクス1700からの構造の断面を示す。制御マトリクス1700は、基板1702上に構築された、トランジスタ518に類似した、反転スタガバックチャネルエッチング薄膜トランジスタ(inverted staggered back−channel etched thin film transistor)1701を含む。制御マトリクスは、さらに、シャッタ1703と、コンプライアントビーム1705と、駆動アンカー1707と、シャッタアンカー1708とを含む。制御マトリクスは、さらに、アパーチャ穴1709を含む。制御マトリクスは、次の層を含む。第1の導体層1711、第1の誘電体層1713、第1の半導体層1715、第2の導体層1717、第2の誘電体層1719、第3の導体層1721、およびシャッタ層1723。前に説明した制御マトリクス200および500とは対照的に、制御マトリクス1700は、アパーチャ層250またはアパーチャ層602などの、独立したアパーチャ層を含まない。制御マトリクス1700は、従って、制御マトリクス200または500よりも安価に製造されてもよい。
【0194】
制御マトリクス1700では、アパーチャ穴1709を画定する機能は、第2の導体層1717内に形成されるパターンによって達成される。第2の導体層1717は、アパーチャ穴の領域内を除く、シャッタ組立体の大部分の下に、一面に覆うやり方で残ることを許可される。第2の導体層は、反射器としても働くいくつかの金属から形成されてもよい。例えば領域1725および1727において、第2の導体金属から反射された光は、バックライトに戻ってもよく、それによりバックライトの効率を向上させてもよい。
【0195】
制御マトリクス1700内では、薄膜トランジスタ1701と駆動アンカー1707との間の電気的接続は、第2の導体層1717によって構築される。第1の導体層1711とシャッタアンカー1708との間の電気的接続は、第3の導体層1721を使用して形成されたストラップによって作られる。図17に示す実施形態のためには、ビア531などの、M1−M2ビアは必要なく、ビア533などの、Ap−M1ビアも必要ない。
【0196】
シャッタ組立体の別の可能な実施形態(再び、独立したアパーチャ層は使用されない)では、シャッタアンカー1707などのシャッタアンカーは、第1の導体層1711の上に構築され、第1の導体層1711に電気的に接続されてもよい。その場合、第1の導体層は、光を再循環させてバックライト内に戻すための反射層としても使用される。この実施形態では、トランジスタのドレインをシャッタアンカーに電気的に接続するために、図10Aに示すビア531に類似した、M1−M2ビアを提供することが有用である。
【0197】
制御マトリクス1700の別の変形形態では、好ましくは下にある基板の屈折率よりも大きな屈折率を有する、独立した誘電体層が、第1の導体層1711と基板との間に置かれてもよい。そのような間にはさまれた誘電体層は、基板の下から、または基板を通して、制御マトリクス1700に当たる光の、光反射率を向上させてもよい。
【0198】
制御マトリクス1700の別の変形形態では、独立したアパーチャ層が、制御マトリクス1700と基板との間に置かれて、独立した誘電体層によって制御マトリクス1700から電気的に絶縁されてもよい。独立したアパーチャ層は、図4に関して説明した材料から形成されてもよく、アパーチャ穴1709などのアパーチャ穴を画定するようにパターニングされてもよい。独立したアパーチャ層は、光を最大に再循環させてバックライト内に戻すために選択された材料から構築されてもよい。ただし、この実施形態では、制御マトリクス1700とアパーチャ層との間に、ビアまたはその他の電気的接続は何も提供されない。移動するシャッタ1703と、独立したアパーチャ層との間の容量結合を避けるために、移動するシャッタ1703と、アパーチャ層との間に、電気的な遮蔽を提供することが有利な場合がある。そのような遮蔽は、第1の導体層1711または第2の導体層1717などの、制御マトリクスの層内にエッチングされるパターンによって実現されてもよい。それらの層は、移動するシャッタと同じ電位を保持するように、電気的に接続されてもよい。シャッタアンカー1707を含む、制御マトリクス1700の金属領域1725および1727は、光をバックライトに戻す反射器として、または制御マトリクス1700と、独立したアパーチャ層との間の電気的遮蔽として働くように配置される(独立したアパーチャ層は図示せず)。
【0199】
図18は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置100内に含めるのに適した、別の制御マトリクス1800からの構造の断面を示す。制御マトリクス1800は、基板1802上に構築された、トランジスタ518に類似した、反転スタガバックチャネルエッチング薄膜トランジスタ(inverted staggered back−channel etched thin film transistor)1801を含む。制御マトリクスは、さらに、シャッタ1803と、コンプライアントビーム1805と、シャッタアンカー1807と、浮遊したアパーチャ層1808とを含む。制御マトリクスは、さらに、アパーチャ穴1809を含む。制御マトリクスは、次の層を含む。第1の導体層1811、第1の誘電体層1813、第1の半導体層1815、第2の導体層1817、第2の誘電体層1819、第3の導体層1821、およびシャッタ層1823。前に説明した制御マトリクス200および500とは対照的に、制御マトリクス1800では、アパーチャ層1808は、トランジスタ1801およびシャッタ1803の下ではなく、それらの両方の上に、それらの両方の後で製造される。
【0200】
浮遊したアパーチャ1808は、シャッタ組立体の製造に使用された、ステップ745、750、および755に類似したプロセスステップによって製造されてもよい。特に、ステップ750などの処理ステップは、シャッタ層1823の蒸着およびパターニングのために使用されてもよい。次に、第2の犠牲層(図18には示していない)が、シャッタ層1823の上に蒸着され、アパーチャアンカー1825などの、ビアを形成するためにパターニングされる。次に、第2の犠牲層の上にアパーチャ材料が蒸着され、パターニングされる。アパーチャ層1808のために選択される材料は、図4Aおよび図4Bに関してそれぞれ説明した、層401または層452のために選択される材料に類似していてもよい。ただし、制御マトリクス1800の実施形態については、複合物452内の層内の光学層の順序は、層464などの吸収層が最初に蒸着され、続いて、金属反射層462が蒸着され、次に、2つの屈折層460および458が蒸着されるように、逆にされてもよい。アパーチャ層1808のパターニングの後は、両方の犠牲層が除去されて、図18に示すような、浮遊した構造が現れる。
【0201】
固定されたディスプレイパッケージ内でディスプレイの解像度を増加させることが関心事となることがよくあり、または、ディスプレイの形成において使用される、1インチ当たりのピクセル数を増加させることが関心事となることがよくある。したがって、制御マトリクスを構築するために必要とされる面積を減らすことが関心事となる。多くの場合、図8Hまたは図10Aに示す2つまたは3つの特徴を、縮小された面積を有する1つの構造内に組み合わせることによって、ピクセル領域は減らされてもよい。図19Aは、アパーチャ層1902と、第1の導体層1906と、シャッタ層1915との間の電気的接触を同時に作る、基板1901上に構築された、スタックビア1900内の、そのような組み合わされた構造を示す。スタックビア1900は、本質的に、Ap−M1ビア533と、シャッタアンカー539(図10Aを参照)とを組み合わせて、1つの構造にしたものである。スタックビア1900は、さらに、第1の誘電体層1904と、第2の誘電体層1908と、第3の誘電体層1914と、シャッタ層1915とを含む。スタックビア1900の形成のためのプロセスは、次のとおりである。最初に、図10B〜図10Dに関して説明した、Ap−M1ビア533のためのものと同じ、プロセスステップとマスキングステップとが使用される。ただし、手順700のステップ735においては、スタックビア1900の真上にビア開口部が作成されるように、マスクパターンが適用される。第3の誘電体層1914および第2の誘電体層1908の両方は、このステップにおいて、第1の導体層に至るまでエッチングされる。ステップ735におけるビアの開口部は、ステップ710において第1の誘電体層内に開けられたビアよりも大きくなければならない。次に、第3の導体層が蒸着され、スタックビア1900の領域内では除去される。次に、手順700のステップ745〜760を含む、シャッタ組立体の形成のためのステップが行われる。ステップ745では、シャッタ材料1915が第1の導体層1906まで到達して電気的接触を作ることが可能なように、ビアまたはアンカー穴が、スタックビア1900の領域内の以前のビア開口部に位置合わせされる。
【0202】
上に示した例から明らかなように、ビア要素のその他の組み合わせが、制御マトリクス内で可能である。例えば、シャッタ層807を、第1の導体層606と、第2の導体層612とに同時に接続する、別のスタックビアを形成するために、(図10Aに示す)M1−M2ビア531と(図8Hに示す)駆動アンカー535との組み合わせが作成されてもよい。同様に、アパーチャ層602と、第1の導体層606と、第2の導体層612との間の同時接続を作成するために、M1−M2ビア531が、Ap−M1ビア533(いずれも図10A内)と組み合わされてもよい。
【0203】
多くの場合、手順700からマスキングステップをなくすことによってコストを節約することが関心事となる。各マスキングステップは、フォトレジストの蒸着と、フォトパターニングステップと、エッチングステップと、レジストの除去とを含む。図19Bは、一部のビア接続が、いかにして、ストラップ接続1950によって作られることが可能かを示す。ストラップ接続1950は、ストラップ1952によって電気的に接続された、トランジスタ518などの一般的な薄膜トランジスタと、アンカー539などのシャッタアンカーとを含む。トランジスタ518およびアンカー539は、図6および図10A内でそれらの構造について示された層をすべて含む。電気的ストラップ1952は、図6に示す第3の導体材料616に類似した、第3の導体材料1953からなる。電気的ストラップ1952の形成のためのステップは、次のように進められる。トランジスタ518の形成のため、およびシャッタアンカー539のためのプロセスと同じプロセスが、ステップ730まですべて行われるが、ただし、ステップ710において通常使用されるフォトマスクが省かれる点は異なる。ステップ745において、第3の誘電体層1954を貫通してビアがパターニングされ、第2の導体層1956およびアパーチャ層1958の両方が露出されるまですべてエッチングされる。次に、第3の導体層1953が、第2の導体層1956とアパーチャ層1958との間の電気的接続が構築されるように、蒸着され、パターニングされる。次に、シャッタ形成の通常のプロセスが、ステップ745〜760に従って行われる。シャッタアンカーのためのビアは、ストラップ1952が接触を行うのと同じ点において、アパーチャ層1958まで開けられる。
【0204】
電気的ストラップが、図10Aに示すビア構造の多くの代わりとなってもよい、いくつかのその他の可能性がある。それぞれの場合に、電気的ストラップの使用によって、マスキングステップの使用が省かれてもよい。例えば、第3の導体層616から形成された電気的ストラップが、さらに、図10Aに示すM1−M2ビア531の代わりになるように使用されてもよい。この場合のストラップは、第1の導体層606を第3の導体層612に電気的に接続するために使用される。電気的ストラップは、さらに、図10Aに示すAp−M1ビア533の代わりになるように使用されてもよい。この場合のストラップは、第2の導体層612から、または第3の導体層616から形成されてもよい。この場合、ストラップは、第1の導体層606とアパーチャ層602との間の電気的接続を形成する。
【0205】
場合によっては、シャッタ層807さえも、第3の導体層616に取って代わり、電気的ストラップとして使用されてもよい。場合によっては、シャッタ層807は、第2の導体層612の代わりとなることによって、代替の相互接続ラインとして働いてもよい。これらの場合のうちのいくつかにおいて、犠牲層805と組み合わせてパターニングされるシャッタ層807は、エアブリッジでもあるストラップを形成してもよい。シャッタ層807および関連するアンカーは、エアブリッジとして、ビア531などのM1−M2ビアの代わりとなってもよい。エアブリッジは、制御マトリクスの2つの電気的構成要素を接続するために使用されてもよい。例えば、図5B/5Cにおいて、エアブリッジは、大域的作動相互接続514と、トランジスタ518のソースとを接続してもよい。これらの電気的信号を、M1−M2ビア531を使用して、第1の導体層606を通して送る代わりに、信号は、シャッタアンカーを使用して、シャッタ層807を通して送られエアブリッジが形成されてもよい。M1−M2ビアの必要をなくすことにより、フォトマスクの回数の減少と、製造コストの削減が達成される。
【0206】
ディスプレイ組立体
図20は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置100内に含めるのに適した、別の制御マトリクス2000の断面を示す。制御マトリクス2000は、基板2004上に構築された、シャッタ組立体2001と、組立体スペーサ2003とを含む。制御マトリクスは、次の層を含む。第1の導体層2005、第1の誘電体層2007、第2の導体層2009、シャッタ層2011、および組立体スペーサ2003。制御マトリクス2000は、ピクセル内に薄膜トランジスタを有さない、パッシブマトリクスアレイとして動作させられてもよい。
【0207】
動作時、シャッタ組立体130、202、504、1312、2001などのシャッタ組立体は、カバープレートによって、環境から有利に保護される。カバープレート(図示せず)と基板2004との間の空間は、真空によって、空気によって、または潤滑流体によって満たされてもよい。基板2004とカバープレートとの間の間隔は、スペーサ2003などの、機械的スペーサの使用によって維持される。スペーサ2003は、好適には、高さ4〜40ミクロン、幅5〜20ミクロンである。
【0208】
組立体スペーサ2003は、好ましくは、ポリマー材料から形成される。スペーサのための製造シーケンスは、次のように進められてもよい。手順700内のステップが、制御マトリクスの形成まで、すなわち、ステップ740まで行われてもよい。ステップ745において、犠牲層が蒸着され、パターニングされる。組立体スペーサの形成のための準備として、下にある基板にスペーサが取り付けられるであろう位置において、犠牲層内にビアがパターニングされる。ステップ750において、図12A〜図12Dまたは図13A〜図13Dに関して説明したように、シャッタ層2011が蒸着され、パターニングされる。次に、組立体スペーサ2003のための材料が、シャッタ層2011の上に蒸着され、パターニングされる。組立体スペーサのための材料は、犠牲層内にこの目的のために作られたビアを通して基板に接触する。最後に、ステップ745において蒸着された、犠牲層が除去される。
【0209】
組立体スペーサ2003の構築のための好ましいポリマーは、犠牲層805、1113、または1305などの、犠牲層を除去するために使用される解放プロセスに対して耐性を有するポリマーである。犠牲層の除去のために、酸素プラズマ除去が使用される場合、組立体スペーサ2003のための適切なポリマーは、ポリ(イミド−シロキサン)コポリマー(PISX)、ポリヘドラルオリゴシルセスキオキサン(POSS)−シロキサンコポリマー、フェニルホスフィン酸化物含有ポリ(アリーレンエーテルベンゾオキサゾール)、ポリ(アリーレンエーテルベンゾオキサゾール)、ポリ(アリーレンエーテル1,3,4−オキサジアゾール)、およびポリ(アリーレンエーテルベンズイミダゾール)である。これらのポリマー材料は、フォトレジストおよび/または金属を使用してコーティングし、続いてそのコーティングを、リソグラフィでエッチングマスクにパターニングすることによって、パターニングされてもよい。スペーサポリマーのエッチングが、次に、塩素、フッ素、および酸素の混合物をプラズマが含む、プラズマエッチング内で達成されてもよい。場合によっては、選択されたポリマーの光活性を有する変種が準備されてもよく、それに対しては、エッチングマスクは必要とされない。
【0210】
代替の実施形態では、組立体スペーサ2003は、犠牲材料から作られたモールド内に、電気めっきまたは無電界めっきされた、金属からなってもよい。
【0211】
図21は、ディスプレイ組立体2100の断面像を示す。ディスプレイ組立体2100は、バックライト2101と、拡散体2103と、輝度強化膜2105と、MEMS基板2107と、カバープレート2109とを含む。MEMS基板2107は、アパーチャ層2111と、制御マトリクス(図示せず)と、シャッタ組立体2113のアレイとを含む。MEMS基板2107は、MEMS側2115および裏側2117と呼ばれる2つの側を有する。ディスプレイ組立体2100の構成は、MEMSアップ構成と呼ばれる。MEMSアップ構成は、MEMS基板のMEMS側2115が、バックライトの反対側に配置されていることを意味する。MEMSアップ構成では、MEMS基板2107のMEMS側2115が、見る人に面し、MEMS基板の裏側2117が、そのバックライト2101に面する。ディスプレイ組立体2100のアパーチャ層2111は、反射アパーチャとも呼ばれる。反射アパーチャは、アパーチャ層の表面のうちの少なくとも一方が反射面であるアパーチャとして画定される。そのような反射面の構築の例は、図4に関連して示した。
【0212】
ディスプレイ組立体2100のカバープレート2109は、ブラックマトリクス2119を含む。ブラックマトリクスは、環境光を吸収するように設計される。吸収しない場合、そこからの反射によって、ディスプレイのコントラストが劣化する可能性がある。ディスプレイ組立体2100は、MEMS基板2107とカバープレート2109との間の間隔を維持する働きをする、組立体スペーサ2121を含む。ディスプレイ組立体2100のバックライト2101は、ランプ2123を含む。
【0213】
MEMSアップ構成と呼ばれる、ディスプレイ組立体2100では、反射アパーチャ2111層は、アパーチャの反射面が、基板2107に面し、したがってバックライトにも面するように構築される。この構成では、米国特許出願第11/218,690号明細書に記載されているように、バックライトから入り、開いているアパーチャを通して出ない光は、反射されてバックライト内に戻され、そこで再循環のために利用できるようになる。図4Aのアパーチャ層401、および図4Bの複合アパーチャ層452は、ディスプレイ組立体2100内での使用に適した、反射アパーチャ2111の例である。アパーチャ層401は、銀またはアルミニウムなどの反射材料から構成されてもよい。アパーチャ452は、基板453を通して当たる光を反射するために配置された、1つの反射面を有する。基板402または基板453が、ディスプレイ組立体2100のMEMS基板2107などの、MEMSアップ構成に組み立てられる場合、バックライトからアパーチャ401または452上に当たる光は、再循環させられてバックライト内に戻されてもよい。
【0214】
制御マトリクス1700は、ディスプレイ組立体2100内での使用に適した、反射アパーチャ層の別の例を提供する。制御マトリクス1700の金属領域1725および1727は、基板1702内に光を反射して戻すように配置される。基板1702が、ディスプレイ組立体2100のMEMS基板2107などの、MEMSアップ構成に組み立てられる場合、光の再循環が発生する。
【0215】
制御マトリクス1800の浮遊したアパーチャ層1808は、ディスプレイ組立体2100内での使用に適した、反射アパーチャ層の別の例を提供する。基板1802に面した反射面を備えている場合、浮遊したアパーチャ層1808は、基板1802内に光を反射して戻す。基板1802が、ディスプレイ組立体2100のMEMS基板2107などの、MEMSアップ構成に組み立てられる場合、光の再循環が発生する。
【0216】
ディスプレイをMEMSアップ構成に組み立て、反射アパーチャを使用する場合、見る人に向けて配置されるアパーチャの表面が、吸収性材料で作られていれば、さらに有用である。例えば、複合アパーチャ452の層464は、基板453とは反対の方向454から当たる光を吸収するように設計される。ディスプレイ組立体2100のMEMSアップ構成では、バックライトとは反対の方向からの、そのような光は、環境光と呼ばれる。複合アパーチャ層452またはアパーチャ2111の、環境の方を向いた面上に、吸収性材料を提供することにより、ディスプレイのコントラストが向上させられてもよい。
【0217】
図22は、ディスプレイ組立体2200の断面像を示す。ディスプレイ組立体2200は、バックライト2201と、拡散体2203と、輝度強化膜2205と、アパーチャプレート2207と、MEMS基板2209とを含む。MEMS基板2209は、アパーチャ層2211と、制御マトリクス(図示せず)と、シャッタ組立体2213のアレイとを含む。ディスプレイ組立体2200内で、アパーチャプレート2207は、MEMS基板2209とバックライト2201との間に配置される。MEMS基板2209は、MEMS側2215および裏側2217と呼ばれる2つの側を有する。ディスプレイ組立体2200の構成は、MEMSダウン構成と呼ばれる。MEMSダウン構成は、MEMS基板2209のMEMS側2215が、バックライトの方に(そして、見る人とは反対の方に)向けられることを意味する。
【0218】
ディスプレイ組立体2200のバックライト2201は、ランプ2223を含む。
【0219】
アパーチャプレート2207は、反射アパーチャとも呼ばれる、アパーチャ層2219を含む。バックライトから入り、開いているアパーチャを通して出ない光は、反射アパーチャ2219によって反射されてバックライト内に戻され、そこで再循環のために利用できるようになる。図4Aのアパーチャ層401、および図4Bの複合アパーチャ層452は、ディスプレイ組立体2200内での使用に適した、反射アパーチャ2219の例である。ただし、反射アパーチャ2219は、MEMS基板2209とは別個の、アパーチャプレート2207上に製造されるため、より広範な材料が、反射アパーチャ2219の製造のために利用可能となる。スリーエムコーポレーション(3M Corporation)から販売されているビキュイティ(Vikuiti(登録商標))エンハンスドスペキュラーリフレクターフィルム(Enhanced Specular Reflector film)のような、厚い反射膜は、アパーチャプレート2207上へのラミネーションの後で、反射アパーチャ2219として働いてもよい。
【0220】
MEMSダウン構成と呼ばれる、ディスプレイ組立体2200の一実施形態では、アパーチャ層2211は、一方の側は当たる光を反射するように意図され、もう一方の側は当たる光を吸収するように意図された、複合アパーチャとして設計される。好ましい実施形態では、ディスプレイ組立体2200のアパーチャ層2211は、吸収アパーチャとして設計される。吸収アパーチャは、両方の面が、当たる光を吸収するように設計されたアパーチャとして画定される。MEMSダウン構成のいずれの実施形態でも、アパーチャ層2211は、アパーチャ2211の吸収面がMEMS基板2209に面するように構築され、したがって、アパーチャ2211の吸収面は、さらに、バックライト2201から離れる方を向き、そして見る人の方を向く。この構成では、環境光は、アパーチャ層2211によって実質的に吸収される。
【0221】
ディスプレイ組立体2200の実施の際、アパーチャプレート2207は、反射された光を再循環のためにバックライトに戻すように配置された、反射アパーチャ2219を有するように製造される。MEMS基板2209上に構築され、シャッタ組立体2213と基板2209との間に配置される、アパーチャ層2211は、異なる機能を実行する。アパーチャ層2211は、名目上は閉じられたシャッタからのオフアングル光(off−angle light)が見る人の方に漏れるのを妨げ、そしてアパーチャ層2211は、環境光を吸収するように設計され、いずれの場合も、ディスプレイのコントラストを向上させる。
【0222】
図4Aのアパーチャ層401は、ディスプレイ組立体2200内での使用に適した、吸収アパーチャ2211の例である。アパーチャ層401を、ディスプレイ組立体2200内のアパーチャ2211のために使用する場合、ディスプレイのコントラストを向上させるために、(図4Aに関して説明したように)吸収性材料が層401のために選択される。
【0223】
図4Bの複合アパーチャ452に類似した、複合アパーチャ層も、アパーチャ層2211として使用されてもよい。ただし、ディスプレイ組立体2200のMEMSダウン構成内のアパーチャ層2211として配置される場合、複合アパーチャ層452の層の順序は、逆にされることが好ましい。そのような逆にされた順序では、吸収層464が基板453に直接接するように配置され、続いて、金属反射層462と、2つの屈折層460および458とが配置される。
【0224】
制御マトリクス1700も、MEMSダウン構成内に配置されてもよい。制御マトリクス1700を、ディスプレイ組立体2200内で使用する場合、ディスプレイのコントラストを向上するために、吸収性材料が、層1717のために選択される。
【0225】
そして最後に、図18の制御マトリクス1800が、ディスプレイ組立体2200内などの、MEMSダウン構成内に配置されてもよい。ただし、制御マトリクス1800を、MEMSダウン構成内で使用する場合は、アパーチャプレート2207は全体的に除去することが好ましい場合がある。制御マトリクス1800は、浮遊したアパーチャ層1808を含む。浮遊したアパーチャ層1808は、一方は基板1802に面し、一方は基板の反対側に面した、2つの表面を有する。MEMSダウン構成内に配置される場合、浮遊したアパーチャ層1808の、基板1802に面した表面は、吸収性材料でできていることが好ましく、浮遊したアパーチャ1808の、基板の反対側に面した表面は、反射性材料で、または材料の反射性の組み合わせでできていることが好ましい。
【0226】
本発明は、その精神または本質的特性から逸脱することなく、他の特定の形態内で実施されてもよい。前述の実施形態は、したがって、本発明を限定するものではなく、すべての点で例示的であると見なされるべきである。
【技術分野】
【0001】
一般に、本発明は、画像ディスプレイの分野に関し、特に、MEMSベースのディスプレイおよびその製造に関する。
【背景技術】
【0002】
機械的光変調器から構築されたディスプレイは、液晶技術に基づくディスプレイの、魅力的な代替選択肢である。機械的光変調器は、映像コンテンツを、良好な視野角と、広範なカラーおよびグレースケールとを伴って表示するために十分高速である。機械的光変調器は、投写型ディスプレイの適用例において成功を収めてきた。
【発明の概要】
【発明が解決しようとする課題】
【0003】
機械的光変調器を使用するバックライト付きディスプレイが、輝度と低電力との十分に魅力的な組み合わせであることはまだ示されていない。高速で、明るく、低電力の、機械的に作動させられるディスプレイが、当業界で必要とされている。特に、画像品質の改良と、電力消費の削減とのために、高速に、かつ低電圧で駆動されることが可能な、機械的に作動させられるディスプレイが必要とされている。
【0004】
さらに、液晶ディスプレイの製造を中心として、かなり大規模な製造事業が発展している。しかし、一般的なMEMS製造技術は、多くの場合、液晶ディスプレイ業界によって、液晶ディスプレイの制御に使用される薄膜構成要素の製造において使用されるプロセスと互換性がない。ディスプレイ製造業界においてすでに投資された資本を利用するために、液晶ディスプレイの製造のために使用されるプロセスと互換性のあるMEMSベースのディスプレイの製造方法が、当業界で必要とされている。
【課題を解決するための手段】
【0005】
一態様では、本発明は、機械的ビームによって基板の上で支持されたシャッタを組み込んだ、MEMSベースの光変調器内で利用される、アクチュエータを製造するための方法に関する。特に、本方法は、基板上にモールドを形成するステップを含み、ここで、モールドは、下水平面と、上水平面と、壁とを含む。ビーム材料が、次に、モールドの下水平面上と壁上とに蒸着される。次に、モールドの下水平面上に蒸着されたビーム材料が、例えば、異方性エッチングによって除去され、モールドの壁上に蒸着されたビーム材料の大部分は、そのまま残されて、コンプライアントビームを形成する。
【0006】
シャッタが、コンプライアントビームに結合されて形成される。一実装では、コンプライアントビームとシャッタ材料とは、同じ材料から、1ステップ内で形成される。代替の実装では、ビーム材料は、シャッタ材料とは異なる。シャッタは、モールドの上水平面上に形成される。シャッタ材料および/またはビーム材料は、例えば、アモルファスシリコン、および金属を含む、材料の複合物を含んでもよい。複合物の形成は、例えば、複合物内の材料のさまざまな層の、異なる膨張係数に起因して、結果として得られるビーム上に不均衡な応力をもたらしてもよい。
【0007】
ビーム材料は、一実施形態では、さらに、基板上に配置されたアンカーに、機械的および電気的にビームを結合する。ビーム材料は、例えば、約2ミクロン未満の厚さに蒸着されてもよい。さまざまな実施形態において、ビーム材料は、約1.5ミクロン未満の厚さに蒸着され、またはさらに、約1μm未満の厚さに蒸着される。コンプライアントビームおよびシャッタが形成された後で、モールドが除去されて、シャッタおよびコンプライアントビームは自由に動くことができるようになる。
【0008】
一実施形態では、モールドの下水平面は、第1の犠牲層の上部から形成される。モールドの壁は、第2の犠牲層から形成されてもよく、下水平面に対して実質的に垂直である。モールドの除去は、一実施形態では、犠牲層のうちの一方または両方の除去を含む。
【0009】
別の態様では、本発明は、薄いアクチュエータビームを有する空間光変調器に関する。薄いアクチュエータビームは、コンプライアンスの増加をもたらし、結果として、作動のために必要とされる電力はより少なくなる。一実施形態では、アクチュエータビームは、シャッタを基板上で浮遊させる。アクチュエータビームはコンプライアントであり、約2ミクロン未満の、基板の平面に平行な寸法による、断面の厚さを有する。他の実施形態では、断面の厚さは、約1.5ミクロン未満、または約1.0ミクロン未満である。
【0010】
さらなる態様では、本発明は、ディスプレイを製造する方法に関する。本方法は、誘電体材料の層を、実質的に透明な基板の上に直接蒸着するステップと、それに続いて、金属の層を、誘電体材料の上に直接蒸着するステップとを含む。複数のアパーチャが、金属の層内に形成される。本方法は、制御マトリクスを、金属層の上に形成し、そして、複数の光変調シャッタ組立体を、制御マトリクスの上に形成して、制御マトリクスと電気的に接続するステップを含む。
【0011】
制御マトリクスは、複数のシャッタ組立体の光変調機能を制御する。制御マトリクスは、一実施形態では、複数の薄膜構成要素を含む。特に、薄膜構成要素は、トランジスタまたはダイオードの形態のスイッチであってもよい。
【0012】
別の態様では、本発明は、第1の誘電体層と、金属の層との間に、第2の誘電体層が蒸着される、ディスプレイ装置を製造する類似した方法に関する。一実施形態では、第2の誘電体材料は、第1の誘電体材料の屈折率よりも低い屈折率を有する。
【0013】
さらに別の態様では、本発明は、高反射率層が、実質的に透明なガラス基板上に蒸着される、ディスプレイ装置を製造する方法に関する。本方法は、さらに、複数のアパーチャを、高反射率層内に形成するステップを含む。絶縁層が、高反射率層の上に直接蒸着され、それに続いて、複数の薄膜構成要素が、絶縁層の上に形成される。次に、本方法は、薄膜構成要素が、複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを形成するように、複数の光変調シャッタ組立体を、複数の薄膜構成要素の上に、複数の薄膜構成要素と電気的に接続するように形成するステップを含む。
【0014】
一実施形態では、高反射率層は、90%を超える反射率を有する。高反射率層は、例えば、少なくとも1つの金属、および少なくとも1つの誘電体の、複合層から形成されてもよい。あるいは、高反射率層は、高密度に蒸着された金属から形成されてもよい。さまざまな実施形態で、金属は、スパッタ法によって、またはイオンアシスト蒸着法(ion assisted evaporation process)によって蒸着される。
【0015】
一実施形態では、本方法は、さらに、薄膜構成要素が形成される前に、絶縁層内に、複数のビアホールを形成するステップを含む。薄膜構成要素は、形成された場合、ビアホールにおいて、高反射率層に電気的に接続される。
【0016】
別の態様では、本発明は、透明基板上に、高反射率層の代わりに、遮光層が蒸着される、類似した製造方法に関する。遮光層は、さまざまな実装において、高反射性であってもよく、光吸収性であってもよく、またはその他の方法で光をブロックしてもよい。一実施形態では、遮光層は、遮光層の一方の側に衝突する光を吸収し、遮光層の反対の側に衝突する光を反射する。
【0017】
追加の態様では、本発明は、複数の薄膜構成要素を形成し、複数の光変調シャッタ組立体を、薄膜構成要素の上に形成することによって、ディスプレイ装置を製造する方法に関する。光変調シャッタ組立体は、アモルファスシリコンの層をエッチングして、光を変調するための組立体内に含まれる移動可能なシャッタの少なくとも一部を形成することによって、部分的に形成される。
【図面の簡単な説明】
【0018】
【図1A】本発明の例示的実施形態による、ディスプレイ装置の等角投影図である。
【図1B】図1Aのディスプレイ装置内への組み込みに適した、例示的シャッタ組立体の図である。
【図2A】本発明の例示的実施形態による、図1のディスプレイ装置のシャッタ組立体の制御に適した、制御マトリクスの概略図である。
【図2B】本発明の例示的実施形態による、図2Aの制御マトリクスと、図1Bのシャッタ組立体とを組み込んだ、ピクセルのアレイの等角投影図である。
【図3A】本発明の例示的実施形態による、図2Bの制御マトリクスの構築段階の等角投影図である。
【図3B】本発明の例示的実施形態による、図2Bの制御マトリクスの構築段階の等角投影図である。
【図4A】本発明の例示的実施形態による、図2Bの構築における断面図である。
【図4B】本発明の例示的実施形態による、図2Bの構築における断面図である。
【図5A】本発明の例示的実施形態による、図1のディスプレイ装置のシャッタ組立体の制御に適した、制御マトリクスの概略図である。
【図5B】本発明の例示的実施形態による、図5Aからの制御マトリクスの平面図レイアウトである。
【図5C】本発明の例示的実施形態による、図5Aからの制御マトリクスの平面図レイアウトである。
【図6】本発明の例示的実施形態による、図5Bに示す制御マトリクス内のトランジスタの断面図である。
【図7】本発明の例示的実施形態による、図5Bに示す制御マトリクスを製造する方法のフローチャートである。
【図8A】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8B】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8C】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8D】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8E】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8F】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8G】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図8H】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図9A】本発明の例示的実施形態による、図5Bの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図9B】本発明の例示的実施形態による、図5Bの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図9C】本発明の例示的実施形態による、図5Bの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図10A】本発明の例示的実施形態による、図5Cの制御マトリクスの構築の段階の断面図である。
【図10B】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図10C】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図10D】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図10E】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図10F】本発明の例示的実施形態による、図5Cの制御マトリクスの構築段階の断面図である。
【図11】本発明の例示的実施形態による、図5Cの制御マトリクス内で使用するための、複合シャッタ組立体の詳細断面である。
【図12A】本発明の例示的実施形態による、図11に示す複合シャッタ組立体の構築段階の断面図である。
【図12B】本発明の例示的実施形態による、図11に示す複合シャッタ組立体の構築段階の断面図である。
【図12C】本発明の例示的実施形態による、図11に示す複合シャッタ組立体の構築段階の断面図である。
【図12D】本発明の例示的実施形態による、図11に示す複合シャッタ組立体の構築段階の断面図である。
【図13A】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図13B】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図13C】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図13D】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図14A】本発明の例示的実施形態による、狭いビームの形成のための代替の方法の断面図である。
【図14B】本発明の例示的実施形態による、狭いビームの形成のための代替の方法の断面図である。
【図15】本発明の例示的実施形態による、強度を向上するための側壁構造を有するシャッタ組立体の等角投影図である。
【図16】本発明の例示的実施形態による、シャッタとアクチュエータビームとが異なる材料からなるシャッタ組立体の断面図である。
【図17】本発明の例示的実施形態による、シャッタ組立体、アパーチャ、および関連する制御マトリクスのための、代替の薄膜構造の断面図である。
【図18】本発明の例示的実施形態による、シャッタ組立体、アパーチャ、および関連する制御マトリクスのための、代替の薄膜構造の断面図である。
【図19A】本発明の例示的実施形態による、図5Cなどの制御マトリクス内で使用するための、代替のビア構造の断面図である。
【図19B】本発明の例示的実施形態による、図5Cなどの制御マトリクス内で使用するための、代替のビア構造の断面図である。
【図20】本発明の例示的実施形態による、シャッタ組立体と組立体スペーサとを含む、代替の薄膜構造の断面図である。
【図21】本発明の例示的実施形態による、MEMSアップ構成に構築されたディスプレイの組立図である。
【図22】本発明の例示的実施形態による、MEMSダウン構成に構築されたディスプレイの組立図である。
【発明を実施するための形態】
【0019】
上述の説明は、以下の図面を参照した、本発明の以下の詳細な説明から、より容易に理解されるであろう。
本発明の全体的な理解を提供するために、ここで、画像を表示するための装置、および画像を表示するための装置を製造するための方法を含む、特定の例示的実施形態を説明する。ただし、本明細書に記載される装置および方法は、扱われる適用例にとって適切なように適合および修正されてもよいということと、本明細書に記載される装置および方法は、他の適切な適用例の中で使用されてもよいということと、そのような他の追加および修正は、本明細書の範囲を逸脱するものではないということが、当業者によって理解されるであろう。
【0020】
図1Aは、本発明の例示的実施形態による、ディスプレイ装置100の等角投影図である。ディスプレイ装置100は、複数の光変調器、特に、行および列内に配置された複数のシャッタ組立体102a〜102d(一般に「シャッタ組立体102」)を含む。ディスプレイ装置100内で、シャッタ組立体102aおよび102dは、開状態になっており、光の通過を許可している。シャッタ組立体102bおよび102cは、閉状態になっており、光の通過を妨げている。ランプ105によって照射された場合に、シャッタ組立体102a〜102dの状態を選択的に設定することにより、ディスプレイ装置100は、投射型またはバックライト付きディスプレイで画像104を形成するために利用されることが可能である。別の実装では、装置100は、装置の前方からもたらされる環境光の反射によって画像を形成してもよい。
【0021】
ディスプレイ装置100内で、各シャッタ組立体102は、画像104内のピクセル106に対応している。他の実装では、ディスプレイ装置100は、複数のシャッタ組立体を利用して、画像104内のピクセル106を形成してもよい。例えば、ディスプレイ装置100は、例えば、赤と緑と青、赤と緑と青と白、または青緑と赤紫と黄などの、3つ以上の色固有シャッタ組立体102を含んでもよい。特定のピクセル106に対応する色固有シャッタ組立体102のうちの1つ以上を選択的に開くことによって、ディスプレイ装置100は、画像104内にカラーピクセル106を生成することが可能である。別の例では、ディスプレイ装置100は、画像104内にグレースケールを提供するために、ピクセル106につき2つ以上のシャッタ組立体102を含む。画像に関しては、「ピクセル」は、画像の解像度によって画定される最小の画素に対応する。ディスプレイ装置100の構造部品に関しては、用語「ピクセル」は、画像の1つのピクセルを形成する光を変調するために使用される、機械的および電気的構成要素の組み合わせを意味する。
【0022】
各シャッタ組立体102は、シャッタ108と、アパーチャ109とを含む。画像104内のピクセル106を明るくするためには、シャッタ108は、見る人に向けて光がアパーチャ109を通過することを許可するように配置される。ピクセル106を点灯されていないままにするためには、シャッタ108は、アパーチャ109を通した光の通過を妨げるように配置される。アパーチャ109は、各シャッタ組立体102内に、反射性または光吸収性材料を貫通してパターニングされた、開口部によって画定される。
【0023】
ディスプレイ装置は、さらに、シャッタの移動を制御するための、基板とシャッタ組立体とに接続された制御マトリクスを含む。制御マトリクスは、ピクセルの行につき少なくとも1つの書き込み許可相互接続110(「走査ライン相互接続」とも呼ばれる)と、ピクセルの各列について1つのデータ相互接続112と、すべてのピクセルに、または少なくとも、ディスプレイ装置100内の複数列および複数行の両方からのピクセルに、共通電圧を提供する、1つの共通相互接続114とを含む、一連の電気的相互接続(例えば、相互接続110、112、および114)を含む。適切な電圧(「書き込み許可電圧、Vwe」)の印加に応えて、所与のピクセル行についての書き込み許可相互接続110は、行内のピクセルを、新しいシャッタ移動指示を受け入れるように準備させる。データ相互接続112は、新しい移動指示を、データ電圧パルスの形式で伝達する。データ相互接続112に印加されるデータ電圧パルスは、一部の実装では、シャッタの静電的な移動に直接寄与する。他の実装では、データ電圧パルスは、シャッタ組立体102への、通常はデータ電圧よりも大きさが大きい別個の作動電圧の印加を制御する、例えばトランジスタまたはその他の非線形回路素子などのスイッチを制御する。これらの作動電圧の印加は、次に、シャッタ108の静電的に駆動された移動をもたらす。
【0024】
図1Bは、図1Aのディスプレイ装置100内への組み込みに適した、例示的シャッタ組立体130の図である。シャッタ組立体130は、アクチュエータ134に結合されたシャッタ132を含む。アクチュエータ134は、2005年10月14日出願の米国特許出願第11/251,035号明細書に記載されているような、2つの別個のコンプライアント電極ビームアクチュエータ135(「アクチュエータ135」)から形成される。シャッタ132は、一方の側が、アクチュエータ135に結合されている。アクチュエータ135は、シャッタ132を、表面133に実質的に平行な移動平面内で、表面133の上を横方向に移動させる。シャッタ132の反対側は、アクチュエータ134によって及ぼされた力に対向する復元力を提供する、スプリング137に結合されている。
【0025】
各アクチュエータ135は、シャッタ132をロードアンカー138に接続する、コンプライアントロードビーム136を含む。ロードアンカー138はコンプライアントロードビーム136とともに、シャッタ132を表面133のすぐ近くに浮遊したままに保つ、機械的支持として働く。表面には、光の通過を許すための1つまたは複数のアパーチャ穴141が含まれる。ロードアンカー138は、物理的には、コンプライアントロードビーム136とシャッタ132とを表面133に接続し、電気的には、ロードビーム136をビアス電圧に、場合によっては、接地に接続する。
【0026】
基板が、シリコンなどの、不透明なものである場合、基板204を貫通して穴のアレイをエッチングすることによって、アパーチャ穴141が基板内に形成される。基板204が、ガラスまたはプラスチックなどの、透明なものである場合、処理シーケンスの第1のステップは、基板上に遮光層を蒸着するステップと、遮光層をエッチングして穴のアレイ141にするステップとを含む。アパーチャ穴141は、一般に、円形、楕円形、多角形、蛇行形状、または不規則な形であってもよい。
【0027】
各アクチュエータ135は、さらに、各ロードビーム136に隣接して配置されたコンプライアント駆動ビーム146を含む。駆動ビーム146は、一方の端において、駆動ビーム146間で共有される駆動ビームアンカー148に結合される。各駆動ビーム146のもう一方の端は、自由に動くことができる。各駆動ビーム146は、駆動ビーム146の自由端およびロードビーム136の固定端の近くで、駆動ビーム146がロードビーム136に最も近くなるように、湾曲している。
【0028】
動作時、シャッタ組立体130を組み込んだディスプレイ装置は、駆動ビームアンカー148を介して、駆動ビーム146に、電位を印加する。第2の電位が、ロードビーム136に印加されてもよい。結果としてもたらされる、駆動ビーム146とロードビーム136との間の電位差は、駆動ビーム146の自由端を、ロードビーム136の固定端の方へ引き、そして、ロードビーム136のシャッタ端を、駆動ビーム146の固定端の方へ引き、それにより、シャッタ132を、駆動アンカー148の方へ横方向に駆動する。コンプライアント部材136はスプリングとして働き、それにより、ビーム136と146との電位間の電圧が除去された場合に、ロードビーム136は、ロードビーム136内に蓄積された応力を解放しながら、シャッタ132をその初期位置に押し戻す。
【0029】
シャッタ組立体130などのシャッタ組立体は、電圧が除去された後でシャッタをその静止位置に戻すための、スプリングなどの、受動的復元力を組み込んでいる。米国特許出願第11/251,035号明細書および米国特許出願第11/326,696号明細書に記載されているような、ならびに、図5に示されているような、その他のシャッタ組立体は、「開」および「閉」アクチュエータという2つの組と、「開」および「閉」電極という別個の組とを、シャッタを開または閉状態のいずれかに移すために組み込んでいる。
【0030】
米国特許出願第11/251,035号明細書および米国特許出願第11/326,696号明細書には、適切なグレースケールを有する画像(多くの場合、動画)を生成するために、シャッタおよびアパーチャのアレイを、制御マトリクスを介して制御することが可能な、さまざまな方法が記載されている。場合によっては、制御は、ディスプレイの周辺部で駆動回路に接続された、行および列の相互接続の、パッシブマトリクスアレイを使用して達成されてもよい。他の場合には、ディスプレイの速度、グレースケール、および/または電力損失性能を向上するために、アレイの各ピクセル内に、スイッチングおよび/またはデータ蓄積要素を含めることが適切である(いわゆる、アクティブマトリクス)。
【0031】
図2Aは、ピクセルのアレイ240(「アレイ240」)をアドレス指定するために、ディスプレイ装置100内に含めるのに適した、アクティブ制御マトリクス200の概念図である。各ピクセル201は、アクチュエータ203によって制御される、図1Bのシャッタ組立体130などの、弾性シャッタ組立体202を含む。各ピクセルは、さらに、アパーチャ穴254を含む、アパーチャ層250を含む。シャッタ組立体202などのシャッタ組立体、およびその変形形態の、さらなる電気的および機械的説明は、米国特許出願第11/251,035号明細書および米国特許出願第11/326,696号明細書の中に見出すことができる。
【0032】
制御マトリクス200は、シャッタ組立体202が上に形成される基板204の表面上に、拡散された、または薄膜蒸着された電気回路として製造される。制御マトリクス200は、制御マトリクス200内のピクセル201の各行についての、走査ライン相互接続206と、制御マトリクス200内のピクセル201の各列についての、データ相互接続208とを含む。各走査ライン相互接続206は、書き込み許可電圧源207を、ピクセル201の対応する行内のピクセル201に電気的に接続する。各データ相互接続208は、データ電圧源(「Vdソース」)209を、ピクセル201の対応する列内のピクセル201に電気的に接続する。制御マトリクス200内で、データ電圧Vdは、シャッタ組立体202の作動のために必要なエネルギーの大部分を提供する。したがって、データ電圧源209は、作動電圧源としても働く。
【0033】
図2Bは、制御マトリクス200を含む、ピクセルのアレイ240の部分の等角投影図である。図2Aおよび図2Bを参照すると、ピクセルのアレイ240内の、各ピクセル201について、または各シャッタ組立体について、制御マトリクス200は、トランジスタ210とキャパシタ212とを含む。各トランジスタ210のゲートは、ピクセル201が配置されているアレイ240内の行の走査ライン相互接続206に電気的に接続される。各トランジスタ210のソースは、その対応するデータ相互接続208に電気的に接続される。各シャッタ組立体のアクチュエータ203は、2つの電極を含む。各トランジスタ210のドレインは、対応するキャパシタ212の一方の電極と、対応するアクチュエータ203の電極のうちの一方とに、並列に、電気的に接続される。キャパシタ212のもう一方の電極と、シャッタ組立体202内のアクチュエータ203のもう一方の電極とは、共通または接地電位に接続される。
【0034】
動作時、画像を形成するために、制御マトリクス200は、各走査ライン相互接続206にVweを次々に印加することによって、アレイ240内の各行を順に書き込み許可する。書き込み許可された行については、行内のピクセル201のトランジスタ210のゲートへのVweの印加により、データ相互接続208を通りトランジスタを通る電流の流れが、シャッタ組立体202のアクチュエータ203に電位を印加することが許可される。行が書き込み許可されている間、データ電圧Vdが、データ相続接続208に選択的に印加される。アナロググレースケールを提供する実装においては、各データ相互接続208に印加されるデータ電圧は、書き込み許可走査ライン相互接続206とデータ相互接続208との交点に配置されたピクセル201の所望される輝度に関連して、変化させられる。ディジタル制御方式を提供する実装においては、データ電圧は、相対的に低い大きさの電圧(すなわち、接地付近の電圧)であるように、あるいは、Vat(作動しきい値電圧)を満たすかまたは超過するように選択される。データ相互接続208へのVatの印加に応えて、対応するシャッタ組立体202内のアクチュエータ203が作動して、そのシャッタ組立体202内のシャッタを開く。データ相互接続208に印加された電圧は、制御マトリクス200が行にVweを印加するのを停止した後も、ピクセル201のキャパシタ212内に蓄積されたままになる。したがって、シャッタ組立体202が作動するための十分に長い時間、行上の電圧Vweを保持して待つ必要はなく、そのような作動は、書き込み許可電圧が行から除去された後で進行することが可能である。行内のキャパシタ212内の電圧は、ビデオフレーム全体が書き込まれるまで、そして一部の実装においては、新しいデータが行に書き込まれるまで、実質的に蓄積されたままになる。
【0035】
アレイ240のピクセル201は、基板204上に形成される。アレイには、アレイ240内の各ピクセル201のための一組のアパーチャ穴254を含む、基板上に配置されるアパーチャ層250が含まれる。アパーチャ穴254は、各ピクセル内のシャッタ組立体202と位置合わせされる。
【0036】
代替のシャッタ組立体実装では、シャッタ組立体は、アクチュエータと合わせて、双安定にされてもよい。すなわち、シャッタは、少なくとも2つの平衡位置(例えば、開または閉)に、いずれの位置にそれらを保つためにも、電力はほとんどまたはまったく必要なしに、存在してもよい。より詳細には、シャッタ組立体は、機械的に双安定であってもよい。シャッタ組立体のシャッタが所定の位置に設定されたら、その位置を維持するために、電気的エネルギーまたは保持電圧は必要とされない。シャッタ組立体の物理要素上の機械的応力が、シャッタを所定の位置に保持してもよい。
【0037】
シャッタ組立体は、アクチュエータと合わせて、さらに、電気的に双安定にされてもよい。電気的に双安定なシャッタ組立体においては、シャッタ組立体の作動電圧未満の電圧範囲が存在し、閉じられたアクチュエータ(シャッタは開または閉のいずれか)にこの電圧が印加された場合、たとえ対向する力がシャッタ上に働かされたとしても、アクチュエータは閉じられたままに、そしてシャッタは所定の位置に保持される。対向する力は、スプリングによって働かされてもよく、または、対向する力は、「開」または「閉」アクチュエータなどの、対向するアクチュエータによって働かされてもよい。
【0038】
一般化されたプロセスフロー
図3Aおよび図3Bは、本発明の例示的実施形態による、アレイ240のピクセル201の製造のための一般化されたプロセスフローの第1の部分を示す。第1のステップでは、図3Aに示すように、透明基板204上にアパーチャ層250が蒸着されて、パターニングされる。第2のステップでは、図3Bに示すように、薄膜スイッチまたはトランジスタ210のアレイを含む、制御マトリクスが、キャパシタ212と、走査ライン相互接続206またはデータ相互接続208などの相互接続とともに、アパーチャ層250の上に製造される。図3Bに示すトランジスタ210を製造するために使用されるプロセスは、液晶ディスプレイ内で使用するためのアクティブマトリクスアレイを製造するための、当業界で周知のプロセスのうちの代表的なものであってもよい。最後のステップにおいて(その結果を図2Bに示す)、微小電子機械(またはMEMS)シャッタ組立体が、薄膜スイッチのアレイの上に形成される。
【0039】
1つの単純な実装では、アパーチャ層250は、間にはさまれた誘電体層によって、制御マトリクスから電気的に絶縁される。アパーチャ層250は、その上に製造されるアクティブマトリクスとプロセス互換である薄膜材料からなってもよい(ただし、そのアクティブマトリクスに電気的に接続される必要はない)。アパーチャ穴254は、一般に、円形、楕円形、多角形、蛇行形状、または不規則な形であってもよい。一部の実装では、第2のステップ(制御マトリクスの形成)の製造シーケンスは、スイッチ、トランジスタ、またはキャパシタをいずれも含む必要はなく、その代わりに、誘電体層によって分離された行および列相互接続の格子を生成する。そのような制御マトリクスは、例えば、電界放出陰極ルミネセンスディスプレイの製造に関して当業界で周知のように、パッシブマトリクスとも呼ばれる。
【0040】
ディスプレイの他の実装では、図17に関して説明するように、独立したアパーチャ層が、シーケンスの第1のステップとして製造される必要はない。当業界で一般に知られているように、アパーチャ穴は、その代わりに、アクティブマトリクスまたはパッシブマトリクスの製造において使用されるのと同じ薄膜材料を使用し、そして、同じ処理ステップを使用して、ガラス基板上に直接製造されてもよい。アパーチャ穴の形成に対応するには、マスク設計またはピクセルレイアウトのみを変更する必要がある。
【0041】
別の実装では、図18に関して説明するように、アパーチャ層は、処理シーケンスの最後のステップとして製造される。アパーチャ層は、基板に堅く取り付けられるが、シャッタ組立体の自由な平行移動運動のための空間を下に残しながら、シャッタ組立体の上に概して浮遊させられる。
【0042】
アパーチャ層
図4Aは、製造シーケンスの第1ステップで生成されうるアパーチャ層250(図3A)のための、1つのアパーチャ層構造400を示す。アパーチャ層構造400は、ガラス基板402上に単一の薄膜として蒸着された、アパーチャ層401を含む。アパーチャ層401は、アパーチャ層401内に一連のアパーチャ穴403を生成するためにエッチングされている。アパーチャ層401を、その上に製造される回路から絶縁するために、誘電体層404が、アパーチャ層401の上に蒸着されている。アパーチャ層401の、エッチングされた端は、上を覆う誘電体層404のひび割れの確率を減らすために、意図的に傾斜を付けられている。
【0043】
アパーチャ層401は、バックライトから見る人への光の通過を妨げるように設計される。遮光アパーチャ層として使用するための適切な材料としては、以下に限定されるものではないが、Al、Cr、Au、Ag、Cu、Ni、Ta、Ti、Nd、Nb、W、Moなどの金属、および/またはその合金が挙げられる。30nmを超える厚さに蒸着される場合、そのような材料は、光の透過を妨げるのに効果的である。蒸着は、蒸発(evaporation)、スパッタリング、または化学気相蒸着法によって達成されてもよい。
【0044】
多くの実装において、アパーチャ層401は、光を吸収する機能を有することが好ましい。ほとんどの金属膜は、光の一定の割合を吸収し、残りを反射する。一部の適用例では、ディスプレイのコントラストを向上するために、アパーチャ層401に当たる環境光の反射を回避することが望ましい。そのような適用例では、アパーチャ層401は、「ブラックマトリクス」と呼ばれてもよい。光の吸収において効果的な、すなわち、ブラックマトリクス内に使用するための、いくつかの金属合金としては、以下に限定されるものではないが、MoCr、MoW、MoTi、MoTa、TiW、およびTiCrが挙げられる。上記の合金から、またはNiおよびCrなどの単純金属から形成された、粗面を有する金属膜も、光の吸収において効果的な可能性がある。そのような膜は、高いガス圧力(20ミリトール(mtorr)を超えるスパッタ雰囲気)内でのスパッタ蒸着によって生成されてもよい。粗い金属膜は、さらに、液体スプレーまたはプラズマスプレーの適用による金属粒子の散布と、それに続く、熱シンタリングステップとによって形成されてもよい。誘電体層404などの、誘電体層が、次に、金属粒子の剥離または剥落を防止するために追加される。
【0045】
アモルファスまたは多結晶のSi、Ge、CdTe、InGaAsなどの半導体材料、コロイド黒鉛(炭素)、ならびに、SiGeなどの合金も、光の吸収において効果的である。これらの材料は、薄膜を通したいかなる光の透過も防止するために、500nmを超える厚さを有する膜内に蒸着されてもよい。以下に限定されるものではないが、CuO、NiO、Cr2O3、AgO、SnO、ZnO、TiO、Ta2O5、MoO3、CrN、TiN、またはTaNを含む、金属酸化物または窒化物も、光の吸収において効果的な場合がある。これらの酸化物または窒化物の吸収は、酸化物が非化学量論的なやり方−しばしば、スパッタリングまたは蒸発(evaporation)による−で調整または蒸着される場合、特に、蒸着プロセスによって格子内の酸素の不足がもたらされる場合に、向上する。半導体の場合と同様に、金属酸化物は、膜を通した光の透過を防止するために、500nmを超える厚さに蒸着されるべきである。
【0046】
サーメットと呼ばれる、材料群も、光の吸収において効果的である。サーメットは、通常、酸化物または窒化物の母体内に、小さな金属粒子が浮遊させられた、複合材料である。例としては、Cr2O3母体内のCr粒子、またはSiO2母体内のCr粒子が挙げられる。母体内で浮遊させられるその他の金属粒子は、Ni、Ti、Au、Ag、Mo、Nb、および炭素であってもよい。その他の母体材料としては、TiO2、Ta2O5、Al2O3、およびSi3N4が挙げられる。
【0047】
適切な薄膜材料間での光の相殺的干渉を利用して、多層吸収構造を作成することが可能である。代表的な実装としては、酸化物または窒化物の部分反射層(partially reflecting layer)を、適切な反射率の金属とともに使用することが挙げられる。酸化物は、例えば、CrO2、TiO2、Al2O3、またはSiO2などの金属酸化物、あるいは、Si3N4のような窒化物であってもよく、金属は、Cr、Mo、Al、Ta、Tiなどの適切な金属であってもよい。一実装では、基板から入る光の吸収のために、金属酸化物の、10〜500nmの範囲の薄層が、最初に、基板402の表面上に蒸着され、それに続いて、10〜500nmの厚さの金属層が蒸着される。別の実装では、基板と反対の方向から入る光の吸収のために、金属層が最初に蒸着され、続いて、金属酸化物が蒸着される。両方の場合に、2層スタックの吸収率は、酸化物層の厚さが、0.55ミクロンの4分の1を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最適化されてもよい。
【0048】
別の実装では、金属層が基板上に蒸着され、それに続いて、計算された厚さの適切な酸化物層が蒸着される。次に、薄い金属が部分反射のみを行うように、金属の薄層が、酸化物の上に蒸着される(0.02ミクロン未満の厚さ)。金属層からの部分反射は、基板金属層からの反射と相殺的に干渉し、それにより、ブラックマトリクス効果を発生させる。吸収は、酸化物層の厚さが、0.55ミクロンの4分の1を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最大化される。
【0049】
図4Bは、第2のアパーチャ層構造450の例示的実施形態である。第2のアパーチャ層構造450は、反射性である一方の側と、光吸収性であるもう一方の側とを有する、アパーチャ層452を含む。2005年9月2日出願の米国特許出願第11/218,690号明細書に記載されているように、アパーチャ層の1つの表面が、金属などの、反射性材料で作られている場合、アパーチャ層は、光学的効率を増加させるために、透過させられなかった光を再循環させて、取り付けられたバックライト内に戻す、鏡面として働いてもよい。そのような反射は、金属が蒸着される場合、スパッタリングを介してまたはイオンアシスト蒸着法(ion assisted evaporation)によって達成されるように、高密度で滑らかな薄膜を生成するような方法で強化されてもよい。強化された反射率を有する金属膜としては、Ag、Au、およびアルミニウムが挙げられる。
【0050】
アパーチャ層452は、基板453上に蒸着される複合構造から形成される。図4Bのアパーチャ層452は、アパーチャ層452の上面454上に当たる光を吸収し、アパーチャ層452の下部456に入射する光、すなわち、基板453を透過した後の光を、反射するように設計される。アパーチャ層452は、高屈折率層458と、低屈折率層460と、金属反射層462と、吸収層464という、4つの層を含む。アパーチャ層452は、アパーチャ穴466を形成するためにエッチングされ、誘電体層468で覆われる。異なる屈折率を有する屈折層458と460との結合によって、部分反射面(partially reflecting surfaces)の組がもたらされることを、当業者は認識するであろう。これらの部分反射面のうちの少なくとも2つの間の間隔を制御することによって、光学干渉により、膜スタックの反射率を強化することが可能である。多層膜は、広い波長帯域にわたって、または、例えば、バックライトから放射される波長に一致する波長などの、離散的な個別波長数において、高い反射率を提供するように設計されてもよい。
【0051】
高屈折率層458の候補となる薄膜としては、以下に限定されるものではないが、TiO2、HfO2、Ta2O5、Nb2O5、Cr2O3、Sc2O3、Bi2O3、In2O3、およびAl2O3が挙げられる。低屈折率層460の候補となる薄膜としては、SiO2、Si3N4、MgF2、CaF2、およびHfF4、ならびにダイヤモンド状炭素が挙げられる。これらの膜は、反応性スパッタリング、反応性蒸着法(reactive evaporation)、イオンアシスト蒸着法(ion−assisted evaporation)、イオンアシストイオンビームスパッタリング(ion−assisted ion beam sputtering)によって、または化学気相蒸着法によって、蒸着されてもよい。図4Bは、高屈折率層と低屈折率層との1つのペアのみを示している。これらの屈折層の複数のペアを順に蒸着することによって、反射率を向上することが可能であることを、当業者は理解するであろう。多くの場合、各屈折層(460および458)の厚さが、0.55ミクロンの4分の1を、層の屈折率によって割った値に実質的に等しいように選択された場合に、可視スペクトルに対する反射率は最大化されることが可能である。
【0052】
2つの屈折層458または460のうちのいずれか1つが、アパーチャ層456から除去されてもよく、それでもアパーチャ層452の反射率は、透明基板453の上に蒸着された単純な金属の反射率よりも実質的な程度まで向上する。金属層462と透明基板453との間に置かれる屈折層が、基板453の屈折率よりも小さな屈折率を有する限り、改良がもたらされてもよい。
【0053】
アパーチャ層452内の金属反射層462は、入射光を反射するだけでなく、光の透過を妨げるようにも働く。遮光アパーチャ層として使用するための、上に記載した金属膜および/または半導体材料のうちのいずれも、金属反射層のために利用されてもよい。
【0054】
吸収層464は、基板453の側の反対の側から到着する光の反射を防止するように働く。ブラックマトリクスとともに使用するための、上に記載した吸収性材料のうちのいずれも、アパーチャ層452の一番上の層として使用されてもよい。
【0055】
アパーチャ穴466を形成するために必要とされるエッチングプロセスは、RFまたはDCプラズマエッチング、イオンスパッタリング、または湿式化学エッチングを含んでもよい。
【0056】
アパーチャ層452の別の実装では、2層薄膜スタックが形成されてもよい。最初に、Ag、Au、またはAlなどの、高い反射率を有する金属膜が、表面上に蒸着される。次に、上に記載した吸収性ブラックマトリクス材料のうちの1つが、金属の上に蒸着される。
【0057】
図4Bに示す複合アパーチャ層内の層の順序が逆にされて、吸収層が基板の隣に位置し、反射膜スタックが基板と反対の側を向くようにされることが好ましい実装が存在する。そのような実装は、図22に関して説明する。
【0058】
複合アパーチャ層452の製造のための好ましい実施形態は、次のように進められる。第1に、高屈折率層458のために、厚さ54nm±3nmのTiO2の層が、O2の分圧内でのTiの反応性スパッタ蒸着によって蒸着される。次に、低屈折率層460のために、SiO2の91nm±5nmの膜が、O2の分圧内でのSiO2の反応性スパッタ蒸着によって蒸着される。次に、金属反射層462のために、滑らかなAlの100nm±5nmの膜が、高真空、非酸化環境内でのスパッタ蒸着によって蒸着される。次に、アパーチャ穴466を形成するために、3つの膜458、460、および462がパターニングされる。一般的なフォトレジストが、当業界で周知のように塗布され、次に、アパーチャ穴466のパターンを有するフォトマスクを通して紫外線露光される。フォトレジストは、次に、化学的に現像されて、エッチングマスクとなる。3つの膜のスタックのエッチングは、Arイオンを使用した、イオンビームミリングシステムを使用して実行され、それにより、それぞれの膜は順に除去されるが、フォトレジストはすべて除去されるわけではない。薄膜のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび/またはプラズマアッシングによって除去される。
【0059】
次に、吸収層464の第1の構成要素として、厚さ250nm±10nmのSi3N4の薄膜が、プラズマアシスト化学気相蒸着法(plasma assisted chemical vapor deposition)によって蒸着される。次に、吸収層464の第2の構成要素として、厚さ500nm±40nmのアモルファスシリコンの層が、プラズマアシスト化学気相蒸着法(plasma assisted chemical vapor deposition)によって蒸着される。これらの膜は、次に、上記と同様のフォトレジスト露光および現像ステップを使用してアパーチャ穴466を形成するために、同様のフォトマスクを使用してパターニングされる。Si3N4およびアモルファスシリコンのエッチングが、次に、反応性イオンエッチングによって実行される。最後に、50nm±4nmのAl2O3の膜が、原子層蒸着によって、一面に覆うやり方で蒸着される。
【0060】
制御マトリクス
別の実装では、アパーチャ層は、上位層内の制御マトリクスへの独自の電気的接続を有する、制御マトリクスの電気的構成要素のうちの1つとして利用されてもよい。図5A〜図5Cは、そのような総合設計を示す。
【0061】
図5Aは、ピクセルのアレイをアドレス指定するための、ディスプレイ装置100内に含めるのに適した、別の制御マトリクス500の概略図である。制御マトリクス500は、デュアルアクチュエータシャッタ組立体504(すなわち、シャッタ開およびシャッタ閉の両方のアクチュエータを有するシャッタ組立体)を含むピクセル502のアレイを制御する。図5Bは、ピクセル502のアレイからの、2つの隣接するピクセル502の部分の平面図レイアウトである。図5Bのレイアウトは、基板上でのピクセル502のアレイの並行製造のために、制御マトリクス500の電気的構成要素がピクセル502内でどのように配置されてもよいかの一例を提供する。図5Cは、図5Bと同じであり、ピクセル502の追加の特徴を付記している。図5B/5Cなどのレイアウトは、ピクセル502の機能層のそれぞれのためのフォトマスクを生成するために利用されてもよい。制御マトリクス500の構成要素は一連の機能層から構築され、フォトマスクは、各層のための配列されたパターンを、基板505全体にわたってプリントするために使用される。アレイ502内のピクセルは、それぞれが実質的に正方形の形状であり、ピッチ、すなわち、ピクセル間の反復距離は、180〜200ミクロンの範囲内である。図5Cは、図6、図7、図8、および図10に関して説明する、さまざまな電気的および機械的構成要素の一連の層の断面図のための基準として使用される、断面マーカAA’〜GG’を示す。
【0062】
説明の目的のために、図5B/5Cでは、導体層と、半導体層と、シャッタ層のみを詳細に示す。誘電体層内に切り込まれるビア、またはアパーチャ層内にパターニングされる穴などの、その他のパターニングされる特徴の位置は、記号の表示および/または点線によって示される。
【0063】
図5Aおよび図5Bを参照すると、制御マトリクス500は、制御マトリクス500内のピクセル502の各行について、走査ライン相互接続506を含む。制御マトリクス500は、さらに、制御マトリクス500内のピクセル502の各列について、1つのデータ開相互接続508aおよび1つのデータ閉相互接続508bという、2つのデータ相互接続を含む。制御マトリクス500は、さらに、事前充電相互接続510と、大域的作動相互接続514と、シャッタ共通相互接続515とを含む。これらの相互接続510、514、および515は、アレイ内の複数行および複数列内のピクセル502間で共有される。一実装(以下でより詳細に説明する実装)においては、相互接続510、514、および515は、制御マトリクス500内のすべてのピクセル502間で共有される。
【0064】
制御マトリクス内の各ピクセル502は、シャッタ開充電トランジスタ516と、シャッタ開放電トランジスタ518と、シャッタ開書き込み許可トランジスタ517と、データ蓄積キャパシタ519とを含む。制御マトリクス500内の各ピクセル502は、さらに、シャッタ閉充電トランジスタ520と、シャッタ閉放電トランジスタ522と、シャッタ閉書き込み許可トランジスタ527と、データ蓄積キャパシタ529とを含む。
【0065】
制御マトリクス内の各ピクセル502は、さまざまなビア構造を含み、それらは、図5B/5C内の対角線を有するボックスの記号によって示されている。制御マトリクス500は、いくつかのM1−M2ビア531(すなわち、第1の金属層M1を第2の金属層M2に接続するビア)と、Ap−M1ビア533(すなわち、アパーチャ層547を第1の金属層M1に接続するビア)と、2つの駆動アンカー535と、4つのコンプライアント駆動ビーム537と、4つのシャッタアンカー539と、4つのコンプライアントロードビーム541と、アパーチャ穴543と、シャッタ545とを含む。アパーチャ穴543は、点線によって示されている。
【0066】
2つの隣接するピクセル502の部分が、図5Bおよび図5Cに示されている。各ピクセル502について、シャッタ545は、左に移動することによって、アパーチャ穴543を覆い隠す。トランジスタ516、517、および518を含む、各ピクセルのシャッタ開作動電子回路は、各シャッタ組立体504のすぐ右に配置される(2つのピクセルは同等であるが、シャッタ開電子回路は、図5B/5C内では、最も左のシャッタ組立体504についてのみ含まれている)。トランジスタ520、522、および527を含む、各ピクセルのシャッタ閉電子回路は、各シャッタ組立体のすぐ左に配置される(再び、ピクセル502は同等であるが、シャッタ閉電子回路は、最も右のシャッタ組立体504についてのみ示されている)。
【0067】
所与のピクセル502について、コンプライアントロードビーム541は、シャッタ545を、4つのシャッタアンカー539に機械的に接続し、シャッタ545を、基板表面の上で浮遊させる。ロードビーム541の隣に配置される、コンプライアント駆動ビーム537は、駆動アンカー535に機械的に接続される。(シャッタ545の右に配置された)一方の組の駆動ビーム537は、駆動アンカーに機械的に接続され、そして、駆動アンカー535とM1−M2ビア531との両方によって、シャッタ開充電トランジスタ516のドレインに電気的に接続される。シャッタ545の右側にある駆動ビーム537とロードビーム541との間に、最小作動電圧よりも大きな電圧を印加することによって、シャッタ545は、開位置に、すなわちアパーチャ穴543から離れるように、移動させられてもよい。シャッタの右にある駆動ビーム537およびロードビーム541の組は、合わせて、シャッタ開アクチュエータを形成する。(各シャッタ545の左に配置された)もう一方の組の駆動ビーム537は、駆動アンカー535に機械的に接続され、そして、駆動アンカー535とM1−M2ビア531との両方によって、シャッタ閉充電トランジスタ520のドレインに電気的に接続される。シャッタ545の左側にある駆動ビーム537とロードビーム541との間に、最小作動電圧よりも大きな電圧をもたらすことによって、シャッタ545は、(図5B/5Cに示すような)閉位置に、すなわちアパーチャ穴543の上の位置に、移動させられてもよい。シャッタ545の左にある駆動ビーム537およびロードビーム541の組は、シャッタ閉アクチュエータを形成する。
【0068】
実施の際、制御マトリクス500は、a)アクチュエータの事前充電、b)ピクセルアドレス指定およびデータ蓄積、ならびにc)ピクセルの大域的作動という、別個の電気的機能を、独立に制御するために設計される。
【0069】
各フレームアドレス指定サイクルの最初に、制御マトリクス500は、事前充電相互接続510に電圧を印加する。事前充電相互接続510はシャッタ開およびシャッタ閉充電トランジスタ516および520のゲートとドレインとの両方に接続されているため、この電圧の印加は、これらのトランジスタ516および520の両方をオンにするように働く。事前充電相互接続510は、シャッタ545の作動のために必要とされる最小値を超える電圧まで、例えば、15ボルトを超える電圧まで、または、一部の実施形態では、30ボルトを超える電圧まで、パルス印加される。シャッタ開およびシャッタ閉アクチュエータのそれぞれのアクチュエータが充電された後は、事前充電相互接続510上の電圧は0に戻され、シャッタ開およびシャッタ閉トランジスタ516および520の両方は、次に、それらのオフ状態に戻る。シャッタ開およびシャッタ閉アクチュエータのそれぞれに提供された電荷は、それぞれのアクチュエータ上に蓄積されたままになり、その理由は、これらのアクチュエータに給電するトランジスタが、それらのオフ状態に戻っているからである。
【0070】
各行は、次に、走査ライン相互接続506上に書き込み許可電圧Vweを配置することによって、順に書き込み許可される。ピクセル502の特定の行が書き込み許可されている間、制御マトリクス500は、データ電圧を、制御マトリクス500内のピクセル502の各列に対応したデータ開相互接続508aまたはデータ閉相互接続508bのいずれかに印加する。書き込み許可される行についての走査ライン相互接続506へのVweの印加により、対応する走査ライン内のピクセル502の書き込み許可トランジスタ517および527の両方がオンになる。データ相互接続508aおよび508bに印加される電圧は、それにより、それぞれのピクセル502のデータ蓄積キャパシタ519および529上に蓄積されることが可能となる。一般に、正しい作動を確実にするために、データ電圧は、シャッタ組立体504につき1つの蓄積キャパシタ519または529のみに蓄積されることが許可される。
【0071】
制御マトリクス500においては、大域的作動相互接続514は、シャッタ開放電スイッチトランジスタ518およびシャッタ閉放電トランジスタ522の両方のソースに接続される。大域的作動相互接続514を、シャッタ共通相互接続515の電位よりも大幅に上の電位に維持することにより、キャパシタ519および529上にどれだけの電荷が蓄積されているかにかかわらず、放電スイッチトランジスタ518または522のうちのいずれもオンになることが防止される。制御マトリクス500における大域的作動は、大域的作動相互接続514を、シャッタ共通相互接続515の電位以下の電位にして、放電スイッチトランジスタ518または522が、いずれかのキャパシタ519または520上にデータ電圧が蓄積されているかどうかに従ってオンになることを可能にすることによって達成される。オン状態に切り換えられた場合、シャッタ開放電スイッチトランジスタ518またはシャッタ閉放電トランジスタ522は、それらのそれぞれのアクチュエータの一方または他方から電荷が流出することを許可する。例えば、シャッタ開放電トランジスタ518のみをオンにすることによって、シャッタ545の右の駆動ビーム537上に蓄積された電荷は、駆動アンカー535、M1−M2ビア531を通し、トランジスタ518を通して、そして、大域的作動相互接続514を通して流れ出る。結果として、最小作動電圧を超える電圧が、シャッタと、シャッタの左の駆動ビームとの間のみに残り、シャッタは左に、そして開位置に移動させられる。
【0072】
データ蓄積キャパシタ519および521に部分的電圧を印加することにより、大域的作動相互接続514がその作動電位にされている時間中に、放電スイッチトランジスタ518および522の部分的オンが可能となる。これにより、シャッタ組立体504上でアナログ電圧が作られて、アナロググレースケールを提供することが可能となる。
【0073】
図5B/5Cに示すレイアウトは、2つの隣接するピクセルの部分を含み、その間で、相互接続のいくつかは単独で割り当てられ、相互接続のいくつかは共通に共有される。これらのピクセルのそれぞれは、制御マトリクス500の1つの列に沿ったすべてのピクセル502を垂直に接続する、1つのデータ開相互接続508aと1つのデータ閉相互接続508bとを含む。図5B/5C内の2つの隣接するピクセル502は、さらに、制御マトリクス500の1つの行に沿ったすべてのピクセル502を水平に接続する、共通走査ライン相互接続506を共有する。2つの隣接するピクセルは、ただし、事前充電相互接続510と、大域的作動相互接続514とを、それらの間で共有する。列方向に沿って向けられた、これらの2つの相互接続は、2つのピクセル502のそれぞれの間に配置され、M1−M2ビア531を介した電気的接続を使用して、右と左の両方のピクセルに電圧信号を供給する。ディスプレイの周辺部(図示せず)において、複数の列からの事前充電相互接続ライン510および大域的作動相互接続ライン514は、それぞれ、他の事前充電相互接続ラインおよび他の大域的作動相互接続ラインに、さらに接続される。
【0074】
制御マトリクス500は、シャッタ共通相互接続515を含み、シャッタ共通相互接続515は、図5B/5Cのレイアウト内では、アパーチャ層547と呼ばれる独立した導体層によって構築される。アパーチャ層547は、図3Aおよび図3Bに示したように、制御マトリクス500の他のすべての層の下にある別個の層として製造される。好ましい実施形態では、アパーチャ層547は、導電性材料から製造される。アパーチャ層のパターニングされた外形は、アパーチャ穴543の位置を除き、図5B/5Cには示されていない。制御マトリクス500内で、アパーチャ層は、すべての行およびすべての列内のすべてのシャッタ545間の共通の電気的接続を、シャッタアンカー539を使って行うために使用される。
【0075】
代替のレイアウト
図5B/5Cは、制御マトリクス500の構築のための適切なレイアウトの一例にすぎないということが理解されるべきである。多くのその他の均等なレイアウトが可能である。例えば、共通相互接続510および514は、図5B/5Cでは列方向に沿って通されているが、これらの相互接続が行方向に沿って通される他の実施形態が可能である。図5B/5Cでは、共通相互接続510および514は、トランジスタ518などの、トランジスタへのソースおよびドレイン接続と同じ金属レベルにおいて構築および/またはパターニングされる。ただし、これらの共通相互接続510および514が、薄膜トランジスタのゲートレベルにおいて構築される、他の実施形態が可能であり、また、これらの相互接続が、下にある導電性アパーチャ層547内に配置された、独立した電気的コネクタとしてパターニングされてもよい、さらに他の実施形態も可能である。
【0076】
図5B/5Cに示す制御マトリクス500のレイアウトでは、シャッタ組立体504は、シャッタ545が、走査ライン相互接続506と平行な方向に移動するように並べられている。シャッタ545が、データ相互接続508aおよび508bと平行に移動する、他の実施形態が可能である。トランジスタ518またはキャパシタ519などの、電気的構成要素が、シャッタ組立体504の左または右だけでなく、上または下にも配置される実施形態も可能である。図5B/5Cでは、電気的構成要素は、ピクセル502内の異なる領域を占める。ただし、トランジスタ518またはキャパシタ519などの構成要素が、シャッタ組立体504の下にある他の薄膜層上に構築される、他の実施形態が可能である。
【0077】
当業界で周知の、多くの異なる薄膜スイッチが、制御マトリクス500の動作のために利用されてもよい。図6は、いくつかの適切なスイッチ構造のうちの1つの断面を示す。図6に示す構造は、シャッタ開放電トランジスタ518などの、トランジスタの断面を含む。トランジスタ518の構造は、アクティブマトリクス液晶ディスプレイのために当業界で使用されるものに類似している。図6の構造600は、さらに、液晶ディスプレイ内のピクセルキャパシタに接続するために一般に使用されるような、または、ディスプレイの周辺部でドライバ回路に接続するために一般に使用されるような、電極相互接続601を含む。トランジスタ518は、特に、反転スタガバックチャネルエッチング薄膜トランジスタ(inverted staggered back−channel−etched thin film transistor)として当業界で周知の構造を表す。この特定のトランジスタおよびその他の、形成および機能の説明は、Willem den Boer著、Active Matrix Liquid Crystal Displays(Elsevier,Amsterdam,2005)などの文献に見出すことができる。
【0078】
トランジスタ518は、薄膜または層の独特の組から構築され、その製造プロセスは、図7〜図10に関してより詳細に説明する。特に、トランジスタ518は、アパーチャ層602の上に配置される。アパーチャ層の上には、第1の誘電体層604が配置される。トランジスタ518の要素は、第1の導体層606と、第2の誘電体層608と、第1の半導体層610と、第2の導体層612と、第3の誘電体層614と、第3の導体層616とを含む。第1の導体層は、当業界では、ゲート金属層とも呼ばれ、トランジスタ518は、ボトムゲートトランジスタと呼ばれる。第2の導体層は、当業界では、トランジスタ518のソースおよびドレインへのコネクタとも呼ばれる。さらに、第3の導体層は、当業界では、電極または接点金属とも呼ばれる。
【0079】
半導体層610は、一般に、アモルファスまたは多結晶シリコンから形成される。アモルファスシリコンは、プラズマ促進化学気相蒸着法(plasma enhanced chemical vapor deposition)(PECVD)によって、またはホットワイヤ蒸着によって、SiH4などの前駆体ガスから蒸着されてもよい。層610において使用されてもよいその他の半導体材料としては、ダイヤモンド状炭素、Si、Ge、GaAs、CdTe、またはその合金が挙げられる。半導体層の形成のための、その他の技術としては、低圧化学気相蒸着法およびスパッタリングが挙げられる。
【0080】
半導体層610の上面には、アモルファスシリコンの導電率を増加するため、およびアモルファスシリコンと第2の導体層612との間のオーム接触を提供するために、不純物がドープされる。アモルファスまたは多結晶シリコンのいずれかとともに一般に使用される、導電性向上ドーパントとしては、リン、ヒ素、ホウ素、またはアルミニウムが挙げられる。これらのドーパントは、蒸着ステップの一部として、すなわち、PECVDチャンバ内でドーパント前駆体をSiH4と混合することによって含まれてもよく、あるいは、ドーパントガスからの拡散によって、またはイオン打ち込みによって、後で追加されてもよい。
【0081】
図6に示す代表的トランジスタ518などの、薄膜スイッチは、蒸着、マスキング、およびエッチングステップのシーケンスから製造される。トランジスタ518などの薄膜スイッチの形成に必要とされる、マスクおよび/または蒸着ステップの数は、3〜10の間で変化してもよい。同時に、薄膜スイッチを形成するために使用される、蒸着、パターニング、およびエッチングステップは、さらに、ピクセル間のアレイ相互接続、またはキャパシタなどの、薄膜構成要素を形成するために、あるいは、ディスプレイの周辺部における、ドライバチップへの電極接点を形成するためにも使用される。同様の、および/または追加の処理ステップが、MEMSシャッタディスプレイ内で有用な薄膜構成要素を形成するように、例えば、薄膜スイッチと、アパーチャ層602などのアパーチャ層との間の電気的接続を形成するように、あるいは、スイッチと、アレイ相互接続と、シャッタ組立体202またはシャッタ組立体504などの、シャッタ組立体との間の電気的接続を形成するように、適合されてもよい。
【0082】
製造手順700
図7は、制御マトリクスおよび関連するシャッタ組立体の構築のための、製造プロセスまたは手順700の一例を示す。図7の手順700は、アパーチャ層250またはアパーチャ層602などの、アパーチャ層の形成のためのステップを含む。手順700は、さらに、トランジスタ210またはトランジスタ518などの、スイッチまたはトランジスタの形成のためのステップを含む。手順700は、さらに、シャッタ組立体202またはシャッタ組立体504などの、シャッタ組立体の製造のためのステップを含む。図7の手順700は、トランジスタ518などの、反転、スタガ、バックチャネルエッチングトランジスタ(inverted, staggered, back−channel etched transistor)の形成に関して以下に記載される。プロセスの単純化のために、または、代替の薄膜スイッチおよび制御マトリクスの形成のために適切であってもよい、手順700の修正形態または代替方法は、図9に関して後述する。
【0083】
手順700は、ステップ705における、基板上のアパーチャ層602の形成で開始される。アパーチャ層の形成705は、ガラスまたはプラスチックであってもよい基板のクリーニングと、それに続く、アパーチャ層602の蒸着およびエッチングとを含む。ステップ705のいくつかの実装を、図4Aおよび図4Bに関してすでに説明した。場合によっては、アパーチャ層は、アパーチャ層452などの複合アパーチャ層であってもよい。
【0084】
手順700は、ステップ710における、誘電体層604などの、第1の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、以下に限定されるものではないが、SiO2、Si3N4、Al2O3、TiO2、HfO2、およびTa2O5が挙げられ、それらは、スパッタリング、蒸発(evaporation)、または化学気相蒸着法のいずれかによって、おおよそ0.1〜2.0ミクロンの厚さに蒸着されてもよい。一般的なフォトレジストが、当業界で周知のように塗布され、次に、図5などのレイアウトに示されているような、フォトマスクパターンを通して紫外線露光され、最後に現像されて、エッチングマスクとされる。誘電体層604のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび/またはプラズマアッシングによって、除去される。第1の誘電体層604をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【0085】
手順700は、ステップ715における、導体層606などの、第1の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Al、Cu、Ag、Ni、Cr、Mo、W、Ti、Ta、Nd、Nb、およびその合金または組み合わせが挙げられる。当業界で使用されるいくつかの一般的な合金としては、TiW、MoW、MoCr、AlNd、AlTa、およびAlCrが挙げられる。2層金属も、第1の導体層606としての適用のために有用である。有用ないくつかの2層金属としては、Al上のCr、Al上のTa、Ag上のTa、Al上のTi、またはAl上のMoが挙げられる。Cr/Al/Cr、Cr/Al/Ti、Ti/Al/Ti、Cr/Al/Ta、またはCr/Ag/Taなどの、3層金属構成も、当業界で周知である。これらの金属または金属の組み合わせは、DCまたはRFスパッタリング、蒸発(evaporation)によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、0.1〜1.0ミクロンの範囲内であってもよい。第1の導体層606のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図5などのレイアウトに示されているような、フォトマスクパターンを通して露光される。導体層のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび/またはプラズマアッシングによって、除去される。第1の導体層をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、反応性イオンミリング、および/または湿式化学エッチングが挙げられる。
【0086】
手順700は、ステップ720における、誘電体層608などの、第2の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、以下に限定されるものではないが、SiO2、Si3N4、Al2O3、TiO2、HfO2、およびTa2O5が挙げられ、それらは、スパッタリング、蒸発(evaporation)、または化学気相蒸着法のいずれかによって、おおよそ0.1〜2.0ミクロンの厚さに蒸着されてもよい。パターニングが、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図5のようなレイアウトに示されているような、フォトマスクパターンを通して露光される。誘電体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび/またはプラズマアッシングによって、除去される。第2の誘電体層608をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【0087】
手順700は、ステップ725における、半導体層610などの、第1の半導体層の蒸着およびエッチングに継続される。アモルファスシリコンが、このステップにおいて適用される一般的な半導体材料であり、250〜350Cの範囲内の蒸着温度において、PECVDプロセスを使用して蒸着される。多結晶シリコンは、薄膜トランジスタのための代替の半導体材料であるが、図9で示すように、多結晶層は、通常、第1の導体層606に先立つステップにおいて適用されるか、または第1の導体層606の下に位置する。反転、スタガ、バックチャネルエッチングトランジスタ(inverted, staggered, back channel etch transistor)518の場合は、アモルファスシリコンの二重層が蒸着される。層610の第1の部分については、アモルファスシリコンが、ドーパントなしで、0.1〜0.2ミクロンの範囲内の厚さに蒸着される。層610の第2の部分は、一般にはPECVDチャンバ内でのPH3ガスの混入による、高濃度にnドープされたアモルファスシリコンの蒸着を含む。層610の、第2の部分、つまり上の部分は、より薄く、通常は0.02〜0.05ミクロンの範囲内である。アモルファスシリコントランジスタのアイランドのパターニングが、次に、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図5などのレイアウトに示されているような、フォトマスクパターンを通して露光される。半導体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。半導体アイランドをパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、反応性イオンミリング、または湿式化学エッチングが挙げられる。
【0088】
手順700は、ステップ730における、導体層612などの、第2の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Al、Cu、Ag、Au、Ni、Cr、Mo、W、Ti、Ta、Nd、Nb、およびその合金または組み合わせが挙げられる。当業界で使用されるいくつかの一般的な合金としては、TiW、MoW、MoCr、AlNd、AlTa、およびAlCrが挙げられる。2層金属も、第1の導体層としての適用のために有用である。有用ないくつかの2層金属としては、Al上のCr、Al上のTa、Ag上のTa、Al上のTi、またはAl上のMoが挙げられる。Cr/Al/Cr、Cr/Al/Ti、Ti/Al/Ti、Cr/Al/Ta、またはCr/Ag/Taなどの、3層金属構成も、当業界で周知である。これらの金属または金属の組み合わせは、DCまたはRFスパッタリング、蒸発(evaporation)によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、0.1〜1.0ミクロンの範囲内であってもよい。第2の導体層612のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図5のようなレイアウトに示されているような、フォトマスクパターンを通して露光される。第2の導体層612のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第2の導体層612をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、反応性イオンミリング、および/または湿式化学エッチングが挙げられる。
【0089】
手順700は、ステップ735における、誘電体層614などの、第3の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、SiO2、Si3N4、Al2O3、TiO2、HfO2、およびTa2O5が挙げられ、それらは、スパッタリング、蒸発(evaporation)、または化学気相蒸着法のいずれかによって、おおよそ0.2〜2.0ミクロンの厚さに蒸着されてもよい。パターニングが、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図5などのレイアウトに示されているような、フォトマスクパターンを通して露光される。誘電体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第3の誘電体層614をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【0090】
手順700は、ステップ740における、導体層616などの、第3の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Al、Cu、Ag、Au、Ni、Cr、Mo、W、Ti、Ta、Nd、Nb、およびその合金または組み合わせが挙げられる。接点または電極層として働いてもよい、第3の導体層616については、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)、Alがドープされた酸化スズ、フッ素がドープされた酸化スズ、銀合金、および/または金合金などの、その他の導電性材料が適用可能である。第2の導体層612として使用するために記載された、その他の合金、2層、および/または3層も適用可能である。これらの金属または金属の組み合わせは、DCまたはRFスパッタリング、蒸発(evaporation)によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、0.1〜1.0ミクロンの範囲内であってもよい。第3の導体層616のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図5などのレイアウトに示されているような、フォトマスクパターンを通して露光される。第3の導体層616のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第3の導体層616をパターニングするために使用されてもよいエッチングプロセスとしては、RFまたはDCプラズマエッチング、スパッタエッチング、および/または湿式化学エッチングが挙げられる。
【0091】
手順700は、ステップ745における、以下の図8Fに示す犠牲層805などの、犠牲層の蒸着およびパターニングに継続される。適切な犠牲層805としては、ポリイミドなどのポリマー、SiO2などの誘電体、あるいは、銅またはアルミニウムなどの軟質金属が挙げられる。場合によっては、犠牲材料のパターニングは、当業界で周知のようにフォトレジストの層を追加し、その層がフォトマスクを通して露光され、現像されて、エッチングマスクを形成することによって行われてもよい。犠牲材料のために利用可能なエッチングプロセスとしては、RFまたはDCプラズマエッチング、または湿式化学エッチングが挙げられる。場合によっては、それ自体が感光性である犠牲材料が利用可能であり、これは、それらのパターンが、フォトマスクを通した紫外線への直接露光と、それに続く、現像剤化学物質の槽または噴霧内への浸漬とによって、構築されてもよいことを意味している。いずれの場合も、犠牲層805内に形成されるパターンは、後続の、シャッタ層807の形成のためのモールドとして働く。犠牲層805は、手順700のステップ760まで除去されない。利用可能な犠牲材料についてのさらなる詳細は、図12を参照して説明する。
【0092】
手順700は、ステップ750における、図8Gに示すシャッタ層807などの、シャッタ層の蒸着およびパターニングに継続される。シャッタ自体によって使用される、適切なシャッタ材料としては、以下に限定されるものではないが、Al、Cu、Ni、Cr、Mo、Ti、Ta、Nb、Ndなどの金属またはその合金と、Al2O3、SiO2、Ta2O5、またはSi3N4などの誘電体材料と、ダイヤモンド状炭素、Si、Ge、GaAs、CdTeなどの半導体材料またはその合金とが挙げられる。シャッタ層807のための好ましい材料特性のさらなる説明は、図11に関連して見出される。図11でさらに説明するように、シャッタ層材料の層状の組み合わせも使用されてもよい。シャッタ層807は、0.1ミクロン〜5ミクロンの範囲内の厚さに蒸着されてもよい。より厚いシャッタ材料のために利用されてもよい蒸着技術としては、DCまたはRFスパッタリング、化学気相蒸着法、および/または蒸発(evaporation)が挙げられる。場合によっては、シャッタ材料は、無電界めっきによって溶液から蒸着されてもよく、または、犠牲層805の露出表面上への導体シード層の蒸着の後で、電気めっきされてもよい。
【0093】
手順700は、ステップ755における、犠牲層805の除去に継続される。このステップは、解放ステップとも呼ばれ、シャッタ層が上に蒸着されたモールドから、シャッタ層を自由にすること、そして、シャッタ層807内に形成された要素が、自由に動くことを、または少なくとも、そのアクチュエータと、アンカーまたは基板への支持とによって制約されながら動くことを、可能にすることを意図している。ポリマー犠牲層805は、酸素プラズマ内で、または場合によっては、熱分解によって、除去されてもよい。特定の無機物犠牲層805(SiO2、Si、Cu、またはAlなど)は、湿式化学エッチング、および/または、気相エッチングによって除去されてもよい。
【0094】
手順700は、ステップ760における、図8Hに示す誘電体コーティング813などの、誘電体コーティング層の追加に継続される。誘電体コーティング813は、シャッタおよびビームの、底面と上面と側面とが、すべて均一にコーティングされるような、コンフォーマルなやり方で適用されてもよい。そのような薄膜は、Al2O3、Cr2O3、TiO2、HfO2、V2O5、Nb2O5、Ta2O5、SiO2、またはSi3N4などの絶縁体の、熱酸化および/またはコンフォーマル化学気相蒸着法によって、あるいは、同様の材料を、原子層蒸着を使用して蒸着することによって、成長させられてもよい。誘電体コーティング層813は、10nm〜1ミクロンの範囲内の厚さで適用されてもよい。場合によっては、側壁上に誘電体コーティング813を蒸着するために、スパッタリングおよび蒸発(evaporation)が使用されてもよい。
【0095】
手順700は、ステップ765における、接点パッドのクリーニングで終了する。ステップ760において蒸着された誘電体コーティング813は、すべての表面を均一にコーティングするため、ドライバチップまたは電源電圧への電気的接続が作られる必要がある、ディスプレイの周辺部における接点パッド上の、誘電体コーティング813を除去することは有用である。一実施形態では、Arなどの不活性ガスを使用したスパッタエッチングが、すべての露出表面から誘電体コーティング813を除去するために十分である。スパッタエッチングは、ディスプレイのアクティブ領域が、カバーシート(独立したガラス片など)を使用して保護または封止された後で適用されることが好ましい。カバーシートは、スパッタエッチングが、ピクセル領域内のいずれのシャッタ組立体からも、誘電体材料を除去するのを防止する。
【0096】
ステップ765のスパッタエッチングを回避する、別の実施形態では、ステップ760で適用される誘電体コーティング813が、接点領域に付着せず、したがってオーム接触を妨げることができないように、ディスプレイの周辺部上のすべての接点領域を前処理することが可能である。そのような非付着性の前処理は、接点表面の化学反応性を変える特定の化合物を、ディスプレイの周辺部のあたりで、噴霧または液体供給によって適用することによって達成されてもよい。例示的表面処理としては、化学組成CH3(CH2)xSiCl3(xは7よりも大きく30よりも小さい数)のトリクロロシランのファミリ、過フルオロオクチルトリクロロシラン(FOTS)、およびジメチルジクロロシラン(DMDCS)が挙げられる。代替の表面処理としては、化学組成CH3(CH2)xSH(xは7よりも大きく30よりも小さい数)のアルカンチオールのグループが挙げられる。そのような前処理は、通常は200℃未満の、低い温度において蒸着が実行される場合に、特定の誘電体材料の蒸着を妨げるのに効果的な場合がある。そのような低温誘電体蒸着は、原子層化学気相蒸着法の使用により達成されてもよい。ステップ765における接点パッドのクリーニングは、その場合、熱処理、紫外線露光、またはオゾン暴露によって、ボンドパッドから有機材料を除去するという単純なものであってもよい。
【0097】
ステップ765のスパッタエッチングを回避する、別の実施形態では、手順700のステップ760における誘電体材料の蒸着の前に、犠牲材料を使用して、ディスプレイの周辺部上の接点領域を覆うこと、または保護することが可能である。適用されてもよい犠牲材料の例としては、フォトレジスト、シリコンシーリング材、またはポリジメチルシロキサン(PDMS)が挙げられる。これらは、100〜300Cの範囲内の、ステップ760における誘電体蒸着に必要とされる温度に耐えることが可能な材料である。ノズル分配器具(nozzle dispense tool)が、これらの材料の比較的厚い層を、接点パッドの領域内に選択的に蒸着するために使用されてもよい。
【0098】
誘電体の蒸着の前に、犠牲材料を使用して接点領域があらかじめコーティングされている、後者の実施形態では、手順700のステップ765は、犠牲材料と、すべての上を覆っている誘電体材料との除去を必然的に伴う。場合によっては、犠牲材料の除去は、機械的研磨、湿式化学または溶剤溶解、および/または、酸素プラズマの組み合わせを介して達成されてもよい。犠牲材料が、シーラントまたはエラストマー材料の、コヒーレントな厚い(>20ミクロン)膜として蒸着された場合には、犠牲材料は、単に、鉗子またはピンセットを使用して引き離されてもよい。接点パッドは、次に、洗浄剤(detergent)または緩酸洗浄剤(mild acid wash)のいずれかを使用してさらにクリーニングされてもよい。
【0099】
手順700は、制御マトリクス500などの、制御マトリクスの形成のための適切なプロセスのシーケンスを示しているが、多くのその他のプロセスシーケンスが可能であることが理解されるべきである。場合によっては、ステップの順序が変えられてもよい。例えば、図9は、半導体層610が、第1の誘電体層604の後、かつ、第1の導体層606の前に蒸着される、トップゲート多結晶シリコン薄膜トランジスタの構造を示す。
【0100】
手順700の特定のステップが除去された、制御マトリクスの実施形態も存在する。図17は、例えば、アパーチャ層602と第1の誘電体層604とが除去され、それらの機能は、制御マトリクス内のその他の層によって引き継がれる、制御マトリクスを示す。他の実施形態では、第3の導体層616が除去されてもよい。
【0101】
さらに、手順700のすべての層が含まれるが、特定のフォトマスキングステップおよび/またはエッチングステップが除去される、実施形態も存在する。例えば、制御マトリクスとアパーチャ層602との間の電気的接続が必要とされない場合、第1の誘電体層604のパターニングおよびエッチングは除去されてもよい。手順700は、誘電体層604、608、および614のそれぞれについての、フォトマスキングおよびエッチングステップを含む。一般に、これらのエッチングステップは、導体層間の電気的接続またはビアの形成のために含まれる。同様の電気的接続は、各誘電体の蒸着の後の、ビアのエッチングステップの必要なしに作られてもよい。場合によっては、例えば、ステップ735において構築されるマスキングおよびエッチングステップが、さらに、下にある誘電体層も貫通してエッチングして、より下の導体層における電気的接続を、アパーチャ層602までさえも、以前の誘電体マスキングステップを使うことなしに、露出させる働きをしてもよい。これらのビア結合のいくつかの例は、図19に関連して説明する。
【0102】
図8A〜図8Hは、制御マトリクスおよび関連するシャッタ組立体を構築するために、図7の段階を追った手順がどのように使用されてもよいかを、断面図を使って示す。図8A〜図8Hには、4つの独立した構造の構築が示されている。4つの構造は、あたかもそれらが基板801上で相互に隣接しているかのように示されているが、これは、共通の高さの基準が提供されてもよいように、例示する目的のためである。A−A’およびB−B’などの断面マーカは、図8A〜図8H内のマーカを、図5B/5C内の同じマーカと比較することによって、ピクセル内の構造の適切な相対的向きを、読者が識別できるようにするために提供されている。図8A〜図8Hは、トランジスタ518またはトランジスタ210などのトランジスタを、関連するキャパシタ519とともに構築する方法を示す。図8A〜図8H内でトランジスタ518とラベル付けされたトランジスタは、実際には、図5B/5C内に示されたトランジスタ516、517、520、522、または527のいずれの断面を表してもよい。さらに、図8A〜図8Hには、(シャッタ組立体202に類似した)シャッタ組立体504などの、代表的なMEMSシャッタ組立体を、関連するアパーチャ穴543(またはアパーチャ穴254)とともに製造する方法も示されている。さらに、駆動アンカー148に類似した、駆動アンカー535などの、代表的な駆動アンカーの製造も示されている。
【0103】
図8Aは、手順700のステップ705および710の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Aの構造は、アパーチャ層602と、第1の誘電体層604とを含む。トランジスタまたはキャパシタの下では、これらの層のいずれもパターニングされない。しかし、シャッタ組立体504の領域内では、アパーチャ層602にフォトパターンが適用される。アパーチャ穴543の位置において、アパーチャ層内に開口部が作られる。さらに、(図8Eに示す)駆動ビーム537の下に位置するであろうアパーチャ層602の領域を電気的に絶縁するために、アパーチャ層602内に開口部が作られる。第1の誘電体層604は、アパーチャ層602の上に蒸着された後は、アパーチャ層602の上に、一面に覆うやり方で残ることを許可される。
【0104】
図8Bは、手順700のステップ715および720の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Bは、既存の層602および604を含む。ステップ715において、第1の導体層606が蒸着され、パターニングされる。トランジスタ518においては、第1の導体層606は、ゲート金属を形成するようにパターニングされる。キャパシタ519においては、第1の導体層606は、キャパシタの上側の電極を形成するようにパターニングされる。キャパシタ519の下側の電極は、アパーチャ層602によって形成される。駆動アンカー535については、第1の導体層は、駆動アンカーへの電気的接続の部分を形成するため、そのまま残ることが許可される。シャッタ組立体504の領域内では、第1の導体層606は、エッチングにより完全に除去される。ステップ720において、第2の誘電体608は、図8B内の構造のすべての上にそのまま残ることが許可される。
【0105】
トランジスタ518におけるゲート金属、およびキャパシタ519の上側の電極の、パターニングされた端は、傾斜を付けられている。傾斜を付けられた端は、後続の誘電体層の蒸着のためのコンフォーマルコーティングを確実にするため、および、応力集中により形成される可能性がある誘電体のひび割れを防止するために有用な場合がある。誘電体層内のひび割れは、導体層間の漏電をもたらす可能性がある。
【0106】
ステップ715で使用されるフォトマスクは、さらに、第1の導体層606を、図5B/5Cに示す走査ライン相互接続506などの、複数の相互接続ラインのうちのいずれにパターニングするためにも使用されてもよい。
【0107】
図8Cは、手順700のステップ725の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Cは、既存の層602、604、606、および608を含む。ステップ725において、半導体層610が蒸着され、パターニングされる。反転、スタガ、バックチャネルエッチングトランジスタ(inverted,staggered,back−channel etch transistor)518については、半導体の蒸着は、多くの場合、2ステップ内で進められる。最初に、低濃度ドープのアモルファスシリコン層が蒸着され、続いて、ドープアモルファスシリコン層が蒸着される。半導体層610を含む2つの層は、次に、「シリコンアイランド」を形成するように、一緒にパターニングされる。シリコンアイランドの端は、多くの場合、傾斜を付けられる。半導体層610は、図8Cに示すその他の構造のすべてから、フォトパターンおよびエッチングステップによって除去される。
【0108】
図8Dは、手順700のステップ730の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Dは、既存の層602、604、606、608、および610を含む。ステップ730において、トランジスタ518のソース804aおよびドレイン804b領域を構築するように、第2の導体層612が蒸着され、パターニングされる。図8に示す反転、スタガ、バックチャネルエッチングトランジスタ(inverted,staggered,back−channel etch transistor)については、トランジスタ518の上の、金属層612の特徴間に形成される開口部またはギャップが、半導体層610を通した伝導チャネルのクリティカルディメンション(長さおよび幅)を決定する。導体層612をソースおよびドレイン領域804aおよび804bに分離するために使用されるエッチングは、さらに、半導体層610の、上の領域またはドープアモルファスシリコン構成要素を消滅させるまで、シリコンアイランド内で継続される。トランジスタ518のチャネル領域内には、非ドープの、または低濃度ドープの状態のアモルファスシリコンのみが残る。第2の導体層612は、図8Dに示すその他の構造のすべてから、フォトパターンおよびエッチングステップによって除去される。下にある誘電体層608は、第2の導体層612の部分のパターニングまたは除去のための、好都合なエッチング停止を形成する。
【0109】
ステップ730で使用されるフォトマスクは、さらに、第2の導体層612を、図5B/5Cに示すデータ開相互接続508aまたは事前充電相互接続510などの、複数の相互接続ラインのうちのいずれにパターニングするためにも使用されてもよい。
【0110】
図8Eは、手順700のステップ735および740の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Eは、既存の層602、604、606、608、610、および612を含む。ステップ735において、第3の誘電体層614が蒸着され、パターニングされる。誘電体層614は、一般に、トランジスタ518およびキャパシタ519を、保護する目的、または、後続の処理から、そしてディスプレイのパッケージング環境から、保護する目的を果たす。ただし、ステップ735で使用される誘電体エッチングステップは、駆動アンカー535の領域内で第1の導体層606を覆っていた誘電体材料と、シャッタ組立体504の領域内でアパーチャ層602を覆っていた誘電体材料とのすべてを除去するためにも使用されている。すべての先行する誘電体蒸着ステップにおいて、同様の材料が使用されると仮定すると、第3の誘電体層614のパターニングに使用されるエッチング化学物質は、下にあるすべての誘電体層をエッチングすることが可能であり、さらに、ガラス基板801の上、または金属含有層602または606のいずれかの上で、良好な選択性を有してエッチングを停止することが可能である。手順700のステップ740において、第3の導体層が蒸着され、図8に示す構造のすべてから除去される。任意選択で、第3の導体層616は、駆動アンカーへのオーム接触の形成を補助するために、駆動アンカー535の領域内に残ることを許可される。
【0111】
図8Fは、手順700のステップ745の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Eは、既存の層602、604、606、608、610、612、および614を含む。ステップ745において、犠牲層805が蒸着され、パターニングされる。この図示されている例では、犠牲層内のパターンは、基板へのシャッタ組立体の取り付けが行われる、駆動アンカー535などの、アンカーの付近においてのみ必要とされる。
【0112】
図8Gは、手順700のステップ750の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の構造を示す。図8Gは、既存の層602、604、606、608、610、612、614、および805を含む。ステップ750において、シャッタ層807が蒸着され、パターニングされる。シャッタ材料は、通常、平らに置かれて、犠牲材料の表面を覆い、さらに、駆動アンカー535において示されているように、ステップ745において犠牲層内にパターニングされた穴の側面および底面もコーティングする。シャッタ層807内にエッチングされるパターンは、図8G内でアパーチャ穴543をブロックする位置にある、シャッタ545を画定する。シャッタ層807内にエッチングされるパターンは、さらに、コンプライアントロードビーム541またはコンプライアント駆動ビーム537などの、シャッタ組立体のアクチュエータビームを画定してもよい。シャッタ層807の材料は、トランジスタ518などのトランジスタ、およびキャパシタ519などのキャパシタの付近からは、除去される。
【0113】
図8Hは、手順700のステップ765の適用後の、トランジスタ518、キャパシタ519、駆動アンカー535、およびシャッタ組立体504の最終的な構造を示す。図8Hの構造は、アパーチャ層602と、第1の誘電体層604と、第1の導体層606と、第2の誘電体層608と、第1の半導体層610と、第2の導体層612と、第3の誘電体層614と、シャッタ層807とを含む。図8Gに示す構造は、手順700のステップ755における、犠牲層805の除去の後に達成される。図8Gに示すシャッタ組立体は、パターニングされたアパーチャ穴543と、シャッタ545と、2組のコンプライアントアクチュエータビーム537および541とを含む。図2、図3、および図5B/5Cなどの平面図に示されたように、コンプライアントロードビーム541は、シャッタ545を、シャッタアンカー539またはシャッタアンカー138などの、シャッタアンカーに機械的に接続する。図8Hに示す構造は、手順700のステップ755における、犠牲層の除去の後に達成される。手順700のステップ760において、シャッタ組立体のすべての表面上に蒸着される、誘電体コーティング813も示されている。
【0114】
構造518、519、535、および504の変形形態が可能であることが理解されるべきである。キャパシタ519は、図8Hでは、アパーチャ層602と、第1の導体層606とからの電極を使用するとして示されている。同様のキャパシタが、他の金属層を電極として使用することによって、手順700を使用して構築されてもよい。例えば、キャパシタ519は、第1の導体層606と、第2の導体層612、または第3の導体層との電極を使用して形成されてもよい。
【0115】
図8Hは、シャッタ層807と、第1の導体層606との間の電気的接続を作る、駆動アンカー535を示す。他の実施形態では、より高い、またはより低いレベルのいずれかにおいて、電気的および機械的接続を構築する、駆動アンカーが利用されてもよい。例えば、手順700を使用して、アパーチャ層602への、または第3の導体層616への直接接続として、駆動アンカーが構築されてもよい。
【0116】
図6〜図8では、反転、スタガ、バックチャネルエッチング薄膜トランジスタ(inverted,staggered,back−channel etched thin film transistor)(TFT)の例を使用して、制御マトリクス500の構造を示した。ただし、多くの代替の薄膜スイッチ構造が、当業界で周知であり、MEMSベースのシャッタディスプレイの利益のために適合されてもよい。代替のスイッチのいくつかは、図9に示されており、Willem den Boer著、Active Matrix Liquid Crystal Displays(Elsevier,Amsterdam,2005)などの文献で説明されている。
【0117】
図9Aは、反転、スタガ、エッチング停止または3層TFT(inverted,staggered,etch−stopper or trilayer TFT)901を示す。図9Bは、アモルファスシリコンとは対照的に、多結晶シリコンとともに一般に使用される、トップゲートTFT903を示す。図9Cは、薄膜ダイオード905としばしば呼ばれる、金属−絶縁体−金属(MIM)構造を示す。構造901、903、および905のそれぞれは、トランジスタ518(図6)に見出されるものと比較して、類似した機能、および類似した蒸着/パターニングプロセスを有する、特定の層を含む。これらは、アパーチャ層902と、第1の誘電体層904と、第1の導体層906と、第2の誘電体層908と、第2の導体層912と、第3の誘電体層914と、第3の導体層916とを含む。
【0118】
トランジスタ518およびプロセスフロー700と比較して、エッチング停止TFT(etch−stopper TFT)901のためのプロセスは、2つの追加の層と、1つの追加のフォトマスクとを追加する。エッチング停止TFT(etch stopper TFT)は、真性アモルファスシリコン層918、およびドープアモルファスシリコン層920という、(1つではなく)2つの別個に蒸着された半導体層を含む。エッチング停止TFT(etch stopper TFT)901は、さらに、真性アモルファスシリコン層918の直後に蒸着される、追加のエッチング停止誘電体層(etch−stopper dielectric layer)922を追加する。エッチング停止TFT(etch stopper TFT)のためのプロセスを継続すると、エッチング停止誘電体層(etch−stopper dielectric layer)922は、通常、TFTの上で、アイランドにパターニングされる。次に、ドープアモルファスシリコン層920が蒸着され、半導体層918および920の両方が、次に、シリコンアイランドにパターニングされる。次に、第2の導体層912が蒸着される。第2の導体層912をソースおよびドレイン領域にパターニング/エッチングするプロセスは、下にあるドープアモルファスシリコン層920のエッチングプロセスを含む。このエッチングプロセスは、エッチング剤がエッチング停止誘電体層(etch stopper dielectric layer)922に到達すると自然に停止し、それにより、手順700のステップ730のソース/ドレインパターニングに比較して、かなり多くの変形形態のための自由度が、(トランジスタの重大な劣化なしに)このプロセスに提供される。ただし、第1および第2の導体層906および912のために使用される材料は、トランジスタ901とトランジスタ518との間で同様であり、さらに、トランジスタのスイッチング特性も同様である。以下の図10で説明するビア構造も、トランジスタ518またはトランジスタ901のいずれかの構造の使用によって、実質的に影響を受けない。
【0119】
図9Bは、共通トップゲート低温多結晶薄膜トランジスタ(common top−gate low−temperature polycrystalline thin film transistor)(LTPS−TFT)903の構造を示す。トランジスタ518(図6)および手順700と比較して、LTPS−TFTでは、半導体層と第1の導体層の順序およびシーケンスが変更される。図9Bは、第1の誘電体層904の直後に蒸着される、多結晶シリコン層924を含む。シリコン層924は、通常、アモルファスシリコン層として蒸着され、次に、エキシマレーザアニーリングによって多結晶シリコンに変換されてから、シリコンアイランドにパターニングされる。多結晶シリコン層のパターニングに続いて、次に、ゲート絶縁層926という追加の層が、一面に覆うやり方で蒸着される。次に、第1の導体層906が蒸着され、ゲート金属を形成するようにパターニングされる。次に、シリコンアイランドのソースおよびドレイン領域が、ホウ素またはリンのいずれかを使用して、イオン打ち込み、プラズマ浸積、またはイオンシャワードーピング技術のいずれかによってドープされる。(ゲート金属の遮蔽によって、ソースおよびドレインの自己整合ドーピングが可能にされる。)次に、第2の誘電体層908が蒸着され、図10に関して以下で説明するM1−M2ビア531に類似した、ビア開口部の組にパターニングされる。次に、第2の導体層912が蒸着され、ソースおよびドレインへの接続を形成するようにパターニングされる。プロセスは、手順700で説明したシーケンスに類似したシーケンスにより、層914および916で完了する。
【0120】
層924内の多結晶シリコン材料は、トランジスタ518などのアモルファスシリコントランジスタのために利用可能なものよりも、大幅に高いキャリア移動度を有する。結果として、アモルファスシリコントランジスタのために必要とされる面積よりも大幅に少ない面積を使用しながら、類似した電流と、類似したスイッチング速度とを、LTPSトランジスタを使用して駆動することが可能である。高移動度、小面積LTPSトランジスタの使用により、したがって、より小さなピクセルと、より密なピッチと、したがってより高い解像度のフォーマットとを、固定されたサイズの基板内で有する、MEMSベースのシャッタディスプレイを構築することが可能になる。
【0121】
トランジスタ903などの、LTPSトランジスタを、MEMSベースのシャッタディスプレイに適合させる場合、その他の有用な修正が、フォトパターンおよびプロセスフローに対して行われてもよい。例えば、トランジスタ903のようなLTPSトランジスタとともに使用するための、図10A〜図10Fに示すようなAp−M1ビア533を形成するためには、ビア533の領域内で、多結晶シリコン層924を除去することが適切である。さらに、ビア533の形成においては、第1の誘電体層604を貫通してビアを通常開くのと同じフォトパターンおよびエッチング(ステップ710、図10Bに示す)は、ゲート誘電体層926の蒸着の後まで遅らされてもよい。
【0122】
当業界で周知であるが、図9には示されていない、薄膜トランジスタの別の一般的な変形形態は、スタガトップゲートアモルファスシリコントランジスタ(staggered top−gate amorphous silicon transistor)である。反転スタガトランジスタ(inverted staggered transistor)518(図6)の、このさらなる変形形態では、2つの導体層の役割が逆にされる。第1の導体層606は、そのすぐ上に蒸着される半導体層610へのソースおよびドレイン接点を形成するために使用される。第2の導体層612は、ゲート構造を形成するために使用される。MEMSベースのシャッタディスプレイをアモルファストップゲートトランジスタ(amorphous top−gate transistor)に適合させるために、走査ライン相互接続506は、好ましくは、第1の導体層606内ではなく、第2の導体層612内にパターニングされてもよい。逆に、データ開相互接続508aまたは事前充電相互接続510などの、その他の相互接続ラインは、好ましくは、第1の導体層606内にパターニングされてもよい。アモルファストップゲートトランジスタ(amorphous top−gate transistor)の使用によって、特定のトランジスタのドレインを駆動アンカー535に接続するための、M1−M2ビア531などの、いくつかのビアの必要がなくなることにより、ピクセル内のいくらかの空間が節約されてもよい。
【0123】
図9Cは、MIM薄膜ダイオード905の構造を示す。トランジスタ518(図6)と比較して、ダイオード905は、半導体層を含まない。代わりに、第2の誘電体材料908のために、材料の特定の選択が使用される。第2の誘電体材料908のために選択される材料としては、漏れやすい誘電体、または電荷を捕獲する機能を有する誘電体のいずれかとしての性能で知られている材料である、Si3N4、Ta2O5、またはダイヤモンド状炭素が挙げられる。これらの材料の蒸着のために使用される技術としては、プラズマアシスト化学気相蒸着法(plasma−assisted chemical vapor deposition)(PECVD)、ホットワイヤ蒸着、または、スパッタリングとそれに続く電気化学的陽極酸化が挙げられる。
【0124】
動作時、MIMダイオード905は、大規模なピクセルアレイ内で達成可能な、選択性、アドレス指定、および/またはコントラストを、パッシブマトリクスの使用に比較して向上するのを補助することが可能な、バリスタとして動作する。ビア構造(以下の図10を参照)を形成するために使用されるプロセスは、ほとんど変更なしに、MIMダイオード905に使用するために適合されてもよい。MIMダイオード905をスイッチ構造として使用して制御マトリクスを生成するのは、より安価な場合があり、その理由は、これらのスイッチは、アモルファスシリコントランジスタ518に比較した場合、1つ少ない蒸着ステップと、1つ少ないフォトマスクとを使用して生成でき、さらに、より容易に達成できるパターニング寸法を有するからである。
【0125】
薄膜スイッチ901、903、および905は、薄膜スイッチの構造についての、多くの可能な変形形態のうちの3つの例にすぎない。その他の変形形態が可能であることが、上に記載した例から、および当業者によって、理解されるであろう。上に示した、または手順700内で記載した層よりも多い、または少ない数の層を含む、あるいは、手順700内で説明したステップの順序の変形を含む、類似した構造が構築されてもよい。
【0126】
図10Aは、特に、トランジスタ間の、またはトランジスタとシャッタ組立体のアンカーとの間の相互接続を補助するために、制御マトリクス500の要素として使用されてもよい、ビア構造のうちのいくつかの断面図を示す。図10Aは、4つの別個のタイプのビア構造を含む。図10Aは、第1の導体層606を第2の導体層612に接続するためのビアである、M1−M2ビア531を含む。図10Aは、アパーチャ層602を第1の導体層606に接続するビアである、Ap−M1ビア533を含む。図10Aは、さらに、シャッタ545と制御マトリクス500との間の、機械的および電気的な、支持または接続を提供する、シャッタアンカー539を示す。図10A内の構造は、あたかもそれらが基板1001上で相互に隣接しているかのように示されているが、これは、共通の高さの基準が提供されてもよいように、例示する目的のためのみである。E−E’またはF−F’などの断面マーカは、図10A〜図10F内のマーカを、図5B/5C内の同じマーカと比較することによって、ピクセル内のこれらの構造の位置的関係を、読者が識別できるようにするために提供されている。
【0127】
図10Aは、さらに、ボンドパッド1003の断面図を示す。ボンドパッド1003は、第1の導体層606と、ディスプレイの周辺部のあたりに搭載されてもよいドライバチップまたは電圧源との間の電気的接続を容易にする。ボンドパッドは、図5B/5Cには示されていない。
【0128】
図10Aに示すビア構造のそれぞれは、いくつかの金属および誘電体層を共通に含む。これらのビア構造のそれぞれは、アパーチャ層602と、第1の誘電体層604と、第1の導体層606と、第2の誘電体層608と、第2の導体層612と、第3の誘電体層614と、第3の導体層616と、シャッタ層807とを含む。
【0129】
図7で説明した手順700は、図10A内で説明するビア構造のそれぞれを構築するために使用されてもよい。製造プロセスの段階を追った説明が、図10B〜図10F内のビア構造に関して示される。図10B〜図10Fは、さらに、手順のさまざまなステップにおいて適用されるフォトマスクに採用される、一般的な設計ガイドラインも示す。
【0130】
図10Bは、手順700のステップ705および710の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10A内のビア構造は、アパーチャ層602の一面に覆う蒸着と、それに続く、第1の誘電体層604の一面に覆う蒸着とを受け入れる。図10A内のビア構造は、アパーチャ層602に対する、ステップ705におけるパターニングは、何も必要としない。ビア構造のうちの1つ、すなわち、Ap−M1ビア533のみが、第1の誘電体ステップ(ステップ710)において、いくらかのパターニングを必要とする。Ap−M1533の場合、第1の誘電体層604を貫通してビア開口部がエッチングされ、それにより、Ap−M1ビアを通したアパーチャ層602への、後続の電気的接続が行われることが可能になる。ビアホールの幅は、通常、2〜30ミクロンである。ビアホールは、通常、正方形であるが、長方形のビアも可能である。第1の誘電体層の厚さは、通常、0.1〜2.0ミクロンの範囲内である。
【0131】
図10Cは、手順700のステップ715の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10Cは、既存の層602、604を含む。蒸着された場合、第1の導体層606は、Ap−M1ビア533の第1の誘電体層内に開けられたビアを完全に充填する。好ましい設計ガイドラインは、パターニングされた金属蒸着は、以前のステップで提供されたビアホールを、少なくとも2ミクロンだけ過剰充填しなければならないということを指示する。図10Cは、さらに、シャッタアンカー539においては、第1の導体層606は、蒸着後にエッチングにより完全に除去され、第1の誘電体層604が露出することを示している。第1の導体層606の、すべてのパターニングされた端は、傾斜を付けられている。第1の導体層606内の金属のために利用可能なほとんどの化学エッチング(etch chemistries)は、下にある第1の誘電体層604に対する良好な選択性を有し、そのため、金属エッチングが、下にある誘電体層を、認め得るほどに侵すことはない。好ましい設計指針では、1つの金属層のエッチングが、下にある金属層で停止することを要求される状況を回避する。
【0132】
図10Dは、手順700のステップ720、725、および730の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10Dは、既存の層602、604、および606を含む。ステップ720は、第2の誘電体層608の蒸着と、M1−M2構造531内にビアを開けるためのパターニングとを行うために使用される。一面に覆う(すなわち、パターニングされない)誘電体が、その他のビア構造のすべての上に残ることを許可される。半導体層610は、図10A内のビア構造のいずれにも含まれない。ステップ725において、第1の半導体610は、図10D内の構造のそれぞれから、エッチングにより除去される。ステップ730において、第2の導体層が、第2の誘電体材料608を貫通してエッチングすることによって提供されたM1−M2ビア531を、完全に充填することが許可される。第2の導体層612は、その他のビアの表面から完全に除去され、金属エッチングは、すべての下にある誘電体層上で停止する。
【0133】
図10Eは、手順700のステップ735および740の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10Eは、既存の層602、604、606、608、および612を含む。ステップ735の目的は、M1−M2ビア531およびAp−M1ビア533において示すように、第3の誘電体層614を使用して、すべてのトランジスタおよび相互接続材料の表面を保護し、保護することである。プロセスのステップ740において、第3の導体層616は、M1−M2ビア531およびAp−M1ビア533に含まれず、したがって、M1−M2ビア531およびAp−M1ビア533から完全に除去される。第3の誘電体層614および第3の導体層616の両方は、シャッタアンカー539の領域内で除去される。
【0134】
図10Eは、ボンドパッド1003の完成を示す。ボンドパッド1003の目的は、ディスプレイの周辺部において、下にある導体層への電気的接続を作る目的で、第3の誘電体層614を貫通するビアを提供することである。ボンドパッド1003は、第3の導体層616と第1の導体層606との間の、電気的ビアまたは接点を示す。ステップ735内で行われるビアエッチングステップは、第3の誘電体層614と第2の誘電体層608との両方を貫通してエッチングし、任意の下にある金属上で終了するように設計されるという点で、独特である。シャッタアンカー539の領域内では、誘電体層614および608のために使用されるエッチングは、第1の誘電体層604のすべてではなく、途中までをエッチングする。ステップ740は、第3の導体層616を使用した、ボンドパッド1003の充填を提供する。第3の導体層616は、ディスプレイの周辺部でボンドパッドを覆って保護するようにパターニングされる。
【0135】
図10Fは、手順700のステップ745および750の適用後の、M1−M2ビア531、Ap−M1ビア533、シャッタアンカー539、およびボンドパッド1003の構造を示す。図10Eは、既存の層602、604、606、608、612、614、および616を含む。ステップ745の犠牲層805は、シャッタおよびロードビームの機械的連結を形成するシャッタアンカー539以外における、すべての構造を、覆うこと、または保護することが許可される。この犠牲層の詳細は、図12に関して後で示す。ステップ750は、図12に関して詳述する、シャッタ材料の蒸着およびパターニングを含む。
【0136】
これらのビア構造の形成における最終ステップは、手順700のステップ755(犠牲層の除去)として説明される。ステップ755の完了後は、すべてのビアの最終構造が、図10Aに示すように完成する。
【0137】
その他の変形形態が可能であることが理解されるべきである。図10Aを図8Hと比較すると、シャッタアンカーと駆動アンカーとは異なる金属層において構築されているということがわかる。駆動アンカー535は、第1の導体層606に直接接続されるのに対して、シャッタアンカー535は、アパーチャ層に直接接続される。シャッタアンカーと駆動アンカーとが、第1の導体層606などの、同じ金属層に取り付けられる実施形態も可能であり、それにより、シャッタ組立体504内での任意の機械的高さの差が減らされてもよい。
【0138】
図8A〜図8H内にも、図10A〜図10E内にも示されていないのは、走査ライン相互接続506、データライン相互接続508a、または事前充電相互接続510などの、相互接続ラインの形成である。これらの相互接続は、アパーチャ層602、第1の導体層606、第2の導体層608、第3の導体層616、またはシャッタ層807内などの、制御マトリクス500の任意の導体層内で、適切なフォトパターンを作成することによって、手順700内で、実現可能に作成されてもよいということが理解されるべきである。
【0139】
図11は、MEMSベースのシャッタディスプレイの一実装による、基板1103およびアパーチャ層1106上に構築される、シャッタ1101と、コンプライアントビーム1102と、アンカー構造1104とを含む、複合シャッタ組立体1100の詳細断面を示す。複合シャッタ組立体の要素は、第1のメカニカル層1105と、導体層1107と、第2のメカニカル層1109と、封入誘電体(encapsulating dielectric)1111とを含む。メカニカル層のうちの一方または両方は、シャッタ組立体のための主要耐荷重および機械的作動部材を構成するため、メカニカル層1105または1109のうちの少なくとも一方は、0.15ミクロンを超える厚さに蒸着される。メカニカル層1105および1109のための候補となる材料としては、以下に限定されるものではないが、Al、Cu、Ni、Cr、Mo、Ti、Ta、Nb、Ndなどの金属またはその合金、Al2O3、SiO2、Ta2O5、またはSi3N4などの誘電体材料、あるいは、ダイヤモンド状炭素、Si、Ge、GaAs、CdTeなどの半導体材料またはその合金が挙げられる。作動要素上に、および作動要素から、電荷を運ぶために、導体層1107などの、少なくとも1つの層は、導電性でなければならない。候補となる材料としては、以下に限定されるものではないが、Al、Cu、Ni、Cr、Mo、Ti、Ta、Nb、Nd、またはその合金、あるいは、ダイヤモンド状炭素、Si、Ge、GaAs、CdTeなどの半導体材料またはその合金(特に、リン、ヒ素、ホウ素、またはアルミニウムなどの不純物を使用して半導体がドープされている場合)が挙げられる。図11は、同様の厚さと機械的特性とを有するメカニカル層1105および1109が、導体層1107の両側上に蒸着された、複合物のためのサンドイッチ構成を示す。そのようなサンドイッチ構造は、蒸着の後に残る応力、および/または、温度変化によって加えられる応力が、シャッタ組立体1100の曲げまたは反りを発生させるように働かないことを確実にするために役立つ。
【0140】
シャッタ1101の薄膜スタック内の材料のうちの少なくとも1つは、光をブロックするもの、すなわち、可視スペクトル内で不透明なものでなければならない。シャッタ内の、メカニカル層1105内で、または導体層1107のために、金属が使用される場合、それらは、入射光の95%よりも多くをブロックするのに効果的である。半導体材料も、特に、それらが0.5ミクロンを超える厚さで提供される場合、可視光に対して不透明であってもよい。
【0141】
好ましくは、シャッタ1101内の材料のうちの少なくとも1つは、さらに、光を吸収するものであり、それにより入射光は、単に反射される代わりに、実質的に吸収される(多くの金属は、吸収ではなく、主に反射によって、光をブロックする)。層1105、1107、または1109のために有用な、いくつかの金属合金は、光を吸収するのに特に効果的である。そのような金属合金としては、以下に限定されるものではないが、MoCr、MoW、MoTi、MoTa、TiW、およびTiCr合金が挙げられ、これらは、場合によっては、入射光の30%よりも多くを吸収する。アモルファスまたは多結晶のSi、Ge、CdTe、InGaAs、コロイド黒鉛(炭素)などの半導体材料、およびSiGeなどの合金も、光を吸収するのに効果的である。
【0142】
一部の実装では、サンドイッチの外側は導体層からなり、サンドイッチの内側はメカニカル層からなるように、複合シャッタ組立体1100内の層の順序が逆にされてもよい。
【0143】
シャッタ1101を通した光の透過量のさらなる減少、および/または、光の吸収量のさらなる増加が望まれる場合、追加の吸収性コーティングが、複合シャッタ1101の上面または底面のいずれか、あるいは両方の面に追加されてもよい(図示せず)。光の吸収に効果的な、いくつかの蒸着される金属コーティングとしては、以下に限定されるものではないが、Ni、Cr、Ti、Zr、ならびに、MoCr、MoW、MoTi、MoTa、TiW、TiCrなどの合金が挙げられる。粗い金属コーティングは、吸収率を向上させる。そのような粗い表面は、高ガス圧(20ミリトール(mtorr)を超えるスパッタリング環境)内でのスパッタ蒸着によって生成されてもよい。
【0144】
アモルファスまたは多結晶のSi、Ge、CdTe、InGaAs、コロイド黒鉛(炭素)などの、シャッタ組立体1100のための半導体コーティング材料、およびSiGeなどの合金も、光を吸収するのに効果的である。以下に限定されるものではないが、CuO、NiO、Cr2O3、AgO、SnO、ZnO、TiO、Ta2O5、MoO3、CrN、TiN、またはTaNを含む、金属酸化物または窒化物を材料とするコーティングも、光を吸収するのに効果的である。これらの酸化物または窒化物の吸収は、酸化物が非化学量論的なやり方−しばしば、スパッタリングまたは蒸発(evaporation)による−で調整または蒸着される場合、特に、蒸着プロセスによって格子内の酸素または窒素の不足がもたらされる場合に、向上する。
【0145】
サーメット材料のクラスも、シャッタ組立体1100のための吸収性コーティングとして効果的である。サーメットは、通常、酸化物または窒化物の母体内に、小さな金属粒子が浮遊させられた、複合材料である。例としては、Cr2O3母体内のCr粒子、またはSiO2母体内のCr粒子が挙げられる。母体内で浮遊させられるその他の金属粒子は、Ni、Ti、Au、Ag、Mo、Nb、および炭素であってもよい。その他の母体材料としては、TiO2、Ta2O5、Al2O3、およびSi3N4が挙げられる。
【0146】
シャッタ組立体1100を光吸収性材料でコーティングする目的のために、光吸収性染料を含む、ポリマーコーティングまたは樹脂も、使用されてもよい。
【0147】
適切な薄膜材料間での光の相殺的干渉を利用することによる、多層吸収構造から、シャッタコーティングを作成することも可能である。代表的な実装としては、酸化物または窒化物の部分反射層(partially reflecting layer)を、適切な反射率の金属とともに使用することが挙げられる。酸化物は、例えば、CrO2、TiO2、Al2O3、またはSiO2などの金属酸化物、あるいは、Si3N4のような窒化物であってもよく、金属は、Cr、Mo、Al、Ta、Tiのような適切な金属であってもよい。一実装では、金属層が最初に蒸着され、それに続いて、金属酸化物または窒化物が蒸着される。両方の場合に、2層の吸収率は、酸化物または窒化物層の厚さが、0.55ミクロンの4分の1を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最適化されてもよい。
【0148】
一部の適用例のためには、シャッタ1101の一方の面は吸収性であり、反対側の面は反射器であることが望ましい。図11内のメカニカル層1105または1109のうちのいずれか1つが、滑らかな金属からなる場合、十分な反射能がもたらされる。他の適用例では、シャッタの上部または下部のいずれかに、反射性コーティングを特に追加することが望ましい場合がある。良好な反射性コーティングとしては、Al、Au、Ag、Cr、Ni、またはNbの滑らかな蒸着に、多くの場合、酸化物または誘電体がさらにコーティングされたものが挙げられる。
【0149】
シャッタ組立体1100は、封入誘電体層(encapsulating dielectric layer)1111を含む。誘電体コーティングは、シャッタおよびビームの、底面と上面と側面とが、すべて均一にコーティングされるように、コンフォーマルなやり方で適用されてもよい。そのような薄膜は、Al2O3、Cr2O3、TiO2、HfO2、V2O5、Nb2O5、Ta2O5、SiO2、またはSi3N4などの絶縁体の、熱酸化および/またはコンフォーマル化学気相蒸着法によって、あるいは、同様の材料を、原子層蒸着を使用して蒸着することによって、成長させられてもよい。誘電体コーティング層は、10nm〜1ミクロンの範囲内の厚さで適用されてもよい。場合によっては、側壁上に誘電体コーティングを蒸着するために、スパッタリングおよび蒸発(evaporation)が使用されてもよい。
【0150】
図12A〜図12Dは、シャッタ1101と、コンプライアントビーム1102と、アンカー構造1104とを含む、シャッタ組立体1100を、基板1103およびアパーチャ層1106の上に構築するためのプロセスを示す。これは、行および列のメタライゼーションと、任意選択でTFTとが、ガラス基板上にすでに製造された時点の後に開始される、例えば、手順700のステップ745から開始される、プロセスである。
【0151】
図12Aは、本発明の例示的実施形態による、シャッタ組立体1100を形成するプロセスの第1ステップの断面図である。図12Aに示すように、犠牲層1113が蒸着され、パターニングされる。ポリイミドが好ましい犠牲材料である。その他の、候補となる犠牲材料としては、ポリアミド、フルオロポリマー、ベンゾシクロブテン、ポリフェニルキノキシレン(polyphenylquinoxylene)、パリレン、ポリノルボルネンなどの、ポリマー材料が挙げられる。これらの材料は、粗い表面を平坦化する機能と、250Cを超える処理温度において機械的完全性を維持する機能と、エッチングの容易さ、および/または、除去中の熱分解の容易さとから選ばれている。代替の犠牲層は、ポリ酢酸ビニル、ポリビニルエチレン(polyvinyl ethylene)、フェノールまたはノボラック樹脂などの、フォトレジストに見出すことができるが、それらの使用は、通常、350C未満の温度に限定される。代替の犠牲層はSiO2であり、SiO2は、その除去に使用されるフッ化水素酸溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい(Si3N4は、そのような耐性を有する)。別の代替の犠牲層はシリコンであり、シリコンは、その除去に使用されるフッ素プラズマまたはXeF2に対して、他の電子および構造層が耐性を有する限り、優先的に除去されてもよい(ほとんどの金属および/またはSi3N4は、そのような耐性を有する)。さらに別の代替の犠牲層はアルミニウムであり、アルミニウムは、強塩基(高濃度NaOH)溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい(Cr、Ni、Mo、Ta、およびSiは、そのような耐性を有する)。さらに別の代替の犠牲層は銅であり、銅は、硝酸または硫酸溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい(Cr、Ni、およびSiは、そのような耐性を有する)。
【0152】
次に、犠牲層1113は、アンカー領域1104において穴またはビアを露出するようにパターニングされる。好ましいポリイミド材料およびその他のポリマー樹脂は、(紫外線フォトマスクを通して露出された領域が、現像剤溶液内で優先的に除去されることを可能にする)光活性物質を含むように配合されていてもよい。その他の犠牲層1113は、追加のフォトレジストの層で犠牲層をコーティングし、フォトレジストをフォトパターニングし、最後に、フォトレジストをエッチングマスクとして使用することによって、パターニングされてもよい。その他の犠牲層は、ハードマスクを使用して犠牲層をコーティングすることによってパターニングされてもよく、ハードマスクは、SiO2の、またはクロムなどの金属の、薄層であってもよい。次に、フォトレジストと湿式化学エッチングとを使用して、フォトパターンがハードマスクに転写される。ハードマスク内に作られるパターンは、ドライケミカル、異方性、またはプラズマエッチング(犠牲層内に非常に深く狭いアンカー穴を付与するために使用可能な技術)に対して、非常に耐性があってもよい。
【0153】
アンカー1104またはビア領域が犠牲層内で開けられた後は、露出された、下にある導体表面1114が、表面酸化物層をすべて除去するために、化学的に、または、プラズマのスパッタリング効果によって、エッチングされてもよい。そのような接点エッチングステップは、下にある導体と、シャッタ材料との間の、オーム接触を向上させる。
【0154】
犠牲層のパターニングの後は、フォトレジスト層またはハードマスクは、溶剤洗浄または酸エッチングのいずれかを使用して、すべて除去されてもよい。
【0155】
次に、シャッタ組立体1100を構築するためのプロセス内で、図12Bに示すように、シャッタ材料が蒸着される。シャッタ組立体1100は、複数の薄膜1105、1107、および1109から構成される。好ましい実施形態では、第1のメカニカル層1105は、アモルファスシリコン層であって、最初に蒸着され、続いて、アルミニウムからなる導体層1107が蒸着され、続いて、アモルファスシリコンの第2の層1109が蒸着される。シャッタ材料1105、1107、および1109のために使用される蒸着温度は、犠牲層の物理的劣化が発生する温度よりも下である。例えば、ポリイミドは、400Cよりも上の温度で分解することが知られている。シャッタ材料1105、1107、および1109は、400Cよりも下の温度で蒸着されてもよく、したがって、ポリイミドを犠牲材料として使用することが許可される。水素化アモルファスシリコンは、250〜350Cの範囲内の温度で、シランガスからの、プラズマアシスト化学気相蒸着法(plasma−assisted chemical vapor deposition)(PECVD)を使用して、比較的応力のない状態内で、0.15〜3ミクロンの範囲内の厚さに成長させられることが可能なので、層1105および1109のための有用な機械的材料である。ホスフィンガス(PH3)がドーパントとして使用され、それにより、アモルファスシリコンは、1Ω−cm未満の抵抗率を有するように成長させられることが可能となる。代替の実施形態では、同様のPECVD技術が、メカニカル層1105としての、Si3N4、シリコンリッチSi3N4、またはSiO2材料の蒸着のために、あるいは、メカニカル層1105のための、ダイヤモンド状炭素、Ge、SiGe、CdTe、またはその他の半導体材料の蒸着のために、使用されてもよい。PECVD蒸着技術の利点は、蒸着がかなりコンフォーマルでありうるということ、すなわち、さまざまな傾斜面や、狭いビアホールの内面をコーティングすることが可能であるということである。犠牲層内に切り込むアンカーまたはビアホールが、垂直側壁の近くに存在する場合でさえ、PECVD技術により、アンカーの下と上の水平面の間で連続的なコーティングを提供することが可能である。
【0156】
PECVD技術に加えて、シャッタ層1105または1109の成長のために利用可能な代替の技術としては、RFまたはDCスパッタリング、有機金属化学気相蒸着法、蒸発(evaporation)、電気めっきまたは無電界めっきが挙げられる。
【0157】
導体層1107のためには、Alなどの金属薄膜が好ましいが、Cu、Ni、Mo、またはTaなどの代替物が選択されてもよい。そのような導体材料を含めることにより、シャッタ材料の全体的なシート抵抗を減少させるということ、および、シャッタ材料を通した可視光の通過をブロックするのに役立つということの、2つの目的が果たされる。(アモルファスシリコンは、2ミクロン未満の厚さに成長させられた場合、可視光をある程度透過する可能性がある。)導体材料は、スパッタリングにより、あるいは、よりコンフォーマルなやり方では、化学気相蒸着法、電気めっき、または無電界めっきにより蒸着されてもよい。
【0158】
シャッタ組立体1100を構築するためのプロセスは、図12Cに継続される。犠牲層1113がまだウエハ上にある間に、シャッタ層1105、1107、および1109は、フォトマスクされ、エッチングされる。最初に、フォトレジスト材料が塗布され、次に、フォトマスクを通して露光され、次に、現像されて、エッチングマスクが形成される。アモルファスシリコン、窒化シリコン、および酸化シリコンは、次に、フッ素ベースのプラズマ化学の中でエッチングされてもよい。SiO2メカニカル層は、HF湿式化学を使用してエッチングされてもよく、導体層内の任意の金属は、湿式化学または塩素ベースのプラズマ化学を使用してエッチングされてもよい。
【0159】
図12Cにおいて、フォトマスクを通して適用されるパターン形状は、シャッタ組立体1100のアクチュエータおよびシャッタ内の、剛性、コンプライアンス、および電圧応答などの、機械的特性に影響を及ぼす。シャッタ組立体1100は、断面図に示す、コンプライアントビーム1102を含む。コンプライアントビーム1102は、シャッタ材料の幅が、全高または厚さよりも小さいように形作られる。ビーム寸法比は、少なくとも1.4:1(ビーム1102の幅よりも高さまたは厚さの方が大きい)に維持することが好ましい。
【0160】
シャッタ組立体1100を構築するためのプロセスは、図12Dに示すように継続される。犠牲層1113は除去され、それにより、すべての可動部品が、アンカー点以外において、基板1103から解放される。ポリイミド犠牲材料は、好ましくは、酸素プラズマ内で除去される。犠牲層1113のために使用されるその他のポリマー材料も、酸素プラズマ内で除去されてもよく、または場合によっては、熱分解によって除去されてもよい。一部の犠牲層1113(SiO2など)は、湿式化学エッチングによって、または気相エッチングによって除去されてもよい。
【0161】
図12Dには示していないが、図11には示している、最終プロセスでは、誘電体コーティング1111が、シャッタのすべての露出表面上に蒸着される。誘電体コーティング1111は、シャッタ1101およびビーム1102の、底面と上面と側面とが、化学気相蒸着法を使用して、すべて均一にコーティングされるように、コンフォーマルなやり方で適用されてもよい。Al2O3は、層1111のための好ましい誘電体コーティングであり、原子層蒸着によって、10〜30ナノメートルの範囲内の厚さに蒸着される。
【0162】
最後に、アンチスティクションコーティング(anti−stiction coating)が、すべてのシャッタ1101およびビーム1102の表面に適用されてもよい。これらのコーティングは、アクチュエータの2つの別個のビーム間の、望ましくない粘着性または付着を防止する。適用可能なコーティングとしては、炭素膜(グラファイトおよびダイヤモンド状の両方)、ならびに、フルオロポリマー、および/または低蒸気圧潤滑剤が挙げられる。これらのコーティングは、分子蒸気への暴露によって、または、化学気相蒸着法を使用した、前駆体化合物の分解によって、適用されてもよい。アンチスティクションコーティング(anti−stiction coating)は、さらに、絶縁表面のフッ素化、シラン化、シロキサン化(siloxidation)、または水素化におけるような、シャッタ表面の化学変換によって作成されてもよい。
【0163】
米国特許出願第11/251,035号明細書には、シャッタ組立体およびアクチュエータのための多くの有用な設計が記載されている。MEMSベースのシャッタディスプレイ内で使用するための適切なアクチュエータの1つのクラスは、ディスプレイ基板に対して横方向の、またはディスプレイ基板の平面内での、シャッタの動きを制御するための、コンプライアントアクチュエータビームを含む。そのようなシャッタ組立体の作動のために必要な電圧は、アクチュエータビームがよりコンプライアントになるにつれて、減少する。作動させられる動きの制御は、面外の動きに対して面内の動きが優先または促進されるように、ビームが形作られている場合に、さらに向上する。好ましい設計では、コンプライアントアクチュエータビームは、図12Cのビーム1102のような、ビームの幅よりも高さまたは厚さの方が大きいような、長方形の断面を有する。
【0164】
平面内の湾曲に対する、長い長方形ビームの剛性は、その平面内でのそのビームの最も薄い寸法の3乗に比例する。したがって、平面内の動きのための作動電圧を減らすには、コンプライアントビームの幅を可能な限り減らすことが関心事となる。ただし、図11および図12のパターニング技術を使用する場合、ビームの幅は、利用可能な(かつ経済的な)フォトリソグラフィ装置の分解能に制限される。15ナノメートルもの狭さの特徴を有するパターンをフォトレジスト内で画定するためのリソグラフィ装置が利用可能ではあるが、そのような装置は高価であり、1回の露光からパターニングすることが可能な面積は限られている。広いガラスのパネルにわたる経済的なフォトリソグラフィのためには、分解能の限界は、より一般的には、1ミクロンまたは2ミクロンである。
【0165】
図13A〜図13Dは、構築のさまざまな段階における、シャッタ組立体1300の等角投影図である。これらの図は、合わせて、広いガラスパネルのための、非常に狭いビームを、従来のリソグラフィ限界をはるかに下回る寸法で生成することが可能な、処理方法を示す。特に、図13A〜図13Dは、シャッタ組立体1300のコンプライアントビームが、犠牲材料で作られたモールド上の側壁特徴として形成されるプロセスを示す。図13A〜図13Dは、さらに、3次元モールドが、より複雑な3次元(すなわち、平坦でない)形状を有するシャッタ組立体1300を生成するために、どのように利用されてもよいかを示す。
【0166】
側壁ビームを有するシャッタ組立体1300を形成するプロセスは、図13Aに示すように、第1の犠牲材料1301の蒸着およびパターニングで開始される。第1の犠牲材料内で画定されるパターンは、シャッタのためのアンカーが内部に最終的に形成されるであろう、開口部またはビア1302を作成する。第1の犠牲材料1301の蒸着およびパターニングは、図7、図8、および図12に関連して説明した蒸着およびパターニングについての記載と、同様の概念であり、そして同様の材料を使用する。
【0167】
側壁ビームを形成するプロセスは、第2の犠牲材料1305の蒸着およびパターニングに継続される。図13Bは、第2の犠牲材料1305のパターニングの後で作成されるモールド1303の形状を示す。モールド1303は、以前に画定されたビア1302を有する第1の犠牲材料1301も含む。図13Bのモールド1303は、2つの別個の水平レベルを含む。モールド1303の、下の水平レベル1308は、第1の犠牲層1301の上面によって構築され、第2の犠牲層1305がエッチングによって除去された領域内において到達可能である。モールド1303の、上の水平レベル1310は、第2の犠牲層1305の上面によって構築される。図13Bに示すモールド1303は、さらに、実質的に垂直な側壁1309を含む。
【0168】
側壁ビームを形成するプロセスは、図13Cに示すように、犠牲モールド1303の露出表面のすべての上への、シャッタ材料の蒸着およびパターニングに継続される。シャッタ材料は、約2ミクロン未満の厚さを有するように蒸着される。一部の実装では、シャッタ材料は、約1.5ミクロン未満の厚さを有するように蒸着される。他の実装では、シャッタ材料は、約1.0ミクロン未満の厚さを有するように、また、約0.15ミクロンもの薄さに蒸着される。蒸着の後は、図13Cに示すように、シャッタ材料(図11に関して説明した複合シャッタであってもよい)がパターニングされる。フォトレジスト内に作られるパターンは、シャッタ1312の領域内、およびアンカー1314において、シャッタ材料が残るように設計される。
【0169】
異方性エッチングとして当業界で周知の、図13Cに示すステップにおいて使用されるエッチングプロセスのための、特定の装置および化学反応が、さらに選択される。シャッタ材料の異方性エッチングは、電圧ビアスが基板に、または基板に近接した電極に印加された、プラズマ環境内で実行される。(基板の表面に垂直な電場を有する)ビアスがかけられた基板により、基板にほぼ垂直な角度で基板に向かう、イオンの加速がもたらされる。そのような加速されたイオンは、エッチング化学物質とあいまって、基板に平行な方向に比較して、基板の平面に垂直な方向において、はるかに速い、エッチング速度をもたらす。フォトレジストによって保護されている領域内での、シャッタ材料のアンダーカットエッチングは、それにより、実質的になくなる。シャッタ材料は、さらに、加速されたイオンの軌道に実質的に平行な、モールド1303の側壁面1309に沿った、異方性エッチングから実質的に保護される。そのような保護された側壁シャッタ材料は、後で、シャッタ1312を支えるためのコンプライアントビーム1316を形成する。モールドの、上の水平面1310または下の水平面1308などの、その他の(フォトレジストで保護されていない)水平面に沿って、シャッタ材料は、エッチングによって完全に除去されている。
【0170】
側壁ビーム1316を形成するために使用される異方性エッチングは、基板の、または基板に近接した電極の、電気的ビアスのための設備が提供される限り、RFまたはDCプラズマエッチング装置で達成されることが可能である。RFプラズマエッチングの場合、励起回路の接地板から基板ホルダーを切断し、それにより、基板電位がプラズマ内で浮動となることを許可することによって、等価自己ビアスが得られてもよい。一実装では、炭素と水素の両方、および/または、炭素とフッ素の両方が、エッチングガス内の成分である、CHF3、C4F8、またはCHCl3などのエッチングガスを提供することが可能である。基板の電圧ビアスによって再び達成される、方向性プラズマと組み合わされた場合、自由にされたC、H、および/またはF原子は、側壁1309に移動してもよく、そこでそれらは、パッシブまたは保護の準ポリマーコーティングを構築してもよい。この準ポリマーコーティングは、さらに、側壁ビーム1316を、エッチングまたは化学的浸食から保護する。
【0171】
側壁ビームを形成するプロセスは、第2の犠牲層1305および第1の犠牲層1301の残りの除去によって完了し、その結果は、図13Dに示されている。モールド1303の側壁1309上に蒸着された材料は、コンプライアントビーム1316として残る。コンプライアントビーム1316は、アンカー1314をシャッタ1312に機械的に接続する。アンカーはアパーチャ層1325に接続されている。コンプライアントビーム1316は、高く、かつ狭い。モールド1303の表面から形成される、側壁ビーム1316の幅は、蒸着されたシャッタ材料の厚さと同様である。場合によっては、1316におけるビーム幅は、1312における水平シャッタ材料の厚さと同じであり、他の場合には、ビーム幅は、シャッタ材料の厚さの約1/2にすぎない。側壁ビーム1316の高さは、第2の犠牲材料1305の厚さによって、または言い換えると、図13Bに関連して説明したパターニングステップの間に作成される、モールド1303の深さによって、決定される。蒸着されるシャッタ材料の厚さが2ミクロン未満に選択される限り(多くの適用例では、0.2〜2.0ミクロンの範囲の厚さが好適である)、図13A〜図13Dに示した方法は、非常に狭いビームの生成に非常に適している。従来のフォトリソグラフィでは、図13A、図13B、および図13Cに示す、パターニングされる特徴は、はるかに大きな寸法に制限され、例えば、分離可能な最小の特徴は、2ミクロンまたは5ミクロン以上となる。
【0172】
図13Dは、高いアスペクト比の断面を有するコンプライアントビームをもたらす、上記のプロセスから形成された、シャッタ組立体1300の等角投影図を示す。第2の犠牲層の厚さが、例えば、シャッタ材料の厚さよりも4倍を超えて大きい限り、結果としてもたらされる、ビーム高さとビーム幅の比は、同様の、すなわち4倍を超えた比となる。
【0173】
上で説明していないが、図13Cに至るプロセスの一部として含まれる、任意選択のステップは、モールド1303の側壁に沿って形成されたビームを分離する、または切り離すための、側壁ビーム1316の等方性エッチングを含む。例えば、点1324におけるシャッタ材料は、等方性エッチングの使用を通して側壁から除去されている。等方性エッチングは、エッチング速度がすべての方向で同じであり、そのため、点1324などの領域内の側壁材料は保護されない。等方性エッチングは、ビアス電圧が基板に印加されない限り、一般的なプラズマエッチング装置で達成されてもよい。等方性エッチングは、さらに、湿式化学または気相エッチング技術を使用して達成されてもよい。点1324におけるビームの分離は、フォトレジストの供給、パターニング、およびエッチングという、別個のシーケンスを通して達成される。この場合のフォトレジストパターンは、等方性化学エッチングから側壁ビーム1316を保護し、しかし、点1324における側壁ビームは露出するように設計される。
【0174】
モールド1303の側壁1309上に蒸着されたシャッタ材料を保護するため、および、実質的に均一な断面の側壁ビーム1316を生成するために、いくつかの特定のプロセスガイドラインが使用されてもよい。例えば、図13Bにおいて、側壁1309は、できるだけ垂直に作られてもよい。側壁1309および/または露出表面における傾斜は、異方性エッチングの影響を受けやすくなる。垂直な側壁1309は、図13Bのパターニングステップでの、第2の犠牲材料1305のパターニングが、やはり異方性のやり方で実行される場合に生成されてもよい。第2の犠牲層1305のパターニングと組み合わせた、追加のフォトレジストコーティングまたはハードマスクの使用(図12Aに関する説明を参照)により、第2の犠牲材料1305の異方性エッチングにおいて、フォトレジストの過剰な損耗を心配することなしに、アグレッシブなプラズマおよび/または高い基板ビアスを使用することが可能になる。垂直な側壁1309は、さらに、紫外線露光中の焦点の深さの制御に注意が払われ、レジストの最終硬化中の過剰な収縮が回避される限り、光像形成性の(photoimageable)犠牲材料内で生成されてもよい。
【0175】
側壁ビームの処理中に役立つ可能性がある、別のプロセスガイドラインは、シャッタ材料の蒸着の順応性(conformality)である。モールド1303の表面は、それらの表面の、垂直または水平のいずれかの向きに関係なく、同様の厚さのシャッタ材料で覆われることが好ましい。そのような順応性は、化学気相蒸着法(CVD)を使用して蒸着する場合に達成されてもよい。特に、以下のコンフォーマル技術が使用されてもよい。プラズマ促進化学気相蒸着法(plasma enhanced chemical vapor deposition)(PECVD)、低圧化学気相蒸着法(low pressure chemical vapor deposition)(LPCVD)、および、原子層または自己限定層蒸着(atomic or self−limited layer deposition)(ALD)。上記のCVD技術では、ソース原子の方向性フラックスに表面を露出するのとは対照的に、薄膜の成長速度は、表面の反応速度によって制限されてもよい。そのようなコンフォーマル蒸着技術では、垂直面上に成長させられる材料の厚さは、好ましくは、水平面上に成長させられる材料の厚さの少なくとも50%である。あるいは、シャッタ材料は、無電界めっきによって溶液からコンフォーマルに蒸着されてもよく、または、めっきの前にすべての表面を均一にコーティングする、金属シード層が提供される限り、電気めっきされてもよい。
【0176】
図13Dに示すシャッタ組立体1300は、例えばシャッタ1312などの、基板表面に平行に蒸着される平坦な要素と、例えばコンプライアントビーム1316などの、基板表面に垂直に蒸着される要素とを有する。さらに、3次元の、折り畳まれた、または波形の外観を有するシャッタ組立体を、コンフォーマル蒸着および異方性エッチングの技術を使用して生成することも可能である。これにより、シャッタ1312はわずか0.5ミクロンの厚さの蒸着から構築されたにもかかわらず、適切な段ボール箱設計により、および/または、3次元接合表面を使用して、構造は非常に堅くかつ軽量に作られてもよい。
【0177】
シャッタ組立体1300を形成するためのプロセスの、別の有用な変形形態は、不均衡な応力を有するビームの形成を含む。例えば、コンプライアントビーム1316は、2つの異なる材料のラミネートから形成されてもよい。ラミネート内の応力状態は、ビームの自発的な曲げをもたらしてもよい。例えば、シャッタ組立体1300は、図1B内のロードビーム136および駆動ビーム146などの、別個のロードビームおよび駆動ビームを含んでもよい。第1および第2の犠牲層1301および1305などの、犠牲モールド材料の除去の後で、不均衡な応力を有する別個のコンプライアントビームは、それらが触れるまで、お互いに向けて曲がってもよい。ロードビームと駆動ビームとの間のそのような接触は、作動のために必要とされる電圧を減少させてもよい。
【0178】
ラミネートビームの形成は、不均衡な応力を有利にもたらしてもよい。例えば、ラミネートビームの一方の表面が引張り応力下にあり、もう一方の表面が圧縮応力下にある場合、ビームは応力を減少させる方向に湾曲し、圧縮表面が湾曲の外側に現れるようになる。不均衡応力は、場合によっては、通常は2つの異なる材料間の格子不整合が原因の応力である、成長応力から発生し、あるいは、結晶粒の柱状成長から発生する。他の場合には、不均衡応力は、材料がそれらの成長温度から冷却された後で、非対称な応力分布がラミネート内に引き起こされるような、2つの材料間の熱膨張計数の差から発生する。
【0179】
不均衡な応力を有するラミネートビームの一実施形態では、シャッタ材料は、アモルファスシリコンから、または、図11に関して説明したような、アモルファスシリコンとアルミニウムとの複合物から形成されてもよい。ただし、シャッタ組立体1300から犠牲材料が除去される前に、SiO2またはSi3N4などの誘電体材料の追加のコーティングが、ビーム1316の露出表面上に蒸着される。モールド材料1305とまだ接触しているビーム表面は、誘電体でコーティングされず、したがって、ラミネートの応力状態は不均衡になる。誘電体材料が、引張り応力の状態で蒸着された場合、または、シャッタ材料が、誘電体材料との界面において引張り応力の状態にある場合、犠牲材料1316の除去の後で、側壁ビームは曲がって、相互に接触する。ラミネート内での誘電体材料の使用は、電気的接触または短絡の形成なしでの、アクチュエータビーム間の機械的接触を確実にするために役立つ。
【0180】
側壁ビームのための上述の方法に加えて、幅が2ミクロンよりも十分に小さい、または実際的なフォトリソグラフィの限界よりも十分に小さい、コンプライアントビームを、シャッタ組立体内で生成するための他の方法が存在する。1つのそのような技術では、代わりに、モールド1303の上部1310および垂直な側面1309上にコンフォーマルなやり方でシャッタ材料が蒸着される場合に、薄い金属シード層のみについての側壁プロセスを使用することが可能である。シード層の異方性エッチングの後で、金属シード層を、より厚いシャッタ材料を電気めっきするための基礎として使用することが可能である。すべての表面にわたる、シャッタ材料のコンフォーマルな蒸着は、この場合は必要ではなく、モールド1303の側壁1309上への、シード層の電気的に連続した蒸着と、それに続く異方性エッチングのみが必要である。
【0181】
第3の犠牲層1402を利用する、狭いコンプライアントビームを形成するための別の方法を、図14Aに示す。この方法の第1のステップでは、第2の犠牲モールド材料1404が、層1401上に蒸着される。層1401は、導体層の一部であってもよく、または、第1の犠牲層であってもよい。次に、比較的広いトレンチ1403(幅はおそらく3〜5ミクロン)が、第2の犠牲モールド材料1404内にパターニングされる。次に、第3の犠牲材料1402が、第2の犠牲材料1404の上に蒸着される。第3の犠牲材料は、垂直面と水平面との両方を同様の厚さで覆うような、コンフォーマルなやり方で蒸着され、これは、トレンチの幅を狭くする効果を有する。図示されている例では、第3の犠牲材料が、1〜1.5ミクロンの範囲内の厚さを有して側壁上に蒸着される場合、残りのトレンチの幅は2ミクロン以下となる。第4に、シャッタ材料1406が、第3の犠牲材料1402によって形成される残りのトレンチ内に蒸着される。最後に、第2および第3の犠牲材料1402および1404の両方が、ウェットエッチングまたはプラズマエッチングのいずれかによって除去されて、狭い浮遊したビームが後に残される。
【0182】
第3の犠牲層1402を形成するために使用可能ないくつかの方法がある。犠牲層1402としてSiO2が使用される場合、SiO2は、プラズマ促進(plasma enhanced)または低圧化学気相蒸着法(low pressure chemical vapor deposition)によって蒸着されてもよい。あるいは、パリレンまたはパリレンCとしても知られる、ジパラキシリレン(di−para−xylylene)が、分子蒸発(molecular evaporation)によって、第3の、コンフォーマルな犠牲層1402として蒸着されてもよい。そして最後に、犠牲層1402は、無電界めっきによって溶液から蒸着されるか、または電気めっきされてもよい。めっきプロセスでは、金属シード層が、最初に、蒸発(evaporation)またはスパッタリングによって、モールドの露出面上に蒸着される。次に、より厚い犠牲金属コーティング(NiまたはCuなど)が、電着によって成長させられる。
【0183】
狭いビームの形成のための別の方法を、図14Bに示す。この場合、トレンチの形状の狭いモールドが、犠牲材料内にエッチングされる。エッチングされる際の、トレンチの幅は、フォトマスク上にプリントされるトレンチの幅よりも狭く、この狭小化は、レジスト処理の露光と現像ステップとの間で発生する、上を覆うフォトレジスト層内の形状の変化によって達成される。このプロセスでは、第1の犠牲層1408が、層1407上に蒸着されて硬化させられ、次に、比較的厚い(2ミクロン)フォトレジスト1410が、犠牲層1408の上に蒸着される。トレンチ1411が、フォトレジスト1410内で画定される。次に、ベーキングまたは硬化ステップの一部として、フォトレジストは、130℃を超える温度に加熱され、その温度において弛緩または流動し始める。最初にレジスト内に作られたフォトパターンの、切り立った側壁は、次に、崩壊する傾向となり、フォトレジストの端をお互いに向けて移動させて、より狭い寸法1412を有するギャップを形成する。次のステップでは、エッチングステップを使用して、フォトレジスト内のこの狭いパターン1412が犠牲材料1408に転写されて、トレンチ1414が作成され、そして、フォトレジストは除去される。第5に、犠牲材料内の狭いトレンチ1414は、シャッタ材料を使用して充填され、最後に、犠牲材料が除去されて、狭い浮遊したビームが露出される。
【0184】
狭いコンプライアントビームを形成するための別の方法は、ビーム材料の酸化に基づく薄化技術を含む。この方法では、第1に、十分な幅(例えば、3〜5ミクロン)のビームが、図11および図12に関して説明した直接的手法に従って、フォトパターニングされる。第2に、犠牲材料が除去されて、比較的広いビームが露出される。第2に、ビーム材料が、Si、Cu、Ni、Ti、またはTaなどの、被酸化性の材料から構成されている場合、次に、ビームは酸化され、それにより、その半分を超える体積が、シリコンまたは金属ではなく、酸化シリコンまたは金属酸化物によって占められるようになる。そして最後に、酸化材料がエッチングにより除去されて、元のビームよりもかなり狭い、金属ビームが露出される。そのような酸化のためには、炉内での熱酸化、高pH溶液との反応、および/または、電気化学槽内で実行されてもよいような、陽極酸化などの、いくつかの方法が利用可能である。
【0185】
狭いコンプライアントビームを形成するための別の方法は、ビーム材料の、制御された等方性エッチングを含む。この方法では、第1に、十分な幅(例えば、3〜5ミクロン)のビームが、図11および図12に関して説明した直接的手法に従って、フォトパターニングされる。ただし、この方法では、ビームのエッチングは2ステップで行われる。第1に、異方性エッチングが適用されて、シャッタ材料が層の下部に至るまでエッチングされ、ビームの両側上の領域が清浄される。次に、第2に、ビームを狭くする効果を有する、追加の等方性エッチングが適用される。均一な等方性エッチング速度を提供するように注意する必要があり、その理由は、このエッチングは、あらかじめ設定された時間間隔後の、エッチング媒体からの除去のみによって停止されるからである。不均一なエッチング速度は、ディスプレイ装置の対角線にわたっての、不均一なビーム幅をもたらす。
【0186】
狭いコンプライアントビームを形成するための別の方法は、上に記載した方法の薄化技術から得られるが、ビーム自体を形成するためではなく、狭いハードマスクを形成するために薄化技術を使用する。ハードマスクは、金属、酸化物、またはポリマーから構成されてもよい。ハードマスクは、従来のフォトリソグラフィの限界よりもかなり狭いビームおよびビーム幅を形成するために酸化またはエッチングされてもよい。ハードマスクがシャッタ材料の上に形成される場合、ハードマスクは、次に、シャッタ材料が続いて異方性エッチングを使用してエッチングされる際に、シャッタ材料の狭いビームを保護してもよい。
【0187】
図15は、代替のシャッタ組立体1500を示す。シャッタ組立体1500は、強度対厚さの比を向上するために、側壁ビームの方法が活用される構造の例である。シャッタ組立体1500は、基板1509上に構築される、アパーチャ層1501と、シャッタアンカー1503と、コンプライアントビーム1505と、シャッタ1507とを含む。図13Dに示すシャッタ組立体1300と比較すると、シャッタ1507は、平坦ではなく、むしろ、さらなる側壁構造1511が組み込まれている。
【0188】
これらの側壁構造1511は、図13A〜図13Dに関して説明した、コンプライアントビーム1505を形成するためのプロセスに非常に類似したプロセス内で形成されてもよい。このプロセスは、第1の犠牲層および第2の犠牲層の蒸着を含み、下面および壁面の両方を有するモールドを形成するための、両方の犠牲材料のパターニングを含む。次にモールドの下面および壁面上にシャッタ材料が蒸着され、その後、異方性エッチングを使用してパターニングされる。犠牲材料が除去された後で、シャッタ組立体1500などのシャッタ組立体がもたらされてもよい。
【0189】
側壁構造1511は、シャッタ1507と同じ材料から形成され、シャッタ1507の周囲のかなりの部分に沿ってシャッタに接続される。シャッタ1507は、したがって、基板1509の平面から離れる曲げに対する、その実効的な厚さが、蒸着されたシャッタ材料の厚さよりもかなり厚い、3次元の外観を有する。すなわち、シャッタ1507は、水平面および垂直側壁面の両方を備え、曲げに対する実効的な厚さは、単にシャッタの水平断面によって測定された厚さよりもかなり厚い。
【0190】
図16は、代替のシャッタ組立体1600を、断面で示す。シャッタ組立体1600は非常に狭いビーム1601を有するシャッタ組立体の別の例であり、この例では、コンプライアントビームは、従来のフォトグラフィの限界よりもかなり低い限界寸法を有するように形成されてもよい。コンプライアントビーム1601に加えて、シャッタ組立体1600は、基板1607上に製造される、シャッタアンカー1603と、シャッタ1605とを含む。図16は、さらに、シャッタ1605が、基板の平面から離れる曲げに対する剛性を向上するための側壁1608を含む、シャッタ組立体の例である。図16は、さらに、シャッタ1605が、コンプライアントビーム1601を製造するために使用される材料とは異なる材料から構成される、シャッタ組立体の例である。
【0191】
シャッタ組立体1600の形成のための方法は、次のように進められる。第1の犠牲層が、基板上に蒸着され、パターニングされる。次に、第1の犠牲材料の上に、シャッタ層材料1609が蒸着され、パターニングされる。このプロセスは、手順700のステップ745および750に関して説明したプロセスに類似しており、図11および図12A〜図12Dに関して詳細に述べた。次に、第2の犠牲層が、シャッタ層材料1609の上に蒸着され、パターニングされる。第2の犠牲材料は、下面および側壁面の両方を有するモールドを形成するようにパターニングされる。説明の目的のために、例示的モールドの水平面の位置を、図16内の点線1610で表している。多くの領域内で、第2の犠牲材料のパターニングの後は、犠牲モールドの下部は、シャッタ層材料1609を露出し、シャッタ層材料1609からなる。次に、ビーム材料1611が、モールドの下面および側壁面上に蒸着される。多くの領域内で、特に側壁の下部において、ビーム材料は、シャッタ層材料1609に接触し、シャッタ層材料1609に接合される。次に、ビーム材料1611またはシャッタ層材料1609のいずれかまたは両方を、特にそれらの材料がモールドの上面または下面のいずれかに沿って露出されている場所で、エッチングする能力を有してもよい、異方性エッチングが適用される。次に、第1および第2の犠牲材料が、エッチングステップを使用して除去され、シャッタ組立体1600などの、解放された構造が現れる。そして最後に、図11に示す誘電体コーティング1111などの、誘電体コーティングが適用されてもよい。
【0192】
シャッタ組立体1600は、他のシャッタ組立体1100または1300に対する利点を含む。シャッタ組立体1600は、シャッタ1605と、コンプライアントビーム1601とのそれぞれについて、異なる材料を使用することを可能にする。例えば、シャッタ1605は、透明な、かつ/または、可視光に対して吸収性の材料から構成されてもよく、コンプライアントビーム1601は、弾性があり、なおかつ割れに対する耐性がある材料から形成されてもよい。例えば、シャッタ1605は、金属材料から形成されてもよく、ビーム1601は、アモルファスまたは多結晶シリコンから、または二酸化シリコンから、または窒化シリコンから形成されてもよい。あるいは、例えば、シャッタ1605は、図4のアパーチャ材料に関して説明したような、層状材料から形成されてもよく、ビーム1601は、(例えば、電気めっきされた)金属材料から、あるいは、蒸着されたSi、SiO2、またはSiN4から形成されてもよい。導電性被覆層または金属付着層などの、いくつかの材料が、ビーム材料1611およびシャッタ層材料1609のいずれかまたは両方の構成要素として使用されてもよい。
【0193】
図17は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置100内に含めるのに適した、別の制御マトリクス1700からの構造の断面を示す。制御マトリクス1700は、基板1702上に構築された、トランジスタ518に類似した、反転スタガバックチャネルエッチング薄膜トランジスタ(inverted staggered back−channel etched thin film transistor)1701を含む。制御マトリクスは、さらに、シャッタ1703と、コンプライアントビーム1705と、駆動アンカー1707と、シャッタアンカー1708とを含む。制御マトリクスは、さらに、アパーチャ穴1709を含む。制御マトリクスは、次の層を含む。第1の導体層1711、第1の誘電体層1713、第1の半導体層1715、第2の導体層1717、第2の誘電体層1719、第3の導体層1721、およびシャッタ層1723。前に説明した制御マトリクス200および500とは対照的に、制御マトリクス1700は、アパーチャ層250またはアパーチャ層602などの、独立したアパーチャ層を含まない。制御マトリクス1700は、従って、制御マトリクス200または500よりも安価に製造されてもよい。
【0194】
制御マトリクス1700では、アパーチャ穴1709を画定する機能は、第2の導体層1717内に形成されるパターンによって達成される。第2の導体層1717は、アパーチャ穴の領域内を除く、シャッタ組立体の大部分の下に、一面に覆うやり方で残ることを許可される。第2の導体層は、反射器としても働くいくつかの金属から形成されてもよい。例えば領域1725および1727において、第2の導体金属から反射された光は、バックライトに戻ってもよく、それによりバックライトの効率を向上させてもよい。
【0195】
制御マトリクス1700内では、薄膜トランジスタ1701と駆動アンカー1707との間の電気的接続は、第2の導体層1717によって構築される。第1の導体層1711とシャッタアンカー1708との間の電気的接続は、第3の導体層1721を使用して形成されたストラップによって作られる。図17に示す実施形態のためには、ビア531などの、M1−M2ビアは必要なく、ビア533などの、Ap−M1ビアも必要ない。
【0196】
シャッタ組立体の別の可能な実施形態(再び、独立したアパーチャ層は使用されない)では、シャッタアンカー1707などのシャッタアンカーは、第1の導体層1711の上に構築され、第1の導体層1711に電気的に接続されてもよい。その場合、第1の導体層は、光を再循環させてバックライト内に戻すための反射層としても使用される。この実施形態では、トランジスタのドレインをシャッタアンカーに電気的に接続するために、図10Aに示すビア531に類似した、M1−M2ビアを提供することが有用である。
【0197】
制御マトリクス1700の別の変形形態では、好ましくは下にある基板の屈折率よりも大きな屈折率を有する、独立した誘電体層が、第1の導体層1711と基板との間に置かれてもよい。そのような間にはさまれた誘電体層は、基板の下から、または基板を通して、制御マトリクス1700に当たる光の、光反射率を向上させてもよい。
【0198】
制御マトリクス1700の別の変形形態では、独立したアパーチャ層が、制御マトリクス1700と基板との間に置かれて、独立した誘電体層によって制御マトリクス1700から電気的に絶縁されてもよい。独立したアパーチャ層は、図4に関して説明した材料から形成されてもよく、アパーチャ穴1709などのアパーチャ穴を画定するようにパターニングされてもよい。独立したアパーチャ層は、光を最大に再循環させてバックライト内に戻すために選択された材料から構築されてもよい。ただし、この実施形態では、制御マトリクス1700とアパーチャ層との間に、ビアまたはその他の電気的接続は何も提供されない。移動するシャッタ1703と、独立したアパーチャ層との間の容量結合を避けるために、移動するシャッタ1703と、アパーチャ層との間に、電気的な遮蔽を提供することが有利な場合がある。そのような遮蔽は、第1の導体層1711または第2の導体層1717などの、制御マトリクスの層内にエッチングされるパターンによって実現されてもよい。それらの層は、移動するシャッタと同じ電位を保持するように、電気的に接続されてもよい。シャッタアンカー1707を含む、制御マトリクス1700の金属領域1725および1727は、光をバックライトに戻す反射器として、または制御マトリクス1700と、独立したアパーチャ層との間の電気的遮蔽として働くように配置される(独立したアパーチャ層は図示せず)。
【0199】
図18は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置100内に含めるのに適した、別の制御マトリクス1800からの構造の断面を示す。制御マトリクス1800は、基板1802上に構築された、トランジスタ518に類似した、反転スタガバックチャネルエッチング薄膜トランジスタ(inverted staggered back−channel etched thin film transistor)1801を含む。制御マトリクスは、さらに、シャッタ1803と、コンプライアントビーム1805と、シャッタアンカー1807と、浮遊したアパーチャ層1808とを含む。制御マトリクスは、さらに、アパーチャ穴1809を含む。制御マトリクスは、次の層を含む。第1の導体層1811、第1の誘電体層1813、第1の半導体層1815、第2の導体層1817、第2の誘電体層1819、第3の導体層1821、およびシャッタ層1823。前に説明した制御マトリクス200および500とは対照的に、制御マトリクス1800では、アパーチャ層1808は、トランジスタ1801およびシャッタ1803の下ではなく、それらの両方の上に、それらの両方の後で製造される。
【0200】
浮遊したアパーチャ1808は、シャッタ組立体の製造に使用された、ステップ745、750、および755に類似したプロセスステップによって製造されてもよい。特に、ステップ750などの処理ステップは、シャッタ層1823の蒸着およびパターニングのために使用されてもよい。次に、第2の犠牲層(図18には示していない)が、シャッタ層1823の上に蒸着され、アパーチャアンカー1825などの、ビアを形成するためにパターニングされる。次に、第2の犠牲層の上にアパーチャ材料が蒸着され、パターニングされる。アパーチャ層1808のために選択される材料は、図4Aおよび図4Bに関してそれぞれ説明した、層401または層452のために選択される材料に類似していてもよい。ただし、制御マトリクス1800の実施形態については、複合物452内の層内の光学層の順序は、層464などの吸収層が最初に蒸着され、続いて、金属反射層462が蒸着され、次に、2つの屈折層460および458が蒸着されるように、逆にされてもよい。アパーチャ層1808のパターニングの後は、両方の犠牲層が除去されて、図18に示すような、浮遊した構造が現れる。
【0201】
固定されたディスプレイパッケージ内でディスプレイの解像度を増加させることが関心事となることがよくあり、または、ディスプレイの形成において使用される、1インチ当たりのピクセル数を増加させることが関心事となることがよくある。したがって、制御マトリクスを構築するために必要とされる面積を減らすことが関心事となる。多くの場合、図8Hまたは図10Aに示す2つまたは3つの特徴を、縮小された面積を有する1つの構造内に組み合わせることによって、ピクセル領域は減らされてもよい。図19Aは、アパーチャ層1902と、第1の導体層1906と、シャッタ層1915との間の電気的接触を同時に作る、基板1901上に構築された、スタックビア1900内の、そのような組み合わされた構造を示す。スタックビア1900は、本質的に、Ap−M1ビア533と、シャッタアンカー539(図10Aを参照)とを組み合わせて、1つの構造にしたものである。スタックビア1900は、さらに、第1の誘電体層1904と、第2の誘電体層1908と、第3の誘電体層1914と、シャッタ層1915とを含む。スタックビア1900の形成のためのプロセスは、次のとおりである。最初に、図10B〜図10Dに関して説明した、Ap−M1ビア533のためのものと同じ、プロセスステップとマスキングステップとが使用される。ただし、手順700のステップ735においては、スタックビア1900の真上にビア開口部が作成されるように、マスクパターンが適用される。第3の誘電体層1914および第2の誘電体層1908の両方は、このステップにおいて、第1の導体層に至るまでエッチングされる。ステップ735におけるビアの開口部は、ステップ710において第1の誘電体層内に開けられたビアよりも大きくなければならない。次に、第3の導体層が蒸着され、スタックビア1900の領域内では除去される。次に、手順700のステップ745〜760を含む、シャッタ組立体の形成のためのステップが行われる。ステップ745では、シャッタ材料1915が第1の導体層1906まで到達して電気的接触を作ることが可能なように、ビアまたはアンカー穴が、スタックビア1900の領域内の以前のビア開口部に位置合わせされる。
【0202】
上に示した例から明らかなように、ビア要素のその他の組み合わせが、制御マトリクス内で可能である。例えば、シャッタ層807を、第1の導体層606と、第2の導体層612とに同時に接続する、別のスタックビアを形成するために、(図10Aに示す)M1−M2ビア531と(図8Hに示す)駆動アンカー535との組み合わせが作成されてもよい。同様に、アパーチャ層602と、第1の導体層606と、第2の導体層612との間の同時接続を作成するために、M1−M2ビア531が、Ap−M1ビア533(いずれも図10A内)と組み合わされてもよい。
【0203】
多くの場合、手順700からマスキングステップをなくすことによってコストを節約することが関心事となる。各マスキングステップは、フォトレジストの蒸着と、フォトパターニングステップと、エッチングステップと、レジストの除去とを含む。図19Bは、一部のビア接続が、いかにして、ストラップ接続1950によって作られることが可能かを示す。ストラップ接続1950は、ストラップ1952によって電気的に接続された、トランジスタ518などの一般的な薄膜トランジスタと、アンカー539などのシャッタアンカーとを含む。トランジスタ518およびアンカー539は、図6および図10A内でそれらの構造について示された層をすべて含む。電気的ストラップ1952は、図6に示す第3の導体材料616に類似した、第3の導体材料1953からなる。電気的ストラップ1952の形成のためのステップは、次のように進められる。トランジスタ518の形成のため、およびシャッタアンカー539のためのプロセスと同じプロセスが、ステップ730まですべて行われるが、ただし、ステップ710において通常使用されるフォトマスクが省かれる点は異なる。ステップ745において、第3の誘電体層1954を貫通してビアがパターニングされ、第2の導体層1956およびアパーチャ層1958の両方が露出されるまですべてエッチングされる。次に、第3の導体層1953が、第2の導体層1956とアパーチャ層1958との間の電気的接続が構築されるように、蒸着され、パターニングされる。次に、シャッタ形成の通常のプロセスが、ステップ745〜760に従って行われる。シャッタアンカーのためのビアは、ストラップ1952が接触を行うのと同じ点において、アパーチャ層1958まで開けられる。
【0204】
電気的ストラップが、図10Aに示すビア構造の多くの代わりとなってもよい、いくつかのその他の可能性がある。それぞれの場合に、電気的ストラップの使用によって、マスキングステップの使用が省かれてもよい。例えば、第3の導体層616から形成された電気的ストラップが、さらに、図10Aに示すM1−M2ビア531の代わりになるように使用されてもよい。この場合のストラップは、第1の導体層606を第3の導体層612に電気的に接続するために使用される。電気的ストラップは、さらに、図10Aに示すAp−M1ビア533の代わりになるように使用されてもよい。この場合のストラップは、第2の導体層612から、または第3の導体層616から形成されてもよい。この場合、ストラップは、第1の導体層606とアパーチャ層602との間の電気的接続を形成する。
【0205】
場合によっては、シャッタ層807さえも、第3の導体層616に取って代わり、電気的ストラップとして使用されてもよい。場合によっては、シャッタ層807は、第2の導体層612の代わりとなることによって、代替の相互接続ラインとして働いてもよい。これらの場合のうちのいくつかにおいて、犠牲層805と組み合わせてパターニングされるシャッタ層807は、エアブリッジでもあるストラップを形成してもよい。シャッタ層807および関連するアンカーは、エアブリッジとして、ビア531などのM1−M2ビアの代わりとなってもよい。エアブリッジは、制御マトリクスの2つの電気的構成要素を接続するために使用されてもよい。例えば、図5B/5Cにおいて、エアブリッジは、大域的作動相互接続514と、トランジスタ518のソースとを接続してもよい。これらの電気的信号を、M1−M2ビア531を使用して、第1の導体層606を通して送る代わりに、信号は、シャッタアンカーを使用して、シャッタ層807を通して送られエアブリッジが形成されてもよい。M1−M2ビアの必要をなくすことにより、フォトマスクの回数の減少と、製造コストの削減が達成される。
【0206】
ディスプレイ組立体
図20は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置100内に含めるのに適した、別の制御マトリクス2000の断面を示す。制御マトリクス2000は、基板2004上に構築された、シャッタ組立体2001と、組立体スペーサ2003とを含む。制御マトリクスは、次の層を含む。第1の導体層2005、第1の誘電体層2007、第2の導体層2009、シャッタ層2011、および組立体スペーサ2003。制御マトリクス2000は、ピクセル内に薄膜トランジスタを有さない、パッシブマトリクスアレイとして動作させられてもよい。
【0207】
動作時、シャッタ組立体130、202、504、1312、2001などのシャッタ組立体は、カバープレートによって、環境から有利に保護される。カバープレート(図示せず)と基板2004との間の空間は、真空によって、空気によって、または潤滑流体によって満たされてもよい。基板2004とカバープレートとの間の間隔は、スペーサ2003などの、機械的スペーサの使用によって維持される。スペーサ2003は、好適には、高さ4〜40ミクロン、幅5〜20ミクロンである。
【0208】
組立体スペーサ2003は、好ましくは、ポリマー材料から形成される。スペーサのための製造シーケンスは、次のように進められてもよい。手順700内のステップが、制御マトリクスの形成まで、すなわち、ステップ740まで行われてもよい。ステップ745において、犠牲層が蒸着され、パターニングされる。組立体スペーサの形成のための準備として、下にある基板にスペーサが取り付けられるであろう位置において、犠牲層内にビアがパターニングされる。ステップ750において、図12A〜図12Dまたは図13A〜図13Dに関して説明したように、シャッタ層2011が蒸着され、パターニングされる。次に、組立体スペーサ2003のための材料が、シャッタ層2011の上に蒸着され、パターニングされる。組立体スペーサのための材料は、犠牲層内にこの目的のために作られたビアを通して基板に接触する。最後に、ステップ745において蒸着された、犠牲層が除去される。
【0209】
組立体スペーサ2003の構築のための好ましいポリマーは、犠牲層805、1113、または1305などの、犠牲層を除去するために使用される解放プロセスに対して耐性を有するポリマーである。犠牲層の除去のために、酸素プラズマ除去が使用される場合、組立体スペーサ2003のための適切なポリマーは、ポリ(イミド−シロキサン)コポリマー(PISX)、ポリヘドラルオリゴシルセスキオキサン(POSS)−シロキサンコポリマー、フェニルホスフィン酸化物含有ポリ(アリーレンエーテルベンゾオキサゾール)、ポリ(アリーレンエーテルベンゾオキサゾール)、ポリ(アリーレンエーテル1,3,4−オキサジアゾール)、およびポリ(アリーレンエーテルベンズイミダゾール)である。これらのポリマー材料は、フォトレジストおよび/または金属を使用してコーティングし、続いてそのコーティングを、リソグラフィでエッチングマスクにパターニングすることによって、パターニングされてもよい。スペーサポリマーのエッチングが、次に、塩素、フッ素、および酸素の混合物をプラズマが含む、プラズマエッチング内で達成されてもよい。場合によっては、選択されたポリマーの光活性を有する変種が準備されてもよく、それに対しては、エッチングマスクは必要とされない。
【0210】
代替の実施形態では、組立体スペーサ2003は、犠牲材料から作られたモールド内に、電気めっきまたは無電界めっきされた、金属からなってもよい。
【0211】
図21は、ディスプレイ組立体2100の断面像を示す。ディスプレイ組立体2100は、バックライト2101と、拡散体2103と、輝度強化膜2105と、MEMS基板2107と、カバープレート2109とを含む。MEMS基板2107は、アパーチャ層2111と、制御マトリクス(図示せず)と、シャッタ組立体2113のアレイとを含む。MEMS基板2107は、MEMS側2115および裏側2117と呼ばれる2つの側を有する。ディスプレイ組立体2100の構成は、MEMSアップ構成と呼ばれる。MEMSアップ構成は、MEMS基板のMEMS側2115が、バックライトの反対側に配置されていることを意味する。MEMSアップ構成では、MEMS基板2107のMEMS側2115が、見る人に面し、MEMS基板の裏側2117が、そのバックライト2101に面する。ディスプレイ組立体2100のアパーチャ層2111は、反射アパーチャとも呼ばれる。反射アパーチャは、アパーチャ層の表面のうちの少なくとも一方が反射面であるアパーチャとして画定される。そのような反射面の構築の例は、図4に関連して示した。
【0212】
ディスプレイ組立体2100のカバープレート2109は、ブラックマトリクス2119を含む。ブラックマトリクスは、環境光を吸収するように設計される。吸収しない場合、そこからの反射によって、ディスプレイのコントラストが劣化する可能性がある。ディスプレイ組立体2100は、MEMS基板2107とカバープレート2109との間の間隔を維持する働きをする、組立体スペーサ2121を含む。ディスプレイ組立体2100のバックライト2101は、ランプ2123を含む。
【0213】
MEMSアップ構成と呼ばれる、ディスプレイ組立体2100では、反射アパーチャ2111層は、アパーチャの反射面が、基板2107に面し、したがってバックライトにも面するように構築される。この構成では、米国特許出願第11/218,690号明細書に記載されているように、バックライトから入り、開いているアパーチャを通して出ない光は、反射されてバックライト内に戻され、そこで再循環のために利用できるようになる。図4Aのアパーチャ層401、および図4Bの複合アパーチャ層452は、ディスプレイ組立体2100内での使用に適した、反射アパーチャ2111の例である。アパーチャ層401は、銀またはアルミニウムなどの反射材料から構成されてもよい。アパーチャ452は、基板453を通して当たる光を反射するために配置された、1つの反射面を有する。基板402または基板453が、ディスプレイ組立体2100のMEMS基板2107などの、MEMSアップ構成に組み立てられる場合、バックライトからアパーチャ401または452上に当たる光は、再循環させられてバックライト内に戻されてもよい。
【0214】
制御マトリクス1700は、ディスプレイ組立体2100内での使用に適した、反射アパーチャ層の別の例を提供する。制御マトリクス1700の金属領域1725および1727は、基板1702内に光を反射して戻すように配置される。基板1702が、ディスプレイ組立体2100のMEMS基板2107などの、MEMSアップ構成に組み立てられる場合、光の再循環が発生する。
【0215】
制御マトリクス1800の浮遊したアパーチャ層1808は、ディスプレイ組立体2100内での使用に適した、反射アパーチャ層の別の例を提供する。基板1802に面した反射面を備えている場合、浮遊したアパーチャ層1808は、基板1802内に光を反射して戻す。基板1802が、ディスプレイ組立体2100のMEMS基板2107などの、MEMSアップ構成に組み立てられる場合、光の再循環が発生する。
【0216】
ディスプレイをMEMSアップ構成に組み立て、反射アパーチャを使用する場合、見る人に向けて配置されるアパーチャの表面が、吸収性材料で作られていれば、さらに有用である。例えば、複合アパーチャ452の層464は、基板453とは反対の方向454から当たる光を吸収するように設計される。ディスプレイ組立体2100のMEMSアップ構成では、バックライトとは反対の方向からの、そのような光は、環境光と呼ばれる。複合アパーチャ層452またはアパーチャ2111の、環境の方を向いた面上に、吸収性材料を提供することにより、ディスプレイのコントラストが向上させられてもよい。
【0217】
図22は、ディスプレイ組立体2200の断面像を示す。ディスプレイ組立体2200は、バックライト2201と、拡散体2203と、輝度強化膜2205と、アパーチャプレート2207と、MEMS基板2209とを含む。MEMS基板2209は、アパーチャ層2211と、制御マトリクス(図示せず)と、シャッタ組立体2213のアレイとを含む。ディスプレイ組立体2200内で、アパーチャプレート2207は、MEMS基板2209とバックライト2201との間に配置される。MEMS基板2209は、MEMS側2215および裏側2217と呼ばれる2つの側を有する。ディスプレイ組立体2200の構成は、MEMSダウン構成と呼ばれる。MEMSダウン構成は、MEMS基板2209のMEMS側2215が、バックライトの方に(そして、見る人とは反対の方に)向けられることを意味する。
【0218】
ディスプレイ組立体2200のバックライト2201は、ランプ2223を含む。
【0219】
アパーチャプレート2207は、反射アパーチャとも呼ばれる、アパーチャ層2219を含む。バックライトから入り、開いているアパーチャを通して出ない光は、反射アパーチャ2219によって反射されてバックライト内に戻され、そこで再循環のために利用できるようになる。図4Aのアパーチャ層401、および図4Bの複合アパーチャ層452は、ディスプレイ組立体2200内での使用に適した、反射アパーチャ2219の例である。ただし、反射アパーチャ2219は、MEMS基板2209とは別個の、アパーチャプレート2207上に製造されるため、より広範な材料が、反射アパーチャ2219の製造のために利用可能となる。スリーエムコーポレーション(3M Corporation)から販売されているビキュイティ(Vikuiti(登録商標))エンハンスドスペキュラーリフレクターフィルム(Enhanced Specular Reflector film)のような、厚い反射膜は、アパーチャプレート2207上へのラミネーションの後で、反射アパーチャ2219として働いてもよい。
【0220】
MEMSダウン構成と呼ばれる、ディスプレイ組立体2200の一実施形態では、アパーチャ層2211は、一方の側は当たる光を反射するように意図され、もう一方の側は当たる光を吸収するように意図された、複合アパーチャとして設計される。好ましい実施形態では、ディスプレイ組立体2200のアパーチャ層2211は、吸収アパーチャとして設計される。吸収アパーチャは、両方の面が、当たる光を吸収するように設計されたアパーチャとして画定される。MEMSダウン構成のいずれの実施形態でも、アパーチャ層2211は、アパーチャ2211の吸収面がMEMS基板2209に面するように構築され、したがって、アパーチャ2211の吸収面は、さらに、バックライト2201から離れる方を向き、そして見る人の方を向く。この構成では、環境光は、アパーチャ層2211によって実質的に吸収される。
【0221】
ディスプレイ組立体2200の実施の際、アパーチャプレート2207は、反射された光を再循環のためにバックライトに戻すように配置された、反射アパーチャ2219を有するように製造される。MEMS基板2209上に構築され、シャッタ組立体2213と基板2209との間に配置される、アパーチャ層2211は、異なる機能を実行する。アパーチャ層2211は、名目上は閉じられたシャッタからのオフアングル光(off−angle light)が見る人の方に漏れるのを妨げ、そしてアパーチャ層2211は、環境光を吸収するように設計され、いずれの場合も、ディスプレイのコントラストを向上させる。
【0222】
図4Aのアパーチャ層401は、ディスプレイ組立体2200内での使用に適した、吸収アパーチャ2211の例である。アパーチャ層401を、ディスプレイ組立体2200内のアパーチャ2211のために使用する場合、ディスプレイのコントラストを向上させるために、(図4Aに関して説明したように)吸収性材料が層401のために選択される。
【0223】
図4Bの複合アパーチャ452に類似した、複合アパーチャ層も、アパーチャ層2211として使用されてもよい。ただし、ディスプレイ組立体2200のMEMSダウン構成内のアパーチャ層2211として配置される場合、複合アパーチャ層452の層の順序は、逆にされることが好ましい。そのような逆にされた順序では、吸収層464が基板453に直接接するように配置され、続いて、金属反射層462と、2つの屈折層460および458とが配置される。
【0224】
制御マトリクス1700も、MEMSダウン構成内に配置されてもよい。制御マトリクス1700を、ディスプレイ組立体2200内で使用する場合、ディスプレイのコントラストを向上するために、吸収性材料が、層1717のために選択される。
【0225】
そして最後に、図18の制御マトリクス1800が、ディスプレイ組立体2200内などの、MEMSダウン構成内に配置されてもよい。ただし、制御マトリクス1800を、MEMSダウン構成内で使用する場合は、アパーチャプレート2207は全体的に除去することが好ましい場合がある。制御マトリクス1800は、浮遊したアパーチャ層1808を含む。浮遊したアパーチャ層1808は、一方は基板1802に面し、一方は基板の反対側に面した、2つの表面を有する。MEMSダウン構成内に配置される場合、浮遊したアパーチャ層1808の、基板1802に面した表面は、吸収性材料でできていることが好ましく、浮遊したアパーチャ1808の、基板の反対側に面した表面は、反射性材料で、または材料の反射性の組み合わせでできていることが好ましい。
【0226】
本発明は、その精神または本質的特性から逸脱することなく、他の特定の形態内で実施されてもよい。前述の実施形態は、したがって、本発明を限定するものではなく、すべての点で例示的であると見なされるべきである。
【特許請求の範囲】
【請求項1】
コンプライアントビームによって支持されたシャッタを含む空間光変調器を形成する方法であって、
下水平面と、上水平面と、壁とを含むモールドを、基板上に形成するステップと、
前記モールドの前記下水平面および前記壁上にビーム材料を蒸着するステップと、
前記モールドの前記下水平面上に蒸着された前記ビーム材料を除去し、前記モールドの前記壁上に蒸着された前記ビーム材料の大部分を、前記コンプライアントビームを形成するために、所定の位置に残すステップと、
前記コンプライアントビームに結合された前記シャッタを形成するステップと、
前記モールドを除去することにより、前記シャッタと残りのビーム材料とを解放するステップと、
を含む方法。
【請求項2】
前記モールドの前記下水平面は、第1の犠牲層の上部を含む、請求項1に記載の方法。
【請求項3】
前記モールドを除去するステップは、前記第1の犠牲層を除去するステップを含む、請求項2に記載の方法。
【請求項4】
前記モールドの壁は、第2の犠牲層を含む、請求項2に記載の方法。
【請求項5】
前記モールドを除去するステップは、前記第2の犠牲層を除去するステップを含む、請求項2に記載の方法。
【請求項6】
前記ビーム材料を除去するステップは、前記ビーム材料に異方性エッチングを適用するステップを含む、請求項1に記載の方法。
【請求項7】
前記異方性エッチングの方向を制御するために、前記基板に電位を印加するステップを含む、請求項6に記載の方法。
【請求項8】
前記ビーム材料を蒸着するステップは、前記基板上に配置されたアンカーに前記ビーム材料を接続する、請求項1に記載の方法。
【請求項9】
前記ビーム材料を蒸着するステップは、前記モールドの前記下水平面の下に蒸着された材料層上に蒸着されたアンカーに、前記ビーム材料を接続する、請求項1に記載の方法。
【請求項10】
前記ビーム材料を蒸着するステップは、前記ビーム材料と前記アンカーとの間の電気的接続を構築する、請求項9に記載の方法。
【請求項11】
前記シャッタを形成するステップは、シャッタ層を、前記シャッタ層が前記ビーム材料に接続されるように、前記モールドの前記上水平面上に蒸着するステップを含む、請求項1に記載の方法。
【請求項12】
前記シャッタ層は、アモルファスシリコンを含む、請求項11に記載の方法。
【請求項13】
前記シャッタ層は、前記ビーム材料以外の材料から形成される、請求項11に記載の方法。
【請求項14】
前記シャッタ層は、前記ビーム材料と同じ材料から形成される、請求項11に記載の方法。
【請求項15】
前記ビーム材料および前記シャッタ層は、共に、複数の層の複合物を含む、請求項14に記載の方法。
【請求項16】
前記複合物は、少なくとも1つのアモルファスシリコン層と、少なくとも1つの金属層とを含む、請求項15に記載の方法。
【請求項17】
前記複数の層は、前記コンプライアントビーム内に、不均衡な応力レベルをもたらす、請求項15に記載の方法。
【請求項18】
前記モールドの壁は、前記基板に実質的に垂直である、請求項1に記載の方法。
【請求項19】
前記ビーム材料は、前記モールドの前記壁上に、約2ミクロン未満の厚さを有するように蒸着される、請求項1に記載の方法。
【請求項20】
前記ビーム材料は、前記モールドの前記壁上に、約1.5ミクロン未満の厚さを有するように蒸着される、請求項1に記載の方法。
【請求項21】
前記ビーム材料は、前記モールドの前記壁上に、約1.0ミクロン未満の厚さを有するように蒸着される、請求項1に記載の方法。
【請求項22】
平面を画定する基板と、
コンプライアントビームによって前記基板の上に浮遊させられたシャッタと、
を備える空間光変調器であって、
前記基板の前記平面に平行な寸法における前記コンプライアントビームの断面の厚さは、約2ミクロン未満である、空間光変調器。
【請求項23】
前記コンプライアントビームの前記寸法は、約1.5ミクロン未満である、請求項22に記載の空間光変調器。
【請求項24】
前記コンプライアントビームの前記寸法は、約1ミクロン未満である、請求項22に記載の空間光変調器。
【請求項25】
ディスプレイ装置を製造する方法であって、
実質的に透明な基板上に、誘電体材料の層を直接蒸着するステップと、
前記誘電体材料の上に、金属層を直接蒸着するステップと、
前記金属層内に、複数のアパーチャを形成するステップと、
前記金属層の上に、制御マトリクスを形成するステップと、
複数の光変調シャッタ組立体の光変調機能を前記制御マトリクスが制御するように、前記制御マトリクスと電気的な通信を行う前記複数の光変調シャッタ組立体を、前記制御マトリクスの上に形成するステップと、
を含む方法。
【請求項26】
前記制御マトリクスは、複数の薄膜構成要素を含む、請求項25に記載の方法。
【請求項27】
前記薄膜構成要素はスイッチを含む、請求項26に記載の方法。
【請求項28】
ディスプレイ装置を製造する方法であって、
実質的に透明な基板上に、誘電体材料の第1の層を直接蒸着するステップと、
前記第1の誘電体材料の上に、誘電体材料の第2の層を直接蒸着するステップと、
前記誘電体材料の上に、金属層を直接蒸着するステップと、
前記金属層内に、複数のアパーチャを形成するステップと、
前記金属層の上に、制御マトリクスを形成するステップと、
複数の光変調シャッタ組立体の光変調機能を前記制御マトリクスが制御するように、前記制御マトリクスと電気的な通信を行う前記複数の光変調シャッタ組立体を、前記制御マトリクスの上に形成するステップと、
を含む方法。
【請求項29】
前記第2の誘電体材料は、前記第1の誘電体材料の屈折率よりも低い屈折率を有する、請求項28に記載の方法。
【請求項30】
ディスプレイ装置を製造する方法であって、
実質的に透明なガラス基板上に、高反射率層を蒸着するステップと、
前記高反射率層内に、複数のアパーチャを形成するステップと、
前記高反射率層の上に、絶縁層を直接蒸着するステップと、
前記絶縁層上に、複数の薄膜構成要素を蒸着するステップと、
複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを前記薄膜構成要素が形成するように、前記複数の薄膜構成要素と電気的な通信を行う前記複数の光変調シャッタ組立体を、前記複数の薄膜構成要素の上に形成するステップと、
を含む方法。
【請求項31】
前記高反射率層は、90%よりも大きな反射率を有する、請求項30に記載の方法。
【請求項32】
前記高反射率層は、少なくとも1つの金属と少なくとも1つの誘電体との複合層を含む、請求項30に記載の方法。
【請求項33】
前記高反射率層は、高密度に蒸着された金属を含む、請求項30に記載の方法。
【請求項34】
スパッタ法を使用して、前記高反射率層の前記金属を蒸着するステップを含む、請求項33に記載の方法。
【請求項35】
イオンアシスト蒸着法を使用して、前記高反射率層の前記金属を蒸着するステップを含む、請求項33に記載の方法。
【請求項36】
前記複数の薄膜構成要素の前記蒸着の前に、前記絶縁層内に複数のビアホールを形成するステップを含む、請求項30に記載の方法。
【請求項37】
前記絶縁層上に前記薄膜構成要素を蒸着するステップは、前記高反射率層と前記薄膜構成要素との間の電気的接続を前記ビアホールにおいて形成する、請求項36に記載の方法。
【請求項38】
ディスプレイ装置を製造する方法であって、
実質的に透明なガラス基板上に、アパーチャ層を蒸着するステップと、
前記アパーチャ層内に、複数のアパーチャを形成するステップと、
前記アパーチャ層の上に、絶縁層を直接蒸着するステップと、
前記絶縁層内に、複数のビアホールを形成するステップと、
前記複数のビアホールにおいて、複数の薄膜構成要素が前記アパーチャ層に電気的に接続するように、前記複数の薄膜構成要素を前記絶縁層上に形成するステップと、
複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを前記薄膜構成要素が形成するように、前記複数の薄膜構成要素と電気的な通信を行う前記複数の光変調シャッタ組立体を、前記複数の薄膜構成要素の上に形成するステップと、
を含む方法。
【請求項39】
前記アパーチャ層は、遮光性材料を含む、請求項38に記載の方法。
【請求項40】
前記アパーチャ層は、光反射性材料を含む、請求項38に記載の方法。
【請求項41】
前記アパーチャ層は、光吸収性材料を含む、請求項38に記載の方法。
【請求項42】
前記アパーチャ層は、光吸収性材料と光反射性材料とを含む、請求項38に記載の方法。
【請求項43】
ディスプレイ装置を製造する方法であって、
複数の薄膜構成要素を形成するステップと、
前記薄膜構成要素の上に、複数の光変調シャッタ組立体を形成するステップと、
を含み、
前記複数のシャッタ組立体は、移動可能なシャッタを形成するようにエッチングされたアモルファスシリコンの層を含む、
方法。
【請求項1】
コンプライアントビームによって支持されたシャッタを含む空間光変調器を形成する方法であって、
下水平面と、上水平面と、壁とを含むモールドを、基板上に形成するステップと、
前記モールドの前記下水平面および前記壁上にビーム材料を蒸着するステップと、
前記モールドの前記下水平面上に蒸着された前記ビーム材料を除去し、前記モールドの前記壁上に蒸着された前記ビーム材料の大部分を、前記コンプライアントビームを形成するために、所定の位置に残すステップと、
前記コンプライアントビームに結合された前記シャッタを形成するステップと、
前記モールドを除去することにより、前記シャッタと残りのビーム材料とを解放するステップと、
を含む方法。
【請求項2】
前記モールドの前記下水平面は、第1の犠牲層の上部を含む、請求項1に記載の方法。
【請求項3】
前記モールドを除去するステップは、前記第1の犠牲層を除去するステップを含む、請求項2に記載の方法。
【請求項4】
前記モールドの壁は、第2の犠牲層を含む、請求項2に記載の方法。
【請求項5】
前記モールドを除去するステップは、前記第2の犠牲層を除去するステップを含む、請求項2に記載の方法。
【請求項6】
前記ビーム材料を除去するステップは、前記ビーム材料に異方性エッチングを適用するステップを含む、請求項1に記載の方法。
【請求項7】
前記異方性エッチングの方向を制御するために、前記基板に電位を印加するステップを含む、請求項6に記載の方法。
【請求項8】
前記ビーム材料を蒸着するステップは、前記基板上に配置されたアンカーに前記ビーム材料を接続する、請求項1に記載の方法。
【請求項9】
前記ビーム材料を蒸着するステップは、前記モールドの前記下水平面の下に蒸着された材料層上に蒸着されたアンカーに、前記ビーム材料を接続する、請求項1に記載の方法。
【請求項10】
前記ビーム材料を蒸着するステップは、前記ビーム材料と前記アンカーとの間の電気的接続を構築する、請求項9に記載の方法。
【請求項11】
前記シャッタを形成するステップは、シャッタ層を、前記シャッタ層が前記ビーム材料に接続されるように、前記モールドの前記上水平面上に蒸着するステップを含む、請求項1に記載の方法。
【請求項12】
前記シャッタ層は、アモルファスシリコンを含む、請求項11に記載の方法。
【請求項13】
前記シャッタ層は、前記ビーム材料以外の材料から形成される、請求項11に記載の方法。
【請求項14】
前記シャッタ層は、前記ビーム材料と同じ材料から形成される、請求項11に記載の方法。
【請求項15】
前記ビーム材料および前記シャッタ層は、共に、複数の層の複合物を含む、請求項14に記載の方法。
【請求項16】
前記複合物は、少なくとも1つのアモルファスシリコン層と、少なくとも1つの金属層とを含む、請求項15に記載の方法。
【請求項17】
前記複数の層は、前記コンプライアントビーム内に、不均衡な応力レベルをもたらす、請求項15に記載の方法。
【請求項18】
前記モールドの壁は、前記基板に実質的に垂直である、請求項1に記載の方法。
【請求項19】
前記ビーム材料は、前記モールドの前記壁上に、約2ミクロン未満の厚さを有するように蒸着される、請求項1に記載の方法。
【請求項20】
前記ビーム材料は、前記モールドの前記壁上に、約1.5ミクロン未満の厚さを有するように蒸着される、請求項1に記載の方法。
【請求項21】
前記ビーム材料は、前記モールドの前記壁上に、約1.0ミクロン未満の厚さを有するように蒸着される、請求項1に記載の方法。
【請求項22】
平面を画定する基板と、
コンプライアントビームによって前記基板の上に浮遊させられたシャッタと、
を備える空間光変調器であって、
前記基板の前記平面に平行な寸法における前記コンプライアントビームの断面の厚さは、約2ミクロン未満である、空間光変調器。
【請求項23】
前記コンプライアントビームの前記寸法は、約1.5ミクロン未満である、請求項22に記載の空間光変調器。
【請求項24】
前記コンプライアントビームの前記寸法は、約1ミクロン未満である、請求項22に記載の空間光変調器。
【請求項25】
ディスプレイ装置を製造する方法であって、
実質的に透明な基板上に、誘電体材料の層を直接蒸着するステップと、
前記誘電体材料の上に、金属層を直接蒸着するステップと、
前記金属層内に、複数のアパーチャを形成するステップと、
前記金属層の上に、制御マトリクスを形成するステップと、
複数の光変調シャッタ組立体の光変調機能を前記制御マトリクスが制御するように、前記制御マトリクスと電気的な通信を行う前記複数の光変調シャッタ組立体を、前記制御マトリクスの上に形成するステップと、
を含む方法。
【請求項26】
前記制御マトリクスは、複数の薄膜構成要素を含む、請求項25に記載の方法。
【請求項27】
前記薄膜構成要素はスイッチを含む、請求項26に記載の方法。
【請求項28】
ディスプレイ装置を製造する方法であって、
実質的に透明な基板上に、誘電体材料の第1の層を直接蒸着するステップと、
前記第1の誘電体材料の上に、誘電体材料の第2の層を直接蒸着するステップと、
前記誘電体材料の上に、金属層を直接蒸着するステップと、
前記金属層内に、複数のアパーチャを形成するステップと、
前記金属層の上に、制御マトリクスを形成するステップと、
複数の光変調シャッタ組立体の光変調機能を前記制御マトリクスが制御するように、前記制御マトリクスと電気的な通信を行う前記複数の光変調シャッタ組立体を、前記制御マトリクスの上に形成するステップと、
を含む方法。
【請求項29】
前記第2の誘電体材料は、前記第1の誘電体材料の屈折率よりも低い屈折率を有する、請求項28に記載の方法。
【請求項30】
ディスプレイ装置を製造する方法であって、
実質的に透明なガラス基板上に、高反射率層を蒸着するステップと、
前記高反射率層内に、複数のアパーチャを形成するステップと、
前記高反射率層の上に、絶縁層を直接蒸着するステップと、
前記絶縁層上に、複数の薄膜構成要素を蒸着するステップと、
複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを前記薄膜構成要素が形成するように、前記複数の薄膜構成要素と電気的な通信を行う前記複数の光変調シャッタ組立体を、前記複数の薄膜構成要素の上に形成するステップと、
を含む方法。
【請求項31】
前記高反射率層は、90%よりも大きな反射率を有する、請求項30に記載の方法。
【請求項32】
前記高反射率層は、少なくとも1つの金属と少なくとも1つの誘電体との複合層を含む、請求項30に記載の方法。
【請求項33】
前記高反射率層は、高密度に蒸着された金属を含む、請求項30に記載の方法。
【請求項34】
スパッタ法を使用して、前記高反射率層の前記金属を蒸着するステップを含む、請求項33に記載の方法。
【請求項35】
イオンアシスト蒸着法を使用して、前記高反射率層の前記金属を蒸着するステップを含む、請求項33に記載の方法。
【請求項36】
前記複数の薄膜構成要素の前記蒸着の前に、前記絶縁層内に複数のビアホールを形成するステップを含む、請求項30に記載の方法。
【請求項37】
前記絶縁層上に前記薄膜構成要素を蒸着するステップは、前記高反射率層と前記薄膜構成要素との間の電気的接続を前記ビアホールにおいて形成する、請求項36に記載の方法。
【請求項38】
ディスプレイ装置を製造する方法であって、
実質的に透明なガラス基板上に、アパーチャ層を蒸着するステップと、
前記アパーチャ層内に、複数のアパーチャを形成するステップと、
前記アパーチャ層の上に、絶縁層を直接蒸着するステップと、
前記絶縁層内に、複数のビアホールを形成するステップと、
前記複数のビアホールにおいて、複数の薄膜構成要素が前記アパーチャ層に電気的に接続するように、前記複数の薄膜構成要素を前記絶縁層上に形成するステップと、
複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを前記薄膜構成要素が形成するように、前記複数の薄膜構成要素と電気的な通信を行う前記複数の光変調シャッタ組立体を、前記複数の薄膜構成要素の上に形成するステップと、
を含む方法。
【請求項39】
前記アパーチャ層は、遮光性材料を含む、請求項38に記載の方法。
【請求項40】
前記アパーチャ層は、光反射性材料を含む、請求項38に記載の方法。
【請求項41】
前記アパーチャ層は、光吸収性材料を含む、請求項38に記載の方法。
【請求項42】
前記アパーチャ層は、光吸収性材料と光反射性材料とを含む、請求項38に記載の方法。
【請求項43】
ディスプレイ装置を製造する方法であって、
複数の薄膜構成要素を形成するステップと、
前記薄膜構成要素の上に、複数の光変調シャッタ組立体を形成するステップと、
を含み、
前記複数のシャッタ組立体は、移動可能なシャッタを形成するようにエッチングされたアモルファスシリコンの層を含む、
方法。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図8G】
【図8H】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図11】
【図12A】
【図12B】
【図12C】
【図12D】
【図13A】
【図13B】
【図13C】
【図13D】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図8G】
【図8H】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図11】
【図12A】
【図12B】
【図12C】
【図12D】
【図13A】
【図13B】
【図13C】
【図13D】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【公開番号】特開2013−15870(P2013−15870A)
【公開日】平成25年1月24日(2013.1.24)
【国際特許分類】
【外国語出願】
【出願番号】特願2012−230062(P2012−230062)
【出願日】平成24年10月17日(2012.10.17)
【分割の表示】特願2010−263349(P2010−263349)の分割
【原出願日】平成18年2月23日(2006.2.23)
【出願人】(507276092)ピクストロニクス,インコーポレイテッド (35)
【Fターム(参考)】
【公開日】平成25年1月24日(2013.1.24)
【国際特許分類】
【出願番号】特願2012−230062(P2012−230062)
【出願日】平成24年10月17日(2012.10.17)
【分割の表示】特願2010−263349(P2010−263349)の分割
【原出願日】平成18年2月23日(2006.2.23)
【出願人】(507276092)ピクストロニクス,インコーポレイテッド (35)
【Fターム(参考)】
[ Back to top ]