デジタル媒体の再生装置
【課題】デジタル・データ・キャリヤからデータを読出すための読取り装置を提供する。
【解決手段】デインターリービング・ユニットが、入力データのストリームから第１のバッファ領域を満たし、入力データのストリームから第２のバッファ領域を満たし、第１のバッファ領域を奇数バッファ領域として指定し、第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定し、奇数バッファ領域および偶数バッファ領域から交互に抽出することにより出力データ・ストリームを発生し、出力データを発生する間、入力バッファを満たすことにより、データのストリームを処理すると、第２のバッファ領域を奇数バッファ領域として再指定し、第３のバッファ領域を偶数バッファ領域として再指定し、第１のバッファ領域を入力バッファ領域として再指定し、再指定されたバッファ領域を用いてデータの処理を繰り返す。
【解決手段】デインターリービング・ユニットが、入力データのストリームから第１のバッファ領域を満たし、入力データのストリームから第２のバッファ領域を満たし、第１のバッファ領域を奇数バッファ領域として指定し、第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定し、奇数バッファ領域および偶数バッファ領域から交互に抽出することにより出力データ・ストリームを発生し、出力データを発生する間、入力バッファを満たすことにより、データのストリームを処理すると、第２のバッファ領域を奇数バッファ領域として再指定し、第３のバッファ領域を偶数バッファ領域として再指定し、第１のバッファ領域を入力バッファ領域として再指定し、再指定されたバッファ領域を用いてデータの処理を繰り返す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンパクト・ディスク（ＣＤ）のようなデジタル媒体の読み出し、およびデジタル媒体から入手したデータの処理に関する。
【背景技術】
【０００２】
図１は、オーディオＣＤを再生する際に使用するためのＣＤリーダおよびデコーダの代表的なアーキテクチャである。参照番号５００は、コンパクト・ディスクを示す。読取り装置５０１は、モータ５０２によりＣＤに対して半径方向に移動することができ、モータ５０３により焦点を合わせるために、ＣＤに対して軸方向に移動することができる。モータ５０４は、ＣＤを回転させ、その結果、ＣＤは読取り装置上で回転する。読取り装置は、ＣＤの表面の方を向いているレーザ５０５、およびＣＤから読み出したデータ、およびＣＤに対するヘッドの焦点の程度を示す出力を供給する多数のセンサ５０６を備える。参照番号５０７は、ヘッドのセンサからのアナログの形の全出力を示す。
【０００３】
出力は、制御装置５０８に送られ、この制御装置は、モータ５０２および５０３によるヘッドの半径方向の移動およびヘッドの焦点、およびモータ５０４によるＣＤの回転速度を制御するために検出した情報を使用する。制御装置５０８は、従来通り、集積回路として構成されるが、この集積回路は、アナログ処理部材である。
【０００４】
出力は、また、データ処理装置５０９にも送られ、このデータ処理装置は、ＣＤからのデジタル・オーディオ・データを運ぶデジタル出力ストリームを形成するために検出した情報を処理する。従来のＣＤ ＣＩＲＣ（交差インターリーブ・リード・ソロモン誤り訂正）復号プロセスによれば、データ処理装置５０９は、デジタルフェーズロックループ（ＰＬＬ）を実施し、２つのレベルのデインターリービングおよび２つのレベルのリード・ソロモン誤り訂正（Ｃ１およびＣ２）復号を運び、最後に、以降の処理デバイスに送信するために、参照符号５１０のところで、Ｉ２Ｓ（ＩＣ間サウンド）フォーマットでデジタル出力を発生する。制御装置５０９は、従来通りもう１つの集積回路として構成され、この集積回路は、主としてデジタル処理部材である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の実施の場合には、ユニット５０８および５０９は、別々の集積回路（ＩＣ）上で実施された。ユニット５０８は、主としてアナログ処理回路であり、ユニット５０９は、主としてデジタル処理回路であるので、これらの集積回路をこのように別々にするのは、ＩＣの製造を容易にし、製造コストを安くするために、非常に有利である。しかし、ＣＤプレーヤの組立の段階で、２つの別々の集積回路を使用すると、かなり広い回路基板領域を必要とする。
【課題を解決するための手段】
【０００６】
本発明は、少なくとも３つのバッファ領域を備えたデインターリービング・ユニットであって、デインターリービング・ユニットが、入力データ・バイトのストリームから第１のバッファ領域を満たし、入力データ・バイトのストリームから第２のバッファ領域を満たし、第１のバッファ領域を奇数バッファ領域として指定し、第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定し、奇数バッファ領域および偶数バッファ領域からそれぞれ奇数バイトおよび偶数バイトを交互に抽出することにより出力データ・ストリームを発生し、出力データ・ストリームを発生する間、入力バッファを入力データ・バイトのストリームから満たすことにより、データ・バイトのストリームを処理し、データ・バイトのストリームを処理すると、第２のバッファ領域を奇数バッファ領域として再指定し、第３のバッファ領域を偶数バッファ領域として再指定し、第１のバッファ領域を入力バッファ領域として再指定し、再指定されたバッファ領域を用いてデータ・バイトのストリームの処理を繰り返すよう構成されることを特徴とする。
【０００７】
本発明は、デジタル・データ・キャリヤからデータを読み出すための読取り装置であって、データ・キャリヤからデータを検出し、検出したデータを示すセンサ信号を発生するためのセンサを含む読取りヘッドと、ヘッド位置決め制御信号に応じて、データ・キャリヤに対してヘッドを位置決めするためのヘッド位置決め装置と、検出したデータを受信し、ヘッド位置決め制御信号を発生するために、検出したデータを処理するための記憶命令セットに従って動作することができるヘッド位置決めコントローラと、デジタル出力信号を形成するために、検出したデータを復号するためのデータ・デコーダとを備え、該データ・デコーダが、記憶命令セットに従って、検出したデータに応じて発生したデータを処理するために動作することができるデータ・プロセッサを含むソフトウェア・セクションと、請求項１に記載のデインターリービング・ユニットとを備える。
好適には、デジタル・データ・キャリヤは、例えば、コンパクト・ディスク、ＤＶＤまたはミニディスクのようなディスクであることが好ましい。
ヘッド位置決め装置は、データ・キャリヤを回転するためのスピンドル・モータを備えることができる。
【０００８】
誤り検出装置は、誤り検出入力データを正しく受信し、誤り検出入力データに応じて、リード・ソロモン誤り訂正の際に使用するためのシンドロームを適当に生成することができる。ソフトウェア・セクションは、検出したデータから得たデータを誤り検出装置に適用し、結果として得られるシンドロームを受信し、検出したデータから得たデータに対して、誤り検出動作を行うために、上記シンドロームを処理することができる。
【０００９】
読取り装置は、検出したデータから得たデータを記憶するためのバッファを備える。バッファとしては、検出したデータから得たデータを記憶するための専用バッファを適当に使用することができる。
【００１０】
データ・パッケージング・ユニットは、１４ビットのバイトを受信し、それに応じて対応する８ビットのバイトを適当に生成することができる。好適には、データ・パッケージング・ユニットは、受信した１４ビットのバイトに応じて、対応する８ビットのバイトを生成するための論理処理回路を備えることが好ましい。それとは別に、データ・パッケージング・ユニットは、参照動作を行うことができる。
【００１１】
また、本発明は、少なくとも３つのバッファ領域を含む記憶装置により、データをデインターリーブするための方法であって、３つのバッファ領域の第１のバッファ領域を入力データ・バイトのストリームから満たすステップと、少なくとも３つのバッファ領域の第２のバッファ領域を入力データ・バイトのストリームから満たすステップと、第１のバッファ領域を奇数バッファ領域として指定し、第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定するステップと、奇数バッファ領域および偶数バッファ領域からそれぞれ奇数バイトおよび偶数バイトを交互に抽出することにより出力データ・ストリームを発生し、出力データ・ストリームを発生する間、入力バッファを入力データ・バイトのストリームから満たすことにより、データ・バイトのストリームを処理するステップと、データ・バイトのストリームを処理するステップの後、第２のバッファ領域を奇数バッファ領域として再指定し、第３のバッファ領域を偶数バッファ領域として再指定し、第１のバッファ領域を入力バッファ領域として再指定するステップと、再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すステップとを含む。
【００１２】
上記方法において、データ・バイトのストリームを処理するステップの後、第３のバッファ領域を奇数バッファ領域として再指定し、第１のバッファ領域を偶数バッファ領域として再指定し、第２のバッファ領域を入力バッファ領域として再指定するステップと、再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すステップとをさらに含む。
【図面の簡単な説明】
【００１３】
【図１】先行技術のＣＤ読取り組立体のアーキテクチャである。
【図２】オーディオ・システムの一般的アーキテクチャである。
【図３】オーディオ・システムの一般的アーキテクチャである。
【図４】オーディオ・システムの一般的アーキテクチャである。
【図５】オーディオ・システムの一般的アーキテクチャである。
【図６】オーディオ・システムの一般的アーキテクチャである。
【図７】図２〜図６のシステムで使用するための集積回路のアーキテクチャである。
【図８】図７の集積回路のデジタル信号プロセッサのアーキテクチャである。
【発明を実施するための形態】
【００１４】
添付の図面を参照しながら、本発明について説明するが、これは単に例示としてのものに過ぎない。
これらの図面中、類似の参照番号は、類似の部材を示す。
図２〜図６のオーディオ・システムは、例えば、家庭用ハイファイ・システムのような音響再生のためのものである。オーディオ・システムは、オーディオ・ソース・デバイス、制御デバイス、および出力デバイスを備え、これらすべてのデバイスは、中央マイクロプロセッサ１により接続している。中央マイクロプロセッサは、デジタルの形のアナログ・オーディオ・ソース、およびスイッチ・マトリックスおよび赤外線リモコンのようなユーザ・インタフェース・デバイスを含むインタフェースを含むすべてのオーディオ・ソースからの信号を処理する。
【００１５】
このように中央マイクロプロセッサを使用することにより、従来のシステムよりも遥かに高度の集積を行うことができる。その結果、必要な部材の数が少なくなり、製造および試験が容易になり、システムの完成品の大きさおよびコストを低減することができる。さらに、このタイプのシステムを使用すれば、ソフトウェアによりシステムの機能を定義することができ、その結果、１つのハードウェア装置を大量製造することができ、その上で動作しているソフトウェアにより特定の実施に適応することができる。
【００１６】
オーディオ・ソース・デバイスは、全体を参照番号２で示す無線チューナ、全体を参照番号３で示すＣＤプレーヤ、全体を参照番号４で示すカセット・プレーヤおよびレコーダである。ＤＶＤ、ミニディスクまたはＭＰ３プレーヤおよび／またはレコーダ、テレビ受像機およびマイクロホンのような（しかし、これらに限定されない）他のデバイスも、オーディオ入力を供給する。
【００１７】
無線チューナ２は、ＦＭ（周波数変調）アンテナ２００、およびＡＭ（振幅変調）アンテナ２０１を備える。ＦＭアンテナからの信号は、ＦＭ復調セクション２０２内で、中央マイクロプロセッサ１の制御下にあるシンセサイザ２０４から得られる、参照番号２０３で示す同調信号と混合することにより復調され、ステレオ・デコーダ２０６により左右のステレオ信号に復号される。都合の良いことに、ステレオ・デコーダは、同じＩＣまたは他の部材としての他のＩＣ上で実施することができる。結果として得られるアナログ・オーディオ信号は、参照番号２０７を通過して、コーデック・ユニット５に送られる。
【００１８】
可変キャパシタンス・ダイオード２０８は、シンセサイザ２０４を通して、直列コントローラ２０から得られる、参照番号２０９で示す同調信号の制御下で、ＡＭ受信に同調するために使用される。受信したＡＭ信号は、復号されてアナログ・オーディオ信号になり、この信号は参照番号２１３を通り、コーデック・ユニット５に送られる。ＦＭ受信またはＡＭ受信の選択は、直列コントローラ２０からの選択信号２１４の制御下の信号切替えにより行われる。それ故、無線チューナ・セクションは、直列コントローラ２０の制御下で、選択したＦＭまたはＡＭ周波数で信号を受信し、コーデック・ユニット５に送られるオーディオ出力信号を発生することができる。
【００１９】
コンパクト・ディスク、（ＣＤ）プレーヤ３は、一組のレーザ・ダイオード３０１、トラッキングおよび焦点モータ３０２、３０３、および６つの検出ダイオード３０４−３０９を含む従来のデータ検出ハードウェアを備える。レーザ・ダイオードは、直列コントローラ２０からの、参照番号３１０のところでのイネーブル信号により動作可能になる。トラッキング・ドライブ、焦点ドライブ、スレッド・ドライブ、およびスピンドル・ドライブは、中央マイクロプロセッサからのノイズ成形ＤＡＣデジタル制御信号３１１、３１２、３１２ａおよび３１２ｂにより制御される。これら各制御信号は、各ドライブ信号３１９、３２０を供給するために、低域フィルタＲ−Ｃネットワーク３１３、３１４、３１４ａ、３１４ｂによりアナログに変換される。
【００２０】
検出ダイオード３０４−３０９からの出力は、４つのアナログ出力３２２−３２４、３２４ａを発生するために、低域フィルタおよび和／差回路を含む復号装置３２１に送られる。これらの出力は、中央マイクロプロセッサ１に送られる４つのデジタル信号３２８−３３０、３２８ａを形成するために、シグマ−デルタ変調装置３２５−３２７、３２７ａによりデジタル・ビット・ストリームに変換される。４つのビット・ストリームは、ＣＤから読み出したデータを回復し、読取りヘッドを正しい焦点に位置させ、ＣＤとの整合を行うために使用される。それ故、直列コントローラ２０により動作可能になった場合、ＣＤプレーヤは、中央マイクロプロセッサからのデジタル信号３１１、３１２、３１２ａ、３１２ｂの制御下で、ＣＤを読み出し、デジタル・データ・ビット・ストリームをマイクロプロセッサに返送することができる。ＣＤおよびその搬送トレイの駆動は、通常、図１には示していないモータにより行われる。
【００２１】
この実施形態の場合には、焦点モータ、スピンドル・モータおよびトラッキング・モータの制御、およびＣＤから読み出したデータの復号は、中央マイクロプロセッサにより行われる。それ故、図１のシステムとは対照的に、制御動作および復号動作のために個々の集積回路は使用されない。代わりに、ＣＤ復号動作は、ＥＣＣアクセラレータ５２１のサポートにより、中央マイクロプロセッサ１のＣＤデコーダ・ユニット５２０で行われ、制御動作は、マイクロプロセッサ１の焦点およびトラッキング制御装置５２２で行われる。
【００２２】
スピンドル速度制御動作を含むサーボ・モータ制御動作は、デジタル・ハードウェアを使用する中央マイクロプロセッサの焦点およびトラッキング制御装置５２２により、ソフトウェアで行われる。そのため、ほとんどがデジタル中央マイクロプロセッサ上で、サーボ・モータ制御動作を容易に行うことができる。焦点およびトラッキング制御装置の動作に対するソフトウェア命令は、ユニット自身内またはチップ外部のＲＡＭ１６内に記憶することができる。
ＣＤサーボの動作のためのソフトウェアは、基本的には、３つのセクション、すなわち、焦点セクション、スピンドル・モータ制御セクション、およびトラッキング・セクションからなる。ＣＤをプレーヤ内にロードすると、ソフトウェアの制御下で、下記のステップが行われる。
【００２３】
・スピンドル・モータは、一定の公称速度に設定される。
・読取りヘッドの装着部材が、ディスクの中央に移動する。
・ヘッドの焦点を制御するヘッド・コイルは、その中央位置に設置される。
・焦点の校正は、焦点が検出されるまで、ヘッドを内側および外側に移動し、それに必要な駆動範囲を決定することにより行われる。
・この範囲情報により、焦点サーボを引き続き行うことができる。
・焦点が合ったヘッドからのＣＤデータと整合しているＣＤフェーズロックループを使用することにより、一定速度の生のＣＤデータを４．３２ＭＨｚで供給するために、スピンドル・モータ速度が制御される。
【００２４】
・この時点で、サーボ・ソフトウェアの個々のトラック・トラッキング・セクションが動作可能になる。要するに、これにより、ＣＤ表面上の１．６μｍ幅のトラックをトレースするために、（ヘッドの磁気コイルおよび、次に、スレッドにより）ヘッドが動作することができるようになる。
・ヘッドは、目次が読み出されるまで、一番内側のトラックをトレースする。この領域から得られる情報は、ディスク上の最初および最後のトラックの数、読み出し開始時間、およびトラック数開始時間を含む。この情報は、自動的またはユーザの制御下で、ＣＤ上のデータにランダムにアクセスする際に使用するためにメモリ内に記憶される。
【００２５】
・次に、スピンドルが停止し、ソフトウェアはＣＤ演奏コマンド待ちになる。
・演奏コマンドを受信すると、データの読み出しを開始するＣＤ上の位置を決定するために、記憶している情報が使用される。スピンドル・モータが、規定速度でＣＤを回転するために動作可能になる。ヘッドは、スレッド・モータにより、適当な位置に位置し、ヘッド・コイルにより焦点合わせが行われる。その後で、データ読み出しがスタートし、データを読み出すにつれて、ヘッドがＣＤ上のトラックをトレースするように、サーボが引き続き調整される。
【００２６】
ＣＤ復号動作の大部分も、ソフトウェアで行われる。しかし、中央マイクロプロセッサ上の専用ハードウェアを使用して、復号プロセスの選択したステップを実行することにより、かなり効率を向上することができることが分かっている。これらのステップとは、デジタルＰＬＬ、入力データのバッファリング、いくつかの誤り検出動作、および１４ビットから８ビットへのパッケージングである。
デジタルＰＬＬは、中央マイクロプロセッサのＣＤデコーダ・セクション５２０内の、ハードウェアで直接行われる。デジタルＰＬＬ５５０は、復号動作を同期させるために使用するビット速度クロックを発生する。
【００２７】
センサからの入力データは、専用９６ビット・バッファ５５１内に記憶される。図２〜図６においては、バッファ５５１は、ＣＤデコーダ・セクション内に位置しているが、代わりに、中央マイクロプロセッサ上の他のメモリも使用することができる。従来のデジタルＣＤデコーダの場合には、例えば、２キロバイトのようなかなり大容量のメモリが、入力データをバッファリングするために使用される。しかし、このシステムの効率は、ハードウェアおよびソフトウェア間での復号ステップの分担によるものなので、この実施形態の場合には、９６ビットが適当であることが分かっている。
【００２８】
誤り検出は、中央マイクロプロセッサの、専用誤り検出アクセラレータ（ＥＣＣ）・セクション５２１により行われる。ＥＣＣセクションは、ＣＤからのデータを復号する際に必要なリード・ソロモン復号ステップを加速するために、多項式除算を行うための専用ハードウェアを備える。さらに、ＥＣＣセクションは、送られてきたデータに対して排他的ＯＲ動作を実行することにより、ＣＤ規格に適合する巡回冗長検査（ＣＲＣ）データを発生するための専用ハードウェアを備える。
【００２９】
ＣＤデータは、１４ビット・バイトでコード化されるが、この１４ビット・バイトは、最終的なデジタル・データ・ストリームを形成するために、８ビット・フォーマットにパッケージングしなければならない。従来、このパッケージングは、最初の１４ビット・バイトを参照することにより、対応する８ビット語が形成される参照テーブルにより行われた。この実施形態の場合には、参照テーブルの代わりに、論理ハードウェアを使用する。論理ハードウェアは、出力として対応する８ビット・バイトを発生するために、入力１４ビット・バイトを処理するように構成されている。
【００３０】
デインターリービング・プロセスは、メモリの３つのブロック５６０、５６１、５６２を使用して行われる。８ビットにパッケージされたデータ・バイトは、第１のブロック５６０に順次書き込まれる。このブロックが満杯になると、入力データ・バイトは、第２のブロック５６１に順次書き込まれる。このブロックが満杯になると、入力データ・バイトは、第３のブロック５６２に順次書き込まれる。入力データが第３のブロック５６２に書き込まれる場合、データをデインターリーブするために、奇数および偶数のバイトは、第１および第２のブロックから交互に抽出される。データ抽出速度は、ブロックが満杯になる速度より速く、そのため、第３のブロックが満杯になる前に、データは第１および第２のブロックから抽出される。第３のブロック５６２が満杯になると、入力データは、第１のブロック５６０に書き込まれる。第１のブロック５６０が満杯になると、データは、第２のブロック５６１に書き込まれる。一方、第３および第１のブロック内に記憶しているデータは抽出され、デインターリーブされる。次に、第３のブロックが満杯になり、データが第１のブロックに書き込まれると、上記循環が反復して行われ、一方、データは、第２および第３のブロックから抽出される。このようにして、比較的狭いバッファ空間により、デインターリービングを非常に効率的に行うことができる。
【００３１】
各バッファ５６０、５６１および５６２は、３２バイト（記号）の容量を持つ。データをＣＤ読取りシステムから受信すると、このデータは、ＤＭＡ（直接メモリ・アクセス）により、バッファの中の適当などれかに書き込まれる。次に、ＣＰＵは、デインターリービングを行うために、一組のバッファ内の交互の位置からデータを読み出す。それ故、ＣＰＵは、このメモリ・アクセスの配置構成により、デインターリービング機能を効率的に行う。データがデインターリーブされると、誤り訂正を行うために、誤り訂正ソフトウェアが、ＣＰＵ上で実行される。
【００３２】
インターリービング・プロセスを行うために、偶数のバイトが、データで満たされる最後から２番目のバッファから取り出され、その後で、奇数のバイトが、データで満たされる最後のバッファから取り出される。このプロセスは、偶数のバイトおよび奇数のバイトにより、それぞれ反復して行われる。そうすることにより、３２の記号（バイト）フレームが構成される。
このステップの後で、標準化されたＣ１誤り訂正が行われる。この誤り訂正の大部分は、ソフトウェアで行われるが、ハードウェアの専用エラー・チェック計算またはＥＣＣアクセラレータの論理演算装置（図８の１１９）もこれに協力する。これは、本質的には、３２−２８記号変換装置である。ＥＣＣユニットは、ハードウェアで、それに送るデータに対するシンドロームを計算し、以降の処理のためにそれをソフトウェアに返送する。
【００３３】
次に、ソフトウェアは、欠陥のあるフレームの影響を最小限度にまで軽減し、この影響を動作可能な最大の修正および回復（補間）機能に、本質的に分散させるために、最高１０８のクロックの遅延により、主デインターリービング・プロセスを行う。
その後で、標準化されたＣ２プロセスが行われる。この場合も、このプロセスの大部分は、ソフトウェアで行われるが、依然としてＥＣＣロジック１１９が使用される。これは、２８の記号を２４の記号に変換する。
【００３４】
このプロセスを終了させるために、最後のデインターリーブが、ＣＤの表面の欠陥に対処するために、さらに大きな補間を成功させる目的で行われる。そのために円形バッファ技術が使用されるので、回復できないエラーを丁度良いタイミングで打ち消すための時間を入手することができ、その結果、オーディオ出力のところでは、「クリック」音は耳に聞こえない。ＣＤモータ・スピンドル速度制御の微調整に対応するソフトウェアの制御を効果的に行うために、円形バッファの書込み速度を監視することができる（基本的スピンドル制御は、ＤＰＬＬ１３０により行われる）。
【００３５】
カセット・プレーヤ／レコーダ４は、一組の読出し／書込みテープ・ヘッド、すなわち、左の読出し／書込みテープ・ヘッド４００と、右の読出し／書込みテープ・ヘッド４０１を備える。ヘッドからのテープ読出し出力４０２、４０３は、増幅器４０４、４０５により増幅され、次に、左右のアナログ・オーディオ信号として、参照番号４０６、４０７のところでコーデック・ユニット５に送られる。増幅器４１０、４１１は、１２Ｓインタフェース１０から受信した信号４１２、４１３から、ヘッドへのテープ録音入力４０８、４０９を発生する。それ故、カセット・プレーヤ／レコーダは、コーデック・ユニット５へのオーディオ信号４０６、４０７を発生するために、カセット・テープを読み出すこともできるし、また、マイクロプロセッサからのデジタル信号４１４、４１５から入手したアナログ・データを記録することもできる。モータ（図示せず）によるカセット・テープの駆動、および消去ヘッド（図示せず）の動作は、通常通り行われる。２つ以上のカセット機構をサポートすることができる。カセット機構が２つ以上ある場合には、１つの機構により、他の機構からの再生を記録することができる。
直列コントローラ２０は、直列インタフェース３３によりマイクロプロセッサ１に接続している。そのリンクを通して送られる信号により、マイクロプロセッサは、直列コントローラの種々の出力を制御することができる。
【００３６】
オーディオ・システムの制御デバイスは、スイッチ・マトリックス７および遠隔制御ハンドセット８である。スイッチ・マトリックス７は、ユーザが操作できるキーボードに固定されている。スイッチ・マトリックス７は、並列インタフェース９によりマイクロプロセッサ１に直接接続している。遠隔制御ハンドセット８は、マイクロプロセッサ１に接続している赤外線受信機３０により受信される赤外線信号を送信する。オーディオ・システムの出力デバイスは、マイクロプロセッサ１および左右の電力増幅器１２、１３、および左右のラウドスピーカ１４、１５に直接接続している、ＬＣＤ（液晶ディスプレイ）ディスプレイ・ブロック１１である。ディスプレイは、外部ディスプレイ・コントローラにより駆動することができる。このディスプレイは、例えば、蛍光ディスプレイまたは陰極線管のような他の技術のディスプレイに対して特に便利である。電力増幅器は、コーデック５からの左右のアナログ・オーディオ出力信号３１’、３２により駆動される。読出し専用メモリ（ＲＯＭ）１６は、バス１７によりマイクロプロセッサ１に接続している。ＲＯＭは、プロセッサが実行するソフトウェアを記憶する。
【００３７】
コーデック５は、デジタル−アナログ変換およびアナログ−デジタル変換を行う。コーデック５は、左右のデジタル・オーディオ入力信号を、マイクロプロセッサ（接続２１，２２）に送るための、またマイクロプロセッサ１（接続２３，２４）から、左右のデジタル・オーディオ出力信号を送るための、マイクロプロセッサに対する接続を持つ。ＤＳＰ１は、例えば、カセット録音信号用の、または、増幅器４１０、４１１によるＤＡＣ変換用の、ＤＳＰ１からのＰＷＭ（パルス幅変調）されたノイズ成形信号用の、その方がいい場合には、外部ＤＡＣへのインタフェースとして使用することができる１２Ｓインタフェースを含む。コーデックは、無線チューナおよびカセット・プレーヤ／レコーダからのアナログ信号を受信するための接続２０７、４０６、４０７、および電力増幅器１２、１３へ出力信号を供給するための接続３１’、３２を含む。コーデックは、また、マイクロプロセッサ１からソース選択信号２７を受信する。ソース選択信号に応じて、コーデック内のアナログ−デジタル経路３４は、マイクロプロセッサ１への左右のデジタル・オーディオ入力信号を発生するために、オーディオ・ソース２、４のうちの選択した方からのアナログ信号をコード化することができる。同時に、コーデック内のデジタル−アナログ経路は、電力増幅器へのアナログ出力を発生するために、マイクロプロセッサからの左右のデジタル・オーディオ出力信号をコード化することができる。コーデックは、標準コード化／復号スキームを使用する。
【００３８】
インタフェース１０は、左右のデジタル・オーディオ信号を表す１２Ｓフォーマットでデジタル信号を受信するために、マイクロプロセッサ１への接続４１４、４１５を含む。インタフェース１０は、これらの信号をアナログの形に変換し、記録するために、それをカセット・プレーヤ／レコーダへの４１２、４１３に出力する。
【００３９】
図１のアーキテクチャは、４つの集積回路を含む。その中の１つの集積回路は、無線チューナ２、コンパクト・ディスク・プレーヤ３およびカセット・プレーヤ／レコーダ４の動作をサポートするための直列コントローラ２０と専用回路を備える。もう１つの集積回路は、インタフェース１０を備える。もう１つの集積回路は、コーデック５を備える。第４の集積回路は、マイクロプロセッサ１を備える。これら集積回路のどれかまたは全部は集積することができ、そのため、個々の集積回路の数が少なくてすむ。好適には、オーディオ・システムのすべての部材は、別のボックス内に入れることができるスピーカ１４、１５、および遠隔制御ハンドセット８を除いて、１つのエンクロージャ内に装着することが好ましい。
【００４０】
動作中、ユーザは、遠隔制御ハンドセット８またはスイッチ・マトリックス７によりオーディオ・ソースを選択する。オーディオ・ソースからの左右のチャネルのオーディオ信号は、デジタルの形で（ＣＤプレーヤを選択した場合には）、検出回路から直接ビット・ストリーム・フォーマットで（無線チューナまたはカセット・プレーヤ／レコーダを選択した場合には）、コーデック５を通してコード化されたデジタル・オーディオ・フォーマットで、マイクロプロセッサに供給される。マイクロプロセッサにおいては、デジタル信号は、デジタルの形２３、２４で、左右のチャネルの出力信号を発生するために、例えば、音量、トーン、等化および誤り訂正に対して、以下に説明するように処理される。次に、これらの信号は、アナログの形に変換され、データ・ソースから耳で聞くことができる音にする目的で、スピーカを駆動するために使用される。ユーザが、他のオーディオ・ソースの中の１つからデータを記録するために、カセット・プレーヤ／レコーダを選択した場合には、マイクロプロセッサは、１２Ｓインタフェース１０によりデジタル−アナログ変換をした後で、デジタルの形で記録するための信号を出力し、次に、信号の表現が、カセット・プレーヤ／レコーダにより記録される。選択したソースが、例えば、無線チューナおよびカセット・デッキのように、本来アナログ信号を発生するものであっても、その出力はラウドスピーカへ出力するためにアナログの形に戻す前に、プロセッサ１内でデジタルの形に変換されることに留意されたい。
【００４１】
図２〜図６は、マイクロプロセッサ１のアーキテクチャである。マイクロプロセッサは、多重目的デジタル信号プロセッサ（ＤＳＰ）１００、および一連の専用ハードウェア装置１０１−１１９を含む。プロセッサ１００は、ＲＯＭ１６内に記憶しているプログラム・コードをロードし、実行する。専用ハードウェア装置は、入出力インタフェース１０１−１１３のアレー、ＣＤ処理サブシステム１１４、ＲＤＳ（無線データ・システム）処理サブシステム１１５、シグマ−デルタ入力回路１１６−１１８、および誤り訂正アクセラレータ・サブシステム（ＥＧＧ）１１９を備える。プロセッサ１００および専用ハードウェア装置は、バス１２０により相互に接続している。それ故、マイクロプロセッサは、ソフトウェアで処理を行う、ＤＳＰ１００で表される汎用処理セクションと、ハードウェアで処理を行う一組の専用処理ブロック（特に、サブシステム１１４、１１５および１１９）に分割される。このようにマイクロプロセッサを分割すると、その性能が有意に向上する。
【００４２】
入出力インタフェースは下記の通りである。
・ＵＡＲＴ１０１は、標準ＲＳ２３２タイプの同期直列受信機／送信機である。ＵＡＲＴ１０１は、１つのスタート・ビットおよび１つのストップ・ビットと一緒に、８つのビット・データを使用する。その主な目的は開発のためものであるが、自己試験および診断のための製造の際に使用することもできる。
・４つのＮＳＤＡＣ（ノイズ成形ＤＡＣ）１０２−１０５により、マイクロプロセッサ１は、４つまでのパルス幅変調出力を供給することができる。図１のシステムの場合には、これらＮＳＤＡＣは、焦点およびトラッキング・アクチュエータおよびＣＤシステムのスピンドル・モータ、およびスレッド・モータを制御するために使用される。ＮＳＤＡＣロジックは、その平均値がＤＳＰにより設定されるビット・ストリームを生成する。基準出力は、すべてのズレを除去するために使用され、そのため、出力がゼロである場合には、アクチュエータへの駆動もゼロになる。
【００４３】
・メモリ・コントローラ１０６は、外部メモリ１６、または他の実施方法でマイクロプロセッサに接続することができる他の類似の周辺機器へのタイミングおよびデータの流れを制御する。システムは、概念的に、外部メモリの３つのバンク、すなわち、ブートＲＯＭ、静的ＲＡＭおよび動的ＲＡＭを復号する。しかし、ブートＲＯＭおよび静的ＲＡＭの復号は、外部周辺機器用にさらに分割される。タイミング、ＤＲＡＭ内の列の幅（バイトまたは語）および数は、別々にプログラムすることができる。プロセッサは、高速内部ＲＡＭ、およびＤＳＰおよびマイクロコントローラの特性を供給する、速度の遅いブートＲＯＭからのコードを実行することができる。使用中、マイクロコントローラが最初に作動すると、ＲＯＭ１６内に記憶しているソフトウェアを、マイクロプロセッサ上のローカル・ランダム・アクセス・メモリにダウンロードすることができる。
【００４４】
・ＡＣ９７インタフェース１０７は、この実施例の場合にはＡＣ９７コーデックである、コーデック５へのインタフェースを供給する。コーデック５は、１６ビット・ステレオのＡＤＣおよびＤＡＣを持ち、また５つのステレオ入力およびステレオ出力の利得を別々に調整する調整装置を持つ。ＡＣ９７との通信は、オーディオ・サンプル速度の２５６倍の速度で動作する、２５６ビットのパケットにより行われる。ＡＣ９７インタフェース１０７により、Ｄ８Ｐ１００は、４４．１ｋＨｚのオーディオ・サンプル速度で、読取りレジスタおよび書き込みレジスタにより、ＡＣ９７と通信することができる。
【００４５】
・１２Ｓポート１０８は、１２Ｓインタフェース１０へのリンクを供給する。１２Ｓは、ＣＤの音質ＤＡＣに対する直列インタフェースの標準スタイルである。すでに説明したように、このインタフェースは、テープにオーディオを記録するために使用することができ、一方、主ＡＣ９７オーディオ出力は、（可変トーンおよび音量設定のところで）電力増幅器を駆動する。
【００４６】
・赤外線入力１０９は、赤外線検出装置３０に接続している。入力ポート１０９は、赤外線コマンドを検出し、解釈するために、特定の赤外線の変動間の時間を測定し、次に、プロセッサ１００の動作をオフにする。その結果、赤外線コマンドを処理することができる。そうすることにより、赤外線ハンドセットは、ユーザに音量調整、オーディオ・ソース選択、無線バンドおよびチャネル選択、トーン調整、およびテープおよびＣＤ位置および演奏制御のような通常の制御を供給することができる。
【００４７】
・直列インタフェース（ＳＰ１）１１０は、直列リンク３３に接続していて、それにより、ＤＳＰ１００は、直列コントローラ２０と通信することができる。このインタフェースにより、ＤＳＰ１００は、直列コントローラ２０の出力を制御するためのコマンドを発行することができる。そうすることにより、マイクロプロセッサ１自身が、これらデバイスに直接のリンクを持っていなくても、制御対象の無線チューナおよびＣＤプレーヤの動作を自由に行うことができる。ＣＤプレーヤを動作できるようにするために、ＤＳＰ１００は、バス１２０を通してＳＰＩ１１０に信号を送って、ＳＰ１に、直列リンク３３を通してＣＤ作動信号、を送信させる。直列コントローラは、ＣＤ作動フラグを記憶する。ＣＤ作動信号を受信すると、直列コントローラは、ＣＤ作動フラグをセットし、出力信号３１０によりＣＤを動作可能にする。ＣＤプレーヤの動作を中止するために、ＤＳＰ１００は、バス１２０を通してＳＰＩ１１０に信号を送って、ＳＰ１に、直列リンク３３を通してＣＤ停止信号を送信させる。ＣＤ停止信号を受信すると、直列コントローラは、ＣＤ作動フラグをリセットし、出力信号３１０によりＣＤを停止する。同様に、直列コントローラは、ＳＰＩ１１０からの対応するメッセージにより制御される、チューナ作動フラグおよびバンド選択フラグのような、無線チューナ２の動作のためのフラグを記憶する。他のフラグも記憶することができ、他の機能は、直列コントローラ２０により供給される。そうすることにより、マイクロプロセッサ１からの出力の数を減らすことができる。直列コントローラ２０が供給する各信号に対して個々の出力ピンを持つマイクロプロセッサの代わりに、マイクロプロセッサ１と直列インタフェース２０との間に簡単な直列インタフェースを使用することができる。
【００４８】
汎用１１０（ＧＰＩＯ）ブロック１１１は、多数（例えば６４）の汎用１１０ピンを表す。これらのピンは、入力または出力として使用することができる。これらのピンは、ディスプレイを駆動したり、スイッチまたは周辺機器との（比較的）遅い通信を読み出すために使用することができる。ＧＰＩＯブロックは、スイッチ・マトリックス７およびディスプレイ１１に接続している。ピンの数が多く、各ピンがソフトウェア・コマンドにより、ＤＳＰ１００で個々に制御されるので、ＧＰＩＯブロックは、マイクロプロセッサを、異なるディスプレイ装置および異なるスイッチ入力を持つ異なる装置に適応させるために便利な手段を提供する。ＧＰＩＯブロックをこれらのデバイスに接続すると、ＤＳＰ１００とデバイス間の相互作用は、使用するソフトウェアにより行われる。
【００４９】
・カセット・ノイズ成形ＤＡＣ（ＣＤＡＣ）１１３は、マイクロプロセッサ１を使用するハイファイ・システムのメーカーが、ローコストのテープ記録手段を提供できるようにするためのものである。このブロックの構成は、ＮＳＤＡＣと同じであるが、これらのブロックは４４．１ｋＨｚで動作する。ＣＤＡＣ出力を使用する場合には、外部１２ＳＤＡＣは必要なくなり、図１のカセット記録信号４１２、４１３をマイクロプロセッサ１のＣＤＡＣ１１３から直接供給することができる。そうすることにより、回路基板の大きさ、部材の数および製造コストを低減することができる。
【００５０】
ＣＤ処理サブシステム１１４は、ＣＤから回収したオーディオ・データを入手するために、ＣＤプレーヤ３から受信したデータを復号する。ＣＤ処理サブシステム１１４は、デジタルフェーズロックループ（ＤＰＰＬ）１３０、シフト・レジスタ（ＳＲ）１３１、１４−８判断装置（ＦＥＤ）１３２、サブコード・モジュール１３３、データ・バッファ１３４、およびユニット１３０−１３４を制御するタイミングおよび制御モジュール１３５を備える。デジタルフェーズロックループ１３０は、ＣＤデータからビット・クロックを回収する。ＣＤデータ内の変動は、クロックの変動上で発生しなければならない。このロジックは、回収したクロックを合成し、データが速いか遅い場合には、補償のために回収したクロック周波数を増大したり、低減したりする。回収したクロックは、システム・クロックと同期している。そのため、＋１システム・クロックの周期の半分のジッターが発生する。６７ＭＨｚのシステム・クロックの場合には、このジッターは、１１のデータの変動の間の約１％の最小間隔を表す。
【００５１】
ＤＳＰは、ディスクの速度を制御するために、ＤＰＬＬ周波数を読み出すことができる。比例および積分フィードバック経路内のＤＰＬＬ初期周波数および利得は、すべて、取得時間および安定性を制御するために、ＤＳＰにより設定される。シフト・レジスタは、ディスクからの直列データを並列記号に変換する。シフト・レジスタは、また、同期記号を検出するためにも使用される。１４−８デコーダは、ＣＤ上に記憶されている１４ビット・フォーマットから、ＤＳＰ１００で使用するための８ビット（バイト）フォーマットにデータを変換する。ＣＤデータが記録されると、各８ビット・バイトは、１４チャネル・ビットにコード化される。各チャネル・ビットは、記録したデータ内の１つの、変動に対応する。それ故、ＦＥＤは、１４の受信したチャネル・ビットの各組をオーディオ・データの１つの８ビット・バイトに変換する。
【００５２】
回収したバイトは、サブコード・モジュールおよびデータ・バッファに送られる。サブコード・モジュール１３３は、サブコード同期記号を検出し、受信した各フレームからサブコード・バイトを抽出する。サブコード・モジュールは、サブコード情報を出力するために、データ・バス１２０に接続している。データ・バッファ１３４は、ＤＳＰ１００により行われる、デインターリービングの効率を改善するために、受信したオーディオ・データをバッファリングする。ＣＤからのデータは、データ・バッファ１３４内の３つのバッファのうちの１つに書き込まれる。これら各バッファは、３２バイト、すなわち、受信したオーディオ・データの１つのフレームを収容する。データ・バッファ１３４は、バス１２０に接続していて、それにより、ＤＳＰ１００は、データ・バッファ１３４のバッファにアクセスすることができる。データ・バッファ１３４は、受信したデータの書込みが現在行われているバッファにアクセスすることができないように、しかし、データの書込みが行われた前の２つのバッファにはアクセスすることができるように構成されている。そうすることにより、ＤＳＰは、データをコピーしないで、デインターリービングの第１の段階を実行することができる。
ＲＤＳ処理サブシステム１１５は、受信した無線信号からＲＤＳデータを抽出し、そのＲＤＳデータをバス１２０に供給する。
【００５３】
ＣＤシステム３（図１参照）内には、焦点エラー３２８、トラッキング・エラー３２９および中央のアパーチャ３３０を表す信号を供給する、３つのシグマ−デルタＡＤＣ３２５−３２７が存在する。これらの信号は、それぞれ、各信号の振幅を表すビット・ストリームの形をしている。各シグマ−デルタ入力１１６−１１８は、各ＡＤＣ３２５−３２７に接続している。シグマ−デルタ入力は、所定のサンプル周期内の各ビット・ストリーム内の２進入力を反復してカウントし、各カウントの結果をデータ・バス１２０に供給する。ＤＳＰ１００は、ＮＳＤＡＣ１０２−１０５の中の２つにより焦点サーボ３０３および半径方向サーボ３０２を制御するために、上記結果を使用することができる。上記結果（特に、中央のアパーチャ・カウントの結果）も、ＣＤサブシステム１１４への基本的データ入力として、バス１２０を通して、ＤＰＬＬ１３０に送ることができる。
【００５４】
ＤＳＰ１００は、ＲＯＭ１６からのソフトウェアの制御の下で、ＣＤサブシステム１１４から受信したデータのリード・ソロモン誤り訂正を行う。誤り訂正動作中、受信したデータに対するシンドロームを判断するために、ＤＳＰ１００が必要になる。このことはソフトウェアで行うことができるが、現在のシンドロームに１つのバイトを「追加」するには、ソフトウェアで約２０の命令を使用する。ＧＤデータ速度には、そうするには、１秒当りＤＳＰ１００の約１億の命令が使用される。このプロセスを加速するために、誤り訂正アクセラレータ（ＥＧＧ）ブロックが設置されている。ＥＧＧブロックは、データ・バス１２０を通してＤＳＰ１００と通信することができる。ＥＧＧブロックは、シンドロームの計算を行い、ＤＳＰ１００からのメッセージに応じて、現在のシンドロームに追加すべきバイトを示すメッセージを返送する。これにより、受信したデータ・バイト毎の１つの命令に対するシンドロームの判断のために、ＤＳＰ１００上のロードを減らして、シンドロームの計算のタスクが加速される。
ＤＳＰ１００は、６７ＭＨｚのクロック速度で動作するが、他の速度も使用することができる。ＤＳＰ１００は、バス１２０を通してデータを受信し、それを処理し、同じバスを通してデータを出力するために、ソフトウェアの制御下で動作する汎用プロセッサである。
【００５５】
図７は、ＤＳＰ１００のアーキテクチャである。ＤＳＰは、８つの３２ビット・レジスタを含む。これらのレジスタは、アドレスまたはデータを保持するために使用することができる。アドレスを供給するためにレジスタを使用する場合には、アドレスは、５つのビットのズレと組み合わされ（索引アドレス指定）、小型のデータ構造体に１サイクルの間アクセスすることができる。ＤＳＰ１００は、３２ビットの算術論理演算装置（ＡＬＵ）１６１を含む。マイクロプロセッサ１の集積回路上、または外部１３ＲＡＭチップ上に、ＤＳＰ１００用のＲＡＭ１６２−１６４を設置することができる。ＲＡＭは、ＳＲＡＭとＤＲＡＭとの混合体であってもよい。外部メモリ・コントローラにより復号された３つのバンク、すなわち、２つの静的バンクおよび１つの動的バンクが存在する。各バンクの速度および幅は、別々に調整することができる。外部メモリの幅は８ビットであっても、１６ビットであってもよい。外部メモリ・コントローラは、ある程度これを秘匿し、外部メモリに対して８ビットまたは１６ビットのアクセスを行うことができる。リセットの後で、プロセッサ静的メモリの１つのバンクから命令を実行する。それは、（デジタル・フィルタのような）速度が重要な動作のためのコードを、高速内部プログラムＲＡＭに移行させ、高速内部プログラムＲＡＭから実行し、一方、（ユーザ・インタフェースのような）遅い動作のためのコードを、ブートＥＰＲＯＭから直接実行するためのものである。さらに、ＤＰＳは、ＳＰレジスタおよびＰＣレジスタ１６５、フラグ記憶装置１６６、専用ビット・シフタ・ユニット１６７、専用乗算装置１６８、および外部メモリ・コントローラ１６９を含む。ＤＳＰのブロックは、バス１７０により接続している。
【００５６】
動作中、ユーザは、システムの電源をオンにして、図１のオーディオ・システムを作動することができる。バッテリーから電力の供給を受けている遠隔制御ハンドセット８を除いて、オーディオ・システム内のすべての装置は、共通の電源（図示せず）を持つ。しかし、システムの異なる部材は、その電源からの異なる電圧を持つことができる。オンにすると、マイクロプロセッサ１がブートアップし、ＲＯＭ１６からオペレーティング・ソフトウェアをロードし、ソフトウェア、の実行の速度の増大を、ローカルＲＡＭ内に記憶することができる。スイッチ・マトリックス７および／または遠隔制御装置８の手段に、ユーザは、下記の情報を示すデータをＤＳＰ１００に供給することができる。
【００５７】
・オーディオ入力装置２、３、４の中のどれが、スピーカ１４、１５を通して再生のためのオーディオ・ソースを供給するか。
・ソースがＣＤまたはテープ・プレーヤである場合には、そのユニットが演奏モードであるのか、またはポーズ・モードであるのか、またはストップ・モードであるのか、または順方向または逆方向に索引するのか。
・それと一緒に再生される、音量、トーンおよび他の処理効果の設定。
・その音も、カセット・プレーヤ／レコーダ４により記録すべきであるのか。
他の情報も供給することができる。ユーザの設定は、マイクロプロセッサ１のＧＰＩＯブロック１１１に供給され、そこからバス１２０を通してＲＡＭ内に設定を記憶するＤＳＰ１００に送られ、その結果、ソフトウェアの実行中、上記設定を使用することができる。
【００５８】
オーディオ・ソースとして無線チューナを選択した場合には、ＤＳＰ１００は、ポート１１０を通して直列コントローラ２０に、チューナ作動および選択信号を送信する。その後で、チューナは、直列コントローラ２０により動作可能になる。チューナからのアナログオーディオ信号は、コーデック５によりデジタルの形に変換され、ＡＣ９７インタフェース１０７に供給される。ここから、デジタル信号は、バス１２０を通してＤＳＰ１００に送られ、ＤＳＰ１００は、そのプログラム・ソフトウェアの制御の下で、音量、トーン等のユーザの設定により上記信号を変換する。さらに、特に、ＦＭ無線信号を受信中である場合には、信号の送信のために使用しているかもしれない任意の圧縮等のために、デジタル・オーディオ信号に対して周波数等化が行われる。ＤＳＰ１００のソフトウェアは、無線等化のための１つまたはそれ以上の予め設定された処理ルーチンを含み、受信したオーディオ・データを等化するために、適当なルーチンが使用される。結果として得られる信号は、ＡＣ９７インタフェース１０７を通してコーデック５に出力される。ＡＣ９７インタフェースは、信号をもとのアナログの形に変換し、それを増幅器およびスピーカ１２−１５に出力する。
【００５９】
オーディオ・ソースとしてＣＤプレーヤを選択した場合には、ＤＳＰ１００は、ポート１１０を通して直列コントローラ２０に、適当なチＣＤプレーヤ作動および選択信号を送信する。次に、ＣＤプレーヤは、直列コントローラ２０により動作可能になる。一方、ＤＳＰ１００は、ＮＳＤＡＣ１０２−１０５を通して、直接ＣＤプレーヤのサーボを制御する。ＣＤプレーヤからの生のビット・ストリームは、マイクロプロセッサ１により、シグマ−デルタ入力１１６−１１８のところで受信される。データ・バス１２０により、このデータは、ＤＳＰ１００およびＣＤサブシステム１１４に供給される。ＤＳＰは、任意のトラッキングまたは焦点エラーを測定するためにこのデータを使用し、それに従ってトラッキングおよび焦点サーボへの出力を調整するためにこのデータを使用する。一方、ＣＤサブシステムは、受信したデータを、データ・バッファ１３４のバッファ内に記憶する８ビット・バイトに復号する。ＤＳＰ１００は、これらのバッファから、すでに説明したように読み出しを行い、受信したデータをデインターリーブし、次に、ＣＤからパルス・コード変調デジタル・オーディオ・データを入手するために、受信したデータに対して誤り訂正を行う。次に、上記データは、ＤＳＰ１００により他のデジタル・オーディオの形に変換することができる。デジタル・オーディオ・データは、ＤＳＰ１００により、そのプログラム・ソフトウェアの制御下で、音量、トーン等のユーザの設定により変換される。結果として得られる信号は、ＡＣ９７インタフェース１０７を通してコーデック５に出力される。ＡＣ９７インタフェースは、信号をもとのアナログの形に変換し、それを増幅器およびスピーカ１２−１５に出力する。
【００６０】
オーディオ・ソースとして、カセット・プレーヤ／レコーダを選択した場合には、ＤＳＰ１００は、ポート１１０を通して、直列コントローラ２０に、適当なカセット・プレーヤ／レコーダ作動および選択信号を送信する。次に、カセット・プレーヤ／レコーダは、図１に示されていない信号で、直列コントローラ２０により動作可能になる。カセット・プレーヤ／レコーダからのアナログ・オーディオ信号は、コーデック５によりデジタルの形に変換され、ＡＣ９７インタフェース１０７に供給される。ここから、デジタル信号は、バス１２０を通してＤＳＰ１００に送られ、ＤＳＰ１００は、そのプログラム・ソフトウェアの制御下で、音量、トーン等のユーザの設定により上記信号を変換する。さらに、使用中のカセット・テープのタイプにより、デジタル・オーディオ信号に対して周波数等化が行われる。ユーザは、テープのタイプを入力することができ、またはテープ・デッキにより検出し、インタフェース１１１を通してマイクロプロセッサに供給することができる。ＤＳＰ１００のソフトウェアは、テープ等化のための予め設定された処理ルーチンを含み、受信したオーディオ・データを等化するために、適当なルーチンが使用される。結果として得られる信号は、ＡＣ９７インタフェース１０７を通してコーデック５に出力される。ＡＣ９７インタフェースは、信号をもとのアナログの形に変換し、それを増幅器およびスピーカ１２−１５に出力する。
【００６１】
ユーザが、カセット・プレーヤ／レコーダに、選択したオーディオ・ソースから記録するように指定した場合には、Ａ９７インタフェース１０７を通してコーデック５に出力する他に、結果として得られる信号は、１２８ポート１０８を通して１２８インタフェース１０に出力される。１２８インタフェース内においては、信号は、アナログの形に変換され、カセット・プレーヤ／レコーダに出力される。１２８インタフェースへの出力としての信号に対しては、コーデック５への信号に対して行ったような処理のあるものは行われない。例えば、音量およびトーン処理は、上記信号には行われない。好適には、信号に対して適当なテープ・タイプ等化を行うことが好ましい。
【００６２】
上記オーディオ処理の他に、ＤＳＰ１００は、その状況を表示するためにディスプレイに出力を供給する。出力は、音量または無線バンド設定のようなユーザ入力を確認することができ、または例えば、ＣＤトラック・データまたはＲＤＳデータのような使用中のオーディオ・ソースから入手したデータを表示することもできる。
【００６３】
図１のシステムを種々の方法で変更することができることを理解することができるだろう。例えば、スピーカ１４、１５の代わりに、ヘッドホンまたは可聴信号を供給する他の手段を使用したり、増設することもできる。ミニディスクまたはＤＶＤ（デジタル・ビデオ・ディスク）プレーヤのような追加のまたは異なるオーディオ・ソースを使用することもできる。
【００６４】
本発明は、暗黙にまたはハッキリとまたはその一般的な形で本明細書に開示している任意の機能および機能の組合わせを、特許請求の範囲のどれかの範囲に制限されないで含むことができることに留意されたい。上記の説明を読めば、当業者であれば、本発明の範囲内で種々の修正を行うことができることを理解することができるだろう。
【符号の説明】
【００６５】
５００ コンパクト・ディスク
５０１ 読取り装置
５０２，５０３，５０４ モータ
５０５ レーザ
５０６ センサ
５０７ ヘッドのセンサからのアナログの形の全出力
５０８ 制御装置
５０９ データ処理装置
５１０ デジタル出力を発生
【技術分野】
【０００１】
本発明は、コンパクト・ディスク（ＣＤ）のようなデジタル媒体の読み出し、およびデジタル媒体から入手したデータの処理に関する。
【背景技術】
【０００２】
図１は、オーディオＣＤを再生する際に使用するためのＣＤリーダおよびデコーダの代表的なアーキテクチャである。参照番号５００は、コンパクト・ディスクを示す。読取り装置５０１は、モータ５０２によりＣＤに対して半径方向に移動することができ、モータ５０３により焦点を合わせるために、ＣＤに対して軸方向に移動することができる。モータ５０４は、ＣＤを回転させ、その結果、ＣＤは読取り装置上で回転する。読取り装置は、ＣＤの表面の方を向いているレーザ５０５、およびＣＤから読み出したデータ、およびＣＤに対するヘッドの焦点の程度を示す出力を供給する多数のセンサ５０６を備える。参照番号５０７は、ヘッドのセンサからのアナログの形の全出力を示す。
【０００３】
出力は、制御装置５０８に送られ、この制御装置は、モータ５０２および５０３によるヘッドの半径方向の移動およびヘッドの焦点、およびモータ５０４によるＣＤの回転速度を制御するために検出した情報を使用する。制御装置５０８は、従来通り、集積回路として構成されるが、この集積回路は、アナログ処理部材である。
【０００４】
出力は、また、データ処理装置５０９にも送られ、このデータ処理装置は、ＣＤからのデジタル・オーディオ・データを運ぶデジタル出力ストリームを形成するために検出した情報を処理する。従来のＣＤ ＣＩＲＣ（交差インターリーブ・リード・ソロモン誤り訂正）復号プロセスによれば、データ処理装置５０９は、デジタルフェーズロックループ（ＰＬＬ）を実施し、２つのレベルのデインターリービングおよび２つのレベルのリード・ソロモン誤り訂正（Ｃ１およびＣ２）復号を運び、最後に、以降の処理デバイスに送信するために、参照符号５１０のところで、Ｉ２Ｓ（ＩＣ間サウンド）フォーマットでデジタル出力を発生する。制御装置５０９は、従来通りもう１つの集積回路として構成され、この集積回路は、主としてデジタル処理部材である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の実施の場合には、ユニット５０８および５０９は、別々の集積回路（ＩＣ）上で実施された。ユニット５０８は、主としてアナログ処理回路であり、ユニット５０９は、主としてデジタル処理回路であるので、これらの集積回路をこのように別々にするのは、ＩＣの製造を容易にし、製造コストを安くするために、非常に有利である。しかし、ＣＤプレーヤの組立の段階で、２つの別々の集積回路を使用すると、かなり広い回路基板領域を必要とする。
【課題を解決するための手段】
【０００６】
本発明は、少なくとも３つのバッファ領域を備えたデインターリービング・ユニットであって、デインターリービング・ユニットが、入力データ・バイトのストリームから第１のバッファ領域を満たし、入力データ・バイトのストリームから第２のバッファ領域を満たし、第１のバッファ領域を奇数バッファ領域として指定し、第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定し、奇数バッファ領域および偶数バッファ領域からそれぞれ奇数バイトおよび偶数バイトを交互に抽出することにより出力データ・ストリームを発生し、出力データ・ストリームを発生する間、入力バッファを入力データ・バイトのストリームから満たすことにより、データ・バイトのストリームを処理し、データ・バイトのストリームを処理すると、第２のバッファ領域を奇数バッファ領域として再指定し、第３のバッファ領域を偶数バッファ領域として再指定し、第１のバッファ領域を入力バッファ領域として再指定し、再指定されたバッファ領域を用いてデータ・バイトのストリームの処理を繰り返すよう構成されることを特徴とする。
【０００７】
本発明は、デジタル・データ・キャリヤからデータを読み出すための読取り装置であって、データ・キャリヤからデータを検出し、検出したデータを示すセンサ信号を発生するためのセンサを含む読取りヘッドと、ヘッド位置決め制御信号に応じて、データ・キャリヤに対してヘッドを位置決めするためのヘッド位置決め装置と、検出したデータを受信し、ヘッド位置決め制御信号を発生するために、検出したデータを処理するための記憶命令セットに従って動作することができるヘッド位置決めコントローラと、デジタル出力信号を形成するために、検出したデータを復号するためのデータ・デコーダとを備え、該データ・デコーダが、記憶命令セットに従って、検出したデータに応じて発生したデータを処理するために動作することができるデータ・プロセッサを含むソフトウェア・セクションと、請求項１に記載のデインターリービング・ユニットとを備える。
好適には、デジタル・データ・キャリヤは、例えば、コンパクト・ディスク、ＤＶＤまたはミニディスクのようなディスクであることが好ましい。
ヘッド位置決め装置は、データ・キャリヤを回転するためのスピンドル・モータを備えることができる。
【０００８】
誤り検出装置は、誤り検出入力データを正しく受信し、誤り検出入力データに応じて、リード・ソロモン誤り訂正の際に使用するためのシンドロームを適当に生成することができる。ソフトウェア・セクションは、検出したデータから得たデータを誤り検出装置に適用し、結果として得られるシンドロームを受信し、検出したデータから得たデータに対して、誤り検出動作を行うために、上記シンドロームを処理することができる。
【０００９】
読取り装置は、検出したデータから得たデータを記憶するためのバッファを備える。バッファとしては、検出したデータから得たデータを記憶するための専用バッファを適当に使用することができる。
【００１０】
データ・パッケージング・ユニットは、１４ビットのバイトを受信し、それに応じて対応する８ビットのバイトを適当に生成することができる。好適には、データ・パッケージング・ユニットは、受信した１４ビットのバイトに応じて、対応する８ビットのバイトを生成するための論理処理回路を備えることが好ましい。それとは別に、データ・パッケージング・ユニットは、参照動作を行うことができる。
【００１１】
また、本発明は、少なくとも３つのバッファ領域を含む記憶装置により、データをデインターリーブするための方法であって、３つのバッファ領域の第１のバッファ領域を入力データ・バイトのストリームから満たすステップと、少なくとも３つのバッファ領域の第２のバッファ領域を入力データ・バイトのストリームから満たすステップと、第１のバッファ領域を奇数バッファ領域として指定し、第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定するステップと、奇数バッファ領域および偶数バッファ領域からそれぞれ奇数バイトおよび偶数バイトを交互に抽出することにより出力データ・ストリームを発生し、出力データ・ストリームを発生する間、入力バッファを入力データ・バイトのストリームから満たすことにより、データ・バイトのストリームを処理するステップと、データ・バイトのストリームを処理するステップの後、第２のバッファ領域を奇数バッファ領域として再指定し、第３のバッファ領域を偶数バッファ領域として再指定し、第１のバッファ領域を入力バッファ領域として再指定するステップと、再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すステップとを含む。
【００１２】
上記方法において、データ・バイトのストリームを処理するステップの後、第３のバッファ領域を奇数バッファ領域として再指定し、第１のバッファ領域を偶数バッファ領域として再指定し、第２のバッファ領域を入力バッファ領域として再指定するステップと、再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すステップとをさらに含む。
【図面の簡単な説明】
【００１３】
【図１】先行技術のＣＤ読取り組立体のアーキテクチャである。
【図２】オーディオ・システムの一般的アーキテクチャである。
【図３】オーディオ・システムの一般的アーキテクチャである。
【図４】オーディオ・システムの一般的アーキテクチャである。
【図５】オーディオ・システムの一般的アーキテクチャである。
【図６】オーディオ・システムの一般的アーキテクチャである。
【図７】図２〜図６のシステムで使用するための集積回路のアーキテクチャである。
【図８】図７の集積回路のデジタル信号プロセッサのアーキテクチャである。
【発明を実施するための形態】
【００１４】
添付の図面を参照しながら、本発明について説明するが、これは単に例示としてのものに過ぎない。
これらの図面中、類似の参照番号は、類似の部材を示す。
図２〜図６のオーディオ・システムは、例えば、家庭用ハイファイ・システムのような音響再生のためのものである。オーディオ・システムは、オーディオ・ソース・デバイス、制御デバイス、および出力デバイスを備え、これらすべてのデバイスは、中央マイクロプロセッサ１により接続している。中央マイクロプロセッサは、デジタルの形のアナログ・オーディオ・ソース、およびスイッチ・マトリックスおよび赤外線リモコンのようなユーザ・インタフェース・デバイスを含むインタフェースを含むすべてのオーディオ・ソースからの信号を処理する。
【００１５】
このように中央マイクロプロセッサを使用することにより、従来のシステムよりも遥かに高度の集積を行うことができる。その結果、必要な部材の数が少なくなり、製造および試験が容易になり、システムの完成品の大きさおよびコストを低減することができる。さらに、このタイプのシステムを使用すれば、ソフトウェアによりシステムの機能を定義することができ、その結果、１つのハードウェア装置を大量製造することができ、その上で動作しているソフトウェアにより特定の実施に適応することができる。
【００１６】
オーディオ・ソース・デバイスは、全体を参照番号２で示す無線チューナ、全体を参照番号３で示すＣＤプレーヤ、全体を参照番号４で示すカセット・プレーヤおよびレコーダである。ＤＶＤ、ミニディスクまたはＭＰ３プレーヤおよび／またはレコーダ、テレビ受像機およびマイクロホンのような（しかし、これらに限定されない）他のデバイスも、オーディオ入力を供給する。
【００１７】
無線チューナ２は、ＦＭ（周波数変調）アンテナ２００、およびＡＭ（振幅変調）アンテナ２０１を備える。ＦＭアンテナからの信号は、ＦＭ復調セクション２０２内で、中央マイクロプロセッサ１の制御下にあるシンセサイザ２０４から得られる、参照番号２０３で示す同調信号と混合することにより復調され、ステレオ・デコーダ２０６により左右のステレオ信号に復号される。都合の良いことに、ステレオ・デコーダは、同じＩＣまたは他の部材としての他のＩＣ上で実施することができる。結果として得られるアナログ・オーディオ信号は、参照番号２０７を通過して、コーデック・ユニット５に送られる。
【００１８】
可変キャパシタンス・ダイオード２０８は、シンセサイザ２０４を通して、直列コントローラ２０から得られる、参照番号２０９で示す同調信号の制御下で、ＡＭ受信に同調するために使用される。受信したＡＭ信号は、復号されてアナログ・オーディオ信号になり、この信号は参照番号２１３を通り、コーデック・ユニット５に送られる。ＦＭ受信またはＡＭ受信の選択は、直列コントローラ２０からの選択信号２１４の制御下の信号切替えにより行われる。それ故、無線チューナ・セクションは、直列コントローラ２０の制御下で、選択したＦＭまたはＡＭ周波数で信号を受信し、コーデック・ユニット５に送られるオーディオ出力信号を発生することができる。
【００１９】
コンパクト・ディスク、（ＣＤ）プレーヤ３は、一組のレーザ・ダイオード３０１、トラッキングおよび焦点モータ３０２、３０３、および６つの検出ダイオード３０４−３０９を含む従来のデータ検出ハードウェアを備える。レーザ・ダイオードは、直列コントローラ２０からの、参照番号３１０のところでのイネーブル信号により動作可能になる。トラッキング・ドライブ、焦点ドライブ、スレッド・ドライブ、およびスピンドル・ドライブは、中央マイクロプロセッサからのノイズ成形ＤＡＣデジタル制御信号３１１、３１２、３１２ａおよび３１２ｂにより制御される。これら各制御信号は、各ドライブ信号３１９、３２０を供給するために、低域フィルタＲ−Ｃネットワーク３１３、３１４、３１４ａ、３１４ｂによりアナログに変換される。
【００２０】
検出ダイオード３０４−３０９からの出力は、４つのアナログ出力３２２−３２４、３２４ａを発生するために、低域フィルタおよび和／差回路を含む復号装置３２１に送られる。これらの出力は、中央マイクロプロセッサ１に送られる４つのデジタル信号３２８−３３０、３２８ａを形成するために、シグマ−デルタ変調装置３２５−３２７、３２７ａによりデジタル・ビット・ストリームに変換される。４つのビット・ストリームは、ＣＤから読み出したデータを回復し、読取りヘッドを正しい焦点に位置させ、ＣＤとの整合を行うために使用される。それ故、直列コントローラ２０により動作可能になった場合、ＣＤプレーヤは、中央マイクロプロセッサからのデジタル信号３１１、３１２、３１２ａ、３１２ｂの制御下で、ＣＤを読み出し、デジタル・データ・ビット・ストリームをマイクロプロセッサに返送することができる。ＣＤおよびその搬送トレイの駆動は、通常、図１には示していないモータにより行われる。
【００２１】
この実施形態の場合には、焦点モータ、スピンドル・モータおよびトラッキング・モータの制御、およびＣＤから読み出したデータの復号は、中央マイクロプロセッサにより行われる。それ故、図１のシステムとは対照的に、制御動作および復号動作のために個々の集積回路は使用されない。代わりに、ＣＤ復号動作は、ＥＣＣアクセラレータ５２１のサポートにより、中央マイクロプロセッサ１のＣＤデコーダ・ユニット５２０で行われ、制御動作は、マイクロプロセッサ１の焦点およびトラッキング制御装置５２２で行われる。
【００２２】
スピンドル速度制御動作を含むサーボ・モータ制御動作は、デジタル・ハードウェアを使用する中央マイクロプロセッサの焦点およびトラッキング制御装置５２２により、ソフトウェアで行われる。そのため、ほとんどがデジタル中央マイクロプロセッサ上で、サーボ・モータ制御動作を容易に行うことができる。焦点およびトラッキング制御装置の動作に対するソフトウェア命令は、ユニット自身内またはチップ外部のＲＡＭ１６内に記憶することができる。
ＣＤサーボの動作のためのソフトウェアは、基本的には、３つのセクション、すなわち、焦点セクション、スピンドル・モータ制御セクション、およびトラッキング・セクションからなる。ＣＤをプレーヤ内にロードすると、ソフトウェアの制御下で、下記のステップが行われる。
【００２３】
・スピンドル・モータは、一定の公称速度に設定される。
・読取りヘッドの装着部材が、ディスクの中央に移動する。
・ヘッドの焦点を制御するヘッド・コイルは、その中央位置に設置される。
・焦点の校正は、焦点が検出されるまで、ヘッドを内側および外側に移動し、それに必要な駆動範囲を決定することにより行われる。
・この範囲情報により、焦点サーボを引き続き行うことができる。
・焦点が合ったヘッドからのＣＤデータと整合しているＣＤフェーズロックループを使用することにより、一定速度の生のＣＤデータを４．３２ＭＨｚで供給するために、スピンドル・モータ速度が制御される。
【００２４】
・この時点で、サーボ・ソフトウェアの個々のトラック・トラッキング・セクションが動作可能になる。要するに、これにより、ＣＤ表面上の１．６μｍ幅のトラックをトレースするために、（ヘッドの磁気コイルおよび、次に、スレッドにより）ヘッドが動作することができるようになる。
・ヘッドは、目次が読み出されるまで、一番内側のトラックをトレースする。この領域から得られる情報は、ディスク上の最初および最後のトラックの数、読み出し開始時間、およびトラック数開始時間を含む。この情報は、自動的またはユーザの制御下で、ＣＤ上のデータにランダムにアクセスする際に使用するためにメモリ内に記憶される。
【００２５】
・次に、スピンドルが停止し、ソフトウェアはＣＤ演奏コマンド待ちになる。
・演奏コマンドを受信すると、データの読み出しを開始するＣＤ上の位置を決定するために、記憶している情報が使用される。スピンドル・モータが、規定速度でＣＤを回転するために動作可能になる。ヘッドは、スレッド・モータにより、適当な位置に位置し、ヘッド・コイルにより焦点合わせが行われる。その後で、データ読み出しがスタートし、データを読み出すにつれて、ヘッドがＣＤ上のトラックをトレースするように、サーボが引き続き調整される。
【００２６】
ＣＤ復号動作の大部分も、ソフトウェアで行われる。しかし、中央マイクロプロセッサ上の専用ハードウェアを使用して、復号プロセスの選択したステップを実行することにより、かなり効率を向上することができることが分かっている。これらのステップとは、デジタルＰＬＬ、入力データのバッファリング、いくつかの誤り検出動作、および１４ビットから８ビットへのパッケージングである。
デジタルＰＬＬは、中央マイクロプロセッサのＣＤデコーダ・セクション５２０内の、ハードウェアで直接行われる。デジタルＰＬＬ５５０は、復号動作を同期させるために使用するビット速度クロックを発生する。
【００２７】
センサからの入力データは、専用９６ビット・バッファ５５１内に記憶される。図２〜図６においては、バッファ５５１は、ＣＤデコーダ・セクション内に位置しているが、代わりに、中央マイクロプロセッサ上の他のメモリも使用することができる。従来のデジタルＣＤデコーダの場合には、例えば、２キロバイトのようなかなり大容量のメモリが、入力データをバッファリングするために使用される。しかし、このシステムの効率は、ハードウェアおよびソフトウェア間での復号ステップの分担によるものなので、この実施形態の場合には、９６ビットが適当であることが分かっている。
【００２８】
誤り検出は、中央マイクロプロセッサの、専用誤り検出アクセラレータ（ＥＣＣ）・セクション５２１により行われる。ＥＣＣセクションは、ＣＤからのデータを復号する際に必要なリード・ソロモン復号ステップを加速するために、多項式除算を行うための専用ハードウェアを備える。さらに、ＥＣＣセクションは、送られてきたデータに対して排他的ＯＲ動作を実行することにより、ＣＤ規格に適合する巡回冗長検査（ＣＲＣ）データを発生するための専用ハードウェアを備える。
【００２９】
ＣＤデータは、１４ビット・バイトでコード化されるが、この１４ビット・バイトは、最終的なデジタル・データ・ストリームを形成するために、８ビット・フォーマットにパッケージングしなければならない。従来、このパッケージングは、最初の１４ビット・バイトを参照することにより、対応する８ビット語が形成される参照テーブルにより行われた。この実施形態の場合には、参照テーブルの代わりに、論理ハードウェアを使用する。論理ハードウェアは、出力として対応する８ビット・バイトを発生するために、入力１４ビット・バイトを処理するように構成されている。
【００３０】
デインターリービング・プロセスは、メモリの３つのブロック５６０、５６１、５６２を使用して行われる。８ビットにパッケージされたデータ・バイトは、第１のブロック５６０に順次書き込まれる。このブロックが満杯になると、入力データ・バイトは、第２のブロック５６１に順次書き込まれる。このブロックが満杯になると、入力データ・バイトは、第３のブロック５６２に順次書き込まれる。入力データが第３のブロック５６２に書き込まれる場合、データをデインターリーブするために、奇数および偶数のバイトは、第１および第２のブロックから交互に抽出される。データ抽出速度は、ブロックが満杯になる速度より速く、そのため、第３のブロックが満杯になる前に、データは第１および第２のブロックから抽出される。第３のブロック５６２が満杯になると、入力データは、第１のブロック５６０に書き込まれる。第１のブロック５６０が満杯になると、データは、第２のブロック５６１に書き込まれる。一方、第３および第１のブロック内に記憶しているデータは抽出され、デインターリーブされる。次に、第３のブロックが満杯になり、データが第１のブロックに書き込まれると、上記循環が反復して行われ、一方、データは、第２および第３のブロックから抽出される。このようにして、比較的狭いバッファ空間により、デインターリービングを非常に効率的に行うことができる。
【００３１】
各バッファ５６０、５６１および５６２は、３２バイト（記号）の容量を持つ。データをＣＤ読取りシステムから受信すると、このデータは、ＤＭＡ（直接メモリ・アクセス）により、バッファの中の適当などれかに書き込まれる。次に、ＣＰＵは、デインターリービングを行うために、一組のバッファ内の交互の位置からデータを読み出す。それ故、ＣＰＵは、このメモリ・アクセスの配置構成により、デインターリービング機能を効率的に行う。データがデインターリーブされると、誤り訂正を行うために、誤り訂正ソフトウェアが、ＣＰＵ上で実行される。
【００３２】
インターリービング・プロセスを行うために、偶数のバイトが、データで満たされる最後から２番目のバッファから取り出され、その後で、奇数のバイトが、データで満たされる最後のバッファから取り出される。このプロセスは、偶数のバイトおよび奇数のバイトにより、それぞれ反復して行われる。そうすることにより、３２の記号（バイト）フレームが構成される。
このステップの後で、標準化されたＣ１誤り訂正が行われる。この誤り訂正の大部分は、ソフトウェアで行われるが、ハードウェアの専用エラー・チェック計算またはＥＣＣアクセラレータの論理演算装置（図８の１１９）もこれに協力する。これは、本質的には、３２−２８記号変換装置である。ＥＣＣユニットは、ハードウェアで、それに送るデータに対するシンドロームを計算し、以降の処理のためにそれをソフトウェアに返送する。
【００３３】
次に、ソフトウェアは、欠陥のあるフレームの影響を最小限度にまで軽減し、この影響を動作可能な最大の修正および回復（補間）機能に、本質的に分散させるために、最高１０８のクロックの遅延により、主デインターリービング・プロセスを行う。
その後で、標準化されたＣ２プロセスが行われる。この場合も、このプロセスの大部分は、ソフトウェアで行われるが、依然としてＥＣＣロジック１１９が使用される。これは、２８の記号を２４の記号に変換する。
【００３４】
このプロセスを終了させるために、最後のデインターリーブが、ＣＤの表面の欠陥に対処するために、さらに大きな補間を成功させる目的で行われる。そのために円形バッファ技術が使用されるので、回復できないエラーを丁度良いタイミングで打ち消すための時間を入手することができ、その結果、オーディオ出力のところでは、「クリック」音は耳に聞こえない。ＣＤモータ・スピンドル速度制御の微調整に対応するソフトウェアの制御を効果的に行うために、円形バッファの書込み速度を監視することができる（基本的スピンドル制御は、ＤＰＬＬ１３０により行われる）。
【００３５】
カセット・プレーヤ／レコーダ４は、一組の読出し／書込みテープ・ヘッド、すなわち、左の読出し／書込みテープ・ヘッド４００と、右の読出し／書込みテープ・ヘッド４０１を備える。ヘッドからのテープ読出し出力４０２、４０３は、増幅器４０４、４０５により増幅され、次に、左右のアナログ・オーディオ信号として、参照番号４０６、４０７のところでコーデック・ユニット５に送られる。増幅器４１０、４１１は、１２Ｓインタフェース１０から受信した信号４１２、４１３から、ヘッドへのテープ録音入力４０８、４０９を発生する。それ故、カセット・プレーヤ／レコーダは、コーデック・ユニット５へのオーディオ信号４０６、４０７を発生するために、カセット・テープを読み出すこともできるし、また、マイクロプロセッサからのデジタル信号４１４、４１５から入手したアナログ・データを記録することもできる。モータ（図示せず）によるカセット・テープの駆動、および消去ヘッド（図示せず）の動作は、通常通り行われる。２つ以上のカセット機構をサポートすることができる。カセット機構が２つ以上ある場合には、１つの機構により、他の機構からの再生を記録することができる。
直列コントローラ２０は、直列インタフェース３３によりマイクロプロセッサ１に接続している。そのリンクを通して送られる信号により、マイクロプロセッサは、直列コントローラの種々の出力を制御することができる。
【００３６】
オーディオ・システムの制御デバイスは、スイッチ・マトリックス７および遠隔制御ハンドセット８である。スイッチ・マトリックス７は、ユーザが操作できるキーボードに固定されている。スイッチ・マトリックス７は、並列インタフェース９によりマイクロプロセッサ１に直接接続している。遠隔制御ハンドセット８は、マイクロプロセッサ１に接続している赤外線受信機３０により受信される赤外線信号を送信する。オーディオ・システムの出力デバイスは、マイクロプロセッサ１および左右の電力増幅器１２、１３、および左右のラウドスピーカ１４、１５に直接接続している、ＬＣＤ（液晶ディスプレイ）ディスプレイ・ブロック１１である。ディスプレイは、外部ディスプレイ・コントローラにより駆動することができる。このディスプレイは、例えば、蛍光ディスプレイまたは陰極線管のような他の技術のディスプレイに対して特に便利である。電力増幅器は、コーデック５からの左右のアナログ・オーディオ出力信号３１’、３２により駆動される。読出し専用メモリ（ＲＯＭ）１６は、バス１７によりマイクロプロセッサ１に接続している。ＲＯＭは、プロセッサが実行するソフトウェアを記憶する。
【００３７】
コーデック５は、デジタル−アナログ変換およびアナログ−デジタル変換を行う。コーデック５は、左右のデジタル・オーディオ入力信号を、マイクロプロセッサ（接続２１，２２）に送るための、またマイクロプロセッサ１（接続２３，２４）から、左右のデジタル・オーディオ出力信号を送るための、マイクロプロセッサに対する接続を持つ。ＤＳＰ１は、例えば、カセット録音信号用の、または、増幅器４１０、４１１によるＤＡＣ変換用の、ＤＳＰ１からのＰＷＭ（パルス幅変調）されたノイズ成形信号用の、その方がいい場合には、外部ＤＡＣへのインタフェースとして使用することができる１２Ｓインタフェースを含む。コーデックは、無線チューナおよびカセット・プレーヤ／レコーダからのアナログ信号を受信するための接続２０７、４０６、４０７、および電力増幅器１２、１３へ出力信号を供給するための接続３１’、３２を含む。コーデックは、また、マイクロプロセッサ１からソース選択信号２７を受信する。ソース選択信号に応じて、コーデック内のアナログ−デジタル経路３４は、マイクロプロセッサ１への左右のデジタル・オーディオ入力信号を発生するために、オーディオ・ソース２、４のうちの選択した方からのアナログ信号をコード化することができる。同時に、コーデック内のデジタル−アナログ経路は、電力増幅器へのアナログ出力を発生するために、マイクロプロセッサからの左右のデジタル・オーディオ出力信号をコード化することができる。コーデックは、標準コード化／復号スキームを使用する。
【００３８】
インタフェース１０は、左右のデジタル・オーディオ信号を表す１２Ｓフォーマットでデジタル信号を受信するために、マイクロプロセッサ１への接続４１４、４１５を含む。インタフェース１０は、これらの信号をアナログの形に変換し、記録するために、それをカセット・プレーヤ／レコーダへの４１２、４１３に出力する。
【００３９】
図１のアーキテクチャは、４つの集積回路を含む。その中の１つの集積回路は、無線チューナ２、コンパクト・ディスク・プレーヤ３およびカセット・プレーヤ／レコーダ４の動作をサポートするための直列コントローラ２０と専用回路を備える。もう１つの集積回路は、インタフェース１０を備える。もう１つの集積回路は、コーデック５を備える。第４の集積回路は、マイクロプロセッサ１を備える。これら集積回路のどれかまたは全部は集積することができ、そのため、個々の集積回路の数が少なくてすむ。好適には、オーディオ・システムのすべての部材は、別のボックス内に入れることができるスピーカ１４、１５、および遠隔制御ハンドセット８を除いて、１つのエンクロージャ内に装着することが好ましい。
【００４０】
動作中、ユーザは、遠隔制御ハンドセット８またはスイッチ・マトリックス７によりオーディオ・ソースを選択する。オーディオ・ソースからの左右のチャネルのオーディオ信号は、デジタルの形で（ＣＤプレーヤを選択した場合には）、検出回路から直接ビット・ストリーム・フォーマットで（無線チューナまたはカセット・プレーヤ／レコーダを選択した場合には）、コーデック５を通してコード化されたデジタル・オーディオ・フォーマットで、マイクロプロセッサに供給される。マイクロプロセッサにおいては、デジタル信号は、デジタルの形２３、２４で、左右のチャネルの出力信号を発生するために、例えば、音量、トーン、等化および誤り訂正に対して、以下に説明するように処理される。次に、これらの信号は、アナログの形に変換され、データ・ソースから耳で聞くことができる音にする目的で、スピーカを駆動するために使用される。ユーザが、他のオーディオ・ソースの中の１つからデータを記録するために、カセット・プレーヤ／レコーダを選択した場合には、マイクロプロセッサは、１２Ｓインタフェース１０によりデジタル−アナログ変換をした後で、デジタルの形で記録するための信号を出力し、次に、信号の表現が、カセット・プレーヤ／レコーダにより記録される。選択したソースが、例えば、無線チューナおよびカセット・デッキのように、本来アナログ信号を発生するものであっても、その出力はラウドスピーカへ出力するためにアナログの形に戻す前に、プロセッサ１内でデジタルの形に変換されることに留意されたい。
【００４１】
図２〜図６は、マイクロプロセッサ１のアーキテクチャである。マイクロプロセッサは、多重目的デジタル信号プロセッサ（ＤＳＰ）１００、および一連の専用ハードウェア装置１０１−１１９を含む。プロセッサ１００は、ＲＯＭ１６内に記憶しているプログラム・コードをロードし、実行する。専用ハードウェア装置は、入出力インタフェース１０１−１１３のアレー、ＣＤ処理サブシステム１１４、ＲＤＳ（無線データ・システム）処理サブシステム１１５、シグマ−デルタ入力回路１１６−１１８、および誤り訂正アクセラレータ・サブシステム（ＥＧＧ）１１９を備える。プロセッサ１００および専用ハードウェア装置は、バス１２０により相互に接続している。それ故、マイクロプロセッサは、ソフトウェアで処理を行う、ＤＳＰ１００で表される汎用処理セクションと、ハードウェアで処理を行う一組の専用処理ブロック（特に、サブシステム１１４、１１５および１１９）に分割される。このようにマイクロプロセッサを分割すると、その性能が有意に向上する。
【００４２】
入出力インタフェースは下記の通りである。
・ＵＡＲＴ１０１は、標準ＲＳ２３２タイプの同期直列受信機／送信機である。ＵＡＲＴ１０１は、１つのスタート・ビットおよび１つのストップ・ビットと一緒に、８つのビット・データを使用する。その主な目的は開発のためものであるが、自己試験および診断のための製造の際に使用することもできる。
・４つのＮＳＤＡＣ（ノイズ成形ＤＡＣ）１０２−１０５により、マイクロプロセッサ１は、４つまでのパルス幅変調出力を供給することができる。図１のシステムの場合には、これらＮＳＤＡＣは、焦点およびトラッキング・アクチュエータおよびＣＤシステムのスピンドル・モータ、およびスレッド・モータを制御するために使用される。ＮＳＤＡＣロジックは、その平均値がＤＳＰにより設定されるビット・ストリームを生成する。基準出力は、すべてのズレを除去するために使用され、そのため、出力がゼロである場合には、アクチュエータへの駆動もゼロになる。
【００４３】
・メモリ・コントローラ１０６は、外部メモリ１６、または他の実施方法でマイクロプロセッサに接続することができる他の類似の周辺機器へのタイミングおよびデータの流れを制御する。システムは、概念的に、外部メモリの３つのバンク、すなわち、ブートＲＯＭ、静的ＲＡＭおよび動的ＲＡＭを復号する。しかし、ブートＲＯＭおよび静的ＲＡＭの復号は、外部周辺機器用にさらに分割される。タイミング、ＤＲＡＭ内の列の幅（バイトまたは語）および数は、別々にプログラムすることができる。プロセッサは、高速内部ＲＡＭ、およびＤＳＰおよびマイクロコントローラの特性を供給する、速度の遅いブートＲＯＭからのコードを実行することができる。使用中、マイクロコントローラが最初に作動すると、ＲＯＭ１６内に記憶しているソフトウェアを、マイクロプロセッサ上のローカル・ランダム・アクセス・メモリにダウンロードすることができる。
【００４４】
・ＡＣ９７インタフェース１０７は、この実施例の場合にはＡＣ９７コーデックである、コーデック５へのインタフェースを供給する。コーデック５は、１６ビット・ステレオのＡＤＣおよびＤＡＣを持ち、また５つのステレオ入力およびステレオ出力の利得を別々に調整する調整装置を持つ。ＡＣ９７との通信は、オーディオ・サンプル速度の２５６倍の速度で動作する、２５６ビットのパケットにより行われる。ＡＣ９７インタフェース１０７により、Ｄ８Ｐ１００は、４４．１ｋＨｚのオーディオ・サンプル速度で、読取りレジスタおよび書き込みレジスタにより、ＡＣ９７と通信することができる。
【００４５】
・１２Ｓポート１０８は、１２Ｓインタフェース１０へのリンクを供給する。１２Ｓは、ＣＤの音質ＤＡＣに対する直列インタフェースの標準スタイルである。すでに説明したように、このインタフェースは、テープにオーディオを記録するために使用することができ、一方、主ＡＣ９７オーディオ出力は、（可変トーンおよび音量設定のところで）電力増幅器を駆動する。
【００４６】
・赤外線入力１０９は、赤外線検出装置３０に接続している。入力ポート１０９は、赤外線コマンドを検出し、解釈するために、特定の赤外線の変動間の時間を測定し、次に、プロセッサ１００の動作をオフにする。その結果、赤外線コマンドを処理することができる。そうすることにより、赤外線ハンドセットは、ユーザに音量調整、オーディオ・ソース選択、無線バンドおよびチャネル選択、トーン調整、およびテープおよびＣＤ位置および演奏制御のような通常の制御を供給することができる。
【００４７】
・直列インタフェース（ＳＰ１）１１０は、直列リンク３３に接続していて、それにより、ＤＳＰ１００は、直列コントローラ２０と通信することができる。このインタフェースにより、ＤＳＰ１００は、直列コントローラ２０の出力を制御するためのコマンドを発行することができる。そうすることにより、マイクロプロセッサ１自身が、これらデバイスに直接のリンクを持っていなくても、制御対象の無線チューナおよびＣＤプレーヤの動作を自由に行うことができる。ＣＤプレーヤを動作できるようにするために、ＤＳＰ１００は、バス１２０を通してＳＰＩ１１０に信号を送って、ＳＰ１に、直列リンク３３を通してＣＤ作動信号、を送信させる。直列コントローラは、ＣＤ作動フラグを記憶する。ＣＤ作動信号を受信すると、直列コントローラは、ＣＤ作動フラグをセットし、出力信号３１０によりＣＤを動作可能にする。ＣＤプレーヤの動作を中止するために、ＤＳＰ１００は、バス１２０を通してＳＰＩ１１０に信号を送って、ＳＰ１に、直列リンク３３を通してＣＤ停止信号を送信させる。ＣＤ停止信号を受信すると、直列コントローラは、ＣＤ作動フラグをリセットし、出力信号３１０によりＣＤを停止する。同様に、直列コントローラは、ＳＰＩ１１０からの対応するメッセージにより制御される、チューナ作動フラグおよびバンド選択フラグのような、無線チューナ２の動作のためのフラグを記憶する。他のフラグも記憶することができ、他の機能は、直列コントローラ２０により供給される。そうすることにより、マイクロプロセッサ１からの出力の数を減らすことができる。直列コントローラ２０が供給する各信号に対して個々の出力ピンを持つマイクロプロセッサの代わりに、マイクロプロセッサ１と直列インタフェース２０との間に簡単な直列インタフェースを使用することができる。
【００４８】
汎用１１０（ＧＰＩＯ）ブロック１１１は、多数（例えば６４）の汎用１１０ピンを表す。これらのピンは、入力または出力として使用することができる。これらのピンは、ディスプレイを駆動したり、スイッチまたは周辺機器との（比較的）遅い通信を読み出すために使用することができる。ＧＰＩＯブロックは、スイッチ・マトリックス７およびディスプレイ１１に接続している。ピンの数が多く、各ピンがソフトウェア・コマンドにより、ＤＳＰ１００で個々に制御されるので、ＧＰＩＯブロックは、マイクロプロセッサを、異なるディスプレイ装置および異なるスイッチ入力を持つ異なる装置に適応させるために便利な手段を提供する。ＧＰＩＯブロックをこれらのデバイスに接続すると、ＤＳＰ１００とデバイス間の相互作用は、使用するソフトウェアにより行われる。
【００４９】
・カセット・ノイズ成形ＤＡＣ（ＣＤＡＣ）１１３は、マイクロプロセッサ１を使用するハイファイ・システムのメーカーが、ローコストのテープ記録手段を提供できるようにするためのものである。このブロックの構成は、ＮＳＤＡＣと同じであるが、これらのブロックは４４．１ｋＨｚで動作する。ＣＤＡＣ出力を使用する場合には、外部１２ＳＤＡＣは必要なくなり、図１のカセット記録信号４１２、４１３をマイクロプロセッサ１のＣＤＡＣ１１３から直接供給することができる。そうすることにより、回路基板の大きさ、部材の数および製造コストを低減することができる。
【００５０】
ＣＤ処理サブシステム１１４は、ＣＤから回収したオーディオ・データを入手するために、ＣＤプレーヤ３から受信したデータを復号する。ＣＤ処理サブシステム１１４は、デジタルフェーズロックループ（ＤＰＰＬ）１３０、シフト・レジスタ（ＳＲ）１３１、１４−８判断装置（ＦＥＤ）１３２、サブコード・モジュール１３３、データ・バッファ１３４、およびユニット１３０−１３４を制御するタイミングおよび制御モジュール１３５を備える。デジタルフェーズロックループ１３０は、ＣＤデータからビット・クロックを回収する。ＣＤデータ内の変動は、クロックの変動上で発生しなければならない。このロジックは、回収したクロックを合成し、データが速いか遅い場合には、補償のために回収したクロック周波数を増大したり、低減したりする。回収したクロックは、システム・クロックと同期している。そのため、＋１システム・クロックの周期の半分のジッターが発生する。６７ＭＨｚのシステム・クロックの場合には、このジッターは、１１のデータの変動の間の約１％の最小間隔を表す。
【００５１】
ＤＳＰは、ディスクの速度を制御するために、ＤＰＬＬ周波数を読み出すことができる。比例および積分フィードバック経路内のＤＰＬＬ初期周波数および利得は、すべて、取得時間および安定性を制御するために、ＤＳＰにより設定される。シフト・レジスタは、ディスクからの直列データを並列記号に変換する。シフト・レジスタは、また、同期記号を検出するためにも使用される。１４−８デコーダは、ＣＤ上に記憶されている１４ビット・フォーマットから、ＤＳＰ１００で使用するための８ビット（バイト）フォーマットにデータを変換する。ＣＤデータが記録されると、各８ビット・バイトは、１４チャネル・ビットにコード化される。各チャネル・ビットは、記録したデータ内の１つの、変動に対応する。それ故、ＦＥＤは、１４の受信したチャネル・ビットの各組をオーディオ・データの１つの８ビット・バイトに変換する。
【００５２】
回収したバイトは、サブコード・モジュールおよびデータ・バッファに送られる。サブコード・モジュール１３３は、サブコード同期記号を検出し、受信した各フレームからサブコード・バイトを抽出する。サブコード・モジュールは、サブコード情報を出力するために、データ・バス１２０に接続している。データ・バッファ１３４は、ＤＳＰ１００により行われる、デインターリービングの効率を改善するために、受信したオーディオ・データをバッファリングする。ＣＤからのデータは、データ・バッファ１３４内の３つのバッファのうちの１つに書き込まれる。これら各バッファは、３２バイト、すなわち、受信したオーディオ・データの１つのフレームを収容する。データ・バッファ１３４は、バス１２０に接続していて、それにより、ＤＳＰ１００は、データ・バッファ１３４のバッファにアクセスすることができる。データ・バッファ１３４は、受信したデータの書込みが現在行われているバッファにアクセスすることができないように、しかし、データの書込みが行われた前の２つのバッファにはアクセスすることができるように構成されている。そうすることにより、ＤＳＰは、データをコピーしないで、デインターリービングの第１の段階を実行することができる。
ＲＤＳ処理サブシステム１１５は、受信した無線信号からＲＤＳデータを抽出し、そのＲＤＳデータをバス１２０に供給する。
【００５３】
ＣＤシステム３（図１参照）内には、焦点エラー３２８、トラッキング・エラー３２９および中央のアパーチャ３３０を表す信号を供給する、３つのシグマ−デルタＡＤＣ３２５−３２７が存在する。これらの信号は、それぞれ、各信号の振幅を表すビット・ストリームの形をしている。各シグマ−デルタ入力１１６−１１８は、各ＡＤＣ３２５−３２７に接続している。シグマ−デルタ入力は、所定のサンプル周期内の各ビット・ストリーム内の２進入力を反復してカウントし、各カウントの結果をデータ・バス１２０に供給する。ＤＳＰ１００は、ＮＳＤＡＣ１０２−１０５の中の２つにより焦点サーボ３０３および半径方向サーボ３０２を制御するために、上記結果を使用することができる。上記結果（特に、中央のアパーチャ・カウントの結果）も、ＣＤサブシステム１１４への基本的データ入力として、バス１２０を通して、ＤＰＬＬ１３０に送ることができる。
【００５４】
ＤＳＰ１００は、ＲＯＭ１６からのソフトウェアの制御の下で、ＣＤサブシステム１１４から受信したデータのリード・ソロモン誤り訂正を行う。誤り訂正動作中、受信したデータに対するシンドロームを判断するために、ＤＳＰ１００が必要になる。このことはソフトウェアで行うことができるが、現在のシンドロームに１つのバイトを「追加」するには、ソフトウェアで約２０の命令を使用する。ＧＤデータ速度には、そうするには、１秒当りＤＳＰ１００の約１億の命令が使用される。このプロセスを加速するために、誤り訂正アクセラレータ（ＥＧＧ）ブロックが設置されている。ＥＧＧブロックは、データ・バス１２０を通してＤＳＰ１００と通信することができる。ＥＧＧブロックは、シンドロームの計算を行い、ＤＳＰ１００からのメッセージに応じて、現在のシンドロームに追加すべきバイトを示すメッセージを返送する。これにより、受信したデータ・バイト毎の１つの命令に対するシンドロームの判断のために、ＤＳＰ１００上のロードを減らして、シンドロームの計算のタスクが加速される。
ＤＳＰ１００は、６７ＭＨｚのクロック速度で動作するが、他の速度も使用することができる。ＤＳＰ１００は、バス１２０を通してデータを受信し、それを処理し、同じバスを通してデータを出力するために、ソフトウェアの制御下で動作する汎用プロセッサである。
【００５５】
図７は、ＤＳＰ１００のアーキテクチャである。ＤＳＰは、８つの３２ビット・レジスタを含む。これらのレジスタは、アドレスまたはデータを保持するために使用することができる。アドレスを供給するためにレジスタを使用する場合には、アドレスは、５つのビットのズレと組み合わされ（索引アドレス指定）、小型のデータ構造体に１サイクルの間アクセスすることができる。ＤＳＰ１００は、３２ビットの算術論理演算装置（ＡＬＵ）１６１を含む。マイクロプロセッサ１の集積回路上、または外部１３ＲＡＭチップ上に、ＤＳＰ１００用のＲＡＭ１６２−１６４を設置することができる。ＲＡＭは、ＳＲＡＭとＤＲＡＭとの混合体であってもよい。外部メモリ・コントローラにより復号された３つのバンク、すなわち、２つの静的バンクおよび１つの動的バンクが存在する。各バンクの速度および幅は、別々に調整することができる。外部メモリの幅は８ビットであっても、１６ビットであってもよい。外部メモリ・コントローラは、ある程度これを秘匿し、外部メモリに対して８ビットまたは１６ビットのアクセスを行うことができる。リセットの後で、プロセッサ静的メモリの１つのバンクから命令を実行する。それは、（デジタル・フィルタのような）速度が重要な動作のためのコードを、高速内部プログラムＲＡＭに移行させ、高速内部プログラムＲＡＭから実行し、一方、（ユーザ・インタフェースのような）遅い動作のためのコードを、ブートＥＰＲＯＭから直接実行するためのものである。さらに、ＤＰＳは、ＳＰレジスタおよびＰＣレジスタ１６５、フラグ記憶装置１６６、専用ビット・シフタ・ユニット１６７、専用乗算装置１６８、および外部メモリ・コントローラ１６９を含む。ＤＳＰのブロックは、バス１７０により接続している。
【００５６】
動作中、ユーザは、システムの電源をオンにして、図１のオーディオ・システムを作動することができる。バッテリーから電力の供給を受けている遠隔制御ハンドセット８を除いて、オーディオ・システム内のすべての装置は、共通の電源（図示せず）を持つ。しかし、システムの異なる部材は、その電源からの異なる電圧を持つことができる。オンにすると、マイクロプロセッサ１がブートアップし、ＲＯＭ１６からオペレーティング・ソフトウェアをロードし、ソフトウェア、の実行の速度の増大を、ローカルＲＡＭ内に記憶することができる。スイッチ・マトリックス７および／または遠隔制御装置８の手段に、ユーザは、下記の情報を示すデータをＤＳＰ１００に供給することができる。
【００５７】
・オーディオ入力装置２、３、４の中のどれが、スピーカ１４、１５を通して再生のためのオーディオ・ソースを供給するか。
・ソースがＣＤまたはテープ・プレーヤである場合には、そのユニットが演奏モードであるのか、またはポーズ・モードであるのか、またはストップ・モードであるのか、または順方向または逆方向に索引するのか。
・それと一緒に再生される、音量、トーンおよび他の処理効果の設定。
・その音も、カセット・プレーヤ／レコーダ４により記録すべきであるのか。
他の情報も供給することができる。ユーザの設定は、マイクロプロセッサ１のＧＰＩＯブロック１１１に供給され、そこからバス１２０を通してＲＡＭ内に設定を記憶するＤＳＰ１００に送られ、その結果、ソフトウェアの実行中、上記設定を使用することができる。
【００５８】
オーディオ・ソースとして無線チューナを選択した場合には、ＤＳＰ１００は、ポート１１０を通して直列コントローラ２０に、チューナ作動および選択信号を送信する。その後で、チューナは、直列コントローラ２０により動作可能になる。チューナからのアナログオーディオ信号は、コーデック５によりデジタルの形に変換され、ＡＣ９７インタフェース１０７に供給される。ここから、デジタル信号は、バス１２０を通してＤＳＰ１００に送られ、ＤＳＰ１００は、そのプログラム・ソフトウェアの制御の下で、音量、トーン等のユーザの設定により上記信号を変換する。さらに、特に、ＦＭ無線信号を受信中である場合には、信号の送信のために使用しているかもしれない任意の圧縮等のために、デジタル・オーディオ信号に対して周波数等化が行われる。ＤＳＰ１００のソフトウェアは、無線等化のための１つまたはそれ以上の予め設定された処理ルーチンを含み、受信したオーディオ・データを等化するために、適当なルーチンが使用される。結果として得られる信号は、ＡＣ９７インタフェース１０７を通してコーデック５に出力される。ＡＣ９７インタフェースは、信号をもとのアナログの形に変換し、それを増幅器およびスピーカ１２−１５に出力する。
【００５９】
オーディオ・ソースとしてＣＤプレーヤを選択した場合には、ＤＳＰ１００は、ポート１１０を通して直列コントローラ２０に、適当なチＣＤプレーヤ作動および選択信号を送信する。次に、ＣＤプレーヤは、直列コントローラ２０により動作可能になる。一方、ＤＳＰ１００は、ＮＳＤＡＣ１０２−１０５を通して、直接ＣＤプレーヤのサーボを制御する。ＣＤプレーヤからの生のビット・ストリームは、マイクロプロセッサ１により、シグマ−デルタ入力１１６−１１８のところで受信される。データ・バス１２０により、このデータは、ＤＳＰ１００およびＣＤサブシステム１１４に供給される。ＤＳＰは、任意のトラッキングまたは焦点エラーを測定するためにこのデータを使用し、それに従ってトラッキングおよび焦点サーボへの出力を調整するためにこのデータを使用する。一方、ＣＤサブシステムは、受信したデータを、データ・バッファ１３４のバッファ内に記憶する８ビット・バイトに復号する。ＤＳＰ１００は、これらのバッファから、すでに説明したように読み出しを行い、受信したデータをデインターリーブし、次に、ＣＤからパルス・コード変調デジタル・オーディオ・データを入手するために、受信したデータに対して誤り訂正を行う。次に、上記データは、ＤＳＰ１００により他のデジタル・オーディオの形に変換することができる。デジタル・オーディオ・データは、ＤＳＰ１００により、そのプログラム・ソフトウェアの制御下で、音量、トーン等のユーザの設定により変換される。結果として得られる信号は、ＡＣ９７インタフェース１０７を通してコーデック５に出力される。ＡＣ９７インタフェースは、信号をもとのアナログの形に変換し、それを増幅器およびスピーカ１２−１５に出力する。
【００６０】
オーディオ・ソースとして、カセット・プレーヤ／レコーダを選択した場合には、ＤＳＰ１００は、ポート１１０を通して、直列コントローラ２０に、適当なカセット・プレーヤ／レコーダ作動および選択信号を送信する。次に、カセット・プレーヤ／レコーダは、図１に示されていない信号で、直列コントローラ２０により動作可能になる。カセット・プレーヤ／レコーダからのアナログ・オーディオ信号は、コーデック５によりデジタルの形に変換され、ＡＣ９７インタフェース１０７に供給される。ここから、デジタル信号は、バス１２０を通してＤＳＰ１００に送られ、ＤＳＰ１００は、そのプログラム・ソフトウェアの制御下で、音量、トーン等のユーザの設定により上記信号を変換する。さらに、使用中のカセット・テープのタイプにより、デジタル・オーディオ信号に対して周波数等化が行われる。ユーザは、テープのタイプを入力することができ、またはテープ・デッキにより検出し、インタフェース１１１を通してマイクロプロセッサに供給することができる。ＤＳＰ１００のソフトウェアは、テープ等化のための予め設定された処理ルーチンを含み、受信したオーディオ・データを等化するために、適当なルーチンが使用される。結果として得られる信号は、ＡＣ９７インタフェース１０７を通してコーデック５に出力される。ＡＣ９７インタフェースは、信号をもとのアナログの形に変換し、それを増幅器およびスピーカ１２−１５に出力する。
【００６１】
ユーザが、カセット・プレーヤ／レコーダに、選択したオーディオ・ソースから記録するように指定した場合には、Ａ９７インタフェース１０７を通してコーデック５に出力する他に、結果として得られる信号は、１２８ポート１０８を通して１２８インタフェース１０に出力される。１２８インタフェース内においては、信号は、アナログの形に変換され、カセット・プレーヤ／レコーダに出力される。１２８インタフェースへの出力としての信号に対しては、コーデック５への信号に対して行ったような処理のあるものは行われない。例えば、音量およびトーン処理は、上記信号には行われない。好適には、信号に対して適当なテープ・タイプ等化を行うことが好ましい。
【００６２】
上記オーディオ処理の他に、ＤＳＰ１００は、その状況を表示するためにディスプレイに出力を供給する。出力は、音量または無線バンド設定のようなユーザ入力を確認することができ、または例えば、ＣＤトラック・データまたはＲＤＳデータのような使用中のオーディオ・ソースから入手したデータを表示することもできる。
【００６３】
図１のシステムを種々の方法で変更することができることを理解することができるだろう。例えば、スピーカ１４、１５の代わりに、ヘッドホンまたは可聴信号を供給する他の手段を使用したり、増設することもできる。ミニディスクまたはＤＶＤ（デジタル・ビデオ・ディスク）プレーヤのような追加のまたは異なるオーディオ・ソースを使用することもできる。
【００６４】
本発明は、暗黙にまたはハッキリとまたはその一般的な形で本明細書に開示している任意の機能および機能の組合わせを、特許請求の範囲のどれかの範囲に制限されないで含むことができることに留意されたい。上記の説明を読めば、当業者であれば、本発明の範囲内で種々の修正を行うことができることを理解することができるだろう。
【符号の説明】
【００６５】
５００ コンパクト・ディスク
５０１ 読取り装置
５０２，５０３，５０４ モータ
５０５ レーザ
５０６ センサ
５０７ ヘッドのセンサからのアナログの形の全出力
５０８ 制御装置
５０９ データ処理装置
５１０ デジタル出力を発生
【特許請求の範囲】
【請求項１】
少なくとも３つのバッファ領域を備えたデインターリービング・ユニットであって、
前記デインターリービング・ユニットが、
入力データ・バイトのストリームから第１のバッファ領域を満たし、
前記入力データ・バイトのストリームから第２のバッファ領域を満たし、
前記第１のバッファ領域を奇数バッファ領域として指定し、前記第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定し、
前記奇数バッファ領域および前記偶数バッファ領域からそれぞれ奇数バイトおよび偶数バイトを交互に抽出することにより出力データ・ストリームを発生し、前記出力データ・ストリームを発生する間、前記入力バッファを前記入力データ・バイトのストリームから満たすことにより、データ・バイトのストリームを処理し、
前記データ・バイトのストリームを処理すると、前記第２のバッファ領域を前記奇数バッファ領域として再指定し、前記第３のバッファ領域を前記偶数バッファ領域として再指定し、前記第１のバッファ領域を前記入力バッファ領域として再指定し、前記再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すよう構成されることを特徴とするデインターリービング・ユニット。
【請求項２】
デジタル・データ・キャリヤからデータを読み出すための読取り装置であって、
前記データ・キャリヤからデータを検出し、前記検出したデータを示すセンサ信号を発生するためのセンサを含む読取りヘッドと、
ヘッド位置決め制御信号に応じて、前記データ・キャリヤに対して前記ヘッドを位置決めするためのヘッド位置決め装置と、
前記検出したデータを受信し、前記ヘッド位置決め制御信号を発生するために、前記検出したデータを処理するための記憶命令セットに従って動作することができるヘッド位置決めコントローラと、
デジタル出力信号を形成するために、前記検出したデータを復号するためのデータ・デコーダとを備え、
該データ・デコーダが、
記憶命令セットに従って、前記検出したデータに応じて発生したデータを処理するために動作することができるデータ・プロセッサを含むソフトウェア・セクションと、
請求項１に記載のデインターリービング・ユニットとを備える読取り装置。
【請求項３】
請求項２に記載の読取り装置において、前記デジタル・データ・キャリヤが、ディスクである読取り装置。
【請求項４】
請求項３に記載の読取り装置において、前記デジタル・データ・キャリヤが、コンパクト・ディスク、ＤＶＤまたはミニディスクである読取り装置。
【請求項５】
請求項２乃至４のいずれかに記載の読取り装置において、前記ヘッド位置決め装置が、前記データ・キャリヤを回転するためのスピンドル・モータを備える読取り装置。
【請求項６】
請求項２乃至５のいずれかに記載の読取り装置において、前記ハードウェア・セクションが、誤り検出装置を備え、前記誤り検出装置が、誤り検出入力データを受信することができ、前記誤り検出入力データに応じて、リード・ソロモン誤り訂正の際に使用するためのシンドロームを発生する読取り装置。
【請求項７】
請求項６に記載の読取り装置において、前記ソフトウェア・セクションが、前記検出したデータから入手したデータを前記誤り検出装置に適用し、その結果として得られるシンドロームを受信し、前記検出したデータから入手した前記データに対して、誤り検出動作を行うためにシンドロームを処理することができる読取り装置。
【請求項８】
請求項２乃至７のいずれかに記載の読取り装置において、前記検出したデータから入手した前記データを記憶するためのバッファを備える読取り装置。
【請求項９】
請求項８に記載の読取り装置において、前記バッファが、前記検出したデータから入手した前記データを記憶するための専用バッファである読取り装置。
【請求項１０】
請求項２乃至９のいずれかに記載の読取り装置において、前記データ・パッケージング・ユニットが、１４ビット・バイトを受信することができ、それに応じて、対応する８ビット・バイトを発生する読取り装置。
【請求項１１】
請求項１０に記載の読取り装置において、前記データ・パッケージング・ユニットが、受信した１４ビット・バイトに応じて、対応する８ビット・バイトを発生するための論理処理回路を備える読取り装置。
【請求項１２】
少なくとも３つのバッファ領域を含む記憶装置により、データをデインターリーブするための方法であって、
前記３つのバッファ領域の第１のバッファ領域を入力データ・バイトのストリームから満たすステップと、
前記少なくとも３つのバッファ領域の第２のバッファ領域を前記入力データ・バイトのストリームから満たすステップと、
前記第１のバッファ領域を奇数バッファ領域として指定し、前記第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定するステップと、
前記奇数バッファ領域および前記偶数バッファ領域からそれぞれ奇数バイトおよび偶数バイトを交互に抽出することにより出力データ・ストリームを発生し、前記出力データ・ストリームを発生する間、前記入力バッファを前記入力データ・バイトのストリームから満たすことにより、データ・バイトのストリームを処理するステップと、
前記データ・バイトのストリームを処理するステップの後、
前記第２のバッファ領域を前記奇数バッファ領域として再指定し、前記第３のバッファ領域を前記偶数バッファ領域として再指定し、前記第１のバッファ領域を前記入力バッファ領域として再指定するステップと、
前記再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すステップとを含む方法。
【請求項１３】
請求項１２に記載の方法において、
前記データ・バイトのストリームを処理するステップの後、
前記第３のバッファ領域を前記奇数バッファ領域として再指定し、前記第１のバッファ領域を前記偶数バッファ領域として再指定し、前記第２のバッファ領域を前記入力バッファ領域として再指定するステップと、
前記再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すステップとをさらに含む方法。
【請求項１】
少なくとも３つのバッファ領域を備えたデインターリービング・ユニットであって、
前記デインターリービング・ユニットが、
入力データ・バイトのストリームから第１のバッファ領域を満たし、
前記入力データ・バイトのストリームから第２のバッファ領域を満たし、
前記第１のバッファ領域を奇数バッファ領域として指定し、前記第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定し、
前記奇数バッファ領域および前記偶数バッファ領域からそれぞれ奇数バイトおよび偶数バイトを交互に抽出することにより出力データ・ストリームを発生し、前記出力データ・ストリームを発生する間、前記入力バッファを前記入力データ・バイトのストリームから満たすことにより、データ・バイトのストリームを処理し、
前記データ・バイトのストリームを処理すると、前記第２のバッファ領域を前記奇数バッファ領域として再指定し、前記第３のバッファ領域を前記偶数バッファ領域として再指定し、前記第１のバッファ領域を前記入力バッファ領域として再指定し、前記再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すよう構成されることを特徴とするデインターリービング・ユニット。
【請求項２】
デジタル・データ・キャリヤからデータを読み出すための読取り装置であって、
前記データ・キャリヤからデータを検出し、前記検出したデータを示すセンサ信号を発生するためのセンサを含む読取りヘッドと、
ヘッド位置決め制御信号に応じて、前記データ・キャリヤに対して前記ヘッドを位置決めするためのヘッド位置決め装置と、
前記検出したデータを受信し、前記ヘッド位置決め制御信号を発生するために、前記検出したデータを処理するための記憶命令セットに従って動作することができるヘッド位置決めコントローラと、
デジタル出力信号を形成するために、前記検出したデータを復号するためのデータ・デコーダとを備え、
該データ・デコーダが、
記憶命令セットに従って、前記検出したデータに応じて発生したデータを処理するために動作することができるデータ・プロセッサを含むソフトウェア・セクションと、
請求項１に記載のデインターリービング・ユニットとを備える読取り装置。
【請求項３】
請求項２に記載の読取り装置において、前記デジタル・データ・キャリヤが、ディスクである読取り装置。
【請求項４】
請求項３に記載の読取り装置において、前記デジタル・データ・キャリヤが、コンパクト・ディスク、ＤＶＤまたはミニディスクである読取り装置。
【請求項５】
請求項２乃至４のいずれかに記載の読取り装置において、前記ヘッド位置決め装置が、前記データ・キャリヤを回転するためのスピンドル・モータを備える読取り装置。
【請求項６】
請求項２乃至５のいずれかに記載の読取り装置において、前記ハードウェア・セクションが、誤り検出装置を備え、前記誤り検出装置が、誤り検出入力データを受信することができ、前記誤り検出入力データに応じて、リード・ソロモン誤り訂正の際に使用するためのシンドロームを発生する読取り装置。
【請求項７】
請求項６に記載の読取り装置において、前記ソフトウェア・セクションが、前記検出したデータから入手したデータを前記誤り検出装置に適用し、その結果として得られるシンドロームを受信し、前記検出したデータから入手した前記データに対して、誤り検出動作を行うためにシンドロームを処理することができる読取り装置。
【請求項８】
請求項２乃至７のいずれかに記載の読取り装置において、前記検出したデータから入手した前記データを記憶するためのバッファを備える読取り装置。
【請求項９】
請求項８に記載の読取り装置において、前記バッファが、前記検出したデータから入手した前記データを記憶するための専用バッファである読取り装置。
【請求項１０】
請求項２乃至９のいずれかに記載の読取り装置において、前記データ・パッケージング・ユニットが、１４ビット・バイトを受信することができ、それに応じて、対応する８ビット・バイトを発生する読取り装置。
【請求項１１】
請求項１０に記載の読取り装置において、前記データ・パッケージング・ユニットが、受信した１４ビット・バイトに応じて、対応する８ビット・バイトを発生するための論理処理回路を備える読取り装置。
【請求項１２】
少なくとも３つのバッファ領域を含む記憶装置により、データをデインターリーブするための方法であって、
前記３つのバッファ領域の第１のバッファ領域を入力データ・バイトのストリームから満たすステップと、
前記少なくとも３つのバッファ領域の第２のバッファ領域を前記入力データ・バイトのストリームから満たすステップと、
前記第１のバッファ領域を奇数バッファ領域として指定し、前記第２のバッファ領域を偶数バッファ領域として指定し、第３のバッファ領域を入力バッファ領域として指定するステップと、
前記奇数バッファ領域および前記偶数バッファ領域からそれぞれ奇数バイトおよび偶数バイトを交互に抽出することにより出力データ・ストリームを発生し、前記出力データ・ストリームを発生する間、前記入力バッファを前記入力データ・バイトのストリームから満たすことにより、データ・バイトのストリームを処理するステップと、
前記データ・バイトのストリームを処理するステップの後、
前記第２のバッファ領域を前記奇数バッファ領域として再指定し、前記第３のバッファ領域を前記偶数バッファ領域として再指定し、前記第１のバッファ領域を前記入力バッファ領域として再指定するステップと、
前記再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すステップとを含む方法。
【請求項１３】
請求項１２に記載の方法において、
前記データ・バイトのストリームを処理するステップの後、
前記第３のバッファ領域を前記奇数バッファ領域として再指定し、前記第１のバッファ領域を前記偶数バッファ領域として再指定し、前記第２のバッファ領域を前記入力バッファ領域として再指定するステップと、
前記再指定されたバッファ領域を用いて前記データ・バイトのストリームの処理を繰り返すステップとをさらに含む方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−２２４０２０（Ｐ２００９−２２４０２０Ａ）
【公開日】平成２１年１０月１日（２００９．１０．１）
【国際特許分類】
【出願番号】特願２００９−１２７９７８（Ｐ２００９−１２７９７８）
【出願日】平成２１年５月２７日（２００９．５．２７）
【分割の表示】特願２００２−５３３２９５（Ｐ２００２−５３３２９５）の分割
【原出願日】平成１３年１０月３日（２００１．１０．３）
【出願人】（５０２４０９６５１）グローバル シリコン リミテッド (1)
【Ｆターム（参考）】
【公開日】平成２１年１０月１日（２００９．１０．１）
【国際特許分類】
【出願日】平成２１年５月２７日（２００９．５．２７）
【分割の表示】特願２００２−５３３２９５（Ｐ２００２−５３３２９５）の分割
【原出願日】平成１３年１０月３日（２００１．１０．３）
【出願人】（５０２４０９６５１）グローバル シリコン リミテッド (1)
【Ｆターム（参考）】
[ Back to top ]