データ処理装置
【課題】イベントに対応して待機状態から起動状態に移行するときの消費電力を低減することができるデータ処理装置を提供する。
【解決手段】周辺デバイス２０はロジック電源部１３の状態移行に関係なく処理データを出力することができるので、この出力完了に対応して迅速に起動状態から待機状態に復帰して無駄な電力の消費を低減することができる。
【解決手段】周辺デバイス２０はロジック電源部１３の状態移行に関係なく処理データを出力することができるので、この出力完了に対応して迅速に起動状態から待機状態に復帰して無駄な電力の消費を低減することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イベントに対応して待機状態から起動状態に移行するデータ処理装置に関する。
【背景技術】
【０００２】
データ処理装置であるモバイル機器に要求される性能は、日々高まっている。高速性能を出すには、ＣＰＵ(Central Processing Unit)を高い周波数で動かす必要があり、それだけ電力を消費することとなる。
【０００３】
また、高速性能を出すには、プロセスの進んだ半導体を用いる必要があり、よりプロセスの進んだ半導体を使うことで、リーク電流が増加することとなる。限られた電池で、長時間使用することを要求されているモバイル機器では、高速動作電流、リーク電流を減らすことが必須となる。
【０００４】
そのリーク電流を抑えるため、現在の技術では、ＣＰＵ、およびその周辺ロジック回路の電源を落とし、リーク電流が流れないような対策がとられている。しかし、リーク電流対策のため、電源を落とし、クロックも停止しているため、周辺モジュールからの割り込みを受けて、通常動作に復帰するまでに、長い時間を要するようになってきている。
【０００５】
例えば、たかだか数Ｂｙｔｅのデータをやり取りするのに、電源やクロックが供給されていれば５０ｕｓの時間で済むところ、ＣＰＵの源振である水晶振動子の発振安定待ちをし、ＣＰＵ、ロジック回路部分の電源復帰、その安定待ちをし、電源を落としてあった部分の回路の初期化、レジスタの書き戻し等に、数ｍｓの時間を要するようになってきている。
【０００６】
発振安定待ちの速い回路（ＰＬＬ(Phase Locked Loop)含む）、電圧が速く立ち上がる電源が開発され、システムＣＰＵ内部のレジスタ復帰等もハードウェア化されて、高速復帰が可能になってきているが、それでも、システムＣＰＵのＷａｋｅｕｐには、実際のアクセスに必要な時間の１００倍はかかっているのが状況である。
【０００７】
また、モバイル機器は、使用している時間よりも、何も動かさずただ持ち歩いている状態が多い。このような状態でも、メール着信などがあるため、電源を完全に落とすことはできない。このような持ち歩き状態では、ＣＰＵの動作電流ではなく、リーク電流がもっとも電池消費に影響を与える。
【０００８】
ここで、従来のモバイル機器の、システムＣＰＵ１１と、周辺デバイス２０の主な構成を、図６ないし図８を参照して以下に説明する。システムＣＰＵ１１は、水晶発振器１８を持ち、システムＣＰＵ１１が動くのに必要なクロックを、この水晶発振器１８から得ている。
【０００９】
周辺デバイス２０も同様に、水晶発振器２４を持っており、システムＣＰＵ１１とは非同期に動作可能である。水晶発振器が、周辺デバイス２０や、システムＣＰＵ１１に内蔵されており、水晶振動子が付属していることも多いが特に違いは無いので、ここでは代表して水晶発振器とする。
【００１０】
周辺デバイス２０と、システムＣＰＵ１１は、ＩＯ(Input/Output)が接続されているので、周辺デバイス２０のＩＯ電源部２２、システムＣＰＵ１１のＩＯ電源部１２の共通のＩＯ電源として、電源供給ＩＣ１０を持っていることが多く、その電源供給ＩＣ１０が、周辺デバイス２０のロジック電源部２１と、システムＣＰＵ１１のロジック電源部１３を共有しているのが普通である。電源構成についても、各機器の都合により変更されるものであり、特に本構成である必要性は無い。
【００１１】
周辺デバイス２０は、システムＣＰＵ１１と通信するためのＩ／Ｆ(Interface)モジュール２３を、ロジック電源部２１内に持ち、システムＣＰＵ１１側も、同様のＩ／Ｆモジュール１７を、ロジック電源部１３内に持つ。二つのＩ／Ｆモジュール１７，２３は、シリアルＩ／Ｆ６０で接続される。
【００１２】
周辺デバイス２０のＩ／Ｆモジュール２３は、システムＣＰＵ１１に対して割り込み信号６１を発生する機能を持ち、その割り込み信号６１は、割り込み信号ラインを伝わって、システムＣＰＵ１１のＩＯ電源部１２内の割り込み受け部１４に伝わる。割り込み受け部１４に割り込みが通知されたことで、ロジック電源部１３は、Ｗａｋｅｕｐ動作を開始する。
【００１３】
Ｗａｋｅｕｐが完了すると、割り込み受け部１４から、割り込みコントローラ（ＩＮＴＣ）１５に割り込みが伝わり、ＣＰＵ１６に割り込みが通知される。ＣＰＵ１６は、割り込みを受けて、Ｉ／Ｆモジュール１７に命令し、割り込み要因の確認とデータの送受信を行う。
【００１４】
つぎに、上述のような構成の従来のモバイル機器における省電力状態からの復帰動作について、図４と図７と図８を参照して以下に説明する。まず、周辺デバイス２０で、何らかのイベントが発生した場合(Ｓ１１)、周辺デバイス２０は、ロジック電源部２１の電源をオンする(４０)。
【００１５】
その後、イベントの内容を解読し、ＣＰＵに割り込みを通知する（Ｓ１２，４１）。割り込みは、ＩＯ(Input/Output)電源部１２の割り込み受け部１４で検出される(４２)。割り込みを受けた割り込み受け部１４は、システムＣＰＵ１１に対して、Ｗａｋｅｕｐ指示を出す。
【００１６】
これを受けたＣＰＵ１６は、Ｗａｋｅｕｐ動作を開始する（Ｓ１３，４３）。この間、周辺デバイス２０は、システムＣＰＵ１１のＷａｋｅｕｐが完了するまで待ち状態となる。
【００１７】
システムＣＰＵ１１のＷａｋｅｕｐ完了後、データの送受信が行われる（Ｓ１４，４５，５０）。データ送受信完了後、システムＣＰＵ１１は、周辺デバイス２０の電源を落とし（Ｓ１５，４９）、その後自らも省電力状態に遷移する（Ｓ１６，４７）。
【００１８】
現在、上述のようなモバイル機器として各種の提案がある（特許文献１、２）。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００８−１８１３２９号公報
【特許文献２】特開平０７−０２８６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかし、上述のようなモバイル機器には以下のような課題がある。まず、第１の課題は、周辺デバイス２０からシステムＣＰＵ１１に割り込みを通知し、必要なデータのやり取りをしようとしても、システムＣＰＵ１１がすぐに応答できる状態にならないことである。
【００２１】
第２の課題は、第１の課題で、システムＣＰＵ１１の応答を待っている間、周辺デバイス２０には電源がかかっており、無駄な電力が消費されていることである。第３の課題は、第２の課題で、周辺デバイス２０に電源がかかっている時間が長くなり、周辺デバイス２０の動作率が高いことで、電池消費率が高いことである。
【００２２】
本発明は上述のような課題に鑑みてなされたものであり、イベントに対応して待機状態から起動状態に移行するときに消費する無駄な電力を低減することができるデータ処理装置を提供するものである。
【課題を解決するための手段】
【００２３】
本発明のデータ処理装置は、イベントに対応して待機状態から起動状態に移行するとともに処理データと割り込み信号とを出力する周辺デバイスと、割り込み信号に対応して待機状態から起動状態に移行するとともに処理データに対応して動作するロジック電源部と、システムＣＰＵの常時電源オン状態であるＩＯ電源部と、ＩＯ電源部に形成されて常時電源オン状態であり処理データを保持して起動状態に移行したロジック電源部に転送するデータ受け部と、を有する。
【００２４】
従って、本発明のデータ処理装置では、周辺デバイスはロジック電源部の状態移行に関係なく処理データの出力を完了することができるので、この出力完了に対応して迅速に起動状態から待機状態に復帰することができる。
【発明の効果】
【００２５】
本発明のデータ処理装置では、周辺デバイスはロジック電源部の状態移行に関係なく処理データを出力することができるので、この出力完了に対応して迅速に起動状態から待機状態に復帰して無駄な電力の消費を低減することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態のデータ処理装置であるモバイル機器の回路構造を示すブロック図である。
【図２】モバイル機器のデータ受け部の回路構造を示すブロック図である。
【図３】データ受け部の動作を示す模式的なタイムチャートである。
【図４】モバイル機器の動作を示す模式的なタイムチャートである。
【図５】モバイル機器の動作を示す模式的なフローチャートである。
【図６】一従来例のモバイル機器の回路構造を示すブロック図である。
【図７】モバイル機器の動作を示す模式的なタイムチャートである。
【図８】モバイル機器の動作を示す模式的なフローチャートである。
【発明を実施するための形態】
【００２７】
本発明の実施の一形態を図面を参照して以下に説明する。ただし、本実施の形態に関して前述した一従来例と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。
【００２８】
本実施の形態のデータ処理装置であるモバイル機器は、図１に示すように、イベントに対応して待機状態から起動状態に移行するとともに処理データと割り込み信号６１とを出力する周辺デバイス２０と、割り込み信号６１に対応して待機状態から起動状態に移行するとともに処理データに対応して動作するロジック電源部１３と、システムＣＰＵの常時電源オン状態であるＩＯ電源部１２と、ＩＯ電源部１２に形成されて常時電源オン状態であり処理データを保持して起動状態に移行したロジック電源部１３に転送するデータ受け部１９と、を有する。
【００２９】
データ受け部１９は、図２に示すように、周辺デバイス２０から供給されるクロック６３で動作して取得する処理データを蓄積するシフトレジスタ７０と、シフトレジスタ７０に蓄積された処理データをロジック電源部１３から起動完了通知を受信すると出力するＦＩＦＯ７２と、を有する。
【００３０】
なお、周辺デバイス２０は、処理データと割り込み信号６１とを出力すると起動状態から待機状態に復帰する。同様に、ロジック電源部１３は、処理データに対応して動作すると起動状態から待機状態に復帰する。本実施の形態のモバイル機器は、バッテリ(図示せず)から供給される電力で各部が作動する。
【００３１】
より具体的には、本実施の形態のモバイル機器は、基本的な構成は従来のモバイル機器（図６）と同じであるが、上述のようにシステムＣＰＵ１１の常時電源オン状態であるＩＯ電源部１２に、データ受け部１９を持っている。
【００３２】
データ受け部１９には、データ６４を受け取るシフトレジスタ７０があり、周辺デバイス２０から供給されるクロック６３にて動作する。また、シフトレジスタ７０に１データ分のデータが溜まったら、それを、ＦＩＦＯ７２に移動する構成とする。
【００３３】
システムＣＰＵ１１から、Ｗａｋｅｕｐ完了通知７４が来ると、それに応答する形で、ＦＩＦＯ７２から、データ７３を吐き出す。シフトレジスタ７０、ＦＩＦＯ７２は、チップセレクト６２がイネーブルのときのみ有効となるようデータ受け部制御回路７１にて制御される。
【００３４】
周辺デバイス２０とシステムＣＰＵ１１が一対一で接続されている場合は、データ受け部１９は、自分が選択されているかどうか確認する必要が無くなるので、チップセレクト６２は不要となる。
【００３５】
本発明では、図２に示すような、シリアルＩ／Ｆ６０を用いている。有効データ６５は、クロック６３に同期して送られ、有効データ６５送信前には、受信側の内部同期用に数クロック、有効データ６５の後にも、受信側ロジックの後処理用に数クロック分のクロックが付加された波形とする。また、有効データ６５、およびクロック６３の出力されている間は、チップセレクト６２は、有効な状態としておく必要がある。
【００３６】
つぎに、図４および図５を参照して、本実施の形態のモバイル機器の動作について説明する。まず、周辺デバイス２０で、何らかのイベントが発生した場合（Ｓ２１，４０）、周辺デバイス２０は、ロジック電源部２１の電源をオンする(４０)。
【００３７】
その後イベントの内容を解読し、ＣＰＵ１６に割り込みを通知する（Ｓ２２，４１）。割り込みは、ＩＯ電源部１２の割り込み受け部で検出される(４２)。割り込みを受けた割り込み受け部１４は、システムＣＰＵ１１に対して、Ｗａｋｅｕｐ指示を出す。
【００３８】
これを受けたＣＰＵ１６は、Ｗａｋｅｕｐ動作を開始する（Ｓ２５，４３）。この間、周辺デバイス２０が、システムＣＰＵ１１のＷａｋｅｕｐが完了するのを待っているのは動作率の悪化となるので、周辺デバイス２０は、割り込みに続いて、当該割り込み発生の際、通常ＣＰＵから読み出されるであろう値を、システムＣＰＵ１１に送信し（Ｓ２３，４５）、送信が完了したら、自らの電源をＯＦＦする（Ｓ２４，４９）。
【００３９】
システムＣＰＵ１１は、Ｗａｋｅｕｐ完了後、割り込み内容から、データ受け部１９にデータが入っていることを知り、データ受け部から必要なデータを受信する（Ｓ２６，４６）。
【００４０】
図２に示すように、データ受け部１９は、なるべく簡単な構成にすることが望ましい。システムＣＰＵ１１は、待機中の待ち受け電流（半導体のリーク電流）を減らすため、なるべく多くの半導体回路をロジック電源部１３に持っている。
【００４１】
そのため、データ受け部１９は、簡単な回路とし、システムＣＰＵ１１のＷａｋｅｕｐが完了したのと同時に(７４)、Ｉ／Ｆモジュール１７にデータを移動するだけの簡素な回路とする。データ送受信完了後、システムＣＰＵ１１は、省電力状態に復帰する（Ｓ２７，４７）。
【００４２】
本実施の形態のモバイル機器では、上述のようにシステムＣＰＵ１１のＩＯ電源部（常時電源オン）１２に、周辺デバイス２０側がマスターで、システムＣＰＵ１１側がスレーブとなるような、シリアルＩ／Ｆ６０の受信バッファを設けることで、周辺デバイス２０は、システムＣＰＵ１１のＷａｋｅｕｐを待たず、必要なデータをシステムＣＰＵ１１に渡して、先に省電力状態に戻ることでき、無駄なリーク電流を発生させないようにすることで、問題を解決している。
【００４３】
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では周辺デバイス２０とシステムＣＰＵ１１とがシリアルＩ／Ｆ６０で接続されていることを例示した。しかし、これはＮＯＲ ＬｉｋｅのメモリバスやＤＤＲ(Double Data Rate)バスなど、クロック同期で動くバスであれば対応可能である。
【００４４】
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
【符号の説明】
【００４５】
１０ 電源供給ＩＣ
１１ システムＣＰＵ
１２ ＩＯ電源部
１３ ロジック電源部
１４ 割り込み受け部
１７ Ｉ／Ｆモジュール
１８ 水晶発振器
１９ データ受け部
２０ 周辺デバイス
２１ ロジック電源部
２２ ＩＯ電源部
２３ Ｉ／Ｆモジュール
２４ 水晶発振器
６０ シリアルＩ／Ｆ
６１ 割り込み信号
６２ チップセレクト
６３ クロック
６４ データ
６５ 有効データ
７０ シフトレジスタ
７１ データ受け部制御回路
７３ データ
７４ Ｗａｋｅｕｐ完了通知
【技術分野】
【０００１】
本発明は、イベントに対応して待機状態から起動状態に移行するデータ処理装置に関する。
【背景技術】
【０００２】
データ処理装置であるモバイル機器に要求される性能は、日々高まっている。高速性能を出すには、ＣＰＵ(Central Processing Unit)を高い周波数で動かす必要があり、それだけ電力を消費することとなる。
【０００３】
また、高速性能を出すには、プロセスの進んだ半導体を用いる必要があり、よりプロセスの進んだ半導体を使うことで、リーク電流が増加することとなる。限られた電池で、長時間使用することを要求されているモバイル機器では、高速動作電流、リーク電流を減らすことが必須となる。
【０００４】
そのリーク電流を抑えるため、現在の技術では、ＣＰＵ、およびその周辺ロジック回路の電源を落とし、リーク電流が流れないような対策がとられている。しかし、リーク電流対策のため、電源を落とし、クロックも停止しているため、周辺モジュールからの割り込みを受けて、通常動作に復帰するまでに、長い時間を要するようになってきている。
【０００５】
例えば、たかだか数Ｂｙｔｅのデータをやり取りするのに、電源やクロックが供給されていれば５０ｕｓの時間で済むところ、ＣＰＵの源振である水晶振動子の発振安定待ちをし、ＣＰＵ、ロジック回路部分の電源復帰、その安定待ちをし、電源を落としてあった部分の回路の初期化、レジスタの書き戻し等に、数ｍｓの時間を要するようになってきている。
【０００６】
発振安定待ちの速い回路（ＰＬＬ(Phase Locked Loop)含む）、電圧が速く立ち上がる電源が開発され、システムＣＰＵ内部のレジスタ復帰等もハードウェア化されて、高速復帰が可能になってきているが、それでも、システムＣＰＵのＷａｋｅｕｐには、実際のアクセスに必要な時間の１００倍はかかっているのが状況である。
【０００７】
また、モバイル機器は、使用している時間よりも、何も動かさずただ持ち歩いている状態が多い。このような状態でも、メール着信などがあるため、電源を完全に落とすことはできない。このような持ち歩き状態では、ＣＰＵの動作電流ではなく、リーク電流がもっとも電池消費に影響を与える。
【０００８】
ここで、従来のモバイル機器の、システムＣＰＵ１１と、周辺デバイス２０の主な構成を、図６ないし図８を参照して以下に説明する。システムＣＰＵ１１は、水晶発振器１８を持ち、システムＣＰＵ１１が動くのに必要なクロックを、この水晶発振器１８から得ている。
【０００９】
周辺デバイス２０も同様に、水晶発振器２４を持っており、システムＣＰＵ１１とは非同期に動作可能である。水晶発振器が、周辺デバイス２０や、システムＣＰＵ１１に内蔵されており、水晶振動子が付属していることも多いが特に違いは無いので、ここでは代表して水晶発振器とする。
【００１０】
周辺デバイス２０と、システムＣＰＵ１１は、ＩＯ(Input/Output)が接続されているので、周辺デバイス２０のＩＯ電源部２２、システムＣＰＵ１１のＩＯ電源部１２の共通のＩＯ電源として、電源供給ＩＣ１０を持っていることが多く、その電源供給ＩＣ１０が、周辺デバイス２０のロジック電源部２１と、システムＣＰＵ１１のロジック電源部１３を共有しているのが普通である。電源構成についても、各機器の都合により変更されるものであり、特に本構成である必要性は無い。
【００１１】
周辺デバイス２０は、システムＣＰＵ１１と通信するためのＩ／Ｆ(Interface)モジュール２３を、ロジック電源部２１内に持ち、システムＣＰＵ１１側も、同様のＩ／Ｆモジュール１７を、ロジック電源部１３内に持つ。二つのＩ／Ｆモジュール１７，２３は、シリアルＩ／Ｆ６０で接続される。
【００１２】
周辺デバイス２０のＩ／Ｆモジュール２３は、システムＣＰＵ１１に対して割り込み信号６１を発生する機能を持ち、その割り込み信号６１は、割り込み信号ラインを伝わって、システムＣＰＵ１１のＩＯ電源部１２内の割り込み受け部１４に伝わる。割り込み受け部１４に割り込みが通知されたことで、ロジック電源部１３は、Ｗａｋｅｕｐ動作を開始する。
【００１３】
Ｗａｋｅｕｐが完了すると、割り込み受け部１４から、割り込みコントローラ（ＩＮＴＣ）１５に割り込みが伝わり、ＣＰＵ１６に割り込みが通知される。ＣＰＵ１６は、割り込みを受けて、Ｉ／Ｆモジュール１７に命令し、割り込み要因の確認とデータの送受信を行う。
【００１４】
つぎに、上述のような構成の従来のモバイル機器における省電力状態からの復帰動作について、図４と図７と図８を参照して以下に説明する。まず、周辺デバイス２０で、何らかのイベントが発生した場合(Ｓ１１)、周辺デバイス２０は、ロジック電源部２１の電源をオンする(４０)。
【００１５】
その後、イベントの内容を解読し、ＣＰＵに割り込みを通知する（Ｓ１２，４１）。割り込みは、ＩＯ(Input/Output)電源部１２の割り込み受け部１４で検出される(４２)。割り込みを受けた割り込み受け部１４は、システムＣＰＵ１１に対して、Ｗａｋｅｕｐ指示を出す。
【００１６】
これを受けたＣＰＵ１６は、Ｗａｋｅｕｐ動作を開始する（Ｓ１３，４３）。この間、周辺デバイス２０は、システムＣＰＵ１１のＷａｋｅｕｐが完了するまで待ち状態となる。
【００１７】
システムＣＰＵ１１のＷａｋｅｕｐ完了後、データの送受信が行われる（Ｓ１４，４５，５０）。データ送受信完了後、システムＣＰＵ１１は、周辺デバイス２０の電源を落とし（Ｓ１５，４９）、その後自らも省電力状態に遷移する（Ｓ１６，４７）。
【００１８】
現在、上述のようなモバイル機器として各種の提案がある（特許文献１、２）。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００８−１８１３２９号公報
【特許文献２】特開平０７−０２８６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかし、上述のようなモバイル機器には以下のような課題がある。まず、第１の課題は、周辺デバイス２０からシステムＣＰＵ１１に割り込みを通知し、必要なデータのやり取りをしようとしても、システムＣＰＵ１１がすぐに応答できる状態にならないことである。
【００２１】
第２の課題は、第１の課題で、システムＣＰＵ１１の応答を待っている間、周辺デバイス２０には電源がかかっており、無駄な電力が消費されていることである。第３の課題は、第２の課題で、周辺デバイス２０に電源がかかっている時間が長くなり、周辺デバイス２０の動作率が高いことで、電池消費率が高いことである。
【００２２】
本発明は上述のような課題に鑑みてなされたものであり、イベントに対応して待機状態から起動状態に移行するときに消費する無駄な電力を低減することができるデータ処理装置を提供するものである。
【課題を解決するための手段】
【００２３】
本発明のデータ処理装置は、イベントに対応して待機状態から起動状態に移行するとともに処理データと割り込み信号とを出力する周辺デバイスと、割り込み信号に対応して待機状態から起動状態に移行するとともに処理データに対応して動作するロジック電源部と、システムＣＰＵの常時電源オン状態であるＩＯ電源部と、ＩＯ電源部に形成されて常時電源オン状態であり処理データを保持して起動状態に移行したロジック電源部に転送するデータ受け部と、を有する。
【００２４】
従って、本発明のデータ処理装置では、周辺デバイスはロジック電源部の状態移行に関係なく処理データの出力を完了することができるので、この出力完了に対応して迅速に起動状態から待機状態に復帰することができる。
【発明の効果】
【００２５】
本発明のデータ処理装置では、周辺デバイスはロジック電源部の状態移行に関係なく処理データを出力することができるので、この出力完了に対応して迅速に起動状態から待機状態に復帰して無駄な電力の消費を低減することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態のデータ処理装置であるモバイル機器の回路構造を示すブロック図である。
【図２】モバイル機器のデータ受け部の回路構造を示すブロック図である。
【図３】データ受け部の動作を示す模式的なタイムチャートである。
【図４】モバイル機器の動作を示す模式的なタイムチャートである。
【図５】モバイル機器の動作を示す模式的なフローチャートである。
【図６】一従来例のモバイル機器の回路構造を示すブロック図である。
【図７】モバイル機器の動作を示す模式的なタイムチャートである。
【図８】モバイル機器の動作を示す模式的なフローチャートである。
【発明を実施するための形態】
【００２７】
本発明の実施の一形態を図面を参照して以下に説明する。ただし、本実施の形態に関して前述した一従来例と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。
【００２８】
本実施の形態のデータ処理装置であるモバイル機器は、図１に示すように、イベントに対応して待機状態から起動状態に移行するとともに処理データと割り込み信号６１とを出力する周辺デバイス２０と、割り込み信号６１に対応して待機状態から起動状態に移行するとともに処理データに対応して動作するロジック電源部１３と、システムＣＰＵの常時電源オン状態であるＩＯ電源部１２と、ＩＯ電源部１２に形成されて常時電源オン状態であり処理データを保持して起動状態に移行したロジック電源部１３に転送するデータ受け部１９と、を有する。
【００２９】
データ受け部１９は、図２に示すように、周辺デバイス２０から供給されるクロック６３で動作して取得する処理データを蓄積するシフトレジスタ７０と、シフトレジスタ７０に蓄積された処理データをロジック電源部１３から起動完了通知を受信すると出力するＦＩＦＯ７２と、を有する。
【００３０】
なお、周辺デバイス２０は、処理データと割り込み信号６１とを出力すると起動状態から待機状態に復帰する。同様に、ロジック電源部１３は、処理データに対応して動作すると起動状態から待機状態に復帰する。本実施の形態のモバイル機器は、バッテリ(図示せず)から供給される電力で各部が作動する。
【００３１】
より具体的には、本実施の形態のモバイル機器は、基本的な構成は従来のモバイル機器（図６）と同じであるが、上述のようにシステムＣＰＵ１１の常時電源オン状態であるＩＯ電源部１２に、データ受け部１９を持っている。
【００３２】
データ受け部１９には、データ６４を受け取るシフトレジスタ７０があり、周辺デバイス２０から供給されるクロック６３にて動作する。また、シフトレジスタ７０に１データ分のデータが溜まったら、それを、ＦＩＦＯ７２に移動する構成とする。
【００３３】
システムＣＰＵ１１から、Ｗａｋｅｕｐ完了通知７４が来ると、それに応答する形で、ＦＩＦＯ７２から、データ７３を吐き出す。シフトレジスタ７０、ＦＩＦＯ７２は、チップセレクト６２がイネーブルのときのみ有効となるようデータ受け部制御回路７１にて制御される。
【００３４】
周辺デバイス２０とシステムＣＰＵ１１が一対一で接続されている場合は、データ受け部１９は、自分が選択されているかどうか確認する必要が無くなるので、チップセレクト６２は不要となる。
【００３５】
本発明では、図２に示すような、シリアルＩ／Ｆ６０を用いている。有効データ６５は、クロック６３に同期して送られ、有効データ６５送信前には、受信側の内部同期用に数クロック、有効データ６５の後にも、受信側ロジックの後処理用に数クロック分のクロックが付加された波形とする。また、有効データ６５、およびクロック６３の出力されている間は、チップセレクト６２は、有効な状態としておく必要がある。
【００３６】
つぎに、図４および図５を参照して、本実施の形態のモバイル機器の動作について説明する。まず、周辺デバイス２０で、何らかのイベントが発生した場合（Ｓ２１，４０）、周辺デバイス２０は、ロジック電源部２１の電源をオンする(４０)。
【００３７】
その後イベントの内容を解読し、ＣＰＵ１６に割り込みを通知する（Ｓ２２，４１）。割り込みは、ＩＯ電源部１２の割り込み受け部で検出される(４２)。割り込みを受けた割り込み受け部１４は、システムＣＰＵ１１に対して、Ｗａｋｅｕｐ指示を出す。
【００３８】
これを受けたＣＰＵ１６は、Ｗａｋｅｕｐ動作を開始する（Ｓ２５，４３）。この間、周辺デバイス２０が、システムＣＰＵ１１のＷａｋｅｕｐが完了するのを待っているのは動作率の悪化となるので、周辺デバイス２０は、割り込みに続いて、当該割り込み発生の際、通常ＣＰＵから読み出されるであろう値を、システムＣＰＵ１１に送信し（Ｓ２３，４５）、送信が完了したら、自らの電源をＯＦＦする（Ｓ２４，４９）。
【００３９】
システムＣＰＵ１１は、Ｗａｋｅｕｐ完了後、割り込み内容から、データ受け部１９にデータが入っていることを知り、データ受け部から必要なデータを受信する（Ｓ２６，４６）。
【００４０】
図２に示すように、データ受け部１９は、なるべく簡単な構成にすることが望ましい。システムＣＰＵ１１は、待機中の待ち受け電流（半導体のリーク電流）を減らすため、なるべく多くの半導体回路をロジック電源部１３に持っている。
【００４１】
そのため、データ受け部１９は、簡単な回路とし、システムＣＰＵ１１のＷａｋｅｕｐが完了したのと同時に(７４)、Ｉ／Ｆモジュール１７にデータを移動するだけの簡素な回路とする。データ送受信完了後、システムＣＰＵ１１は、省電力状態に復帰する（Ｓ２７，４７）。
【００４２】
本実施の形態のモバイル機器では、上述のようにシステムＣＰＵ１１のＩＯ電源部（常時電源オン）１２に、周辺デバイス２０側がマスターで、システムＣＰＵ１１側がスレーブとなるような、シリアルＩ／Ｆ６０の受信バッファを設けることで、周辺デバイス２０は、システムＣＰＵ１１のＷａｋｅｕｐを待たず、必要なデータをシステムＣＰＵ１１に渡して、先に省電力状態に戻ることでき、無駄なリーク電流を発生させないようにすることで、問題を解決している。
【００４３】
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では周辺デバイス２０とシステムＣＰＵ１１とがシリアルＩ／Ｆ６０で接続されていることを例示した。しかし、これはＮＯＲ ＬｉｋｅのメモリバスやＤＤＲ(Double Data Rate)バスなど、クロック同期で動くバスであれば対応可能である。
【００４４】
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
【符号の説明】
【００４５】
１０ 電源供給ＩＣ
１１ システムＣＰＵ
１２ ＩＯ電源部
１３ ロジック電源部
１４ 割り込み受け部
１７ Ｉ／Ｆモジュール
１８ 水晶発振器
１９ データ受け部
２０ 周辺デバイス
２１ ロジック電源部
２２ ＩＯ電源部
２３ Ｉ／Ｆモジュール
２４ 水晶発振器
６０ シリアルＩ／Ｆ
６１ 割り込み信号
６２ チップセレクト
６３ クロック
６４ データ
６５ 有効データ
７０ シフトレジスタ
７１ データ受け部制御回路
７３ データ
７４ Ｗａｋｅｕｐ完了通知
【特許請求の範囲】
【請求項１】
イベントに対応して待機状態から起動状態に移行するとともに処理データと割り込み信号とを出力する周辺デバイスと、
前記割り込み信号に対応して前記待機状態から前記起動状態に移行するとともに前記処理データに対応して動作するロジック電源部と、
システムＣＰＵ(Central Processing Unit)の常時電源オン状態であるＩＯ(Input/Output)電源部と、
前記ＩＯ電源部に形成されて常時電源オン状態であり前記処理データを保持して起動状態に移行した前記ロジック電源部に転送するデータ受け部と、
を有するデータ処理装置。
【請求項２】
前記データ受け部は、前記周辺デバイスから供給されるクロックで動作して取得する前記処理データを蓄積するシフトレジスタと、
前記シフトレジスタに蓄積された前記処理データを前記ロジック電源部から起動完了通知を受信すると出力するＦＩＦＯ(First In First Out)と、
を有する請求項１に記載のデータ処理装置。
【請求項３】
前記周辺デバイスは、前記処理データと前記割り込み信号とを出力すると前記起動状態から前記待機状態に復帰する請求項１または２に記載のデータ処理装置。
【請求項４】
前記ロジック電源部は、前記処理データに対応して動作すると前記起動状態から前記待機状態に復帰する請求項１ないし３の何れか一項に記載のデータ処理装置。
【請求項５】
バッテリから供給される電力で各部が作動するモバイル機器として形成されている請求項１ないし４の何れか一項に記載のデータ処理装置。
【請求項１】
イベントに対応して待機状態から起動状態に移行するとともに処理データと割り込み信号とを出力する周辺デバイスと、
前記割り込み信号に対応して前記待機状態から前記起動状態に移行するとともに前記処理データに対応して動作するロジック電源部と、
システムＣＰＵ(Central Processing Unit)の常時電源オン状態であるＩＯ(Input/Output)電源部と、
前記ＩＯ電源部に形成されて常時電源オン状態であり前記処理データを保持して起動状態に移行した前記ロジック電源部に転送するデータ受け部と、
を有するデータ処理装置。
【請求項２】
前記データ受け部は、前記周辺デバイスから供給されるクロックで動作して取得する前記処理データを蓄積するシフトレジスタと、
前記シフトレジスタに蓄積された前記処理データを前記ロジック電源部から起動完了通知を受信すると出力するＦＩＦＯ(First In First Out)と、
を有する請求項１に記載のデータ処理装置。
【請求項３】
前記周辺デバイスは、前記処理データと前記割り込み信号とを出力すると前記起動状態から前記待機状態に復帰する請求項１または２に記載のデータ処理装置。
【請求項４】
前記ロジック電源部は、前記処理データに対応して動作すると前記起動状態から前記待機状態に復帰する請求項１ないし３の何れか一項に記載のデータ処理装置。
【請求項５】
バッテリから供給される電力で各部が作動するモバイル機器として形成されている請求項１ないし４の何れか一項に記載のデータ処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１９００９７（Ｐ２０１２−１９００９７Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５１０７３（Ｐ２０１１−５１０７３）
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（３１０００６８５５）ＮＥＣカシオモバイルコミュニケーションズ株式会社 (1,081)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（３１０００６８５５）ＮＥＣカシオモバイルコミュニケーションズ株式会社 (1,081)
【Ｆターム（参考）】
[ Back to top ]