データ書込装置および基地局
【課題】 現用系に書き込まれたデータを精度良く高速に予備系にも書き込むことが可能なデータ書込装置およびこれを適用した基地局を提供する。
【解決手段】 基地局は、冗長構成をなし、アドレスに比べ２倍以上の速度でデータを転送しＣＰＵからメモリにデータを書き込む呼処理制御部を含む。呼処理制御部は、現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出し、検出されたアドレスに基づき現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出し、検出されたアドレスと同じ予備系メモリのアドレスに、読み出されたデータを書き込むように予備系ＣＰＵに指示する。
【解決手段】 基地局は、冗長構成をなし、アドレスに比べ２倍以上の速度でデータを転送しＣＰＵからメモリにデータを書き込む呼処理制御部を含む。呼処理制御部は、現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出し、検出されたアドレスに基づき現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出し、検出されたアドレスと同じ予備系メモリのアドレスに、読み出されたデータを書き込むように予備系ＣＰＵに指示する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込むデータ書込装置、およびこのような呼処理制御部を含み、移動体通信端末との間で無線通信を行う基地局に関する。
【背景技術】
【０００２】
従来の技術として、現用系ＣＰＵから現用系メモリに転送されるデータを分岐させて検出し、これを予備系ＣＰＵを介して予備系メモリに書き込ませる技術があった。
【０００３】
【特許文献１】特開平11-168559号公報
【特許文献２】特開平07-240754号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、近年は高速な書き込みが可能なメモリが登場してきており、従来の技術のように、現用系ＣＰＵから現用系メモリに転送されるデータを分岐させて検出しようとすると、現用系ＣＰＵおよび現用系メモリの間で反射が影響し信号波形が崩れてしまい、現用系で書き込んだデータを予備系に精度良く書き込むことが難しくなっていた。
【０００５】
本発明の目的は、現用系に書き込まれたデータを精度良く高速に予備系にも書き込むことが可能なデータ書込装置およびこれを適用した基地局を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込むデータ書込装置であって、
現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出するアドレス検出部と、
前記アドレス検出部によって検出されたアドレスに基づき、これに対応して現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出すデータ読出部と、
前記アドレス検出部によって検出されたアドレスと同じ予備系メモリのアドレスに、前記データ読出部によって読み出されたデータを書き込むように予備系ＣＰＵに指示する書込指示部と
を備えたことを特徴とするデータ書込装置である。
【０００７】
また本発明は、冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込む呼処理制御部を含み、移動体通信端末との間で無線通信を行う基地局であって、前記呼処理制御部は、
現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出するアドレス検出部と、
前記アドレス検出部によって検出されたアドレスに基づき、これに対応して現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出すデータ読出部と、
前記アドレス検出部によって検出されたアドレスと同じ予備系メモリのアドレスに、前記データ読出部によって読み出されたデータを書き込むように予備系ＣＰＵに指示する書込指示部と
を備えたことを特徴とする基地局である。
【発明の効果】
【０００８】
本発明によれば、現用系に書き込まれたデータを精度良く高速に予備系にも書き込むことができる。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明の実施の形態に係る基地局の構成および動作イメージを示す図である。基地局は、移動体通信に適用される基地局であって、移動体通信端末との間で無線通信を行い上位装置との間で有線通信を行う。
【００１０】
スイッチ（HWY-MUX）１１は、バッファメモリを具備しないスイッチであり、高速バスライン（HWYバス）で接続された各構成要素間を自由にスイッチングして相互にデータを転送させる。制御部（CNT）１２は、移動体通信端末と通信相手との間に呼を張る制御を行う他、基地局内の各構成要素を制御する。ベースバンド信号処理部（BB）１３は、移動体通信端末から受信しベースバンドにダウンコンバートされた信号を処理し、かつ上位装置から受信したベースバンドの信号を移動体通信端末に送信するための処理を行う。動作確認試験部（MISC）１４は、動作確認試験部（MISC）１４を起点として他の各構成要素を通過して動作確認試験部（MISC）１４に戻ってくる試験パスに沿って試験信号を流し、戻ってきた試験信号を検出することによって動作確認試験を行う。ハイウエイインタフェース（HWY-INF）１５は、上位装置と有線接続されたインタフェースであって、上位装置との間で高速にデータを送受信する。
【００１１】
制御部（CNT）１２、ベースバンド信号処理部（BB）１３、動作確認試験部（MISC）１４およびハイウエイインタフェース（HWY-INF）１５は、それぞれ物理的に分離されたカードで構成されている。なかでも、制御部（CNT）１２は、冗長構成をなしている。ベースバンド信号処理部（BB）１３およびハイウエイインタフェース（HWY-INF）１５は複数のカードからなり、通信の容量を確保している。スイッチ（HWY-MUX）１１は、制御部（CNT）１２を構成するカードに搭載されている。
【００１２】
図２は、制御部の構成および動作イメージを示す図である。制御（CNT）カードは、呼処理監視制御部（CP/SV）、スイッチ（HWY-MUX）およびセキュリティ管理（SDM）部を具備している。呼処理監視制御部（CP/SV）およびスイッチ（HWY-MUX）のうち、通信中呼を継続するための構成を図２に図示している。
【００１３】
呼処理監視制御部２１，３１およびスイッチ２２，３２は、それぞれ冗長構成をなしている。呼処理監視制御部２１およびスイッチ２２が現用系のとき、呼処理監視制御部３１およびスイッチ３２は予備系となる。呼処理監視制御部２１，３１は、ＣＰＵ（Central Processing Unit）２３，３３およびＤＤＲ２（Double Data Rate 2）メモリ２４，３４をそれぞれ備えている。スイッチ２２，３２は、ＦＰＧＡ（Field Programmable Gate Array）２５，３５をそれぞれ備えている。
【００１４】
呼処理監視制御部２１，３１は、通信中呼の情報を保持しており、冗長切替後も通信中呼を維持するために、相互に呼情報を共有する必要がある。この呼情報は、ＤＤＲ２メモリ２４，３４にそれぞれ格納される。
【００１５】
次に、現用系から予備系に呼情報を複製する動作を説明する。
【００１６】
呼処理監視制御部２１およびスイッチ２２が現用系であり、呼処理監視制御部３１およびスイッチ３２が予備系のとき、ＣＰＵ２３は呼情報に関するデータをＤＤＲ２メモリ２４の所定のアドレスに書き込む。具体的には、データをデータバスを介して、アドレスをアドレスバスを介して、それぞれＤＤＲ２メモリ２４に送ることによって、呼情報がＤＤＲ２メモリ２４に書き込まれる。例えば、アドレスは１３３ＭＨｚで送られ、データは約４倍の５３３Ｍｂｐｓで送られる。このように、アドレスに比して高速にデータを送ることにより、高速な書き込みを可能としている。
【００１７】
ＣＰＵ２３がＤＤＲ２メモリ２４に呼情報の書き込みを行う際、ＦＰＧＡ２５は、アドレスバスから分岐した信号を検出する。検出したアドレスを基に、ＦＰＧＡ２５は、ＣＰＵ２３を介してＤＤＲ２メモリ２４にアクセスして、呼情報に関するデータを読み出す。読み出されたデータとこれに対応するアドレスを、ＦＰＧＡ２５は、予備系のＦＰＧＡ３５に送る。ＦＰＧＡ３５は、現用系から得られた呼情報に関するデータを、ＣＰＵ３３を介してＤＤＲ２メモリ３４に書き込ませる。
【００１８】
こうした一連の動作によって、現用系で保持する呼情報と、予備系で保持する呼情報とを常に同じ内容に合せている。
【００１９】
なお、アドレスバスから分岐した信号をＦＰＧＡ２５に検出させて、データバスから信号を分岐させないのは、比較的高速なデータ信号を分岐させるとＣＰＵ２３、ＤＤＲ２メモリ２４およびＦＰＧＡ２５の各端子で反射が起こり信号波形への影響が大きいのに比して、アドレス信号は分岐させてもその影響が小さいことによる。アドレス信号の速度がデータ信号の速度に対して２分の１程度以下であれば、信号波形への影響を小さくすることが可能である。
【００２０】
このように、比較的高速なデータを分岐させることなく、比較的低速なアドレスを分岐させて検出することにより、現用系に書き込まれたデータを精度良く高速に予備系に転送することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係る基地局の構成及び動作イメージを示す図である。
【図２】制御部の構成および動作イメージを示す図である。
【符号の説明】
【００２２】
１１ スイッチ（HWY-MUX）
１２ 呼処理制御部（CNT）
１３ ベースバンド信号処理部（BB）
１４ 動作確認試験部（MISC）
１５ ハイウエイインタフェース（HWY-INF）
２１ 呼処理監視制御部（現用系）
２２ スイッチ（現用系）
２３ ＣＰＵ（現用系）
２４ ＤＤＲ２メモリ（現用系）
２５ ＦＰＧＡ（現用系）
３１ 呼処理監視制御部（予備系）
３２ スイッチ（予備系）
３３ ＣＰＵ（予備系）
３４ ＤＤＲ２メモリ（予備系）
３５ ＦＰＧＡ（予備系）
【技術分野】
【０００１】
本発明は、冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込むデータ書込装置、およびこのような呼処理制御部を含み、移動体通信端末との間で無線通信を行う基地局に関する。
【背景技術】
【０００２】
従来の技術として、現用系ＣＰＵから現用系メモリに転送されるデータを分岐させて検出し、これを予備系ＣＰＵを介して予備系メモリに書き込ませる技術があった。
【０００３】
【特許文献１】特開平11-168559号公報
【特許文献２】特開平07-240754号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、近年は高速な書き込みが可能なメモリが登場してきており、従来の技術のように、現用系ＣＰＵから現用系メモリに転送されるデータを分岐させて検出しようとすると、現用系ＣＰＵおよび現用系メモリの間で反射が影響し信号波形が崩れてしまい、現用系で書き込んだデータを予備系に精度良く書き込むことが難しくなっていた。
【０００５】
本発明の目的は、現用系に書き込まれたデータを精度良く高速に予備系にも書き込むことが可能なデータ書込装置およびこれを適用した基地局を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込むデータ書込装置であって、
現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出するアドレス検出部と、
前記アドレス検出部によって検出されたアドレスに基づき、これに対応して現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出すデータ読出部と、
前記アドレス検出部によって検出されたアドレスと同じ予備系メモリのアドレスに、前記データ読出部によって読み出されたデータを書き込むように予備系ＣＰＵに指示する書込指示部と
を備えたことを特徴とするデータ書込装置である。
【０００７】
また本発明は、冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込む呼処理制御部を含み、移動体通信端末との間で無線通信を行う基地局であって、前記呼処理制御部は、
現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出するアドレス検出部と、
前記アドレス検出部によって検出されたアドレスに基づき、これに対応して現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出すデータ読出部と、
前記アドレス検出部によって検出されたアドレスと同じ予備系メモリのアドレスに、前記データ読出部によって読み出されたデータを書き込むように予備系ＣＰＵに指示する書込指示部と
を備えたことを特徴とする基地局である。
【発明の効果】
【０００８】
本発明によれば、現用系に書き込まれたデータを精度良く高速に予備系にも書き込むことができる。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明の実施の形態に係る基地局の構成および動作イメージを示す図である。基地局は、移動体通信に適用される基地局であって、移動体通信端末との間で無線通信を行い上位装置との間で有線通信を行う。
【００１０】
スイッチ（HWY-MUX）１１は、バッファメモリを具備しないスイッチであり、高速バスライン（HWYバス）で接続された各構成要素間を自由にスイッチングして相互にデータを転送させる。制御部（CNT）１２は、移動体通信端末と通信相手との間に呼を張る制御を行う他、基地局内の各構成要素を制御する。ベースバンド信号処理部（BB）１３は、移動体通信端末から受信しベースバンドにダウンコンバートされた信号を処理し、かつ上位装置から受信したベースバンドの信号を移動体通信端末に送信するための処理を行う。動作確認試験部（MISC）１４は、動作確認試験部（MISC）１４を起点として他の各構成要素を通過して動作確認試験部（MISC）１４に戻ってくる試験パスに沿って試験信号を流し、戻ってきた試験信号を検出することによって動作確認試験を行う。ハイウエイインタフェース（HWY-INF）１５は、上位装置と有線接続されたインタフェースであって、上位装置との間で高速にデータを送受信する。
【００１１】
制御部（CNT）１２、ベースバンド信号処理部（BB）１３、動作確認試験部（MISC）１４およびハイウエイインタフェース（HWY-INF）１５は、それぞれ物理的に分離されたカードで構成されている。なかでも、制御部（CNT）１２は、冗長構成をなしている。ベースバンド信号処理部（BB）１３およびハイウエイインタフェース（HWY-INF）１５は複数のカードからなり、通信の容量を確保している。スイッチ（HWY-MUX）１１は、制御部（CNT）１２を構成するカードに搭載されている。
【００１２】
図２は、制御部の構成および動作イメージを示す図である。制御（CNT）カードは、呼処理監視制御部（CP/SV）、スイッチ（HWY-MUX）およびセキュリティ管理（SDM）部を具備している。呼処理監視制御部（CP/SV）およびスイッチ（HWY-MUX）のうち、通信中呼を継続するための構成を図２に図示している。
【００１３】
呼処理監視制御部２１，３１およびスイッチ２２，３２は、それぞれ冗長構成をなしている。呼処理監視制御部２１およびスイッチ２２が現用系のとき、呼処理監視制御部３１およびスイッチ３２は予備系となる。呼処理監視制御部２１，３１は、ＣＰＵ（Central Processing Unit）２３，３３およびＤＤＲ２（Double Data Rate 2）メモリ２４，３４をそれぞれ備えている。スイッチ２２，３２は、ＦＰＧＡ（Field Programmable Gate Array）２５，３５をそれぞれ備えている。
【００１４】
呼処理監視制御部２１，３１は、通信中呼の情報を保持しており、冗長切替後も通信中呼を維持するために、相互に呼情報を共有する必要がある。この呼情報は、ＤＤＲ２メモリ２４，３４にそれぞれ格納される。
【００１５】
次に、現用系から予備系に呼情報を複製する動作を説明する。
【００１６】
呼処理監視制御部２１およびスイッチ２２が現用系であり、呼処理監視制御部３１およびスイッチ３２が予備系のとき、ＣＰＵ２３は呼情報に関するデータをＤＤＲ２メモリ２４の所定のアドレスに書き込む。具体的には、データをデータバスを介して、アドレスをアドレスバスを介して、それぞれＤＤＲ２メモリ２４に送ることによって、呼情報がＤＤＲ２メモリ２４に書き込まれる。例えば、アドレスは１３３ＭＨｚで送られ、データは約４倍の５３３Ｍｂｐｓで送られる。このように、アドレスに比して高速にデータを送ることにより、高速な書き込みを可能としている。
【００１７】
ＣＰＵ２３がＤＤＲ２メモリ２４に呼情報の書き込みを行う際、ＦＰＧＡ２５は、アドレスバスから分岐した信号を検出する。検出したアドレスを基に、ＦＰＧＡ２５は、ＣＰＵ２３を介してＤＤＲ２メモリ２４にアクセスして、呼情報に関するデータを読み出す。読み出されたデータとこれに対応するアドレスを、ＦＰＧＡ２５は、予備系のＦＰＧＡ３５に送る。ＦＰＧＡ３５は、現用系から得られた呼情報に関するデータを、ＣＰＵ３３を介してＤＤＲ２メモリ３４に書き込ませる。
【００１８】
こうした一連の動作によって、現用系で保持する呼情報と、予備系で保持する呼情報とを常に同じ内容に合せている。
【００１９】
なお、アドレスバスから分岐した信号をＦＰＧＡ２５に検出させて、データバスから信号を分岐させないのは、比較的高速なデータ信号を分岐させるとＣＰＵ２３、ＤＤＲ２メモリ２４およびＦＰＧＡ２５の各端子で反射が起こり信号波形への影響が大きいのに比して、アドレス信号は分岐させてもその影響が小さいことによる。アドレス信号の速度がデータ信号の速度に対して２分の１程度以下であれば、信号波形への影響を小さくすることが可能である。
【００２０】
このように、比較的高速なデータを分岐させることなく、比較的低速なアドレスを分岐させて検出することにより、現用系に書き込まれたデータを精度良く高速に予備系に転送することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係る基地局の構成及び動作イメージを示す図である。
【図２】制御部の構成および動作イメージを示す図である。
【符号の説明】
【００２２】
１１ スイッチ（HWY-MUX）
１２ 呼処理制御部（CNT）
１３ ベースバンド信号処理部（BB）
１４ 動作確認試験部（MISC）
１５ ハイウエイインタフェース（HWY-INF）
２１ 呼処理監視制御部（現用系）
２２ スイッチ（現用系）
２３ ＣＰＵ（現用系）
２４ ＤＤＲ２メモリ（現用系）
２５ ＦＰＧＡ（現用系）
３１ 呼処理監視制御部（予備系）
３２ スイッチ（予備系）
３３ ＣＰＵ（予備系）
３４ ＤＤＲ２メモリ（予備系）
３５ ＦＰＧＡ（予備系）
【特許請求の範囲】
【請求項１】
冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込むデータ書込装置であって、
現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出するアドレス検出部と、
前記アドレス検出部によって検出されたアドレスに基づき、これに対応して現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出すデータ読出部と、
前記アドレス検出部によって検出されたアドレスと同じ予備系メモリのアドレスに、前記データ読出部によって読み出されたデータを書き込むように予備系ＣＰＵに指示する書込指示部と
を備えたことを特徴とするデータ書込装置。
【請求項２】
冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込む呼処理制御部を含み、移動体通信端末との間で無線通信を行う基地局であって、前記呼処理制御部は、
現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出するアドレス検出部と、
前記アドレス検出部によって検出されたアドレスに基づき、これに対応して現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出すデータ読出部と、
前記アドレス検出部によって検出されたアドレスと同じ予備系メモリのアドレスに、前記データ読出部によって読み出されたデータを書き込むように予備系ＣＰＵに指示する書込指示部と
を備えたことを特徴とする基地局。
【請求項１】
冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込むデータ書込装置であって、
現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出するアドレス検出部と、
前記アドレス検出部によって検出されたアドレスに基づき、これに対応して現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出すデータ読出部と、
前記アドレス検出部によって検出されたアドレスと同じ予備系メモリのアドレスに、前記データ読出部によって読み出されたデータを書き込むように予備系ＣＰＵに指示する書込指示部と
を備えたことを特徴とするデータ書込装置。
【請求項２】
冗長構成をなし、アドレスに比べて２倍以上の速度でデータを転送することによってＣＰＵからメモリにデータを書き込む呼処理制御部を含み、移動体通信端末との間で無線通信を行う基地局であって、前記呼処理制御部は、
現用系ＣＰＵから現用系メモリに転送されるアドレス信号を分岐させて検出するアドレス検出部と、
前記アドレス検出部によって検出されたアドレスに基づき、これに対応して現用系メモリに書き込まれたデータを現用系ＣＰＵを介して読み出すデータ読出部と、
前記アドレス検出部によって検出されたアドレスと同じ予備系メモリのアドレスに、前記データ読出部によって読み出されたデータを書き込むように予備系ＣＰＵに指示する書込指示部と
を備えたことを特徴とする基地局。
【図１】
【図２】
【図２】
【公開番号】特開２００９−８６８７６（Ｐ２００９−８６８７６Ａ）
【公開日】平成２１年４月２３日（２００９．４．２３）
【国際特許分類】
【出願番号】特願２００７−２５３９７５（Ｐ２００７−２５３９７５）
【出願日】平成１９年９月２８日（２００７．９．２８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２１年４月２３日（２００９．４．２３）
【国際特許分類】
【出願日】平成１９年９月２８日（２００７．９．２８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]