ドライブ回路及びスイッチング電源装置
【課題】スイッチング素子の主回路電流やゲート電圧を検出することなくスイッチング素子のゲート電流を調整して、スイッチング素子のスイッチング損失を低減できるドライブ回路。
【解決手段】フィードバック信号に基づいてスイッチング素子Q1のオン期間とオフ期間とを制御する制御信号を生成する制御回路とスイッチング素子との間に接続され、スイッチング素子のゲートにゲート電流を供給するドライブ回路10であって、制御信号のオン期間におけるドライブ回路のゲート電流は、所定の期間だけ生成される第１電流成分とフィードバック信号に基づいて生成される第２電流成分との合成電流とする。
【解決手段】フィードバック信号に基づいてスイッチング素子Q1のオン期間とオフ期間とを制御する制御信号を生成する制御回路とスイッチング素子との間に接続され、スイッチング素子のゲートにゲート電流を供給するドライブ回路10であって、制御信号のオン期間におけるドライブ回路のゲート電流は、所定の期間だけ生成される第１電流成分とフィードバック信号に基づいて生成される第２電流成分との合成電流とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子をドライブするドライブ回路及びスイッチング電源装置に関する。
【背景技術】
【０００２】
従来の技術として、特許文献１に記載されたスイッチング素子のゲート駆動回路が知られている。図７に、特許文献１に記載されたスイッチング素子のゲート駆動回路の一例を示す。このゲート駆動回路では、駆動・保護回路５１とＩＧＢＴ３１のゲートとに接続されるゲート駆動回路の出力段は、ゲート抵抗４１とＮＰＮトランジスタ４２とＰＮＰトランジスタ４３とにより構成されている。
【０００３】
また、ゲート駆動回路には、ＩＧＢＴ３１のゲートの電圧を判定するゲート電圧判定機５２と、ＩＧＢＴ３１の主回路に流れるＩＧＢＴ電流を判定する主回路電流判定機５３とが設けられている。主回路電流が大きい場合には、主回路電流判定機５３により主回路電流が大きいと判定され、且つ、ゲート電圧判定機５２によりゲート電圧がミラー期間の間に、ＰＭＯＳＦＥＴ４４をオンさせることで、ゲート抵抗を小さくし、ゲート電流を制御している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２２８４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、図７に示す特許文献１に記載の例では、スイッチング素子の主回路電流やゲート電圧を検出し、その検出値に基づいてゲート電流を調整し、スイッチング素子のスイッチング損失を低減している。このため、スイッチング素子の主回路電流やゲート電圧を検出する手段が必要である。
【０００６】
本発明の課題は、スイッチング素子の主回路電流やゲート電圧を検出することなくスイッチング素子のゲート電流を調整して、スイッチング素子のスイッチング損失を低減することができるドライブ回路及びスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のドライブ回路は、フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路であって、前記制御信号の前記オン期間における前記ドライブ回路の前記ゲート電流は、所定の期間だけ生成される第１電流成分と前記フィードバック信号に基づいて生成される第２電流成分との合成電流とすることを特徴とする。
【０００８】
本発明のスイッチング電源装置は、直流電源の直流電圧を断続してトランスの一次巻線に供給するスイッチング素子と、前記トランスの二次巻線に発生した電圧を整流平滑する整流平滑回路と、前記整流平滑回路の出力電圧を示す信号をフィードバック信号とし、前記フィードバック信号に基づいて前記スイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と、前記制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路と、を有し、前記ドライブ回路は、請求項１乃至請求項４のいずれか１項記載のドライブ回路であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号のオン期間におけるゲート電流を、所定の期間だけ生成される第１電流成分とフィードバック信号に基づいて生成される第２電流成分との合成電流とすることにより、スイッチング素子のスイッチング損失を低減することができるドライブ回路及びスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１のドライブ回路を有するスイッチング電源装置の構成図である。
【図２】実施例１のドライブ回路の各部の動作波形を示す図である。
【図３】実施例２のドライブ回路を有するスイッチング電源装置の構成図である。
【図４】実施例２のドライブ回路の各部の動作波形を示す図である。
【図５】実施例３のドライブ回路を有するスイッチング電源装置の構成図である。
【図６】実施例３のドライブ回路の各部の動作波形を示す図である。
【図７】従来のスイッチング素子のゲート駆動回路の一例を示す構成図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態のドライブ回路及びスイッチング電源装置を図面を参照しながら詳細に説明する。
【００１２】
本発明のドライブ回路は、フィードバック信号の信号値に応じて、スイッチング素子のゲート電流を調整することにより、スイッチング素子のスイッチング損失を低減することを特徴とするもので、この方法として、以下の３つの実施例を説明する。
【実施例１】
【００１３】
図１は、実施例１のドライブ回路を有するスイッチング電源装置の構成図である。実施例１のドライブ回路では、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとしている。このフィードバック信号ＦＢの信号値により抵抗Ｒ６が選択されて、スイッチング素子Ｑ１のゲート電流が調整されることを特徴とする。また、スイッチング素子Ｑ１のオン期間とオフ期間とを制御する制御信号はフィードバック信号ＦＢに基づいて生成される。
【００１４】
図１に示すスイッチング電源装置において、直流電源Ｖ１の両端には、トランスＴ１の一次巻線Ｐ１と窒化ガリウム（ＧａＮ）デバイスのＧａＮＦＥＴからなるスイッチング素子Ｑ１との直列回路が接続されている。
【００１５】
トランスＴ１の二次巻線Ｓ１の一端にはダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードとコンデンサＣ３の一端とは出力端子の一端（＋Ｖｏ）に接続され、コンデンサＣ３の他端は、出力端子の他端（−Ｖｏ）と二次巻線Ｓ１の他端に接続されている。ダイオードＤ２とコンデンサＣ３とは、整流平滑回路を構成している。出力端子（＋Ｖｏ，−Ｖｏ）には、図示しない負荷が接続されている。
【００１６】
トランスＴ１の補助巻線Ｐ２の一端にはダイオードＤ４のアノードが接続され、ダイオードＤ４のカソードはコンデンサＣ１の一端に接続され、補助巻線Ｐ２の他端は、コンデンサＣ１の他端と直流電源Ｖ１の負極に接続されている。
【００１７】
直流電源Ｖ１の正極とコンデンサＣ１の一端との間には起動抵抗Ｒ０が接続されている。コンデンサＣ１の両端には、電流源Ｉａと抵抗Ｒ７との直列回路が接続されるとともに、トランジスタＱ３と抵抗Ｒ３と抵抗Ｒ５とトランジスタＱ２との直列回路が接続されている。
【００１８】
電圧検出回路１１は、コンデンサＣ３の出力電圧を検出し、その出力電圧を示す信号をフィードバック信号ＦＢとして電流源Ｉａに出力し、フィードバック信号ＦＢの電流値（フィードバック電流ＩＦＢ）に応じて電流源Ｉａの電流値を可変させる。
【００１９】
電流源Ｉａと抵抗Ｒ７との接続点にはコンパレータＣＭＰ１の反転入力端子（−）が接続され、コンパレータＣＭＰ１の非反転入力端子（＋）には発振器ＯＳＣが接続されている。発振器ＯＳＣは、三角波信号を発生し、三角波信号をコンパレータＣＭＰ１に出力する。
【００２０】
コンパレータＣＭＰ１は、発振器ＯＳＣからの三角波信号と、抵抗Ｒ７に流れるフィードバック信号ＦＢに応じた電流により発生する電圧（フィードバック電圧）とを比較することにより、フィードバック信号ＦＢに応じてオン期間を可変した制御信号を生成する。
【００２１】
コンパレータＣＭＰ１の出力端子は、抵抗Ｒ４を介して抵抗Ｒ３と抵抗Ｒ５との接続点とスイッチング素子Ｑ１のゲート（制御端子）とに接続されている。コンパレータＣＭＰ１の出力端子は、インバータＩＮＶ２を介してトランジスタＱ２のベースに接続されている。コンパレータＣＭＰ１の出力端子は、アンド回路ＡＮＤ１の一方の入力端子とアンド回路ＡＮＤ２の一方の入力端子と抵抗Ｒ１の一端とに接続されている。
【００２２】
電流源Ｉａと抵抗Ｒ７との接続点は、インバータＩＮＶ１を介してアンド回路ＡＮＤ２の他方の入力端子に接続され、アンド回路ＡＮＤ２の出力端子は抵抗Ｒ６とダイオードＤ３を介してスイッチング素子Ｑ１のゲートに接続されている。
【００２３】
抵抗Ｒ１の他端はコンデンサＣ２の一端とインバータＧ１を介してアンド回路ＡＮＤ１の他方の入力端子とに接続され、アンド回路ＡＮＤ１の出力端子は抵抗Ｒ２とダイオードＤ１との並列回路を介してトランジスタＱ３のベースに接続されている。
【００２４】
なお、電圧検出回路１１、電流源Ｉａ、抵抗Ｒ７、発振器ＯＳＣ及びコンパレータＣＭＰ１は、スイッチング素子Ｑ１のオン期間（ｔｏｎ）とオフ期間（ｔｏｆｆ）とを制御する制御信号を生成する制御回路を構成する。また、抵抗Ｒ１〜Ｒ３、コンデンサＣ２、インバータＧ１、アンド回路ＡＮＤ１、ダイオードＤ１及びトランジスタＱ３は、オン期間よりも短い所定の期間、例えば、スイッチング素子Ｑ１のゲート電圧がゲート閾値電圧に上昇するまでの期間を予め設定し、その設定期間だけ第１電流成分を生成する第１電流成分生成回路を構成し、インバータＩＮＶ１、アンド回路ＡＮＤ２、抵抗Ｒ６、ダイオードＤ３及び抵抗Ｒ４は、フィードバック電流ＩＦＢに基づいて第２電流成分を生成する第２電流成分生成回路を構成し、インバータＩＮＶ２、トランジスタＱ２及び抵抗Ｒ５は、オフ期間のゲート電流を生成するオフゲート電流生成回路を構成する。ドライブ回路１０は、第１電流成分生成回路、第２電流成分生成回路及びオフゲート電流生成回路で構成される。なお、第１電流成分生成回路及び第２電流成分生成回路によって、オン期間のゲート電流を生成するオンゲート電流生成回路を構成している。
【００２５】
次にこのように構成された実施例１のドライブ回路及びスイッチング電源装置の動作を図２に示す動作波形を参照しながら、詳細に説明する。
【００２６】
まず、重負荷時（時刻ｔ７以前）には、図２に示すように、電圧検出回路１１からのフィードバック電流ＩＦＢが小さくなる。
【００２７】
フィードバック電流ＩＦＢは、抵抗Ｒ７によりフィードバック電圧に変換され、フィードバック電圧と三角波信号とがコンパレータＣＭＰ１で比較されてＨレベルの出力がアンド回路ＡＮＤ１に出力されると、時刻ｔ１において、トランジスタＱ３がオンする。
【００２８】
また、フィードバック電圧がインバータＩＮＶ１の閾値電圧未満であるので、インバータＩＮＶ１の出力はＨレベルとなる。このＨレベルの出力がアンド回路ＡＮＤ２に入力されると、アンド回路ＡＮＤ２はＨレベルを出力するので、ダイオードＤ３が導通する。このため、スイッチング素子Ｑ１のゲート電流Ｉｇ１は、抵抗Ｒ３に流れる電流と抵抗Ｒ４に流れる電流と抵抗Ｒ６に流れる電流との合成電流になる。抵抗Ｒ３に流れる電流が第１電流成分に対応し、抵抗Ｒ４，Ｒ６に流れる電流の合計が第２電流成分に対応する。
【００２９】
次に、時刻ｔ２において、コンデンサＣ２の電圧がインバータＧ１の閾値電圧を超えると、インバータＧ１はＬレベルの出力をアンド回路ＡＮＤ１に出力するので、アンド回路ＡＮＤ１の出力がＬレベルとなり、トランジスタＱ３がオフする。このため、スイッチング素子Ｑ１のゲート電流Ｉｇ２は、抵抗Ｒ４に流れる電流と抵抗Ｒ６に流れる電流との合成電流になる。
【００３０】
並列回路の合成抵抗は、抵抗Ｒ４より小さくなる。このため、時刻ｔ２〜ｔ３においては、抵抗Ｒ４だけの時と比べ大きなゲート電流Ｉｇ２がスイッチング素子Ｑ１のゲート電流となる。
【００３１】
次に、時刻ｔ３〜ｔ４において、コンパレータＣＭＰ１がＬレベルを出力すると、このＬレベルの出力により、インバータＩＮＶ２はＨレベルを出力するので、トランジスタＱ２がオンし、スイッチング素子Ｑ１のゲート電流はゼロとなる。時刻ｔ４〜ｔ６においても重負荷時の動作である。
【００３２】
次に、軽負荷時（時刻ｔ７以降）になると、図２に示すように、電圧検出回路１１からのフィードバック電流ＩＦＢが大きくなる。このフィードバック電流ＩＦＢは、抵抗Ｒ７によりフィードバック電圧に変換され、フィードバック電圧と三角波信号とがコンパレータＣＭＰ１で比較されてＨレベルの出力がアンド回路ＡＮＤ１に出力されると、時刻ｔ８において、トランジスタＱ３がオンする。
【００３３】
また、フィードバック電圧がインバータＩＮＶ１の閾値電圧を超えているので、インバータＩＮＶ１の出力はＬレベルとなる。このＬレベルの出力がアンド回路ＡＮＤ２に入力されると、アンド回路ＡＮＤ２の出力はＬレベルとなるため、抵抗Ｒ６とダイオードＤ３との直列回路は開放状態となる。
【００３４】
このため、スイッチング素子Ｑ１のゲート電流Ｉｇ３は、抵抗Ｒ３に流れる電流と抵抗Ｒ４に流れる電流との合成電流になる。
【００３５】
次に、時刻ｔ９において、コンデンサＣ２の電圧がインバータＧ１の閾値電圧を超えると、インバータＧ１はＬレベルの出力をアンド回路ＡＮＤ１に出力するので、アンド回路ＡＮＤ１の出力がＬレベルとなり、トランジスタＱ３がオフする。このため、スイッチング素子Ｑ１のゲート電流Ｉｇ４は、抵抗Ｒ４に流れる電流になる。時刻ｔ９〜ｔ１０におけるゲート電流Ｉｇ４は時刻ｔ２〜t３におけるゲート電流Ｉｇ２よりも小さくなる。
【００３６】
このように、実施例１のドライブ回路によれば、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとし、このフィードバック信号ＦＢの信号値により抵抗Ｒ６が選択されて、スイッチング素子Ｑ１のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。
【００３７】
また、実施例１のスイッチング電源装置によれば、ドライブ回路の効果が得られるとともに、直流電源Ｖ１の直流電圧をトランスＴ１の一次巻線Ｐ１を介してスイッチング素子Ｑ１によりオン／オフさせ、二次巻線Ｓ１に発生した電圧をダイオードＤ２とコンデンサＣ３とで整流平滑して、安定した直流出力電圧を得ることができる。また、補助巻線Ｐ２に発生した電圧をダイオードＤ４とコンデンサＣ１とで整流平滑して、制御回路及びドライブ回路１０の電源として供給することができる。
【実施例２】
【００３８】
図３は、実施例２のドライブ回路を有するスイッチング電源装置の構成図である。図３に示す実施例２のドライブ回路は、図１に示すドライブ回路に対して、以下の点が異なる。図１に示すインバータＩＮＶ１、アンド回路ＡＮＤ２、抵抗Ｒ４，Ｒ６、ダイオードＤ３を削除し、代わりに、インバータＩＮＶ３、ダイオードＤ５、抵抗Ｒ８，Ｒ９、トランジスタＱ４〜Ｑ６、コンデンサＣ４を設けたことを特徴とする。
【００３９】
実施例２のドライブ回路では、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとしている。このフィードバック信号ＦＢの信号値により時定数回路が作動して、スイッチング素子Ｑ１のゲート電流が調整されることを特徴とする。また、スイッチング素子Ｑ１のオン期間とオフ期間とを制御する制御信号はフィードバック信号ＦＢに基づいて生成される。
【００４０】
コンパレータＣＭＰ１の出力端子には、インバータＩＮＶ３を介してダイオードＤ５と抵抗Ｒ８との並列回路の一端が接続され、この並列回路の他端は、コンデンサＣ４を介して直流電源Ｖ１の負極に接続されるとともに、抵抗Ｒ９の一端に接続されている。
【００４１】
トランジスタＱ４のソースとトランジスタＱ５，Ｑ６のエミッタとはコンデンサＣ１の一端に接続されている。
【００４２】
トランジスタＱ４のゲートはコンパレータＣＭＰ１の出力端子に接続され、トランジスタＱ４のドレインとトランジスタＱ５のコレクタとトランジスタＱ５，Ｑ６のベースとは抵抗Ｒ９の他端に接続されている。トランジスタＱ６のコレクタは、抵抗Ｒ５を介してトランジスタＱ２のコレクタに接続されている。
【００４３】
トランジスタＱ４は、スイッチング素子Ｑ１のオフ期間にはカレントミラー回路Ｑ５，Ｑ６が動作しないようにするスイッチの働きを有する。
【００４４】
次にこのように構成された実施例２のドライブ回路及びスイッチング電源装置の動作を図４に示す動作波形を参照しながら、詳細に説明する。
【００４５】
まず、スイッチング素子Ｑ１のターンオン時、即ち、時刻ｔ１には、コンパレータＣＭＰ１の出力はＨレベルとなり、トランジスタＱ３がオンし、スイッチング素子Ｑ１のゲートにゲート電流が流れる。
【００４６】
また、インバータＩＮＶ３の出力がＬレベルとなるので、コンデンサＣ４と抵抗Ｒ８との時定数回路で決定される時定数でコンデンサＣ４が放電して、コンデンサＣ４の両端電圧Ｖｃ４が低下していく。
【００４７】
このため、電圧Ｖｃ４とトランジスタＱ５のコレクタとの間の電圧が変化することにより、抵抗Ｒ９を流れる電流Ｉｃの値が可変する。この例では、時刻ｔ１〜時刻ｔ３において、電流Ｉｃが増加していく。この可変した電流Ｉｃをカレントミラー回路Ｑ５，Ｑ６を介してスイッチング素子Ｑ１のゲートに供給する。スイッチング素子Ｑ１のオン期間が短い時には、カレントミラー回路Ｑ５，Ｑ６を介したベース電流は小さくなり、ドライブ回路１０ａの電力を低減させることができる。トランジスタＱ６のコレクタ電流が第２電流成分に対応する。なお、時刻ｔ２において、トランジスタＱ３がオフする。
【００４８】
次に、スイッチング素子Ｑ１のターンオフ時には、即ち、時刻ｔ３には、コンパレータＣＭＰ１の出力はＬレベルとなり、カレントミラー回路Ｑ５，Ｑ６は、動作を停止する。また、インバータＩＮＶ３の出力は、Ｈレベルとなるので、コンデンサＣ４はダイオードＤ５を介して充電されていく。このため、トランジスタＱ５と抵抗Ｒ９とを介してコンデンサＣ４を流れる電流Ｉｃは殆どゼロとなる。
【００４９】
なお、スイッチング素子Ｑ１のゲート電流において、時刻ｔ１〜ｔ３では、重負荷時のゲート電流を示し、時刻ｔ４〜ｔ６では、中負荷時のゲート電流を示し、時刻ｔ７〜ｔ９では、軽負荷時のゲート電流を示している。重負荷から軽負荷になるに連れて、フィードバック電流ＩＦＢが大きくなるので、抵抗Ｒ７の両端に発生する電圧が大きくなる。
【００５０】
このため、コンパレータＣＭＰ１から出力される制御信号のオン期間（ｔｏｎ）が短くなり、コンデンサＣ４の放電時間が短くなるため、電流Ｉｃが小さくなり、ゲート電流が小さくなる。
【００５１】
このように、実施例２のドライブ回路によれば、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとし、このフィードバック信号ＦＢの信号値により時定数回路（Ｒ８，Ｃ４）が作動して、スイッチング素子Ｑ１のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。
【００５２】
また、実施例２のスイッチング電源装置によれば、実施例１のスイッチング電源装置と同様な効果が得られる。
【実施例３】
【００５３】
図５は、実施例３のドライブ回路を有するスイッチング電源装置の構成図である。図５に示す実施例３のドライブ回路は、図３に示すドライブ回路に対して、以下の点が異なる。図３に示すインバータＩＮＶ３、ダイオードＤ５、抵抗Ｒ８、コンデンサＣ４を削除し、代わりに、電流源Ｉｂ、抵抗Ｒ１０，Ｒ１１を設けたことを特徴とする。
【００５４】
実施例３のドライブ回路では、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとしている。このフィードバック信号ＦＢの信号値に反比例して、スイッチング素子Ｑ１のゲート電流が調整されることを特徴とする。また、スイッチング素子Ｑ１のオン期間とオフ期間とを制御する制御信号はフィードバック信号ＦＢに基づいて生成される。
【００５５】
電流源Ｉｂは、電圧検出回路１１からのフィードバック信号ＦＢの信号値に応じて電流を可変させる。電流源Ｉｂの一端には電源Ｖｃｃが接続され、電流源Ｉｂの他端は抵抗Ｒ１１を介して抵抗Ｒ９の一端と抵抗Ｒ１０の一端に接続され、抵抗Ｒ１０の他端は直流電源Ｖ１の負極に接続されている。
【００５６】
次にこのように構成された実施例３のドライブ回路及びスイッチング電源装置の動作を図６に示す動作波形を参照しながら、詳細に説明する。
【００５７】
図６に示すスイッチング素子Ｑ１のゲート電流において、時刻ｔ１〜ｔ３では、重負荷時のゲート電流を示し、時刻ｔ５〜ｔ７では、中負荷時のゲート電流を示し、時刻ｔ９〜ｔ１１では、軽負荷時のゲート電流を示している。
【００５８】
まず、電圧検出回路１１からのフィードバック電流ＩＦＢを抵抗Ｒ７により電圧に変換する。
【００５９】
重負荷時（時刻ｔ１〜ｔ３）には、フィードバック電流ＩＦＢが小さいので、抵抗Ｒ７における電圧降下がより小さくなる。また、フィードバック電流ＩＦＢが小さいので、電流源Ｉｂには、より小さい電流が流れる。このため、電流源Ｉｂから抵抗Ｒ１１を介して抵抗Ｒ１０に流れる電流が小さいため、抵抗Ｒ１０の両端電圧は小さくなる。このため、抵抗Ｒ９の両端電圧はより大きくなるので、カレントミラー回路Ｑ５，Ｑ６を介してスイッチング素子Ｑ１のゲートに流れるゲート電流が大きくなる。
【００６０】
また、軽負荷時（時刻ｔ９〜ｔ１１）には、フィードバック電流ＩＦＢが大きいので、抵抗Ｒ７における電圧降下がより大きくなる。また、フィードバック電流ＩＦＢが大きいので、電流源Ｉｂには、より大きい電流が流れる。このため、電流源Ｉｂから抵抗Ｒ１１を介して抵抗Ｒ１０に流れる電流が大きくなるため、抵抗Ｒ１０の両端電圧は大きくなる。このため、抵抗Ｒ９の両端電圧はより小さくなるので、カレントミラー回路Ｑ５，Ｑ６を介してスイッチング素子Ｑ１のゲートに流れるゲート電流が小さくなる。
【００６１】
なお、時刻ｔ１〜ｔ２、時刻ｔ５〜ｔ６、時刻ｔ９〜ｔ１０におけるゲート電流には、トランジスタＱ３に流れる電流が重畳されている。
【００６２】
このように、実施例３のドライブ回路によれば、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとし、このフィードバック信号ＦＢの信号値に反比例して、スイッチング素子Ｑ１のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。
【００６３】
また、実施例３のスイッチング電源装置によれば、実施例１のスイッチング電源装置と同様な効果が得られる。
【００６４】
なお、本発明は、上述した実施例１乃至３のドライブ回路及びスイッチング電源装置に限定されるものではない。実施例１乃至３では、スイッチング電源装置としてフライバックコンバータを例示したが、本発明は、例えばフォワードコンバータ、共振型コンバータにも適用可能である。
【００６５】
また、本発明は、昇圧チョッパ回路、降圧チョッパ回路、同期整流回路等にも適用可能である。
【００６６】
また、実施例１乃至３では、フライバックコンバータの出力電圧を示す信号が負荷の軽重を示す信号にもなることからフィードバック信号としたが、本発明は、スイッチング素子のオン期間とオフ期間とを制御する制御信号が生成できるような信号であれば、フィードバック信号とすることができる。
【産業上の利用可能性】
【００６７】
本発明は、電源装置に適用可能である。
【符号の説明】
【００６８】
Ｖ１ 直流電源
Ｔ１ トランス
Ｐ１ 一次巻線
Ｐ２ 補助巻線
Ｓ１ 二次巻線
Ｑ１ スイッチング素子
Ｑ２〜Ｑ６ トランジスタ
ＯＳＣ 発振器
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，Ｇ１ インバータ
Ｉａ，Ｉｂ 電流源
ＣＭＰ１ コンパレータ
Ｄ１〜Ｄ５ ダイオード
Ｃ１〜Ｃ４ コンデンサ
Ｒ０ 起動抵抗
Ｒ１〜Ｒ１１ 抵抗
１０．１０ａ，１０ｂ ドライブ回路
１１ 電圧検出回路
ＡＮＤ１，ＡＮＤ２ アンド回路
【技術分野】
【０００１】
本発明は、半導体スイッチング素子をドライブするドライブ回路及びスイッチング電源装置に関する。
【背景技術】
【０００２】
従来の技術として、特許文献１に記載されたスイッチング素子のゲート駆動回路が知られている。図７に、特許文献１に記載されたスイッチング素子のゲート駆動回路の一例を示す。このゲート駆動回路では、駆動・保護回路５１とＩＧＢＴ３１のゲートとに接続されるゲート駆動回路の出力段は、ゲート抵抗４１とＮＰＮトランジスタ４２とＰＮＰトランジスタ４３とにより構成されている。
【０００３】
また、ゲート駆動回路には、ＩＧＢＴ３１のゲートの電圧を判定するゲート電圧判定機５２と、ＩＧＢＴ３１の主回路に流れるＩＧＢＴ電流を判定する主回路電流判定機５３とが設けられている。主回路電流が大きい場合には、主回路電流判定機５３により主回路電流が大きいと判定され、且つ、ゲート電圧判定機５２によりゲート電圧がミラー期間の間に、ＰＭＯＳＦＥＴ４４をオンさせることで、ゲート抵抗を小さくし、ゲート電流を制御している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２２８４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、図７に示す特許文献１に記載の例では、スイッチング素子の主回路電流やゲート電圧を検出し、その検出値に基づいてゲート電流を調整し、スイッチング素子のスイッチング損失を低減している。このため、スイッチング素子の主回路電流やゲート電圧を検出する手段が必要である。
【０００６】
本発明の課題は、スイッチング素子の主回路電流やゲート電圧を検出することなくスイッチング素子のゲート電流を調整して、スイッチング素子のスイッチング損失を低減することができるドライブ回路及びスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のドライブ回路は、フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路であって、前記制御信号の前記オン期間における前記ドライブ回路の前記ゲート電流は、所定の期間だけ生成される第１電流成分と前記フィードバック信号に基づいて生成される第２電流成分との合成電流とすることを特徴とする。
【０００８】
本発明のスイッチング電源装置は、直流電源の直流電圧を断続してトランスの一次巻線に供給するスイッチング素子と、前記トランスの二次巻線に発生した電圧を整流平滑する整流平滑回路と、前記整流平滑回路の出力電圧を示す信号をフィードバック信号とし、前記フィードバック信号に基づいて前記スイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と、前記制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路と、を有し、前記ドライブ回路は、請求項１乃至請求項４のいずれか１項記載のドライブ回路であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号のオン期間におけるゲート電流を、所定の期間だけ生成される第１電流成分とフィードバック信号に基づいて生成される第２電流成分との合成電流とすることにより、スイッチング素子のスイッチング損失を低減することができるドライブ回路及びスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１のドライブ回路を有するスイッチング電源装置の構成図である。
【図２】実施例１のドライブ回路の各部の動作波形を示す図である。
【図３】実施例２のドライブ回路を有するスイッチング電源装置の構成図である。
【図４】実施例２のドライブ回路の各部の動作波形を示す図である。
【図５】実施例３のドライブ回路を有するスイッチング電源装置の構成図である。
【図６】実施例３のドライブ回路の各部の動作波形を示す図である。
【図７】従来のスイッチング素子のゲート駆動回路の一例を示す構成図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態のドライブ回路及びスイッチング電源装置を図面を参照しながら詳細に説明する。
【００１２】
本発明のドライブ回路は、フィードバック信号の信号値に応じて、スイッチング素子のゲート電流を調整することにより、スイッチング素子のスイッチング損失を低減することを特徴とするもので、この方法として、以下の３つの実施例を説明する。
【実施例１】
【００１３】
図１は、実施例１のドライブ回路を有するスイッチング電源装置の構成図である。実施例１のドライブ回路では、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとしている。このフィードバック信号ＦＢの信号値により抵抗Ｒ６が選択されて、スイッチング素子Ｑ１のゲート電流が調整されることを特徴とする。また、スイッチング素子Ｑ１のオン期間とオフ期間とを制御する制御信号はフィードバック信号ＦＢに基づいて生成される。
【００１４】
図１に示すスイッチング電源装置において、直流電源Ｖ１の両端には、トランスＴ１の一次巻線Ｐ１と窒化ガリウム（ＧａＮ）デバイスのＧａＮＦＥＴからなるスイッチング素子Ｑ１との直列回路が接続されている。
【００１５】
トランスＴ１の二次巻線Ｓ１の一端にはダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードとコンデンサＣ３の一端とは出力端子の一端（＋Ｖｏ）に接続され、コンデンサＣ３の他端は、出力端子の他端（−Ｖｏ）と二次巻線Ｓ１の他端に接続されている。ダイオードＤ２とコンデンサＣ３とは、整流平滑回路を構成している。出力端子（＋Ｖｏ，−Ｖｏ）には、図示しない負荷が接続されている。
【００１６】
トランスＴ１の補助巻線Ｐ２の一端にはダイオードＤ４のアノードが接続され、ダイオードＤ４のカソードはコンデンサＣ１の一端に接続され、補助巻線Ｐ２の他端は、コンデンサＣ１の他端と直流電源Ｖ１の負極に接続されている。
【００１７】
直流電源Ｖ１の正極とコンデンサＣ１の一端との間には起動抵抗Ｒ０が接続されている。コンデンサＣ１の両端には、電流源Ｉａと抵抗Ｒ７との直列回路が接続されるとともに、トランジスタＱ３と抵抗Ｒ３と抵抗Ｒ５とトランジスタＱ２との直列回路が接続されている。
【００１８】
電圧検出回路１１は、コンデンサＣ３の出力電圧を検出し、その出力電圧を示す信号をフィードバック信号ＦＢとして電流源Ｉａに出力し、フィードバック信号ＦＢの電流値（フィードバック電流ＩＦＢ）に応じて電流源Ｉａの電流値を可変させる。
【００１９】
電流源Ｉａと抵抗Ｒ７との接続点にはコンパレータＣＭＰ１の反転入力端子（−）が接続され、コンパレータＣＭＰ１の非反転入力端子（＋）には発振器ＯＳＣが接続されている。発振器ＯＳＣは、三角波信号を発生し、三角波信号をコンパレータＣＭＰ１に出力する。
【００２０】
コンパレータＣＭＰ１は、発振器ＯＳＣからの三角波信号と、抵抗Ｒ７に流れるフィードバック信号ＦＢに応じた電流により発生する電圧（フィードバック電圧）とを比較することにより、フィードバック信号ＦＢに応じてオン期間を可変した制御信号を生成する。
【００２１】
コンパレータＣＭＰ１の出力端子は、抵抗Ｒ４を介して抵抗Ｒ３と抵抗Ｒ５との接続点とスイッチング素子Ｑ１のゲート（制御端子）とに接続されている。コンパレータＣＭＰ１の出力端子は、インバータＩＮＶ２を介してトランジスタＱ２のベースに接続されている。コンパレータＣＭＰ１の出力端子は、アンド回路ＡＮＤ１の一方の入力端子とアンド回路ＡＮＤ２の一方の入力端子と抵抗Ｒ１の一端とに接続されている。
【００２２】
電流源Ｉａと抵抗Ｒ７との接続点は、インバータＩＮＶ１を介してアンド回路ＡＮＤ２の他方の入力端子に接続され、アンド回路ＡＮＤ２の出力端子は抵抗Ｒ６とダイオードＤ３を介してスイッチング素子Ｑ１のゲートに接続されている。
【００２３】
抵抗Ｒ１の他端はコンデンサＣ２の一端とインバータＧ１を介してアンド回路ＡＮＤ１の他方の入力端子とに接続され、アンド回路ＡＮＤ１の出力端子は抵抗Ｒ２とダイオードＤ１との並列回路を介してトランジスタＱ３のベースに接続されている。
【００２４】
なお、電圧検出回路１１、電流源Ｉａ、抵抗Ｒ７、発振器ＯＳＣ及びコンパレータＣＭＰ１は、スイッチング素子Ｑ１のオン期間（ｔｏｎ）とオフ期間（ｔｏｆｆ）とを制御する制御信号を生成する制御回路を構成する。また、抵抗Ｒ１〜Ｒ３、コンデンサＣ２、インバータＧ１、アンド回路ＡＮＤ１、ダイオードＤ１及びトランジスタＱ３は、オン期間よりも短い所定の期間、例えば、スイッチング素子Ｑ１のゲート電圧がゲート閾値電圧に上昇するまでの期間を予め設定し、その設定期間だけ第１電流成分を生成する第１電流成分生成回路を構成し、インバータＩＮＶ１、アンド回路ＡＮＤ２、抵抗Ｒ６、ダイオードＤ３及び抵抗Ｒ４は、フィードバック電流ＩＦＢに基づいて第２電流成分を生成する第２電流成分生成回路を構成し、インバータＩＮＶ２、トランジスタＱ２及び抵抗Ｒ５は、オフ期間のゲート電流を生成するオフゲート電流生成回路を構成する。ドライブ回路１０は、第１電流成分生成回路、第２電流成分生成回路及びオフゲート電流生成回路で構成される。なお、第１電流成分生成回路及び第２電流成分生成回路によって、オン期間のゲート電流を生成するオンゲート電流生成回路を構成している。
【００２５】
次にこのように構成された実施例１のドライブ回路及びスイッチング電源装置の動作を図２に示す動作波形を参照しながら、詳細に説明する。
【００２６】
まず、重負荷時（時刻ｔ７以前）には、図２に示すように、電圧検出回路１１からのフィードバック電流ＩＦＢが小さくなる。
【００２７】
フィードバック電流ＩＦＢは、抵抗Ｒ７によりフィードバック電圧に変換され、フィードバック電圧と三角波信号とがコンパレータＣＭＰ１で比較されてＨレベルの出力がアンド回路ＡＮＤ１に出力されると、時刻ｔ１において、トランジスタＱ３がオンする。
【００２８】
また、フィードバック電圧がインバータＩＮＶ１の閾値電圧未満であるので、インバータＩＮＶ１の出力はＨレベルとなる。このＨレベルの出力がアンド回路ＡＮＤ２に入力されると、アンド回路ＡＮＤ２はＨレベルを出力するので、ダイオードＤ３が導通する。このため、スイッチング素子Ｑ１のゲート電流Ｉｇ１は、抵抗Ｒ３に流れる電流と抵抗Ｒ４に流れる電流と抵抗Ｒ６に流れる電流との合成電流になる。抵抗Ｒ３に流れる電流が第１電流成分に対応し、抵抗Ｒ４，Ｒ６に流れる電流の合計が第２電流成分に対応する。
【００２９】
次に、時刻ｔ２において、コンデンサＣ２の電圧がインバータＧ１の閾値電圧を超えると、インバータＧ１はＬレベルの出力をアンド回路ＡＮＤ１に出力するので、アンド回路ＡＮＤ１の出力がＬレベルとなり、トランジスタＱ３がオフする。このため、スイッチング素子Ｑ１のゲート電流Ｉｇ２は、抵抗Ｒ４に流れる電流と抵抗Ｒ６に流れる電流との合成電流になる。
【００３０】
並列回路の合成抵抗は、抵抗Ｒ４より小さくなる。このため、時刻ｔ２〜ｔ３においては、抵抗Ｒ４だけの時と比べ大きなゲート電流Ｉｇ２がスイッチング素子Ｑ１のゲート電流となる。
【００３１】
次に、時刻ｔ３〜ｔ４において、コンパレータＣＭＰ１がＬレベルを出力すると、このＬレベルの出力により、インバータＩＮＶ２はＨレベルを出力するので、トランジスタＱ２がオンし、スイッチング素子Ｑ１のゲート電流はゼロとなる。時刻ｔ４〜ｔ６においても重負荷時の動作である。
【００３２】
次に、軽負荷時（時刻ｔ７以降）になると、図２に示すように、電圧検出回路１１からのフィードバック電流ＩＦＢが大きくなる。このフィードバック電流ＩＦＢは、抵抗Ｒ７によりフィードバック電圧に変換され、フィードバック電圧と三角波信号とがコンパレータＣＭＰ１で比較されてＨレベルの出力がアンド回路ＡＮＤ１に出力されると、時刻ｔ８において、トランジスタＱ３がオンする。
【００３３】
また、フィードバック電圧がインバータＩＮＶ１の閾値電圧を超えているので、インバータＩＮＶ１の出力はＬレベルとなる。このＬレベルの出力がアンド回路ＡＮＤ２に入力されると、アンド回路ＡＮＤ２の出力はＬレベルとなるため、抵抗Ｒ６とダイオードＤ３との直列回路は開放状態となる。
【００３４】
このため、スイッチング素子Ｑ１のゲート電流Ｉｇ３は、抵抗Ｒ３に流れる電流と抵抗Ｒ４に流れる電流との合成電流になる。
【００３５】
次に、時刻ｔ９において、コンデンサＣ２の電圧がインバータＧ１の閾値電圧を超えると、インバータＧ１はＬレベルの出力をアンド回路ＡＮＤ１に出力するので、アンド回路ＡＮＤ１の出力がＬレベルとなり、トランジスタＱ３がオフする。このため、スイッチング素子Ｑ１のゲート電流Ｉｇ４は、抵抗Ｒ４に流れる電流になる。時刻ｔ９〜ｔ１０におけるゲート電流Ｉｇ４は時刻ｔ２〜t３におけるゲート電流Ｉｇ２よりも小さくなる。
【００３６】
このように、実施例１のドライブ回路によれば、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとし、このフィードバック信号ＦＢの信号値により抵抗Ｒ６が選択されて、スイッチング素子Ｑ１のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。
【００３７】
また、実施例１のスイッチング電源装置によれば、ドライブ回路の効果が得られるとともに、直流電源Ｖ１の直流電圧をトランスＴ１の一次巻線Ｐ１を介してスイッチング素子Ｑ１によりオン／オフさせ、二次巻線Ｓ１に発生した電圧をダイオードＤ２とコンデンサＣ３とで整流平滑して、安定した直流出力電圧を得ることができる。また、補助巻線Ｐ２に発生した電圧をダイオードＤ４とコンデンサＣ１とで整流平滑して、制御回路及びドライブ回路１０の電源として供給することができる。
【実施例２】
【００３８】
図３は、実施例２のドライブ回路を有するスイッチング電源装置の構成図である。図３に示す実施例２のドライブ回路は、図１に示すドライブ回路に対して、以下の点が異なる。図１に示すインバータＩＮＶ１、アンド回路ＡＮＤ２、抵抗Ｒ４，Ｒ６、ダイオードＤ３を削除し、代わりに、インバータＩＮＶ３、ダイオードＤ５、抵抗Ｒ８，Ｒ９、トランジスタＱ４〜Ｑ６、コンデンサＣ４を設けたことを特徴とする。
【００３９】
実施例２のドライブ回路では、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとしている。このフィードバック信号ＦＢの信号値により時定数回路が作動して、スイッチング素子Ｑ１のゲート電流が調整されることを特徴とする。また、スイッチング素子Ｑ１のオン期間とオフ期間とを制御する制御信号はフィードバック信号ＦＢに基づいて生成される。
【００４０】
コンパレータＣＭＰ１の出力端子には、インバータＩＮＶ３を介してダイオードＤ５と抵抗Ｒ８との並列回路の一端が接続され、この並列回路の他端は、コンデンサＣ４を介して直流電源Ｖ１の負極に接続されるとともに、抵抗Ｒ９の一端に接続されている。
【００４１】
トランジスタＱ４のソースとトランジスタＱ５，Ｑ６のエミッタとはコンデンサＣ１の一端に接続されている。
【００４２】
トランジスタＱ４のゲートはコンパレータＣＭＰ１の出力端子に接続され、トランジスタＱ４のドレインとトランジスタＱ５のコレクタとトランジスタＱ５，Ｑ６のベースとは抵抗Ｒ９の他端に接続されている。トランジスタＱ６のコレクタは、抵抗Ｒ５を介してトランジスタＱ２のコレクタに接続されている。
【００４３】
トランジスタＱ４は、スイッチング素子Ｑ１のオフ期間にはカレントミラー回路Ｑ５，Ｑ６が動作しないようにするスイッチの働きを有する。
【００４４】
次にこのように構成された実施例２のドライブ回路及びスイッチング電源装置の動作を図４に示す動作波形を参照しながら、詳細に説明する。
【００４５】
まず、スイッチング素子Ｑ１のターンオン時、即ち、時刻ｔ１には、コンパレータＣＭＰ１の出力はＨレベルとなり、トランジスタＱ３がオンし、スイッチング素子Ｑ１のゲートにゲート電流が流れる。
【００４６】
また、インバータＩＮＶ３の出力がＬレベルとなるので、コンデンサＣ４と抵抗Ｒ８との時定数回路で決定される時定数でコンデンサＣ４が放電して、コンデンサＣ４の両端電圧Ｖｃ４が低下していく。
【００４７】
このため、電圧Ｖｃ４とトランジスタＱ５のコレクタとの間の電圧が変化することにより、抵抗Ｒ９を流れる電流Ｉｃの値が可変する。この例では、時刻ｔ１〜時刻ｔ３において、電流Ｉｃが増加していく。この可変した電流Ｉｃをカレントミラー回路Ｑ５，Ｑ６を介してスイッチング素子Ｑ１のゲートに供給する。スイッチング素子Ｑ１のオン期間が短い時には、カレントミラー回路Ｑ５，Ｑ６を介したベース電流は小さくなり、ドライブ回路１０ａの電力を低減させることができる。トランジスタＱ６のコレクタ電流が第２電流成分に対応する。なお、時刻ｔ２において、トランジスタＱ３がオフする。
【００４８】
次に、スイッチング素子Ｑ１のターンオフ時には、即ち、時刻ｔ３には、コンパレータＣＭＰ１の出力はＬレベルとなり、カレントミラー回路Ｑ５，Ｑ６は、動作を停止する。また、インバータＩＮＶ３の出力は、Ｈレベルとなるので、コンデンサＣ４はダイオードＤ５を介して充電されていく。このため、トランジスタＱ５と抵抗Ｒ９とを介してコンデンサＣ４を流れる電流Ｉｃは殆どゼロとなる。
【００４９】
なお、スイッチング素子Ｑ１のゲート電流において、時刻ｔ１〜ｔ３では、重負荷時のゲート電流を示し、時刻ｔ４〜ｔ６では、中負荷時のゲート電流を示し、時刻ｔ７〜ｔ９では、軽負荷時のゲート電流を示している。重負荷から軽負荷になるに連れて、フィードバック電流ＩＦＢが大きくなるので、抵抗Ｒ７の両端に発生する電圧が大きくなる。
【００５０】
このため、コンパレータＣＭＰ１から出力される制御信号のオン期間（ｔｏｎ）が短くなり、コンデンサＣ４の放電時間が短くなるため、電流Ｉｃが小さくなり、ゲート電流が小さくなる。
【００５１】
このように、実施例２のドライブ回路によれば、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとし、このフィードバック信号ＦＢの信号値により時定数回路（Ｒ８，Ｃ４）が作動して、スイッチング素子Ｑ１のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。
【００５２】
また、実施例２のスイッチング電源装置によれば、実施例１のスイッチング電源装置と同様な効果が得られる。
【実施例３】
【００５３】
図５は、実施例３のドライブ回路を有するスイッチング電源装置の構成図である。図５に示す実施例３のドライブ回路は、図３に示すドライブ回路に対して、以下の点が異なる。図３に示すインバータＩＮＶ３、ダイオードＤ５、抵抗Ｒ８、コンデンサＣ４を削除し、代わりに、電流源Ｉｂ、抵抗Ｒ１０，Ｒ１１を設けたことを特徴とする。
【００５４】
実施例３のドライブ回路では、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとしている。このフィードバック信号ＦＢの信号値に反比例して、スイッチング素子Ｑ１のゲート電流が調整されることを特徴とする。また、スイッチング素子Ｑ１のオン期間とオフ期間とを制御する制御信号はフィードバック信号ＦＢに基づいて生成される。
【００５５】
電流源Ｉｂは、電圧検出回路１１からのフィードバック信号ＦＢの信号値に応じて電流を可変させる。電流源Ｉｂの一端には電源Ｖｃｃが接続され、電流源Ｉｂの他端は抵抗Ｒ１１を介して抵抗Ｒ９の一端と抵抗Ｒ１０の一端に接続され、抵抗Ｒ１０の他端は直流電源Ｖ１の負極に接続されている。
【００５６】
次にこのように構成された実施例３のドライブ回路及びスイッチング電源装置の動作を図６に示す動作波形を参照しながら、詳細に説明する。
【００５７】
図６に示すスイッチング素子Ｑ１のゲート電流において、時刻ｔ１〜ｔ３では、重負荷時のゲート電流を示し、時刻ｔ５〜ｔ７では、中負荷時のゲート電流を示し、時刻ｔ９〜ｔ１１では、軽負荷時のゲート電流を示している。
【００５８】
まず、電圧検出回路１１からのフィードバック電流ＩＦＢを抵抗Ｒ７により電圧に変換する。
【００５９】
重負荷時（時刻ｔ１〜ｔ３）には、フィードバック電流ＩＦＢが小さいので、抵抗Ｒ７における電圧降下がより小さくなる。また、フィードバック電流ＩＦＢが小さいので、電流源Ｉｂには、より小さい電流が流れる。このため、電流源Ｉｂから抵抗Ｒ１１を介して抵抗Ｒ１０に流れる電流が小さいため、抵抗Ｒ１０の両端電圧は小さくなる。このため、抵抗Ｒ９の両端電圧はより大きくなるので、カレントミラー回路Ｑ５，Ｑ６を介してスイッチング素子Ｑ１のゲートに流れるゲート電流が大きくなる。
【００６０】
また、軽負荷時（時刻ｔ９〜ｔ１１）には、フィードバック電流ＩＦＢが大きいので、抵抗Ｒ７における電圧降下がより大きくなる。また、フィードバック電流ＩＦＢが大きいので、電流源Ｉｂには、より大きい電流が流れる。このため、電流源Ｉｂから抵抗Ｒ１１を介して抵抗Ｒ１０に流れる電流が大きくなるため、抵抗Ｒ１０の両端電圧は大きくなる。このため、抵抗Ｒ９の両端電圧はより小さくなるので、カレントミラー回路Ｑ５，Ｑ６を介してスイッチング素子Ｑ１のゲートに流れるゲート電流が小さくなる。
【００６１】
なお、時刻ｔ１〜ｔ２、時刻ｔ５〜ｔ６、時刻ｔ９〜ｔ１０におけるゲート電流には、トランジスタＱ３に流れる電流が重畳されている。
【００６２】
このように、実施例３のドライブ回路によれば、トランスＴ１の二次巻線Ｓ１に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号ＦＢとし、このフィードバック信号ＦＢの信号値に反比例して、スイッチング素子Ｑ１のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。
【００６３】
また、実施例３のスイッチング電源装置によれば、実施例１のスイッチング電源装置と同様な効果が得られる。
【００６４】
なお、本発明は、上述した実施例１乃至３のドライブ回路及びスイッチング電源装置に限定されるものではない。実施例１乃至３では、スイッチング電源装置としてフライバックコンバータを例示したが、本発明は、例えばフォワードコンバータ、共振型コンバータにも適用可能である。
【００６５】
また、本発明は、昇圧チョッパ回路、降圧チョッパ回路、同期整流回路等にも適用可能である。
【００６６】
また、実施例１乃至３では、フライバックコンバータの出力電圧を示す信号が負荷の軽重を示す信号にもなることからフィードバック信号としたが、本発明は、スイッチング素子のオン期間とオフ期間とを制御する制御信号が生成できるような信号であれば、フィードバック信号とすることができる。
【産業上の利用可能性】
【００６７】
本発明は、電源装置に適用可能である。
【符号の説明】
【００６８】
Ｖ１ 直流電源
Ｔ１ トランス
Ｐ１ 一次巻線
Ｐ２ 補助巻線
Ｓ１ 二次巻線
Ｑ１ スイッチング素子
Ｑ２〜Ｑ６ トランジスタ
ＯＳＣ 発振器
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，Ｇ１ インバータ
Ｉａ，Ｉｂ 電流源
ＣＭＰ１ コンパレータ
Ｄ１〜Ｄ５ ダイオード
Ｃ１〜Ｃ４ コンデンサ
Ｒ０ 起動抵抗
Ｒ１〜Ｒ１１ 抵抗
１０．１０ａ，１０ｂ ドライブ回路
１１ 電圧検出回路
ＡＮＤ１，ＡＮＤ２ アンド回路
【特許請求の範囲】
【請求項１】
フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路であって、
前記制御信号の前記オン期間における前記ドライブ回路の前記ゲート電流は、所定の期間だけ生成される第１電流成分と前記フィードバック信号に基づいて生成される第２電流成分との合成電流とすることを特徴とするドライブ回路。
【請求項２】
前記第２電流成分の電流値は、前記フィードバック信号の信号値により抵抗値が選択されて調整されることを特徴とする請求項１記載のドライブ回路。
【請求項３】
前記第２電流成分の電流値は、前記フィードバック信号の信号値により時定数回路が作動して調整されることを特徴とする請求項１記載のドライブ回路。
【請求項４】
前記第２電流成分の電流値は、前記フィードバック信号の信号値に反比例するように調整されることを特徴とする請求項１記載のドライブ回路。
【請求項５】
直流電源の直流電圧を断続してトランスの一次巻線に供給するスイッチング素子と、
前記トランスの二次巻線に発生した電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の出力電圧を示す信号をフィードバック信号とし、前記フィードバック信号に基づいて前記スイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と、
前記制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路と、を有し、
前記ドライブ回路は、請求項１乃至請求項４のいずれか１項記載のドライブ回路であることを特徴とするスイッチング電源装置。
【請求項１】
フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路であって、
前記制御信号の前記オン期間における前記ドライブ回路の前記ゲート電流は、所定の期間だけ生成される第１電流成分と前記フィードバック信号に基づいて生成される第２電流成分との合成電流とすることを特徴とするドライブ回路。
【請求項２】
前記第２電流成分の電流値は、前記フィードバック信号の信号値により抵抗値が選択されて調整されることを特徴とする請求項１記載のドライブ回路。
【請求項３】
前記第２電流成分の電流値は、前記フィードバック信号の信号値により時定数回路が作動して調整されることを特徴とする請求項１記載のドライブ回路。
【請求項４】
前記第２電流成分の電流値は、前記フィードバック信号の信号値に反比例するように調整されることを特徴とする請求項１記載のドライブ回路。
【請求項５】
直流電源の直流電圧を断続してトランスの一次巻線に供給するスイッチング素子と、
前記トランスの二次巻線に発生した電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の出力電圧を示す信号をフィードバック信号とし、前記フィードバック信号に基づいて前記スイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と、
前記制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路と、を有し、
前記ドライブ回路は、請求項１乃至請求項４のいずれか１項記載のドライブ回路であることを特徴とするスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１５７２１５（Ｐ２０１２−１５７２１５Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１６３１４（Ｐ２０１１−１６３１４）
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]