説明

ナノスケールワイヤベースのデータ格納装置

本発明は、ナノテクノロジーおよび回路網において使用され得るサブマイクロ電子デバイスに関し、一部の場合において、ナノスケールワイヤおよびデータを符号化することが可能なナノ構造に関する。本発明の一局面は、ナノスケールワイヤまたは電気的に分極可能な領域を有する他のナノ構造を提供する。一部の場合において、電気的に分極可能な領域は、外部に電界が存在しなくても、分極状態を維持することが可能である。電気的に分極可能な領域の全てまたは一部分のみが、例えば1ビット以上のデータを符号化するために分極され得る。実施形態の1つのセットにおいて、電気的に分極可能な領域は、機能性酸化物、または強誘電率の酸化材料を含む。

【発明の詳細な説明】
【技術分野】
【0001】
(関連出願の引用)
本出願は、Lieberらによる「Nanoscale Wire Based Data Storage」と題される米国特許出願第60/633,733号(2004年12月6日出願)に対する優先権を主張し、上記出願は、本明細書において参照により援用される。
【0002】
(連邦政府スポンサーの研究)
本発明の様々な局面は、米国防省高等研究計画局助成第N−00014−01−1−0651号および第N00014−04−1−0591号によって後援される。米国政府は、本発明に関して一定の権利を有し得る。
【0003】
(技術分野)
本発明は、概して、回路網において使用され得るナノテクノロジーおよびサブマイクロ電子デバイスに関連し、特に、ナノスケールワイヤおよびデータを符号化することが可能なナノ構造に関連する。
【背景技術】
【0004】
ナノテクノロジー、特に半導体量子ドットおよびナノワイヤのようなサブマイクロ電子技術に対する関心は、ナノスケールにおける化学的および物理的課題、およびこれらの構造を電子デバイス、光デバイスおよび関連のデバイスにおいて利用する期待によって、動機付けられてきた。ナノスケールの製品は、電荷キャリアおよびエキシトン(例えば電子、電子正孔対、電子対など)の移送に非常に適し得、その結果として、ナノスケールの電子アプリケーション、光アプリケーションおよび他のアプリケーションにおける基礎的要素として有用であり得るが、ナノテクノロジーおよびナノ電子工学のほとんどが、充分に開発されていない。それゆえに、ナノスケールのデバイスを含む新規で改善された製品および技術に対する必要性が、当該分野において存在する。
【発明の開示】
【課題を解決するための手段】
【0005】
本発明は、ナノスケールワイヤおよびデータを符号化することが可能な他のナノ構造に関連する。本発明の目的は、一部の場合において、相関する製品、特定の課題に対する代替的な解決策、および/または1つ以上のシステムおよび/または製品の複数の異なる使用を含む。
【0006】
一局面において、本発明は、電子データ格納デバイスを提供する。実施形態の1セットに従って、デバイスは、第1の電極、第2の電極、第1の電極と第2の電極との間の電気的経路を定義する半導体材料、および少なくとも第1の分極状態と第2の分極状態との間でスイッチ可能な半導体材料近似の材料を含む。一実施形態において、半導体材料は、強誘電率の材料の第1または第2の分極状態にそれぞれ応答して、第1の伝導状態と第2の伝導状態との間でスイッチ可能であり、第1の伝導性、および第1の伝導性の少なくとも1000倍の第2の伝導性のそれぞれを、第1の電極と第2の電極との間に提供する。
【0007】
実施形態の別のセットにおいて、電子データ格納デバイスは、第1の電極、第2の電極、および第1の電極と第2の電極との間の電気的経路を定義する半導体材料含む。一実施形態において、半導体材料は、少なくとも、電気的経路に沿って、第1のスイッチ領域および第2のスイッチ領域を含み、第1のスイッチ領域および第2のスイッチ領域のそれぞれは、第1の伝導状態と第2の伝導状態との間で個別的かつ独立にスイッチ可能であり、第2の伝導状態はそれぞれの領域において電気的経路に沿って、それぞれの領域における第1の状態の伝導性の少なくとも1000倍の伝導性を提供する。
【0008】
実施形態のさらに別のセットにおいて、電子データ格納デバイスは、オフ状態とオフ状態の導電性の少なくとも1000倍の導電性を提供するオン状態とを有する半導体データ格納要素を含む。データ格納要素は、オン状態からオフ状態および/またはその逆に要素をスイッチすることが可能である書込電圧、および要素の状態が決定され得る読取電圧を有し得る。特定の実施形態において、読取および書込電圧は、1Vまたは2Vだけ異なる。
【0009】
別の局面に従って、本発明は製品である。実施形態の1セットにおいて、製品は、第1の電極、第2の電極、第1の電極と第2の電極との間に電気的経路を定義する半導体材料、および少なくとも2つの制御端子を含み、各端子は、第1の電極と第2の電極との間の電気的経路に沿って、半導体材料と電気的に連絡する。
【0010】
実施形態の別のセットにおいて、製品は、電気的に分極可能な領域を備えるナノスケールワイヤを含む。一実施形態において、電気的に分極可能な領域は、電界が存在しなくても分極状態を維持することが可能である。実施形態のさらに別のセットに従って、製品は、コアとコアを少なくとも部分的に取り囲むシェルとを備えるナノスケールワイヤを含む。一実施形態において、コアは、半導体または導体である。一部の場合において、シェルは、強電性の酸化材料を含む。
【0011】
実施形態のさらに別のセットにおいて、製品は、不揮発性のメモリ要素のアレイを備えるデバイスを含む。一実施形態において、製品は、複数のメモリ要素を含み、各メモリ要素は、トランジスタアーキテクチャを備えるナノスケールワイヤを備える。実施形態のさらに別のセットにおいて、製品は、コアと少なくとも2つのシェルとを備えるナノスケールワイヤを含み、各シェルは、コアの少なくとも一部分を取り囲む。一実施形態において、ナノスケールワイヤは、強電性の酸化材料を備える。実施形態のさらに別のセットにおいて、製品は、トランジスタアーキテクチャを備えるナノスケールワイヤを含む。少なくとも一実施形態において、ナノスケールワイヤは、強電性の酸化材料を備える。実施形態のさらに別のセットにおいて、製品は、コアとシェルとを備えるナノスケールワイヤを含み、ナノスケールワイヤは、Baを含む。実施形態のさらに別のセットにおいて、製品は、コアと少なくとも2つのシェルとを備えるナノスケールワイヤを含み、シェルのうちの少なくとも1つは、少なくとも約15の誘電率を有する。
【0012】
実施形態の1セットにおいて、製品は、1ビットよりも多いデータを符号化するナノスケールワイヤを備える。実施形態の別のセットに従って、製品は、ビットデータを符号化する領域を備えるナノスケールワイヤを含み、その領域は、第2の可動ナノスケールワイヤの位置によっては定義されない。
【0013】
実施形態の1セットにおいて、製品は、メモリ要素のアレイを備えるデバイスを含み、各メモリ要素は、約20nm/bitを下回る範囲を有する。実施形態のさらに別のセットに従って、製品は、少なくとも1000であるオン/オフ電流の差異の比率において、約1Vabsoluteを下回る読取電圧を有するメモリ要素を含む。実施形態のさらに別のセットにおいて、製品は、少なくとも1000であるオン/オフ電流の差異の比率において、約1Vabsoluteを下回る書込電圧を有するメモリ要素を含む。実施形態のさらに別のセットにおいて、製品は、少なくとも1000であるオン/オフ電流の差異の比率において、約1:1.5を下回る読取/書込電圧比率を有するメモリ要素を含む。製品は、第1の伝導性を有する第1の安定状態と、第2の伝導性を有する第2の安定状態とを有するメモリ要素を含み、実施形態のさらに別のセットにおいて、第1の伝導性は、第2の伝導性の少なくとも1000倍の大きさである。
【0014】
さらに別の局面において、本発明は手段を提供する。実施形態の1セットにおいて、手段は、コアおよびシェル、シェルの少なくとも一部分を備えるナノスケールワイヤにおける分極化の作用を含む。
【0015】
実施形態の1セットは、ナノスケールワイヤ上にデータの第1のビットを符号化する動作とデータの第1のビットを実質的に変化させることなく、ナノスケールワイヤ上にデータの第2のビットを符号化する動作とを含む手段を提供する。実施形態の別のセットにおいて、手段は、ナノスケールワイヤからのデータの第1のビットを読取る動作と、第1のビットから独立したデータの第2のビットをナノスケールワイヤから読取る動作とを含む。実施形態のさらに別のセットにおいて、手段は、固定ナノスケールワイヤにおいて、少なくとも1ビットのデータを符号化する動作を含む。
【0016】
実施形態のさらに別のセットにおいて、手段は、ソース電極、ドレイン電極、およびソース電極とドレイン電極との両方と電気的に連絡する半導体材料を提供する動作、および半導体材料において、少なくとも2つの別個のビットデータを独立的に書込および読取りする動作を含む。
【0017】
実施形態のさらに別のセットは、第1のシェルとは異なる第2のシェルを形成するために、コアおよび第1のシェルを備えるナノスケールワイヤの少なくとも一部分の上に、強電性の酸化材料を堆積させる動作を含む手段を提供する。実施形態の別のセットにおいて、手段は、基板に対して固定されてないナノスケールワイヤの少なくとも一部分の上に、強電性の酸化材料を堆積させる動作を含む。
【0018】
実施形態のさらに別のセットは、基板に固定されてないナノスケールワイヤの少なくとも一部分の上に、少なくとも約15である誘電率を有する材料を堆積させる動作を含む手段を提供する。
【0019】
別の局面において、本発明は、本明細書に記載される実施形態のうちの1つ以上を形成する方法に関する。さらに別の局面において、本発明は、本明細書に記載される実施形態のうちの1つ以上を使用する方法に関する。
【0020】
本発明の他の利点および新規性は、添付の図面を参照して考察されるときには、本発明の限定ではない様々な実施形態の以下の詳細な記載から明らかになり得る。本明細書と参照として援用される文書とが、矛盾するおよび/または不整合な開示を含む場合には、本明細書が支配し得る。参照として援用される2つ以上の文書が、相互に矛盾するおよび/または不整合な開示を含む場合には、より新しい有効なデータを有する文書が支配し得る。
【発明を実施するための最良の形態】
【0021】
本発明の限定されない実施形態が、添付の図面を参照して例示によって記載され得、図面は、概略的なものであり、尺度に合わせて描かれることを意図していない。図面において、図示される同一なコンポーネント、または同様なコンポーネントはそれぞれ、共通の数字によって表される。明確にするために、全ての図面において全てのコンポーネントにラベル付けされているわけではなく、本発明の各実施形態の全てのコンポーネントが表示されているのでもない。図示は必ずしも、当業者が本発明を理解することを可能にするわけではない。
【0022】
本発明は、回路網において使用され得るナノテクノロジーおよびサブマイクロ電子デバイスに関連し、一部の場合において、ナノスケールワイヤおよびデータを符号化することが可能な他のナノ構造に関連する。本発明の一局面は、ナノスケールワイヤおよび電気的に分極可能な領域を有する他のナノ構造を提供する。例えば、ナノスケールワイヤは、コアと電気的に分極可能なシェルとを備え得る。一部の場合において、電気的に分極可能な領域は、外部の電界が存在しなくても、分極状態を維持することが可能である。電気的に分極可能な領域の全て、または一部のみが、例えば1ビット以上のデータを符号化するために分極され得る。実施形態の1セットにおいて、電気的に分極可能な領域は、機能性酸化物、または例えばBaTiO、ジルコン酸チタン酸鉛などのような強電性の酸化材料を含む。一部の実施形態において、ナノスケールワイヤ(または他のナノ構造)はさらに他の材料を含み得、例えば、分離領域は、電気的に分極可能な領域を、ナノスケールワイヤの他の領域から分離する。例えば、ナノスケールワイヤにおいて、1つ以上の中間のシェルが、電気的に分極可能なシェルからコアを分離し得る。
【0023】
例えば、コア10およびシェル20を有するナノスケールワイヤ5を用いて図4A示されるように、本発明の一局面は、コアおよびシェルを有するナノスケールワイヤを提供し、シェルは、機能性酸化物および/またはチタン酸バリウム(例えばBaTiO)のような強電性の酸化材料を含む。コアの少なくとも一部分を少なくとも部分的に取り囲むシェル20の1つ以上の部分は、電界50をシェル20の1つ以上の部分に適用することによって、独立的に分極され得、分極の後に、そのような部分は、外部の電界が存在しなくてもなお、分極状態を維持することが可能であり得る。コアは、導電性(すなわち、電流を通すことが可能)であり得、電界をシェルに適用するために使用され得る。例えば、コアは、シリコンのような半導体、または導体を含み得る。半導体の他の例は、元素半導体、IV族の半導体、III−V族の半導体、II−IV族の半導体、ならびに異なるドーピングの程度を有する半導体を含む。追加例が、以下にさらに記載される。それ故に、本発明は、p型のドーピングされたシリコンに限定されず、異なる型および/または異なるドーピングの程度を有する他の型の半導体材料にも同様に適用可能であることが留意されるべきである。
【0024】
特定の実施形態において、そのようなナノスケールワイヤは、不揮発性のメモリデバイスのようなデバイスにおいて有用である。一部の場合において、1ビットよりも大きいデータが、ナノスケールワイヤ、例えば独立的に分極されるシェルの異なる部分の中に符号化され得る。データ(すなわちビット)は、(例えば、「書込電圧」を使用して)電界をシェルの一部分に適用することによって、シェルの一部分の中に符号化され得る。例えば、ワイヤは、シェルの一部分とコアとの間に第1の電圧グラジエント(例えば「1」を表す)を形成することによって分極され得、シェルの一部分とコアとの間に第2の電圧グラジエント(例えば「0」を表す)を形成することによって脱分極され得、第2の電圧グラジエントは、第1の電圧グラジエントに対して小さいか、または負であり得る。電圧グラジエントを除去すると、シェルの一部分は、一部の場合において、少なくとも数時間、数日、数週間以上にわたり、分極状態を維持することが可能である。どのような理論にも拘束されることを考えないことにすると、一部の場合において、量子スケールにおける電気的に分極可能な領域の「2進性」の特性(例えば、「アップ」電気双極子モーメントおよび「ダウン」電気双極子モーメント)により、シェルの一部分は、いかなる感知可能な減少、つまり「漏出」なく、非常に長い期間にわたり分極状態を維持することが可能である。なぜならば、電気的に分極可能な領域の一部分の量子状態(例えば、「アップ」電気双極子モーメントおよび「ダウン」電気双極子モーメント)が、実質的な漏出または中間値を防止し、ナノスケールワイヤのナノスケールの大きさが、本明細書で考察されるような伝導性および/またはナノスケールワイヤ他の電気的特性を電気的に分極可能な領域が、制御することを可能だからである。分極状態に対する「1」ならびに脱分極または反分極状態に対する「0」の表示は、任意に選択されること、および本発明の別の実施形態において、「0」が分極状態に対して選択され得、かつ「1」が脱分極または反分極状態に対して選択され得ることに留意されるべきである。本開示の利点を使用することにより、当業者は、任意の分極符号化スキームを使用して、ナノスケールワイヤに対してデータを読取/書込するための適切な技術を知り得る。
【0025】
一実施形態において、分極シェルは、分極されないシェルに対して、分極領域に近接する(すなわち、接触または少なくとも近く)コアのコンダクタンスを変化させ得、それに対応して、より多い分極量が、一部の場合において、伝導性に関して、より高い効果を有し得る(他の実施形態は以下でさらに詳細に考察される)。それゆえにシェルの分極状態は、コアのコンダクタンスを測定することにより決定され得る。例えば、コアがp型のドーピングされたシリコンを含む場合に、コアに向けられてるシェルの一部分における分極状態(すなわち、「ダウン」双極子モーメント)は、コアのコンダクタンスを低下させ得、コアの反対に向けられてるシェルの一部分における分極状態(すなわち、「アップ」双極子モーメント)は、コアのコンダクタンスを増加させ得る。さらに、コアのコンダクタンスは、シェルの一部分の分極状態を変化させることなく、例えば、分極が書込まれるが値の小さい電圧に対して負であるシェルの一部分に、電圧を適用することによって決定され得る。そのような電圧を適用するために、1つ以上の電極が、シェルの1つ以上の部分に適用され得る。その結果として、シェルの各部分付近のコアのコンダクタンスを決定することによって、シェルのその部分の分極状態が、独立的に決定され得る。例えば、(例えば、読取電圧が適用される前のナノスケールワイヤに対して)より高いコンダクタンスは、(脱分極のシェルの一部分は、一般的に、さらなる脱分極によって実質的に変化させられないので)シェルのその部分における分極の不足を示し得、より低いコンダクタンスは、シェルのその部分における分極を示し得る。それ故に、ナノスケールワイヤは、一部の場合において、トランジスタまたはスイッチとして扱われ得、その場合に、コアはソースおよびドレインとして振る舞い、シェル部分のそれぞれは、ゲートとして振る舞う。代わりに、読取電圧をナノスケールワイヤのシェルの各部分に適用することによって、データを符号化するナノスケールワイヤの各部分の状態が、決定され得る。
【0026】
本発明は、チタン酸バリウムのみに限定されず、強電性の酸化材料および/または他の電気的に分極可能な材料のような他の材料、または機能性酸化物の材料を含むことに、留意すべきである。例えば、一局面において、本発明は、外部の電界が存在しなくても分極状態を維持することが可能な材料を含む。
【0027】
本明細書において使用されるように、「機能性酸化物」の材料は、酸素を含み、ナノスケールワイヤの少なくとも一部分の上でコーティングまたはシェルを形成する材料である。機能性酸化物は、一般的に、ナノワイヤの電子的特性および/または放射特性および/または他の特性に影響を与えること、またはナノワイヤまたはその機能性酸化物などに影響を与える分子材料を取り付けるプラットフォームとして作用することのいずれかによって関連付けられるナノワイヤに、機能的に影響を与え得る。機能性酸化物の材料の例は、例えば本明細書において記載されるように、高い誘電率Kの材料、強電性の酸化材料、強磁性の酸化材料などを含むが、それらには限定されない。これらの材料および/または他の材料の組み合わせはまた、本発明の特定の実施形態において考慮される。一部の場合において、機能性酸化物の材料は、原子層堆積または本明細書に記載される他の技術のような技術を使用して、ナノスケールワイヤ上に堆積され得る。
【0028】
本明細書で使用されるように、「強電性の酸化材料」は、外部刺激が除去されたときでさえも、材料が分極状態を一様(even)に維持するように、例えば電界および/または機械的な力のような外部刺激によって、可逆的にかつ安定的に分極され得る材料である。(当業者には理解されるように、その名前にかかわらず、「強電性の酸化」材料は、鉄を含有する材料および/または酸素を含有する材料に限定されないことにもまた、留意するべきである。)一般的に、強電性の酸化材料は2つの状態を有し、その2つの状態は、「分極」状態および「脱分極」状態(または「反分極」状態)、「アップ」電気双極子モーメントおよび「ダウン」電気双極子モーメント、比較的に高い伝導状態および比較的に低い伝導状態、双極子モーメントを有する第1の状態および双極子モーメントを有さない第2の状態などとして、様々に参照され得る。本明細書の記載において、「分極」状態および「脱分極」状態のような強電性の酸化材料の2つの状態に対する参照は、単なる例であり、他の実施形態において、強電性の酸化材料の状態は、「アップ」電気双極子モーメントおよび「ダウン」電気双極子モーメント、比較的に高い伝導状態および比較的に低い伝導状態などとして参照され得ることが、理解されるべきである。強電性の酸化材料の限定ではない例は、チタン酸バリウム(BaTiO)、チタン酸鉛(PbTiO)、ジルコン酸チタン酸鉛(Pb(Zr1−xTi)O、タンタル酸ストロンチウムビスマス(SrBiTa)、ビスマスチタン酸ランタン(Bi(LaTi1−x12)、ストロンチウムチタン酸バリウム(BaSrl−xTiO)、テルル化ゲルマニウム(GeTe)などを含む。
【0029】
実施形態の1セットにおいて、強電性の酸化材料は、ペロブスカイト結晶構造、またはチタン鉄鉱結晶構造を有する材料を含む。そのような結晶構造は、例えば、結晶構造の単位胞(unit cell)の中の原子が第1の位置に存在する第1の安定状態、および結晶構造の単位胞の中の原子が、第1の位置とは異なる第2の位置に存在する第2の安定状態のような、2つ以上の安定した原子状態を有し得る。ペロブスカイト結晶構造は、異なる適用電界を使用して、第1の状態または第2の状態において、分極され得る電気的に分極可能な材料であり得る。当業者は、ペロブスカイト結晶構造、またはチタン鉄鉱結晶構造を有する材料を識別することが可能であり得る。特定のペロブスカイト結晶構造の中に存在し得る原子の例は、バリウム、ジルコニウム、チタニウム、鉛、ゲルマニウム、ストロンチウムなど、ならびにそれらの特定の酸化物を含むが、それらには限定されない。特定の場合において、強電性の酸化材料は、1つよりも多い単位胞のタイプを含み得る。例えば、強電性の酸化材料は、チタン酸バリウムおよびチタン酸鉛、チタン酸バリウムおよびジルコン酸チタン酸鉛、チタン酸鉛およびジルコン酸チタン酸鉛などを含み得る。
【0030】
本明細書において使用されるように、「電気的に分極可能」である材料または領域は、分極状態が電界の適用によって変化され得る材料である。本発明の一部の実施形態において、電気的に分極可能な材料または領域は、例えば、強電性の酸化材料および/または機能性酸化物材料を含む実施形態において、電界が除去されるときに、電気的に分極可能な領域は、分極状態を維持することが可能であり得る。それ故に、例えば、強電性の酸化材料に適用される第1の電界は、材料(または、少なくともその一部分)が「分極」状態に入るようにし得、第2の電界は、材料(または、少なくともその一部分)が「脱分極」状態または「反分極」状態に入るようにし得る。一部の場合において、第1の電界および第2の電界は、反対の極(すなわち、正および負の電界)を有し得る。材料または領域に適用される電界は、材料または領域の分極状態を変化させるのに少なくとも充分な強度および/または持続期間を有し得る。以下でさらに詳細に考察されるように、一部の場合において、電気的に分極可能な領域は、独立的に分極され得る(すなわち、電気的に分極可能な領域の第1の部分は、電気的に分極可能な領域の第2の部分の分極状態を実質的に変化させることなく、分極または脱分極され得、電気的に分極可能な領域の第1の部分において、電気的に分極可能な領域の第2の部分の伝導性を実質的に変化させることなく、伝導性が高められ得る、など)2つ以上の部分を含み得る。
【0031】
本発明は、コアおよびシェルを有するナノスケールワイヤに限定されず、他の配置のナノスケールワイヤならびに他のナノ構造も同様に含むことがまた、理解されるべきである。例えば、一実施形態において、ナノ構造は、電気的に分極可能である第1の層または第1の領域、および例えば、半導体または導体の領域71と電気的に分極可能な領域72とを用いて、図6Aに示されるような、半導体または導体である第2の層または第2の領域を備え得る。限定ではない別の例のように、ナノ構造は、半導体または導体の領域をはさんでいる2つの電気的に分極可能な領域を備え得る。以下に記載において、ナノスケールワイヤに対する参照は、利便性のみの目的であり、他のナノ構造がまた、特定の場合において使用され得ることが、理解されるべきである。
【0032】
実施形態の1セットは、(例えば上記で考察したような)強電性の酸化材料を含む第1の領域と、強電性の酸化材料が存在し得ない第2の領域とを有するナノスケールワイヤを提供する。例えば、第2の領域は、シリコンのような半導体、導体、高い誘電率Kの材料、金属などを含み得る。実施形態の別のセットは、ペロブスカイト結晶構造および/またはチタン鉄鉱結晶構造を含む第1の領域と、ペロブスカイト結晶構造および/またはチタン鉄鉱結晶構造の存在しない第2の領域とを有するナノスケールワイヤを提供する。実施形態のさらに別のセットは、電気的に分極可能である第1の領域と、電気的に分極可能ではない第2の領域とを有するナノスケールワイヤを提供する。実施形態のさらに別のセットは、少なくとも約15である誘電率を有する第1の領域と、第1の領域を下回る誘電率を有する第2の領域とを有するナノスケールワイヤを提供する。本発明の実施形態のさらに別のセットは、機能性酸化物の材料を含む第1の領域と、機能性酸化物の材料の存在し得ない第2の領域とを有するナノスケールワイヤを提供する。一部の実施形態において、これらの実施形態の組み合わせがまた考えられる。ナノスケールワイヤの中の2つよりも多い領域がまた考えられ(例えば、ナノスケールワイヤは、2、3、4、5またはそれ以上のそのような領域を有し得る)、これらの領域は、独自の構成を有し得、および/またはこれらの領域の一部が、例えば図4Bおよび図4Cに示されるように、同じ構成を備え得る。領域は、互いに対して任意の配置に、例えば、(例えば、コア/シェルの構造におけるような、コア/シェルの構造のシェルのような)放射状に、または(例えば、領域が、ナノスケールワイヤの長手方向の軸に沿って隣接するように配置され得るような)長手方向に配置され得る。これらの配置の組み合わせがまた考えられ得る。例えば、ナノスケールワイヤは、第1の領域と、少なくとも1つのシェルによって取り囲まれるナノスケールワイヤの長手方向の軸に沿って第1の領域に隣接するように配置される第2の領域とを有し得る。また、ナノスケールワイヤは、コアを少なくとも部分的に取り囲む2、3以上のシェルを有し得る、など各領域は、任意の形状または大きさを有し得る。例えば、領域は、1マイクロメーターを下回る、100nmを下回る、10nmを下回る、または1nmを下回る最小の大きさを有し得る。一部の場合において、1つ以上の領域が、原子の単一の単分子層を含み得る。特定の配置において、(例えば、単分子層の中の原子の一部が存在しない場合は)領域は、単一の単分子層の厚みを下回り得る。ナノスケールワイヤの領域は、最小限の交差汚染を使用して、互いに区別され得(例えば、2つの異なる領域の間の接合が「原子的に急激」であり得、構成の異なる2つの隣接する領域の間で原子スケールにおいて、急激な転移がある)、またはナノスケールワイヤの構成は、1つの領域から次の領域へと漸進的に変化し得る。例として、隣接する領域の間の「重複領域」は、例えば、約10nmを下回る、約20nmを下回る、約40nmを下回る、約50nmを下回る、約100nmを下回る、約または500nmを下回るような数ナノメートルの幅である。一部の場合において、追加の分離領域が、これらの領域を分離するために、ナノスケールワイヤに追加され得る。例えば、分離領域は、ナノスケールワイヤの他の領域の間の原子拡散を防止または少なくとも低減し得る。
【0033】
本発明の一部の実施形態に従って、ナノスケールワイヤは、コアを少なくとも部分的に取り囲む2、3またはそれ以上のシェル(例えば、「コア/シェル配置」)を有し得る。例えば、図4Bにおいて、ナノスケールワイヤ5は、コア10および(同心円状に配置される)シェル20、シェル30、およびシェル40を備え、図4Cにおいて、ナノワイヤ5はコア10、および(同心円状に配置される)シェル20、シェル30、およびシェル40を備える。シェルは、コアの少なくとも一部分の周りに放射状(すなわち、同心円状)に配置され得、および/または互いに対して長手方向に配置され得る(例えば、互いに接触して、単一のシェル構造の構成または密集に関する変化を長手方向に定義し、例えば、空気、絶縁体、流体、または予備のナノワイヤではないコンポーネントなどによって、互いから分離される)。シェルの部分は、コア上に直接的に配置され得るか、あるいは1つ以上の中間のシェルの部分(構成が長手方向に一致し得るか、または構成が長手方向に変化し得る)によって、コアから分離され得る。シェルは、必ずしも同心円状に配置される必要はない。例えば、シェルのうちの1つ以上が、コアに対して中心からずれて配置され得る。
【0034】
本発明の実施形態の1セットは、さらに、例えば、ナノスケールワイヤのシェルまたは他の領域、あるいは他のナノ構造として配置される高い誘電率Kの材料を含む。高い誘電率Kの材料は、ナノスケールワイヤの中のあらゆる場所に配置され得る。本明細書において使用されるように、「高い誘電率Kの材料」は、概して、伝導率の低い伝導体であるが、電界の比較的に効率のよいサポーターであり、すなわち材料は、電界が通過することを可能にするが、電流が容易に通ることを可能にはしない。そのような特性は、例えば、当業者には公知の技術を使用して、材料の誘電率(「K」)を決定することによって決定され得る。高い誘電率Kの材料は、例えば、少なくとも約10の誘電率のような比較的に高い誘電率を有し得、一部の場合において、誘電率は、少なくとも約15、少なくとも約20、少なくとも約25、少なくとも約30、少なくとも約40、または少なくとも約50であり得る。比較的に高い誘電率を有する材料の限定ではない例は、特定のセラミック材料、マイカ、ガラス、または特定のポリマーを含む。一部の実施形態において、高い誘電率Kの材料は、比較的に高い誘電率を有するジルコニウム、ハフニウム、アルミニウムなどの化合物を含む材料を含み得る。一実施形態において、高い誘電率Kの材料は、1つ以上の酸化物(すなわち、1つ以上の酸素原子を含む無機材料)を含む。当業者は適切な誘電率を有する酸化物を知り得る。限定ではない例は、例えば、ジルコニウム、ハフニウムを含む金属酸化物を含み、特定の例は、ZrO、ZrSiO、HfO、HfSiO、Alなどを含む。一部の場合において、高い誘電率を有する1つよりも多い材料が使用され得る。
【0035】
一部の実施形態において、高い誘電率Kの材料は、ナノスケールワイヤの半導体または導体の領域と、ナノスケールワイヤにおける電気的に分極可能な領域との間に配置され得る。一部の実施形態に従って、高い誘電率Kの材料は、例えば、半導体または導体の領域と電気的に分極可能な領域との間の電流の流れを防止するか、または少なくとも制限することにより、材料が、電気的に分極可能な領域の性能を高めることによって、分極状態を維持することが可能であるような誘電率を有するように選択され得る。一部の場合、例えば、ナノスケールワイヤが、コア/シェル配置を有し、半導体または導体の領域がコアであり、電気的に分極可能な領域がナノスケールワイヤのシェルである場合に、高い誘電率Kの材料は、ナノスケールワイヤの別のシェルとして配置され得る(例えば、電気的に分極可能なシェルの少なくとも一部分と、ナノスケールワイヤのコアの少なくとも一部分との間に配置される)。例えば、図4Bにおいて、ナノスケールワイヤ5は、半導体または導体のコア5、高い誘電率Kの材料を含む内側のシェル30、および電気的に分極可能な材料を含む外側のシェル20を備え得る。
【0036】
高い誘電率Kの材料は、半導体または導体の領域、および/または電気的に分極可能な領域に、直接的に隣接するように配置され得るか、あるいは半導体または導体の領域と電気的に分極可能な領域との間に形成される電界が、実質的に、高い誘電率Kの材料の少なくとも一部分に(例えば、測定され得る程度に)接触するように、間接的に配置され得る。例えば、(例えば、以下に考察されるような金属を含む)材料の別の領域は、高い誘電率Kの材料と電気的に分極可能な領域との間に配置され得る。
【0037】
別の例として、一部の実施形態において、高い誘電率Kの材料は、直接的にまたは間接的に、例えば、上記のような2つ以上の領域の間のような、ナノスケールワイヤの2つ以上の領域の間に配置され得る。例えば、高い誘電率Kの材料は、強電性の酸化材料を含む第1の領域と、強電性の酸化材料のない第2の領域との間、ペロブスカイト結晶構造および/またはチタン鉄鉱結晶構造を含む第1の領域と、ペロブスカイト結晶構造および/またはチタン鉄鉱結晶構造のない第2の領域との間、少なくとも15である誘電率を有する第1の領域と、第1の領域を下回る誘電率を有する第2の領域との間、機能性酸化物材料を有する第1の領域と、機能性酸化物材料を有さない第2の領域との間などに配置され得る。
【0038】
本発明の実施形態の別のセットは、さらに、ナノスケールワイヤ、または他のナノ構造の中、例えば、半導体または導体の領域および/または電気的に分極可能な領域のような2つ以上の他の領域、あるいは上記の他の領域の任意のものを分離する分離領域を含む。分離領域は、ナノスケールワイヤの他の領域への原子拡散を防止(少なくとも低減)し得る。一部の実施形態において、分離領域は、分離領域に隣接する領域を下回る原子内拡散係数を有する材料によって定義され得る。別の実施形態において、分離領域は、金属(例えば、金または白金のような貴金属)、または酸化物(例えば、SiO)を含み得る。さらに別の実施形態において、分離領域は、高い誘電率Kの材料を含むか、または高い誘電率Kの材料によって定義される。それ故に、図4Bを参照すると、ナノスケールワイヤ5は、半導体または導体のコア5、電気的に分極可能な材料を含む外側のシェル20、ならびに半導体または導体のコアと電気的に分極可能な材料とを分離する分離領域30を備え得る。
【0039】
実施形態のさらに別のセットにおいて、例えば、ナノスケールワイヤまたは他のナノ構造は、例えば、半導体または導体の領域および/または電気的に分極可能な領域、または上記の他の領域のうちの任意のもののような、ナノスケールワイヤの中の2つ以上の他の領域を分離する金属を含む領域を含む。金属を含む領域は、例えば、異なる領域の間の原子の間隔の差異の結果による圧力の低減によって、ナノスケールワイヤの領域の間で、よりよい接続が行なわれることを可能にし得る。一部の場合において、金属の領域はまた、ナノスケールワイヤの他の領域への原子拡散を防止するか、または少なくとも低減するために使用され得る。実施例は、金、白金、パラジウム、ロジウム、銀、またはイリジウムを含むが、それらには限定されない。
【0040】
上記の領域の任意の組み合わせが、本発明の特定の実施形態において想定される。それ故に、例えば、ナノスケールワイヤまたは別のナノ構造は、半導体または導体の領域、高い誘電率Kの材料、金属を含む領域、および電気的に分極可能な領域を含み得、一部の場合において、これらの領域は、コア/シェル配置において分散配置され得る。したがって、例えば図4Cに示されるように、ナノスケールワイヤ5は、半導体または導体のコア5、高い誘電率Kの材料を含む、コアの少なくとも一部分を取り囲む第1のシェル30、金属を含む、第1のシェルの少なくとも一部分を取り囲む第2のシェル40、ならびに電気的に分極可能な材料を含む、第2のシェルの少なくとも一部分を取り囲む外側のシェル20を備え得る。一部の場合において、シェルは、コアの周りに同心円状に配置され得る。
【0041】
実施形態の1セットにおいて、ナノスケールワイヤまたは他のナノ構造は、独立的に似分極され得る2つ以上の部分を含む電気的に分極可能な領域を含む。例えば、電気的に分極可能な領域の第1の部分は、ナノスケールワイヤの隣接する部分の分極状態を実質的に変化させることなく、分極、または脱分極され得る。それ故に、電気的に分極可能な領域の第1の部分を電気的に分極するか、または脱分極するときに、電気的に分極可能な領域の第2の部分の分極状態は、実質的に変化されず(例えば、第2の部分は、同時に分極、または脱分極されない)、(以下に考察するように)読取るときに、第1の部分の分極または脱分極の前と同じデータをもたらす。
【0042】
一実施形態において、独立的に分極、または脱分極され得る電気的に分極可能な領域の複数の部分は、少なくとも3つの単位胞の距離(中心〜中心)によって分離され、一部の場合において、それら部分は、少なくとも4個の単位胞、少なくとも5個の単位胞、少なくとも7個の単位胞、少なくとも10個の単位胞、少なくとも15個の単位胞、少なくとも20個の単位胞、少なくとも25個の単位胞、少なくとも50個の単位胞などの距離によって分離され得る。本明細書において使用されるように、「単位胞」は、電気的に分極可能な領域の結晶構造における最も単純な繰り返しの単位である。当業者は、材料の単位胞のサイズを決定するための適切な技術を知り得る。特定の例として、電気的に分極可能な領域が、BaTiOペロブスカイト結晶構造を含む場合に、単位胞のサイズは約0.4nmであり得る。
【0043】
別の実施形態において、独立的に分極、または脱分極され得る電気的に分極可能な領域の複数の部分は、1つ以上の電極によって定義され、各電極は、電気的に分極可能な領域に接触して、または近接して(すなわち、適切な強度および持続期間の電界が、電極を使用して適用されるときに、電極付近の電気的に分極可能な領域の一部分が、ナノスケールワイヤの隣接する領域が実質的に変化させられることなく、分極されるか、または脱分極されるような距離において)独立的に配置される。一部の場合において、少なくとも1つの電極が、電気的に分極可能な領域に接触して、または近接して存在し、一部の場合において、少なくとも2、3、5、10、20、50、75、または100個の電極のそれぞれが、電気的に分極可能な領域に接触しておよび/または近接して、例えば、電気的に分極可能な領域の異なる部分に接触して、または近接して存在する。全てではない特定の例において、例えば、実用性のために、100、50、20、または10個ほどの電極のそれぞれが、電気的に分極可能な領域に接触して、または近接して存在する。以下でさらに考察されるように、一部の場合において、ナノスケールワイヤは、1ビットよりも大きいデータを符号化するために使用され得、本発明の特定の実施形態において、各電極は、ナノスケールワイヤの中のビットデータを符号化するためおよび/または読取るために使用され得る。
【0044】
一部の実施形態において、電気的に分極可能な領域に間隔を空けて位置する少なくとも3つの単位胞の距離によって分離されるように、電極が配置され得る。しかしながら、他の実施形態において、電極がより大きな距離によって分離されるように、電極が配置され得る。例えば、一部の場合において、電極が電気的に分極可能な領域に対して、少なくとも4単位胞、少なくとも5単位胞、少なくとも7単位胞、少なくとも10単位胞、少なくとも15単位胞、少なくとも20単位胞、少なくとも25単位胞、少なくとも50単位胞などの距離によって分離されるように、電極が配置される。他の場合において、電極は、少なくとも約1nm、少なくとも約2nm、少なくとも約3nm、少なくとも約5nm、少なくとも約10nm、少なくとも約15nm、少なくとも約20nm、少なくとも約25nm、少なくとも約30nm、少なくとも約40nm、少なくとも約50nm、少なくとも約75nm、少なくとも約100nm、少なくとも約150nm、少なくとも約200nm、少なくとも約250nm、少なくとも約300nm、少なくとも約500nm、または少なくとも1ミクロンの距離によって分離され得る。
【0045】
一実施形態において、図5において概略的に示されるように、電極の間隔が、コア−シェルのナノスケールワイヤを製造することによって決定され(図5A)、ナノスケールワイヤを並べて、一定のピッチに間隔を空けて置き、および/または(例えば、本明細書において参照として援用される「Nanoscale Arrays and Related Devices」と題される米国特許第60/524,301号(2003年11月20日出願)において開示されるようなLangmuir−Blodgettの技術を使用して)ナノスケールワイヤが接触し(図5B)、次に、コアが電極を定義するように、適切なエッチング技術を使用して、ナノスケールワイヤのシェルの少なくとも一部分をエッチングする(図5C)。電極のアレイは、例えば、各出願が本明細書において参照として援用される「Nanoscale Arrays and Related Devices」と題される米国特許第60/524,301号(2003年11月20日出願)または「Nanoscale Arrays and Related Devices」と題される米国特許第10/995,075号(2004年11月22日出願)において開示されるスタンピング技術またはインプリンティング技術を使用するような、当業者に公知の移送技術を使用して、ナノスケールワイヤに接触するように、または少なくとも近接するように配置され得、電極のアレイは、例えばシェルがエッチングされる前または後のような、製造過程の間に、任意の適切な地点に配置され得る。本明細書において使用されるように、ナノスケールワイヤのアレイの「ピッチ」は、隣接するナノスケールワイヤの中心と中心との間の間隔である。例えば、ピッチは、一部の場合において、約500nmを下回り、約200nmを下回り、約100nmを下回り、約50nmを下回り、または約20nmを下回り得る。他の実施形態において、ナノスケールワイヤのピッチは、少なくとも約100nm、少なくとも約200nm、少なくとも約300nm、少なくとも約400nm、少なくとも約500nm、少なくとも約600nm、少なくとも約750nm、少なくとも約1ミクロン、少なくとも約2ミクロン、少なくとも約3ミクロン、少なくとも約5ミクロン、少なくとも約10ミクロン、少なくとも約15ミクロン、少なくとも約20ミクロン、少なくとも約25ミクロン以上であり得る。特定の実施形態において、並べられたナノスケールワイヤは、互いに接触するように配置されるが、しかしながら、他の実施形態において、並べられたナノスケールワイヤは、実質的に物理的に接触しないようなピッチにおいて存在し得る。
【0046】
電極は、電圧をナノスケールワイヤ、例えば電気的に分極可能な領域に伝達することが可能である任意の材料から製造され得る。電極は、それぞれ独立的に、同じ材料または異なる材料から製造され得る。例えば、電極は、金属(例えば、ニッケル、銅、金または白金のような貴金属など)、または半導体材料(例えば、シリコン、ガリウム、ゲルマニウムなど)を含み得る。一実施形態において、1つ以上の電極は、別のナノスケールワイヤを備え得る。
【0047】
電極は、当業者には公知の任意の適切な技術(例えば、電子ビームリソグラフィまたは光リソグラフィ技術)を使用して、ナノスケールワイヤの電気的に分極可能な領域に接触して、または少なくとも近接して配置され得、例えば、次に金属堆積(例えば、ニッケル、チタニウム、パラジウムのような貴金属などの熱蒸発、電子ビーム蒸発など)が生じる。一般的に、電極はナノスケールワイヤに対して固定される(すなわち、電極はナノスケールワイヤに対して動かない)。それ故に、一部の実施形態において、固定される電極は、ビットデータを符号化するために使用され得るナノスケールワイヤに電気的に分極可能な領域の一部分を定義するために使用され得る。
【0048】
しかしながら、電極は、必ずしも全ての実施形態において要求されるわけではないことに、留意するべきである。例えば、一部の実施形態において、電界は、ナノスケールワイヤの外部にあるデバイスを使用して、ナノスケールに適用され得る。例えば、原子力顕微鏡(「AFM」)プローブのようなプローブが、ナノスケールワイヤに近接して、または接触して配置され得、ナノスケールワイヤの電気的に分極可能な領域の一部分に電界を適用するために使用され得る。
【0049】
本発明の一部の局面において、1ビット以上のデータが、例えば、上記のように、独立的に分極され得る2つ以上の部分を含む電気的に分極可能な領域を含むナノスケールワイヤを使用することによって、ナノスケールワイヤまたは本発明の他のナノ構造に符号化され得る。例えば、(例えば、脱分極状態、比較的に高い伝導性の状態などのような)第1の分極状態は、「0」を割り当てられ得、(例えば、分極状態、比較的に低い伝導性の状態などのような)第2の分極状態は、「1」を割り当てられ得る。本明細書において使用されるように、用語「ビット」または「複数のビット」は、データに関するものとして使用され、一般的に、多くの場合に「0」および「1」として参照される2つの状態を有するが、(例えば、コンピュータのファイルが、ファイルのサイズを低減させるために、数学的に「圧縮」されるときに、各「ビット」が、複数の情報を符号化するために使用されるような)情報理論的な意味において情報の内容を測定するために使用されるものとして、用語「ビット」または「複数のビット」は、本明細書において使用されないことに、留意するべきである。
【0050】
それ故に、本発明のナノスケールワイヤは、それぞれ独立的に分極、または脱分極され得る任意の数の部分を含む電気的に分極可能な領域を含み得、そのようなナノスケールワイヤは、同様な数のビットデータを符号化するために使用され得る。例えば、少なくとも、1、2、3、5、10、20、50、75または100ビットのデータが、本発明のナノスケールワイヤの中に符号化され得る。ナノスケールワイヤの実際の数は、ナノスケールワイヤのサイズまたは長さ、ナノスケールワイヤに隣接して、または近接して配置される電極の数などのような要素に依存し得る。特定の例において、例えば、実用性を考慮して、100、50、20、または10ビットほどのデータが、ナノスケールワイヤの中に符号化され得る。
【0051】
上記で考察したように、本発明の特定の実施形態において、電気的に分極可能な領域に接触して、または少なくとも近接して配置される1つ以上の電極が、電気的に分極可能な領域の1つ以上の部分を定義するために使用され得、各電極は、独立的に、ビットデータを符号化することが可能である。電極は、ナノスケールワイヤにビットデータを符号化(書込)するために、および/またはナノスケールワイヤからビットデータを読取るために使用され得る。
【0052】
実施形態の1セットにおいて、電気的に分極可能な領域の一部分は、(例えば、電界を形成するために「書込」電圧を使用して)その部分を分極させるために、少なくとも充分である強度および/または持続期間を有する電界を、電気的に分極可能な領域のその部分に適用することによって、(例えば「1」であるビットデータを符号化するために)分極され得る。したがって、この実施形態に従うと、その部分が前もって脱分極された場合に、その領域は直ちに分極され、その部分が前もって分極される場合には、その領域は分極されたままである。電界は、任意の適切な技術を使用して、電気的に分極可能な領域の一部分に適用され得る。例えば、電界は、(例えば、ナノスケールワイヤの半導体または導体の領域に電流を適用することによって)ナノスケールワイヤを使用して、形成され得、あるいは電界は、例えば電界、外部のプローブなどを使用して、ナノスケールワイヤに外部から適用され得る。特定の限定ではない例として、図6Aにおいて、ナノスケールワイヤまたは他のナノ構造75は、半導体または導体の領域71および電気的に分極可能な領域72を含み、電極76は、ナノスケールワイヤの電気的に分極可能な領域に近接して配置され、例えば電圧を電極76に適用し、異なる電圧(例えば、より大きいまたはより小さい電圧、反対の極を有する電圧、電圧ゼロなど)を領域71に適用することによって、電極76と半導体または導体の領域71との間の電位差を形成することによって、電界は、電気的に分極可能な領域にわたって形成され得る。
【0053】
一部の場合において、比較的に低い「書込」電圧が、ワイヤのナノスケールの特性により使用され得る。例えば、実施形態の1セットにおいて、約5Vを下回る、約4.5Vを下回る、約4Vを下回る、約3.5Vを下回る、約3Vを下回る、約2.5Vを下回る、約2Vを下回る、約1.8Vを下回る、約1.6Vを下回る、約1.4Vを下回る、約1.2Vを下回る、約1Vを下回る、約0.8Vを下回る、または約0.5Vを下回る大きさ(すなわち、無視できるサイン(sign))を有する電圧が、電気的に分極可能な領域の一部分の分極状態を変化させるために使用され得る。一部の場合において、書込電圧はまた、例えば、2Vを上回る、3Vを上回る、4Vを上回るなどのように、特定の値を上回り得る。限定ではない例として、書込電圧は、約3Vと約5Vとの間、約4Vと約5Vとの間などであり得る。適用される電圧は、電気的に分極可能な領域の分極状態を(例えば、脱分極状態から分極状態に)変化させるのに充分であり得る。
【0054】
一部の実施形態において、電気的に分極可能な領域の一部分を分極させるために要求される電圧の大きさは、電気的に分極可能な領域の一部分を脱分極させるために要求される電圧の大きさを上回り(または下回り)得る。すなわち、分極電圧の大きさと脱分極電圧の大きさとは等しくはない。一実施形態において、例として、電気的に分極可能な領域の一部分を分極(「書込」)するために要求され得る電圧は、+4Vと+5Vとの間であり得、電気的に分極可能な領域の一部分を脱分極(「消去」)するために要求される電圧は、−3Vと−4Vとの間であり得る。
【0055】
一実施形態において、電極、あるいは電気的に分極可能な領域の一部分に接触して、または少なくとも近接して配置される他のプローブと、ナノスケールワイヤの半導体または導体の領域との間の電位差を形成することによって、電界が、形成される。例えば、半導体または導体の領域がアースされるか、または反対のサインの電圧が半導体または導体の領域に適用される一方で、電圧が電極に適用され得る。あるいは、例えば、比較的に小さい電圧が半導体または導体の領域に適用されるか、またはその領域がアースされる一方で、比較的に大きい電圧が電極に適用され得る。同様に、電気的に分極可能な領域の一部分は、例えば、上記のものと同様の技術を使用して、電気的に分極可能な領域のその部分に、分極している電界と反対のサインを有する電界を適用することによって、その部分を脱分極させるために少なくとも充分な強度および/または持続期間を有する電界を、その部分に適用することによって(例えば、例えば「0」であるビットデータを符号化するために)脱分極され得る。上記のように、その部分が前もって分極された場合に、その領域は直ちに脱分極され、その部分が前もって脱分極された場合に、その領域は脱分極(または反分極)されたままである。
【0056】
ナノスケールワイヤが、電気的に分極され得る1つよりも多い部分を含む場合に、様々な部分が、独立的に分極、または脱分極され得る。例えば、一実施形態において、第1の電界は、ナノスケールワイヤの第1の部分に適用され得、(第1の電界と同じであり得るか、あるいは異なり得るか、または存在し得ない、すなわち強度ゼロを有する)第2の電界は、ナノスケールワイヤの第2の部分に適用され得る。特定の例として、図6Bを参照すると、ナノスケールワイヤ5は、半導体または導体のコア10および電気的に分極されるシェル20を備え、第1の電極60および第2の電極65が、ナノスケールワイヤに近接して配置され、独立的にビットデータを符号化するために使用され得る少なくとも2つの部分11、12を定義する。部分11は、部分11のみに電界50を適用することによって、例えば、電極60に正の電圧を適用し、同時にコア10および電極65に負の電圧をアースするか、または適用することによって、あるいは電極60に正の電圧を適用し、コア11に負の電圧をアースするか、または適用することによって、および電極11にコアの電圧をわずかに下回る電圧を適用する(その結果として、電界50によってもたらされる、部分12に対する任意の「スピルオーバー」効果を無効にする傾向を有する電界を部分12に近接して形成する)ことによって、あるいは(例えば、「浮動」電圧が使用されるデバイスにおいて)コア10および/または電極65と比較してより大きな電圧を電極60に適用することになどよって、部分12の分極状態を実質的に変化させることなく分極され得る。
【0057】
電気的に分極可能な領域の一部分の分極状態が、上記のものを含む任意の適切な技術を使用して決定され得る。例えば、一実施形態において、電気的に分極可能な領域が、強電性の酸化材料または機能性酸化物を含む場合に、分極状態は、電気的に分極可能な領域に電圧(すなわち「読取」電圧)を適用することによって、同時に、電気的に分極可能な領域に隣接、または近接して配置(すなわち、電気的に分極可能な領域の一部分の分極状態が、半導体または導体の領域のコンダクタンスを変化させるように配置される)されるナノスケールワイヤの半導体または導体の領域のコンダクタンスを測定することにより、決定され得る。一部の場合において、電気的に分極可能な領域の一部分に接触して、または少なくとも近接して配置される電極を使用して、電圧が電気的に分極可能な領域の一部分に適用され得る。特定の例において、電極または他のプローブはまた、電気的に分極可能な領域を分極(「書込」または「符号化」)するために使用される電極であり得る。
【0058】
一般的に、電気的に分極可能な領域の一部分に適用される電圧は、電気的に分極可能な領域の一部分の分極状態を変化させるために充分な強度および/または持続期間を有さない。例えば、電気的に分極可能な半導体領域は、p型のドーピングされたシリコンを含み、分極は、電気的に分極可能な領域の少なくとも一部分に「書込」まれ、次に、分極された部分に適用される正の電圧は、適用電圧が存在しないと、半導体または導体の領域のコンダクタンスを低下させ得、分極された部分に適用される負の電圧は、適用電圧が存在しないと、半導体または導体の領域のコンダクタンスを増加させ得る。それ故に、特定の限定ではない例として、図6Aを参照すると、電気的に分極可能な領域72の分極状態は、(領域72の分極状態を変化させるために不十分な)電圧を適用し、例えば、領域71の第1の端部77から第2の端部78への電位降下を適用し、派生電流を測定することによって半導体または導体の領域71のコンダクタンスの派生的な変化を測定することによって、決定され得る。
【0059】
特定の例において、比較的に低い「読取」電圧が、ワイヤのナノスケールの特性により、分極状態を決定するために使用され得る。例えば、実施形態の1セットにおいて、約5Vを下回る、約3Vを下回る、約2.5Vを下回る、約2Vを下回る、約1.8Vを下回る、約1.6Vを下回る、約1.4Vを下回る、約1.2Vを下回る、約1Vを下回る、約0.8Vを下回る、または約0.5Vを下回る大きさを有する電圧は、電気的に分極可能な領域の一部分の分極状態を決定するために使用され得る。さらに、他の実施形態において、読取/書込電圧の比率はまた、比較的低く維持され得る。例えば、読取電圧と書込電圧との間の比率は、約1:10を下回り、約1:5を下回り、約1:3を下回り、約1:2.5を下回り、約1:2を下回り、約1:1.8を下回り、約1:1.6を下回り、約1:1.5を下回り、約1:1.4を下回り、約1:1.3を下回り、約1:1.2を下回り、または約1:1.1を下回り得る。一部の実施形態において、読取/書込電圧の異なる比率が、ナノスケールワイヤの異なる部分に対して使用され得る。
【0060】
ナノスケールワイヤが、電気的に分極され得る1つよりも多い部分を含む場合に、各部分が独立的に決定され得る(および/または一部の場合において、例1において以下で考察されるように、各部分の組み合わせが決定される)。例えば、一実施形態において、第1の電界が第1の部分に適用され得、(第1の電界と同じであり得るか、あるいは異なり得るか、または存在し得ない、すなわち強度ゼロを有する)第2の電界が、ナノスケールワイヤの第2の部分に適用され得る。特定の例として、図6Bを参照すると、部分11の分極状態は、電圧が電極60または電極65に適用されないときの、コア11のコンダクタンスに対する、電圧(すなわち、読取電圧)が電極60に適用される(かつ、電圧が電極65に適用されない)ときの、コア11のコンダクタンスを決定することによって、決定され得る。コア11のコンダクタンスは、当業者には公知の測定技術に関する任意の適切な技術を使用して、決定され得る。例えば、電位降下は、コア11の第1の端部15からコア11の第2の端部16にわたり形成され得、派生電流が測定され得る。
【0061】
本発明の特定の局面が、トランジスタまたはスイッチとして使用され得ることにもまた、留意するべきである。例えば、実施形態の1セットにおいて、ナノスケールワイヤの電気的に分極可能な領域または他のナノ構造が、「ゲート」として使用され得、電気的に分極可能な領域に接触して、または少なくとも近接して配置されるナノスケールワイヤの半導体または導体の領域が、トランジスタまたはスイッチの「ソース」および「ドレイン」として使用され得る。したがって、特定の例として、図6Aは、スイッチを図示するために使用され得、電気的に分極可能な領域72が、制御端子または「ゲート」として機能し、半導体または導体の領域71の第1の端部77は、第1の端子または「ソース」として機能し、領域71の第2の端部78は、第2の端子または「ドレイン」として機能する。電極76に適用される電位は、電気的に分極可能な領域72の分極状態を変化させるために使用され得、第1の端子と第2の端子との間、またはソースとドレインとの間の伝導性を変化させ得る。
【0062】
さらに、一部の場合において、ナノスケールワイヤのトランジスタは、1つよりも多い制御端子または「ゲート」を有し得る。例えば、一部の実施形態において、ナノスケールワイヤの電気的に分極可能な領域の一部分に接触して、または少なくとも近接して配置される各電極は、電気的に分極可能な領域のその部分の端子領域または「ゲート」領域を定義し得る。限定ではない例として、図6Bを参照すると、ナノスケールワイヤ5は、ソース(第1の端子15)、ドレイン(第2の端子16)、第1のゲート領域(第1の部分11)、および第2のゲート領域(第2の部分12)を有するスイッチとして機能し得る。電位は、制御端子60および制御端子65のいずれか(または両方)に適用され得、それぞれの端子が、それぞれの部分11および部分12の分極状態を変化させるために使用され得、それぞれの部分が、ソース(第1の端子15)とドレイン(第2の端子16)との間の伝導性を変化させ得る。
【0063】
したがって、本発明の一局面は、メモリデバイスおよび/またはトランジスタ、スイッチなどを備えるデバイスを含む、本明細書に記載されるナノスケールワイヤまたはナノ構造の実施形態の任意のものを含むデバイスを提供する。一部のデバイスは、本明細書に記載されるナノスケールワイヤの実施形態のうちの1つまたは1つよりも多いものを含み得る。
【0064】
本発明の実施形態の1セットにおいて、不揮発性のメモリが提供される。本発明のナノスケールワイヤは、1つまたは1つよりも多いビットデータを符号化するために使用され得、そのようなナノスケールワイヤは、電源が切れていてもデータを保持し得る。一部の場合において、ナノスケールワイヤのアレイは、不揮発性のメモリとして使用され得る。特定の実施形態において、メモリ要素に関し比較的に高い密度が達成され得る。例えば、一部の実施形態において、本デバイスはメモリ要素のアレイを備え得、各要素は、100nm/bitを下回る、75nm/bitを下回る、50nm/bitを下回る、30nm/bitを下回る、25nm/bitを下回る、20nm/bitを下回る、15nm/bitを下回る、10nm/bitを下回る、8nm/bitを下回る、6nm/bitを下回る、または4nm/bitを下回るエリアを有する。
【0065】
一実施形態において、メモリ要素のアレイは、本発明の1つ以上のナノスケールワイヤを使用して、(例えば、本明細書において記載されるように)1つ以上の電極と交差させて、組み立てられ得る。電極は、1つのナノスケールワイヤと接触し得るか、または一部の場合において、例えば図8Aに示されるように、電極は、1つよりも多いナノスケールワイヤと接触し得る。各ナノスケールワイヤおよび各電極の電位を組織的に制御することによって、特定の電圧が、任意の所望の位置またはアレイ内の位置に発生させられ得、その電圧は、上記のものと同様の技術を使用して、それらの位置にデータを読取および/または書込するために使用され得る。それ故に、ナノスケールワイヤと電極との交差部分のそれぞれは、ビットデータを符号化し得る電気的に分極可能な領域の一部分を定義し得る。本発明の開示による利益により、当業者は、行および列の交差部分においてビットデータを格納し、かつそのビットデータにアクセスするための行および列を含むアレイを使用するための適切なシステムおよび方法を識別し得る。
【0066】
メモリのアレイの限定ではない一例は、以下のとおりである。図8Aを参照すると、メモリのアレイ100は、一連のナノスケールのワイヤ101、102、103・・・を含む。この図において、ナノスケールのワイヤ101、102、103・・・のそれぞれは、半導体または導体であるコア、および電気的に分極可能であるシェルを有する。当然ながら、他の実施形態において、他のナノスケールワイヤ、例えば上記のようなナノスケールワイヤの任意のものがまた、考えられ、一部の場合において、ナノスケールワイヤのそれぞれが、個々に同じであり得るか、または異なり得る。図8Aにおいて、ナノスケールのワイヤ101、102、103・・・のそれぞれは、一連の電極111、112、113・・・と接触(または少なくとも近接)して存在する。電界は、各ナノスケールワイヤおよび各電極に適用される電圧を制御することによって、所望の位置に、またはアレイ内の位置に形成され得る。例えば、ナノスケールワイヤ101と電極111との接合部分において電界を形成するために、電圧がナノスケールワイヤ101に適用され、異なる電圧(または電圧ゼロ)が電極111に適用されるか、または電圧が電極111に適用され得、電圧がナノスケールのワイヤ101に適用されないか、または電圧がアレイの外側のプローブを使用して適用されるなどである。
【0067】
この例において、ナノスケールのワイヤおよび電極を定義する電極が電位を有することをもたらし、その電位差が、所望の分極状態を符号化するために少なくとも充分であり、同時に、(例えば、中間の電圧またはナノスケールワイヤに適用される電圧において)他のナノスケールワイヤおよび電極を「浮動」させ、他の場所に発生する電位が、ナノスケールワイヤおよび電極のそれぞれの位置における分極を変化させることが可能ではないように、データが交差部分に書き込まれ得る。次に、図8Bの概略図を参照すると、メモリのアレイ100において、書込電圧がナノスケールワイヤ101に適用され、電極111がアースされる(または別の比較的に低い電圧に下げられる)。残りのナノスケールワイヤ102、103・・・および残りの電極112、113・・・は、電気的に絶縁され得、書込電圧において維持され得、および/または書込電圧とアースとの間の中間電圧において維持され得る。ナノスケールワイヤ101と電極111との交差部分によって定義される交差部分121における電圧差は、ナノスケールワイヤ101の電気的に分極可能なシェルのその部分を分極(または脱分極)するために充分であり、(例えば、「1」または「0」を表す)所望の分極状態を符号化するが、(例えば、書込電圧と浮動電圧との間の、または浮動電圧とアースとの間の)アレイ100における他の交差部分において形成される電圧差(ある場合に)は、それらの交差部分における分極状態を実質的に変化させるためには不十分である。他のナノスケールワイヤおよび/または他の電極に、適切な電圧を適用することによって、メモリのアレイ100の中の各交差部分は、独立的に、アドレスされ得、所望のように分極、または脱分極され得る。
【0068】
この例において、メモリのアレイからデータを読取ることは、ナノスケールワイヤのうちの1つにわたり電位を形成し、同時に他のナノスケールワイヤを「浮動」させることによって(すなわち、それらのナノスケールワイヤをわたる電位差が、例えば読取電圧において無視できるものであるように)、かつ各電極に順番に電圧を適用し、電位を有するナノスケールワイヤの結果として生じる伝導性を測定することによって、行われ得る。図8Cを参照すると、交差部分121、122、123・・・の分極状態が、決定される(例えば、交差部分は、一連のビット、バイト、ニブル、1ワードのデータなどを、メモリのアレイ内に符号化し得る)。電圧が、ナノスケールワイヤの第1の端部に適用され、ナノスケールワイヤ101の第2の端部がアースされる。同時に、ナノスケールワイヤ102、103・・・は「浮動」される。すなわち同じ(またはほぼ同じ)電位が、これら各ワイヤのいずれかの端部に、一部の場合において、読取電圧と同じか、または実質的に同じ電位で適用される。読取電圧が、電極111に適用され、電極112、113・・・に電圧は適用されず、ワイヤの伝導性が決定され、電圧が、電極のいかなるものにも適用されていないワイヤの伝導性と比較される。上記のように、交差部分121の分極状態の違いが、異なる伝導性をもたらし得、交差部分121の分極状態を示す。次に、交差部分122の分極状態を決定するために、同様の技術を使用して、読取電圧が電極112に適用され、電圧は、電極111、113・・・などに適用されず、ナノスケールワイヤ101の伝導性がまた決定される。この例に従って、この手順を繰り返すことによって、交差部分121、122、123・・・のそれぞれの分極状態が、決定される。当業者は、行および列によって定義される交差部分のアレイから、ビットデータを読取および/または書込する方法を知り得、各交差部分は、ビットデータを符号化するために使用され得る。
【0069】
一部の場合において、本デバイスがナノスケールのサイズであるために、比較的に高い読取/書込の操作性が達成され得る。例えば、少なくとも5Mb/s、少なくとも10Mb/s、少なくとも15Mb/s、少なくとも20Mb/s、少なくとも25Mb/s、少なくとも30Mb/s、少なくとも35Mb/s、少なくとも40Mb/s、少なくとも50Mb/s、少なくとも55Mb/s、少なくとも60Mb/s、少なくとも65Mb/s、少なくとも70Mb/s、少なくとも75Mb/s、少なくとも80Mb/s、少なくとも85Mb/s、少なくとも90Mb/s、少なくとも95Mb/s、または少なくとも100Mb/s以上の速度で、デバイスにデータが読取られ得/書込まれ得る。
【0070】
さらに別の実施形態において、本発明のナノスケールのワイヤは、例えば、「スマート」カードの一部分、無線周波数識別(RFID)タグなどとしてのような、強電性のランダムアクセスメモリ(FeRAM)コンポーネントの一部分として、使用され得る。例えば、1つ以上のナノスケールのワイヤが、特定のメモリアーキテクチャにおいて使用され得る。例えば、ナノスケールのワイヤが、(例えば、図7Aに示されるような)1T1Cアーキテクチャ(1つのトランジスタ「T」/1つのコンデンサ「C」)、(例えば、図7Bに示されるような)2T2Cアーキテクチャ、(例えば、図7Cに示されるような)8T4Cアーキテクチャ、(例えば、図7Dに示されるような)チェーンアーキテクチャ、6T4Cアーキテクチャなどにおいて使用され得る。当業者は、これらのようなメモリアーキテクチャを使用する技術を理解し得る。例として、図7Aに示されるような、分極状態を符号化するための1T1Cアーキテクチャにおいて、電圧がビット線80に適用され得、プレート線85がアースされ、次に電圧をプレート線85に適用し、ビット線80をアースすることによって、分極状態が符号化され得、そして電圧をプレート線85に適用し、ビット線80を浮動させ、かつワード線88を測定することによって、分極状態が決定され得るなどである。
【0071】
さらに別の実施形態において、本発明は、電界効果トランジスタ(FET)、バイポーラ接合トランジスタ(BJT)、トンネルダイオード、変調ドープされた超格子、相補型インバータ、発光デバイス、光感知デバイス、生物系イメージャ、生物学的および化学的検知器およびセンサ、熱または温度検知器、Josephine接合、ナノスケールの光源、分極感知光検知器のような光検知器、ゲート、インバータ、ANDゲート、NANDゲート、NOTゲート、ORゲート、TORゲート、およびNORゲート、ラッチ、フリップフロップ、レジスタ、スイッチ、クロック回路網、静的または動的メモリデバイスおよび静的または動的アレイ、状態機械、ゲートアレイ、およびその他任意の動的または逐次の論理回路、または本明細書において記載されるナノスケールワイヤの実施形態の任意のものを使用するプログラム可能な回路を含む、他のデジタルデバイスのようなデバイスを含む。アナログデバイスおよびアナログ回路網がまた含まれ、アナログデバイスおよびアナログ回路網は、増幅器、スイッチ、およびミックス信号デバイスおよび信号処理回路網、ならびに動的トランジスタデバイスまたはスイッチデバイスを使用する他のアナログ回路網を含むが、それらには限定されない。一部の実施形態において、本発明のナノスケールのワイヤが、デバイスの製造過程の間に製造され得る。他の実施形態において、本発明のナノスケールのワイヤは、まず合成され、次にデバイスに組み込まれる。
【0072】
本発明の別の局面は、本明細書に記載される実施形態の任意のものの製造方法を提供する。例えば、実施形態の1セットは、電気的に分極可能である領域を形成するために、ナノスケールワイヤ(または他のナノ構造)上に、金属を堆積させる方法を提供する。実施形態の別のセットは、強電性の酸化材料を含む領域を形成するために、ナノスケールワイヤ上に強電性の酸化材料を堆積させる方法を提供する。実施形態のさらに別のセットは、機能性酸化物材料を含む領域を形成するために、ナノスケールワイヤ上に機能性酸化物材料を堆積させる方法を提供する。実施形態のさらに別のセットは、ナノスケールワイヤ上にペロブスカイト結晶構造および/またはチタン鉄鉱結晶構造を含む材料を堆積させる方法を提供する。実施形態のさらに別のセットは、ナノスケールワイヤ上に少なくとも約15である誘電率を有する材料を堆積させる方法を提供する。実施形態の別のセットは、ナノスケールワイヤ上に金属を堆積させる方法を提供する。一部の場合において、これらの実施形態の組み合わせもまた考えられる。例えば、特定の実施形態において、1つ以上のシェルを形成するために、1つ以上の材料が、ナノスケールワイヤ上に堆積され得、各シェルは、ナノスケールワイヤを少なくとも部分的に取り囲む。一部の例において、ナノスケールワイヤは、基板に対して固定され得ない。例えば、ナノスケールワイヤは、基板に恒久的には装着されない。
【0073】
特定の場合において、適切な前駆材料を使用する原子層堆積を使用して、材料が堆積され得る。当業者は、合成されるナノスケールワイヤに依存して、適切な前駆材料を決定することが可能であり得る。例えば、原子層堆積を使用してナノスケールワイヤ上に材料を堆積させるために、水が、酸素源として使用され得、塩化ジルコニウムが、ジルコニウム源として使用され得、バリウムビス(ペンタメチルシクロペンタジエニル)が、バリウム源として使用され得、チタンテトライソプロポキシドが、チタン源として使用され得るなどである。一部の場合において、1つよりも多い材料源が、同時に、または連続して使用され得る。例えば、ナノスケールワイヤ上にBaTiOを堆積させるために、バリウムビス(ペンタメチルシクロペンタジエニル)およびチタンテトライソプロポキシドが、原子層堆積処理の間に、交互に提供され得る。一実施形態において、原子層堆積反応が、基板(例えば、ナノスケールワイヤ)を提供して、反応体のパルスを適用し、次にパージすることによって、(一部の場合において厚みが最大で1原子であり得る)基板上に材料を堆積させるように行われ得る。オプションとして、追加の反応体および/またはパージが適用され得る。堆積層の厚みが、反応体の個数および/またはパージサイクルの持続期間によって制御され得る。限定ではない一例として、図11を参照すると、シリコンのナノスケールワイヤ131が、例えば、化学気相堆積を使用して生成され得る(例えば、図11に示されるように、ナノスケールワイヤ131が、化学気相堆積技術を使用して、触媒粒子130から生成される)。(例えば、図11の平面図および側面図に示されるように、シェル133が、ナノスケールワイヤ131を少なくとも部分的に取り囲み、コア/シェル配置を形成するように)シリコンのナノスケールワイヤ上にZrOを堆積させるために、ZrClがZrの前駆材料として使用され得、HOがOの前駆材料として使用され得る。この例において、ZrOの堆積が、ZrClおよびHOの使用に制約されず、他の前駆材料が、ZrClおよびHOの代わりに、および/またはZrClおよびHOと共に使用され得ることが、理解されるべきである。この例において、ZrOは、例えば、厚さ5nmを下回る、または厚さ2nm〜3nmのような任意の所望の厚みで、シリコンのナノスケールワイヤ上に堆積され得る。(例えば、図11において示されるように、BaTiOが、ZrOのシェル133およびシリコンのコア131を取り囲むシェルとして堆積させられ得る、例えばZrO上および/またはシリコンのナノスケールワイヤ上に)BaTiOを堆積させるために、バリウムビス(ペンタメチルシクロペンタジエニル)(Ba(CMe)が、Baの前駆材料として使用され得、チタンテトライソプロポキシド(Ti(O−iPr))が、Tiの前駆材料として使用され得、HOがOの前駆材料として使用され得る。上記のように、BaTiOの堆積は、これらの化合物の使用に制約されず、他の前駆材料が、これらの代わりに、および/またはこれらと共に使用され得ることが、理解されるべきである。この例において、BaTiOは、例えば厚さ10〜30nmのような任意の所望の厚みで、シリコンのナノスケールワイヤ上に堆積され得る。
【0074】
ナノスケールワイヤを製造するために有用な他の技術は、例えば、米国特許出願第10/196,337号として2002年6月16日出願され、米国特許出願公開第2003/0089899号として2003年5月15日に公開され、本明細書において参照として援用される「Nanoscale Wires and Related Devices」に開示されるように、(例えば、金属触媒CVD技術のような化学気相堆積(「CVD」)技術、触媒化学気相堆積(「C−CVD」)技術、有機金属気相堆積MOCVD技術、原子層堆積、化学ビームエピタクシーなどのような)気相反応、(例えば、熱水反応、ソルボサーマル反応のような)溶液相反応、(例えば、熱蒸発、電子ビーム蒸発、レーザーアブレーション、分子ビームエピタクシーのような)物理的堆積方法、気−液−固(「VSL」)生成長技術、レーザー触媒生成(「LCG」)技術、表面制御化学反応などを含むが、それらには限定されない。限定ではない例として、コア/シェル配置を有するナノスケールワイヤが製造される場合に、コアが、これらの技術を使用して製造され得、1つ以上のシェルが、例えば、CVD技術、LCG技術、原子層堆積などを使用して、少なくともコアの一部分上で、少なくとも部分的に覆われ得る。
【0075】
(定義)
以下の定義は、本発明の理解を助け得る。本発明の特定のデバイスは、ワイヤまたはナノスケールワイヤと等しい大きさの他のコンポーネントを含み、他のコンポーネントは、ナノチューブおよびナノワイヤを含む。しかしながら、一部の実施形態において、本発明は、ナノメートルのサイズを上回る(例えば、マイクロメートルのサイズの)製品を備え得る。本明細書において使用されるように、「ナノスケールの大きさ」、「ナノスケールの」、「ナノメートルのスケール」、「ナノスケール」、(例えば、「ナノ構造の」において使用されるような)接頭語「ナノ」などは、概して、約1マイクロメートルを下回り、かつ一部の場合において100nmを下回る幅または直径を有する要素または製品を言う。全ての実施形態において、特定された幅は、最も狭い幅(すなわち、製品が異なる場所において、より広い幅を有し得る場所において特定された幅)であり得るか、または最も広い幅(すなわち、製品が特定されたものより広い幅を有さないが、より長い長さを有し得る場所において特定された幅)であり得る。
【0076】
本明細書において使用される用語「複数」は、2つ以上を意味する。1つの「セット」のアイテムは、そのようなアイテムの1つ以上を含み得る。
【0077】
用語「流体」は、概して、流れやすく、かつ容器の外周の形に一致しやすい物質を言う。一般的に、流体は、静的な剪断応力に抵抗することが不可能な材料である。剪断応力が流体に適用されるときには、流体は、継続的で持続的なひずみをこうむる。一般的な流体は、液体および気体を含むが、自由に流れる固体粒子、粘弾性の流体などをも含み得る。
【0078】
本明細書において使用されるように、「ワイヤ」は、概して、任意の半導体または任意の金属と同様の規模の伝導性を有する任意の材料を言い、一部の実施形態において、ワイヤは、相互に電子的に連絡するように、2つの電子コンポーネントを接続するために使用され得る。例えば、「伝導」ワイヤまたはナノスケールワイヤを参照して使用されるときに、用語「導電性」または「導体」または「導電体」は、そのワイヤの電荷を通す能力を言う。一般的に、導電性のナノスケールワイヤは、金属または半導体の材料の抵抗力と同等の抵抗力を有し得、一部の場合において、導電性のナノスケールワイヤは、例えば、約10−3Ohm mを下回る、約10−4Ohm mを下回る、約10−6Ohm mを下回る、約10−7Ohm mを下回るようなより低い抵抗性を有し得る。
【0079】
「ナノスケールのワイヤ」(本明細書において「ナノスケールのワイヤ」、または「ナノスケールワイヤ」としてまた公知)は、概してワイヤであり、ワイヤは、長手方向に沿った任意の場所において、少なくとも1つの断面のサイズ、および一部の場合において、2つの直交する断面のサイズが、1ミクロンを下回り、約500nmを下回り、約200nmを下回り、約150nmを下回り、約100nmを下回り、約70nmを下回り、約50nmを下回り、約20nmを下回り、約10nmを下回り、または約5nmを下回る。他の実施形態において、断面のサイズは、2nmまたは1nmを下回り得る。実施形態の1セットにおいて、ナノスケールワイヤは、少なくとも1つの断面のサイズが0.5nmから100nmまたは200nmの範囲にある。一部の場合において、ナノスケールワイヤは、導電性である。一部の場合において、ナノスケールワイヤは円柱状である。しかしながら、他の実施形態において、ナノスケールワイヤは、切子面があり得る。すなわち、ナノスケールワイヤは、多角形の断面を有し得る。例えば、記載されているワイヤがコアおよびシェルを有する場合に、上記のサイズは、概してコアのサイズに関する。ナノスケールワイヤの断面は、円形状、正方形状、長方形状、環状、多角形状、または楕円状を含むが、それらには限定されない任意の形状であり得、かつ規則的または不規則的な形状であり得る。ナノスケールワイヤは、中空であり得るないか、または中空であり得る。特に断りがない限り、カーボンナノチューブ、(例えば、単一の分子で形成されるワイヤのような)分子ワイヤ、ナノロッド、ナノワイヤ、ナノホイスカー、有機または無機導体ポリマーあるいは有機または無機半導体ポリマーなどを含む任意のナノスケールワイヤが、本明細書において記載される実施形態の任意のものに使用され得る。分子ワイヤではあり得ないが、様々な小さいナノスケールのサイズである他の導体要素または半導体要素がまた、一部の場合において使用され得る。他の導体要素または半導体要素は、例えば、主族および金属原子ベースのワイヤ状のシリコン、遷移金属を含むワイヤ、砒化ガリウム、窒化ガリウム、リン化インジウム、ゲルマニウム、セレン化カドミウムなどのような無機構造である。これらのナノスケールワイヤおよび他のナノスケールワイヤの多様なバラエティが、不確実な実験をすることなく、例として使用される特定のナノスケールワイヤを含む、本明細書に記載の技術と同様の方法で、電子デバイスに有用なパターンを表面に生成し得るか、または適用し得る。一部の場合において、長さが、約1マイクロメートルを下回る、約3マイクロメートルを下回る、約5マイクロメートルを下回る、または約10マイクロメートルを下回る、または約20マイクロメートルを下回るサイズを有するナノスケールワイヤが形成され得、かつ厚み(高さおよび幅)が、一部の場合において、約100nmを下回り、約80nmを下回り、約60nmを下回り、約40nmを下回り、約20nmを下回り、約10nmを下回り、または約5nmを下回り得る。ナノスケールのワイヤは、約2:1を上回る、約3:1を上回る、約4:1を上回る、約5:1を上回る、約10:1を上回る、約25:1を上回る、約50:1を上回る、約75:1を上回る、約100:1を上回る、約150:1を上回る、約250:1を上回る、約500:1を上回る、約750:1を上回る、または約1000:1以上の縦横比(長さ対厚さ)を有し得る。
【0080】
(例えば、シリコンおよび/または別の半導体材料を含むような)「ナノワイヤ」は、一般的に中空ではないワイヤであり、かつ一部の場合において細長いナノスケールのワイヤであり得る。好ましくは、(本明細書において「NW」と省略される)ナノワイヤは、細長い半導体、すなわち、ナノスケール半導体である。「ナノチューブではないナノワイヤ」は、ナノチューブではない任意のナノワイヤである。本発明の実施形態の1セットにおいて、改変されていない面を有する、ナノチューブではないナノワイヤが、本明細書に記載される本発明の任意の配置に使用され得、本明細書では、ナノワイヤまたはナノチューブが使用され得る。
【0081】
本明細書において使用されるように、(例えば、カーボンナノチューブのような)「ナノチューブ」は、中空であるか、中空のコアを有するナノスケールのワイヤであり、当業者には公知のナノチューブを含む。「ナノチューブ」は、本明細書において「NT」と省略される。ナノチューブは、本発明において使用される小さいワイヤの一例として使用され、特定の実施形態において、本発明のデバイスは、ナノチューブと同等の大きさのワイヤを含む。
【0082】
本明細書において使用されるように、(例えば、半導体またはその一部分のような)「細長い」製品は、製品の長手方向の軸に沿った任意の位置において、最大幅に対する製品の長さの比率が2:1を上回る製品である。
【0083】
本明細書において使用される製品の「幅」は、製品の外周のある位置から中央を通って製品の外周の別の位置までの直線の距離である。本明細書において使用されるように、製品の長手方向の軸に沿った位置における「幅」または「断面のサイズ」は、製品の断面の中央を通過して、断面の外周の2つの位置に接続する直線の距離である。製品の長手方向の軸に沿った位置における「断面」は、製品が交差し、かつ長手方向の軸に対して直交する位置における平面である。製品の「長手方向の軸」は、製品の最大のサイズ方向に沿った軸である。同様に、製品の「長手方向の部分」は、ゼロを上回り、かつ製品の長さを下回るか、または等しい任意の長さを有し得る製品の長手方向の軸に沿った、製品の一部分である。さらに、細長い製品の「長さ」は、製品の端から端までの長手方向の軸に沿った距離である。
【0084】
本明細書において使用されるように、「円柱状」の製品は、外側が円形状に形成された製品であるが、製品の内側に関していかなる特性も定義せず、または反映しない。言い換えると、円柱状の製品は、内側が中空であり得ないか、または中空であり得るかなどである。概して、円柱状の製品の断面は、円形状または概ね円形状であるように見えるが、6角形状のような、断面の他の形状が、また考えられる。断面は、正方形状、長方形状、または楕円状を含むが、それらには限定されない任意の形状を有し得る。規則的または不規則的な形状がまた含まれる。
【0085】
本明細書において使用されるように、製品(例えば、ナノスケールのワイヤ)の「アレイ」は、例えば、並べられた一連のナノスケールワイヤのような複数の製品を含み、複数の製品は、互いに接触し得るか、または接触し得ない。本明細書において使用されるように、「交差アレイ」または「クロスバーのアレイ」は、製品の少なくとも1つが、製品の別のものか、信号ノード(例えば電極)かのいずれかと接触するアレイである。
【0086】
本発明に従って使用されるような多くのナノスケールのワイヤは、単独のナノスケールのワイヤである。本明細書において使用されるように、「単独のナノスケールのワイヤ」は、別のナノスケールのワイヤと接触しないナノスケールのワイヤを意味する(しかし例えば、クロスバーのアレイおいてのように、単独のナノスケールのワイヤとの間で所望され得るタイプの接触を除外しない)。例えば、「単独」または「自立」製品は、例えば、別のナノスケールのワイヤのような別の製品に、決して装着され得ないか、または自立製品は溶液の中に存在し得るかである。このことは、(例えば、Thessらによる「Crystalline Ropes of Metallic Carbon Nanotubes」Science、273、1996年、483〜486を参照すると)約2nm〜約50nm以上の直径を有し、かつ多数の単独ナノチューブを含むロープとして形成される材料を生成するレーザー蒸発技術によって、主に生成されるナノチューブとは対照的である。このことはまた、インサイチュで化学的または物理的に、変化されるのみによる周囲の材料とは異なる製品の伝導部分とは対照的である。すなわち均一の製品の一部分は、選択的なドーピング、エッチングなどによる周囲の材料とは異なるように形成される。「単独」または「自立」製品は、単独の製品として、(その必要はないが)形成された場所から除去され得、異なる位置に移送され得、本明細書において記載され、かつ本開示を読んだ当業者によって予期され得るコンポーネントのように、機能デバイスを形成するための異なるコンポーネントと組み合され得るものである。
【0087】
一部の実施形態において、ナノスケールのワイヤの少なくとも一部分は、過度にドーピングされた半導体であり得る。本明細書において使用されるように、「過度にドーピングされた」製品(例えば、製品、または製品の一部分あるいは製品の一領域)は、ドーパントが、例えば表面または外側のみにおいて、原子スケールで結晶格子の特定の領域のみと組合される製品とは対照的に、ドーパントが製品の結晶格子にわたって実質的に組み合わされる製品である。例えば、カーボンナノチューブのような一部の製品は、一般的に、ベース材料が生成された後にドーピングされ、ドーパントは、結晶格子の表面または外側から結晶格子の内側に一定の距離だけ伸びる。「過度にドーピングされた」は、半導体におけるドーピングの濃度または量を定義せず、または反映せず、あるいは必ずしも、ドーピングが均一であることを示さないことが、理解されるべきである。特に、一部の実施形態において、過度にドーピングされた半導体は、2つ以上の過度にドーピングされた領域を含み得る。したがって、ナノスケールのワイヤを記載するために本明細書において使用されるように、「ドーピングされた」は過度にドーピングされたナノスケールのワイヤを言い、したがって「ドーピングされたナノスケールの(またはナノスケール)ワイヤ」は、過度にドーピングされたナノスケールのワイヤである。「濃密にドーピングされた」および「軽くドーピングされた」は、その意味が当業者によって明確に理解される用語である。一部の場合において、1つ以上の領域が単一の原子の単層膜(「デルタドーピング」)を含み得る。特定の場合において、(例えば、単層膜の中の原子の一部が、存在しない場合に)領域は、単一の単層膜の厚みを下回り得る。特定の例として、領域が、ナノスケールワイヤの中の層状の構造に配置され得、領域の1つ以上が、デルタドーピングされ得るか、または部分的にデルタドーピングされ得る。
【0088】
本明細書において使用されるように、用語「族」は、周期表を参照して、当業者によって理解され得るような通常の定義が与えられる。例えば、II族の元素は、Zn、Cd、およびHgのようなII族の遷移元素だけでなく、MgおよびCaを含む。同様に、III族の元素は、B、Al、Ga、InおよびTlを含み、IV族の元素は、C、Si、Ge、Sn、およびPbを含み、V族の元素は、N、P、As、Sb、およびBiを含み、VI族の元素は、O、S、Se、Te、およびPoを含む。各族からの1つよりも多い元素を含む化合がまた考えられる。例えば、II−VI族化合物は、少なくとも1つのII族の元素と少なくとも1つのVI族の元素とを含み得る。例えば、ZnS、ZnSe、ZnSSe、ZnCdS、CdS、またはCdSeである。同様に、III−V族化合物は、少なくとも1つのIII族の元素と少なくとも1つのV族の元素とを含み得る。例えば、GaAs、GaP、GaAsP、InAs、InP、AlGaAs、またはInAsPである。他のドーパントがまた、これらの材料またはこれらの組み合わせに含まれ得る。例えば、Fe、Co、Te、Auなどのような遷移元素である。
【0089】
本明細書において使用されるように、「半導体」は、当該分野における通常の意味である。すなわち、半導体特性または半金属特性(すなわち、金属と非金属との間の特性)を有する元素である。半導体の例としては、シリコンである。他の限定ではない例が、ガリウム、ゲルマニウム、ダイヤモンド(炭素)、スズ、セレニウム、テルリウム、ホウ素、またはリンのような元素半導体を含む。半導体は、ドーピングされ得ないか、または(例えば、p型またはn型に)ドーピングされ得る。
【0090】
本明細書において使用されるように、「単一の結晶」アイテム(例えば半導体)は、アイテムにわたり、共有結合、イオン結合、またはそれらの組み合わせを有するアイテムである。そのような単一の結晶アイテムは、結晶内の欠陥を含み得るが、イオン結合または共有結合されないが、単に互いに近接している1つ以上の結晶を含むアイテムと区別される。
【0091】
以下の米国特許仮出願および一般特許出願文書が、本明細書においてあらゆる目的で、そのまま参照として援用される:「Nanoscale Wire Based Data Storage」と題される米国特許出願第60/633,733号(2004年12月6日出願)、「Molecular Wire−Based Devices and Methods of Their Manufacture」と題される米国特許出願第60/142,216号(1999年7月2日出願)、「Semiconductor Nanowires」と題される米国特許出願第60/226,835号(2000年8月22日出願)、「Nanoscopic Wire−Based Devices and Arrays」と題される米国特許出願第10/033,369号(2001年10月24日出願)および米国特許出願公開第2002/0130353号(2002年9月19日公開)、「Nanowire and Nanotube Nanosensors」と題される米国特許出願第60/254,745号(2000年12月11日出願)、「Nanowire and Nanotube Nanosensors」と題される米国特許出願第60/292,035号(2001年5月18日出願)、「Semiconductor Nanowires」と題される米国特許出願第60/292,121号(2001年5月18日出願)、「Nanowire Electronic Devices Including Memory and Switching Devices」と題される米国特許出願第60/292,045号(2001年5月18日出願)、「Nanowire Devices Including Emissive Elements and Sensors」と題される米国特許出願第60/291,896号(2001年5月18日出願)、「Doped Elongated Semiconductors,Growing Such Semiconductors,Devices Including Such Semiconductors,and Fabricating Such Devices」と題される米国特許出願第09/935,776号(2001年8月22日出願)および米国特許出願公開第2002/0130311号(2002年9月19日公開)、「Nanosensors」と題される米国特許出願第10/020,004号(2001年12月11日出願)および米国特許出願公開第2002/0117659号(2002年8月29日公開)、「Transistors,Diodes,Logic Gates and Other Devices Assembled from Nanowire Building Blocks」と題される米国特許出願第60/348,313号(2001年11月9日出願)、「Nanowire Devices Including Emissive Elements and Sensors」と題される米国特許出願第60/354,642号(2002年2月6日出願)、「Nanoscale Wires and Related Devices」と題される米国特許出願第10/152,490号(2002年5月20日出願)、「Nanoscale Wires and Related Devices」と題される米国特許出願第10/196,337号(2002年7月16日出願)および米国特許出願公開第2003/0089899号(2003年5月15日公開)、「Nanowire Coherent Optical Component」と題される米国特許出願第60/397,121号(2002年7月19日出願)、「Nanowire Coherent Optical Components」と題される米国特許出願第10/624、135号(2003年7月21日出願)、「Nanoscale Arrays and Related Devices」と題される米国特許出願第60/524,301号(2003年11月20日出願)、「Nanowire Coherent Optical Component」と題される米国特許出願第60/397,121号(2003年12月11日出願)、「Nanostructures Containing Metal−Semiconductor Compounds」と題される米国特許出願第60/544,800号(2004年2月13日出願)、「Array−Based Architecture for Molecular Electronics」と題される米国特許出願第10/347,121号(2003年1月17日出願)、「Stochastic Assembly of Sublithographic Nanoscale Interfaces」と題される米国特許出願第10/627,405号(2003年7月24日出願)、「Sublithographic Nanoscale Memory Architecture」と題される米国特許出願第10/627,406号(2003年7月24日出願)、「Nanoscale Arrays and Related Devices」と題される米国特許出願第60/524,301号(2003年11月20日出願)、「Robust Nanostructures」と題される米国特許出願第60/551,634号(2004年3月8日出願)および「Nanoscale Arrays,Robust Nanostructures,and Related Devices」と題される特許出願(2004年11月22日出願)。以下の国際特許公開が、本明細書においてあらゆる目的で、そのまま参照として援用される:「Nanoscopic Wire−Based Devices,Arrays,and Methods of Their Manufacture」と題される国際出願第PCT/US00/18138号(2000年6月30日出願)および国際公開第01/03208号(2001年1月11日公開)、「Doped Elogated Semiconductors,Growing Such Semiconductors,Devices Including Such Semiconductors,and Fabricating Such Devices」と題される国際出願第PCT/US01/26298号(2001年8月22日出願)および国際公開第02/17362号(2002年2月28日公開)、「Nanosensors」と題される国際出願第PCT/US01/48230号(2001年12月11日出願)および国際公開第02/48701号(2002年6月20日公開)、「Nanoscale Wires and Related Devices」と題される国際出願第PCT/US02/16133号(2002年5月20日出願)および国際公開第03/005450(2003年1月16日公開)。
【0092】
以下の実施例は、本発明の特定の実施形態を記述することを意図したものであり、本発明の全範囲を例示するものではない。
【実施例】
【0093】
(実施例1)
この例は、本発明の実施形態に従って、半導体/誘電性の酸化物/強電性酸化物のコア/シェル/シェルナノスケールワイヤ構造、特に、p−Si/ZrO/BaTiOコア/シェル/シェルナノワイヤの合成を示す(図1A)。この例において、シェルが、ALD(原子層堆積)技術を使用して、製造されたが、他の技術、例えば溶液ベースのアプローチがまた、使用され得る。
【0094】
合成は、周知のVLS生成処理において、金コロイドを触媒として、シアンを反応体として、かつジボランをドーパントとして使用して、p型のシリコンのナノスケールワイヤの化学気相堆積生成から始まる。生成の後に、生成ウエハは、原子層堆積反応体に直接的に移送された。ZrOの高い誘電率Kの酸化物が、ZrClをZr源として、かつ水蒸気を酸素源として使用することによって、p−Si/ZrOコア/シェルナノスケールワイヤを形成するために、Siナノスケールワイヤ上に堆積された。ZrOは高い誘電率Kの酸化物として機能し得、高い誘電率Kの酸化物は、Siチャネルとトランジスタの金属ゲートとの間に、より強い電界結合を提供することによって、Siナノスケールワイヤの電界効果トランジスタの性能を高め得る。ZrOはまた、BaTiOからSiに向かう合成拡散を防止するための拡散バリアとして有効であり得る。ZrOはまた、BaTiOシェルに格納されるデータの劣化/喪失の速度を低減させることによって、より長い保持期間(分極時間としてまた公知)を達成することを助ける。一部の場合において、ZrOは、化学的にエッチングされ、そのことが、Siナノスケールワイヤのコアを用いて、オーム接触を形成することを可能にし得る。しかしながら、他の実施形態において、例えば、Alおよび/またはHfOのような他の誘電性の酸化物がまた使用され得、一部の場合において、例えば、ZrOおよびAl、ZrOおよびHfOなどのような1つよりも多い誘電性の酸化材料が使用され得る。
【0095】
Siナノスケールワイヤのコア上に約2nm〜約3nmのZrOを堆積させた後で、最終的なSi/ZrO/BaTiOコア/シェル/シェルナノスケールワイヤを形成するために、Si/ZrOコア/シェルナノスケールワイヤ上に、BaTiOの堆積を可能にするために、前駆材料が変化させられる。この例において使用される前駆材料は、バリウム源としてバリウムビス(ペンタメチルシクロペンタジエニル)、チタン源としてチタンテトライソプロポキシド、および酸素源として水蒸気であった。
【0096】
これらの技術を使用して生成されるナノスケールワイヤの例が、図9に示される。図9Aは、いくつかのSi/ZrO/BaTiOナノスケールワイヤの低解像度の透過型電子顕微鏡(TEM)イメージである。このイメージにおいて、Siコアの厚みは約20nmであることが分かり、ZrOシェルの厚みは約2.5nmであることが分かり、かつBaTiOの厚みは約15nmであることが分かる。より高い解像度のTEMイメージが、図9Bに示される。この図において、白い破線は、BaTiO/ZrOの界面(左)およびZrO/Siの界面(右)を示す。図9Bに示される格子解像イメージの2次元のフーリエ変換から、[010]において晶帯軸を有する正方晶位相のBaTiOが、(010)方向に沿って生成した(図9C)。さらに、[110]において晶帯軸を有する正方晶位相のZrOが、(112)方向に沿って生成し(図9D)、[111]において晶帯軸を有する立体位相Siが、(110)方向に沿って生成した(図9E)。
【0097】
化合の後で、コア/シェル/シェルナノスケールワイヤが、元素マッピングによって特徴付けられた。図1Cは、コア/シェル/シェルワイヤの走査型透過電子顕微鏡のイメージを表し、図1Bは、(横方向に)ワイヤ全体にわたるBa/Ti、Zr、およびSiの元素合成の折れ線グラフを示す。追加的な根拠が、元素マッピングの測定から獲得され、図1D〜図1Fに示した。Siがコアに存在し、(図1D)、ZrOが内側のシェル(図1E)に存在し、かつBaTiOが外側のシェル(図1F)に存在した。
【0098】
静電力顕微鏡が、コア/シェル/シェルワイヤの強電性の性質を特徴付けるために使用された。これらの実験において、伝導性の原子力顕微鏡のチップが、Si/ZrO/BaTiOナノスケールワイヤのBaTiOシェル上に局所的な電界を適用するために使用され、同時に、ソースおよびドレインからSiナノスケールワイヤをアースするために使用された。図2において、Siナノスケールワイヤのコンダクタンスが、連続して測定された:(正の電圧を使用して)ワイヤを分極する前(A)、(正の電圧を使用して)ワイヤを分極した後(B)、ワイヤを分極する時(C)、(負の電圧を使用して)ワイヤを分極した後(D)、脱分極(E)。これらの例は、正の電圧を使用して、ワイヤを分極した後で、コンダクタンスが約10−7Sから約10−12Sに低下したことを示した。分極は、ワイヤを自然に分極すること、および/または分極の方向を変えるために負の電圧を適用することのいずれかによって、除去され得た。その結果として、コンダクタンスが、最初の値に戻され得るか、またはより高い値にいたらされ得る。
【0099】
これらのSi/ZrO/BaTiOコア/シェル/シェルナノスケールワイヤに基づいて、メモリデバイスを示すために、MFIS(金属ゲート/強電性の酸化物/絶縁体/半導体)プレーナーデバイスと同様な技術を使用して、BaTiOシェルおよびZrOシェルを化学的にエッチングし、BaTiOシェル上に金属のトップゲートを追加することによって、Siコア上でソース−ドレイン金属接触を用いて、FET型のデバイスが製造される。移送データ(図3A)は、ソース−ドレイン接触がオーム接触的であり、適用されたトップゲート電圧が特定の閾値を超過した後で、ソース−ドレイン電流が切断され得たことを示した。トップゲート電圧に対するコンダクタンスの更なる測定(図3B)が、かなりのヒステリシスを示し、そのヒステリシスにおいて、オフ状態(すなわち、低いコンダクタンス)でナノスケールワイヤを脱分極するために必要である+5Vを上回るトップゲート電圧を使用して、BaTiOシェルに分極を書込み得る。読取の間に、トランジスタのコンダクタンスが高いことが分かった場合、これは、ナノスケールワイヤに(例えば、「0」であると定義され得る)分極状態が書込まれていないことを意味する。しかしながら、トランジスタのコンダクタンスが低いが、(分極を除去するか、または変化させるために充分な大きさではない)小さい負のトップゲート電圧のパルスを適用することによって、増加させられ得る場合、これは、ナノスケールワイヤに(例えば、「1」であるとして定義され得る)分極が書込まれていることを意味し得る。
【0100】
一部の場合において、これらのナノスケールワイヤが、トランジスタごとに複数のビットデータを格納するために使用され得る。この特徴を示すために、3つの金属のトップゲート(A、B、およびC)が、Si/ZrO/BaTiOナノスケールワイヤ上に製造された(図3C)。まず、ナノスケールワイヤが、Cのみを使用して分極され、ナノスケールワイヤに格納されるデータは「001」であった。このデータを読取るために、負の電圧のパルスが、3つのトップゲートに連続して適用された。図3Dは、電圧がゲートCに適用されるときにのみ、コンダクタンスを増加させる応答があり、ゲートCにおいて「0」よりも「1」を示すことを示す。同様に、ゲートAおよびゲートBにまた、データを書込み得る。このデータを読取るために、負の電圧のパルスが、3つのトップゲートに連続して適用され得る。ゲートA、ゲートB、およびゲートCの間に、クロストークは認められなかったことに、留意するべきである。図3Eにおいて、電圧のパルスが、複数のゲートに同時に適用されたときにのみ、コンダクタンスの増加が認められた。しかしながら、負の電圧のパルスが、ゲートAおよびゲートBに、同時に適用されるまで、コンダクタンスを増加させる応答を見ることができ(図3e)、したがって、ゲートA、ゲートBおよびゲートCの間に認められるクロストークは、存在しなかった。これらの結果は、図3Fにまとめられている。さらに、ナノスケールワイヤの中にデータを、かなりの期間にわたり保持することが認められた。図3Gにおいて、ナノスケールワイヤが分極され、低いコンダクタンスを用いて、ワイヤが「切断」された後に、コンダクタンスの劣化が明確に増加することは、検知されなかった。
【0101】
追加的なデータが、図10Aに見ることができる。図10Aは、トップゲート電圧が−6V、−4V、−2V、0V、2V、4V、および6Vにおいて測定された、Si/ZrO/BaTiOナノスケールワイヤの移送結果を示す。挿入図は、このデバイスのAFMイメージである。図10Bは、トップゲート電圧に対するコンダクタンスのヒステリシスループを示すグラフである。このグラフは、トップゲート電圧0Vにおける2つの状態を示す。図10Cは、別のSi/ZrO/BaTiOナノスケールワイヤを使用した、メモリテストのためのパルス周期の書込/消去の結果を示す。ワイヤへの書込みは、100nsのパルスを有する電圧5Vを使用して、行なわれた。コンダクタンスの変化をモニタリングすること(読取ること)は、150マイクロジーメンス(μS)において行なわれ、消去は、100nsのパルスを有する電圧−5Vにおいて行なわれ、別の150マイクロジーメンス(μS)において、コンダクタンスの変化をモニタリングすること(読取ること)が続く。挿入図は、100nsのパルスの形状を示す。図10Dは、書込/消去パルスの結果として、コンダクタンスの変化を示し、Si/ZrO/BaTiOナノスケールワイヤによって形成されたメモリが、市販のUSB2フラッシュメモリドライブの速度よりも速い、少なくとも100nsの速度で動作され得ることを示す。100nsは10Mb/sに対応する。50nS(20Mb/s)のような速い速度がまた、他の実験において認められた(データは示されていない)。図10Eのグラフは、1週間を超える期間にわたるメモリデバイスのデータ保持テストである。コンダクタンスの顕著な変化は認められなかった。図10Fは、上記のものと同様の技術を使用して製造された80nmのSi/ZrO/BaTiOナノスケールワイヤ(30nmのコア+25nmのシェル)の静電力顕微鏡(EFM)のイメージであり、分極とコンダクタンスとの間の相関関係を示す。左のイメージは、BaTiOシェルにおいていかなる分極も示さないデバイスを示し、コンダクタンスに関して、通常、「オン」状態を示す。中央のイメージは、デバイスを「切断」するために、シェルに分極を書込むために、原子間力顕微鏡AFMチップ上に正の電圧を使用するデバイスを示す。右のイメージは、デバイスを再び「起動」するために、シェルに分極を書込むために、原子間力顕微鏡AFMチップ上に負の電圧を使用するデバイスを示す。
【0102】
強電性の状態が、1.2nmのドメインの厚みを維持し得るので、ナノスケールワイヤの濃密なアレイがまた考えられる。一部の場合において、例えば、各出願が本明細書においてそのまま参照として援用される、Lieberらによる「Nanostructures Containing Metal Semiconductor Compounds」と題される米国特許仮出願第60/544,800号(2004年2月13日出願)またはLieberらによる「Nanostructures Containing Metal Semiconductor Compounds」と題される国際特許出願第PCT/US2005/004459号(2005年2月14日出願)において考察されるようなNiSiナノワイヤのような他のナノワイヤが、データを格納するために高密度を達成するために、Si/ZrO/BaTiOナノスケールワイヤと交差され得る。
【0103】
(実施例2)
この実施例は、原子層堆積(ALD)によって、シリコン−機能性酸化物のコア−シェルナノワイヤのヘテロ構造を製造することを示し、異なる反応体に対するパルスおよびパージの周期を変化させることによって、周期的自己制御式表面応答を介して、酸化物を含む様々な材料の絶縁保護コーティングが、シリコンナノワイヤ上において達成された。コーティングの厚みは、堆積周期の数によって、原子スケールにまで制御され得、したがって、本技術は、不純物のない界面を有する複合的なヘテロ構造を製造することに適切であり得る。
【0104】
合成された構造の例の1つは、シリコン(Si)−酸化ジルコニウム(ZrO)−チタン酸バリウム(BaTiO)半導体−誘電性酸化物−強電性酸化物コア−シェル−シェルナノワイヤのへテロ構造(図12)であった。図12Aは、p型のシリコンナノワイヤを覆う機能性酸化物シェルの堆積を示す。合成は、化学気相堆積によるp型のシリコンナノワイヤの生成から開始し、ZrOシェルおよびBaTiOシェルの気相原子層堆積が続いた。気相原子層堆積は、ZrOに対して0.03nm cycle−1(図12Aの下側の線)およびBaTiOに対して0.05nm cycle−1(図12Aの上側の線)の充分に制御された堆積比率を有していた。
【0105】
(カリフォルニア州ReddingのTed Pella,Inc.の)単分散金ナノクラスターを触媒として、シラン(SiH)を気相反応体として、ジボラン(B)をドーパント前駆材料として、使用する化学気相堆積を介して、P型のSiナノワイヤが合成された。合成に続き、同一の直径の自立Siナノワイヤを有する成長基板が、ASM微量化学F120原子層堆積システムに装着され、次にZrOが堆積し、BaTiOが堆積した。塩化ジルコニウム(ZrCl)がZrOの前駆材料として使用された。バリウムビス(ペンタメチルシクロペンタジエニル)(Ba(CMe)およびチタンテトライソプロポキシド(Ti(O−i−Pr))が、BaTiOの前駆材料として使用された。いずれの場合においても、水蒸気(HO)が酸素源として使用された。堆積の後で、基板は、30秒間、チューブファーネスにおいて、800℃で焼成された。焼成は、450Torrの圧力で200sccm(1分ごとの標準立法センチメートル)のフロー比率を有する酸素によって行なわれた。
【0106】
透過型電子顕微鏡(TEM)は、最大で数10マイクロメートルの概ね同一な直径および長さを有するナノワイヤを示すように調整されたサンプルの例(図12B)である。例えば、図12Bにおいて、コア−シェルナノワイヤのヘテロ構造は、平均して約60nmの直径(Siコアが25nm、ZrOシェルが2.5nmおよびBaTiOシェルが15nm)を有する。スケールバーは200nmである。
【0107】
走査型TEM(STEM)イメージ(図12F)だけでなく、TEMイメージ(図12B、図12C、および図12D)において認められる正反対のコントラストが、コア−シェル構造を示し得る。図12Cは、一般的なコア−シェルナノワイヤの拡大率の低いTEM投影図である。破線に囲まれた正方形は、図12Dに示されるTEMイメージの図を示す。図12Cのスケールバーは10nmである。図12Dは、ナノワイヤのヘテロ構造の多結晶シェルのHRTEM(高解像度透過型電子顕微鏡)の投影図を示し、白い破線は、概ね多結晶ドメインの境界を示し、多結晶ドメインの境界は、シェルの選択エリア2DFTおよびシェルの逆2DFTによって決定される。スケールバーは10nmである。ナノワイヤの端の高解像度投影図(図12D)が、複数のドメインを有する多結晶BaTiOシェルを示した。ドメインの境界(図12Dの白い破線)は、TEMイメージ(図12J〜図12M)の選択エリア2次元的フーリエ変換(2DFT)およびTEMイメージ(図12J〜図12M)の逆フーリエ変換によって概ね特定され得る。図12Jは、図12Dにおけるドメイン1の2DTFであり、ドメイン1は晶帯軸(010)に沿って並んだ。図12Cは、図12Dにおけるドメイン2の2DTFであり、ドメイン2は、晶帯軸(011)に沿って並んだ。図12Dは、ドメイン3の2DTFであり、ドメイン3は晶帯軸(243)に沿って並んだ。図12Eは、ドメイン4の2DTFであり、ドメイン4が晶帯軸(001)に沿って並んだ。さらに、図13Aは、晶帯軸(010)を有するBaTiO領域の2DFTを示し、図13Bは、晶帯軸(110)を有するZrO領域の2DFTを示し、図13Dは、晶帯軸(111)を有するSi領域の2DFTを示す。
【0108】
高解像度TEMによるコア−シェルナノワイヤのヘテロ構造のミクロトーム断面(図12E)のさらに詳細な調査が、製造が、BaTiO(左)シェルとZrO(中央)シェルとBaTiOの晶帯軸、ZrOの晶帯軸を有するSi(右)コア領域との間に、界面を突然生み出したことを示した。例えば、図12Eは、TEMイメージの2DTFからのミクロトームのコア−シェルナノワイヤのヘテロ構造の断面のHRTEMイメージであり、白い破線は、多結晶BaTiO(左)領域、ZrO(中央)領域、およびSi(右)領域の間の界面を示し、各領域はそれぞれ、BaTiO晶帯軸(010)、ZrO晶帯軸(110)、およびSi晶帯軸(111)を有する。挿入図は、格子解像されたイメージと一貫性を示す晶帯軸に沿った、BaTiO(左)領域、ZrO(中央)領域、およびSi(右)領域の結晶構造シミュレーションを示す。図12Eのスケールバーは、2nmである。
【0109】
晶帯軸はさらに、結晶構造シミュレーション(図12Eの挿入図)と格子解像イメージとの間の一貫性によって確認された。比較的に低い温度で結晶化するZrOは、強電性の酸化物と半導体との間の界面を最適化するための焼成の後に、拡散バリアとして働いた。さらに、サンプル上で使用されるエネルギー分散X線分光器(EDX)が、元素の空間的な配置を確認し、Siが、コア(図12G)、Zrが、内側のシェル(図12H)、BaおよびTiが、外側のシェルに(図12I)に配置されたことを示す。図12F〜図12Iは、STEM(走査型透過電子顕微鏡)によって実施された、コア−シェルナノワイヤのEDX元素マッピングである。図12Fは、〜37nmのSiナノワイヤを、〜2.5nmのZrOシェルおよび〜40nmのBaTiOシェルを有するコアとして使用して準備された、〜122nmのコア−シェルナノワイヤのへテロ構造のSTEMイメージである。直径がより大きいコアとより厚いシェルが、EDX特徴を表す目的で使用された。これらの図において、Siはコアに配置され(図12D)、Zrは内側のシェルに配置され(図12E)、かつTiは外側のシェルに配置された(図12F)。図12F〜図12Iのスケールバーはそれぞれ、50nmである。
【0110】
(実施例3)
この実施例は、不純物のない界面を有する、はっきりした(well−defined)半導体−機能性酸化物コア−シェルナノワイヤのヘテロ構造の合成を示す。この例において、Si/ZrO/BaTiOコア−シェルナノワイヤのヘテロ構造に基づいて、電界効果トランジスタ(FET)デバイスが準備された。デバイスを形成するために、ソース−ドレイン領域における酸化物が、フッ化水素(HF)酸によってエッチングされ、次に、p型Siコア上に金属接触が堆積した。ニッケルのトップゲートが、BaTiOシェルの頂上部にソース−ドレイン接触の間に製造された(図14Aの挿入図は、SEMイメージが、デバイスの形状を示し、かつソース−ドレイン接触は、p型Siナノワイヤのコア上の分離およびチャネルの中央においてBaTiOシェル頂上部に幅800nmのトップゲートを有する。)挿入図のスケールバーは2マイクロメーターである。全直径が〜60nm(Siコアが25nm、ZrOシェルが2.5nm、およびBaTiOシェルが15nm)であるコア−シェルナノワイヤから獲得される異なるゲート電圧(Vgs)における電流(ISD)対ソース−ドレイン電圧(VSD)の移送結果のデータが、予期されたデプレションp型FETの動作を示した。図14Aは、(最低で−4Vから最大で+6V、2V間隔の)異なるトップゲート電圧において、60nmのコア−シェルナノワイヤのヘテロ構造トランジスタに関する例示的な特徴を示す。
【0111】
ゲート電圧に対するソース−ドレインのコンダクタンスをさらに測定すると、−1.5Vのバイアス電圧がゲートスイープにおいてヒステリシスループを示した(図4B)。ヒステリシスループにおいて、2つの双安定状態が、約0Vのゲート電圧において認められた。1つは高い伝導率における「オン」状態、もう1つは低い伝導率における「オフ」状態である。「オン」から「オフ」へのスイッチングは、+5Vの電圧において発生し、保存処理が−3Vの電圧において発生した。
【0112】
ヒステリシスループの発端は強電性のBaTiOにおける分極のスイッチングであったことを示すために、静電力顕微鏡(EFM)測定が、トップゲートのないFETデバイスにおいて実施された(図14C)。図14Cにおいて、トップゲートのないFETデバイスにおいて実施されたEFM測定は、強電性の分極が、伝導性AFMチップに適用されるゲート電圧によって、BaTiOシェル上に生成されたことを示した。AFMチップは、分極の方向を「反転させる」ために充分な大きさの反対のゲート電圧が適用されるまで存在した。スケールバーは2マイクロメートルである。
【0113】
EFM測定において、伝導性AFMチップ(Pt/Irでコートされたシリコン)が、金属のトップゲートを交換するために、ローカルゲートとして使用された。デバイスは、アースされ、5V間隔で、−25Vから+25Vそして−25Vに戻る分極を書込むために、チップ電圧においてスキャンされた。チップは、書込の間に、位相特性を上回る6nmの高さで一定に保たれた。分極状態のEMFイメージングのために、デバイスはまたアースされ、チップは、+2Vの電圧において、位相特性を上回る30nmの高さで一定に保たれた。BaTiOシェルとチップとの間の静電的相互作用は、チップカンチレバーの共鳴周波数の変化によって感知された。各データポイントにおける書込の後、デバイスはコンダクタンスの変化をモニターするために、−1Vの電圧でバイアスされた。
【0114】
これらの結果は、強電性の分極が、伝導性原子間力顕微鏡(AFM)チップ上に適用されるゲート電圧によって、BaTiOシェルにおいて局所的に生成されたことを示し、AFMチップは、分極の方向を反転させるために、充分な大きさの反対のゲート電圧が適用されるまで保持された。これらの実験において、通常、大きいコンダクタンスにおいて、「オン」であるp型のFETデバイスを「切断」するために、正のゲート電圧が使用されたので、0Vのゲート電圧において、ゲートスイープにおける双安定状態に対応する2つの分極状態が、高いコンダクタンスを有する「オン」状態に「0」(図14Cの上側の挿入図)および低いコンダクタンスを有する「オフ」状態に「1」(図14Cの下側の挿入図)に任意に割り当てられた。コア−シェルナノワイヤのヘテロ構造のFETは、正のゲート電圧によって生成される強電性の分極状態によって、一旦、「切断」されると、外部の正のゲート電圧を除去した後でさえも、明確な劣化がないままで、数週間にわたり「オフ」状態を保つことが可能であり(下側の点)(図14D)、デバイスの不揮発性を示す。同様に、数週間にわたるFETデバイスのコンダクタンスの変化のモニタリングは、「オン」状態のコンダクタンスの明確な劣化を示さなかった(上側の点)。
【0115】
コア−シェルナノワイヤのヘテロ構造FETデバイスのスイッチング速度および持続期間がまた特徴付けられた(図14E)。これらの特徴は、集積不揮発性メモリのアレイにおけるそのようなナノ構造の使用可能性を決定するために有用であり得る。FETデバイスのスイッチング速度および持続期間を測定するために、Agilent33220A関数および任意の波形発生装置が、トップゲートに接続され、100nsの幅、および+7Vおよび−7Vの振幅(別個に測定すると、実際の出力が、高い周波数において+5Vおよび−5V)を有する動作パルスを書込および消去パルスとして、150マイクロ秒間隔を有する別の方法で与えた。FETデバイスのコンダクタンスが、電流増幅器を介して、同時にモニターされ、全てのフィルタが切断されたときでさえも、電流増幅器は15マイクロ秒の固有の計器応答を与える。持続期間の測定に関して、FETデバイスが、−1Vの電圧において固定バイアスを有するパルスを1時間使用して、「オン」および「オフ」を連続してスイッチされ、そのことが少なくとも10周期のコンダクタンスを与えた。
【0116】
上記のヘテロ構造に基づくFETデバイスは、波形関数発生装置(図14Eの挿入図)によって生成されるパルスを使用して、強電性の分極の書込/消去速度は少なくとも100nsであったことを示し、波形関数発生装置は、FETを「オン」または「オフ」のいずれかにスイッチすることができた。50nsの速いスイッチング速度がまた認められた。
【0117】
10周期の書込および消去の後でさえも、スイッチング動作は、明確な疲労劣化がないままに保持された(図14E)。デバイスにおいて認められた長い持続期間だけでなく、スイッチング速度が、強電性のランダムアクセスメモリのプレーナーデバイスに匹敵し、多くの市販のフラッシュメモリよりも秀でていた。市販のフラッシュメモリは、一般的に、マイクロ秒の時間スケールのスイッチング速度および10周期の持続期間を示す。コンダクタンスのスイッチングデータにおけるノイズレベル(図14E)は、電流増幅器において、全てのノイズフィルタが、より速い器具の応答を達成するために、切断されたという事実によって、主に上昇したことが考えられ、そのことが、計器の読取速度を15マイクロ秒に限定する。実際に、さらに高い読取速度が考えられ得る。強電性の酸化物の固有のスイッチング速度は、ピコ秒の時間スケールであると考えられ、実施例において認められた書込/消去/読取速度は、測定回路におけるRCの遅れによってのみ限定され、デバイス自体における遅れによってではなかった。
【0118】
このことが、図15にさらに詳細に示される。この図において、測定回路における電流の増幅が、読取速度の応答限定を15マイクロ秒に設定するために、見つけられた。図15Aは、関数発生装置によって生成された矩形波(上側の線)と、測定回路における電流増幅器を通じて読取られた信号(下側の線)との間の比較であり、15マイクロ秒の遅れを示す。図15Bは、コア−シェルナノワイヤのヘテロ構造FETメモリデバイスの読取速度の測定が、書込/消去パルスが適用されたあとで、読取応答において、同じ15マイクロ秒の遅れを有するようであることを示し、したがって、読取速度は計器応答によって限定され、コア−シェルナノワイヤのヘテロ構造FETメモリデバイスの応答によって限定されるのではなかった。
【0119】
図14Fおよび図14Gは、100nsの幅、および+7Vおよび−7Vの振幅(別個に測定すると、実際の出力が、高い周波数において+5Vおよび−5V)を有する動作パルスが、FETメモリデバイスを「オフ」および「オン」にスイッチするために、トップゲートに適用され、かつ書込および消去パルスとして、150マイクロ秒の間隔を有する別の方法で使用された。デバイスは、明確な疲労劣化なく、−1Vの固定電圧のソース−ドレインバイアスを使用して、一時間にわたり連続して、「オン」および「オフ」にスイッチされ得、少なくとも10周期の持続期間を示した(図14E)。
【0120】
(実施例4)
この実施例において、強電性の酸化物に基づくFET型メモリデバイスに関して、強電性の酸化物に不可欠な厚みおよびゲートの最小限の幅/ピッチが考察された。第1の課題を述べると、より薄いBaTiOシェルを有するコア−シェルナノワイヤのヘテロ構造が製造された。移送測定(データは示されていない)は、BaTiOシェルの厚みが10nmに減少したときに、強電性の金属酸化物ゲートの界面における双極子によってもたらされた、期待の分極電界効果は、酸化物の強電性の特性を実質的に減少させた。しかしながら、このことは、ひずみペロブスカイト酸化物超格子構造を使用して克服され得、ひずみペロブスカイト酸化物超格子構造は、必要な厚みを単位細胞のレベルにまで低下させ得る。
【0121】
500nmから20nmまでの異なるゲート幅を有する一連のデバイスが製造された(図16)。デバイスは、以下のように異なるゲート幅を用いて準備された。図16Aは500nm、図16Bは200nm,図16Cは50nm、および図16Dは20nm。スケールバーは、図16Aおよび図16Bが500nmであり、かつ図16Cおよび図16Dが250nmである。これらの実験の結果は、スイッチング動作は、幅20nmの金属ゲートを使用したときでさえも保持された(図16D)。オン−オフの比率は、ゲートの幅を低減するにつれ、最大で10の8乗まで増加し(図16Eの左側の矢印)、ゲートからチャネルに流れる電流の漏れが少なくなるという結果であることを示した(図16Eの右側の矢印)。書込/消去電圧のウインドウ(−3V〜+5V)が、これらのデバイスと同様であることが分かり、これらのスイッチング動作の全てが、BaTiOシェルにおける強電性の分極の結果であったことを示す。これらの実験結果はまた、ゲートAにおいて+8Vの正のゲート電圧(中央の線)を使用する書き込み分極は、FETデバイスを切断し(下側の線)、FETデバイスは、−9Vの消去電圧をゲートBに適用しても「オン」には戻らず、2つの隣接するゲート間にクロストークが、実質的に存在しないことを示す。100nmのピッチを有する幅50nmの2つの隣接する金属ゲートの下の2つのドメインの間のクロストークがないので(図16F)、少なくとも15Gbit/cmの統合密度が、達成可能なものとして示された。図16Fの挿入図は、100nmのピッチを有する幅50nmの2つの隣接する金属ゲート(AおよびB)を有するFETデバイスのSEMイメージである。スケールバーは200nmである。
【0122】
(実施例5)
上記の実施例は、異なる強電性の分極が、クロストークのない、ナノワイヤの小さな領域における異なるドメインに存在し得、それらの分極状態は、さらに個々に区別され得る。これらの特徴を有するデバイスが、この実施例において準備された(図17)。
【0123】
特に、1つのFETデバイスを交差する複数のゲートが、トランジスタごとに複数のビットデータを格納するために製造され(図17A)、そのことは、トランジスタごとに1ビットのデータのみが格納され得る従来の構成を発展させるものである。図17Aの挿入図は、複数のゲートを有するFETメモリデバイスのSEMを示す。挿入図のスケールバーは2マイクロメートルである。これらの結果を要約すると、金属ゲートに適用される正のゲート電圧を使用して、異なる分極の組み合わせをランダムに書込み得ることを示した。例えば、FET上の3つのすべてのゲートに+8Vの電圧を適用することが、ゲートの下の別のBaTiOドメインにおいて、分極を書込み得、そのことがデバイスを切断し得、複数のビットデータ(「111」)が格納されることを可能にし得る(図17B、線ABC)。データを読取るために、小さい負のゲート電圧(通常−1V)であって、強電性の分極によってもたらされた電界の部分をスクリーニングし、かつコンダクタンスを増加させるためには充分に大きいが、強電性の分極方向を反転させるためには充分に小さくはない、小さい負のゲート電圧が3つ全てのゲートに適用された。このようにして、最大のコンダクタンスが「オフ」状態から増加するが(図17Bの線ABC)、ミスマッチを有する他の組み合わせと共には増加しない(図17Bの線A、B、C、AB、BCおよびAC)ことが認められ得る。読取の後で、デバイスのコンダクタンスが減少して最初の「オフ」状態に戻り、読取処理は、強電性の酸化物における分極を妨げないようであることを示した。
【0124】
同様のアプローチを使用して、例えば001、110などのような他の組み合わせをメモリのアレイに格納し得、正確に読取り得る。さらに、計算(示されていない)が、トランジスタごとの区別可能なビットデータの数が、完全に正しい読取と1つのミスマッチとの間の読取コンダクタンスの大きさの違いによって決定され得、そのことは、FET性能をさらに最適化することによって拡張され得る。さらに、複数のゲートを有するこのFETデバイスは、複数の入力信号を有する不揮発性のNOR論理回路として考えられ得、任意の入力信号(「1」としてみなされる正のゲート電圧によって形成された分極)は、伝導チャネルを切断し得、出力信号(ソース電圧)が低い(「0」)という結果になり得る。
【0125】
さらに、いくつかのデバイスが、複数のきちんと並べられたナノワイヤに交差する複数のゲートを製造することによって、大容量メモリのアレイおよびNOR論理デバイスのアレイに、これらのコア−シェルナノワイヤのヘテロ構造を統合するように準備された。しかしながら、書込み手順の間に、ゲートに適用される正の電界が、ゲートと交差する全てのナノワイヤに分極を書込み得る。これらの交差部分が独立的に処理可能であることを確実にするために、補償電圧が、書込みの間に適用された。ナノワイヤとゲートとの両方に適用される補償電圧の機能は、他の交差部分において存在することが考えられる分極に対するいかなる余分な書込または妨害を避けるために、強電性の酸化物にわたる比較的に小さい電位の低下を形成することである。
【0126】
例えば、6つのゲート(A、B、C、D、E、F)(図17C、左挿入図)を交差する4つのナノワイヤ(W、W、W、W)からなるメモリのアレイ(図17C、右挿入図)において、ゲートBに+8Vのゲート電圧を適応し、ナノワイヤWをアースすることは、ナノワイヤWとゲートBとの間の交差部分において分極を書込み得、そのことが、図17Cに示されるように、デバイスにおけるナノワイヤWを「切断」し得る。図17Cは、NOR論理回路を有する交差部分のメモリのアレイのプロトタイプのSEMイメージであり、プロトタイプは、6つの交差する金属ゲートを有して垂直方向に並んだ4つのナノワイヤからなる。スケールバーは200nmである。NOR論理回路の測定のために、金属ゲートに適用される電圧が、入力信号として使用された。Vsdは1Vの電圧において持続的にバイアスされた。1メガオーム(MΩ)の抵抗器が、FETソースとアースとの間に直列にリンクされた。抵抗器にわたる電圧の低下が出力信号としてみなされた。
【0127】
図17Cの左の挿入図は、アレイの概略図であり、ナノワイヤおよび金属ゲートに書込電圧および補償電圧を適用する方法が、ゲートBとナノワイヤW、W、Wとの間の交差部分において、余分な分極を書込むことなく、ナノワイヤWとゲートBとの間の交差部分を処理するために使用され得た。書込の後に、デバイスの中のナノワイヤWが「切断」された(すなわち、コンダクタンスの低下)。しかしながら、ナノワイヤW、W、Wの+6Vの電圧およびゲートA、C、D、E、Fの+3Vの電圧が、ゲートBとナノワイヤW、W、Wとの間の交差部分において、余分な分極を書込むことを避けるために適用されるべきである。ゲートA、C、D、E、およびF(+3V)とナノワイヤW、W、W(+6V)との間の−3Vの電位差は、それらの間の交差部分における分極の存在の可能性を消去しないようであった。
【0128】
続いて、ナノワイヤWとゲートEとの間の交差部分における書込みの間に、ナノワイヤWとゲートBとの間の交差部分における分極の存在を妨害することを避けるだけでなく、ゲートEとナノワイヤW、W、Wとの間の交差部分において、余分な分極を書込むことなく、同様の方法がまた採用された(図17Dの挿入図の赤い点)。書込みの後に、デバイスの中のナノワイヤWは「切断」され(図17Dの上側の線、コンダクタンスの低下を示す)、デバイスの中のナノワイヤWに妨害は認められなかった(図17Dの下側の線)。
【0129】
これらの結果は、書込電圧および補償電圧を適用する方法が、有効であり、かつアレイにおける交差部分を独立的に処理することを可能にしたことを示す。さらなる統計的な分析(図17E)は、一部の場合において、書込および消去のための電圧の閾値が、4.62±0.08Vの書込電圧(図17Eの右側の棒)および−3.19±0.06Vの消去電圧(図17Eの左側の棒)である狭い分布を有し得、それにより、デバイスのアレイの均一性および確実性を示した。
【0130】
本発明のいくつかの実施形態が、本明細書において記載され、かつ図示されてきたが、当業者は、本機能を実施し、および/または結果、および/または本明細書に記載された利点の1つ以上を獲得するために、様々な他の方法および/または構造を明確に想像し得、そのような変更および改変のそれぞれは、本発明の範囲内であると考えられる。さらに一般的には、当業者は、本明細書に記載されるパラメータ、サイズ、材料、および構成は例示的であることを意味し、かつ実際のパラメータ、サイズ、材料、および/または構成は、特定の適用または本発明の教示が使用される適用に依存し得ることを明確に理解し得る。当業者は、通常の実験にすぎないものを使用して、本明細書に記載された本発明の特定の実施形態の多くの均等物を認識し得るか、または確認し得る。それゆえに、上記の実施形態が、例のみによって表示され、およびそうではないと明確に記述され、かつ主張されていない限りは、特許請求の範囲およびその均等物の範囲内で、本発明が実施され得ることが理解されるべきである。本発明は、本明細書に記載の個々の特性、システム、製品、材料、キット、および/または方法のそれぞれを意図されている。さらに、そのような特性、システム、製品、材料、キット、および/または方法が互いに一貫しない場合でなければ、2つ以上のそのような特性、システム、製品、材料、キット、および/または方法の任意の組み合わせは、本発明の範囲内に含まれる。
【0131】
本明細書において定義され、かつ使用されるような全ての定義が、辞書の定義、参照として援用される文書における定義、および/または定義された用語の通常の意味を超えて支配することが理解されるべきである。
【0132】
本明細書および特許請求の範囲において使用されるように、不定冠詞「1つ」および「1つの」は、そうではないと明らかに示されている場合でなければ、「少なくとも1つ」を意味することが理解されるべきである。
【0133】
本明細書および特許請求の範囲において使用されるように、成句「および/または」は、要素の「いずれか、または両方」を意味し、要素がそのように結合されることが理解されるべきである。すなわち、一部の場合において、要素が連結して存在し、他の場合において、要素が離接的に存在する。「および/または」を用いてリストされる複数の要素は、同様に構成されるべきである。すなわち、「1つ、またはそれ以上」の要素は、そのように結合される。「および/または」節によって明確に識別可能なそれらの要素と関連があろうが、なかろうが、他の要素は、「および/または」節によって明確に識別される要素以外で、適宜、表示され得る。したがって、限定ではない例として、「備える」のような非制限語句とともに使用されるときに、「Aおよび/またはB」への言及は、一実施形態において、Aのみを参照し得(適宜、B以外の要素を含み)、別の実施形態において、Bのみを参照し得(適宜、A以外の要素を含み)、さらに別の実施形態において、AとBとの両方を参照し得る(適宜、他の要素を含む)などである。
【0134】
本明細書および特許請求の範囲において使用されるように、「または」は、上記で定義されたような「および/または」と同じ意味を有することが理解されるべきである。例えば、リストにあるアイテムを分けるときに、「または」または「および/または」は、包括的なものとして解釈され得る。すなわち、少なくとも1つを包含するが、多くの要素の1つよりも多くのもの、またはリストされた要素の1つよりも多くのものをまた包含し、かつ適宜、リストされていないアイテムを包含する。「1つのみ」または「ちょうど1つ」、または特許請求の範囲において使用されるときに、「〜からなる」のように、そうではないと明確に示された用語のみが、多数の要素、またはリストされた要素のうちのちょうど1つの要素を包含することを参照し得る。概して、本明細書において使用されるように、用語「または」は、「いずれか」、「1つ」、「1つのみ」、または「ちょうど1つ」のような、排他性を有する用語が先行するときに、代替物を排除することを示すとしてのみ解釈され得る(すなわち、「一方またはもう一方であるが、両方ではない」)。特許請求の範囲において使用されるときに、「実質的に〜からなる」は、特許法の分野において使用される通常の意味を有し得る。
【0135】
本明細書および特許請求の範囲において使用されるように、リストの1つ以上の要素に対する参照において、成句「少なくとも1つ」は、要素のリストの中における要素の1つ以上の任意のものから選択された少なくとも1つの要素を意味するが、要素のリストの中に明確にリストされたありとあらゆる要素のうちの少なくとも1つを必ずしも含まず、かつ要素のリストの中の要素の任意の組み合わせを排除しないことが、理解されるべきである。この定義がまた、成句「少なくとも1つ」で言及した、要素のリストの中で明確に識別された要素以外の要素が適宜、表示し得る。したがって、限定ではない例として、「AおよびBのうちの少なくとも1つ」(または同様に、「AまたはBのうちの少なくとも1つ」、または同様に、「Aおよび/またはBのうちの少なくとも1つ」)は、一実施形態において、少なくとも1つのAを参照し、適宜、一つより多くのAを参照するが、Bを示さず(適宜、B以外の要素を含む)、別の実施形態において、少なくとも1つのBを参照し、適宜、一つより多くのBを参照するが、Aを示さず(適宜、A以外の要素を含む)、さらに別の実施形態において、少なくとも1つのAを参照し、適宜、一つより多くのAを参照し、少なくとも1つのBを参照し、適宜、一つより多くのBを参照する(適宜、他の要素を含む)などである。
【0136】
本明細書において主張される、1つ以上のステップまたは行為を含む任意の方法において、そうではないと明らかに示していない場合には、方法のステップまたは行為の順序が列挙される順序に、必ずしも限定されないことがまた理解されるべきである。
【0137】
上記の明細書だけでなく、特許請求の範囲においても同様に、「備える」、「含む」、「保有する」、「有する」、「包含する」、「必要とする」、「保持する」、「〜からなる」などのような移行する句は、非制限語句として理解されるべきである。米国特許・商標局特許審査便覧セクション2111.03に述べられるように、移行句「〜からなる」および「実質的に〜からなる」のみが、制限語句または半制限語句であり得る。
【図面の簡単な説明】
【0138】
【図1A】図1Aは、本発明の実施形態の特定のナノスケールワイヤの様々な物理的特性を示す。
【図1B】図1Bは、本発明の実施形態の特定のナノスケールワイヤの様々な物理的特性を示す。
【図1C】図1Cは、本発明の実施形態の特定のナノスケールワイヤの様々な物理的特性を示す。
【図1D】図1Dは、本発明の実施形態の特定のナノスケールワイヤの様々な物理的特性を示す。
【図1E】図1Eは、本発明の実施形態の特定のナノスケールワイヤの様々な物理的特性を示す。
【図1F】図1Fは、本発明の実施形態の特定のナノスケールワイヤの様々な物理的特性を示す。
【図2】図2は、本発明の別の実施形態に従う、ナノスケールワイヤの分極を示す。
【図3A】図3Aは、本発明のさらに別の実施形態に従う、1ビットよりも大きいデータを符号化することが可能なナノスケールワイヤを示す。
【図3B】図3Bは、本発明のさらに別の実施形態に従う、1ビットよりも大きいデータを符号化することが可能なナノスケールワイヤを示す。
【図3C】図3Cは、本発明のさらに別の実施形態に従う、1ビットよりも大きいデータを符号化することが可能なナノスケールワイヤを示す。
【図3D】図3Dは、本発明のさらに別の実施形態に従う、1ビットよりも大きいデータを符号化することが可能なナノスケールワイヤを示す。
【図3E】図3Eは、本発明のさらに別の実施形態に従う、1ビットよりも大きいデータを符号化することが可能なナノスケールワイヤを示す。
【図3F】図3Fは、本発明のさらに別の実施形態に従う、1ビットよりも大きいデータを符号化することが可能なナノスケールワイヤを示す。
【図3G】図3Gは、本発明のさらに別の実施形態に従う、1ビットよりも大きいデータを符号化することが可能なナノスケールワイヤを示す。
【図4A】図4Aは、本発明の様々な実施形態を示す概略図である。
【図4B】図4Bは、本発明の様々な実施形態を示す概略図である。
【図4C】図4Cは、本発明の様々な実施形態を示す概略図である。
【図5A】図5Aは、本発明の特定の実施形態と共に使用するのに適切な電極の製造を示す概略図である。
【図5B】図5Bは、本発明の特定の実施形態と共に使用するのに適切な電極の製造を示す概略図である。
【図5C】図5Cは、本発明の特定の実施形態と共に使用するのに適切な電極の製造を示す概略図である。
【図6A】図6Aは、本発明の実施形態に従う、特定のナノスケールワイヤデバイスの様々な特性を示す概略図である。
【図6B】図6Bは、本発明の実施形態に従う、特定のナノスケールワイヤデバイスの様々な特性を示す概略図である。
【図7A】図7Aは、本発明の特定の実施形態において有用な様々なメモリアーキテクチャを示す。
【図7B】図7Bは、本発明の特定の実施形態において有用な様々なメモリアーキテクチャを示す。
【図7C】図7Cは、本発明の特定の実施形態において有用な様々なメモリアーキテクチャを示す。
【図7D】図7Dは、本発明の特定の実施形態において有用な様々なメモリアーキテクチャを示す。
【図8A】図8Aは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを使用するメモリアーキテクチャの例を示す。
【図8B】図8Bは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを使用するメモリアーキテクチャの例を示す。
【図8C】図8Cは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを使用するメモリアーキテクチャの例を示す。
【図9A】図9Aは、本発明の実施形態の特定のナノスケールワイヤを示す。
【図9B】図9Bは、本発明の実施形態の特定のナノスケールワイヤを示す。
【図9C】図9Cは、本発明の実施形態の特定のナノスケールワイヤを示す。
【図9D】図9Dは、本発明の実施形態の特定のナノスケールワイヤを示す。
【図9E】図9Eは、本発明の実施形態の特定のナノスケールワイヤを示す。
【図10A】図10Aは、本発明の別の実施形態に従う、ビットデータを格納するための特定のナノスケールワイヤの使用を示す。
【図10B】図10Bは、本発明の別の実施形態に従う、ビットデータを格納するための特定のナノスケールワイヤの使用を示す。
【図10C】図10Cは、本発明の別の実施形態に従う、ビットデータを格納するための特定のナノスケールワイヤの使用を示す。
【図10D】図10Dは、本発明の別の実施形態に従う、ビットデータを格納するための特定のナノスケールワイヤの使用を示す。
【図10E】図10Eは、本発明の別の実施形態に従う、ビットデータを格納するための特定のナノスケールワイヤの使用を示す。
【図10F】図10Fは、本発明の別の実施形態に従う、ビットデータを格納するための特定のナノスケールワイヤの使用を示す。
【図11】図11は、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを製造する手段を示す。
【図12A】図12Aは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12B】図12Bは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12C】図12Cは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12D】図12Dは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12E】図12Eは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12F】図12Fは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12G】図12Gは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12H】図12Hは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12I】図12Iは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図12J】図12Jは、さらに別の実施形態に従う、本発明の特定のナノスケールワイヤを示す。
【図13A】図13Aは、本発明の別の実施形態に従う、特定のナノスケールワイヤの2DFTプロットを示す。
【図13B】図13Bは、本発明の別の実施形態に従う、特定のナノスケールワイヤの2DFTプロットを示す。
【図13C】図13Cは、本発明の別の実施形態に従う、特定のナノスケールワイヤの2DFTプロットを示す。
【図14A】図14Aは、実施形態の別のセットにおいて、本発明の特定のナノスケールワイヤの様々な電気的特性を示す。
【図14B】図14Bは、実施形態の別のセットにおいて、本発明の特定のナノスケールワイヤの様々な電気的特性を示す。
【図14C】図14Cは、実施形態の別のセットにおいて、本発明の特定のナノスケールワイヤの様々な電気的特性を示す。
【図14D】図14Dは、実施形態の別のセットにおいて、本発明の特定のナノスケールワイヤの様々な電気的特性を示す。
【図14E】図14Eは、実施形態の別のセットにおいて、本発明の特定のナノスケールワイヤの様々な電気的特性を示す。
【図14F】図14Fは、実施形態の別のセットにおいて、本発明の特定のナノスケールワイヤの様々な電気的特性を示す。
【図14G】図14Gは、実施形態の別のセットにおいて、本発明の特定のナノスケールワイヤの様々な電気的特性を示す。
【図15A】図15Aは、本発明の特定のナノスケールワイヤの特性を測定するために使用される計器の特定の応答限界を示す。
【図15B】図15Bは、本発明の特定のナノスケールワイヤの特性を測定するために使用される計器の特定の応答限界を示す。
【図16A】図16Aは、本発明の実施形態の別のセットにおいて、異なるゲート幅を有する、本発明の様々なデバイスを示す。
【図16B】図16Bは、本発明の実施形態の別のセットにおいて、異なるゲート幅を有する、本発明の様々なデバイスを示す。
【図16C】図16Cは、本発明の実施形態の別のセットにおいて、異なるゲート幅を有する、本発明の様々なデバイスを示す。
【図16D】図16Dは、本発明の実施形態の別のセットにおいて、異なるゲート幅を有する、本発明の様々なデバイスを示す。
【図16E】図16Eは、本発明の実施形態の別のセットにおいて、異なるゲート幅を有する、本発明の様々なデバイスを示す。
【図16F】図16Fは、本発明の実施形態の別のセットにおいて、異なるゲート幅を有する、本発明の様々なデバイスを示す。
【図17A】図17Aは、本発明の別の実施形態に従う、複数のゲートを有する、本発明の特定のデバイスを示す。
【図17B】図17Bは、本発明の別の実施形態に従う、複数のゲートを有する、本発明の特定のデバイスを示す。
【図17C】図17Cは、本発明の別の実施形態に従う、複数のゲートを有する、本発明の特定のデバイスを示す。
【図17D】図17Dは、本発明の別の実施形態に従う、複数のゲートを有する、本発明の特定のデバイスを示す。
【図17E】図17Eは、本発明の別の実施形態に従う、複数のゲートを有する、本発明の特定のデバイスを示す。
【図1a】


【特許請求の範囲】
【請求項1】
第1の電極と、
第2の電極と、
該第1の電極と該第2の電極との間に電気的経路を定義する半導体材料と、
半導体材料近似の材料であって、少なくとも第1の分極状態と第2の分極状態との間でスイッチ可能である、材料と
を備える、電子データ格納デバイスであって、該半導体材料は、強電性の酸化材料の第1の分極状態または第2の分極状態にそれぞれ応答して、第1の伝導状態と第2の伝導状態との間でスイッチ可能であり、第1の伝導性と該第1の伝導性の少なくとも1000倍の第2の伝導性とのそれぞれを、該第1の電極と該第2の電極との間に提供する、電子データ格納デバイス。
【請求項2】
前記半導体材料近似の前記材料は強電性の酸化材料を含む、請求項1に記載の電子データ格納デバイス。
【請求項3】
前記半導体材料は、IV族半導体を含む、請求項1に記載の電子データ格納デバイス。
【請求項4】
前記半導体材料は、元素半導体を含む、請求項1に記載の電子データ格納デバイス。
【請求項5】
前記半導体材料は、Siを含む、請求項1に記載の電子データ格納デバイス。
【請求項6】
前記半導体材料は、III−V族半導体を含む、請求項1に記載の電子データ格納デバイス。
【請求項7】
前記半導体材料は、p型のドーパントを含む、請求項1に記載の電子データ格納デバイス。
【請求項8】
前記半導体材料は、n型のドーパントを含む、請求項1に記載の電子データ格納デバイス。
【請求項9】
前記強電性の酸化材料は、Baを含む、請求項1に記載の電子データ格納デバイス。
【請求項10】
前記強電性の酸化材料は、チタン酸バリウムを含む、請求項1に記載の電子データ格納デバイス。
【請求項11】
前記強電性の酸化材料は、Zrを含む、請求項1に記載の電子データ格納デバイス。
【請求項12】
前記強電性の酸化材料は、ジルコン酸チタン酸鉛を含む、請求項1に記載の電子データ格納デバイス。
【請求項13】
前記強電性の酸化材料は、Srを含む、請求項1に記載の電子データ格納デバイス。
【請求項14】
前記強電性の酸化材料は、タンタル酸ストロンチウムビスマスを含む、請求項1に記載の電子データ格納デバイス。
【請求項15】
前記半導体材料は、少なくとも一部分の最小幅が約1マイクロメートルを下回る、請求項1に記載の電子データ格納デバイス。
【請求項16】
前記半導体材料は、少なくとも一部分の最小幅が約500ナノメートルを下回る、請求項15に記載の電子データ格納デバイス。
【請求項17】
前記半導体材料は、少なくとも一部分の最小幅が約200ナノメートルを下回る、請求項16に記載の電子データ格納デバイス。
【請求項18】
前記半導体材料は、少なくとも一部分の最小幅が約100ナノメートルを下回る、請求項17に記載の電子データ格納デバイス。
【請求項19】
前記半導体材料は、少なくとも一部分の最小幅が約50ナノメートルを下回る、請求項18に記載の電子データ格納デバイス。
【請求項20】
前記半導体材料は、少なくとも一部分の最小幅が約30ナノメートルを下回る、請求項19に記載の電子データ格納デバイス。
【請求項21】
前記半導体材料は、少なくとも一部分の最小幅が約10ナノメートルを下回る、請求項20に記載の電子データ格納デバイス。
【請求項22】
前記強電性の酸化材料は、少なくとも一部分の最小幅が約1マイクロメートルを下回る、請求項1に記載の電子データ格納デバイス。
【請求項23】
前記強電性の酸化材料は、少なくとも一部分の最小幅が約500ナノメートルを下回る、請求項22に記載の電子データ格納デバイス。
【請求項24】
前記強電性の酸化材料は、少なくとも一部分の最小幅が約200ナノメートルを下回る、請求項23に記載の電子データ格納デバイス。
【請求項25】
前記強電性の酸化材料は、少なくとも一部分の最小幅が約100ナノメートルを下回る、請求項24に記載の電子データ格納デバイス。
【請求項26】
前記強電性の酸化材料は、少なくとも一部分の最小幅が約50ナノメートルを下回る、請求項25に記載の電子データ格納デバイス。
【請求項27】
前記強電性の酸化材料は、少なくとも一部分の最小幅が約30ナノメートルを下回る、請求項26に記載の電子データ格納デバイス。
【請求項28】
前記強電性の酸化材料は、少なくとも一部分の最小幅が約10ナノメートルを下回る、請求項27に記載の電子データ格納デバイス。
【請求項29】
前記強電性の酸化材料は、前記半導体材料の少なくとも一部分を取り囲む、請求項1に記載の電子データ格納デバイス。
【請求項30】
前記半導体材料は、コアを定義し、前記強電性の酸化材料は、該コアを少なくとも部分的に取り囲む第1のシェルを定義する、請求項29に記載の電子データ格納デバイス。
【請求項31】
前記第1のシェルは、前記コアを同心円状に取り囲む、請求項30に記載の電子データ格納デバイス。
【請求項32】
ナノスケールワイヤの一部分は、前記コアを備え、前記第1のシェルは、円柱状である、請求項30に記載の電子データ格納デバイス。
【請求項33】
前記ナノスケールワイヤの一部分は、前記コアを備え、前記第1のシェルは、切子状である、請求項30に記載の電子データ格納デバイス。
【請求項34】
前記ナノスケールワイヤは、前記コアの少なくとも一部分を取り囲む第2のシェルをさらに備える、請求項30に記載の電子データ格納デバイス。
【請求項35】
前記第2のシェルは、前記第1のシェルと前記コアとの間に配置される、請求項34に記載の電子データ格納デバイス。
【請求項36】
前記第2のシェルは、金属酸化物を含む、請求項34に記載の電子データ格納デバイス。
【請求項37】
前記第2のシェルは、少なくとも約15の誘電率を有する、請求項34に記載の電子データ格納デバイス。
【請求項38】
前記第2のシェルは、少なくとも約20の誘電率を有する、請求項37に記載の電子データ格納デバイス。
【請求項39】
前記第2のシェルは、少なくとも約25の誘電率を有する、請求項38に記載の電子データ格納デバイス。
【請求項40】
前記第2のシェルは、Zrを含む、請求項34に記載の電子データ格納デバイス。
【請求項41】
前記第2のシェルは、ZrOを含む、請求項40に記載の電子データ格納デバイス。
【請求項42】
前記第2のシェルは、ZrSiOを含む、請求項40に記載の電子データ格納デバイス。
【請求項43】
前記第2のシェルは、Hfを含む、請求項34に記載の電子データ格納デバイス。
【請求項44】
前記第2のシェルは、HfOを含む、請求項43に記載の電子データ格納デバイス。
【請求項45】
前記第2のシェルは、HfSiOを含む、請求項43に記載の電子データ格納デバイス。
【請求項46】
前記第2のシェルは、Alを含む、請求項34に記載の電子データ格納デバイス。
【請求項47】
前記コアの少なくとも一部分を取り囲む第3のシェルをさらに備える、請求項34に記載の電子データ格納デバイス。
【請求項48】
前記第3のシェルは、前記第1のシェルと前記第2のシェルとの間に配置される、請求項47に記載の電子データ格納デバイス。
【請求項49】
前記第3のシェルは、金属を含む、請求項47に記載の電子データ格納デバイス。
【請求項50】
前記第3のシェルは、貴金属を含む、請求項47に記載の電子データ格納デバイス。
【請求項51】
前記第3のシェルは、Ptを含む、請求項47に記載の電子データ格納デバイス。
【請求項52】
前記第2の伝導性は、前記第1の伝導性の少なくとも10,000倍である、請求項1に記載の電子データ格納デバイス。
【請求項53】
前記第2の伝導性は、前記第1の伝導性の少なくとも100,000倍である、請求項1に記載の電子データ格納デバイス。
【請求項54】
ナノスケールワイヤを備える製品であって、該ナノスケールワイヤは、コアと該コアを少なくとも部分的に取り囲むシェルとを備え、該コアは、半導体または導体であり、該シェルは、強電性の酸化材料を含む、製品。
【請求項55】
前記コアは、半導体である、請求項54に記載の製品。
【請求項56】
前記コアは、Siを含む、請求項54に記載の製品。
【請求項57】
前記強電性の酸化材料は、Baを含む、請求項54に記載の製品。
【請求項58】
前記強電性の酸化材料は、チタン酸バリウムを含む、請求項54に記載の製品。
【請求項59】
前記ナノスケールワイヤは、少なくとも一部分の最小幅が約1マイクロメートルを下回る、請求項54に記載の製品。
【請求項60】
前記ナノスケールワイヤは、前記コアの少なくとも一部分を取り囲む第2のシェルをさらに備える、請求項54に記載の製品。
【請求項61】
前記第2のシェルは、前記シェルと前記コアとの間に配置される、請求項60に記載の製品。
【請求項62】
前記第2のシェルは、金属酸化物を含む、請求項60に記載の製品。
【請求項63】
前記第2のシェルは、少なくとも約15の誘電率を有する、請求項60に記載の製品。
【請求項64】
前記第2のシェルは、Zrを含む、請求項60に記載の製品。
【請求項65】
前記第2のシェルは、ZrOを含む、請求項64に記載の製品。
【請求項66】
前記コアの少なくとも一部分を取り囲む第3のシェルをさらに備える、請求項60に記載の製品。
【請求項67】
前記第3のシェルは、前記シェルと前記第2のシェルとの間に配置される、請求項66に記載の製品。
【請求項68】
前記第3のシェルは、金属を含む、請求項66に記載の製品。
【請求項69】
前記第3のシェルは、貴金属を含む、請求項66に記載の製品。
【請求項70】
前記第3のシェルは、Ptを含む、請求項66に記載の製品。

【図1B】
image rotate

【図1c】
image rotate

【図1d】
image rotate

【図1e】
image rotate

【図1f】
image rotate

【図2】
image rotate

【図3a】
image rotate

【図3B】
image rotate

【図3c】
image rotate

【図3D】
image rotate

【図3E】
image rotate

【図3F】
image rotate

【図3G】
image rotate

【図4a】
image rotate

【図4b】
image rotate

【図4c】
image rotate

【図5a】
image rotate

【図5b】
image rotate

【図5c】
image rotate

【図6a】
image rotate

【図6b】
image rotate

【図7a】
image rotate

【図7b】
image rotate

【図7c】
image rotate

【図7d】
image rotate

【図8a】
image rotate

【図8B】
image rotate

【図8C】
image rotate

【図9a】
image rotate

【図9b】
image rotate

【図9c】
image rotate

【図9d】
image rotate

【図9e】
image rotate

【図10a】
image rotate

【図10B】
image rotate

【図10C】
image rotate

【図10D】
image rotate

【図10E】
image rotate

【図10F】
image rotate

【図11】
image rotate

【図12A】
image rotate

【図12b】
image rotate

【図12c】
image rotate

【図12d】
image rotate

【図12e】
image rotate

【図12f】
image rotate

【図12g】
image rotate

【図12h】
image rotate

【図12i】
image rotate

【図12j】
image rotate

【図12k】
image rotate

【図12l】
image rotate

【図12m】
image rotate

【図13a】
image rotate

【図13b】
image rotate

【図13c】
image rotate

【図14a】
image rotate

【図14B】
image rotate

【図14c】
image rotate

【図14D】
image rotate

【図14E】
image rotate

【図14F】
image rotate

【図14G】
image rotate

【図15A】
image rotate

【図15B】
image rotate

【図16A】
image rotate

【図16B】
image rotate

【図16C】
image rotate

【図16D】
image rotate

【図16E】
image rotate

【図16F】
image rotate

【図17a】
image rotate

【図17B】
image rotate

【図17C】
image rotate

【図17D】
image rotate

【図17E】
image rotate


【公表番号】特表2008−523590(P2008−523590A)
【公表日】平成20年7月3日(2008.7.3)
【国際特許分類】
【出願番号】特願2007−544625(P2007−544625)
【出願日】平成17年12月6日(2005.12.6)
【国際出願番号】PCT/US2005/044212
【国際公開番号】WO2007/044034
【国際公開日】平成19年4月19日(2007.4.19)
【出願人】(592257310)プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ (31)
【Fターム(参考)】