ノイズ低減装置およびこれを備えた電力変換装置
【課題】電力変換回路の入力側主回路ラインとアースとの間に生じる雑音端子電圧を効果的に低減することができるノイズ低減装置を提供する。
【解決手段】インバータ回路4の直流入力端子間に直列接続されたコンデンサ41,42の接続中点とアースとの間に、補償コンデンサCcと接地コンデンサCeとを直列接続し、補償コンデンサCcの両端に二次巻線を並列に接続した相殺変圧器T2とを備え、インバータ回路4のスイッチング素子がオンオフ動作するときに発生する雑音電圧と逆極性で大きさが同じ相殺電圧を補償コンデンサCcの両端に発生させる。相殺電圧は、補償コンデンサCcと相殺変圧器T2との間に挿入された波形調整回路によって雑音電圧の波形と同形状に波形調整される。
【解決手段】インバータ回路4の直流入力端子間に直列接続されたコンデンサ41,42の接続中点とアースとの間に、補償コンデンサCcと接地コンデンサCeとを直列接続し、補償コンデンサCcの両端に二次巻線を並列に接続した相殺変圧器T2とを備え、インバータ回路4のスイッチング素子がオンオフ動作するときに発生する雑音電圧と逆極性で大きさが同じ相殺電圧を補償コンデンサCcの両端に発生させる。相殺電圧は、補償コンデンサCcと相殺変圧器T2との間に挿入された波形調整回路によって雑音電圧の波形と同形状に波形調整される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換回路の動作に起因してアースとの間に発生する雑音端子電圧を低減するためのノイズ低減装置およびこれを備えた電力変換装置に関する。
【背景技術】
【0002】
図17は、三相誘導電動機を三相インバータ回路で駆動するシステムに適用されるノイズ低減装置を示しており、例えば特許文献1に記載されているものと実質的に同じノイズ低減装置である。
【0003】
図17において、1aは交流電源である。2aは、交流電源1aの交流電圧を直流電圧に変換する整流回路である。3は、整流回路2aによって整流された電圧を平滑するためのコンデンサである。4は、電力変換回路の一例であって、三相のインバータ回路である。5は、その筐体がアースに接続され、インバータ回路4の負荷として駆動される誘導電動機である。6は、直流電源である。7は、環状コアからなる零相変流器等の漏洩電流検出器である。8は、インバータ回路4のスイッチング素子Q1〜Q6を選択的にオンオフ動作させるためのインバータ制御回路である。9は、誘導電動機5の筐体からアースに漏洩する電流を打ち消すための電流を生成するノイズ低減回路である。10は、ノイズ低減回路の動作を制御するノイズ低減制御回路である。
【0004】
ノイズ低減装置は、漏洩電流検出器7、ノイズ低減回路9およびノイズ低減制御回路10から構成されている。
整流回路2aは、その交流入力端子が交流電源1aの交流出力端子に接続される。整流回路2aの正側直流出力端子はインバータ回路4の正側直流入力端子に接続される。この接続点をPとする。また、整流回路2aの負側直流出力端子はインバータ回路4の負側直流入力端子に接続される。この接続点をNとする。
【0005】
コンデンサ3は、整流回路2aの直流出力端子P,N間に接続されている。交流電源1aの電圧は、整流回路2aで全波整流された後、コンデンサ3で平滑される。ここで、整流回路2aとコンデンサ3とが直流電源を構成する。
【0006】
インバータ回路4は、直流入力端子P,N間に並列に接続されたU相アーム,V相アーム,W相アームで構成されている。U相アームは、スイッチング素子Q1とQ4とが直列接続された回路である。V相アームは、スイッチング素子Q2とQ5とが直列接続された回路である。W相アームは、スイッチング素子Q3とQ6とが直列接続された回路である。
【0007】
ここで、スイッチング素子Q1とQ4との接続中点を、インバータ回路4の出力端子Uとする。同様に、スイッチング素子Q2とQ5との接続中点を、インバータ回路4の出力端子Vとする。さらに、スイッチング素子Q3とQ6との接続中点を、インバータ回路4の出力端子Wとする。
【0008】
スイッチング素子Q1〜Q6は、IGBT(絶縁ゲートバイポーラトランジスタ)等の半導体素子である。スイッチング素子Q1〜Q6には、ダイオードD1〜D6がそれぞれ逆並列に接続されている。
【0009】
制御回路8は、インバータ回路4のスイッチング素子Q1〜Q6をオンオフ制御するためのゲート信号G1〜G6を生成する。ゲート信号G1〜G6は、パルス幅変調されている。
【0010】
コンデンサ3で平滑された直流電圧は、インバータ回路4のスイッチング素子Q1〜Q6のオンオフ動作によって、所望の三相交流電圧に変換される。インバータ回路4によって生成された三相交流電圧は、出力端子U,V,Wから出力され、誘導電動機5に供給される。
【0011】
ノイズ低減回路9は、電源変圧器T1、整流回路Rf、コンデンサC4,C5、トランジスタTr1,Tr2、およびコンデンサC1を備えている。
電源変圧器T1の一次巻線は交流電源1aの両端に接続され、その二次巻線は整流回路Rfの交流入力端子に接続されている。整流回路Rfの直流出力端子には、コンデンサC4,C5の直列回路とトランジスタTr1,Tr2の直列回路が並列に接続されている。コンデンサC4,C5の接続中点は、インバータ回路4の負側直流入力端子Nに接続されている。トランジスタTr1,Tr2の接続中点は、コンデンサC1を介してアースに接続されている。
【0012】
トランジスタTr1はNPN型、トランジスタTr2はPNP型トランジスタである。増幅器Ampはノイズ低減制御回路で生成された制御信号SBを増幅する。トランジスタTr1,Tr2は、増幅器Ampで増幅された信号によって駆動される。誘導電動機5の筐体からアースに漏洩する電流を打ち消すための電流は、トランジスタTr1,Tr2の接続中点とアースとの間の電位差によって流れる。
【0013】
ところで、誘導電動機5の巻線と筐体との間には、図17に破線で示すように浮遊容量Csが存在する。誘導電動機5の巻線には、インバータ回路4によってパルス幅変調された矩形波状のパルス電圧が印加される。このパルス状の電圧は、浮遊容量Csの両端に印加されることになる。その結果、浮遊容量Csを充放電するパルス状の電流I1が、漏洩電流として、誘導電動機5の巻線とアースとの間で流れる。
【0014】
パルス状の電流I1は、I1=Cs×(dv/dt)で表される。dv/dtはインバータ回路4のスイッチング素子Q1〜Q6のスイッチング動作によって誘導電動機5の巻線に印加される矩形波状パルス電圧の時間変化率である。
【0015】
例えば、スイッチング素子Q1がオンすると、誘導電動機5の巻線の電位が筐体の電位に対してステップ的に上昇する。このとき、誘導電動機5の巻線からアースに向かって漏洩電流I1が流れる。一方、スイッチング素子Q4がオンすると、誘導電動機5の巻線の電位がステップ的に下降する。このとき、アースから誘導電動機5の巻線に向かって漏洩電流I1が流れる。
【0016】
この漏洩電流I1は、アースおよび直流電源6を経てインバータ回路4の直流入力端子に戻る。この漏洩電流I1がアースに流れるとノイズ電流となって、感電や漏電ブレーカを誤動作させる原因になるので、これを除去する必要がある。
【0017】
そこで、特許文献1には、漏洩電流検出器7で検出した漏洩電流I1と逆極性かつ同じ大きさの電流をアースに注入して、漏洩電流I1を打消すノイズ低減装置が開示されている。
【0018】
ノイズ低減制御回路10は、スイッチング素子Q1〜Q6のゲート信号G1〜G6に基づいて生成された信号と漏洩電流検出器7が検出する信号とを加算する。そして、この加算された信号から、トランジスタTr1,Tr2を駆動するための制御信号SBを生成する。
【0019】
トランジスタTr1,Tr2の制御信号SBは、インバータ回路4の上アームであるスイッチング素子Q1〜Q3のゲート信号は減算し、下アームであるスイッチング素子Q4〜Q6のゲート信号は加算することにより得られる。
【0020】
ノイズ低減制御回路10で生成された制御信号SBは、ベース信号増幅器Ampで増幅された上でトランジスタTr1,Tr2の両ベース端子(制御端子)に与えられる。トランジスタTr1とトランジスタTr2は、制御信号SBに従って互いに逆の動作を行う。トランジスタTr1,Tr2の動作により、漏洩電流I1を打消すための電流I2が、アースに注入される。
【0021】
また、特許文献2には、コモンモード電圧を相殺して電源側に漏洩する電流を補償するとともに、コイルを付加して雑音端子電圧を低減するノイズ低減装置が開示されている。
このノイズ低減装置は、交流電源1aと整流回路2aとの間の主回路ラインに接続された接地コンデンサの両端電圧を検出する。そして、この検出した電圧と逆極性かつ同じ大きさの相殺電圧を発生する。この相殺電圧は、コモンモードトランスを介して、交流電源1aと接地コンデンサの接続点との間に重畳される。雑音端子電圧を低減するためのコイルは、コモンモードトランスと電源との間に設けられている。
【先行技術文献】
【特許文献】
【0022】
【特許文献1】特開2002−51570号公報
【特許文献2】特開2010−57268号公報
【発明の概要】
【発明が解決しようとする課題】
【0023】
しかしながら、特許文献1に開示されているノイズ低減装置は、スイッチング素子Q1〜Q6のすべてのオンオフ動作タイミングで動作する。そのため、漏洩電流が流れていないタイミングでも漏洩電流を打ち消すための電流を発生する。この電流は、不要なノイズ電流になるという問題がある。
【0024】
また、特許文献2に開示されているノイズ低減装置では、主回路電流が流れる経路にコモンモードトランスとコイルを挿入する必要がある。そのため、装置が大型化するという問題がある。
【0025】
本発明は、電力変換装置の主回路部にコモンモードトランス等の大型部品を設けることなく、電力変換装置の入力部に生じる雑音端子電圧を効果的に低減することができるノイズ低減装置を提供することを目的とする。
【課題を解決するための手段】
【0026】
上記目的を達成するために、第1の発明によって提供されるノイズ低減装置は、直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置において、以下の構成を有するものである。
【0027】
すなわち、本発明に係るノイズ低減装置は、電力変換回路の入力側主回路ラインとアースとの間に接続される接地コンデンサ直列回路を備えている。接地コンデンサ直列回路は、補償コンデンサと接地コンデンサとが直列に接続された回路である。さらに、本発明に係るノイズ低減装置は、出力端子が補償コンデンサの両端に接続される相殺電圧発生回路を備えている。そして、相殺電圧発生回路は、スイッチング素子のオンオフ動作によって接地コンデンサの両端に生じる雑音電圧(雑音端子電圧に相当する電圧)と逆極性の電圧を生成し、この電圧を雑音電圧の波形と同形状の相殺電圧に波形調整して出力するものである。
【0028】
また、上記目的を達成するために、第2の発明によって提供されるノイズ低減装置は、直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置において、以下の構成を有するものである。
【0029】
すなわち、本発明に係るノイズ低減装置は、波形調整回路と、スイッチング素子のオンオフ動作によって波形調整回路の両端に生じる雑音電圧とは逆極性の相殺電圧を出力端子に発生させる相殺電圧発生回路とを備えている。そして、波形調整回路と相殺電圧発生回路の出力端子とは、電力変換回路の入力側主回路ラインとアースとの間に直列に接続される。また、波形調整回路は、その両端に生じる雑音電圧を、前記相殺電圧の波形と同形状に波形調整するものである。
【0030】
さらに、第1の発明または第2の発明に係るノイズ低減装置は、電力変換回路の出力電流の極性信号と電力変換回路のスイッチング素子をオンオフ動作させる信号とに基づいて定まる所定のタイミングで、相殺電圧発生回路から出力される相殺電圧を変化させるものである。
【発明の効果】
【0031】
第1の発明によると、相殺電圧発生回路で発生した相殺電圧は、接地コンデンサの両端に生じる雑音電圧と逆極性であって、その波形は雑音電圧と同じ形状である。したがって、接地コンデンサの両端に生じる雑音電圧とこの相殺電圧を加算することで、接地コンデンサ直列回路の両端に生じる電圧変動が抑制される。その結果、効果的に雑音端子電圧を低減することができる。
【0032】
第2の発明によると、波形調整回路の両端電圧に生じる雑音電圧は、波形調整されて矩形状の波形となる。相殺電圧発生回路からは、この雑音電圧と逆極性であって、かつ同一振幅となる矩形状の相殺電圧が出力される。したがって、波形調整された雑音電圧と相殺電圧とが加算されることにより、接地回路の両端電圧の変動が抑制される。その結果、効果的に雑音端子電圧を低減することができる。
【0033】
また、第1の発明または第2の発明において、雑音端子電圧の発生タイミングに同期して相殺電圧発生回路から相殺電圧が出力されるので、より効果的に雑音端子電圧を低減することができる。
【0034】
また、第1の発明または第2の発明において、電力変換装置の主回路部にコモンモードトランス等の大型部品を設ける必要はない。
【図面の簡単な説明】
【0035】
【図1】本発明に係るノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
【図2】(a)出力端子Uの電位を説明するための図である。(b)出力端子Vの電位を説明するための図である。(c)出力端子Wの電位を説明するための図である。(d)主回路ラインとアースとの間の電圧を説明するための図である。(e)制御信号SBUを説明するための図である。(f)制御信号SBVを説明するための図である。(g)制御信号SBWを説明するための図である。(h)相殺変圧器T2の二次側に発生する電圧を説明するための図である。
【図3】(a)本発明に係る波形調整回路の実施形態を説明するための図である。(b)本発明に係る波形調整回路の他の実施形態を説明するための図である。(c)本発明に係る波形調整回路の他の実施形態を説明するための図である。
【図4】(a)ノイズ低減装置が波形調整回路を有しない場合のG点電位を説明するための図である。(b)ノイズ低減装置が波形調整回路を有する場合のG点電位を説明するための図である。
【図5】(a)本発明に係る波形調整回路の他の実施形態を説明するための図である。(b)本発明に係る波形調整回路の他の実施形態を説明するための図である。(c)本発明に係る波形調整回路の他の実施形態を説明するための図である。
【図6】図1に示したノイズ低減制御回路の一例を説明するためのブロック図である。
【図7】スイッチング素子のゲート信号の関係を説明するための図である。
【図8】(a)期間1のときに正極性のU相電流が流れる経路を説明する図である。(b)期間2のときに正極性のU相電流が流れる経路を説明する図である。(c)期間3のときに正極性のU相電流が流れる経路をする図である。(d)期間4のときに正極性のU相電流が流れる経路を説明する図である。
【図9】(a)期間1のときに負極性のU相電流が流れる経路を説明する図である。(b)期間2のときに負極性のU相電流が流れる経路を説明する図である。(c)期間3のときに負極性のU相電流が流れる経路を説明する図である。(d)期間4のときに負極性のU相電流が流れる経路を説明する図である。
【図10】本発明に係るノイズ低減装置を備えた電力変換装置の他の実施形態を説明するための図である。
【図11】本発明に係るノイズ低減装置を備えた電力変換装置の他の実施形態を説明するための図である。
【図12】本発明に係る他の実施形態のノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
【図13】(a)本発明に係る波形調整回路の実施形態を説明するための図である。(b)本発明に係る波形調整回路の他の実施形態を説明するための図である。(c)本発明に係る波形調整回路の他の実施形態を説明するための図である。
【図14】(a)ノイズ低減装置が波形調整回路を有しない場合のG点電位を説明するための図である。(b)ノイズ低減装置が波形調整回路を有する場合のG点電位を説明するための図である。
【図15】本発明に係る他の実施形態のノイズ低減装置を備えた電力変換装置の他の実施形態を説明するための図である。
【図16】本発明に係る他の実施形態のノイズ低減装置を備えた電力変換装置の他の実施形態を説明するための図である。
【図17】従来のノイズ低減装置を備えた電力変換装置を説明するための図である。
【発明を実施するための形態】
【0036】
以下、本発明の実施の形態を図1〜図16を参照して詳細に説明する。なお、図1〜図16において、図17に示した電力変換装置およびノイズ低減装置と共通する構成要素には同符号を付し、その説明を省略する。
【0037】
図1は、本発明に係るノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
図1に示す実施形態において、1cは直流電源である。3aと3bは、直流電源1cの両端に直列に接続されたコンデンサである。4は、直流電源1cの電圧を三相交流電圧に変換するインバータ回路である。5aは、誘導電動機等のインバータ回路4の負荷である。8は、インバータ回路4を制御するインバータ制御回路である。
【0038】
9aは、インバータ回路4の動作によって入力側主回路ラインに生じる雑音端子電圧を抑制するためのノイズ低減回路である。10aは、ノイズ低減回路9aの動作を制御するノイズ低減制御回路である。31〜33は、インバータ回路4の出力電流を検出するための電流検出器である。
【0039】
Cs1〜Cs3は、インバータ回路4の出力側主回路ラインとアースとの間で漏洩電流が流れる経路(以下、漏洩電流流出経路という。)の浮遊容量を等価的に表したものである。また、Rs1〜Rs3は漏洩電流流出経路の抵抗成分を等価的に表した抵抗である。
【0040】
まず、ノイズ低減装置を構成するノイズ低減回路9aとノイズ低減制御回路10aの構成および動作を、以下に説明する。
ノイズ低減回路9aは、接地コンデンサ直列回路と相殺電圧発生回路とを備えている。
【0041】
接地コンデンサ直列回路は、補償コンデンサCcと接地コンデンサCeとの直列回路からなる。接地コンデンサ直列回路は、コンデンサ3a,3bの接続中点とアースとの間に接続される。コンデンサ3a,3bの接続中点をG点とする。
【0042】
相殺電圧発生回路は、相殺電圧電源Vd、コンデンサC4,C5の直列回路、トランジスタTr1,Tr4の直列回路、トランジスタTr2,Tr5の直列回路、トランジスタTr3,Tr6の直列回路、相殺変圧器T2、波形調整回路Zaを備えている。
【0043】
コンデンサC4,C5の直列回路、トランジスタTr1,Tr4の直列回路、トランジスタTr2,Tr5の直列回路、トランジスタTr3,Tr6の直列回路は、相殺電圧電源Vdに並列に接続されている。
【0044】
相殺変圧器T2の一次巻線の一端は、コンデンサC4,C5直列回路の接続中点に接続されている。相殺変圧器T2の一次巻線の他端は、コンデンサC1を介してトランジスタTr1,Tr4直列回路の接続中点に接続されている。また、相殺変圧器T2の一次巻線の他端は、コンデンサC2を介してトランジスタTr2,Tr5直列回路の接続中点に接続されている。さらに、相殺変圧器T2の一次巻線の他端は、コンデンサC3を介してトランジスタTr3,Tr6直列回路の接続中点に接続されている。
【0045】
相殺変圧器T2の二次巻線は、波形調整回路Zaを介して、補償コンデンサCcの両端に接続されている。
トランジスタTr1〜Tr3は、NPN型トランジスタである。トランジスタTr4〜Tr6は、PNP型トランジスタである。
【0046】
トランジスタTr1,Tr4は、ノイズ低減制御回路10aから出力される制御信号SBUに応じて互いに逆の動作をする。同様に、トランジスタTr2,Tr5は、ノイズ低減制御回路10aから出力される制御信号SBVに応じて互いに逆の動作をする。トランジスタTr3,Tr6は、ノイズ低減制御回路10aから出力される制御信号SBWに応じて互いに逆の動作をする。
【0047】
トランジスタTr1〜Tr6の動作により、接地コンデンサCeの両端に発生する雑音電圧とは逆極性の電圧が、相殺変圧器T2の一次巻線に印加される。相殺変圧器T2の一次巻線に電圧が印加されるタイミングは、接地コンデンサCeの両端に発生する雑音電圧と同じタイミングである。相殺変圧器T2の一次巻線に印加された電圧は、変圧されて、二次巻線に誘起する。
【0048】
例えば、スイッチング素子Q1〜Q6のオンオフ動作により、インバータ回路4の出力端子U,出力端子V,出力端子Wに、図2(a)〜(c)に示す電位変化が生じた場合を考える。この場合、出力側主回路ラインとアースとの間の電圧は図2(d)に示す波形となる。一方、ノイズ低減制御回路から出力される制御信号SBU,SBV,SBWは、図2(e)〜(g)のように変化する。その結果、相殺変圧器T2の二次巻線には、図2(h)に示す電圧が発生する。
【0049】
なお、上述した相殺電圧発生回路は、以下に説明するノイズ低減制御回路で作成された制御信号に基づいて、雑音端子電圧とは逆極性の電圧を発生させる回路の一例である。したがって、相殺電圧発生回路は、雑音端子電圧とは逆極性の電圧を発生させる機能を実現できれば、他の回路構成をとるものであっても構わない。
【0050】
ノイズ低減制御回路は、出力端子U,V,Wの電位が変化するタイミングで相殺変圧器T2の一次巻線に雑音端子電圧とは逆極性の電圧を印加するための制御論理演算を行う回路である。ノイズ低減制御回路の動作の詳細については後述する。
【0051】
次に、図1に示したノイズ低減装置が波形調整回路Zaを有しない場合と有する場合のG点電位の違いについて、図3(a)〜(c)および図4(a),(b)を参照して説明する。
【0052】
スイッチング素子Q1〜Q6のオンオフ動作によって、インバータ回路4の出力側主回路ラインとアースとの間で漏洩電流が流れる。この漏洩電流流出経路は、図1に示すように、等価的に、浮遊容量Cs1〜Cs3と抵抗Rs1〜Rs3との直列回路で表すことができる。
【0053】
この場合、波形調整回路Zaは抵抗Rc1からなる。抵抗Rc1は、図3(a)に示すように、相殺変圧器T2の二次巻線と補償コンデンサCcとの間に接続される。抵抗Rc1の抵抗値は、抵抗Rc1と補償コンデンサCcとからなる直列回路の時定数が、抵抗Rs1〜Rs3と浮遊容量Cs1〜Cs3のそれぞれからなる各直列回路の時定数と等しくなるように決定される。
【0054】
漏洩電流流出経路の等価回路にさらにインダクタLs1〜Ls3が直列に存在する場合がある。この場合、波形調整回路Zaは、図3(b)または図3(c)に示すように、補償コンデンサCe1と抵抗Rc1の直列回路に、さらにインダクタLc1が直列に追加された回路となる。インダクタLc1の値は、抵抗Rc1,インダクタLc1,補償コンデンサCcからなる直列回路の時定数が、抵抗Rs1〜Rs3,インダクタLs1〜Ls3,浮遊容量Cs1〜Cs3のそれぞれからなる各直列回路の時定数と等しくなるように決定される。
【0055】
図4(a)は、図1の実施形態において、ノイズ低減装置が波形調整回路Zaを有しない場合のG点電位を説明するための図である。
接地コンデンサCeの両端には、浮遊容量Cs1〜Cs3の両端に生じる電圧と相似形の雑音電圧Vceが発生する。
【0056】
一方、補償コンデンサCcの両端には、相殺変圧器T2の二次巻線に誘起する電圧が印加される。相殺変圧器T2の二次巻線に誘起する電圧は、トランジスタTr1〜Tr6の動作によって生じる矩形状の電圧を雑音電圧Vceと逆極性かつ同振幅に変圧された電圧である。
【0057】
アースに対するG点電位は、接地コンデンサCeの両端に発生する雑音電圧Vceと補償コンデンサCcの両端に発生する相殺電圧Vccとが加算された電位である。したがって、G点には、図4(a)に示すように、雑音電圧Vceと相殺電圧Vccとが加算されたスパイク状の電位変動が生じる。
【0058】
図4(b)は、図1の実施形態において、ノイズ低減装置が波形調整回路Zaを有する場合のG点電位を説明するための図である。波形調整回路Zaは図3(a)に示した回路である。
【0059】
接地コンデンサCeの両端に生じる雑音電圧Vceの波形は、図4(a)に示した雑音電圧Vceの波形と同じである。
一方、補償コンデンサCcの両端には、相殺電圧Vccが印加される。相殺電圧Vccは、波形調整回路Zaと補償コンデンサCcとの回路によって、雑音電圧Vceと正負対象に波形調整された電圧である。
【0060】
この場合、相殺電圧Vccによって雑音電圧Vceの変動が打ち消されるので、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
なお、漏洩電流流出経路の等価回路にさらにインダクタ成分が直列に含まれている場合には、波形調整回路Zaを図3(b),(c)に示した回路にすればよい。
【0061】
このようにしても、相殺電圧Vccによって雑音電圧Vceの変動が打ち消されるので、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0062】
図5(a)〜(c)は、図3(a)〜(c)に示した波形調整回路Zaを、相殺変圧器T2の一次側に設けた実施形態を説明するための図である。
相殺変圧器T2の一次側に波形調整回路Zaを設けても、相殺電圧Vccは図4(b)に示す波形となる。
【0063】
この場合も、相殺電圧Vccによって雑音電圧Vceの変動が打消されるので、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
なお、図3(a)〜(c)に示した波形調整回路Zaを構成するインピーダンス素子と補償コンデンサCcの電気量は、補償コンデンサCcの両端に発生する相殺電圧Vccの波形が雑音電圧Vceの波形と同形状となるように定められている。
【0064】
すなわち、波形調整回路Zaを構成するインピーダンス素子と補償コンデンサCcの電気量は、これらによって構成される回路のインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比率が、周波数に依らず一定となるように定められている。
【0065】
次に、図6を参照して、インバータ制御回路8とノイズ低減制御回路10aの動作を説明する。
インバータ制御回路8は、スイッチング素子Q1〜Q6のゲート信号G1〜G6を生成するための回路である。インバータ制御回路8は、U,V,W相のPWM(パルス幅変調)制御部81〜83とゲート信号生成部84〜86とから構成されている。
【0066】
U相ゲート信号生成部84は、U相PWM制御部81から出力される信号に基づいて、インバータ回路4のU相を構成するスイッチング素子Q1とQ4のゲート信号G1とG4とを生成する。U相ゲート信号生成部84のゲート信号G1は、スイッチング素子Q1をオンするときは「1」であり、オフするときは「0」である。スイッチング素子Q4のゲート信号G4はゲート信号G1の「1」と「0」とを反転した信号である。ただし、スイッチング素子Q1とQ4とが同時にオンしないよう、ゲート信号G1とG4とがともに「0」となる休止期間が設けられている。
【0067】
同様に、V相ゲート信号生成部85は、スイッチング素子Q2とQ5のゲート信号G2,G5を生成する。W相ゲート信号生成部86は、スイッチング素子Q3とQ6のゲート信号G3,G6を生成する。
【0068】
ノイズ低減制御回路10aは、電流極性判定部101〜103,論理反転演算子111〜116,論理積演算子(AND)121〜126および論理和演算子(OR)131〜133で構成されている。
【0069】
U相の電流極性判定部101は、電流検出器31から入力されるU相の電流信号Iuと基準値0[A]との大小比較をして、U相電流の極性を判定する。電流極性判定部101は、電流極性を判定した結果、U相電流が0[A]よりも大きいときは「1」を出力し、小さいときは「0」を出力する。
【0070】
論理積演算子121は、スイッチング素子Q1のゲート信号G1と電流極性判定部101の出力信号との間で論理積演算を行う。論理積演算子121は、ゲート信号G1が「1」かつ電流極性判定部101の出力信号が「1」のとき、「1」を出力する。ゲート信号G1または電流極性判定部101の出力信号のいずれかが「0」のとき、「0」を出力する。
【0071】
論理反転演算子111は、電流極性判定部101から入力される信号に対し、「1」と「0」とを反転した信号を出力する。
論理反転演算子114は、スイッチング素子Q4のゲート信号G4に対し、「1」と「0」とを反転した信号を出力する。
【0072】
論理積演算子122は、論理反転演算子111から出力される信号と論理反転演算子114から出力される信号との間で論理積演算を行う。論理積演算子122は、論理反転演算子111から出力される信号が「1」かつ論理反転演算子114から出力される信号が「1」のとき、「1」を出力する。論理反転演算子111から出力される信号と論理反転演算子114から出力される信号のいずれかが「0」のとき、「0」を出力する。
【0073】
以上の論理演算により、論理積演算子121の出力信号は、U相電流が正極性の期間において、スイッチング素子Q1がオン状態にあるときに「1」となる。そして、それ以外の期間のときは「0」となる。
【0074】
一方、論理積演算子122の出力信号は、U相電流が負極性の期間において、スイッチング素子Q4がオフ状態にあるときに「1」となる。そして、それ以外の期間のときは「0」となる。
【0075】
V相電流とV相スイッチング素子Q2,Q5のゲート信号G2,G5との間でも同様の演算処理が行われる。
W相電流とW相スイッチング素子Q3,Q6のゲート信号G3,G6との間でも同様の演算処理が行われる。
【0076】
V相用論理積演算子123の出力信号は、V相電流が正極性の期間において、スイッチング素子Q2のゲート信号がオンのときにのみ「1」となる。そして、それ以外の期間のときは「0」となる。また、論理積演算子124の出力信号は、V相電流が負極性の期間において、スイッチング素子Q5のゲート信号がオフのときにのみ「1」となる。そして、それ以外の期間のときは「0」となる。
【0077】
W相用論理積演算子125の出力信号は、W相電流が正極性の期間において、スイッチング素子Q3のゲート信号がオンのときにのみ「1」となる。そして、それ以外の期間のときは「0」となる。また、論理積演算子126の出力信号は、W相電流が負極性の期間において、スイッチング素子Q6のゲート信号がオフのときにのみ「1」となる。そして、それ以外の期間のときは「0」となる。
【0078】
論理和演算子131は論理積演算子121の出力信号と論理積演算子122の出力信号との論理和演算を行う。論理和演算子131の出力信号は、トランジスタTr1とTr4とを制御するための信号SBUである。
【0079】
論理和演算子132は論理積演算子123の出力信号と論理積演算子124の出力信号との論理和演算を行う。論理和演算子132の出力信号は、トランジスタTr2とTr5とを制御するための信号SBVである。
【0080】
論理和演算子133は論理積演算子125の出力信号と論理積演算子126の出力信号との論理和演算を行う。論理和演算子133の出力信号は、トランジスタTr3とTr6とを制御するための信号SBWである。
【0081】
以上の論理演算により、制御信号SBUは、スイッチング素子Q1,Q4のオンオフ動作によって出力端子Uの電位が変化するタイミングでのみ変化する信号となる。同様に、制御信号SBVは、スイッチング素子Q2,Q5のオンオフ動作によって出力端子Vの電位が変化するタイミングでのみ変化する信号となる。制御信号SBWは、スイッチング素子Q3,Q6のオンオフ動作によって出力端子Wの電位が変化するタイミングでのみ変化する信号となる。
【0082】
次に、図7〜図9を参照して、制御信号SBU,SBV,SBWの変化タイミングが、インバータ回路4の主回路部とアースとの間に生じる電位変化のタイミングと一致することを詳細に説明する。
【0083】
U相のスイッチング素子Q1とQ4のゲート信号には図7に示す4つの期間(期間1〜期間4)が存在する。期間1はスイッチング素子Q1がオンし、スイッチング素子Q4がオフしている期間である。期間3は逆にスイッチング素子Q4がオンし、スイッチング素子Q1がオフしている期間である。期間2と期間4とは、スイッチング素子Q1,Q4が同時にオンしないように設けられている休止期間である。休止期間では、スイッチング素子Q1,Q4のいずれもがオフしている。
【0084】
期間1〜期間4のときに、正極性のU相電流が流れる経路と出力端子Uの電圧との関係を、図8(a)〜(d)を参照して、具体的に説明する。
図8(a)期間1のとき、スイッチング素子Q1がオンしている。そのため、スイッチング素子Q1を経由して直流入力端子Pから負荷5に向かってU相電流が流れる。
【0085】
図8(b)期間2のとき、スイッチング素子Q1,Q4がオフしている。そのため、ダイオードD4を経由して直流入力端子Nから負荷5に向かってU相電流が流れる。
図8(c)期間3のとき、スイッチング素子Q1がオフしている。そのため、U相電流はダイオードD4を経由して直流入力端子Nから負荷5に向かって流れる。
【0086】
図8(d)期間4のとき、スイッチング素子Q1,Q4がオフしている。そのため、期間2のときと同様、U相電流はダイオードD4を経由して直流入力端子Nから負荷5に向かって流れる。
【0087】
すなわち、U相電流の極性が正のとき、出力端子Uの電圧が直流入力端子Pの電位になるのは、スイッチング素子Q1がオンしている期間1のときのみである。出力端子Uの電圧は、その他の期間において直流入力端子Nの電位となる。したがって、期間4から期間1に移行するときに、出力端子Uの電位が直流入力端子Nの電位から直流入力端子Pの電位に変化する。また、期間1から期間2に移行するときに、出力端子Uの電位が直流入力端子Pの電位から直流入力端子Nの電位に変化する。
【0088】
一方、期間2から期間3に移行するときおよび期間3から期間4に移行するときは、スイッチング素子Q4のオンオフ動作に関係なく、出力端子Uの電位に変化は生じない。
以上より、U相電流の極性が正の期間における出力端子Uの電位変化は、スイッチング素子Q1のオンオフ動作にのみ同期している。
【0089】
期間1〜期間4のときに負極性のU相電流が流れる経路と出力端子Uの電位の関係を、図9(a)〜(d)を参照して、具体的に説明する。
U相電流の極性が負のとき(負荷5側からインバータ回路4に向かって電流が流れるとき)も同様に、U相のスイッチング素子Q1とQ4のゲート信号には図7に示す4つの期間が存在する。
【0090】
図9(a)期間1のとき、スイッチング素子Q4がオフしている。そのため、ダイオードD1を経由して負荷5から直流入力端子Pに向かってU相電流が流れる。
図9(b)期間2のとき、スイッチング素子Q1,Q4がオフしている。そのため、期間1と同様、U相電流はダイオードD1を経由して負荷5から直流入力端子Nに向かって流れる。
【0091】
図9(c)期間3のとき、スイッチング素子Q4がオンしている。そのため、U相電流はスイッチング素子Q4を経由して負荷5から直流入力端子Nに向かって流れる。
図9(d)期間4のとき、スイッチング素子Q1,Q4がオフしている。そのため、期間2のときと同様、U相電流はダイオードD1を経由して負荷5から直流入力端子Nに向かって流れる。
【0092】
すなわち、U相電流の極性が負のとき、出力端子Uの電圧が直流入力端子Nの電位になるのは、スイッチング素子Q4がオンしている期間3のときのみである。出力端子Uの電圧は、その他の期間において直流入力端子Pの電位となる。したがって、期間2から期間3に移行するときに、出力端子Uの電位が直流入力端子Pの電位から直流入力端子Nの電位に変化する。また、期間3から期間4に移行するときに、出力端子Uの電位が直流入力端子Nの電位から直流入力端子Pの電位に変化する。
【0093】
一方、期間4から期間1に移行するときおよび期間1から期間2に移行するときは、スイッチング素子Q1のオンオフ動作に関係なく、出力端子Uの電位に変化は生じない。
以上より、U相電流の極性が負の期間における出力端子Uの電位変化は、スイッチング素子Q4のオンオフ動作にのみ同期している。
【0094】
同様に、出力端子Vの電位変化は、V相電流が正極性のときはV相のスイッチング素子Q2のゲート信号G2が変化するタイミングに同期している。V相電流が負極性のときはV相のスイッチング素子Q5のゲート信号G5が変化するタイミングに同期している。
【0095】
また、出力端子Wの電位変化は、W相電流が正極性のときはW相のスイッチング素子Q3のゲート信号G3が変化するタイミングに同期している。W相電流が負極性のときはW相のスイッチング素子Q6のゲート信号G6が変化するタイミングに同期している。
【0096】
したがって、ノイズ低減制御回路10aによって生成された制御信号SBUが変化するタイミングは、インバータ回路4の出力端子Uの電位変化のタイミングと一致する。同様に、制御信号SBVが変化するタイミングは、出力端子Vの電位変化のタイミングと一致する。制御信号SBWが変化するタイミングは、出力端子Wの電位変化のタイミングと一致する。
【0097】
図1に戻って、インバータ回路4から負荷5に向かって正極性のU相電流が流れているときに、スイッチング素子Q1がオフ状態からオン状態に移行する場合を考える。
この場合、出力端子Uの電位は、直流入力端子Nの電位から直流入力端子Pの電位に変化する。その結果、インバータ回路4の出力側主回路ラインとアースとの間に電位変化が生じる。この電位変化により、接地コンデンサCeの両端には雑音端子電圧に略等しい雑音電圧Vceが発生する。
【0098】
接地コンデンサCeの両端に発生する雑音電圧Vceを雑音端子電圧と略等しい電圧とするためには、コンデンサ3a,3bの静電容量値を、接地コンデンサCeの静電容量値の100倍程度大きい値にすればよい。
【0099】
一方、ノイズ低減制御回路10aからは、「1」の制御信号SBUが出力される。「1」の制御信号SBUが出力されると、ノイズ低減回路9aのトランジスタTr1とTr4の動作状態がステップ的に変化する。トランジスタTr1とTr4の動作状態の変化により、相殺変圧器T2の一次巻線に制御信号SBUに対応する矩形状の電圧が印加される。
【0100】
相殺変圧器T2の一次巻線に印加された電圧は変圧され、相殺変圧器T2の二次巻線に誘起する。相殺変圧器T2の二次巻線に誘起した矩形状の電圧は、波形調整回路Zaによって雑音電圧Vceと同じ形状に調整される。
【0101】
したがって、補償コンデンサCcの両端に印加された相殺電圧Vccによって、接地コンデンサCeの両端に誘起した雑音電圧Vceの変動が打ち消される。
その結果、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0102】
なお、コンデンサC1は、トランジスタTr1,Tr4の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。同様に、コンデンサC2は、トランジスタTr2,Tr5の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。コンデンサC3は、トランジスタTr3,Tr6の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。
【0103】
また、トランジスタTr1〜Tr6の動作により、相殺変圧器T2には、スイッチング素子Q1〜Q6がオンオフ動作をする周波数の電圧が印加される。スイッチング素子Q1〜Q6のスイッチング周波数は一般に数kHz〜数10kHzと、商用周波数50Hzまたは60Hzに比べて高い周波数である。
【0104】
次に、図10および図11を参照して、本発明に係るノイズ低減装置を備えた電力変換装置の他の実施形態を説明する。
図10に示した実施形態では、直流電源は、単相の交流電源1aと整流回路2aとで構成されている。また、整流回路2aの交流入力端子間に、コンデンサ41,42からなるコンデンサ直列回路が設けられている。
【0105】
コンデンサ41,42の接続中点とアースとの間に、補償コンデンサCcと接地コンデンサCeとが直列に接続される。さらに補償コンデンサCcの両端に、波形調整回路Zaを介して、相殺変圧器T2の二次巻線が接続される。本実施形態おいて、コンデンサ41,42の接続中点をG点とする。その他の構成要素については、図1に示した実施形態と同じである。
【0106】
このような構成をとっても、接地コンデンサCeの両端に生じる雑音電圧Vceの変動を打消すための相殺電圧Vccを補償コンデンサの両端に発生させることができる。雑音電圧Vceの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0107】
次に、図11は、交流電源が三相電源の場合の実施形態である。本実施形態では、直流電源が、三相の交流電源1bと三相の整流回路2bとで構成されている。整流回路2bの交流入力端子間には星型にコンデンサ41〜43が接続されている。
【0108】
星型結線されたコンデンサ41〜43の中性点とアースとの間に、補償コンデンサCcと接地コンデンサCeとが直列に接続される。さらに補償コンデンサCcの両端に、波形調整回路Zaを介して相殺変圧器T2の二次巻線が接続される。本実施形態おいて、コンデンサ41〜43の中性点をG点とする。その他の構成要素については、図1に示した実施形態と同じである。
【0109】
このような構成をとっても、接地コンデンサCeの両端に生じる雑音電圧Vceの変動を打ち消すための相殺電圧Vccを補償コンデンサの両端に発生させることができる。雑音電圧Vceの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0110】
なお、上述の実施形態において、補償コンデンサCcと接地コンデンサCeとからなる接地コンデンサ直列回路の静電容量値は、コンデンサ3a,3bの静電容量の合計値またはコンデンサ41〜43の静電容量の合計値の1/10倍程度とするのが好適である。この場合、接地コンデンサ直列回路の両端には、インバータ回路4の入力端子に発生する雑音端子電圧の約90%に相当する電圧が発生する。
【0111】
また、接地コンデンサCeの静電容量値は、浮遊容量Cs1〜Cs3の静電容量値の100倍程度に設定するのが好適である。この場合、接地コンデンサCeの両端に発生する雑音電圧Vceは、インバータ回路4の出力側主回路ラインとアースとの間に生じる電位の約100分の1の電圧となる。
【0112】
接地コンデンサ直列回路の静電容量値および補償コンデンサCcの静電容量値を上記のようにすることにより、ノイズ低減回路9aが発生する相殺電圧Vccを直流電源の電圧V1に対して極めて低い電圧にすることができる。これにより、ノイズ低減回路9aを小型化することができる。
【0113】
例えば、直流電源の電圧V1が600[V]の場合、接地コンデンサCeの両端に生じる雑音電圧Vceの最大値は約6[V]となる。雑音電圧Vceの最大値が約6[V]であれば、ノイズ低減回路9aの相殺電圧電源Vdの電圧は10[V]程度であればよい。
【0114】
したがって、ノイズ低減装置は、数10Vの端子相互間耐電圧を有するトランジスタTr1〜Tr6やコンデンサC1〜C3などで構成することができる。このような低耐電圧部品を使用することにより、安価かつ小型なノイズ低減装置を提供することができる。
【0115】
また、一般に、低耐電圧の部品は高周波特性にも優れている。したがって、このような低耐電圧の部品により構成されるノイズ低減装置は、高周波の雑音端子電圧を効果的に低減することができる。
【0116】
次に、図12〜図16を参照して、本発明に係る他のノイズ低減装置を備えた電力変換装置の実施形態を説明する。
図12は、本発明に係る他のノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
【0117】
本実施形態において、漏洩電流流出経路の等価回路は、浮遊容量Cs1〜Cs3に対して、浮遊容量Cs4〜Cs6と抵抗成分Rs1〜Rs3との直列回路が並列に接続された回路である。
【0118】
また、G点とアースとの間に相殺変圧器T2の二次巻線と波形調整回路Zaとが直列に接続されている。
なお、相殺変圧器T2の二次巻線に漏洩電流の高周波数成分が流れると、二次巻線の漏れインダクタンスによって雑音端子電圧が発生する。そこで、本実施形態では、相殺変圧器T2の二次巻線の両端に補償コンデンサCcを接続している。このような構成にすることにより、漏洩電流の高周波数成分は主に補償コンデンサCcを流れる。その結果、相殺変圧器T2の漏れインダクタンスによって生じる雑音端子電圧の増加が防止される。
【0119】
以上の点で、本実施形態は図1に示した実施形態と異なる。
図12に示す実施形態において、波形調整回路Zaは、漏洩電流流出経路の等価回路と同じ周波数依存性を備えたインピーダンス回路である。具体的には、図12の波形調整回路Zaは、図13(a)に示すように、接地コンデンサCeと抵抗器RaとコンデンサCaとからなる。抵抗器RaとコンデンサCaとは直列に接続される。この直列回路が、接地コンデンサCeに対して並列に接続される。
【0120】
以下に、波形調整回路Zaが接地コンデンサCeのみで構成されている場合と、波形調整回路Zaが図13(a)に示す回路で構成されている場合のG点電位の違いについて説明する。
【0121】
図14(a)は、波形調整回路Zaが接地コンデンサCeのみで構成されている場合のG点電位を説明するための図である。
波形調整回路Zaの両端には、漏洩電流流出経路の等価回路を構成する浮遊容量Cs1〜Cs3の両端電圧と浮遊容量Cs4〜Cs6の両端電圧とをそれぞれ加算した電圧と相似形の雑音電圧Veが発生する。
【0122】
一方、補償コンデンサCcの両端には、相殺変圧器T2の二次巻線に誘起した電圧が印加される。相殺変圧器T2の二次巻線に誘起する電圧は、一次巻線に印加された矩形状の電圧が雑音電圧Veと同じ振幅に変圧された電圧である。
【0123】
アースに対するG点電位は、波形調整回路Zaの両端に発生する雑音電圧Veと補償コンデンサCcの両端に発生する相殺電圧Vccとが加算された電位である。したがって、G点には、図14(a)に示すように、雑音電圧Veと相殺電圧Vccとが加算されたスパイク状の電位変動が生じる。
【0124】
図14(b)は、波形調整回路Zaの周波数依存性と漏洩電流流出経路の等価回路が有する周波数依存性とが同じ場合のG点電位を説明するための図である。
この場合、波形調整回路Zaのインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比が、周波数に依存せず一定となる。したがって、波形調整回路Zaの両端に生じる雑音電圧Veは、スイッチング素子Q1〜Q6のオンオフ動作によって生じる矩形状の電圧を一定の比で分圧した電圧となる。
【0125】
一方、補償コンデンサCcの両端には、相殺変圧器T2の二次巻線に誘起した相殺電圧Vccが印加される。相殺変圧器T2の二次巻線に誘起する相殺電圧Vccは、一次巻線に印加された矩形状の電圧を雑音電圧Veと同じ振幅に変圧された電圧である。また、その極性は、波形調整回路Zaの両端に発生する雑音電圧Veと逆極性である。
【0126】
したがって、波形調整回路Zaの両端に発生する雑音電圧Veの変動は、相殺電圧Vccによって打消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0127】
なお、図12に示す漏洩電流流出経路の等価回路おいて、抵抗Rs1〜Rs3をインダクタに置き換えた回路が考えられる。この場合、波形調整回路Zaは、図13(b)に示すように、接地コンデンサCeとインダクタLaとコンデンサCaとからなる。インダクタLaとコンデンサCaとは直列に接続される。この直列回路が、接地コンデンサCeに対して並列に接続される。
【0128】
この場合においても、波形調整回路Zaの両端に発生する雑音電圧Veの変動は、相殺電圧Vccによって打消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0129】
また、浮遊容量Cs1〜Cs3に並列に接続される回路が、浮遊容量Cs4〜Cs6と抵抗成分とインダクタ成分との直列回路で表される場合がある。この場合、波形調整回路Zaは、図13(c)に示すように、接地コンデンサCeと抵抗RaとインダクタLaとコンデンサCaとからなる。抵抗RaとインダクタLaとコンデンサCaとは直列に接続される。この直列回路が、接地コンデンサCeに対して並列に接続される。
【0130】
この場合においても、波形調整回路Zaの両端に発生する雑音電圧Veの変動は、相殺電圧Vccによって打消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0131】
なお、図13(a)〜(c)に示した波形調整回路Zaを構成するインピーダンス素子の電気量は、波形調整回路Zaの両端に発生する雑音電圧Veの波形が相殺電圧Vccの波形と同形状となるように定められている。
【0132】
すなわち、波形調整回路Zaを構成するインピーダンス素子の電気量は、波形調整回路Zaのインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比率が、周波数に依らず一定になるように定められている。
【0133】
次に、図15および図16を参照して、本発明に係る他のノイズ低減装置を備えた電力変換装置の他の実施形態を説明する。
図15に示す実施形態において、直流電源は、単相の交流電源1aと整流回路2aで構成されている。また、整流回路2aの交流入力端子間にコンデンサ41,42からなるコンデンサ直列回路が設けられている。そして、コンデンサ41,42の接続中点とアースとの間に、補償コンデンサCcと波形調整回路Zaとが直列接続される。本実施形態において、コンデンサ41,42の接続中点をG点とする。
【0134】
その他の構成要素については、図12に示した実施形態と同じである。
このような構成としても、雑音電圧Veの変動が相殺電圧Vccによって打ち消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することより、雑音端子電圧が低減される。
【0135】
図16の実施形態において、直流電源は、三相の交流電源1bと三相の整流回路2bとで構成されている。また、整流回路2bの交流入力端子間には星型にコンデンサ41〜43が接続されている。そして、星型結線されたコンデンサ41〜43の中性点とアースとの間に、補償コンデンサCcと波形調整回路Zaとが直列に接続される。本実施形態において、星型結線されたコンデンサ41〜43の中性点をG点とする。
【0136】
その他の構成要素については、図12に示した実施形態と同じである。
このような構成としても、雑音電圧Veの変動が相殺電圧Vccによって打ち消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することより、雑音端子電圧が低減される。
【0137】
なお、図15および図16の波形調整回路Zaは、漏洩電流流出経路の等価回路と同じ周波数依存性を備えたインピーダンス回路である。したがって、漏洩電流流出経路の等価回路に応じて、図13(a)〜(c)のインピーダンス回路または他のインピーダンス回路が選択されるのは、図12に示した実施形態の場合と同様である。
【符号の説明】
【0138】
1a,1b・・・交流電源、1c・・・直流電源、2a,2b・・・整流回路、3,3a,3b・・・コンデンサ、4・・・インバータ回路、5・・・誘導電動機、5a・・・負荷、6・・・直流電源、7・・・漏洩電流検出器、8・・・インバータ制御回路、9,9a,9b・・・ノイズ低減回路、10,10a・・・ノイズ低減制御回路、31〜33・・・電流検出器、41〜43・・・コンデンサ、81・・・U相PWM制御部、82・・・V相PWM制御部、83・・・W相PWM制御部、84・・・U相ゲート信号生成部、85・・・V相ゲート信号生成部、86・・・W相ゲート信号生成部、101〜103・・・電流極性判定部、111〜116・・・論理反転演算子、121〜126・・・論理積演算子、131〜113・・・論理和演算子、Amp1〜Amp3・・・ベース信号増幅器、C1〜C5・・・コンデンサ、Ce・・・接地コンデンサ、Cc・・・補償コンデンサ、Cs1〜Cs6・・・浮遊容量、D1〜D6・・・ダイオード、Q1〜Q6・・・スイッチング素子、Rf・・・整流回路、Rs1〜Rs3・・・抵抗、T1・・・電源変圧器、T2・・・相殺変圧器、Tr1〜Tr6・・・トランジスタ、Vd・・・相殺電圧電源、Za・・・波形調整回路。
【技術分野】
【0001】
本発明は、電力変換回路の動作に起因してアースとの間に発生する雑音端子電圧を低減するためのノイズ低減装置およびこれを備えた電力変換装置に関する。
【背景技術】
【0002】
図17は、三相誘導電動機を三相インバータ回路で駆動するシステムに適用されるノイズ低減装置を示しており、例えば特許文献1に記載されているものと実質的に同じノイズ低減装置である。
【0003】
図17において、1aは交流電源である。2aは、交流電源1aの交流電圧を直流電圧に変換する整流回路である。3は、整流回路2aによって整流された電圧を平滑するためのコンデンサである。4は、電力変換回路の一例であって、三相のインバータ回路である。5は、その筐体がアースに接続され、インバータ回路4の負荷として駆動される誘導電動機である。6は、直流電源である。7は、環状コアからなる零相変流器等の漏洩電流検出器である。8は、インバータ回路4のスイッチング素子Q1〜Q6を選択的にオンオフ動作させるためのインバータ制御回路である。9は、誘導電動機5の筐体からアースに漏洩する電流を打ち消すための電流を生成するノイズ低減回路である。10は、ノイズ低減回路の動作を制御するノイズ低減制御回路である。
【0004】
ノイズ低減装置は、漏洩電流検出器7、ノイズ低減回路9およびノイズ低減制御回路10から構成されている。
整流回路2aは、その交流入力端子が交流電源1aの交流出力端子に接続される。整流回路2aの正側直流出力端子はインバータ回路4の正側直流入力端子に接続される。この接続点をPとする。また、整流回路2aの負側直流出力端子はインバータ回路4の負側直流入力端子に接続される。この接続点をNとする。
【0005】
コンデンサ3は、整流回路2aの直流出力端子P,N間に接続されている。交流電源1aの電圧は、整流回路2aで全波整流された後、コンデンサ3で平滑される。ここで、整流回路2aとコンデンサ3とが直流電源を構成する。
【0006】
インバータ回路4は、直流入力端子P,N間に並列に接続されたU相アーム,V相アーム,W相アームで構成されている。U相アームは、スイッチング素子Q1とQ4とが直列接続された回路である。V相アームは、スイッチング素子Q2とQ5とが直列接続された回路である。W相アームは、スイッチング素子Q3とQ6とが直列接続された回路である。
【0007】
ここで、スイッチング素子Q1とQ4との接続中点を、インバータ回路4の出力端子Uとする。同様に、スイッチング素子Q2とQ5との接続中点を、インバータ回路4の出力端子Vとする。さらに、スイッチング素子Q3とQ6との接続中点を、インバータ回路4の出力端子Wとする。
【0008】
スイッチング素子Q1〜Q6は、IGBT(絶縁ゲートバイポーラトランジスタ)等の半導体素子である。スイッチング素子Q1〜Q6には、ダイオードD1〜D6がそれぞれ逆並列に接続されている。
【0009】
制御回路8は、インバータ回路4のスイッチング素子Q1〜Q6をオンオフ制御するためのゲート信号G1〜G6を生成する。ゲート信号G1〜G6は、パルス幅変調されている。
【0010】
コンデンサ3で平滑された直流電圧は、インバータ回路4のスイッチング素子Q1〜Q6のオンオフ動作によって、所望の三相交流電圧に変換される。インバータ回路4によって生成された三相交流電圧は、出力端子U,V,Wから出力され、誘導電動機5に供給される。
【0011】
ノイズ低減回路9は、電源変圧器T1、整流回路Rf、コンデンサC4,C5、トランジスタTr1,Tr2、およびコンデンサC1を備えている。
電源変圧器T1の一次巻線は交流電源1aの両端に接続され、その二次巻線は整流回路Rfの交流入力端子に接続されている。整流回路Rfの直流出力端子には、コンデンサC4,C5の直列回路とトランジスタTr1,Tr2の直列回路が並列に接続されている。コンデンサC4,C5の接続中点は、インバータ回路4の負側直流入力端子Nに接続されている。トランジスタTr1,Tr2の接続中点は、コンデンサC1を介してアースに接続されている。
【0012】
トランジスタTr1はNPN型、トランジスタTr2はPNP型トランジスタである。増幅器Ampはノイズ低減制御回路で生成された制御信号SBを増幅する。トランジスタTr1,Tr2は、増幅器Ampで増幅された信号によって駆動される。誘導電動機5の筐体からアースに漏洩する電流を打ち消すための電流は、トランジスタTr1,Tr2の接続中点とアースとの間の電位差によって流れる。
【0013】
ところで、誘導電動機5の巻線と筐体との間には、図17に破線で示すように浮遊容量Csが存在する。誘導電動機5の巻線には、インバータ回路4によってパルス幅変調された矩形波状のパルス電圧が印加される。このパルス状の電圧は、浮遊容量Csの両端に印加されることになる。その結果、浮遊容量Csを充放電するパルス状の電流I1が、漏洩電流として、誘導電動機5の巻線とアースとの間で流れる。
【0014】
パルス状の電流I1は、I1=Cs×(dv/dt)で表される。dv/dtはインバータ回路4のスイッチング素子Q1〜Q6のスイッチング動作によって誘導電動機5の巻線に印加される矩形波状パルス電圧の時間変化率である。
【0015】
例えば、スイッチング素子Q1がオンすると、誘導電動機5の巻線の電位が筐体の電位に対してステップ的に上昇する。このとき、誘導電動機5の巻線からアースに向かって漏洩電流I1が流れる。一方、スイッチング素子Q4がオンすると、誘導電動機5の巻線の電位がステップ的に下降する。このとき、アースから誘導電動機5の巻線に向かって漏洩電流I1が流れる。
【0016】
この漏洩電流I1は、アースおよび直流電源6を経てインバータ回路4の直流入力端子に戻る。この漏洩電流I1がアースに流れるとノイズ電流となって、感電や漏電ブレーカを誤動作させる原因になるので、これを除去する必要がある。
【0017】
そこで、特許文献1には、漏洩電流検出器7で検出した漏洩電流I1と逆極性かつ同じ大きさの電流をアースに注入して、漏洩電流I1を打消すノイズ低減装置が開示されている。
【0018】
ノイズ低減制御回路10は、スイッチング素子Q1〜Q6のゲート信号G1〜G6に基づいて生成された信号と漏洩電流検出器7が検出する信号とを加算する。そして、この加算された信号から、トランジスタTr1,Tr2を駆動するための制御信号SBを生成する。
【0019】
トランジスタTr1,Tr2の制御信号SBは、インバータ回路4の上アームであるスイッチング素子Q1〜Q3のゲート信号は減算し、下アームであるスイッチング素子Q4〜Q6のゲート信号は加算することにより得られる。
【0020】
ノイズ低減制御回路10で生成された制御信号SBは、ベース信号増幅器Ampで増幅された上でトランジスタTr1,Tr2の両ベース端子(制御端子)に与えられる。トランジスタTr1とトランジスタTr2は、制御信号SBに従って互いに逆の動作を行う。トランジスタTr1,Tr2の動作により、漏洩電流I1を打消すための電流I2が、アースに注入される。
【0021】
また、特許文献2には、コモンモード電圧を相殺して電源側に漏洩する電流を補償するとともに、コイルを付加して雑音端子電圧を低減するノイズ低減装置が開示されている。
このノイズ低減装置は、交流電源1aと整流回路2aとの間の主回路ラインに接続された接地コンデンサの両端電圧を検出する。そして、この検出した電圧と逆極性かつ同じ大きさの相殺電圧を発生する。この相殺電圧は、コモンモードトランスを介して、交流電源1aと接地コンデンサの接続点との間に重畳される。雑音端子電圧を低減するためのコイルは、コモンモードトランスと電源との間に設けられている。
【先行技術文献】
【特許文献】
【0022】
【特許文献1】特開2002−51570号公報
【特許文献2】特開2010−57268号公報
【発明の概要】
【発明が解決しようとする課題】
【0023】
しかしながら、特許文献1に開示されているノイズ低減装置は、スイッチング素子Q1〜Q6のすべてのオンオフ動作タイミングで動作する。そのため、漏洩電流が流れていないタイミングでも漏洩電流を打ち消すための電流を発生する。この電流は、不要なノイズ電流になるという問題がある。
【0024】
また、特許文献2に開示されているノイズ低減装置では、主回路電流が流れる経路にコモンモードトランスとコイルを挿入する必要がある。そのため、装置が大型化するという問題がある。
【0025】
本発明は、電力変換装置の主回路部にコモンモードトランス等の大型部品を設けることなく、電力変換装置の入力部に生じる雑音端子電圧を効果的に低減することができるノイズ低減装置を提供することを目的とする。
【課題を解決するための手段】
【0026】
上記目的を達成するために、第1の発明によって提供されるノイズ低減装置は、直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置において、以下の構成を有するものである。
【0027】
すなわち、本発明に係るノイズ低減装置は、電力変換回路の入力側主回路ラインとアースとの間に接続される接地コンデンサ直列回路を備えている。接地コンデンサ直列回路は、補償コンデンサと接地コンデンサとが直列に接続された回路である。さらに、本発明に係るノイズ低減装置は、出力端子が補償コンデンサの両端に接続される相殺電圧発生回路を備えている。そして、相殺電圧発生回路は、スイッチング素子のオンオフ動作によって接地コンデンサの両端に生じる雑音電圧(雑音端子電圧に相当する電圧)と逆極性の電圧を生成し、この電圧を雑音電圧の波形と同形状の相殺電圧に波形調整して出力するものである。
【0028】
また、上記目的を達成するために、第2の発明によって提供されるノイズ低減装置は、直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置において、以下の構成を有するものである。
【0029】
すなわち、本発明に係るノイズ低減装置は、波形調整回路と、スイッチング素子のオンオフ動作によって波形調整回路の両端に生じる雑音電圧とは逆極性の相殺電圧を出力端子に発生させる相殺電圧発生回路とを備えている。そして、波形調整回路と相殺電圧発生回路の出力端子とは、電力変換回路の入力側主回路ラインとアースとの間に直列に接続される。また、波形調整回路は、その両端に生じる雑音電圧を、前記相殺電圧の波形と同形状に波形調整するものである。
【0030】
さらに、第1の発明または第2の発明に係るノイズ低減装置は、電力変換回路の出力電流の極性信号と電力変換回路のスイッチング素子をオンオフ動作させる信号とに基づいて定まる所定のタイミングで、相殺電圧発生回路から出力される相殺電圧を変化させるものである。
【発明の効果】
【0031】
第1の発明によると、相殺電圧発生回路で発生した相殺電圧は、接地コンデンサの両端に生じる雑音電圧と逆極性であって、その波形は雑音電圧と同じ形状である。したがって、接地コンデンサの両端に生じる雑音電圧とこの相殺電圧を加算することで、接地コンデンサ直列回路の両端に生じる電圧変動が抑制される。その結果、効果的に雑音端子電圧を低減することができる。
【0032】
第2の発明によると、波形調整回路の両端電圧に生じる雑音電圧は、波形調整されて矩形状の波形となる。相殺電圧発生回路からは、この雑音電圧と逆極性であって、かつ同一振幅となる矩形状の相殺電圧が出力される。したがって、波形調整された雑音電圧と相殺電圧とが加算されることにより、接地回路の両端電圧の変動が抑制される。その結果、効果的に雑音端子電圧を低減することができる。
【0033】
また、第1の発明または第2の発明において、雑音端子電圧の発生タイミングに同期して相殺電圧発生回路から相殺電圧が出力されるので、より効果的に雑音端子電圧を低減することができる。
【0034】
また、第1の発明または第2の発明において、電力変換装置の主回路部にコモンモードトランス等の大型部品を設ける必要はない。
【図面の簡単な説明】
【0035】
【図1】本発明に係るノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
【図2】(a)出力端子Uの電位を説明するための図である。(b)出力端子Vの電位を説明するための図である。(c)出力端子Wの電位を説明するための図である。(d)主回路ラインとアースとの間の電圧を説明するための図である。(e)制御信号SBUを説明するための図である。(f)制御信号SBVを説明するための図である。(g)制御信号SBWを説明するための図である。(h)相殺変圧器T2の二次側に発生する電圧を説明するための図である。
【図3】(a)本発明に係る波形調整回路の実施形態を説明するための図である。(b)本発明に係る波形調整回路の他の実施形態を説明するための図である。(c)本発明に係る波形調整回路の他の実施形態を説明するための図である。
【図4】(a)ノイズ低減装置が波形調整回路を有しない場合のG点電位を説明するための図である。(b)ノイズ低減装置が波形調整回路を有する場合のG点電位を説明するための図である。
【図5】(a)本発明に係る波形調整回路の他の実施形態を説明するための図である。(b)本発明に係る波形調整回路の他の実施形態を説明するための図である。(c)本発明に係る波形調整回路の他の実施形態を説明するための図である。
【図6】図1に示したノイズ低減制御回路の一例を説明するためのブロック図である。
【図7】スイッチング素子のゲート信号の関係を説明するための図である。
【図8】(a)期間1のときに正極性のU相電流が流れる経路を説明する図である。(b)期間2のときに正極性のU相電流が流れる経路を説明する図である。(c)期間3のときに正極性のU相電流が流れる経路をする図である。(d)期間4のときに正極性のU相電流が流れる経路を説明する図である。
【図9】(a)期間1のときに負極性のU相電流が流れる経路を説明する図である。(b)期間2のときに負極性のU相電流が流れる経路を説明する図である。(c)期間3のときに負極性のU相電流が流れる経路を説明する図である。(d)期間4のときに負極性のU相電流が流れる経路を説明する図である。
【図10】本発明に係るノイズ低減装置を備えた電力変換装置の他の実施形態を説明するための図である。
【図11】本発明に係るノイズ低減装置を備えた電力変換装置の他の実施形態を説明するための図である。
【図12】本発明に係る他の実施形態のノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
【図13】(a)本発明に係る波形調整回路の実施形態を説明するための図である。(b)本発明に係る波形調整回路の他の実施形態を説明するための図である。(c)本発明に係る波形調整回路の他の実施形態を説明するための図である。
【図14】(a)ノイズ低減装置が波形調整回路を有しない場合のG点電位を説明するための図である。(b)ノイズ低減装置が波形調整回路を有する場合のG点電位を説明するための図である。
【図15】本発明に係る他の実施形態のノイズ低減装置を備えた電力変換装置の他の実施形態を説明するための図である。
【図16】本発明に係る他の実施形態のノイズ低減装置を備えた電力変換装置の他の実施形態を説明するための図である。
【図17】従来のノイズ低減装置を備えた電力変換装置を説明するための図である。
【発明を実施するための形態】
【0036】
以下、本発明の実施の形態を図1〜図16を参照して詳細に説明する。なお、図1〜図16において、図17に示した電力変換装置およびノイズ低減装置と共通する構成要素には同符号を付し、その説明を省略する。
【0037】
図1は、本発明に係るノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
図1に示す実施形態において、1cは直流電源である。3aと3bは、直流電源1cの両端に直列に接続されたコンデンサである。4は、直流電源1cの電圧を三相交流電圧に変換するインバータ回路である。5aは、誘導電動機等のインバータ回路4の負荷である。8は、インバータ回路4を制御するインバータ制御回路である。
【0038】
9aは、インバータ回路4の動作によって入力側主回路ラインに生じる雑音端子電圧を抑制するためのノイズ低減回路である。10aは、ノイズ低減回路9aの動作を制御するノイズ低減制御回路である。31〜33は、インバータ回路4の出力電流を検出するための電流検出器である。
【0039】
Cs1〜Cs3は、インバータ回路4の出力側主回路ラインとアースとの間で漏洩電流が流れる経路(以下、漏洩電流流出経路という。)の浮遊容量を等価的に表したものである。また、Rs1〜Rs3は漏洩電流流出経路の抵抗成分を等価的に表した抵抗である。
【0040】
まず、ノイズ低減装置を構成するノイズ低減回路9aとノイズ低減制御回路10aの構成および動作を、以下に説明する。
ノイズ低減回路9aは、接地コンデンサ直列回路と相殺電圧発生回路とを備えている。
【0041】
接地コンデンサ直列回路は、補償コンデンサCcと接地コンデンサCeとの直列回路からなる。接地コンデンサ直列回路は、コンデンサ3a,3bの接続中点とアースとの間に接続される。コンデンサ3a,3bの接続中点をG点とする。
【0042】
相殺電圧発生回路は、相殺電圧電源Vd、コンデンサC4,C5の直列回路、トランジスタTr1,Tr4の直列回路、トランジスタTr2,Tr5の直列回路、トランジスタTr3,Tr6の直列回路、相殺変圧器T2、波形調整回路Zaを備えている。
【0043】
コンデンサC4,C5の直列回路、トランジスタTr1,Tr4の直列回路、トランジスタTr2,Tr5の直列回路、トランジスタTr3,Tr6の直列回路は、相殺電圧電源Vdに並列に接続されている。
【0044】
相殺変圧器T2の一次巻線の一端は、コンデンサC4,C5直列回路の接続中点に接続されている。相殺変圧器T2の一次巻線の他端は、コンデンサC1を介してトランジスタTr1,Tr4直列回路の接続中点に接続されている。また、相殺変圧器T2の一次巻線の他端は、コンデンサC2を介してトランジスタTr2,Tr5直列回路の接続中点に接続されている。さらに、相殺変圧器T2の一次巻線の他端は、コンデンサC3を介してトランジスタTr3,Tr6直列回路の接続中点に接続されている。
【0045】
相殺変圧器T2の二次巻線は、波形調整回路Zaを介して、補償コンデンサCcの両端に接続されている。
トランジスタTr1〜Tr3は、NPN型トランジスタである。トランジスタTr4〜Tr6は、PNP型トランジスタである。
【0046】
トランジスタTr1,Tr4は、ノイズ低減制御回路10aから出力される制御信号SBUに応じて互いに逆の動作をする。同様に、トランジスタTr2,Tr5は、ノイズ低減制御回路10aから出力される制御信号SBVに応じて互いに逆の動作をする。トランジスタTr3,Tr6は、ノイズ低減制御回路10aから出力される制御信号SBWに応じて互いに逆の動作をする。
【0047】
トランジスタTr1〜Tr6の動作により、接地コンデンサCeの両端に発生する雑音電圧とは逆極性の電圧が、相殺変圧器T2の一次巻線に印加される。相殺変圧器T2の一次巻線に電圧が印加されるタイミングは、接地コンデンサCeの両端に発生する雑音電圧と同じタイミングである。相殺変圧器T2の一次巻線に印加された電圧は、変圧されて、二次巻線に誘起する。
【0048】
例えば、スイッチング素子Q1〜Q6のオンオフ動作により、インバータ回路4の出力端子U,出力端子V,出力端子Wに、図2(a)〜(c)に示す電位変化が生じた場合を考える。この場合、出力側主回路ラインとアースとの間の電圧は図2(d)に示す波形となる。一方、ノイズ低減制御回路から出力される制御信号SBU,SBV,SBWは、図2(e)〜(g)のように変化する。その結果、相殺変圧器T2の二次巻線には、図2(h)に示す電圧が発生する。
【0049】
なお、上述した相殺電圧発生回路は、以下に説明するノイズ低減制御回路で作成された制御信号に基づいて、雑音端子電圧とは逆極性の電圧を発生させる回路の一例である。したがって、相殺電圧発生回路は、雑音端子電圧とは逆極性の電圧を発生させる機能を実現できれば、他の回路構成をとるものであっても構わない。
【0050】
ノイズ低減制御回路は、出力端子U,V,Wの電位が変化するタイミングで相殺変圧器T2の一次巻線に雑音端子電圧とは逆極性の電圧を印加するための制御論理演算を行う回路である。ノイズ低減制御回路の動作の詳細については後述する。
【0051】
次に、図1に示したノイズ低減装置が波形調整回路Zaを有しない場合と有する場合のG点電位の違いについて、図3(a)〜(c)および図4(a),(b)を参照して説明する。
【0052】
スイッチング素子Q1〜Q6のオンオフ動作によって、インバータ回路4の出力側主回路ラインとアースとの間で漏洩電流が流れる。この漏洩電流流出経路は、図1に示すように、等価的に、浮遊容量Cs1〜Cs3と抵抗Rs1〜Rs3との直列回路で表すことができる。
【0053】
この場合、波形調整回路Zaは抵抗Rc1からなる。抵抗Rc1は、図3(a)に示すように、相殺変圧器T2の二次巻線と補償コンデンサCcとの間に接続される。抵抗Rc1の抵抗値は、抵抗Rc1と補償コンデンサCcとからなる直列回路の時定数が、抵抗Rs1〜Rs3と浮遊容量Cs1〜Cs3のそれぞれからなる各直列回路の時定数と等しくなるように決定される。
【0054】
漏洩電流流出経路の等価回路にさらにインダクタLs1〜Ls3が直列に存在する場合がある。この場合、波形調整回路Zaは、図3(b)または図3(c)に示すように、補償コンデンサCe1と抵抗Rc1の直列回路に、さらにインダクタLc1が直列に追加された回路となる。インダクタLc1の値は、抵抗Rc1,インダクタLc1,補償コンデンサCcからなる直列回路の時定数が、抵抗Rs1〜Rs3,インダクタLs1〜Ls3,浮遊容量Cs1〜Cs3のそれぞれからなる各直列回路の時定数と等しくなるように決定される。
【0055】
図4(a)は、図1の実施形態において、ノイズ低減装置が波形調整回路Zaを有しない場合のG点電位を説明するための図である。
接地コンデンサCeの両端には、浮遊容量Cs1〜Cs3の両端に生じる電圧と相似形の雑音電圧Vceが発生する。
【0056】
一方、補償コンデンサCcの両端には、相殺変圧器T2の二次巻線に誘起する電圧が印加される。相殺変圧器T2の二次巻線に誘起する電圧は、トランジスタTr1〜Tr6の動作によって生じる矩形状の電圧を雑音電圧Vceと逆極性かつ同振幅に変圧された電圧である。
【0057】
アースに対するG点電位は、接地コンデンサCeの両端に発生する雑音電圧Vceと補償コンデンサCcの両端に発生する相殺電圧Vccとが加算された電位である。したがって、G点には、図4(a)に示すように、雑音電圧Vceと相殺電圧Vccとが加算されたスパイク状の電位変動が生じる。
【0058】
図4(b)は、図1の実施形態において、ノイズ低減装置が波形調整回路Zaを有する場合のG点電位を説明するための図である。波形調整回路Zaは図3(a)に示した回路である。
【0059】
接地コンデンサCeの両端に生じる雑音電圧Vceの波形は、図4(a)に示した雑音電圧Vceの波形と同じである。
一方、補償コンデンサCcの両端には、相殺電圧Vccが印加される。相殺電圧Vccは、波形調整回路Zaと補償コンデンサCcとの回路によって、雑音電圧Vceと正負対象に波形調整された電圧である。
【0060】
この場合、相殺電圧Vccによって雑音電圧Vceの変動が打ち消されるので、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
なお、漏洩電流流出経路の等価回路にさらにインダクタ成分が直列に含まれている場合には、波形調整回路Zaを図3(b),(c)に示した回路にすればよい。
【0061】
このようにしても、相殺電圧Vccによって雑音電圧Vceの変動が打ち消されるので、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0062】
図5(a)〜(c)は、図3(a)〜(c)に示した波形調整回路Zaを、相殺変圧器T2の一次側に設けた実施形態を説明するための図である。
相殺変圧器T2の一次側に波形調整回路Zaを設けても、相殺電圧Vccは図4(b)に示す波形となる。
【0063】
この場合も、相殺電圧Vccによって雑音電圧Vceの変動が打消されるので、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
なお、図3(a)〜(c)に示した波形調整回路Zaを構成するインピーダンス素子と補償コンデンサCcの電気量は、補償コンデンサCcの両端に発生する相殺電圧Vccの波形が雑音電圧Vceの波形と同形状となるように定められている。
【0064】
すなわち、波形調整回路Zaを構成するインピーダンス素子と補償コンデンサCcの電気量は、これらによって構成される回路のインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比率が、周波数に依らず一定となるように定められている。
【0065】
次に、図6を参照して、インバータ制御回路8とノイズ低減制御回路10aの動作を説明する。
インバータ制御回路8は、スイッチング素子Q1〜Q6のゲート信号G1〜G6を生成するための回路である。インバータ制御回路8は、U,V,W相のPWM(パルス幅変調)制御部81〜83とゲート信号生成部84〜86とから構成されている。
【0066】
U相ゲート信号生成部84は、U相PWM制御部81から出力される信号に基づいて、インバータ回路4のU相を構成するスイッチング素子Q1とQ4のゲート信号G1とG4とを生成する。U相ゲート信号生成部84のゲート信号G1は、スイッチング素子Q1をオンするときは「1」であり、オフするときは「0」である。スイッチング素子Q4のゲート信号G4はゲート信号G1の「1」と「0」とを反転した信号である。ただし、スイッチング素子Q1とQ4とが同時にオンしないよう、ゲート信号G1とG4とがともに「0」となる休止期間が設けられている。
【0067】
同様に、V相ゲート信号生成部85は、スイッチング素子Q2とQ5のゲート信号G2,G5を生成する。W相ゲート信号生成部86は、スイッチング素子Q3とQ6のゲート信号G3,G6を生成する。
【0068】
ノイズ低減制御回路10aは、電流極性判定部101〜103,論理反転演算子111〜116,論理積演算子(AND)121〜126および論理和演算子(OR)131〜133で構成されている。
【0069】
U相の電流極性判定部101は、電流検出器31から入力されるU相の電流信号Iuと基準値0[A]との大小比較をして、U相電流の極性を判定する。電流極性判定部101は、電流極性を判定した結果、U相電流が0[A]よりも大きいときは「1」を出力し、小さいときは「0」を出力する。
【0070】
論理積演算子121は、スイッチング素子Q1のゲート信号G1と電流極性判定部101の出力信号との間で論理積演算を行う。論理積演算子121は、ゲート信号G1が「1」かつ電流極性判定部101の出力信号が「1」のとき、「1」を出力する。ゲート信号G1または電流極性判定部101の出力信号のいずれかが「0」のとき、「0」を出力する。
【0071】
論理反転演算子111は、電流極性判定部101から入力される信号に対し、「1」と「0」とを反転した信号を出力する。
論理反転演算子114は、スイッチング素子Q4のゲート信号G4に対し、「1」と「0」とを反転した信号を出力する。
【0072】
論理積演算子122は、論理反転演算子111から出力される信号と論理反転演算子114から出力される信号との間で論理積演算を行う。論理積演算子122は、論理反転演算子111から出力される信号が「1」かつ論理反転演算子114から出力される信号が「1」のとき、「1」を出力する。論理反転演算子111から出力される信号と論理反転演算子114から出力される信号のいずれかが「0」のとき、「0」を出力する。
【0073】
以上の論理演算により、論理積演算子121の出力信号は、U相電流が正極性の期間において、スイッチング素子Q1がオン状態にあるときに「1」となる。そして、それ以外の期間のときは「0」となる。
【0074】
一方、論理積演算子122の出力信号は、U相電流が負極性の期間において、スイッチング素子Q4がオフ状態にあるときに「1」となる。そして、それ以外の期間のときは「0」となる。
【0075】
V相電流とV相スイッチング素子Q2,Q5のゲート信号G2,G5との間でも同様の演算処理が行われる。
W相電流とW相スイッチング素子Q3,Q6のゲート信号G3,G6との間でも同様の演算処理が行われる。
【0076】
V相用論理積演算子123の出力信号は、V相電流が正極性の期間において、スイッチング素子Q2のゲート信号がオンのときにのみ「1」となる。そして、それ以外の期間のときは「0」となる。また、論理積演算子124の出力信号は、V相電流が負極性の期間において、スイッチング素子Q5のゲート信号がオフのときにのみ「1」となる。そして、それ以外の期間のときは「0」となる。
【0077】
W相用論理積演算子125の出力信号は、W相電流が正極性の期間において、スイッチング素子Q3のゲート信号がオンのときにのみ「1」となる。そして、それ以外の期間のときは「0」となる。また、論理積演算子126の出力信号は、W相電流が負極性の期間において、スイッチング素子Q6のゲート信号がオフのときにのみ「1」となる。そして、それ以外の期間のときは「0」となる。
【0078】
論理和演算子131は論理積演算子121の出力信号と論理積演算子122の出力信号との論理和演算を行う。論理和演算子131の出力信号は、トランジスタTr1とTr4とを制御するための信号SBUである。
【0079】
論理和演算子132は論理積演算子123の出力信号と論理積演算子124の出力信号との論理和演算を行う。論理和演算子132の出力信号は、トランジスタTr2とTr5とを制御するための信号SBVである。
【0080】
論理和演算子133は論理積演算子125の出力信号と論理積演算子126の出力信号との論理和演算を行う。論理和演算子133の出力信号は、トランジスタTr3とTr6とを制御するための信号SBWである。
【0081】
以上の論理演算により、制御信号SBUは、スイッチング素子Q1,Q4のオンオフ動作によって出力端子Uの電位が変化するタイミングでのみ変化する信号となる。同様に、制御信号SBVは、スイッチング素子Q2,Q5のオンオフ動作によって出力端子Vの電位が変化するタイミングでのみ変化する信号となる。制御信号SBWは、スイッチング素子Q3,Q6のオンオフ動作によって出力端子Wの電位が変化するタイミングでのみ変化する信号となる。
【0082】
次に、図7〜図9を参照して、制御信号SBU,SBV,SBWの変化タイミングが、インバータ回路4の主回路部とアースとの間に生じる電位変化のタイミングと一致することを詳細に説明する。
【0083】
U相のスイッチング素子Q1とQ4のゲート信号には図7に示す4つの期間(期間1〜期間4)が存在する。期間1はスイッチング素子Q1がオンし、スイッチング素子Q4がオフしている期間である。期間3は逆にスイッチング素子Q4がオンし、スイッチング素子Q1がオフしている期間である。期間2と期間4とは、スイッチング素子Q1,Q4が同時にオンしないように設けられている休止期間である。休止期間では、スイッチング素子Q1,Q4のいずれもがオフしている。
【0084】
期間1〜期間4のときに、正極性のU相電流が流れる経路と出力端子Uの電圧との関係を、図8(a)〜(d)を参照して、具体的に説明する。
図8(a)期間1のとき、スイッチング素子Q1がオンしている。そのため、スイッチング素子Q1を経由して直流入力端子Pから負荷5に向かってU相電流が流れる。
【0085】
図8(b)期間2のとき、スイッチング素子Q1,Q4がオフしている。そのため、ダイオードD4を経由して直流入力端子Nから負荷5に向かってU相電流が流れる。
図8(c)期間3のとき、スイッチング素子Q1がオフしている。そのため、U相電流はダイオードD4を経由して直流入力端子Nから負荷5に向かって流れる。
【0086】
図8(d)期間4のとき、スイッチング素子Q1,Q4がオフしている。そのため、期間2のときと同様、U相電流はダイオードD4を経由して直流入力端子Nから負荷5に向かって流れる。
【0087】
すなわち、U相電流の極性が正のとき、出力端子Uの電圧が直流入力端子Pの電位になるのは、スイッチング素子Q1がオンしている期間1のときのみである。出力端子Uの電圧は、その他の期間において直流入力端子Nの電位となる。したがって、期間4から期間1に移行するときに、出力端子Uの電位が直流入力端子Nの電位から直流入力端子Pの電位に変化する。また、期間1から期間2に移行するときに、出力端子Uの電位が直流入力端子Pの電位から直流入力端子Nの電位に変化する。
【0088】
一方、期間2から期間3に移行するときおよび期間3から期間4に移行するときは、スイッチング素子Q4のオンオフ動作に関係なく、出力端子Uの電位に変化は生じない。
以上より、U相電流の極性が正の期間における出力端子Uの電位変化は、スイッチング素子Q1のオンオフ動作にのみ同期している。
【0089】
期間1〜期間4のときに負極性のU相電流が流れる経路と出力端子Uの電位の関係を、図9(a)〜(d)を参照して、具体的に説明する。
U相電流の極性が負のとき(負荷5側からインバータ回路4に向かって電流が流れるとき)も同様に、U相のスイッチング素子Q1とQ4のゲート信号には図7に示す4つの期間が存在する。
【0090】
図9(a)期間1のとき、スイッチング素子Q4がオフしている。そのため、ダイオードD1を経由して負荷5から直流入力端子Pに向かってU相電流が流れる。
図9(b)期間2のとき、スイッチング素子Q1,Q4がオフしている。そのため、期間1と同様、U相電流はダイオードD1を経由して負荷5から直流入力端子Nに向かって流れる。
【0091】
図9(c)期間3のとき、スイッチング素子Q4がオンしている。そのため、U相電流はスイッチング素子Q4を経由して負荷5から直流入力端子Nに向かって流れる。
図9(d)期間4のとき、スイッチング素子Q1,Q4がオフしている。そのため、期間2のときと同様、U相電流はダイオードD1を経由して負荷5から直流入力端子Nに向かって流れる。
【0092】
すなわち、U相電流の極性が負のとき、出力端子Uの電圧が直流入力端子Nの電位になるのは、スイッチング素子Q4がオンしている期間3のときのみである。出力端子Uの電圧は、その他の期間において直流入力端子Pの電位となる。したがって、期間2から期間3に移行するときに、出力端子Uの電位が直流入力端子Pの電位から直流入力端子Nの電位に変化する。また、期間3から期間4に移行するときに、出力端子Uの電位が直流入力端子Nの電位から直流入力端子Pの電位に変化する。
【0093】
一方、期間4から期間1に移行するときおよび期間1から期間2に移行するときは、スイッチング素子Q1のオンオフ動作に関係なく、出力端子Uの電位に変化は生じない。
以上より、U相電流の極性が負の期間における出力端子Uの電位変化は、スイッチング素子Q4のオンオフ動作にのみ同期している。
【0094】
同様に、出力端子Vの電位変化は、V相電流が正極性のときはV相のスイッチング素子Q2のゲート信号G2が変化するタイミングに同期している。V相電流が負極性のときはV相のスイッチング素子Q5のゲート信号G5が変化するタイミングに同期している。
【0095】
また、出力端子Wの電位変化は、W相電流が正極性のときはW相のスイッチング素子Q3のゲート信号G3が変化するタイミングに同期している。W相電流が負極性のときはW相のスイッチング素子Q6のゲート信号G6が変化するタイミングに同期している。
【0096】
したがって、ノイズ低減制御回路10aによって生成された制御信号SBUが変化するタイミングは、インバータ回路4の出力端子Uの電位変化のタイミングと一致する。同様に、制御信号SBVが変化するタイミングは、出力端子Vの電位変化のタイミングと一致する。制御信号SBWが変化するタイミングは、出力端子Wの電位変化のタイミングと一致する。
【0097】
図1に戻って、インバータ回路4から負荷5に向かって正極性のU相電流が流れているときに、スイッチング素子Q1がオフ状態からオン状態に移行する場合を考える。
この場合、出力端子Uの電位は、直流入力端子Nの電位から直流入力端子Pの電位に変化する。その結果、インバータ回路4の出力側主回路ラインとアースとの間に電位変化が生じる。この電位変化により、接地コンデンサCeの両端には雑音端子電圧に略等しい雑音電圧Vceが発生する。
【0098】
接地コンデンサCeの両端に発生する雑音電圧Vceを雑音端子電圧と略等しい電圧とするためには、コンデンサ3a,3bの静電容量値を、接地コンデンサCeの静電容量値の100倍程度大きい値にすればよい。
【0099】
一方、ノイズ低減制御回路10aからは、「1」の制御信号SBUが出力される。「1」の制御信号SBUが出力されると、ノイズ低減回路9aのトランジスタTr1とTr4の動作状態がステップ的に変化する。トランジスタTr1とTr4の動作状態の変化により、相殺変圧器T2の一次巻線に制御信号SBUに対応する矩形状の電圧が印加される。
【0100】
相殺変圧器T2の一次巻線に印加された電圧は変圧され、相殺変圧器T2の二次巻線に誘起する。相殺変圧器T2の二次巻線に誘起した矩形状の電圧は、波形調整回路Zaによって雑音電圧Vceと同じ形状に調整される。
【0101】
したがって、補償コンデンサCcの両端に印加された相殺電圧Vccによって、接地コンデンサCeの両端に誘起した雑音電圧Vceの変動が打ち消される。
その結果、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0102】
なお、コンデンサC1は、トランジスタTr1,Tr4の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。同様に、コンデンサC2は、トランジスタTr2,Tr5の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。コンデンサC3は、トランジスタTr3,Tr6の動作によって発生する電圧のうち直流成分および低周波数成分を除去するためのカップリングコンデンサである。
【0103】
また、トランジスタTr1〜Tr6の動作により、相殺変圧器T2には、スイッチング素子Q1〜Q6がオンオフ動作をする周波数の電圧が印加される。スイッチング素子Q1〜Q6のスイッチング周波数は一般に数kHz〜数10kHzと、商用周波数50Hzまたは60Hzに比べて高い周波数である。
【0104】
次に、図10および図11を参照して、本発明に係るノイズ低減装置を備えた電力変換装置の他の実施形態を説明する。
図10に示した実施形態では、直流電源は、単相の交流電源1aと整流回路2aとで構成されている。また、整流回路2aの交流入力端子間に、コンデンサ41,42からなるコンデンサ直列回路が設けられている。
【0105】
コンデンサ41,42の接続中点とアースとの間に、補償コンデンサCcと接地コンデンサCeとが直列に接続される。さらに補償コンデンサCcの両端に、波形調整回路Zaを介して、相殺変圧器T2の二次巻線が接続される。本実施形態おいて、コンデンサ41,42の接続中点をG点とする。その他の構成要素については、図1に示した実施形態と同じである。
【0106】
このような構成をとっても、接地コンデンサCeの両端に生じる雑音電圧Vceの変動を打消すための相殺電圧Vccを補償コンデンサの両端に発生させることができる。雑音電圧Vceの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0107】
次に、図11は、交流電源が三相電源の場合の実施形態である。本実施形態では、直流電源が、三相の交流電源1bと三相の整流回路2bとで構成されている。整流回路2bの交流入力端子間には星型にコンデンサ41〜43が接続されている。
【0108】
星型結線されたコンデンサ41〜43の中性点とアースとの間に、補償コンデンサCcと接地コンデンサCeとが直列に接続される。さらに補償コンデンサCcの両端に、波形調整回路Zaを介して相殺変圧器T2の二次巻線が接続される。本実施形態おいて、コンデンサ41〜43の中性点をG点とする。その他の構成要素については、図1に示した実施形態と同じである。
【0109】
このような構成をとっても、接地コンデンサCeの両端に生じる雑音電圧Vceの変動を打ち消すための相殺電圧Vccを補償コンデンサの両端に発生させることができる。雑音電圧Vceの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0110】
なお、上述の実施形態において、補償コンデンサCcと接地コンデンサCeとからなる接地コンデンサ直列回路の静電容量値は、コンデンサ3a,3bの静電容量の合計値またはコンデンサ41〜43の静電容量の合計値の1/10倍程度とするのが好適である。この場合、接地コンデンサ直列回路の両端には、インバータ回路4の入力端子に発生する雑音端子電圧の約90%に相当する電圧が発生する。
【0111】
また、接地コンデンサCeの静電容量値は、浮遊容量Cs1〜Cs3の静電容量値の100倍程度に設定するのが好適である。この場合、接地コンデンサCeの両端に発生する雑音電圧Vceは、インバータ回路4の出力側主回路ラインとアースとの間に生じる電位の約100分の1の電圧となる。
【0112】
接地コンデンサ直列回路の静電容量値および補償コンデンサCcの静電容量値を上記のようにすることにより、ノイズ低減回路9aが発生する相殺電圧Vccを直流電源の電圧V1に対して極めて低い電圧にすることができる。これにより、ノイズ低減回路9aを小型化することができる。
【0113】
例えば、直流電源の電圧V1が600[V]の場合、接地コンデンサCeの両端に生じる雑音電圧Vceの最大値は約6[V]となる。雑音電圧Vceの最大値が約6[V]であれば、ノイズ低減回路9aの相殺電圧電源Vdの電圧は10[V]程度であればよい。
【0114】
したがって、ノイズ低減装置は、数10Vの端子相互間耐電圧を有するトランジスタTr1〜Tr6やコンデンサC1〜C3などで構成することができる。このような低耐電圧部品を使用することにより、安価かつ小型なノイズ低減装置を提供することができる。
【0115】
また、一般に、低耐電圧の部品は高周波特性にも優れている。したがって、このような低耐電圧の部品により構成されるノイズ低減装置は、高周波の雑音端子電圧を効果的に低減することができる。
【0116】
次に、図12〜図16を参照して、本発明に係る他のノイズ低減装置を備えた電力変換装置の実施形態を説明する。
図12は、本発明に係る他のノイズ低減装置を備えた電力変換装置の実施形態を説明するための図である。
【0117】
本実施形態において、漏洩電流流出経路の等価回路は、浮遊容量Cs1〜Cs3に対して、浮遊容量Cs4〜Cs6と抵抗成分Rs1〜Rs3との直列回路が並列に接続された回路である。
【0118】
また、G点とアースとの間に相殺変圧器T2の二次巻線と波形調整回路Zaとが直列に接続されている。
なお、相殺変圧器T2の二次巻線に漏洩電流の高周波数成分が流れると、二次巻線の漏れインダクタンスによって雑音端子電圧が発生する。そこで、本実施形態では、相殺変圧器T2の二次巻線の両端に補償コンデンサCcを接続している。このような構成にすることにより、漏洩電流の高周波数成分は主に補償コンデンサCcを流れる。その結果、相殺変圧器T2の漏れインダクタンスによって生じる雑音端子電圧の増加が防止される。
【0119】
以上の点で、本実施形態は図1に示した実施形態と異なる。
図12に示す実施形態において、波形調整回路Zaは、漏洩電流流出経路の等価回路と同じ周波数依存性を備えたインピーダンス回路である。具体的には、図12の波形調整回路Zaは、図13(a)に示すように、接地コンデンサCeと抵抗器RaとコンデンサCaとからなる。抵抗器RaとコンデンサCaとは直列に接続される。この直列回路が、接地コンデンサCeに対して並列に接続される。
【0120】
以下に、波形調整回路Zaが接地コンデンサCeのみで構成されている場合と、波形調整回路Zaが図13(a)に示す回路で構成されている場合のG点電位の違いについて説明する。
【0121】
図14(a)は、波形調整回路Zaが接地コンデンサCeのみで構成されている場合のG点電位を説明するための図である。
波形調整回路Zaの両端には、漏洩電流流出経路の等価回路を構成する浮遊容量Cs1〜Cs3の両端電圧と浮遊容量Cs4〜Cs6の両端電圧とをそれぞれ加算した電圧と相似形の雑音電圧Veが発生する。
【0122】
一方、補償コンデンサCcの両端には、相殺変圧器T2の二次巻線に誘起した電圧が印加される。相殺変圧器T2の二次巻線に誘起する電圧は、一次巻線に印加された矩形状の電圧が雑音電圧Veと同じ振幅に変圧された電圧である。
【0123】
アースに対するG点電位は、波形調整回路Zaの両端に発生する雑音電圧Veと補償コンデンサCcの両端に発生する相殺電圧Vccとが加算された電位である。したがって、G点には、図14(a)に示すように、雑音電圧Veと相殺電圧Vccとが加算されたスパイク状の電位変動が生じる。
【0124】
図14(b)は、波形調整回路Zaの周波数依存性と漏洩電流流出経路の等価回路が有する周波数依存性とが同じ場合のG点電位を説明するための図である。
この場合、波形調整回路Zaのインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比が、周波数に依存せず一定となる。したがって、波形調整回路Zaの両端に生じる雑音電圧Veは、スイッチング素子Q1〜Q6のオンオフ動作によって生じる矩形状の電圧を一定の比で分圧した電圧となる。
【0125】
一方、補償コンデンサCcの両端には、相殺変圧器T2の二次巻線に誘起した相殺電圧Vccが印加される。相殺変圧器T2の二次巻線に誘起する相殺電圧Vccは、一次巻線に印加された矩形状の電圧を雑音電圧Veと同じ振幅に変圧された電圧である。また、その極性は、波形調整回路Zaの両端に発生する雑音電圧Veと逆極性である。
【0126】
したがって、波形調整回路Zaの両端に発生する雑音電圧Veの変動は、相殺電圧Vccによって打消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0127】
なお、図12に示す漏洩電流流出経路の等価回路おいて、抵抗Rs1〜Rs3をインダクタに置き換えた回路が考えられる。この場合、波形調整回路Zaは、図13(b)に示すように、接地コンデンサCeとインダクタLaとコンデンサCaとからなる。インダクタLaとコンデンサCaとは直列に接続される。この直列回路が、接地コンデンサCeに対して並列に接続される。
【0128】
この場合においても、波形調整回路Zaの両端に発生する雑音電圧Veの変動は、相殺電圧Vccによって打消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0129】
また、浮遊容量Cs1〜Cs3に並列に接続される回路が、浮遊容量Cs4〜Cs6と抵抗成分とインダクタ成分との直列回路で表される場合がある。この場合、波形調整回路Zaは、図13(c)に示すように、接地コンデンサCeと抵抗RaとインダクタLaとコンデンサCaとからなる。抵抗RaとインダクタLaとコンデンサCaとは直列に接続される。この直列回路が、接地コンデンサCeに対して並列に接続される。
【0130】
この場合においても、波形調整回路Zaの両端に発生する雑音電圧Veの変動は、相殺電圧Vccによって打消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することにより、雑音端子電圧が低減される。
【0131】
なお、図13(a)〜(c)に示した波形調整回路Zaを構成するインピーダンス素子の電気量は、波形調整回路Zaの両端に発生する雑音電圧Veの波形が相殺電圧Vccの波形と同形状となるように定められている。
【0132】
すなわち、波形調整回路Zaを構成するインピーダンス素子の電気量は、波形調整回路Zaのインピーダンス値と漏洩電流流出経路の等価回路が有するインピーダンス値との比率が、周波数に依らず一定になるように定められている。
【0133】
次に、図15および図16を参照して、本発明に係る他のノイズ低減装置を備えた電力変換装置の他の実施形態を説明する。
図15に示す実施形態において、直流電源は、単相の交流電源1aと整流回路2aで構成されている。また、整流回路2aの交流入力端子間にコンデンサ41,42からなるコンデンサ直列回路が設けられている。そして、コンデンサ41,42の接続中点とアースとの間に、補償コンデンサCcと波形調整回路Zaとが直列接続される。本実施形態において、コンデンサ41,42の接続中点をG点とする。
【0134】
その他の構成要素については、図12に示した実施形態と同じである。
このような構成としても、雑音電圧Veの変動が相殺電圧Vccによって打ち消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することより、雑音端子電圧が低減される。
【0135】
図16の実施形態において、直流電源は、三相の交流電源1bと三相の整流回路2bとで構成されている。また、整流回路2bの交流入力端子間には星型にコンデンサ41〜43が接続されている。そして、星型結線されたコンデンサ41〜43の中性点とアースとの間に、補償コンデンサCcと波形調整回路Zaとが直列に接続される。本実施形態において、星型結線されたコンデンサ41〜43の中性点をG点とする。
【0136】
その他の構成要素については、図12に示した実施形態と同じである。
このような構成としても、雑音電圧Veの変動が相殺電圧Vccによって打ち消される。雑音電圧Veの変動が打ち消されることにより、G点電位の変動が抑制される。G点電位が安定することより、雑音端子電圧が低減される。
【0137】
なお、図15および図16の波形調整回路Zaは、漏洩電流流出経路の等価回路と同じ周波数依存性を備えたインピーダンス回路である。したがって、漏洩電流流出経路の等価回路に応じて、図13(a)〜(c)のインピーダンス回路または他のインピーダンス回路が選択されるのは、図12に示した実施形態の場合と同様である。
【符号の説明】
【0138】
1a,1b・・・交流電源、1c・・・直流電源、2a,2b・・・整流回路、3,3a,3b・・・コンデンサ、4・・・インバータ回路、5・・・誘導電動機、5a・・・負荷、6・・・直流電源、7・・・漏洩電流検出器、8・・・インバータ制御回路、9,9a,9b・・・ノイズ低減回路、10,10a・・・ノイズ低減制御回路、31〜33・・・電流検出器、41〜43・・・コンデンサ、81・・・U相PWM制御部、82・・・V相PWM制御部、83・・・W相PWM制御部、84・・・U相ゲート信号生成部、85・・・V相ゲート信号生成部、86・・・W相ゲート信号生成部、101〜103・・・電流極性判定部、111〜116・・・論理反転演算子、121〜126・・・論理積演算子、131〜113・・・論理和演算子、Amp1〜Amp3・・・ベース信号増幅器、C1〜C5・・・コンデンサ、Ce・・・接地コンデンサ、Cc・・・補償コンデンサ、Cs1〜Cs6・・・浮遊容量、D1〜D6・・・ダイオード、Q1〜Q6・・・スイッチング素子、Rf・・・整流回路、Rs1〜Rs3・・・抵抗、T1・・・電源変圧器、T2・・・相殺変圧器、Tr1〜Tr6・・・トランジスタ、Vd・・・相殺電圧電源、Za・・・波形調整回路。
【特許請求の範囲】
【請求項1】
直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置であって、
前記ノイズ低減装置は、
補償コンデンサと接地コンデンサとを直列に接続し、前記電力変換回路の入力側主回路ラインとアースとの間に接続される接地コンデンサ直列回路と、
出力端子が前記補償コンデンサの両端に接続され、前記スイッチング素子のオンオフ動作によって前記接地コンデンサの両端に生じる雑音電圧と逆極性であるとともに前記雑音電圧の波形と同形状に波形調整された相殺電圧を前記出力端子に発生させる相殺電圧発生回路と、
を備えていることを特徴とするノイズ低減装置。
【請求項2】
前記相殺電圧発生回路の出力部には、相殺変圧器と波形調整回路とが備えられ、前記相殺電圧は、前記波形調整回路によって、前記雑音電圧の波形と同形状になるように波形調整されていることを特徴とする請求項1に記載のノイズ低減装置。
【請求項3】
前記波形調整回路は、前記相殺変圧器の一次側または二次側に備えられていることを特徴とする請求項2に記載のノイズ低減装置。
【請求項4】
前記波形調整回路は、インピーダンス素子からなることを特徴とする請求項3に記載のノイズ低減装置。
【請求項5】
前記波形調整回路は、少なくとも抵抗器を含んでいることを特徴とする請求項4に記載のノイズ低減装置。
【請求項6】
前記波形調整回路は、抵抗器とインダクタの直列回路を含んでいることを特徴とする請求項4に記載のノイズ低減装置。
【請求項7】
前記波形調整回路は、抵抗器とインダクタとコンデンサの直列回路を含んでいることを特徴とする請求項4に記載のノイズ低減装置。
【請求項8】
前記補償コンデンサと前記波形調整回路を構成するインピーダンス素子それぞれの電気量は、前記補償コンデンサと前記波形調整回路とで構成される回路のインピーダンス値と上記電力変換回路の出力側主回路ラインとアースとの間で漏洩電流が流れる経路のインピーダンス回路が有するインピーダンス値との比率が、周波数に依らず一定になるように決定されていることを特徴とする請求項4乃至請求項7のいずれか1項に記載のノイズ低減装置。
【請求項9】
直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置であって、
前記ノイズ低減装置は、
波形調整回路と、
前記スイッチング素子のオンオフ動作によって前記波形調整回路の両端に生じる雑音電圧と逆極性となる相殺電圧を出力端子に発生させる相殺電圧発生回路と、
を備え、
出力端子が前記電力変換回路の入力側主回路ラインと前記波形調整回路との間に接続され、
前記波形調整回路と前記相殺電圧発生回路の出力端子とは、前記電力変換回路の入力側主回路ラインとアースとの間に直列に接続されるとともに、
前記波形調整回路の両端に生じる雑音電圧は、前記相殺電圧の波形と同形状に波形調整されていることを特徴とするノイズ低減装置。
【請求項10】
前記波形調整回路は、インピーダンス素子からなることを特徴とする請求項9に記載のノイズ低減装置。
【請求項11】
前記波形調整回路は、第1のコンデンサと、第2のコンデンサと抵抗器とを直列接続した回路とを並列接続してなる回路を含んでいることを特徴とする請求項10に記載のノイズ低減装置。
【請求項12】
前記波形調整回路は、第1のコンデンサと、第2のコンデンサとインダクタとを直列接続した回路とを並列接続してなる回路を含んでいることを特徴とする請求項10に記載のノイズ低減装置。
【請求項13】
前記波形調整回路は、第1のコンデンサと、第2のコンデンサと抵抗器とインダクタとを直列接続した回路とを並列接続してなる回路を含んでいることを特徴とする請求項10に記載のノイズ低減装置。
【請求項14】
前記波形調整回路を構成するインピーダンス素子の電気量は、前記波形調整回路のインピーダンス値と上記電力変換回路の出力側主回路ラインとアースとの間で漏洩電流が流れる経路のインピーダンス回路が有するインピーダンス値との比率が、周波数に依らず一定になるように決定されていることを特徴とする請求項10乃至請求項13のいずれか1項に記載のノイズ低減装置。
【請求項15】
前記相殺電圧発生回路の出力端子間には、コンデンサが接続されていることを特徴とする請求項9乃至請求項14のいずれか1項に記載のノイズ低減装置。
【請求項16】
前記相殺電圧発生回路は、前記電力変換回路の出力電流の極性と、前記電力変換回路の前記スイッチング素子をオンオフ動作させるゲート信号とに基づいて定められるタイミングで前記相殺電圧をステップ状に変化させることを特徴とする請求項1乃至請求項15のいずれか1項に記載のノイズ低減装置。
【請求項17】
前記相殺電圧発生回路が前記相殺電圧をステップ状に変化させるタイミングは、
前記電力変換回路の出力電流が正極性の期間において、前記電力変換回路の正側入力端子に接続された前記スイッチング素子を非導通状態から導通状態にするために前記スイッチング素子のゲート信号が変化する第1のタイミングと、
前記電力変換回路の出力電流が正極性の期間において、前記電力変換回路の正側入力端子に接続された前記スイッチング素子を導通状態から非導通状態にするために前記スイッチング素子のゲート信号が変化する第2のタイミングと、
前記電力変換回路の出力電流が負極性の期間において、前記電力変換回路の負側入力端子に接続された前記スイッチング素子を非導通状態から導通状態にするために前記スイッチング素子のゲート信号が変化する第3のタイミングと、
前記電力変換回路の出力電流が負極性の期間において、前記電力変換回路の負側入力端子に接続された前記スイッチング素子を導通状態から非導通状態にするために前記スイッチング素子のゲート信号が変化する第4のタイミングと、
であることを特徴とする請求項16に記載のノイズ低減装置。
【請求項18】
請求項1乃至請求項17のいずれか1項に記載のノイズ低減装置を備えた電力変換装置。
【請求項1】
直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置であって、
前記ノイズ低減装置は、
補償コンデンサと接地コンデンサとを直列に接続し、前記電力変換回路の入力側主回路ラインとアースとの間に接続される接地コンデンサ直列回路と、
出力端子が前記補償コンデンサの両端に接続され、前記スイッチング素子のオンオフ動作によって前記接地コンデンサの両端に生じる雑音電圧と逆極性であるとともに前記雑音電圧の波形と同形状に波形調整された相殺電圧を前記出力端子に発生させる相殺電圧発生回路と、
を備えていることを特徴とするノイズ低減装置。
【請求項2】
前記相殺電圧発生回路の出力部には、相殺変圧器と波形調整回路とが備えられ、前記相殺電圧は、前記波形調整回路によって、前記雑音電圧の波形と同形状になるように波形調整されていることを特徴とする請求項1に記載のノイズ低減装置。
【請求項3】
前記波形調整回路は、前記相殺変圧器の一次側または二次側に備えられていることを特徴とする請求項2に記載のノイズ低減装置。
【請求項4】
前記波形調整回路は、インピーダンス素子からなることを特徴とする請求項3に記載のノイズ低減装置。
【請求項5】
前記波形調整回路は、少なくとも抵抗器を含んでいることを特徴とする請求項4に記載のノイズ低減装置。
【請求項6】
前記波形調整回路は、抵抗器とインダクタの直列回路を含んでいることを特徴とする請求項4に記載のノイズ低減装置。
【請求項7】
前記波形調整回路は、抵抗器とインダクタとコンデンサの直列回路を含んでいることを特徴とする請求項4に記載のノイズ低減装置。
【請求項8】
前記補償コンデンサと前記波形調整回路を構成するインピーダンス素子それぞれの電気量は、前記補償コンデンサと前記波形調整回路とで構成される回路のインピーダンス値と上記電力変換回路の出力側主回路ラインとアースとの間で漏洩電流が流れる経路のインピーダンス回路が有するインピーダンス値との比率が、周波数に依らず一定になるように決定されていることを特徴とする請求項4乃至請求項7のいずれか1項に記載のノイズ低減装置。
【請求項9】
直流電源または交流電源の電圧をスイッチング素子のオンオフ動作により交流電圧に変換する電力変換回路のノイズ低減装置であって、
前記ノイズ低減装置は、
波形調整回路と、
前記スイッチング素子のオンオフ動作によって前記波形調整回路の両端に生じる雑音電圧と逆極性となる相殺電圧を出力端子に発生させる相殺電圧発生回路と、
を備え、
出力端子が前記電力変換回路の入力側主回路ラインと前記波形調整回路との間に接続され、
前記波形調整回路と前記相殺電圧発生回路の出力端子とは、前記電力変換回路の入力側主回路ラインとアースとの間に直列に接続されるとともに、
前記波形調整回路の両端に生じる雑音電圧は、前記相殺電圧の波形と同形状に波形調整されていることを特徴とするノイズ低減装置。
【請求項10】
前記波形調整回路は、インピーダンス素子からなることを特徴とする請求項9に記載のノイズ低減装置。
【請求項11】
前記波形調整回路は、第1のコンデンサと、第2のコンデンサと抵抗器とを直列接続した回路とを並列接続してなる回路を含んでいることを特徴とする請求項10に記載のノイズ低減装置。
【請求項12】
前記波形調整回路は、第1のコンデンサと、第2のコンデンサとインダクタとを直列接続した回路とを並列接続してなる回路を含んでいることを特徴とする請求項10に記載のノイズ低減装置。
【請求項13】
前記波形調整回路は、第1のコンデンサと、第2のコンデンサと抵抗器とインダクタとを直列接続した回路とを並列接続してなる回路を含んでいることを特徴とする請求項10に記載のノイズ低減装置。
【請求項14】
前記波形調整回路を構成するインピーダンス素子の電気量は、前記波形調整回路のインピーダンス値と上記電力変換回路の出力側主回路ラインとアースとの間で漏洩電流が流れる経路のインピーダンス回路が有するインピーダンス値との比率が、周波数に依らず一定になるように決定されていることを特徴とする請求項10乃至請求項13のいずれか1項に記載のノイズ低減装置。
【請求項15】
前記相殺電圧発生回路の出力端子間には、コンデンサが接続されていることを特徴とする請求項9乃至請求項14のいずれか1項に記載のノイズ低減装置。
【請求項16】
前記相殺電圧発生回路は、前記電力変換回路の出力電流の極性と、前記電力変換回路の前記スイッチング素子をオンオフ動作させるゲート信号とに基づいて定められるタイミングで前記相殺電圧をステップ状に変化させることを特徴とする請求項1乃至請求項15のいずれか1項に記載のノイズ低減装置。
【請求項17】
前記相殺電圧発生回路が前記相殺電圧をステップ状に変化させるタイミングは、
前記電力変換回路の出力電流が正極性の期間において、前記電力変換回路の正側入力端子に接続された前記スイッチング素子を非導通状態から導通状態にするために前記スイッチング素子のゲート信号が変化する第1のタイミングと、
前記電力変換回路の出力電流が正極性の期間において、前記電力変換回路の正側入力端子に接続された前記スイッチング素子を導通状態から非導通状態にするために前記スイッチング素子のゲート信号が変化する第2のタイミングと、
前記電力変換回路の出力電流が負極性の期間において、前記電力変換回路の負側入力端子に接続された前記スイッチング素子を非導通状態から導通状態にするために前記スイッチング素子のゲート信号が変化する第3のタイミングと、
前記電力変換回路の出力電流が負極性の期間において、前記電力変換回路の負側入力端子に接続された前記スイッチング素子を導通状態から非導通状態にするために前記スイッチング素子のゲート信号が変化する第4のタイミングと、
であることを特徴とする請求項16に記載のノイズ低減装置。
【請求項18】
請求項1乃至請求項17のいずれか1項に記載のノイズ低減装置を備えた電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2013−55797(P2013−55797A)
【公開日】平成25年3月21日(2013.3.21)
【国際特許分類】
【出願番号】特願2011−192279(P2011−192279)
【出願日】平成23年9月5日(2011.9.5)
【出願人】(000005234)富士電機株式会社 (3,146)
【Fターム(参考)】
【公開日】平成25年3月21日(2013.3.21)
【国際特許分類】
【出願日】平成23年9月5日(2011.9.5)
【出願人】(000005234)富士電機株式会社 (3,146)
【Fターム(参考)】
[ Back to top ]