ハイパス型のノッチフィルタ及びこのフィルタを備えた電子機器
【課題】減衰域よりも高周波数帯域側に通過帯域を設定したハイパス型のノッチフィルタにおいて、前記通過帯域における挿入損失を抑えること。
【解決手段】入力ポート５と出力ポート６との間に２つのＳＡＷ共振子１１、１２からなる直列回路を直列に配置すると共に、これらＳＡＷ共振子１１、１２間にインダクタ素子１５を並列に接続する。そして、ＳＡＷ共振子１１（１２）に対して、容量素子２１（２２）及び補助インダクタ素子３１（３２）からなる直列回路を並列に接続する。更に、補助インダクタ素子３１（３２）のインダクタンス値が０．５ｎＨ〜１．６ｎＨとなるようにする。
【解決手段】入力ポート５と出力ポート６との間に２つのＳＡＷ共振子１１、１２からなる直列回路を直列に配置すると共に、これらＳＡＷ共振子１１、１２間にインダクタ素子１５を並列に接続する。そして、ＳＡＷ共振子１１（１２）に対して、容量素子２１（２２）及び補助インダクタ素子３１（３２）からなる直列回路を並列に接続する。更に、補助インダクタ素子３１（３２）のインダクタンス値が０．５ｎＨ〜１．６ｎＨとなるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ある周波数帯域に減衰域を設けると共に、この減衰域よりも高周波数側に通過帯域を設けたハイパス型のノッチフィルタ及びこのフィルタを備えた電子機器に関する。
【背景技術】
【０００２】
ＳＡＷ（surface acoustic wave：弾性表面波）を利用したフィルタの一つとして、ある周波数帯域に減衰域を設けると共に、この減衰域よりも高周波数側に通過帯域を設けたハイパス型のノッチフィルタが知られている。このフィルタは、図１３に示すように、圧電基板上に互いに直列に接続した複数例えば２つのＳＡＷ共振子１００を入力ポート１０１と出力ポート１０２との間に配置した構成が採られる。図１３中１０３はインダクタ素子である。
【０００３】
このフィルタにおいて、前記通過帯域を例えば８００ＭＨｚ以上もの高周波数帯域に設定しようとすると、当該高周波数帯域ではフィルタの挿入損失が劣化してしまう。即ち、このような高周波数帯域では、圧電基板上を伝搬する弾性表面波のうち一部が圧電基板の内部に向かって伝搬するバルク波などに変換されてしまうので、このバルク波の分だけエネルギー損失が起こってしまう。従って、ＳＡＷ共振子１００は、前記高周波数帯域では見かけ上Ｑ値の悪い（小さい）コンデンサとなる。
【０００４】
そこで、図１４に示すように、ＳＡＷ共振子１００が既述の高周波数帯域において見かけ上Ｑ値の良好な（高い）コンデンサとなるように、前記ＳＡＷ共振子１００に対して容量素子１０５を並列に接続する手法を採る場合もある。この場合には、通過帯域における挿入損失が改善されるが、前記挿入損失を更に低減させる技術が求められている。
特許文献１には、高域側減衰帯域の減衰極周波数を変更するために、付加インダクタ５６１及び付加キャパシタ５６２を直列腕共振器５１０に対して各々並列に接続したバンドパスフィルタについて記載されているが、既述の課題については検討されていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２２３１４７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はこのような事情に鑑みてなされたものであり、その目的は、減衰域よりも高周波数帯域側に通過帯域を設定したハイパス型のノッチフィルタにおいて、前記通過帯域における挿入損失を抑えることのできるノッチフィルタ及びこのフィルタを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のノッチフィルタは、
減衰域よりも高周波数側の９００ＭＨｚ以上の周波数帯域に通過帯域を設けたハイパス型のノッチフィルタにおいて、
入力信号が入力される入力ポートと、
出力信号が取り出される出力ポートと、
前記減衰域を形成するために、前記入力ポート及び前記出力ポートの間に直列に配置され、この減衰域に対応する周波数で各々並列共振を起こす２つのＳＡＷ共振子からなる直列回路と、
これらＳＡＷ共振子間における接続点とアースとの間に接続されたインダクタ素子と、
前記ＳＡＷ共振子のうち少なくとも一方のＳＡＷ共振子に設けられ、この一方のＳＡＷ共振子に対して並列となるように配置された容量素子及び補助インダクタ素子からなる直列回路と、を備え、
前記補助インダクタ素子のインダクタンス値は、前記通過帯域における挿入損失が０．５ｄＢ以下となるように構成されていることを特徴とする。
【０００８】
前記容量素子及び前記補助インダクタ素子は、前記ＳＡＷ共振子の各々に設けられていても良い。
前記ＳＡＷ共振子の各々は、圧電基板上に配置され、
前記インダクタ素子は、前記圧電基板上に引き回された導電路であっても良い。
前記入力ポート及び前記出力ポートが配置される共通の基板を備え、
前記インダクタ素子は、前記基板上あるいは前記基板の内部に配置された導電路であっても良い。
また、本発明の電子機器は、
以上説明したノッチフィルタを備えたことを特徴とする。
【発明の効果】
【０００９】
本発明は、ハイパス型のノッチフィルタにおいて、減衰域において各々並列共振を起こす２つのＳＡＷ共振子の直列回路を入力ポートと出力ポートとの間に直列に配置すると共に、これらＳＡＷ共振子の少なくとも一方のＳＡＷ共振子について、容量素子及び補助インダクタ素子からなる直列回路を並列となるように設けている。そして、通過帯域における挿入損失が０．５ｄＢ以下となるように補助インダクタ素子のインダクタンス値を設定している。そのため、フィルタのリターンロスが良好となり、外部の整合回路において整合を取りやすくなるので、前記通過帯域において良好な挿入損失のノッチフィルタを得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明のノッチフィルタの一例を示す回路図である。
【図２】前記フィルタの概観を模式的に示す斜視図である。
【図３】前記フィルタの概観を示す縦断面図である。
【図４】前記フィルタの圧電基板上のＳＡＷ共振子などの配置レイアウトを示す平面図である。
【図５】前記フィルタの周波数特性を示す特性図である。
【図６】前記フィルタの周波数特性を示す特性図である。
【図７】前記フィルタの周波数特性を示す特性図である。
【図８】前記フィルタの周波数特性を示す特性図である。
【図９】前記フィルタの他の例を示す電気回路図である。
【図１０】前記フィルタの別の例を示す電気回路図である。
【図１１】前記フィルタの更に別の例を示す電気回路図である。
【図１２】前記フィルタの更にまた別の例の一部を示すパッケージ基板の縦断面図である。
【図１３】従来のノッチフィルタを示す電気回路図である。
【図１４】従来のノッチフィルタを示す電気回路図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態の一例であるノッチフィルタについて、図１〜図４を参照して説明する。先ず、フィルタの回路構成について説明する。このフィルタは、一部の周波数帯域この例では１ＧＨｚ±２ＭＨｚを阻止域に設定すると共に、この阻止域よりも高域側（高周波数側）の１．１ＧＨｚ〜３ＧＨｚまでを通過帯域としたハイパス型のノッチフィルタである。具体的には、このノッチフィルタは、図１に示すように、２つのＳＡＷ（surface acoustic wave：弾性表面波）共振子１０からなる素子部を互いに直列に接続すると共に、これらＳＡＷ共振子１０、１０を入力ポート５と出力ポート６との間に直列に配置している。ＳＡＷ共振子１０、１０の各々の反共振点（反共振周波数）は、前記阻止域に対応する周波数に設定されている。これらＳＡＷ共振子１０、１０の間には、はしご型回路を構成するためのインダクタ素子１５が並列に接続されており、このインダクタ素子１５は接地されている。尚、図１ではＳＡＷ共振子１０について簡略化している。
【００１２】
そして、前記２つのＳＡＷ共振子１０、１０のうち入力ポート５側のＳＡＷ共振子１０及び出力ポート６側のＳＡＷ共振子１０を夫々第１のＳＡＷ共振子１１及び第２のＳＡＷ共振子１２と呼ぶと、第１のＳＡＷ共振子１１には、第１の容量素子２１と第１の補助インダクタ素子３１とからなる直列回路が並列に接続されている。即ち、前記直列回路の一端側が入力ポート５と第１のＳＡＷ共振子１１との間の接続点に接続され、当該直列回路の他端側が２つのＳＡＷ共振子１１、１２間の接続点に接続されている。また、第２のＳＡＷ共振子１２についても、第１のＳＡＷ共振子１１と同様に第２の容量素子２２と第２の補助インダクタ素子３２とからなる直列回路が並列に接続されている。各々の容量素子２１、２２の容量値は例えば各々２ｐＦに設定されている。また、各々のインダクタ素子３１、３２のインダクタンス値は、例えば３ＧＨｚにおいて各々０．５ｎＨ〜１．６ｎＨこの例では１．２ｎＨとなるように設定されている。これら容量素子２１、２２及び補助インダクタ素子３１、３２を設けた理由については、後で詳述する。
【００１３】
次に、既述の図１の電気回路に対応する各部の構成及びノッチフィルタの概観について説明する。このフィルタは、図２及び図３に示すように、例えば水晶などからなる圧電基板４１と、既述の容量素子２１、２２及びインダクタ素子１５に夫々対応する電子部品４２と、これら圧電基板４１及び電子部品４２が配置される共通の例えばアルミナ（Ａｌ2Ｏ3）などのセラミックスからなるパッケージ基板４３と、を備えている。そして、これら電子部品４２と圧電基板４１（詳しくは圧電基板４１の下方側に配置された後述のバンプ４７）とは、パッケージ基板４３上を引き回された引き回し電極４４により、既述の図１の電気回路となるように互いに接続されている。図２及び図３中４５は、パッケージ基板４３の表面を覆う例えば樹脂などからなる封止材である。尚、図２及び図３では、夫々の電子部品４２について、対応する容量素子２１、２２及びインダクタ素子１５の符号を括弧書きで併記している。また、図３は、図２におけるＡ−Ａ線にてパッケージ基板４３を切断した縦断面図を示しており、引き回し電極４４については描画を省略している。
【００１４】
圧電基板４１上には、図４に示すように、既述のＳＡＷ共振子１１、１２が当該圧電基板４１の長手方向（Ｘ方向）に互いに離間するように配置されている。各々のＳＡＷ共振子１１、１２は、複数本の電極指５１及び一対のバスバー５２を備えたＩＤＴ（インターデジタルトランスデューサ）電極５３と、このＩＤＴ電極５３を弾性表面波（以後「弾性波」と言う）の伝搬方向（Ｙ方向）における一方側及び他方側から挟み込むように各々配置された反射器５４、５４を備えている。以下において、第１のＳＡＷ共振子１１側及び第２のＳＡＷ共振子１２側を夫々「手前側」及び「奥側」と呼ぶ。図４中５５は反射器電極指、５６は反射器バスバーである。尚、図４は図１における圧電基板４１を下方側（パッケージ基板４３側）から見た様子を示している。
【００１５】
ここで、既述の補助インダクタ素子３１、３２は、圧電基板４１上に引き回された導電路４６により構成されている。即ち、弾性波の伝搬方向における一方側及び他方側を夫々右方向及び左方向と呼ぶと、第１のＳＡＷ共振子１１の左側には、第１の補助インダクタ素子３１をなす導電路４６が圧電基板４１上を手前側から奥側に向かって例えば蛇腹状（メアンダ状）に伸びるように配置されている。また、第２のＳＡＷ共振子１２の左側には、圧電基板４１上を奥側から手前側に向かって同様に蛇腹状に伸びるように配置された導電路４６が第２の補助インダクタ素子３２として配置されている。これら補助インダクタ素子３１、３２は、夫々既述のインダクタンス値となるように、導電路４６の厚み寸法、幅寸法及び長さ寸法が調整されている。
【００１６】
そして、これらＳＡＷ共振子１１、１２及び補助インダクタ素子３１、３２は、パッケージ基板４３上に配置された金属体例えば半田などからなる既述のバンプ４７によって、パッケージ基板４３上における引き回し電極４４あるいはビアプラグ４８に電気的に接続されている。具体的には、圧電基板４１上には５つのバンプ４７が配置されており、これらバンプ４７の夫々に「ａ」〜「ｅ」の添え字を付すと、第１のＳＡＷ共振子１１の手前側のバスバー５２はバンプ４７ａに接続されている。
【００１７】
また、第１の補助インダクタ素子３１の手前側の端部は、バンプ４７ｂに接続されている。第１のＳＡＷ共振子１１の奥側のバスバー５２、第２のＳＡＷ共振子１２の手前側のバスバー５２、第１の補助インダクタ素子３１の奥側の端部及び第２の補助インダクタ素子３２の手前側の端部は、共通のバンプ４７ｃに各々接続されている。第２のＳＡＷ共振子１２の奥側のバスバー５２はバンプ４７ｄに接続され、第２の補助インダクタ素子３２の奥側の端部はバンプ４７ｅに接続されている。尚、これらバンプ４７ａ〜４７ｅは、実際にはパッケージ基板４３側に設けられていて、圧電基板４１を当該パッケージ基板４３側に当接させることにより図４の状態となるが、図示を簡略化するために圧電基板４１側に配置されているものとして説明している。
【００１８】
これらバンプ４７ａ〜４７ｅのうちバンプ４７ａ及びバンプ４７ｄの下方側におけるパッケージ基板４３には、当該パッケージ基板４３を上下に貫通するように形成された電極であるビアプラグ４８、４８が各々形成されている。各々のビアプラグ４８、４８の下面には、電極膜からなる接続用端子部４９が各々形成されており、バンプ４７ａに接続される接続用端子部４９と、バンプ４７ｄに接続される接続用端子部４９とは、夫々入力ポート５及び出力ポート６をなしている。こうして圧電基板４１におけるＳＡＷ共振子１１、１２及びインダクタ素子３１、３２の配置された面をパッケージ基板４３に当接させることにより、バンプ４７ａ〜４７ｅを介して圧電基板４１がパッケージ基板４３上の引き回し電極４４及びビアプラグ４８に電気的に接続されると共に固定される。尚、バンプ４７ｃの下方側におけるパッケージ基板４３にもビアプラグ４８が設けられていて、このビアプラグ４８の下面側に配置された接続用端子部４９を介してインダクタ素子１５が接地されているが、ここでは図示を省略している。また、図４には、パッケージ基板４３上に配置されるインダクタ素子１５や容量素子２１、２２についても模式的に圧電基板４１の外側に描画している。
【００１９】
ここで、ＳＡＷ共振子１１（１２）に容量素子２１（２２）及び補助インダクタ素子３１（３２）を並列に接続した理由について説明する。既述のように、このノッチフィルタでは通過帯域を１．１ＧＨｚ以上もの高周波数帯域に設定しているので、このような高周波数帯域ではフィルタの挿入損失が劣化しやすい。即ち、このような高周波数帯域では、圧電基板４１上を伝搬する弾性波のうち一部が圧電基板４１の内部に向かって伝搬するバルク波などに変換される場合があり、その場合にはバルク波の分だけエネルギー損失が起こってしまう。従って、ＳＡＷ共振子１１（１２）は、前記高周波数帯域では見かけ上Ｑ値の悪い（小さい）コンデンサとなる。そのため、各々のＳＡＷ共振子１１（１２）が見かけ上Ｑ値の良好な（高い）コンデンサとなるように、容量素子２１（２２）を並列に接続している。具体的には、これら容量素子２１、２２について、各々の容量値が１〜１０ｐＦこの例では２ｐＦに設定している。そして、各々のＳＡＷ共振子１１、１２においてリターンロスが良好となり、外部の整合回路において整合を取りやすくするために、これら容量素子２１、２２に対して直列（ＳＡＷ共振子１１、１２に対して並列）となるように、補助インダクタ素子３１、３２を設けている。この時、以下のシミュレーション結果に示すように、前記通過帯域における挿入損失が０．５ｄＢ以下となるように、３ＧＨｚにおいてこれら補助インダクタ素子３１、３２の各々のインダクタンス値が０．５ｎＨ〜１．６ｎＨとなるようにしている。
【００２０】
このように容量素子２１、２２に加えて補助インダクタ素子３１、３２を配置した場合と、補助インダクタ素子３１、３２を配置せずに容量素子２１、２２だけを設けた場合（従来、既述の図１４の構成）との各々について、ノッチフィルタの特性を評価（シミュレーション）した。図５は、通過帯域の１．１ＧＨｚにおける特性を示している。容量素子２１、２２に加えてインダクタ素子３１、３２を設けることにより、従来よりも減衰量（挿入損失）が小さく（０．５ｄＢ以下に）なっていることが分かる。この時、インダクタンス値が０．５ｎＨから２．０ｎＨに向かって大きくなるにつれて、前記挿入損失が小さくなっている。
【００２１】
また、通過帯域の２ＧＨｚでは、図６に示すように、図５と同様に容量素子２１、２２に加えて補助インダクタ素子３１、３２を設けることにより、従来よりも挿入損失が改善され（０．５ｄＢ以下となり）、更にインダクタンス値が大きくなる程挿入損失が小さくなっていた。一方、通過帯域の３ＧＨｚでは、図７に示すように、補助インダクタ素子３１、３２のインダクタンス値が０．５ｎＨ〜１．６ｎＨの場合には、従来よりも挿入損失が良好となっていた。従って、１．１ＧＨｚ〜３ＧＨｚに亘る通過帯域を形成し、当該通過帯域において良好な（０．５ｄＢ以下の）挿入損失が得られるようにしようとすると、補助インダクタ素子３１、３２の３ＧＨｚにおけるインダクタンス値は、０．５ｎＨ〜１．６ｎＨの範囲内に設定する必要のあることが分かる。
【００２２】
図８は、１ＧＨｚ付近に減衰域が形成され、１．１ＧＨｚ〜３ＧＨｚに亘って良好な減衰特性となるように既述の図１のようにノッチフィルタを構成すると共に、補助インダクタ素子３１、３２の３ＧＨｚにおけるインダクタンス値が各々例えば１．２ｎＨとなるように設定したノッチフィルタの特性を示している。図８に「従来」として示した既述の図１４の構成のフィルタの特性と比べて、本発明では通過帯域の低域側から高域側に亘って良好な減衰特性となっていることが分かる。従って、このノッチフィルタにおいて入力ポート５に入力された電気信号を出力ポート６から取り出すと、１ＧＨｚ付近の減衰域において信号が減衰されると共に、当該減衰域よりも高域側において挿入損失の小さく抑えられた特性の信号が得られる。
【００２３】
上述の実施の形態によれば、ＳＡＷ共振子１１（１２）に対して、容量素子２１（２２）及び補助インダクタ素子３１（３２）からなる直列回路を並列に接続し、通過帯域における挿入損失が０．５ｄＢ以下となるように、補助インダクタ素子３１（３２）のインダクタンス値を設定している。具体的には、３ＧＨｚにおける補助インダクタ素子３１（３２）のインダクタンス値について、各々０．５ｎＨ〜１．６ｎＨとなるようにしている。そのため、フィルタのリターンロスが良好となり、外部の整合回路において整合を取りやすくなるので、通過帯域において良好な挿入損失のノッチフィルタを得ることができる。
【００２４】
従って、家庭で用いられる特定省電力用の機器（例えばエアコンの電源の切り忘れを携帯電話に電子メールなどで通知する機器や、玩具のラジコン（ラジオコントロールカー）などの機器）で使用される帯域をノッチフィルタの減衰域に充てると共に、ノッチフィルタの通過帯域を携帯電話の通信帯域やデータ通信帯域に充てることにより、前記特定省電力用の機器の影響を抑えることのできる携帯電話などの電子機器用のノッチフィルタを得ることができる。
このような電子機器用のノッチフィルタに本発明のノッチフィルタを適用する場合には、減衰域を８６９ＭＨｚに設定し、通過帯域をこの減衰域よりも高域側例えば９００ＭＨｚ〜３ＧＨｚ程度に設定しても良い。
【００２５】
以下に、本発明のノッチフィルタの他の構成例について挙げる。図９は、２つのＳＡＷ共振子１１、１２のうち一方だけに容量素子２１（２２）及び補助インダクタ素子３１（３２）からなる直列回路を配置した例を示している。この例では、第１のＳＡＷ共振子１１に容量素子２１及び補助インダクタ素子３１を設けている。
【００２６】
図１０は、図１におけるＳＡＷ共振子１２と出力ポート６との間に、３つ目のＳＡＷ共振子１３を直列に配置すると共に、当該ＳＡＷ共振子１３に容量素子２３及び第３の補助インダクタ素子３３からなる直列回路を並列に設けた例を示している。
【００２７】
図１１は、本発明をデュアルノッチフィルタに適用した構成例を示している。具体的には、２つのＳＡＷ共振子１１、１２が互いに直列に接続された直列回路６１を入力ポート５と出力ポート６との間に互いに並列となるように２箇所に配置すると共に、各々のＳＡＷ共振子１１、１２について個別に容量素子２１（２２）及び補助インダクタ素子３１（３２）からなる直列回路を各々並列に接続している。この場合においてもＳＡＷ共振子１１、１２との間には、既述のインダクタ素子１５が各々並列に接続されている。
【００２８】
また、既述の各例では、補助インダクタ素子３１、３２について、圧電基板４１上に配置したが、圧電基板４１上に配置することに代えて、パッケージ基板４３上に配置しても良いし、あるいは図１２に示すように、パッケージ基板４３の内部に配置（埋設）しても良い。図１２はこのような構成におけるパッケージ基板４３の一部を拡大して示しており、図１２中７１は容量素子２１と第１の補助インダクタ素子３１との間及び当該第１の補助インダクタ素子３１と圧電基板４１上の第１のＳＡＷ共振子１１とを夫々接続するためにパッケージ基板４３内に設けられたビアプラグである。
【００２９】
図１２の補助インダクタ素子３１、３２の形成方法について、以下に簡単に説明する。即ち、パッケージ基板４３は、セラミックス粉末をバインダーによりシート状に成形したシート体４３ａと、金属粉末及びバインダーを含む配線構造（導電路４６やビアプラグ７１の一部）を前記シート体４３ａに平面的に配置した配線シート体４３ｂと、を積層した積層セラミックスとして構成されている。そして、補助インダクタ素子３１、３２が既述の図１のように配置されるように前記シート体４３ａ及び配線シート体４３ｂを上下方向に組み合わせて積層し、その後焼結することによってパッケージ基板４３が得られる。次いで、このパッケージ基板４３上に、容量素子２１、２２、インダクタ素子１５及び圧電基板４１が配置される。
以上のパッケージ基板４３としては、セラミックスにより構成することに代えて、樹脂により構成しても良い。
【００３０】
また、容量素子２１、２２としては、既述の各例では電子部品４２として説明したが、電子部品４２に代えて、互いに平行に配置された一対の電極膜を用いても良いし、あるいはＩＤＴ電極を用いても良い。
更に、並列共振を起こす素子部としては、ＳＡＷ共振子１１、１２に代えて、水晶共振子、圧電薄膜共振子、ＭＥＭＳ共振子、誘電体を用いても良い。圧電薄膜共振子としては、例えばＦＢＡＲ（Film Bulk Acoustic Resonator）やＳＭＲ（Solid Mounted Resonator）などが挙げられる。誘電体を素子部として用いる場合には、マイクロストリップラインの両側に誘電体を設けた構成となる。更に前記素子部としては、コイルとコンデンサとを並列に接続した共振回路（ＬＣ共振回路）も含まれる。
【符号の説明】
【００３１】
５ 入力ポート
６ 出力ポート
１０、１１、１２、１３ ＳＡＷ共振子
１５ インダクタ素子
２１、２２、２３ 容量素子
３１、３２、３３ 補助インダクタ素子
４１ 圧電基板
４３ パッケージ基板
４６ 導電路
【技術分野】
【０００１】
本発明は、ある周波数帯域に減衰域を設けると共に、この減衰域よりも高周波数側に通過帯域を設けたハイパス型のノッチフィルタ及びこのフィルタを備えた電子機器に関する。
【背景技術】
【０００２】
ＳＡＷ（surface acoustic wave：弾性表面波）を利用したフィルタの一つとして、ある周波数帯域に減衰域を設けると共に、この減衰域よりも高周波数側に通過帯域を設けたハイパス型のノッチフィルタが知られている。このフィルタは、図１３に示すように、圧電基板上に互いに直列に接続した複数例えば２つのＳＡＷ共振子１００を入力ポート１０１と出力ポート１０２との間に配置した構成が採られる。図１３中１０３はインダクタ素子である。
【０００３】
このフィルタにおいて、前記通過帯域を例えば８００ＭＨｚ以上もの高周波数帯域に設定しようとすると、当該高周波数帯域ではフィルタの挿入損失が劣化してしまう。即ち、このような高周波数帯域では、圧電基板上を伝搬する弾性表面波のうち一部が圧電基板の内部に向かって伝搬するバルク波などに変換されてしまうので、このバルク波の分だけエネルギー損失が起こってしまう。従って、ＳＡＷ共振子１００は、前記高周波数帯域では見かけ上Ｑ値の悪い（小さい）コンデンサとなる。
【０００４】
そこで、図１４に示すように、ＳＡＷ共振子１００が既述の高周波数帯域において見かけ上Ｑ値の良好な（高い）コンデンサとなるように、前記ＳＡＷ共振子１００に対して容量素子１０５を並列に接続する手法を採る場合もある。この場合には、通過帯域における挿入損失が改善されるが、前記挿入損失を更に低減させる技術が求められている。
特許文献１には、高域側減衰帯域の減衰極周波数を変更するために、付加インダクタ５６１及び付加キャパシタ５６２を直列腕共振器５１０に対して各々並列に接続したバンドパスフィルタについて記載されているが、既述の課題については検討されていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２２３１４７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はこのような事情に鑑みてなされたものであり、その目的は、減衰域よりも高周波数帯域側に通過帯域を設定したハイパス型のノッチフィルタにおいて、前記通過帯域における挿入損失を抑えることのできるノッチフィルタ及びこのフィルタを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のノッチフィルタは、
減衰域よりも高周波数側の９００ＭＨｚ以上の周波数帯域に通過帯域を設けたハイパス型のノッチフィルタにおいて、
入力信号が入力される入力ポートと、
出力信号が取り出される出力ポートと、
前記減衰域を形成するために、前記入力ポート及び前記出力ポートの間に直列に配置され、この減衰域に対応する周波数で各々並列共振を起こす２つのＳＡＷ共振子からなる直列回路と、
これらＳＡＷ共振子間における接続点とアースとの間に接続されたインダクタ素子と、
前記ＳＡＷ共振子のうち少なくとも一方のＳＡＷ共振子に設けられ、この一方のＳＡＷ共振子に対して並列となるように配置された容量素子及び補助インダクタ素子からなる直列回路と、を備え、
前記補助インダクタ素子のインダクタンス値は、前記通過帯域における挿入損失が０．５ｄＢ以下となるように構成されていることを特徴とする。
【０００８】
前記容量素子及び前記補助インダクタ素子は、前記ＳＡＷ共振子の各々に設けられていても良い。
前記ＳＡＷ共振子の各々は、圧電基板上に配置され、
前記インダクタ素子は、前記圧電基板上に引き回された導電路であっても良い。
前記入力ポート及び前記出力ポートが配置される共通の基板を備え、
前記インダクタ素子は、前記基板上あるいは前記基板の内部に配置された導電路であっても良い。
また、本発明の電子機器は、
以上説明したノッチフィルタを備えたことを特徴とする。
【発明の効果】
【０００９】
本発明は、ハイパス型のノッチフィルタにおいて、減衰域において各々並列共振を起こす２つのＳＡＷ共振子の直列回路を入力ポートと出力ポートとの間に直列に配置すると共に、これらＳＡＷ共振子の少なくとも一方のＳＡＷ共振子について、容量素子及び補助インダクタ素子からなる直列回路を並列となるように設けている。そして、通過帯域における挿入損失が０．５ｄＢ以下となるように補助インダクタ素子のインダクタンス値を設定している。そのため、フィルタのリターンロスが良好となり、外部の整合回路において整合を取りやすくなるので、前記通過帯域において良好な挿入損失のノッチフィルタを得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明のノッチフィルタの一例を示す回路図である。
【図２】前記フィルタの概観を模式的に示す斜視図である。
【図３】前記フィルタの概観を示す縦断面図である。
【図４】前記フィルタの圧電基板上のＳＡＷ共振子などの配置レイアウトを示す平面図である。
【図５】前記フィルタの周波数特性を示す特性図である。
【図６】前記フィルタの周波数特性を示す特性図である。
【図７】前記フィルタの周波数特性を示す特性図である。
【図８】前記フィルタの周波数特性を示す特性図である。
【図９】前記フィルタの他の例を示す電気回路図である。
【図１０】前記フィルタの別の例を示す電気回路図である。
【図１１】前記フィルタの更に別の例を示す電気回路図である。
【図１２】前記フィルタの更にまた別の例の一部を示すパッケージ基板の縦断面図である。
【図１３】従来のノッチフィルタを示す電気回路図である。
【図１４】従来のノッチフィルタを示す電気回路図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態の一例であるノッチフィルタについて、図１〜図４を参照して説明する。先ず、フィルタの回路構成について説明する。このフィルタは、一部の周波数帯域この例では１ＧＨｚ±２ＭＨｚを阻止域に設定すると共に、この阻止域よりも高域側（高周波数側）の１．１ＧＨｚ〜３ＧＨｚまでを通過帯域としたハイパス型のノッチフィルタである。具体的には、このノッチフィルタは、図１に示すように、２つのＳＡＷ（surface acoustic wave：弾性表面波）共振子１０からなる素子部を互いに直列に接続すると共に、これらＳＡＷ共振子１０、１０を入力ポート５と出力ポート６との間に直列に配置している。ＳＡＷ共振子１０、１０の各々の反共振点（反共振周波数）は、前記阻止域に対応する周波数に設定されている。これらＳＡＷ共振子１０、１０の間には、はしご型回路を構成するためのインダクタ素子１５が並列に接続されており、このインダクタ素子１５は接地されている。尚、図１ではＳＡＷ共振子１０について簡略化している。
【００１２】
そして、前記２つのＳＡＷ共振子１０、１０のうち入力ポート５側のＳＡＷ共振子１０及び出力ポート６側のＳＡＷ共振子１０を夫々第１のＳＡＷ共振子１１及び第２のＳＡＷ共振子１２と呼ぶと、第１のＳＡＷ共振子１１には、第１の容量素子２１と第１の補助インダクタ素子３１とからなる直列回路が並列に接続されている。即ち、前記直列回路の一端側が入力ポート５と第１のＳＡＷ共振子１１との間の接続点に接続され、当該直列回路の他端側が２つのＳＡＷ共振子１１、１２間の接続点に接続されている。また、第２のＳＡＷ共振子１２についても、第１のＳＡＷ共振子１１と同様に第２の容量素子２２と第２の補助インダクタ素子３２とからなる直列回路が並列に接続されている。各々の容量素子２１、２２の容量値は例えば各々２ｐＦに設定されている。また、各々のインダクタ素子３１、３２のインダクタンス値は、例えば３ＧＨｚにおいて各々０．５ｎＨ〜１．６ｎＨこの例では１．２ｎＨとなるように設定されている。これら容量素子２１、２２及び補助インダクタ素子３１、３２を設けた理由については、後で詳述する。
【００１３】
次に、既述の図１の電気回路に対応する各部の構成及びノッチフィルタの概観について説明する。このフィルタは、図２及び図３に示すように、例えば水晶などからなる圧電基板４１と、既述の容量素子２１、２２及びインダクタ素子１５に夫々対応する電子部品４２と、これら圧電基板４１及び電子部品４２が配置される共通の例えばアルミナ（Ａｌ2Ｏ3）などのセラミックスからなるパッケージ基板４３と、を備えている。そして、これら電子部品４２と圧電基板４１（詳しくは圧電基板４１の下方側に配置された後述のバンプ４７）とは、パッケージ基板４３上を引き回された引き回し電極４４により、既述の図１の電気回路となるように互いに接続されている。図２及び図３中４５は、パッケージ基板４３の表面を覆う例えば樹脂などからなる封止材である。尚、図２及び図３では、夫々の電子部品４２について、対応する容量素子２１、２２及びインダクタ素子１５の符号を括弧書きで併記している。また、図３は、図２におけるＡ−Ａ線にてパッケージ基板４３を切断した縦断面図を示しており、引き回し電極４４については描画を省略している。
【００１４】
圧電基板４１上には、図４に示すように、既述のＳＡＷ共振子１１、１２が当該圧電基板４１の長手方向（Ｘ方向）に互いに離間するように配置されている。各々のＳＡＷ共振子１１、１２は、複数本の電極指５１及び一対のバスバー５２を備えたＩＤＴ（インターデジタルトランスデューサ）電極５３と、このＩＤＴ電極５３を弾性表面波（以後「弾性波」と言う）の伝搬方向（Ｙ方向）における一方側及び他方側から挟み込むように各々配置された反射器５４、５４を備えている。以下において、第１のＳＡＷ共振子１１側及び第２のＳＡＷ共振子１２側を夫々「手前側」及び「奥側」と呼ぶ。図４中５５は反射器電極指、５６は反射器バスバーである。尚、図４は図１における圧電基板４１を下方側（パッケージ基板４３側）から見た様子を示している。
【００１５】
ここで、既述の補助インダクタ素子３１、３２は、圧電基板４１上に引き回された導電路４６により構成されている。即ち、弾性波の伝搬方向における一方側及び他方側を夫々右方向及び左方向と呼ぶと、第１のＳＡＷ共振子１１の左側には、第１の補助インダクタ素子３１をなす導電路４６が圧電基板４１上を手前側から奥側に向かって例えば蛇腹状（メアンダ状）に伸びるように配置されている。また、第２のＳＡＷ共振子１２の左側には、圧電基板４１上を奥側から手前側に向かって同様に蛇腹状に伸びるように配置された導電路４６が第２の補助インダクタ素子３２として配置されている。これら補助インダクタ素子３１、３２は、夫々既述のインダクタンス値となるように、導電路４６の厚み寸法、幅寸法及び長さ寸法が調整されている。
【００１６】
そして、これらＳＡＷ共振子１１、１２及び補助インダクタ素子３１、３２は、パッケージ基板４３上に配置された金属体例えば半田などからなる既述のバンプ４７によって、パッケージ基板４３上における引き回し電極４４あるいはビアプラグ４８に電気的に接続されている。具体的には、圧電基板４１上には５つのバンプ４７が配置されており、これらバンプ４７の夫々に「ａ」〜「ｅ」の添え字を付すと、第１のＳＡＷ共振子１１の手前側のバスバー５２はバンプ４７ａに接続されている。
【００１７】
また、第１の補助インダクタ素子３１の手前側の端部は、バンプ４７ｂに接続されている。第１のＳＡＷ共振子１１の奥側のバスバー５２、第２のＳＡＷ共振子１２の手前側のバスバー５２、第１の補助インダクタ素子３１の奥側の端部及び第２の補助インダクタ素子３２の手前側の端部は、共通のバンプ４７ｃに各々接続されている。第２のＳＡＷ共振子１２の奥側のバスバー５２はバンプ４７ｄに接続され、第２の補助インダクタ素子３２の奥側の端部はバンプ４７ｅに接続されている。尚、これらバンプ４７ａ〜４７ｅは、実際にはパッケージ基板４３側に設けられていて、圧電基板４１を当該パッケージ基板４３側に当接させることにより図４の状態となるが、図示を簡略化するために圧電基板４１側に配置されているものとして説明している。
【００１８】
これらバンプ４７ａ〜４７ｅのうちバンプ４７ａ及びバンプ４７ｄの下方側におけるパッケージ基板４３には、当該パッケージ基板４３を上下に貫通するように形成された電極であるビアプラグ４８、４８が各々形成されている。各々のビアプラグ４８、４８の下面には、電極膜からなる接続用端子部４９が各々形成されており、バンプ４７ａに接続される接続用端子部４９と、バンプ４７ｄに接続される接続用端子部４９とは、夫々入力ポート５及び出力ポート６をなしている。こうして圧電基板４１におけるＳＡＷ共振子１１、１２及びインダクタ素子３１、３２の配置された面をパッケージ基板４３に当接させることにより、バンプ４７ａ〜４７ｅを介して圧電基板４１がパッケージ基板４３上の引き回し電極４４及びビアプラグ４８に電気的に接続されると共に固定される。尚、バンプ４７ｃの下方側におけるパッケージ基板４３にもビアプラグ４８が設けられていて、このビアプラグ４８の下面側に配置された接続用端子部４９を介してインダクタ素子１５が接地されているが、ここでは図示を省略している。また、図４には、パッケージ基板４３上に配置されるインダクタ素子１５や容量素子２１、２２についても模式的に圧電基板４１の外側に描画している。
【００１９】
ここで、ＳＡＷ共振子１１（１２）に容量素子２１（２２）及び補助インダクタ素子３１（３２）を並列に接続した理由について説明する。既述のように、このノッチフィルタでは通過帯域を１．１ＧＨｚ以上もの高周波数帯域に設定しているので、このような高周波数帯域ではフィルタの挿入損失が劣化しやすい。即ち、このような高周波数帯域では、圧電基板４１上を伝搬する弾性波のうち一部が圧電基板４１の内部に向かって伝搬するバルク波などに変換される場合があり、その場合にはバルク波の分だけエネルギー損失が起こってしまう。従って、ＳＡＷ共振子１１（１２）は、前記高周波数帯域では見かけ上Ｑ値の悪い（小さい）コンデンサとなる。そのため、各々のＳＡＷ共振子１１（１２）が見かけ上Ｑ値の良好な（高い）コンデンサとなるように、容量素子２１（２２）を並列に接続している。具体的には、これら容量素子２１、２２について、各々の容量値が１〜１０ｐＦこの例では２ｐＦに設定している。そして、各々のＳＡＷ共振子１１、１２においてリターンロスが良好となり、外部の整合回路において整合を取りやすくするために、これら容量素子２１、２２に対して直列（ＳＡＷ共振子１１、１２に対して並列）となるように、補助インダクタ素子３１、３２を設けている。この時、以下のシミュレーション結果に示すように、前記通過帯域における挿入損失が０．５ｄＢ以下となるように、３ＧＨｚにおいてこれら補助インダクタ素子３１、３２の各々のインダクタンス値が０．５ｎＨ〜１．６ｎＨとなるようにしている。
【００２０】
このように容量素子２１、２２に加えて補助インダクタ素子３１、３２を配置した場合と、補助インダクタ素子３１、３２を配置せずに容量素子２１、２２だけを設けた場合（従来、既述の図１４の構成）との各々について、ノッチフィルタの特性を評価（シミュレーション）した。図５は、通過帯域の１．１ＧＨｚにおける特性を示している。容量素子２１、２２に加えてインダクタ素子３１、３２を設けることにより、従来よりも減衰量（挿入損失）が小さく（０．５ｄＢ以下に）なっていることが分かる。この時、インダクタンス値が０．５ｎＨから２．０ｎＨに向かって大きくなるにつれて、前記挿入損失が小さくなっている。
【００２１】
また、通過帯域の２ＧＨｚでは、図６に示すように、図５と同様に容量素子２１、２２に加えて補助インダクタ素子３１、３２を設けることにより、従来よりも挿入損失が改善され（０．５ｄＢ以下となり）、更にインダクタンス値が大きくなる程挿入損失が小さくなっていた。一方、通過帯域の３ＧＨｚでは、図７に示すように、補助インダクタ素子３１、３２のインダクタンス値が０．５ｎＨ〜１．６ｎＨの場合には、従来よりも挿入損失が良好となっていた。従って、１．１ＧＨｚ〜３ＧＨｚに亘る通過帯域を形成し、当該通過帯域において良好な（０．５ｄＢ以下の）挿入損失が得られるようにしようとすると、補助インダクタ素子３１、３２の３ＧＨｚにおけるインダクタンス値は、０．５ｎＨ〜１．６ｎＨの範囲内に設定する必要のあることが分かる。
【００２２】
図８は、１ＧＨｚ付近に減衰域が形成され、１．１ＧＨｚ〜３ＧＨｚに亘って良好な減衰特性となるように既述の図１のようにノッチフィルタを構成すると共に、補助インダクタ素子３１、３２の３ＧＨｚにおけるインダクタンス値が各々例えば１．２ｎＨとなるように設定したノッチフィルタの特性を示している。図８に「従来」として示した既述の図１４の構成のフィルタの特性と比べて、本発明では通過帯域の低域側から高域側に亘って良好な減衰特性となっていることが分かる。従って、このノッチフィルタにおいて入力ポート５に入力された電気信号を出力ポート６から取り出すと、１ＧＨｚ付近の減衰域において信号が減衰されると共に、当該減衰域よりも高域側において挿入損失の小さく抑えられた特性の信号が得られる。
【００２３】
上述の実施の形態によれば、ＳＡＷ共振子１１（１２）に対して、容量素子２１（２２）及び補助インダクタ素子３１（３２）からなる直列回路を並列に接続し、通過帯域における挿入損失が０．５ｄＢ以下となるように、補助インダクタ素子３１（３２）のインダクタンス値を設定している。具体的には、３ＧＨｚにおける補助インダクタ素子３１（３２）のインダクタンス値について、各々０．５ｎＨ〜１．６ｎＨとなるようにしている。そのため、フィルタのリターンロスが良好となり、外部の整合回路において整合を取りやすくなるので、通過帯域において良好な挿入損失のノッチフィルタを得ることができる。
【００２４】
従って、家庭で用いられる特定省電力用の機器（例えばエアコンの電源の切り忘れを携帯電話に電子メールなどで通知する機器や、玩具のラジコン（ラジオコントロールカー）などの機器）で使用される帯域をノッチフィルタの減衰域に充てると共に、ノッチフィルタの通過帯域を携帯電話の通信帯域やデータ通信帯域に充てることにより、前記特定省電力用の機器の影響を抑えることのできる携帯電話などの電子機器用のノッチフィルタを得ることができる。
このような電子機器用のノッチフィルタに本発明のノッチフィルタを適用する場合には、減衰域を８６９ＭＨｚに設定し、通過帯域をこの減衰域よりも高域側例えば９００ＭＨｚ〜３ＧＨｚ程度に設定しても良い。
【００２５】
以下に、本発明のノッチフィルタの他の構成例について挙げる。図９は、２つのＳＡＷ共振子１１、１２のうち一方だけに容量素子２１（２２）及び補助インダクタ素子３１（３２）からなる直列回路を配置した例を示している。この例では、第１のＳＡＷ共振子１１に容量素子２１及び補助インダクタ素子３１を設けている。
【００２６】
図１０は、図１におけるＳＡＷ共振子１２と出力ポート６との間に、３つ目のＳＡＷ共振子１３を直列に配置すると共に、当該ＳＡＷ共振子１３に容量素子２３及び第３の補助インダクタ素子３３からなる直列回路を並列に設けた例を示している。
【００２７】
図１１は、本発明をデュアルノッチフィルタに適用した構成例を示している。具体的には、２つのＳＡＷ共振子１１、１２が互いに直列に接続された直列回路６１を入力ポート５と出力ポート６との間に互いに並列となるように２箇所に配置すると共に、各々のＳＡＷ共振子１１、１２について個別に容量素子２１（２２）及び補助インダクタ素子３１（３２）からなる直列回路を各々並列に接続している。この場合においてもＳＡＷ共振子１１、１２との間には、既述のインダクタ素子１５が各々並列に接続されている。
【００２８】
また、既述の各例では、補助インダクタ素子３１、３２について、圧電基板４１上に配置したが、圧電基板４１上に配置することに代えて、パッケージ基板４３上に配置しても良いし、あるいは図１２に示すように、パッケージ基板４３の内部に配置（埋設）しても良い。図１２はこのような構成におけるパッケージ基板４３の一部を拡大して示しており、図１２中７１は容量素子２１と第１の補助インダクタ素子３１との間及び当該第１の補助インダクタ素子３１と圧電基板４１上の第１のＳＡＷ共振子１１とを夫々接続するためにパッケージ基板４３内に設けられたビアプラグである。
【００２９】
図１２の補助インダクタ素子３１、３２の形成方法について、以下に簡単に説明する。即ち、パッケージ基板４３は、セラミックス粉末をバインダーによりシート状に成形したシート体４３ａと、金属粉末及びバインダーを含む配線構造（導電路４６やビアプラグ７１の一部）を前記シート体４３ａに平面的に配置した配線シート体４３ｂと、を積層した積層セラミックスとして構成されている。そして、補助インダクタ素子３１、３２が既述の図１のように配置されるように前記シート体４３ａ及び配線シート体４３ｂを上下方向に組み合わせて積層し、その後焼結することによってパッケージ基板４３が得られる。次いで、このパッケージ基板４３上に、容量素子２１、２２、インダクタ素子１５及び圧電基板４１が配置される。
以上のパッケージ基板４３としては、セラミックスにより構成することに代えて、樹脂により構成しても良い。
【００３０】
また、容量素子２１、２２としては、既述の各例では電子部品４２として説明したが、電子部品４２に代えて、互いに平行に配置された一対の電極膜を用いても良いし、あるいはＩＤＴ電極を用いても良い。
更に、並列共振を起こす素子部としては、ＳＡＷ共振子１１、１２に代えて、水晶共振子、圧電薄膜共振子、ＭＥＭＳ共振子、誘電体を用いても良い。圧電薄膜共振子としては、例えばＦＢＡＲ（Film Bulk Acoustic Resonator）やＳＭＲ（Solid Mounted Resonator）などが挙げられる。誘電体を素子部として用いる場合には、マイクロストリップラインの両側に誘電体を設けた構成となる。更に前記素子部としては、コイルとコンデンサとを並列に接続した共振回路（ＬＣ共振回路）も含まれる。
【符号の説明】
【００３１】
５ 入力ポート
６ 出力ポート
１０、１１、１２、１３ ＳＡＷ共振子
１５ インダクタ素子
２１、２２、２３ 容量素子
３１、３２、３３ 補助インダクタ素子
４１ 圧電基板
４３ パッケージ基板
４６ 導電路
【特許請求の範囲】
【請求項１】
減衰域よりも高周波数側の９００ＭＨｚ以上の周波数帯域に通過帯域を設けたハイパス型のノッチフィルタにおいて、
入力信号が入力される入力ポートと、
出力信号が取り出される出力ポートと、
前記減衰域を形成するために、前記入力ポート及び前記出力ポートの間に直列に配置され、この減衰域に対応する周波数で各々並列共振を起こす２つのＳＡＷ共振子からなる直列回路と、
これらＳＡＷ共振子間における接続点とアースとの間に接続されたインダクタ素子と、
前記ＳＡＷ共振子のうち少なくとも一方のＳＡＷ共振子に設けられ、この一方のＳＡＷ共振子に対して並列となるように配置された容量素子及び補助インダクタ素子からなる直列回路と、を備え、
前記補助インダクタ素子のインダクタンス値は、前記通過帯域における挿入損失が０．５ｄＢ以下となるように構成されていることを特徴とするノッチフィルタ。
【請求項２】
前記容量素子及び前記補助インダクタ素子は、前記ＳＡＷ共振子の各々に設けられていることを特徴とする請求項１に記載のノッチフィルタ。
【請求項３】
前記ＳＡＷ共振子の各々は、圧電基板上に配置され、
前記インダクタ素子は、前記圧電基板上に引き回された導電路であることを特徴とする請求項１または２に記載のノッチフィルタ。
【請求項４】
前記入力ポート及び前記出力ポートが配置される共通の基板を備え、
前記インダクタ素子は、前記基板上あるいは前記基板の内部に配置された導電路であることを特徴とする請求項１または２に記載のノッチフィルタ。
【請求項５】
請求項１ないし４のいずれか一つに記載のノッチフィルタを備えたことを特徴とする電子機器。
【請求項１】
減衰域よりも高周波数側の９００ＭＨｚ以上の周波数帯域に通過帯域を設けたハイパス型のノッチフィルタにおいて、
入力信号が入力される入力ポートと、
出力信号が取り出される出力ポートと、
前記減衰域を形成するために、前記入力ポート及び前記出力ポートの間に直列に配置され、この減衰域に対応する周波数で各々並列共振を起こす２つのＳＡＷ共振子からなる直列回路と、
これらＳＡＷ共振子間における接続点とアースとの間に接続されたインダクタ素子と、
前記ＳＡＷ共振子のうち少なくとも一方のＳＡＷ共振子に設けられ、この一方のＳＡＷ共振子に対して並列となるように配置された容量素子及び補助インダクタ素子からなる直列回路と、を備え、
前記補助インダクタ素子のインダクタンス値は、前記通過帯域における挿入損失が０．５ｄＢ以下となるように構成されていることを特徴とするノッチフィルタ。
【請求項２】
前記容量素子及び前記補助インダクタ素子は、前記ＳＡＷ共振子の各々に設けられていることを特徴とする請求項１に記載のノッチフィルタ。
【請求項３】
前記ＳＡＷ共振子の各々は、圧電基板上に配置され、
前記インダクタ素子は、前記圧電基板上に引き回された導電路であることを特徴とする請求項１または２に記載のノッチフィルタ。
【請求項４】
前記入力ポート及び前記出力ポートが配置される共通の基板を備え、
前記インダクタ素子は、前記基板上あるいは前記基板の内部に配置された導電路であることを特徴とする請求項１または２に記載のノッチフィルタ。
【請求項５】
請求項１ないし４のいずれか一つに記載のノッチフィルタを備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−２５７０５０（Ｐ２０１２−２５７０５０Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１１−１２８４５２（Ｐ２０１１−１２８４５２）
【出願日】平成２３年６月８日（２０１１．６．８）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２３年６月８日（２０１１．６．８）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]