ハードディスク電圧調節回路
【課題】本発明は、ハードディスク電圧調節回路を提供する。
【解決手段】本発明のハードディスク電圧調節回路は、第一、第二信号ピン及び第一、第二電源ピンを備えるハードディスクインターフェースと、ハードディスクに対してデータを読み書きする場合、第一、第二信号ピンに一対の差動信号を送信するが、これに反すると、差動信号を送信しない第三、第四信号ピンを備えるハードディスクコントロールチップと、第三、第四信号ピン及び直流電源に接続されて、低レベル信号又は高レベル信号を受信する第一端と、第一電源、第二電源、第一電源ピン及び第二電源ピンにそれぞれに接続される第二端〜第五端と、を備え、第一端が低レベル信号を受信すると、第一電源及び第二電源の電圧をハードディスクインターフェースに出力し、これに反すると、第一電源及び第二電源の電圧をハードディスクインターフェースに出力しないスイッチモジュールと、を備える。
【解決手段】本発明のハードディスク電圧調節回路は、第一、第二信号ピン及び第一、第二電源ピンを備えるハードディスクインターフェースと、ハードディスクに対してデータを読み書きする場合、第一、第二信号ピンに一対の差動信号を送信するが、これに反すると、差動信号を送信しない第三、第四信号ピンを備えるハードディスクコントロールチップと、第三、第四信号ピン及び直流電源に接続されて、低レベル信号又は高レベル信号を受信する第一端と、第一電源、第二電源、第一電源ピン及び第二電源ピンにそれぞれに接続される第二端〜第五端と、を備え、第一端が低レベル信号を受信すると、第一電源及び第二電源の電圧をハードディスクインターフェースに出力し、これに反すると、第一電源及び第二電源の電圧をハードディスクインターフェースに出力しないスイッチモジュールと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハードディスク電圧調節回路に関するものである。
【背景技術】
【０００２】
大量のデータを格納するために、サーバーに複数のハードディスクを設置する。ハードディスクは、データを読み書きするときに大量の電気エネルギーを消耗する。ハードディスクが作動しなくても依然として電気エネルギーを消耗するので、省エネルギーの観点からエネルギー消費を抑える必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、前記課題を解決し、ハードディスクの電気エネルギー消耗を削減することができるハードディスク電圧調節回路を提供することである。
【課題を解決するための手段】
【０００４】
本発明に係るハードディスク電圧調節回路は、ハードディスクのデータ伝送状態によって前記ハードディスクに出力する作動電圧を調節するために用いられる。
前記ハードディスク電圧調整回路は、ハードディスクインターフェースと、ハードディスクコントロールチップと、スイッチモジュールとを備える。前記ハードディスクインターフェースは、前記ハードディスクに接続され、第一信号ピン及び第二信号ピンと、第一電源ピン及び第二電源ピンとを備える。前記ハードディスクコントロールチップは、第三信号ピン及び第四信号ピンを備え、前記第三信号ピン及び前記第四信号ピンは、前記ハードディスクに対してデータを読み書きする場合、前記ハードディスクインターフェースの第一信号ピン及び第二信号ピンに一対の差動信号を送信し、前記ハードディスクに対してデータを読み書きしない場合、差動信号を送信しない。前記スイッチモジュールは、第一端〜第五端を備え、前記第一端は、前記ハードディスクコントロールチップの第三信号ピン、第四信号ピン及び直流電源に接続されて、前記一対の差動信号の２つの分岐信号が重ね合わせてなる低レベル信号又は前記直流電源から出力する高レベル信号を受信し、前記第二端〜前記第五端は、第一電源、第二電源、前記ハードディスクインターフェースの第一電源ピン及び第二電源ピンにそれぞれに接続され、前記第一端が低レベル信号を受信すると、前記第一電源及び前記第二電源の電圧を前記ハードディスクインターフェースに出力して、前記ハードディスクに作動電圧を提供し、前記第一端が高レベル信号を受信すると、前記第一電源及び前記第二電源の電圧を前記ハードディスクインターフェースに出力しない。
【発明の効果】
【０００５】
従来の技術に比べて、本発明のハードディスク電圧調節回路は、ハードディスクが作動していない時、前記ハードディスクに作動電圧を提供しないので、前記ハードディスクが消耗する電気エネルギーを削減し、省エネルギー化できる
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態に係るハードディスク電圧調節回路の回路図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、本発明の実施形態について説明する。
【０００８】
図１を参照すると、本発明のハードディスク電圧調節回路１００は、ハードディスク６０のデータ伝送状態によって、前記ハードディスク６０に出力する作動電圧を調節する。前記ハードディスク電圧調節回路１００は、ハードディスクインターフェース３０と、ハードディスクコントロールチップ４０と、スイッチモジュール５０と、を備える。
【０００９】
前記ハードディスクインターフェース３０は、信号ピン２、３、６及び７と、電源ピン４及び５と、を備える。本実施形態において、前記ハードディスクインターフェース３０は、ＳＡＳインターフェースであり、ＳＡＳコネクターが設置されたデータ線を介して前記ハードディスク６０に接続される。
【００１０】
前記ハードディスクコントロールチップ４０は、信号ピンＴＸ＿Ｐ、ＴＸ＿Ｎ、ＲＸ＿Ｐ及びＲＸ＿Ｎを備える。前記信号ピンＴＸ＿Ｐは、前記ハードディスクインターフェース３０の信号ピン２に接続され、且つ磁気ビーズＬ１を介して直流電源ＶＣＣに接続され、前記信号ピンＴＸ＿Ｎは、前記ハードディスクインターフェース３０の信号ピン３に接続され、且つ磁気ビーズＬ２を介して前記直流電源ＶＣＣに接続され、前記信号ピンＲＸ＿Ｐは、前記ハードディスクインターフェース３０の信号ピン６に接続され、前記信号ピンＲＸ＿Ｎは、前記ハードディスクインターフェース３０の信号ピン７に接続される。前記ハードディスクコントロールチップ４０が前記ハードディスク６０に対してデータを読み書きするときに、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎは、前記ハードディスクインターフェース３０の信号ピン２及び３に一対の差動信号を送信し、前記ハードディスクコントロールチップ４０が前記ハードディスク６０に対してデータを読み書きしないときは、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎは差動信号を送信しない。本実施形態において、前記ハードディスクコントロールチップ４０は、ＳＡＳコントロールチップである。
【００１１】
前記スイッチモジュール５０は、第一端〜第五端を備える。前記スイッチモジュール５０の第一端は、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎに接続されて、前記一対の差動信号の２つの分岐信号が重ね合わせてなる低レベル信号又は前記直流電源ＶＣＣが出力する高レベル信号を受信する。前記スイッチモジュール５０の第二端〜第五端は、電源Ｐ５Ｖ、電源Ｐ１２Ｖ、前記ハードディスクインターフェース３０の電源ピン４及び５にそれぞれに接続される。前記スイッチモジュール５０の第一端が低レベル信号を受信すると、前記スイッチモジュール５０は、前記電源Ｐ５Ｖ及び前記電源Ｐ１２Ｖの電圧を前記ハードディスクインターフェース３０に出力して、前記ハードディスク６０に作動電圧を提供する。前記スイッチモジュール５０の第一端が高レベル信号を受信すると、前記スイッチモジュール５０は、前記電源Ｐ５Ｖ及び前記電源Ｐ１２Ｖの電圧を前記ハードディスクインターフェース３０に出力しない。
【００１２】
前記スイッチモジュール５０は、キャパシターＣ１及びＣ２と、トランジスターＱ１〜Ｑ４と、レジスターＲ１〜Ｒ４及びＲ８〜Ｒ１３と、電界効果トランジスターＱ５及びＱ６と、を備える。前記トランジスターＱ１のベースは、前記レジスターＲ８及びＲ１１を介して前記トランジスターＱ３のベースに接続される。前記レジスターＲ８と前記レジスターＲ１１との間の第一ノード（前記スイッチモジュール５０の第一端である）は、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎに接続される。前記トランジスターＱ２のベースは、前記レジスターＲ９を介して前記トランジスターＱ１のコレクタに接続され、前記トランジスターＱ４のベースは、前記レジスターＲ１２を介して前記トランジスターＱ３のコレクタに接続され、前記トランジスターＱ１〜Ｑ４のエミッタは、全て接地される。前記トランジスターＱ１のコレクタは、前記レジスターＲ１を介して第二ノード（前記スイッチモジュール５０の第二端である）に接続され、前記トランジスターＱ２のコレクタは、前記レジスターＲ２を介して前記第二ノードに接続され、前記第二ノードは、前記電源Ｐ５Ｖに接続される。前記トランジスターＱ３のコレクタは、前記レジスターＲ３を介して第三ノード（前記スイッチモジュール５０の第三端である）に接続され、前記トランジスターＱ４のコレクタは、前記レジスターＲ４を介して前記第三ノードに接続され、前記第三ノードは、前記電源Ｐ１２Ｖに接続される。前記電界効果トランジスターＱ５のゲート電極は、前記レジスターＲ１０を介して前記トランジスターＱ２のコレクタに接続され、前記電界効果トランジスターＱ５のドレイン電極は、前記電源Ｐ５Ｖに接続され、前記電界効果トランジスターＱ５のソース電極（前記スイッチモジュール５０の第四端である）は、前記ハードディスクインターフェース３０の電源ピン４に接続され且つ前記キャパシターＣ１を介して接地される。前記電界効果トランジスターＱ６のゲート電極は、前記レジスターＲ１３を介して前記トランジスターＱ４のコレクタに接続され、前記電界効果トランジスターＱ６のドレイン電極は、前記電源Ｐ１２Ｖに接続され、前記電界効果トランジスターＱ６のソース電極（前記スイッチモジュール５０の第五端である）は、前記ハードディスクインターフェース３０の電源ピン５に接続され且つ前記キャパシターＣ２を介して接地される。
【００１３】
本実施形態において、前記ハードディスク電圧調節回路１００は、磁気ビーズＬ３及びＬ４と、キャパシターＣ３〜Ｃ６と、レジスターＲ５〜Ｒ７と、をさらに備える。前記キャパシターＣ３及び前記レジスターＲ５の一端は、前記磁気ビーズＬ４を介して前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐに接続され、前記キャパシターＣ３及び前記レジスターＲ５の他端は接地される。前記キャパシターＣ４及び前記レジスターＲ６の一端は、前記磁気ビーズＬ３を介して前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｎに接続され、前記キャパシターＣ４及び前記レジスターＲ６の他端は接地される。前記キャパシターＣ５、Ｃ６及び前記レジスターＲ７の一端は、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎに接続され、前記キャパシターＣ５、Ｃ６及び前記レジスターＲ７の他端は接地される。前記磁気ビーズＬ３、Ｌ４、前記キャパシターＣ３〜Ｃ６及び前記レジスターＲ５〜Ｒ７は、フィルタリングするために用いられるので、他の実施形態にでは、前記磁気ビーズＬ３、Ｌ４、前記キャパシターＣ３〜Ｃ６及び前記レジスターＲ５〜Ｒ７を不要である場合がある。
【００１４】
以下、本発明のハードディスク電圧調節回路１００の作動原理を説明する。
【００１５】
前記ハードディスクコントロールチップ４０が前記ハードディスク６０に対してデータを読み書きすることを必要とする場合、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎは、前記ハードディスクインターフェース３０に一対の差動信号を送信する。前記一対の差動信号の２つの分岐信号が重ね合わせて低レベル信号を形成し、前記トランジスターＱ１及びＱ３のベースに前記低レベル信号を送信して、前記トランジスターＱ１及びＱ３がカットオフされて、前記トランジスターＱ２及びＱ４のベースは、前記電源Ｐ５Ｖ及び前記電源Ｐ１２Ｖからの電圧を受け取り、この時、前記トランジスターＱ２及びＱ４は全て導通されて、前記電界効果トランジスターＱ５及びＱ６のゲート電極は接地され、前記電界効果トランジスターＱ５及びＱ６は導通され、前記電源Ｐ５Ｖは、前記電界効果トランジスターＱ５を介して前記ハードディスクインターフェース３０の電源ピン４に電圧を出力し、前記電源Ｐ１２Ｖは、前記電界効果トランジスターＱ６を介して前記ハードディスクインターフェース３０の電源ピン５に電圧を出力して、前記ハードディスク６０に作動電圧を提供して、データを読み書きする。
【００１６】
前記ハードディスクコントロールチップ４０が前記ハードディスク６０に対してデータを読み書きすることを必要としない場合、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎは、前記ハードディスクインターフェース３０に差動信号を送信せず、前記スイッチモジュール５０の第一端は、前記直流電源ＶＣＣからの電圧を受け取り、従って前記トランジスターＱ１及びＱ３のベースは高レベル信号を受信し、前記トランジスターＱ１及びＱ３が全て導通され、前記トランジスターＱ２及びＱ４のベースは接地し、この時、前記トランジスターＱ２及びＱ４は全てカットオフされ、前記電界効果トランジスターＱ５及びＱ６のゲート電極は、前記電源Ｐ５Ｖ及び前記電源Ｐ１２Ｖからの電圧を受け取り、前記電界効果トランジスターＱ５及びＱ６はカットオフされ、前記電源Ｐ５Ｖは前記ハードディスクインターフェース３０の電源ピン４に電圧を出力せず、前記電源Ｐ１２Ｖは前記ハードディスクインターフェース３０の電源ピン５に電圧を出力しない。このように前記ハードディスク６０が消耗する電気エネルギーを削減する。
【００１７】
本実施形態において、前記トランジスターＱ１〜Ｑ３及び前記電界効果トランジスターＱ５〜Ｑ６は、全て電子スイッチの作用を発揮するので、他の実施形態において、前記トランジスターＱ１〜Ｑ４及び前記電界効果トランジスターＱ５〜Ｑ６は、他の電子スイッチ機能を有する電子素子で替えることができ、例えば、電子スイッチチップである。
【００１８】
前記ハードディスク電圧調節回路１００は、前記ハードディスク６０が作動しない場合、前記ハードディスク６０に作動電圧を提供しない。従って前記ハードディスク６０が消耗する電気エネルギーを削減して、省エネルギー化できる。
【００１９】
以上、本発明を実施形態に基づいて具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において、種々の変更が可能であることは勿論であって、本発明の技術的範囲は、以下の特許請求の範囲から決まる。
【符号の説明】
【００２０】
３０ ハードディスクインターフェース
４０ ハードディスクコントロールチップ
５０ スイッチモジュール
６０ ハードディスク
１００ ハードディスク電圧調節回路
Ｑ１〜Ｑ４ トランジスター
Ｑ５、Ｑ６ 電界効果トランジスター
Ｒ１〜Ｒ１３ レジスター
Ｌ１〜Ｌ４ 磁気ビーズ
Ｃ１〜Ｃ６ キャパシター
【技術分野】
【０００１】
本発明は、ハードディスク電圧調節回路に関するものである。
【背景技術】
【０００２】
大量のデータを格納するために、サーバーに複数のハードディスクを設置する。ハードディスクは、データを読み書きするときに大量の電気エネルギーを消耗する。ハードディスクが作動しなくても依然として電気エネルギーを消耗するので、省エネルギーの観点からエネルギー消費を抑える必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、前記課題を解決し、ハードディスクの電気エネルギー消耗を削減することができるハードディスク電圧調節回路を提供することである。
【課題を解決するための手段】
【０００４】
本発明に係るハードディスク電圧調節回路は、ハードディスクのデータ伝送状態によって前記ハードディスクに出力する作動電圧を調節するために用いられる。
前記ハードディスク電圧調整回路は、ハードディスクインターフェースと、ハードディスクコントロールチップと、スイッチモジュールとを備える。前記ハードディスクインターフェースは、前記ハードディスクに接続され、第一信号ピン及び第二信号ピンと、第一電源ピン及び第二電源ピンとを備える。前記ハードディスクコントロールチップは、第三信号ピン及び第四信号ピンを備え、前記第三信号ピン及び前記第四信号ピンは、前記ハードディスクに対してデータを読み書きする場合、前記ハードディスクインターフェースの第一信号ピン及び第二信号ピンに一対の差動信号を送信し、前記ハードディスクに対してデータを読み書きしない場合、差動信号を送信しない。前記スイッチモジュールは、第一端〜第五端を備え、前記第一端は、前記ハードディスクコントロールチップの第三信号ピン、第四信号ピン及び直流電源に接続されて、前記一対の差動信号の２つの分岐信号が重ね合わせてなる低レベル信号又は前記直流電源から出力する高レベル信号を受信し、前記第二端〜前記第五端は、第一電源、第二電源、前記ハードディスクインターフェースの第一電源ピン及び第二電源ピンにそれぞれに接続され、前記第一端が低レベル信号を受信すると、前記第一電源及び前記第二電源の電圧を前記ハードディスクインターフェースに出力して、前記ハードディスクに作動電圧を提供し、前記第一端が高レベル信号を受信すると、前記第一電源及び前記第二電源の電圧を前記ハードディスクインターフェースに出力しない。
【発明の効果】
【０００５】
従来の技術に比べて、本発明のハードディスク電圧調節回路は、ハードディスクが作動していない時、前記ハードディスクに作動電圧を提供しないので、前記ハードディスクが消耗する電気エネルギーを削減し、省エネルギー化できる
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態に係るハードディスク電圧調節回路の回路図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、本発明の実施形態について説明する。
【０００８】
図１を参照すると、本発明のハードディスク電圧調節回路１００は、ハードディスク６０のデータ伝送状態によって、前記ハードディスク６０に出力する作動電圧を調節する。前記ハードディスク電圧調節回路１００は、ハードディスクインターフェース３０と、ハードディスクコントロールチップ４０と、スイッチモジュール５０と、を備える。
【０００９】
前記ハードディスクインターフェース３０は、信号ピン２、３、６及び７と、電源ピン４及び５と、を備える。本実施形態において、前記ハードディスクインターフェース３０は、ＳＡＳインターフェースであり、ＳＡＳコネクターが設置されたデータ線を介して前記ハードディスク６０に接続される。
【００１０】
前記ハードディスクコントロールチップ４０は、信号ピンＴＸ＿Ｐ、ＴＸ＿Ｎ、ＲＸ＿Ｐ及びＲＸ＿Ｎを備える。前記信号ピンＴＸ＿Ｐは、前記ハードディスクインターフェース３０の信号ピン２に接続され、且つ磁気ビーズＬ１を介して直流電源ＶＣＣに接続され、前記信号ピンＴＸ＿Ｎは、前記ハードディスクインターフェース３０の信号ピン３に接続され、且つ磁気ビーズＬ２を介して前記直流電源ＶＣＣに接続され、前記信号ピンＲＸ＿Ｐは、前記ハードディスクインターフェース３０の信号ピン６に接続され、前記信号ピンＲＸ＿Ｎは、前記ハードディスクインターフェース３０の信号ピン７に接続される。前記ハードディスクコントロールチップ４０が前記ハードディスク６０に対してデータを読み書きするときに、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎは、前記ハードディスクインターフェース３０の信号ピン２及び３に一対の差動信号を送信し、前記ハードディスクコントロールチップ４０が前記ハードディスク６０に対してデータを読み書きしないときは、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎは差動信号を送信しない。本実施形態において、前記ハードディスクコントロールチップ４０は、ＳＡＳコントロールチップである。
【００１１】
前記スイッチモジュール５０は、第一端〜第五端を備える。前記スイッチモジュール５０の第一端は、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎに接続されて、前記一対の差動信号の２つの分岐信号が重ね合わせてなる低レベル信号又は前記直流電源ＶＣＣが出力する高レベル信号を受信する。前記スイッチモジュール５０の第二端〜第五端は、電源Ｐ５Ｖ、電源Ｐ１２Ｖ、前記ハードディスクインターフェース３０の電源ピン４及び５にそれぞれに接続される。前記スイッチモジュール５０の第一端が低レベル信号を受信すると、前記スイッチモジュール５０は、前記電源Ｐ５Ｖ及び前記電源Ｐ１２Ｖの電圧を前記ハードディスクインターフェース３０に出力して、前記ハードディスク６０に作動電圧を提供する。前記スイッチモジュール５０の第一端が高レベル信号を受信すると、前記スイッチモジュール５０は、前記電源Ｐ５Ｖ及び前記電源Ｐ１２Ｖの電圧を前記ハードディスクインターフェース３０に出力しない。
【００１２】
前記スイッチモジュール５０は、キャパシターＣ１及びＣ２と、トランジスターＱ１〜Ｑ４と、レジスターＲ１〜Ｒ４及びＲ８〜Ｒ１３と、電界効果トランジスターＱ５及びＱ６と、を備える。前記トランジスターＱ１のベースは、前記レジスターＲ８及びＲ１１を介して前記トランジスターＱ３のベースに接続される。前記レジスターＲ８と前記レジスターＲ１１との間の第一ノード（前記スイッチモジュール５０の第一端である）は、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎに接続される。前記トランジスターＱ２のベースは、前記レジスターＲ９を介して前記トランジスターＱ１のコレクタに接続され、前記トランジスターＱ４のベースは、前記レジスターＲ１２を介して前記トランジスターＱ３のコレクタに接続され、前記トランジスターＱ１〜Ｑ４のエミッタは、全て接地される。前記トランジスターＱ１のコレクタは、前記レジスターＲ１を介して第二ノード（前記スイッチモジュール５０の第二端である）に接続され、前記トランジスターＱ２のコレクタは、前記レジスターＲ２を介して前記第二ノードに接続され、前記第二ノードは、前記電源Ｐ５Ｖに接続される。前記トランジスターＱ３のコレクタは、前記レジスターＲ３を介して第三ノード（前記スイッチモジュール５０の第三端である）に接続され、前記トランジスターＱ４のコレクタは、前記レジスターＲ４を介して前記第三ノードに接続され、前記第三ノードは、前記電源Ｐ１２Ｖに接続される。前記電界効果トランジスターＱ５のゲート電極は、前記レジスターＲ１０を介して前記トランジスターＱ２のコレクタに接続され、前記電界効果トランジスターＱ５のドレイン電極は、前記電源Ｐ５Ｖに接続され、前記電界効果トランジスターＱ５のソース電極（前記スイッチモジュール５０の第四端である）は、前記ハードディスクインターフェース３０の電源ピン４に接続され且つ前記キャパシターＣ１を介して接地される。前記電界効果トランジスターＱ６のゲート電極は、前記レジスターＲ１３を介して前記トランジスターＱ４のコレクタに接続され、前記電界効果トランジスターＱ６のドレイン電極は、前記電源Ｐ１２Ｖに接続され、前記電界効果トランジスターＱ６のソース電極（前記スイッチモジュール５０の第五端である）は、前記ハードディスクインターフェース３０の電源ピン５に接続され且つ前記キャパシターＣ２を介して接地される。
【００１３】
本実施形態において、前記ハードディスク電圧調節回路１００は、磁気ビーズＬ３及びＬ４と、キャパシターＣ３〜Ｃ６と、レジスターＲ５〜Ｒ７と、をさらに備える。前記キャパシターＣ３及び前記レジスターＲ５の一端は、前記磁気ビーズＬ４を介して前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐに接続され、前記キャパシターＣ３及び前記レジスターＲ５の他端は接地される。前記キャパシターＣ４及び前記レジスターＲ６の一端は、前記磁気ビーズＬ３を介して前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｎに接続され、前記キャパシターＣ４及び前記レジスターＲ６の他端は接地される。前記キャパシターＣ５、Ｃ６及び前記レジスターＲ７の一端は、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎに接続され、前記キャパシターＣ５、Ｃ６及び前記レジスターＲ７の他端は接地される。前記磁気ビーズＬ３、Ｌ４、前記キャパシターＣ３〜Ｃ６及び前記レジスターＲ５〜Ｒ７は、フィルタリングするために用いられるので、他の実施形態にでは、前記磁気ビーズＬ３、Ｌ４、前記キャパシターＣ３〜Ｃ６及び前記レジスターＲ５〜Ｒ７を不要である場合がある。
【００１４】
以下、本発明のハードディスク電圧調節回路１００の作動原理を説明する。
【００１５】
前記ハードディスクコントロールチップ４０が前記ハードディスク６０に対してデータを読み書きすることを必要とする場合、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎは、前記ハードディスクインターフェース３０に一対の差動信号を送信する。前記一対の差動信号の２つの分岐信号が重ね合わせて低レベル信号を形成し、前記トランジスターＱ１及びＱ３のベースに前記低レベル信号を送信して、前記トランジスターＱ１及びＱ３がカットオフされて、前記トランジスターＱ２及びＱ４のベースは、前記電源Ｐ５Ｖ及び前記電源Ｐ１２Ｖからの電圧を受け取り、この時、前記トランジスターＱ２及びＱ４は全て導通されて、前記電界効果トランジスターＱ５及びＱ６のゲート電極は接地され、前記電界効果トランジスターＱ５及びＱ６は導通され、前記電源Ｐ５Ｖは、前記電界効果トランジスターＱ５を介して前記ハードディスクインターフェース３０の電源ピン４に電圧を出力し、前記電源Ｐ１２Ｖは、前記電界効果トランジスターＱ６を介して前記ハードディスクインターフェース３０の電源ピン５に電圧を出力して、前記ハードディスク６０に作動電圧を提供して、データを読み書きする。
【００１６】
前記ハードディスクコントロールチップ４０が前記ハードディスク６０に対してデータを読み書きすることを必要としない場合、前記ハードディスクコントロールチップ４０の信号ピンＴＸ＿Ｐ及びＴＸ＿Ｎは、前記ハードディスクインターフェース３０に差動信号を送信せず、前記スイッチモジュール５０の第一端は、前記直流電源ＶＣＣからの電圧を受け取り、従って前記トランジスターＱ１及びＱ３のベースは高レベル信号を受信し、前記トランジスターＱ１及びＱ３が全て導通され、前記トランジスターＱ２及びＱ４のベースは接地し、この時、前記トランジスターＱ２及びＱ４は全てカットオフされ、前記電界効果トランジスターＱ５及びＱ６のゲート電極は、前記電源Ｐ５Ｖ及び前記電源Ｐ１２Ｖからの電圧を受け取り、前記電界効果トランジスターＱ５及びＱ６はカットオフされ、前記電源Ｐ５Ｖは前記ハードディスクインターフェース３０の電源ピン４に電圧を出力せず、前記電源Ｐ１２Ｖは前記ハードディスクインターフェース３０の電源ピン５に電圧を出力しない。このように前記ハードディスク６０が消耗する電気エネルギーを削減する。
【００１７】
本実施形態において、前記トランジスターＱ１〜Ｑ３及び前記電界効果トランジスターＱ５〜Ｑ６は、全て電子スイッチの作用を発揮するので、他の実施形態において、前記トランジスターＱ１〜Ｑ４及び前記電界効果トランジスターＱ５〜Ｑ６は、他の電子スイッチ機能を有する電子素子で替えることができ、例えば、電子スイッチチップである。
【００１８】
前記ハードディスク電圧調節回路１００は、前記ハードディスク６０が作動しない場合、前記ハードディスク６０に作動電圧を提供しない。従って前記ハードディスク６０が消耗する電気エネルギーを削減して、省エネルギー化できる。
【００１９】
以上、本発明を実施形態に基づいて具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において、種々の変更が可能であることは勿論であって、本発明の技術的範囲は、以下の特許請求の範囲から決まる。
【符号の説明】
【００２０】
３０ ハードディスクインターフェース
４０ ハードディスクコントロールチップ
５０ スイッチモジュール
６０ ハードディスク
１００ ハードディスク電圧調節回路
Ｑ１〜Ｑ４ トランジスター
Ｑ５、Ｑ６ 電界効果トランジスター
Ｒ１〜Ｒ１３ レジスター
Ｌ１〜Ｌ４ 磁気ビーズ
Ｃ１〜Ｃ６ キャパシター
【特許請求の範囲】
【請求項１】
ハードディスクのデータ伝送状態によって前記ハードディスクに出力する作動電圧を調節するために用いられるハードディスク電圧調節回路であって、
ハードディスクインターフェースと、ハードディスクコントロールチップと、スイッチモジュールを備え、
前記ハードディスクインターフェースは、前記ハードディスクに接続され、第一信号ピン及び第二信号ピンと、第一電源ピン及び第二電源ピンと、を備え、
前記ハードディスクコントロールチップは、第三信号ピン及び第四信号ピンを備え、前記第三信号ピン及び前記第四信号ピンは、前記ハードディスクに対してデータを読み書きする場合、前記ハードディスクインターフェースの第一信号ピン及び第二信号ピンに一対の差動信号を送信し、前記ハードディスクに対してデータを読み書きしない場合、差動信号を送信せず、
前記スイッチモジュールは、第一端〜第五端を備え、前記第一端は、前記ハードディスクコントロールチップの第三信号ピン、第四信号ピン及び直流電源に接続されて、前記一対の差動信号の２つの分岐信号が重ね合わせてなる低レベル信号又は前記直流電源から出力する高レベル信号を受信し、前記第二端〜前記第五端は、第一電源、第二電源、前記ハードディスクインターフェースの第一電源ピン及び第二電源ピンにそれぞれに接続され、前記第一端が低レベル信号を受信すると、前記第一電源及び前記第二電源の電圧を前記ハードディスクインターフェースに出力して、前記ハードディスクに作動電圧を提供し、前記第一端が高レベル信号を受信すると、前記第一電源及び前記第二電源の電圧を前記ハードディスクインターフェースに出力しないことを特徴とするハードディスク電圧調節回路。
【請求項２】
前記スイッチモジュールは、第一キャパシター及び第二キャパシターと、第一電子スイッチ〜第六電子スイッチと、第一レジスター〜第十レジスターと、を備え、
各々の前記電子スイッチは、第一端〜第三端を備え、
前記第一電子スイッチの第一端は、前記第一レジスター及び前記第二レジスターを介して前記第三電子スイッチの第一端に接続され、
前記第一レジススターと前記第二レジスターとの間の第一ノードは、前記ハードディスクコントロールチップの第三信号ピン及び第四信号ピン及び前記直流電源に接続され、
前記第二電子スイッチの第一端は、前記第三レジスターを介して前記第一電子スイッチの第二端に接続され、
前記第四電子スイッチの第一端は、前記第四レジスターを介して前記第三電子スイッチの第二端に接続され、
前記第一電子スイッチ〜前記第四スイッチの第三端は、全て接地され、
前記第一電子スイッチの第二端は、前記第五レジスターを介して前記第一電源に接続され、
前記第二電子スイッチの第二端は、前記第六レジスターを介して前記第一電源に接続され、
前記第三電子スイッチの第二端は、前記第七レジスターを介して前記第二電源に接続され、
前記第四電子スイッチの第二端は、前記第八レジスターを介して前記第二電源に接続され、
前記第五電子スイッチの第一端は、前記第九レジスターを介して前記第二電子スイッチの第二端に接続され、
前記第六電子スイッチの第一端は、前記第十レジスターを介して前記第四電子スイッチの第二端に接続され、
前記第五電子スイッチの第二端は、前記第一電源に接続され、
前記第六電子スイッチの第二端は、前記第二電源に接続され、
前記第五電子スイッチの第三端は、前記ハードディスクインターフェースの第一電源ピンに接続され且つ前記第一キャパシターを介して接地され、
前記第六電子スイッチの第三端は、前記ハードディスクインターフェースの第二電源ピンに接続され且つ前記第二キャパシターを介して接地されることを特徴とする請求項１に記載のハードディスク電圧調節回路。
【請求項３】
前記第一電子スイッチ〜前記第六スイッチは、全てトランジスターであって、各前記電子スイッチの第一端はベースであり、各前記スイッチの第二端はコレクタであり、各前記第三端はエミッタであることを特徴とする請求項２に記載のハードディスク電圧調節回路。
【請求項４】
前記第一電子スイッチ〜前記第六スイッチは、全て電界効果トランジスターであって、各前記電界効果電子スイッチの第一端は電界効果トランジスターのゲート電極であり、各前記電界効果電子スイッチの第二端は電界効果トランジスターのドレイン電極であり、各前記電界効果電子スイッチの第三端は電界効果トランジスターのソース電極であることを特徴とする請求項２に記載のハードディスク電圧調節回路。
【請求項５】
前記ハードディスク電圧調節回路は、第三キャパシター〜第六キャパシターと、第五レジスター〜第七レジスターと、をさらに備え、
前記第三キャパシター及び前記第五レジスターの一端は、前記ハードディスクインターフェースの第一信号ピンに接続され、
前記第三キャパシター及び前記第五レジスターの一端は接地され、
前記第四キャパシター及び前記第六レジスターの一端は、前記ハードディスクインターフェースの第二信号ピンに接続され、
前記第四キャパシター及び前記第六レジスターの一端は接地され、
前記第五キャパシター、前記第六キャパシター及び前記第七レジスターの一端は、前記ハードディスクインターフェースの第一信号ピン及び第二信号ピンに接続され、
前記第五キャパシター、前記第六キャパシター及び前記第七レジスターの他端は接地されることを特徴とする請求項１に記載のハードディスク電圧調節回路。
【請求項１】
ハードディスクのデータ伝送状態によって前記ハードディスクに出力する作動電圧を調節するために用いられるハードディスク電圧調節回路であって、
ハードディスクインターフェースと、ハードディスクコントロールチップと、スイッチモジュールを備え、
前記ハードディスクインターフェースは、前記ハードディスクに接続され、第一信号ピン及び第二信号ピンと、第一電源ピン及び第二電源ピンと、を備え、
前記ハードディスクコントロールチップは、第三信号ピン及び第四信号ピンを備え、前記第三信号ピン及び前記第四信号ピンは、前記ハードディスクに対してデータを読み書きする場合、前記ハードディスクインターフェースの第一信号ピン及び第二信号ピンに一対の差動信号を送信し、前記ハードディスクに対してデータを読み書きしない場合、差動信号を送信せず、
前記スイッチモジュールは、第一端〜第五端を備え、前記第一端は、前記ハードディスクコントロールチップの第三信号ピン、第四信号ピン及び直流電源に接続されて、前記一対の差動信号の２つの分岐信号が重ね合わせてなる低レベル信号又は前記直流電源から出力する高レベル信号を受信し、前記第二端〜前記第五端は、第一電源、第二電源、前記ハードディスクインターフェースの第一電源ピン及び第二電源ピンにそれぞれに接続され、前記第一端が低レベル信号を受信すると、前記第一電源及び前記第二電源の電圧を前記ハードディスクインターフェースに出力して、前記ハードディスクに作動電圧を提供し、前記第一端が高レベル信号を受信すると、前記第一電源及び前記第二電源の電圧を前記ハードディスクインターフェースに出力しないことを特徴とするハードディスク電圧調節回路。
【請求項２】
前記スイッチモジュールは、第一キャパシター及び第二キャパシターと、第一電子スイッチ〜第六電子スイッチと、第一レジスター〜第十レジスターと、を備え、
各々の前記電子スイッチは、第一端〜第三端を備え、
前記第一電子スイッチの第一端は、前記第一レジスター及び前記第二レジスターを介して前記第三電子スイッチの第一端に接続され、
前記第一レジススターと前記第二レジスターとの間の第一ノードは、前記ハードディスクコントロールチップの第三信号ピン及び第四信号ピン及び前記直流電源に接続され、
前記第二電子スイッチの第一端は、前記第三レジスターを介して前記第一電子スイッチの第二端に接続され、
前記第四電子スイッチの第一端は、前記第四レジスターを介して前記第三電子スイッチの第二端に接続され、
前記第一電子スイッチ〜前記第四スイッチの第三端は、全て接地され、
前記第一電子スイッチの第二端は、前記第五レジスターを介して前記第一電源に接続され、
前記第二電子スイッチの第二端は、前記第六レジスターを介して前記第一電源に接続され、
前記第三電子スイッチの第二端は、前記第七レジスターを介して前記第二電源に接続され、
前記第四電子スイッチの第二端は、前記第八レジスターを介して前記第二電源に接続され、
前記第五電子スイッチの第一端は、前記第九レジスターを介して前記第二電子スイッチの第二端に接続され、
前記第六電子スイッチの第一端は、前記第十レジスターを介して前記第四電子スイッチの第二端に接続され、
前記第五電子スイッチの第二端は、前記第一電源に接続され、
前記第六電子スイッチの第二端は、前記第二電源に接続され、
前記第五電子スイッチの第三端は、前記ハードディスクインターフェースの第一電源ピンに接続され且つ前記第一キャパシターを介して接地され、
前記第六電子スイッチの第三端は、前記ハードディスクインターフェースの第二電源ピンに接続され且つ前記第二キャパシターを介して接地されることを特徴とする請求項１に記載のハードディスク電圧調節回路。
【請求項３】
前記第一電子スイッチ〜前記第六スイッチは、全てトランジスターであって、各前記電子スイッチの第一端はベースであり、各前記スイッチの第二端はコレクタであり、各前記第三端はエミッタであることを特徴とする請求項２に記載のハードディスク電圧調節回路。
【請求項４】
前記第一電子スイッチ〜前記第六スイッチは、全て電界効果トランジスターであって、各前記電界効果電子スイッチの第一端は電界効果トランジスターのゲート電極であり、各前記電界効果電子スイッチの第二端は電界効果トランジスターのドレイン電極であり、各前記電界効果電子スイッチの第三端は電界効果トランジスターのソース電極であることを特徴とする請求項２に記載のハードディスク電圧調節回路。
【請求項５】
前記ハードディスク電圧調節回路は、第三キャパシター〜第六キャパシターと、第五レジスター〜第七レジスターと、をさらに備え、
前記第三キャパシター及び前記第五レジスターの一端は、前記ハードディスクインターフェースの第一信号ピンに接続され、
前記第三キャパシター及び前記第五レジスターの一端は接地され、
前記第四キャパシター及び前記第六レジスターの一端は、前記ハードディスクインターフェースの第二信号ピンに接続され、
前記第四キャパシター及び前記第六レジスターの一端は接地され、
前記第五キャパシター、前記第六キャパシター及び前記第七レジスターの一端は、前記ハードディスクインターフェースの第一信号ピン及び第二信号ピンに接続され、
前記第五キャパシター、前記第六キャパシター及び前記第七レジスターの他端は接地されることを特徴とする請求項１に記載のハードディスク電圧調節回路。
【図１】
【公開番号】特開２０１３−４１６５８（Ｐ２０１３−４１６５８Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１２−１５４４４８（Ｐ２０１２−１５４４４８）
【出願日】平成２４年７月１０日（２０１２．７．１０）
【出願人】（５０３０２３０６９）鴻富錦精密工業（深▲セン▼）有限公司 (399)
【出願人】（５０００８０５４６）鴻海精密工業股▲ふん▼有限公司 (1,018)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２４年７月１０日（２０１２．７．１０）
【出願人】（５０３０２３０６９）鴻富錦精密工業（深▲セン▼）有限公司 (399)
【出願人】（５０００８０５４６）鴻海精密工業股▲ふん▼有限公司 (1,018)
【Ｆターム（参考）】
[ Back to top ]