説明

バルブ型埋め込みチャネルを備えた半導体素子及びその製造方法

【課題】ゲート電極として用いられる導電膜を形成する際、ボールパターンの内部に発生するボイドの成長及び移動を阻止し得るバルブ型埋め込みチャネルを備えた半導体素子及びその製造方法を提供すること。
【解決手段】半導体素子の製造方法は、基板にバルブ型埋め込み領域(24、26)を形成するステップと、バルブ型埋め込み領域(24、26)の形成された基板(21B)の上にゲート絶縁膜(27)を形成するステップと、ゲート絶縁膜(27)の上に2つの以上の導電膜からなり、これらの導電膜の間に不連続界面(30)を有するゲート導電膜(28A、29)を形成して、バルブ型埋め込み領域(24、26)を埋め込むステップとを含む。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子の製造方法に関し、特にバルブ型埋め込みチャネル(Bulb-type recessed channel)を備えたトランジスタの形成方法に関する。
【背景技術】
【0002】
DRAM素子の集積度が増加するに伴い、100nm以下のデザインルールを有するメモリアレイトランジスタ素子が求められる。しかしながら、100nm以下のアレイトランジスタの場合、ショートチャネル効果によって、極めて低いしきい値電圧特性を示す。これにより、データ保持時間が次第に減少する。
【0003】
このような短所を解決し得る埋め込みチャネルを有するトランジスタが開発された。埋め込みチャネルを有するトランジスタは、既存の平面形態(プレーナ型)のトランジスタとは異なり、非常に長いチャネル長を有することから、非常に長いデータ保持時間特性を示す。
【0004】
最近では、このような埋め込みチャネルよりもさらに優れたデータ保持時間特性及び電流特性を得るために、埋め込みチャネル長をさらに増大させる方法が提案された。埋め込みチャネル長を増大させるために、埋め込みチャネルのトレンチ下部を、ボール形状になるように追加的なエッチングを行う。それにより、バルブ型埋め込みチャネルが形成される。バルブ型埋め込みチャネルを有するトランジスタをBRCAT(Bulb type Recessed Channel Array Transistor)という。
【0005】
図1は、従来の技術に係るバルブ型埋め込みチャネルを備えたトランジスタの形成方法を簡略に示す図である。
【0006】
図1に示すように、半導体基板11にトレンチパターン12Aとボールパターン12Bとからなるバルブ型埋め込み領域を形成する。
【0007】
バルブ型埋め込み領域及び基板11の表面の上にゲート絶縁膜13を形成する。ゲート絶縁膜13の上にバルブ型埋め込み領域を満たすゲート電極として用いられるゲート導電膜14を形成する。ゲート導電膜14は、一例としてポリシリコンで形成される。
【0008】
しかしながら、従来の技術のバルブ型埋め込みチャネルを形成するとき、バルブ型埋め込み領域においてボールパターン12Bの幅がトレンチパターン12Aの幅より広いため、ゲート導電膜14を形成する際にボールパターン12Bの内部にゲート導電膜14が完全に充填されないこともある。その場合、結果的にボールパターン12Bの内部の中央にボイド(符号Vで示す)が形成され得る。
【0009】
後続の高温の熱処理によりゲート導電膜14が再結晶化されるに伴い、ボイドVがゲート絶縁膜13の方に動き得る。従って、ボイドVは、ゲート絶縁膜13の上にゲート導電膜14が存在しない空間を形成する原因になり得る。
【0010】
図2Aは、後続の高温の熱処理を行った後のボイドの動きを示す断面図であり、図2Bは、後続の高温の熱処理を行った後のボイドが動いた結果を示す電子顕微鏡(TEM)写真である。ここで、高温の熱処理は、約650℃から約1050℃までの範囲の温度で行われた。ゲート導電膜14には、ポリシリコンを使用した。ボイドは、この高温の熱処理の進行中にボールパターン12Bの中央から前記ゲート絶縁膜13の界面へ移動する。したがって、ボイドVは、ゲート絶縁膜13と接触し得る。
【0011】
後続の高温の熱処理時にゲート導電膜の内部に平衡状態で溶けている空孔(vacancy)がボールパターン内部の中央に位置するボイドを成長及び移動させるため、ボイドが動く。ここで、空孔は、結晶格子から原子が抜けている格子欠陥である。
【発明の開示】
【発明が解決しようとする課題】
【0012】
そこで、本発明は、上述の問題を解決するためになされたものであって、その目的は、ゲート電極として用いられる導電膜を形成する際、ボールパターンの内部に発生するボイドの成長及び移動を阻止し得るバルブ型埋め込みチャネルを備えた半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【0013】
上記の目的を達成すべく、本発明の第1の半導体素子の製造方法は、基板にバルブ型埋め込み領域を形成するステップと、該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、該ゲート絶縁膜の上に2つの以上の導電膜からなり、これらの導電膜の間に不連続界面を有するゲート導電膜を形成して、前記バルブ型埋め込み領域を埋め込むステップとを含むことを特徴とする。
【0014】
そして、本発明の半導体素子は、基板と、該基板に形成されたバルブ型埋め込み領域と、該バルブ型埋め込み領域及び基板の表面の上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上で前記バルブ型埋め込み領域の内部を埋め込むように形成され、2つ以上の導電膜からなっており、これらの導電膜の間に不連続界面が存在するゲート導電膜とを含むことを特徴とする。
【0015】
また、本発明の第2の半導体素子の製造方法は、基板にバルブ型埋め込み領域を形成するステップと、該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、該ゲート絶縁膜の上に第1厚さを有する第1ゲート導電膜を形成するステップと、該第1厚さを有する該第1ゲート導電膜に対して熱処理を行うステップと、熱処理された該第1厚さを有する該第1ゲート導電膜の上に、前記バルブ型埋め込み領域を埋め込む第2厚さを有する第2ゲート導電膜を形成するステップとを含み、前記第2ゲート導電膜が、前記バルブ型埋め込み領域を満たし、前記第1ゲート導電膜と前記第2ゲート導電膜との間に不連続界面を有することを特徴とする。
【0016】
また、上記の目的を達成すべく、本発明の第3の半導体素子の製造方法は、基板にバルブ型埋め込み領域を形成するステップと、該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、該ゲート絶縁膜の上にソースガスを供給して、第1厚さを有する第1ゲート導電膜を蒸着するステップと、前記ソースガスの供給を一時的に中止するステップと、前記ソースガスを再び供給して、第2厚さを有する第2ゲート導電膜を連続して蒸着するステップとを含み、前記第2ゲート導電膜が、前記バルブ型埋め込み領域を満たし、前記第1ゲート導電膜と前記第2ゲート導電膜との間に不連続界面を有することを特徴とする。
【0017】
前記第1ゲート導電膜及び第2ゲート導電膜は、シリコン混合ガスからなるソースガスを利用してシリコン膜で形成される。前記シリコン膜は、結晶質膜又は非晶質膜である。
【0018】
前記ソースガスの供給時にドーピングガスとパースガスは同時に供給される。
【0019】
一実施形態によれば、前記ソースガスの供給が一時的に中止されるとき、前記ドーピングガスの供給は一時的に中止され、パージガスの供給は続けられる。
【0020】
他の実施形態によれば、前記ソースガスの供給が一時的に中止されるとき、ドーピングガス及びパージガスの供給は続けられる。
【発明の効果】
【0021】
本発明によれば、ゲート電極として用いられるゲート導電膜の蒸着途中に空孔を外方拡散させることができ、バルブ型埋め込み領域の内部に不連続界面を形成する熱処理を行うか、又は蒸着途中にソースガスの供給を一時的に中止することによって、後続の熱処理時にバルブ型埋め込み領域の内部にボイドが発生してもそのボイドの成長及び移動を阻止して、信頼性に優れた素子を製造することができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明が属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように詳細に説明するために、本発明の最も好ましい実施形態を、添付図面を参照して説明する。
【0023】
後述の実施形態において、バルブ型埋め込みパターンの内部に埋め込まれるゲート導電膜物質でシリコン膜を蒸着するとき、蒸着途中に熱処理を行うか(第1の実施形態)又は蒸着途中にソースガスの供給を一時的に中止することによって(第2の実施形態)、シリコン膜内に不連続界面を形成する。このように、不連続界面を形成すれば、バルブ型埋め込みパターンの内部を埋め込むゲート導電膜を蒸着する際にボイドが発生しても、後続の高温の熱処理によりボイドが成長及び移動するのを阻止することができる。
(第1の実施形態)
図3は、本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子(トランジスタ)の構造を示す断面図である。バルブ型埋め込みチャネルを備えた半導体素子は、等方性エッチング(Isotropic etch)された基板21B、等方性エッチングされた基板21Bの上に形成されたトレンチパターン24とボールパターン26とからなるバルブ型埋め込み領域、バルブ型埋め込み領域及び等方性エッチングされた基板21Bの表面の上に形成されたゲート絶縁膜27、ゲート絶縁膜27の上に形成された空孔が除去された第1ゲート導電膜28Aを備えている。後続の高温の熱処理により、第1ゲート導電膜28(図4Gを参照)の空孔が除去される。空孔が除去された第1ゲート導電膜28Aの上でバルブ型埋め込み領域の内部を満たすように形成された第2ゲート導電膜29を、さらに備える。
【0024】
詳細に説明すると、第1ゲート導電膜28及び第2ゲート導電膜29は、シリコン膜である。シリコン膜は、後続工程により不純物がドーピングされ得、又はインサイチュー(In-situ)でドーピングされ得る。ここで、不純物は、リン(P)又はボロン(B)であり、そのドーピング濃度は、約1×1019atoms/cmから約5×1020atoms/cmまでの範囲である。第1ゲート導電膜28が有する第1厚さと第2ゲート導電膜29が有する第2厚さとの総厚は、バルブ型埋め込み領域の入り口を十分に塞ぐことができる厚さである。第1ゲート導電膜28が有する第1厚さは、バルブ型埋め込み領域の入り口の幅の半分よりも小さい値を有する。したがって、第1厚さを有する第1ゲート導電膜28を形成するとき、バルブ型埋め込み領域の内部でボイドを形成しない。
【0025】
また、第1ゲート導電膜28の空孔は、炉内で熱処理により除去される。このときの熱処理は、約600℃から約1200℃までの温度範囲であり、約10mTorr以下の低い圧力又は760mTorr程度の常圧で行われる。そして、熱処理時の雰囲気は、不活性ガス雰囲気又は酸化ガス雰囲気下で行われる。例えば、不活性ガスは、窒素(N)又はアルゴン(Ar)を含み、酸化ガスは、酸素(O)又はオゾン(O)を含む。
【0026】
ゲート電極を形成する空孔が除去された第1ゲート導電膜28Aと第2導電膜29は、実質的に同じ物質である。しかしながら、第1ゲート導電膜28に熱処理が行われたため、第1ゲート導電膜28に存在していた空孔が除去され得るので、空孔が除去された第1ゲート導電膜28Aと第2ゲート導電膜29との間に不連続界面30が形成される。これにより、たとえ第2ゲート導電膜29を蒸着する際にボイドが発生しても、後続の熱処理によりボイドが成長及び移動するのを阻止することができる。
【0027】
図4A〜図4Iは、本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子(トランジスタ)の形成方法を工程順に示す断面図である。
【0028】
図4Aに示すように、素子分離膜(図示せず)が形成された基板21の上にハードマスク22を形成する。ここで、基板21は、シリコン基板である。そして、ハードマスク22は、後続のバルブ型埋め込みチャネルのためのエッチング時に用いられる。ハードマスク22には、シリコン酸化膜(SiO)のような誘電層が含まれる。ハードマスク22の上にマスクパターン23を形成する。マスクパターン23には、感光膜パターンが含まれる。
【0029】
図4Bに示すように、マスクパターン23をエッチングマスクとしてハードマスク22をエッチングする。ハードマスク22のエッチング後に露出した基板21は、バルブ型埋め込みチャネルのトレンチパターン24を形成するためにエッチングされる。このとき、トレンチパターン24は、約100Åから約200Åまでの範囲の幅を有している。
【0030】
トレンチパターン24の形成後にマスクパターン23は除去され得る。符号21Aと22Aとは、それぞれエッチングされた状態の基板21と残留するハードマスクパターン22Aを意味する。
【0031】
図4Cに示すように、トレンチパターン24と残留するハードマスク22Aを含む全面にスペーサ誘電層25を形成する。スペーサ誘電層25は、シリコン酸化膜(SiO)、シリコン窒化膜(Si)及びシリコン酸化窒化膜(SiON)、並びにそれらの組み合わせからなる群の中から選択される。スペーサ誘電層25は、約30Åから約150Åの範囲の厚さを有する。
【0032】
図4Dに示すように、スペーサ誘電層25の一部をエッチングして、トレンチパターン24の側壁と残留するハードマスクパターン22Aの上にスペーサ誘電層25Aを残留させる(エッチングされた後に残留するスペーサ誘電層を25Aで表す)。スペーサ誘電層25は、エッチバック(Etch back)を利用して垂直にエッチングされる。したがって、エッチバック後に残留するハードマスクパターン22Aの上部とトレンチパターン24の底とが露出し、エッチングされたスペーサ誘電層25Aは、トレンチパターン24の側壁と残留するハードマスクパターン22Aの上に残留する。一方、スペーサ誘電層25のエッチバック時に残留するハードマスクパターン22Aが一部除去され得る。
【0033】
図4Eに示すように、露出したトレンチパターン24の底を等方性エッチング26Aして球状のボールパターン26を形成する。等方性エッチング26Aは、テトラフルオロメタン(四フッ化炭素;CF)、Oプラズマを利用して行われる。符号21Bは、等方性のエッチングされた状態の基板を表す。
【0034】
図4Fに示すように、エッチングされたスペーサ誘電層25A及び残留するハードマスクパターン22Aは、ウェット洗浄により除去される。このとき、エッチングされたスペーサ誘電層25Aと残留するハードマスクパターン22Aとが酸化膜物質の場合には、フッ酸(HF)を含む溶液を使用して除去し、窒化膜物質の場合には、リン酸(HPO)を含む溶液を使用して除去する。
【0035】
前記ウェット洗浄後、トレンチパターン24とボールパターン26とからなるバルブ型埋め込み領域が形成される。ボールパターン26の幅は、トレンチパターン24の幅より広い。
【0036】
図4Gに示すように、ゲート絶縁膜27を形成する。ゲート絶縁膜27は、シリコン酸化物(SiO)、シリコン酸窒化物(SiON)、シリコン窒化物(Si)、ハフニウムシリケート(Hf-silicate)及びハフニウムシリオキシナイトライド(Hf−SiON)からなる群の中から選択される少なくともいずれか一つの物質で形成される。
【0037】
次に、一定厚を有した第1ゲート導電膜28を絶縁膜27の上に形成する。このとき、第1ゲート導電膜28は、バルブ型埋め込み領域の入り口であるトレンチパターン24を閉鎖しない厚さに形成される。したがって、ボイドが形成されないこともある。
【0038】
好ましくは、第1ゲート導電膜28は、シリコン膜を含む。シリコン膜は、約450℃から650℃の範囲の蒸着温度で形成される。シリコン膜は、非晶質又は結晶質構造で形成される。また、シリコン膜は、不純物が後続の工程でドーピングされるか、インサイチューで不純物がドーピングされ得る。不純物は、リン(P)又はボロン(B)であり、不純物のドーピング濃度は、約1×1019atoms/cmから約5×1020atoms/cmまでの範囲である。
【0039】
図4Hに示すように、第1ゲート導電膜28の内部に平衡状態で溶けている空孔を外方拡散(out diffusion)させるために熱処理を行う。このとき、熱処理は、炉で約600℃から約1200℃までの範囲の温度で10mTorr以下の圧力又は大気圧、すなわち、760mTorrで行う。熱処理時に非活性ガス雰囲気又は酸化ガス雰囲気下で行う。例えば、不活性ガスは、Nガス又はArガスであり、酸化ガスは、Oガス又はOガスである。
【0040】
したがって、熱処理により空孔が除去された第1ゲート導電膜28Aが形成される。一方、空孔を除去するための熱処理時の温度は、少なくとも第1ゲート導電膜28及び後続の第2ゲート導電膜29が形成される時の温度よりも高く設定する。
【0041】
熱処理の進行時に絶縁物質が形成されるとき、熱処理後に絶縁物質を除去するためにさらに洗浄を行う。このとき、洗浄処理は、ウェットエッチング又はドライエッチングで行う。一方、洗浄は、空孔が除去された第1ゲート導電膜28Aの上に絶縁物質が生成されない場合には省略することもできる。
【0042】
図4Iに示すように、空孔が除去された第1ゲート導電膜28Aの上にバルブ型埋め込み領域を満たすまで、全面に第2ゲート導電膜29を形成する。
【0043】
好ましくは、第2ゲート導電膜29は、空孔が除去された第1ゲート導電膜28Aと同様にシリコン膜である。シリコン膜は、約450℃から650℃の範囲の蒸着温度で形成される。シリコン膜は、非晶質又は結晶質構造で形成される。また、シリコン膜は、不純物が後続の工程でドーピングされるか、又はインサイチューで不純物がドーピングされ得る。不純物は、リン(P)又はボロン(B)であり、不純物のドーピング濃度は、約1×1019atoms/cmから約5×1020atoms/cmまでの範囲である。
【0044】
説明の便宜上、第1ゲート導電膜28と第2ゲート導電膜29とに区分したが、第1の実施形態では、ゲート導電膜を一定厚の分離された2つのゲート導電膜として形成する。分離された2つのゲート導電膜の形成の間に熱処理を行うことによって、後続の熱処理を行うときに引き起こされ得るボイドの成長及び移動を阻止することができる。ゲート導電膜が2つのステップにより形成されるとき、最初のステップで形成された第1ゲート導電膜28の厚さは、総厚の半分に限定されることはない。第1ゲート導電膜28は、ボイドが発生しない厚さに形成されればよい。
【0045】
上述の本発明の第1の実施形態によれば、第1ゲート導電膜28の蒸着後に熱処理を行って、第1ゲート導電膜28に存在している空孔を外方拡散させることによって、第2ゲート導電膜29の蒸着の際にボイドVが発生したとしても、後続の熱処理によりボイドが成長及び移動するのを阻止できる。また、第1ゲート導電膜28の蒸着後に熱処理を行うことにより、空孔が除去された第1ゲート導電膜28Aと第2ゲート導電膜29との界面には、不連続界面30が形成される。不連続界面30もまた、後続の熱処理により引き起こされ得るボイドの成長及び移動を阻止する。
(第2の実施形態)
図5は、本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子(トランジスタ)の構造を示す図である。バルブ型埋め込みチャネルを備えた半導体素子は、等方性エッチングされた基板31B、等方性エッチングされた基板31Bの上に形成されたトレンチパターン34とボールパターン36とからなるバルブ型埋め込み領域、バルブ型埋め込み領域及び等方性エッチングされた基板31Bの表面の上に形成されたゲート絶縁膜37、ゲート絶縁膜37の上に形成された空孔が除去された第1ゲート導電膜38A、及び空孔が除去された第1ゲート導電膜38Aの上でバルブ型埋め込みパターンの内部を満たすように形成された第2ゲート導電膜39を含む。好ましくは、第1ゲート導電膜28及び第2ゲート導電膜29はシリコン膜であり、このシリコン膜には不純物がドーピングされている。ここで、不純物は、リン(P)又はボロン(B)であり、そのドーピング濃度は、約1×1019atoms/cmから約5×1020atoms/cmまでの範囲を有する。
【0046】
不連続界面40は、空孔が除去された第1ゲート導電膜38Aと第2ゲート導電膜39との間に形成される。不連続界面40は、第1ゲート導電膜38(図6G参照)と第2ゲート導電膜39の蒸着途中にソースガスの供給を一時的に中止させることによって得ることができる。ソースガスの供給の中止時にも蒸着温度を一定に維持しているので、このような蒸着温度により第1の実施形態のように第1ゲート導電膜38に熱処理の効果が発生する。熱処理の効果は、好ましくは第1の実施形態で示したものと同様である。
【0047】
空孔が除去された第1ゲート導電膜38Aが有する第1厚さと第2ゲート導電膜39が有する第2厚さとの総厚は、バルブ型埋め込み領域の入り口を十分に塞ぐことができる厚さである。空孔が除去された第1ゲート導電膜28Aの第1厚さは、バルブ型埋め込み領域の入り口の幅の半分よりも小さな厚さを有する。したがって、第1厚さを有する空孔が除去された第1ゲート導電膜38Aを形成するとき、バルブ型埋め込み領域の内部でボイドが形成されない。
【0048】
ゲート電極をなす空孔が除去された第1ゲート導電膜38Aと第2ゲート導電膜39は、好ましくは同一物質で形成され、また第1ゲート導電膜38と第2ゲート導電膜39との間に不連続界面40が生じる。したがって、第2ゲート導電膜39を形成する際にボイドが発生しても、後続の熱処理により引き起こされるボイドの成長及び移動を阻止することができる。
【0049】
ソースガスの供給を一時的に中止させる方法と、このような方法により不連続界面を形成する具体的な方法については後述する。
【0050】
図6A〜図6Hは、本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子(トランジスタ)の形成方法を工程順に示す断面図である。
【0051】
図6Aに示すように、素子分離膜(図示せず)を含む基板31の上にハードマスク32を形成する。ハードマスク32は、後続のバルブ型埋め込みチャネルのためのエッチング時に用いられ得る。ハードマスク32は、シリコン酸化膜(SiO)のような誘電層で形成する。ハードマスク32の上にマスクパターン33を形成する。マスクパターン33には、感光膜パターンが含まれる。
【0052】
図6Bに示すように、マスクパターン33をエッチングバリアとしてハードマスク32をエッチングする。ハードマスク32のエッチング後に露出した基板31を一定の深さにエッチングして、バルブ型埋め込みチャネルのトレンチパターン34を形成する。トレンチパターン34の幅は、約100Åから約200Åの範囲を有する。
【0053】
トレンチパターン34の形成後にマスクパターン33が残留していなくてもよく、そのときには、ハードマスクパターン32Aがエッチングバリアとしての機能を果たす。符号31Aは、エッチングされた状態の基板31Aを意味する。
【0054】
図6Cに示すように、残留するハードマスクパターン32Aとトレンチパターン34とを含んだ全面にスペーサ誘電層35を形成する。スペーサ誘電層35は、シリコン酸化膜(SiO)、シリコン窒化膜(Si)及びシリコン酸化窒化膜(SiON)からなる群の中から選択される少なくともいずれか一つの膜である。スペーサ誘電層35の厚さは、約30Åから約150Åの範囲を有する。
【0055】
図6Dに示すように、スペーサ誘電層35の一部をエッチングしてトレンチパターン34の側壁にスペーサ誘電層35Aを残留させる(エッチングされた後に残留するスペーサ誘電層を35Aで表す)。このとき、スペーサ誘電層35は、エッチバックを利用して垂直にエッチングされる。したがって、エッチバックにより残留するハードマスクパターン32Aの上部とトレンチパターン34の底が露出し、エッチングされたスペーサ誘電層35Aは、トレンチパターン34の側壁に残留する。一方、スペーサ誘電層35のエッチバック時に残留するハードマスクパターン32Aの一部が除去され得る。
【0056】
図6Eに示すように、露出したトレンチパターン34の底を等方性エッチング26Aしてボールパターン36を形成する。等方性エッチング36Aは、テトラフルオロメタン(CF)とOプラズマとを利用して行われる。符号31Bは、等方性エッチングされた状態の基板31Bを意味する。
【0057】
図6Fに示すように、エッチングされたスペーサ誘電層35A及び残留するハードマスクパターン32Aを、ウェット洗浄を利用して除去する。このとき、エッチングされたスペーサ誘電層35Aと残留するハードマスクパターン32Aが酸化物質の場合には、フッ酸(HF)を含む溶液を使用して除去し、窒化物質の場合には、リン酸(HPO)を含む溶液を使用して除去する。
【0058】
ウェット洗浄後、トレンチパターン34とボールパターン36とからなるバルブ型埋め込み領域が形成される。ボールパターン36の幅は、トレンチパターン34の幅に比べて広い。
【0059】
図6Gに示すように、ゲート絶縁膜37をバルブ型埋め込み領域の表面と等方性エッチングされた基板31Bの上に形成する。ゲート絶縁膜37は、シリコン酸化物(SiO)、シリコン酸窒化物(SiON)、シリコン窒化物(Si)、ハフニウムシリケート及びハフニウムシリオキシナイトライドからなる群の中から選択される少なくともいずれか一つの物質で形成される。
【0060】
次に、所定厚の第1ゲート導電膜38を形成する。このとき、第1ゲート導電膜38は、バルブ型埋め込み領域の入り口のトレンチパターン34を完全には満たさない厚さに形成することによって、ボイドのない形態となる。すなわち、トレンチパターン34を完全には満たさない厚さに蒸着すると、ボールパターン36の内部でボイドが形成されない。好ましくは、第1ゲート導電膜38の蒸着厚は、トレンチパターン34の入り口の幅の半分よりも小さな厚さを有する。
【0061】
好ましくは、第1ゲート導電膜38はシリコン膜であり、シリコン膜の蒸着温度は450〜650℃の範囲であり、非晶質又は結晶質構造に蒸着する。そして、シリコン膜は、不純物がドーピングされなくても、インサイチューで不純物がドーピングされてもよい。ここで、不純物は、リン(P)又はボロン(B)であり、そのドーピング濃度は、約1×1019atoms/cmから約5×1020atoms/cmまでの範囲である。
【0062】
好ましくは、第1ゲート導電膜38は、パージガス供給、ソースガス供給及びドーピングガスの供給により形成される。
【0063】
図6Hに示すように、空孔が除去された第1ゲート導電膜38Aの上にバルブ型埋め込み領域を満たすまで全面に第2ゲート導電膜39を蒸着する。
【0064】
好ましくは、第2ゲート導電膜39は、第1ゲート導電膜38と同じ物質で形成される。例えば、第2ゲート導電膜39は、シリコン膜であり、シリコン膜は、約450℃から650℃の範囲の蒸着温度で形成される。シリコン膜は、非晶質又は結晶質構造に形成される。そして、シリコン膜は、不純物が後続の工程でドーピングされるか、インサイチューで不純物がドーピングされ得る。ここで、不純物は、リン(P)又はボロン(B)であり、不純物のドーピング濃度は、約1×1019atoms/cmから約5×1020atoms/cmまでの範囲である。
【0065】
本発明の第2の実施形態は、ゲート導電膜を、一定の厚さを有した分離された2つのゲート導電膜に分けて形成する。分離された2つのゲート導電膜の蒸着途中に導電膜の形成に利用されるソースガスの供給を一時的に中止させる。2つのステップでゲート導電膜を形成するとき、第1ステップで形成される第1ゲート導電膜の厚さは、総厚の半分に限定されない。第1ゲート導電膜は、ボイドが発生しない厚さに形成されればよい。
【0066】
好ましくは、第2ゲート導電膜39の形成は、第1ゲート導電膜38の形成と同様に行われる。しかしながら、蒸着途中に第1ゲート導電膜38に対して熱処理効果を与え、かつ同時に第1ゲート導電膜38と第2ゲート導電膜39との間に不連続界面40を形成するために、ソースガスの供給を一時的に中止する。
【0067】
図6G及び図6Hを参照して、本発明の第2の実施形態に係る空孔が除去された第1ゲート導電膜38Aと第2ゲート導電膜39の形成方法について詳細に説明する。
【0068】
ゲート絶縁膜37が形成された基板31をチャンバー内部にロードする。その後、チャンバー内部は、第1ゲート導電膜38が蒸着され得る温度に上昇される。例えば、チャンバー内部の温度は、450℃〜650℃に上昇され得る。チャンバー内部の温度は、第2ゲート導電膜39が形成されるまで維持される。チャンバー内部の温度を上昇させると同時に、チャンバー内部にソースガスを一定時間供給する。ソースガスは、シリコン化合物ガスであり、一例として、シリコン化合物ガスはシラン(SiH)ガスである。これにより、第1ゲート導電膜38が形成される。一方、ソースガス供給と同時にパージガス及びドーピングガスを同時に供給できる。パージガスは、反応副生成物を除去する役割を果たし、ドーピングガスは、シリコン膜に不純物をインサイチューでドーピングさせる役割を果たす。また、パージガスは、基板のロード前にチャンバー内部に供給され蒸着雰囲気を形成する機能を果たす。ソースガスの供給時には、パージガスの供給量が一時的に減少され得る。
【0069】
第1ゲート導電膜38を蒸着した後には、ソースガスの供給を一定時間の間だけ一時的に中止させる。すなわち、第1ゲート導電膜38を蒸着するチャンバー内部にソースガスの供給を一時的に中止させることによって、第1ゲート導電膜38の蒸着が中止される。そうして、約450℃から650℃の範囲のチャンバー内部の温度により第1ゲート導電膜38が熱処理される効果を得ることができる。
【0070】
一時的にソースガスの供給を中止した後に、第2ゲート導電膜39を蒸着するために再びソースガスを供給する。第2ゲート導電膜39の蒸着は、チャンバー内部にソースガスを再び供給することによって行われる。ゲート導電膜をなす空孔が除去された第1ゲート導電膜38Aと第2ゲート導電膜39とは、好ましくは同じ物質で形成される。
【0071】
ソースガスの供給を一時的に中止した後に再びソースガスを供給して第2ゲート導電膜39を蒸着するので、空孔が除去された第1ゲート導電膜38Aと第2ゲート導電膜39との間には不連続界面40が存在するようになる。第1ゲート導電膜38の蒸着後に熱処理が行われるため、ゲート導電膜の内部に不連続界面40が形成される。
【0072】
本発明の第2の実施形態によれば、第1ゲート導電膜38の形成後の一時的なソースガスの供給中止により、第1ゲート導電膜38に熱処理の効果が発生して第1ゲート導電膜38内の空孔が除去される。その結果、第2ゲート導電膜39を形成する際にボイドVが発生しても、後続の熱処理により引き起こされるボイドの成長及び移動を阻止することができる。また、一時的にソースガスの供給を中止することによって、空孔が除去された第1ゲート導電膜38Aと第2ゲート導電膜39との間に不連続界面40が形成され、このような不連続界面40もボイドVがゲート絶縁膜37へ移動するのを阻止する。
【0073】
図7A及び図7Bは、本発明の第2の実施形態に係るソースガスの一時的中止方法を示す図である。
【0074】
図7Aは、パージガス、ソースガス及びドーピングガスを供給する場合、ソースガスとドーピングガスとを同時に且つ一時的に供給を中止させる方法を示す。図7Bは、パージガス、ソースガス及びドーピングガスを供給する場合、ソースガスの供給のみを一時的に中止させる方法を示す。ここで、パージガスにはNガスを使用し、ソースガスにはSiHガスを使用し、ドーピングガスにはホスフィン(PH)又はジボラン(B)ガスを使用する。
【0075】
図7A及び図7Bに示すように、T1は、バルブ型埋め込み領域を含んでいる基板をロードさせる時間を意味し、T2は、工程進行のための目標温度に到達するまでチャンバー内部の温度を上げる時間を意味する。T3は、第1ゲート導電膜38の形成のための時間を意味し、T4は、ゲート電極の形成を一時的に中止する時間を意味する。T5は、第2ゲート導電膜39を形成する時間を意味し、T6は、第2ゲート導電膜39の形成を終了する時間を意味する。T3は、トレンチパターン34が閉鎖されないような短い時間を意味し、T4は、第1ゲート導電膜38に熱処理効果を十分に与えるような長い時間を意味する。T5は、トレンチパターン34とボールパターン36を含むバルブ型埋め込み領域を十分に満たすような長い時間を意味する。
【0076】
上述のように、第1ゲート導電膜に対して行なわれる熱処理は十分に提供され、一時的に工程を中止させる時間を調整することにより、第1ゲート導電膜と第2ゲート導電膜との間に不連続界面が形成される。
【0077】
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【0078】
本発明は、ゲート電極として用いられるゲート導電膜の蒸着途中に空孔を外方拡散させることができ、バルブ型埋め込み領域の内部に不連続界面を形成する熱処理を行うか、又は蒸着途中にソースガスの供給を一時的に中止することによって、後続の熱処理時にバルブ型埋め込み領域の内部にボイドが発生してもそのボイドの成長及び移動を阻止して、信頼性に優れた素子を製造することができるという効果を奏する。
【図面の簡単な説明】
【0079】
【図1】従来の技術に係るバルブ型埋め込みチャネルを備えたトランジスタの形成方法を簡略に示す断面図である。
【図2A】高温の熱処理後にボイドが動いた場合を示した断面図である。
【図2B】高温の熱処理後にボイドが動いたことを示したTEM写真である。
【図3】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の構造を示す断面図である。
【図4A】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図4B】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図4C】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図4D】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図4E】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図4F】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図4G】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図4H】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図4I】本発明の第1の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図5】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の構造を示す断面図である。
【図6A】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図6B】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図6C】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図6D】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図6E】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図6F】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図6G】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図6H】本発明の第2の実施形態に係るバルブ型埋め込みチャネルを備えた半導体素子の形成方法を工程順に示す断面図である。
【図7A】本発明の第2の実施形態に係るソースガスの供給を一時的に中止する方法の一例を示す図である。
【図7B】本発明の第2の実施形態に係るソースガスの供給を一時的に中止する方法の別の例を示す図である。
【符号の説明】
【0080】
21、31 基板
21A、31A エッチングされた状態の基板
21B、31B 等方向性エッチングされた状態の基板
22、32 ハードマスク
22A、32A 残留するハードマスクパターン
23、33 マスクパターン
24、34 トレンチパターン
25、35 スペーサ誘電層
26、36 ボールパターン
27、37 ゲート絶縁膜
28、38 第1ゲート導電膜
28A、38A 空孔が除去された第1ゲート導電膜
29、39 第2ゲート導電膜
30、40 不連続界面

【特許請求の範囲】
【請求項1】
基板にバルブ型埋め込み領域を形成する第1ステップと、
該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成する第2ステップと、
該ゲート絶縁膜の上に2つの以上の導電膜からなり、これらの導電膜の間に不連続界面を有するゲート導電膜を形成して、前記バルブ型埋め込み領域を埋め込む第3ステップと
を含むことを特徴とする半導体素子の製造方法。
【請求項2】
前記不連続界面を有する前記ゲート導電膜を形成する前記第3ステップが、
該ゲート絶縁膜の上に第1厚さを有する第1ゲート導電膜を形成する第4ステップと、
該第1厚さを有する該第1ゲート導電膜に対して熱処理を行う第5ステップと、
熱処理された前記第1厚さを有する前記第1ゲート導電膜の上に前記バルブ型埋め込み領域を埋め込む第2厚さを有する第2ゲート導電膜を形成する第6ステップと
を含む請求項1に記載の半導体素子の製造方法。
【請求項3】
前記第5ステップにおける熱処理時の温度が、前記第1厚さ及び第2厚さのゲート導電膜の蒸着温度よりも高く設定されることを特徴とする請求項2に記載の半導体素子の製造方法。
【請求項4】
前記第5ステップにおける熱処理が、炉内での熱処理であることを特徴とする請求項2に記載の半導体素子の製造方法。
【請求項5】
前記第5ステップにおける熱処理が、600℃から1200℃までの範囲の温度で行われることを特徴とする請求項4に記載の半導体素子の製造方法。
【請求項6】
前記第5ステップにおける熱処理が、不活性ガスの雰囲気又は酸化雰囲気下で行われることを特徴とする請求項2に記載の半導体素子の製造方法。
【請求項7】
前記第5ステップにおける熱処理後に洗浄処理をさらに行うことを特徴とする請求項2に記載の半導体素子の製造方法。
【請求項8】
前記洗浄処理が、ウェット洗浄又はドライ洗浄で行われることを特徴とする請求項7に記載の半導体素子の製造方法。
【請求項9】
前記不連続界面を有する前記ゲート導電膜を形成する前記第3ステップが、
ソースガスを供給して、第1厚さを有する第1ゲート導電膜を蒸着する第7ステップと、
前記ソースガスの供給を一時的に中止する第8ステップと、
前記ソースガスを再び供給して、第2厚さを有する第2ゲート導電膜を連続して蒸着する第9ステップと
を含むことを特徴とする請求項1に記載の半導体素子の製造方法。
【請求項10】
前記第1厚さの前記第1ゲート導電膜を形成する前記第7ステップ及び前記第2厚さの前記第2ゲート導電膜を蒸着する前記第9ステップが、
同一のチャンバー内部で、同じ蒸着温度で行われることを特徴とする請求項9に記載の半導体素子の製造方法。
【請求項11】
前記ソースガスの供給を一時的に中止する前記第8ステップにおいて、蒸着温度を一定に維持し続けることを特徴とする請求項9に記載の半導体素子の製造方法。
【請求項12】
少なくとも前記第7及び第9ステップにおける前記ソースガス供給時に、パージガス及びドーピングガスを同時に供給することを特徴とする請求項9に記載の半導体素子の製造方法。
【請求項13】
前記ソースガスの供給を一時的に中止する前記第8ステップにおいて、前記ドーピングガスの供給を中止し、前記パージガスを供給し続けることを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項14】
前記ソースガスの供給を一時的に中止する前記第8ステップにおいて、前記ドーピングガス及びパージガスを供給し続けることを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項15】
前記ドーピングガスが、ホスフィン(PH)ガス又はジボラン(B)ガスを含むことを特徴とする請求項12に記載の半導体素子の製造方法。
【請求項16】
前記蒸着温度が、450℃から650℃までの範囲内の温度である請求項11に記載の半導体素子の製造方法。
【請求項17】
前記第1厚さが、前記バルブ型埋め込み領域の入り口の幅の半分よりも小さな厚さであることを特徴とする請求項9に記載の半導体素子の製造方法。
【請求項18】
基板と、
該基板に形成されたバルブ型埋め込み領域と、
該バルブ型埋め込み領域及び基板の表面の上に形成されたゲート絶縁膜と、
該ゲート絶縁膜の上で前記バルブ型埋め込み領域の内部を埋め込むように形成され、2つ以上の導電膜からなっており、これらの導電膜の間に不連続界面が存在するゲート導電膜と
を含むことを特徴とする半導体素子。
【請求項19】
前記ゲート導電膜が、
前記ゲート絶縁膜の上で第1厚さを有して形成された第1ゲート導電膜と、
該第1ゲート導電膜の上で前記バルブ型埋め込み領域の内部を埋め込む第2厚さを有して形成された第2ゲート導電膜と
を含むことを特徴とする請求項18に記載の半導体素子。
【請求項20】
前記第1厚さが、前記バルブ型埋め込み領域の入り口の幅の半分よりも小さな厚さであることを特徴とする請求項19に記載の半導体素子。
【請求項21】
前記第1ゲート導電膜及び第2ゲート導電膜が、シリコン膜を含むことを特徴とする請求項19に記載の半導体素子。
【請求項22】
前記シリコン膜が、不純物のドーピングされたシリコン膜を含むことを特徴とする請求項21に記載の半導体素子。
【請求項23】
前記第1ゲート導電膜が、熱処理の行われたシリコン膜を含むことを特徴とする請求項19に記載の半導体素子。
【請求項24】
基板にバルブ型埋め込み領域を形成するステップと、
該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、
該ゲート絶縁膜の上に第1厚さを有する第1ゲート導電膜を形成するステップと、
該第1厚さを有する該第1ゲート導電膜に対して熱処理を行うステップと、
熱処理された該第1厚さを有する該第1ゲート導電膜の上に、前記バルブ型埋め込み領域を埋め込む第2厚さを有する第2ゲート導電膜を形成するステップと
を含み、
前記第2ゲート導電膜が、前記バルブ型埋め込み領域を満たし、
前記第1ゲート導電膜と前記第2ゲート導電膜との間に不連続界面を有することを特徴とする半導体素子の製造方法半導体素子。
【請求項25】
基板にバルブ型埋め込み領域を形成するステップと、
該バルブ型埋め込み領域の形成された該基板の上にゲート絶縁膜を形成するステップと、
該ゲート絶縁膜の上にソースガスを供給して、第1厚さを有する第1ゲート導電膜を蒸着するステップと、
前記ソースガスの供給を一時的に中止するステップと、
前記ソースガスを再び供給して、第2厚さを有する第2ゲート導電膜を連続して蒸着するステップと
を含み、
前記第2ゲート導電膜が、前記バルブ型埋め込み領域を満たし、
前記第1ゲート導電膜と前記第2ゲート導電膜との間に不連続界面を有することを特徴とする半導体素子の製造方法。

【図1】
image rotate

【図2A】
image rotate

【図3】
image rotate

【図4A】
image rotate

【図4B】
image rotate

【図4C】
image rotate

【図4D】
image rotate

【図4E】
image rotate

【図4F】
image rotate

【図4G】
image rotate

【図4H】
image rotate

【図4I】
image rotate

【図5】
image rotate

【図6A】
image rotate

【図6B】
image rotate

【図6C】
image rotate

【図6D】
image rotate

【図6E】
image rotate

【図6F】
image rotate

【図6G】
image rotate

【図6H】
image rotate

【図7A】
image rotate

【図7B】
image rotate

【図2B】
image rotate


【公開番号】特開2008−91917(P2008−91917A)
【公開日】平成20年4月17日(2008.4.17)
【国際特許分類】
【出願番号】特願2007−254779(P2007−254779)
【出願日】平成19年9月28日(2007.9.28)
【出願人】(591024111)株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】HYNIX SEMICONDUCTOR INC.
【住所又は居所原語表記】San 136−1,Ami−Ri,Bubal−Eup,Ichon−Shi,Kyoungki−Do,Korea
【Fターム(参考)】