説明

バンドギャップ基準電圧の二次補正回路および方法

より正確なバンドギャップ基準電圧を得るための、一次および二次誤差が同時に補正されるシステムおよび方法が提供される。一次誤差の補正に含まれる成分を用いることによって二次誤差が補正されて、有利なことにはプロセス変動が少なくなる。

【発明の詳細な説明】
【技術分野】
【0001】
著作権表示および法的表示
本特許文書の開示の一部分は、著作権保護を受けるべき材料を包含する。本著作権所有者は、本特許文書または本特許開示を誰が複写しても、それが特許商標局の特許ファイルまたは記録に現れる通りである限りでは異議はないが、その他の場合には、いかなる著作権もすべて保有する。
【0002】
本発明は、一般に基準電圧に関し、具体的にはバンドギャップ回路を使用して実施される基準電圧に関する。本発明は、より具体的には、典型的な二次電圧誤差を補償する基準電圧を供給する回路および方法に関する。
【背景技術】
【0003】
従来のバンドギャップ基準電圧回路は、温度傾斜が反対で均衡している2つの電圧構成要素を加えることに基づいている。
【0004】
図1は、従来のバンドギャップ基準をシンボルで図示したものである。これは、電流源110、抵抗120、およびダイオード130からなる。ダイオードは、バイポーラトランジスタのベース-エミッタ接合であると理解されたい。ダイオードを通した電圧降下は、約-2.2mV/℃の負温度係数TCを有し、温度の上昇に伴いその出力値が低下するので、通常は絶対温度に対して相補的な(CTAT)電圧と表記される。この電圧は、下記の式1に従う典型的な負温度係数を有する。
【0005】
【数1】

【0006】
ここで、VG0は、絶対温度ゼロで1.2V程度の外挿ベースエミッタ電圧であり、Tは実際の温度、T0は基準温度であり、室温(すなわちT=300K)としてよく、Vbe(T0)はT0でのベース-エミッタ電圧であり、0.7V程度としてよく、σは飽和電流温度指数に関連した定数であり、プロセスに依存し、CMOSプロセスでは3〜5の範囲にあるとしてよく、Kはボルツマン定数であり、qは電荷であり、Ic(T)およびIc(T0)は、それぞれ実際の温度TおよびT0に対応するコレクタ電流である。
【0007】
図1の電流源110は、r1を通した電圧降下が絶対温度に比例する(PTAT)電圧になるように、PTAT電流源が望ましい。絶対温度が上昇するにつれて、電圧出力は同様に上昇する。PTAT電流は、異なる電流密度で動作する2つのバイポーラトランジスタのフォワードバイアスされたベース-エミッタ接合部の電圧差(ΔVbe)を抵抗にわたって反映することによって生成される。コレクタ電流密度の差は、2つの類似トランジスタ、すなわちQ1およびQ2(図示せず)により確立することができ、ここでQ1は単位エミッタ面積であり、Q2は単位エミッタ面積のn倍である。PTAT電流または電圧は、トランジスタQ1およびQ2の2つのフォワードバイアスされたベース-エミッタ接合部の電圧差(ΔVbe)を抵抗にわたって反映することによって生成される。その結果得られる、正温度係数を有するΔVbeは、下記の式2で与えられる。
【0008】
【数2】

【0009】
図2は、図1の回路の動作を示す。ダイオード130のCTAT電圧V_CTATと、抵抗120を通した電圧降下によるPTAT電圧V_PATAとを組み合わせることによって、広い温度範囲(すなわち、-50℃〜125℃)にわたって比較的一定の出力電圧を得ることが可能である。室温におけるこのベース-エミッタ電圧差は、8〜50のnで50mV〜100mV程度になりうる。式1の負温度係数の電圧成分と式2の正温度係数の電圧成分とを均衡させるために、利得係数が必要になる。この利得係数は5〜10程度になりうる。これら2つの電圧成分を均衡させることは、「一次誤差補正」として知られている。たとえ2つの電圧成分がよく均衡していても、式1の二次非線形成分AおよびBが補償されないと、対応する基準電圧は、ある温度にわたって完全に均一にならない。非線形成分は、「湾曲」として知られているものの一因になる。
【0010】
「湾曲」誤差を補償するための別の方法が知られている。McGlincheyによる特許文献1では、下記の式3の形で補正電流が与えられる。
【0011】
【数3】

【0012】
補正電流は、同じエミッタ面積を有して一方がPTAT電流でバイアスされ、一方がCTAT電流でバイアスされている2つのバイポーラトランジスタの電圧差から生成される。次に、「湾曲」誤差を補償するために、作動利得段に比例するこの補正電流が、ブローコー(Brokaw)セルから減算される。
【0013】
バンドギャップ基準電圧における二次温度効果を補償するために採用される多くの類似の方法および回路がある。従来の手法の1つの問題には、式1の非線形成分A中に、σに比例する補償成分が含まれ、この成分は、プロセスパラメータに非常に強く依存する。プロセス依存性が少ない1つの回路が、本発明と同じ発明者による特許文献2に開示されている。二次誤差を補正するために、通常は追加回路が導入されるが、これにより、プロセス変動、サイズ、およびバンドギャップ基準設計の複雑さが増加する。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】米国特許第4,443,753号明細書
【特許文献2】米国特許出願公開第2008/0074172号明細書
【発明の概要】
【課題を解決するための手段】
【0015】
本発明は、添付図面に図で示されているが、これらの図は例示的なものであり限定的なものではない。図で、同じ参照番号は、同じ部分または対応する部分を指すものである。
【図面の簡単な説明】
【0016】
【図1】既知のバンドギャップ基準電圧回路を示す図である。
【図2】図1の回路によって生成されたPTAT電圧とCTAT電圧がどのように組み合わされて基準電圧が得られるかを示すグラフである。
【図3】本発明の一実施形態を示す図である。
【図4】図3の第1の抵抗と第2の抵抗の比でどのようにしてバンドギャップ基準電圧の二次誤差を補償できるかを示すグラフである。
【図5】本発明の一実施形態による、ある温度にわたってシミュレーション、計算、および二次近似したバンドギャップ基準電圧のグラフである。
【図6】出力電圧が余分なCTAT成分を有する本発明の一実施形態を示す図である。
【図7】図6の実施形態による、温度に対する基準電圧出力電圧を示すグラフである。
【発明を実施するための形態】
【0017】
より正確なバンドギャップ基準電圧を得るための、一次および二次誤差が同時に補正されるシステムおよび方法が提供される。一次誤差の補正に含まれる成分を用いることによって二次誤差が補正されて、有利なことにはプロセス変動が少なくなる。
【0018】
図3のバンドギャップ基準回路は、本発明の一実施形態である。この回路は、絶対温度に対して相補的な(CTAT)電圧または電流を提供するように構成された回路要素の第1の組を含む。例えば、回路要素の第1の組は、トランジスタ370および375を含むことができ、それぞれ電流源330および340によって給電される。回路要素の第2の組は、絶対温度に比例する(PTAT)電圧または電流を提供するように構成される。例えば、回路要素の第2の組は少なくとも、電流源310によって給電されるトランジスタ380、および第1の抵抗350を含むことができる。トランジスタ370と380の各エミッタ電流をより正確に一致させるために、トランジスタ382が含まれてもよい。トランジスタ375によって引き出されるベース電流とほぼ同等のベース電流を引き出すトランジスタ382によって、トランジスタ370と380に供給される各エミッタ電流は、より厳密に一致する。
【0019】
回路要素の第1の組のトランジスタ370および375は、回路要素の第2の組のトランジスタ380および382よりもn倍大きいエミッタ面積を有する。したがって、電流源310、320、330および340が同じ電流を供給し、350を通る電流を無視できる場合、トランジスタ380および382は、トランジスタ370および375のn倍の電流密度で動作する。
【0020】
回路要素の第3の組は、CTAT電圧または電流とPTAT電圧または電流とを組み合わせるように構成される。例えば、回路要素の第3の組は、増幅器390および第2の抵抗385を含むことができる。増幅器390の正負の端子間に仮想短絡部があるので、トランジスタ380のVbeは、増幅器390の正負の両端子で見える。それに応じて、抵抗350の一方の端子はトランジスタ380からのVbeであるのに対し、370と375のトランジスタスタックは抵抗350の反対側端子に2Vbeを与える。したがって、増幅器390は、トランジスタ370および375のCTAT成分と、抵抗350にわたるΔVbe成分とを組み合わせて、出力395にバンドギャップ基準電圧を生成する。
【0021】
第2の抵抗385と第1の抵抗350の比で、増幅器390の出力利得を制御する。式2についての議論に関連して提示されているように、増幅器390は、VbeとΔVbeの2つの電圧成分を均衡させるように利得を設定することができる。第2の抵抗385と第1の抵抗350の特定の比で、VbeとΔVbeの2つの電圧成分を均衡させるのに使用できる利得を設定する。こうして均衡させることにより、一次誤差に対応することができる。下記の計算により、さらなる洞察が与えられる。
ΔVbe=Vbe(Q1)-Vbe(Qn) (式4)
したがって、
Vbe(Qn)=Vbe(Q1)-ΔVbe (式5)
ここで、Q1はトランジスタ380であり、
Qnは、n倍のエミッタ幅を有するトランジスタ(すなわち、トランジスタ370または375)である。
【0022】
図3の実施形態が、トランジスタ380のn倍のエミッタ幅を有する2つのトランジスタ370と375のスタックを含むので、抵抗350にわたる電圧は、
Vrl=2Vbe(Q1)-2ΔVbe-Vbe(Q1) (式6)
したがって、
Vrl=Vbe(Q1)-2ΔVbe (式7)
Vbe(Q1)成分は、600mV〜700mV程度になりうる。一方、ΔVbeは約100mVにすぎない。したがって、これら2つの電圧成分を均衡させるために利得係数が必要になる。第2の抵抗385と第1の抵抗350の比で、増幅器390の出力利得を制御する。下記の式8は、利得係数を考慮に入れて出力395の基準電圧を与える。
【0023】
【数4】

【0024】
ここで、Vrefは出力395の電圧、
Q1はトランジスタ380、
r1は抵抗350、
r2は抵抗385である。
【0025】
一実施形態では、電流源310、320、330、および340は、一方ではトランジスタ382と380、他方ではトランジスタ375と370の、抵抗r0(図示せず)にわたって反映されたエミッタ電圧差から生成されると仮定される。これらのバイアス電流は、下記の式9に提示されているように、同じであると仮定される。
【0026】
【数5】

【0027】
ここで、I1は電流源310を通る電流、
I2は電流源320を通る電流、
I3は電流源330を通る電流である。
【0028】
後の式でI4と示されるバイアス電流340は、トランジスタ375のエミッタおよび抵抗350に電流を供給する。一実施形態では、バイアス電流340は、バイアス電流310、320、および330と同じ温度依存性を有することができ、その結果、室温(T0)において、すべてのバイポーラトランジスタ(370、375,380、および382)がほぼ同じエミッタ電流で動作しているようになる。有利なことに、この条件下で、バイポーラトランジスタスタック(すなわち、トランジスタ370と375)に及ぼすベース電流の影響が最小になる。他の任意の温度では、トランジスタ375のエミッタ電流は、抵抗350を通る電流が下記の式10に提示されているシフトされたCTATであるので、トランジスタ310、320、および330のエミッタ電流とは異なりうる。
【0029】
【数6】

【0030】
ここで、図3に関して、r1は抵抗350、
Q1はトランジスタ380、
Q3はトランジスタ370、
Q4はトランジスタ375である。
【0031】
室温(T0)における電流I(r1)は、下記の式11で与えられる。
【0032】
【数7】

【0033】
T0における電流I4は、下記の式12で与えられる。
【0034】
【数8】

【0035】
異なる温度Tでは、この電流は下記の式13で与えられる。
【0036】
【数9】

【0037】
Q4のエミッタを通る電流にr1を通る電流を加えたI4はPTAT電流であり、抵抗r1を通る電流、I(r1)はシフトされたCTAT電流であることを理解されたい。Q4のエミッタを通る電流は、シフトされたPTATである。トランジスタQ4のエミッタを通る電流に対して抵抗r1を通る電流が大きいほど、シフトされたPTAT電流の傾斜が大きくなる。図4は、Q1、Q2、Q3、およびQ4のエミッタ電流(420)に対するQ4のエミッタ電流(410)を示す。このシフトされたPTAT応答は、下記の式14で得られる。
【0038】
【数10】

【0039】
T=T1において、Q4のエミッタを通る電流はゼロである。基準電圧の二次誤差を補償するためのパラメータT1は、r1/r0比で設定される。
【0040】
式1によれば、トランジスタQ1、Q2、Q3、およびQ4(図3で、それぞれ380、382、370、および375と表示されている)のベース-エミッタ電圧は、次の関係式で記述することができる。
【0041】
【数11】

【0042】
ここで、Vbe10、Vbe20、Vbe30、およびVbe40は、基準温度すなわち室温T0において対応するベース-エミッタ電圧であり、σは飽和電流温度指数である。
【0043】
増幅器の出力395の基準電圧は、下記の式19で得られる。
【0044】
【数12】

【0045】
式20の2つの対数式について二次までテイラー近似を用いると、下記の式21になる。
【0046】
【数13】

【0047】
ここでAは定数である。
【0048】
【数14】

【0049】
BおよびCは温度依存成分である。
【0050】
【数15】

【0051】
【数16】

【0052】
一実施形態では、一次および二次の電圧誤差を同時に補償するために、係数BとC両方がゼロでなければならない。この点に関して、B=C=0とすると、式23および24から2つのパラメータ、すなわちr2/r1およびT1/T0を抜き出すことができる。例えば、逐次法を用いると、式23の最後の項を無視して次式を計算することができる。
【0053】
【数17】

【0054】
次に、比T1/T0は、上記の式25からのr2/r1を用いてC=0から計算することができる。
【0055】
第2の段階で、r2/r1は、計算されたT1/T0の値を用いて式23により、さらに正確に計算することができる。
【0056】
例えば、VG0=1.14V、Vbe10=0.687V、ΔVbe0=87.2mV、XTI=4.8であるサブミクロンCMOSプロセスでは、計算された2つのパラメータr2/r1およびT1/T0は以下となる。
【0057】
【数18】

【0058】
これらの値を式22に当てはめると、Vrefは以下のように計算することができる。
Vref=A=0.2825V (式27)
【0059】
図5は、3つの基準電圧グラフを提示する。グラフ510は、図1に示された実施形態に対してシミュレーションされた基準電圧を示す。グラフ520は、上記の式20に基づく正確な計算値を示す。グラフ530は、式21〜24による二次近似値を示す。図5に示されるように、この実施形態では、シミュレーションされた応答510は、正確な計算値520および二次近似値530の1%以内にある。さらに、3つすべての線図が、T(logT)誤差による湾曲が補償されていることを示す。産業用温度範囲(-40℃〜85℃)では、シミュレーションされた基準電圧の全偏差は約82μVであり、これは、2.3ppm/℃の温度係数(TC)に対応する。したがって、この例示的な実施形態は、様々な手法と同様に、出力基準電圧を計算およびシミュレーションする際に有効である。
【0060】
図6は、補正基準電圧がより高い本発明の一実施形態である。この回路は、CTAT電圧または電流を提供するように構成された回路要素の第1の組を含む。例えば、回路要素の第1の組は、トランジスタ670および675を含み、これらはそれぞれ電流源630および640によって給電される。さらに、抵抗655には、余分なCTAT成分をフィードバック抵抗685に注入することによって出力電圧を有利に増加させる目的がある。
【0061】
回路要素の第2の組は、PTAT電圧または電流を提供するように構成される。例えば、第2の組は、電流源610によって給電される少なくとも1つのトランジスタ680と、第1の抵抗650とを含むことができる。回路要素の第1の組のトランジスタ670および675は、回路要素の第2の組のトランジスタ680のn倍のエミッタ面積を有する。したがって、電流源610、630、および640が同じ電流を供給する場合、トランジスタ680は、トランジスタ670および675の電流密度のn倍の電流密度で動作する。
【0062】
回路要素の第3の組は、CTAT電圧または電流とPTAT電圧または電流とを組み合わせるように構成される。図6の実施形態では、回路要素の第3の組は、増幅器690および第2の抵抗685を含むことができる。図3の議論で提示された原理は、この回路にもおおむね当てはまる。しかし、抵抗655により、余分なCTAT成分がフィードバック抵抗685に注入され、それによって出力電圧695が増加する。
【0063】
図3の抵抗値を決定することに関連して行われた計算と同様に、湾曲誤差が補償される3つの抵抗の比を見出すことができる。図7は、図6の回路で実施されている原理による回路の、温度に対する基準電圧を示す。グラフ710は、湾曲誤差がわずかに過補正されているだけであり、湾曲誤差が主にシミュレーション公差に起因することを示す。一実施形態では、結果として得られた図7の基準電圧の温度係数は、温度が-40℃〜125℃の範囲で約4ppm/℃である。
【0064】
上述の概念が様々なデバイスおよび構成を用いて応用できることは、当業者に容易に理解されよう。本発明を特定の例および実施形態に関して説明したが、本発明がこれらの例および実施形態に限定されないことを理解されたい。したがって、特許請求の範囲に記載されている本発明は、当業者には明らかであるように、本明細書で説明された特定の例および実施形態からの変形形態を含む。例えば、PNPトランジスタの代わりにダイオードまたはNPNトランジスタを使用することができる。したがって、本発明は、添付の特許請求の範囲に関してのみ限定されるものである。
【符号の説明】
【0065】
310 電流源
320 電流源
330 電流源
340 電流源
350 第1の抵抗
370 トランジスタ
375 トランジスタ
380 トランジスタ
382 トランジスタ
385 第2の抵抗
390 増幅器
395 出力
410 Q4のエミッタ電流
420 Q1、Q2、Q3、およびQ4のエミッタ電流
510 シミュレーションされた基準電圧を示すグラフ
520 正確な計算値を示すグラフ
530 二次近似値を示すグラフ
610 電流源
630 電流源
640 電流源
650 第1の抵抗
655 抵抗
670 トランジスタ
675 トランジスタ
680 トランジスタ
685 第2の抵抗
690 増幅器
695 出力電圧
710 グラフ

【特許請求の範囲】
【請求項1】
その出力部において基準電圧を提供するように構成されたバンドギャップ基準電圧回路であって、
絶対温度に対して相補的な(CTAT)電圧または電流を提供するように構成された回路要素の第1の組と、
その極性が絶対温度ゼロにおいて、前記回路要素の第1の組によって提供される前記CTAT電圧または電流の極性の反対になるように、絶対温度に比例する(PTAT)電圧または電流を提供するように構成された回路要素の第2の組と、
前記基準電圧を生成するために、前記CTAT電圧または電流と前記PTAT電圧または電流とを組み合わせるように構成された回路要素の第3の組とを備え、前記基準電圧の一次および二次誤差が同時に補償される、バンドギャップ基準電圧回路。
【請求項2】
前記回路要素の第2の組が少なくとも1つのバイポーラトランジスタを含む、請求項1に記載のバンドギャップ基準電圧回路。
【請求項3】
前記回路要素の第1の組が、前記回路要素の第2の組の前記少なくとも1つのバイポーラトランジスタのn倍の電流密度で動作する少なくとも1つのバイポーラトランジスタを含む、請求項2に記載のバンドギャップ基準電圧回路。
【請求項4】
前記PTAT電圧が、前記第1の組の少なくとも1つのバイポーラトランジスタのエミッタ-ベース間電圧と、前記回路要素の第2の組の少なくとも1つのバイポーラトランジスタのエミッタ-ベース間電圧との差によって、少なくとも1つの第1の抵抗にわたって生成される、請求項3に記載のバンドギャップ基準電圧回路。
【請求項5】
前記CTAT電圧が、前記少なくとも1つのバイポーラトランジスタの全エミッタ-ベース間電圧によって生成される、請求項3に記載のバンドギャップ基準電圧回路。
【請求項6】
前記基準電圧の前記一次誤差が、少なくとも1つの第2の抵抗と前記少なくとも1つの第1の抵抗との比によって補償される、請求項4に記載のバンドギャップ基準電圧回路。
【請求項7】
前記基準電圧の前記二次誤差が、前記回路要素の第1の組の少なくとも1つのバイポーラトランジスタのエミッタ電流と、前記少なくとも1つの第1の抵抗を通過する電流との比によって補償される、請求項4に記載のバンドギャップ基準電圧回路。
【請求項8】
前記回路要素の第2の組が、前記回路要素の第1の組の少なくとも1つのバイポーラトランジスタのn倍のエミッタ幅をそれぞれ有する2つのトランジスタからなるスタックを少なくとも含む、請求項2に記載のバンドギャップ基準電圧回路。
【請求項9】
前記第1および第2の回路要素のトランジスタが、室温のときに、ほぼ同じエミッタ電流で動作する、請求項3に記載のバンドギャップ基準電圧回路。
【請求項10】
出力電圧が、余分なCTAT成分を少なくとも1つの第2の抵抗に注入することによって増加する、請求項3に記載のバンドギャップ基準電圧回路。
【請求項11】
前記第1の抵抗とグランドの間に接続された第3の抵抗が、余分なCTAT成分を少なくとも1つの第2の抵抗中に供給する、請求項10に記載のバンドギャップ基準電圧回路。
【請求項12】
その出力部で基準電圧を提供するように構成されたバンドギャップ基準電圧を提供する方法であって、
絶対温度に対して相補的な(CTAT)電圧または電流を提供するように構成された回路要素の第1の組を提供する段階と、
その極性が絶対温度ゼロにおいて、前記回路要素の第1の組によって提供されるCTAT電圧または電流の極性の反対になるように、絶対温度に比例する(PTAT)電圧または電流を提供するように構成された回路要素の第2の組を提供する段階と、
前記CTAT電圧または電流と前記PTAT電圧または電流とを組み合わせて前記基準電圧を生成するように構成された回路要素の第3の組を提供する段階と、
前記基準電圧の一次および二次誤差を同時に補償する段階とを含む、方法。
【請求項13】
前記回路要素の第2の組が少なくとも1つのバイポーラトランジスタを含む、請求項12に記載の方法。
【請求項14】
前記回路要素の第1の組が、前記回路要素の第2の組の前記少なくとも1つのバイポーラトランジスタのn倍の電流密度で動作する少なくとも1つのバイポーラトランジスタを含む、請求項13に記載の方法。
【請求項15】
前記PTAT電圧が、前記第1の組の少なくとも1つのバイポーラトランジスタのエミッタ-ベース間電圧と、前記回路要素の第2の組の少なくとも1つのバイポーラトランジスタのエミッタ-ベース間電圧との差によって、少なくとも1つの第1の抵抗にわたって生成される、請求項14に記載の方法。
【請求項16】
前記CTAT電圧が、前記少なくとも1つのバイポーラトランジスタの全エミッタ-ベース間電圧によって生成される、請求項14に記載の方法。
【請求項17】
前記基準電圧の前記一次誤差が、少なくとも1つの第2の抵抗と前記少なくとも1つの第1の抵抗との比によって補償される、請求項15に記載の方法。
【請求項18】
前記基準電圧の前記二次誤差が、前記回路要素の第1の組の少なくとも1つのバイポーラトランジスタのエミッタ電流と、前記少なくとも1つの第1の抵抗を通過する電流との比によって補償される、請求項15に記載の方法。
【請求項19】
前記回路要素の第2の組が、前記回路要素の第1の組の少なくとも1つのバイポーラトランジスタのn倍のエミッタ幅をそれぞれ有する2つのトランジスタからなるスタックを少なくとも含む、請求項13に記載の方法。
【請求項20】
前記第1および第2の回路要素のトランジスタが、室温のときに、ほぼ同じエミッタ電流で動作する、請求項14に記載の方法。
【請求項21】
出力電圧が、余分なCTAT成分を少なくとも1つの第2の抵抗に注入することによって増加する、請求項14に記載の方法。
【請求項22】
前記第1の抵抗とグランドの間に接続された第3の抵抗が、余分なCTAT成分を前記第2の抵抗中に供給する、請求項21に記載の方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate


【公表番号】特表2012−510112(P2012−510112A)
【公表日】平成24年4月26日(2012.4.26)
【国際特許分類】
【出願番号】特願2011−537697(P2011−537697)
【出願日】平成21年11月24日(2009.11.24)
【国際出願番号】PCT/US2009/065634
【国際公開番号】WO2010/060069
【国際公開日】平成22年5月27日(2010.5.27)
【出願人】(503062253)アナログ ディヴァイスィズ インク (23)
【Fターム(参考)】