説明

パーティクル付着抑制方法及び基板処理装置

【課題】基板へのパーティクルの付着を抑制することができるパーティクル付着抑制方法を提供する。
【解決手段】ウエハWを収容し且つ内部にプラズマが生じるチャンバ11と、収容されたウエハWを載置するサセプタ12と、該サセプタ12にバイアス電力を印加する第1の高周波電源19と、サセプタ12にプラズマ生成電力を印加する第2の高周波電源31と、サセプタ12に対向する上部電極33に直流電力を印加する第2の直流電源15とを備えるウエハW処理装置において、ドライエッチング処理の終了後、第2の直流電源15は直ちに直流電力の印加を終了し、続く所定の短時間(Δt)に亘って第2の高周波電源31はプラズマ生成電力を2700Wから200Wまで低下させてその印加を維持する一方、所定の短時間(Δt)の間、第1の高周波電源19は4500Wのバイアス電力の印加を維持する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パーティクル付着抑制方法及び基板処理装置に関し、特に、バイアス電力が印加される載置台に載置された基板にプラズマ処理を施す基板処理装置におけるパーティクル付着抑制方法に関する。
【背景技術】
【0002】
基板としての半導体ウエハ(以下、単に「ウエハ」という。)を収容する収容室と、該収容室内に配置されてウエハを載置する載置台とを備える基板処理装置では、ウエハにプラズマ処理を施す際、収容室内にプラズマを生じさせ、且つ載置台にバイアス電力を印加させることによって載置台に載置されたウエハへプラズマ(電子や陽イオン)を引きこむ。
【0003】
通常、ウエハから半導体デバイスが製造されるが、プラズマ処理中に収容室内のパーティクルがウエハに付着すると半導体デバイスに欠陥が生じるために、従来より、プラズマ処理前に収容室内からパーティクルを除去する技術が幾つか開発されている。
【0004】
ところが、収容室内に配置された構成部品の一部が摩耗する等してプラズマ処理中にもパーティクルが発生することがあり、これらのパーティクルは正や負に帯電する。一方、プラズマ処理後にプラズマが消滅するとウエハには負の自己バイアス電位が生じる。したがって、プラズマ処理後に正に帯電したパーティクルが静電気力によってウエハに引き寄せられて付着する虞がある。
【0005】
そこで、ウエハに複数のプラズマ処理を施す際、これら複数のプラズマ処理を間をおかずに実行してプラズマを生じさせ続けることによってウエハに自己バイアス電位が生じるのを防止し、正に帯電したパーティクルがウエハに引き寄せられるのを防止する技術が開発されている(例えば、特許文献1参照。)。
【0006】
また、負に帯電したパーティクルPには、プラズマ処理中、図4(A)に示すように、主として重力F、載置台に印加されたバイアス電力に起因する電界から受ける力F、及び収容室内を流れるガスの粘性力Fが作用する。
【0007】
載置台100にはバイアス電源101からバイアス電力が印加されて負のバイアス電位が生じるため、載置台100が下部電極の場合、重力Fと電界から受ける力Fは互いに反対方向に作用する。パーティクルPが載置台100から或る程度離れると重力Fと電界から受ける力Fはほぼ等しくなるため、パーティクルPはそこに留まり、ガスの粘性力Fにより、図中破線で示すようにウエハW上においてシース102の境界面近傍を漂う(図4(B))。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2003−68708号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、プラズマ処理後、バイアス電源101からのバイアス電力の印加が終了するとパーティクルPには電界から受ける力Fが作用しなくなるため、図4(C)に示すように、重力Fによって落下してウエハWに付着するという問題がある。
【0010】
本発明の目的は、基板へのパーティクルの付着を抑制することができるパーティクル付着抑制方法及び基板処理装置を提供することにある。
【課題を解決するための手段】
【0011】
上記目的を達成するために、請求項1記載のパーティクル付着抑制方法は、基板を収容し且つ内部にプラズマが生じる収容室と、前記収容された基板を載置する載置台と、該載置台に前記プラズマを引き込むためのバイアス電力を印加する第1の電源と、前記基板上の電子密度を制御するための電子密度制御電力を印加する第2の電源と、前記載置台に対向する対向電極とを備え、前記第2の電源は前記対向電極に直流電力を印加する基板処理装置におけるパーティクル付着抑制方法であって、前記プラズマによる処理の終了後における0.5秒乃至1.0秒において、前記第2の電源は、前記基板上の電子密度が前記プラズマによる処理時の電子密度よりも低くなるように、前記電子密度制御電力を制御する電子密度下降ステップを有し、前記電子密度下降ステップにおいて、前記第1の電源は前記バイアス電力の印加を維持し、前記第2の電源は前記直流電力を前記プラズマによる処理時の前記直流電力よりも低下させることを特徴とする。
【0012】
請求項2記載のパーティクル付着抑制方法は、請求項1記載のパーティクル付着抑制方法において、前記第2の電源は、前記直流電力に加えて前記バイアス電力の周波数よりも高い周波数の高周波電力を印加し、前記電子密度下降ステップにおいて、前記第2の電源は、さらに、前記高周波電力を前記プラズマによる処理時の前記高周波電力よりも低下させることを特徴とする。
【0013】
請求項3記載のパーティクル付着抑制方法は、請求項2記載のパーティクル付着抑制方法において、前記電子密度下降ステップにおいて、前記第2の電源は、前記高周波電力を前記プラズマによる処理時の前記高周波電力の40%以下まで低下させることを特徴とする。
【0014】
上記目的を達成するために、請求項4記載の基板処理装置は、基板を収容し且つ内部にプラズマが生じる収容室と、前記収容された基板を載置する載置台と、該載置台に前記プラズマを引き込むためのバイアス電力を印加する第1の電源と、前記基板上の電子密度を制御するための電子密度制御電力を印加する第2の電源と、前記載置台に対向する対向電極とを備え、前記第2の電源は前記対向電極に直流電力を印加する基板処理装置において、前記第2の電源は、前記プラズマによる処理の終了後における0.5秒乃至1.0秒において、前記基板上の電子密度が前記プラズマによる処理時の電子密度よりも低くなるように、前記電子密度制御電力を制御し、前記0.5秒乃至1.0秒において、前記第1の電源は前記バイアス電力の印加を維持し、前記第2の電源は前記直流電力を前記プラズマによる処理時の前記直流電力よりも低下させることを特徴とする。
【0015】
請求項5記載の基板処理装置は、請求項4記載の基板処理装置において、前記電子密度制御電力はプラズマを生成するための電力であり、前記電子密度制御電力が印加されて前記プラズマが生成される第1の領域と前記プラズマを用いて前記基板に処理を施す第2の領域とが同一又は隣接することを特徴とする。
【0016】
請求項6記載の基板処理装置は、請求項4又は5記載の基板処理装置において、前記第2の電源は、前記直流電力に加えて前記バイアス電力の周波数よりも高い周波数の高周波電力を印加し、前記0.5秒乃至1.0秒において、前記第2の電源は、さらに、前記高周波電力を前記プラズマによる処理時の前記高周波電力よりも低下させることを特徴とする。
【0017】
請求項7記載の基板処理装置は、請求項6記載の基板処理装置において、前記0.5秒乃至1.0秒において、前記第2の電源は、前記高周波電力を前記プラズマによる処理時の前記高周波電力の40%以下まで低下させることを特徴とする。
【発明の効果】
【0018】
本発明によれば、プラズマを用いた処理の終了後における0.5秒乃至1.0秒において、基板上の電子密度がプラズマを用いた処理時の電子密度よりも低くなり、バイアス電力の印加が維持される。電子密度が0.5秒乃至1.0秒において低くなると、載置台に印加されるバイアス電力に起因する負のバイアス電位が急激に低下し、基板上を漂うパーティクルが電界から受ける力は急激に大きくなるため、重力と電界から受ける力のバランスが崩れ、パーティクルは電界から受ける力によって基板上から取り除かれる。その結果、基板へのパーティクルの付着を抑制することができる。
【0019】
また、本発明によれば、載置台に対向する対向電極に印加される直流電力がプラズマを用いた処理時の直流電力よりも低下する。直流電力が低下すると対向電極からの二次電子の放出が抑制されて基板上の電子密度がプラズマを用いた処理時の電子密度よりも確実に低くなる。その結果、基板上を漂うパーティクルが電界から受ける力は確実に大きくなるため、該パーティクルは電界から受ける力によって基板上から確実に取り除かれる。
【図面の簡単な説明】
【0020】
【図1】本発明の実施の形態に係る基板処理装置の構成を概略的に示す断面図である。
【図2】本実施の形態に係るパーティクル付着抑制方法としての電源制御シーケンスを示すチャート図である。
【図3】ウエハ上の電子密度が低下した際のパーティクルの挙動を説明するための図であり、図3(A)はパーティクルに作用する各力のベクトルを示す図であり、図3(B)はウエハ上からのパーティクルの除去の様子を説明するための図である。
【図4】プラズマ処理中における従来のパーティクルの挙動を説明するための図であり、図4(A)はパーティクルに作用する各力のベクトルを示す図であり、図4(B)はウエハ上を漂うパーティクルを示す図であり、図4(C)はプラズマ処理後におけるパーティクルの落下の様子を示す図である。
【発明を実施するための形態】
【0021】
以下、本発明の実施の形態について図面を参照しながら説明する。
【0022】
図1は、本実施の形態に係る基板処理装置の構成を概略的に示す断面図である。この基板処理装置はウエハにドライエッチング処理を施すように構成されている。
【0023】
図1において、基板処理装置10は、例えば、直径が300mmのウエハWを収容するチャンバ11(収容室)を有し、該チャンバ11内には半導体デバイス用のウエハWを載置する円柱状のサセプタ12(載置台)が配置されている。また、基板処理装置10では、チャンバ11の内側壁とサセプタ12の側面とによって、サセプタ12上方のガスをチャンバ11の外へ排出する流路として機能する側方排気路13が形成される。この側方排気路13の途中には排気プレート14が配置される。
【0024】
排気プレート14は多数の孔を有する板状部材であり、チャンバ11内部を上部と下部に仕切る仕切り板として機能する。排気プレート14によって仕切られたチャンバ11内部の上部(以下、「反応室」という。)17にはプラズマが生じる。また、チャンバ11内部の下部(以下、「排気室(マニホールド)」という。)18にはチャンバ11内のガスを排出する排気管16が接続される。排気プレート14は反応室17に生じるプラズマを捕捉又は反射してマニホールド18への漏洩を防止する。
【0025】
排気管16にはTMP(Turbo Molecular Pump)及びDP(Dry Pump)(ともに図示しない)が接続され、これらのポンプはチャンバ11内を真空引きして減圧する。具体的には、DPはチャンバ11内を大気圧から中真空状態(例えば、1.3×10Pa(0.1Torr)以下)まで減圧し、TMPはDPと協働してチャンバ11内を中真空状態より低い圧力である高真空状態(例えば、1.3×10−3Pa(1.0×10−5Torr)以下)まで減圧する。なお、チャンバ11内の圧力はAPCバルブ(図示しない)によって制御される。
【0026】
チャンバ11内のサセプタ12には第1の高周波電源19(第1の電源)が第1の整合器20を介して接続され、且つ電子密度制御機能を有する第2の電源を単独又は後述の第2の直流電源15と協働して構成する第2の高周波電源31が第2の整合器30を介して接続されており、第1の高周波電源19は比較的低い周波数、例えば、3.2MHzの高周波電力である、サセプタ12にプラズマを引き込むためのバイアス電力をサセプタ12に印加し、第2の高周波電源31は比較的高い周波数、例えば、40MHzの高周波電力である、プラズマを生成するための電力(電子密度制御電力)(以下、「プラズマ生成電力」という。)をサセプタ12に印加する。これにより、サセプタ12は下部電極として機能する。
【0027】
サセプタ12の上部には、静電電極板21を内部に有する静電チャック22が配置されている。静電チャック22は或る直径を有する下部円板状部材の上に、該下部円板状部材より直径の小さい上部円板状部材を重ねた形状を呈する。なお、静電チャック22はセラミックスで構成されている。
【0028】
静電チャック22では、静電電極板21に第1の直流電源23が接続されている。静電電極板21に正の直流電圧が印加されると、ウエハWにおける静電チャック22側の面(以下、「裏面」という。)には負の電位が生じて静電電極板21及びウエハWの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力により、ウエハWは静電チャック22における上部円板状部材の上において吸着保持される。
【0029】
また、静電チャック22には、吸着保持されたウエハWを囲うように、リング状部材であるフォーカスリング24が載置される。フォーカスリング24は、導電体、例えば、ウエハWを構成する材料と同じ単結晶シリコンによって構成される。フォーカスリング24は導電体からなるので、プラズマの分布域をウエハW上だけでなく該フォーカスリング24上まで拡大してウエハWの周縁部上におけるプラズマの密度を該ウエハWの中央部上におけるプラズマの密度と同程度に維持する。これにより、ウエハWの全面に施されるドライエッチング処理の均一性を維持することができる。
【0030】
サセプタ12の内部には、例えば、円周方向に延在する環状の冷媒室25が設けられる。この冷媒室25には、チラーユニット(図示しない)から冷媒用配管26を介して低温の冷媒、例えば、冷却水やガルデン(登録商標)が循環供給される。該低温の冷媒によって冷却されたサセプタ12は静電チャック22を介してウエハW及びフォーカスリング24を冷却する。
【0031】
静電チャック22における上部円板状部材の上面のウエハWが吸着保持される部分(以下、「吸着面」という。)には、複数の伝熱ガス供給孔27が開口している。これら複数の伝熱ガス供給孔27は、伝熱ガス供給ライン28を介して伝熱ガス供給部(図示しない)に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウム(He)ガスを、伝熱ガス供給孔27を介して吸着面及びウエハWの裏面の間隙に供給する。吸着面及びウエハWの裏面の間隙に供給されたヘリウムガスはウエハWの熱を静電チャック22に効果的に伝達する。
【0032】
チャンバ11の天井部には、サセプタ12と対向するようにシャワーヘッド29が配置されている。シャワーヘッド29は、多数のガス穴32を有する導電性の円板状部材である上部電極33(対向電極)と、該上部電極33を着脱可能に釣支するクーリングプレート34と、該クーリングプレート34を覆う蓋体35とを有する。該クーリングプレート34の内部にはバッファ室36が設けられ、このバッファ室36には処理ガス導入管37が接続されている。また、上部電極33には電子密度制御機能を有する第2の電源を単独又は第2の高周波電源31と協働して構成する第2の直流電源15が接続され、第2の直流電源15は上部電極33に直流電力(電子密度制御電力)を印加する。
【0033】
基板処理装置10では、処理ガス導入管37からバッファ室36へ供給された処理ガスがガス穴32を介して反応室17内部へ導入され、該導入された処理ガスは、第2の高周波電源31からサセプタ12を介して反応室17内部へ印加されたプラズマ生成電力によって励起されてプラズマとなる。該プラズマ中の陽イオンは、サセプタ12に印加されるバイアス電力に起因する負のバイアス電位によってサセプタ12に載置されたウエハWに向けて引きこまれ、該ウエハWにドライエッチング処理を施す。
【0034】
基板処理装置10では、ドライエッチング処理の間、第2の直流電源15が上部電極33に負の直流電力を印加し、上部電極33は二次電子を放出する。この放出される二次電子の量は上部電極33に印加される直流電力の値に左右されるため、第2の直流電源15は印加する直流電力の値を変化させることによって反応室17内部における電子密度、特に、ウエハW上における電子密度を制御することができる。また、プラズマの生成量は反応室17内部へ印加されるプラズマ生成電力の値に左右されるため、第2の高周波電源31も印加するプラズマ生成電力の値を変化させることによって反応室17内部における電子密度、特に、ウエハW上における電子密度を制御することができる。
【0035】
上述した基板処理装置10の各構成部品、例えば、第1の高周波電源19、第2の高周波電源31や第2の直流電源15の動作は、基板処理装置10が備える制御部(図示しない)のCPUがドライエッチング処理に対応するプログラムに応じて制御する。
【0036】
ところで、上述したように、基板処理装置10ではドライエッチング処理中にウエハW上おいて負に帯電したパーティクルがシースの境界面近傍を漂う。これらのパーティクルはドライエッチング処理終了後、第1の高周波電源19からのバイアス電力の印加が終了すると重力によって落下してウエハWに付着する虞があるため、バイアス電力の印加が終了するまでにウエハW上から除去する必要がある。
【0037】
本実施の形態では、これに対応して、電界から受ける力Fを用いて負に帯電したパーティクルをウエハW上から除去する。具体的には、増加した電界から受ける力Fをパーティクルへ衝撃的に作用させることによってパーティクルをウエハW上から弾き飛ばす。
【0038】
図2は、本実施の形態に係るパーティクル付着抑制方法としての電源制御シーケンスを示すチャート図である。
【0039】
図2において、基板処理装置10におけるドライエッチング処理の間(時間Tまでの間)、第2の高周波電源31は40MHzのプラズマ生成電力を2700Wでサセプタ12に印加し、第1の高周波電源19は3.2MHzのバイアス電力を4500Wでサセプタ12に印加し、さらに、第2の直流電源15は直流電力を−300Vで上部電極33に印加する。
【0040】
次いで、ドライエッチング処理の終了後、第2の直流電源15は直ちに直流電力の印加を終了し、続く所定の短時間(Δt)に亘って第2の高周波電源31はプラズマ生成電力を200Wまで低下させてその印加を維持する。第2の直流電源15からの直流電力の印加が終了すると二次電子の放出が停止し、プラズマ生成電力が低下するとプラズマの生成が抑制される。その結果、反応室17内部の電子密度、特に、ウエハW上の電子密度がドライエッチング処理時の電子密度よりも低くなる。一方、所定の短時間(Δt)の間、第1の高周波電源19は4500Wのバイアス電力の印加を維持する。
【0041】
図3は、ウエハ上の電子密度が低下した際のパーティクルの挙動を説明するための図であり、図3(A)はパーティクルに作用する各力のベクトルを示す図であり、図3(B)はウエハ上からのパーティクルの除去の様子を説明するための図である。
【0042】
電子密度が低くなるとプラズマ中における静電遮蔽の効果が弱くなるため、サセプタ12における負のバイアス電位の影響が大きくなり、図3(A)に示すように、パーティクルPが電界から受ける力Fが急激に大きくなる。このとき、電界から受ける力Fが重力Fよりも遙かに大きくなり、重力Fと電界から受ける力Fのバランスが崩れ、パーティクルPは電界から受ける力FによってウエハW上から取り除かれる。
【0043】
また、上述したように、ウエハW上における電子密度の低下は所定の短時間に発生するため、増加した電界から受ける力FはパーティクルPへ衝撃的に作用し、パーティクルPはウエハW上から弾き飛ばされる。なお、このとき、パーティクルPにはウエハWの表面に沿って流れる若干のガスの粘性力Fが作用するため、パーティクルPはウエハWの表面に対して垂直上方へ弾き飛ばされるのではなく、ウエハWの表面に対して斜め上方へ弾き飛ばされる(図3(B))。したがって、弾き飛ばされたパーティクルPが再度ウエハWへ向けて降下してくることは殆どない。
【0044】
次いで、所定の短時間経過後(T+Δt後)、第2の高周波電源31は直ちにプラズマ生成電力の印加を終了するとともに、第1の高周波電源19はバイアス電力の印加を終了し、その後、本シーケンスを終了する。
【0045】
プラズマ生成電力の変化に応答してウエハW上の電子密度が変化するためにはある程度の応答時間が必要であり、プラズマ生成電力を低下させる時間が0.5秒よりも短いとウエハW上の電子密度が十分に低下しない。また、プラズマ生成電力を変化させた後、該変化した状態を1.0秒以上維持すると、ウエハW上から弾き飛ばされたパーティクルPとは別の、新たに発生したパーティクルがウエハW上に到達して該ウエハW上を漂い始める。したがって、上述した電源制御シーケンスでは、プラズマ生成電力を低下させる所定の短時間を0.5秒乃至1.0秒に設定する。
【0046】
上述した電源制御シーケンスにおいてパーティクルPの取り除きには電子密度の変化が大きく影響するため、基板処理装置10は処理室17内部の電子密度を測定する機器(図示しない)を備える。
【0047】
図2の電源制御シーケンスによれば、ドライエッチング処理の終了後、直ちに上部電極33への直流電力の印加が終了されるとともに、続く0.5秒乃至1.0秒の間に亘ってサセプタ12へ印加されるプラズマ生成電力が2700Wから200Wまで低下されて維持されるが、サセプタ12へ印加されるバイアス電力は4500Wのまま維持される。プラズマ生成電力が低下するとプラズマの生成が抑制され、上記直流電力の印加が終了すると上部電極33からの二次電子の放出が停止するため、ウエハW上の電子密度がドライエッチング処理時の電子密度よりも確実に低くなる。そして、短期間である0.5秒乃至1.0秒の間において、ウエハW上の電子密度が低くなると、サセプタ12に印加されるバイアス電力に起因する負のバイアス電位が急激に低下し、ウエハW上を漂うパーティクルPが電界から受ける力Fは急激に大きくなるため、重力Fと電界から受ける力Fのバランスが急速に崩れるとともに、パーティクルPに電界から受ける力Fが衝撃的に作用する。その結果、パーティクルPはウエハW上から弾き飛ばされ、もって、ウエハWへのパーティクルPの付着を抑制することができる。
【0048】
上述した図2の電源制御シーケンスでは、ドライエッチング処理の終了後、直流電力の印加が終了されるとともに、プラズマ生成電力が低下されたが、直流電力の印加終了のみを実行してもよく、又はプラズマ生成電力の低下のみを実行してもよい。いずれの場合もウエハW上の電子密度がドライエッチング処理時の電子密度よりも低くなるため、パーティクルPが電界から受ける力Fを確実に大きくすることができ、もって、パーティクルPをウエハW上から確実に取り除くことができる。特に、直流電力の印加を終了すると直ちに二次電子の放出が中断するため、電子密度の制御の応答性の観点からは直流電力の印加終了を実行するのが好ましい。
【0049】
また、直流電力の印加終了を実行する代わりに、直流電力の低下を実行してもよい。この場合、上部電極33からの二次電子の放出が抑制されてウエハW上の電子密度をドライエッチング処理時の電子密度よりも低くすることができる。
【0050】
上述した図2の電源制御シーケンスでは、直流電力の印加終了やプラズマ生成電力の低下を実行したが、ドライエッチング処理の終了後、印加される直流電力やプラズマ生成電力を変化させることなく、印加されるバイアス電力を増加させてもよい。この場合、バイアス電力の増加に起因してサセプタ12における負のバイアス電位が低下し(但し、電位差の絶対値は増加し)、パーティクルPが電界から受ける力Fを大きくすることができる。
【0051】
上述した基板処理装置10では、プラズマ生成電力が印加されてプラズマが生成される領域である反応室17(第1の領域)が、プラズマを用いてウエハWに処理を施す領域であるウエハW上の空間(第2の領域)を含むため、プラズマ生成電力の低下の影響をウエハW上の空間に直ちに反映させることができる。その結果、ウエハW上の電子密度を迅速
に低下させることができる。
【0052】
また、上述した基板処理装置10では、プラズマ生成電力が印加されてプラズマ生成される領域(以下、「プラズマ生成領域」という。)が、プラズマを用いてウエハWに処理を施す領域(以下、「処理領域」という。)を含んでいたが、プラズマ生成領域と処理領域は少なくとも隣接していればよく、この場合も、プラズマ生成領域におけるプラズマ生成電力の低下の影響を処理領域に直ちに反映させることができるため、処理領域に含まれるウエハW上の空間における電子密度を迅速に低下させることができる。すなわち、図2の電源制御シーケンスは、上述した基板処理装置10のような平行平板エッチング装置だけでなく、例えば、ECR(Electron Cyclotron Resonance)スパッタ装置やICP(Inductive Coupling Plasma)装置、特に、TCP(Transformer Coupling Plasma)装置にも適用することができる。
【0053】
さらに、上述した基板処理装置10では、プラズマ生成電力がサセプタ12に印加されたが、バイアス電力がサセプタ12に印加されていればプラズマ生成電力は上部電極33に印加されてもよく、この場合もプラズマ生成電力を低下させることによって反応室17内部における電子密度を低下させ、サセプタ12における負のバイアス電位を低下させることができる。
【0054】
なお、上述した本実施の形態では、ドライエッチング処理が施される基板が半導体デバイス用のウエハであったが、ドライエッチング処理が施される基板はこれに限られず、例えば、LCD(Liquid Crystal Display)やFPD(Flat Panel Display)等のガラス基板であってもよい。
【0055】
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ(例えば、制御部)に供給し、コンピュータのCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
【0056】
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【0057】
また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
【0058】
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
【0059】
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備
わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
【0060】
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。
【0061】
次に、本発明の実施例について説明する。
【0062】
実施例1乃至5
まず、基板処理装置10において、互いにレシピ(反応室17内部圧力、プラズマ生成電力やバイアス電力の設定値)が異なるプロセスA乃至Eについて図2の電源制御シーケンスを実行した場合におけるウエハWの表面に付着した大きさが0.08μmより小さいパーティクルの数をカウントし、それぞれ実施例1乃至5として下記表1に示した。このとき、電源制御シーケンスにおけるドライエッチング処理後のプラズマ生成電力を、ドライエッチング処理時のプラズマ生成電力の40%以下まで低下させた。
【0063】
比較例1乃至5
次に、基板処理装置10において、プロセスA乃至Eについて従来の電源制御シーケンスを実行した場合におけるウエハWの表面に付着した大きさが0.08μmより小さいパーティクルの数をカウントし、それぞれ比較例1乃至5として下記表1に示した。なお、本比較例における従来の電源制御シーケンスでは、ドライエッチング処理後、直ちに上部電極33への直流電力の印加、プラズマ生成電力の印加及びバイアス電力の印加を終了した。
【0064】
【表1】

実施例6
基板処理装置10において、上部電極33への直流電力の印加及びプラズマ生成電力の印加のみが実行されるプロセスFについて図2の電源制御シーケンスを実行した場合(但し、バイアス電力の印加は実行しない。)におけるウエハWの表面に付着した大きさが0.08μmより小さいパーティクルの数をカウントし、実施例6として下記表2に示した。このときも電源制御シーケンスにおけるドライエッチング処理後のプラズマ生成電力を、ドライエッチング処理時のプラズマ生成電力の40%以下まで低下させた。
【0065】
比較例6
次に、基板処理装置10において、プロセスFについて従来の電源制御シーケンスを実行した場合におけるウエハWの表面に付着した大きさが0.08μmより小さいパーティクルの数をカウントし、比較例6として下記表2に示した。なお、本比較例における従来の電源制御シーケンスでは、ドライエッチング処理後、直ちに上部電極33への直流電力
の印加及びプラズマ生成電力の印加を終了した。
【0066】
【表2】

実施例7,8
まず、基板処理装置10において、プラズマ生成電力の印加及びバイアス電力の印加のみが実行されるプロセスG及びHについて図2の電源制御シーケンスを実行した場合(但し、上部電極33への直流電力の印加は実行しない。)におけるウエハWの表面に付着した大きさが0.08μmより小さいパーティクルの数をカウントし、それぞれ実施例7,8として下記表3に示した。このときも電源制御シーケンスにおけるドライエッチング処理後のプラズマ生成電力を、ドライエッチング処理時のプラズマ生成電力の40%以下まで低下させた。
【0067】
比較例7,8
次に、基板処理装置10において、プロセスG及びHについて従来の電源制御シーケンスを実行した場合におけるウエハWの表面に付着した大きさが0.08μmより小さいパーティクルの数をカウントし、それぞれ比較例7,8として下記表3に示した。なお、本比較例における従来の電源制御シーケンスでは、ドライエッチング処理後、直ちにプラズマ生成電力の印加及びバイアス電力の印加を終了した。
【0068】
【表3】

実施例1乃至5及び比較例1乃至5の比較の結果、実施例6及び比較例6の比較の結果、並びに実施例7,8及び比較例7,8の比較の結果、図2の電源制御シーケンスを実行した場合にウエハWの表面に付着したパーティクルの数を低減できることが分かった。これにより、プラズマ生成電力をドライエッチング処理時のプラズマ生成電力の40%以下まで低下させると、ウエハW上の電子密度がドライエッチング処理時の電子密度よりも充分に低くなり、ウエハW上を漂うパーティクルが電界から受ける力Fを充分に大きくすることができ、ウエハWの表面へのパーティクルの付着を抑制することができることが分かった。
【符号の説明】
【0069】
W ウエハ
10 基板処理装置
12 サセプタ
15 第2の直流電源
17 反応室
19 第1の高周波電源
31 第2の高周波電源
33 上部電極

【特許請求の範囲】
【請求項1】
基板を収容し且つ内部にプラズマが生じる収容室と、前記収容された基板を載置する載置台と、該載置台に前記プラズマを引き込むためのバイアス電力を印加する第1の電源と、前記基板上の電子密度を制御するための電子密度制御電力を印加する第2の電源と、前記載置台に対向する対向電極とを備え、前記第2の電源は前記対向電極に直流電力を印加する基板処理装置におけるパーティクル付着抑制方法であって、
前記プラズマによる処理の終了後における0.5秒乃至1.0秒において、前記第2の電源は、前記基板上の電子密度が前記プラズマによる処理時の電子密度よりも低くなるように、前記電子密度制御電力を制御する電子密度下降ステップを有し、
前記電子密度下降ステップにおいて、前記第1の電源は前記バイアス電力の印加を維持し、前記第2の電源は前記直流電力を前記プラズマによる処理時の前記直流電力よりも低下させることを特徴とするパーティクル付着抑制方法。
【請求項2】
前記第2の電源は、前記直流電力に加えて前記バイアス電力の周波数よりも高い周波数の高周波電力を印加し、
前記電子密度下降ステップにおいて、前記第2の電源は、さらに、前記高周波電力を前記プラズマによる処理時の前記高周波電力よりも低下させることを特徴とする請求項1記載のパーティクル付着抑制方法。
【請求項3】
前記電子密度下降ステップにおいて、前記第2の電源は、前記高周波電力を前記プラズマによる処理時の前記高周波電力の40%以下まで低下させることを特徴とする請求項2記載のパーティクル付着抑制方法。
【請求項4】
基板を収容し且つ内部にプラズマが生じる収容室と、前記収容された基板を載置する載置台と、該載置台に前記プラズマを引き込むためのバイアス電力を印加する第1の電源と、前記基板上の電子密度を制御するための電子密度制御電力を印加する第2の電源と、前記載置台に対向する対向電極とを備え、前記第2の電源は前記対向電極に直流電力を印加する基板処理装置において、
前記第2の電源は、前記プラズマによる処理の終了後における0.5秒乃至1.0秒において、前記基板上の電子密度が前記プラズマによる処理時の電子密度よりも低くなるように、前記電子密度制御電力を制御し、
前記0.5秒乃至1.0秒において、前記第1の電源は前記バイアス電力の印加を維持し、前記第2の電源は前記直流電力を前記プラズマによる処理時の前記直流電力よりも低下させることを特徴とする基板処理装置。
【請求項5】
前記電子密度制御電力はプラズマを生成するための電力であり、
前記電子密度制御電力が印加されて前記プラズマが生成される第1の領域と前記プラズマを用いて前記基板に処理を施す第2の領域とが同一又は隣接することを特徴とする請求項4記載の基板処理装置。
【請求項6】
前記第2の電源は、前記直流電力に加えて前記バイアス電力の周波数よりも高い周波数の高周波電力を印加し、
前記0.5秒乃至1.0秒において、前記第2の電源は、さらに、前記高周波電力を前記プラズマによる処理時の前記高周波電力よりも低下させることを特徴とする請求項4又は5記載の基板処理装置。
【請求項7】
前記0.5秒乃至1.0秒において、前記第2の電源は、前記高周波電力を前記プラズマによる処理時の前記高周波電力の40%以下まで低下させることを特徴とする請求項6記載の基板処理装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate


【公開番号】特開2013−102237(P2013−102237A)
【公開日】平成25年5月23日(2013.5.23)
【国際特許分類】
【出願番号】特願2013−38441(P2013−38441)
【出願日】平成25年2月28日(2013.2.28)
【分割の表示】特願2008−287735(P2008−287735)の分割
【原出願日】平成20年11月10日(2008.11.10)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】