ビデオプリンタ
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビデオカメラやＶＴＲ再生画などの出力をハードコピーする装置に係り、特に入力画像を縮小して多数メモリし、あるいは同一画を縮小多分割してプリントするに好適なビデオプリンタに関する。
【０００２】
【従来の技術】従来の装置は、特開昭５６−６４８８４号公報に記載のように、入力画像をメモリに一旦保持した後、そのままの画像配列で１個のプリントを得る装置となっていた。
【０００３】
【発明が解決しようとする課題】上記従来技術は、メモリした画像を縮小して多分割状態で同時にプリントする点については考慮されておらず、小さい画像のプリントを多種類多数得たい場合には、ビデオカメラで被写体を小さく撮像した後、複数枚プリントせざるを得なく、コスト的、時間的に問題があった。また、ＶＴＲやＴＶ放送の画像を小さくしてプリントしたい場合には不可能であった。
【０００４】本発明の目的は、複数の縮小画像をプリントするにあたり、縮小画像間の境界部に画枠を設けることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するために、本発明は、入力画像データを記憶するメモリ手段と、該メモリ手段から読み出した画像データを画像として出力する出力手段と、前記メモリ手段から読み出した画像データを印刷して複数の縮小画像を出力するプリント手段を有するビデオプリンタにおいて、縮小画像間の境界部に画枠を付ける画枠信号発生手段を設けた。
【０００６】さらに、本発明は、入力画像データを記憶するメモリ手段と、該メモリ手段から読み出した画像データを画像として出力する出力手段と、前記メモリ手段から読み出した画像データを印刷して複数の縮小画像を出力するプリント手段を有するビデオプリンタにおいて、前記メモリ手段は、１／Ｎに縮小した入力画像データを保持するバッファメモリと、これを制御するバッファメモリ制御手段と、前記バッファメモリに保持された縮小画像データを指定された位置に保持するフィールドメモリと、これを制御するフィールドメモリ制御手段とを有しており、前記バッファメモリに保持される縮小画像間の画枠領域を検出する枠エリア検出手段と、画枠信号発生手段を備え、前記枠エリア検出手段により検出された領域に前記画枠信号発生手段の出力を切替え挿入するようにした。
【０００７】また、本発明は、上記ビデオプリンタにおいて、画枠信号発生手段の出力を断続するスイッチ手段を有するようにした。
【０００８】
【発明の実施の形態】以下、本発明の前提となるビデオプリンタの構成を図１〜図７を用いて説明する。図１において、１は磁気記録再生装置やビデオカメラあるいはテレビ放送受信機などの信号源、２はアナログ信号処理を施こすデコード処理手段、３はフレームメモリなどのメモリ手段、４はエンコード処理手段、５はモニタ、６はメモリ部３のメモリ情報をハードコピーするプリント手段、７はシステムコントローラ（以下シスコンと略称する）である。
【０００９】次に、動作を説明する。本システムは、第１のモードとして、信号源１からの映像信号を順次縮小しメモリ手段３にマルチ状に保持し、これをモニタ５で確認し、プリント手段６でプリントするものである（図２R>２）。また、本システムは、第２のモ−ドとして、例えば信号源１がビデオフロッピやＶＴＲなどの磁気記録再生装置の場合には、信号源１とシスコン７を連動させて、ビデオフロッピの内容（例えば５０フィールド画面）を順次縮小してメモリ手段３に２５画面／フィールドつまり多画面メモリとして保持した後、プリントするものである（図３）。さらに、本システムは、第３のモードとして、信号源１からの映像信号を縮小しない標準の大きさのままでメモリ手段３に保持した後、プリント手段６において図４の多分割マルチ画（例えば1／Ｎに圧縮して１枚のプリント上に同一画をＮ画面配置）のプリントをするものである。
【００１０】本発明の前提となるビデオプリンタの構成例を図５に示す。同図は図２のプリント画を実現するものである。図５において、３０１はバッファメモリ、３０２はフィールドメモリ、３０３はバッファメモリ制御手段、３０４はフィールドメモリ制御手段である。また、バッファメモリ制御手段３０３は、Ｗ／Ｒ制御手段３３１、垂直アドレス手段３３２、水平アドレス手段３３３、２Ｎ分周器３３４、２Ｎ分周器３３５、クロックスイッチ３３６，３３７で構成され、フィールドメモリ制御手段３０４は、Ｗ／Ｒ制御手段３４１、Ｗゲート手段３４２、一致検出手段３４３，３４４、エリアアドレス手段３４５、垂直アドレス手段３４６、水平アドレス手段３４７で構成される。
【００１１】以上において、エリアアドレス手段３４５は、図２及び図３における縮小エリア（図２のＡ，Ｂ，Ｃ，Ｄ……）のアドレス番号を供給するものである。また、バッファメモリ３０１は、説明を簡単にするために４つのバッファメモリを有するものとする。
【００１２】次に動作を説明する。まず、デコード処理手段２からは図２のように連続フィールド映像のディジタル画像が順次メモリ手段３に入力される。この人力ディジタル画像は、垂直／水平方向に間引きされて、図２の縮小画像を構成するデータのみがバッファメモリ３０１に書き込まれる。つまり、図２における画像「Ａ」が、１フィールド期間にバッファメモリＡ１／Ｂ１に縮小されて書き込まれる。
【００１３】次のフィールド期間（図２の画像「Ｂ」の期間）には、バッファメモリＡ１／Ｂ１の内容は連続的に繰り返し読み出されるとともに、他方のバッファメモリＡ２／Ｂ２には、画像「Ｂ」が縮小されて書き込まれる。以降画像「Ｃ」「Ｄ」……も順次縮小されバッファメモリＡ１／Ｂ１とＡ２／Ｂ２に書き込まれ、読み出される。
【００１４】さて、ここで入力画像「Ａ」を２つのバッファメモリＡ１／Ｂ１に書き込む時は、水平走査（あるいは水平周期）毎に切り換えてバッファメモリＡ１とＢ１に交互に書き込む。
【００１５】その後読み出す時は、２つのバッファメモリＡ１／Ｂ１を同時に読み出し、次段のフィールドメモリＡ／Ｂ３０２の書き込みエリア（図２の縮小区画）にタイミングを合わせて同時に書き込む。
【００１６】以下、順次Ａ，Ｂ，Ｃ，Ｄ，……あるいは１，２，３，……と書き込まれ、Ｐあるいは２５で連続縮小画像のフィールドメモリ３０２への書き込みを完了する。
【００１７】その後、フィールドメモリ３０２は連続的に読み出され、モニタ（図示せず）上に図２の画像を映し出すとともに、プリント手段６によりモニタ画と同一プリントをプリントする。
【００１８】次に、バッファメモリ制御手段３０３とフィールドメモリ制御手段３０４の詳細動作を説明する。まず、バッファメモリ制御手段３０３では、書き込み時に図６のように必要データのみをバッファメモリ３０１に取り込む。まず水平方向では、入力データの転送周期（入力クロックＣＬＫと同じでありＴCLKとする）に対して、水平アドレス手段３３３のアドレス変化は２Ｎ・ＴCLKである。つまり２Ｎ分周器３３５により水平アドレス手段３３３のクロック周期は２Ｎ倍になっている。
【００１９】図６は、Ｎ＝２の１６分割状態で示してある。したがって、同一アドレスには、例えば図６（ａ）に示す１−１，１−２，１−３，１−４の４個の連続データが書き込まれるが、最終的には最後に書き込む１−４のデータのみが保持される。その後、次のアドレスには、次の４個のデータ（１−５〜１−８）のうち１−８のデータのみが保持され、この結果、１水平走査では５１２個のデータのうち、その1／4の１２８個のデータのみがバッファメモリＡ１に書き込まれる（まず最初の水平走査期間はバッファメモリ３０１のＡ１メモリに書き込まれる。）。その後、次にバッファメモリ３０１に取り込むべき水平走査期間では、同様にして１２８個のデータがフィールドメモリＢ１に書き込まれる。その後、フィールドメモリＡ１／Ｂ１は交互にデータが書き込まれる。
【００２０】さて、次に垂直アドレス手段３３２の動作であるが、書き込み時には、入力クロックとして２Ｎ分周された水平同期信号ＨＤが入力される（本実施例の説明では上述のようにＮ＝２とした）。したがって、バッファメモリ３０１の垂直アドレスは、４水平周期で１つ移動することとなり、図６に示した各バッファメモリに割当てられた行のデータが書き込まれる。したがって、最初の２行目の水平期間データはバッファメモリＡ１に保持され、さらに２行後の水平期間データはバッファメモリＢ１に保持され、以降これを繰り返して、１フィールド期間（２５６行データ）から１２８行のデータを半分づつバッファメモリＡ１／Ｂ１に保持する。この結果、最終的にバッファメモリ３０１には、水平方向データのうち４ｎ（ｎ＝１〜１２８）番目のデータのみが保持され、かつ垂直方向では、バッファメモリＡ１には（４ｍ−２）行目、バッファメモリＢ１には４ｍ行目のデータ（ｍ＝１〜６４）のみが保持される。この結果、バッファメモリＡ１／Ｂ１には図６（ｂ）に示すデータが保持される。なおバッファメモリ３０１の書き込み時のＡ／Ｂ切り替えは、Ｗ／Ｒ制御手段３３１により実施される。
【００２１】さて、次にバッファメモリ３０１の読み出し時には、垂直アドレス手段３３２および水平アドレス手段３３３のクロックは、直接ＨＤ及びＣＬＫが入力される。したがって、垂直方向では１フィールド期間に同一アドレスが周期的に４回現れ、また、水平方向でも１水平期間に同一アドレスが周期的に４回現れる。つまり、このバッファメモリ３０１の出力をモニタを介して見た場合、まさに図２右側の１６分割状態に再現されている。つまり、縮小された１６個のエリアにそれぞれ対応して同一画像が１６回現れる。このような画像が、次段フィールドメモリ３０２に供給される。
【００２２】さて、次にフィールドメモリ制御手段３０４の動作を説明する。フィールドメモリ３０２の垂直／水平アドレスは、それぞれ垂直アドレス手段３４６および水平アドレス手段３４７で制御される。これらのアドレス手段３４６，３４７ではＶＤ，ＨＤ信号をリセットＲとして、ＨＤ，ＣＬＫ信号をクロックＣＫとして、バッファメモリ制御手段３０３内の垂直アドレス手段３３２および水平アドレス手段３３３の読み出し状態と全く同様にアドレスを発生する。したがって、バッファメモリ３０１から読み出される縮小エリアと、フィールドメモリ３０２における縮小エリアとは、完全にタイミングが一致している。
【００２３】したがって、エリアアドレス手段３４５の出力として、フィールドメモリ３０２に書き込むべき縮小エリアの位置を指定することにより、Ｗ／Ｒ制御手段３４１はそのエリア（例えば図２のエリアＡ）のみに書き込み指令を出力する。このとき、シスコン７からは図２R>２のエリアにおける（第ｍ行，第ｎ行）の指定データとして（ｍ，ｎ）がエリアアドレス手段３４５に供給される。このとき、エリアアドレス手段３４５の出力は、垂直方向・水平方向とも（本実施例では）２ｂｉｔアドレスを出力し、一致検出手段３４３，３４４において各アドレスの上位（ＭＳＢ側）２ｂｉｔと比較される。
【００２４】したがって、１つのエリアデータ（ｍ，ｎ）に対して１つの縮小エリア期間のみ、両一致検出手段３４３，３４４は一致信号を出力し、Ｗゲート手段３４２において両一致信号の共通期間のみＷ／Ｒ制御手３４１に一致信号を出力する。このとき、縮小エリア（図２R>２のＡ〜Ｐ）の書き込み順あるいはランダムなエリア指定などは、シスコン７の設計により任意に設定することができる。また、シスコン７よりＷゲート手段３４２に直接信号を送ることにより、同一縮小画像を、例えば１６画面フィールドメモリ３０２に書き込める。
【００２５】また、１フィールド毎にエリア番号を切り換えることにより、図２のような連続フィールド画像の１６分割連続メモリが可能であり、数フィールドおきにあるいは手動入力により、エリア番号を切り換えることにより間欠的あるいは断続的なフィールドのメモリが可能である。
【００２６】以上において、４個のバッファメモリＡ１／Ｂ１，Ａ２／Ｂ２のＷ／Ｒ動作とフィールドメモリ３０２のＷ／Ｒ動作を図７にまとめて示す。フィールドメモリＡ／Ｂ３０２に同時にデータを書き込むことより連続フィールド書き込みを可能とし、フィールドメモリ３０２の読み出し時には、フィールド毎にフィールドメモリＡ／Ｂを切り換えて出力することにより、通常のモニタで映し出すことができるインタレース信号を再現している。
【００２７】図７（５），（６）は、フィールドメモリ３０２に書き込む縮小エリア番号が順次変化している様子を模式的に書き込みパルスの位相変化で示した。
【００２８】なお、図５において、バッファメモリＡ１／Ｂ１とバッファメモリＡ２／Ｂ２との関係は、装置が書き込み状態時には常にＷ／Ｒが反対になっている。したがって、バッファメモリＡ１／Ｂ１，Ａ２／Ｂ２それぞれに専用の垂直アドレス手段３３２および水平アドレス手段３３３が必要であるが、理解しやすいようにそれぞれの配線は省略してある。
【００２９】また、図５〜図７の説明においてＮ＝２として１６分割を説明してきたが、Ｎとして他の整数でもよい。例えば、Ｎ＝１で４分割、Ｎ＝３で３６分割、Ｎ＝４で６４分割などである。
【００３０】以上説明したビデオプリンタにおいては、隣接する縮小画像は互いに画面が接している。このような複数枚の画像を切断するときには、隣接する画像間を正確に切断しないと隣の画像の背景が入り込んでしまうおそれがある。この実施の形態は、このような不都合をなくすことができるビデオプリンタに関する。
【００３１】図３に示すような奇数分割プリントの一実施例を図８に示す。同図において図５と同一機能を有するものは、同一番号を記した。図８において、３０５はバッファメモリ制御手段、３０６は枠データ発生手段、３０７はデータスイッチである。バッファメモリ制御手段３０５は、図５のバッファメモリ制御手段３０４に含まれる手段３３１〜３３５の他に、垂直シフト手段３５１、水平シフト手段３５２、最終アドレス検出手段３５３，３５４、枠エリア検出手段３５５、ＯＲゲート３５６，３５７、及びアドレススイッチ３５８，３５９で構成される。
【００３２】次に、動作を説明する。説明では図３にあわせて２５画面を例にとる。まず、バッファメモリ３０１への画像書き込みは、図５で説明したように１／４にデータ縮小されて１フィールド分のデータが取り込まれる。また図７（３），（４）のようにバッファメモリＡ１／Ｂ１への書き込みフィールド期間では、バッファメモリＡ２／Ｂ２は読み出し期間に、次のフィールド期間では、反対の状態にある。バッファメモリ３０１のアドレスは、アドレススイッチ３５８，３５９を介して、垂直アドレス手段３３２及び水平アドレス手段３３３で制御される。ここで、垂直アドレス手段３３２は、ライト（Ｗrite：Ｗ）垂直アドレス手段３３２ａとリード（Ｒead：Ｒ）垂直アドレス手段３３２ｂで構成され、それぞれアドレススイッチ３５８ａ，３５８ｂで互いに相反する垂直アドレス手段３３２の出力が選択され、バッファメモリＡ１／Ｂ１，Ａ２／Ｂ２へ供給される。同様に、水平アドレス手段３３３も、Ｗ水平アドレス手段３３３ａおよびＲ水平アドレス手段３３３ｂで構成され、垂直アドレス手段３３２と同様にバッファメモリ手段３０１ヘアドレスを供給する。
【００３３】まず、Ｗ水平アドレス手段３３３ａの動作を図９を用いて説明する。デコード処理手段２からのＨＤ信号により２Ｎ分周器３３５および水平シフト手段３５２がリセットＲされる。このとき、水平シフト手段３５２の出力は、例えば“Ｈ”になり、Ｗ水平アドレス手段３３３ａをリセットＲする。その後、２Ｎ分周器３３５は、クロック信号ＣＬＫを（本説明ではＮ＝２なので）４分周して、次段水平シフト手段３５２及びＷ水平アドレス手段３３３ａのクロック入力端ＣＫに４分周ＣＬＫを供給する。その後、水平シフト手段３５２は、所定数（例えは１４発）の４分周ＣＬＫを計数するとその出力を“Ｌ”に反転し、Ｗ水平アドレス手段３３３ａのリセットを解除する。この結果、Ｗ水平アドレス手段３３３ａは、計数可能となり、４分周ＣＬＫの到来毎にアドレス値を更新していく。なお、このアドレス値は１２８まで達し、それ以降の計数動作は無意味となる。したがって、バッファメモリＡ／Ｂには、図９（ｂ）に示すように水平方向では１５ライン目以降のデータのみが保持される。
【００３４】バッファメモリに保持された５０×１００個のデータは、次のフィールド期間にＲ水平アドレス手段３３３ｂにより繰り返し読み出されると同時に、次段のデータスイッチ３０７にそれぞれ送られる。ここで、Ｒ水平アドレス手段３３３は、ＨＤ信号によりリセットＲされ、その直後よりクロックＣＬＫを計数し始める。最終計数値（例えば１００）まで計数が進むと、最終アドレス検出手段３５４は、最終アドレスとして上記最終計数値を検出し、ＯＲゲート３５７にリセットパルスを出力する。これにより再びＲ水平アドレス手段はリセットされ、アドレス０から計数を開始し、この動作が次のＨＤ到来まで繰り返し行なわれる。
【００３５】１水平期間にＣＬＫは５００発強存在し、したがって、図９（ｂ）の例えば１行目のデータ（８−１５）〜（８−１１４）のデータが５回以上繰り返し読み出されることになる。したがって、各垂直アドレスに対して水平方向に同一データ群（例えは上記の８−１５〜８−１１４）が５回以上読み出される。ここで、最終アドレス１００は、５１２／５以下の整数の一つとして選定したものであり、必ずしもこれに限るものではない。
【００３６】次に、垂直アドレス手段３３２の動作を説明する。水平アドレス手段３３３の水平方向操作を、垂直方向に置き換えたものが垂直アドレス手段３３２である。まず、Ｗ垂直アドレス手段３３２ａの動作を説明する。デコード処理手段２からのＶＤ信号により２Ｎ分周器３３４と垂直シフト手段３５１がリセットＲされる。このとき、垂直シフト手段３５１の出力は、例えば“Ｈ”となりＷ垂直アドレス手段３３２ａをリセットＲする。その後、２Ｎ分周器３３４は、ＨＤ信号を（本実施例ではＮ＝２なので）４分周して、４分周ＨＤ信号を次段垂直シフト手段３５１及びＷ垂直アドレス手段３３２ａのクロック端子ＣＫに供給する。垂直シフト手段３５１は、所定数（例えば７）の４分周ＨＤ信号を計数すると、その出力を“Ｌ”に反転し、Ｗアドレス手段３３２ａのリセットを解除する。その後、Ｗ垂直アドレス手段３３２ａは、４分周ＨＤ信号を計数し始め、Ｗ垂直アドレスとしてアドレススイッチ３５８を介してバッファメモリ３０１に供給する。したがって、バッファメモリＡ１及びＢ１には、図９に示すように８行目以降のデータが保持される。このとき、５８行目以降のデータ書き込みは任意で良い。
【００３７】さて、次にＲ垂直アドレス手段３３２ｂの動作を説明する。ＶＤ信号によりＯＲゲート３５６を介してＲ垂直アドレス手段３３２ｂはリセットされ、その直後よりＨＤ信号を計数する。その計数値が最終計数値（例えば５０）まで達すると、最終アドレス検出手段３５３は、最終アドレスとして上記最終計数値を検出し、ＯＲゲート３５６にリセットパルスを出力する。これにより、再びＲ垂直アドレス手段３３２ｂはリセットされ、再びアドレス０から計数を開始する。この動作は、次のＶＤ信号が到来するまで繰り返し行われる。ＶＤ周期中にＨＤ信号は約２６０発存在し、したがって、図９（ｂ）の例えば８行目から５７行目での５０行分のデータが垂直方向に５回繰り返し読み出される。
【００３８】以上により、垂直アドレス手段３３２と水平アドレス手段３３３の読み出し制御により図９（ｂ）の縮小画面が垂直・水平（モニタ上でみると縦・横）方向に５画面づつ計２５画面が読み出される。したがって、図５のフィールドメモリ３０２及びフィールドメモリ制御手段３０４を用いれば、縮小画像を連続的に２５画面メモリでき、さらに同一画を２５画面同時にメモリすることもできる。
【００３９】以上のようにして、バッファメモリ３０１より読み出された縮小画像は、データスイッチ３０７において枠づけが行なわれる。つまり枠エリア検出手段３５５からの信号により、データスイッチ３０７は枠データ発生手段３０６からの枠データを選択し、次段フィールドメモリ３０２に供給する。ここで、枠データとしては、白、黒、あるいは他の任意の色相に定される。
【００４０】さて、枠エリア検出手段３５５の動作を説明する。枠エリア検出手段３５５には、Ｒ垂直アドレス手段３２２ｂからのＲ垂直アドレスと、Ｒ水平アドレス手段３３３ｂからのＲ水平アドレスとが入力されている。枠エリア検出手段３５５では、各Ｒアドレスから枠エリアにすべきアドレスを検出して枠エリア信号として上記データスイッチに供給する。枠エリアとしては、図９R>９（ｂ）に示す左右端の例えば２ライン（垂直方向データの１５，１６及び１１３，１１４のライン）分と上下端の例えば２行（水平方向データの８，９及び５６，５７行）分のアドレスを検出する。この枠検出信号は縮小画像１つに対して上下左右エリアで発生し、これらが、２５画面分全てに対して出力される。
【００４１】次に、図８におけるバッファメモリ制御手段３０５の他の一実施例を図１０に示す。同図において、図８と同一機能を有するものは、同一番号を記してある。図１０ではＲ垂直アドレス手段３２２ｂとＲ水平アドレス手段３３３ｂをプリセットＰＳタイプとし、また図８における垂直シフト手段３５１と水平シフト手段３５２を削除した構成である。垂直アドレス手段３３２と水平アドレス手段３３３以外の動作は図８と同様である。
【００４２】まず、水平アドレス手段３３３の動作を説明する。Ｗ水平アドレス手段３３３ａは、ＨＤ信号によるリセット後、すぐに４分周ＣＬＫを計数し始める。したがって、バッファメモリ３０１には、図９（ａ）の水平方データが全て書き込まれる。一方、読み出し時では、Ｒ水平アドレス手段３３３ｂは、ＨＤ信号により所定値（例えば１５）にプリセットＰＳされ、その後のＣＬＫによりアドレス値を更新していく。最終計数値（例えば１１４）までアドレス値が進むと、図８と同様に最終アドレス検出手段３５４よりプリセットパルスが出力され、ＯＲゲート３５７を介してＲ水平アドレス手段３３３ｂは再びリセットされる。
【００４３】その後、同様にして水平アドレスは繰り返し出力される。したがって、バッファメモリ３０１からは、図８と同様に図９（ｂ）の縮小画像データが繰り返し出力される。一方、垂直アドレス手段３３２では、上記水平アドレス手段３３３の水平方向を垂直方向に置き換えた状態に等しい。つまり、Ｗ垂直アドレス手段３３２ａはＶＤ信号によりリセットされ、４分周ＨＤ信号を計数する。したがって、バッファメモリ３０１には、図９R>９に示す水平方向の１行目から全てが書き込まれる。
【００４４】読み出し時は、Ｒ垂直アドレス手段３３２ｂはＶＤ信号により所定値（例えば８）にプリセットＰＳされ、その後４分周ＨＤ信号を計数する。最終アドレス検出手段３５３は、Ｒ垂直アドレス手段３３２ｂの最終アドレス（例えば５７）を検出すると、プリセットパルスを出力し、ＯＲゲート３５６を介して再びＲ垂直アドレス手段３３２ｂをプリセットする。以降この動作を繰り返す。したがって、図９（ｂ）の縮小画像が２５回連続して読み出される。
【００４５】上記の図８から図１０の説明においては、Ｎ＝２として、垂直・水平方向に１／４に縮小し、５×５＝２５の縮小画面書き込みについて説明したが、これに限るものではない。例えば、３×３＝９画面の場合にはＮ＝１として、垂直・水平方向に１／２に縮小（２５６×２５６）し、これを２つのバッファメモリ３０１に書き込む（２５６×１２８）。読み出し時には、縮小画像（２５６×１２８）のうち（１７０×８５）の部分を繰り返し読み出す。また、７×７＝４９画面の場合にはＮ＝３として、１／６に圧縮（８４×８４）し、縮小画像（８４×４２）をバッファメモリ３０１に書き込む。そのうち（７２×３６）の部分を繰り返し読み出す。
【００４６】このように垂直水平方向に奇数個（２Ｎ＋１）の縮小画像をメモリする場合には、１／２Ｎに縮小した後バッファメモリ３０１に書き込み、水平方向に５１２／（２Ｎ＋１）以下の偶数値垂直方向にその半分の画像を繰り返し読み出して、フィールドメモリ３０２に書き込めば良い。
【００４７】
【発明の効果】本発明によれば、縮小画像の周囲に画枠を設けたので、縮小画像を切断する際、位置合わせを厳密に行わなくても、縮小画面内に隣接する画面の背景が入ることをなくせる。
【図面の簡単な説明】
【図１】本発明の前提となるビデオプリンタの構成を示すブロック図。
【図２】ビデオプリンタの動作説明のための概念図。
【図３】ビデオプリンタの動作説明のための概念図。
【図４】ビデオプリンタの動作説明のための概念図。
【図５】本発明の前提となるビデオプリンタの構成をより詳細に示すブロック図。
【図６】本発明のビデオプリンタの動作説明のための概念図。
【図７】本発明のビデオプリンタの動作説明のための要部波形図。
【図８】本発明のビデオプリンタの構成を示すブロック図。
【図９】本発明のビデオプリンタの動作説明のための概念図。
【図１０】本発明のビデオプリンタのさらに他の実施例の構成を示すブロック図。
【符号の説明】
１ 信号源
２ デコード処理手段
３ メモリ手段
４ エンコード処理手段
５ モニタ
６ プリント手段
７ システムコントローラ
３０１ バッファメモリ
３０２ フィールドメモリ
３０３ バッファメモリ制御手段
３０４ フィールドメモリ制御手段
３０５ バッファメモリ制御手段
３０６ 枠データ発生手段
３５５ 枠エリア検出手段
【０００１】
【発明の属する技術分野】本発明は、ビデオカメラやＶＴＲ再生画などの出力をハードコピーする装置に係り、特に入力画像を縮小して多数メモリし、あるいは同一画を縮小多分割してプリントするに好適なビデオプリンタに関する。
【０００２】
【従来の技術】従来の装置は、特開昭５６−６４８８４号公報に記載のように、入力画像をメモリに一旦保持した後、そのままの画像配列で１個のプリントを得る装置となっていた。
【０００３】
【発明が解決しようとする課題】上記従来技術は、メモリした画像を縮小して多分割状態で同時にプリントする点については考慮されておらず、小さい画像のプリントを多種類多数得たい場合には、ビデオカメラで被写体を小さく撮像した後、複数枚プリントせざるを得なく、コスト的、時間的に問題があった。また、ＶＴＲやＴＶ放送の画像を小さくしてプリントしたい場合には不可能であった。
【０００４】本発明の目的は、複数の縮小画像をプリントするにあたり、縮小画像間の境界部に画枠を設けることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するために、本発明は、入力画像データを記憶するメモリ手段と、該メモリ手段から読み出した画像データを画像として出力する出力手段と、前記メモリ手段から読み出した画像データを印刷して複数の縮小画像を出力するプリント手段を有するビデオプリンタにおいて、縮小画像間の境界部に画枠を付ける画枠信号発生手段を設けた。
【０００６】さらに、本発明は、入力画像データを記憶するメモリ手段と、該メモリ手段から読み出した画像データを画像として出力する出力手段と、前記メモリ手段から読み出した画像データを印刷して複数の縮小画像を出力するプリント手段を有するビデオプリンタにおいて、前記メモリ手段は、１／Ｎに縮小した入力画像データを保持するバッファメモリと、これを制御するバッファメモリ制御手段と、前記バッファメモリに保持された縮小画像データを指定された位置に保持するフィールドメモリと、これを制御するフィールドメモリ制御手段とを有しており、前記バッファメモリに保持される縮小画像間の画枠領域を検出する枠エリア検出手段と、画枠信号発生手段を備え、前記枠エリア検出手段により検出された領域に前記画枠信号発生手段の出力を切替え挿入するようにした。
【０００７】また、本発明は、上記ビデオプリンタにおいて、画枠信号発生手段の出力を断続するスイッチ手段を有するようにした。
【０００８】
【発明の実施の形態】以下、本発明の前提となるビデオプリンタの構成を図１〜図７を用いて説明する。図１において、１は磁気記録再生装置やビデオカメラあるいはテレビ放送受信機などの信号源、２はアナログ信号処理を施こすデコード処理手段、３はフレームメモリなどのメモリ手段、４はエンコード処理手段、５はモニタ、６はメモリ部３のメモリ情報をハードコピーするプリント手段、７はシステムコントローラ（以下シスコンと略称する）である。
【０００９】次に、動作を説明する。本システムは、第１のモードとして、信号源１からの映像信号を順次縮小しメモリ手段３にマルチ状に保持し、これをモニタ５で確認し、プリント手段６でプリントするものである（図２R>２）。また、本システムは、第２のモ−ドとして、例えば信号源１がビデオフロッピやＶＴＲなどの磁気記録再生装置の場合には、信号源１とシスコン７を連動させて、ビデオフロッピの内容（例えば５０フィールド画面）を順次縮小してメモリ手段３に２５画面／フィールドつまり多画面メモリとして保持した後、プリントするものである（図３）。さらに、本システムは、第３のモードとして、信号源１からの映像信号を縮小しない標準の大きさのままでメモリ手段３に保持した後、プリント手段６において図４の多分割マルチ画（例えば1／Ｎに圧縮して１枚のプリント上に同一画をＮ画面配置）のプリントをするものである。
【００１０】本発明の前提となるビデオプリンタの構成例を図５に示す。同図は図２のプリント画を実現するものである。図５において、３０１はバッファメモリ、３０２はフィールドメモリ、３０３はバッファメモリ制御手段、３０４はフィールドメモリ制御手段である。また、バッファメモリ制御手段３０３は、Ｗ／Ｒ制御手段３３１、垂直アドレス手段３３２、水平アドレス手段３３３、２Ｎ分周器３３４、２Ｎ分周器３３５、クロックスイッチ３３６，３３７で構成され、フィールドメモリ制御手段３０４は、Ｗ／Ｒ制御手段３４１、Ｗゲート手段３４２、一致検出手段３４３，３４４、エリアアドレス手段３４５、垂直アドレス手段３４６、水平アドレス手段３４７で構成される。
【００１１】以上において、エリアアドレス手段３４５は、図２及び図３における縮小エリア（図２のＡ，Ｂ，Ｃ，Ｄ……）のアドレス番号を供給するものである。また、バッファメモリ３０１は、説明を簡単にするために４つのバッファメモリを有するものとする。
【００１２】次に動作を説明する。まず、デコード処理手段２からは図２のように連続フィールド映像のディジタル画像が順次メモリ手段３に入力される。この人力ディジタル画像は、垂直／水平方向に間引きされて、図２の縮小画像を構成するデータのみがバッファメモリ３０１に書き込まれる。つまり、図２における画像「Ａ」が、１フィールド期間にバッファメモリＡ１／Ｂ１に縮小されて書き込まれる。
【００１３】次のフィールド期間（図２の画像「Ｂ」の期間）には、バッファメモリＡ１／Ｂ１の内容は連続的に繰り返し読み出されるとともに、他方のバッファメモリＡ２／Ｂ２には、画像「Ｂ」が縮小されて書き込まれる。以降画像「Ｃ」「Ｄ」……も順次縮小されバッファメモリＡ１／Ｂ１とＡ２／Ｂ２に書き込まれ、読み出される。
【００１４】さて、ここで入力画像「Ａ」を２つのバッファメモリＡ１／Ｂ１に書き込む時は、水平走査（あるいは水平周期）毎に切り換えてバッファメモリＡ１とＢ１に交互に書き込む。
【００１５】その後読み出す時は、２つのバッファメモリＡ１／Ｂ１を同時に読み出し、次段のフィールドメモリＡ／Ｂ３０２の書き込みエリア（図２の縮小区画）にタイミングを合わせて同時に書き込む。
【００１６】以下、順次Ａ，Ｂ，Ｃ，Ｄ，……あるいは１，２，３，……と書き込まれ、Ｐあるいは２５で連続縮小画像のフィールドメモリ３０２への書き込みを完了する。
【００１７】その後、フィールドメモリ３０２は連続的に読み出され、モニタ（図示せず）上に図２の画像を映し出すとともに、プリント手段６によりモニタ画と同一プリントをプリントする。
【００１８】次に、バッファメモリ制御手段３０３とフィールドメモリ制御手段３０４の詳細動作を説明する。まず、バッファメモリ制御手段３０３では、書き込み時に図６のように必要データのみをバッファメモリ３０１に取り込む。まず水平方向では、入力データの転送周期（入力クロックＣＬＫと同じでありＴCLKとする）に対して、水平アドレス手段３３３のアドレス変化は２Ｎ・ＴCLKである。つまり２Ｎ分周器３３５により水平アドレス手段３３３のクロック周期は２Ｎ倍になっている。
【００１９】図６は、Ｎ＝２の１６分割状態で示してある。したがって、同一アドレスには、例えば図６（ａ）に示す１−１，１−２，１−３，１−４の４個の連続データが書き込まれるが、最終的には最後に書き込む１−４のデータのみが保持される。その後、次のアドレスには、次の４個のデータ（１−５〜１−８）のうち１−８のデータのみが保持され、この結果、１水平走査では５１２個のデータのうち、その1／4の１２８個のデータのみがバッファメモリＡ１に書き込まれる（まず最初の水平走査期間はバッファメモリ３０１のＡ１メモリに書き込まれる。）。その後、次にバッファメモリ３０１に取り込むべき水平走査期間では、同様にして１２８個のデータがフィールドメモリＢ１に書き込まれる。その後、フィールドメモリＡ１／Ｂ１は交互にデータが書き込まれる。
【００２０】さて、次に垂直アドレス手段３３２の動作であるが、書き込み時には、入力クロックとして２Ｎ分周された水平同期信号ＨＤが入力される（本実施例の説明では上述のようにＮ＝２とした）。したがって、バッファメモリ３０１の垂直アドレスは、４水平周期で１つ移動することとなり、図６に示した各バッファメモリに割当てられた行のデータが書き込まれる。したがって、最初の２行目の水平期間データはバッファメモリＡ１に保持され、さらに２行後の水平期間データはバッファメモリＢ１に保持され、以降これを繰り返して、１フィールド期間（２５６行データ）から１２８行のデータを半分づつバッファメモリＡ１／Ｂ１に保持する。この結果、最終的にバッファメモリ３０１には、水平方向データのうち４ｎ（ｎ＝１〜１２８）番目のデータのみが保持され、かつ垂直方向では、バッファメモリＡ１には（４ｍ−２）行目、バッファメモリＢ１には４ｍ行目のデータ（ｍ＝１〜６４）のみが保持される。この結果、バッファメモリＡ１／Ｂ１には図６（ｂ）に示すデータが保持される。なおバッファメモリ３０１の書き込み時のＡ／Ｂ切り替えは、Ｗ／Ｒ制御手段３３１により実施される。
【００２１】さて、次にバッファメモリ３０１の読み出し時には、垂直アドレス手段３３２および水平アドレス手段３３３のクロックは、直接ＨＤ及びＣＬＫが入力される。したがって、垂直方向では１フィールド期間に同一アドレスが周期的に４回現れ、また、水平方向でも１水平期間に同一アドレスが周期的に４回現れる。つまり、このバッファメモリ３０１の出力をモニタを介して見た場合、まさに図２右側の１６分割状態に再現されている。つまり、縮小された１６個のエリアにそれぞれ対応して同一画像が１６回現れる。このような画像が、次段フィールドメモリ３０２に供給される。
【００２２】さて、次にフィールドメモリ制御手段３０４の動作を説明する。フィールドメモリ３０２の垂直／水平アドレスは、それぞれ垂直アドレス手段３４６および水平アドレス手段３４７で制御される。これらのアドレス手段３４６，３４７ではＶＤ，ＨＤ信号をリセットＲとして、ＨＤ，ＣＬＫ信号をクロックＣＫとして、バッファメモリ制御手段３０３内の垂直アドレス手段３３２および水平アドレス手段３３３の読み出し状態と全く同様にアドレスを発生する。したがって、バッファメモリ３０１から読み出される縮小エリアと、フィールドメモリ３０２における縮小エリアとは、完全にタイミングが一致している。
【００２３】したがって、エリアアドレス手段３４５の出力として、フィールドメモリ３０２に書き込むべき縮小エリアの位置を指定することにより、Ｗ／Ｒ制御手段３４１はそのエリア（例えば図２のエリアＡ）のみに書き込み指令を出力する。このとき、シスコン７からは図２R>２のエリアにおける（第ｍ行，第ｎ行）の指定データとして（ｍ，ｎ）がエリアアドレス手段３４５に供給される。このとき、エリアアドレス手段３４５の出力は、垂直方向・水平方向とも（本実施例では）２ｂｉｔアドレスを出力し、一致検出手段３４３，３４４において各アドレスの上位（ＭＳＢ側）２ｂｉｔと比較される。
【００２４】したがって、１つのエリアデータ（ｍ，ｎ）に対して１つの縮小エリア期間のみ、両一致検出手段３４３，３４４は一致信号を出力し、Ｗゲート手段３４２において両一致信号の共通期間のみＷ／Ｒ制御手３４１に一致信号を出力する。このとき、縮小エリア（図２R>２のＡ〜Ｐ）の書き込み順あるいはランダムなエリア指定などは、シスコン７の設計により任意に設定することができる。また、シスコン７よりＷゲート手段３４２に直接信号を送ることにより、同一縮小画像を、例えば１６画面フィールドメモリ３０２に書き込める。
【００２５】また、１フィールド毎にエリア番号を切り換えることにより、図２のような連続フィールド画像の１６分割連続メモリが可能であり、数フィールドおきにあるいは手動入力により、エリア番号を切り換えることにより間欠的あるいは断続的なフィールドのメモリが可能である。
【００２６】以上において、４個のバッファメモリＡ１／Ｂ１，Ａ２／Ｂ２のＷ／Ｒ動作とフィールドメモリ３０２のＷ／Ｒ動作を図７にまとめて示す。フィールドメモリＡ／Ｂ３０２に同時にデータを書き込むことより連続フィールド書き込みを可能とし、フィールドメモリ３０２の読み出し時には、フィールド毎にフィールドメモリＡ／Ｂを切り換えて出力することにより、通常のモニタで映し出すことができるインタレース信号を再現している。
【００２７】図７（５），（６）は、フィールドメモリ３０２に書き込む縮小エリア番号が順次変化している様子を模式的に書き込みパルスの位相変化で示した。
【００２８】なお、図５において、バッファメモリＡ１／Ｂ１とバッファメモリＡ２／Ｂ２との関係は、装置が書き込み状態時には常にＷ／Ｒが反対になっている。したがって、バッファメモリＡ１／Ｂ１，Ａ２／Ｂ２それぞれに専用の垂直アドレス手段３３２および水平アドレス手段３３３が必要であるが、理解しやすいようにそれぞれの配線は省略してある。
【００２９】また、図５〜図７の説明においてＮ＝２として１６分割を説明してきたが、Ｎとして他の整数でもよい。例えば、Ｎ＝１で４分割、Ｎ＝３で３６分割、Ｎ＝４で６４分割などである。
【００３０】以上説明したビデオプリンタにおいては、隣接する縮小画像は互いに画面が接している。このような複数枚の画像を切断するときには、隣接する画像間を正確に切断しないと隣の画像の背景が入り込んでしまうおそれがある。この実施の形態は、このような不都合をなくすことができるビデオプリンタに関する。
【００３１】図３に示すような奇数分割プリントの一実施例を図８に示す。同図において図５と同一機能を有するものは、同一番号を記した。図８において、３０５はバッファメモリ制御手段、３０６は枠データ発生手段、３０７はデータスイッチである。バッファメモリ制御手段３０５は、図５のバッファメモリ制御手段３０４に含まれる手段３３１〜３３５の他に、垂直シフト手段３５１、水平シフト手段３５２、最終アドレス検出手段３５３，３５４、枠エリア検出手段３５５、ＯＲゲート３５６，３５７、及びアドレススイッチ３５８，３５９で構成される。
【００３２】次に、動作を説明する。説明では図３にあわせて２５画面を例にとる。まず、バッファメモリ３０１への画像書き込みは、図５で説明したように１／４にデータ縮小されて１フィールド分のデータが取り込まれる。また図７（３），（４）のようにバッファメモリＡ１／Ｂ１への書き込みフィールド期間では、バッファメモリＡ２／Ｂ２は読み出し期間に、次のフィールド期間では、反対の状態にある。バッファメモリ３０１のアドレスは、アドレススイッチ３５８，３５９を介して、垂直アドレス手段３３２及び水平アドレス手段３３３で制御される。ここで、垂直アドレス手段３３２は、ライト（Ｗrite：Ｗ）垂直アドレス手段３３２ａとリード（Ｒead：Ｒ）垂直アドレス手段３３２ｂで構成され、それぞれアドレススイッチ３５８ａ，３５８ｂで互いに相反する垂直アドレス手段３３２の出力が選択され、バッファメモリＡ１／Ｂ１，Ａ２／Ｂ２へ供給される。同様に、水平アドレス手段３３３も、Ｗ水平アドレス手段３３３ａおよびＲ水平アドレス手段３３３ｂで構成され、垂直アドレス手段３３２と同様にバッファメモリ手段３０１ヘアドレスを供給する。
【００３３】まず、Ｗ水平アドレス手段３３３ａの動作を図９を用いて説明する。デコード処理手段２からのＨＤ信号により２Ｎ分周器３３５および水平シフト手段３５２がリセットＲされる。このとき、水平シフト手段３５２の出力は、例えば“Ｈ”になり、Ｗ水平アドレス手段３３３ａをリセットＲする。その後、２Ｎ分周器３３５は、クロック信号ＣＬＫを（本説明ではＮ＝２なので）４分周して、次段水平シフト手段３５２及びＷ水平アドレス手段３３３ａのクロック入力端ＣＫに４分周ＣＬＫを供給する。その後、水平シフト手段３５２は、所定数（例えは１４発）の４分周ＣＬＫを計数するとその出力を“Ｌ”に反転し、Ｗ水平アドレス手段３３３ａのリセットを解除する。この結果、Ｗ水平アドレス手段３３３ａは、計数可能となり、４分周ＣＬＫの到来毎にアドレス値を更新していく。なお、このアドレス値は１２８まで達し、それ以降の計数動作は無意味となる。したがって、バッファメモリＡ／Ｂには、図９（ｂ）に示すように水平方向では１５ライン目以降のデータのみが保持される。
【００３４】バッファメモリに保持された５０×１００個のデータは、次のフィールド期間にＲ水平アドレス手段３３３ｂにより繰り返し読み出されると同時に、次段のデータスイッチ３０７にそれぞれ送られる。ここで、Ｒ水平アドレス手段３３３は、ＨＤ信号によりリセットＲされ、その直後よりクロックＣＬＫを計数し始める。最終計数値（例えば１００）まで計数が進むと、最終アドレス検出手段３５４は、最終アドレスとして上記最終計数値を検出し、ＯＲゲート３５７にリセットパルスを出力する。これにより再びＲ水平アドレス手段はリセットされ、アドレス０から計数を開始し、この動作が次のＨＤ到来まで繰り返し行なわれる。
【００３５】１水平期間にＣＬＫは５００発強存在し、したがって、図９（ｂ）の例えば１行目のデータ（８−１５）〜（８−１１４）のデータが５回以上繰り返し読み出されることになる。したがって、各垂直アドレスに対して水平方向に同一データ群（例えは上記の８−１５〜８−１１４）が５回以上読み出される。ここで、最終アドレス１００は、５１２／５以下の整数の一つとして選定したものであり、必ずしもこれに限るものではない。
【００３６】次に、垂直アドレス手段３３２の動作を説明する。水平アドレス手段３３３の水平方向操作を、垂直方向に置き換えたものが垂直アドレス手段３３２である。まず、Ｗ垂直アドレス手段３３２ａの動作を説明する。デコード処理手段２からのＶＤ信号により２Ｎ分周器３３４と垂直シフト手段３５１がリセットＲされる。このとき、垂直シフト手段３５１の出力は、例えば“Ｈ”となりＷ垂直アドレス手段３３２ａをリセットＲする。その後、２Ｎ分周器３３４は、ＨＤ信号を（本実施例ではＮ＝２なので）４分周して、４分周ＨＤ信号を次段垂直シフト手段３５１及びＷ垂直アドレス手段３３２ａのクロック端子ＣＫに供給する。垂直シフト手段３５１は、所定数（例えば７）の４分周ＨＤ信号を計数すると、その出力を“Ｌ”に反転し、Ｗアドレス手段３３２ａのリセットを解除する。その後、Ｗ垂直アドレス手段３３２ａは、４分周ＨＤ信号を計数し始め、Ｗ垂直アドレスとしてアドレススイッチ３５８を介してバッファメモリ３０１に供給する。したがって、バッファメモリＡ１及びＢ１には、図９に示すように８行目以降のデータが保持される。このとき、５８行目以降のデータ書き込みは任意で良い。
【００３７】さて、次にＲ垂直アドレス手段３３２ｂの動作を説明する。ＶＤ信号によりＯＲゲート３５６を介してＲ垂直アドレス手段３３２ｂはリセットされ、その直後よりＨＤ信号を計数する。その計数値が最終計数値（例えば５０）まで達すると、最終アドレス検出手段３５３は、最終アドレスとして上記最終計数値を検出し、ＯＲゲート３５６にリセットパルスを出力する。これにより、再びＲ垂直アドレス手段３３２ｂはリセットされ、再びアドレス０から計数を開始する。この動作は、次のＶＤ信号が到来するまで繰り返し行われる。ＶＤ周期中にＨＤ信号は約２６０発存在し、したがって、図９（ｂ）の例えば８行目から５７行目での５０行分のデータが垂直方向に５回繰り返し読み出される。
【００３８】以上により、垂直アドレス手段３３２と水平アドレス手段３３３の読み出し制御により図９（ｂ）の縮小画面が垂直・水平（モニタ上でみると縦・横）方向に５画面づつ計２５画面が読み出される。したがって、図５のフィールドメモリ３０２及びフィールドメモリ制御手段３０４を用いれば、縮小画像を連続的に２５画面メモリでき、さらに同一画を２５画面同時にメモリすることもできる。
【００３９】以上のようにして、バッファメモリ３０１より読み出された縮小画像は、データスイッチ３０７において枠づけが行なわれる。つまり枠エリア検出手段３５５からの信号により、データスイッチ３０７は枠データ発生手段３０６からの枠データを選択し、次段フィールドメモリ３０２に供給する。ここで、枠データとしては、白、黒、あるいは他の任意の色相に定される。
【００４０】さて、枠エリア検出手段３５５の動作を説明する。枠エリア検出手段３５５には、Ｒ垂直アドレス手段３２２ｂからのＲ垂直アドレスと、Ｒ水平アドレス手段３３３ｂからのＲ水平アドレスとが入力されている。枠エリア検出手段３５５では、各Ｒアドレスから枠エリアにすべきアドレスを検出して枠エリア信号として上記データスイッチに供給する。枠エリアとしては、図９R>９（ｂ）に示す左右端の例えば２ライン（垂直方向データの１５，１６及び１１３，１１４のライン）分と上下端の例えば２行（水平方向データの８，９及び５６，５７行）分のアドレスを検出する。この枠検出信号は縮小画像１つに対して上下左右エリアで発生し、これらが、２５画面分全てに対して出力される。
【００４１】次に、図８におけるバッファメモリ制御手段３０５の他の一実施例を図１０に示す。同図において、図８と同一機能を有するものは、同一番号を記してある。図１０ではＲ垂直アドレス手段３２２ｂとＲ水平アドレス手段３３３ｂをプリセットＰＳタイプとし、また図８における垂直シフト手段３５１と水平シフト手段３５２を削除した構成である。垂直アドレス手段３３２と水平アドレス手段３３３以外の動作は図８と同様である。
【００４２】まず、水平アドレス手段３３３の動作を説明する。Ｗ水平アドレス手段３３３ａは、ＨＤ信号によるリセット後、すぐに４分周ＣＬＫを計数し始める。したがって、バッファメモリ３０１には、図９（ａ）の水平方データが全て書き込まれる。一方、読み出し時では、Ｒ水平アドレス手段３３３ｂは、ＨＤ信号により所定値（例えば１５）にプリセットＰＳされ、その後のＣＬＫによりアドレス値を更新していく。最終計数値（例えば１１４）までアドレス値が進むと、図８と同様に最終アドレス検出手段３５４よりプリセットパルスが出力され、ＯＲゲート３５７を介してＲ水平アドレス手段３３３ｂは再びリセットされる。
【００４３】その後、同様にして水平アドレスは繰り返し出力される。したがって、バッファメモリ３０１からは、図８と同様に図９（ｂ）の縮小画像データが繰り返し出力される。一方、垂直アドレス手段３３２では、上記水平アドレス手段３３３の水平方向を垂直方向に置き換えた状態に等しい。つまり、Ｗ垂直アドレス手段３３２ａはＶＤ信号によりリセットされ、４分周ＨＤ信号を計数する。したがって、バッファメモリ３０１には、図９R>９に示す水平方向の１行目から全てが書き込まれる。
【００４４】読み出し時は、Ｒ垂直アドレス手段３３２ｂはＶＤ信号により所定値（例えば８）にプリセットＰＳされ、その後４分周ＨＤ信号を計数する。最終アドレス検出手段３５３は、Ｒ垂直アドレス手段３３２ｂの最終アドレス（例えば５７）を検出すると、プリセットパルスを出力し、ＯＲゲート３５６を介して再びＲ垂直アドレス手段３３２ｂをプリセットする。以降この動作を繰り返す。したがって、図９（ｂ）の縮小画像が２５回連続して読み出される。
【００４５】上記の図８から図１０の説明においては、Ｎ＝２として、垂直・水平方向に１／４に縮小し、５×５＝２５の縮小画面書き込みについて説明したが、これに限るものではない。例えば、３×３＝９画面の場合にはＮ＝１として、垂直・水平方向に１／２に縮小（２５６×２５６）し、これを２つのバッファメモリ３０１に書き込む（２５６×１２８）。読み出し時には、縮小画像（２５６×１２８）のうち（１７０×８５）の部分を繰り返し読み出す。また、７×７＝４９画面の場合にはＮ＝３として、１／６に圧縮（８４×８４）し、縮小画像（８４×４２）をバッファメモリ３０１に書き込む。そのうち（７２×３６）の部分を繰り返し読み出す。
【００４６】このように垂直水平方向に奇数個（２Ｎ＋１）の縮小画像をメモリする場合には、１／２Ｎに縮小した後バッファメモリ３０１に書き込み、水平方向に５１２／（２Ｎ＋１）以下の偶数値垂直方向にその半分の画像を繰り返し読み出して、フィールドメモリ３０２に書き込めば良い。
【００４７】
【発明の効果】本発明によれば、縮小画像の周囲に画枠を設けたので、縮小画像を切断する際、位置合わせを厳密に行わなくても、縮小画面内に隣接する画面の背景が入ることをなくせる。
【図面の簡単な説明】
【図１】本発明の前提となるビデオプリンタの構成を示すブロック図。
【図２】ビデオプリンタの動作説明のための概念図。
【図３】ビデオプリンタの動作説明のための概念図。
【図４】ビデオプリンタの動作説明のための概念図。
【図５】本発明の前提となるビデオプリンタの構成をより詳細に示すブロック図。
【図６】本発明のビデオプリンタの動作説明のための概念図。
【図７】本発明のビデオプリンタの動作説明のための要部波形図。
【図８】本発明のビデオプリンタの構成を示すブロック図。
【図９】本発明のビデオプリンタの動作説明のための概念図。
【図１０】本発明のビデオプリンタのさらに他の実施例の構成を示すブロック図。
【符号の説明】
１ 信号源
２ デコード処理手段
３ メモリ手段
４ エンコード処理手段
５ モニタ
６ プリント手段
７ システムコントローラ
３０１ バッファメモリ
３０２ フィールドメモリ
３０３ バッファメモリ制御手段
３０４ フィールドメモリ制御手段
３０５ バッファメモリ制御手段
３０６ 枠データ発生手段
３５５ 枠エリア検出手段
【特許請求の範囲】
１．入力画像データを記憶するメモリ手段と、該メモリ手段から読み出した画像データを画像として出力する出力手段と、前記メモリ手段から読み出した画像データを印刷して複数の縮小画像を出力するプリント手段を有するビデオプリンタにおいて、前記メモリ手段が、入力画像データを間引いてメモリ部に記憶させる画像縮小手段と、メモリ部に記憶される縮小画像間の境界部に画枠を付ける画枠信号発生手段を備えたことを特徴とするビデオプリンタ。
２．入力画像データを記憶するメモリ手段と、該メモリ手段から読み出した画像データを画像として出力する出力手段と、前記メモリ手段から読み出した画像データを印刷して複数の縮小画像を出力するプリント手段を有するビデオプリンタにおいて、前記メモリ手段は、画像データを１／Ｎに縮小する画像縮小手段と、該画像縮小手段からの縮小画像データを順次所定位置に保持するメモリ部と、該メモリ部を制御するメモリ制御手段と、縮小画像間の画枠領域を選定あるいは検出する枠エリア検出手段と、画枠信号発生手段を備え、前記枠エリア検出手段により指示された該縮小画像の領域に前記画枠信号発生手段の出力を切替え挿入することを特徴とするビデオプリンタ。
３．上記画枠信号発生手段の出力を断続するスイッチ手段を有する請求項１または２に記載のビデオプリンタ。
１．入力画像データを記憶するメモリ手段と、該メモリ手段から読み出した画像データを画像として出力する出力手段と、前記メモリ手段から読み出した画像データを印刷して複数の縮小画像を出力するプリント手段を有するビデオプリンタにおいて、前記メモリ手段が、入力画像データを間引いてメモリ部に記憶させる画像縮小手段と、メモリ部に記憶される縮小画像間の境界部に画枠を付ける画枠信号発生手段を備えたことを特徴とするビデオプリンタ。
２．入力画像データを記憶するメモリ手段と、該メモリ手段から読み出した画像データを画像として出力する出力手段と、前記メモリ手段から読み出した画像データを印刷して複数の縮小画像を出力するプリント手段を有するビデオプリンタにおいて、前記メモリ手段は、画像データを１／Ｎに縮小する画像縮小手段と、該画像縮小手段からの縮小画像データを順次所定位置に保持するメモリ部と、該メモリ部を制御するメモリ制御手段と、縮小画像間の画枠領域を選定あるいは検出する枠エリア検出手段と、画枠信号発生手段を備え、前記枠エリア検出手段により指示された該縮小画像の領域に前記画枠信号発生手段の出力を切替え挿入することを特徴とするビデオプリンタ。
３．上記画枠信号発生手段の出力を断続するスイッチ手段を有する請求項１または２に記載のビデオプリンタ。
【図１】
【図３】
【図２】
【図４】
【図５】
【図７】
【図６】
【図８】
【図９】
【図１０】
【図３】
【図２】
【図４】
【図５】
【図７】
【図６】
【図８】
【図９】
【図１０】
【特許番号】特許第３２４８８７７号（Ｐ３２４８８７７）
【登録日】平成１３年１１月９日（２００１．１１．９）
【発行日】平成１４年１月２１日（２００２．１．２１）
【国際特許分類】
【出願番号】特願平１０−２５５２５２
【分割の表示】特願昭６２−１８３２８１の分割
【出願日】昭和６２年７月２４日（１９８７．７．２４）
【公開番号】特開平１１−２３４６１７
【公開日】平成１１年８月２７日（１９９９．８．２７）
【審査請求日】平成１０年９月９日（１９９８．９．９）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【参考文献】
【文献】特開 昭６２−１４７８８３（ＪＰ，Ａ）
【登録日】平成１３年１１月９日（２００１．１１．９）
【発行日】平成１４年１月２１日（２００２．１．２１）
【国際特許分類】
【分割の表示】特願昭６２−１８３２８１の分割
【出願日】昭和６２年７月２４日（１９８７．７．２４）
【公開番号】特開平１１−２３４６１７
【公開日】平成１１年８月２７日（１９９９．８．２７）
【審査請求日】平成１０年９月９日（１９９８．９．９）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【参考文献】
【文献】特開 昭６２−１４７８８３（ＪＰ，Ａ）
[ Back to top ]