フラッシュメモリの管理方法及びフラッシュメモリデバイス
【課題】予備ブロックの急激な減少を防止して、フラッシュメモリデバイスの安全な運用を図るための管理方法及び該方法を使用するフラッシュメモリデバイスの提供。
【解決方法】
フラッシュメモリデバイスにエラー訂正回路と予備ブロック管理手段とを設け、予備ブロックの残数が前記予備ブロック管理手段に設定された閾値に至った後、ホストからの読み出し命令を受け、前記エラー訂正回路によってエラーが検出されたときに、該エラーを起こしたデータを含むブロックのデータをリフレッシュする。
【解決方法】
フラッシュメモリデバイスにエラー訂正回路と予備ブロック管理手段とを設け、予備ブロックの残数が前記予備ブロック管理手段に設定された閾値に至った後、ホストからの読み出し命令を受け、前記エラー訂正回路によってエラーが検出されたときに、該エラーを起こしたデータを含むブロックのデータをリフレッシュする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリの管理方法及び該方法を使用するフラッシュメモリデバイスに関する。
【背景技術】
【０００２】
EEPROM（電気的にデータの消去及び書き換えが可能な不揮発性メモリ）の一種としてフラッシュメモリが知られている。取り分けNAND型フラッシュメモリは、安価で且つデータの書き込み時間が短いため、ハードディスクの置き換えや、各種コンテンツを格納する用途で使用されている。NAND型フラッシュメモリは、その構造上、製造段階で不良ブロックが存在する。また、書き込み回数や読み出し回数の増大によってもデータ化けが生じ、不良ブロックとなる。このため、ユーザ領域の他、予備のブロックを予め設けておき、不良ブロックを予備のブロックに置き換えている。予備ブロックがゼロになると、もはやメモリは使用不可能となる。そのため、本出願人は、斯かる事態が発生する前に代替品と交換させるべく、管理者に通知する記憶装置について提案している。
【０００３】
しかしながら、専らコンテンツを読み出す用途に使用されている場合、リードディスターブエラーによりユーザ領域の多数のブロックが一度に不良ブロックになり、予備領域が急激に減少する可能性がある。斯かる場合には、管理者に通知後、新品との交換に間に合わない事態も想定される。
【特許文献１】特開２０００−１８１８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここにおいて、本発明が解決すべき課題は、予備ブロックの急激な減少を防止して、フラッシュメモリデバイスの安全な運用を図るための管理方法及び該方法を使用するフラッシュメモリデバイスの提供にある。その他の課題は、明細書、図面、特に特許請求の範囲から自ずと明らかとなろう。
【課題を解決するための手段】
【０００５】
上記課題解決のため、本発明方法は、以下に上位概念から下位概念に亙り列挙する新規な特徴的構成を採用する。
【０００６】
即ち、本発明方法は、
ホストからの読み出し命令を受けたとき、エラー訂正回路によって得られるｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）以上であったときに、当該エラーを起こしたデータを含むブロックの全データをエラー訂正して予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとしてブロック管理テーブルを更新し、前記予備ブロックの残数が予備ブロック管理手段に設定された閾値に至った後、前記エラー訂正回路によって得られるｂｉｔエラー数が閾値ｍ以上ｎ未満であったときに当該エラーを起こしたデータを含むブロックの全データをエラー訂正してリフレッシュし、閾値ｎに至ったときは当該エラーを起こしたデータを含むブロックの全データをエラー訂正して前記予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとして前記ブロック管理テーブルを更新するフラッシュメモリの管理方法を提供する。
【０００７】
（作用）
本構成では、エラー訂正回路により得られるｂｉｔエラー数の閾値を２個設け、その閾値に基づいて、予備ブロックの残数が閾値に至る前後で不良ブロックの処理方法を変えることにより、リードディスターブエラーによるデータ破壊を効率よく、且つ確実に防止するとともに、メモリデバイスの寿命を延ばすことが可能となる。即ち、予備ブロックの残数が閾値に至る前は、不良ブロックを予備ブロックに代替するポイントを、マージンを持たせてエラー訂正回路の能力値ｎ（訂正可能な上限値）よりも低いｂｉｔエラー数閾値ｍに設定することにより、データ破壊を確実に防止することができる。また、リフレッシュを行わないので、ホストからのメモリアクセスの一時的な中断を回避することができる。予備ブロックの残数が閾値に至った後は、予備ブロックに代替するポイントをｎとし、ｍ以上ｎ未満のときはリフレッシュを実行する。このことにより、今まで不良ブロックとして捨てていたブロックを、有効なブロックとして扱うことができ、延いてはフラッシュメモリの寿命を延ばすことが可能となる。
【０００８】
ここで、エラー訂正回路によって得られるｂｉｔエラー数が閾値ｍ未満のときは、予備ブロックの残数に関係なく、エラーを起こしたデータをエラー訂正回路により訂正してからホストへ返すことのみを行う。即ち、ｂｉｔエラー数がエラー訂正回路の能力値ｎよりも充分に小さい範囲にあるときは、読み出し対象となっているブロックが寿命に達するまでには猶予があるため、予備ブロックへの代替やリフレッシュを行わない。従って、データ転送の一時的な中断を回避してホストからのメモリアクセスを優先させることができ、且つ、メモリデバイスの寿命を延ばすことが可能となる。
【０００９】
また、前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを、一旦バッファに読み出してからユーザ領域中の空きブロック若しくは予備ブロックに転送し、前記エラーを起こしたデータを含むブロックはその全データを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとして前記ブロック管理テーブル更新することが好ましい。
【００１０】
（作用）
予備ブロックの残数が予備ブロック管理手段に設定された閾値に至った以降のリフレッシュは、データが書き込まれていない未使用の領域を使用して行われる。即ち、エラーを起こしたデータを含むブロックの全データを、エラーを起こしたデータに関してデータ誤りの訂正を行った後、未使用の領域であるユーザ領域中の空きブロック若しくは予備ブロックにコピーし、元のブロックの全データを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとしてブロック管理テーブルを更新する。コピーのために読み出されたデータは一旦バッファに保存され、その後ユーザ領域中の空きブロック若しくは予備ブロックに転送される。データのコピー完了後に、元のブロックのデータを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとすることにより、コピーの途中で突然の電源遮断が起こっても、データは元のブロックに保存されており消失しない。これにより、メモリデバイスの信頼性を高めることが可能となる。
【００１１】
また、前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを一旦バッファに転送し、該ブロックを消去後、バッファから該ブロックに書き戻してもよい。
【００１２】
（作用）
これにより、ブロック管理テーブルの更新を行わずにリフレッシュすることが可能となる。
【００１３】
また、表示手段をさらに有し、予備ブロック残数が所定数に至った段階で、該表示手段を駆動してもよいし、予備ブロック残数が所定数に至った段階で、ホストに通知してもよい。
【００１４】
これにより、予備ブロックの状態を管理者が知ることができ、新品とタイムリーに交換することにより、システムのより安全な運用を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について図面を用いて説明するが、本発明は特許請求の範囲内において種々の形態を採ることができ、下記実施形態に限定されないことはいうまでもない。
【００１６】
（システム基本構成）
図１は、本発明におけるフラッシュメモリデバイスのシステム基本構成図である。本発明は、NAND型フラッシュメモリ１２（本明細書において、特に必要のない限り、単に“フラッシュメモリ”という）とフラッシュメモリ１２にデータの書き込みや読み出しを実行するコントローラ１１からなるフラッシュメモリデバイス２と、フラッシュメモリデバイス２にデータの書き込みや読み出しのコマンドを発行するホスト１を基本構成として有するシステムで実行され得る。尚、コントローラ１１には、必要に応じRAM１３を接続する。フラッシュメモリデバイス２とホスト１は、例えばMPEG音楽プレーヤのように、所定の機器として一体に構成されていてもよいし、ホスト１がPCで構成され、フラッシュメモリデバイス２がＰＣとUSB接続される機器のように、別体で構成してもよい。近年では、ハードディスクの置き換えとして、SSD（Solid
State Drive）のように、複数のフラッシュメモリ１２とコントローラ１１とRAM１３とが一体に構成され、ＰＣとIDE接続される機器もある。
【００１７】
フラッシュメモリ１２は、複数の物理ブロックで構成されているが、周知の通り、フラッシュメモリ１２は、ユーザ領域の他、ユーザ領域が不良となった場合の代替領域である予備領域を含む。
【００１８】
図２、図３及び図4は、フラッシュメモリ１２の物理ブロックを模式的に表した図であり、ブロック管理テーブルにおけるブロックの管理方法の模式図である。フラッシュメモリ１２は、Block０からBlock８１９１までの８１９２ブロックで構成され、各ブロック番号（Block０〜８１９１）は、メモリセルアレイ２１乃至２６の同じ物理ブロックに対応している。図２は不良ブロック処理におけるブロック管理テーブルの例であり、図３はリフレッシュにおけるブロック管理テーブルの第１の例、図４はリフレッシュにおけるブロック管理テーブルの第２の例である。図２に示すメモリセルアレイ２１、及び、図３に示すメモリセルアレイ２３、図４に示すメモリセルアレイ２５は、ブロック管理テーブル１４における、不良ブロック処理前の物理ブロックの状態を表す。図２に示すメモリセルアレイ２２、及び、図３に示すメモリセルアレイ２４、図４に示すメモリセルアレイ２６は、ブロック管理テーブル１４における、不良ブロック処理後の物理ブロックの状態を表す。尚、いうまでもないが、メモリセルアレイ２１乃至２６は、便宜上区別して表しているが、実質同一のものである。
【００１９】
コントローラ１１は、ブロック管理テーブル１４と予備ブロック管理手段１６とを含む。ブロック管理テーブル１４は、論理ブロックのアドレスと物理ブロックのアドレスとの対応付けを行うものであり、物理ブロックのユーザ領域と、予備領域（本発明では予備領域を構成するブロックを予備ブロックという）との管理も行う。ユーザ領域には、データが何も書かれていないブロック（本発明では「ユーザ領域中の空きブロック」という）を含むものとする。予備ブロック（reserve）３５は、ユーザ領域の有効な、実際に使用中のデータが書き込まれている有効ブロック（valid）３１，３２が不良となったときに（ここでは、不良となったブロックを（error）３４としている）、有効ブロック（valid）３１，３２と置き換えられるものであり、ブロック管理テーブル１４を更新することにより、有効ブロック（valid）３７として使用可能とする。エラーのあったブロック（error）３４は、不良ブロック（bａｄ）３６としてブロック管理テーブル１４のアドレスの対応付けのエントリーから外される。予備ブロック管理手段１６は、予備ブロックの残数を計数するためのカウンター回路と、予備ブロックの残数の閾値を設定するための回路とで構成され、予備ブロックの残数と閾値とを比較判定する機能を有する。尚、ブロック管理テーブル１４はフラッシュメモリ１２内に設けることもできる。
【００２０】
更に、コントローラ１１はエラー訂正回路（ECC）１５を含む。エラー訂正回路１５は、フラッシュメモリ１２がホスト１から書き込み命令を受けると、エラー訂正によって元のデータに復元するためのエラーチェックコードを書き込みデータに付加する。そして、エラーチェックコードを含む書き込みデータが、フラッシュメモリ１２の書き込み及び読み出しの単位であるセクター内に記憶される。次に、読み出し命令を受けたとき、エラー訂正回路１５によってエラーが検出（エラーチェック）されると、誤ったデータを訂正してからホスト１に送出する。更にエラー訂正回路１５は、ｂｉｔエラー数の閾値設定、ｂｉｔエラー数と閾値との比較判定ができるように構成されている。尚、コントローラ１１には、不図示のCPU並びに該CPUに実行させるためのプログラム（ファームウエア）が具備されており、後述する図６の処理は、CPUが当該ファームウエアに基づき実行するものである。
【００２１】
（ブロックの管理方法）
以下、図２、図５及び図６を用いて、ブロックの管理方法について説明する。
【００２２】
（ｂｉｔエラーがない場合）
図６は、ブロックの管理方法を示すフローチャートである。先ず、ＳＴ１で、フラッシュメモリデバイス２がホスト１から読み出し命令を受けると読み出しが開始される。次に、コントローラ１１に設けられたエラー訂正回路１５によってエラーチェックが行われ（ＳＴ２）、エラーがあるかないか判断し（ＳＴ３）、エラーがない場合は、フラッシュメモリに１２記憶されているユーザデータをそのままホスト１へ送出し（ＳＴ１５）、読み出しを完了する。
【００２３】
（ｂｉｔエラーがあり、予備ブロック残数が閾値（５０％）に至る前）
デバイス使用開始直後は、不良ブロックが発生する確率が低く、予備ブロックを殆ど使用しないため、予備ブロック残数は１００％に近い値を示し、その後デバイスの使用回数が増加してくると、不良ブロックの代替が行われて予備ブロックが少なくなり、予備ブロック残数は５０％に近づく。尚、図６において、予備ブロック残数の閾値を５０％として説明するが、実際にはブロック数で設定している。
【００２４】
ＳＴ３において、エラーチェックの結果、ｂｉｔエラーがあると判定されると、予備ブロック残数チェックが行われる（ＳＴ４）。予備ブロック残数が予備ブロック管理手段１６に設定された閾値（５０％）に至る前かどうか判断し（ＳＴ５）、Ｙｅｓであり、且つ、エラー訂正回路１５により、ｂｉｔエラー数が４（閾値ｍ）以上であるか判断し（ＳＴ６）、Ｎｏであればエラー訂正回路１５によりｂｉｔエラーを訂正して（ＳＴ７）、データをホスト１へ送出し（ＳＴ１５）、読み出しを完了する。
【００２５】
次に、ＳＴ６で、ｂｉｔエラー数が４（閾値ｍ）以上と判定された場合の不良ブロックの処理方法について、図２を用いて説明する。今、メモリセルアレイ２１に示すBlock３（error）３４でｂｉｔエラーが発生しているとする。エラー訂正回路１５によりｂｉｔエラーを訂正してから、Block３（error）３４の全データを、一旦、RAM１３に設けたバッファに読み出した後、メモリセルアレイ２１の予備ブロックであるBlock８０００（reserve）３５に転送する。その後、エラーを起こしたデータを含むブロックを不良ブロックとしてブロック管理テーブル１４を更新して、Block３をメモリセルアレイ２２に示すBlock３（Bad）３６の状態にすると同時に、Block８０００（reserve）３５をメモリセルアレイ２２に示すBlock８０００（valid）３７の状態にする（ＳＴ８）。そして、RAM１３に設けたバッファに一旦保存されたデータをホスト１へ送出し（Ｓ１５）、読み出しを完了する。
【００２６】
（ｂｉｔエラーがあり、予備ブロック残数が閾値（５０％）に至った後）
デバイス使用開始から時間が経過してくると、不良ブロックが発生する確率が高くなり、予備ブロック残数は５０％以下となり、更にデバイスを使用し続けると０％となる。
【００２７】
ＳＴ５において、予備ブロック残数が閾値（５０％）以下と判断されると、エラー訂正回路１５によりｂｉｔエラー数が４（閾値ｍ）以上であるか判断し（ＳＴ９）、Ｎｏであれば、エラー訂正回路１５によりｂｉｔエラーを訂正して（ＳＴ１０）、データをホスト１へ送出し（ＳＴ１５）、読み出しを完了する。
【００２８】
ＳＴ９において、ｂｉｔエラー数が４（閾値ｍ）以上と判定されると、更に、ｂｉｔエラー数が６（閾値ｎ・・エラー訂正回路の能力値）以上かの判定がなされる（ＳＴ１１）。ｂｉｔエラー数が６（閾値ｎ）未満の場合、リフレッシュを行い（ＳＴ１２）、データをホスト１へ送出し（ＳＴ１５）、読み出しを完了する。リフレッシュ方法及びホスト１へのデータの送出については後述する。
【００２９】
ＳＴ１１において、ｂｉｔエラー数が６（閾値ｎ）以上と判定されると、ＳＴ１３へ進み、ｂｉｔエラー数が仮に７以上であるか判断し、Ｙｅｓであれば、ホスト１にエラーを通知する（ＳＴ１６）。７未満であれば、ＳＴ８と同様の不良ブロック処理が行われ（ＳＴ１４）、データをホスト１へ送出し（ＳＴ１５）、読み出しを完了する。以上の処理をマップ状に表したものが図５である。尚、ＳＴ１５のホスト１へのデータの送出は、各不良ブロックの処理と同時に行なってもよい。
【００３０】
（リフレッシュの方法例１）
図６に示すＳＴ１２におけるリフレッシュのやり方の第１の例について、図３を用いて説明する。今、メモリセルアレイ２３に示すBlock３（error）３４でｂｉｔエラーが発生しているとする。読み出しの際、エラー訂正回路１５によりｂｉｔエラーを訂正してから、Block３（error）３４の全データを、一旦、RAM１３に設けたバッファに読み出した後、メモリセルアレイ２３に示すユーザ領域中の空きブロックであるBlock２（empty）３３に転送する。その後、Block３（error）３４はその全データを消去し、ユーザ領域中の空きブロックとしてブロック管理テーブル１４を更新し、Block３をメモリセルアレイ２４に示すBlock３（empty）３９の状態にする。それと同時に、Block２をメモリセルアレイ２４に示すBlock２（valid）３８の状態にする。尚、上記の例では、データの転送先をユーザ領域中の空きブロックとしたが、これに代えて予備ブロック（例えば、Block８０００（reserve）３５）をデータ転送先とし、転送元のブロック（Block３（error）３４）はその全データを消去し、予備ブロックとしてブロック管理テーブル１４を更新してもよい。ホスト１に対しては、前記バッファに一時保存しておいたデータを送出する。ホスト１へのデータの送出は、各不良ブロックの処理と同時に行なってもよい。
【００３１】
（リフレッシュの方法例２）
次に、リフレッシュのやり方の第２例について図４を用いて説明する。今、メモリセルアレイ２５に示すBlock３（error）３４でｂｉｔエラーが発生しているとする。読み出しの際、エラー訂正回路１５によりｂｉｔエラーを訂正してから、Block３（error）３４の全データを、一旦、RAM１３に設けたバッファに読み出した後、Block３（error）３４を消去する。そして、元のBlock３（error）３４に転送する。この場合、説明の便宜上、ブロックの状態がメモリセルアレイ２５に示すBlock３（error）３４から、メモリセルアレイ２６に示すBlock３（valid）４０に変化しているが、Block３（error）３４は、不良ブロック処理前の状態であり、有効ブロックである。つまり、データを元のブロックに書き戻しているにすぎないため、ブロック管理テーブル１４の更新を行う必要はない。尚、この場合もホスト１に対しては、前記バッファに一時保存しておいたデータを送出すればよい。ホスト１へのデータの送出は、各不良ブロックの処理と同時に行なってもよい。
【００３２】
尚、本フラッシュメモリデバイスに表示手段をさらに設け、予備ブロック残数が所定数に至った段階で、該表示手段を駆動してもよいし、予備ブロック残数が所定数に至った段階で、ホスト１に通知してもよい。これにより、予備ブロックの状態を管理者が知ることができ、新品とタイムリーに交換することにより、システムのより安全な運用を図ることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態を実行するシステムの基本構成例である。
【図２】不良ブロック処理におけるブロック管理テーブルの例である。
【図３】リフレッシュにおけるブロック管理テーブルの第１の例である。
【図４】リフレッシュにおけるブロック管理テーブルの第２の例である。
【図５】不良ブロック処理方法例をマップ状に表したものである。
【図６】本発明方法の実施形態を実行するフローチャートの例である。
【符号の説明】
【００３４】
１ ホスト
２ フラッシュメモリデバイス
１１ コントローラ
１２ NAND型フラッシュメモリ
１３ RAM
１４ ブロック管理テーブル
１５ エラー訂正回路
１６ 予備ブロック管理手段
【技術分野】
【０００１】
本発明は、フラッシュメモリの管理方法及び該方法を使用するフラッシュメモリデバイスに関する。
【背景技術】
【０００２】
EEPROM（電気的にデータの消去及び書き換えが可能な不揮発性メモリ）の一種としてフラッシュメモリが知られている。取り分けNAND型フラッシュメモリは、安価で且つデータの書き込み時間が短いため、ハードディスクの置き換えや、各種コンテンツを格納する用途で使用されている。NAND型フラッシュメモリは、その構造上、製造段階で不良ブロックが存在する。また、書き込み回数や読み出し回数の増大によってもデータ化けが生じ、不良ブロックとなる。このため、ユーザ領域の他、予備のブロックを予め設けておき、不良ブロックを予備のブロックに置き換えている。予備ブロックがゼロになると、もはやメモリは使用不可能となる。そのため、本出願人は、斯かる事態が発生する前に代替品と交換させるべく、管理者に通知する記憶装置について提案している。
【０００３】
しかしながら、専らコンテンツを読み出す用途に使用されている場合、リードディスターブエラーによりユーザ領域の多数のブロックが一度に不良ブロックになり、予備領域が急激に減少する可能性がある。斯かる場合には、管理者に通知後、新品との交換に間に合わない事態も想定される。
【特許文献１】特開２０００−１８１８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここにおいて、本発明が解決すべき課題は、予備ブロックの急激な減少を防止して、フラッシュメモリデバイスの安全な運用を図るための管理方法及び該方法を使用するフラッシュメモリデバイスの提供にある。その他の課題は、明細書、図面、特に特許請求の範囲から自ずと明らかとなろう。
【課題を解決するための手段】
【０００５】
上記課題解決のため、本発明方法は、以下に上位概念から下位概念に亙り列挙する新規な特徴的構成を採用する。
【０００６】
即ち、本発明方法は、
ホストからの読み出し命令を受けたとき、エラー訂正回路によって得られるｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）以上であったときに、当該エラーを起こしたデータを含むブロックの全データをエラー訂正して予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとしてブロック管理テーブルを更新し、前記予備ブロックの残数が予備ブロック管理手段に設定された閾値に至った後、前記エラー訂正回路によって得られるｂｉｔエラー数が閾値ｍ以上ｎ未満であったときに当該エラーを起こしたデータを含むブロックの全データをエラー訂正してリフレッシュし、閾値ｎに至ったときは当該エラーを起こしたデータを含むブロックの全データをエラー訂正して前記予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとして前記ブロック管理テーブルを更新するフラッシュメモリの管理方法を提供する。
【０００７】
（作用）
本構成では、エラー訂正回路により得られるｂｉｔエラー数の閾値を２個設け、その閾値に基づいて、予備ブロックの残数が閾値に至る前後で不良ブロックの処理方法を変えることにより、リードディスターブエラーによるデータ破壊を効率よく、且つ確実に防止するとともに、メモリデバイスの寿命を延ばすことが可能となる。即ち、予備ブロックの残数が閾値に至る前は、不良ブロックを予備ブロックに代替するポイントを、マージンを持たせてエラー訂正回路の能力値ｎ（訂正可能な上限値）よりも低いｂｉｔエラー数閾値ｍに設定することにより、データ破壊を確実に防止することができる。また、リフレッシュを行わないので、ホストからのメモリアクセスの一時的な中断を回避することができる。予備ブロックの残数が閾値に至った後は、予備ブロックに代替するポイントをｎとし、ｍ以上ｎ未満のときはリフレッシュを実行する。このことにより、今まで不良ブロックとして捨てていたブロックを、有効なブロックとして扱うことができ、延いてはフラッシュメモリの寿命を延ばすことが可能となる。
【０００８】
ここで、エラー訂正回路によって得られるｂｉｔエラー数が閾値ｍ未満のときは、予備ブロックの残数に関係なく、エラーを起こしたデータをエラー訂正回路により訂正してからホストへ返すことのみを行う。即ち、ｂｉｔエラー数がエラー訂正回路の能力値ｎよりも充分に小さい範囲にあるときは、読み出し対象となっているブロックが寿命に達するまでには猶予があるため、予備ブロックへの代替やリフレッシュを行わない。従って、データ転送の一時的な中断を回避してホストからのメモリアクセスを優先させることができ、且つ、メモリデバイスの寿命を延ばすことが可能となる。
【０００９】
また、前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを、一旦バッファに読み出してからユーザ領域中の空きブロック若しくは予備ブロックに転送し、前記エラーを起こしたデータを含むブロックはその全データを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとして前記ブロック管理テーブル更新することが好ましい。
【００１０】
（作用）
予備ブロックの残数が予備ブロック管理手段に設定された閾値に至った以降のリフレッシュは、データが書き込まれていない未使用の領域を使用して行われる。即ち、エラーを起こしたデータを含むブロックの全データを、エラーを起こしたデータに関してデータ誤りの訂正を行った後、未使用の領域であるユーザ領域中の空きブロック若しくは予備ブロックにコピーし、元のブロックの全データを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとしてブロック管理テーブルを更新する。コピーのために読み出されたデータは一旦バッファに保存され、その後ユーザ領域中の空きブロック若しくは予備ブロックに転送される。データのコピー完了後に、元のブロックのデータを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとすることにより、コピーの途中で突然の電源遮断が起こっても、データは元のブロックに保存されており消失しない。これにより、メモリデバイスの信頼性を高めることが可能となる。
【００１１】
また、前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを一旦バッファに転送し、該ブロックを消去後、バッファから該ブロックに書き戻してもよい。
【００１２】
（作用）
これにより、ブロック管理テーブルの更新を行わずにリフレッシュすることが可能となる。
【００１３】
また、表示手段をさらに有し、予備ブロック残数が所定数に至った段階で、該表示手段を駆動してもよいし、予備ブロック残数が所定数に至った段階で、ホストに通知してもよい。
【００１４】
これにより、予備ブロックの状態を管理者が知ることができ、新品とタイムリーに交換することにより、システムのより安全な運用を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について図面を用いて説明するが、本発明は特許請求の範囲内において種々の形態を採ることができ、下記実施形態に限定されないことはいうまでもない。
【００１６】
（システム基本構成）
図１は、本発明におけるフラッシュメモリデバイスのシステム基本構成図である。本発明は、NAND型フラッシュメモリ１２（本明細書において、特に必要のない限り、単に“フラッシュメモリ”という）とフラッシュメモリ１２にデータの書き込みや読み出しを実行するコントローラ１１からなるフラッシュメモリデバイス２と、フラッシュメモリデバイス２にデータの書き込みや読み出しのコマンドを発行するホスト１を基本構成として有するシステムで実行され得る。尚、コントローラ１１には、必要に応じRAM１３を接続する。フラッシュメモリデバイス２とホスト１は、例えばMPEG音楽プレーヤのように、所定の機器として一体に構成されていてもよいし、ホスト１がPCで構成され、フラッシュメモリデバイス２がＰＣとUSB接続される機器のように、別体で構成してもよい。近年では、ハードディスクの置き換えとして、SSD（Solid
State Drive）のように、複数のフラッシュメモリ１２とコントローラ１１とRAM１３とが一体に構成され、ＰＣとIDE接続される機器もある。
【００１７】
フラッシュメモリ１２は、複数の物理ブロックで構成されているが、周知の通り、フラッシュメモリ１２は、ユーザ領域の他、ユーザ領域が不良となった場合の代替領域である予備領域を含む。
【００１８】
図２、図３及び図4は、フラッシュメモリ１２の物理ブロックを模式的に表した図であり、ブロック管理テーブルにおけるブロックの管理方法の模式図である。フラッシュメモリ１２は、Block０からBlock８１９１までの８１９２ブロックで構成され、各ブロック番号（Block０〜８１９１）は、メモリセルアレイ２１乃至２６の同じ物理ブロックに対応している。図２は不良ブロック処理におけるブロック管理テーブルの例であり、図３はリフレッシュにおけるブロック管理テーブルの第１の例、図４はリフレッシュにおけるブロック管理テーブルの第２の例である。図２に示すメモリセルアレイ２１、及び、図３に示すメモリセルアレイ２３、図４に示すメモリセルアレイ２５は、ブロック管理テーブル１４における、不良ブロック処理前の物理ブロックの状態を表す。図２に示すメモリセルアレイ２２、及び、図３に示すメモリセルアレイ２４、図４に示すメモリセルアレイ２６は、ブロック管理テーブル１４における、不良ブロック処理後の物理ブロックの状態を表す。尚、いうまでもないが、メモリセルアレイ２１乃至２６は、便宜上区別して表しているが、実質同一のものである。
【００１９】
コントローラ１１は、ブロック管理テーブル１４と予備ブロック管理手段１６とを含む。ブロック管理テーブル１４は、論理ブロックのアドレスと物理ブロックのアドレスとの対応付けを行うものであり、物理ブロックのユーザ領域と、予備領域（本発明では予備領域を構成するブロックを予備ブロックという）との管理も行う。ユーザ領域には、データが何も書かれていないブロック（本発明では「ユーザ領域中の空きブロック」という）を含むものとする。予備ブロック（reserve）３５は、ユーザ領域の有効な、実際に使用中のデータが書き込まれている有効ブロック（valid）３１，３２が不良となったときに（ここでは、不良となったブロックを（error）３４としている）、有効ブロック（valid）３１，３２と置き換えられるものであり、ブロック管理テーブル１４を更新することにより、有効ブロック（valid）３７として使用可能とする。エラーのあったブロック（error）３４は、不良ブロック（bａｄ）３６としてブロック管理テーブル１４のアドレスの対応付けのエントリーから外される。予備ブロック管理手段１６は、予備ブロックの残数を計数するためのカウンター回路と、予備ブロックの残数の閾値を設定するための回路とで構成され、予備ブロックの残数と閾値とを比較判定する機能を有する。尚、ブロック管理テーブル１４はフラッシュメモリ１２内に設けることもできる。
【００２０】
更に、コントローラ１１はエラー訂正回路（ECC）１５を含む。エラー訂正回路１５は、フラッシュメモリ１２がホスト１から書き込み命令を受けると、エラー訂正によって元のデータに復元するためのエラーチェックコードを書き込みデータに付加する。そして、エラーチェックコードを含む書き込みデータが、フラッシュメモリ１２の書き込み及び読み出しの単位であるセクター内に記憶される。次に、読み出し命令を受けたとき、エラー訂正回路１５によってエラーが検出（エラーチェック）されると、誤ったデータを訂正してからホスト１に送出する。更にエラー訂正回路１５は、ｂｉｔエラー数の閾値設定、ｂｉｔエラー数と閾値との比較判定ができるように構成されている。尚、コントローラ１１には、不図示のCPU並びに該CPUに実行させるためのプログラム（ファームウエア）が具備されており、後述する図６の処理は、CPUが当該ファームウエアに基づき実行するものである。
【００２１】
（ブロックの管理方法）
以下、図２、図５及び図６を用いて、ブロックの管理方法について説明する。
【００２２】
（ｂｉｔエラーがない場合）
図６は、ブロックの管理方法を示すフローチャートである。先ず、ＳＴ１で、フラッシュメモリデバイス２がホスト１から読み出し命令を受けると読み出しが開始される。次に、コントローラ１１に設けられたエラー訂正回路１５によってエラーチェックが行われ（ＳＴ２）、エラーがあるかないか判断し（ＳＴ３）、エラーがない場合は、フラッシュメモリに１２記憶されているユーザデータをそのままホスト１へ送出し（ＳＴ１５）、読み出しを完了する。
【００２３】
（ｂｉｔエラーがあり、予備ブロック残数が閾値（５０％）に至る前）
デバイス使用開始直後は、不良ブロックが発生する確率が低く、予備ブロックを殆ど使用しないため、予備ブロック残数は１００％に近い値を示し、その後デバイスの使用回数が増加してくると、不良ブロックの代替が行われて予備ブロックが少なくなり、予備ブロック残数は５０％に近づく。尚、図６において、予備ブロック残数の閾値を５０％として説明するが、実際にはブロック数で設定している。
【００２４】
ＳＴ３において、エラーチェックの結果、ｂｉｔエラーがあると判定されると、予備ブロック残数チェックが行われる（ＳＴ４）。予備ブロック残数が予備ブロック管理手段１６に設定された閾値（５０％）に至る前かどうか判断し（ＳＴ５）、Ｙｅｓであり、且つ、エラー訂正回路１５により、ｂｉｔエラー数が４（閾値ｍ）以上であるか判断し（ＳＴ６）、Ｎｏであればエラー訂正回路１５によりｂｉｔエラーを訂正して（ＳＴ７）、データをホスト１へ送出し（ＳＴ１５）、読み出しを完了する。
【００２５】
次に、ＳＴ６で、ｂｉｔエラー数が４（閾値ｍ）以上と判定された場合の不良ブロックの処理方法について、図２を用いて説明する。今、メモリセルアレイ２１に示すBlock３（error）３４でｂｉｔエラーが発生しているとする。エラー訂正回路１５によりｂｉｔエラーを訂正してから、Block３（error）３４の全データを、一旦、RAM１３に設けたバッファに読み出した後、メモリセルアレイ２１の予備ブロックであるBlock８０００（reserve）３５に転送する。その後、エラーを起こしたデータを含むブロックを不良ブロックとしてブロック管理テーブル１４を更新して、Block３をメモリセルアレイ２２に示すBlock３（Bad）３６の状態にすると同時に、Block８０００（reserve）３５をメモリセルアレイ２２に示すBlock８０００（valid）３７の状態にする（ＳＴ８）。そして、RAM１３に設けたバッファに一旦保存されたデータをホスト１へ送出し（Ｓ１５）、読み出しを完了する。
【００２６】
（ｂｉｔエラーがあり、予備ブロック残数が閾値（５０％）に至った後）
デバイス使用開始から時間が経過してくると、不良ブロックが発生する確率が高くなり、予備ブロック残数は５０％以下となり、更にデバイスを使用し続けると０％となる。
【００２７】
ＳＴ５において、予備ブロック残数が閾値（５０％）以下と判断されると、エラー訂正回路１５によりｂｉｔエラー数が４（閾値ｍ）以上であるか判断し（ＳＴ９）、Ｎｏであれば、エラー訂正回路１５によりｂｉｔエラーを訂正して（ＳＴ１０）、データをホスト１へ送出し（ＳＴ１５）、読み出しを完了する。
【００２８】
ＳＴ９において、ｂｉｔエラー数が４（閾値ｍ）以上と判定されると、更に、ｂｉｔエラー数が６（閾値ｎ・・エラー訂正回路の能力値）以上かの判定がなされる（ＳＴ１１）。ｂｉｔエラー数が６（閾値ｎ）未満の場合、リフレッシュを行い（ＳＴ１２）、データをホスト１へ送出し（ＳＴ１５）、読み出しを完了する。リフレッシュ方法及びホスト１へのデータの送出については後述する。
【００２９】
ＳＴ１１において、ｂｉｔエラー数が６（閾値ｎ）以上と判定されると、ＳＴ１３へ進み、ｂｉｔエラー数が仮に７以上であるか判断し、Ｙｅｓであれば、ホスト１にエラーを通知する（ＳＴ１６）。７未満であれば、ＳＴ８と同様の不良ブロック処理が行われ（ＳＴ１４）、データをホスト１へ送出し（ＳＴ１５）、読み出しを完了する。以上の処理をマップ状に表したものが図５である。尚、ＳＴ１５のホスト１へのデータの送出は、各不良ブロックの処理と同時に行なってもよい。
【００３０】
（リフレッシュの方法例１）
図６に示すＳＴ１２におけるリフレッシュのやり方の第１の例について、図３を用いて説明する。今、メモリセルアレイ２３に示すBlock３（error）３４でｂｉｔエラーが発生しているとする。読み出しの際、エラー訂正回路１５によりｂｉｔエラーを訂正してから、Block３（error）３４の全データを、一旦、RAM１３に設けたバッファに読み出した後、メモリセルアレイ２３に示すユーザ領域中の空きブロックであるBlock２（empty）３３に転送する。その後、Block３（error）３４はその全データを消去し、ユーザ領域中の空きブロックとしてブロック管理テーブル１４を更新し、Block３をメモリセルアレイ２４に示すBlock３（empty）３９の状態にする。それと同時に、Block２をメモリセルアレイ２４に示すBlock２（valid）３８の状態にする。尚、上記の例では、データの転送先をユーザ領域中の空きブロックとしたが、これに代えて予備ブロック（例えば、Block８０００（reserve）３５）をデータ転送先とし、転送元のブロック（Block３（error）３４）はその全データを消去し、予備ブロックとしてブロック管理テーブル１４を更新してもよい。ホスト１に対しては、前記バッファに一時保存しておいたデータを送出する。ホスト１へのデータの送出は、各不良ブロックの処理と同時に行なってもよい。
【００３１】
（リフレッシュの方法例２）
次に、リフレッシュのやり方の第２例について図４を用いて説明する。今、メモリセルアレイ２５に示すBlock３（error）３４でｂｉｔエラーが発生しているとする。読み出しの際、エラー訂正回路１５によりｂｉｔエラーを訂正してから、Block３（error）３４の全データを、一旦、RAM１３に設けたバッファに読み出した後、Block３（error）３４を消去する。そして、元のBlock３（error）３４に転送する。この場合、説明の便宜上、ブロックの状態がメモリセルアレイ２５に示すBlock３（error）３４から、メモリセルアレイ２６に示すBlock３（valid）４０に変化しているが、Block３（error）３４は、不良ブロック処理前の状態であり、有効ブロックである。つまり、データを元のブロックに書き戻しているにすぎないため、ブロック管理テーブル１４の更新を行う必要はない。尚、この場合もホスト１に対しては、前記バッファに一時保存しておいたデータを送出すればよい。ホスト１へのデータの送出は、各不良ブロックの処理と同時に行なってもよい。
【００３２】
尚、本フラッシュメモリデバイスに表示手段をさらに設け、予備ブロック残数が所定数に至った段階で、該表示手段を駆動してもよいし、予備ブロック残数が所定数に至った段階で、ホスト１に通知してもよい。これにより、予備ブロックの状態を管理者が知ることができ、新品とタイムリーに交換することにより、システムのより安全な運用を図ることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態を実行するシステムの基本構成例である。
【図２】不良ブロック処理におけるブロック管理テーブルの例である。
【図３】リフレッシュにおけるブロック管理テーブルの第１の例である。
【図４】リフレッシュにおけるブロック管理テーブルの第２の例である。
【図５】不良ブロック処理方法例をマップ状に表したものである。
【図６】本発明方法の実施形態を実行するフローチャートの例である。
【符号の説明】
【００３４】
１ ホスト
２ フラッシュメモリデバイス
１１ コントローラ
１２ NAND型フラッシュメモリ
１３ RAM
１４ ブロック管理テーブル
１５ エラー訂正回路
１６ 予備ブロック管理手段
【特許請求の範囲】
【請求項１】
ホストからの読み出し命令を受けたとき、エラー訂正回路によって得られるｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）以上であったときに、当該エラーを起こしたデータを含むブロックの全データをエラー訂正して予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとしてブロック管理テーブルを更新し、前記予備ブロックの残数が予備ブロック管理手段に設定された閾値に至った後、前記エラー訂正回路によって得られるｂｉｔエラー数が閾値ｍ以上ｎ未満であったときに当該エラーを起こしたデータを含むブロックの全データをエラー訂正してリフレッシュし、閾値ｎに至ったときは当該エラーを起こしたデータを含むブロックの全データをエラー訂正して前記予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとして前記ブロック管理テーブルを更新することを特徴とするフラッシュメモリの管理方法。
【請求項２】
前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを、一旦バッファに読み出してからユーザ領域中の空きブロック若しくは予備ブロックに転送し、前記エラーを起こしたデータを含むブロックはその全データを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとして前記ブロック管理テーブル更新することを特徴とする請求項１記載のフラッシュメモリの管理方法。
【請求項３】
前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを一旦バッファに転送し、該ブロックを消去後、バッファから該ブロックに書き戻すことを特徴とする請求項１記載のフラッシュメモリの管理方法。
【請求項４】
予備ブロック残数が閾値に至った段階で、表示手段を駆動し若しくはホストに通知すすることを特徴とする請求項１乃至請求項３いずれか１項記載のフラッシュメモリの管理方法。
【請求項５】
ホストからの読み出し命令を受けたとき、エラー訂正回路によって得られるｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）以上であったときに、当該エラーを起こしたデータを含むブロックの全データをエラー訂正して予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとしてブロック管理テーブルを更新し、前記予備ブロックの残数が予備ブロック管理手段に設定された閾値に至った後、前記エラー訂正回路によって得られるｂｉｔエラー数が閾値ｍ以上ｎ未満であったときに当該エラーを起こしたデータを含むブロックの全データをエラー訂正してリフレッシュし、閾値ｎに至ったときは当該エラーを起こしたデータを含むブロックの全データをエラー訂正して前記予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとして前記ブロック管理テーブルを更新することを特徴とするフラッシュメモリデバイス。
【請求項６】
前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを、一旦バッファに読み出してからユーザ領域中の空きブロック若しくは予備ブロックに転送し、前記エラーを起こしたデータを含むブロックはその全データを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとして前記ブロック管理テーブル更新することを特徴とする請求項５記載のフラッシュメモリデバイス。
【請求項７】
前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを一旦バッファに転送し、該ブロックを消去後、バッファから該ブロックに書き戻すことを特徴とする請求項５記載のフラッシュメモリデバイス。
【請求項８】
表示手段をさらに有し、予備ブロック残数が所定数に至った段階で、該表示手段を駆動することを特徴とする請求項５乃至請求項７いずれか１項記載のフラッシュメモリデバイス。
【請求項９】
予備ブロック残数が所定数に至った段階で、ホストに通知することを特徴とする請求項５乃至請求項７いずれか１項記載のフラッシュメモリデバイス。
【請求項１】
ホストからの読み出し命令を受けたとき、エラー訂正回路によって得られるｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）以上であったときに、当該エラーを起こしたデータを含むブロックの全データをエラー訂正して予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとしてブロック管理テーブルを更新し、前記予備ブロックの残数が予備ブロック管理手段に設定された閾値に至った後、前記エラー訂正回路によって得られるｂｉｔエラー数が閾値ｍ以上ｎ未満であったときに当該エラーを起こしたデータを含むブロックの全データをエラー訂正してリフレッシュし、閾値ｎに至ったときは当該エラーを起こしたデータを含むブロックの全データをエラー訂正して前記予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとして前記ブロック管理テーブルを更新することを特徴とするフラッシュメモリの管理方法。
【請求項２】
前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを、一旦バッファに読み出してからユーザ領域中の空きブロック若しくは予備ブロックに転送し、前記エラーを起こしたデータを含むブロックはその全データを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとして前記ブロック管理テーブル更新することを特徴とする請求項１記載のフラッシュメモリの管理方法。
【請求項３】
前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを一旦バッファに転送し、該ブロックを消去後、バッファから該ブロックに書き戻すことを特徴とする請求項１記載のフラッシュメモリの管理方法。
【請求項４】
予備ブロック残数が閾値に至った段階で、表示手段を駆動し若しくはホストに通知すすることを特徴とする請求項１乃至請求項３いずれか１項記載のフラッシュメモリの管理方法。
【請求項５】
ホストからの読み出し命令を受けたとき、エラー訂正回路によって得られるｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）以上であったときに、当該エラーを起こしたデータを含むブロックの全データをエラー訂正して予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとしてブロック管理テーブルを更新し、前記予備ブロックの残数が予備ブロック管理手段に設定された閾値に至った後、前記エラー訂正回路によって得られるｂｉｔエラー数が閾値ｍ以上ｎ未満であったときに当該エラーを起こしたデータを含むブロックの全データをエラー訂正してリフレッシュし、閾値ｎに至ったときは当該エラーを起こしたデータを含むブロックの全データをエラー訂正して前記予備ブロックにコピーした後、前記エラーを起こしたデータを含むブロックを不良ブロックとして前記ブロック管理テーブルを更新することを特徴とするフラッシュメモリデバイス。
【請求項６】
前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを、一旦バッファに読み出してからユーザ領域中の空きブロック若しくは予備ブロックに転送し、前記エラーを起こしたデータを含むブロックはその全データを消去し、ユーザ領域中の空きブロック若しくは予備ブロックとして前記ブロック管理テーブル更新することを特徴とする請求項５記載のフラッシュメモリデバイス。
【請求項７】
前記リフレッシュは、前記エラー訂正回路によりエラー訂正した後、当該エラーを起こしたデータを含むブロックの全データを一旦バッファに転送し、該ブロックを消去後、バッファから該ブロックに書き戻すことを特徴とする請求項５記載のフラッシュメモリデバイス。
【請求項８】
表示手段をさらに有し、予備ブロック残数が所定数に至った段階で、該表示手段を駆動することを特徴とする請求項５乃至請求項７いずれか１項記載のフラッシュメモリデバイス。
【請求項９】
予備ブロック残数が所定数に至った段階で、ホストに通知することを特徴とする請求項５乃至請求項７いずれか１項記載のフラッシュメモリデバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−６１５０７（Ｐ２０１０−６１５０７Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００８−２２８０３５（Ｐ２００８−２２８０３５）
【出願日】平成２０年９月５日（２００８．９．５）
【出願人】（５９４０９６９６６）株式会社ハギワラシスコム (32)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２０年９月５日（２００８．９．５）
【出願人】（５９４０９６９６６）株式会社ハギワラシスコム (32)
【Ｆターム（参考）】
[ Back to top ]