フリップチップキャリア、及びこれを用いた半導体実装方法

【課題】従来のＭＰＳ−Ｃ２半導体パッケージに起きる半田材ブリッジとパッケージ反りを抑制可能なフリップチップキャリア、及びこれを用いた半導体実装方法を提供する。
【解決手段】フリップチップキャリア１００は、基板１１０と複数の独立パッドマスク１２０とを含む。基板１１０は、上表面１１１、および、上表面１１１に設置される複数のパッド１１２を有する。独立パッドマスク１２０は、パッド１１２を覆う。各独立パッドマスク１２０は、対応するパッド１１２と貼り付ける感光性粘着層１２１、及び感光性粘着層１２１上に形成される透光性の取放素子１２２を有する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体実装技術に関し、特に独立パッドマスクを有するフリップチップキャリア、及びこれを用いた半導体実装方法に関するものである。
【背景技術】
【０００２】
「金属ポストの半田付けによるチップ接合」（以下「ＭＰＳ−Ｃ２（ＭｅｔａｌＰｏｓｔＳｏｌｄｅｒ−ＣｈｉｐＣｏｎｎｅｃｔｉｏｎ）」という。）は、先進のフリップチップ接合技術である。従来のフリップチップ接合は、基板と接合するバンプとしてチップの主動面上に複数の半田ボールを設置し、主動面を基板に向かせるようにチップを引っくり返し、リフローによって接合し、半田ボールを基板の対応パッド上に電気的および機械的に接合することになる。但し、バンプ同士の間隔は段々小さい設計となる場合、半田ボールは円弧状の側壁を有するので、隣接する半田ボールが容易に半田付けにより接合されるため、半田ボールのフリップチップ接合では間隔が１００μｍより小さい微細ピッチバンプ接合の要求を満足することができない。
一方、特許文献１のバンプ構造、バンプの形成方法、実装接続体によると、フリップチップ接合用のバンプとして従来の半田ボールを代替して金属ポストを採用し、半田材で金属ポストを基板上に接合する。リフローによって半田材は溶融し、金属ポストはリフロー温度よりも高い融点を有してポスト状が確保できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０９−０９７７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術により、チップバンプの間隔として金属ポストは縮小しても従来の半田ボールのブリッジ短絡現象が起きない。図１に示すように、従来の典型的な「金属ポストの半田付けによるチップ接合」（ＭＰＳ−Ｃ２）の半導体パッケージ１は、主に基板１０、チップ２０および封止体３０を含む。複数の金属ポスト２１は、チップ２０のハンダパッド２３上に設置され、そして、半田材２２で基板１０上に位置する複数のパッド１２に接合される。封止体３０は、アンダーフィル樹脂であって良好な流動性を有することでチップ２０と基板１０との隙間に充填することができる。チップ２０と基板１０との両者の熱膨張係数の差、あるいは／及び、封止体３０の硬化収縮により、半導体パッケージ１ではパッケージ反りの問題が容易に発生する。また、金属ポスト２１群同士の間隔は段々小さくなると、隣接する金属ポスト２１の下方の半田材２２はリフローによって接合され易く、半田材２２のブリッジに起因して隣接する金属ポスト２１の短絡が問題となる。
【０００５】
上述問題を解決するため、本発明の主な目的は、独立パッドマスクを有するフリップチップキャリアおよびこれをＭＰＳ−Ｃ２に応用する実装方法を提供する。これにより、従来のＭＰＳ−Ｃ２半導体パッケージに起きる半田材ブリッジとパッケージ反りの問題が解決できる。
【課題を解決するための手段】
【０００６】
上述目的を達成するために本発明では、次に述べる技術が提案されている。本発明では、独立パッドマスクを有するフリップチップキャリアは、１つの基板と複数の独立パッドマスクとを含む。
基板は、上表面、および、上表面に設置される複数のパッドを有する。
独立パッドマスク群は、パッド群を覆う。各独立パッドマスクは、対応するパッドと貼り付ける感光性粘着層、及び、感光性粘着層上に抜き取り可能に設けられる透光性の取放素子を有する。
【０００７】
本発明はさらに上述独立パッドマスクを有するフリップチップキャリアを使用する半導体実装方法を開示する。
上述の目的を達成するために本発明では、さらに他の技術を採用する。
フリップチップキャリアにおいて、さらに充填粒子を混合する封止体を含む。封止体は、基板の上表面に形成されて独立パッドマスク群の厚さよりも薄い厚さを有することにより、各取放素子は封止体の外に露出する取放表面を有する。
フリップチップキャリアにおいて、充填粒子群は無機粒子であってもよい。
フリップチップキャリアにおいて、封止体は熱硬化性であってもよい。
フリップチップキャリアにおいて、取放素子群は熱硬化性電気絶縁ポストであってもよい。
【図面の簡単な説明】
【０００８】
【図１】従来のＭＰＳ−Ｃ２半導体パッケージを示す断面図である。
【図２】本発明の一実施形態による独立パッドマスクを有するフリップチップキャリアを示す断面図である。
【図３Ａ】本発明の一実施形態によるフリップチップキャリアを提供するプロセスを示す断面図である。
【図３Ｂ】本発明の一実施形態によるフリップチップキャリアを提供するプロセスを示す断面図である。
【図３Ｃ】本発明の一実施形態によるフリップチップキャリアを提供するプロセスを示す断面図である。
【図３Ｄ】本発明の一実施形態によるフリップチップキャリアを提供するプロセスを示す断面図である。
【図３Ｅ】本発明の一実施形態によるフリップチップキャリアを提供するプロセスを示す断面図である。
【図４】図３Ｂ製作過程に対応するステップの素子を示す斜視図である。
【図５】図３Ｅ製作過程に対応するステップの素子を示す斜視図である。
【図６】本発明の一実施形態による独立パッドマスクを有するフリップチップキャリア上に形成される封止体の素子を示す斜視図である。
【図７Ａ】本発明の一実施形態によるフリップチップキャリアを使用する半導体実装プロセスを示す断面図である。
【図７Ｂ】本発明の一実施形態によるフリップチップキャリアを使用する半導体実装プロセスを示す断面図である。
【図７Ｃ】本発明の一実施形態によるフリップチップキャリアを使用する半導体実装プロセスを示す断面図である。
【図８】図７Ｂ製作過程に対応するステップの素子を示す斜視図である。
【図９】図７Ｃ製作過程に対応するステップの一部を拡大した状態を示す断面図である。
【図１０】本発明の一実施形態によるフリップチップキャリアを使用するＭＰＳ−Ｃ２型半導体パッケージを示す断面図である。
【発明を実施するための形態】
【０００９】
以下、添付された図面を参照して、本発明の実施形態について説明する。しかしながら、図面においては、本発明の基本構成や実施方法を示す概略図であり、本発明に係る要素と構成だけを示し、実際に実施する部材の個数、外形、寸法を一定の比率で記載するものではなく、説明の便宜及び明確性のために簡略または誇張されている。一方、実際に使われる個数、外形、寸法は様々な設計に応じ、部材の配置はより複雑になる可能性がある。
【００１０】
（一実施形態）
図２に示すように、本発明の一実施例による独立パッドマスクを有するフリップチップキャリア１００は、主に基板１１０と複数の独立パッドマスク（ＩｎｄｉｖｉｄｕａｌＰａｄＭａｓｋ：ＩＰＭ）１２０とを含む。
【００１１】
基板１１０は、上表面１１１と上表面１１１に設置される複数のパッド１１２とを有する。基板１１０は、プリント回路基板、セラミック回路基板、あるいは、半導体インタポーザであってもよい。基板１１０の内部には、図示しない適当な線路構造やメッキスルーホール（ＰｌａｔｅｄＴｈｒｏｕｇｈＨｏｌｅ：ＰＴＨ）が設けられ、外接用としてパッド１１２群と電気的に接続している。通常、基板１１０の上表面１１１に１つの半田マスク層１１３が形成され半田マスク層１１３はパッド１１２群を覆わないこととなっている。
【００１２】
図５は、封止体１３０を形成する前のフリップチップキャリア１００を示す斜視図である。図２および図５を参照して、独立パッドマスク１２０群は、パッド１１２群を覆っている。ここで、独立パッドマスク１２０群は、パッド１１２群の上にそれぞれ固定され、互いに直接接続しない。各独立パッドマスク１２０は、対応するパッド１１２と貼り付ける感光性粘着層１２１および感光性粘着層１２１上に形成される透光性の取放素子１２２を有する。
【００１３】
感光性粘着層１２１は、ＵＶ光線に当てられると周知のウェハダイシングテープの表面粘着層のように老化して粘着性が喪失するという特性を持ち、例えば、アクリル樹脂（ａｃｒｙｌｉｃｒｅｓｉｎ）は、パッド１１２群だけを覆って基板１１０の上表面１１１を全面的に覆うことではない。
【００１４】
取放素子１２２群は、透明特性を持ち、目視で全透明と半透明であり、プロピレンオキシド（ＰＯ：pｒｏｐｙｌｅｎｅｏｘｉｄｅ）、ポリ塩化ビニル（ＰＶＣ：ｐｏｌｙｖｉｎｙｌｃｈｌｏｒｉｄｅ）、あるいは、ポリエチレンテレフタレート（ＰＥＴ、ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ）などの材質からなってもよい。
本実施形態において、取放素子１２２群は、熱硬化性電気絶縁ポストであってもよい。これにより、取放素子１２２群と感光性粘着層１２１群との特性変化は、形成プロセスにおいて個別に処理することができる。取放素子１２２群が熱硬化成形されるとき、感光性粘着層１２１群は依然に粘着性を有し、感光性粘着層１２１群が光線に当てられるときに粘着性を失い、取放素子１２２群は依然に良好な固体形状を保持して取放方式で引出されることが便利となる。取放素子１２２群を引出した後に残るスペースは、封止体１３０を構成する金属ポスト置き穴として利用することができるため、従来のＭＰＳ−Ｃ２型半導体パッケージに起きる半田材ブリッジとパッケージ反りの問題が解決できる。また、独立パッドマスク１２０群の高さは、製作予定のＭＰＳ−Ｃ２型半導体パッケージの金属ポストの高さよりも高くなってもよい。
【００１５】
具体的に、フリップチップキャリア１００は、さらに充填粒子１３１を混合する封止体１３０を有する。封止体１３０は、基板１１０の上表面１１１に形成されて独立パッドマスク１２０群の厚さＴよりも薄い厚さを有することにより、各取放素子１２２は封止体１３０の外に露出する取放表面１２３を有するようにさせる。
本実施形態において、充填粒子群は無機粒子であってもよい。例えば、シリカ粒子は、封止体１３０の熱膨張係数を調和することに利用されて封止体１３０とフリップチップ接合のチップとの両者の熱膨張係数の差が無いようにする。封止体１３０の熱膨張係数は、フリップチップ接合のチップの熱膨張係数と基板１１０の熱膨張係数との間に介し、かつ、フリップチップ接合のチップの熱膨張係数に接近することが好ましい。封止体１３０は、熱硬化特性を持ってもよい。封止体１３０は、フリップチップキャリア１００の製作が完成する時に形成することができ、あるいは、フリップチップキャリア１００のＭＰＳ−Ｃ２実装過程中に形成することも可能である。
【００１６】
図３Ａ〜図３Ｅに示すよう、本実施形態では、さらにフリップチップキャリア１００の形成方法を開示する。図３Ａに示すよう、先ず、基板１１０を提供し、基板１１０の上表面１１１にパッド１１２群を設置して半田マスク層１１３を形成する。図３Ｂおよび図４に示すよう、基板１１０の上表面１１１にカバー３１０を設置する。カバー３１０は、複数の空孔３１１を有し、各空孔３１１をパッド１１２に位置合わせし、かつ、パッド１１２が露出するようにする。ここで、カバー３１０は、露光と現像プロセスを経て形成したフォトレジスト材料、あるいは、プリント板である。図３Ｃに示すよう、プリント方式を用いて空孔３１１群の内に位置するパッド１１２群上に感光性粘着層１２１をコーティングして、かつプリベーキングによって少々固める。そして、図３Ｄに示すよう、カバー３１０の空孔３１１群の内には取放素子１２２の硬化前の熱硬化性樹脂が満ちるように第二回プリント方式でコーティングして、かつ、プリベーキングによって少々固める。図３Ｅおよび図５に示すよう、カバー３１０を除去した後、再度ベーキングによって上述の熱硬化性樹脂は硬化して取放素子１２２群になって基板１１０上に設置される複数の独立パッドマスク１２０を構成する。
最後に、図６に示すように、コーティングヘッド３２０を利用して充填粒子１３１を混合する封止体１３０を提供する。封止体１３０は、基板１１０の上表面１１１に形成されて独立パッドマスク１２０群の厚さよりも薄い厚さを有する。これにより、各取放素子１２２は、封止体１３０の外に露出する取放表面１２３を有することになる。封止体１３０は、Ｂ−ステージ、あるいは、半硬化特性をもってもよく、プリベーキングによって一部硬化させて稠密状、あるいはゼリーのような凝固状になる。
【００１７】
図７Ａ〜図７Ｃに示すよう、本実施形態では、さらにフリップチップキャリア１００を応用する半導体実装方法を開示する。先ず、図７Ａに示すよう、発光装置３３０で適当波長の光線、例えばＵＶ光線を提供して基板１１０を照らし、光線が取放素子１２２群を透過して感光性粘着層１２１群を照らすことにより、感光性粘着層１２１は老化して粘着性を失うことになる。図７Ｂおよび図８に示すように、取放ノズル３４０を利用して独立パッドマスク１２０の取放表面１２３に真空吸付力を提供し、取放方式で取放素子１２２群を引出してパッド１１２群を露出させる。その時、独立パッドマスク１２０群が引出された後の位置は、封止体１３０の金属ポスト置き穴１３２になる。このステップの利点は、独立パッドマスク１２０群が光線に当てられた後に機械的に引出されることによって金属ポスト置き穴１３２群が形成され、パッド１１２群を損傷することがなく、封止体１３０を汚染することない。例えば、フォトレジスト除去液による汚染が生じない。また、封止体１３０は、感光性と高流動性という特性をもつ必要がないため、実装材料のコストを低減でき、かつパッド１１２群の露出表面もかなりきれいである。
【００１８】
図７Ｃに示すよう、チップ２００を封止体１３０上に設置する。チップ２００は、複数の金属ポスト２１０を有する。各金属ポスト２１０の下方の断面に半田材２２０を形成し、リフロー方式を利用して金属ポスト２１０群をパッド１１２群に接合する。ここで、様々な集積回路がチップ２００の主動面に形成され、複数のボンディングパッド２３０は、集積回路の外接用として主動面上に設置され、かつ、１つの保護層２４０の外に露出される。金属ポスト２１０群は、メッキあるいは植球方式を用いてボンディングパッド２３０群の上に設置することができ、ボンディングパッド２３０群に直接に接合され、あるいは、ボンディングパッド２３０群と金属ポスト２１０群との間に図示しないアンダーバンプメタル層を設置することもできる。図９に示すよう、リフローする前、先に半田材２２０をパッド１１２群に接触させ、金属ポスト２１０群を対応する金属ポスト置き穴１３２群の内に置くことで、チップ２００は基板１１０へ向かって過度に押されても、半田材２２０が溢れて相隣の金属ポスト２１０を汚染することがない。
なお、チップ２００を設置した後、さらに加熱方式で封止体１３０を熱硬化することにより、図１０に示すＭＰＳ−Ｃ２型半導体パッケージを製造することができる。このようなＭＰＳ−Ｃ２型半導体パッケージは、薄型化の設計ができるだけでなく、パッケージ反りの問題も解決できる。また、半田材２２０による金属ポスト２１０同士のブリッジが発生しない。従って、本実施形態の特徴では、独立パッドマスク１２０群を利用してＭＰＳ−Ｃ２型半導体パッケージにおいて充填粒子１３１を混合する低コストの封止体１３０を使用することが可能であり、封止体１３０の充填が困難にならず、かつ充填粒子１３１は捕えられて半田材２２０とパッド１１２群との間に隔てられることで起きる半田付け不良の問題が防止できる。
なお、封止体１３０は、ドロップキャスティング方式で形成してもよい。
【００１９】
以上、本発明をその好適な実施例に基づいて説明したが、本発明の技術的範囲は特許請求の範囲の記載に基づいて特定される。特許請求の範囲の記載に基づいて、本発明の趣旨を逸脱しないどんな変更や修正も本発明の技術的範囲に属する。
【符号の説明】
【００２０】
１・・・半導体パッケージ
１０・・・基板
１２・・・パッド
２０・・・チップ
２１・・・金属ポスト
２２・・・半田材
２３・・・ボンディングパッド
３０・・・封止体
１００・・・独立パッドマスクを有するフリップチップキャリア
１１０・・・基板
１１１・・・上表面
１１２・・・パッド
１１３・・・半田マスク層
１２０・・・独立パッドマスク
１２１・・・感光性粘着層
１２２・・・取放素子
１２３・・・取放表面
１３０・・・封止体
１３１・・・充填粒子
１３２・・・金属ポスト置き穴
２００・・・チップ
２１０・・・金属ポスト
２２０・・・半田材
２３０・・・ボンディングパッド
２４０・・・保護層
３１０・・・カバー
３１１・・・空孔
３２０・・・コーティングヘッド
３３０・・・発光装置
３４０・・・取放ノズル
Ｔ・・・封止体の厚さ

【特許請求の範囲】
【請求項１】
上表面および上表面に設置される複数のパッドを有する基板と、
前記複数のパッドを覆う複数の独立パッドマスクと、
を備え、
それぞれの前記独立パッドマスクは、対応する前記パッドと貼り付ける感光性粘着層、及び、前記感光性粘着層上に抜き取り可能に設けられる透光性の取放素子を有することを特徴とするフリップチップキャリア。
【請求項２】
さらに充填粒子を混合する封止体を備え、
前記封止体は、前記基板の前記上表面に形成され、前記独立パッドマスクの厚さよりも薄い厚さを有することにより、それぞれの前記取放素子が前記封止体の外に露出する取放表面を有することを特徴とする請求項１記載のフリップチップキャリア。
【請求項３】
前記充填粒子は、無機粒子であることを特徴とする請求項２記載のフリップチップキャリア。
【請求項４】
前記封止体は、熱硬化性であることを特徴とする請求項２記載のフリップチップキャリア。
【請求項５】
前記取放素子は、熱硬化性電気絶縁ポストであることを特徴とする請求項１記載のフリップチップキャリア。
【請求項６】
上表面および前記上表面に設置される複数のパッドを有する基板と、前記複数のパッドを覆い、対応する前記パッドと貼り付ける感光性粘着層、及び、前記感光性粘着層上に抜き取り可能に設けられる透光性の取放素子を有する複数の独立パッドマスクとを備えるフリップチップキャリアを提供するステップと、
前記基板の前記上表面に形成され、充填粒子を混合する封止体であって、前記独立パッドマスクの厚さよりも薄い厚さを有することにより、前記取放素子が当該封止体の外に露出する取放表面を有する封止体を形成するステップと、
前記感光性粘着層に粘着性を喪失させる光線を前記取放素子を透過して前記感光性粘着層に照らすステップと、
前記パッドを露出させるよう前記取放素子を抜き取るステップと、
複数の金属ポストを有するチップを前記封止体上に設置するステップと、
半田材で前記金属ポストを前記パッドに接合するステップと、
を含むことを特徴とする半導体実装方法。
【請求項７】
前記封止体は、ドロップキャスティング方式で形成されることを特徴とする請求項６記載の半導体実装方法。
【請求項８】
前記充填粒子は、無機粒子であることを特徴とする請求項６記載の半導体実装方法。
【請求項９】
前記チップを設置した後、さらに加熱方式で前記封止体を熱硬化することを特徴とする請求項６記載の半導体実装方法。
【請求項１０】
前記取放素子は、熱硬化性電気絶縁ポストであり、カバーの空孔群の内にプリントしてベーキングによって成形されることを特徴とする請求項６記載の半導体実装方法。

【図１】