フレキシブル基板及び半導体装置
【課題】半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供する。
【解決手段】フレキシブル基板１０１は、半導体チップ搭載領域１０３を一表面に有する基材１００と、その一表面上に形成された複数のインナーリード１０６と、この複数のインナーリード１０６のうちの２つに結線されたジャンパ配線１１１とを備えている。ジャンパ配線１１１の第１配線部１２１は半導体チップ搭載領域１０３を横断している。これにより、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外への気泡の排出効果を高めることができる。
【解決手段】フレキシブル基板１０１は、半導体チップ搭載領域１０３を一表面に有する基材１００と、その一表面上に形成された複数のインナーリード１０６と、この複数のインナーリード１０６のうちの２つに結線されたジャンパ配線１１１とを備えている。ジャンパ配線１１１の第１配線部１２１は半導体チップ搭載領域１０３を横断している。これにより、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外への気泡の排出効果を高めることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフレキシブル基板及び半導体装置に関する。
【背景技術】
【０００２】
図７に、従来のＣＯＦ（チップ・オン・フィルム：Chip On Film）型半導体装置を斜め上方から見た概略図を示す。
【０００３】
上記半導体装置は、フレキシブル基板７０１と、このフレキシブル基板７０１に搭載された半導体チップ７０４とを備えている。
【０００４】
上記半導体チップ７０４はフレキシブル基板７０１に対してフリップチップ接続される。そして、上記半導体チップ７０４とフレキシブル基板７０１との間には、通常、樹脂が充填される。
【０００５】
図８に、特開２００１−２３７２６５号公報（特許文献１）に記載のフレキシブル基板８０１の要部を上方から見た概略図を示す。
【０００６】
上記フレキシブル基板８０１は、半導体チップ搭載領域８０３を一表面に有する基材８００を備えている。
【０００７】
上記半導体チップ搭載領域８０３には、図示しない半導体チップが搭載される。より詳しくは、上記半導体チップの突起電極は、図示しないＡＣＦ（異方性導電膜：Anisotropic Conductive Film）を介して熱圧着によりインナーリード８０６に接続される。
【０００８】
上記インナーリード８０６は、ソルダレジスト８１２の開口８１３から露出すると共に、半導体チップ搭載領域８０３内に入っている。
【０００９】
上記半導体チップ搭載領域８０３には、ＡＣＦの加熱圧着時に発生する気泡を導くガイド８１４が形成されている。上記気泡は、ガイド８１４に案内されて吐出口８１５から半導体チップ搭載領域８０３外へ排出される。
【００１０】
上記気泡はその内部に水分や不純物を溜め不具合の元となるため、気泡を半導体チップ搭載領域８０３外へ排出するのは必要である。
【００１１】
図９に、特開２００４−６４６２号公報（特許文献２）に記載のフレキシブル基板９０１の要部を上方から見た概略図を示す。
【００１２】
上記フレキシブル基板９０１は、半導体チップ搭載領域９０３に形成されたジャンパ配線９１１を備えている。
【００１３】
上記半導体チップ搭載領域９０３には、図示しないが、ＬＳＩ（大規模集積回路）などのチップ部品が接着樹脂を介して搭載される。
【００１４】
上記チップ部品は半導体チップ搭載領域９０３に接着樹脂を介して加熱圧着される。この際、上記半導体チップ搭載領域９０３に形成されたジャンパ配線９１１によって、接着樹脂の流動性は良好となる。
【００１５】
上記ジャンパ配線９１１は、直線形状の幹配線部９２１と、この幹配線部９２１の一端に結線された直線形状の枝配線部９２２と、その幹配線部９２１の他端に結線された直線形状の枝配線部９２３とで構成されている。
【００１６】
上記幹配線部９２１は、チップ部品の長方形状の下面の長辺方向つまり図９中左右方向に沿って延びるように形成されている。
【００１７】
上記枝配線部９２２，９２３が延びる方向は、幹配線部９２１が延びる方向に対して１３５±１５°を成すように設定されている。また、上記枝配線部９２２，９２３は幹配線部９２１から延びてインナーリード９０６に結線されている。
【００１８】
上記インナーリード９０６は、ソルダレジスト９１２の開口９１３から露出すると共に、半導体チップ搭載領域９０３内に入っている。このインナーリード９０６にはチップ部品の突起電極が接続される。
【００１９】
このようなフレキシブル基板９０１では、ジャンパ配線９１１によって接着樹脂の流動性を良好にして、フレキシブル基板９０１とチップ部品との間に気泡が溜まるのを防ごうとしている。
【００２０】
しかしながら、上記フレキシブル基板８０１，９０１には、それぞれ、次のような問題がある。
【００２１】
上記フレキシブル基板８０１は、ガイド８１４同士の間隔が半導体チップ搭載領域８０３の中央部に比べて周縁部で狭くなっている。言い換えれば、上記気泡をガイド８１４で案内するための空間は広いが、気泡が半導体チップ搭載領域８０３外に出るための出口となる吐出口８１５が狭くなっている。
【００２２】
したがって、上記フレキシブル基板８０１には、吐出口８１５から気泡をスムーズに排出できないという問題がある。
【００２３】
一方、上記フレキシブル基板９０１では、フレキシブル基板８０１の吐出口８１５のような開口をジャンパ配線９１１に形成していない。
【００２４】
また、上記チップ部品の突起電極とインナーリード９０６とが接続された接続部は狭ピッチで密集しているため、この接続部同士の間から気泡を半導体チップ搭載領域９０３外に排出するのは実質困難となっている。
【００２５】
したがって、上記気泡が半導体チップ搭載領域９０３内に閉じ込められるので、気泡を半導体チップ搭載領域９０３外に排出することはできないという問題がある。
【００２６】
すなわち、上記フレキシブル基板８０１，９０１の両方とも、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果が低いという問題がある。
【特許文献１】特開２００１−２３７２６５号公報
【特許文献２】特開２００４−６４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
そこで、本発明の課題は、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供することにある。
【課題を解決するための手段】
【００２８】
上記課題を解決するため、本発明のフレキシブル基板は、
半導体チップ搭載領域を一表面に有する基材と、
上記基材の上記一表面上に形成された複数のインナーリードと、
上記インナーリードに結線され、上記半導体チップ搭載領域を横断する配線と
を備えたことを特徴としている。
【００２９】
上記構成のフレキシブル基板によれば、上記配線が半導体チップ搭載領域を横断するので、半導体チップ搭載領域内の気泡が配線によって半導体チップ搭載領域外にスムーズに案内される。
【００３０】
したがって、上記半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができる。
【００３１】
また、上記配線は、半導体チップ搭載領域を横断するので、半導体チップ搭載領域内でループを形成しない。
【００３２】
したがって、上記配線によって半導体チップ搭載領域内に気泡が閉じ込められるのを防ぐことができる。
【００３３】
また、上記配線はインナーリードに結成されているので、そのインナーリードの電位を配線に持たせることができる。
【００３４】
一実施形態のフレキシブル基板では、
上記配線に結線された上記インナーリードの幅は、上記配線に結線されていない上記インナーリードの幅とは異なる。
【００３５】
上記実施形態のフレキシブル基板によれば、上記配線に結線されたインナーリードの幅を、配線に結線されていないインナーリードの幅よりも広くした場合、その配線に対して、例えば半導体チップの電極のうち最も大きな電流を扱う電極を接続しても、配線の電流印加時の焼損を防ぐことができる。
【００３６】
したがって、上記フレキシブル基板と半導体チップとを備えた半導体装置の信頼性を確保することができる。
【００３７】
一実施形態のフレキシブル基板では、
上記基材の上記一表面上に形成されたパターン保護膜を備え、
上記配線の上記半導体チップ搭載領域外の部分に関して少なくとも一部が、上記パターン保護膜に覆われずに露出している。
【００３８】
上記実施形態のフレキシブル基板によれば、上記配線に例えば半導体チップの電極を接続した場合、配線の半導体チップ搭載領域外の部分に関して少なくとも一部がパターン保護膜に覆われずに露出しているので、その少なくとも一部を介して半導体チップの熱を放出して、熱によって半導体チップの不具合が発生するのを防ぐことができる。
【００３９】
一実施形態のフレキシブル基板では、
上記配線は、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔である。
【００４０】
本発明の半導体装置は、
本発明のフレキシブル基板と、
上記フレキシブル基板の上記半導体チップ搭載領域に搭載された半導体チップと
を備えたことを特徴としている。
【００４１】
上記構成の半導体装置によれば、上記フレキシブル基板を備えるので、気泡による半導体チップの不具合の発生を防いで信頼性を高めることができる。
【００４２】
より詳しくは、上記フレキシブル基板と半導体チップとの間に例えば樹脂を充填する場合、フレキシブル基板の配線は半導体チップ搭載領域を横断するので、その配線によって半導体チップ搭載領域内の樹脂が半導体チップ搭載領域外にスムーズに案内される。
【００４３】
したがって、上記フレキシブル基板と半導体チップとの間に、不具合の発生させる気泡が残るのを防いで、信頼性を高めることができる。
【００４４】
また、上記気泡の残存を防ぐために特別な材料や装置などを用いなくてもよいので、半導体装置の製造コストの上昇を防ぐことができる。
【００４５】
一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記半導体チップの上記フレキシブル基板側の表面は長方形状であり、
上記突起電極は、上記半導体チップの上記フレキシブル基板側の表面の短辺近傍以外の部分に形成されている。
【００４６】
上記実施形態の半導体装置によれば、上記突起電極は、半導体チップのフレキシブル基板側の表面の短辺近傍以外の部分に形成されているので、半導体チップのフレキシブル基板側の表面の短辺近傍から気泡を排出することができる。
【００４７】
また、上記半導体チップのフレキシブル基板側の表面の長辺近傍に突起電極を形成することによって、突起電極の個数を多くすることができる。
【００４８】
一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記配線に接続される上記突起電極の電位はグランド電位である。
【００４９】
上記実施形態の半導体装置によれば、上記配線に接続される突起電極の電位はグランド電位であるので、電気特性を安定化することができて、品質向上効果を得ることができる。
【００５０】
一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記配線に接続される上記突起電極が扱う電流は、上記半導体チップが外部へ出力する電流である。
【００５１】
上記実施形態の半導体装置によれば、上記配線に接続される突起電極が扱う電流は、半導体チップが外部へ出力する電流であるので、上記配線に結線されたインナーリードを介して上記電流を取り出すことができる。
【発明の効果】
【００５２】
本発明のフレキシブル基板によれば、配線が半導体チップ搭載領域を横断することによって、半導体チップ搭載領域内の気泡が配線でチップ搭載領域外にスムーズに案内されるので、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができる。
【００５３】
本発明の半導体装置によれば、上記フレキシブル基板を備えるので、気泡による半導体チップの不具合の発生を防いで信頼性を高めることができる。
【発明を実施するための最良の形態】
【００５４】
（第１実施形態）
図１に、本発明の第１実施形態のフレキシブル基板１０１の要部を上方から見た概略図を示す。
【００５５】
上記フレキシブル基板１０１は、図１，図２に示すように、平面視で長方形状の半導体チップ搭載領域１０３を一表面に有する基材１００と、その一表面上に形成された複数のインナーリード１０６と、この複数のインナーリード１０６のうちの２つに結線されたジャンパ配線１１１とを備えている。なお、上記ジャンパ配線１１１が配線の一例である。
【００５６】
上記基材１００は、例えば厚さ４０μｍのポリイミドフィルムから成っている。
【００５７】
上記ジャンパ配線１１１は、第１配線部１２１、第２配線部１２２、第３配線部１２３、第４配線部１２４及び第５配線部１２５で構成されている。
【００５８】
上記第１配線部１２１は、半導体チップ搭載領域１０３の長辺に沿って延びて、半導体チップ搭載領域１０３を横断している。つまり、上記第１配線部１２１は、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。
【００５９】
上記第２配線部１２２は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第２配線部１２２の一端は第１配線部１２３の一端に連なっている。
【００６０】
上記第３配線部１２３は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第３配線部１２３の一端は第１配線部１２３の他端に連なっている。
【００６１】
上記第４配線部１２４は、半導体チップ搭載領域１０３の長辺に沿って、第１配線部１２１に対して平行に延びている。そして、上記第４配線部１２４も、第１配線部１２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第４配線部１２４の一端は第２配線部１２２の他端に連なっている。一方、上記第４配線部１２４の他端は、インナーリード１０６の先端に結線されている。このインナーリード１０６の線幅は、第４配線部１２４の線幅と略同一となっている。
【００６２】
上記第５配線部１２５は半導体チップ搭載領域１０３の長辺に沿って、第１配線部１２１に対して平行延びている。そして、上記第５配線部１２５も、第１配線部１２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第５配線部１２５の一端は第３配線部１２３の他端に連なっている。一方、上記第５配線部１２５の他端はインナーリード１０６の先端に結線されている。このインナーリード１０６の線幅は、第５配線部１２５の線幅と略同一となっている。
【００６３】
また、上記第１配線部１２１、第２配線部１２２、第３配線部１２３、第４配線部１２４及び第５配線部１２５の線幅は全て略同一となっている。
【００６４】
また、上記第４，第５配線部１２４，１２５の他端に接続するインナーリード１０６は、他のインナーリード１０６よりも長くなるように形成されている。
【００６５】
また、上記第１配線部１２１と第４配線部１２４との間の距離は、第１配線部１２１と第５配線部１２５との間の距離と略同一となっている。
【００６６】
また、上記ジャンパ配線１１１の半導体チップ搭載領域１０３外の部分に関して一部が、ソルダレジスト１１２に覆われずに露出している。より詳しくは、上記半導体チップ搭載領域１０３外においては、第１配線部１２１の一部と、第４配線部１２４の一部と、第５配線部１２５の一部とが、ソルダレジスト１１２に覆われずに露出している。なお、上記ソルダレジスト１１２がパターン保護膜の一例である。
【００６７】
また、上記第１配線部１２１の両端部と、第２，第３配線部１２２，１２３の全部と、第４，第５配線部１２４，１２５の一端部とが、ソルダレジスト１１２に覆われている。これにより、上記ジャンパ配線１１１の信頼性を高めることができる。
【００６８】
上記インナーリード１０６は、ソルダレジスト１１２の開口１１３内に位置するように形成されている。そして、上記インナーリード１０６の形成ピッチつまりインナーリードピッチＰは、後述する突起電極１０５の形成ピッチに合わせて５０μｍとしている。また、上記インナーリード１０６同士の間隔つまりインナーリードギャップＧは２５μｍとなっている。また、上記インナーリード１０６の幅Ｗも２５μｍとなっている。
【００６９】
上記インナーリードギャップＧとインナーリード１０６の幅Ｗとは、エッチング残りや、エッチング残りによるマイグレーション等のインナーリード１０６同士が近接するリスクと、インナーリード１０６のパターン欠けや電流容量低下等の細線化によるリスクとのバランスを考慮して設定されている。
【００７０】
図２に、本発明の第１実施形態の半導体装置を斜め上方から見た概略図を示す。また、図３に、図２の半導体チップ搭載領域１０３の拡大図を示す。なお、図３では、理解容易のため、樹脂１１０を透明なものとして図示している。
【００７１】
上記半導体装置は、図２，図３に示すように、フレキシブル基板１０１と、このフレキシブル基板１０１にフリップチップ接続で接続されると共に、半導体チップ搭載領域１０３に搭載される半導体チップ１０４と、ソルダレジスト１１２の開口１１３を覆う樹脂１１０とを備えている。
【００７２】
上記半導体チップ１０４の下面（フレキシブル基板１０１側の表面）には複数の突起電極１０５が形成されている。より詳しくは、上記半導体チップ１０４の下面は長方形状となっており、この下面の長辺に沿って複数の突起電極１０５を形成している。これにより、後述する配線１０２の各パターンを直線形状にして単純化することができる。
【００７３】
上記複数の突起電極１０５において、半導体チップ１０４の下面の一方の長辺近傍の突起電極１０５が出力側電極であり、半導体チップ１０４の下面の他方の長辺近傍の突起電極１０５が入力側電極である。また、上記半導体チップ１０４の下面の短辺近傍には突起電極１０５を形成していない。
【００７４】
上記フレキシブル基板１０１の一構成部である基材１００の一表面（半導体チップ１０４側の表面）には、配線１０２が形成されており、この配線１０２の大部分を覆うようにソルダレジスト１１２が形成されている。
【００７５】
上記配線１０２は厚さ８μｍの銅箔から成っている。また、上記配線１０２の半導体チップ搭載領域１０３側の端部がインナーリード１０６となっている。つまり、上記インナーリード１０６は配線１０２の一部である。
【００７６】
上記樹脂１１０は半導体チップ１０４の周囲に存在する。この樹脂１１０の一部はフレキシブル基板１０１と半導体チップ１０４との間Ｓに入っている。
【００７７】
上記半導体チップ１０４の下面の長辺近傍では、突起電極１０５とインナーリード１０６とが直線上に密集して並んでいるため、それらが実質は壁のようにフレキシブル基板１０１と半導体チップ１０４との間Ｓを閉じた格好となっている。
【００７８】
一方、上記半導体チップ１０４の下面の短辺近傍では、突起電極１０５が存在せず、ジャンパ配線１１１の第１配線部１２１が半導体チップ１０４の下面の長辺に沿って延びて半導体チップ搭載領域１０３を横断して、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外へ向かって突出している。
【００７９】
このように、上記半導体チップ１０４の下面の短辺近傍に突起電極１０５を形成していないことと、ジャンパ配線１１１の第１配線部１２１が半導体チップ１０４の下面の長辺に沿って延びて半導体チップ搭載領域１０３を横断していることによって、フレキシブル基板１０１と半導体チップ１０４との間Ｓの気泡を半導体チップ１０４の下面の短辺近傍から半導体チップ搭載領域１０３外に排出することができる。
【００８０】
したがって、上記フレキシブル基板１０１は、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外への気泡の排出効果が高いものである。
【００８１】
また、上記ジャンパ配線１１１は、半導体チップ搭載領域１０３内でループを形成していないので、半導体チップ搭載領域１０３内に気泡が閉じ込められるのを防ぐことができる。
【００８２】
上記第１実施形態では、第２配線部１２２は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第２配線部１２２は、ソルダレジスト１１２で覆わないようにしてもよい。
【００８３】
上記第１実施形態では、第３配線部１２３は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第３配線部１２３は、ソルダレジスト１１２で覆わないようにしてもよい。
【００８４】
上記第１実施形態では、インナーリード１０６の幅Ｗは２５μｍであったが、これ以外の幅であってもよい。また、上記インナーリード１０６の厚さは８μｍであったが、これ以外の厚さであってもよい。つまり、上記第１実施形態において、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔から成るインナーリードを用いてもよい。
【００８５】
上記第１実施形態において、上記インナーリード１０６の幅よりも狭い幅を有するジャンパ配線を用いてもよい。
【００８６】
上記第１実施形態において、上記ジャンパ配線１１１に電流が流れるようにしてもよいし、ジャンパ配線１１１に電流が流れないようにしてもよい。
【００８７】
（第２実施形態）
図４に、本発明の第２実施形態の半導体装置の要部を上方から見た概略図を示す。また、図４において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。また、図４では、上記半導体装置が備える半導体チップ２０４の図示を省略している。
【００８８】
上記半導体装置は、フレキシブル基板２０１と、このフレキシブル基板２０１にフリップチップ接続で接続されると共に、半導体チップ搭載領域１０３に搭載される半導体チップ１０４とを備えている。
【００８９】
上記フレキシブル基板２０１は、第１配線部２２１、第２配線部２２２、第３配線部２２３、第４配線部２２４及び第５配線部２２５から成るジャンパ配線２１１を備えている。なお、上記ジャンパ配線２１１は配線の一例である。
【００９０】
上記第１配線部２２１は、半導体チップ搭載領域１０３の長辺に沿って延びて、半導体チップ搭載領域１０３を横断している。つまり、上記第１配線部２２１は、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。
【００９１】
上記第２配線部２２２は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第２配線部２２２の一端は第１配線部２２３の一端に連なっている。
【００９２】
上記第３配線部２２３は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第３配線部２２３の一端は第１配線部２２３の他端に連なっている。
【００９３】
上記第４配線部２２４は、半導体チップ搭載領域１０３の長辺に沿って、第１配線部２２１に対して平行に延びている。そして、上記第４配線部２２４も、第１配線部２２１と同様に、半導体チップ搭載領域１０３から半導体チップ搭載領域１０３外の領域に渡って形成されている。また、上記第４配線部２２４の一端は第２配線部２２２の他端に連なっている。一方、上記第４配線部２２４の他端は、インナーリード２０６の先端に結線されている。このインナーリード２０６の線幅は、第４配線部２２４の線幅と略同一であり、かつ、インナーリード１０６の線幅よりも広くなっている。
【００９４】
上記第５配線部２２５は半導体チップ搭載領域１０３の長辺に沿って、第１配線部２２１に対して平行に延びている。そして、上記第５配線部２２５も、第１配線部２２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第５配線部２２５の一端は第３配線部２２３の他端に連なっている。一方、上記第５配線部２２５の他端はインナーリード２０６の先端に結線されている。このインナーリード２０６の線幅は、第５配線部２２５の線幅と略同一であり、かつ、インナーリード１０６の線幅よりも広くなっている。
【００９５】
また、上記第１配線部２２１、第２配線部２２２、第３配線部２２３、第４配線部２２４及び第５配線部２２５の線幅は全て略同一となっている。
【００９６】
また、上記第４，第５配線部２２４，２２５の他端に接続するインナーリード２０６は、他のインナーリード１０６よりも長くなるように形成されている。
【００９７】
また、上記第１配線部２２１と第４配線部２２４との間の距離は、第１配線部２２１と第５配線部２２５との間の距離と略同一となっている。
【００９８】
また、上記ジャンパ配線２１１の半導体チップ搭載領域１０３外の部分に関して一部が、ソルダレジスト１１２に覆われずに露出している。より詳しくは、上記半導体チップ搭載領域１０３外においては、第１配線部２２１の一部と、第４配線部２２４の一部と、第５配線部２２５の一部とが、ソルダレジスト１１２に覆われずに露出している。また、上記第１配線部２２１の両端部と、第２，第３配線部２２２，２２３の全部と、第４，第５配線部２２４，２２５の一端部とが、ソルダレジスト１１２に覆われている。これにより、上記ジャンパ配線２１１の信頼性を高めることができる。なお、上記ソルダレジスト１１２がパターン保護膜の一例である。
【００９９】
また、上記第１配線部２２１及びインナーリード２０６には突起電極２０５が接続される。
【０１００】
図５に、図４のＶ−Ｖ線から見た概略断面図を示す。
【０１０１】
上記半導体チップ２０４の下面（フレキシブル基板２０１側の表面）には、突起電極１０５，２０５が形成されている。また、上記半導体チップ２０４の下面は長方形状となっている。
【０１０２】
上記第１配線部２２１に接続する突起電極２０５は、半導体チップ１０４の下面においてその長辺から少し離れた箇所に形成されている。
【０１０３】
上記インナーリード２０６に接続する突起電極２０５は、半導体チップ１０４の下面の長辺近傍に形成されている。
【０１０４】
上記半導体チップ２０４は、図示しないプリンタヘッドへ電圧を供給するプリンタドライバであり、そのプリンタヘッドへ電圧を供給する際に発生する電流がインナーリード２０６及びジャンパ配線２１１を流れる。このため、上記インナーリード２０６及びジャンパ配線２１１はその電流による焼損のないよう十分抵抗を低くする配線寸法とする必要がある。具体的には、上記インナーリード２０６及びジャンパ配線２１１は、厚さ８μｍかつ幅４０μｍの銅箔で形成している。このインナーリード２０６及びジャンパ配線２１１の断面積は３２０μｍ２であるため、インナーリード２０６及びジャンパ配線２１１が電流によって焼損するのを十分防止できる。
【０１０５】
発明者は、実験により、実際に半導体チップ２０５が扱う電流０．２Ａに対するマージンを持った設計として１０倍の電流２Ａを適用する配線幅を考慮した場合、配線断面積として３００μｍ２が必要であることを見出した。
【０１０６】
したがって、現状のフレキシブル基板の配線形成限界である厚さ１μｍであれば、配線幅は３００μｍ必要である。逆に、配線を厚くすると配線幅は小さくて済み、従来ＴＣＰ（テープ・キャリア・パッケージ：Tape Carrier Package）に用いるような配線として厚さ５０μｍの銅箔を採用すれば、配線幅を６μｍと小さくすることができる。
【０１０７】
また、上記フレキシブル基板２０１においても、フレキシブル基板１０１と同様に、フレキシブル基板２０１と半導体チップ２０４との間の気泡を半導体チップ２０４の下面の短辺近傍から半導体チップ搭載領域１０３外に排出することができる。
【０１０８】
したがって、上記フレキシブル基板２０１は、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外への気泡の排出効果が高いものである。
【０１０９】
上記第２実施形態では、第２配線部２２２は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第２配線部２２２は、ソルダレジスト２１２で覆わないようにしてもよい。
【０１１０】
上記第２実施形態では、第３配線部２２３は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第３配線部２２３は、ソルダレジスト１１２で覆わないようにしてもよい。
【０１１１】
上記第２実施形態において、半導体装置は、ソルダレジスト１１２の開口１１３を覆う樹脂を備えてもよい。
【０１１２】
（第３実施形態）
図６に、本発明の第３実施形態の半導体装置の要部を上方から見た概略図を示す。また、図６において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。また、図６では、上記半導体装置が備える半導体チップの図示を省略している。
【０１１３】
上記半導体装置は、ジャンパ配線１１１の第１配線部１２１に突起電極３０５を接続している点が、上記第１実施形態とは異なる。
【０１１４】
上記半導体チップは液晶ドライバである。そして、上記半導体チップの下面（フレキシブル基板１０１側の表面）には、突起電極１０５，３０５が形成されている。また、上記半導体チップの下面は長方形状となっている。
【０１１５】
上記突起電極３０５は、半導体チップ１０４の下面において長辺から少し離れた箇所に形成されている。また、上記突起電極３０５の電位はグランド電位である。
【０１１６】
入力信号のシリアル化により動作周波数が高くなった近年の液晶ドライバチップでは高周波回路的設計要素が不可欠であり、グランド電位安定化のため所望の位置にグランド電位の電極を配置したい。このため、上記突起電極３０５を、半導体チップの下面に形成して、ジャンパ配線１１１の第１配線部１２１に接続した。
【０１１７】
このように、上記突起電極３０５を、半導体チップの下面に形成して、ジャンパ配線１１１の第１配線部１２１に接続することにより、半導体装置の電気的な機能が向上する。
【図面の簡単な説明】
【０１１８】
【図１】図１は本発明の第１実施形態のフレキシブル基板の要部の概略平面図である。
【図２】図２は本発明の第１実施形態の半導体装置の概略斜視図である。
【図３】図３は図２の半導体チップ搭載領域の拡大図である。
【図４】図４は本発明の第２実施形態の半導体装置の要部の概略平面図である。
【図５】図５は図４のＶ−Ｖ線矢視断面図である。
【図６】図６は本発明の第３実施形態の半導体装置の要部の概略平面図である。
【図７】図７は従来のＣＯＦ型半導体装置の概略斜視図である。
【図８】図８は従来のフレキシブル基板の要部の概略平面図である。
【図９】図９は他の従来のフレキシブル基板の要部の概略平面図である。
【符号の説明】
【０１１９】
１００ 基材
１０１，２０１ フレキシブル基板
１０２ 配線
１０３ 半導体チップ搭載領域
１０５，２０５，３０５ 突起電極
１０６，２０６ インナーリード
１１１，２１１ ジャンパ配線
１１２ ソルダレジスト
１２１，２２１ 第１配線部
１２２，２２２ 第２配線部
１２３，２２３ 第３配線部
１２４，２２４ 第４配線部
１２５，２２５ 第５配線部
【技術分野】
【０００１】
本発明はフレキシブル基板及び半導体装置に関する。
【背景技術】
【０００２】
図７に、従来のＣＯＦ（チップ・オン・フィルム：Chip On Film）型半導体装置を斜め上方から見た概略図を示す。
【０００３】
上記半導体装置は、フレキシブル基板７０１と、このフレキシブル基板７０１に搭載された半導体チップ７０４とを備えている。
【０００４】
上記半導体チップ７０４はフレキシブル基板７０１に対してフリップチップ接続される。そして、上記半導体チップ７０４とフレキシブル基板７０１との間には、通常、樹脂が充填される。
【０００５】
図８に、特開２００１−２３７２６５号公報（特許文献１）に記載のフレキシブル基板８０１の要部を上方から見た概略図を示す。
【０００６】
上記フレキシブル基板８０１は、半導体チップ搭載領域８０３を一表面に有する基材８００を備えている。
【０００７】
上記半導体チップ搭載領域８０３には、図示しない半導体チップが搭載される。より詳しくは、上記半導体チップの突起電極は、図示しないＡＣＦ（異方性導電膜：Anisotropic Conductive Film）を介して熱圧着によりインナーリード８０６に接続される。
【０００８】
上記インナーリード８０６は、ソルダレジスト８１２の開口８１３から露出すると共に、半導体チップ搭載領域８０３内に入っている。
【０００９】
上記半導体チップ搭載領域８０３には、ＡＣＦの加熱圧着時に発生する気泡を導くガイド８１４が形成されている。上記気泡は、ガイド８１４に案内されて吐出口８１５から半導体チップ搭載領域８０３外へ排出される。
【００１０】
上記気泡はその内部に水分や不純物を溜め不具合の元となるため、気泡を半導体チップ搭載領域８０３外へ排出するのは必要である。
【００１１】
図９に、特開２００４−６４６２号公報（特許文献２）に記載のフレキシブル基板９０１の要部を上方から見た概略図を示す。
【００１２】
上記フレキシブル基板９０１は、半導体チップ搭載領域９０３に形成されたジャンパ配線９１１を備えている。
【００１３】
上記半導体チップ搭載領域９０３には、図示しないが、ＬＳＩ（大規模集積回路）などのチップ部品が接着樹脂を介して搭載される。
【００１４】
上記チップ部品は半導体チップ搭載領域９０３に接着樹脂を介して加熱圧着される。この際、上記半導体チップ搭載領域９０３に形成されたジャンパ配線９１１によって、接着樹脂の流動性は良好となる。
【００１５】
上記ジャンパ配線９１１は、直線形状の幹配線部９２１と、この幹配線部９２１の一端に結線された直線形状の枝配線部９２２と、その幹配線部９２１の他端に結線された直線形状の枝配線部９２３とで構成されている。
【００１６】
上記幹配線部９２１は、チップ部品の長方形状の下面の長辺方向つまり図９中左右方向に沿って延びるように形成されている。
【００１７】
上記枝配線部９２２，９２３が延びる方向は、幹配線部９２１が延びる方向に対して１３５±１５°を成すように設定されている。また、上記枝配線部９２２，９２３は幹配線部９２１から延びてインナーリード９０６に結線されている。
【００１８】
上記インナーリード９０６は、ソルダレジスト９１２の開口９１３から露出すると共に、半導体チップ搭載領域９０３内に入っている。このインナーリード９０６にはチップ部品の突起電極が接続される。
【００１９】
このようなフレキシブル基板９０１では、ジャンパ配線９１１によって接着樹脂の流動性を良好にして、フレキシブル基板９０１とチップ部品との間に気泡が溜まるのを防ごうとしている。
【００２０】
しかしながら、上記フレキシブル基板８０１，９０１には、それぞれ、次のような問題がある。
【００２１】
上記フレキシブル基板８０１は、ガイド８１４同士の間隔が半導体チップ搭載領域８０３の中央部に比べて周縁部で狭くなっている。言い換えれば、上記気泡をガイド８１４で案内するための空間は広いが、気泡が半導体チップ搭載領域８０３外に出るための出口となる吐出口８１５が狭くなっている。
【００２２】
したがって、上記フレキシブル基板８０１には、吐出口８１５から気泡をスムーズに排出できないという問題がある。
【００２３】
一方、上記フレキシブル基板９０１では、フレキシブル基板８０１の吐出口８１５のような開口をジャンパ配線９１１に形成していない。
【００２４】
また、上記チップ部品の突起電極とインナーリード９０６とが接続された接続部は狭ピッチで密集しているため、この接続部同士の間から気泡を半導体チップ搭載領域９０３外に排出するのは実質困難となっている。
【００２５】
したがって、上記気泡が半導体チップ搭載領域９０３内に閉じ込められるので、気泡を半導体チップ搭載領域９０３外に排出することはできないという問題がある。
【００２６】
すなわち、上記フレキシブル基板８０１，９０１の両方とも、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果が低いという問題がある。
【特許文献１】特開２００１−２３７２６５号公報
【特許文献２】特開２００４−６４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
そこで、本発明の課題は、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供することにある。
【課題を解決するための手段】
【００２８】
上記課題を解決するため、本発明のフレキシブル基板は、
半導体チップ搭載領域を一表面に有する基材と、
上記基材の上記一表面上に形成された複数のインナーリードと、
上記インナーリードに結線され、上記半導体チップ搭載領域を横断する配線と
を備えたことを特徴としている。
【００２９】
上記構成のフレキシブル基板によれば、上記配線が半導体チップ搭載領域を横断するので、半導体チップ搭載領域内の気泡が配線によって半導体チップ搭載領域外にスムーズに案内される。
【００３０】
したがって、上記半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができる。
【００３１】
また、上記配線は、半導体チップ搭載領域を横断するので、半導体チップ搭載領域内でループを形成しない。
【００３２】
したがって、上記配線によって半導体チップ搭載領域内に気泡が閉じ込められるのを防ぐことができる。
【００３３】
また、上記配線はインナーリードに結成されているので、そのインナーリードの電位を配線に持たせることができる。
【００３４】
一実施形態のフレキシブル基板では、
上記配線に結線された上記インナーリードの幅は、上記配線に結線されていない上記インナーリードの幅とは異なる。
【００３５】
上記実施形態のフレキシブル基板によれば、上記配線に結線されたインナーリードの幅を、配線に結線されていないインナーリードの幅よりも広くした場合、その配線に対して、例えば半導体チップの電極のうち最も大きな電流を扱う電極を接続しても、配線の電流印加時の焼損を防ぐことができる。
【００３６】
したがって、上記フレキシブル基板と半導体チップとを備えた半導体装置の信頼性を確保することができる。
【００３７】
一実施形態のフレキシブル基板では、
上記基材の上記一表面上に形成されたパターン保護膜を備え、
上記配線の上記半導体チップ搭載領域外の部分に関して少なくとも一部が、上記パターン保護膜に覆われずに露出している。
【００３８】
上記実施形態のフレキシブル基板によれば、上記配線に例えば半導体チップの電極を接続した場合、配線の半導体チップ搭載領域外の部分に関して少なくとも一部がパターン保護膜に覆われずに露出しているので、その少なくとも一部を介して半導体チップの熱を放出して、熱によって半導体チップの不具合が発生するのを防ぐことができる。
【００３９】
一実施形態のフレキシブル基板では、
上記配線は、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔である。
【００４０】
本発明の半導体装置は、
本発明のフレキシブル基板と、
上記フレキシブル基板の上記半導体チップ搭載領域に搭載された半導体チップと
を備えたことを特徴としている。
【００４１】
上記構成の半導体装置によれば、上記フレキシブル基板を備えるので、気泡による半導体チップの不具合の発生を防いで信頼性を高めることができる。
【００４２】
より詳しくは、上記フレキシブル基板と半導体チップとの間に例えば樹脂を充填する場合、フレキシブル基板の配線は半導体チップ搭載領域を横断するので、その配線によって半導体チップ搭載領域内の樹脂が半導体チップ搭載領域外にスムーズに案内される。
【００４３】
したがって、上記フレキシブル基板と半導体チップとの間に、不具合の発生させる気泡が残るのを防いで、信頼性を高めることができる。
【００４４】
また、上記気泡の残存を防ぐために特別な材料や装置などを用いなくてもよいので、半導体装置の製造コストの上昇を防ぐことができる。
【００４５】
一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記半導体チップの上記フレキシブル基板側の表面は長方形状であり、
上記突起電極は、上記半導体チップの上記フレキシブル基板側の表面の短辺近傍以外の部分に形成されている。
【００４６】
上記実施形態の半導体装置によれば、上記突起電極は、半導体チップのフレキシブル基板側の表面の短辺近傍以外の部分に形成されているので、半導体チップのフレキシブル基板側の表面の短辺近傍から気泡を排出することができる。
【００４７】
また、上記半導体チップのフレキシブル基板側の表面の長辺近傍に突起電極を形成することによって、突起電極の個数を多くすることができる。
【００４８】
一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記配線に接続される上記突起電極の電位はグランド電位である。
【００４９】
上記実施形態の半導体装置によれば、上記配線に接続される突起電極の電位はグランド電位であるので、電気特性を安定化することができて、品質向上効果を得ることができる。
【００５０】
一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記配線に接続される上記突起電極が扱う電流は、上記半導体チップが外部へ出力する電流である。
【００５１】
上記実施形態の半導体装置によれば、上記配線に接続される突起電極が扱う電流は、半導体チップが外部へ出力する電流であるので、上記配線に結線されたインナーリードを介して上記電流を取り出すことができる。
【発明の効果】
【００５２】
本発明のフレキシブル基板によれば、配線が半導体チップ搭載領域を横断することによって、半導体チップ搭載領域内の気泡が配線でチップ搭載領域外にスムーズに案内されるので、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができる。
【００５３】
本発明の半導体装置によれば、上記フレキシブル基板を備えるので、気泡による半導体チップの不具合の発生を防いで信頼性を高めることができる。
【発明を実施するための最良の形態】
【００５４】
（第１実施形態）
図１に、本発明の第１実施形態のフレキシブル基板１０１の要部を上方から見た概略図を示す。
【００５５】
上記フレキシブル基板１０１は、図１，図２に示すように、平面視で長方形状の半導体チップ搭載領域１０３を一表面に有する基材１００と、その一表面上に形成された複数のインナーリード１０６と、この複数のインナーリード１０６のうちの２つに結線されたジャンパ配線１１１とを備えている。なお、上記ジャンパ配線１１１が配線の一例である。
【００５６】
上記基材１００は、例えば厚さ４０μｍのポリイミドフィルムから成っている。
【００５７】
上記ジャンパ配線１１１は、第１配線部１２１、第２配線部１２２、第３配線部１２３、第４配線部１２４及び第５配線部１２５で構成されている。
【００５８】
上記第１配線部１２１は、半導体チップ搭載領域１０３の長辺に沿って延びて、半導体チップ搭載領域１０３を横断している。つまり、上記第１配線部１２１は、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。
【００５９】
上記第２配線部１２２は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第２配線部１２２の一端は第１配線部１２３の一端に連なっている。
【００６０】
上記第３配線部１２３は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第３配線部１２３の一端は第１配線部１２３の他端に連なっている。
【００６１】
上記第４配線部１２４は、半導体チップ搭載領域１０３の長辺に沿って、第１配線部１２１に対して平行に延びている。そして、上記第４配線部１２４も、第１配線部１２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第４配線部１２４の一端は第２配線部１２２の他端に連なっている。一方、上記第４配線部１２４の他端は、インナーリード１０６の先端に結線されている。このインナーリード１０６の線幅は、第４配線部１２４の線幅と略同一となっている。
【００６２】
上記第５配線部１２５は半導体チップ搭載領域１０３の長辺に沿って、第１配線部１２１に対して平行延びている。そして、上記第５配線部１２５も、第１配線部１２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第５配線部１２５の一端は第３配線部１２３の他端に連なっている。一方、上記第５配線部１２５の他端はインナーリード１０６の先端に結線されている。このインナーリード１０６の線幅は、第５配線部１２５の線幅と略同一となっている。
【００６３】
また、上記第１配線部１２１、第２配線部１２２、第３配線部１２３、第４配線部１２４及び第５配線部１２５の線幅は全て略同一となっている。
【００６４】
また、上記第４，第５配線部１２４，１２５の他端に接続するインナーリード１０６は、他のインナーリード１０６よりも長くなるように形成されている。
【００６５】
また、上記第１配線部１２１と第４配線部１２４との間の距離は、第１配線部１２１と第５配線部１２５との間の距離と略同一となっている。
【００６６】
また、上記ジャンパ配線１１１の半導体チップ搭載領域１０３外の部分に関して一部が、ソルダレジスト１１２に覆われずに露出している。より詳しくは、上記半導体チップ搭載領域１０３外においては、第１配線部１２１の一部と、第４配線部１２４の一部と、第５配線部１２５の一部とが、ソルダレジスト１１２に覆われずに露出している。なお、上記ソルダレジスト１１２がパターン保護膜の一例である。
【００６７】
また、上記第１配線部１２１の両端部と、第２，第３配線部１２２，１２３の全部と、第４，第５配線部１２４，１２５の一端部とが、ソルダレジスト１１２に覆われている。これにより、上記ジャンパ配線１１１の信頼性を高めることができる。
【００６８】
上記インナーリード１０６は、ソルダレジスト１１２の開口１１３内に位置するように形成されている。そして、上記インナーリード１０６の形成ピッチつまりインナーリードピッチＰは、後述する突起電極１０５の形成ピッチに合わせて５０μｍとしている。また、上記インナーリード１０６同士の間隔つまりインナーリードギャップＧは２５μｍとなっている。また、上記インナーリード１０６の幅Ｗも２５μｍとなっている。
【００６９】
上記インナーリードギャップＧとインナーリード１０６の幅Ｗとは、エッチング残りや、エッチング残りによるマイグレーション等のインナーリード１０６同士が近接するリスクと、インナーリード１０６のパターン欠けや電流容量低下等の細線化によるリスクとのバランスを考慮して設定されている。
【００７０】
図２に、本発明の第１実施形態の半導体装置を斜め上方から見た概略図を示す。また、図３に、図２の半導体チップ搭載領域１０３の拡大図を示す。なお、図３では、理解容易のため、樹脂１１０を透明なものとして図示している。
【００７１】
上記半導体装置は、図２，図３に示すように、フレキシブル基板１０１と、このフレキシブル基板１０１にフリップチップ接続で接続されると共に、半導体チップ搭載領域１０３に搭載される半導体チップ１０４と、ソルダレジスト１１２の開口１１３を覆う樹脂１１０とを備えている。
【００７２】
上記半導体チップ１０４の下面（フレキシブル基板１０１側の表面）には複数の突起電極１０５が形成されている。より詳しくは、上記半導体チップ１０４の下面は長方形状となっており、この下面の長辺に沿って複数の突起電極１０５を形成している。これにより、後述する配線１０２の各パターンを直線形状にして単純化することができる。
【００７３】
上記複数の突起電極１０５において、半導体チップ１０４の下面の一方の長辺近傍の突起電極１０５が出力側電極であり、半導体チップ１０４の下面の他方の長辺近傍の突起電極１０５が入力側電極である。また、上記半導体チップ１０４の下面の短辺近傍には突起電極１０５を形成していない。
【００７４】
上記フレキシブル基板１０１の一構成部である基材１００の一表面（半導体チップ１０４側の表面）には、配線１０２が形成されており、この配線１０２の大部分を覆うようにソルダレジスト１１２が形成されている。
【００７５】
上記配線１０２は厚さ８μｍの銅箔から成っている。また、上記配線１０２の半導体チップ搭載領域１０３側の端部がインナーリード１０６となっている。つまり、上記インナーリード１０６は配線１０２の一部である。
【００７６】
上記樹脂１１０は半導体チップ１０４の周囲に存在する。この樹脂１１０の一部はフレキシブル基板１０１と半導体チップ１０４との間Ｓに入っている。
【００７７】
上記半導体チップ１０４の下面の長辺近傍では、突起電極１０５とインナーリード１０６とが直線上に密集して並んでいるため、それらが実質は壁のようにフレキシブル基板１０１と半導体チップ１０４との間Ｓを閉じた格好となっている。
【００７８】
一方、上記半導体チップ１０４の下面の短辺近傍では、突起電極１０５が存在せず、ジャンパ配線１１１の第１配線部１２１が半導体チップ１０４の下面の長辺に沿って延びて半導体チップ搭載領域１０３を横断して、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外へ向かって突出している。
【００７９】
このように、上記半導体チップ１０４の下面の短辺近傍に突起電極１０５を形成していないことと、ジャンパ配線１１１の第１配線部１２１が半導体チップ１０４の下面の長辺に沿って延びて半導体チップ搭載領域１０３を横断していることによって、フレキシブル基板１０１と半導体チップ１０４との間Ｓの気泡を半導体チップ１０４の下面の短辺近傍から半導体チップ搭載領域１０３外に排出することができる。
【００８０】
したがって、上記フレキシブル基板１０１は、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外への気泡の排出効果が高いものである。
【００８１】
また、上記ジャンパ配線１１１は、半導体チップ搭載領域１０３内でループを形成していないので、半導体チップ搭載領域１０３内に気泡が閉じ込められるのを防ぐことができる。
【００８２】
上記第１実施形態では、第２配線部１２２は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第２配線部１２２は、ソルダレジスト１１２で覆わないようにしてもよい。
【００８３】
上記第１実施形態では、第３配線部１２３は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第３配線部１２３は、ソルダレジスト１１２で覆わないようにしてもよい。
【００８４】
上記第１実施形態では、インナーリード１０６の幅Ｗは２５μｍであったが、これ以外の幅であってもよい。また、上記インナーリード１０６の厚さは８μｍであったが、これ以外の厚さであってもよい。つまり、上記第１実施形態において、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔から成るインナーリードを用いてもよい。
【００８５】
上記第１実施形態において、上記インナーリード１０６の幅よりも狭い幅を有するジャンパ配線を用いてもよい。
【００８６】
上記第１実施形態において、上記ジャンパ配線１１１に電流が流れるようにしてもよいし、ジャンパ配線１１１に電流が流れないようにしてもよい。
【００８７】
（第２実施形態）
図４に、本発明の第２実施形態の半導体装置の要部を上方から見た概略図を示す。また、図４において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。また、図４では、上記半導体装置が備える半導体チップ２０４の図示を省略している。
【００８８】
上記半導体装置は、フレキシブル基板２０１と、このフレキシブル基板２０１にフリップチップ接続で接続されると共に、半導体チップ搭載領域１０３に搭載される半導体チップ１０４とを備えている。
【００８９】
上記フレキシブル基板２０１は、第１配線部２２１、第２配線部２２２、第３配線部２２３、第４配線部２２４及び第５配線部２２５から成るジャンパ配線２１１を備えている。なお、上記ジャンパ配線２１１は配線の一例である。
【００９０】
上記第１配線部２２１は、半導体チップ搭載領域１０３の長辺に沿って延びて、半導体チップ搭載領域１０３を横断している。つまり、上記第１配線部２２１は、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。
【００９１】
上記第２配線部２２２は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第２配線部２２２の一端は第１配線部２２３の一端に連なっている。
【００９２】
上記第３配線部２２３は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第３配線部２２３の一端は第１配線部２２３の他端に連なっている。
【００９３】
上記第４配線部２２４は、半導体チップ搭載領域１０３の長辺に沿って、第１配線部２２１に対して平行に延びている。そして、上記第４配線部２２４も、第１配線部２２１と同様に、半導体チップ搭載領域１０３から半導体チップ搭載領域１０３外の領域に渡って形成されている。また、上記第４配線部２２４の一端は第２配線部２２２の他端に連なっている。一方、上記第４配線部２２４の他端は、インナーリード２０６の先端に結線されている。このインナーリード２０６の線幅は、第４配線部２２４の線幅と略同一であり、かつ、インナーリード１０６の線幅よりも広くなっている。
【００９４】
上記第５配線部２２５は半導体チップ搭載領域１０３の長辺に沿って、第１配線部２２１に対して平行に延びている。そして、上記第５配線部２２５も、第１配線部２２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第５配線部２２５の一端は第３配線部２２３の他端に連なっている。一方、上記第５配線部２２５の他端はインナーリード２０６の先端に結線されている。このインナーリード２０６の線幅は、第５配線部２２５の線幅と略同一であり、かつ、インナーリード１０６の線幅よりも広くなっている。
【００９５】
また、上記第１配線部２２１、第２配線部２２２、第３配線部２２３、第４配線部２２４及び第５配線部２２５の線幅は全て略同一となっている。
【００９６】
また、上記第４，第５配線部２２４，２２５の他端に接続するインナーリード２０６は、他のインナーリード１０６よりも長くなるように形成されている。
【００９７】
また、上記第１配線部２２１と第４配線部２２４との間の距離は、第１配線部２２１と第５配線部２２５との間の距離と略同一となっている。
【００９８】
また、上記ジャンパ配線２１１の半導体チップ搭載領域１０３外の部分に関して一部が、ソルダレジスト１１２に覆われずに露出している。より詳しくは、上記半導体チップ搭載領域１０３外においては、第１配線部２２１の一部と、第４配線部２２４の一部と、第５配線部２２５の一部とが、ソルダレジスト１１２に覆われずに露出している。また、上記第１配線部２２１の両端部と、第２，第３配線部２２２，２２３の全部と、第４，第５配線部２２４，２２５の一端部とが、ソルダレジスト１１２に覆われている。これにより、上記ジャンパ配線２１１の信頼性を高めることができる。なお、上記ソルダレジスト１１２がパターン保護膜の一例である。
【００９９】
また、上記第１配線部２２１及びインナーリード２０６には突起電極２０５が接続される。
【０１００】
図５に、図４のＶ−Ｖ線から見た概略断面図を示す。
【０１０１】
上記半導体チップ２０４の下面（フレキシブル基板２０１側の表面）には、突起電極１０５，２０５が形成されている。また、上記半導体チップ２０４の下面は長方形状となっている。
【０１０２】
上記第１配線部２２１に接続する突起電極２０５は、半導体チップ１０４の下面においてその長辺から少し離れた箇所に形成されている。
【０１０３】
上記インナーリード２０６に接続する突起電極２０５は、半導体チップ１０４の下面の長辺近傍に形成されている。
【０１０４】
上記半導体チップ２０４は、図示しないプリンタヘッドへ電圧を供給するプリンタドライバであり、そのプリンタヘッドへ電圧を供給する際に発生する電流がインナーリード２０６及びジャンパ配線２１１を流れる。このため、上記インナーリード２０６及びジャンパ配線２１１はその電流による焼損のないよう十分抵抗を低くする配線寸法とする必要がある。具体的には、上記インナーリード２０６及びジャンパ配線２１１は、厚さ８μｍかつ幅４０μｍの銅箔で形成している。このインナーリード２０６及びジャンパ配線２１１の断面積は３２０μｍ２であるため、インナーリード２０６及びジャンパ配線２１１が電流によって焼損するのを十分防止できる。
【０１０５】
発明者は、実験により、実際に半導体チップ２０５が扱う電流０．２Ａに対するマージンを持った設計として１０倍の電流２Ａを適用する配線幅を考慮した場合、配線断面積として３００μｍ２が必要であることを見出した。
【０１０６】
したがって、現状のフレキシブル基板の配線形成限界である厚さ１μｍであれば、配線幅は３００μｍ必要である。逆に、配線を厚くすると配線幅は小さくて済み、従来ＴＣＰ（テープ・キャリア・パッケージ：Tape Carrier Package）に用いるような配線として厚さ５０μｍの銅箔を採用すれば、配線幅を６μｍと小さくすることができる。
【０１０７】
また、上記フレキシブル基板２０１においても、フレキシブル基板１０１と同様に、フレキシブル基板２０１と半導体チップ２０４との間の気泡を半導体チップ２０４の下面の短辺近傍から半導体チップ搭載領域１０３外に排出することができる。
【０１０８】
したがって、上記フレキシブル基板２０１は、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外への気泡の排出効果が高いものである。
【０１０９】
上記第２実施形態では、第２配線部２２２は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第２配線部２２２は、ソルダレジスト２１２で覆わないようにしてもよい。
【０１１０】
上記第２実施形態では、第３配線部２２３は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第３配線部２２３は、ソルダレジスト１１２で覆わないようにしてもよい。
【０１１１】
上記第２実施形態において、半導体装置は、ソルダレジスト１１２の開口１１３を覆う樹脂を備えてもよい。
【０１１２】
（第３実施形態）
図６に、本発明の第３実施形態の半導体装置の要部を上方から見た概略図を示す。また、図６において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。また、図６では、上記半導体装置が備える半導体チップの図示を省略している。
【０１１３】
上記半導体装置は、ジャンパ配線１１１の第１配線部１２１に突起電極３０５を接続している点が、上記第１実施形態とは異なる。
【０１１４】
上記半導体チップは液晶ドライバである。そして、上記半導体チップの下面（フレキシブル基板１０１側の表面）には、突起電極１０５，３０５が形成されている。また、上記半導体チップの下面は長方形状となっている。
【０１１５】
上記突起電極３０５は、半導体チップ１０４の下面において長辺から少し離れた箇所に形成されている。また、上記突起電極３０５の電位はグランド電位である。
【０１１６】
入力信号のシリアル化により動作周波数が高くなった近年の液晶ドライバチップでは高周波回路的設計要素が不可欠であり、グランド電位安定化のため所望の位置にグランド電位の電極を配置したい。このため、上記突起電極３０５を、半導体チップの下面に形成して、ジャンパ配線１１１の第１配線部１２１に接続した。
【０１１７】
このように、上記突起電極３０５を、半導体チップの下面に形成して、ジャンパ配線１１１の第１配線部１２１に接続することにより、半導体装置の電気的な機能が向上する。
【図面の簡単な説明】
【０１１８】
【図１】図１は本発明の第１実施形態のフレキシブル基板の要部の概略平面図である。
【図２】図２は本発明の第１実施形態の半導体装置の概略斜視図である。
【図３】図３は図２の半導体チップ搭載領域の拡大図である。
【図４】図４は本発明の第２実施形態の半導体装置の要部の概略平面図である。
【図５】図５は図４のＶ−Ｖ線矢視断面図である。
【図６】図６は本発明の第３実施形態の半導体装置の要部の概略平面図である。
【図７】図７は従来のＣＯＦ型半導体装置の概略斜視図である。
【図８】図８は従来のフレキシブル基板の要部の概略平面図である。
【図９】図９は他の従来のフレキシブル基板の要部の概略平面図である。
【符号の説明】
【０１１９】
１００ 基材
１０１，２０１ フレキシブル基板
１０２ 配線
１０３ 半導体チップ搭載領域
１０５，２０５，３０５ 突起電極
１０６，２０６ インナーリード
１１１，２１１ ジャンパ配線
１１２ ソルダレジスト
１２１，２２１ 第１配線部
１２２，２２２ 第２配線部
１２３，２２３ 第３配線部
１２４，２２４ 第４配線部
１２５，２２５ 第５配線部
【特許請求の範囲】
【請求項１】
半導体チップ搭載領域を一表面に有する基材と、
上記基材の上記一表面上に形成された複数のインナーリードと、
上記インナーリードに結線され、上記半導体チップ搭載領域を横断する配線と
を備えたことを特徴とするフレキシブル基板。
【請求項２】
請求項１に記載のフレキシブル基板において、
上記配線に結線された上記インナーリードの幅は、上記配線に結線されていない上記インナーリードの幅とは異なることを特徴とするフレキシブル基板。
【請求項３】
請求項１に記載のフレキシブル基板において、
上記基材の上記一表面上に形成されたパターン保護膜を備え、
上記配線の上記半導体チップ搭載領域外の部分に関して少なくとも一部が、上記パターン保護膜に覆われずに露出していることを特徴とするフレキシブル基板。
【請求項４】
請求項１に記載のフレキシブル基板において、
上記配線は、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔であることを特徴とするフレキシブル基板。
【請求項５】
請求項１に記載のフレキシブル基板と、
上記フレキシブル基板の上記半導体チップ搭載領域に搭載された半導体チップと
を備えたことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記半導体チップの上記フレキシブル基板側の表面は長方形状であり、
上記突起電極は、上記半導体チップの上記フレキシブル基板側の表面の短辺近傍以外の部分に形成されていることを特徴とする半導体装置。
【請求項７】
請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記配線に接続される上記突起電極の電位はグランド電位であることを特徴とする半導体装置。
【請求項８】
請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記配線に接続される上記突起電極が扱う電流は、上記半導体チップが外部へ出力する電流であることを特徴とする半導体装置。
【請求項１】
半導体チップ搭載領域を一表面に有する基材と、
上記基材の上記一表面上に形成された複数のインナーリードと、
上記インナーリードに結線され、上記半導体チップ搭載領域を横断する配線と
を備えたことを特徴とするフレキシブル基板。
【請求項２】
請求項１に記載のフレキシブル基板において、
上記配線に結線された上記インナーリードの幅は、上記配線に結線されていない上記インナーリードの幅とは異なることを特徴とするフレキシブル基板。
【請求項３】
請求項１に記載のフレキシブル基板において、
上記基材の上記一表面上に形成されたパターン保護膜を備え、
上記配線の上記半導体チップ搭載領域外の部分に関して少なくとも一部が、上記パターン保護膜に覆われずに露出していることを特徴とするフレキシブル基板。
【請求項４】
請求項１に記載のフレキシブル基板において、
上記配線は、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔であることを特徴とするフレキシブル基板。
【請求項５】
請求項１に記載のフレキシブル基板と、
上記フレキシブル基板の上記半導体チップ搭載領域に搭載された半導体チップと
を備えたことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記半導体チップの上記フレキシブル基板側の表面は長方形状であり、
上記突起電極は、上記半導体チップの上記フレキシブル基板側の表面の短辺近傍以外の部分に形成されていることを特徴とする半導体装置。
【請求項７】
請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記配線に接続される上記突起電極の電位はグランド電位であることを特徴とする半導体装置。
【請求項８】
請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記配線に接続される上記突起電極が扱う電流は、上記半導体チップが外部へ出力する電流であることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００８−１７７４７７（Ｐ２００８−１７７４７７Ａ）
【公開日】平成２０年７月３１日（２００８．７．３１）
【国際特許分類】
【出願番号】特願２００７−１１３８５（Ｐ２００７−１１３８５）
【出願日】平成１９年１月２２日（２００７．１．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２０年７月３１日（２００８．７．３１）
【国際特許分類】
【出願日】平成１９年１月２２日（２００７．１．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]