プリント回路基板及びその製造方法
【課題】本発明は、プリント回路基板及びその製造方法に関する。
【解決手段】本発明は、ベース基板を準備する段階と、前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、を含むことを特徴とする。
【解決手段】本発明は、ベース基板を準備する段階と、前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、を含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子製品の小型化、軽量化、高機能化の傾向に伴って、半導体パッケージ方式が既存のワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）方式から文献１のようにフリップチップボンディング（Ｆｌｉｐ−ｃｈｉｐ Ｂｏｎｄｉｎｇ）方式へと急速に転換が進みつつある。
【０００３】
［文献１］特開平１１-１６３５２９（１９９９．０６．１８）
半導体高密度化に伴い、フリップチップパッケージ（Ｆｌｉｐ−ｃｈｉｐ Ｐａｃｋａｇｅ）用基板にも高密度が要求されている。
【０００４】
そのため、フリップチップ基板のバンプピッチ（Ｂｕｍｐ Ｐｉｔｃｈ）はファイン化しつつあり、ファインバンプ形成のためにソルダレジストの品質特性が重要視されている。
【０００５】
特に、ファインバンプピッチを具現するにあたって、半導体実装後にはんだバンプと隣接したトレースとの間の絶縁信頼性が最も重要視されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記従来技術の問題点を解決するためのものであり、本発明の一側面は、外部接続端子が形成される接続パッドと回路パターンとの間の絶縁信頼性を向上できるようにするためのプリント回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施例によるプリント回路基板は、ベース基板と、前記ベース基板の一面に形成された回路パターン及び接続パッドを含む回路層と、前記回路層を含んで前記ベース基板上に形成され、前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層と、前記第１ソルダレジスト層を含んで前記ベース基板の上部に形成され、前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層と、を含むことができる。
【０００８】
ここで、前記第１オープン部は、前記接続パッドの上面と両側面を露出させるように形成されることができる。
【０００９】
また、前記第１オープン部は、前記接続パッドの上面と一側面を露出させるように形成されることができる。
【００１０】
また、前記第１オープン部は、前記接続パッドの上面を露出させるように形成されることができる。
【００１１】
また、前記第１オープン部のサイズは、前記第２オープン部のサイズより大きくてもよい。
【００１２】
また、前記第２オープン部に形成された外部接続端子をさらに含むことができる。
【００１３】
本発明の他の実施例によるプリント回路基板の製造方法は、ベース基板を準備する段階と、前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、を含むことができる。
【００１４】
ここで、上記第１ソルダレジスト層を形成する段階は、前記回路層を含んで前記ベース基板上にソルダレジストを塗布する段階と、前記ソルダレジストをパターニングして前記接続パッドを露出させる第１オープン部が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層を形成する段階と、を含むことができる。
【００１５】
また、前記第２ソルダレジスト層を形成する段階は、前記第１ソルダレジスト層を含んで前記ベース基板上にソルダレジストを塗布する段階と、前記ソルダレジストをパターニングして前記接続パッドの上面の一部を露出させる第２オープン部が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層を形成する段階と、を含むことができる。
【００１６】
また、第１ソルダレジスト層を形成する段階において、前記接続パッドの上面と両側面を露出させるように前記第１オープン部を形成することができる。
【００１７】
また、前記第１ソルダレジスト層を形成する段階において、前記接続パッドの上面と一側面を露出させるように前記第１オープン部を形成することができる。
【００１８】
また、前記第１ソルダレジスト層を形成する段階において、前記接続パッドの上面を露出させるように前記第１オープン部を形成することができる。
【００１９】
また、第１ソルダレジスト層を形成する段階において、前記第１オープン部のサイズは、前記第２オープン部のサイズより大きく形成することができる。
【００２０】
また、前記第２ソルダレジスト層を形成する段階以降に、前記第２オープン部に外部接続端子を形成する段階をさらに含むことができる。
【００２１】
本発明の特徴及び利点は添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
【００２２】
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
【発明の効果】
【００２３】
本発明のプリント回路基板及びその製造方法は、先ず、回路パターンを包む形のソルダレジスト層を形成した後、接続パッドを露出させる第２のソルダレジスト層を形成するため、第２のソルダレジスト層のオープン部を形成する際に生じる過現像を予防することができ、これにより、回路パターンと接続パッドとの間のショート（Ｓｈｏｒｔ）現象を予防して絶縁信頼性を向上できるという効果が期待できる。
【発明を実施するための最良の形態】
【００２４】
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明は省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。
以下、添付された図面を参照して本発明の好ましい実施形態を詳細に説明する。
【００２５】
プリント回路基板−第１実施例
図１は、本発明の第１実施例によるプリント回路基板の構成を示す断面図である。
【００２６】
図１に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図６の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０の上部に形成され、接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
【００２７】
ここで、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
ここで、外部接続端子１５０ははんだバンプであってもよいが、これに限定されない。
【００２８】
また、ベース基板１１０は、絶縁層に接続パッドを含む１層以上の回路が形成された回路基板であって、好ましくは、プリント回路基板であってもよい。図１では、説明の便宜上、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板１１０として、絶縁層に１層以上の回路が形成された通常の回路基板が適用されることができることを十分に認識できる。
【００２９】
前記絶縁層としては、樹脂絶縁層が使用されることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用されてもよく、また、光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
【００３０】
また、接続パッド１２２を含む回路層１２０は、回路基板分野において回路用伝導性金属として使用されるものであれば制限なく適用することができ、プリント回路基板には銅を使用することが一般的である。
【００３１】
また、第１オープン部１３１は、接続パッド１２２の上面と両側面を露出させるように形成されることができる。
【００３２】
また、第１オープン部１３１のサイズは、第２オープン部１４１のサイズより大きくてもよい。
【００３３】
また、第１オープン部１３１は、回路パターン１２１と接続パッド１２２との間に形成されることができる。これは、第１オープン部１３１が回路パターン１２１と接続パッド１２２との間に形成され、ベース基板に接する接続パッド１２２の面を除いた全ての面が露出されるように形成することを意味する。
【００３４】
また、ソルダレジスト層１３０、１４０は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などで構成されることができるが、特にこれに限定されるものではない。
【００３５】
また、第１ソルダレジスト層１３０と第２ソルダレジスト層１４０は、それぞれ同一の材質または相違する材質からなることができる。
【００３６】
前記露出された接続パッド１２２には、必要に応じて、表面処理層（不図示）がさらに形成されることができる。
【００３７】
前記表面処理層は、当業界に公知されたものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ ａｎｄ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）などにより形成されることができる。
【００３８】
本発明の実施例によるプリント回路基板１００は、第１ソルダレジスト層１３０を形成するため、第２ソルダレジスト層１４０の第２オープン部１４１を形成する際に生じる過現像を予防することができ、これにより、回路パターン１２１と接続パッド１２２との間のショート（Ｓｈｏｒｔ）現象を防止することができるため、絶縁信頼性を向上できるという効果が期待できる
【００３９】
また、本発明の実施例によるプリント回路基板１００は、ファインバンプピッチ（Ｆｉｎｅ Ｂｕｍｐ Ｐｉｔｃｈ）用基板製造において、微細なオープニングサイズ有するソルダレジスト及び高整合度を有するフォトソルダレジストのような仕様のプリント回路基板の絶縁信頼性を向上させることに卓越な効果が期待できる。
【００４０】
プリント回路基板−第２実施例
図２は、本発明の第２実施例によるプリント回路基板の構成を示す断面図である。
【００４１】
但し、第２実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
【００４２】
図２に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図９の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０上部に形成され、接続パッド１２２上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
【００４３】
ここで、第１オープン部１３１は、接続パッド１２２の上面と一側面を露出させるように形成されることができる。
【００４４】
また、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
【００４５】
ここで、外部接続端子１５０は、はんだバンプであってもよいが、これに限定されない。
【００４６】
プリント回路基板−第３実施例
図３は、本発明の第３実施例によるプリント回路基板の構成を示す断面図である。
【００４７】
但し、第３実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違した部分についてのみ説明する。
【００４８】
図３に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図１２の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０上部に形成され、接続パッド１２２上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
【００４９】
ここで、第１オープン部１３１は、接続パッド１２２の上面を露出させるように形成されることができる。
【００５０】
また、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
【００５１】
ここで、外部接続端子１５０は、はんだバンプであってもよいが、これに限定されない。
【００５２】
プリント回路基板の製造方法−第１実施例
図４〜図８は、本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【００５３】
先ず、図４に図示したように、ベース基板１１０を準備する。
【００５４】
ここで、ベース基板１１０は、絶縁層に接続パッドを含む１層以上の回路が形成された回路基板であって、好ましくはプリント回路基板であってもよい。図４では、説明の便宜上、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板１１０として、絶縁層に１層以上の回路が形成された通常の回路基板が適用されることができることを十分に認識できる。
【００５５】
前記絶縁層としては、樹脂絶縁層が使用されることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用されてもよく、また、光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
【００５６】
次に、図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
【００５７】
次に、図６に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
【００５８】
より詳細に説明すると、第１ソルダレジスト層１３０を形成する段階は、先ず、回路層１２０を含んでベース基板１１０上にソルダレジストを塗布する。
【００５９】
次に、ソルダレジストをパターニングして接続パッド１２２を露出させる第１オープン部１３１が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層１３０を形成する。
【００６０】
ここで、ソルダレジスト層は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などで構成されることができるが、特にこれに限定されるものではない。
【００６１】
また、ソルダレジストは、露光及び現像工程を経てパターニングされることができるが、これに限定されない。
また、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面と両側面を露出させるように第１オープン部１３１を形成することができる。
【００６２】
即ち、第１オープン部１３１が回路パターン１２１と接続パッド１２２との間に形成され、ベース基板に接する接続パッド１２２の面を除いた全ての面が露出されるように形成することを意味する。
【００６３】
次に、図７に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成することができる。
【００６４】
より詳細に説明すると、第２ソルダレジスト層１４０を形成する段階は、先ず、第１ソルダレジスト層１３０を含んでベース基板１１０上にソルダレジストを塗布する。
【００６５】
次に、ソルダレジストをパターニングして接続パッド１２２上面の一部を露出させる第２オープン部１４１が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層１４０を形成する。
【００６６】
一方、第１ソルダレジスト層１３０を形成する段階において、第１オープン部１３１のサイズは、第２オープン部１４１のサイズより大きく形成することができる。
【００６７】
次に、図８に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
ここで、外部接続端子１５０ははんだバンプであってもよいが、これに限定されない。
【００６８】
本発明の実施例によるプリント回路基板１００は、第１ソルダレジスト層１３０を形成するため、第２ソルダレジスト層１４０の第２オープン部１４１を形成する際に生じる過現像を予防することができ、これにより、回路パターン１２１と接続パッド１２２との間のショート（Ｓｈｏｒｔ）現象を防止することができるため、絶縁信頼性を向上できるという効果が期待できる。
【００６９】
また、本発明の実施例によるプリント回路基板１００は、ファインバンプピッチ（Ｆｉｎｅ Ｂｕｍｐ Ｐｉｔｃｈ）用基板製造において、微細なオープニングサイズ有するソルダレジスト及び高整合度を有するフォトソルダレジストのような仕様のプリント回路基板の絶縁信頼性を向上させることに卓越な効果が期待できる。
【００７０】
プリント回路基板の製造方法−第２実施例
図９〜図１１は、本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図であって、図５を参照して説明する。
【００７１】
但し、第２実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
【００７２】
図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
【００７３】
次に、図９に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
【００７４】
ここで、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面と一側面を露出させるように第１オープン部１３１を形成することができる。
【００７５】
図９では第１オープン部１３１が接続パッド１２２を基準に右側を露出させる場合を例示しているが、これに限定されない。
【００７６】
以下、図１０及び図１１の製造工程は、前記図７及び図８の製造工程と同一であるため、詳細な説明は省略する。
【００７７】
図１０に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成する。
次に、図１１に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
【００７８】
プリント回路基板の製造方法−第３実施例
図１２〜図１４は、本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図であって、図５を参照して説明する。
【００７９】
但し、第３実施例に対する構成のうち、第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
【００８０】
図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
【００８１】
次に、図１２に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
【００８２】
ここで、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面を露出させるように第１オープン部１３１を形成することができる。
【００８３】
図１２では、第１オープン部１３１が接続パッド１２２の上面の一部を露出させる場合を例示しているが、接続パッド１２２の上面全てを露出させる場合も含むことができる。
【００８４】
以下、図１３及び図１４の製造工程は、前記図７及び図８の製造工程と同一であるため、詳細な説明は省略する。
【００８５】
図１３に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成する。
【００８６】
次に、図１４に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
【００８７】
以上、本発明を好ましい実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明によるプリント回路基板及びその製造方法はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【００８８】
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
【図面の簡単な説明】
【００８９】
【図１】本発明の第１実施例によるプリント回路基板の構成を示す断面図である。
【図２】本発明の第２実施例によるプリント回路基板の構成を示す断面図である。
【図３】本発明の第３実施例によるプリント回路基板の構成を示す断面図である。
【図４】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図５】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図６】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図７】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図８】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図９】本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１０】本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１１】本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１２】本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１３】本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１４】本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【符号の説明】
【００９０】
１００ プリント回路基板
１１０ ベース基板
１２０ 回路層
１２１ 回路パターン
１２２ 接続パッド
１３０ 第１ソルダレジスト層
１３１ 第１オープン部
１４０ 第２ソルダレジスト層
１４１ 第２オープン部
１５０ 外部接続端子
【技術分野】
【０００１】
本発明は、プリント回路基板及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子製品の小型化、軽量化、高機能化の傾向に伴って、半導体パッケージ方式が既存のワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）方式から文献１のようにフリップチップボンディング（Ｆｌｉｐ−ｃｈｉｐ Ｂｏｎｄｉｎｇ）方式へと急速に転換が進みつつある。
【０００３】
［文献１］特開平１１-１６３５２９（１９９９．０６．１８）
半導体高密度化に伴い、フリップチップパッケージ（Ｆｌｉｐ−ｃｈｉｐ Ｐａｃｋａｇｅ）用基板にも高密度が要求されている。
【０００４】
そのため、フリップチップ基板のバンプピッチ（Ｂｕｍｐ Ｐｉｔｃｈ）はファイン化しつつあり、ファインバンプ形成のためにソルダレジストの品質特性が重要視されている。
【０００５】
特に、ファインバンプピッチを具現するにあたって、半導体実装後にはんだバンプと隣接したトレースとの間の絶縁信頼性が最も重要視されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記従来技術の問題点を解決するためのものであり、本発明の一側面は、外部接続端子が形成される接続パッドと回路パターンとの間の絶縁信頼性を向上できるようにするためのプリント回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施例によるプリント回路基板は、ベース基板と、前記ベース基板の一面に形成された回路パターン及び接続パッドを含む回路層と、前記回路層を含んで前記ベース基板上に形成され、前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層と、前記第１ソルダレジスト層を含んで前記ベース基板の上部に形成され、前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層と、を含むことができる。
【０００８】
ここで、前記第１オープン部は、前記接続パッドの上面と両側面を露出させるように形成されることができる。
【０００９】
また、前記第１オープン部は、前記接続パッドの上面と一側面を露出させるように形成されることができる。
【００１０】
また、前記第１オープン部は、前記接続パッドの上面を露出させるように形成されることができる。
【００１１】
また、前記第１オープン部のサイズは、前記第２オープン部のサイズより大きくてもよい。
【００１２】
また、前記第２オープン部に形成された外部接続端子をさらに含むことができる。
【００１３】
本発明の他の実施例によるプリント回路基板の製造方法は、ベース基板を準備する段階と、前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、を含むことができる。
【００１４】
ここで、上記第１ソルダレジスト層を形成する段階は、前記回路層を含んで前記ベース基板上にソルダレジストを塗布する段階と、前記ソルダレジストをパターニングして前記接続パッドを露出させる第１オープン部が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層を形成する段階と、を含むことができる。
【００１５】
また、前記第２ソルダレジスト層を形成する段階は、前記第１ソルダレジスト層を含んで前記ベース基板上にソルダレジストを塗布する段階と、前記ソルダレジストをパターニングして前記接続パッドの上面の一部を露出させる第２オープン部が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層を形成する段階と、を含むことができる。
【００１６】
また、第１ソルダレジスト層を形成する段階において、前記接続パッドの上面と両側面を露出させるように前記第１オープン部を形成することができる。
【００１７】
また、前記第１ソルダレジスト層を形成する段階において、前記接続パッドの上面と一側面を露出させるように前記第１オープン部を形成することができる。
【００１８】
また、前記第１ソルダレジスト層を形成する段階において、前記接続パッドの上面を露出させるように前記第１オープン部を形成することができる。
【００１９】
また、第１ソルダレジスト層を形成する段階において、前記第１オープン部のサイズは、前記第２オープン部のサイズより大きく形成することができる。
【００２０】
また、前記第２ソルダレジスト層を形成する段階以降に、前記第２オープン部に外部接続端子を形成する段階をさらに含むことができる。
【００２１】
本発明の特徴及び利点は添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
【００２２】
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
【発明の効果】
【００２３】
本発明のプリント回路基板及びその製造方法は、先ず、回路パターンを包む形のソルダレジスト層を形成した後、接続パッドを露出させる第２のソルダレジスト層を形成するため、第２のソルダレジスト層のオープン部を形成する際に生じる過現像を予防することができ、これにより、回路パターンと接続パッドとの間のショート（Ｓｈｏｒｔ）現象を予防して絶縁信頼性を向上できるという効果が期待できる。
【発明を実施するための最良の形態】
【００２４】
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明は省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。
以下、添付された図面を参照して本発明の好ましい実施形態を詳細に説明する。
【００２５】
プリント回路基板−第１実施例
図１は、本発明の第１実施例によるプリント回路基板の構成を示す断面図である。
【００２６】
図１に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図６の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０の上部に形成され、接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
【００２７】
ここで、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
ここで、外部接続端子１５０ははんだバンプであってもよいが、これに限定されない。
【００２８】
また、ベース基板１１０は、絶縁層に接続パッドを含む１層以上の回路が形成された回路基板であって、好ましくは、プリント回路基板であってもよい。図１では、説明の便宜上、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板１１０として、絶縁層に１層以上の回路が形成された通常の回路基板が適用されることができることを十分に認識できる。
【００２９】
前記絶縁層としては、樹脂絶縁層が使用されることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用されてもよく、また、光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
【００３０】
また、接続パッド１２２を含む回路層１２０は、回路基板分野において回路用伝導性金属として使用されるものであれば制限なく適用することができ、プリント回路基板には銅を使用することが一般的である。
【００３１】
また、第１オープン部１３１は、接続パッド１２２の上面と両側面を露出させるように形成されることができる。
【００３２】
また、第１オープン部１３１のサイズは、第２オープン部１４１のサイズより大きくてもよい。
【００３３】
また、第１オープン部１３１は、回路パターン１２１と接続パッド１２２との間に形成されることができる。これは、第１オープン部１３１が回路パターン１２１と接続パッド１２２との間に形成され、ベース基板に接する接続パッド１２２の面を除いた全ての面が露出されるように形成することを意味する。
【００３４】
また、ソルダレジスト層１３０、１４０は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などで構成されることができるが、特にこれに限定されるものではない。
【００３５】
また、第１ソルダレジスト層１３０と第２ソルダレジスト層１４０は、それぞれ同一の材質または相違する材質からなることができる。
【００３６】
前記露出された接続パッド１２２には、必要に応じて、表面処理層（不図示）がさらに形成されることができる。
【００３７】
前記表面処理層は、当業界に公知されたものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ ａｎｄ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）などにより形成されることができる。
【００３８】
本発明の実施例によるプリント回路基板１００は、第１ソルダレジスト層１３０を形成するため、第２ソルダレジスト層１４０の第２オープン部１４１を形成する際に生じる過現像を予防することができ、これにより、回路パターン１２１と接続パッド１２２との間のショート（Ｓｈｏｒｔ）現象を防止することができるため、絶縁信頼性を向上できるという効果が期待できる
【００３９】
また、本発明の実施例によるプリント回路基板１００は、ファインバンプピッチ（Ｆｉｎｅ Ｂｕｍｐ Ｐｉｔｃｈ）用基板製造において、微細なオープニングサイズ有するソルダレジスト及び高整合度を有するフォトソルダレジストのような仕様のプリント回路基板の絶縁信頼性を向上させることに卓越な効果が期待できる。
【００４０】
プリント回路基板−第２実施例
図２は、本発明の第２実施例によるプリント回路基板の構成を示す断面図である。
【００４１】
但し、第２実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
【００４２】
図２に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図９の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０上部に形成され、接続パッド１２２上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
【００４３】
ここで、第１オープン部１３１は、接続パッド１２２の上面と一側面を露出させるように形成されることができる。
【００４４】
また、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
【００４５】
ここで、外部接続端子１５０は、はんだバンプであってもよいが、これに限定されない。
【００４６】
プリント回路基板−第３実施例
図３は、本発明の第３実施例によるプリント回路基板の構成を示す断面図である。
【００４７】
但し、第３実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違した部分についてのみ説明する。
【００４８】
図３に図示したように、プリント回路基板１００は、ベース基板１１０と、ベース基板１１０一面に形成された回路パターン１２１及び接続パッド１２２を含む回路層１２０と、回路層１２０を含んでベース基板１１０上に形成され、接続パッド１２２を露出させる第１オープン部（図１２の１３１）を有する第１ソルダレジスト層１３０と、第１ソルダレジスト層１３０を含んでベース基板１１０上部に形成され、接続パッド１２２上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０と、を含むことができる。
【００４９】
ここで、第１オープン部１３１は、接続パッド１２２の上面を露出させるように形成されることができる。
【００５０】
また、プリント回路基板１００は、第２オープン部１４１に形成された外部接続端子１５０をさらに含むことができる。
【００５１】
ここで、外部接続端子１５０は、はんだバンプであってもよいが、これに限定されない。
【００５２】
プリント回路基板の製造方法−第１実施例
図４〜図８は、本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【００５３】
先ず、図４に図示したように、ベース基板１１０を準備する。
【００５４】
ここで、ベース基板１１０は、絶縁層に接続パッドを含む１層以上の回路が形成された回路基板であって、好ましくはプリント回路基板であってもよい。図４では、説明の便宜上、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板１１０として、絶縁層に１層以上の回路が形成された通常の回路基板が適用されることができることを十分に認識できる。
【００５５】
前記絶縁層としては、樹脂絶縁層が使用されることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用されてもよく、また、光硬化性樹脂などが使用されてもよいが、特にこれに限定されるものではない。
【００５６】
次に、図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
【００５７】
次に、図６に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
【００５８】
より詳細に説明すると、第１ソルダレジスト層１３０を形成する段階は、先ず、回路層１２０を含んでベース基板１１０上にソルダレジストを塗布する。
【００５９】
次に、ソルダレジストをパターニングして接続パッド１２２を露出させる第１オープン部１３１が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層１３０を形成する。
【００６０】
ここで、ソルダレジスト層は、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などで構成されることができるが、特にこれに限定されるものではない。
【００６１】
また、ソルダレジストは、露光及び現像工程を経てパターニングされることができるが、これに限定されない。
また、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面と両側面を露出させるように第１オープン部１３１を形成することができる。
【００６２】
即ち、第１オープン部１３１が回路パターン１２１と接続パッド１２２との間に形成され、ベース基板に接する接続パッド１２２の面を除いた全ての面が露出されるように形成することを意味する。
【００６３】
次に、図７に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成することができる。
【００６４】
より詳細に説明すると、第２ソルダレジスト層１４０を形成する段階は、先ず、第１ソルダレジスト層１３０を含んでベース基板１１０上にソルダレジストを塗布する。
【００６５】
次に、ソルダレジストをパターニングして接続パッド１２２上面の一部を露出させる第２オープン部１４１が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層１４０を形成する。
【００６６】
一方、第１ソルダレジスト層１３０を形成する段階において、第１オープン部１３１のサイズは、第２オープン部１４１のサイズより大きく形成することができる。
【００６７】
次に、図８に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
ここで、外部接続端子１５０ははんだバンプであってもよいが、これに限定されない。
【００６８】
本発明の実施例によるプリント回路基板１００は、第１ソルダレジスト層１３０を形成するため、第２ソルダレジスト層１４０の第２オープン部１４１を形成する際に生じる過現像を予防することができ、これにより、回路パターン１２１と接続パッド１２２との間のショート（Ｓｈｏｒｔ）現象を防止することができるため、絶縁信頼性を向上できるという効果が期待できる。
【００６９】
また、本発明の実施例によるプリント回路基板１００は、ファインバンプピッチ（Ｆｉｎｅ Ｂｕｍｐ Ｐｉｔｃｈ）用基板製造において、微細なオープニングサイズ有するソルダレジスト及び高整合度を有するフォトソルダレジストのような仕様のプリント回路基板の絶縁信頼性を向上させることに卓越な効果が期待できる。
【００７０】
プリント回路基板の製造方法−第２実施例
図９〜図１１は、本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図であって、図５を参照して説明する。
【００７１】
但し、第２実施例に対する構成のうち第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
【００７２】
図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
【００７３】
次に、図９に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
【００７４】
ここで、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面と一側面を露出させるように第１オープン部１３１を形成することができる。
【００７５】
図９では第１オープン部１３１が接続パッド１２２を基準に右側を露出させる場合を例示しているが、これに限定されない。
【００７６】
以下、図１０及び図１１の製造工程は、前記図７及び図８の製造工程と同一であるため、詳細な説明は省略する。
【００７７】
図１０に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成する。
次に、図１１に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
【００７８】
プリント回路基板の製造方法−第３実施例
図１２〜図１４は、本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図であって、図５を参照して説明する。
【００７９】
但し、第３実施例に対する構成のうち、第１実施例の構成と同一の構成に対する説明は省略し、相違する部分についてのみ説明する。
【００８０】
図５に図示したように、ベース基板１１０上に回路パターン１２１及び接続パッド１２２を含む回路層１２０を形成することができる。
【００８１】
次に、図１２に図示したように、回路層１２０を含んでベース基板１１０上に接続パッド１２２を露出させる第１オープン部１３１を有する第１ソルダレジスト層１３０を形成することができる。
【００８２】
ここで、第１ソルダレジスト層１３０を形成する段階において、接続パッド１２２の上面を露出させるように第１オープン部１３１を形成することができる。
【００８３】
図１２では、第１オープン部１３１が接続パッド１２２の上面の一部を露出させる場合を例示しているが、接続パッド１２２の上面全てを露出させる場合も含むことができる。
【００８４】
以下、図１３及び図１４の製造工程は、前記図７及び図８の製造工程と同一であるため、詳細な説明は省略する。
【００８５】
図１３に図示したように、第１ソルダレジスト層１３０を含んでベース基板１１０上に接続パッド１２２の上面の一部を露出させる第２オープン部１４１を有する第２ソルダレジスト層１４０を形成する。
【００８６】
次に、図１４に図示したように、第２オープン部１４１に外部接続端子１５０を形成する。
【００８７】
以上、本発明を好ましい実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明によるプリント回路基板及びその製造方法はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【００８８】
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
【図面の簡単な説明】
【００８９】
【図１】本発明の第１実施例によるプリント回路基板の構成を示す断面図である。
【図２】本発明の第２実施例によるプリント回路基板の構成を示す断面図である。
【図３】本発明の第３実施例によるプリント回路基板の構成を示す断面図である。
【図４】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図５】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図６】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図７】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図８】本発明の第１実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図９】本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１０】本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１１】本発明の第２実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１２】本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１３】本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図１４】本発明の第３実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【符号の説明】
【００９０】
１００ プリント回路基板
１１０ ベース基板
１２０ 回路層
１２１ 回路パターン
１２２ 接続パッド
１３０ 第１ソルダレジスト層
１３１ 第１オープン部
１４０ 第２ソルダレジスト層
１４１ 第２オープン部
１５０ 外部接続端子
【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板の一面に形成された回路パターン及び接続パッドを含む回路層と、
前記回路層を含んで前記ベース基板上に形成され、前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層と、
前記第１ソルダレジスト層を含んで前記ベース基板の上部に形成され、前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層と、
を含むプリント回路基板。
【請求項２】
前記第１オープン部は、前記接続パッドの上面と両側面を露出させるように形成される請求項１に記載のプリント回路基板。
【請求項３】
前記第１オープン部は、前記接続パッドの上面と一側面を露出させるように形成される請求項１に記載のプリント回路基板。
【請求項４】
前記第１オープン部は、前記接続パッドの上面を露出させるように形成される請求項１に記載のプリント回路基板。
【請求項５】
前記第１オープン部のサイズは、前記第２オープン部のサイズより大きい請求項１に記載のプリント回路基板。
【請求項６】
前記第２オープン部に形成された外部接続端子をさらに含む請求項１に記載のプリント回路基板。
【請求項７】
ベース基板を準備する段階と、
前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、
前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、
前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、
を含むプリント回路基板の製造方法。
【請求項８】
前記第１ソルダレジスト層を形成する段階は、
前記回路層を含んで前記ベース基板上にソルダレジストを塗布する段階と、
前記ソルダレジストをパターニングして前記接続パッドを露出させる第１オープン部が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層を形成する段階と、
を含む請求項７に記載のプリント回路基板の製造方法。
【請求項９】
前記第２ソルダレジスト層を形成する段階は、
前記第１ソルダレジスト層を含んで前記ベース基板上にソルダレジストを塗布する段階と、
前記ソルダレジストをパターニングして前記接続パッドの上面の一部を露出させる第２オープン部が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層を形成する段階と、
を含む請求項７に記載のプリント回路基板の製造方法。
【請求項１０】
前記第１ソルダレジスト層を形成する段階において、
前記接続パッドの上面と両側面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
【請求項１１】
前記第１ソルダレジスト層を形成する段階において、
前記接続パッドの上面と一側面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
【請求項１２】
前記第１ソルダレジスト層を形成する段階において、
前記接続パッドの上面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
【請求項１３】
前記第１ソルダレジスト層を形成する段階において、
前記第１オープン部のサイズは、前記第２オープン部のサイズより大きく形成する請求項７に記載のプリント回路基板の製造方法。
【請求項１４】
前記第２ソルダレジスト層を形成する段階以降に、
前記第２オープン部に外部接続端子を形成する段階をさらに含む請求項７に記載のプリント回路基板の製造方法。
【請求項１】
ベース基板と、
前記ベース基板の一面に形成された回路パターン及び接続パッドを含む回路層と、
前記回路層を含んで前記ベース基板上に形成され、前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層と、
前記第１ソルダレジスト層を含んで前記ベース基板の上部に形成され、前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層と、
を含むプリント回路基板。
【請求項２】
前記第１オープン部は、前記接続パッドの上面と両側面を露出させるように形成される請求項１に記載のプリント回路基板。
【請求項３】
前記第１オープン部は、前記接続パッドの上面と一側面を露出させるように形成される請求項１に記載のプリント回路基板。
【請求項４】
前記第１オープン部は、前記接続パッドの上面を露出させるように形成される請求項１に記載のプリント回路基板。
【請求項５】
前記第１オープン部のサイズは、前記第２オープン部のサイズより大きい請求項１に記載のプリント回路基板。
【請求項６】
前記第２オープン部に形成された外部接続端子をさらに含む請求項１に記載のプリント回路基板。
【請求項７】
ベース基板を準備する段階と、
前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、
前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第１オープン部を有する第１ソルダレジスト層を形成する段階と、
前記第１ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第２オープン部を有する第２ソルダレジスト層を形成する段階と、
を含むプリント回路基板の製造方法。
【請求項８】
前記第１ソルダレジスト層を形成する段階は、
前記回路層を含んで前記ベース基板上にソルダレジストを塗布する段階と、
前記ソルダレジストをパターニングして前記接続パッドを露出させる第１オープン部が形成されるようにソルダレジストパターンを形成し、第１ソルダレジスト層を形成する段階と、
を含む請求項７に記載のプリント回路基板の製造方法。
【請求項９】
前記第２ソルダレジスト層を形成する段階は、
前記第１ソルダレジスト層を含んで前記ベース基板上にソルダレジストを塗布する段階と、
前記ソルダレジストをパターニングして前記接続パッドの上面の一部を露出させる第２オープン部が形成されるようにソルダレジストパターンを形成し、第２ソルダレジスト層を形成する段階と、
を含む請求項７に記載のプリント回路基板の製造方法。
【請求項１０】
前記第１ソルダレジスト層を形成する段階において、
前記接続パッドの上面と両側面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
【請求項１１】
前記第１ソルダレジスト層を形成する段階において、
前記接続パッドの上面と一側面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
【請求項１２】
前記第１ソルダレジスト層を形成する段階において、
前記接続パッドの上面を露出させるように前記第１オープン部を形成する請求項７に記載のプリント回路基板の製造方法。
【請求項１３】
前記第１ソルダレジスト層を形成する段階において、
前記第１オープン部のサイズは、前記第２オープン部のサイズより大きく形成する請求項７に記載のプリント回路基板の製造方法。
【請求項１４】
前記第２ソルダレジスト層を形成する段階以降に、
前記第２オープン部に外部接続端子を形成する段階をさらに含む請求項７に記載のプリント回路基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−６５８１１（Ｐ２０１３−６５８１１Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１２−５０１６１（Ｐ２０１２−５０１６１）
【出願日】平成２４年３月７日（２０１２．３．７）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２４年３月７日（２０１２．３．７）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]