ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
【課題】プロセス再現性が高く、微細なホールを効率よく低コストで形成することができるホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムの提供。
【解決手段】基材上にピラー形成液を付与してピラーを形成するピラー形成工程と、前記ピラーが形成された基材上に絶縁膜形成材料を付与して絶縁膜を形成する絶縁膜形成工程と、前記ピラーを除去して前記絶縁膜に開口部を形成するピラー除去工程と、前記開口部が形成された絶縁膜を熱処理する熱処理工程とを含むホール形成方法である。
【解決手段】基材上にピラー形成液を付与してピラーを形成するピラー形成工程と、前記ピラーが形成された基材上に絶縁膜形成材料を付与して絶縁膜を形成する絶縁膜形成工程と、前記ピラーを除去して前記絶縁膜に開口部を形成するピラー除去工程と、前記開口部が形成された絶縁膜を熱処理する熱処理工程とを含むホール形成方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムに関する。
【背景技術】
【０００２】
近年、集積回路等に用いられているＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ディスプレイ等に用いられているＡＭ−ＴＦＴ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などのデバイスについて、高集積化及び高密度化が繰り返されている。
前記デバイスの製法の代表例として、フォトリソグラフィー法が挙げられる。前記フォトリソグラフィー法では、アライナーを用いた場合、１μｍ〜１０μｍの微細パターンを容易に形成することが可能であり、ステッパーを用いた場合には、１μｍ以下の微細パターンを容易に形成することが可能である。
しかし、フォトリソグラフィー法では、設備が高価であり、工程数が多く、廃液を処理するなどの手間がかかるという問題がある。
【０００３】
一方で、フォトリソグラフィー法以外のより簡便な手法として、低コスト化が可能な微細パターン形成技術が注目されている。これらの中でも、液滴吐出法（インクジェット法）、スクリーン印刷法に代表される印刷法は、少ない工程数、高い材料利用効率、及び低コスト化された設備に基づく、低コストかつ環境負荷が小さい微細パターン形成技術として期待されている。
特に、印刷法を用いたＡＭ−ＴＦＴに関する技術は急速な進歩を遂げており、印刷法（反転印刷）を用いて、７６ｐｐｉの有機ＴＦＴを作製する技術（非特許文献１参照）、マイクロコンタクトプリンティング法により２００ｐｐｉの有機ＴＦＴを作製する技術（非特許文献２参照）、ＵＶ照射による表面エネルギー制御と液滴吐出法との組み合わせにより２００ｐｐｉの有機ＴＦＴを作製する技術（非特許文献３参照）、などが報告されている。
【０００４】
前記印刷法を用いたホール（ビアホール）形成技術としては、例えば、絶縁膜を溶解可能な溶媒を、液滴吐出法を用いて絶縁膜上に局所的に滴下することによって、ホールを形成する技術が提案されている（特許文献１参照）。
しかし、上記技術においては、溶媒に溶解した絶縁膜が残渣として残るという問題がある。更に、微細なホールを形成するためには、液滴吐出法による液滴の吐出量を数１０ｐＬ以下にする必要があり、常温での蒸発速度が液滴に大きな影響を与え、ホール形成プロセスの再現性が低くなり、歩留まりが低下するという問題がある。
【０００５】
また、ホール形成領域に液滴吐出法により撥液材料の液滴を塗布し、撥液領域を形成し、撥液領域以外の領域に絶縁膜材料溶液を塗布することによって、ホールを形成する技術が提案されている（特許文献２参照）。
しかし、上記技術においては、液滴吐出法によって、撥液領域以外にも絶縁膜材料溶液を塗布する必要があり、スループット及び膜厚均一性が低下するという問題がある。
【０００６】
更に、ラインパターンで印刷した上で、飛び石状のドットパターンで印刷することにより、２０μｍ〜４５μｍ程度のホール（コンタクトホール）をスクリーン印刷により形成する技術が提案されている（特許文献３参照）。
しかし、前記技術においては、液ダレ等の制御が困難であり、ホール径のバラつきが大きく、ホール形成プロセスの再現性に欠くという問題がある。
【０００７】
また、前記問題に加えて、印刷法を用いてホール形成を行う場合、一般的に、層間絶縁膜がμｍオーダーの厚みとなって、アスペクト比が高くなり、微細パターン形成が困難となるという問題がある。
【０００８】
以上より、印刷法を用いたホール形成方法では、解像度及びプロセス再現性を満足したプロセスは構築されていない。
【０００９】
フォトリソグラフィー法及び印刷法以外の方法によるホール形成技術として、レーザードリル法が提案されている。前記レーザードリル法においては、ＣＯ２レーザー、ＹＡＧレーザーといったレーザー光を利用することにより、プリント配線基板等の多層配線で、露出開口端の最大直径が２０μｍ程度のホールを形成することができる。
例えば、レーザーを照射することにより照射部を脱着もしくは蒸発させる、又はレーザーを照射した後、現像等の照射部を除去することにより、微細パターンを形成する技術が提案されている（特許文献４参照）。
しかしながら、前記技術においては、レーザー装置が高価であり、レーザー照射部を脱着又は蒸発させる場合、ＡＭ−ＴＦＴのような薄膜に対して、下部電極の形状を維持して、層間絶縁膜のみにホールを形成することができるプロセスマージンが小さいという問題がある。
【００１０】
以上より、微細なホール（例えば、ビアホール）を、高い再現性で、効率よく、低コストで容易に形成することが望まれている。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、プロセス再現性が高く、微細なホールを効率よく低コストで形成することができるホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記課題を解決するための手段としては、以下の通りである。即ち、
＜１＞ 基材上にピラー形成液を付与してピラーを形成するピラー形成工程と、
前記ピラーが形成された基材上に絶縁膜形成材料を付与して絶縁膜を形成する絶縁膜形成工程と、
前記ピラーを除去して前記絶縁膜に開口部を形成するピラー除去工程と、
前記開口部が形成された絶縁膜を熱処理する熱処理工程と、
を含むことを特徴とするホール形成方法である。
＜２＞ ピラー形成液が、樹脂と、溶媒とを含有する前記＜１＞に記載のホール形成方法である。
＜３＞ ピラー形成液が、無機ナノ粒子と、溶媒とを含有する前記＜１＞に記載のホール形成方法である。
＜４＞ ピラー形成液の付与が、静電吸引型液滴吐出法により行われる前記＜１＞から＜３＞のいずれかに記載のホール形成方法である。
＜５＞ 絶縁膜形成材料を基材全面上に付与する前記＜１＞から＜４＞のいずれかに記載のホール形成方法である。
＜６＞ 絶縁膜形成材料を基材上にラインアンドスペース状に付与し、その後絶縁膜形成材料の流動性を利用して基材全面上に付与する前記＜１＞から＜５＞のいずれかに記載のホール形成方法である。
＜７＞ 第１の配線と、前記第１の配線を被覆する絶縁膜と、前記絶縁膜上に配置された第２の配線とを有し、前記第１の配線と前記第２の配線とが、前記絶縁膜に形成されたビアホールを介して接続された多層配線であって、
前記ビアホールが、前記＜１＞から＜６＞のいずれかに記載のホール形成方法により形成されたことを特徴とする多層配線である。
＜８＞ 基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの１つの前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む半導体装置であって、
前記ビアホールが、前記＜１＞から＜６＞のいずれかに記載のホール形成方法により形成されたことを特徴とする半導体装置である。
＜９＞ 駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、を備える表示素子であって、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの１つの前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む駆動回路であって、
前記ビアホールが、前記＜１＞から＜６＞のいずれかに記載のホール形成方法により形成されたことを特徴とする表示素子である。
＜１０＞ 駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、
前記光制御素子と前記駆動回路との間に設けられた層間絶縁膜と、
を備える表示素子であり、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも１つ有する駆動回路であって、
前記駆動回路の前記ドレイン電極と、前記光制御素子に含まれる少なくとも１つの電極とが、
前記層間絶縁膜に形成されたビアホールを介して接続されており、
前記ビアホールが、前記＜１＞から＜６＞のいずれかに記載のホール形成方法により形成されたことを特徴とする表示素子である。
＜１１＞ 光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子の少なくともいずれかを有する前記＜９＞から＜１０＞のいずれかに記載の表示素子である。
＜１２＞ マトリックス状に複数配置された前記＜９＞から＜１１＞のいずれかに記載の表示素子と、
前記表示素子に電圧を個別に印加するための複数の配線と、
画像データに応じて、前記表示素子に印加された電圧を前記複数の配線を介して個別に制御する表示制御装置と、
を有することを特徴とする画像表示装置である。
＜１３＞ 前記＜１２＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ出力装置と、を有することを特徴とするシステムである。
【発明の効果】
【００１３】
本発明によれば、従来における前記諸問題を解決し、前記目的を達成することができ、プロセス再現性が高く、微細なホールを効率よく低コストで形成することができるホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムを提供することができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａは、本発明の多層配線の製造方法の一例を示す図である（その１）。
【図１Ｂ】図１Ｂは、本発明の多層配線の製造方法の一例を示す図である（その２）。
【図１Ｃ】図１Ｃは、本発明の多層配線の製造方法の一例を示す図である（その３）。
【図１Ｄ】図１Ｄは、本発明の多層配線の製造方法の一例を示す図である（その４）。
【図１Ｅ】図１Ｅは、本発明の多層配線の製造方法の一例を示す図である（その５）。
【図１Ｆ】図１Ｆは、本発明の多層配線の製造方法の一例を示す図である（その６）。
【図１Ｇ】図１Ｇは、本発明の多層配線の製造方法の一例を示す図である（その７）。
【図２Ａ】図２Ａは、本発明の半導体装置の製造方法の一例を示す図である（その１）。
【図２Ｂ】図２Ｂは、本発明の半導体装置の製造方法の一例を示す図である（その２）。
【図２Ｃ】図２Ｃは、本発明の半導体装置の製造方法の一例を示す図である（その３）。
【図２Ｄ】図２Ｄは、本発明の半導体装置の製造方法の一例を示す図である（その４）。
【図２Ｅ】図２Ｅは、本発明の半導体装置の製造方法の一例を示す図である（その５）。
【図３】図３は、トップゲート／ボトムコンタクトの半導体装置の一例を示す概略構成図である。
【図４】図４は、トップゲート／トップコンタクトの半導体装置の一例を示す概略構成図である。
【図５】図５は、ボトムゲート／ボトムコンタクトの半導体装置の一例を示す概略構成図である。
【図６】図６は、ボトムゲート／トップコンタクトの半導体装置の一例を示す概略構成図である。
【図７Ａ】図７Ａは、本発明の表示素子の製造方法の一例を示す図である（その１）。
【図７Ｂ】図７Ｂは、本発明の表示素子の製造方法の一例を示す図である（その２）。
【図７Ｃ】図７Ｃは、本発明の表示素子の製造方法の一例を示す図である（その３）。
【図７Ｄ】図７Ｄは、本発明の表示素子の製造方法の一例を示す図である（その４）。
【図７Ｅ】図７Ｅは、本発明の表示素子の製造方法の一例を示す図である（その５）。
【図７Ｆ】図７Ｆは、本発明の表示素子の製造方法の一例を示す図である（その６）。
【図７Ｇ】図７Ｇは、本発明の表示素子の製造方法の一例を示す図である（その７）。
【図８Ａ】図８Ａは、本発明の表示素子の製造方法の他の一例を示す図である（その１）。
【図８Ｂ】図８Ｂは、本発明の表示素子の製造方法の他の一例を示す図である（その２）。
【図８Ｃ】図８Ｃは、本発明の表示素子の製造方法の他の一例を示す図である（その３）。
【図８Ｄ】図８Ｄは、本発明の表示素子の製造方法の他の一例を示す図である（その４）。
【図８Ｅ】図８Ｅは、本発明の表示素子の製造方法の他の一例を示す図である（その５）。
【図８Ｆ】図８Ｆは、本発明の表示素子の製造方法の他の一例を示す図である（その６）。
【図９】図９は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。
【図１０】図１０は、図９における画像表示装置を説明するための図である（その１）。
【図１１】図１１は、図９における画像表示装置を説明するための図である（その２）。
【図１２】図１２は、図９における画像表示装置を説明するための図である（その３）。
【図１３】図１３は、本発明の表示素子を説明するための図である。
【図１４】図１４は、有機ＥＬ素子の一例を示す概略構成図である。
【図１５】図１５は、表示制御装置を説明するための図である。
【図１６】図１６は、液晶ディスプレイを説明するための図である。
【図１７】図１７は、図１６における表示素子を説明するための図である。
【図１８Ａ】図１８Ａは、実施例１の多層配線の製造方法を示す図である（その１）。
【図１８Ｂ】図１８Ｂは、実施例１の多層配線の製造方法を示す図である（その２）。
【図１８Ｃ】図１８Ｃは、実施例１の多層配線の製造方法を示す図である（その３）。
【図１８Ｄ】図１８Ｄは、実施例１の多層配線の製造方法を示す図である（その４）。
【図１８Ｅ】図１８Ｅは、実施例１の多層配線の製造方法を示す図である（その５）。
【図１９Ａ】図１９Ａは、比較例１のγ−ブチロラクトンに浸漬後の開口部の断面形状を示すグラフである。
【図１９Ｂ】図１９Ｂは、実施例１の絶縁膜の硬化後のビアホールの断面形状を示すグラフである。
【図１９Ｃ】図１９Ｃは、比較例１のγ−ブチロラクトンに浸漬後の開口部のＳＥＭ観察結果を示す図である。
【図１９Ｄ】図１９Ｄは、実施例１の絶縁膜の硬化後のビアホールのＳＥＭ観察結果を示す図である。
【図２０】図２０は、実施例１の多層配線における上部電極及び下部電極のＩ−Ｖ特性を示すグラフである。
【図２１Ａ】図２１Ａは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その１）。
【図２１Ｂ】図２１Ｂは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その２）。
【図２１Ｃ】図２１Ｃは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その３）。
【図２１Ｄ】図２１Ｄは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その４）。
【図２１Ｅ】図２１Ｅは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その５）。
【図２１Ｆ】図２１Ｆは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その６）。
【図２２】図２２は、静電吸引型液滴吐出装置の概要図の一例を示す図である。
【図２３Ａ】図２３Ａは、ピラーの形成工程の一例を示す図である（その１）。
【図２３Ｂ】図２３Ｂは、ピラーの形成工程の一例を示す図である（その２）。
【図２３Ｃ】図２３Ｃは、ピラーの形成工程の一例を示す図である（その３）。
【発明を実施するための形態】
【００１５】
（ホール形成方法）
本発明のホール形成方法は、基材上に電子回路を作製するための製造プロセスであって、少なくとも、ピラー形成工程と、絶縁膜形成工程と、ピラー除去工程と、熱処理工程とを含み、更に必要に応じてその他の工程を含んでなる。
【００１６】
＜ピラー形成工程＞
前記ピラー形成工程は、基材上にピラー形成液を付与してピラーを形成する工程である。
【００１７】
＜＜基材＞＞
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
なお、前記基材は、表面の清浄化及び密着性向上の点から、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
【００１８】
＜＜ピラー＞＞
本発明において、前記ピラーとは、平面的でなく立体的に高さ方向に成長した立体構造物をいう。
前記ピラーの形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。前記ピラーの形状としては、例えば、円錐状、円柱状、角柱状などが挙げられる。
【００１９】
前記ピラーの最大高さとしては、特に制限はなく、目的に応じて適宜選択することができるが、後述するピラー除去工程において形成される絶縁膜の平均厚みよりも高いことが好ましく、また、前記絶縁膜の平均厚みに対し、５倍以上が好ましく、例えば、０．５μｍ〜５０μｍが好ましく、１μｍ〜３０μｍがより好ましく、２μｍ〜１０μｍが特に好ましい。
前記ピラーの最大高さは、原子間力顕微鏡（ＡＦＭ）によるピラーの三次元形状測定により得られた高さの最大値である。
【００２０】
＜＜ピラー形成液（第１の形態）＞＞
前記ピラー形成液は、第１の形態では、樹脂及び溶媒を含有し、更に必要に応じてその他の成分を含有してなる。前記第１の形態のピラー形成液は、導電性溶液、又は高誘電率溶液であることが好ましい。具体的には、導電率が１０×１０−５Ｓ／ｍ以上、又は誘電率が５以上であることが好ましい。
【００２１】
−樹脂−
前記樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、熱硬化性樹脂、ＵＶ硬化型樹脂、熱可塑性樹脂などが挙げられる。ただし、前記熱硬化性樹脂、前記ＵＶ硬化型樹脂の場合には、ピラー形成後、硬化処理を行ってしまうと、後述するピラー除去工程で不具合が生じてしまうため、硬化処理を行わないで次工程に進むことが好ましい。
前記樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリエステル樹脂、ポリビニルフェノール樹脂、ポリビニルアルコール樹脂、ポリ酢酸ビニル樹脂、ポリスルホン樹脂、フッ素樹脂、これらの樹脂の共重合樹脂、又はポリマーアロイ、これらのプレポリマーなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、熱可塑性アクリル樹脂、熱硬化性ポリイミド樹脂が特に好ましい。
前記樹脂の前記第１の形態のピラー形成液における含有量は、特に制限はなく、目的に応じて適宜選択することができるが、５質量％〜５０質量％が好ましい。
【００２２】
−溶媒−
前記溶媒としては、特に制限はなく、目的に応じて適宜選択することができるが、誘電率の高い極性溶媒であることが好ましい。前記誘電率としては、５以上であることが好ましく、１０以上であることがより好ましい。
前記誘電率が高い極性溶媒としては、例えば、メタノール、エタノール、イソプロピルアルコール、ｎ−ブタノール、ｎ−ヘキサノール、ｎ−オクタノール、エチレングリコール、ジエチレングリコール、プロピレングリコール、１，３−ブチレングリコール、ベンジルアルコール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノール、ジプロピレングリコールモノメチルエーテル、アセトン、メチルエチルケトン、メチルイソブチルケトン、メチルｎ−ブチルケトン、メチルｎ−アミルケトン、アセトフェノン、シクロヘキサノン、γ−ブチロラクトン、炭酸プロピレン、ホルムアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド、１，３−ジメチル−２−イミダゾリジノン、Ｎ，Ｎ’−ジメチルプロピレンウレア、２−ピロリジノン、Ｎ−メチルピロリドン、ニトロメタン、ニトロベンゼン、メチルスルホキシドなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００２３】
−その他の成分−
前記その他の成分としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、分散剤、安定化剤、硬化剤などが挙げられる。
【００２４】
前記ピラー形成液としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。前記市販品としては、例えば、γ−ブチロラクトンで希釈した熱可塑性アクリル樹脂溶液（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）、γ−ブチロラクトンを溶媒とした熱硬化性ポリイミド樹脂（商品名:ＨＰＣ−５０３０、日立化成工業株式会社製）、γ−ブチロラクトンで希釈した熱硬化性ポリイミド溶液（商品名：ユピコートＦＳ−１００Ｌ、宇部興産社製）などが挙げられる。
【００２５】
＜＜ピラー形成液（第２の形態）＞＞
前記ピラー形成液は、第２の形態では、無機ナノ粒子と、溶媒とを含有し、更に必要に応じてその他の成分を含有してなる。前記第２の形態のピラー形成液は、導電性溶液、又は高誘電率溶液であることが好ましい。具体的には、導電率が１０×１０−５Ｓ／ｍ以上、又は誘電率が５以上であることが好ましい。
【００２６】
−無機ナノ粒子−
前記無機ナノ粒子としては、例えば、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）等の金属ナノ粒子；ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ Ｏｘｉｄｅ）、酸化スズ、酸化アンチモンドープ酸化スズ等の酸化物ナノ粒子などが挙げられる。これらの中でも、銀ナノ粒子、金ナノ粒子が特に好ましい。
前記無機ナノ粒子の平均粒径としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜５０ｎｍが好ましい。
前記無機ナノ粒子としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。前記市販品としては、例えば、銀ナノ粒子（商品名：ＮＰＳ−Ｊ、ハリマ化成社製、平均粒径１２ｎｍ）、金ナノ粒子（商品名：ＮＰＧ−Ｊ、ハリマ化成社製、平均粒径７ｎｍ）などが挙げられる。
【００２７】
前記無機ナノ粒子の前記第２の形態のピラー形成液における含有量は、特に制限はなく、目的に応じて適宜選択することができるが、１０質量％〜７０質量％が好ましい。
【００２８】
−溶媒−
前記溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、極性溶媒、無極性溶媒、フッ素系溶媒などが挙げられる。前記極性溶媒、前記無極性溶媒、及び前記フッ素系溶媒としては、後述する絶縁膜形成材料の溶媒と同様のものを用いることができる。
【００２９】
−その他の成分−
前記その他の成分としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、分散剤、安定化剤などが挙げられる。
【００３０】
＜絶縁膜形成工程＞
前記絶縁膜形成工程は、前記ピラーが形成された基材上に絶縁膜を形成する工程である。
前記絶縁膜形成工程においては、形成したピラーの形状を維持しながら絶縁膜形成材料を付与して絶縁膜を形成することが好ましい。
【００３１】
＜＜絶縁膜形成材料＞＞
前記絶縁膜形成材料としては、有機絶縁材料、無機酸化物絶縁材料、及び有機無機ハイブリッド材料のいずれかを含有し、溶媒、更に必要に応じてその他の成分を含有してなる。
【００３２】
−有機絶縁材料−
前記有機絶縁材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、熱硬化型樹脂、ＵＶ硬化型樹脂、熱可塑性樹脂等の樹脂などが挙げられる。
前記樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリエステル樹脂、ポリビニルフェノール樹脂、ポリビニルアルコール樹脂、ポリ酢酸ビニル樹脂、ポリスルホン樹脂、フッ素樹脂、シリコーン樹脂、これらの樹脂の共重合樹脂、又はポリマーアロイ、これらのプレポリマーなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、熱可塑性フッ素樹脂、熱硬化性ポリイミド樹脂、熱硬化性アクリル樹脂、熱硬化性エポキシ樹脂、熱硬化性フェノール樹脂、熱硬化性シリコーン樹脂が特に好ましい。
【００３３】
−無機酸化物絶縁材料−
前記無機酸化物絶縁材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、金属アルコキシド、有機金属錯体等から形成されるＳｉＯ２、Ａｌ２Ｏ３、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記無機酸化物絶縁材料としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。前記市販品としては、例えば、メチルイソブチルケトンを溶媒としたスピンオングラス材料（商品名:ＦＯＸ（Ｒ）−１６、東レ・ダウコーニング社製）などが挙げられる。
【００３４】
−有機無機ハイブリッド材料−
前記有機無機ハイブリッド材料としては、特に制限はなく、目的に応じて適宜選択することができる。前記有機無機ハイブリッド材料とは、有機成分と無機成分とがナノレベルで混合された材料である。例えば、（１）ヒドロキシル基(−ＯＨ基)又はアルコキシ基（−ＯＲ基）を含有したアクリル樹脂又はエポキシ樹脂等とアルコキシシランとが混合された材料、（２）ヒドロキシル基(−ＯＨ基)を含有したシリコーン樹脂とアルコキシシランとが混合された材料、（３）ヒドロシリル基（−ＳｉＨ）を含有したシリコーン樹脂とビニル基（−ＣＨ＝ＣＨ２）を含有したアクリル樹脂又はエポキシ樹脂等とが混合された材料などが挙げられる。前記有機無機ハイブリッド材料の中でも、シリコーン樹脂を利用した材料を、ポリジメチルシロキサン（ＰＤＭＳ）系有機無機ハイブリッド材料と呼ぶ。
前記有機無機ハイブリッド材料としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。前記市販品としては、例えば、荒川化学社製コンポセラン、ＪＳＲ社製グラスカなどが挙げられる。
【００３５】
−溶媒−
前記絶縁膜形成材料は、前記ピラー形成工程で形成されたピラーを溶解しないことが必要である。即ち、前記絶縁膜形成材料の溶媒と、ピラー形成液の溶媒との組み合わせが重要となる。ただし、ピラー材料として無機ナノ粒子を用いた場合はこの限りではなく、絶縁膜形成材料に溶解されることは無いため、任意の絶縁膜形成材料を使用することができる。
【００３６】
一方、前記ピラー材料として樹脂を用いた場合には、前記絶縁膜形成材料の溶媒と、ピラー形成液の溶媒の組み合わせを考慮する必要があり、前記ピラー形成液の溶媒が互いに相溶しない極性溶媒、無極性溶媒、及びフッ素系溶媒の３種の溶媒群から選ばれるいずれかの１種の溶媒であり、前記絶縁膜形成材料の溶媒が前記ピラー形成液の溶媒を含む溶媒群以外の２種の溶媒群から選ばれること、又は無溶媒であることが好ましい。
【００３７】
前記極性溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、メタノール、エタノール、イソプロピルアルコール、ｎ−ブタノール、ｎ−ヘキサノール、ｎ−オクタノール、エチレングリコール、ジエチレングリコール、プロピレングリコール、１，３−ブチレングリコール、ベンジルアルコール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノール、ジプロピレングリコールモノメチルエーテル、アセトン、メチルエチルケトン、メチルイソブチルケトン、メチルｎ−ブチルケトン、メチルｎ−アミルケトン、アセトフェノン、シクロヘキサノン、γ−ブチロラクトン、炭酸プロピレン、ホルムアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド、１，３−ジメチル−２−イミダゾリジノン、Ｎ，Ｎ’−ジメチルプロピレンウレア、２−ピロリジノン、Ｎ−メチルピロリドン、ニトロメタン、ニトロベンゼン、メチルスルホキシドなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３８】
前記無極性溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、オクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、シクロヘキサン、３−メチルシクロヘキサン、ベンゼン、トルエン、キシレン、メシチレン、テトラリンなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３９】
前記フッ素系溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、テトラデカフルオロヘキサン、パーフルオロヘプタン、オクタデカフルオロオクタン、パーフルオロノナン、ヘキサフルオロベンゼン、オクタフルオロトルエン、オクタフルオロシクロペンテン、ヘプタコサフルオロトリブチルアミン、パーフルオロトリエチルアミン、パーフルオロトリブチルアミン、パーフルオロトリアミルアミン、パーフルオロ(１，３−ジメチルシクロヘキサン)、パーフルオロメチルシクロヘキサン、オクタデカフルオロデカヒドロナフタレン、パーフルオロ−２−メチルペンタンなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００４０】
前記極性溶媒に可溶なピラー材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリスルホン、フッ素樹脂、前記樹脂の共重合樹脂又はポリマーアロイ、ポリジメチルシロキサン（ＰＤＭＳ）等の有機絶縁膜、金属アルコキシドや有機金属錯体等から形成されるＳｉＯ２、Ａｌ２Ｏ３等の無機酸化物絶縁膜、更にはそれらが混合された有機無機ハイブリッド膜などが挙げられる。
前記無極性溶媒に可溶なピラー材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アクリル樹脂、ポリジメチルシロキサン（ＰＤＭＳ）、ポリスチレンなどが挙げられる。
前記フッ素系溶媒に可溶なピラー材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、フッ素樹脂などが挙げられる。
【００４１】
前記樹脂を用いたピラー形成液の溶媒と前記絶縁膜形成材料の溶媒の組み合わせとしては、以下のものが好適に挙げられる。
（１）前記ピラー形成液の溶媒（γ−ブチロラクトン）と前記絶縁膜形成材料の溶媒（パーフルオロトリブチルアミン）
（２）前記ピラー形成液の溶媒（γ−ブチロラクトン）と前記絶縁膜形成材料の溶媒（ｎ−テトラデカン、シクロへキサン、トルエン、キシレン）
【００４２】
−その他の成分−
前記その他の成分としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、分散剤、安定化剤、硬化剤などが挙げられる。
【００４３】
前記絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、塗布対象面であるピラーが形成された基材上の全面に前記絶縁膜形成材料を塗布する塗布法などが挙げられる。
前記塗布法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ダイコート法、スリットコート法、スクリーン印刷法、ディスペンサー法、液滴吐出法、ノズルコーティング法などが挙げられる。これらの中でも、スループット及び膜厚の均一性の点で、全面塗布であるスピンコート法、ダイコート法、スリットコート法が特に好ましい。
また、スループットの観点から、ノズルコーティング法が好ましい。前記ノズルコーティング法は、前記絶縁膜形成材料を基材上にラインアンドスペース状に高速塗布する手法であり、塗布後の絶縁膜形成材料の流動性を利用して前記ピラー以外の基板全面を塗布することが可能である。
【００４４】
前記絶縁膜の材質、形状、構造、大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記絶縁膜の膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、０．１μｍ〜２０μｍが好ましく、０．２μｍ〜１０μｍがより好ましく、０．４μｍ〜５μｍが特に好ましい。
前記絶縁膜の膜厚は、例えば、触針式段差計などにより測定することができる。
【００４５】
＜ピラー除去工程＞
前記ピラー除去工程は、前記ピラーを除去し、絶縁膜に開口部を形成する工程である。
前記絶縁膜形成工程後、ピラーが樹脂によって完全に被覆されていると、ピラーの除去が困難となるため、前記ピラー除去工程の前にＡｒ、Ｏ２等のガスを用いたプラズマエッチングによりピラー上の樹脂をアッシングしてもよい。
【００４６】
前記ピラーの除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（１）ピラーを溶解可能な溶液を用いて、ディップ等のプロセスによりピラーを溶解させて除去する方法、（２）熱処理によってピラーを気化させて除去する方法などが挙げられる。
前記（１）のピラーを溶解可能な溶液としては、ピラー材料が樹脂の場合は、前記ピラー形成液（インク）の溶媒、又はピラー形成液（インク）の溶媒と同等の極性を持つ溶媒を用いることができ、例えば、アセトン、γ−ブチロラクトン、Ｎ−メチルピロリドンなどが挙げられる。
前記ピラー材料が無機ナノ粒子の場合は、例えば、硝酸、塩酸、硫酸、リン酸、ホウ酸、酢酸等の酸が適宜混合されたエッチング液を用いることができる。
前記ピラー材料として、銀ナノ粒子を用いた場合には、エッチング液としては、例えば、リン酸、硝酸、酢酸などを用いることが好ましい。
【００４７】
前記開口部としては、絶縁膜に形成され、下部電極部分へ貫通した孔である限り、特に制限はなく、目的に応じて適宜選択することができる。
前記開口部の形状としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、円形、四角形などが好ましい。また、前記開口部の形状が逆テーパー形状のとき、後述する熱処理工程により、テーパー形状を制御することが可能で、例えば、順テーパー形状に変形させることができる。
【００４８】
前記開口部の露出開口端の最大直径としては、特に制限はなく、目的に応じて適宜選択することができるが、４０μｍ以下が好ましく、２０μｍ以下がより好ましい。前記最大直径が前記より好ましい範囲内であると、高密度の電子デバイス等で利用可能となる点で有利である。
前記開口部の露出開口端間の最大直径は、例えば、光学顕微鏡を用いて測定することができる。
【００４９】
＜熱処理工程＞
前記熱処理工程は、前記開口部が形成された絶縁膜を熱処理する工程である。
前記熱処理工程により、絶縁膜の開口部がテーパー状に整形される。
【００５０】
−熱処理−
前記絶縁膜を熱処理することによって、開口部周縁の突起部において絶縁膜軟化による形状変化が起こる（熱ダレ）。この熱ダレにより、なだらかな傾斜の順テーパー状ホールを形成して、前記順テーパー状ホールに導電性材料を充填しやすくできる。
前記絶縁膜が熱可塑性材料からなる場合、前記絶縁膜のガラス転移点等に起因する軟化温度を超えた温度をかけることにより容易に軟化現象が見られ、熱ダレ現象を起こすことが可能である。
また、前記絶縁膜が熱硬化性材料からなる場合、前記絶縁膜形成材料の硬化開始温度以下の温度領域においては温度上昇に伴う絶縁膜の粘度低下の現象が起きる。その温度領域を利用して、熱ダレ現象を起こすことが可能である。具体的には、（１）前記絶縁膜形成材料を硬化させる前に、硬化開始温度以下の温度で熱処理することで熱変形させる方法、（２）前記絶縁膜形成材料の処理温度の室温から硬化温度までの昇温速度を、特定の昇温速度、例えば、１℃／分間の速度で制御し、硬化温度に達するまでの間に熱変形させる方法などが挙げられる。
また、前記絶縁膜がＵＶ硬化性材料の場合においても、絶縁膜材料の硬化前の段階で所望の温度で熱処理を行うことで、熱ダレ現象を起こすことが可能である。
【００５１】
前記熱処理における加熱温度としては、特に制限はなく、前記絶縁膜形成材料の分子構造、分子量等によって決定される粘度特性に応じて適宜選択することができるが、１００℃以上５００℃以下が好ましく、１２０℃以上４５０℃以下がより好ましい。前記加熱温度が、１００℃未満であると、電子デバイス等で使用した場合、水分が残存し、絶縁性に不具合が生じることがあり、５００℃を超えると、高温であることから他の材料への影響が大きくなり、使用可能な材料が大きく制限されてしまうことがある。
なお、前記熱硬化性材料の熱硬化、前記熱可塑性材料の熱処理による溶媒除去等が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【００５２】
前記開口部が熱処理により成形されたホールの形状としては、特に制限はなく、目的に応じて適宜選択することができるが、ホールに導電性材料を充填しやすくできる点で、順テーパー形状であることが好ましい。
【００５３】
前記ホールのテーパー角としては、特に制限はなく、目的に応じて適宜選択することができるが、６０°以下であることが好ましく、４５°以下であることがより好ましい。また、前記ホールのテーパー角は、順テーパー形状が好ましいため、前記ホールのテーパー角は、正の値となる。
ここで、前記ホールのテーパー角とは、開口部を有するホールの内壁面が、前記ホールの開口端から前記ホールの底面に向かって前記ホールの最大開口径が小さくなるように傾斜したテーパー面と水平な底面とのなす角を意味する。
前記テーパー角が、６０°を超えると、電子デバイス等で使用した場合、上部電極の断線、又は、ホール充填時の気泡の混入といった不具合が見られることがある。
【００５４】
ここで、前記ホールのテーパー角は、例えば、１断面のプロファイルをＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；原子間力顕微鏡）（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）にて解析することにより、測定することができる。
【００５５】
＜その他の工程＞
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、後述する多層配線の製造方法で説明する、基材配置工程、第１の配線形成工程、第２の配線形成工程などが挙げられる。
【００５６】
本発明のホール形成方法は、フォトリソグラフィー法に対してプロセスが簡便であり、絶縁膜をスピンコートなどの全面塗布によって形成することが可能であるため、高スループットなプロセスであり、コストダウンが可能である。また、静電吸引型液滴吐出法によりアスペクト比の高いピラーを形成することによって、膜厚１．５μｍの層間絶縁膜に対して最大直径１５μｍの微細な順テーパー状ホールを形成することができる。
【００５７】
ここで、本発明のホール形成方法について、図面を用いて詳細に説明する。
本発明のホール形成方法において、開口部は、例えば、図１Ａ〜図１Ｆに示すように、ピラー形成工程において、基材（第１の配線２）１上のホール（ビアホール）形成領域２にピラー３を形成し（図１Ｃ）、絶縁膜形成工程において、ピラー３が形成された基材（第１の配線２）上に絶縁膜４を形成し（図１Ｄ）、ピラー除去工程において、ピラー３を除去することにより形成される（図１Ｅ）。
次に、熱処理工程において、開口部周縁の突起部において絶縁膜軟化による形状変化が起こる（熱ダレ）。その熱ダレにより、テーパー形状を制御することが可能であり、例えば、順テーパー状ホールが形成される（図１Ｆ）。
【００５８】
ここで、前記ピラー形成工程に用いる静電気吸引型液滴吐出法について、特許第３９７５２７２号公報、特許第４５９０４９３号公報を参照し、図面に基づき説明する。
ピラー形成液（インク）が充填され、かつ内側に電極が設けられたノズル及び基板間に所望の電圧を印加することにより吐出する静電吸引型液滴吐出法において、前記ノズル内径を少なくとも８μｍ以下、ノズル−基板間距離を少なくとも１００μｍ以下とすることにより、ノズル−基板間の電界よりも強い局所的な電界集中をノズル先端に発生させ、液滴をノズルから分離・吐出させる吐出方法である。
前記方法によれば、前記ノズル径が小さくなるほど吐出に必要な臨界電圧を小さくすることが可能であり、更にノズルから分離した液滴は空気抵抗に耐え得る高い運動エネルギーを付与されるため、径の小さい液滴でも基板に着弾させることができる。
前記静電吸引型液滴吐出法を用いることで、前記ピラーを形成することが可能である。
【００５９】
本発明における静電吸引型液滴吐出法によるピラー形成の原理及び方法について説明する。
前記静電吸引型液滴吐出法は、上述したように、内径が８μｍ以下のノズルを用いて液滴吐出することが可能であり、現在実用化されているインクジェット方式（ピエゾ方式、サーマル方式）では困難であった１ｐＬ以下の微小液滴の吐出が可能である。前記微細液滴は表面張力の作用、比表面積の高さなどにより、極めて蒸発速度が早いため、速乾性がある。また、加えられた電界は、先行して基材に付着した液滴が固化して形成された構造物の先端部に作用し、電界集中が起きる。このような微小液滴の速乾性、電界集中により、ピラーを作製することが可能となる。
【００６０】
以下に、ピラーの形成方法について更に詳細に説明する。まず、静電吸引型液滴吐出装置の概要図の一例を図２２に示す。
【００６１】
この図２２の静電吸引型液滴吐出装置は、ノズル１００１、ピラー形成液（インク）１００２、基板１００３、ステージ１００４、電極１００５、高電圧アンプ１００６、ファンクションジェネレータ１００７、及びコントローラ（ＰＣ）１００８によって構成されている。
ここで、前記電極１００５が、前記ノズル１００１の内部に挿入されてピラー形成液（インク）１００２と接している図を示している。その構造は、特に制限はなく、目的に応じて適宜選択することができ、例えば、少なくともピラー形成液（インク）１００２と電極１００５が接触していることが好ましい。
前記ノズル１００１としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス等の絶縁性材料で形成されることが好ましい。前記ノズル１００１の内径としては、特に制限はなく、目的に応じて適宜選択することができ、８μｍ以下が好ましい。前記ノズル１００１と基板１００３の間の距離は、１００μｍ以下が好ましい。前記ステージ１００４は、アースに接続されており、前記電極１００５に対して高電圧アンプ１００６、ファンクションジェネレータ１００７、コントローラ（ＰＣ）１００８を用いて所望の電圧を印加することにより、前記ピラー形成液（インク）１００２は、前記ノズル１００１から分離・吐出され、前記基板１００３に着弾する。
【００６２】
前記電極１００５に印加する電圧の波形については、特に制限はなく、目的に応じて適宜選択することができ、例えば、方形波、サイン波、三角波等を含む任意の交流で与えてもよいし、直流でもよく、また、交流波と直流を組み合わせた波形でもよい。周波数、電圧絶対値についても、特に制限はなく、目的に応じて適宜選択することができ、例えば、ピラー形成液（インク）１００２に対して最適な値を用いることができる。
【００６３】
前記ピラー形成液（インク）１００２は、特に制限はなく、目的に応じて適宜選択することができるが、例えば、導電性溶液、又は高誘電率溶液であることが好ましい。具体的には、導電率が１０×１０−５Ｓ／ｍ以上、又は誘電率が５以上であることが好ましい。
【００６４】
前記静電吸引型液滴吐出装置を用いて基板１００３上にピラーを形成する過程の一例について、図２３Ａ〜図２３Ｃを用いて説明するが、これらの過程に限定されることはない。
図２３Ａ〜図２３Ｃでは、どの場合においても、まず、初期段階にドット形状の初期構造体１０１１が形成される。その後、ピラー形成液（インク）を吐出し続けることによって、図２３Ａでは、初期構造体１０１１全体に濡れ広がりながら高さ方向に成長し、ドット形状を有するピラー１０１２が形成される。図２３Ｂでは、前記初期構造体１０１１の頂点付近に電界が集中することにより急激に高さ方向に構造体が成長し、図２３Ａと比較してシャープな形状を有するピラー１０１３が形成される。更に、図２３Ｃでは、前記初期構造体の上に第２の構造体１０１４が形成され、更に前記第２の構造体１０１４の頂点付近に電界が集中することにより、シャープな形状を有するピラー１０１５が形成される。吐出する時間については、特に制限はなく、目的に応じて適宜選択することができ、任意の時間を選択することができる。また、一度にピラーを形成する必要はなく、複数の吐出に分けて形成してもよい。
これらの過程により形成されたピラーを用いることにより、アスペクト比の高いホール（ビアホール）を得ることが可能となる。
【００６５】
（多層配線及び多層配線の製造方法）
以下、本発明の多層配線を、製造方法を通じて説明する。
本発明の多層配線の製造方法は、少なくとも、基材配置工程と、第１の配線形成工程と、ピラー形成工程と、絶縁膜形成工程と、ピラー除去工程と、熱処理工程と、第２の配線形成工程とを含んでなり、必要に応じて、その他の工程を含む。
該方法により、図１Ｇに示すような、基材１上に形成された第１の配線２が、絶縁膜４に形成されたビアホールを介して、第２の配線５と導通した多層配線が製造される。
【００６６】
＜基材配置工程＞
前記基材配置工程は、基材を配置する工程である（図１Ａ）。
【００６７】
−基材−
前記基材は、前述したホール形成方法で説明した基材と同様である。
【００６８】
＜第１の配線形成工程＞
前記第１の配線形成工程は、基材上に第１の配線を形成する工程である。例えば、図１Ｂに示すように、例えば、基材１上に第１の配線２が形成される。
【００６９】
−第１の配線−
前記第１の配線の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記第１の配線の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第１の配線の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００７０】
＜ピラー形成工程＞
前記ピラー形成工程は、第１の配線上のビアホール形成領域に、ピラーを形成する工程である。図１Ｃに示すように、例えば、第１の配線２上にピラー３が形成される。
【００７１】
−ピラー−
前記ピラーは、前述したホール形成方法で説明したピラーと同様である。
【００７２】
＜絶縁膜形成工程＞
前記絶縁膜形成工程は、ピラーが形成された第１の配線上に絶縁膜を形成する工程である。図１Ｄに示すように、例えば、ピラー３が形成された第１の配線２上に絶縁膜４が形成される。
【００７３】
−絶縁膜−
前記絶縁膜は、前述したホール形成方法で説明した絶縁膜と同様である。
【００７４】
＜ピラー除去工程＞
前記ピラー除去工程は、ピラーを除去する工程である。図１Ｅに示すように、例えば、絶縁膜４に、周縁に突起部７が形成された開口部が形成される。
【００７５】
＜熱処理工程＞
前記熱処理工程は、絶縁膜を熱処理する工程である。熱処理によって、図１Ｆに示すように、開口部周縁の突起部の熱ダレにより、テーパー形状を制御することが可能で、例えば、順テーパー状ホールが形成される。
前記熱処理の方法としては、特に制限はなく、目的に応じて適宜選択することができる。
前記絶縁膜の材質が、硬化温度が軟化温度より高い樹脂である場合、ビアホールのテーパー形状が、逆テーパーからなだらかな順テーパーへと変形する。これにより、後述する第２の配線形成工程において、第２の配線の断線及びビアホール内への気泡の侵入などを回避することができ、信頼性を向上させることができる。
なお、熱硬化性樹脂の熱硬化や、熱可塑性樹脂の熱処理による溶媒除去等、別の目的での熱処理が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【００７６】
＜第２の配線形成工程＞
前記第２の配線形成工程は、第１の配線及び絶縁膜上に第２の配線を形成する工程である。図１Ｇに示すように、例えば、第１の配線２及び絶縁膜４上に第２の配線５が形成される。
前記第２の配線の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記第２の配線の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第２の配線の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００７７】
（半導体装置及び半導体装置の製造方法）
本発明の半導体装置は、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの一の前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む半導体装置であって、
前記ビアホールが本発明の前記ホール形成方法により形成されたことを特徴とする。
【００７８】
以下、本発明の半導体装置を、半導体装置の製造方法を通じて説明する。
本発明の半導体装置の製造方法は、少なくとも、基材配置工程と、第１の電極形成工程と、半導体層形成工程と、ピラー形成工程と、絶縁膜形成工程と、ピラー除去工程と、熱処理工程と、第２の電極形成工程とを含み、更に必要に応じて、その他の工程を含んでなる。
【００７９】
前記半導体装置の製造方法により、例えば、図２Ｅに示すように、基材１１上に形成された第１のドレイン電極１３が、半導体層１６，１７と、ゲート電極２０，２１との間に設けられたゲート絶縁膜１８に形成されたビアホールを介して、第２のゲート電極２１と導通した半導体装置１０が製造される。半導体装置１０は、電界効果型トランジスタを２つ含んでなり、２トランジスタ１キャパシタ構造である。図２Ｅにおいては、便宜上、第２のソース電極１４と、第２のゲート電極２１との間にキャパシタが形成されているが、実際にはキャパシタ形成箇所は限定されず、適宜必要な容量のキャパシタを必要な箇所に設計しつつ形成することができる。
前記半導体装置としての電界効果型トランジスタとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップゲート／ボトムコンタクト型（図３）、トップゲート／トップコンタクト型（図４）、ボトムゲート／ボトムコンタクト型（図５）、ボトムゲート／トップコンタクト型（図６）などが挙げられる。
なお、図３〜図６中、２２は基材、２３はソース電極、２４はドレイン電極、２５は半導体層、２６はゲート絶縁膜、２７はゲート電極をそれぞれ表す。
【００８０】
＜基材配置工程＞
前記基材配置工程は、基材を配置する工程である（図２Ａ参照）。
前記基材としては、前述した多層配線の基材と同様である。
【００８１】
＜第１の電極形成工程＞
前記第１の電極形成工程は、基材上に第１の電極を形成する工程である（図２Ａ参照）。例えば、図２Ａに示すように、基材１１上に、第１のソース電極１２、第１のドレイン電極１３、第２のソース電極１４、及び第２のドレイン電極１５が形成される。
ソース電極１２，１４、及びドレイン電極１３，１５は、電流を取り出すためのものである。
【００８２】
−第１の電極−
前記第１の電極の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【００８３】
前記第１の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
【００８４】
前記第１の電極の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００８５】
＜半導体層形成工程＞
前記半導体層形成工程は、基材及び第１の電極上に、第１及び第２の半導体層を形成する工程である（図２Ａ参照）。例えば、図２Ａに示すように、基材１１及び第１のソース電極１２／ドレイン電極１３上に第１の半導体層１６が形成され、基材１１及び第２のソース電極１４／ドレイン電極１５上に第２の半導体層１７が形成される。
【００８６】
−半導体層−
前記半導体層の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【００８７】
前記半導体層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、多結晶シリコン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ等の酸化物半導体；ペンタセン等の有機半導体などが挙げられる。
【００８８】
前記半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、ＣＶＤ法、ＡＬＤ法等の真空プロセス；ディップコーティング、インクジェット、ナノインプリント等の印刷法などが挙げられる。
【００８９】
＜ピラー形成工程＞
前記ピラー形成工程は、第１の電極上のビアホール形成領域に、ピラーを形成する工程である（図２Ａ参照）。例えば、図２Ａに示すように、第１のドレイン電極１３上のビアホール形成領域にピラー１９が形成される。
前記ピラーは、前述した多層配線のピラーと同様である。
【００９０】
＜絶縁膜形成工程＞
前記絶縁膜形成工程は、ピラーが形成された第１の電極上に絶縁膜を形成する工程である（図２Ｂ参照）。例えば、図２Ｂに示すように、ピラー１９が形成された第１のドレイン電極１３上にゲート絶縁膜１８が形成される。
前記絶縁膜は、前述した多層配線の絶縁膜と同様である。
【００９１】
＜ピラー除去工程＞
前記ピラー除去工程は、ピラーを除去して、絶縁膜に開口部を形成する工程である（図２Ｃ参照）。例えば、図２Ｃに示すように、第１のドレイン電極１３上に形成されたゲート絶縁膜１８に開口部が形成される。
【００９２】
前記ピラーの除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）溶媒浸漬によってピラーを溶解させる方法、（ｉｉ）熱処理によってピラーを気化させる方法などが挙げられる。ここで、前記ピラーを除去するためには、絶縁膜に被覆されていないピラー領域が必要である。
【００９３】
前記ピラーを除去した後、残渣が発生した場合、ＵＶ−Ｏ３処理及びプラズマ処理のいずれかによるアッシングによって残渣の除去が可能である。前記プラズマ処理の使用ガスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｏ２、Ａｒ、ＣＦ４、ＣＨＦ３などが挙げられる。
【００９４】
＜熱処理工程＞
前記熱処理工程は、絶縁膜を熱処理する工程である（図２Ｄ参照）。熱処理によって、開口部周縁の突起部の熱ダレによりテーパー形状を制御することが可能であり、例えば、図２Ｄに示すように、順テーパー状ホールが形成される。
なお、熱硬化性樹脂の熱硬化や、熱可塑性樹脂の熱処理による溶媒除去等、別の目的での熱処理が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【００９５】
＜第２の電極形成工程＞
前記第２の電極形成工程は、絶縁膜上に第２の電極を形成する工程である（図２Ｅ参照）。例えば、図２Ｅに示すように、ゲート絶縁膜１８上に第２の電極２０，２１が形成される。
【００９６】
−第２の電極−
前記第２の電極としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、第１のゲート電極２０（図２Ｅ）、第２のゲート電極２１（図２Ｅ）などが挙げられる。前記第１及び第２のゲート電極２０，２１は、ゲート電圧を印加する。
前記第２の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第２の電極の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００９７】
（表示素子）
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有してなり、更に必要に応じて、その他の部材を有してなる。
【００９８】
＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
【００９９】
＜駆動回路＞
前記駆動回路としては、前記ホール形成方法によって形成されたビアホールを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
【０１００】
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
【０１０１】
（表示素子及び表示素子の製造方法）
本発明の第１の表示素子は、
駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、を備える表示素子であって、
前記駆動回路は、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの一の前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む駆動回路であって、
前記ビアホールが本発明の前記ホール形成方法により形成されたことを特徴とする。
前記第１の表示素子は、例えば、図７Ｇに示すように、半導体装置１０と、有機ＥＬ素子３５０を組み合わせることにより、表示素子３０を作製することができる。
【０１０２】
本発明の第１の表示素子の製造方法について説明する。
本発明の第１の表示素子の製造方法は、
少なくとも、基材配置工程と、第１の電極形成工程と、半導体層形成工程と、第１のピラー形成工程と、第１の絶縁膜形成工程と、第１のピラー除去工程と、第１の熱処理工程と、第２の電極形成工程と、表示層形成工程と、第３の電極形成工程とを含み、更に必要に応じて、その他の工程を含んでなる。
該方法により、図７Ｇに示すような、基材３１上に形成された第１のドレイン電極３３が、ゲート絶縁膜３８に形成されたビアホールを介して、第２のゲート電極４２と導通し、基材３１上に形成された第２のドレイン電極３５が、ゲート絶縁膜３８に形成されたビアホールを介して、画素電極４３と導通し、前記画素電極４３上に有機ＥＬ層、上部電極が形成された、低コストの表示素子３０が製造される。
表示素子３０の駆動回路は、少なくとも２つ以上の電界効果型トランジスタを有しており、２トランジスタ１キャパシタ構造、５トランジスタ２キャパシタ構造等の複数の電界効果型トランジスタ／キャパシタを有する駆動回路が適宜利用できる。
また、表示層については、有機ＥＬ層、エレクトロクロミック層、電気泳動層、エレクトロウェッティング層等を適宜利用することができる。
また、図７Ｅ〜図７Ｇにおいては、便宜上、第２のソース電極３４と第２のゲート電極４２との間や、第２のドレイン電極３５と画素電極４３との間にキャパシタが形成されているように見えるが、実際にはキャパシタ形成箇所は限定されず、適宜必要な容量のキャパシタを必要な箇所に設計しつつ形成することができる。
【０１０３】
＜基材配置工程＞
前記基材配置工程は、基材を配置する工程である（図７Ａ参照）。
前記基材は、前述した多層配線の基材と同様である。
【０１０４】
＜第１の電極形成工程＞
前記第１の電極形成工程は、基材上に第１の電極を形成する工程である（図７Ａ参照）。例えば、図７Ａに示すように、基材３１上に、第１のソース電極３２／ドレイン電極３３、及び、第２のソース電極３４／ドレイン電極３５が形成される。
前記第１の電極の材質、形状、構造、大きさ、及び形成方法は、前述した半導体装置の第１の電極と同様である。
【０１０５】
＜半導体層形成工程＞
前記半導体層形成工程は、基材及び第１の電極上に、半導体層を形成する工程である（図７Ａ参照）。例えば、図７Ａに示すように、基材３１、第１のソース電極３２、及び第１のドレイン電極３３上に第１の半導体層３６が形成され、基材３１、第２のソース電極３４、及び第２のドレイン電極３５上に第２の半導体層３７が形成される。
前記半導体層の材質、形状、構造、大きさ、及び形成方法は、前述した半導体装置の半導体層と同様である。
【０１０６】
＜ピラー形成工程＞
前記ピラー形成工程は、第１の電極上のビアホール形成領域に、ピラーを形成する工程である（図７Ａ参照）。例えば、図７Ａに示すように、第１のドレイン電極３３上のビアホール形成領域にピラー３９が形成され、第２のドレイン電極３５上のビアホール形成領域にピラー４０が形成される。
【０１０７】
＜絶縁膜形成工程＞
前記第１の絶縁膜形成工程は、基材、半導体層及び第１の電極上に第１の絶縁膜を形成する工程である（図７Ｂ参照）。例えば、図７Ｂに示すように、基材３１、半導体層３６，３７、ソース電極３２，３４、及びドレイン電極３３，３５上に、ゲート絶縁膜３８が形成される。
【０１０８】
＜第１のピラー除去工程＞
前記ピラー除去工程は、ピラーを除去して、絶縁膜に開口部を形成する工程である（図７Ｃ参照）。例えば、図７Ｃに示すように、ゲート絶縁膜３８に開口部が形成される。
【０１０９】
＜第１の熱処理工程＞
前記第１の熱処理工程は、第１の絶縁膜を熱処理する工程である（図７Ｃ参照）。熱処理によって、開口部周縁の突起部の熱ダレにより、テーパー形状を制御することが可能であり、例えば、図７Ｄに示すように、順テーパー状ホールが形成される。
なお、熱硬化性樹脂の熱硬化や、熱可塑性樹脂の熱処理による溶媒除去等、別の目的での熱処理が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【０１１０】
＜第２の電極形成工程＞
前記第２の電極形成工程は、第１の絶縁膜上に第２の電極を形成する工程である（図７Ｅ参照）。例えば、図７Ｅに示すように、ゲート絶縁膜３８上に第１及び第２のゲート電極４１，４２、更には画素電極４３が形成される。
前記第２の電極の材質、形状、構造、大きさ、及び形成方法は、前述した多層配線の第２の電極と同様である。
【０１１１】
＜隔壁形成工程＞
前記隔壁形成工程は、画素電極４３上に表示のための開口部以外の領域に、隔壁４４を形成する工程である。
様々な材料、プロセス、パターニング方法が利用可能である。前記材料としては、例えば、ＳｉＯ２等の既に広く量産に利用されている材料；ポリイミド（ＰＩ）、アクリル樹脂、フッ素系樹脂等の有機材料などが利用できる。前記プロセスとしては、例えば、スパッタ法、化学気相蒸着（ＣＶＤ）等の真空成膜法やスピンコート法、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによるパターンニング、インクジェット、ノズルプリンター等の印刷プロセスによって、所望の形状を直接成膜することも可能である。
【０１１２】
＜表示層形成工程＞
前記表示層形成工程は、画素電極４３上に、表示層４５を形成する工程である（図７Ｇ参照）。
前記表示層としては、有機ＥＬ層、エレクトロクロミック層、電気泳動層、エレクトロウェッティング層等を適宜利用することができ、プロセスについても、特に制限はなく、目的に応じて適宜選択できる。
【０１１３】
＜第３の電極形成工程＞
前記第３の電極形成工程は、前記表示層４５上に、上部電極４６を形成する工程である（図７Ｇ参照）。
前記第３の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第３の電極の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）真空蒸着法、スパッタ法、ディップコーティング法等による成膜後、必要に応じてフォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
これらの工程により、低コストで表示素子３０を作製することができる。
【０１１４】
（第２の表示素子）
本発明の第２の表示素子は、
駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、
前記光制御素子と前記駆動回路との間に設けられた層間絶縁膜と、
を備える表示素子であり、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも1つ有する駆動回路であって、
前記駆動回路の前記ドレイン電極と、前記光制御素子に含まれる少なくとも１つの電極とが、
層間絶縁膜に形成されたビアホールを介して接続されており、
前記ビアホールが本発明の前記ホール形成方法により形成されたことを特徴とする。
【０１１５】
本発明の第２の表示素子の製造方法について説明する。
本発明の第２の表示素子の製造方法は、少なくとも、基材配置工程と、第１の電極形成工程と、第１の絶縁膜形成工程と、第２の電極形成工程と、半導体層形成工程と、ピラー形成工程と、第２の絶縁膜形成工程と、ピラー除去工程と、熱処理工程と、第３の電極形成工程と、表示層形成工程と、第四の電極形成工程とを含んでなり、必要に応じて、その他の工程を含む。
該方法により、図８Ｆに示すような、ゲート絶縁膜５３上に形成されたドレイン電極５５が、層間絶縁膜５７に形成されたビアホールを介して、画素電極５９と導通し、更に表示層６０、上部電極６１が形成された低コストの表示素子５０が製造される。
表示素子５０に含まれる駆動回路は、電界効果型トランジスタの数が１つであってもよく、２トランジスタ１キャパシタ構造、５トランジスタ２キャパシタ等の複数の電界効果型トランジスタ／キャパシタを有する半導体装置を有するものであってもよい。また、表示素子は、有機エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック素子、液晶素子、エレクトロウェッティング素子等のその他の表示素子であってもよい。
【０１１６】
＜基材配置工程＞
前記基材配置工程は、基材を配置する工程である（図８Ａ参照）。
前記基材は、前述した多層配線の基材と同様である。
【０１１７】
＜第１の電極形成工程＞
前記第１の電極形成工程は、基材上に第１の電極を形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、基材５１上にゲート電極５２が形成される。
前記第１の電極の材質、形状、構造、大きさ、及び形成方法は、前述した半導体装置の第１の電極と同様である。
【０１１８】
＜第１の絶縁膜形成工程＞
前記第１の絶縁膜形成工程は、基材及び第１の電極上に第１の絶縁膜を形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、基材５１及びゲート電極５２上にゲート絶縁膜５３が形成される。
前記第１の絶縁膜は、様々な材料、プロセス、パターニング方法が利用可能である。前記材料としては、例えば、ＳｉＯ２、ＳｉＮｘ等の既に広く量産に利用されている材料；Ｌａ２Ｏ３、ＨｆＯ２等の高誘電率材料；ポリイミド（ＰＩ）、フッ素系樹脂等の有機材料などが利用できる。前記プロセスとしては、スパッタ法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）等の真空成膜法やスピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによるパターンニング、インクジェット、ノズルプリンター等の印刷プロセスによって、所望の形状を直接成膜することも可能である。
【０１１９】
＜第２の電極形成工程＞
前記第２の電極形成工程は、第１の絶縁膜上に第２の電極を形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、ゲート絶縁膜５３上にソース電極５４、ドレイン電極５５が形成される。
前記第２の電極の材質、形状、構造、大きさ、及び形成方法は、前述した半導体装置の第２の電極と同様である。
【０１２０】
＜半導体層形成工程＞
前記半導体層形成工程は、第２の電極及び第１の絶縁膜上に、半導体層を形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、ゲート絶縁膜５３及びソース電極５４、ドレイン電極５５上に半導体層５６が形成される。
前記半導体層は、前述した半導体装置における半導体層と同様である。
【０１２１】
また、前記半導体層上に保護層を形成してもよい。
前記保護層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、フッ素系ポリマーなどが挙げられる。
前記保護層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＣＶＤ法、スパッタ法などが挙げられる。
【０１２２】
＜ピラー形成工程＞
前記ピラー形成工程は、第２の電極上のビアホール形成領域に、ピラーを形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、ドレイン電極５５上のビアホール形成領域にピラー５８が形成される。
【０１２３】
−ピラー−
前記ピラーは、前述した多層配線におけるピラーと同様である。
【０１２４】
＜第２の絶縁膜形成工程＞
前記第２の絶縁膜形成工程は、ピラーが形成された第２の電極上に第２の絶縁膜を形成する工程である（図８Ｂ参照）。例えば、図８Ｂに示すように、ピラー５８が形成されたドレイン電極５５上に層間絶縁膜５７が形成される。
前記第２の絶縁膜は、前述した多層配線の絶縁膜と同様である。
【０１２５】
＜ピラー除去工程＞
前記ピラー除去工程は、ピラーを除去して、絶縁膜に開口部を形成する工程である（図８Ｃ参照）。例えば、図８Ｃに示すように、ドレイン電極５５上に形成された第２の絶縁膜５７にビアホールが形成される。
【０１２６】
＜熱処理工程＞
前記熱処理工程は、第２の絶縁膜を熱処理する工程である（図８Ｄ参照）。熱処理によって、開口部周縁の突起部の熱ダレにより、テーパー形状を制御することが可能であり、例えば、図８Ｄに示すように、順テーパー状ホールが形成される。
なお、熱硬化性樹脂の熱硬化や、熱可塑性樹脂の熱処理による溶媒除去等、別の目的での熱処理が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【０１２７】
＜第３の電極形成工程＞
前記第３の電極形成工程は、第２の電極及び第２の絶縁膜上に第３の電極を形成する工程である（図８Ｅ参照）。例えば、図８Ｅに示すように、ドレイン電極５５及び第２の絶縁膜５７上に画素電極５９が形成される。
【０１２８】
−第３の電極−
前記第３の電極の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【０１２９】
前記第３の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
【０１３０】
前記第３の電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【０１３１】
＜表示層形成工程＞
前記表示層形成工程は、第３の電極上に、表示層６０を形成する工程である（図８Ｆ）。
前記表示層としては、有機ＥＬ層、エレクトロクロミック層、電気泳動層、エレクトロウェッティング層等を適宜利用することができ、プロセスについても、特に制限はなく、目的に応じて適宜選択できる。
【０１３２】
＜第４の電極形成工程＞
前記第４の電極形成工程は、前記表示層６０上に、上部電極６１を形成する工程である（図８Ｆ）。
前記第４の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金、ＩＴＯ、ＡＴＯ等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第４の電極の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）真空蒸着法、スパッタ法、ディップコーティング法等による成膜後、必要に応じてフォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法、などが挙げられる。
これらの工程により、低コストで表示素子５０を作製することができる。
【０１３３】
（システム）
本発明のシステムは、少なくとも、本発明の画像表示装置と、画像データ出力装置とを有する。
前記画像データ出力装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
【０１３４】
（画像表示装置）
本発明の画像表示装置は、少なくとも、表示素子と、配線と、表示制御装置とを有してなり、更に必要に応じて、その他の部材を有してなる。
【０１３５】
＜表示素子＞
前記表示素子としては、マトリックス状に配置された本発明の表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
【０１３６】
＜配線＞
前記配線は、前記表示素子における各電界効果型トランジスタにゲート電圧を個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
【０１３７】
＜表示制御装置＞
前記表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧を複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
【０１３８】
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
【０１３９】
本発明のシステムとしてのテレビジョン装置を、図９を用いて説明する。
図９は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。なお、図９における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
【０１４０】
図９において、テレビジョン装置１００は、主制御装置１０１、チューナ１０３、ＡＤコンバータ（ＡＤＣ）１０４、復調回路１０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ１０６、音声デコーダ１１１、ＤＡコンバータ（ＤＡＣ）１１２、音声出力回路１１３、スピーカ１１４、映像デコーダ１２１、映像・ＯＳＤ合成回路１２２、映像出力回路１２３、画像表示装置１２４、ＯＳＤ描画回路１２５、メモリ１３１、操作装置１３２、ドライブインターフェース（ドライブＩＦ）１４１、ハードディスク装置１４２、光ディスク装置１４３、ＩＲ受光器１５１、及び通信制御装置１５２を備える。
映像デコーダ１２１と、映像・ＯＳＤ合成回路１２２と、映像出力回路１２３と、ＯＳＤ描画回路１２５とが、画像データ出力装置を構成する。
【０１４１】
主制御装置１０１は、ＣＰＵと、フラッシュＲＯＭと、ＲＡＭと、その他の部材とから構成され、テレビジョン装置１００の全体を制御する。
前記フラッシュＲＯＭには、前記ＣＰＵにて解読可能なコードで記述されたプログラム、及び前記ＣＰＵでの処理に用いられる各種データなどが格納されている。
また、ＲＡＭは、作業用のメモリである。
【０１４２】
チューナ１０３は、アンテナ２１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。
【０１４３】
ＡＤＣ１０４は、チューナ１０３の出力信号（アナログ情報）をデジタル情報に変換する。
【０１４４】
復調回路１０５は、ＡＤＣ１０４からのデジタル情報を復調する。
【０１４５】
ＴＳデコーダ１０６は、復調回路１０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。
【０１４６】
音声デコーダ１１１は、ＴＳデコーダ１０６からの音声情報をデコードする。
【０１４７】
ＤＡコンバータ（ＤＡＣ）１１２は、音声デコーダ１１１の出力信号をアナログ信号に変換する。
【０１４８】
音声出力回路１１３は、ＤＡコンバータ（ＤＡＣ）１１２の出力信号をスピーカ１１４に出力する。
【０１４９】
映像デコーダ１２１は、ＴＳデコーダ１０６からの映像情報をデコードする。
【０１５０】
映像・ＯＳＤ合成回路１２２は、映像デコーダ１２１の出力信号とＯＳＤ描画回路１２５の出力信号を合成する。
【０１５１】
映像出力回路１２３は、映像・ＯＳＤ合成回路１２２の出力信号を画像表示装置１２４に出力する。
【０１５２】
ＯＳＤ描画回路１２５は、画像表示装置１２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置１３２、ＩＲ受光器１５１からの指示に応じて表示情報が含まれる信号を生成する。
【０１５３】
メモリ１３１には、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）データ等が一時的に蓄積される。
【０１５４】
操作装置１３２は、例えば、コントロールパネルなどの入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置１０１に通知する。
【０１５５】
ドライブＩＦ１４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）に準拠している。
【０１５６】
ハードディスク装置１４２は、ハードディスクと、該ハードディスクを駆動するための駆動装置などから構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。
【０１５７】
光ディスク装置１４３は、光ディスク（例えば、ＤＶＤなど）にデータを記録するとともに、光ディスクに記録されているデータを再生する。
【０１５８】
ＩＲ受光器１５１は、リモコン送信機２２０からの光信号を受信し、主制御装置１０１に通知する。
【０１５９】
通信制御装置１５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。
【０１６０】
図１０は、本発明の画像表示装置の一例を示す概略構成図である。
図１０において、画像表示装置１２４は、表示器３００と、表示制御装置４００とを有する。
表示器３００は、図１１に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子３０２がマトリックス状に配置されたディスプレイ３１０を有する。
また、ディスプレイ３１０は、図１２に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
【０１６１】
以下、本発明の表示素子を、図１３を用いて説明する。
図１３は、本発明の表示素子の一例を示す概略構成図である。
図１３において、表示素子としてのディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイであり、光制御素子としての有機ＥＬ（エレクトロルミネッセンス）素子３５０と、有機ＥＬ素子３５０を発光させるためのドライブ回路（駆動回路）３２０とを有する。
【０１６２】
図１４は、有機ＥＬ素子の一例を示す概略構成図である。
図１４において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
【０１６３】
陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などが挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、半透明電極である。
【０１６４】
陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金などが挙げられる。なお、銀（Ａｇ）−ネオジウム（Ｎｄ）合金を用いた場合は、高反射率電極となる。
【０１６５】
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
【０１６６】
ここで、電子輸送層３４２と発光層３４４が１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層３４６が設けられてもよい。
【０１６７】
また、基材側から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材と反対側から光を取り出す「トップエミッション」であってもよい。
【０１６８】
ドライブ回路３２０は、２つの電界効果型トランジスタ３２１及び３２２（図１３）と、コンデンサ３２３(図１３)とを有する。
【０１６９】
電界効果型トランジスタ３２１（図１３）は、スイッチ素子として動作する。ゲート電極Ｇ（図１３）は、所定の走査線に接続され、ソース電極Ｓ（図１３）は、所定のデータ線に接続されている。また、ドレイン電極Ｄ（図１３）は、コンデンサ３２３(図１３)の一方の端子に接続されている。
【０１７０】
電界効果型トランジスタ３２２（図１３）は、有機ＥＬ素子３５０に大きな電流を供給する。電界効果型トランジスタ３２２（図１３）のゲート電極Ｇは、電界効果型トランジスタ３２１のドレイン電極Ｄと接続されている。そして、電界効果型トランジスタ３２２（図１３）がドレイン電極Ｄは、有機ＥＬ素子３５０の陽極３１４に接続され、ソース電極Ｓは、所定の電流供給線に接続されている。
【０１７１】
そこで、電界効果型トランジスタ３２１が「オン」状態になると、電界効果型トランジスタ３２２によって、有機ＥＬ素子３５０は駆動される。
【０１７２】
コンデンサ３２３は、電界効果型トランジスタ３２１の状態、即ちデータを記憶する。コンデンサ３２３の他方の端子は、所定の電流供給線に接続されている。
【０１７３】
図１５は、本発明の画像表示装置の他の一例を示す概略構成図である。
図１５において、画像表示装置は、表示素子３０２と、配線（走査線、データ線）と、表示制御装置４００とを有する。
表示制御装置４００は、画像データ処理回路４０２と、走査線駆動回路４０４と、データ線駆動回路４０６とを有する。
画像データ処理回路４０２は、映像出力回路１２３の出力信号に基づいて、ディスプレイ３１０における複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
【０１７４】
以上の説明から明らかなように、本実施形態に係るテレビジョン装置１００では、映像デコーダ１２１と映像・ＯＳＤ合成回路１２２と映像出力回路１２３とＯＳＤ描画回路１２５とによって画像データ作成装置が構成されている。
【０１７５】
本実施の形態での有機ＥＬ素子３５０と、ドライブ回路（駆動回路）３２０によって構成された表示素子３０２として、前記表示素子３０、又は前記表示素子５０を利用することによって、低コストで画像表示装置を提供することが可能となる。
また、上記実施形態では、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイ３１０は、エレクトロクロミックディスプレイとなる。
また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイ３１０は、液晶ディスプレイとなり、図１６に示されるように、表示素子３０２´に対する電流供給線は不要となる。また、図１７に示されるように、ドライブ回路３２０´は、後述する電界効果型トランジスタ３２１及び３２２、と同様の電界効果型トランジスタ３２４及びキャパシタ３２５により構成することができる。電界効果型トランジスタ３２４において、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが、キャパシタ３２５及び液晶素子３７０の画素電極に接続されている。
この場合、ドライブ回路３２０´と液晶素子３７０によって構成された表示素子３０２として、前記表示素子５０を利用することができ、低コストで液晶表示素子を提供することができる。
また、前記光制御素子は、電気泳動素子、エレクトロウェッティング素子であってもよい。
【０１７６】
以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置１２４を備えていればよい。例えば、コンピュータ（パソコンを含む）と画像表示装置１２４とが接続されたコンピュータシステムであってもよい。
【実施例】
【０１７７】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
【０１７８】
（実施例１）
図１８Ａ〜図１８Ｅに示すように、フォトリソグラフィー法によって、ガラス基板７１上に、下部電極の配線パターン７２を形成した。
【０１７９】
具体的には、まず、厚み０．７ｍｍのガラス基板に、常温下のＤＣスパッタリング（装置名：ｉ−Ｍｉｌｌｅｒ、芝浦メカトロニクス社製）により、ＩＴＯ（スズドープ酸化インジウム）からなる導電性酸化物薄膜を、厚みが２００ｎｍとなるように成膜した後、２５０℃で３０分間の熱処理を行った。
【０１８０】
−下部電極の形成−
次に、ＩＴＯからなる導電性酸化物薄膜上に、フォトレジストをスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）にて塗布後、９０℃で３０分間のプリベークを行った。続いて、フォトマスクを用いて、ｇ、ｈ、及びｉ混合ＵＶ光を１５０ｍＪ／ｃｍ２で露光し、東京応化株式会社製の現像液ＮＭＤ−Ｗ２．３８を用いて現像した後、１２０℃で３０分間のポストベークを行い、フォトレジストのパターンを形成した。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンが形成されていない領域のＩＴＯ膜を除去し、その後、レジストパターンを除去することにより、ＩＴＯ膜からなる下部電極７２を形成した（図１８Ａ）。
【０１８１】
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱可塑性アクリル樹脂溶液（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）を用意した。ピラー形成液中の熱可塑性アクリル樹脂の含有量は２５質量％であった。
下部電極７２上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧２２０Ｖ、周波数１００Ｈｚ）により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ７μｍのピラー７３を形成した。ピラー７３を形成後、６５℃で３０分間の条件で乾燥させた（図１８Ｂ）。
【０１８２】
−絶縁膜の形成−
絶縁膜形成材料として、フッ素系溶媒パーフルオロトリブチルアミンを溶媒とした熱可塑性フッ素系樹脂（旭硝子株式会社製、サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００））を用意した。絶縁膜形成材料中の熱可塑性フッ素系樹脂の含有量は９質量％であった。
下部電極７２及びピラー７３が形成されたガラス基板７１に絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜７４を成膜した（図１８Ｃ）。
【０１８３】
−ピラー除去−
次に、絶縁膜７４を成膜したガラス基板７１をγ−ブチロラクトンに室温で５分間浸漬することにより、ピラー７３を溶解させて、ピラー７３を除去し、周縁に突起部が形成された開口部を形成した（図１８Ｄ）。
【０１８４】
−熱処理−
次に、絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０１８５】
次に、残渣を除去するために、Ａｒプラズマを用いてアッシング処理を行った。アッシング処理の条件は、Ａｒ流量５０ｓｃｃｍ、圧力３５Ｐａ、パワー５００Ｗ、処理時間３０秒間とした。
【０１８６】
最後に、アルミニウムを蒸着源として、メタルマスクを用いた抵抗加熱真空蒸着装置（装置名:ＥＢＸ−６０Ｄ、アルバック社製）を用いて抵抗加熱真空蒸着法によって上部電極７５を形成し、多層配線７０を形成した（図１８Ｅ）。蒸着の背圧は３×１０−６Ｔｏｒｒであった。
【０１８７】
＜絶縁膜の平均厚みに対するピラーの最大高さと、ビアホール形成の可否との関係＞
実施例１において、下記表１に示すように、ピラーの最大高さ及び絶縁膜の平均厚みを変化させた以外は、実施例１と同様にして、多層配線を作製した。表１に絶縁膜の平均厚みに対するピラーの最大高さと、ビアホール形成の可否との関係を示す。
【０１８８】
−ピラーの最大高さ−
前記ピラーの最大高さは、原子間力顕微鏡（ＡＦＭ、Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）によりピラーの三次元形状を測定することにより求めた。
【０１８９】
−絶縁膜の平均厚み−
前記絶縁膜の平均厚みは、触針式段差計（Ａｌｐｈａ−Ｓｔｅｐ ＩＱ、ＫＬＡ Ｔｅｎｃｏｒ Ｊａｐａｎ社製）により測定した。
【０１９０】
−ビアホール形成の可否の評価−
ピラー除去前後のＡＦＭ（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）を用いた１断面のプロファイルの計測により、下記基準でビアホール形成の可否を評価した。
〔評価基準〕
○：ピラー部が凸状から凹状へ変化した（ビアホール形成可）
×：ピラー部が凸状のままであった（ビアホール形成否）
【０１９１】
【表１】
表１の結果から、ピラーの最大高さが絶縁膜の平均厚みの５倍以上の高さである場合は、ビアホールが形成でき、ピラーの最大高さが絶縁膜の平均厚みの５倍未満の高さである場合は、ピラーが絶縁膜に埋め込まれてしまい、γ−ブチロラクトンの浸漬によるピラー除去によってビアホールが形成できないことが分かった。
【０１９２】
（比較例１）
実施例１において、ピラー除去後の熱処理工程（２３０℃で１時間の熱処理）を行わなかった以外は、実施例１と同様にして、多層配線を形成した。
【０１９３】
ここで、図１９Ａは、比較例１でのγ−ブチロラクトンの浸漬後に形成された開口部の断面形状を示す。図１９Ｂは、実施例１での絶縁膜７４の熱処理後のビアホールの断面形状を示す。図１９Ｃは、比較例１でのγ−ブチロラクトンの浸漬後に形成された開口部のＳＥＭ観察結果を示す。図１９Ｄは、実施例１での絶縁膜７４の熱処理後のビアホールのＳＥＭ観察結果を示す。なお、前記断面形状はＡＦＭ（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）解析より測定した。
図１９Ａにおいて、ビアホールのエッジ部（周縁）の厚みが極端に厚くなっている。また、図１９ＣのＳＥＭ観察より、図１９Ａのビアホールは逆テーパー状となっていることが分かった。
【０１９４】
一方、図１９Ｂでは、ビアホールのテーパーは、なだらかな順テーパーとなっていることが分かった。これは、絶縁膜７４が２３０℃で１時間の熱処理によって形状が変化したことにより、順テーパー形状となったと考えられる。図１９Ｂのテーパー角は、約１０°であった。よって、上部電極７５を形成する工程において、上部電極７５の断線や、ビアホール内への気泡の侵入などを回避することができた。
【０１９５】
また、図２０に、下部電極７２と上部電極７５とのＩ−Ｖ特性を示す。ビアホールの数は、１個、４個、及び９個とした。いずれの場合もオーミックコンタクトをとっており、ビアホールを介して下部電極７２と上部電極７５が導通していることが分かった。
【０１９６】
（実施例２）
実施例１において、「絶縁膜の形成」、及び「熱処理」を下記のように変更した以外は、実施例１と同様にして、実施例２の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、キシレンを溶媒とした熱硬化性シリコーン樹脂（商品名:ＫＲ−２７１、信越化学工業社製）を用意した。絶縁膜形成材料中の熱硬化性シリコーン樹脂の含有量は５０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０１９７】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２００℃まで１℃／分間の昇温速度で加熱し、その後２００℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０１９８】
（実施例３）
実施例１において、「絶縁膜の形成」を下記のように変更した以外は、実施例１と同様にして、実施例３の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、シクロヘキサンを溶媒とした熱硬化性ＰＤＭＳ（ポリジメチルシロキサン）系有機無機ハイブリッド材料を用意した。絶縁膜形成材料中の熱硬化性ＰＤＭＳ系有機無機ハイブリッド材料の含有量は５０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０１９９】
（実施例４）
実施例１において、「ピラーの形成」を下記のように代えた以外は、実施例１と同様にして、実施例４の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱硬化性ポリイミド樹脂溶液（商品名:ユピコートＦＳ−１００Ｌ、宇部興産社製）を用意した。ピラー形成液中の熱硬化性ポリイミドの含有量は３０質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧２２０Ｖ、周波数１００Ｈｚ）により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ７μｍのピラーを形成した。ピラーを形成後、６５℃で３０分間の条件で乾燥させた。
【０２００】
（実施例５）
実施例２において、「ピラーの形成」を下記のように代えた以外は、実施例２と同様にして、実施例５の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱硬化性ポリイミド樹脂溶液（商品名:ユピコートＦＳ−１００Ｌ、宇部興産社製）を用意した。ピラー形成液中の熱硬化性ポリイミドの含有量は３０質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧２２０Ｖ、周波数１００Ｈｚ）により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ７μｍのピラーを形成した。ピラーを形成後、６５℃で３０分間の条件で乾燥させた。
【０２０１】
（実施例６）
実施例３において、「ピラーの形成」を下記のように代えた以外は、実施例３と同様にして、実施例６の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱硬化性ポリイミド樹脂溶液（商品名:ユピコートＦＳ−１００Ｌ、宇部興産社製）を用意した。ピラー形成液中の熱硬化性ポリイミドの含有量は３０質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧２２０Ｖ、周波数１００Ｈｚ）により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ７μｍのピラーを形成した。ピラーを形成後、６５℃で３０分間の条件で乾燥させた。
【０２０２】
（実施例７）
実施例１において、「ピラーの形成」、「絶縁膜の形成」、「ピラー除去」、及び「熱処理」を下記のように代えた以外は、実施例１と同様にして、実施例７の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、ｎ−テトラデカンを溶媒とした銀ナノ粒子（商品名:ＮＰＳ−Ｊ、ハリマ化成社製、平均粒径１２ｎｍ）を用意した。ピラー形成液中の銀ナノ粒子の含有量は６５質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧４００Ｖ、周波数５０Ｈｚ）により、ピラー形成液（インク）を吐出させて、１８０℃で３０分間の条件で熱処理して、最大直径１５μｍ、最大高さ１０μｍのピラーを形成した。
【０２０３】
−絶縁膜の形成−
絶縁膜形成材料として、γ−ブチロラクトンを主溶媒とした熱硬化性ポリイミド樹脂（商品名:ＤＬ−１０００、東レ株式会社製）を用意した。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成液をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２０４】
−ピラー除去−
絶縁膜を形成したガラス基板を、Ａｇエッチング液（商品名：ＳＥＡ−１、関東化学社製）を用いて、室温で５分間浸漬することにより、ピラーを除去し、周縁に突起部が形成された開口部を形成した。
【０２０５】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０２０６】
（実施例８）
実施例７において、「絶縁膜の形成」を下記のように代えた以外は、実施例７と同様にして、実施例８の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、γ−ブチロラクトンを溶媒とした熱硬化性アクリル樹脂を用意した。絶縁膜形成材料中の熱硬化性アクリル樹脂の含有量は３０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２０７】
（実施例９）
実施例７において、「絶縁膜の形成」を下記のように代えた以外は、実施例７と同様にして、実施例９の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、γ−ブチロラクトンを溶媒とした熱硬化性エポキシ樹脂を用意した。絶縁膜形成材料中の熱硬化性エポキシ樹脂の含有量は３０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２０８】
（実施例１０）
実施例７において、「絶縁膜の形成」を下記のように代えた以外は、実施例７と同様にして、実施例１０の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、パーフルオロトリブチルアミンを溶媒とした熱可塑性フッ素樹脂（商品名:サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００）、旭硝子株式会社製）を用意した。絶縁膜形成材料中の熱可塑性フッ素樹脂の含有量は９質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２０９】
（実施例１１）
実施例７において、「絶縁膜の形成」及び「熱処理」を下記のように代えた以外は、実施例７と同様にして、実施例１１の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、キシレンを溶媒とした熱硬化性シリコーン樹脂（商品名:ＫＲ−２７１、信越化学工業株式会社製）を用意した。絶縁膜形成材料中の熱硬化性シリコーン樹脂の含有量は５０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２１０】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２００℃まで１℃／分間の昇温速度で加熱し、その後２００℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０２１１】
（実施例１２）
実施例７において、「絶縁膜の形成」及び「熱処理」を下記のように代えた以外は、実施例７と同様にして、実施例１２の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、シクロヘキサンを溶媒とした熱硬化性ＰＤＭＳ（ポリジメチルシロキサン）系有機無機ハイブリッド材料を用意した。絶縁膜形成材料中の熱硬化性ＰＤＭＳ系有機無機ハイブリッド材料の含有量は５０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２１２】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２００℃まで１℃／分間の昇温速度で加熱し、その後２００℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０２１３】
（実施例１３）
実施例７において、「絶縁膜の形成」及び「熱処理」を下記のように代えた以外は、実施例７と同様にして、実施例１３の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、アルコールを溶媒とした有機無機ハイブリッド材料（商品名:グラスカ、ＪＳＲ社製）を用意した。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２１４】
（実施例１４）
実施例７において、「ピラーの形成」、「絶縁膜の形成」、「ピラー除去」、及び「熱処理」を下記のように代えた以外は、実施例７と同様にして、実施例１４の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、ｎ−テトラデカンを溶媒とした銀ナノ粒子（商品名:ＮＰＳ−Ｊ、ハリマ化成社製、平均粒径１２ｎｍ）を用意した。ピラー形成液中の銀ナノ粒子の含有量は６５質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧４００Ｖ、周波数５０Ｈｚ）により、ピラー形成液（インク）を吐出させて、１８０℃で３０分間の条件で熱処理して、最大直径１５μｍ、高さ５μｍのピラーを形成した。
【０２１５】
−絶縁膜の形成−
絶縁膜形成材料として、メチルイソブチルケトンを溶媒としたスピンオングラス材料（商品名:ＦＯＸ（Ｒ）−１６、東レ・ダウコーニング社製）を用意した。絶縁膜形成材料中のスピンオングラス材料の含有量は２０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み５００ｎｍの絶縁膜を形成した。
【０２１６】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、電気炉（ＫＤＦ００８Ｈ、デンケン社製）を用い、室温から４５０℃まで５℃／分間の昇温速度で加熱し、その後４５０℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０２１７】
次に、実施例１〜１４及び比較例１で作製した多層配線について、以下のようにして、「ビアホールの最大直径の測定」、「ビアホールのテーパー角の測定」、「ビアホールへの導電性材料のステップカバレッジの測定」、「多層配線の導通性の評価」、及び「プロセス再現性の評価」を行った。結果を表３に示す。
【０２１８】
＜ビアホールの最大直径の測定＞
ビアホールにおける開口部の露出開口端の最大直径を光学顕微鏡によって測長した。
【０２１９】
＜ビアホールのテーパー角の測定＞
ビアホールのテーパー角を、ＡＦＭ（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）により測定した。
【０２２０】
＜ビアホールへの導電性材料のステップカバレッジの評価＞
ビアホールへの導電性材料のステップカバレッジを、断面ＳＥＭ写真観察により、下記基準で評価した。
〔評価基準〕
○：断線等が見られず、下部電極と上部電極が接続されていることを確認できた場合 ×：断線等の不具合が確認された場合
【０２２１】
＜導通性の評価＞
導通性について、上部−下部電極間に、±０．１Ｖの電圧を印加し、Ａｇｉｌｅｎｔ社製４１５６Ｃにより電流値を計測し、下記基準で評価した。
〔評価基準〕
○：オーミックコンタクトの特性が確認できた場合
×：上記以外の場合
【０２２２】
＜プロセス再現性の評価＞
５回同様の実験を行い、前記プロセス再現性を評価した。毎回ホールが形成され、又はホール最大直径が３０μｍ以内となった場合「○」、それ以外を「×」と判定した。
【０２２３】
【表２】
【０２２４】
【表３】
【０２２５】
（実施例１５）
図２Ａ〜図２Ｅに基づいて、実施例１５の詳細について説明する。
まず、厚み０．７ｍｍのガラス基板１１に対し、ＵＶオゾン洗浄の前処理を行った。ＵＶオゾン洗浄については、ＵＶランプとしての低圧水銀ランプを用いて、９０℃で１０分間の処理条件で行った。
【０２２６】
次に、ガラス基板１１上に、第１のソース電極１２、第１のドレイン電極１３、第２のソース電極１４、及び第２のドレイン電極１５を形成した（図２Ａ）。
具体的には、常温下のＤＣスパッタリング（装置名：ｉ−Ｍｉｌｌｅｒ、芝浦メカトロニクス社製）により、ＩＴＯからなる導電性酸化物薄膜を、ガラス基板１１に、厚みが１００ｎｍとなるように成膜した。
【０２２７】
次に、ＩＴＯからなる導電性酸化物皮膜上に、フォトレジストをスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）にて塗布後、９０℃で３０分間のプリベークを行った。続いてフォトマスクを用いてｇ、ｈ、及びｉ混合ＵＶ光を１５０ｍＪ／ｃｍ２で露光し、東京応化株式会社製現像液ＮＭＤ−Ｗ２．３８を用いて現像した後、１２０℃で３０分間のポストベークを行い、フォトレジストのパターンを形成した。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンが形成されていない領域のＩＴＯ膜を除去し、その後、レジストパターンを除去した（図２Ａ）。更に、２５０℃で３０分間の熱処理を行った。このようにして、第１のソース電極１２、第１のドレイン電極１３、第２のソース電極１４、及び第２のドレイン電極１５を形成した。
【０２２８】
次に、第１及び第２の半導体層１６，１７を形成した（図２Ａ）。
具体的には、ＤＣスパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を、厚みが約１００ｎｍとなるように成膜し、その後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、レジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を除去し、その後、レジストパターンも除去することにより、第１及び第２の半導体層１６，１７を形成した。
次に、第１のドレイン電極１３上に、ビアホールが形成されたゲート絶縁膜１８を形成した（図２Ｂ〜図２Ｄ）。
【０２２９】
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱可塑性アクリル樹脂溶液（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）を用意した。ピラー形成液中の熱可塑性アクリル樹脂の含有量は２５質量％であった。
具体的には、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ５μｍのピラー１９を形成した（図２Ａ）。ピラー１９形成後、６５℃で３０分間の条件で乾燥させた。
【０２３０】
−絶縁膜の形成−
絶縁膜形成材料として、フッ素系溶媒パーフルオロトリブチルアミンを溶媒とした熱可塑性フッ素系樹脂（旭硝子株式会社製、サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００））を用意した。絶縁膜形成材料中の熱可塑性フッ素系樹脂の含有量は９質量％であった。
ピラー１９が形成されたガラス基板１１に絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）によって塗布し、６５℃で３０分間の条件で乾燥させ、厚み５００ｎｍのゲート絶縁膜１８を成膜した（図２Ｂ）。
【０２３１】
−ピラー除去−
次に、ゲート絶縁膜１８を成膜したガラス基板１１を、γ−ブチロラクトンに室温で５分間浸漬することにより、ピラー１９を溶解させて、ピラー１９を除去し、周縁に突起部が形成された開口部を形成した（図２Ｃ）。
【０２３２】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された（図２Ｄ）。
【０２３３】
次に、残渣を除去するために、Ａｒプラズマを用いてアッシング処理を行った。アッシング処理の条件は、Ａｒ流量５０ｓｃｃｍ、圧力３５Ｐａ、パワー５００Ｗ、処理時間３０秒間とした。
【０２３４】
次に、第１及び第２のゲート電極２０，２１を形成し、半導体装置１０を形成した（図２Ｅ）。
具体的には、常温下のＤＣスパッタリング法によって、ゲート絶縁膜１８を硬化させたガラス基板１１にモリブデン（Ｍｏ）を１００ｎｍ成膜した後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、レジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンの形成されていない領域のＭｏ膜を除去し、その後、レジストパターンを除去した。
以上の工程により、第１のドレイン電極１３と、第２のゲート電極２１とが、ビアホールを介して接続されており、更に、第２のゲート電極と第２のソース電極間にキャパシタが形成された、２トランジスタ１キャパシタ構造の半導体装置を得た。
【０２３５】
次に、実施例１５の２トランジスタ１キャパシタ構造の半導体装置について、実施例１と同様にして、「ビアホールの最大直径の測定」、「ビアホールのテーパー角の測定」、「ビアホールへの導電性材料のステップカバレッジの測定」、「多層配線の導通性の評価」、及び「プロセス再現性の評価」を行った。結果を表４に示す。
【０２３６】
（実施例１６）
図７Ａ〜図７Ｇに基づいて、実施例１６の詳細を説明する。
【０２３７】
まず、厚み０．７ｍｍのガラス基板３１に対し、ＵＶオゾン洗浄の前処理を行った。ＵＶオゾン洗浄は、ＵＶランプとしての低圧水銀ランプを用いて、９０℃で１０分間の処理条件で行った。
【０２３８】
次に、ガラス基板３１上に、第１のソース電極３２、第１のドレイン電極３３、第２のソース電極３４、及び第２のドレイン電極３５を形成した（図７Ａ）。
具体的には、常温下のＤＣスパッタリング（装置名：ｉ−Ｍｉｌｌｅｒ、芝浦メカトロニクス社製）により、ＩＴＯからなる導電性酸化物薄膜を、ガラス基板３１に、厚みが１００ｎｍとなるように成膜した。
【０２３９】
次に、ＩＴＯからなる導電性酸化物皮膜上に、フォトレジストをスピンコートにて塗布後、９０℃で３０分間のプリベークを行った。続いて、フォトマスクを用いてｇ、ｈ、及びｉ混合ＵＶ光を１５０ｍＪ／ｃｍ２で露光し、東京応化社製現像液ＮＭＤ−Ｗ２．３８を用いて現像した後、１２０℃で３０分間のポストベークを行い、フォトレジストのパターンを形成した。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンが形成されていない領域のＩＴＯ膜を除去し、その後、レジストパターンを除去した（図７Ａ）。更に、２５０℃で３０分間の熱処理を行った。このようにして、第１のソース電極３２、第１のドレイン電極３３、第２のソース電極３４、及び第２のドレイン電極３５を形成した。
【０２４０】
次に、第１及び第２の半導体層３６，３７を形成した（図７Ａ）。
具体的には、ＤＣスパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を、厚みが約１００ｎｍとなるように成膜し、その後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、レジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を除去し、その後、レジストパターンも除去することにより、第１及び第２の半導体層３６，３７を形成した（図７Ａ）。
次に、第１、第２のドレイン電極３３、３５上に、ビアホールが形成されたゲート絶縁膜１８を形成した（図７Ｂ〜図７Ｄ）。
【０２４１】
−ピラーの形成−
ピラー形成液としては、γ−ブチロラクトンによって希釈した熱可塑性アクリル樹脂（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）を用意した。ピラー形成液中の熱可塑性アクリル樹脂の含有量は２５質量％であった。
具体的には、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法により、ピラー形成液（インク）を吐出させて第１、第２のドレイン電極３３、３５上に、最大直径１５μｍ、最大高さ５μｍのピラー３９、４０を形成した（図７Ａ）。ピラー３９を形成後、６５℃で３０分間の条件で乾燥させた。
【０２４２】
−絶縁膜の形成−
絶縁膜形成材料として、フッ素系溶媒パーフルオロトリブチルアミンを溶媒とした熱可塑性フッ素系樹脂（旭硝子株式会社製、サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００））を用意した。絶縁膜形成材料中の熱可塑性フッ素系樹脂の含有量は９質量％であった。
ピラー１９が形成されたガラス基板１１に絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）によって塗布し、６５℃で３０分間の条件で乾燥させ、厚み５００ｎｍのゲート絶縁膜１８を成膜した（図７Ｂ）。
【０２４３】
−ピラーの除去−
次に、ゲート絶縁膜１８を成膜したガラス基板１１を、γ−ブチロラクトンに室温で５分間浸漬することにより、ピラー３９、４０を溶解させて、ピラー３９、４０を除去し、周縁に突起部が形成された開口部を形成した（図７Ｃ）。
【０２４４】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理によりゲート絶縁膜３８を硬化させることで、突起部が消失して、順テーパー状ホールが形成された（図７Ｄ）。
【０２４５】
次に、残渣を除去するために、Ａｒプラズマを用いてアッシング処理を行った。アッシング処理の条件は、Ａｒ流量５０ｓｃｃｍ、圧力３５Ｐａ、パワー５００Ｗ、処理時間３０秒間とした。
【０２４６】
次に、第１及び第２のゲート電極４１，４２、画素電極（陽極）４３を形成した（図７Ｅ）。
具体的には、常温下のＤＣスパッタリング法によって、ゲート絶縁膜３８を硬化させたガラス基板３１にＩＴＯからなる導電性酸化物薄膜を１００ｎｍ成膜した後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、レジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンの形成されていない領域のＩＴＯ膜を除去し、その後、レジストパターンを除去した。
次に、隔壁４４を形成した。具体的にはポジ型感光性ポリイミド樹脂を用いて、スピンコートにより塗布し、プリベーク、露光装置による露光、現像により、所望のパターンを得た後、２３０℃でのポストベークすることにより、隔壁４４を形成した（図７Ｆ）。
次に、高分子有機発光材料を用いて、液滴吐出法により、隔壁４４の開口領域に表示層としての有機ＥＬ層４５を形成した。
次に、上部電極（陰極）４６を形成した。具体的には、ＭｇＡｇを真空蒸着することにより、上部電極（陰極）４６を形成した（図７Ｇ）。
以上より、有機ＥＬ表示素子３０を形成し、コストダウンが可能となった。
【０２４７】
次に、実施例１６の有機ＥＬ表示素子について、実施例１と同様にして、「ビアホールの最大直径の測定」、「ビアホールのテーパー角の測定」、「ビアホールへの導電性材料のステップカバレッジの測定」、「多層配線の導通性の評価」、及び「プロセス再現性の評価」を行った。結果を表４に示す。
【０２４８】
（実施例１７）
図２１Ａ〜図２１Ｆに基づいて、実施例１７の詳細を説明する。
【０２４９】
まず、厚み０．７ｍｍのガラス基板８１に対し、ＵＶオゾン洗浄の前処理を行った。ＵＶオゾン洗浄については、ＵＶランプ：低圧水銀ランプ、処理条件：９０℃で１０分間とした。
【０２５０】
次に、ガラス基板８１上に、第１及び第２のゲート電極８２、８３を形成した。具体的には、ガラス基板８１上に、ＤＣスパッタリング（装置名：ｉ−Ｍｉｌｌｅｒ、芝浦メカトロニクス社製）により透明導電膜であるＩＴＯ膜を厚さが約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第１及び第２のゲート電極８２、８３のパターンと同様のレジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＩＴＯ膜を除去した。この後、レジストパターンも除去することにより、第１及び第２のゲート電極８２、８３を形成した（図２１Ａ参照）。
【０２５１】
次に、ゲート絶縁層８４を形成した。具体的には、第１及び第２のゲート電極８２、８３及びガラス基板８１上に、ＲＦスパッタリングによりＳｉＯ２膜を約３００ｎｍ成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層８４のパターンと同様のレジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＳｉＯ２膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層８４を形成した（図２１Ａ参照）。
【０２５２】
次に、第１及び第２のソース電極８５、８６及び第１及び第２のドレイン電極８７、８８を形成した。具体的には、ゲート絶縁層８４上にＤＣスパッタリングにより透明導電膜であるＩＴＯ膜を膜厚が約１００ｎｍとなるように成膜し、この後、ＩＴＯ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第１及び第２のソース電極８５、８６及び第１及び第２のドレイン電極８７、８８のパターンと同様のレジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＩＴＯ膜を除去した。この後、レジストパターンも除去することにより、ＩＴＯ膜からなる第１及び第２のソース電極８５、８６並びに第１及び第２のドレイン電極８７、８８を形成した（図２１Ａ参照）。
【０２５３】
次に、第１及び第２の半導体層８９、９０を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物膜を膜厚が約１００ｎｍとなるように成膜し、この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第１及び第２の半導体層８９、９０のパターンと同様のレジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、第１及び第２の半導体層８９、９０を形成した。これにより、第１のソース電極８５と第１のドレイン電極８７との間にチャネルが形成されるように第１の半導体層８９が、第２のソース電極８６と第２のドレイン電極８８との間にチャネルが形成されるように第２の半導体層９０が形成された（図２１Ａ参照）。
次に、ドレイン電極８８上にビアホールを有した層間絶縁膜９２を形成した（図２１Ｂ〜図２１Ｅ）。
【０２５４】
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱可塑性アクリル樹脂溶液（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）を用意した。ピラー形成液中の熱可塑性アクリル樹脂の含有量は２５質量％であった。
具体的には、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ１０μｍのピラー９１を形成した（図２１Ｂ）。ピラー９１を形成後、６５℃で３０分間の条件で乾燥させた（図２１Ｂ）。
【０２５５】
−絶縁膜の形成−
次に、絶縁膜形成材料としてフッ素系樹脂（旭硝子株式会社製、サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００））を用意した。絶縁膜形成材料中の熱可塑性フッ素系樹脂の含有量は９質量％であった。
ピラー９１が形成されたガラス基板８１に絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、厚み１．５μｍの層間絶縁膜９２を成膜した（図２１Ｃ）。
【０２５６】
−ピラーの除去−
次に、層間絶縁膜９２が成膜されたガラス基板８１を、γ−ブチロラクトンに室温で５分間浸漬することにより、ピラー９１を溶解させて、ピラー９１を除去し、周縁に突起部が形成された開口部を形成した（図２１Ｄ）。
【０２５７】
−熱処理−
層間絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理により層間絶縁膜９２を硬化させることで、突起部が消失して、順テーパー状ホールが形成された（図２１Ｅ）。
【０２５８】
次に、残渣を除去するために、Ａｒプラズマを用いてアッシング処理を行った。アッシング処理の条件は、Ａｒ流量５０ｓｃｃｍ、圧力３５Ｐａ、パワー５００Ｗ、処理時間３０秒とした。
【０２５９】
次に、ＤＣスパッタリング法によりＩＴＯ薄膜を成膜後、フォトレジストをスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）にて塗布後、９０℃で３０分間のプリベークを行った。続いて、フォトマスクを用いてｇ、ｈ、及びｉ混合ＵＶ光を１５０ｍＪ／ｃｍ２露光し、東京応化株式会社製の現像液ＮＭＤ−Ｗ２．３８を用いて現像した後、１２０℃で３０分間のポストベークを行い、フォトレジストのパターンを形成した。
更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＩＴＯ薄膜を除去し、その後、レジストパターンも除去することにより、陽極９４を形成した（図２１Ｆ）。
【０２６０】
次に、隔壁９３を形成した。具体的には、ポジ型感光性ポリイミド樹脂を用いて、スピンコートにより塗布し、プリベーク、露光装置による露光、現像により、所望のパターンを得た後、２３０℃でのポストベークすることにより、隔壁９３を形成した（図２１Ｆ）。
【０２６１】
次に、高分子有機発光材料を用いて、液滴吐出法により、隔壁９３の開口領域に有機ＥＬ層９５を形成した（図２１Ｆ）。
【０２６２】
次に、陰極９６を形成した。具体的には、ＭｇＡｇを真空蒸着することにより、陰極９６を形成した（図２１Ｆ）。
以上より、有機ＥＬ表示素子８０を形成し、コストダウンが可能となった。
【０２６３】
次に、実施例１７の有機ＥＬ表示素子について、実施例１と同様にして、「ビアホールの最大直径の測定」、「ビアホールのテーパー角の測定」、「ビアホールへの導電性材料のステップカバレッジの測定」、「多層配線の導通性の評価」、及び「プロセス再現性の評価」を行った。結果を表４に示す。
【０２６４】
【表４】
【産業上の利用可能性】
【０２６５】
本発明のホール形成方法、並びに、該ホール方法を用いて形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムは、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラ、ビデオカメラ等の撮像機器における表示手段として好適に利用可能である。
【０２６６】
また、本発明のホール形成方法、並びに、該ホール形成方法を用いて形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムは、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段として好適に利用可能である。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置を用いることができる。
なお、本発明のホール形成方法、並びに、該ホール方法を用いて形成した多層配線、半導体装置は、表示素子以外のもの（例えば、ＩＣカード、ＩＤタグなど）にも用いることができる。
【０２６７】
更に、本発明のホール形成方法、並びに、該ホール形成方法を用いて形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムは、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段として好適に利用可能である。
【符号の説明】
【０２６８】
１ 基材
２ 第１の配線
３ ピラー
４ 絶縁膜
５ 第２の配線
７ 突起部
２２ 基材
２３ ソース電極
２４ ドレイン電極
２５ 半導体層
２６ ゲート絶縁膜
２７ ゲート電極
３７２ 液晶素子の対向電極（コモン電極）
３７４ コンデンサの対向電極（コモン電極）
【先行技術文献】
【特許文献】
【０２６９】
【特許文献１】特表２００３−５１８７５５号公報
【特許文献２】特開２００９−２１５５２号公報
【特許文献３】特開２００７−９５７８３号公報
【特許文献４】特開２００５−５０５５８号公報
【非特許文献】
【０２７０】
【非特許文献１】Ｔ．Ｏｋｕｂｏ，ｅｔ ａｌ．：ＩＤＷ ’０７，（２００７），ｐｐ．４６３−４６４．
【非特許文献２】Ｋ．Ｙａｓｅ，ｅｔ ａｌ．：ＩＤＷ ’０９，（２００９），ｐｐ．７１７−７２０．
【非特許文献３】Ｋ．Ｓｕｚｕｋｉ，ｅｔ ａｌ．：ＩＤＷ ’０９，（２００９），ｐｐ．１５８１−１５８４．
【技術分野】
【０００１】
本発明は、ホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムに関する。
【背景技術】
【０００２】
近年、集積回路等に用いられているＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ディスプレイ等に用いられているＡＭ−ＴＦＴ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などのデバイスについて、高集積化及び高密度化が繰り返されている。
前記デバイスの製法の代表例として、フォトリソグラフィー法が挙げられる。前記フォトリソグラフィー法では、アライナーを用いた場合、１μｍ〜１０μｍの微細パターンを容易に形成することが可能であり、ステッパーを用いた場合には、１μｍ以下の微細パターンを容易に形成することが可能である。
しかし、フォトリソグラフィー法では、設備が高価であり、工程数が多く、廃液を処理するなどの手間がかかるという問題がある。
【０００３】
一方で、フォトリソグラフィー法以外のより簡便な手法として、低コスト化が可能な微細パターン形成技術が注目されている。これらの中でも、液滴吐出法（インクジェット法）、スクリーン印刷法に代表される印刷法は、少ない工程数、高い材料利用効率、及び低コスト化された設備に基づく、低コストかつ環境負荷が小さい微細パターン形成技術として期待されている。
特に、印刷法を用いたＡＭ−ＴＦＴに関する技術は急速な進歩を遂げており、印刷法（反転印刷）を用いて、７６ｐｐｉの有機ＴＦＴを作製する技術（非特許文献１参照）、マイクロコンタクトプリンティング法により２００ｐｐｉの有機ＴＦＴを作製する技術（非特許文献２参照）、ＵＶ照射による表面エネルギー制御と液滴吐出法との組み合わせにより２００ｐｐｉの有機ＴＦＴを作製する技術（非特許文献３参照）、などが報告されている。
【０００４】
前記印刷法を用いたホール（ビアホール）形成技術としては、例えば、絶縁膜を溶解可能な溶媒を、液滴吐出法を用いて絶縁膜上に局所的に滴下することによって、ホールを形成する技術が提案されている（特許文献１参照）。
しかし、上記技術においては、溶媒に溶解した絶縁膜が残渣として残るという問題がある。更に、微細なホールを形成するためには、液滴吐出法による液滴の吐出量を数１０ｐＬ以下にする必要があり、常温での蒸発速度が液滴に大きな影響を与え、ホール形成プロセスの再現性が低くなり、歩留まりが低下するという問題がある。
【０００５】
また、ホール形成領域に液滴吐出法により撥液材料の液滴を塗布し、撥液領域を形成し、撥液領域以外の領域に絶縁膜材料溶液を塗布することによって、ホールを形成する技術が提案されている（特許文献２参照）。
しかし、上記技術においては、液滴吐出法によって、撥液領域以外にも絶縁膜材料溶液を塗布する必要があり、スループット及び膜厚均一性が低下するという問題がある。
【０００６】
更に、ラインパターンで印刷した上で、飛び石状のドットパターンで印刷することにより、２０μｍ〜４５μｍ程度のホール（コンタクトホール）をスクリーン印刷により形成する技術が提案されている（特許文献３参照）。
しかし、前記技術においては、液ダレ等の制御が困難であり、ホール径のバラつきが大きく、ホール形成プロセスの再現性に欠くという問題がある。
【０００７】
また、前記問題に加えて、印刷法を用いてホール形成を行う場合、一般的に、層間絶縁膜がμｍオーダーの厚みとなって、アスペクト比が高くなり、微細パターン形成が困難となるという問題がある。
【０００８】
以上より、印刷法を用いたホール形成方法では、解像度及びプロセス再現性を満足したプロセスは構築されていない。
【０００９】
フォトリソグラフィー法及び印刷法以外の方法によるホール形成技術として、レーザードリル法が提案されている。前記レーザードリル法においては、ＣＯ２レーザー、ＹＡＧレーザーといったレーザー光を利用することにより、プリント配線基板等の多層配線で、露出開口端の最大直径が２０μｍ程度のホールを形成することができる。
例えば、レーザーを照射することにより照射部を脱着もしくは蒸発させる、又はレーザーを照射した後、現像等の照射部を除去することにより、微細パターンを形成する技術が提案されている（特許文献４参照）。
しかしながら、前記技術においては、レーザー装置が高価であり、レーザー照射部を脱着又は蒸発させる場合、ＡＭ−ＴＦＴのような薄膜に対して、下部電極の形状を維持して、層間絶縁膜のみにホールを形成することができるプロセスマージンが小さいという問題がある。
【００１０】
以上より、微細なホール（例えば、ビアホール）を、高い再現性で、効率よく、低コストで容易に形成することが望まれている。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、プロセス再現性が高く、微細なホールを効率よく低コストで形成することができるホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記課題を解決するための手段としては、以下の通りである。即ち、
＜１＞ 基材上にピラー形成液を付与してピラーを形成するピラー形成工程と、
前記ピラーが形成された基材上に絶縁膜形成材料を付与して絶縁膜を形成する絶縁膜形成工程と、
前記ピラーを除去して前記絶縁膜に開口部を形成するピラー除去工程と、
前記開口部が形成された絶縁膜を熱処理する熱処理工程と、
を含むことを特徴とするホール形成方法である。
＜２＞ ピラー形成液が、樹脂と、溶媒とを含有する前記＜１＞に記載のホール形成方法である。
＜３＞ ピラー形成液が、無機ナノ粒子と、溶媒とを含有する前記＜１＞に記載のホール形成方法である。
＜４＞ ピラー形成液の付与が、静電吸引型液滴吐出法により行われる前記＜１＞から＜３＞のいずれかに記載のホール形成方法である。
＜５＞ 絶縁膜形成材料を基材全面上に付与する前記＜１＞から＜４＞のいずれかに記載のホール形成方法である。
＜６＞ 絶縁膜形成材料を基材上にラインアンドスペース状に付与し、その後絶縁膜形成材料の流動性を利用して基材全面上に付与する前記＜１＞から＜５＞のいずれかに記載のホール形成方法である。
＜７＞ 第１の配線と、前記第１の配線を被覆する絶縁膜と、前記絶縁膜上に配置された第２の配線とを有し、前記第１の配線と前記第２の配線とが、前記絶縁膜に形成されたビアホールを介して接続された多層配線であって、
前記ビアホールが、前記＜１＞から＜６＞のいずれかに記載のホール形成方法により形成されたことを特徴とする多層配線である。
＜８＞ 基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの１つの前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む半導体装置であって、
前記ビアホールが、前記＜１＞から＜６＞のいずれかに記載のホール形成方法により形成されたことを特徴とする半導体装置である。
＜９＞ 駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、を備える表示素子であって、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの１つの前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む駆動回路であって、
前記ビアホールが、前記＜１＞から＜６＞のいずれかに記載のホール形成方法により形成されたことを特徴とする表示素子である。
＜１０＞ 駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、
前記光制御素子と前記駆動回路との間に設けられた層間絶縁膜と、
を備える表示素子であり、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも１つ有する駆動回路であって、
前記駆動回路の前記ドレイン電極と、前記光制御素子に含まれる少なくとも１つの電極とが、
前記層間絶縁膜に形成されたビアホールを介して接続されており、
前記ビアホールが、前記＜１＞から＜６＞のいずれかに記載のホール形成方法により形成されたことを特徴とする表示素子である。
＜１１＞ 光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子の少なくともいずれかを有する前記＜９＞から＜１０＞のいずれかに記載の表示素子である。
＜１２＞ マトリックス状に複数配置された前記＜９＞から＜１１＞のいずれかに記載の表示素子と、
前記表示素子に電圧を個別に印加するための複数の配線と、
画像データに応じて、前記表示素子に印加された電圧を前記複数の配線を介して個別に制御する表示制御装置と、
を有することを特徴とする画像表示装置である。
＜１３＞ 前記＜１２＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ出力装置と、を有することを特徴とするシステムである。
【発明の効果】
【００１３】
本発明によれば、従来における前記諸問題を解決し、前記目的を達成することができ、プロセス再現性が高く、微細なホールを効率よく低コストで形成することができるホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムを提供することができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａは、本発明の多層配線の製造方法の一例を示す図である（その１）。
【図１Ｂ】図１Ｂは、本発明の多層配線の製造方法の一例を示す図である（その２）。
【図１Ｃ】図１Ｃは、本発明の多層配線の製造方法の一例を示す図である（その３）。
【図１Ｄ】図１Ｄは、本発明の多層配線の製造方法の一例を示す図である（その４）。
【図１Ｅ】図１Ｅは、本発明の多層配線の製造方法の一例を示す図である（その５）。
【図１Ｆ】図１Ｆは、本発明の多層配線の製造方法の一例を示す図である（その６）。
【図１Ｇ】図１Ｇは、本発明の多層配線の製造方法の一例を示す図である（その７）。
【図２Ａ】図２Ａは、本発明の半導体装置の製造方法の一例を示す図である（その１）。
【図２Ｂ】図２Ｂは、本発明の半導体装置の製造方法の一例を示す図である（その２）。
【図２Ｃ】図２Ｃは、本発明の半導体装置の製造方法の一例を示す図である（その３）。
【図２Ｄ】図２Ｄは、本発明の半導体装置の製造方法の一例を示す図である（その４）。
【図２Ｅ】図２Ｅは、本発明の半導体装置の製造方法の一例を示す図である（その５）。
【図３】図３は、トップゲート／ボトムコンタクトの半導体装置の一例を示す概略構成図である。
【図４】図４は、トップゲート／トップコンタクトの半導体装置の一例を示す概略構成図である。
【図５】図５は、ボトムゲート／ボトムコンタクトの半導体装置の一例を示す概略構成図である。
【図６】図６は、ボトムゲート／トップコンタクトの半導体装置の一例を示す概略構成図である。
【図７Ａ】図７Ａは、本発明の表示素子の製造方法の一例を示す図である（その１）。
【図７Ｂ】図７Ｂは、本発明の表示素子の製造方法の一例を示す図である（その２）。
【図７Ｃ】図７Ｃは、本発明の表示素子の製造方法の一例を示す図である（その３）。
【図７Ｄ】図７Ｄは、本発明の表示素子の製造方法の一例を示す図である（その４）。
【図７Ｅ】図７Ｅは、本発明の表示素子の製造方法の一例を示す図である（その５）。
【図７Ｆ】図７Ｆは、本発明の表示素子の製造方法の一例を示す図である（その６）。
【図７Ｇ】図７Ｇは、本発明の表示素子の製造方法の一例を示す図である（その７）。
【図８Ａ】図８Ａは、本発明の表示素子の製造方法の他の一例を示す図である（その１）。
【図８Ｂ】図８Ｂは、本発明の表示素子の製造方法の他の一例を示す図である（その２）。
【図８Ｃ】図８Ｃは、本発明の表示素子の製造方法の他の一例を示す図である（その３）。
【図８Ｄ】図８Ｄは、本発明の表示素子の製造方法の他の一例を示す図である（その４）。
【図８Ｅ】図８Ｅは、本発明の表示素子の製造方法の他の一例を示す図である（その５）。
【図８Ｆ】図８Ｆは、本発明の表示素子の製造方法の他の一例を示す図である（その６）。
【図９】図９は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。
【図１０】図１０は、図９における画像表示装置を説明するための図である（その１）。
【図１１】図１１は、図９における画像表示装置を説明するための図である（その２）。
【図１２】図１２は、図９における画像表示装置を説明するための図である（その３）。
【図１３】図１３は、本発明の表示素子を説明するための図である。
【図１４】図１４は、有機ＥＬ素子の一例を示す概略構成図である。
【図１５】図１５は、表示制御装置を説明するための図である。
【図１６】図１６は、液晶ディスプレイを説明するための図である。
【図１７】図１７は、図１６における表示素子を説明するための図である。
【図１８Ａ】図１８Ａは、実施例１の多層配線の製造方法を示す図である（その１）。
【図１８Ｂ】図１８Ｂは、実施例１の多層配線の製造方法を示す図である（その２）。
【図１８Ｃ】図１８Ｃは、実施例１の多層配線の製造方法を示す図である（その３）。
【図１８Ｄ】図１８Ｄは、実施例１の多層配線の製造方法を示す図である（その４）。
【図１８Ｅ】図１８Ｅは、実施例１の多層配線の製造方法を示す図である（その５）。
【図１９Ａ】図１９Ａは、比較例１のγ−ブチロラクトンに浸漬後の開口部の断面形状を示すグラフである。
【図１９Ｂ】図１９Ｂは、実施例１の絶縁膜の硬化後のビアホールの断面形状を示すグラフである。
【図１９Ｃ】図１９Ｃは、比較例１のγ−ブチロラクトンに浸漬後の開口部のＳＥＭ観察結果を示す図である。
【図１９Ｄ】図１９Ｄは、実施例１の絶縁膜の硬化後のビアホールのＳＥＭ観察結果を示す図である。
【図２０】図２０は、実施例１の多層配線における上部電極及び下部電極のＩ−Ｖ特性を示すグラフである。
【図２１Ａ】図２１Ａは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その１）。
【図２１Ｂ】図２１Ｂは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その２）。
【図２１Ｃ】図２１Ｃは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その３）。
【図２１Ｄ】図２１Ｄは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その４）。
【図２１Ｅ】図２１Ｅは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その５）。
【図２１Ｆ】図２１Ｆは、実施例１７の有機ＥＬ表示素子の製造方法を示す図である（その６）。
【図２２】図２２は、静電吸引型液滴吐出装置の概要図の一例を示す図である。
【図２３Ａ】図２３Ａは、ピラーの形成工程の一例を示す図である（その１）。
【図２３Ｂ】図２３Ｂは、ピラーの形成工程の一例を示す図である（その２）。
【図２３Ｃ】図２３Ｃは、ピラーの形成工程の一例を示す図である（その３）。
【発明を実施するための形態】
【００１５】
（ホール形成方法）
本発明のホール形成方法は、基材上に電子回路を作製するための製造プロセスであって、少なくとも、ピラー形成工程と、絶縁膜形成工程と、ピラー除去工程と、熱処理工程とを含み、更に必要に応じてその他の工程を含んでなる。
【００１６】
＜ピラー形成工程＞
前記ピラー形成工程は、基材上にピラー形成液を付与してピラーを形成する工程である。
【００１７】
＜＜基材＞＞
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
なお、前記基材は、表面の清浄化及び密着性向上の点から、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
【００１８】
＜＜ピラー＞＞
本発明において、前記ピラーとは、平面的でなく立体的に高さ方向に成長した立体構造物をいう。
前記ピラーの形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。前記ピラーの形状としては、例えば、円錐状、円柱状、角柱状などが挙げられる。
【００１９】
前記ピラーの最大高さとしては、特に制限はなく、目的に応じて適宜選択することができるが、後述するピラー除去工程において形成される絶縁膜の平均厚みよりも高いことが好ましく、また、前記絶縁膜の平均厚みに対し、５倍以上が好ましく、例えば、０．５μｍ〜５０μｍが好ましく、１μｍ〜３０μｍがより好ましく、２μｍ〜１０μｍが特に好ましい。
前記ピラーの最大高さは、原子間力顕微鏡（ＡＦＭ）によるピラーの三次元形状測定により得られた高さの最大値である。
【００２０】
＜＜ピラー形成液（第１の形態）＞＞
前記ピラー形成液は、第１の形態では、樹脂及び溶媒を含有し、更に必要に応じてその他の成分を含有してなる。前記第１の形態のピラー形成液は、導電性溶液、又は高誘電率溶液であることが好ましい。具体的には、導電率が１０×１０−５Ｓ／ｍ以上、又は誘電率が５以上であることが好ましい。
【００２１】
−樹脂−
前記樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、熱硬化性樹脂、ＵＶ硬化型樹脂、熱可塑性樹脂などが挙げられる。ただし、前記熱硬化性樹脂、前記ＵＶ硬化型樹脂の場合には、ピラー形成後、硬化処理を行ってしまうと、後述するピラー除去工程で不具合が生じてしまうため、硬化処理を行わないで次工程に進むことが好ましい。
前記樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリエステル樹脂、ポリビニルフェノール樹脂、ポリビニルアルコール樹脂、ポリ酢酸ビニル樹脂、ポリスルホン樹脂、フッ素樹脂、これらの樹脂の共重合樹脂、又はポリマーアロイ、これらのプレポリマーなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、熱可塑性アクリル樹脂、熱硬化性ポリイミド樹脂が特に好ましい。
前記樹脂の前記第１の形態のピラー形成液における含有量は、特に制限はなく、目的に応じて適宜選択することができるが、５質量％〜５０質量％が好ましい。
【００２２】
−溶媒−
前記溶媒としては、特に制限はなく、目的に応じて適宜選択することができるが、誘電率の高い極性溶媒であることが好ましい。前記誘電率としては、５以上であることが好ましく、１０以上であることがより好ましい。
前記誘電率が高い極性溶媒としては、例えば、メタノール、エタノール、イソプロピルアルコール、ｎ−ブタノール、ｎ−ヘキサノール、ｎ−オクタノール、エチレングリコール、ジエチレングリコール、プロピレングリコール、１，３−ブチレングリコール、ベンジルアルコール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノール、ジプロピレングリコールモノメチルエーテル、アセトン、メチルエチルケトン、メチルイソブチルケトン、メチルｎ−ブチルケトン、メチルｎ−アミルケトン、アセトフェノン、シクロヘキサノン、γ−ブチロラクトン、炭酸プロピレン、ホルムアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド、１，３−ジメチル−２−イミダゾリジノン、Ｎ，Ｎ’−ジメチルプロピレンウレア、２−ピロリジノン、Ｎ−メチルピロリドン、ニトロメタン、ニトロベンゼン、メチルスルホキシドなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００２３】
−その他の成分−
前記その他の成分としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、分散剤、安定化剤、硬化剤などが挙げられる。
【００２４】
前記ピラー形成液としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。前記市販品としては、例えば、γ−ブチロラクトンで希釈した熱可塑性アクリル樹脂溶液（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）、γ−ブチロラクトンを溶媒とした熱硬化性ポリイミド樹脂（商品名:ＨＰＣ−５０３０、日立化成工業株式会社製）、γ−ブチロラクトンで希釈した熱硬化性ポリイミド溶液（商品名：ユピコートＦＳ−１００Ｌ、宇部興産社製）などが挙げられる。
【００２５】
＜＜ピラー形成液（第２の形態）＞＞
前記ピラー形成液は、第２の形態では、無機ナノ粒子と、溶媒とを含有し、更に必要に応じてその他の成分を含有してなる。前記第２の形態のピラー形成液は、導電性溶液、又は高誘電率溶液であることが好ましい。具体的には、導電率が１０×１０−５Ｓ／ｍ以上、又は誘電率が５以上であることが好ましい。
【００２６】
−無機ナノ粒子−
前記無機ナノ粒子としては、例えば、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）等の金属ナノ粒子；ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ Ｏｘｉｄｅ）、酸化スズ、酸化アンチモンドープ酸化スズ等の酸化物ナノ粒子などが挙げられる。これらの中でも、銀ナノ粒子、金ナノ粒子が特に好ましい。
前記無機ナノ粒子の平均粒径としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜５０ｎｍが好ましい。
前記無機ナノ粒子としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。前記市販品としては、例えば、銀ナノ粒子（商品名：ＮＰＳ−Ｊ、ハリマ化成社製、平均粒径１２ｎｍ）、金ナノ粒子（商品名：ＮＰＧ−Ｊ、ハリマ化成社製、平均粒径７ｎｍ）などが挙げられる。
【００２７】
前記無機ナノ粒子の前記第２の形態のピラー形成液における含有量は、特に制限はなく、目的に応じて適宜選択することができるが、１０質量％〜７０質量％が好ましい。
【００２８】
−溶媒−
前記溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、極性溶媒、無極性溶媒、フッ素系溶媒などが挙げられる。前記極性溶媒、前記無極性溶媒、及び前記フッ素系溶媒としては、後述する絶縁膜形成材料の溶媒と同様のものを用いることができる。
【００２９】
−その他の成分−
前記その他の成分としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、分散剤、安定化剤などが挙げられる。
【００３０】
＜絶縁膜形成工程＞
前記絶縁膜形成工程は、前記ピラーが形成された基材上に絶縁膜を形成する工程である。
前記絶縁膜形成工程においては、形成したピラーの形状を維持しながら絶縁膜形成材料を付与して絶縁膜を形成することが好ましい。
【００３１】
＜＜絶縁膜形成材料＞＞
前記絶縁膜形成材料としては、有機絶縁材料、無機酸化物絶縁材料、及び有機無機ハイブリッド材料のいずれかを含有し、溶媒、更に必要に応じてその他の成分を含有してなる。
【００３２】
−有機絶縁材料−
前記有機絶縁材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、熱硬化型樹脂、ＵＶ硬化型樹脂、熱可塑性樹脂等の樹脂などが挙げられる。
前記樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリエステル樹脂、ポリビニルフェノール樹脂、ポリビニルアルコール樹脂、ポリ酢酸ビニル樹脂、ポリスルホン樹脂、フッ素樹脂、シリコーン樹脂、これらの樹脂の共重合樹脂、又はポリマーアロイ、これらのプレポリマーなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、熱可塑性フッ素樹脂、熱硬化性ポリイミド樹脂、熱硬化性アクリル樹脂、熱硬化性エポキシ樹脂、熱硬化性フェノール樹脂、熱硬化性シリコーン樹脂が特に好ましい。
【００３３】
−無機酸化物絶縁材料−
前記無機酸化物絶縁材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、金属アルコキシド、有機金属錯体等から形成されるＳｉＯ２、Ａｌ２Ｏ３、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記無機酸化物絶縁材料としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。前記市販品としては、例えば、メチルイソブチルケトンを溶媒としたスピンオングラス材料（商品名:ＦＯＸ（Ｒ）−１６、東レ・ダウコーニング社製）などが挙げられる。
【００３４】
−有機無機ハイブリッド材料−
前記有機無機ハイブリッド材料としては、特に制限はなく、目的に応じて適宜選択することができる。前記有機無機ハイブリッド材料とは、有機成分と無機成分とがナノレベルで混合された材料である。例えば、（１）ヒドロキシル基(−ＯＨ基)又はアルコキシ基（−ＯＲ基）を含有したアクリル樹脂又はエポキシ樹脂等とアルコキシシランとが混合された材料、（２）ヒドロキシル基(−ＯＨ基)を含有したシリコーン樹脂とアルコキシシランとが混合された材料、（３）ヒドロシリル基（−ＳｉＨ）を含有したシリコーン樹脂とビニル基（−ＣＨ＝ＣＨ２）を含有したアクリル樹脂又はエポキシ樹脂等とが混合された材料などが挙げられる。前記有機無機ハイブリッド材料の中でも、シリコーン樹脂を利用した材料を、ポリジメチルシロキサン（ＰＤＭＳ）系有機無機ハイブリッド材料と呼ぶ。
前記有機無機ハイブリッド材料としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。前記市販品としては、例えば、荒川化学社製コンポセラン、ＪＳＲ社製グラスカなどが挙げられる。
【００３５】
−溶媒−
前記絶縁膜形成材料は、前記ピラー形成工程で形成されたピラーを溶解しないことが必要である。即ち、前記絶縁膜形成材料の溶媒と、ピラー形成液の溶媒との組み合わせが重要となる。ただし、ピラー材料として無機ナノ粒子を用いた場合はこの限りではなく、絶縁膜形成材料に溶解されることは無いため、任意の絶縁膜形成材料を使用することができる。
【００３６】
一方、前記ピラー材料として樹脂を用いた場合には、前記絶縁膜形成材料の溶媒と、ピラー形成液の溶媒の組み合わせを考慮する必要があり、前記ピラー形成液の溶媒が互いに相溶しない極性溶媒、無極性溶媒、及びフッ素系溶媒の３種の溶媒群から選ばれるいずれかの１種の溶媒であり、前記絶縁膜形成材料の溶媒が前記ピラー形成液の溶媒を含む溶媒群以外の２種の溶媒群から選ばれること、又は無溶媒であることが好ましい。
【００３７】
前記極性溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、メタノール、エタノール、イソプロピルアルコール、ｎ−ブタノール、ｎ−ヘキサノール、ｎ−オクタノール、エチレングリコール、ジエチレングリコール、プロピレングリコール、１，３−ブチレングリコール、ベンジルアルコール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノール、ジプロピレングリコールモノメチルエーテル、アセトン、メチルエチルケトン、メチルイソブチルケトン、メチルｎ−ブチルケトン、メチルｎ−アミルケトン、アセトフェノン、シクロヘキサノン、γ−ブチロラクトン、炭酸プロピレン、ホルムアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド、１，３−ジメチル−２−イミダゾリジノン、Ｎ，Ｎ’−ジメチルプロピレンウレア、２−ピロリジノン、Ｎ−メチルピロリドン、ニトロメタン、ニトロベンゼン、メチルスルホキシドなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３８】
前記無極性溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、オクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、シクロヘキサン、３−メチルシクロヘキサン、ベンゼン、トルエン、キシレン、メシチレン、テトラリンなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３９】
前記フッ素系溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、テトラデカフルオロヘキサン、パーフルオロヘプタン、オクタデカフルオロオクタン、パーフルオロノナン、ヘキサフルオロベンゼン、オクタフルオロトルエン、オクタフルオロシクロペンテン、ヘプタコサフルオロトリブチルアミン、パーフルオロトリエチルアミン、パーフルオロトリブチルアミン、パーフルオロトリアミルアミン、パーフルオロ(１，３−ジメチルシクロヘキサン)、パーフルオロメチルシクロヘキサン、オクタデカフルオロデカヒドロナフタレン、パーフルオロ−２−メチルペンタンなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００４０】
前記極性溶媒に可溶なピラー材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリスルホン、フッ素樹脂、前記樹脂の共重合樹脂又はポリマーアロイ、ポリジメチルシロキサン（ＰＤＭＳ）等の有機絶縁膜、金属アルコキシドや有機金属錯体等から形成されるＳｉＯ２、Ａｌ２Ｏ３等の無機酸化物絶縁膜、更にはそれらが混合された有機無機ハイブリッド膜などが挙げられる。
前記無極性溶媒に可溶なピラー材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アクリル樹脂、ポリジメチルシロキサン（ＰＤＭＳ）、ポリスチレンなどが挙げられる。
前記フッ素系溶媒に可溶なピラー材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、フッ素樹脂などが挙げられる。
【００４１】
前記樹脂を用いたピラー形成液の溶媒と前記絶縁膜形成材料の溶媒の組み合わせとしては、以下のものが好適に挙げられる。
（１）前記ピラー形成液の溶媒（γ−ブチロラクトン）と前記絶縁膜形成材料の溶媒（パーフルオロトリブチルアミン）
（２）前記ピラー形成液の溶媒（γ−ブチロラクトン）と前記絶縁膜形成材料の溶媒（ｎ−テトラデカン、シクロへキサン、トルエン、キシレン）
【００４２】
−その他の成分−
前記その他の成分としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、分散剤、安定化剤、硬化剤などが挙げられる。
【００４３】
前記絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、塗布対象面であるピラーが形成された基材上の全面に前記絶縁膜形成材料を塗布する塗布法などが挙げられる。
前記塗布法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ダイコート法、スリットコート法、スクリーン印刷法、ディスペンサー法、液滴吐出法、ノズルコーティング法などが挙げられる。これらの中でも、スループット及び膜厚の均一性の点で、全面塗布であるスピンコート法、ダイコート法、スリットコート法が特に好ましい。
また、スループットの観点から、ノズルコーティング法が好ましい。前記ノズルコーティング法は、前記絶縁膜形成材料を基材上にラインアンドスペース状に高速塗布する手法であり、塗布後の絶縁膜形成材料の流動性を利用して前記ピラー以外の基板全面を塗布することが可能である。
【００４４】
前記絶縁膜の材質、形状、構造、大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記絶縁膜の膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、０．１μｍ〜２０μｍが好ましく、０．２μｍ〜１０μｍがより好ましく、０．４μｍ〜５μｍが特に好ましい。
前記絶縁膜の膜厚は、例えば、触針式段差計などにより測定することができる。
【００４５】
＜ピラー除去工程＞
前記ピラー除去工程は、前記ピラーを除去し、絶縁膜に開口部を形成する工程である。
前記絶縁膜形成工程後、ピラーが樹脂によって完全に被覆されていると、ピラーの除去が困難となるため、前記ピラー除去工程の前にＡｒ、Ｏ２等のガスを用いたプラズマエッチングによりピラー上の樹脂をアッシングしてもよい。
【００４６】
前記ピラーの除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（１）ピラーを溶解可能な溶液を用いて、ディップ等のプロセスによりピラーを溶解させて除去する方法、（２）熱処理によってピラーを気化させて除去する方法などが挙げられる。
前記（１）のピラーを溶解可能な溶液としては、ピラー材料が樹脂の場合は、前記ピラー形成液（インク）の溶媒、又はピラー形成液（インク）の溶媒と同等の極性を持つ溶媒を用いることができ、例えば、アセトン、γ−ブチロラクトン、Ｎ−メチルピロリドンなどが挙げられる。
前記ピラー材料が無機ナノ粒子の場合は、例えば、硝酸、塩酸、硫酸、リン酸、ホウ酸、酢酸等の酸が適宜混合されたエッチング液を用いることができる。
前記ピラー材料として、銀ナノ粒子を用いた場合には、エッチング液としては、例えば、リン酸、硝酸、酢酸などを用いることが好ましい。
【００４７】
前記開口部としては、絶縁膜に形成され、下部電極部分へ貫通した孔である限り、特に制限はなく、目的に応じて適宜選択することができる。
前記開口部の形状としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、円形、四角形などが好ましい。また、前記開口部の形状が逆テーパー形状のとき、後述する熱処理工程により、テーパー形状を制御することが可能で、例えば、順テーパー形状に変形させることができる。
【００４８】
前記開口部の露出開口端の最大直径としては、特に制限はなく、目的に応じて適宜選択することができるが、４０μｍ以下が好ましく、２０μｍ以下がより好ましい。前記最大直径が前記より好ましい範囲内であると、高密度の電子デバイス等で利用可能となる点で有利である。
前記開口部の露出開口端間の最大直径は、例えば、光学顕微鏡を用いて測定することができる。
【００４９】
＜熱処理工程＞
前記熱処理工程は、前記開口部が形成された絶縁膜を熱処理する工程である。
前記熱処理工程により、絶縁膜の開口部がテーパー状に整形される。
【００５０】
−熱処理−
前記絶縁膜を熱処理することによって、開口部周縁の突起部において絶縁膜軟化による形状変化が起こる（熱ダレ）。この熱ダレにより、なだらかな傾斜の順テーパー状ホールを形成して、前記順テーパー状ホールに導電性材料を充填しやすくできる。
前記絶縁膜が熱可塑性材料からなる場合、前記絶縁膜のガラス転移点等に起因する軟化温度を超えた温度をかけることにより容易に軟化現象が見られ、熱ダレ現象を起こすことが可能である。
また、前記絶縁膜が熱硬化性材料からなる場合、前記絶縁膜形成材料の硬化開始温度以下の温度領域においては温度上昇に伴う絶縁膜の粘度低下の現象が起きる。その温度領域を利用して、熱ダレ現象を起こすことが可能である。具体的には、（１）前記絶縁膜形成材料を硬化させる前に、硬化開始温度以下の温度で熱処理することで熱変形させる方法、（２）前記絶縁膜形成材料の処理温度の室温から硬化温度までの昇温速度を、特定の昇温速度、例えば、１℃／分間の速度で制御し、硬化温度に達するまでの間に熱変形させる方法などが挙げられる。
また、前記絶縁膜がＵＶ硬化性材料の場合においても、絶縁膜材料の硬化前の段階で所望の温度で熱処理を行うことで、熱ダレ現象を起こすことが可能である。
【００５１】
前記熱処理における加熱温度としては、特に制限はなく、前記絶縁膜形成材料の分子構造、分子量等によって決定される粘度特性に応じて適宜選択することができるが、１００℃以上５００℃以下が好ましく、１２０℃以上４５０℃以下がより好ましい。前記加熱温度が、１００℃未満であると、電子デバイス等で使用した場合、水分が残存し、絶縁性に不具合が生じることがあり、５００℃を超えると、高温であることから他の材料への影響が大きくなり、使用可能な材料が大きく制限されてしまうことがある。
なお、前記熱硬化性材料の熱硬化、前記熱可塑性材料の熱処理による溶媒除去等が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【００５２】
前記開口部が熱処理により成形されたホールの形状としては、特に制限はなく、目的に応じて適宜選択することができるが、ホールに導電性材料を充填しやすくできる点で、順テーパー形状であることが好ましい。
【００５３】
前記ホールのテーパー角としては、特に制限はなく、目的に応じて適宜選択することができるが、６０°以下であることが好ましく、４５°以下であることがより好ましい。また、前記ホールのテーパー角は、順テーパー形状が好ましいため、前記ホールのテーパー角は、正の値となる。
ここで、前記ホールのテーパー角とは、開口部を有するホールの内壁面が、前記ホールの開口端から前記ホールの底面に向かって前記ホールの最大開口径が小さくなるように傾斜したテーパー面と水平な底面とのなす角を意味する。
前記テーパー角が、６０°を超えると、電子デバイス等で使用した場合、上部電極の断線、又は、ホール充填時の気泡の混入といった不具合が見られることがある。
【００５４】
ここで、前記ホールのテーパー角は、例えば、１断面のプロファイルをＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；原子間力顕微鏡）（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）にて解析することにより、測定することができる。
【００５５】
＜その他の工程＞
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、後述する多層配線の製造方法で説明する、基材配置工程、第１の配線形成工程、第２の配線形成工程などが挙げられる。
【００５６】
本発明のホール形成方法は、フォトリソグラフィー法に対してプロセスが簡便であり、絶縁膜をスピンコートなどの全面塗布によって形成することが可能であるため、高スループットなプロセスであり、コストダウンが可能である。また、静電吸引型液滴吐出法によりアスペクト比の高いピラーを形成することによって、膜厚１．５μｍの層間絶縁膜に対して最大直径１５μｍの微細な順テーパー状ホールを形成することができる。
【００５７】
ここで、本発明のホール形成方法について、図面を用いて詳細に説明する。
本発明のホール形成方法において、開口部は、例えば、図１Ａ〜図１Ｆに示すように、ピラー形成工程において、基材（第１の配線２）１上のホール（ビアホール）形成領域２にピラー３を形成し（図１Ｃ）、絶縁膜形成工程において、ピラー３が形成された基材（第１の配線２）上に絶縁膜４を形成し（図１Ｄ）、ピラー除去工程において、ピラー３を除去することにより形成される（図１Ｅ）。
次に、熱処理工程において、開口部周縁の突起部において絶縁膜軟化による形状変化が起こる（熱ダレ）。その熱ダレにより、テーパー形状を制御することが可能であり、例えば、順テーパー状ホールが形成される（図１Ｆ）。
【００５８】
ここで、前記ピラー形成工程に用いる静電気吸引型液滴吐出法について、特許第３９７５２７２号公報、特許第４５９０４９３号公報を参照し、図面に基づき説明する。
ピラー形成液（インク）が充填され、かつ内側に電極が設けられたノズル及び基板間に所望の電圧を印加することにより吐出する静電吸引型液滴吐出法において、前記ノズル内径を少なくとも８μｍ以下、ノズル−基板間距離を少なくとも１００μｍ以下とすることにより、ノズル−基板間の電界よりも強い局所的な電界集中をノズル先端に発生させ、液滴をノズルから分離・吐出させる吐出方法である。
前記方法によれば、前記ノズル径が小さくなるほど吐出に必要な臨界電圧を小さくすることが可能であり、更にノズルから分離した液滴は空気抵抗に耐え得る高い運動エネルギーを付与されるため、径の小さい液滴でも基板に着弾させることができる。
前記静電吸引型液滴吐出法を用いることで、前記ピラーを形成することが可能である。
【００５９】
本発明における静電吸引型液滴吐出法によるピラー形成の原理及び方法について説明する。
前記静電吸引型液滴吐出法は、上述したように、内径が８μｍ以下のノズルを用いて液滴吐出することが可能であり、現在実用化されているインクジェット方式（ピエゾ方式、サーマル方式）では困難であった１ｐＬ以下の微小液滴の吐出が可能である。前記微細液滴は表面張力の作用、比表面積の高さなどにより、極めて蒸発速度が早いため、速乾性がある。また、加えられた電界は、先行して基材に付着した液滴が固化して形成された構造物の先端部に作用し、電界集中が起きる。このような微小液滴の速乾性、電界集中により、ピラーを作製することが可能となる。
【００６０】
以下に、ピラーの形成方法について更に詳細に説明する。まず、静電吸引型液滴吐出装置の概要図の一例を図２２に示す。
【００６１】
この図２２の静電吸引型液滴吐出装置は、ノズル１００１、ピラー形成液（インク）１００２、基板１００３、ステージ１００４、電極１００５、高電圧アンプ１００６、ファンクションジェネレータ１００７、及びコントローラ（ＰＣ）１００８によって構成されている。
ここで、前記電極１００５が、前記ノズル１００１の内部に挿入されてピラー形成液（インク）１００２と接している図を示している。その構造は、特に制限はなく、目的に応じて適宜選択することができ、例えば、少なくともピラー形成液（インク）１００２と電極１００５が接触していることが好ましい。
前記ノズル１００１としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス等の絶縁性材料で形成されることが好ましい。前記ノズル１００１の内径としては、特に制限はなく、目的に応じて適宜選択することができ、８μｍ以下が好ましい。前記ノズル１００１と基板１００３の間の距離は、１００μｍ以下が好ましい。前記ステージ１００４は、アースに接続されており、前記電極１００５に対して高電圧アンプ１００６、ファンクションジェネレータ１００７、コントローラ（ＰＣ）１００８を用いて所望の電圧を印加することにより、前記ピラー形成液（インク）１００２は、前記ノズル１００１から分離・吐出され、前記基板１００３に着弾する。
【００６２】
前記電極１００５に印加する電圧の波形については、特に制限はなく、目的に応じて適宜選択することができ、例えば、方形波、サイン波、三角波等を含む任意の交流で与えてもよいし、直流でもよく、また、交流波と直流を組み合わせた波形でもよい。周波数、電圧絶対値についても、特に制限はなく、目的に応じて適宜選択することができ、例えば、ピラー形成液（インク）１００２に対して最適な値を用いることができる。
【００６３】
前記ピラー形成液（インク）１００２は、特に制限はなく、目的に応じて適宜選択することができるが、例えば、導電性溶液、又は高誘電率溶液であることが好ましい。具体的には、導電率が１０×１０−５Ｓ／ｍ以上、又は誘電率が５以上であることが好ましい。
【００６４】
前記静電吸引型液滴吐出装置を用いて基板１００３上にピラーを形成する過程の一例について、図２３Ａ〜図２３Ｃを用いて説明するが、これらの過程に限定されることはない。
図２３Ａ〜図２３Ｃでは、どの場合においても、まず、初期段階にドット形状の初期構造体１０１１が形成される。その後、ピラー形成液（インク）を吐出し続けることによって、図２３Ａでは、初期構造体１０１１全体に濡れ広がりながら高さ方向に成長し、ドット形状を有するピラー１０１２が形成される。図２３Ｂでは、前記初期構造体１０１１の頂点付近に電界が集中することにより急激に高さ方向に構造体が成長し、図２３Ａと比較してシャープな形状を有するピラー１０１３が形成される。更に、図２３Ｃでは、前記初期構造体の上に第２の構造体１０１４が形成され、更に前記第２の構造体１０１４の頂点付近に電界が集中することにより、シャープな形状を有するピラー１０１５が形成される。吐出する時間については、特に制限はなく、目的に応じて適宜選択することができ、任意の時間を選択することができる。また、一度にピラーを形成する必要はなく、複数の吐出に分けて形成してもよい。
これらの過程により形成されたピラーを用いることにより、アスペクト比の高いホール（ビアホール）を得ることが可能となる。
【００６５】
（多層配線及び多層配線の製造方法）
以下、本発明の多層配線を、製造方法を通じて説明する。
本発明の多層配線の製造方法は、少なくとも、基材配置工程と、第１の配線形成工程と、ピラー形成工程と、絶縁膜形成工程と、ピラー除去工程と、熱処理工程と、第２の配線形成工程とを含んでなり、必要に応じて、その他の工程を含む。
該方法により、図１Ｇに示すような、基材１上に形成された第１の配線２が、絶縁膜４に形成されたビアホールを介して、第２の配線５と導通した多層配線が製造される。
【００６６】
＜基材配置工程＞
前記基材配置工程は、基材を配置する工程である（図１Ａ）。
【００６７】
−基材−
前記基材は、前述したホール形成方法で説明した基材と同様である。
【００６８】
＜第１の配線形成工程＞
前記第１の配線形成工程は、基材上に第１の配線を形成する工程である。例えば、図１Ｂに示すように、例えば、基材１上に第１の配線２が形成される。
【００６９】
−第１の配線−
前記第１の配線の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記第１の配線の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第１の配線の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００７０】
＜ピラー形成工程＞
前記ピラー形成工程は、第１の配線上のビアホール形成領域に、ピラーを形成する工程である。図１Ｃに示すように、例えば、第１の配線２上にピラー３が形成される。
【００７１】
−ピラー−
前記ピラーは、前述したホール形成方法で説明したピラーと同様である。
【００７２】
＜絶縁膜形成工程＞
前記絶縁膜形成工程は、ピラーが形成された第１の配線上に絶縁膜を形成する工程である。図１Ｄに示すように、例えば、ピラー３が形成された第１の配線２上に絶縁膜４が形成される。
【００７３】
−絶縁膜−
前記絶縁膜は、前述したホール形成方法で説明した絶縁膜と同様である。
【００７４】
＜ピラー除去工程＞
前記ピラー除去工程は、ピラーを除去する工程である。図１Ｅに示すように、例えば、絶縁膜４に、周縁に突起部７が形成された開口部が形成される。
【００７５】
＜熱処理工程＞
前記熱処理工程は、絶縁膜を熱処理する工程である。熱処理によって、図１Ｆに示すように、開口部周縁の突起部の熱ダレにより、テーパー形状を制御することが可能で、例えば、順テーパー状ホールが形成される。
前記熱処理の方法としては、特に制限はなく、目的に応じて適宜選択することができる。
前記絶縁膜の材質が、硬化温度が軟化温度より高い樹脂である場合、ビアホールのテーパー形状が、逆テーパーからなだらかな順テーパーへと変形する。これにより、後述する第２の配線形成工程において、第２の配線の断線及びビアホール内への気泡の侵入などを回避することができ、信頼性を向上させることができる。
なお、熱硬化性樹脂の熱硬化や、熱可塑性樹脂の熱処理による溶媒除去等、別の目的での熱処理が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【００７６】
＜第２の配線形成工程＞
前記第２の配線形成工程は、第１の配線及び絶縁膜上に第２の配線を形成する工程である。図１Ｇに示すように、例えば、第１の配線２及び絶縁膜４上に第２の配線５が形成される。
前記第２の配線の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記第２の配線の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第２の配線の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００７７】
（半導体装置及び半導体装置の製造方法）
本発明の半導体装置は、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの一の前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む半導体装置であって、
前記ビアホールが本発明の前記ホール形成方法により形成されたことを特徴とする。
【００７８】
以下、本発明の半導体装置を、半導体装置の製造方法を通じて説明する。
本発明の半導体装置の製造方法は、少なくとも、基材配置工程と、第１の電極形成工程と、半導体層形成工程と、ピラー形成工程と、絶縁膜形成工程と、ピラー除去工程と、熱処理工程と、第２の電極形成工程とを含み、更に必要に応じて、その他の工程を含んでなる。
【００７９】
前記半導体装置の製造方法により、例えば、図２Ｅに示すように、基材１１上に形成された第１のドレイン電極１３が、半導体層１６，１７と、ゲート電極２０，２１との間に設けられたゲート絶縁膜１８に形成されたビアホールを介して、第２のゲート電極２１と導通した半導体装置１０が製造される。半導体装置１０は、電界効果型トランジスタを２つ含んでなり、２トランジスタ１キャパシタ構造である。図２Ｅにおいては、便宜上、第２のソース電極１４と、第２のゲート電極２１との間にキャパシタが形成されているが、実際にはキャパシタ形成箇所は限定されず、適宜必要な容量のキャパシタを必要な箇所に設計しつつ形成することができる。
前記半導体装置としての電界効果型トランジスタとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップゲート／ボトムコンタクト型（図３）、トップゲート／トップコンタクト型（図４）、ボトムゲート／ボトムコンタクト型（図５）、ボトムゲート／トップコンタクト型（図６）などが挙げられる。
なお、図３〜図６中、２２は基材、２３はソース電極、２４はドレイン電極、２５は半導体層、２６はゲート絶縁膜、２７はゲート電極をそれぞれ表す。
【００８０】
＜基材配置工程＞
前記基材配置工程は、基材を配置する工程である（図２Ａ参照）。
前記基材としては、前述した多層配線の基材と同様である。
【００８１】
＜第１の電極形成工程＞
前記第１の電極形成工程は、基材上に第１の電極を形成する工程である（図２Ａ参照）。例えば、図２Ａに示すように、基材１１上に、第１のソース電極１２、第１のドレイン電極１３、第２のソース電極１４、及び第２のドレイン電極１５が形成される。
ソース電極１２，１４、及びドレイン電極１３，１５は、電流を取り出すためのものである。
【００８２】
−第１の電極−
前記第１の電極の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【００８３】
前記第１の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
【００８４】
前記第１の電極の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００８５】
＜半導体層形成工程＞
前記半導体層形成工程は、基材及び第１の電極上に、第１及び第２の半導体層を形成する工程である（図２Ａ参照）。例えば、図２Ａに示すように、基材１１及び第１のソース電極１２／ドレイン電極１３上に第１の半導体層１６が形成され、基材１１及び第２のソース電極１４／ドレイン電極１５上に第２の半導体層１７が形成される。
【００８６】
−半導体層−
前記半導体層の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【００８７】
前記半導体層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、多結晶シリコン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ等の酸化物半導体；ペンタセン等の有機半導体などが挙げられる。
【００８８】
前記半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、ＣＶＤ法、ＡＬＤ法等の真空プロセス；ディップコーティング、インクジェット、ナノインプリント等の印刷法などが挙げられる。
【００８９】
＜ピラー形成工程＞
前記ピラー形成工程は、第１の電極上のビアホール形成領域に、ピラーを形成する工程である（図２Ａ参照）。例えば、図２Ａに示すように、第１のドレイン電極１３上のビアホール形成領域にピラー１９が形成される。
前記ピラーは、前述した多層配線のピラーと同様である。
【００９０】
＜絶縁膜形成工程＞
前記絶縁膜形成工程は、ピラーが形成された第１の電極上に絶縁膜を形成する工程である（図２Ｂ参照）。例えば、図２Ｂに示すように、ピラー１９が形成された第１のドレイン電極１３上にゲート絶縁膜１８が形成される。
前記絶縁膜は、前述した多層配線の絶縁膜と同様である。
【００９１】
＜ピラー除去工程＞
前記ピラー除去工程は、ピラーを除去して、絶縁膜に開口部を形成する工程である（図２Ｃ参照）。例えば、図２Ｃに示すように、第１のドレイン電極１３上に形成されたゲート絶縁膜１８に開口部が形成される。
【００９２】
前記ピラーの除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）溶媒浸漬によってピラーを溶解させる方法、（ｉｉ）熱処理によってピラーを気化させる方法などが挙げられる。ここで、前記ピラーを除去するためには、絶縁膜に被覆されていないピラー領域が必要である。
【００９３】
前記ピラーを除去した後、残渣が発生した場合、ＵＶ−Ｏ３処理及びプラズマ処理のいずれかによるアッシングによって残渣の除去が可能である。前記プラズマ処理の使用ガスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｏ２、Ａｒ、ＣＦ４、ＣＨＦ３などが挙げられる。
【００９４】
＜熱処理工程＞
前記熱処理工程は、絶縁膜を熱処理する工程である（図２Ｄ参照）。熱処理によって、開口部周縁の突起部の熱ダレによりテーパー形状を制御することが可能であり、例えば、図２Ｄに示すように、順テーパー状ホールが形成される。
なお、熱硬化性樹脂の熱硬化や、熱可塑性樹脂の熱処理による溶媒除去等、別の目的での熱処理が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【００９５】
＜第２の電極形成工程＞
前記第２の電極形成工程は、絶縁膜上に第２の電極を形成する工程である（図２Ｅ参照）。例えば、図２Ｅに示すように、ゲート絶縁膜１８上に第２の電極２０，２１が形成される。
【００９６】
−第２の電極−
前記第２の電極としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、第１のゲート電極２０（図２Ｅ）、第２のゲート電極２１（図２Ｅ）などが挙げられる。前記第１及び第２のゲート電極２０，２１は、ゲート電圧を印加する。
前記第２の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第２の電極の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【００９７】
（表示素子）
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有してなり、更に必要に応じて、その他の部材を有してなる。
【００９８】
＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
【００９９】
＜駆動回路＞
前記駆動回路としては、前記ホール形成方法によって形成されたビアホールを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
【０１００】
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
【０１０１】
（表示素子及び表示素子の製造方法）
本発明の第１の表示素子は、
駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、を備える表示素子であって、
前記駆動回路は、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの一の前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む駆動回路であって、
前記ビアホールが本発明の前記ホール形成方法により形成されたことを特徴とする。
前記第１の表示素子は、例えば、図７Ｇに示すように、半導体装置１０と、有機ＥＬ素子３５０を組み合わせることにより、表示素子３０を作製することができる。
【０１０２】
本発明の第１の表示素子の製造方法について説明する。
本発明の第１の表示素子の製造方法は、
少なくとも、基材配置工程と、第１の電極形成工程と、半導体層形成工程と、第１のピラー形成工程と、第１の絶縁膜形成工程と、第１のピラー除去工程と、第１の熱処理工程と、第２の電極形成工程と、表示層形成工程と、第３の電極形成工程とを含み、更に必要に応じて、その他の工程を含んでなる。
該方法により、図７Ｇに示すような、基材３１上に形成された第１のドレイン電極３３が、ゲート絶縁膜３８に形成されたビアホールを介して、第２のゲート電極４２と導通し、基材３１上に形成された第２のドレイン電極３５が、ゲート絶縁膜３８に形成されたビアホールを介して、画素電極４３と導通し、前記画素電極４３上に有機ＥＬ層、上部電極が形成された、低コストの表示素子３０が製造される。
表示素子３０の駆動回路は、少なくとも２つ以上の電界効果型トランジスタを有しており、２トランジスタ１キャパシタ構造、５トランジスタ２キャパシタ構造等の複数の電界効果型トランジスタ／キャパシタを有する駆動回路が適宜利用できる。
また、表示層については、有機ＥＬ層、エレクトロクロミック層、電気泳動層、エレクトロウェッティング層等を適宜利用することができる。
また、図７Ｅ〜図７Ｇにおいては、便宜上、第２のソース電極３４と第２のゲート電極４２との間や、第２のドレイン電極３５と画素電極４３との間にキャパシタが形成されているように見えるが、実際にはキャパシタ形成箇所は限定されず、適宜必要な容量のキャパシタを必要な箇所に設計しつつ形成することができる。
【０１０３】
＜基材配置工程＞
前記基材配置工程は、基材を配置する工程である（図７Ａ参照）。
前記基材は、前述した多層配線の基材と同様である。
【０１０４】
＜第１の電極形成工程＞
前記第１の電極形成工程は、基材上に第１の電極を形成する工程である（図７Ａ参照）。例えば、図７Ａに示すように、基材３１上に、第１のソース電極３２／ドレイン電極３３、及び、第２のソース電極３４／ドレイン電極３５が形成される。
前記第１の電極の材質、形状、構造、大きさ、及び形成方法は、前述した半導体装置の第１の電極と同様である。
【０１０５】
＜半導体層形成工程＞
前記半導体層形成工程は、基材及び第１の電極上に、半導体層を形成する工程である（図７Ａ参照）。例えば、図７Ａに示すように、基材３１、第１のソース電極３２、及び第１のドレイン電極３３上に第１の半導体層３６が形成され、基材３１、第２のソース電極３４、及び第２のドレイン電極３５上に第２の半導体層３７が形成される。
前記半導体層の材質、形状、構造、大きさ、及び形成方法は、前述した半導体装置の半導体層と同様である。
【０１０６】
＜ピラー形成工程＞
前記ピラー形成工程は、第１の電極上のビアホール形成領域に、ピラーを形成する工程である（図７Ａ参照）。例えば、図７Ａに示すように、第１のドレイン電極３３上のビアホール形成領域にピラー３９が形成され、第２のドレイン電極３５上のビアホール形成領域にピラー４０が形成される。
【０１０７】
＜絶縁膜形成工程＞
前記第１の絶縁膜形成工程は、基材、半導体層及び第１の電極上に第１の絶縁膜を形成する工程である（図７Ｂ参照）。例えば、図７Ｂに示すように、基材３１、半導体層３６，３７、ソース電極３２，３４、及びドレイン電極３３，３５上に、ゲート絶縁膜３８が形成される。
【０１０８】
＜第１のピラー除去工程＞
前記ピラー除去工程は、ピラーを除去して、絶縁膜に開口部を形成する工程である（図７Ｃ参照）。例えば、図７Ｃに示すように、ゲート絶縁膜３８に開口部が形成される。
【０１０９】
＜第１の熱処理工程＞
前記第１の熱処理工程は、第１の絶縁膜を熱処理する工程である（図７Ｃ参照）。熱処理によって、開口部周縁の突起部の熱ダレにより、テーパー形状を制御することが可能であり、例えば、図７Ｄに示すように、順テーパー状ホールが形成される。
なお、熱硬化性樹脂の熱硬化や、熱可塑性樹脂の熱処理による溶媒除去等、別の目的での熱処理が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【０１１０】
＜第２の電極形成工程＞
前記第２の電極形成工程は、第１の絶縁膜上に第２の電極を形成する工程である（図７Ｅ参照）。例えば、図７Ｅに示すように、ゲート絶縁膜３８上に第１及び第２のゲート電極４１，４２、更には画素電極４３が形成される。
前記第２の電極の材質、形状、構造、大きさ、及び形成方法は、前述した多層配線の第２の電極と同様である。
【０１１１】
＜隔壁形成工程＞
前記隔壁形成工程は、画素電極４３上に表示のための開口部以外の領域に、隔壁４４を形成する工程である。
様々な材料、プロセス、パターニング方法が利用可能である。前記材料としては、例えば、ＳｉＯ２等の既に広く量産に利用されている材料；ポリイミド（ＰＩ）、アクリル樹脂、フッ素系樹脂等の有機材料などが利用できる。前記プロセスとしては、例えば、スパッタ法、化学気相蒸着（ＣＶＤ）等の真空成膜法やスピンコート法、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによるパターンニング、インクジェット、ノズルプリンター等の印刷プロセスによって、所望の形状を直接成膜することも可能である。
【０１１２】
＜表示層形成工程＞
前記表示層形成工程は、画素電極４３上に、表示層４５を形成する工程である（図７Ｇ参照）。
前記表示層としては、有機ＥＬ層、エレクトロクロミック層、電気泳動層、エレクトロウェッティング層等を適宜利用することができ、プロセスについても、特に制限はなく、目的に応じて適宜選択できる。
【０１１３】
＜第３の電極形成工程＞
前記第３の電極形成工程は、前記表示層４５上に、上部電極４６を形成する工程である（図７Ｇ参照）。
前記第３の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第３の電極の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）真空蒸着法、スパッタ法、ディップコーティング法等による成膜後、必要に応じてフォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
これらの工程により、低コストで表示素子３０を作製することができる。
【０１１４】
（第２の表示素子）
本発明の第２の表示素子は、
駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、
前記光制御素子と前記駆動回路との間に設けられた層間絶縁膜と、
を備える表示素子であり、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも1つ有する駆動回路であって、
前記駆動回路の前記ドレイン電極と、前記光制御素子に含まれる少なくとも１つの電極とが、
層間絶縁膜に形成されたビアホールを介して接続されており、
前記ビアホールが本発明の前記ホール形成方法により形成されたことを特徴とする。
【０１１５】
本発明の第２の表示素子の製造方法について説明する。
本発明の第２の表示素子の製造方法は、少なくとも、基材配置工程と、第１の電極形成工程と、第１の絶縁膜形成工程と、第２の電極形成工程と、半導体層形成工程と、ピラー形成工程と、第２の絶縁膜形成工程と、ピラー除去工程と、熱処理工程と、第３の電極形成工程と、表示層形成工程と、第四の電極形成工程とを含んでなり、必要に応じて、その他の工程を含む。
該方法により、図８Ｆに示すような、ゲート絶縁膜５３上に形成されたドレイン電極５５が、層間絶縁膜５７に形成されたビアホールを介して、画素電極５９と導通し、更に表示層６０、上部電極６１が形成された低コストの表示素子５０が製造される。
表示素子５０に含まれる駆動回路は、電界効果型トランジスタの数が１つであってもよく、２トランジスタ１キャパシタ構造、５トランジスタ２キャパシタ等の複数の電界効果型トランジスタ／キャパシタを有する半導体装置を有するものであってもよい。また、表示素子は、有機エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック素子、液晶素子、エレクトロウェッティング素子等のその他の表示素子であってもよい。
【０１１６】
＜基材配置工程＞
前記基材配置工程は、基材を配置する工程である（図８Ａ参照）。
前記基材は、前述した多層配線の基材と同様である。
【０１１７】
＜第１の電極形成工程＞
前記第１の電極形成工程は、基材上に第１の電極を形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、基材５１上にゲート電極５２が形成される。
前記第１の電極の材質、形状、構造、大きさ、及び形成方法は、前述した半導体装置の第１の電極と同様である。
【０１１８】
＜第１の絶縁膜形成工程＞
前記第１の絶縁膜形成工程は、基材及び第１の電極上に第１の絶縁膜を形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、基材５１及びゲート電極５２上にゲート絶縁膜５３が形成される。
前記第１の絶縁膜は、様々な材料、プロセス、パターニング方法が利用可能である。前記材料としては、例えば、ＳｉＯ２、ＳｉＮｘ等の既に広く量産に利用されている材料；Ｌａ２Ｏ３、ＨｆＯ２等の高誘電率材料；ポリイミド（ＰＩ）、フッ素系樹脂等の有機材料などが利用できる。前記プロセスとしては、スパッタ法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）等の真空成膜法やスピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによるパターンニング、インクジェット、ノズルプリンター等の印刷プロセスによって、所望の形状を直接成膜することも可能である。
【０１１９】
＜第２の電極形成工程＞
前記第２の電極形成工程は、第１の絶縁膜上に第２の電極を形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、ゲート絶縁膜５３上にソース電極５４、ドレイン電極５５が形成される。
前記第２の電極の材質、形状、構造、大きさ、及び形成方法は、前述した半導体装置の第２の電極と同様である。
【０１２０】
＜半導体層形成工程＞
前記半導体層形成工程は、第２の電極及び第１の絶縁膜上に、半導体層を形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、ゲート絶縁膜５３及びソース電極５４、ドレイン電極５５上に半導体層５６が形成される。
前記半導体層は、前述した半導体装置における半導体層と同様である。
【０１２１】
また、前記半導体層上に保護層を形成してもよい。
前記保護層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、フッ素系ポリマーなどが挙げられる。
前記保護層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＣＶＤ法、スパッタ法などが挙げられる。
【０１２２】
＜ピラー形成工程＞
前記ピラー形成工程は、第２の電極上のビアホール形成領域に、ピラーを形成する工程である（図８Ａ参照）。例えば、図８Ａに示すように、ドレイン電極５５上のビアホール形成領域にピラー５８が形成される。
【０１２３】
−ピラー−
前記ピラーは、前述した多層配線におけるピラーと同様である。
【０１２４】
＜第２の絶縁膜形成工程＞
前記第２の絶縁膜形成工程は、ピラーが形成された第２の電極上に第２の絶縁膜を形成する工程である（図８Ｂ参照）。例えば、図８Ｂに示すように、ピラー５８が形成されたドレイン電極５５上に層間絶縁膜５７が形成される。
前記第２の絶縁膜は、前述した多層配線の絶縁膜と同様である。
【０１２５】
＜ピラー除去工程＞
前記ピラー除去工程は、ピラーを除去して、絶縁膜に開口部を形成する工程である（図８Ｃ参照）。例えば、図８Ｃに示すように、ドレイン電極５５上に形成された第２の絶縁膜５７にビアホールが形成される。
【０１２６】
＜熱処理工程＞
前記熱処理工程は、第２の絶縁膜を熱処理する工程である（図８Ｄ参照）。熱処理によって、開口部周縁の突起部の熱ダレにより、テーパー形状を制御することが可能であり、例えば、図８Ｄに示すように、順テーパー状ホールが形成される。
なお、熱硬化性樹脂の熱硬化や、熱可塑性樹脂の熱処理による溶媒除去等、別の目的での熱処理が必要な場合、前記熱処理にて同時に行ってもよく、別途行ってもよい。
【０１２７】
＜第３の電極形成工程＞
前記第３の電極形成工程は、第２の電極及び第２の絶縁膜上に第３の電極を形成する工程である（図８Ｅ参照）。例えば、図８Ｅに示すように、ドレイン電極５５及び第２の絶縁膜５７上に画素電極５９が形成される。
【０１２８】
−第３の電極−
前記第３の電極の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【０１２９】
前記第３の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金；ＩＴＯ、ＡＴＯ等の透明導電性酸化物；ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
【０１３０】
前記第３の電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
【０１３１】
＜表示層形成工程＞
前記表示層形成工程は、第３の電極上に、表示層６０を形成する工程である（図８Ｆ）。
前記表示層としては、有機ＥＬ層、エレクトロクロミック層、電気泳動層、エレクトロウェッティング層等を適宜利用することができ、プロセスについても、特に制限はなく、目的に応じて適宜選択できる。
【０１３２】
＜第４の電極形成工程＞
前記第４の電極形成工程は、前記表示層６０上に、上部電極６１を形成する工程である（図８Ｆ）。
前記第４の電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｇ、Ｃｕ等の金属乃至合金、ＩＴＯ、ＡＴＯ等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記第４の電極の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）真空蒸着法、スパッタ法、ディップコーティング法等による成膜後、必要に応じてフォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法、などが挙げられる。
これらの工程により、低コストで表示素子５０を作製することができる。
【０１３３】
（システム）
本発明のシステムは、少なくとも、本発明の画像表示装置と、画像データ出力装置とを有する。
前記画像データ出力装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
【０１３４】
（画像表示装置）
本発明の画像表示装置は、少なくとも、表示素子と、配線と、表示制御装置とを有してなり、更に必要に応じて、その他の部材を有してなる。
【０１３５】
＜表示素子＞
前記表示素子としては、マトリックス状に配置された本発明の表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
【０１３６】
＜配線＞
前記配線は、前記表示素子における各電界効果型トランジスタにゲート電圧を個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
【０１３７】
＜表示制御装置＞
前記表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧を複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
【０１３８】
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
【０１３９】
本発明のシステムとしてのテレビジョン装置を、図９を用いて説明する。
図９は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。なお、図９における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
【０１４０】
図９において、テレビジョン装置１００は、主制御装置１０１、チューナ１０３、ＡＤコンバータ（ＡＤＣ）１０４、復調回路１０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ１０６、音声デコーダ１１１、ＤＡコンバータ（ＤＡＣ）１１２、音声出力回路１１３、スピーカ１１４、映像デコーダ１２１、映像・ＯＳＤ合成回路１２２、映像出力回路１２３、画像表示装置１２４、ＯＳＤ描画回路１２５、メモリ１３１、操作装置１３２、ドライブインターフェース（ドライブＩＦ）１４１、ハードディスク装置１４２、光ディスク装置１４３、ＩＲ受光器１５１、及び通信制御装置１５２を備える。
映像デコーダ１２１と、映像・ＯＳＤ合成回路１２２と、映像出力回路１２３と、ＯＳＤ描画回路１２５とが、画像データ出力装置を構成する。
【０１４１】
主制御装置１０１は、ＣＰＵと、フラッシュＲＯＭと、ＲＡＭと、その他の部材とから構成され、テレビジョン装置１００の全体を制御する。
前記フラッシュＲＯＭには、前記ＣＰＵにて解読可能なコードで記述されたプログラム、及び前記ＣＰＵでの処理に用いられる各種データなどが格納されている。
また、ＲＡＭは、作業用のメモリである。
【０１４２】
チューナ１０３は、アンテナ２１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。
【０１４３】
ＡＤＣ１０４は、チューナ１０３の出力信号（アナログ情報）をデジタル情報に変換する。
【０１４４】
復調回路１０５は、ＡＤＣ１０４からのデジタル情報を復調する。
【０１４５】
ＴＳデコーダ１０６は、復調回路１０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。
【０１４６】
音声デコーダ１１１は、ＴＳデコーダ１０６からの音声情報をデコードする。
【０１４７】
ＤＡコンバータ（ＤＡＣ）１１２は、音声デコーダ１１１の出力信号をアナログ信号に変換する。
【０１４８】
音声出力回路１１３は、ＤＡコンバータ（ＤＡＣ）１１２の出力信号をスピーカ１１４に出力する。
【０１４９】
映像デコーダ１２１は、ＴＳデコーダ１０６からの映像情報をデコードする。
【０１５０】
映像・ＯＳＤ合成回路１２２は、映像デコーダ１２１の出力信号とＯＳＤ描画回路１２５の出力信号を合成する。
【０１５１】
映像出力回路１２３は、映像・ＯＳＤ合成回路１２２の出力信号を画像表示装置１２４に出力する。
【０１５２】
ＯＳＤ描画回路１２５は、画像表示装置１２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置１３２、ＩＲ受光器１５１からの指示に応じて表示情報が含まれる信号を生成する。
【０１５３】
メモリ１３１には、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）データ等が一時的に蓄積される。
【０１５４】
操作装置１３２は、例えば、コントロールパネルなどの入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置１０１に通知する。
【０１５５】
ドライブＩＦ１４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）に準拠している。
【０１５６】
ハードディスク装置１４２は、ハードディスクと、該ハードディスクを駆動するための駆動装置などから構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。
【０１５７】
光ディスク装置１４３は、光ディスク（例えば、ＤＶＤなど）にデータを記録するとともに、光ディスクに記録されているデータを再生する。
【０１５８】
ＩＲ受光器１５１は、リモコン送信機２２０からの光信号を受信し、主制御装置１０１に通知する。
【０１５９】
通信制御装置１５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。
【０１６０】
図１０は、本発明の画像表示装置の一例を示す概略構成図である。
図１０において、画像表示装置１２４は、表示器３００と、表示制御装置４００とを有する。
表示器３００は、図１１に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子３０２がマトリックス状に配置されたディスプレイ３１０を有する。
また、ディスプレイ３１０は、図１２に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
【０１６１】
以下、本発明の表示素子を、図１３を用いて説明する。
図１３は、本発明の表示素子の一例を示す概略構成図である。
図１３において、表示素子としてのディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイであり、光制御素子としての有機ＥＬ（エレクトロルミネッセンス）素子３５０と、有機ＥＬ素子３５０を発光させるためのドライブ回路（駆動回路）３２０とを有する。
【０１６２】
図１４は、有機ＥＬ素子の一例を示す概略構成図である。
図１４において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
【０１６３】
陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などが挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、半透明電極である。
【０１６４】
陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金などが挙げられる。なお、銀（Ａｇ）−ネオジウム（Ｎｄ）合金を用いた場合は、高反射率電極となる。
【０１６５】
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
【０１６６】
ここで、電子輸送層３４２と発光層３４４が１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層３４６が設けられてもよい。
【０１６７】
また、基材側から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材と反対側から光を取り出す「トップエミッション」であってもよい。
【０１６８】
ドライブ回路３２０は、２つの電界効果型トランジスタ３２１及び３２２（図１３）と、コンデンサ３２３(図１３)とを有する。
【０１６９】
電界効果型トランジスタ３２１（図１３）は、スイッチ素子として動作する。ゲート電極Ｇ（図１３）は、所定の走査線に接続され、ソース電極Ｓ（図１３）は、所定のデータ線に接続されている。また、ドレイン電極Ｄ（図１３）は、コンデンサ３２３(図１３)の一方の端子に接続されている。
【０１７０】
電界効果型トランジスタ３２２（図１３）は、有機ＥＬ素子３５０に大きな電流を供給する。電界効果型トランジスタ３２２（図１３）のゲート電極Ｇは、電界効果型トランジスタ３２１のドレイン電極Ｄと接続されている。そして、電界効果型トランジスタ３２２（図１３）がドレイン電極Ｄは、有機ＥＬ素子３５０の陽極３１４に接続され、ソース電極Ｓは、所定の電流供給線に接続されている。
【０１７１】
そこで、電界効果型トランジスタ３２１が「オン」状態になると、電界効果型トランジスタ３２２によって、有機ＥＬ素子３５０は駆動される。
【０１７２】
コンデンサ３２３は、電界効果型トランジスタ３２１の状態、即ちデータを記憶する。コンデンサ３２３の他方の端子は、所定の電流供給線に接続されている。
【０１７３】
図１５は、本発明の画像表示装置の他の一例を示す概略構成図である。
図１５において、画像表示装置は、表示素子３０２と、配線（走査線、データ線）と、表示制御装置４００とを有する。
表示制御装置４００は、画像データ処理回路４０２と、走査線駆動回路４０４と、データ線駆動回路４０６とを有する。
画像データ処理回路４０２は、映像出力回路１２３の出力信号に基づいて、ディスプレイ３１０における複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
【０１７４】
以上の説明から明らかなように、本実施形態に係るテレビジョン装置１００では、映像デコーダ１２１と映像・ＯＳＤ合成回路１２２と映像出力回路１２３とＯＳＤ描画回路１２５とによって画像データ作成装置が構成されている。
【０１７５】
本実施の形態での有機ＥＬ素子３５０と、ドライブ回路（駆動回路）３２０によって構成された表示素子３０２として、前記表示素子３０、又は前記表示素子５０を利用することによって、低コストで画像表示装置を提供することが可能となる。
また、上記実施形態では、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイ３１０は、エレクトロクロミックディスプレイとなる。
また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイ３１０は、液晶ディスプレイとなり、図１６に示されるように、表示素子３０２´に対する電流供給線は不要となる。また、図１７に示されるように、ドライブ回路３２０´は、後述する電界効果型トランジスタ３２１及び３２２、と同様の電界効果型トランジスタ３２４及びキャパシタ３２５により構成することができる。電界効果型トランジスタ３２４において、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが、キャパシタ３２５及び液晶素子３７０の画素電極に接続されている。
この場合、ドライブ回路３２０´と液晶素子３７０によって構成された表示素子３０２として、前記表示素子５０を利用することができ、低コストで液晶表示素子を提供することができる。
また、前記光制御素子は、電気泳動素子、エレクトロウェッティング素子であってもよい。
【０１７６】
以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置１２４を備えていればよい。例えば、コンピュータ（パソコンを含む）と画像表示装置１２４とが接続されたコンピュータシステムであってもよい。
【実施例】
【０１７７】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
【０１７８】
（実施例１）
図１８Ａ〜図１８Ｅに示すように、フォトリソグラフィー法によって、ガラス基板７１上に、下部電極の配線パターン７２を形成した。
【０１７９】
具体的には、まず、厚み０．７ｍｍのガラス基板に、常温下のＤＣスパッタリング（装置名：ｉ−Ｍｉｌｌｅｒ、芝浦メカトロニクス社製）により、ＩＴＯ（スズドープ酸化インジウム）からなる導電性酸化物薄膜を、厚みが２００ｎｍとなるように成膜した後、２５０℃で３０分間の熱処理を行った。
【０１８０】
−下部電極の形成−
次に、ＩＴＯからなる導電性酸化物薄膜上に、フォトレジストをスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）にて塗布後、９０℃で３０分間のプリベークを行った。続いて、フォトマスクを用いて、ｇ、ｈ、及びｉ混合ＵＶ光を１５０ｍＪ／ｃｍ２で露光し、東京応化株式会社製の現像液ＮＭＤ−Ｗ２．３８を用いて現像した後、１２０℃で３０分間のポストベークを行い、フォトレジストのパターンを形成した。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンが形成されていない領域のＩＴＯ膜を除去し、その後、レジストパターンを除去することにより、ＩＴＯ膜からなる下部電極７２を形成した（図１８Ａ）。
【０１８１】
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱可塑性アクリル樹脂溶液（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）を用意した。ピラー形成液中の熱可塑性アクリル樹脂の含有量は２５質量％であった。
下部電極７２上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧２２０Ｖ、周波数１００Ｈｚ）により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ７μｍのピラー７３を形成した。ピラー７３を形成後、６５℃で３０分間の条件で乾燥させた（図１８Ｂ）。
【０１８２】
−絶縁膜の形成−
絶縁膜形成材料として、フッ素系溶媒パーフルオロトリブチルアミンを溶媒とした熱可塑性フッ素系樹脂（旭硝子株式会社製、サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００））を用意した。絶縁膜形成材料中の熱可塑性フッ素系樹脂の含有量は９質量％であった。
下部電極７２及びピラー７３が形成されたガラス基板７１に絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜７４を成膜した（図１８Ｃ）。
【０１８３】
−ピラー除去−
次に、絶縁膜７４を成膜したガラス基板７１をγ−ブチロラクトンに室温で５分間浸漬することにより、ピラー７３を溶解させて、ピラー７３を除去し、周縁に突起部が形成された開口部を形成した（図１８Ｄ）。
【０１８４】
−熱処理−
次に、絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０１８５】
次に、残渣を除去するために、Ａｒプラズマを用いてアッシング処理を行った。アッシング処理の条件は、Ａｒ流量５０ｓｃｃｍ、圧力３５Ｐａ、パワー５００Ｗ、処理時間３０秒間とした。
【０１８６】
最後に、アルミニウムを蒸着源として、メタルマスクを用いた抵抗加熱真空蒸着装置（装置名:ＥＢＸ−６０Ｄ、アルバック社製）を用いて抵抗加熱真空蒸着法によって上部電極７５を形成し、多層配線７０を形成した（図１８Ｅ）。蒸着の背圧は３×１０−６Ｔｏｒｒであった。
【０１８７】
＜絶縁膜の平均厚みに対するピラーの最大高さと、ビアホール形成の可否との関係＞
実施例１において、下記表１に示すように、ピラーの最大高さ及び絶縁膜の平均厚みを変化させた以外は、実施例１と同様にして、多層配線を作製した。表１に絶縁膜の平均厚みに対するピラーの最大高さと、ビアホール形成の可否との関係を示す。
【０１８８】
−ピラーの最大高さ−
前記ピラーの最大高さは、原子間力顕微鏡（ＡＦＭ、Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）によりピラーの三次元形状を測定することにより求めた。
【０１８９】
−絶縁膜の平均厚み−
前記絶縁膜の平均厚みは、触針式段差計（Ａｌｐｈａ−Ｓｔｅｐ ＩＱ、ＫＬＡ Ｔｅｎｃｏｒ Ｊａｐａｎ社製）により測定した。
【０１９０】
−ビアホール形成の可否の評価−
ピラー除去前後のＡＦＭ（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）を用いた１断面のプロファイルの計測により、下記基準でビアホール形成の可否を評価した。
〔評価基準〕
○：ピラー部が凸状から凹状へ変化した（ビアホール形成可）
×：ピラー部が凸状のままであった（ビアホール形成否）
【０１９１】
【表１】
表１の結果から、ピラーの最大高さが絶縁膜の平均厚みの５倍以上の高さである場合は、ビアホールが形成でき、ピラーの最大高さが絶縁膜の平均厚みの５倍未満の高さである場合は、ピラーが絶縁膜に埋め込まれてしまい、γ−ブチロラクトンの浸漬によるピラー除去によってビアホールが形成できないことが分かった。
【０１９２】
（比較例１）
実施例１において、ピラー除去後の熱処理工程（２３０℃で１時間の熱処理）を行わなかった以外は、実施例１と同様にして、多層配線を形成した。
【０１９３】
ここで、図１９Ａは、比較例１でのγ−ブチロラクトンの浸漬後に形成された開口部の断面形状を示す。図１９Ｂは、実施例１での絶縁膜７４の熱処理後のビアホールの断面形状を示す。図１９Ｃは、比較例１でのγ−ブチロラクトンの浸漬後に形成された開口部のＳＥＭ観察結果を示す。図１９Ｄは、実施例１での絶縁膜７４の熱処理後のビアホールのＳＥＭ観察結果を示す。なお、前記断面形状はＡＦＭ（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）解析より測定した。
図１９Ａにおいて、ビアホールのエッジ部（周縁）の厚みが極端に厚くなっている。また、図１９ＣのＳＥＭ観察より、図１９Ａのビアホールは逆テーパー状となっていることが分かった。
【０１９４】
一方、図１９Ｂでは、ビアホールのテーパーは、なだらかな順テーパーとなっていることが分かった。これは、絶縁膜７４が２３０℃で１時間の熱処理によって形状が変化したことにより、順テーパー形状となったと考えられる。図１９Ｂのテーパー角は、約１０°であった。よって、上部電極７５を形成する工程において、上部電極７５の断線や、ビアホール内への気泡の侵入などを回避することができた。
【０１９５】
また、図２０に、下部電極７２と上部電極７５とのＩ−Ｖ特性を示す。ビアホールの数は、１個、４個、及び９個とした。いずれの場合もオーミックコンタクトをとっており、ビアホールを介して下部電極７２と上部電極７５が導通していることが分かった。
【０１９６】
（実施例２）
実施例１において、「絶縁膜の形成」、及び「熱処理」を下記のように変更した以外は、実施例１と同様にして、実施例２の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、キシレンを溶媒とした熱硬化性シリコーン樹脂（商品名:ＫＲ−２７１、信越化学工業社製）を用意した。絶縁膜形成材料中の熱硬化性シリコーン樹脂の含有量は５０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０１９７】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２００℃まで１℃／分間の昇温速度で加熱し、その後２００℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０１９８】
（実施例３）
実施例１において、「絶縁膜の形成」を下記のように変更した以外は、実施例１と同様にして、実施例３の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、シクロヘキサンを溶媒とした熱硬化性ＰＤＭＳ（ポリジメチルシロキサン）系有機無機ハイブリッド材料を用意した。絶縁膜形成材料中の熱硬化性ＰＤＭＳ系有機無機ハイブリッド材料の含有量は５０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０１９９】
（実施例４）
実施例１において、「ピラーの形成」を下記のように代えた以外は、実施例１と同様にして、実施例４の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱硬化性ポリイミド樹脂溶液（商品名:ユピコートＦＳ−１００Ｌ、宇部興産社製）を用意した。ピラー形成液中の熱硬化性ポリイミドの含有量は３０質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧２２０Ｖ、周波数１００Ｈｚ）により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ７μｍのピラーを形成した。ピラーを形成後、６５℃で３０分間の条件で乾燥させた。
【０２００】
（実施例５）
実施例２において、「ピラーの形成」を下記のように代えた以外は、実施例２と同様にして、実施例５の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱硬化性ポリイミド樹脂溶液（商品名:ユピコートＦＳ−１００Ｌ、宇部興産社製）を用意した。ピラー形成液中の熱硬化性ポリイミドの含有量は３０質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧２２０Ｖ、周波数１００Ｈｚ）により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ７μｍのピラーを形成した。ピラーを形成後、６５℃で３０分間の条件で乾燥させた。
【０２０１】
（実施例６）
実施例３において、「ピラーの形成」を下記のように代えた以外は、実施例３と同様にして、実施例６の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱硬化性ポリイミド樹脂溶液（商品名:ユピコートＦＳ−１００Ｌ、宇部興産社製）を用意した。ピラー形成液中の熱硬化性ポリイミドの含有量は３０質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧２２０Ｖ、周波数１００Ｈｚ）により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ７μｍのピラーを形成した。ピラーを形成後、６５℃で３０分間の条件で乾燥させた。
【０２０２】
（実施例７）
実施例１において、「ピラーの形成」、「絶縁膜の形成」、「ピラー除去」、及び「熱処理」を下記のように代えた以外は、実施例１と同様にして、実施例７の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、ｎ−テトラデカンを溶媒とした銀ナノ粒子（商品名:ＮＰＳ−Ｊ、ハリマ化成社製、平均粒径１２ｎｍ）を用意した。ピラー形成液中の銀ナノ粒子の含有量は６５質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧４００Ｖ、周波数５０Ｈｚ）により、ピラー形成液（インク）を吐出させて、１８０℃で３０分間の条件で熱処理して、最大直径１５μｍ、最大高さ１０μｍのピラーを形成した。
【０２０３】
−絶縁膜の形成−
絶縁膜形成材料として、γ−ブチロラクトンを主溶媒とした熱硬化性ポリイミド樹脂（商品名:ＤＬ−１０００、東レ株式会社製）を用意した。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成液をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２０４】
−ピラー除去−
絶縁膜を形成したガラス基板を、Ａｇエッチング液（商品名：ＳＥＡ−１、関東化学社製）を用いて、室温で５分間浸漬することにより、ピラーを除去し、周縁に突起部が形成された開口部を形成した。
【０２０５】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０２０６】
（実施例８）
実施例７において、「絶縁膜の形成」を下記のように代えた以外は、実施例７と同様にして、実施例８の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、γ−ブチロラクトンを溶媒とした熱硬化性アクリル樹脂を用意した。絶縁膜形成材料中の熱硬化性アクリル樹脂の含有量は３０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２０７】
（実施例９）
実施例７において、「絶縁膜の形成」を下記のように代えた以外は、実施例７と同様にして、実施例９の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、γ−ブチロラクトンを溶媒とした熱硬化性エポキシ樹脂を用意した。絶縁膜形成材料中の熱硬化性エポキシ樹脂の含有量は３０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２０８】
（実施例１０）
実施例７において、「絶縁膜の形成」を下記のように代えた以外は、実施例７と同様にして、実施例１０の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、パーフルオロトリブチルアミンを溶媒とした熱可塑性フッ素樹脂（商品名:サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００）、旭硝子株式会社製）を用意した。絶縁膜形成材料中の熱可塑性フッ素樹脂の含有量は９質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２０９】
（実施例１１）
実施例７において、「絶縁膜の形成」及び「熱処理」を下記のように代えた以外は、実施例７と同様にして、実施例１１の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、キシレンを溶媒とした熱硬化性シリコーン樹脂（商品名:ＫＲ−２７１、信越化学工業株式会社製）を用意した。絶縁膜形成材料中の熱硬化性シリコーン樹脂の含有量は５０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２１０】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２００℃まで１℃／分間の昇温速度で加熱し、その後２００℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０２１１】
（実施例１２）
実施例７において、「絶縁膜の形成」及び「熱処理」を下記のように代えた以外は、実施例７と同様にして、実施例１２の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、シクロヘキサンを溶媒とした熱硬化性ＰＤＭＳ（ポリジメチルシロキサン）系有機無機ハイブリッド材料を用意した。絶縁膜形成材料中の熱硬化性ＰＤＭＳ系有機無機ハイブリッド材料の含有量は５０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２１２】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２００℃まで１℃／分間の昇温速度で加熱し、その後２００℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０２１３】
（実施例１３）
実施例７において、「絶縁膜の形成」及び「熱処理」を下記のように代えた以外は、実施例７と同様にして、実施例１３の多層配線を作製した。
−絶縁膜の形成−
絶縁膜形成材料として、アルコールを溶媒とした有機無機ハイブリッド材料（商品名:グラスカ、ＪＳＲ社製）を用意した。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み１μｍの絶縁膜を形成した。
【０２１４】
（実施例１４）
実施例７において、「ピラーの形成」、「絶縁膜の形成」、「ピラー除去」、及び「熱処理」を下記のように代えた以外は、実施例７と同様にして、実施例１４の多層配線を作製した。
−ピラーの形成−
ピラー形成液として、ｎ−テトラデカンを溶媒とした銀ナノ粒子（商品名:ＮＰＳ−Ｊ、ハリマ化成社製、平均粒径１２ｎｍ）を用意した。ピラー形成液中の銀ナノ粒子の含有量は６５質量％であった。
下部電極上に、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法（吐出条件：電圧４００Ｖ、周波数５０Ｈｚ）により、ピラー形成液（インク）を吐出させて、１８０℃で３０分間の条件で熱処理して、最大直径１５μｍ、高さ５μｍのピラーを形成した。
【０２１５】
−絶縁膜の形成−
絶縁膜形成材料として、メチルイソブチルケトンを溶媒としたスピンオングラス材料（商品名:ＦＯＸ（Ｒ）−１６、東レ・ダウコーニング社製）を用意した。絶縁膜形成材料中のスピンオングラス材料の含有量は２０質量％であった。
下部電極及びピラーが形成されたガラス基板上に、絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、平均厚み５００ｎｍの絶縁膜を形成した。
【０２１６】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、電気炉（ＫＤＦ００８Ｈ、デンケン社製）を用い、室温から４５０℃まで５℃／分間の昇温速度で加熱し、その後４５０℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された。
【０２１７】
次に、実施例１〜１４及び比較例１で作製した多層配線について、以下のようにして、「ビアホールの最大直径の測定」、「ビアホールのテーパー角の測定」、「ビアホールへの導電性材料のステップカバレッジの測定」、「多層配線の導通性の評価」、及び「プロセス再現性の評価」を行った。結果を表３に示す。
【０２１８】
＜ビアホールの最大直径の測定＞
ビアホールにおける開口部の露出開口端の最大直径を光学顕微鏡によって測長した。
【０２１９】
＜ビアホールのテーパー角の測定＞
ビアホールのテーパー角を、ＡＦＭ（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）により測定した。
【０２２０】
＜ビアホールへの導電性材料のステップカバレッジの評価＞
ビアホールへの導電性材料のステップカバレッジを、断面ＳＥＭ写真観察により、下記基準で評価した。
〔評価基準〕
○：断線等が見られず、下部電極と上部電極が接続されていることを確認できた場合 ×：断線等の不具合が確認された場合
【０２２１】
＜導通性の評価＞
導通性について、上部−下部電極間に、±０．１Ｖの電圧を印加し、Ａｇｉｌｅｎｔ社製４１５６Ｃにより電流値を計測し、下記基準で評価した。
〔評価基準〕
○：オーミックコンタクトの特性が確認できた場合
×：上記以外の場合
【０２２２】
＜プロセス再現性の評価＞
５回同様の実験を行い、前記プロセス再現性を評価した。毎回ホールが形成され、又はホール最大直径が３０μｍ以内となった場合「○」、それ以外を「×」と判定した。
【０２２３】
【表２】
【０２２４】
【表３】
【０２２５】
（実施例１５）
図２Ａ〜図２Ｅに基づいて、実施例１５の詳細について説明する。
まず、厚み０．７ｍｍのガラス基板１１に対し、ＵＶオゾン洗浄の前処理を行った。ＵＶオゾン洗浄については、ＵＶランプとしての低圧水銀ランプを用いて、９０℃で１０分間の処理条件で行った。
【０２２６】
次に、ガラス基板１１上に、第１のソース電極１２、第１のドレイン電極１３、第２のソース電極１４、及び第２のドレイン電極１５を形成した（図２Ａ）。
具体的には、常温下のＤＣスパッタリング（装置名：ｉ−Ｍｉｌｌｅｒ、芝浦メカトロニクス社製）により、ＩＴＯからなる導電性酸化物薄膜を、ガラス基板１１に、厚みが１００ｎｍとなるように成膜した。
【０２２７】
次に、ＩＴＯからなる導電性酸化物皮膜上に、フォトレジストをスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）にて塗布後、９０℃で３０分間のプリベークを行った。続いてフォトマスクを用いてｇ、ｈ、及びｉ混合ＵＶ光を１５０ｍＪ／ｃｍ２で露光し、東京応化株式会社製現像液ＮＭＤ−Ｗ２．３８を用いて現像した後、１２０℃で３０分間のポストベークを行い、フォトレジストのパターンを形成した。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンが形成されていない領域のＩＴＯ膜を除去し、その後、レジストパターンを除去した（図２Ａ）。更に、２５０℃で３０分間の熱処理を行った。このようにして、第１のソース電極１２、第１のドレイン電極１３、第２のソース電極１４、及び第２のドレイン電極１５を形成した。
【０２２８】
次に、第１及び第２の半導体層１６，１７を形成した（図２Ａ）。
具体的には、ＤＣスパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を、厚みが約１００ｎｍとなるように成膜し、その後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、レジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を除去し、その後、レジストパターンも除去することにより、第１及び第２の半導体層１６，１７を形成した。
次に、第１のドレイン電極１３上に、ビアホールが形成されたゲート絶縁膜１８を形成した（図２Ｂ〜図２Ｄ）。
【０２２９】
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱可塑性アクリル樹脂溶液（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）を用意した。ピラー形成液中の熱可塑性アクリル樹脂の含有量は２５質量％であった。
具体的には、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ５μｍのピラー１９を形成した（図２Ａ）。ピラー１９形成後、６５℃で３０分間の条件で乾燥させた。
【０２３０】
−絶縁膜の形成−
絶縁膜形成材料として、フッ素系溶媒パーフルオロトリブチルアミンを溶媒とした熱可塑性フッ素系樹脂（旭硝子株式会社製、サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００））を用意した。絶縁膜形成材料中の熱可塑性フッ素系樹脂の含有量は９質量％であった。
ピラー１９が形成されたガラス基板１１に絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）によって塗布し、６５℃で３０分間の条件で乾燥させ、厚み５００ｎｍのゲート絶縁膜１８を成膜した（図２Ｂ）。
【０２３１】
−ピラー除去−
次に、ゲート絶縁膜１８を成膜したガラス基板１１を、γ−ブチロラクトンに室温で５分間浸漬することにより、ピラー１９を溶解させて、ピラー１９を除去し、周縁に突起部が形成された開口部を形成した（図２Ｃ）。
【０２３２】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理を行うことで、絶縁膜の突起部が消失して、順テーパー状ホールが形成された（図２Ｄ）。
【０２３３】
次に、残渣を除去するために、Ａｒプラズマを用いてアッシング処理を行った。アッシング処理の条件は、Ａｒ流量５０ｓｃｃｍ、圧力３５Ｐａ、パワー５００Ｗ、処理時間３０秒間とした。
【０２３４】
次に、第１及び第２のゲート電極２０，２１を形成し、半導体装置１０を形成した（図２Ｅ）。
具体的には、常温下のＤＣスパッタリング法によって、ゲート絶縁膜１８を硬化させたガラス基板１１にモリブデン（Ｍｏ）を１００ｎｍ成膜した後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、レジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンの形成されていない領域のＭｏ膜を除去し、その後、レジストパターンを除去した。
以上の工程により、第１のドレイン電極１３と、第２のゲート電極２１とが、ビアホールを介して接続されており、更に、第２のゲート電極と第２のソース電極間にキャパシタが形成された、２トランジスタ１キャパシタ構造の半導体装置を得た。
【０２３５】
次に、実施例１５の２トランジスタ１キャパシタ構造の半導体装置について、実施例１と同様にして、「ビアホールの最大直径の測定」、「ビアホールのテーパー角の測定」、「ビアホールへの導電性材料のステップカバレッジの測定」、「多層配線の導通性の評価」、及び「プロセス再現性の評価」を行った。結果を表４に示す。
【０２３６】
（実施例１６）
図７Ａ〜図７Ｇに基づいて、実施例１６の詳細を説明する。
【０２３７】
まず、厚み０．７ｍｍのガラス基板３１に対し、ＵＶオゾン洗浄の前処理を行った。ＵＶオゾン洗浄は、ＵＶランプとしての低圧水銀ランプを用いて、９０℃で１０分間の処理条件で行った。
【０２３８】
次に、ガラス基板３１上に、第１のソース電極３２、第１のドレイン電極３３、第２のソース電極３４、及び第２のドレイン電極３５を形成した（図７Ａ）。
具体的には、常温下のＤＣスパッタリング（装置名：ｉ−Ｍｉｌｌｅｒ、芝浦メカトロニクス社製）により、ＩＴＯからなる導電性酸化物薄膜を、ガラス基板３１に、厚みが１００ｎｍとなるように成膜した。
【０２３９】
次に、ＩＴＯからなる導電性酸化物皮膜上に、フォトレジストをスピンコートにて塗布後、９０℃で３０分間のプリベークを行った。続いて、フォトマスクを用いてｇ、ｈ、及びｉ混合ＵＶ光を１５０ｍＪ／ｃｍ２で露光し、東京応化社製現像液ＮＭＤ−Ｗ２．３８を用いて現像した後、１２０℃で３０分間のポストベークを行い、フォトレジストのパターンを形成した。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンが形成されていない領域のＩＴＯ膜を除去し、その後、レジストパターンを除去した（図７Ａ）。更に、２５０℃で３０分間の熱処理を行った。このようにして、第１のソース電極３２、第１のドレイン電極３３、第２のソース電極３４、及び第２のドレイン電極３５を形成した。
【０２４０】
次に、第１及び第２の半導体層３６，３７を形成した（図７Ａ）。
具体的には、ＤＣスパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を、厚みが約１００ｎｍとなるように成膜し、その後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、レジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を除去し、その後、レジストパターンも除去することにより、第１及び第２の半導体層３６，３７を形成した（図７Ａ）。
次に、第１、第２のドレイン電極３３、３５上に、ビアホールが形成されたゲート絶縁膜１８を形成した（図７Ｂ〜図７Ｄ）。
【０２４１】
−ピラーの形成−
ピラー形成液としては、γ−ブチロラクトンによって希釈した熱可塑性アクリル樹脂（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）を用意した。ピラー形成液中の熱可塑性アクリル樹脂の含有量は２５質量％であった。
具体的には、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法により、ピラー形成液（インク）を吐出させて第１、第２のドレイン電極３３、３５上に、最大直径１５μｍ、最大高さ５μｍのピラー３９、４０を形成した（図７Ａ）。ピラー３９を形成後、６５℃で３０分間の条件で乾燥させた。
【０２４２】
−絶縁膜の形成−
絶縁膜形成材料として、フッ素系溶媒パーフルオロトリブチルアミンを溶媒とした熱可塑性フッ素系樹脂（旭硝子株式会社製、サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００））を用意した。絶縁膜形成材料中の熱可塑性フッ素系樹脂の含有量は９質量％であった。
ピラー１９が形成されたガラス基板１１に絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）によって塗布し、６５℃で３０分間の条件で乾燥させ、厚み５００ｎｍのゲート絶縁膜１８を成膜した（図７Ｂ）。
【０２４３】
−ピラーの除去−
次に、ゲート絶縁膜１８を成膜したガラス基板１１を、γ−ブチロラクトンに室温で５分間浸漬することにより、ピラー３９、４０を溶解させて、ピラー３９、４０を除去し、周縁に突起部が形成された開口部を形成した（図７Ｃ）。
【０２４４】
−熱処理−
絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理によりゲート絶縁膜３８を硬化させることで、突起部が消失して、順テーパー状ホールが形成された（図７Ｄ）。
【０２４５】
次に、残渣を除去するために、Ａｒプラズマを用いてアッシング処理を行った。アッシング処理の条件は、Ａｒ流量５０ｓｃｃｍ、圧力３５Ｐａ、パワー５００Ｗ、処理時間３０秒間とした。
【０２４６】
次に、第１及び第２のゲート電極４１，４２、画素電極（陽極）４３を形成した（図７Ｅ）。
具体的には、常温下のＤＣスパッタリング法によって、ゲート絶縁膜３８を硬化させたガラス基板３１にＩＴＯからなる導電性酸化物薄膜を１００ｎｍ成膜した後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、レジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりレジストパターンの形成されていない領域のＩＴＯ膜を除去し、その後、レジストパターンを除去した。
次に、隔壁４４を形成した。具体的にはポジ型感光性ポリイミド樹脂を用いて、スピンコートにより塗布し、プリベーク、露光装置による露光、現像により、所望のパターンを得た後、２３０℃でのポストベークすることにより、隔壁４４を形成した（図７Ｆ）。
次に、高分子有機発光材料を用いて、液滴吐出法により、隔壁４４の開口領域に表示層としての有機ＥＬ層４５を形成した。
次に、上部電極（陰極）４６を形成した。具体的には、ＭｇＡｇを真空蒸着することにより、上部電極（陰極）４６を形成した（図７Ｇ）。
以上より、有機ＥＬ表示素子３０を形成し、コストダウンが可能となった。
【０２４７】
次に、実施例１６の有機ＥＬ表示素子について、実施例１と同様にして、「ビアホールの最大直径の測定」、「ビアホールのテーパー角の測定」、「ビアホールへの導電性材料のステップカバレッジの測定」、「多層配線の導通性の評価」、及び「プロセス再現性の評価」を行った。結果を表４に示す。
【０２４８】
（実施例１７）
図２１Ａ〜図２１Ｆに基づいて、実施例１７の詳細を説明する。
【０２４９】
まず、厚み０．７ｍｍのガラス基板８１に対し、ＵＶオゾン洗浄の前処理を行った。ＵＶオゾン洗浄については、ＵＶランプ：低圧水銀ランプ、処理条件：９０℃で１０分間とした。
【０２５０】
次に、ガラス基板８１上に、第１及び第２のゲート電極８２、８３を形成した。具体的には、ガラス基板８１上に、ＤＣスパッタリング（装置名：ｉ−Ｍｉｌｌｅｒ、芝浦メカトロニクス社製）により透明導電膜であるＩＴＯ膜を厚さが約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第１及び第２のゲート電極８２、８３のパターンと同様のレジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＩＴＯ膜を除去した。この後、レジストパターンも除去することにより、第１及び第２のゲート電極８２、８３を形成した（図２１Ａ参照）。
【０２５１】
次に、ゲート絶縁層８４を形成した。具体的には、第１及び第２のゲート電極８２、８３及びガラス基板８１上に、ＲＦスパッタリングによりＳｉＯ２膜を約３００ｎｍ成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層８４のパターンと同様のレジストパターンを形成し、更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＳｉＯ２膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層８４を形成した（図２１Ａ参照）。
【０２５２】
次に、第１及び第２のソース電極８５、８６及び第１及び第２のドレイン電極８７、８８を形成した。具体的には、ゲート絶縁層８４上にＤＣスパッタリングにより透明導電膜であるＩＴＯ膜を膜厚が約１００ｎｍとなるように成膜し、この後、ＩＴＯ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第１及び第２のソース電極８５、８６及び第１及び第２のドレイン電極８７、８８のパターンと同様のレジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＩＴＯ膜を除去した。この後、レジストパターンも除去することにより、ＩＴＯ膜からなる第１及び第２のソース電極８５、８６並びに第１及び第２のドレイン電極８７、８８を形成した（図２１Ａ参照）。
【０２５３】
次に、第１及び第２の半導体層８９、９０を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物膜を膜厚が約１００ｎｍとなるように成膜し、この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第１及び第２の半導体層８９、９０のパターンと同様のレジストパターンを形成し、更に、ＲＩＥにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、第１及び第２の半導体層８９、９０を形成した。これにより、第１のソース電極８５と第１のドレイン電極８７との間にチャネルが形成されるように第１の半導体層８９が、第２のソース電極８６と第２のドレイン電極８８との間にチャネルが形成されるように第２の半導体層９０が形成された（図２１Ａ参照）。
次に、ドレイン電極８８上にビアホールを有した層間絶縁膜９２を形成した（図２１Ｂ〜図２１Ｅ）。
【０２５４】
−ピラーの形成−
ピラー形成液として、γ−ブチロラクトンによって希釈した熱可塑性アクリル樹脂溶液（商品名:ＫＨ−ＣＴ−８６５、日立化成工業株式会社製）を用意した。ピラー形成液中の熱可塑性アクリル樹脂の含有量は２５質量％であった。
具体的には、インクジェット装置（商品名：スーパーインクジェット装置、ＳＩＪテクノロジ社製）を用いて、液滴吐出法により、ピラー形成液（インク）を吐出させて最大直径１５μｍ、最大高さ１０μｍのピラー９１を形成した（図２１Ｂ）。ピラー９１を形成後、６５℃で３０分間の条件で乾燥させた（図２１Ｂ）。
【０２５５】
−絶縁膜の形成−
次に、絶縁膜形成材料としてフッ素系樹脂（旭硝子株式会社製、サイトップ、（Ｃ６Ｆ１０Ｏ）ｎ（ｎ＝約８０，０００））を用意した。絶縁膜形成材料中の熱可塑性フッ素系樹脂の含有量は９質量％であった。
ピラー９１が形成されたガラス基板８１に絶縁膜形成材料をスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）により塗布し、６５℃で３０分間の条件で乾燥させ、厚み１．５μｍの層間絶縁膜９２を成膜した（図２１Ｃ）。
【０２５６】
−ピラーの除去−
次に、層間絶縁膜９２が成膜されたガラス基板８１を、γ−ブチロラクトンに室温で５分間浸漬することにより、ピラー９１を溶解させて、ピラー９１を除去し、周縁に突起部が形成された開口部を形成した（図２１Ｄ）。
【０２５７】
−熱処理−
層間絶縁膜に開口部が形成されたガラス基板を、オーブン（ＤＴＳ８２、ヤマト科学社製）を用いて、室温から２３０℃まで１℃／分間の昇温速度で加熱し、その後２３０℃で１時間の熱処理により層間絶縁膜９２を硬化させることで、突起部が消失して、順テーパー状ホールが形成された（図２１Ｅ）。
【０２５８】
次に、残渣を除去するために、Ａｒプラズマを用いてアッシング処理を行った。アッシング処理の条件は、Ａｒ流量５０ｓｃｃｍ、圧力３５Ｐａ、パワー５００Ｗ、処理時間３０秒とした。
【０２５９】
次に、ＤＣスパッタリング法によりＩＴＯ薄膜を成膜後、フォトレジストをスピンコート（装置名：１Ｘ−ＤＸ２、ミカサ社製）にて塗布後、９０℃で３０分間のプリベークを行った。続いて、フォトマスクを用いてｇ、ｈ、及びｉ混合ＵＶ光を１５０ｍＪ／ｃｍ２露光し、東京応化株式会社製の現像液ＮＭＤ−Ｗ２．３８を用いて現像した後、１２０℃で３０分間のポストベークを行い、フォトレジストのパターンを形成した。
更に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＩＴＯ薄膜を除去し、その後、レジストパターンも除去することにより、陽極９４を形成した（図２１Ｆ）。
【０２６０】
次に、隔壁９３を形成した。具体的には、ポジ型感光性ポリイミド樹脂を用いて、スピンコートにより塗布し、プリベーク、露光装置による露光、現像により、所望のパターンを得た後、２３０℃でのポストベークすることにより、隔壁９３を形成した（図２１Ｆ）。
【０２６１】
次に、高分子有機発光材料を用いて、液滴吐出法により、隔壁９３の開口領域に有機ＥＬ層９５を形成した（図２１Ｆ）。
【０２６２】
次に、陰極９６を形成した。具体的には、ＭｇＡｇを真空蒸着することにより、陰極９６を形成した（図２１Ｆ）。
以上より、有機ＥＬ表示素子８０を形成し、コストダウンが可能となった。
【０２６３】
次に、実施例１７の有機ＥＬ表示素子について、実施例１と同様にして、「ビアホールの最大直径の測定」、「ビアホールのテーパー角の測定」、「ビアホールへの導電性材料のステップカバレッジの測定」、「多層配線の導通性の評価」、及び「プロセス再現性の評価」を行った。結果を表４に示す。
【０２６４】
【表４】
【産業上の利用可能性】
【０２６５】
本発明のホール形成方法、並びに、該ホール方法を用いて形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムは、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラ、ビデオカメラ等の撮像機器における表示手段として好適に利用可能である。
【０２６６】
また、本発明のホール形成方法、並びに、該ホール形成方法を用いて形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムは、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段として好適に利用可能である。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置を用いることができる。
なお、本発明のホール形成方法、並びに、該ホール方法を用いて形成した多層配線、半導体装置は、表示素子以外のもの（例えば、ＩＣカード、ＩＤタグなど）にも用いることができる。
【０２６７】
更に、本発明のホール形成方法、並びに、該ホール形成方法を用いて形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムは、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段として好適に利用可能である。
【符号の説明】
【０２６８】
１ 基材
２ 第１の配線
３ ピラー
４ 絶縁膜
５ 第２の配線
７ 突起部
２２ 基材
２３ ソース電極
２４ ドレイン電極
２５ 半導体層
２６ ゲート絶縁膜
２７ ゲート電極
３７２ 液晶素子の対向電極（コモン電極）
３７４ コンデンサの対向電極（コモン電極）
【先行技術文献】
【特許文献】
【０２６９】
【特許文献１】特表２００３−５１８７５５号公報
【特許文献２】特開２００９−２１５５２号公報
【特許文献３】特開２００７−９５７８３号公報
【特許文献４】特開２００５−５０５５８号公報
【非特許文献】
【０２７０】
【非特許文献１】Ｔ．Ｏｋｕｂｏ，ｅｔ ａｌ．：ＩＤＷ ’０７，（２００７），ｐｐ．４６３−４６４．
【非特許文献２】Ｋ．Ｙａｓｅ，ｅｔ ａｌ．：ＩＤＷ ’０９，（２００９），ｐｐ．７１７−７２０．
【非特許文献３】Ｋ．Ｓｕｚｕｋｉ，ｅｔ ａｌ．：ＩＤＷ ’０９，（２００９），ｐｐ．１５８１−１５８４．
【特許請求の範囲】
【請求項１】
基材上にピラー形成液を付与してピラーを形成するピラー形成工程と、
前記ピラーが形成された基材上に絶縁膜形成材料を付与して絶縁膜を形成する絶縁膜形成工程と、
前記ピラーを除去して前記絶縁膜に開口部を形成するピラー除去工程と、
前記開口部が形成された絶縁膜を熱処理する熱処理工程と、
を含むことを特徴とするホール形成方法。
【請求項２】
ピラー形成液が、樹脂と、溶媒とを含有する請求項１に記載のホール形成方法。
【請求項３】
ピラー形成液が、無機ナノ粒子と、溶媒とを含有する請求項１に記載のホール形成方法。
【請求項４】
ピラー形成液の付与が、静電吸引型液滴吐出法により行われる請求項１から３のいずれかに記載のホール形成方法。
【請求項５】
絶縁膜形成材料を基材全面上に付与する請求項１から４のいずれかに記載のホール形成方法。
【請求項６】
絶縁膜形成材料を基材上にラインアンドスペース状に付与し、その後絶縁膜形成材料の流動性を利用して基材全面上に付与する請求項１から５のいずれかに記載のホール形成方法。
【請求項７】
第１の配線と、前記第１の配線を被覆する絶縁膜と、前記絶縁膜上に配置された第２の配線とを有し、前記第１の配線と前記第２の配線とが、前記絶縁膜に形成されたビアホールを介して接続された多層配線であって、
前記ビアホールが、請求項１から６のいずれかに記載のホール形成方法により形成されたことを特徴とする多層配線。
【請求項８】
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの１つの前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む半導体装置であって、
前記ビアホールが、請求項１から６のいずれかに記載のホール形成方法により形成されたことを特徴とする半導体装置。
【請求項９】
駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、を備える表示素子であって、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの１つの前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む駆動回路であって、
前記ビアホールが、請求項１から６のいずれかに記載のホール形成方法により形成されたことを特徴とする表示素子。
【請求項１０】
駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、
前記光制御素子と前記駆動回路との間に設けられた層間絶縁膜と、
を備える表示素子であり、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも１つ有する駆動回路であって、
前記駆動回路の前記ドレイン電極と、前記光制御素子に含まれる少なくとも１つの電極とが、
前記層間絶縁膜に形成されたビアホールを介して接続されており、
前記ビアホールが、請求項１から６のいずれかに記載のホール形成方法により形成されたことを特徴とする表示素子。
【請求項１１】
光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子の少なくともいずれかを有する請求項９から１０のいずれかに記載の表示素子。
【請求項１２】
マトリックス状に複数配置された請求項９から１１のいずれかに記載の表示素子と、
前記表示素子に電圧を個別に印加するための複数の配線と、
画像データに応じて、前記表示素子に印加された電圧を前記複数の配線を介して個別に制御する表示制御装置と、
を有することを特徴とする画像表示装置。
【請求項１３】
請求項１２に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ出力装置と、を有することを特徴とするシステム。
【請求項１】
基材上にピラー形成液を付与してピラーを形成するピラー形成工程と、
前記ピラーが形成された基材上に絶縁膜形成材料を付与して絶縁膜を形成する絶縁膜形成工程と、
前記ピラーを除去して前記絶縁膜に開口部を形成するピラー除去工程と、
前記開口部が形成された絶縁膜を熱処理する熱処理工程と、
を含むことを特徴とするホール形成方法。
【請求項２】
ピラー形成液が、樹脂と、溶媒とを含有する請求項１に記載のホール形成方法。
【請求項３】
ピラー形成液が、無機ナノ粒子と、溶媒とを含有する請求項１に記載のホール形成方法。
【請求項４】
ピラー形成液の付与が、静電吸引型液滴吐出法により行われる請求項１から３のいずれかに記載のホール形成方法。
【請求項５】
絶縁膜形成材料を基材全面上に付与する請求項１から４のいずれかに記載のホール形成方法。
【請求項６】
絶縁膜形成材料を基材上にラインアンドスペース状に付与し、その後絶縁膜形成材料の流動性を利用して基材全面上に付与する請求項１から５のいずれかに記載のホール形成方法。
【請求項７】
第１の配線と、前記第１の配線を被覆する絶縁膜と、前記絶縁膜上に配置された第２の配線とを有し、前記第１の配線と前記第２の配線とが、前記絶縁膜に形成されたビアホールを介して接続された多層配線であって、
前記ビアホールが、請求項１から６のいずれかに記載のホール形成方法により形成されたことを特徴とする多層配線。
【請求項８】
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの１つの前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む半導体装置であって、
前記ビアホールが、請求項１から６のいずれかに記載のホール形成方法により形成されたことを特徴とする半導体装置。
【請求項９】
駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、を備える表示素子であって、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも２つ有し、これらのうちの１つの前記電界効果型トランジスタの前記ドレイン電極と、他の前記電界効果型トランジスタの前記ゲート電極とが、前記ゲート絶縁膜に形成されたビアホールを介して接続された回路を少なくとも１つ含む駆動回路であって、
前記ビアホールが、請求項１から６のいずれかに記載のホール形成方法により形成されたことを特徴とする表示素子。
【請求項１０】
駆動信号に応じて光出力を制御する光制御素子と、
前記光制御素子を駆動する駆動回路と、
前記光制御素子と前記駆動回路との間に設けられた層間絶縁膜と、
を備える表示素子であり、
前記駆動回路が、
基板と、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
少なくとも前記ソース電極及び前記ドレイン電極との間に形成された半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
を有する電界効果型トランジスタを少なくとも１つ有する駆動回路であって、
前記駆動回路の前記ドレイン電極と、前記光制御素子に含まれる少なくとも１つの電極とが、
前記層間絶縁膜に形成されたビアホールを介して接続されており、
前記ビアホールが、請求項１から６のいずれかに記載のホール形成方法により形成されたことを特徴とする表示素子。
【請求項１１】
光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子の少なくともいずれかを有する請求項９から１０のいずれかに記載の表示素子。
【請求項１２】
マトリックス状に複数配置された請求項９から１１のいずれかに記載の表示素子と、
前記表示素子に電圧を個別に印加するための複数の配線と、
画像データに応じて、前記表示素子に印加された電圧を前記複数の配線を介して個別に制御する表示制御装置と、
を有することを特徴とする画像表示装置。
【請求項１３】
請求項１２に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ出力装置と、を有することを特徴とするシステム。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図７Ｆ】
【図７Ｇ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１８Ｃ】
【図１８Ｄ】
【図１８Ｅ】
【図１９Ａ】
【図１９Ｂ】
【図１９Ｃ】
【図１９Ｄ】
【図２０】
【図２１Ａ】
【図２１Ｂ】
【図２１Ｃ】
【図２１Ｄ】
【図２１Ｅ】
【図２１Ｆ】
【図２２】
【図２３Ａ】
【図２３Ｂ】
【図２３Ｃ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図７Ｆ】
【図７Ｇ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１８Ｃ】
【図１８Ｄ】
【図１８Ｅ】
【図１９Ａ】
【図１９Ｂ】
【図１９Ｃ】
【図１９Ｄ】
【図２０】
【図２１Ａ】
【図２１Ｂ】
【図２１Ｃ】
【図２１Ｄ】
【図２１Ｅ】
【図２１Ｆ】
【図２２】
【図２３Ａ】
【図２３Ｂ】
【図２３Ｃ】
【公開番号】特開２０１２−１８６４５５（Ｐ２０１２−１８６４５５Ａ）
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願番号】特願２０１２−２６９３４（Ｐ２０１２−２６９３４）
【出願日】平成２４年２月１０日（２０１２．２．１０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【出願人】（５０６１５９９７６）株式会社ＳＩＪテクノロジ (4)
【Ｆターム（参考）】
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願日】平成２４年２月１０日（２０１２．２．１０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【出願人】（５０６１５９９７６）株式会社ＳＩＪテクノロジ (4)
【Ｆターム（参考）】
[ Back to top ]