説明

マイクロ電子デバイスの製造方法、およびこの製造方法によって製造されたマイクロ電子デバイス

【課題】 基板上に上下に積層された第1の階層と第2の階層とにそれぞれ分配された第1の電気素子と第2の電気素子との間の良好な電気的接続を可能にするほどに広い上面を有し、かつ熱膨張に伴う損傷を生じないほどに小さな断面を有する相互配線を備えたマイクロ電子デバイスを製造する方法を提供する。
【解決手段】 この方法は、互いに異なる長さを有する少なくとも1本の第1のアームと少なくとも1本の第2のアームとを、各アームが、各アームの断面積より十分に広い上面を有する導電パッドと、基板上に定められている固着エリアとを機械的に直接に接続するように作製するステップ(102)と、この導電パッドを、第1の階層の領域内に形成し、次いで、第2の電気素子との電気的接続に先立って、導電パッドの上面が、第2の階層の領域の下端または内部の、基板に平行な面内に存在している接続位置まで変位させるステップ(106)とを含んでいる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板上にマイクロ電子デバイスを製造する方法、およびこの方法によって製造されたマイクロ電子デバイスに関する。
【0002】
マイクロ電子デバイスは、集合的なマイクロ電子製造方法によって製造されるデバイスである。したがって、通常、マイクロ電子デバイスは、例えばフォトリソグラフィー技術を用いて、連続する複数の層の積層およびエッチングによって製造される。
【0003】
マイクロ電子デバイスは、基板上に上下に積層された第1と第2の階層にそれぞれ分配された少なくとも1つの第1の電気素子と、少なくとも1つの第2の電気素子とを備えている。
【0004】
これらの電気素子は、同一の基板上で、他方の階層に形成されている他の電気素子に電気的に接続されるべき任意の素子である。これらの電気素子は、例えばマイクロ電子チップ、導電トラック、または電気的な相互配線である。
【0005】
用語「マイクロ電子チップ」は、本明細書においては、半導体ウエハ片を意味している。この半導体ウエハ片は、トランジスタ、キャパシタ、レジスタ、インダクタ、MOS(金属酸化膜半導体)素子、MEMS(微小電気機械システム)、またはNEMS(ナノ電気機械システム)などの、1つ以上の電子素子を備えていることが好ましい。これらの電子素子は、リソグラフィー、DRIE(深掘り反応性イオンエッチング)などの集合的なマイクロ電子製造方法による半導体ウエハのエッチング、または半導体ウエハ上への被着によって製造される。
【背景技術】
【0006】
このようなマイクロ電子デバイスを製造するための、従来技術による方法は、次のステップを含んでいる。
上面の幅および長さが厚さより大きい、少なくとも1つの導電パッドを形成するステップと、次いで、
この導電パッドを介して、第1の電気素子に第2の電気素子を電気的に接続するために、この上面に第2の電気素子を電気的に接続するステップ。
【0007】
例えば特許文献1は、「第2のタイプの」相互配線と呼ばれる、電解成長法によって形成された相互配線が、第1の層のマイクロ電子チップの上部の封止層を完全に貫通しているマイクロ電子デバイスの製造方法を開示している。この相互配線は銅から成っており、上層との電気接点を高い信頼度で構成するために十分な広さを有する平坦な上面を得ることができる十分な断面積、すなわち10μm2を超過する断面積を有している。この十分に大きな断面積のために、マイクロ電子デバイスの温度が上昇すると、導電パッドは相当に膨張する。この膨張によって、マイクロ電子デバイスは損傷する場合がある。
【0008】
したがって、次のような、相反する2つの技術的な制約が存在する。
1.相互配線が、上層との電気接点を確実に構成することができるほどに広い上面を有するように、相互配線の断面積は大きくなければならない。
2.同時に、膨張に関する問題を限定的なものにすることができるほどに、また相互配線の実装密度を十分に大きくすることができるほどに、相互配線の断面積は小さくなければならない。
【0009】
さらに、従来のリソグラフィーおよび電解成長において、従来技術で実現可能である断面積より小さい断面積を得ることはできない。したがって、この相互配線の高さと幅との比に対して限界値が存在する。最後に、導電パッドの作製には、とりわけ電解成長の遂行を含む多数のステップが必要とされる。したがって、上述の製造方法は、相当に複雑で長時間を要し、それゆえ高コストを伴うものになっている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】国際公開WO09/147148号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明は、これらのマイクロ電子デバイスの別の製造方法を提供することによって、これらの欠点の少なくとも1つを解消させることを目的としている。
【課題を解決するための手段】
【0012】
この目的を達成するために、本発明は、次のような製造方法を提供するものである。
この方法は、少なくとも1本の第1のアームと、この少なくとも1本の第1のアームの長さと異なる長さを有する少なくとも1本の第2のアームとを、各アームが、導電パッドと、基板上に定められている対応する固着エリアとを機械的に直接に接続するように作製するステップを、さらに含んでいる。
導電パッドは、第1の階層の形成される領域の内部に作られ、次いで、第2の電気素子との電気的接続に先立って、導電パッドの上面が、第2の階層の形成される領域の下端または内部の、基板に平行な面内に存在している接続位置まで変位する。
【0013】
以下の説明において、導電パッドの上面は、ある階層の下端と同一平面内にあるにすぎない場合でさえ、その階層の内部にあると表現する場合がある。
【0014】
上記の方法は、多くの長所を有する。作製位置から接続位置への導電パッドの変位によって、大きな断面を有するピラーを介する下の階層との接続を必要としない、10μm2を超過する上面を有する導電パッドの容易な作製が可能になる。したがって、導電パッドの膨張に関する問題が緩和される。同時に、上の階層のマイクロ電子チップとの効果的な電気的接続の実現性は失われない。上の階層の第2のマイクロ電子チップとの電気的接続を実現するために、例えば導電パッド上にマイクロインサートを形成したり、溶融ボールを被着したりすることができる。マイクロインサートは、熱圧着によって電気的接続を実現するために用いられる材料の被着物である。この材料は、例えばニッケルである。このマイクロインサートは、電気接点が、平坦な表面上に支持されている板ばねの先端によって構成される他の方法に比して、本発明の方法が特に優れている点である。
【0015】
本発明の方法は、同一の基板上に、複数の同等のマイクロ電子デバイスを同時に製造するための集合的な製造方法である。この製造方法の実行には、従来の方法より少ないステップしか必要としない。例えば第1の階層内への導電トラックの形成と導電パッドの形成とは、同一のステップにおいて行うことができる。電気分解のステップも、原則として存在しない。
【0016】
最後に、相異なる長さの少なくとも2本のアームを用いることによって、接続位置において、導電パッドが基板の上方に立ち上がる最大高さの正確な設定が可能になる。
【0017】
この方法の実施形態には、次の特性の1つ以上が含まれる場合がある。
この方法は、さらに、導電パッドと、基板上に定められている、第1および第2のアームの固着エリアと異なる固着エリアとを機械的に接続する少なくとも1本の第3のアームを作製するステップを含んでいる。この第3のアームの一端は、第1および第2のアームの付着エリアから空間的に隔たった付着エリアにおいて、導電パッドに付着しており、第3のアームの長さは、接続位置において、導電パッドの上面を、基板に平行に保つように選ばれている。
この方法は、各々が、導電パッドの上面の対応する付着エリアと、基板上に定められている対応する固着エリアとを機械的に直接に接続する、同じ長さの4本のアーム、および導電パッドと、基板上の対応する固着エリアとを機械的に直接に接続する、この4本のアームの長さと異なる長さを有する少なくとも1本のアームを作製するステップを含んでいる。
導電パッドの変位は、温度変化、および/または電気エネルギーまたは磁気エネルギーの外部からの供給によって引き起こされる。
この方法は、導電パッドの作製および変位の後に、同一の基板上に同時に製造された複数のマイクロ電子デバイスを互いに分離するために、基板を切断するステップを含んでいる。
この方法は、導電パッドと第2の電気素子との電気的接続の前で、かつ導電パッドの変位の後に、第2の階層を積層する基部を形成するために、また導電パッドを接続位置に固定するために、第1の階層を、封止材料で封止するステップを含んでいる。
この方法は、導電パッドの変位の後で、かつ導電パッドと第2の電気素子との電気的接続の後に、導電パッドを接続位置に固定するために、第1および第2の階層を、封止材料で封止するステップを含んでいる。
この方法は、導電パッドの変位の後に、導電パッドと、第2の電気素子の、導電パッドに対向するように作られている外面上に形成された電気接点とを接続するように、少なくとも部分的に導電パッド上に第2の電気素子を積層するステップを含んでいる。
上述の導電パッドの作製は、基板上への第1の階層の導電トラック、および/または導電パッドの作製と同時に行われる。
第1および/または第2の電気素子は、マイクロ電子チップである。
【0018】
本発明の方法のこれらの実施形態は、さらに、次の長所を有している。
少なくとも1本の第3のアームを用いることによって、接続位置における導電パッドの平坦性および平行性を調整することができる。
少なくとも5本のアームを用いることによって、導電パッドを所望の高さに位置決めすることができると同時に、基板に平行に保つことができる。
外部からのエネルギーの供給または温度変化を用いることによって、望みの時刻に導電パッドの変位を開始することができる。
切断ステップの採用によって、同一の基板上への、いくつかのマイクロ電子デバイスの集合的な製造が可能になる。
導電パッドと第2の電気素子との電気的接続の前に、第1の階層を封止することによって、第1の階層と第2の階層との間に空洞または案内ピボットを設けることなく、第2の電気素子を容易かつ正確に位置決めすることができる堅固な基部を構築することができる。
いくつかの階層を同時に封止することによって、製造時間を短縮し、製造方法を単純化することができる。
導電パッド上に第2の電気素子を積層することによって、第2の階層にエッチングによって形成しなければならない導電トラックの数が制限される。
第1の階層の導電トラックの作製と同時に導電パッドの作製を行うことによって、製造方法が単純化される。
【0019】
本発明は、さらに、次のものを備えているマイクロ電子デバイスを提供するものである。
基板と、
基板上に上下に積層された第1の階層と第2の階層とにそれぞれ分配されている少なくとも1つの第1の電気素子と少なくとも1つの第2の電気素子と、
第1の電気素子と第2の電気素子とを電気的に接続している、上面の幅および長さが厚さより大きい少なくとも1つの導電パッドと、
少なくとも1本の第1のアームと、この少なくとも1本の第1のアームの長さと異なる長さを有する少なくとも1本の第2のアーム。各アームは、導電パッドと、基板上に定められている対応する固着エリアとを機械的に直接に接続している。
【0020】
本発明のマイクロ電子デバイスの実施形態では、次の特性を有している場合がある。
マイクロ電子デバイスは、第2の電気素子と導電パッドとを電気的に接続している、可溶融材料または熱圧着材料から成る被着物を有している。
【図面の簡単な説明】
【0021】
【図1】積層された2つの階層に分配された電気素子を有する、本発明の実施形態によるマイクロ電子デバイスの側断面図である。
【図2】図1のマイクロ電子デバイスの2つの電気素子の間の電気的な相互配線の上面図である。
【図3】図2の相互配線の作製位置における側断面図である。
【図4】図2の相互配線の作製位置における上面図である。
【図5】図2の相互配線の接続位置における側断面図である。
【図6】図2の相互配線が接続位置において立ち上がる高さhを求める方法を示す図である。
【図7】図1のマイクロ電子デバイスの製造方法のフローチャートである。
【図8】図7のステップ70におけるマイクロ電子デバイスの側断面図である。
【図9】図7のステップ74におけるマイクロ電子デバイスの側断面図である。
【図10】図7のステップ78におけるマイクロ電子デバイスの側断面図である。
【図11】図7のステップ80におけるマイクロ電子デバイスの側断面図である。
【図12】図7のステップ82におけるマイクロ電子デバイスの側断面図である。
【図13】図7のステップ86におけるマイクロ電子デバイスの側断面図である。
【図14】図7のステップ92におけるマイクロ電子デバイスの側断面図である。
【図15】図7のステップ96におけるマイクロ電子デバイスの側断面図である。
【図16】図7のステップ98におけるマイクロ電子デバイスの側断面図である。
【図17】図7のステップ102におけるマイクロ電子デバイスの側断面図である。
【図18】図7のステップ104におけるマイクロ電子デバイスの側断面図である。
【図19】図7のステップ106におけるマイクロ電子デバイスの側断面図である。
【図20】図7のステップ108におけるマイクロ電子デバイスの側断面図である。
【図21】図7のステップ112におけるマイクロ電子デバイスの側断面図である。
【図22】図7のステップ116におけるマイクロ電子デバイスの側断面図である。
【図23】図7のステップ118におけるマイクロ電子デバイスの側断面図である。
【図24】図7のステップ120におけるマイクロ電子デバイスの側断面図である。
【図25】図1のマイクロ電子デバイスの別の相互配線の側断面図である。
【図26】図25の相互配線の上面図である。
【図27】本発明の別の実施形態によるマイクロ電子デバイスの側断面図である。
【図28】本発明のさらに別の実施形態によるマイクロ電子デバイスの側断面図である。
【図29】図28のマイクロ電子デバイスに用いられる相互配線の上面図である。
【図30】相互配線の別の実施例の上面図である。
【発明を実施するための形態】
【0022】
添付図面を参照して、単に非限定的な例にしかすぎない以下の説明を読むことによって、本発明をより明瞭に理解することができると思う。
【0023】
添付図面において、同一の要素には、同一の符号が付してある。
【0024】
以下の説明において、当業者に周知の特性および機能に関しては、詳細な説明は行われない。
【0025】
図1は、マイクロ電子デバイス2を示している。このマイクロ電子デバイス2は、いくつかの電気素子が積層されている基板4を有している。本明細書においては、マイクロ電子デバイス2は、電気素子がマイクロ電子チップである特定の場合について説明する。通常、マイクロ電子チップの最大寸法は5mm未満である。
【0026】
基板4は、切断ステップの後に得られる半導体ウエハ片である。この基板4は、添付図面において水平位で示されている平坦な基板である。水平位は、直交し合う2つの軸、すなわちx軸およびy軸によって(図1ではx軸しか見えない)特定されている。図1および以降の図において、z軸は垂直軸を表わしている。
【0027】
基板4は、基板4上に被着されているか、または基板4に集積されているマイクロ電子チップ同士を接続するための、およびマイクロ電子チップと各電子素子とを接続するための複数の導電トラックが被着されている、またはエッチングによって形成されている平坦な上面6を有している。各導電トラックは、同一の階層内にしか延びていない。通常、重ね合わされた各マイクロ電子チップに電力を供給するための導電トラックが、上面6上に形成されている。
【0028】
単純化のために、図1には、階層12および14にそれぞれ割り当てられている1つずつのマイクロ電子チップ8および10しか示していない。階層14は、階層12上に積層されている。各階層は一定の厚さを有しており、上面6と平行に延在している。
【0029】
マイクロ電子チップ8および10の下面に、上面6の方向に向けられた電気接点を有している。マイクロ電子チップ8および10は、それぞれ例えば電気接点16、17および18、19を有している。電気接点16および17は、上面6上に被着されているか、またはエッチングによって形成されている導電トラック22および24に、それぞれ接続されている。導電トラック22および24への電気接点16および17の電気的接続は、例えばマイクロインサートまたは溶融ボールを用いて行われる。
【0030】
各マイクロ電子チップ8および10は、それぞれ対応する封止層26および28内に埋め込まれている。封止層26および28は、各マイクロ電子チップの全周を覆うように外側に拡がっている。これらの封止層26および28は、各マイクロ電子チップを保護し、また各マイクロ電子チップを確実に基板上に固定するために用いられている。これらの封止層26および28は、例えばエポキシ系樹脂などの高分子で作られている。封止層26と28との間の境界線30は、階層12と14との間の境界と一致している。
【0031】
マイクロ電子デバイス2は、さらに、マイクロ電子チップ8と10とを互いに電気的に接続するための電気的な相互配線を有している。図1には、2本の相互配線32および34が示されている。これらの相互配線32、34の各々は、マイクロ電子チップ10を、例えばマイクロ電子チップ8に電気的に接続されている、基板の導電トラックに電気的に接続している。
【0032】
相互配線32、34の各々は、封止層26内を、その一方の面から他方の面まで貫通している。マイクロ電子チップの外面を介する、このような相互配線技術は、「チップインポリマー」技術として知られている。
【0033】
相互配線32と34とは同等であり、以下においては、相互配線32のみについて詳細に説明する。
【0034】
図2〜図5は、相互配線32の特定の一実施形態の詳細図である。相互配線32は、移動可能な導電パッド40を有している。マイクロ電子チップ10を基板4に電気的に接続するために、この導電パッド40は、マイクロ電子チップ10の電気接点の1つ、この場合には電気接点19に対向して、マイクロ電子チップ10の下方に位置するように作られている。導電パッド40の幅および長さの寸法は、その厚さの寸法よりずっと大きい。用語「ずっと大きい」は、幅および長さが、厚さの少なくとも5倍、10倍、または50倍を超過しているということを意味している。導電パッド40とマイクロ電子チップ10との強固で信頼性の高い電気的接続を可能にするために、導電パッド40の上面は平坦であり、少なくとも10μm2、好ましくは少なくとも100μm2の表面積を有している。
【0035】
導電パッド40は、図3および図4に示されている作製位置と、図1および図5に示されている接続位置との間で変位することができる。
【0036】
作製位置においては、導電パッド40は、階層12の形成される領域の範囲内にしか位置していない。すなわち、作製位置においては、導電パッド40は、犠牲層42の厚さしか基板の上面6から隔てられていない(図3)。犠牲層42の厚さは、例えば10μm未満である。
【0037】
接続位置においては、導電パッド40は、基板4の上方に立ち上がっている。接続位置における、導電パッド40と基板の上面6との間の距離すなわち高さが、符合hで表わされている(図5)。この高さhは、階層12の形成される領域の厚さに等しいか、それ以上である。通常、高さhは、20μmないし100μmを超過している。
【0038】
導電パッド40を、作製位置と接続位置との間で変位させるための手段が、マイクロ電子デバイス2に備えられている。例えば相互配線32は、さらに、一端で導電パッド40に、他端で、上面6上に定められている各固着エリアに機械的に接続されている5本の直線状のアーム44〜48を有している。図2において、アーム44〜48に対する各固着エリアが、それぞれ符号50〜54が付された、破線の矩形によって表わされている。これらの固着エリア50〜54は、図6において、互いに異なる位置に配置されている。
【0039】
アーム44〜48は、同一の垂直面55(水平な上面6との交線のみが図2に示されている)と平行に延在している。この垂直面55は、上面6と直交している。
【0040】
垂直面55は、さらに、導電パッド40およびアーム44〜48に対する対称面を形成している。導電パッド40、アーム44、および固着エリア50は、垂直面55の両側に同じ幅を有している。
【0041】
作製位置(図3)において、アーム44〜48は、さらに、それらのほとんどの部分において、上面6と実質的に平行に延在している。
【0042】
接続位置においては、アーム44〜48は、垂直方向および水平方向から傾いている。例えばアームが延在している方向と上面6との間の角度は、5〜85°の範囲である。
【0043】
各アーム44〜48は、例えば数μm2ないし数百μm2未満の面積の断面を有している。
【0044】
固着エリアの反対側の各アームの端部は、対応する付着エリア58〜62を介して、導電パッド40に固定されている。
【0045】
アーム44〜46の付着エリア58〜60は、垂直面55と直交する軸64上に並べられている。付着エリア58〜60が一軸上に並べられているのは、高さhを高精度に調整するためである。図6は、接続位置において到達する高さhを定めるために、アーム44〜46がどのように作用するかを説明するための図である。軸64は、固着エリア50の位置に中心Oを定められている円弧C1上に位置している。軸64は、固着エリア51および52の位置に中心Bを定められている円弧C2上に位置している。アーム44の長さが、アーム45および46の長さより十分に長ければ、接続位置における導電パッド40の高さhは、次の関係式(数1)によって与えられる。
【数1】

式中、
kは、アームを作るために用いられている材料の熱膨張係数、
ΔTは、作製位置と接続位置との間の温度変化(℃)、
Lは、相互配線32の作製時の温度T1におけるアーム44の長さ、
yは、温度T1におけるアーム45、46の長さである。
【0046】
作製された相互配線32が冷却されるとき、アーム44はアーム45および46より長いから、この相互配線はもはや縮んでいない。このために、導電パッド40が高さhに達するまでレバーとして働くアーム45および46の運動を通じて、導電パッド40を持ち上げる張力が、付着エリア58に及ぼされる。本明細書において、導電パッド40を引っ張るアームは「作動アーム」と呼ばれ、圧縮力を及ぼす他のアームは「レバーアーム」と呼ばれる。導電パッド40を変位させるこれらの手段が働くためには、中心OとBとは一致していてはならない。この状態は、固着エリア51および52の位置を、アーム44の固着エリア50の位置に相対的に、x軸に沿ってずらすことによって得られる。
【0047】
さらに、中心OとBの間の距離は、導電パッド40を持ち上げるだけの張力を及ぼすことができるほどに、十分に長くなければならない。しかしながら、この距離は、座屈によるアーム44の変形を避けることができるほどに、十分に短くなければならない。この距離は、例えば接続位置において到達する高さhを考慮したシミュレーションソフトウェアプログラムによって、実験的に決定される。
【0048】
本明細書において、導電パッド40は矩形である。接続位置において、導電パッド40の上面を基板の上面6に平行に保つために、付着エリア59〜62は、導電パッド40の各頂点に配置されている。付着エリア59〜62のこの配置によって、接続位置における導電パッド40の平坦性を制御することができる。接続位置において、導電パッド40の上面の最高点と最低点との間の距離が、50μm未満、好ましくは1μm未満にとどまるように、この平坦性を制御することができることが好ましい。アーム45〜48の長さは、導電パッド40の上面の平坦性、および基板の上面6に対する平行性を制御することができるように定められる。接続位置において、導電パッド40の上面は基板の上面6と平行である。
【0049】
アーム44の長さは、他のアームの長さと等しくはならない。アーム45と47との長さは、必ずしも同じでなくてもよい。
【0050】
アーム44〜48の長さは、例えば実験によって決定される。この決定のために、例えば相互配線32およびアーム44〜48の変形のデジタルモデルがシミュレートされる。
【0051】
一例として、相互配線32の各寸法は、次表(表1)に定められた範囲内にある。
【表1】

【0052】
本明細書において、アーム44〜48、固着エリア50〜54、および導電パッド40は、同一の導電材料で作られている。アーム44〜48のうちの少なくとも1本は、導電パッド40と基板4の導電トラックとを電気的に接続する導電体として働く。用いられている導電材料は、例えば銅である。より特定的には、相互配線32は、この導電材料の全く同一の層で作られている。
【0053】
図7は、マイクロ電子デバイス2の製造方法の一例を示している。
【0054】
最初に、ステップ70において、半導体ウエハが供給される。この半導体ウエハ上に、いくつかのマイクロ電子デバイス2が同時に作られる。そのために、半導体ウエハ上に、これらのマイクロ電子デバイスのための導電トラックが作られている。この半導体ウエハに、電子素子が集積されている場合もある。説明を簡単にするために、図8〜図28は、次のように単純化されている。
各製造段階において、この半導体ウエハの、単一のマイクロ電子デバイスに対応する部分のみの断面が図示されている。
相互配線32の形成過程のみが示されている。
相互配線32のアーム45〜48は省略されている。
【0055】
図8は、マイクロ電子デバイス2の製造の開始時(ステップ70)における、半導体ウエハの、マイクロ電子デバイス2に対応する部分の断面を示している。この半導体ウエハから、導電トラック22および24が被着されているか、またはエッチングによって形成されている基板4が作られている。誘電体層72が、導電トラック22および24を除いて、基板4の上面6の全体を覆っている。
【0056】
次に、ステップ74(図9)において、犠牲層76が、基板4上に被着される。犠牲層76は、例えば樹脂である。
【0057】
ステップ78(図10)において、導電パッド40およびアーム44〜48を形成するべき領域上のみに犠牲層を残すために、犠牲層76が、例えばリソグラフィーによってパターン化される。
【0058】
次いで、ステップ80(図11)において、犠牲層76は、ドーム状を呈するようにアニールされる。
【0059】
ステップ82(図12)において、金属層84が、基板4の上面6および犠牲層76上に被着される。この被着は、例えば200℃以上の被着温度T1で行われる。
【0060】
ステップ86(図13)において、感光性樹脂層88が、金属層84上に被着され、次いで、金属のマイクロインサートを内部に作り込むための孔90を形成するために、この感光性樹脂層88が、フォトリソグラフィーによってパターン化される。
【0061】
ステップ92(図14)において、金属導電材料が、ステップ86において形成された孔90内に被着される。被着されたこれらの金属導電材料は、金属層84上に直接被着されたマイクロインサート94を構成する。
【0062】
その後、ステップ96(図15)において、マイクロインサート94を露出させるために、感光性樹脂層88は除去される。
【0063】
ステップ98(図16)において、新しい感光性樹脂層100が基板4上に被着され、次いで、階層12の各導電トラックおよび相互配線32、34を形成しなければならない位置を画定するために、例えばフォトリソグラフィーによって、この感光性樹脂層100がパターン化される。
【0064】
ステップ102(図17)において、階層12の導電トラックおよび相互配線32、34を形成するために、金属層84がエッチングされる。階層12の導電トラックは、例えばアームの固着エリア50〜54の少なくとも1つと、基板4の導電トラック22および24とを接続するように働く。階層12の導電トラックは固定され、その後に変位することはない。
【0065】
ステップ104(図18)において、感光性樹脂層100は除去される。
【0066】
ステップ106(図19)において、犠牲層76も除去され、また温度は温度T2まで下げられる。温度T2は、例えば100℃以下である。本明細書においては、温度T2は、80℃の近くである。犠牲層76の除去によって、導電パッド40およびアーム44〜48は解放される。温度の低下によって、導電パッド40は、その作製位置から接続位置へ変位する。
【0067】
ステップ108(図20)において、マイクロ電子チップ8が、第1の階層すなわち階層12に混在化させられる。このステップにおいて、マイクロ電子チップがボンディングされるべき位置に、ボンダー層110が被着される。その後、マイクロ電子チップ8が、このボンダー層110上に配置され、マイクロインサート94を介して、金属層84および導電トラック22、24と電気的に接続される。
【0068】
次に、ステップ112(図21)において、マイクロ電子チップ8の外面封止が行われる。この外面封止は、マイクロ電子チップ8の全周にわたり、この例においては、さらに上面にもおよぶ高分子の塗布によって行われる。導電パッド40、および導電パッド40上に形成されているマイクロインサート94は、封止層26内に完全に埋め込まれる。固化後、硬化した封止層26は、マイクロ電子チップ8を、基板4に確実に固定する。封止層26の硬化によって、さらに、相互配線32が、その接続位置に固定される。
【0069】
ステップ116(図22)において、封止層26は、機械加工によって表面を削られ、平坦化される。この目的のために、本発明においては、例えばCMP(化学機械研摩)プロセスが用いられる。この研摩によって、導電パッド40上に形成されているマイクロインサート94の上面と、封止層26の上面とは同じ高さになる。
【0070】
次いで、ステップ118(図23)において、封止層26は、その上面が導電パッド40の上面と同一平面になるまで、マイクロインサート94の厚さ方向に沿ってエッチングされる。
【0071】
ステップ120(図24)において、第2のマイクロ電子チップ10が混在化させられる。第2のマイクロ電子チップ10の混在化は、例えばステップ108において説明したようになされる。第2のマイクロ電子チップ10は、その電気接点19(図24には示されていない)が、導電パッド40に対向するように、導電パッド40の上方に積層される。したがって、導電パッド40は、マイクロインサート94を介して、マイクロ電子チップ10に電気的に接続される。
【0072】
ステップ122において、マイクロ電子チップ10の外面は封止される。
【0073】
この封止が完了すると、切断ステップ124において、同一の半導体ウエハ上に製造された各同等のマイクロ電子デバイスは、互いに分離される。
【0074】
切断ステップ124の後、ステップ126において、積層された複数のマイクロ電子チップを備える各マイクロ電子デバイスは、例えば電子ボードまたは電気回路への接続を可能にするラグまたは接続ピンを有するパッケージ内に組み込まれる。
【0075】
図25および図26は、相互配線32または34に替えて、マイクロ電子デバイス2に用いることができる相互配線の別の実施形態を示している。この相互配線140は、上述の5本のアームではなくて、3本のアームしか用いられていないという点で、相互配線32と相違している。相互配線140は、次のものを備えている。
− 導電パッド40と同様の移動可能な導電パッド142と、
− 対称面を形成している垂直面146に沿って延在している、例えばアーム44と同様のアーム144。
【0076】
この実施形態においては、前述のアーム45および46が、単一のアーム146に替えられている。このアーム146は、例えばアーム144の下方に延在する単一の平面を形成するように、前述のアーム45と46とを結合させることによって得られる。前述のアーム47および48も、単一のアーム148に替えられている。アーム148は、例えばアーム146の下方に延在する単一の平面を形成するように、前述の相互配線32のアーム47と48とを結合させることによって得られる。
【0077】
アーム148、146、144の下に直接位置する、それぞれの犠牲層ブロック149、150、152を用いることによって、このような相互配線140を作製することができる。
【0078】
犠牲層ブロック149、150、および152が除去されると、相互配線140は、それらの犠牲層ブロックから解放され、したがって、導電パッド142は、図25に示されている作製位置から接続位置に変位することができる。
【0079】
図27は、マイクロ電子デバイスの別の一実施形態を示している。このマイクロ電子デバイス160は、階層12および14に加えて、階層14上に積層されており、かつマイクロ電子チップ164を組み込まれている第3の階層162を備えているという点を除けば、マイクロ電子デバイス2と同等である。
【0080】
マイクロ電子チップ164は、それを基板4の上面6に電気的に直接接続している相互配線166を介して、マイクロ電子チップ8および10に電気的に接続されている。この相互配線166は、各アームが、導電パッド168を、導電パッド40と同じ高さの位置ではなく、導電パッド168が階層162の下端または内部に位置するように、導電パッド40よりかなり高い位置に持ち上げることができる寸法を有しているという点を除けば、相互配線32と同等に作られている。接続位置において、導電パッド168は、例えば前述の実施形態の高さhの2倍以上の高さまで持ち上げられている。
【0081】
必要に応じて、任意の1つのマイクロ電子チップの上面と、その上の階層のマイクロ電子チップの直接対向している下面との間に、マイクロインサートが作られ、それらの上面と下面との電気接点同士が直接的に接続される。一例として、図27において、マイクロ電子チップ8の上面が、垂直方向だけに延びているマイクロインサート170を介して、マイクロ電子チップ10の下面に接続されている。
【0082】
図28および図29は、図27のマイクロ電子チップ10と164とを電気的に接続することができる相互配線の別の一実施形態を有するマイクロ電子デバイス178を示している。
【0083】
この実施形態によれば、相互配線180は、共通のアーム184、およびレバーアームであるそれぞれのアーム186〜189および190〜193を介して基板4に接続されている、導電パッド40と同様の2つの導電パッド182および184を有している。
【0084】
アーム184は、前述のアーム44と同じ機能を果たす。例えばアーム184は、固着エリアから、導電パッド182を通過して導電パッド184まで延在しているという点を除けば、アーム44と同等である。
【0085】
アーム186〜189および190〜193は、それぞれ導電パッド182および184に対して、前述のアーム45〜48と同じ機能を果たす。
【0086】
図30は、アームのx軸方向の長さが変更されているという点を除けば、前述の相互配線32と同等の相互配線200を示している。より詳細には、この実施形態においては、アーム44、47および48の長さは、アーム45および46の長さより相当に短い。アーム44、47および48の長さは、アーム45および46の長さの、長くとも1/2倍、1/3倍または1/4倍未満であることが好ましい。アーム44の長さは、アーム47および48の長さの例えば70〜130%の範囲にある。本明細書においては、アーム44、47、48の長さは相等しい。この実施形態においては、アーム45および46は作動アームであり、アーム44、47および48はレバーアームである。
【0087】
他の多くの実施形態が可能である。例えばマイクロインサート94を、マイクロ電子チップの電気接点と、この電気接点に対向している導電パッドとを接続することができる任意の手段に替えることができる。例えばマイクロインサートに替えて、溶融ボールを用いることができる。
【0088】
導電材料は、粘性副層を有する多層材料であってもよい。
【0089】
移動可能な導電パッドを変位させるために、別の作動手段を用いることもできる。例えば導電パッドは、相異なる膨張係数を有する複数の材料から成るいくつかの層の重ね合わせによって形成されている作動アームに、機械的に固定されていてもよい。この場合には、作動アームは、バイメタル片として働く。
【0090】
移動可能な導電パッドを作製位置から接続位置に変位させるための作動アームは、圧電材料で作られていてもよい。この場合には、これらの圧電材料から成るアームに電流を流すことができる導電トラックが、特別に、基板4上に設けられる。
【0091】
移動可能な導電パッドを、静電力を用いて変位させることもできる。これを可能にするために、例えば導電パッドまたは1本のアームに、ある極性に帯電する導電プレートが備えられており、その導電プレートに反発力を与えるための、反対極性に帯電する導電プレートが、例えば基板上に形成されている。
【0092】
作動手段は、磁気的手段であってもよい。例えば導電パッドまたはアームの1本が、磁性材料すなわち磁化可能な材料で作られている。磁性材料から成るこれらのアームまたは導電パッドに対向して、これらのアームまたは導電パッドに反発力を与えるための、またはその反対に、これらのアームまたは導電パッドを吸引するためのコイル、すなわち制御可能な電磁石が配置されている。このコイルは、通常、基板4の上面6上に形成されている。
【0093】
別の一実施形態においては、作動手段は、形状記憶材料で形成されている。この場合には、作製位置と接続位置との間の、移動可能な導電パッドの変位は、例えば電流を通すことによって行われる。
【0094】
上述の相互配線は、N番目の階層に位置しているマイクロ電子チップと、その下の(N−1)番目の階層に位置しているマイクロ電子チップとを電気的に接続するために用いることもできる。ここで、(N−1)は、1より大きい。これは、既にマイクロ電子チップまたはマイクロ電子チップのスタックを含んでいる基板上に相互配線を形成するということを意味する。例えば階層12の導電トラック、すなわち基板4上にエッチングによって形成されている導電トラックを用いずに、マイクロ電子チップ10と図27のマイクロ電子チップ164とを直接接続するために、相互配線32と同様の相互配線を、階層12の上に作製することができる。この相互配線を作製する方法は、既に相互配線を作られている基板に、基板4と階層12とが含まれるという点を除けば、例えば図7を参照して説明した方法と同じである。
【0095】
導電パッド40は、必ずしも矩形である必要はない。導電パッド40は、例えば円形またはその他の形状を有していてもよい。導電パッド40が円形形状を有していない場合には、導電パッド40の幅および長さが、導電パッド40の上面を最も特徴付ける2つの寸法になる。導電パッド40の上面が円形形状を呈している場合には、その幅および長さは直径である。
【0096】
レバーアームや作動アームは、必ずしも直線状を呈している必要はない。それらのアームは、例えば螺旋状を呈していてもよい。
【0097】
本発明の方法は、電気素子の2階層以上の積層および電気的接続、したがって低コストの3Dタイプのマイクロ電子デバイスの製造を可能にする。
【0098】
各階層の電気素子の封止は、導電パッドの接続位置への変位の後、または導電パッドと、上階層の電気素子との接続の後に行われてもよい。この場合には、単一の封止ステップによって、いくつかの階層の同時コーティングが実行される。
【符号の説明】
【0099】
2、160、178 マイクロ電子デバイス
4 基板
6 上面
8、10、164 マイクロ電子チップ
12、14、162 階層
16〜19 電気接点
22、24 導電トラック
26、28 封止層
32、34、140、166、180、200 相互配線
40、142、168、182 導電パッド
42、76 犠牲層
44〜48、144、148、186〜193 アーム
50〜54 固着エリア
55 垂直面
58〜62 付着エリア
64 軸
72 誘電体層
84 金属層
88、100 感光性樹脂層
90 孔
94、170 マイクロインサート
110 ボンダー層
146 垂直面、アーム
149、150、152 犠牲層ブロック
184 導電パッド、アーム
B、O 中心
C1、C2 円弧
h 高さ
L、y 長さ

【特許請求の範囲】
【請求項1】
基板上に上下に積層された第1の階層と第2の階層に、それぞれ分配された少なくとも1つの第1の電気素子と少なくとも1つの第2の電気素子とを備えるマイクロ電子デバイスを製造する方法であって、
上面の幅および長さが厚さより大きい、少なくとも1つの導電パッドを作製するステップ(102)と、その後に、
前記導電パッドを介して、前記第2の電気素子と前記第1の電気素子とを電気的に接続するために、前記第2の電気素子と前記上面とを電気的に接続するステップ(120)とを含む方法において、
前記方法は、少なくとも1本の第1のアームと、この少なくとも1本の第1のアームの長さと異なる長さを有する少なくとも1本の第2のアームとを、各アームが、前記導電パッドと、前記基板上に定められている対応する固着エリアとを機械的に直接に接続するように作製するステップ(102)を、さらに含み、
前記導電パッドは、前記第1の階層の形成される領域の内部に作られ、次いで、前記第2の電気素子との電気的接続に先立って、前記導電パッドの上面が、前記第2の階層の形成される領域の下端または内部の、前記基板と平行な面内に存在する接続位置まで変位する(106)ことを特徴とする方法。
【請求項2】
前記アームのうちの少なくとも1本は、前記導電パッドと前記基板の導電トラックとを電気的に接続する導電体として働くように、導電材料で作られている、請求項1に記載の方法。
【請求項3】
前記方法は、さらに、前記導電パッドと、前記基板上に定められている、前記固着エリアと異なる固着エリアとを機械的に接続する少なくとも1本の第3のアームを作製するステップ(102)を含んでおり、該第3のアームの一端は、前記第1および第2のアームの付着エリアから空間的に隔たった付着エリアにおいて、前記導電パッドに付着しており、該第3のアームの長さは、前記接続位置において、前記導電パッドの上面を、前記基板に平行に保つように選ばれている、請求項1または2に記載の方法。
【請求項4】
各々が、前記上面の対応する付着エリアと、前記基板上に定められている対応する固着エリアとを機械的に直接に接続する、同じ長さの少なくとも4本のアームと、
前記導電パッドと、前記基板上の対応する固着エリアとを機械的に直接に接続する、該少なくとも4本のアームの長さと異なる長さを有する少なくとも1本のアームとを作製するステップ(102)を含む請求項3に記載の方法。
【請求項5】
前記導電パッドの変位は、温度変化、および/または電気エネルギーまたは磁気エネルギーの外部からの供給によって引き起こされる、請求項1〜4のいずれか1項に記載の方法。
【請求項6】
前記導電パッドの作製および変位の後に、同一の基板上に同時に製造された複数のマイクロ電子デバイスを互いに分離するために、該基板を分割するステップ(124)を含んでいる、請求項1〜5のいずれか1項に記載の方法。
【請求項7】
前記導電パッドと前記第2の電気素子との電気的接続の前で、かつ前記導電パッドの変位の後に、前記第2の階層を積層する基部を形成するために、また前記導電パッドを前記接続位置に固定するために、前記第1の階層を封止材料で封止するステップ(112、122)を含んでいる、請求項1〜6のいずれか1項に記載の方法。
【請求項8】
前記導電パッドの変位の後で、かつ前記導電パッドと前記第2の電気素子との電気的接続の後に、前記導電パッドを前記接続位置に固定するために、前記第1および第2の階層を、封止材料で封止するステップを含んでいる、請求項1〜6のいずれか1項に記載の方法。
【請求項9】
前記導電パッドの変位の後に、前記導電パッドと、前記第2の電気素子の、前記導電パッドに対向する外面上に形成されている電気接点とを接続するように、少なくとも部分的に前記導電パッド上に前記第2の電気素子を積層するステップ(120)をさらに含んでいる、請求項1〜8のいずれか1項に記載の方法。
【請求項10】
前記導電パッドの作製(102)は、前記基板上への前記第1の階層の導電トラックおよび/または導電パッドの作製と同時に行われる、請求項1〜9のいずれか1項に記載の方法。
【請求項11】
前記第1および/または第2の電気素子は、マイクロ電子チップである、請求項1〜10のいずれか1項に記載の方法。
【請求項12】
前記導電パッドの幅および長さは、厚さの少なくとも5倍を超過している、請求項1〜11のいずれか1項に記載の方法。
【請求項13】
基板(4)と、
該基板上に上下に積層された第1の階層と第2の階層(12、14、162)とにそれぞれ分配されている少なくとも1つの第1の電気素子と少なくとも1つの第2の電気素子(8、10、164)と、
前記第1の電気素子と前記第2の電気素子とを電気的に接続している、上面の幅および長さが厚さより大きい少なくとも1つの導電パッドとを備えているマイクロ電子デバイスであって、
このマイクロ電子デバイスは、少なくとも1本の第1のアームと、該少なくとも1本の第1のアームの長さと異なる長さを有する少なくとも1本の第2のアームとを備えており、各アームは、前記導電パッドと、前記基板上に定められている対応する固着エリアとを、機械的に直接に接続していることを特徴とするマイクロ電子デバイス。
【請求項14】
前記第2の電気素子と前記導電パッドとを電気的に接続している可溶融材料または熱圧着材料から成る被着物を有する、請求項13に記載のマイクロ電子デバイス。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate


【公開番号】特開2011−233896(P2011−233896A)
【公開日】平成23年11月17日(2011.11.17)
【国際特許分類】
【外国語出願】
【出願番号】特願2011−96989(P2011−96989)
【出願日】平成23年4月25日(2011.4.25)
【出願人】(510132347)コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ (51)