マスタスライス方式の半導体装置
【構成】マスタスライス方式の半導体装置において、入出力セルのＰｃｈトランジスタを構成するＮウエルを、各入出力セル下のＮウエル毎に電気的に分離して構成する。内部セル領域はＰｃｈトランジスタ列とＮｃｈトランジスタ列を交互に隣接して複数段配置する。トランジスタ列方向に垂直な方向に対して上端と下端のトランジスタ列はＰｃｈトランジスタ列で構成する。さらに電位の異なる第１電源配線と第２電源配線を有し、第１電源配線は内部セル領域と入出力セル領域の間に配置し、第２電源配線は内部セル領域における上端と下端のＰｃｈトランジスタ列上に配置する。
【効果】入出力セル毎に個別の電位を設定でき、半導体基板外部に対して２電源動作を可能とする。電源配線への電流供給用の配線を容易にし、またレベル変換用回路等を有効配置できる。
【効果】入出力セル毎に個別の電位を設定でき、半導体基板外部に対して２電源動作を可能とする。電源配線への電流供給用の配線を容易にし、またレベル変換用回路等を有効配置できる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、２電源動作を可能にするマスタスライス方式の半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は図３または図４の様な構造をしていて、入出力セルのＰｃｈトランジスタ下のＮウエルが図３のＮウエル領域３３２のように電気的につながっている場合と、図４のＮウエル領域４３２のように４領域を形成し、前記４領域は個別に電気的に分離している場合があった。従って図３の構成によれば入出力セルにより単１電源のみの入出力が可能であり、図４R>４の構成によれば２電源の入出力が可能であった。また、内部セル領域は、基本セル列方向を第１の方向、前記第１の方向に垂直な方向を第２の方向とすると、前記第２の方向に対し、上端がＮｃｈトランジスタ列で下端がＰｃｈトランジスタ列、または上端がＰｃｈトランジスタ列で下端がＮｃｈトランジスタ列になるように構成されていた。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来の半導体装置では、図３の構成の場合入出力セル毎に異なった電位の信号を入出力できず、かつ内部セル領域の２電源動作ができない。また図４の構成の場合、異なる電位の信号を入出力でき、かつ内部セル領域の２電源動作ができるが、入出力セルのＮウエル領域は各入出力セル毎に電気的に分離していないため、各入出力セルの電位を個別に設定できず、配線も複雑になる。そこで、本発明は以上の如き欠点をなくし、入出力セルのＰｃｈトランジスタを構成するＮウエルを各入出力セル下のＮウエル毎に電気的に分離し、基本セル列は基本セル列方向に垂直な第２の方向に隣接して複数段配置し、かつ前記第２の方向の上段の基本セル列の上側のトランジスタ列がＮｃｈトランジスタ列の場合、前基Ｎｃｈトランジスタ列の上側、前記第２の方向の下段の基本セル列の下側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の下側にＰｃｈトランスタ列１列を配置して内部セル領域を構成し、第１電源配線と第２電源配線からなる２種類の電源配線のうち第１電源配線は内部セル領域と入出力セル領域の間に配置し、第２電源配線は前記内部セル領域において前記第２の方向に対する上端と下端のＰｃｈトランジスタ列上に配置することにより、各入出力セル毎に第１電源電位と第２電源電位の２種類の信号を入出力でき、前記トランジスタ列毎に前記２種類の電位でトランジスタを動作させることができ、第２電源配線に電流を供給するとき前記第２電源配線が内部セル領域の前記第２の方向に対して最外列に位置するＰｃｈトランジスタ列上にあることから前記電流供給用の配線が容易になり、かつ前記最外部のＰｃｈトランジスタ列、前記Ｐｃｈトランジスタ列の内側に隣接したＮｃｈトランジスタ列、前記Ｎｃｈトランジスタ列の内側に隣接したＰｃｈトランジスタ列の３種類の各トランジスタから、第１電源電圧から第２電源電圧、または第２電源電圧から第１電源電圧に電圧レベルを変換するレベル変換用回路を構成し、前記最外部のＰｃｈトランジスタ列と前記Ｐｃｈトランジスタ列の内側に隣接したＮｃｈトランジスタ列を第２電源用トランジスタ列に割り当てるとき、従来の内部セル領域の最外部に前記レベル変換用回路及び前記２電源用トランジスタ列を構成する際に無駄になる前記第２の方向に対する上端または下端のＮｃｈトランジスタ列１列を有効に利用することが可能な配置構造の半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】半導体基板表面の中央部にＰｃｈトランジスタとＮｃｈトランジスタで構成された基本セルが複数段アレイ状に配置されて内部セル領域を構成してなり、前記内部セルの外周部に１個以上のＰｃｈトランジスタおよび１個以上のＮｃｈトランジスタにより構成される入出力セルが複数個配置されて入出力セル領域を構成し力パッド領域を構成してなるマスタスライス方式の半導体装置において、前記入出力セルのＰｃｈトランジスタはＮウエル上に形成されてなり、前記入出力セルのＮｃｈトランジスタはＰウエル上に形成され、かつ前記入出力セル下のＮウエルは隣接する前記入出力セル下のＮウエルと電気的に分離し、前記Ｐｃｈトランジスタは、共通のＮウエル上で第１の方向に複数段アレイ上に配置されてＰｃｈトランジスタ列をなし、前記Ｎｃｈトランジスタは、共通のＰウエル上で第１の方向に複数段アレイ上に配置されてＮｃｈトランジスタ列をなし、前記Ｐｃｈトランジスタ列と前記Ｎｃｈトランジスタ列は第１の方向に垂直である第２の方向隣接して基本セル列をなし、前記基本セル列は前記第２の方向に隣接して複数段配置し、かつ前記第２の方向の上段の基本セル列の上側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の上側、前記第２の方向の下段の基本セル列の下側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の下側にＰｃｈトランジスタ列１列を配置して、前記内部セル領域を構成し、前記Ｐｃｈトランジスタ、前記Ｎｃｈトランジスタを動作させるため、電位の異なる電源配線として第１電源配線と第２電源配線を有し、前記第１電源配線は前記入出力セル領域と前記基本セル領域の間に配置し、前記第２電源配線は前記入出力セル領域における前記第２の方向に対する上端と下端に配置されたＰｃｈトランジスタ列上に配置してマスタスライス方式の半導体装置を構成することを特徴とする。
【０００５】
【作用】本発明の上記の構成によれば、各入出力セル下のＮウエルを電気的に分離することにより、前記半導体装置外部と２電源の入出力が可能になり、内部セル領域と入出力セルの間に第１電源配線、内部セル領域における基本セル列方向に垂直な第２の方向に対して上端と下端に位置するＰｃｈトランジスタ列上に第２電源配線を配置することにより、内部セル領域のトランジスタの２電源動作が可能になり、第２電源配線に電流を供給するための配線が容易になり、また従来の内部セル領域の構成で内部セル領域における前記第２の方向の最外部にレベル変換用回路及び第２電源用トランジスタ列を配置するときに無駄になるＮｃｈトランジスタ列１列を有効に活用できる。
【０００６】
【実施例】図１に本発明の半導体装置の構造を示す。半導体チップ１１０は中央に位置する内部セル領域１２０、その外部の入出力セル１３０、入出力パッド１４０から構成される。内部セル領域１２０は、Ｐｃｈトランジスタ列１２１、Ｎｃｈトランジスタ列１２２、基本セル列方向に垂直な第２の方向上端と下端のＰｃｈトランジスタ列１２３から構成される。入出力セル領域１３０は、入出力セル１３１と、入出力セル下のＮウエル１３２から構成される。
【０００７】図２に図１の入出力セル付近の拡大図を示す。出力セル領域１３０は、入出力セル１３１と、前記入出力セルのＰｃｈトランジスタを構成するＮウエル１３２、前記入出力セルのＮｃｈトランジスタを構成する Ｐウエル１３３から構成される。電源配線は、ＧＮＤ１５０、第１電源配線１５１、第２電源配線１５２から構成される。
【０００８】図３は、従来の半導体装置１を示す。前記半導体装置１は入出力セルのＰｃｈトランジスタ下のＮウエル３３２が電気的につながった構成からなる。
【０００９】図４は、従来の半導体装置２を示す。前記半導体装置２は入出力セルのＰｃｈトランジスタ下のＮウエル４３２が４領域を形成し、各領域が電気的に分離した構造からなる。
【００１０】また、前記従来の半導体装置１、半導体装置２の各内部セル領域において前記第２の方向に対する上端または下端（図３、図４では上端）はＮｃｈトランジスタ列３２３、４２３で構成される。
【００１１】以下、従来の欠点を挙げながら、本発明の長所を説明する。
【００１２】まず、入出力セルのＰｃｈトランジスタ下のＮウエル３３２、４３２を、各入出力セルのＰｃｈトランジスタ２３３の下部に位置するＮウエル２３４毎に電気的に分離することにより、従来の半導体装置１と半導体装置２では不可能な、各入出力セルの入出力電位を個々に設定し、かつ外部と２電源の入出力を行なうことか可能になる。
【００１３】また、前記の構成において、入出力信号は前記入出力パッド２４０および前記入出力セル領域２３０を介して内部セル領域２２０に入出力される。そして、前記上端または下端（図２では上端）のＰｃｈトランジスタ列２２３、前記Ｐｃｈトランジスタ列の内側に隣接したＮｃｈトランジスタ列２２５、前記Ｎｃｈトランジスタ列の内側に隣接したＰｃｈトランジスタ列２２６の３種類の各トランジスタから、第１電源電圧から第２電源電圧、または第２電源電圧から第１電源電圧に電圧レベルを変換するレベル変換用回路２２４を構成したとき、前記入出力信号を前記レベル変換回路２２４に入出力することにより前記Ｐｃｈトランジスタ列２２３上に配置された第２電源配線２５２を電圧レベル変換後の第２電源電圧に設定することができる。この結果、内部セル領域２２０と入出力セル領域２３０の間に第１電源配線２５１、内部セル領域２２０の上端または下端（図２R>２では上端）に位置するＰｃｈトランジスタ列２２３上に第２電源配線２５２を配置でき、前記第２電源配線２５２に電流を供給するための配線が容易になる。更に内部セル領域２２０の任意のトランジスタ列毎に２電源で動作させる場合の電源配線が容易になる。
【００１４】そして上記の電源配線を構成する場合、前記Ｐｃｈトランジスタ列２２３と前記 Ｐｃｈトランジスタ列の内側に隣接したＮｃｈトランジスタ列２２５を第２電源用トランジスタ列に割り当てることが有効になり、従来の内部セル領域の最外部に前記レベル変換用回路及び前記２電源用トランジスタ列を構成する際に無駄になる、前記第２の方向に対する上端または下端のＮｃｈトランジスタ列３３１または４３１を有効に利用することが可能になる。
【００１５】
【発明の効果】以上述べた本発明によれば、半導体基板外部に対して２電源の入出力ができまた、内部セル領域の各トランジスタを第１電源と第２電源で動作させるための電源配線が容易にでき、Ｎｃｈトランジスタ列１列を無駄にしないで済むので、簡単で短い電源配線と、前記Ｎｃｈトランジスタ列１列を有効に活用したた構成で２電源動作を可能にする半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す平面図。
【図２】図１の入出力セル付近の拡大図。
【図３】従来の半導体装置１（入出力セルのＮウエル領域が電気的につながった構成からなる）を示す平面図。
【図４】従来の半導体装置２（入出力セルのＮウエル領域が４領域で形成され、各領域で電気的に分離した構成からなる）を示す平面図。
【符号の説明】
１１０・・・半導体基板
１２０・・・内部セル領域
１２１・・・Ｐｃｈトランジスタ列
１２２・・・Ｎｃｈトランジスタ列
１２３・・・内部セル領域の上端と下端のＰｃｈトランジスタ列
１２４・・・レベル変換用回路
１３０・・・入出力セル領域
１４０・・・入出力パッド
２２０・・・内部セル領域
２２１・・・Ｐｃｈトランジスタ列
２２２・・・Ｎｃｈトランジスタ列
２２３・・・内部セル領域上端のＰｃｈトランジスタ列
２２４・・・レベル変換用回路
２２５・・・Ｐｃｈトランジスタ列
２２６・・・Ｎｃｈトランジスタ列
２３０・・・入出力セル領域
２３１・・・入出力セルのＮｃｈトランジスタ
２３２・・・入出力セルのＮｃｈトランジスタ下のＰウエル
２３３・・・入出力セルのＰｃｈトランジスタ
２３４・・・入出力セルのＰｃｈトランジスタ下のＮウエル
２４０・・・入出力パッド
２５０・・・ＧＮＤ
２５１・・・第１電源配線
２５２・・・第２電源配線
３１０・・・半導体チップ
３２０・・・内部セル領域
３２１・・・Ｐｃｈトランジスタ列
３２２・・・Ｎｃｈトランジスタ列
３２３・・・内部セル領域の上端（または下端）のＮｃｈトランジスタ列
３３１・・・入出力セルのＮｃｈトランジスタ下のＰウエル
３３２・・・入出力セルのＰｃｈトランジスタ下のＮウエル
３４０・・・入出力パッド
４１０・・・半導体チップ
４２０・・・内部セル領域
４２１・・・Ｐｃｈトランジスタ列
４２２・・・Ｎｃｈトランジスタ列
４２３・・・内部セル領域の上端（または下端）のＮｃｈトランジスタ列
４３１・・・入出力セルのＮｃｈトランジスタ下の
４３２・・・入出力セルのＰｃｈトランジスタ下のＮウエル
４４０・・・入出力パッド
【０００１】
【産業上の利用分野】本発明は、２電源動作を可能にするマスタスライス方式の半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は図３または図４の様な構造をしていて、入出力セルのＰｃｈトランジスタ下のＮウエルが図３のＮウエル領域３３２のように電気的につながっている場合と、図４のＮウエル領域４３２のように４領域を形成し、前記４領域は個別に電気的に分離している場合があった。従って図３の構成によれば入出力セルにより単１電源のみの入出力が可能であり、図４R>４の構成によれば２電源の入出力が可能であった。また、内部セル領域は、基本セル列方向を第１の方向、前記第１の方向に垂直な方向を第２の方向とすると、前記第２の方向に対し、上端がＮｃｈトランジスタ列で下端がＰｃｈトランジスタ列、または上端がＰｃｈトランジスタ列で下端がＮｃｈトランジスタ列になるように構成されていた。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来の半導体装置では、図３の構成の場合入出力セル毎に異なった電位の信号を入出力できず、かつ内部セル領域の２電源動作ができない。また図４の構成の場合、異なる電位の信号を入出力でき、かつ内部セル領域の２電源動作ができるが、入出力セルのＮウエル領域は各入出力セル毎に電気的に分離していないため、各入出力セルの電位を個別に設定できず、配線も複雑になる。そこで、本発明は以上の如き欠点をなくし、入出力セルのＰｃｈトランジスタを構成するＮウエルを各入出力セル下のＮウエル毎に電気的に分離し、基本セル列は基本セル列方向に垂直な第２の方向に隣接して複数段配置し、かつ前記第２の方向の上段の基本セル列の上側のトランジスタ列がＮｃｈトランジスタ列の場合、前基Ｎｃｈトランジスタ列の上側、前記第２の方向の下段の基本セル列の下側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の下側にＰｃｈトランスタ列１列を配置して内部セル領域を構成し、第１電源配線と第２電源配線からなる２種類の電源配線のうち第１電源配線は内部セル領域と入出力セル領域の間に配置し、第２電源配線は前記内部セル領域において前記第２の方向に対する上端と下端のＰｃｈトランジスタ列上に配置することにより、各入出力セル毎に第１電源電位と第２電源電位の２種類の信号を入出力でき、前記トランジスタ列毎に前記２種類の電位でトランジスタを動作させることができ、第２電源配線に電流を供給するとき前記第２電源配線が内部セル領域の前記第２の方向に対して最外列に位置するＰｃｈトランジスタ列上にあることから前記電流供給用の配線が容易になり、かつ前記最外部のＰｃｈトランジスタ列、前記Ｐｃｈトランジスタ列の内側に隣接したＮｃｈトランジスタ列、前記Ｎｃｈトランジスタ列の内側に隣接したＰｃｈトランジスタ列の３種類の各トランジスタから、第１電源電圧から第２電源電圧、または第２電源電圧から第１電源電圧に電圧レベルを変換するレベル変換用回路を構成し、前記最外部のＰｃｈトランジスタ列と前記Ｐｃｈトランジスタ列の内側に隣接したＮｃｈトランジスタ列を第２電源用トランジスタ列に割り当てるとき、従来の内部セル領域の最外部に前記レベル変換用回路及び前記２電源用トランジスタ列を構成する際に無駄になる前記第２の方向に対する上端または下端のＮｃｈトランジスタ列１列を有効に利用することが可能な配置構造の半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】半導体基板表面の中央部にＰｃｈトランジスタとＮｃｈトランジスタで構成された基本セルが複数段アレイ状に配置されて内部セル領域を構成してなり、前記内部セルの外周部に１個以上のＰｃｈトランジスタおよび１個以上のＮｃｈトランジスタにより構成される入出力セルが複数個配置されて入出力セル領域を構成し力パッド領域を構成してなるマスタスライス方式の半導体装置において、前記入出力セルのＰｃｈトランジスタはＮウエル上に形成されてなり、前記入出力セルのＮｃｈトランジスタはＰウエル上に形成され、かつ前記入出力セル下のＮウエルは隣接する前記入出力セル下のＮウエルと電気的に分離し、前記Ｐｃｈトランジスタは、共通のＮウエル上で第１の方向に複数段アレイ上に配置されてＰｃｈトランジスタ列をなし、前記Ｎｃｈトランジスタは、共通のＰウエル上で第１の方向に複数段アレイ上に配置されてＮｃｈトランジスタ列をなし、前記Ｐｃｈトランジスタ列と前記Ｎｃｈトランジスタ列は第１の方向に垂直である第２の方向隣接して基本セル列をなし、前記基本セル列は前記第２の方向に隣接して複数段配置し、かつ前記第２の方向の上段の基本セル列の上側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の上側、前記第２の方向の下段の基本セル列の下側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の下側にＰｃｈトランジスタ列１列を配置して、前記内部セル領域を構成し、前記Ｐｃｈトランジスタ、前記Ｎｃｈトランジスタを動作させるため、電位の異なる電源配線として第１電源配線と第２電源配線を有し、前記第１電源配線は前記入出力セル領域と前記基本セル領域の間に配置し、前記第２電源配線は前記入出力セル領域における前記第２の方向に対する上端と下端に配置されたＰｃｈトランジスタ列上に配置してマスタスライス方式の半導体装置を構成することを特徴とする。
【０００５】
【作用】本発明の上記の構成によれば、各入出力セル下のＮウエルを電気的に分離することにより、前記半導体装置外部と２電源の入出力が可能になり、内部セル領域と入出力セルの間に第１電源配線、内部セル領域における基本セル列方向に垂直な第２の方向に対して上端と下端に位置するＰｃｈトランジスタ列上に第２電源配線を配置することにより、内部セル領域のトランジスタの２電源動作が可能になり、第２電源配線に電流を供給するための配線が容易になり、また従来の内部セル領域の構成で内部セル領域における前記第２の方向の最外部にレベル変換用回路及び第２電源用トランジスタ列を配置するときに無駄になるＮｃｈトランジスタ列１列を有効に活用できる。
【０００６】
【実施例】図１に本発明の半導体装置の構造を示す。半導体チップ１１０は中央に位置する内部セル領域１２０、その外部の入出力セル１３０、入出力パッド１４０から構成される。内部セル領域１２０は、Ｐｃｈトランジスタ列１２１、Ｎｃｈトランジスタ列１２２、基本セル列方向に垂直な第２の方向上端と下端のＰｃｈトランジスタ列１２３から構成される。入出力セル領域１３０は、入出力セル１３１と、入出力セル下のＮウエル１３２から構成される。
【０００７】図２に図１の入出力セル付近の拡大図を示す。出力セル領域１３０は、入出力セル１３１と、前記入出力セルのＰｃｈトランジスタを構成するＮウエル１３２、前記入出力セルのＮｃｈトランジスタを構成する Ｐウエル１３３から構成される。電源配線は、ＧＮＤ１５０、第１電源配線１５１、第２電源配線１５２から構成される。
【０００８】図３は、従来の半導体装置１を示す。前記半導体装置１は入出力セルのＰｃｈトランジスタ下のＮウエル３３２が電気的につながった構成からなる。
【０００９】図４は、従来の半導体装置２を示す。前記半導体装置２は入出力セルのＰｃｈトランジスタ下のＮウエル４３２が４領域を形成し、各領域が電気的に分離した構造からなる。
【００１０】また、前記従来の半導体装置１、半導体装置２の各内部セル領域において前記第２の方向に対する上端または下端（図３、図４では上端）はＮｃｈトランジスタ列３２３、４２３で構成される。
【００１１】以下、従来の欠点を挙げながら、本発明の長所を説明する。
【００１２】まず、入出力セルのＰｃｈトランジスタ下のＮウエル３３２、４３２を、各入出力セルのＰｃｈトランジスタ２３３の下部に位置するＮウエル２３４毎に電気的に分離することにより、従来の半導体装置１と半導体装置２では不可能な、各入出力セルの入出力電位を個々に設定し、かつ外部と２電源の入出力を行なうことか可能になる。
【００１３】また、前記の構成において、入出力信号は前記入出力パッド２４０および前記入出力セル領域２３０を介して内部セル領域２２０に入出力される。そして、前記上端または下端（図２では上端）のＰｃｈトランジスタ列２２３、前記Ｐｃｈトランジスタ列の内側に隣接したＮｃｈトランジスタ列２２５、前記Ｎｃｈトランジスタ列の内側に隣接したＰｃｈトランジスタ列２２６の３種類の各トランジスタから、第１電源電圧から第２電源電圧、または第２電源電圧から第１電源電圧に電圧レベルを変換するレベル変換用回路２２４を構成したとき、前記入出力信号を前記レベル変換回路２２４に入出力することにより前記Ｐｃｈトランジスタ列２２３上に配置された第２電源配線２５２を電圧レベル変換後の第２電源電圧に設定することができる。この結果、内部セル領域２２０と入出力セル領域２３０の間に第１電源配線２５１、内部セル領域２２０の上端または下端（図２R>２では上端）に位置するＰｃｈトランジスタ列２２３上に第２電源配線２５２を配置でき、前記第２電源配線２５２に電流を供給するための配線が容易になる。更に内部セル領域２２０の任意のトランジスタ列毎に２電源で動作させる場合の電源配線が容易になる。
【００１４】そして上記の電源配線を構成する場合、前記Ｐｃｈトランジスタ列２２３と前記 Ｐｃｈトランジスタ列の内側に隣接したＮｃｈトランジスタ列２２５を第２電源用トランジスタ列に割り当てることが有効になり、従来の内部セル領域の最外部に前記レベル変換用回路及び前記２電源用トランジスタ列を構成する際に無駄になる、前記第２の方向に対する上端または下端のＮｃｈトランジスタ列３３１または４３１を有効に利用することが可能になる。
【００１５】
【発明の効果】以上述べた本発明によれば、半導体基板外部に対して２電源の入出力ができまた、内部セル領域の各トランジスタを第１電源と第２電源で動作させるための電源配線が容易にでき、Ｎｃｈトランジスタ列１列を無駄にしないで済むので、簡単で短い電源配線と、前記Ｎｃｈトランジスタ列１列を有効に活用したた構成で２電源動作を可能にする半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す平面図。
【図２】図１の入出力セル付近の拡大図。
【図３】従来の半導体装置１（入出力セルのＮウエル領域が電気的につながった構成からなる）を示す平面図。
【図４】従来の半導体装置２（入出力セルのＮウエル領域が４領域で形成され、各領域で電気的に分離した構成からなる）を示す平面図。
【符号の説明】
１１０・・・半導体基板
１２０・・・内部セル領域
１２１・・・Ｐｃｈトランジスタ列
１２２・・・Ｎｃｈトランジスタ列
１２３・・・内部セル領域の上端と下端のＰｃｈトランジスタ列
１２４・・・レベル変換用回路
１３０・・・入出力セル領域
１４０・・・入出力パッド
２２０・・・内部セル領域
２２１・・・Ｐｃｈトランジスタ列
２２２・・・Ｎｃｈトランジスタ列
２２３・・・内部セル領域上端のＰｃｈトランジスタ列
２２４・・・レベル変換用回路
２２５・・・Ｐｃｈトランジスタ列
２２６・・・Ｎｃｈトランジスタ列
２３０・・・入出力セル領域
２３１・・・入出力セルのＮｃｈトランジスタ
２３２・・・入出力セルのＮｃｈトランジスタ下のＰウエル
２３３・・・入出力セルのＰｃｈトランジスタ
２３４・・・入出力セルのＰｃｈトランジスタ下のＮウエル
２４０・・・入出力パッド
２５０・・・ＧＮＤ
２５１・・・第１電源配線
２５２・・・第２電源配線
３１０・・・半導体チップ
３２０・・・内部セル領域
３２１・・・Ｐｃｈトランジスタ列
３２２・・・Ｎｃｈトランジスタ列
３２３・・・内部セル領域の上端（または下端）のＮｃｈトランジスタ列
３３１・・・入出力セルのＮｃｈトランジスタ下のＰウエル
３３２・・・入出力セルのＰｃｈトランジスタ下のＮウエル
３４０・・・入出力パッド
４１０・・・半導体チップ
４２０・・・内部セル領域
４２１・・・Ｐｃｈトランジスタ列
４２２・・・Ｎｃｈトランジスタ列
４２３・・・内部セル領域の上端（または下端）のＮｃｈトランジスタ列
４３１・・・入出力セルのＮｃｈトランジスタ下の
４３２・・・入出力セルのＰｃｈトランジスタ下のＮウエル
４４０・・・入出力パッド
【特許請求の範囲】
【請求項１】 半導体基板表面の中央部にＰｃｈトランジスタとＮｃｈトランジスタで構成された基本セルが複数段アレイ状に配置されて内部セル領域を構成してなり、前記内部セルの外周部に１個以上のＰｃｈトランジスタおよび１個以上のＮｃｈトランジスタにより構成される入出力セルが複数個配置されて入出力セル領域を構成してなり、前記入出力セル領域の外周部に外部入出力パッドが複数個配置して入出力パッド領域を構成してなるマスタスライス方式の半導体装置において、前記入出力セルのＰｃｈトランジスタはＮウエル上に形成されてなり、前記入出力セルのＮｃｈトランジスタはＰウエル上に形成されてなり、かつ前記入出力セル下のＮウエルは隣接する前記入出力セル下のＮウエルと電気的に分離することを特徴とするマスタスライス方式の半導体装置。
【請求項２】 請求項１記載の半導体装置において前記Ｐｃｈトランジスタは、共通のＮウエル上で第１の方向に複数段アレイ上に配置されてＰｃｈトランジスタ列をなし、前記Ｎｃｈトランジスタは、共通のＰウエル上で第１の方向に複数段アレイ上に配置されてＮｃｈトランジスタ列をなし、前記Ｐｃｈトランジスタ列と前記Ｎｃｈトランジスタ列は第１の方向に垂直である第２の方向に隣接して基本セル列をなし、前記基本セル列は前記第２の方向に隣接して複数段配置し、かつ前記第２の方向の上段の基本セル列の上側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の上側、前記第２の方向の下段の基本セル列の下側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の下側にＰｃｈトランジスタ列１列を配置して、請求項１で記載した内部セル領域を構成することを特徴とするマスタスライス方式の半導体装置。
【請求項３】 請求項１、請求項２記載の半導体装置において、前記Ｐｃｈトランジスタ、前記Ｎｃｈトランジスタを動作させるため、電位の異なる電源配線として第１電源配線と第２電源配線を有し、前記第１電源配線は前記入出力セル領域と前記基本セル領域の間に配置し、前記第２電源配線は前記入出力セル領域における前記第２の方向に対する上端と下端に配置されたＰｃｈトランジスタ列上に配置することを特徴とするマスタスライス方式の半導体装置。
【請求項１】 半導体基板表面の中央部にＰｃｈトランジスタとＮｃｈトランジスタで構成された基本セルが複数段アレイ状に配置されて内部セル領域を構成してなり、前記内部セルの外周部に１個以上のＰｃｈトランジスタおよび１個以上のＮｃｈトランジスタにより構成される入出力セルが複数個配置されて入出力セル領域を構成してなり、前記入出力セル領域の外周部に外部入出力パッドが複数個配置して入出力パッド領域を構成してなるマスタスライス方式の半導体装置において、前記入出力セルのＰｃｈトランジスタはＮウエル上に形成されてなり、前記入出力セルのＮｃｈトランジスタはＰウエル上に形成されてなり、かつ前記入出力セル下のＮウエルは隣接する前記入出力セル下のＮウエルと電気的に分離することを特徴とするマスタスライス方式の半導体装置。
【請求項２】 請求項１記載の半導体装置において前記Ｐｃｈトランジスタは、共通のＮウエル上で第１の方向に複数段アレイ上に配置されてＰｃｈトランジスタ列をなし、前記Ｎｃｈトランジスタは、共通のＰウエル上で第１の方向に複数段アレイ上に配置されてＮｃｈトランジスタ列をなし、前記Ｐｃｈトランジスタ列と前記Ｎｃｈトランジスタ列は第１の方向に垂直である第２の方向に隣接して基本セル列をなし、前記基本セル列は前記第２の方向に隣接して複数段配置し、かつ前記第２の方向の上段の基本セル列の上側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の上側、前記第２の方向の下段の基本セル列の下側のトランジスタ列がＮｃｈトランジスタ列の場合、前記Ｎｃｈトランジスタ列の下側にＰｃｈトランジスタ列１列を配置して、請求項１で記載した内部セル領域を構成することを特徴とするマスタスライス方式の半導体装置。
【請求項３】 請求項１、請求項２記載の半導体装置において、前記Ｐｃｈトランジスタ、前記Ｎｃｈトランジスタを動作させるため、電位の異なる電源配線として第１電源配線と第２電源配線を有し、前記第１電源配線は前記入出力セル領域と前記基本セル領域の間に配置し、前記第２電源配線は前記入出力セル領域における前記第２の方向に対する上端と下端に配置されたＰｃｈトランジスタ列上に配置することを特徴とするマスタスライス方式の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開平６−１３５８８
【公開日】平成６年（１９９４）１月２１日
【国際特許分類】
【出願番号】特願平４−１６７８５３
【出願日】平成４年（１９９２）６月２５日
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【公開日】平成６年（１９９４）１月２１日
【国際特許分類】
【出願日】平成４年（１９９２）６月２５日
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
[ Back to top ]