メモリの管理方法及びフラッシュメモリデバイス
【課題】予備ブロックの急激な減少を防止して、フラッシュメモリデバイスの安全な運用を図るためのメモリの管理方法及び該方法を使用するフラッシュメモリデバイスの提供。
【解決手段】
フラッシュメモリデバイスにエラー訂正回路とブロック管理手段とを設け、予備ブロックの残数が前記ブロック管理手段に設定された閾値に至った後は、ｂｉｔエラーがｂａｄブロック閾値未満であったデータをエラー訂正してホストに送出するとともに、該エラーを生起したブロックをリフレッシュする。リフレッシュは当該ブロックのエラー訂正されたデータを含む全データを空きブロック若しくは予備ブロックに書き写し、元のブロックのデータを消去することにより実行する。又は、空きブロック若しくは予備ブロックに書き写してから元のブロックに書き戻すことにより実行する。
【解決手段】
フラッシュメモリデバイスにエラー訂正回路とブロック管理手段とを設け、予備ブロックの残数が前記ブロック管理手段に設定された閾値に至った後は、ｂｉｔエラーがｂａｄブロック閾値未満であったデータをエラー訂正してホストに送出するとともに、該エラーを生起したブロックをリフレッシュする。リフレッシュは当該ブロックのエラー訂正されたデータを含む全データを空きブロック若しくは予備ブロックに書き写し、元のブロックのデータを消去することにより実行する。又は、空きブロック若しくは予備ブロックに書き写してから元のブロックに書き戻すことにより実行する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ、取り分けフラッシュメモリの管理方法及び該方法を使用するフラッシュメモリデバイスに関する。
【背景技術】
【０００２】
EEPROM（電気的にデータの消去及び書き換えが可能な不揮発性メモリ）の一種としてフラッシュメモリが知られている。取り分けNAND型フラッシュメモリは、安価で且つデータの書き込み時間が短いため、ハードディスクの置き換えや、各種コンテンツを格納する用途で使用されている。NAND型フラッシュメモリは、その構造上、製造段階で不良ブロックが存在する。また、書き込み回数や読み出し回数の増大によってもデータ化けが生じ、不良ブロックとなる。このため、不良ブロックが生じる度に、予め設けられた代替ブロック（予備ブロック）に置き換えられる。予備ブロックがゼロになると、もはやメモリは使用不可能となる。そのため、本出願人は、斯かる事態が発生する前にメモリを新品と交換させるべく、管理者に通知する記憶装置について提案している。
【０００３】
しかしながら、メモリが専らコンテンツを読み出す用途に使用されているような場合、リードディスターブエラーによりユーザデータ領域の多数のブロックが一度に不良ブロックになり、予備ブロックが急激に減少する可能性がある。斯かる場合には、管理者に通知しても、新品との交換に間に合わない事態も想定される。
【特許文献１】特開２０００−１８１８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここにおいて、本発明が解決すべき課題は、予備ブロックの急激な減少を防止して、フラッシュメモリデバイスの安全な運用を図るためのメモリの管理方法及び該方法を使用するフラッシュメモリデバイスの提供にある。その他の課題は、明細書、図面、特に特許請求の範囲から自ずと明らかとなろう。
【課題を解決するための手段】
【０００５】
上記課題解決のため、本発明が特許請求範囲において、上位概念から下位概念に亙り列挙する新規な特徴的構成を採用することにより、上記課題を解決する。即ち、本発明方法の第1の特徴は、ユーザデータ領域の他に予備ブロックと少なくとも一つ空きブロックを有するメモリと、エラー訂正回路とブロック管理手段とブロック管理テーブルとを有するコントローラと、前記ユーザデータ領域から読み出されたデータをホストに送出する前に一旦保存するRAMとを備えたフラッシュメモリデバイスのメモリ管理方法であって、エラー訂正回路によって検出されたｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）未満であったとき、前記予備ブロックの残数がブロック管理手段に設定された閾値に至った後は、当該エラーを起こしたデータを含むブロックのデータをリフレッシュすることを特徴とするメモリの管理方法の構成採用にある。
【０００６】
（作用）
通常、メモリから読み出したデータにｂｉｔエラー（ECCエラー）があった場合は、エラー訂正回路でエラー訂正したデータをホストに送出する。またbitエラー数が当該ブロックをｂａｄブロックと看做す閾値（「ｂａｄブロック閾値」という）以上であった場合は、そのブロックを予備ブロックに置き換えている（「ｂａｄブロック処理」という）。しかし、頻繁にデータの読み出しが行われるようなシステムでは、ブロックに対する読み出し回数が増えるに従い、リードディスターブエラーが発生する。このため、本発明では、予備ブロック残数が閾値に至った後は、ｂａｄブロック閾値未満のｂｉｔエラーを生起したブロックにリフレッシュを実行する。リフレッシュを実行することにより、事後発生するbitエラー数を軽減することが期待でき、予備ブロック残数が閾値に至った後は予備ブロックの減少速度を遅くすることができるため、メモリの寿命延命を図ることができる。
【０００７】
この場合、リフレッシュを、エラーを生起したブロックの全データをエラー訂正してから空きブロック若しくは予備ブロックに書き写すことにより実行すれば、潜在的なエラーを含めてそのブロックの全てのエラーが訂正されるので、データの信頼性を高めることができる。
【０００８】
また、本発明方法の第２の特徴は、フラッシュメモリデバイスに表示手段を設け、予備ブロックの残数が所定数に至った段階で該表示手段を駆動するメモリの管理方法の構成採用にある。
【０００９】
（作用）
頻繁にデータの読み出しが行われるようなシステムにおいて、従来方法によれば、予備ブロックが急激に減少し、たとえ管理者に予備ブロックが残り少なくなったことを知らせても、新品との交換まで間に合わない事態も想定されるが、この構成によれば、管理者に通知した後、予備ブロックの減少速度を遅らせることができるので、斯かる事態を回避することができ、システムのより安全な運用を図ることができる。ここで“所定数”とは、予備ブロック残数閾値を複数設定した場合のいずれかである。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態について図面を用いて説明するが、本発明は特許請求の範囲内において種々の形態を採ることができ、下記実施形態に限定されないことはいうまでもない。
【００１１】
（システム基本構成）
図１は、本発明におけるフラッシュメモリデバイスのシステム基本構成図である。本発明は、NAND型フラッシュメモリ１２（本明細書において、特に必要のない限り、単に“フラッシュメモリ”という）とフラッシュメモリ１２にデータの書き込みや読み出しを実行するコントローラ１１からなるフラッシュメモリデバイス２と、フラッシュメモリデバイス２にデータの書き込みや読み出しのコマンドを発行するホスト１を基本構成として有するシステムにおいて実行され得る。コントローラ１１には、フラッシュメモリ１２から読み出されたデータをホスト１に送出する前に一旦保存するためのRAM１３と、フラッシュメモリ１２の状態を表示する表示手段としてのLED（Light Emitting Diode）１７が接続されている。RAM１３はコントローラ１１の内部に設けてもよい。フラッシュメモリデバイス２とホスト１は、例えばMPEG音楽プレーヤのように、所定の機器として一体に構成されていてもよいし、ホスト１がPCで構成され、フラッシュメモリデバイス２がPCとUSB接続される機器のように、別体で構成してもよい。近年では、ハードディスクの置き換えとして、SSD（Solid
State Drive）のように、複数のフラッシュメモリ１２とコントローラ１１とRAM１３とが一体に構成され、PCとIDE接続される機器でもよい。
【００１２】
図２は、フラッシュメモリ１２のブロック構成図である。フラッシュメモリ１２は、ユーザデータ領域、予備領域、管理領域を有する。ユーザデータ領域は、主記憶領域とも呼ばれる。ユーザデータ領域を構成する物理ブロックは、論理ブロックと一対一に対応する関係を有し、その関係は論理／物理ブロック管理テーブルで管理され、その対応関係が変わると、随時該テーブルで更新される。予備ブロック（予備領域を構成するブロック）は、ユーザデータ領域を構成する物理ブロックが不良ブロックとなったときに使用される代替ブロックである。また、フラッシュメモリ２２には空きブロックが少なくとも一つ確保される。この空きブロックは、通常、ユーザデータ領域の物理ブロックにデータを上書きするときに使用されるブロックである。この場合空きブロックは、予備ブロック同様、論理ブロックと関連付けされない。
【００１３】
本構成例では、物理ブロックは、Block０乃至Block８２９１の８２９２ブロックで構成され、その内Block０乃至Block８１９０がユーザデータ領域であり、Block８１９１が空きブロックであり、Block８１９２乃至Block８２９１が予備領域である。同図において、（valid）と記されたブロックがユーザデータ領域中の有効ブロックを表し、（empty）と記されたブロックが空きブロックを表し、（reserve）と記されたブロックが予備ブロックを表す。その他、不図示の管理領域を有する。
【００１４】
コントローラ１１は、ブロック管理手段１６とブロック管理テーブル１４を含む。ブロック管理手段１６は、ユーザデータ領域の物理ブロック番号と論理ブロック番号との関係を論理／物理ブロック管理テーブルで随時管理する。また空きブロックの物理ブロック番号及び予備ブロックの物理ブロック番号を把握するため、それぞれ不図示の空きブロックテーブル、予備ブロックテーブルで管理する。本願では論理／物理ブロック管理テーブル、空きブロックテーブル、予備ブロックテーブルを総称して、ブロック管理テーブル１４というものとする。ブロック管理テーブル１４はフラッシュメモリ１２内に設けてもよい。なお、詳細は後述するが、本願のリフレッシュは、この空きブロック若しくは予備ブロックのいずれかを使用して実行する。
【００１５】
ブロック管理手段１６は、さらにカウンター回路と、予備ブロックの残数の閾値を設定するための回路を有し、予備ブロックの残数と当該閾値とを比較判定する機能を有する。カウンター回路は予備ブロックの残数を計数するとともに、予備ブロックの残数を記憶する。ブロック管理手段１６が、予備ブロック残数が予め設定されている所定の値以下であると判定すると、コントローラ１１は表示手段を点灯させる。
【００１６】
更に、コントローラ１１はエラー訂正回路（ECC）１５を含む。エラー訂正回路１５は、コントローラ１１がホスト１から書き込み命令を受けると、エラーデータを復元するためのエラーチェックコードを生成する。そして、ユーザデータにエラーチェックコードを付加して、フラッシュメモリ１２の書き込み及び読み出しの単位であるセクター内の冗長領域に記憶する。ホストから読み出し命令を受けたときは、エラー訂正回路１５はフラッシュメモリ１２から読み出したユーザデータをエラーチェックコードによりチェックし、bitエラーが検出されると、該bitエラーを訂正してホスト１に送出する。エラー訂正回路１５は、エラー訂正可能なbit数（能力値という）が設定されており、この能力値を超えるともはやエラー訂正が不可能となる。そこで本発明では、安全を図るため、この能力値よりも小さい値を閾値（「ｂａｄブロック閾値」という）として設定し、該閾値以上のbitエラーのあったブロックを不良ブロックと看做して、以下に説明するｂａｄブロック処理を実行する。
【００１７】
まず、ホスト１からのデータ読み出しコマンドに対応して、ｂｉｔエラーのあったデータはエラー訂正回路１５により訂正してからRAM１３を経由してホスト１に送出する。そしてｂｉｔエラーのあったブロックの全データをエラー訂正しながらRAM１３に一時格納する。そして格納されたエラー訂正済のデータを予備ブロックにコピーし、ブロック管理テーブル１４の一つである論理／物理ブロック管理テーブルを更新する。RAM１３への格納及び予備ブロックへのコピーは、１ブロック分を一度に実行してもよいし、ページ単位で実行してもよい。これにより、予備ブロックであるコピー先のブロックをユーザデータ領域のブロックとし、不良ブロックをアドレスの対応付けのエントリーから外してホスト１からアクセス不可能にする。コントローラ１１には、不図示のCPU並びに該CPUに実行させるためのプログラム（ファームウエア）が具備されており、エラー訂正回路１５その他の処理を統括的に制御する。
【００１８】
（メモリの管理方法）
以下、本発明のメモリの管理方法例を説明する。以下の例では、予備ブロック数を１００ブロック、予備ブロック残数の閾値を５０ブロックとし、エラー訂正回路１５の能力値を６bit、不良ブロックと看做すbitエラー数の最小値（ｂａｄブロック閾値）を４ビットとする。予備ブロック残数が前記閾値５０以下となったとき、LEDが点灯する。以下、図７及び図８を用いて、ブロックの管理方法について説明する。尚、以下の説明は、ホスト１がデバイスから専らデータの読み出しを行う場合の例である。
【００１９】
電源がONされシステムが駆動すると（ST1）、ブロック管理手段１６は、該手段に設けられたカウンター回路に記憶された予備ブロックの残数と閾値とを比較判定する（ST２）。その結果、予備ブロックの残数が閾値（５０ブロック）以下である場合、コントローラ１１は表示手段であるLED１７を点灯する（ST３）。
【００２０】
次にホスト１からデータ読み出しコマンドがないか判断し（ST４）、YESであれば、フラッシュメモリ１２の指定されたアドレスからデータを読み出してエラー訂正回路１５によってエラーチェックを行い（ST５）、エラーがあるか判断する（ST６）。エラーがない場合は、フラッシュメモリ１２に記憶されているユーザデータをそのままホスト１へ送出し（ST１８）、読み出しを完了する。
【００２１】
ST６において、エラーがあると判断されると、次にbitエラー数が６以下であるかの判断が行われる（ST７）。６を超える場合はエラー訂正回路１５の能力値を超え、もはや訂正不可能であるため、ホスト１へエラーを返す（ST８）。６以下の場合は、更にbitエラー数が４未満であるかの判断が行われる（ST９）。４未満でない場合（４，５又は６）は、まずエラー訂正回路１５によりエラーを訂正し（ST１０）、訂正済みのデータをホスト１へ送出し（ST１８）、読み出しを完了する。そしてエラーを生起したブロックの全データをエラー訂正して一旦RAM１３に格納して予備ブロックに書き込み、badブロック処理を行なう（ST１１）。なお、ST１１において、ブロック管理手段１６のカウンター回路は、badブロック処理が１回行われるごとに、予備ブロック残数を一つデクリメントする。
【００２２】
デバイス使用開始直後は、不良ブロックが発生する確率が低く、予備ブロックを殆ど使用しないため、予備ブロック残数は１００に近い値を示し、その後デバイスの使用回数が増加してくると、不良ブロックの代替が行われて予備ブロックが少なくなり、予備ブロック残数は５０に近づく。
【００２３】
ST９において、bitエラー数が４未満の場合は、ブロック管理手段１６により予備ブロック残数が閾値５０ブロックに至る前かどうか判断し（ST１２）、YESであればエラー訂正回路１５によりエラーを訂正して（ST１５）、訂正済のデータをホスト１へ送出し（ST１８）、読み出しを完了する（リフレッシュは行わない）。
【００２４】
デバイス使用開始から時間が経過してくると、不良ブロックが発生する確率が高くなり、予備ブロック残数は５０以下となり、更にデバイスを使用し続けると０となる。
【００２５】
ST１２において、予備ブロック残数が閾値５０ブロックに至った後であると判断されると、まずLED点灯済みか判断し（ST１３）、NOであれば、LEDを点灯し（ST１４）フラッシュメモリデバイス２の交換時期が近いことを管理者に知らせる。そしてエラー訂正回路１５によりエラーを訂正して（ST１６）、訂正済のデータをホスト１へ送出し（ST１８）、読み出しを完了する。そしてエラーのあったブロックのリフレッシュを行う（ST１７）。以上の処理をマップ状に表したものが図６である。
【００２６】
以下、リフレッシュの具体的やり方について説明するが、その前に図３乃至図５について説明する。図３、図４及び図５は、リフレッシュ前後のメモリの状態を表したものである。図３、図４及び図５は、それぞれリフレッシュの第１、第２ 及び第３の例である。図３に示すメモリセルアレイ２３、図４に示すメモリセルアレイ２５、図５に示すメモリアレイセル２７はリフレッシュ前の物理ブロックの状態を表す。図３に示すメモリセルアレイ２４、図４に示すメモリセルアレイ２６、図５におけるメモリアレイセル２８はリフレッシュ後の物理ブロックの状態を表す。尚、いうまでもないが、メモリセルアレイ２３乃至２８は便宜上区別して表しているが、実質同一のものである。
【００２７】
（リフレッシュの方法例１）
図８のST１７におけるリフレッシュのやり方の第１の例について、図３を用いて説明する。今、メモリセルアレイ２３に示すBlock１（error）３２でbitエラーが発生したとする。ホスト１へデータ転送後、Block１（error）３２の全データをエラー訂正回路１５によりbitエラーを訂正してから、一旦、RAM１３に格納し、その後、メモリセルアレイ２３に示す空きブロックであるBlock８１９１（empty）３３にコピーする。その後、Block１（error）３２はその全データを消去し、空きブロック（empty）として空きブロック管理テーブル１４を更新する。これと同時に、Block８１９１をメモリセルアレイ２４に示すBlock８１９１（valid）３６の状態にして、ユーザデータ領域中の有効ブロックとし、論理／物理ブロック管理テーブルを更新する。尚、ホスト１に対しては、前記RAM２３に一旦保存しておいたエラー訂正済みのデータを送出すればよい。ホスト１へのデータの送出は、リフレッシュの前でも後でもよい。同時に行なってもよい。以下の方法例においても同様であることは言うまでもない。
【００２８】
（リフレッシュの方法例２）
次に、リフレッシュのやり方の第２例について、図４を用いて説明する。今、メモリセルアレイ２５に示すBlock１（error）４２でbitエラーが発生したとする。ホスト１へデータ転送後、Block１（error）４２の全データをエラー訂正回路１５によりbitエラーを訂正してから、一旦、RAM１３に格納し、Block１（error）４２の全データを消去する。そして、元のBlock１（error）４２に書き戻す。この例では、データを元のブロックに書き戻しているにすぎないため、ブロック管理テーブル１４の更新を行う必要はない。
【００２９】
（リフレッシュの方法例３）
リフレッシュのやり方の第３の例について、図５を用いて説明する。今、メモリセルアレイ２７に示すBlock１（error）５２でbitエラーが発生したとする。ホスト１へデータ転送後、Block１（error）５２の全データをエラー訂正回路１５によりbitエラーを訂正してから、一旦、RAM１３に格納し、その後、メモリセルアレイ２７に示す予備ブロックであるBlock８１９２（reserve）５４にコピーする。これによりBlock８１９２はメモリセルアレイ２８に示すように、有効ブロック５６となり、論理/物理管理テーブルが更新される。また、Block１（error）５２の全データは消去する。これによりBlock１はメモリセルアレイ２８に示すように、予備ブロック（reserve）５５となる。変更後の状態は予備ブロック管理テーブルに記録される。
【００３０】
上記LED表示において、予備ブロック残数閾値を複数設け、各段階で異なる態様で表示するようにしてもよい（例えば、注意、警告、緊急の３段階を定義する）。また、フラッシュメモリ１２の交換時期が近いことをLED表示によって管理者に通知する他、フラッシュメモリデバイス２のコントローラ１１がその旨をホスト１に通知するのでもよい。このようにすれば、所謂S・M・A・R・T方式により、種々の態様でシステム管理をより容易に行うことができる。また上記実施例の他、予備ブロック残数が閾値に至った後に、bitエラー数が４、５のブロックをbadブロック処理せずに、リフレッシュして使いまわしてもよい。このようにすれば、さらにフラッシュメモリ１２の延命を図ることができる。
【００３１】
（発明の効果）
以上述べたように、本発明によれば、例えば専ら若しくは頻繁にデータの読み出しが実行されるようなシステムにおいて、予備ブロックの残数が閾値に至った後に、ｂａｄブロック閾値未満のbitエラーが検出された場合に、該エラーの生起されたブロックをリフレッシュすることにより、リードディスターブエラーによるbitエラーの増加を防止し、予備ブロックの減少速度を低下させることができる。即ち、フラッシュメモリデバイスの寿命延命を図ることができる。特にリフレッシュ（他のブロックへのデータの書き写し）を、エラー訂正を伴って実行すると、システムの信頼性を一層高めることができる。また、本発明によれば、予備ブロックの残数状態を管理者が知った後の、新品との交換時間を延ばすことができ、システムのより安全な運用を図ることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明を実行するシステムの基本構成例である。
【図２】フラッシュメモリアレイの構成例である。
【図３】リフレッシュにおけるブロック管理テーブルの第１の例である。
【図４】リフレッシュにおけるブロック管理テーブルの第２の例である。
【図５】リフレッシュにおけるブロック管理テーブルの第３の例である。
【図６】本発明のメモリ管理方法例をマップ状に表したものである。
【図７】本発明のメモリ管理方法のフローチャート例である。
【図８】本発明のメモリ管理方法のフローチャート例（続き）である。
【符号の説明】
【００３３】
１ ホスト
２ フラッシュメモリデバイス
１１ コントローラ
１２ フラッシュメモリ
１３ RAM
１４ ブロック管理テーブル
１５ エラー訂正回路
１６ ブロック管理手段
１７ LED
【技術分野】
【０００１】
本発明は、メモリ、取り分けフラッシュメモリの管理方法及び該方法を使用するフラッシュメモリデバイスに関する。
【背景技術】
【０００２】
EEPROM（電気的にデータの消去及び書き換えが可能な不揮発性メモリ）の一種としてフラッシュメモリが知られている。取り分けNAND型フラッシュメモリは、安価で且つデータの書き込み時間が短いため、ハードディスクの置き換えや、各種コンテンツを格納する用途で使用されている。NAND型フラッシュメモリは、その構造上、製造段階で不良ブロックが存在する。また、書き込み回数や読み出し回数の増大によってもデータ化けが生じ、不良ブロックとなる。このため、不良ブロックが生じる度に、予め設けられた代替ブロック（予備ブロック）に置き換えられる。予備ブロックがゼロになると、もはやメモリは使用不可能となる。そのため、本出願人は、斯かる事態が発生する前にメモリを新品と交換させるべく、管理者に通知する記憶装置について提案している。
【０００３】
しかしながら、メモリが専らコンテンツを読み出す用途に使用されているような場合、リードディスターブエラーによりユーザデータ領域の多数のブロックが一度に不良ブロックになり、予備ブロックが急激に減少する可能性がある。斯かる場合には、管理者に通知しても、新品との交換に間に合わない事態も想定される。
【特許文献１】特開２０００−１８１８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここにおいて、本発明が解決すべき課題は、予備ブロックの急激な減少を防止して、フラッシュメモリデバイスの安全な運用を図るためのメモリの管理方法及び該方法を使用するフラッシュメモリデバイスの提供にある。その他の課題は、明細書、図面、特に特許請求の範囲から自ずと明らかとなろう。
【課題を解決するための手段】
【０００５】
上記課題解決のため、本発明が特許請求範囲において、上位概念から下位概念に亙り列挙する新規な特徴的構成を採用することにより、上記課題を解決する。即ち、本発明方法の第1の特徴は、ユーザデータ領域の他に予備ブロックと少なくとも一つ空きブロックを有するメモリと、エラー訂正回路とブロック管理手段とブロック管理テーブルとを有するコントローラと、前記ユーザデータ領域から読み出されたデータをホストに送出する前に一旦保存するRAMとを備えたフラッシュメモリデバイスのメモリ管理方法であって、エラー訂正回路によって検出されたｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）未満であったとき、前記予備ブロックの残数がブロック管理手段に設定された閾値に至った後は、当該エラーを起こしたデータを含むブロックのデータをリフレッシュすることを特徴とするメモリの管理方法の構成採用にある。
【０００６】
（作用）
通常、メモリから読み出したデータにｂｉｔエラー（ECCエラー）があった場合は、エラー訂正回路でエラー訂正したデータをホストに送出する。またbitエラー数が当該ブロックをｂａｄブロックと看做す閾値（「ｂａｄブロック閾値」という）以上であった場合は、そのブロックを予備ブロックに置き換えている（「ｂａｄブロック処理」という）。しかし、頻繁にデータの読み出しが行われるようなシステムでは、ブロックに対する読み出し回数が増えるに従い、リードディスターブエラーが発生する。このため、本発明では、予備ブロック残数が閾値に至った後は、ｂａｄブロック閾値未満のｂｉｔエラーを生起したブロックにリフレッシュを実行する。リフレッシュを実行することにより、事後発生するbitエラー数を軽減することが期待でき、予備ブロック残数が閾値に至った後は予備ブロックの減少速度を遅くすることができるため、メモリの寿命延命を図ることができる。
【０００７】
この場合、リフレッシュを、エラーを生起したブロックの全データをエラー訂正してから空きブロック若しくは予備ブロックに書き写すことにより実行すれば、潜在的なエラーを含めてそのブロックの全てのエラーが訂正されるので、データの信頼性を高めることができる。
【０００８】
また、本発明方法の第２の特徴は、フラッシュメモリデバイスに表示手段を設け、予備ブロックの残数が所定数に至った段階で該表示手段を駆動するメモリの管理方法の構成採用にある。
【０００９】
（作用）
頻繁にデータの読み出しが行われるようなシステムにおいて、従来方法によれば、予備ブロックが急激に減少し、たとえ管理者に予備ブロックが残り少なくなったことを知らせても、新品との交換まで間に合わない事態も想定されるが、この構成によれば、管理者に通知した後、予備ブロックの減少速度を遅らせることができるので、斯かる事態を回避することができ、システムのより安全な運用を図ることができる。ここで“所定数”とは、予備ブロック残数閾値を複数設定した場合のいずれかである。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態について図面を用いて説明するが、本発明は特許請求の範囲内において種々の形態を採ることができ、下記実施形態に限定されないことはいうまでもない。
【００１１】
（システム基本構成）
図１は、本発明におけるフラッシュメモリデバイスのシステム基本構成図である。本発明は、NAND型フラッシュメモリ１２（本明細書において、特に必要のない限り、単に“フラッシュメモリ”という）とフラッシュメモリ１２にデータの書き込みや読み出しを実行するコントローラ１１からなるフラッシュメモリデバイス２と、フラッシュメモリデバイス２にデータの書き込みや読み出しのコマンドを発行するホスト１を基本構成として有するシステムにおいて実行され得る。コントローラ１１には、フラッシュメモリ１２から読み出されたデータをホスト１に送出する前に一旦保存するためのRAM１３と、フラッシュメモリ１２の状態を表示する表示手段としてのLED（Light Emitting Diode）１７が接続されている。RAM１３はコントローラ１１の内部に設けてもよい。フラッシュメモリデバイス２とホスト１は、例えばMPEG音楽プレーヤのように、所定の機器として一体に構成されていてもよいし、ホスト１がPCで構成され、フラッシュメモリデバイス２がPCとUSB接続される機器のように、別体で構成してもよい。近年では、ハードディスクの置き換えとして、SSD（Solid
State Drive）のように、複数のフラッシュメモリ１２とコントローラ１１とRAM１３とが一体に構成され、PCとIDE接続される機器でもよい。
【００１２】
図２は、フラッシュメモリ１２のブロック構成図である。フラッシュメモリ１２は、ユーザデータ領域、予備領域、管理領域を有する。ユーザデータ領域は、主記憶領域とも呼ばれる。ユーザデータ領域を構成する物理ブロックは、論理ブロックと一対一に対応する関係を有し、その関係は論理／物理ブロック管理テーブルで管理され、その対応関係が変わると、随時該テーブルで更新される。予備ブロック（予備領域を構成するブロック）は、ユーザデータ領域を構成する物理ブロックが不良ブロックとなったときに使用される代替ブロックである。また、フラッシュメモリ２２には空きブロックが少なくとも一つ確保される。この空きブロックは、通常、ユーザデータ領域の物理ブロックにデータを上書きするときに使用されるブロックである。この場合空きブロックは、予備ブロック同様、論理ブロックと関連付けされない。
【００１３】
本構成例では、物理ブロックは、Block０乃至Block８２９１の８２９２ブロックで構成され、その内Block０乃至Block８１９０がユーザデータ領域であり、Block８１９１が空きブロックであり、Block８１９２乃至Block８２９１が予備領域である。同図において、（valid）と記されたブロックがユーザデータ領域中の有効ブロックを表し、（empty）と記されたブロックが空きブロックを表し、（reserve）と記されたブロックが予備ブロックを表す。その他、不図示の管理領域を有する。
【００１４】
コントローラ１１は、ブロック管理手段１６とブロック管理テーブル１４を含む。ブロック管理手段１６は、ユーザデータ領域の物理ブロック番号と論理ブロック番号との関係を論理／物理ブロック管理テーブルで随時管理する。また空きブロックの物理ブロック番号及び予備ブロックの物理ブロック番号を把握するため、それぞれ不図示の空きブロックテーブル、予備ブロックテーブルで管理する。本願では論理／物理ブロック管理テーブル、空きブロックテーブル、予備ブロックテーブルを総称して、ブロック管理テーブル１４というものとする。ブロック管理テーブル１４はフラッシュメモリ１２内に設けてもよい。なお、詳細は後述するが、本願のリフレッシュは、この空きブロック若しくは予備ブロックのいずれかを使用して実行する。
【００１５】
ブロック管理手段１６は、さらにカウンター回路と、予備ブロックの残数の閾値を設定するための回路を有し、予備ブロックの残数と当該閾値とを比較判定する機能を有する。カウンター回路は予備ブロックの残数を計数するとともに、予備ブロックの残数を記憶する。ブロック管理手段１６が、予備ブロック残数が予め設定されている所定の値以下であると判定すると、コントローラ１１は表示手段を点灯させる。
【００１６】
更に、コントローラ１１はエラー訂正回路（ECC）１５を含む。エラー訂正回路１５は、コントローラ１１がホスト１から書き込み命令を受けると、エラーデータを復元するためのエラーチェックコードを生成する。そして、ユーザデータにエラーチェックコードを付加して、フラッシュメモリ１２の書き込み及び読み出しの単位であるセクター内の冗長領域に記憶する。ホストから読み出し命令を受けたときは、エラー訂正回路１５はフラッシュメモリ１２から読み出したユーザデータをエラーチェックコードによりチェックし、bitエラーが検出されると、該bitエラーを訂正してホスト１に送出する。エラー訂正回路１５は、エラー訂正可能なbit数（能力値という）が設定されており、この能力値を超えるともはやエラー訂正が不可能となる。そこで本発明では、安全を図るため、この能力値よりも小さい値を閾値（「ｂａｄブロック閾値」という）として設定し、該閾値以上のbitエラーのあったブロックを不良ブロックと看做して、以下に説明するｂａｄブロック処理を実行する。
【００１７】
まず、ホスト１からのデータ読み出しコマンドに対応して、ｂｉｔエラーのあったデータはエラー訂正回路１５により訂正してからRAM１３を経由してホスト１に送出する。そしてｂｉｔエラーのあったブロックの全データをエラー訂正しながらRAM１３に一時格納する。そして格納されたエラー訂正済のデータを予備ブロックにコピーし、ブロック管理テーブル１４の一つである論理／物理ブロック管理テーブルを更新する。RAM１３への格納及び予備ブロックへのコピーは、１ブロック分を一度に実行してもよいし、ページ単位で実行してもよい。これにより、予備ブロックであるコピー先のブロックをユーザデータ領域のブロックとし、不良ブロックをアドレスの対応付けのエントリーから外してホスト１からアクセス不可能にする。コントローラ１１には、不図示のCPU並びに該CPUに実行させるためのプログラム（ファームウエア）が具備されており、エラー訂正回路１５その他の処理を統括的に制御する。
【００１８】
（メモリの管理方法）
以下、本発明のメモリの管理方法例を説明する。以下の例では、予備ブロック数を１００ブロック、予備ブロック残数の閾値を５０ブロックとし、エラー訂正回路１５の能力値を６bit、不良ブロックと看做すbitエラー数の最小値（ｂａｄブロック閾値）を４ビットとする。予備ブロック残数が前記閾値５０以下となったとき、LEDが点灯する。以下、図７及び図８を用いて、ブロックの管理方法について説明する。尚、以下の説明は、ホスト１がデバイスから専らデータの読み出しを行う場合の例である。
【００１９】
電源がONされシステムが駆動すると（ST1）、ブロック管理手段１６は、該手段に設けられたカウンター回路に記憶された予備ブロックの残数と閾値とを比較判定する（ST２）。その結果、予備ブロックの残数が閾値（５０ブロック）以下である場合、コントローラ１１は表示手段であるLED１７を点灯する（ST３）。
【００２０】
次にホスト１からデータ読み出しコマンドがないか判断し（ST４）、YESであれば、フラッシュメモリ１２の指定されたアドレスからデータを読み出してエラー訂正回路１５によってエラーチェックを行い（ST５）、エラーがあるか判断する（ST６）。エラーがない場合は、フラッシュメモリ１２に記憶されているユーザデータをそのままホスト１へ送出し（ST１８）、読み出しを完了する。
【００２１】
ST６において、エラーがあると判断されると、次にbitエラー数が６以下であるかの判断が行われる（ST７）。６を超える場合はエラー訂正回路１５の能力値を超え、もはや訂正不可能であるため、ホスト１へエラーを返す（ST８）。６以下の場合は、更にbitエラー数が４未満であるかの判断が行われる（ST９）。４未満でない場合（４，５又は６）は、まずエラー訂正回路１５によりエラーを訂正し（ST１０）、訂正済みのデータをホスト１へ送出し（ST１８）、読み出しを完了する。そしてエラーを生起したブロックの全データをエラー訂正して一旦RAM１３に格納して予備ブロックに書き込み、badブロック処理を行なう（ST１１）。なお、ST１１において、ブロック管理手段１６のカウンター回路は、badブロック処理が１回行われるごとに、予備ブロック残数を一つデクリメントする。
【００２２】
デバイス使用開始直後は、不良ブロックが発生する確率が低く、予備ブロックを殆ど使用しないため、予備ブロック残数は１００に近い値を示し、その後デバイスの使用回数が増加してくると、不良ブロックの代替が行われて予備ブロックが少なくなり、予備ブロック残数は５０に近づく。
【００２３】
ST９において、bitエラー数が４未満の場合は、ブロック管理手段１６により予備ブロック残数が閾値５０ブロックに至る前かどうか判断し（ST１２）、YESであればエラー訂正回路１５によりエラーを訂正して（ST１５）、訂正済のデータをホスト１へ送出し（ST１８）、読み出しを完了する（リフレッシュは行わない）。
【００２４】
デバイス使用開始から時間が経過してくると、不良ブロックが発生する確率が高くなり、予備ブロック残数は５０以下となり、更にデバイスを使用し続けると０となる。
【００２５】
ST１２において、予備ブロック残数が閾値５０ブロックに至った後であると判断されると、まずLED点灯済みか判断し（ST１３）、NOであれば、LEDを点灯し（ST１４）フラッシュメモリデバイス２の交換時期が近いことを管理者に知らせる。そしてエラー訂正回路１５によりエラーを訂正して（ST１６）、訂正済のデータをホスト１へ送出し（ST１８）、読み出しを完了する。そしてエラーのあったブロックのリフレッシュを行う（ST１７）。以上の処理をマップ状に表したものが図６である。
【００２６】
以下、リフレッシュの具体的やり方について説明するが、その前に図３乃至図５について説明する。図３、図４及び図５は、リフレッシュ前後のメモリの状態を表したものである。図３、図４及び図５は、それぞれリフレッシュの第１、第２ 及び第３の例である。図３に示すメモリセルアレイ２３、図４に示すメモリセルアレイ２５、図５に示すメモリアレイセル２７はリフレッシュ前の物理ブロックの状態を表す。図３に示すメモリセルアレイ２４、図４に示すメモリセルアレイ２６、図５におけるメモリアレイセル２８はリフレッシュ後の物理ブロックの状態を表す。尚、いうまでもないが、メモリセルアレイ２３乃至２８は便宜上区別して表しているが、実質同一のものである。
【００２７】
（リフレッシュの方法例１）
図８のST１７におけるリフレッシュのやり方の第１の例について、図３を用いて説明する。今、メモリセルアレイ２３に示すBlock１（error）３２でbitエラーが発生したとする。ホスト１へデータ転送後、Block１（error）３２の全データをエラー訂正回路１５によりbitエラーを訂正してから、一旦、RAM１３に格納し、その後、メモリセルアレイ２３に示す空きブロックであるBlock８１９１（empty）３３にコピーする。その後、Block１（error）３２はその全データを消去し、空きブロック（empty）として空きブロック管理テーブル１４を更新する。これと同時に、Block８１９１をメモリセルアレイ２４に示すBlock８１９１（valid）３６の状態にして、ユーザデータ領域中の有効ブロックとし、論理／物理ブロック管理テーブルを更新する。尚、ホスト１に対しては、前記RAM２３に一旦保存しておいたエラー訂正済みのデータを送出すればよい。ホスト１へのデータの送出は、リフレッシュの前でも後でもよい。同時に行なってもよい。以下の方法例においても同様であることは言うまでもない。
【００２８】
（リフレッシュの方法例２）
次に、リフレッシュのやり方の第２例について、図４を用いて説明する。今、メモリセルアレイ２５に示すBlock１（error）４２でbitエラーが発生したとする。ホスト１へデータ転送後、Block１（error）４２の全データをエラー訂正回路１５によりbitエラーを訂正してから、一旦、RAM１３に格納し、Block１（error）４２の全データを消去する。そして、元のBlock１（error）４２に書き戻す。この例では、データを元のブロックに書き戻しているにすぎないため、ブロック管理テーブル１４の更新を行う必要はない。
【００２９】
（リフレッシュの方法例３）
リフレッシュのやり方の第３の例について、図５を用いて説明する。今、メモリセルアレイ２７に示すBlock１（error）５２でbitエラーが発生したとする。ホスト１へデータ転送後、Block１（error）５２の全データをエラー訂正回路１５によりbitエラーを訂正してから、一旦、RAM１３に格納し、その後、メモリセルアレイ２７に示す予備ブロックであるBlock８１９２（reserve）５４にコピーする。これによりBlock８１９２はメモリセルアレイ２８に示すように、有効ブロック５６となり、論理/物理管理テーブルが更新される。また、Block１（error）５２の全データは消去する。これによりBlock１はメモリセルアレイ２８に示すように、予備ブロック（reserve）５５となる。変更後の状態は予備ブロック管理テーブルに記録される。
【００３０】
上記LED表示において、予備ブロック残数閾値を複数設け、各段階で異なる態様で表示するようにしてもよい（例えば、注意、警告、緊急の３段階を定義する）。また、フラッシュメモリ１２の交換時期が近いことをLED表示によって管理者に通知する他、フラッシュメモリデバイス２のコントローラ１１がその旨をホスト１に通知するのでもよい。このようにすれば、所謂S・M・A・R・T方式により、種々の態様でシステム管理をより容易に行うことができる。また上記実施例の他、予備ブロック残数が閾値に至った後に、bitエラー数が４、５のブロックをbadブロック処理せずに、リフレッシュして使いまわしてもよい。このようにすれば、さらにフラッシュメモリ１２の延命を図ることができる。
【００３１】
（発明の効果）
以上述べたように、本発明によれば、例えば専ら若しくは頻繁にデータの読み出しが実行されるようなシステムにおいて、予備ブロックの残数が閾値に至った後に、ｂａｄブロック閾値未満のbitエラーが検出された場合に、該エラーの生起されたブロックをリフレッシュすることにより、リードディスターブエラーによるbitエラーの増加を防止し、予備ブロックの減少速度を低下させることができる。即ち、フラッシュメモリデバイスの寿命延命を図ることができる。特にリフレッシュ（他のブロックへのデータの書き写し）を、エラー訂正を伴って実行すると、システムの信頼性を一層高めることができる。また、本発明によれば、予備ブロックの残数状態を管理者が知った後の、新品との交換時間を延ばすことができ、システムのより安全な運用を図ることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明を実行するシステムの基本構成例である。
【図２】フラッシュメモリアレイの構成例である。
【図３】リフレッシュにおけるブロック管理テーブルの第１の例である。
【図４】リフレッシュにおけるブロック管理テーブルの第２の例である。
【図５】リフレッシュにおけるブロック管理テーブルの第３の例である。
【図６】本発明のメモリ管理方法例をマップ状に表したものである。
【図７】本発明のメモリ管理方法のフローチャート例である。
【図８】本発明のメモリ管理方法のフローチャート例（続き）である。
【符号の説明】
【００３３】
１ ホスト
２ フラッシュメモリデバイス
１１ コントローラ
１２ フラッシュメモリ
１３ RAM
１４ ブロック管理テーブル
１５ エラー訂正回路
１６ ブロック管理手段
１７ LED
【特許請求の範囲】
【請求項１】
ユーザデータ領域の他に予備ブロックと少なくとも一つ空きブロックを有するメモリと、エラー訂正回路とブロック管理手段とブロック管理テーブルとを有するコントローラと、前記ユーザデータ領域から読み出されたデータをホストに送出する前に一旦保存するRAMとを備えたフラッシュメモリデバイスのメモリ管理方法であって、
エラー訂正回路によって検出されたｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）未満であったとき、前記予備ブロックの残数がブロック管理手段に設定された閾値に至った後は、当該エラーを起こしたデータを含むブロックのデータをリフレッシュすることを特徴とするメモリの管理方法。
【請求項２】
リフレッシュは、エラーを生起したブロックの全データをエラー訂正して一旦RAMに格納してから空きブロック若しくは予備ブロックにコピーし、当該エラーを生起したブロックはその全データを消去してから前記空きブロック若しくは前記予備ブロックとして、ブロック管理テーブルを更新することにより実行することを特徴とする請求項１記載のメモリの管理方法。
【請求項３】
リフレッシュは、エラーを生起したブロックの全データをエラー訂正して一旦前記RAMに格納し、該ブロックを消去後、前記RAMから該ブロックに書き戻すことにより実行することを特徴とする請求項１記載のフラッシュメモリの管理方法。
【請求項４】
フラッシュメモリデバイスは表示手段をさらに有し、予備ブロックの残数が所定数に至った段階で、該表示手段を駆動することを特徴とする請求項１乃至請求項３いずれか１項記載のメモリの管理方法。
【請求項５】
予備ブロックの残数が所定数に至った段階で、該状態をホストに通知することを特徴とする請求項１乃至請求項３いずれか１項記載のメモリの管理方法。
【請求項６】
ユーザデータ領域の他に予備ブロックと少なくとも一つ空きブロックを有するメモリと、エラー訂正回路とブロック管理手段とブロック管理テーブルとを有するコントローラと、前記ユーザデータ領域から読み出されたデータをホストに送出する前に一旦保存するRAMとを備えたフラッシュメモリデバイスであって、
エラー訂正回路によって検出されたｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）未満であったとき、前記予備ブロックの残数がブロック管理手段に設定された閾値に至った後は、当該エラーを起こしたデータを含むブロックのデータをリフレッシュすることを特徴とするフラッシュメモリデバイス。
【請求項７】
ブロック管理テーブルは、論理/物理ブロック管理テーブル、空きブロック管理テーブル、及び予備ブロック管理テーブルの３種で構成されることを特徴とする請求項６記載のフラッシュメモリデバイス。
【請求項８】
リフレッシュは、エラーを生起したブロックの全データをエラー訂正して一旦RAMに格納してから空きブロック若しくは予備ブロックにコピーし、当該エラーを生起したブロックはその全データを消去してから前記空きブロック若しくは前記予備ブロックとして、ブロック管理テーブルを更新することにより実行することを特徴とする請求項７記載のフラッシュメモリデバイス。
【請求項９】
リフレッシュは、エラーを生起したブロックの全データをエラー訂正して一旦前記RAMに格納し、該ブロックを消去後、前記RAMから該ブロックに書き戻すことにより実行することを特徴とする請求項７記載のフラッシュメモリデバイス。
【請求項１０】
表示手段を更に有し、コントローラは、予備ブロックの残数が所定数に至った段階で、該表示手段を駆動することを特徴とする請求項６記載のフラッシュメモリデバイス。
【請求項１１】
コントローラは、予備ブロックの残数が所定数に至った段階で、該状態をホストに通知することを特徴とする請求項６記載のフラッシュメモリデバイス。
【請求項１】
ユーザデータ領域の他に予備ブロックと少なくとも一つ空きブロックを有するメモリと、エラー訂正回路とブロック管理手段とブロック管理テーブルとを有するコントローラと、前記ユーザデータ領域から読み出されたデータをホストに送出する前に一旦保存するRAMとを備えたフラッシュメモリデバイスのメモリ管理方法であって、
エラー訂正回路によって検出されたｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）未満であったとき、前記予備ブロックの残数がブロック管理手段に設定された閾値に至った後は、当該エラーを起こしたデータを含むブロックのデータをリフレッシュすることを特徴とするメモリの管理方法。
【請求項２】
リフレッシュは、エラーを生起したブロックの全データをエラー訂正して一旦RAMに格納してから空きブロック若しくは予備ブロックにコピーし、当該エラーを生起したブロックはその全データを消去してから前記空きブロック若しくは前記予備ブロックとして、ブロック管理テーブルを更新することにより実行することを特徴とする請求項１記載のメモリの管理方法。
【請求項３】
リフレッシュは、エラーを生起したブロックの全データをエラー訂正して一旦前記RAMに格納し、該ブロックを消去後、前記RAMから該ブロックに書き戻すことにより実行することを特徴とする請求項１記載のフラッシュメモリの管理方法。
【請求項４】
フラッシュメモリデバイスは表示手段をさらに有し、予備ブロックの残数が所定数に至った段階で、該表示手段を駆動することを特徴とする請求項１乃至請求項３いずれか１項記載のメモリの管理方法。
【請求項５】
予備ブロックの残数が所定数に至った段階で、該状態をホストに通知することを特徴とする請求項１乃至請求項３いずれか１項記載のメモリの管理方法。
【請求項６】
ユーザデータ領域の他に予備ブロックと少なくとも一つ空きブロックを有するメモリと、エラー訂正回路とブロック管理手段とブロック管理テーブルとを有するコントローラと、前記ユーザデータ領域から読み出されたデータをホストに送出する前に一旦保存するRAMとを備えたフラッシュメモリデバイスであって、
エラー訂正回路によって検出されたｂｉｔエラー数が、前記エラー訂正回路の能力値ｎ（ｎは正の整数）より小さい閾値ｍ（ｍは正の整数，ｍ＜ｎ）未満であったとき、前記予備ブロックの残数がブロック管理手段に設定された閾値に至った後は、当該エラーを起こしたデータを含むブロックのデータをリフレッシュすることを特徴とするフラッシュメモリデバイス。
【請求項７】
ブロック管理テーブルは、論理/物理ブロック管理テーブル、空きブロック管理テーブル、及び予備ブロック管理テーブルの３種で構成されることを特徴とする請求項６記載のフラッシュメモリデバイス。
【請求項８】
リフレッシュは、エラーを生起したブロックの全データをエラー訂正して一旦RAMに格納してから空きブロック若しくは予備ブロックにコピーし、当該エラーを生起したブロックはその全データを消去してから前記空きブロック若しくは前記予備ブロックとして、ブロック管理テーブルを更新することにより実行することを特徴とする請求項７記載のフラッシュメモリデバイス。
【請求項９】
リフレッシュは、エラーを生起したブロックの全データをエラー訂正して一旦前記RAMに格納し、該ブロックを消去後、前記RAMから該ブロックに書き戻すことにより実行することを特徴とする請求項７記載のフラッシュメモリデバイス。
【請求項１０】
表示手段を更に有し、コントローラは、予備ブロックの残数が所定数に至った段階で、該表示手段を駆動することを特徴とする請求項６記載のフラッシュメモリデバイス。
【請求項１１】
コントローラは、予備ブロックの残数が所定数に至った段階で、該状態をホストに通知することを特徴とする請求項６記載のフラッシュメモリデバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−８６４０２（Ｐ２０１０−８６４０２Ａ）
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願番号】特願２００８−２５６４８３（Ｐ２００８−２５６４８３）
【出願日】平成２０年１０月１日（２００８．１０．１）
【出願人】（５９４０９６９６６）株式会社ハギワラシスコム (32)
【Ｆターム（参考）】
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願日】平成２０年１０月１日（２００８．１０．１）
【出願人】（５９４０９６９６６）株式会社ハギワラシスコム (32)
【Ｆターム（参考）】
[ Back to top ]