説明

メモリカードドライブ

【課題】メモリカードに内蔵されたフラッシュメモリの寿命に伴うリテンションフェールにより、メモリカードの消費電力が増加するという課題がある。
【解決手段】少なくとも1つの半導体メモリカード109と、ホスト機器からのアクセス要求に応じて半導体メモリカード109へのアクセスを制御するメモリカード制御部103と、を含むメモリカードドライブ100であって、半導体メモリカード109は、不揮発性メモリ110と、不揮発性メモリ110で発生したエラーを訂正するエラー訂正部111と、を備え、メモリカード制御部103は、不揮発性メモリ110の寿命を推定する推定部104と、推定部104による推定結果を基に、インターフェイス部108によるアクセス時のクロックを制御するクロック制御部105と、を備える。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、メモリカードを記録媒体として利用したメモリカードドライブに関するものであり、特に、メモリカードに内蔵されたフラッシュメモリの寿命に伴うリテンションフェールによる消費電力の増加を抑制するメモリカードドライブに関するものである。
【背景技術】
【0002】
現在、SDカード等のフラッシュメモリが内蔵されたカード型の記録媒体であるメモリカードは、超小型、超薄型であり、その取り扱い易さから、ディジタルスチルカメラ等のディジタル機器に広く利用されている。
【0003】
メモリカードに内蔵されているフラッシュメモリは、一定サイズの多数の物理ブロックから成り、物理ブロックの単位でデータを消去できるメモリである。昨今の大容量化の要請に対応すべく、フラッシュメモリは1セルで2ビット以上のデータが蓄積できる多値フラッシュメモリが商品化されている。多値のフラッシュメモリでは、閾値電圧Vthに複数の状態を設けてフラッシュメモリの電子の蓄積量を制御する多値記録を行い、大容量化を実現している。
【0004】
しかしながら、フラッシュメモリは、書き込みや消去を繰り返すことにより、電子の維持が困難となり、電子が抜け落ちるリテンションフェール(retention fail)が発生する。リテンションフェールが発生すると、電子が抜け落ちる事により閾値電圧(Vth)が変わり、書き込み時のデータとは異なるデータに変化してしまうため、例えば画像データの場合では正しく表示することが不可能となる。特に多値フラッシュメモリは、電子の蓄積量によって4状態を識別するために、各状態間の閾値電圧(Vth)の差が、2値フラッシュメモリより小さく、リテンションフェールの影響を受けやすい。
【0005】
そこでリテンションフェールへの解決手段として、書き換え回数を制限したり、エラー訂正を強化することが行われている。エラー訂正にはエラー訂正能力の高いECC符号をユーザデータと共に記録し、読み出し時にエラー訂正を実施している。ところが、リテンションフェールの発生するページの増加や、複数のフラッシュメモリで同時にリテンションフェールが発生するなど、エラー訂正処理の頻度の増加により、消費電力が増加し、消費電力に制限のあるシステムではデータの読み出しが出来なくなるという問題がある。
【0006】
メモリカード等の消費電力を削減する方法として、特許文献1では、データ転送に不要な区間のインターフェイスのクロックを停止する方法が提案されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2003−76952号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、特許文献1に開示の方法では、あらかじめデータ転送の不要な区間が分かっている場合や消費電力の増加するタイミングが分かっている場合についてのみ適用可能である。前述したメモリカードが行っているエラー訂正処理など、メモリカード内部で行われる制御については、メモリカードを制御する側は動作の有無を知る手段がなく、消費電力を削減するタイミングを特定することができない。
【0009】
本発明は上記課題を解決するものであり、リテンションフェールの発生頻度が増加したメモリカードや、リテンションフェールが複数のメモリカードで同時に発生した場合において、消費電力の増加を抑制するメモリカードドライブを提供することを目的とする。
【課題を解決するための手段】
【0010】
上記課題を解決するために、本発明のメモリカードドライブは、少なくとも1つの半導体メモリカードと、ホスト機器からのアクセス要求に応じて前記半導体メモリカードへのアクセスを制御するメモリカード制御部と、を含むメモリカードドライブであって、前記半導体メモリカードは、不揮発性メモリと、前記不揮発性メモリへのアクセスを制御するメモリ制御部と、前記メモリ制御部を介して、前記不揮発性メモリで発生したエラーを訂正するエラー訂正部と、を備え、前記メモリカード制御部は、前記半導体メモリカードにアクセスするインターフェイス部と、前記不揮発性メモリの寿命を推定する推定部と、前記推定部による推定結果を基に、前記インターフェイス部のアクセス時のクロックを制御するクロック制御部と、を備える。
【発明の効果】
【0011】
上記の構成によって、メモリカードドライブは、メモリカードの寿命に伴うリテンションフェールによるリードエラーの発生頻度を推測し、それに基づきメモリカードへのアクセスを制御することによって、リテンションフェールによる消費電力の増加を抑制することができる。
【図面の簡単な説明】
【0012】
【図1】実施の形態1におけるメモリカードドライブの構成を示すブロック図
【図2】実施の形態1における書き換え回数制御手段の構成を示すブロック図
【図3】実施の形態1におけるメモリカードドライブの動作を示すフローチャート
【図4】実施の形態1におけるメモリカードへのアクセスの詳細を示す図
【図5】実施の形態1におけるクロック制御の動作を示す模式図
【図6】実施の形態1における書き換え回数とクロック制御の関連を示すグラフ
【図7】実施の形態2におけるメモリカードドライブの構成を示すブロック図
【図8】実施の形態2におけるメモリカードドライブの動作を示すフローチャート
【発明を実施するための形態】
【0013】
(実施の形態1)
図1は実施の形態1におけるメモリカードドライブ100の構成を示すブロック図である。これらの全ての構成要件が、1枚のPCMCIAカードに内蔵されている。
【0014】
同図において外部インターフェイス手段101は、PCMCIAカードに準拠したプロトコルによってコマンドの発行やデータ転送を行う。
【0015】
コマンド解析手段102は、ホスト機器より外部インターフェイス手段101を介して発行されたコマンドの解析を行う。具体的にはPCMCIAカードのプロトコルを介して発行されたATAベースのコマンドを解析し、メモリカード制御手段103にリード等の動作を命令する。
【0016】
メモリカード制御手段103は、書き換え回数制御手段104と、リードクロック制御手段105と、ユーザデータリード手段106と、ユーザデータライト手段107と、メモリカードインターフェイス手段108とから構成される。
【0017】
書き換え回数制御手段104は、メモリカード109に内蔵されるフラッシュメモリ110の書き換え回数を計数する。図2は書き換え回数制御手段104の詳細な構成を示すブロック図である。
【0018】
書き換え回数制御手段104は、メモリカードインターフェイス手段108を介して書き換え回数を読み出す、書き換え回数リード手段201と、書き換え回数の計数および更新を行う書き換え回数計数手段200と、メモリカードインターフェイス手段108を介して、更新した書き換え回数を書き込む、書き換え回数ライト手段202とから構成される。
【0019】
図1において、リードクロック制御手段105は、書き換え回数制御手段104で計数された書き換え回数に応じて、メモリカードインターフェイス手段108からメモリカード109に対して出力されるインターフェイスクロックの制御を行う。
【0020】
ユーザデータリード手段106は、メモリカード109からメモリカードインターフェイス手段108を介して読み出したユーザデータを、外部インターフェイス手段101を介してホスト機器へ転送する。
【0021】
ユーザデータライト手段107は、ホスト機器から外部インターフェイス手段101を介して転送されたユーザデータを、メモリカードインターフェイス手段108を介してメモリカード109へ書き込む。
【0022】
メモリカードインターフェイス手段108は、メモリカード109のインターフェイスプロトコルを用いてデータの読み書きを行う。
【0023】
メモリカード109は、フラッシュメモリ110とエラー訂正手段111を内蔵する。フラッシュメモリ110は、ユーザデータライト手段107によって書き込まれたユーザデータ、エラー訂正手段111が生成するエラー訂正符号、及び書き換え回数制御手段104によって計数された書き換え回数を記録する。
【0024】
エラー訂正手段111は、フラッシュメモリ110へデータを書き込む場合にエラー訂正符号を生成し、ユーザデータと共にフラッシュメモリ110へ書き込む。また、フラッシュメモリ110からの読み出し時において、読み出したデータにエラーが発生した場合は、エラー訂正手段111は、ユーザデータと共に書き込まれたエラー訂正符号を用いてエラー訂正処理を行った後、ユーザデータを出力する。
【0025】
以上の構成を有するメモリカードドライブ100の動作について、図3に示すフローチャートを用いて説明する。
【0026】
まず、メモリカードドライブ100の電源が投入される(S300)と、書き換え回数制御手段104に内蔵される書き換え回数リード手段201は、フラッシュメモリ110から記録されている書き換え回数を読み出し、書き換え回数計数手段200の初期値として設定する(S301)。
【0027】
書き換え回数が読み出された後、メモリカード制御手段103は、ホスト機器からのリードおよびライトコマンドを受信するための待ち状態となる(S302)。
【0028】
コマンド解析手段102によって受信したコマンドがメモリカード109からの読み出しである場合(S303でYes)、リードクロック制御手段105は書き換え回数計数手段200よりフラッシュメモリ109の書き換え回数を取り込み、メモリカードインターフェイス手段108から出力するクロックを切替えるための閾値比較を行う(S304)。
【0029】
リードクロック制御手段105は閾値よりも書き換え回数が下回っていた場合(S304でYes)、メモリカードインターフェイス手段108に対して高速クロックモードを設定し(S305)、書き換え回数が閾値以上であった場合(S304でNo)は、メモリカードインターフェイス手段108に対して低速クロックモードを設定する(S306)。
【0030】
メモリカードインターフェイス手段108は、設定されたクロックモードに応じたクロックをメモリカード109に供給し、データをメモリカード109より読み出し(S307)、ユーザデータリード手段106へ出力する。
【0031】
最終データの読み出し完了後、メモリカード制御手段103は再びホスト機器からのリードおよびライトコマンドを受信するための待ち状態となる(S302)。
【0032】
一方、コマンド解析手段102によって受信したコマンドがメモリカード109への書き込みである場合(S303でNo)、書き換え回数計数手段200は、初期からの総書き換え回数の計数を行い、ユーザデータライト手段107は、ホスト機器より外部インターフェイス手段101を介して転送されたユーザデータを、メモリカードインターフェイス手段108を介してメモリカード109に書き込む(S308)。
【0033】
書き換え回数計数手段200によって更新された書き換え回数は、書き換え回数ライト手段202によってメモリカードインターフェイス手段108を介してメモリカード109へ転送される(S309)。
【0034】
書き込み回数の更新後、メモリカード制御手段103は再びホスト機器からのリードおよびライトコマンドを受信するための待ち状態となる(S302)。
【0035】
次にメモリカードインターフェイス手段108とメモリカード109とのインターフェイスプロトコルについて図4を用いて説明する。
【0036】
メモリカードインターフェイス手段108とメモリカード109は「コマンド」、「クロック」、「データ」、「レスポンス」の信号線によって接続され、同図における矢印は信号の向きを示している。なお、「コマンド」、「データ」、「レスポンス」は全て「クロック」に同期した転送である。
【0037】
書き込み時のメモリカードインターフェイス手段108の制御は次の通りである。
【0038】
(1)書き込みの開始を示すライトコマンドに続いて書き込むメモリカード109のアドレスを転送する。
【0039】
(2)メモリカード109からのレスポンスを待つ。
【0040】
(3)レスポンスの受信後、データをメモリカード109に一定の単位で転送する。
【0041】
(4)一定の単位ごとにメモリカード109からのレスポンスを待つ。
【0042】
(5)(3)、(4)について最終データを書き込むまで行う。
【0043】
(6)最終データのレスポンスを受信後、書き込みの終了を示すストップコマンドを転送する。
【0044】
一方、読み出し時のメモリカードインターフェイス手段108の制御は次の通りである。
【0045】
(1)読み出しの開始を示すリードコマンドに続いて読み出すメモリカード109のアドレスを転送する。
【0046】
(2)メモリカード109からのレスポンスを待つ。
【0047】
(3)レスポンスの受信後、メモリカード109から一定の単位で転送されてくるデータを取り込む。
【0048】
(4)最終データの読み出し完了後、読み出しの終了を示すストップコマンドを転送する。
【0049】
このようにメモリカード109のプロトコルは、最初にコマンドとアドレスを転送することにより、以降のアドレスはメモリカード109の内部で自動的にインクリメントされるため、連続的なデータの書き込みおよび読み出しに適したプロトコルとなっている。
【0050】
このようなプロトコルに於いて、メモリカードインターフェイス手段108は周波数の異なる高速モードと低速モードに対応した2種類のリードクロックを生成する手段を持ち、リードクロック制御手段105からの設定に応じてリードクロックの周波数を切り替えてメモリカード109へ出力する。
【0051】
図5にアドレスNから1KBを読み出す時のリードプロトコルを示す。図5(a)にリードクロック制御手段105が閾値比較(S304)により、高速クロックモードが設定(S305)された場合、図5(b)に低速クロックモードが設定(S306)された場合について示す。なお、説明の簡略化のためにリードプロトコルにおける一定の単位を512Bとしている。
【0052】
図5(a)では高速クロック(クロック周期T)で1KBのデータを読み出しているのに対して、図5(b)では低速クロック(クロック周期2T)により図5(a)の1/2の速度で読み出す様子を示している。
【0053】
書き換え回数が多くなったフラッシュメモリ110は、リードエラーの発生頻度が高くなっているため、メモリカード109に内蔵されているエラー訂正手段111によるエラー訂正処理が行われる頻度が高くなり、メモリカード109の消費電力増加を引き起こす。そこで、フラッシュメモリ110の書き換え回数によるデータ読み出し時のクロック制御手段を導入し、データの転送レートを落とすことにより消費電力の増加を抑制することが可能である。
【0054】
なお、図5においてクロックは高速と低速の2種類の動作を示したが、書き換え回数の閾値を細分化することにより、複数のクロックを使い分けてもよい。複数のクロックを使い分ける場合について図6を用いて説明する。
【0055】
横軸を書き換え回数、縦軸をメモリカードインターフェイスクロックの周波数とすると、ある一定の書き換え回数(T1)まではメモリカード109が受信可能な最大周波数F1を使用し、書き換え回数がT1からT2までは最大周波数F1の1/2であるF2、T2から書き換え回数の限界値(T3)までは更に1/2のF3を使用するといった段階的にクロックを下げて運用してもよい。
【0056】
また、図5(b)において全体的に低速クロックモードでの制御を行っているが、消費電力の増加に起因するリードデータのみ低速クロックモードで行い、消費電力の増加とは関係のないコマンド等については高速クロックモードで行うなど、リードプロトコル中において複数のクロックモードを時分割に使い分けてもよい。
【0057】
また、例えば映像・音声データの再生のようにリアルタイム性が要求されるシステムでは、低速クロックモードで読み出した場合に必要なデータの転送が再生に間に合わず映像または音声が途切れてしまう危険性があるため、ユーザにその危険性を通知してもよい。
【0058】
また、図1、図2においてメモリカード109の寿命判定に書き換え回数を採用したが、前回記録してからの経過時間を用いてもよい。メモリカード109は、前回記録してからの経過時間が長くなるにつれて、リテンションフェールが発生しやすくなり、消費電力が増加する。したがって、メモリカード109のフラッシュメモリ110への書き換え以降の経過時間を計測し、計測した経過時間を所定の閾値と比較することによって、フラッシュメモリ110の寿命を推定することができる。
【0059】
(実施の形態2)
実施の形態1では1枚のメモリカードに対する制御であったが、実施の形態2では複数のメモリカードを用いてRAID(Redundant Array of Indexpensive Disk drives)を構成し、大容量かつ高速転送が可能なメモリカードドライブを実現する場合について説明する。なお、実施の形態2では2枚のメモリカードを用いてRAID0(ストライピング)を構成し、データをある一定の単位でそれぞれのメモリカードに分散して書き込みおよび読み出しを行う場合について説明する。実施の形態2では、2枚のメモリカードを用いる場合について説明するが、メモリカードが3枚以上であっても同様である。
【0060】
図7は実施の形態2におけるメモリカードドライブ700の構成を示すブロック図である。これらの全ての構成要件が1枚のPCMCIAカードに内蔵されている。
【0061】
同図においてメモリカード制御手段701は、メモリカード駆動枚数制御手段702と、書き換え回数制御手段703と、リードクロック制御手段704と、ユーザデータリード手段705と、ユーザデータライト手段706と、メモリカードインターフェイス手段707とから構成される。
【0062】
なお、同図において外部インターフェイス手段101、コマンド解析手段102に関しては実施の形態1と同様であるため説明を省略する。
【0063】
メモリカード駆動枚数制御手段702は、書き換え回数制御手段703で計数されたそれぞれのメモリカード708、709に内蔵されるフラッシュメモリ710、711の書き換え回数に応じて、同時動作するメモリカード708、709の枚数制御を行う。
【0064】
書き換え回数制御手段703は、メモリカード708、709に内蔵されるフラッシュメモリ710、711のそれぞれの書き換え回数を計数する。なお、計数方法に関しては実施の形態1と同様であるため説明を省略する。
【0065】
リードクロック制御手段704は、書き換え回数制御手段703で計数されたそれぞれのメモリカード708、709に内蔵されるフラッシュメモリ710、711の書き換え回数に応じて、メモリカードインターフェイス手段707からメモリカード708、709に対して出力されるインターフェイスクロックの制御を行う。
【0066】
ユーザデータリード手段705は、メモリカード708、709からメモリカードインターフェイス手段707を介して読み出したそれぞれのユーザデータを、外部インターフェイス手段101を介してホスト機器へ転送する。
【0067】
ユーザデータライト手段706は、ホスト機器から外部インターフェイス手段101を介して転送されたユーザデータを、メモリカードインターフェイス手段707を介してメモリカード708、709へ書き込む。
【0068】
メモリカードインターフェイス手段707は、メモリカード708、709のインターフェイスプロトコルを用いて複数のメモリカードからデータの読み書きを行う。
【0069】
メモリカード708、709は、フラッシュメモリ710、711とエラー訂正手段712、713をそれぞれ内蔵する。フラッシュメモリ710、711はユーザデータライト手段706によって書き込まれたユーザデータ、エラー訂正手段712、713が生成するエラー訂正符号、及び書き換え回数制御手段703によって計数された書き換え回数を記録する。
【0070】
エラー訂正手段712、713は、フラッシュメモリ710、711へデータを書き込む場合にエラー訂正符号を生成し、ユーザデータと共にフラッシュメモリ710、711へ書き込む。また、フラッシュメモリ710、711からの読み出し時において、読み出したデータにエラーが発生した場合は、エラー訂正手段712、713は、ユーザデータと共に書き込まれたエラー訂正符号を用いてエラー訂正処理を行った後、ユーザデータを出力する。
【0071】
以上の構成を有するメモリカードドライブ700の動作について、図8に示すフローチャートを用いて説明する。
【0072】
まず、メモリカードドライブ700の電源が投入される(S300)と、書き換え回数制御手段703は、フラッシュメモリ710、711に記録されている書き換え回数を読み出し、書き換え回数計数手段200の初期値として設定する(S800)。
【0073】
ホスト機器からのコマンド受信制御(S302、S303)と閾値制御(S304)に関しては実施の形態1と同様であるため説明を省略する。
【0074】
コマンド解析手段102によって受信したコマンドがリードと判断され、書き換え回数が閾値よりも下回っていた場合(S304でYes)、メモリカードインターフェイス手段707に対して2枚のメモリカード708、709に対して同時に読み出しを行うメモリカード同時動作モードを設定し(S802)、書き換え回数が閾値以上であった場合(S304でNo)は2枚のメモリカード708、709に対して個別に読み出しを行うメモリカード個別動作モードを設定する(S801)。
【0075】
メモリカードインターフェイス手段707は設定された動作モードに応じてメモリカード708、709よりデータを読み出し(S803)、ユーザデータリード手段705に出力する。
【0076】
一方、コマンド解析手段102によって受信したコマンドがライトと判断された場合(S303でNo)、書き換え回数計数手段200は、各フラッシュメモリ710、711の初期からの総書き換え回数の計数を行い、ユーザデータライト手段706はホスト機器より外部インターフェイス手段101を介して転送されたユーザデータを、フラッシュメモリ710、711それぞれに分散して書き込むためのデータ分割を行い、メモリカードインターフェイス手段707を介して各メモリカード708、709へ転送する(S804)。
【0077】
書き換え回数計数手段200によって更新された書き換え回数は、書き換え回数ライト手段202によってメモリカードインターフェイス手段707を介して各メモリカード708、709へ転送される(S805)。
【0078】
なお、最終データの読み出し完了後、および書き込み回数の更新後の動作に関しては実施の形態1と同様のため説明を省略する。
【0079】
また、メモリカードインターフェイス手段707とメモリカード708、709との個々のインターフェイスプロトコルに関しては実施の形態1と同様のため説明を省略する。
【0080】
書き換え回数の多くなったフラッシュメモリ710、711はリードエラーの発生頻度が高くなり、メモリカード708、709の同時動作によってリードエラーが同時に発生する頻度も高くなる。これによりメモリカード708、709に内蔵さているエラー訂正手段712、713によるエラー訂正処理が同時に機能する頻度が高くなり、その結果メモリカードドライブ700全体の消費電力の増加を引き起こす。そこで、フラッシュメモリ710、711の書き換え回数を計数し、駆動するメモリカードの枚数を制御する手段を導入することにより、消費電力の増加を抑制することが可能である。
【0081】
なお、図8ではデータの読み出しにおいてメモリカード708、709の駆動枚数の制御のみを行っているが、個々のメモリカード708、709に対するリードクロック制御手段704を組み合わせてもよい。
【0082】
また、書き換え回数制御手段703は2枚のフラッシュメモリを仮想的に1枚の大容量なフラッシュメモリとして扱い、実施の形態1と同様の制御を行ってもよい。
【0083】
また、書き換え回数制御手段703は2枚のフラッシュメモリを個別に制御する手段と仮想的に大容量なフラッシュメモリとして制御する手段の両方を持ち、ホスト機器からの設定により切り替えて運用してもよい。
【産業上の利用可能性】
【0084】
本実施の形態におけるメモリカードドライブは、メモリカードの寿命に伴うリテンションフェールによるリードエラーの発生頻度を推測し、リテンションフェールによる消費電力の増加を抑制することができるため、複数の半導体メモリカードからなる半導体メモリ装置等に適用することができ、有用である。
【符号の説明】
【0085】
100、700 メモリカードドライブ
101 外部インターフェイス手段
102 コマンド解析手段
103、701 メモリカード制御手段
104、703 書き換え回数制御手段
105、704 リードクロック制御手段
106、705 ユーザデータリード手段
107、706 ユーザデータライト手段
108、707 メモリカードインターフェイス手段
109、708、709 メモリカード
110、710、711 フラッシュメモリ
111、712、713 エラー訂正手段
200 書き換え回数計数手段
201 書き換え回数リード手段
202 書き換え回数ライト手段
702 メモリカード駆動枚数制御手段

【特許請求の範囲】
【請求項1】
少なくとも1つの半導体メモリカードと、ホスト機器からのアクセス要求に応じて前記半導体メモリカードへのアクセスを制御するメモリカード制御部と、を含むメモリカードドライブであって、
前記半導体メモリカードは、
不揮発性メモリと、
前記不揮発性メモリへのアクセスを制御するメモリ制御部と、
前記メモリ制御部を介して、前記不揮発性メモリで発生したエラーを訂正するエラー訂正部と、
を備え、
前記メモリカード制御部は、
前記半導体メモリカードにアクセスするインターフェイス部と、
前記不揮発性メモリの寿命を推定する推定部と、
前記推定部による推定結果を基に、前記インターフェイス部によるアクセス時のクロックを制御するクロック制御部と、
を備えるメモリカードドライブ。
【請求項2】
複数の半導体メモリカードと、ホスト機器からのアクセス要求に応じて前記半導体メモリカードへのアクセスを制御するメモリカード制御部と、を含むメモリカードドライブであって、
前記半導体メモリカードは、
不揮発性メモリと、
前記不揮発性メモリへのアクセスを制御するメモリ制御部と、
前記メモリ制御部を介して、前記不揮発性メモリで発生したエラーを訂正するエラー訂正部と、
を備え、
前記メモリカード制御部は、
前記複数の半導体メモリカードにアクセスするインターフェイス部と、
前記不揮発性メモリの寿命を推定する推定部と、
前記推定部による推定結果を基に、前記インターフェイス部を用いてアクセスする前記半導体メモリカードの数を変更するメモリカード枚数制御部と、
を備えるメモリカードドライブ。
【請求項3】
複数の半導体メモリカードと、ホスト機器からのアクセス要求に応じて前記半導体メモリカードへのアクセスを制御するメモリカード制御部と、を含むメモリカードドライブであって、
前記半導体メモリカードは、
不揮発性メモリと、
前記不揮発性メモリへのアクセスを制御するメモリ制御部と、
前記メモリ制御部を介して、前記不揮発性メモリで発生したエラーを訂正するエラー訂正部と、
を備え、
前記メモリカード制御部は、
前記複数の半導体メモリカードにアクセスするインターフェイス部と、
前記不揮発性メモリの寿命を推定する推定部と、
前記推定部による推定結果を基に、前記インターフェイス部を用いてアクセスする前記半導体メモリカードの数を変更するメモリカード枚数制御部と、
前記推定部による推定結果を基に、前記インターフェイス部によるアクセス時のクロックを制御するクロック制御部と、
を備えるメモリカードドライブ。
【請求項4】
前記推定部は、
前記不揮発性メモリへの書き換え回数を計測し、計測した書き換え回数を所定の閾値と比較することにより、前記不揮発性メモリの寿命を推定する、
請求項1から3の何れかに記載のメモリカードドライブ。
【請求項5】
前記推定部は、
前記不揮発性メモリへの書き換え以降の経過時間を計測し、計測した経過時間を所定の閾値と比較することにより、前記不揮発性メモリの寿命を推定する、
請求項1から3の何れかに記載のメモリカードドライブ。
【請求項6】
エラー訂正を行う少なくとも一つの半導体メモリカードにアクセスするインターフェイス部と、
前記半導体メモリカード内部の不揮発性メモリの寿命を推定する推定部と、
前記推定部による推定結果を基に、前記インターフェイス部によるアクセス時のクロックを制御するクロック制御部と、
を備えるメモリカードドライブ。
【請求項7】
エラー訂正を行う複数の半導体メモリカードにアクセスするインターフェイス部と、
前記半導体メモリカード内部の不揮発性メモリの寿命を推定する推定部と、
前記推定部による推定結果を基に、前記インターフェイス部を用いてアクセスする前記半導体メモリカードの数を変更するメモリカード枚数制御部と、
を備えるメモリカードドライブ。
【請求項8】
エラー訂正を行う複数の半導体メモリカードにアクセスするインターフェイス部と、
前記半導体メモリカード内部の不揮発性メモリの寿命を推定する推定部と、
前記推定部による推定結果を基に、前記インターフェイス部を用いてアクセスする前記半導体メモリカードの数を変更するメモリカード枚数制御部と、
前記推定部による推定結果を基に、前記インターフェイス部によるアクセス時のクロックを制御するクロック制御部と、
を備えるメモリカードドライブ。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate


【公開番号】特開2011−138289(P2011−138289A)
【公開日】平成23年7月14日(2011.7.14)
【国際特許分類】
【出願番号】特願2009−297389(P2009−297389)
【出願日】平成21年12月28日(2009.12.28)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】