モノリシック集積回路及びデバイス

符号化されたデータをその中またはその上に配置された表面。符号化されたデータは、表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、表面の上または中に配置された位置合わせデータとを含み、位置合わせデータは、少なくとも2つのレジストレーション位置を少なくとも部分的に示す。レジストレーション位置は、表面に関する少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、データ部分を少なくとも部分的に復号することを可能にする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、物理表面にディジタルデータを保管する方法および装置に広く関する。
[相互参照]
本発明に関連するさまざまな方法、システム、および装置が、本発明の出願人または譲受人によって出願された次の特許および同時係属の特許出願で開示されている。これらの特許および同時係属出願のすべての開示が、相互参照によって本明細書に組み込まれている。
【表1】


【表2】


【表3】


【表4】


一部の特許出願が、整理番号によってリストされており、これらは、出願番号が既知になった時に出願番号に置換される。
【背景技術】
【0002】
DotCardは、カード上の一連のマークとしてデータを符号化し、米国特許出願第09/112781号、名称「Data distribution mechanism in the form of ink dots on cards」を含む一連の保留中の特許出願および付与された特許に詳細に記載されている。
【発明の開示】
【0003】
第1の広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、表面を提供する。任意選択で、前記位置合わせデータは、位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を示す第1レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を示す第2レジストレーション構造とを含む。
【0004】
任意選択で、前記第1レジストレーション構造は、前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックとを含む。
【0005】
任意選択で、前記第2レジストレーション構造は、前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの、前記位置合わせ方向での前記めいめいのクロックトラックの位置を示す、位置合わせ線とを含む。
【0006】
任意選択で、フォーマットは、少なくとも1つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【0007】
任意選択で、各データブロックは、それ自体のパイロットトラックを設けられ、それ自体のレジストレーション特徴を設けられ、それ自体のクロッキング特徴を設けられ、データ符号化区域の向かい合わせの側面に2つのクロッキング特徴を設けられ、ビットストリームのフラグメントを符号化し、データ符号化区域内でビットストリームのフラグメントを符号化し、長方形データ符号化区域から形成されるうちの少なくとも1つである。
【0008】
任意選択で、データは、パラメータデータを使用して符号化され、各データブロックは、前記パラメータデータのうちの少なくともいくつかを符号化し、前記パラメータデータは、前記符号化されたデータのサイズを示し、インターリーブファクタを示し、パラメータに関連するチェックサムと、パラメータに関連するCRCチェックサムと、パラメータに関連する冗長性データと、パラメータに関連するリード−ソロモン冗長性データと、パラメータの複製およびチェックサムとのうちの少なくとも1つを使用してフォールトトレラントに符号化されるうちの少なくとも1つである。
【0009】
任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【0010】
任意選択で、前記位置合わせデータは、パイロット特徴を含み、前記パイロット特徴は、フォールトトレラントに符号化され、平行ラインの組から形成され、2進パイロットシーケンスを符号化する平行ラインの組から形成され、110101100100011と、110010001111010とのうちの少なくとも1つを符号化するパイロットシーケンスであるうちの1つである。
【0011】
第2の広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分であって、各データ部分が、位置合わせ方向に延びる、データ部分と、前記表面の上または中に配置された位置合わせデータとを含み、使用中に、スキャンライン方向に延びる感知領域内に供給されるデータを感知する感知デバイスが、少なくとも2つの位置の前記位置合わせデータと、前記複数のデータ部分のうちの少なくとも1つの少なくとも一部とを感知し、少なくとも2つのレジストレーション位置を使用して、前記スキャンライン方向と前記位置合わせ方向との間の位置合わせ角度を判定し、少なくとも1つのレジストレーション位置および前記位置合わせ角度を使用して、前記感知領域に関する前記少なくとも1つの感知されたデータ部分の相対位置を判定し、前記相対位置および前記位置合わせ角度を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するように動作する、表面を提供する。
【0012】
第3の広義の形で、本発明は、表面の上または中に設けられた符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記システムが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、PLLを更新し、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するデコーダとを含む、システムを提供する。
【0013】
任意選択で、前記デコーダは、粗レジストレーションを判定するために少なくとも1つのマーカの位置を判定し、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、前記クロックインジケータを使用して、位置合わせPLLを更新し、前記位置合わせPLLを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定する。
【0014】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの位置合わせ線とを含み、前記2つの位置合わせ線は、前記めいめいのクロックトラックの位置を示し、前記デコーダは、位置合わせPLLを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、前記位置合わせ線の前記位置を使用して、各めいめいのクロックトラックの位置を判定し、前記位置合わせPLLを更新する。
【0015】
任意選択で、前記デコーダは、クロックトラックごとに、めいめいのデータクロックPLLを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、各データクロックPLLを更新する。
【0016】
任意選択で、前記デコーダは、前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号する。
【0017】
任意選択で、前記デコーダは、前記ビット符号化位置の前記座標からサンプル値の座標を判定し、2つの連続するスキャンラインからのサンプル値を補間することによってビット符号化値を判定する。
【0018】
任意選択で、前記デコーダは、3つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、前記ビットの2進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む。
【0019】
任意選択で、前記デコーダは、前記位置合わせデータ内でパイロット特徴を検出し、前記パイロット特徴が、少なくとも2つの位置で検出され、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定し、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定し、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出し、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定し、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも1つの位置合わせ線を検出し、前記少なくとも1つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新し、前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の2つのデータクロックトラックの位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定し、前記少なくとも1つのデータ部分の少なくとも一部を検出し、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも1つの検出されたデータ部分の少なくとも一部を復号する。
【0020】
任意選択で、前記デコーダは、繰り返して、前記少なくとも1つの位置合わせ線を検出し、前記微細レジストレーションを更新し、前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定し、各データクロックトラック上のデータクロックインジケータを検出し、前記更新された位置合わせ角度および前記更新されたレジストレーションを更新し、これによって前記少なくとも1つのデータ部分を復号できるようにするために、前記少なくとも1つのデータ部分の少なくとも一部を検出する。
【0021】
任意選択で、前記デコーダは、前記パイロット特徴の2つの位置でクロックインジケータを検出し、これによって前記パイロット特徴を追跡するために、めいめいのパイロットPLLを各クロックインジケータに同期させ、前記パイロットPLLを使用して、前記位置合わせ角度と、前記初期レジストレーションとを判定し、前記初期レジストレーションおよび前記位置合わせ角度を使用して、2つのデータクロックPLLを初期化し、前記位置合わせデータ内の前記レジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記粗レジストレーションを判定し、これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションPLLを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させ、前記レジストレーションPLLを使用して、前記微細レジストレーションを判定し、前記微細レジストレーションを使用して、2つの位置合わせPLLを初期化し、これによって前記データクロックトラックを追跡するために、前記位置合わせPLLを位置合わせマーカに同期させ、前記位置合わせPLLを使用して、前記位置合わせデータ内の2つのデータクロックトラックの前記位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックPLLを対応するデータクロックインジケータに同期させ、前記データクロックPLLを使用して、前記更新された位置合わせ角度と、前記表面上の符号化されたデータの前記位置とのうちの少なくとも1つを判定する。
【0022】
もう1つの広義の形で、本発明は、表面の中またはその上に設けられた符号化されたデータを復号する方法であって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記方法が、デコーダ内で、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するステップと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定するステップと、前記クロックインジケータを使用して、PLLを更新するステップと、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定するステップと、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するステップとを含む、方法を提供する。
【0023】
任意選択で、前記方法は、粗レジストレーションを判定するために少なくとも1つのマーカの位置を判定するステップと、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定するステップと、前記クロックインジケータを使用して、位置合わせPLLを更新するステップと、前記位置合わせPLLを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定するステップとを含む。
【0024】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの位置合わせ線とを含み、前記2つの位置合わせ線は、前記めいめいのクロックトラックの位置を示し、前記方法は、位置合わせPLLを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定するステップと、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定するステップと、前記位置合わせPLLを更新するステップとを含む。
【0025】
任意選択で、前記方法は、クロックトラックごとに、めいめいのデータクロックPLLを使用して、前記クロックトラック上のクロックインジケータの位置を判定するステップと、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定するステップと、各データクロックPLLを更新するステップとを含む。
【0026】
任意選択で、前記方法は、前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって、符号化されたデータを復号するステップを含む。
【0027】
任意選択で、前記方法は、前記ビット符号化位置の前記座標からサンプル値の座標を判定するステップと、2つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定するステップとを含む。
【0028】
任意選択で、前記方法は、複数の可能な値を有する復号されたビットストリームビットに一時値を割り当てるステップと、前記ビットの2進値を、データ符号化区域内の周囲のビットの値に基づいて解決するステップと、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込むステップとを含む。
【0029】
任意選択で、前記方法は、前記位置合わせデータ内でパイロット特徴を検出するステップであって、前記パイロット特徴が、少なくとも2つの位置で検出される、ステップと、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定するステップと、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定するステップと、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出するステップと、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定するステップと、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも1つの位置合わせ線を検出するステップと、前記少なくとも1つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新するステップと、前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の2つのデータクロックトラックの位置を判定するステップと、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定するステップと、前記少なくとも1つのデータ部分の少なくとも一部を検出するステップと、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも1つの検出されたデータ部分の少なくとも一部を復号するステップとを含む。
【0030】
任意選択で、前記方法は、繰り返して、前記少なくとも1つの位置合わせ線を検出するステップと、前記微細レジストレーションを更新するステップと、前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定するステップと、各データクロックトラック上のデータクロックインジケータを検出するステップと、前記更新された位置合わせ角度および前記更新されたレジストレーションを更新するステップと、これによって前記少なくとも1つのデータ部分を復号できるようにするために、前記少なくとも1つのデータ部分の少なくとも一部を検出するステップとを含む。
【0031】
任意選択で、前記方法は、前記パイロット特徴の2つの位置でクロックインジケータを検出するステップと、これによって前記パイロット特徴を追跡するために、めいめいのパイロットPLLを各クロックインジケータに同期させるステップと、前記パイロットPLLを使用して、前記位置合わせ角度と、前記初期レジストレーションとを判定するステップと、前記初期レジストレーションおよび前記位置合わせ角度を使用して、2つのデータクロックPLLを初期化するステップと、前記位置合わせデータ内の前記レジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記粗レジストレーションを判定するステップと、これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションPLLを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させるステップと、前記レジストレーションPLLを使用して、前記微細レジストレーションを判定するステップと、前記微細レジストレーションを使用して、2つの位置合わせPLLを初期化するステップと、これによって前記データクロックトラックを追跡するために、前記位置合わせPLLを位置合わせマーカに同期させるステップと、前記位置合わせPLLを使用して、前記位置合わせデータ内の2つのデータクロックトラックの前記位置を判定するステップと、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックPLLを対応するデータクロックインジケータに同期させるステップと、前記データクロックPLLを使用して、前記更新された位置合わせ角度と、前記表面上の符号化されたデータの前記位置とのうちの少なくとも1つを判定するステップとを含む。
【0032】
もう1つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、前記データを複数の部分にセグメント化することであって、各データ部分が、他のデータ部分と独立に復号可能である、セグメント化することと、各データ部分が位置合わせ方向に延び、少なくとも1つの第1データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも1つで少なくとも1つの第2データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させることと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成することと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも1つの第1データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも1つの第2データ部分が感知される前に前記少なくとも1つの感知された第1データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させることとによって符号化される、表面を提供する。
【0033】
もう1つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも1つのデータ部分の第1部分と前記少なくとも1つのデータ部分の第2部分とを感知することであって、前記第2部分が、前記スキャンラインに垂直な方向で前記第1部分に関して変位される、感知することと、メモリ内に、前記第1部分を表す第1指示データおよび前記第2部分を表す第2指示データを保管することと、プロセッサを使用し、メモリからの前記第1指示データおよび前記第2指示データを使用して、前記少なくとも1つのデータ部分の少なくともいくつかを少なくとも部分的に復号することとによって復号される、表面を提供する。
【0034】
もう1つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、表面に印刷するノズルの少なくとも1つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも1つの行を有する細長いイメージセンサとを含むモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも1つである、表面を提供する。
【0035】
もう1つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられるモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも1つである、表面を提供する。
【0036】
もう1つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含むシステムによって復号される、表面を提供する。
【0037】
もう1つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、ストアに保管され、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記符号化されたデータが、前記符号化されたデータのコードワードフォーマットを判定することと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取ることであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、読み取ることと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正することと、前記訂正されたデータを前記ストアに書き込むこととによって復号される、表面を提供する。
【0038】
もう1つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、少なくとも1つのデータ部分であって、前記少なくとも1つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも1つのデータ部分を含むフォーマットによって符号化されたビットストリームである、表面を提供する。
【0039】
第4の広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、少なくとも1つのデータ部分であって、前記少なくとも1つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも1つのデータ部分を含むデータ保管フォーマットを提供する。
【0040】
任意選択で、前記フォーマットは、前記表面の上または中に配置された位置合わせデータを含み、前記位置合わせデータは、前記表面上の前記データ部分の位置を少なくとも部分的に示す。
【0041】
任意選択で、前記位置合わせデータは、位置合わせ方向での符号化されたデータの位置を示す複数の基準点を示す第1レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を示す第2レジストレーション構造とを含む。
【0042】
任意選択で、前記第1レジストレーション構造は、前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックとを含む。
【0043】
任意選択で、前記第2レジストレーション構造は、前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの、前記位置合わせ方向での前記めいめいのクロックトラックの位置を示す、位置合わせ線とを含む。任意選択で、前記フォーマットは、少なくとも1つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【0044】
任意選択で、各データブロックは、それ自体のパイロットトラックを設けられ、それ自体のレジストレーション特徴を設けられ、それ自体のクロッキング特徴を設けられ、データ符号化区域の向かい合わせの側面に2つのクロッキング特徴を設けられ、ビットストリームのフラグメントを符号化し、データ符号化区域内でビットストリームのフラグメントを符号化し、長方形データ符号化区域から形成されるうちの少なくとも1つである。
【0045】
任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【0046】
任意選択で、前記フォーマットは、前記ビットストリームを符号化するのに使用される少なくとも1つのパラメータを少なくとも部分的に示すパラメータデータを含む。
【0047】
任意選択で、前記ビットストリームの少なくとも一部は、少なくとも1つのデータブロックとして符号化され、前記データブロックは、少なくともいくつかのパラメータデータと少なくともいくつかの符号化されたデータとを符号化する。
【0048】
任意選択で、データブロックは、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第1列および最後の列は、前記パラメータデータを符号化するのに使用される。
【0049】
任意選択で、前記パラメータデータは、前記符号化されたデータのサイズを示し、インターリーブファクタを示し、パラメータに関連するチェックサムと、パラメータに関連するCRCチェックサムと、パラメータに関連する冗長性データと、パラメータに関連するリード−ソロモン冗長性データと、パラメータの複製およびチェックサムとのうちの少なくとも1つを使用してフォールトトレラントに符号化されるうちの少なくとも1つである。
【0050】
任意選択で、前記位置合わせデータは、パイロット特徴を含み、前記パイロット特徴は、フォールトトレラントに符号化され、平行ラインの組から形成され、2進パイロットシーケンスを符号化する平行ラインの組から形成され、110101100100011と、110010001111010とのうちの少なくとも1つを符号化するパイロットシーケンスであるうちの1つである。
【0051】
第5の広義の形で、本発明は、符号化されたデータを復号するシステムであって、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記システムが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含む、システムを提供する。
【0052】
任意選択で、前記デコーダは、前記位置合わせデータを使用して、各スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号する。
【0053】
任意選択で、前記デコーダは、前記ビット符号化位置の前記座標からサンプル値の座標を判定し、2つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定する。
【0054】
任意選択で、前記デコーダは、3つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、前記ビットの2進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む。
【0055】
任意選択で、前記デコーダは、粗レジストレーションを判定するために少なくとも1つのマーカの位置を判定し、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、前記クロックインジケータを使用して、位置合わせPLLを更新し、前記位置合わせPLLを使用して、前記位置合わせ方向で前記符号化されたデータの微細レジストレーションを判定する。
【0056】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの位置合わせ線とを含み、前記2つの位置合わせ線が、前記めいめいのクロックトラックの位置を示し、前記デコーダは、位置合わせPLLを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定し、前記位置合わせPLLを更新する。
【0057】
任意選択で、前記デコーダは、クロックトラックごとに、めいめいのデータクロックPLLを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、各データクロックPLLを更新する。
【0058】
もう1つの広義の形で、本発明は、ストアに保管された符号化されたデータを復号する方法であって、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記方法が、前記符号化されたデータのコードワードフォーマットを判定するステップと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取るステップであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、ステップと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正するステップと、前記訂正されたデータを前記ストアに書き込むステップとを含む、方法を提供する。
【0059】
任意選択で、前記方法は、前記位置合わせデータを使用して、各スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号するステップを含む。
【0060】
任意選択で、前記方法は、前記ビット符号化位置の前記座標からサンプル値の座標を判定するステップと、2つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定するステップとを含む。
【0061】
任意選択で、前記方法は、複数の可能な値を有する復号されたビットストリームビットに一時値を割り当てるステップと、前記ビットの2進値を、データ符号化区域内の周囲のビットの値に基づいて解決するステップと、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込むステップとを含む。
【0062】
任意選択で、前記方法は、粗レジストレーションを判定するために少なくとも1つのマーカの位置を判定するステップと、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定するステップと、前記クロックインジケータを使用して、位置合わせPLLを更新するステップと、前記位置合わせPLLを使用して、前記位置合わせ方向で前記符号化されたデータの微細レジストレーションを判定するステップとを含む。
【0063】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの位置合わせ線とを含み、前記2つの位置合わせ線が、前記めいめいのクロックトラックの位置を示し、前記方法は、位置合わせPLLを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定するステップと、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定するステップと、前記位置合わせPLLを更新するステップとを含む。
【0064】
任意選択で、前記方法は、クロックトラックごとに、めいめいのデータクロックPLLを使用して、前記クロックトラック上のクロックインジケータの位置を判定するステップと、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定するステップと、各データクロックPLLを更新するステップとを含む。
【0065】
もう1つの広義の形で、本発明は、表面の中または上でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、前記データを複数の部分にセグメント化することであって、各データ部分が、他のデータ部分と独立に復号可能である、セグメント化することと、各データ部分が位置合わせ方向に延び、少なくとも1つの第1データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも1つで少なくとも1つの第2データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させることと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成することと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも1つの第1データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも1つの第2データ部分が感知される前に前記少なくとも1つの感知された第1データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させることとによって符号化される、データ保管フォーマットを提供する。
【0066】
もう1つの広義の形で、本発明は、表面の中または上でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも1つのデータ部分の第1部分と前記少なくとも1つのデータ部分の第2部分とを感知することであって、前記第2部分が、前記スキャンラインに垂直な方向で前記第1部分に関して変位される、感知することと、メモリ内に、前記第1部分を表す第1指示データおよび前記第2部分を表す第2指示データを保管することと、プロセッサを使用し、メモリからの前記第1指示データおよび前記第2指示データを使用して、前記少なくとも1つのデータ部分の少なくともいくつかを少なくとも部分的に復号することとによってデコーダ内で符号化される、データ保管フォーマットを提供する。
【0067】
もう1つの広義の形で、本発明は、表面の中または上でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記符号化されたデータが、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知することと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定することと、前記クロックインジケータを使用して、PLLを更新することと、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定することと、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号することとによって復号される、データ保管フォーマットを提供する。
【0068】
もう1つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記符号化されたデータが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、PLLを更新し、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するデコーダとを含むシステムによって復号される、データ保管フォーマットを提供する。
【0069】
もう1つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、表面の上または中に配置され、前記表面が、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、データ保管フォーマットを提供する。
【0070】
もう1つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、表面の上または中に配置され、前記表面が、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分であって、各データ部分が、位置合わせ方向に延びる、データ部分と、前記表面の上または中に配置された位置合わせデータとを含み、使用中に、スキャンライン方向に延びる感知領域内に供給されるデータを感知する感知デバイスが、少なくとも2つの位置の前記位置合わせデータと、前記複数のデータ部分のうちの少なくとも1つの少なくとも一部とを感知し、少なくとも2つのレジストレーション位置を使用して、前記スキャンライン方向と前記位置合わせ方向との間の位置合わせ角度を判定し、少なくとも1つのレジストレーション位置および前記位置合わせ角度を使用して、前記感知領域に関する前記少なくとも1つの感知されたデータ部分の相対位置を判定し、前記相対位置および前記位置合わせ角度を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するように動作する、データ保管フォーマットを提供する。
【0071】
もう1つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、表面に印刷するノズルの少なくとも1つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも1つの行を有する細長いイメージセンサとを含むモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも1つである、データ保管フォーマットを提供する。
【0072】
もう1つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられるモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも1つである、データ保管フォーマットを提供する。
【0073】
もう1つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、スキャンライン方向に延びる感知領域内に設けられた符号化されたデータを感知する感知デバイスを使用して復号され、前記符号化されたデータが、少なくとも1つのデータ部分と前記少なくとも1つのデータ部分の位置を定義する位置合わせデータとを含み、前記フォーマットが、前記位置合わせデータ内でパイロット特徴を検出することであって、前記パイロット特徴が、少なくとも2つの位置で検出される、検出することと、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定することと、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出することと、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定することと、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出することと、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定することと、前記位置合わせ角度、前記微細レジストレーション、および前記初期レジストレーションを使用して、前記位置合わせデータ内の2つのデータクロックトラックの位置を判定することと、データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出することと、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定することと、前記少なくとも1つのデータ部分の少なくとも一部を検出することと、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも1つの検出されたデータ部分の少なくとも一部を復号することとによって復号される、データ保管フォーマットを提供する。
【0074】
第6の広義の形で、本発明は、表面に印刷するノズルの少なくとも1つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも1つの行を有する細長いイメージセンサとを含むモノリシック集積回路を提供する。
【0075】
任意選択で、前記回路は、前記印字ヘッドを使用して、符号化されたデータを印刷することと、前記イメージセンサを使用して、符号化されたデータを感知することとのうちの少なくとも1つに使用される。
【0076】
任意選択で、前記符号化されたデータは、少なくとも1つのデータ部分であって、前記少なくとも1つのデータ部分が、ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも1つのデータ部分を含む。
【0077】
任意選択で、前記符号化されたデータは、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む。
【0078】
任意選択で、前記印字ヘッドは、各データ部分が位置合わせ方向に延び、少なくとも1つの第1データ部分が前記位置合わせ方向に垂直な第2方向で少なくとも1つの第2データ部分から変位されるように、前記表面の上または中に前記データ部分を印刷することと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを印刷することとによって前記符号化されたデータを印刷する。
【0079】
任意選択で、前記画素センサは、少なくとも2つの位置の前記位置合わせデータの少なくとも一部を感知することであって、前記感知された位置合わせデータが、前記イメージセンサと前記位置合わせ方向との間の角度を判定するのに使用される、感知することと、前記少なくとも1つの第1データ部分の少なくとも一部を感知することであって、前記感知されたデータ部分が、前記少なくとも1つの第2データ部分が感知される前に、前記判定された角度を使用して少なくとも部分的に復号された、前記少なくとも1つの感知された第1データ部分である、感知することとによって前記符号化されたデータを感知する。
【0080】
任意選択で、前記符号化されたデータは、位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第1レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第2レジストレーション構造とのうちの少なくとも1つを含む。
【0081】
任意選択で、前記符号化されたデータは、少なくとも1つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【0082】
任意選択で、各データブロックは、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第1列および最後の列が、符号化されたデータの生成に使用されるパラメータデータを符号化するのに使用される。任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【0083】
任意選択で、前記印字ヘッドは、インクジェット印字ヘッドと、Memjet(商標)印字ヘッドとのうちの少なくとも1つである。
【0084】
任意選択で、前記イメージセンサは、アクティブ画素CMOSイメージセンサと、CCDイメージセンサとのうちの少なくとも1つである。
【0085】
任意選択で、前記印字ヘッドは、実質的に不可視のインクを使用するフォーマットと、赤外線吸収インクを使用するフォーマットと、可視インクを使用する可視フォーマットと、媒体の実質的に同一の区域内の可視情報および前記実質的に不可視のフォーマットと、実質的に同一の時の前記可視情報および前記実質的に不可視のフォーマットと、netpage符号化されたデータとのうちの少なくとも1つを印刷するように構成される。
【0086】
第7の広義の形で、本発明は、表面に印刷するノズルの少なくとも1つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも1つの行を有する細長いイメージセンサとを含むモノリシック集積回路を組み込んだデバイスを提供する。
【0087】
任意選択で、前記デバイスは、搬送経路と、ハウジングであって、前記集積回路を含む空洞と、前記搬送経路内に供給される媒体に小滴を置くことを可能にするための小滴吐出経路を画定するスロットとを含むハウジングと、少なくとも1つのインク供給と、前記少なくとも1つのインク供給から前記モノリシック集積回路の表面に設けられた1つまたは複数の入口にンクを供給するインク供給モールディングと、前記媒体を露光する少なくとも1つの放射源と、前記媒体からの放射を前記画素センサにフォーカシングする少なくとも1つのフォーカシング要素とを含む。
【0088】
任意選択で、前記デバイスは、印刷される前記マーキングを示すデータを保管するドットシフトレジスタと、前記ノズルの発射を制御するデータを保管する発射シフトレジスタと、前記発射シフトレジスタにデータを保管するノズルタイミングおよび制御ブロックとを含むコントローラを含む。
【0089】
任意選択で、前記デバイスは、前記感知されたマーキングを示す信号を前記画素センサに出力させる画素制御ブロックと、多重化された信号を形成するために前記信号を多重化するマルチプレクサと、増幅された多重化された信号を形成するために前記多重化された信号を増幅する増幅器と、前記増幅された多重化された信号を前記感知されたマーキングを示すデータに変換するアナログ−ディジタル変換器とを含むコントローラを含む。
【0090】
任意選択で、前記デバイスは、前記イメージセンサを通って前記媒体を搬送する少なくとも1つの搬送モータと、ビットストリームデータを保管するストレージデバイスと、前記媒体の存在を検出する少なくとも1つの媒体検出器と、復号システムを制御するホストコントローラとのうちの少なくとも1つを含む。
【0091】
任意選択で、前記デバイスは、プリンタと、リーダと、復号システムと、カメラと、携帯電話機とのうちの少なくとも1つを含む。第8の広義の形で、本発明は、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられる、モノリシック集積回路を提供する。
【0092】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の上または中でデータを符号化する方法に使用され、前記方法が、前記データを複数の部分にセグメント化するステップであって、各データ部分が、他のデータ部分と独立に復号可能である、ステップと、各データ部分が位置合わせ方向に延び、少なくとも1つの第1データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも1つで少なくとも1つの第2データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させるステップと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成するステップと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも1つの第1データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも1つの第2データ部分が感知される前に前記少なくとも1つの感知された第1データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させるステップとを含む、モノリシック集積回路を提供する。
【0093】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の上または中で符号化されたデータを復号する方法に使用され、前記符号化されたデータが、前記表面の中または上に配置された少なくとも1つのデータ部分を含み、前記方法が、デコーダ内で、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも1つのデータ部分の第1部分と前記少なくとも1つのデータ部分の第2部分とを感知するステップであって、前記第2部分が、前記スキャンラインに垂直な方向で前記第1部分に関して変位される、ステップと、メモリ内に、前記第1部分を表す第1指示データおよび前記第2部分を表す第2指示データを保管するステップと、プロセッサを使用し、メモリからの前記第1指示データおよび前記第2指示データを使用して、前記少なくとも1つのデータ部分の少なくともいくつかを少なくとも部分的に復号するステップとを含む、モノリシック集積回路を提供する。
【0094】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の中または上で供給される符号化されたデータを復号する方法に使用され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記方法が、デコーダ内で、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するステップと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定するステップと、前記クロックインジケータを使用して、PLLを更新するステップと、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定するステップと、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するステップとを含む、モノリシック集積回路を提供する。
【0095】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の上または中で供給される符号化されたデータを復号する方法システムに使用され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記システムが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、PLLを更新し、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するデコーダとを含む、モノリシック集積回路を提供する。
【0096】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、符号化されたデータをその中またはその上に配置された表面と共に使用され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、モノリシック集積回路を提供する。
【0097】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、符号化されたデータをその中またはその上に配置された表面と共に使用され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分であって、各データ部分が、位置合わせ方向に延びる、データ部分と、前記表面の上または中に配置された位置合わせデータとを含み、使用中に、スキャンライン方向に延びる感知領域内に供給されるデータを感知する感知デバイスが、少なくとも2つの位置の前記位置合わせデータと、前記複数のデータ部分のうちの少なくとも1つの少なくとも一部とを感知し、少なくとも2つのレジストレーション位置を使用して、前記スキャンライン方向と前記位置合わせ方向との間の位置合わせ角度を判定し、少なくとも1つのレジストレーション位置および前記位置合わせ角度を使用して、前記感知領域に関する前記少なくとも1つの感知されたデータ部分の相対位置を判定し、前記相対位置および前記位置合わせ角度を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するように動作する、モノリシック集積回路を提供する。
【0098】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、符号化されたデータを復号するシステムで使用され、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記システムが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含む、モノリシック集積回路を提供する。
【0099】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、ストアに保管された符号化されたデータを復号する方法で使用され、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記方法が、前記符号化されたデータのコードワードフォーマットを判定するステップと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取るステップであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、ステップと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正するステップと、前記訂正されたデータを前記ストアに書き込むステップとを含む、モノリシック集積回路を提供する。
【0100】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の上または中でビットストリームを符号化するデータ保管フォーマットと共に使用され、前記フォーマットが、少なくとも1つのデータ部分であって、前記少なくとも1つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも1つのデータ部分を含む、モノリシック集積回路を提供する。
【0101】
もう1つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、スキャンライン方向に延びる感知領域内に供給される符号化されたデータを感知する感知デバイスを使用して、符号化されたデータを復号する方法で使用され、前記符号化されたデータが、少なくとも1つのデータ部分と前記少なくとも1つのデータ部分の位置を定義する位置合わせデータとを含み、前記方法が、前記位置合わせデータ内でパイロット特徴を検出するステップであって、前記パイロット特徴が、少なくとも2つの位置で検出される、ステップと、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定するステップと、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定するステップと、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出するステップと、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定するステップと、前記位置合わせ角度、前記微細レジストレーション、および前記初期レジストレーションを使用して、前記位置合わせデータ内の2つのデータクロックトラックの位置を判定するステップと、データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定するステップと、前記少なくとも1つのデータ部分の少なくとも一部を検出するステップと、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも1つの検出されたデータ部分の少なくともいくつかを復号するステップとを含む、モノリシック集積回路を提供する。
【0102】
第9の広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記データを複数の部分にセグメント化することであって、各データ部分が、他のデータ部分と独立に復号可能である、セグメント化することと、各データ部分が位置合わせ方向に延び、少なくとも1つの第1データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも1つで少なくとも1つの第2データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させることと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成することと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも1つの第1データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも1つの第2データ部分が感知される前に前記少なくとも1つの感知された第1データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させることとを行うエンコーダを含む、システムを提供する。
【0103】
任意選択で、前記位置合わせデータは、位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第1レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第2レジストレーション構造とを含む。
【0104】
任意選択で、前記第1レジストレーション構造は、前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックとを含む。
【0105】
任意選択で、前記第2レジストレーション構造は、前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの、前記めいめいのクロックトラックの位置を示す、位置合わせ線とを含む。
【0106】
任意選択で、前記表面は、少なくとも1つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【0107】
任意選択で、各データブロックは、それ自体のパイロットトラックを設けられ、それ自体のレジストレーション特徴を設けられ、それ自体のクロッキング特徴を設けられ、データ符号化区域の向かい合わせの側面に2つのクロッキング特徴を設けられ、ビットストリームのフラグメントを符号化し、データ符号化区域内でビットストリームのフラグメントを符号化し、長方形データ符号化区域から形成されるうちの少なくとも1つである。
【0108】
任意選択で、データは、パラメータデータを使用して符号化され、各データブロックは、前記パラメータデータのうちの少なくともいくつかを符号化し、前記パラメータデータは、前記符号化されたデータのサイズを示し、インターリーブファクタを示し、パラメータに関連するチェックサムと、パラメータに関連するCRCチェックサムと、パラメータの複製およびチェックサムとのうちの少なくとも1つを使用してフォールトトレラントに符号化されるうちの少なくとも1つである。
【0109】
任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【0110】
任意選択で、少なくとも1つのデータ部分は、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスは、インターリーブされたコードワードを形成し、各コードワードは、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する。
【0111】
任意選択で、前記エンコーダは、前記符号化されたデータのコードワードフォーマットを判定し、ストアから前記ビットストリームを読み取り、各コードワードがビットストリーム部分と対応する冗長性データとを有する複数のコードワードを生成し、各コードワード内の前記冗長性データから前記ビットストリームの冗長性データを判定するために前記コードワードをインターリーブし、前記データシーケンスを形成するために前記ストアに保管された前記ビットストリームに前記冗長性データを付加する。
【0112】
任意選択で、前記位置合わせデータは、パイロット特徴を含み、前記パイロット特徴は、フォールトトレラントに符号化され、平行ラインの組から形成され、2進パイロットシーケンスを符号化する平行ラインの組から形成され、110101100100011と、110010001111010とのうちの少なくとも1つを符号化するパイロットシーケンスであるうちの1つである。
【0113】
第10の広義の形で、本発明は、表面の上または中でデータを符号化する方法であって、前記データを複数の部分にセグメント化するステップであって、各データ部分が、他のデータ部分と独立に復号可能である、ステップと、各データ部分が位置合わせ方向に延び、少なくとも1つの第1データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも1つで少なくとも1つの第2データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させるステップと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成するステップと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも1つの第1データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも1つの第2データ部分が感知される前に前記少なくとも1つの感知された第1データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させるステップと含む、方法を提供する。
【0114】
任意選択で、前記位置合わせデータは、位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第1レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第2レジストレーション構造とを含む。
【0115】
任意選択で、前記第1レジストレーション構造は、前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックとを含む。
【0116】
任意選択で、前記第2レジストレーション構造は、前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの、前記めいめいのクロックトラックの位置を示す、位置合わせ線とを含む。
【0117】
任意選択で、前記表面は、少なくとも1つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【0118】
任意選択で、各データブロックは、それ自体のパイロットトラックを設けられ、それ自体のレジストレーション特徴を設けられ、それ自体のクロッキング特徴を設けられ、データ符号化区域の向かい合わせの側面に2つのクロッキング特徴を設けられ、ビットストリームのフラグメントを符号化し、データ符号化区域内でビットストリームのフラグメントを符号化し、長方形データ符号化区域から形成されるうちの少なくとも1つである。
【0119】
任意選択で、データは、パラメータデータを使用して符号化され、各データブロックは、前記パラメータデータのうちの少なくともいくつかを符号化し、前記パラメータデータは、前記符号化されたデータのサイズを示し、インターリーブファクタを示し、パラメータに関連するチェックサムと、パラメータに関連するCRCチェックサムと、パラメータの複製およびチェックサムとのうちの少なくとも1つを使用してフォールトトレラントに符号化されるうちの少なくとも1つである。
【0120】
任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【0121】
任意選択で、少なくとも1つのデータ部分は、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスは、インターリーブされたコードワードを形成し、各コードワードは、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する。
【0122】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、システムを提供する。
【0123】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、方法が、デコーダ内で、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するステップと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定するステップと、前記クロックインジケータを使用して、PLLを更新するステップと、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定するステップと、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するステップとを含む、システムを提供する。
【0124】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記システムが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、PLLを更新し、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するデコーダとを含む、システムを提供する。
【0125】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、システムを提供する。
【0126】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも1つのデータ部分の第1部分と前記少なくとも1つのデータ部分の第2部分とを感知することであって、前記第2部分が、前記スキャンラインに垂直な方向で前記第1部分に関して変位される、感知することと、メモリ内に、前記第1部分を表す第1指示データおよび前記第2部分を表す第2指示データを保管することと、プロセッサを使用し、メモリからの前記第1指示データおよび前記第2指示データを使用して、前記少なくとも1つのデータ部分の少なくともいくつかを少なくとも部分的に復号することとによって符号化される、システムを提供する。
【0127】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、表面に印刷するノズルの少なくとも1つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも1つの行を有する細長いイメージセンサとを含むモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも1つである、システムを提供する。
【0128】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられるモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも1つである、システムを提供する。
【0129】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含むシステムによって復号される、システムを提供する。
【0130】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、ストアに保管され、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記符号化されたデータが、前記符号化されたデータのコードワードフォーマットを判定することと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取ることであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、読み取ることと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正することと、前記訂正されたデータを前記ストアに書き込むこととによって復号される、システムを提供する。
【0131】
もう1つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、少なくとも1つのデータ部分であって、前記少なくとも1つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも1つのデータ部分を含むフォーマットによって符号化されたビットストリームである、システムを提供する。
【0132】
第11の広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記システムが、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも1つのデータ部分の第1部分と前記少なくとも1つのデータ部分の第2部分とを感知することであって、前記第2部分が、前記スキャンラインに垂直な方向で前記第1部分に関して変位される、感知することと、メモリ内に、前記第1部分を表す第1指示データおよび前記第2部分を表す第2指示データを保管することと、プロセッサを使用し、メモリからの前記第1指示データおよび前記第2指示データを使用して、前記少なくとも1つのデータ部分の少なくともいくつかを少なくとも部分的に復号することとを行うデコーダを含む、システムを提供する。
【0133】
任意選択で、前記センサは、位置合わせデータの少なくとも一部を感知し、前記位置合わせデータは、少なくとも1つのクロックインジケータを少なくとも部分的に示し、前記デコーダは、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、PLLを更新し、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号する。
【0134】
任意選択で、前記デコーダは、粗レジストレーションを判定するために少なくとも1つのマーカの位置を判定し、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、前記クロックインジケータを使用して、位置合わせPLLを更新し、前記位置合わせPLLを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定する。
【0135】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの位置合わせ線とを含み、前記2つの位置合わせ線は、前記めいめいのクロックトラックの位置を示し、前記デコーダは、位置合わせPLLを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定し、前記位置合わせPLLを更新する。
【0136】
任意選択で、前記デコーダは、クロックトラックごとに、めいめいのデータクロックPLLを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、各データクロックPLLを更新する。
【0137】
任意選択で、前記デコーダは、前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号する。
【0138】
任意選択で、前記デコーダは、前記ビット符号化位置の前記座標からサンプル値の座標を判定し、2つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定する。
【0139】
任意選択で、前記デコーダは、3つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、前記ビットの2進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む。
【0140】
任意選択で、前記デコーダは、前記位置合わせデータ内でパイロット特徴を検出し、前記パイロット特徴が、少なくとも2つの位置で検出され、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定し、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定し、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出し、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定し、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも1つの位置合わせ線を検出し、前記少なくとも1つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新し、前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の2つのデータクロックトラックの位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定し、前記少なくとも1つのデータ部分の少なくとも一部を検出し、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも1つの検出されたデータ部分の少なくともいくつかを復号する。
【0141】
任意選択で、前記デコーダは、繰り返して、前記少なくとも1つの位置合わせ線を検出し、前記微細レジストレーションを更新し、前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定し、各データクロックトラック上のデータクロックインジケータを検出し、前記更新された位置合わせ角度および前記更新されたレジストレーションを更新し、これによって前記少なくとも1つのデータ部分を復号できるようにするために、前記少なくとも1つのデータ部分の少なくとも一部を検出する。任意選択で、前記デコーダは、前記パイロット特徴の2つの位置でクロックインジケータを検出し、これによって前記パイロット特徴を追跡するために、めいめいのパイロットPLLを各クロックインジケータに同期させ、前記パイロットPLLを使用して、前記位置合わせ角度と、前記初期レジストレーションとを判定し、前記初期レジストレーションおよび前記位置合わせ角度を使用して、2つのデータクロックPLLを初期化し、前記位置合わせデータ内の前記レジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記粗レジストレーションを判定し、これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションPLLを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させ、前記レジストレーションPLLを使用して、前記微細レジストレーションを判定し、前記微細レジストレーションを使用して、2つの位置合わせPLLを初期化し、これによって前記データクロックトラックを追跡するために、前記位置合わせPLLを位置合わせマーカに同期させ、前記位置合わせPLLを使用して、前記位置合わせデータ内の2つのデータクロックトラックの前記位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックPLLを対応するデータクロックインジケータに同期させ、前記データクロックPLLを使用して、前記更新された位置合わせ角度と、前記表面上の符号化されたデータの前記位置とのうちの少なくとも1つを判定する。
【0142】
第12の広義の形で、本発明は、表面の上または中で符号化されたデータを復号する方法であって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記方法が、デコーダ内で、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも1つのデータ部分の第1部分と前記少なくとも1つのデータ部分の第2部分とを感知するステップであって、前記第2部分が、前記スキャンラインに垂直な方向で前記第1部分に関して変位される、ステップと、メモリ内に、前記第1部分を表す第1指示データおよび前記第2部分を表す第2指示データを保管するステップと、プロセッサを使用し、メモリからの前記第1指示データおよび前記第2指示データを使用して、前記少なくとも1つのデータ部分の少なくともいくつかを少なくとも部分的に復号するステップとを含む、方法を提供する。
【0143】
任意選択で、前記センサは、位置合わせデータの少なくとも一部を感知し、前記位置合わせデータは、少なくとも1つのクロックインジケータを少なくとも部分的に示し、前記デコーダは、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、PLLを更新し、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号する。
【0144】
任意選択で、前記デコーダは、粗レジストレーションを判定するために少なくとも1つのマーカの位置を判定し、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、前記クロックインジケータを使用して、位置合わせPLLを更新し、前記位置合わせPLLを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定する。
【0145】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの位置合わせ線とを含み、前記2つの位置合わせ線は、前記めいめいのクロックトラックの位置を示し、前記デコーダは、位置合わせPLLを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定し、前記位置合わせPLLを更新する。
【0146】
任意選択で、前記デコーダは、クロックトラックごとに、めいめいのデータクロックPLLを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、各データクロックPLLを更新する。
【0147】
任意選択で、前記デコーダは、前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号する。
【0148】
任意選択で、前記デコーダは、前記ビット符号化位置の前記座標からサンプル値の座標を判定し、2つの連続するサンプルンラインからのサンプル値を補間することによってビット符号化値を判定する。
【0149】
任意選択で、前記デコーダは、3つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、前記ビットの2進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む。
【0150】
任意選択で、前記デコーダは、前記位置合わせデータ内でパイロット特徴を検出し、前記パイロット特徴が、少なくとも2つの位置で検出され、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定し、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定し、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出し、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定し、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも1つの位置合わせ線を検出し、前記少なくとも1つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新し、前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の2つのデータクロックトラックの位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定し、前記少なくとも1つのデータ部分の少なくとも一部を検出し、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも1つの検出されたデータ部分の少なくともいくつかを復号する。
【0151】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記符号化されたデータが、前記データを複数の部分にセグメント化することであって、各データ部分が、他のデータ部分と独立に復号可能である、セグメント化することと、各データ部分が位置合わせ方向に延び、少なくとも1つの第1データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも1つで少なくとも1つの第2データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させることと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成することと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも1つの第1データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも1つの第2データ部分が感知される前に前記少なくとも1つの感知された第1データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させることとによって符号化される、システムを提供する。
【0152】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、システムを提供する。
【0153】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、方法が、デコーダ内で、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するステップと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定するステップと、前記クロックインジケータを使用して、PLLを更新するステップと、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定するステップと、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するステップとを含む、システムを提供する。
【0154】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分と、少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記システムが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも1つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、PLLを更新し、前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号するデコーダとを含む、システムを提供する。
【0155】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、システムを提供する。
【0156】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、表面に印刷するノズルの少なくとも1つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも1つの行を有する細長いイメージセンサとを含むモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも1つである、システムを提供する。
【0157】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記符号化されたデータが、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられるモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも1つである、システムを提供する。
【0158】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記符号化されたデータが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含むシステムによって復号される、システムを提供する。
【0159】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記符号化されたデータが、前記符号化されたデータのコードワードフォーマットを判定することと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取ることであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、読み取ることと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正することと、前記訂正されたデータを前記ストアに書き込むこととによって復号される、システムを提供する。
【0160】
もう1つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも1つのデータ部分を含み、前記符号化されたデータが、少なくとも1つのデータ部分であって、前記少なくとも1つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも1つのデータ部分を含むフォーマットによって符号化されたビットストリームである、システムを提供する。
【0161】
第13の広義の形で、本発明は、スキャンライン方向に延びる感知領域内に供給される符号化されたデータを感知する感知デバイスを使用して、符号化されたデータを復号する方法であって、前記符号化されたデータが、少なくとも1つのデータ部分と前記少なくとも1つのデータ部分の位置を定義する位置合わせデータとを含み、前記方法が、前記位置合わせデータ内でパイロット特徴を検出するステップであって、前記パイロット特徴が、少なくとも2つの位置で検出される、ステップと、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定するステップと、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定するステップと、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出するステップと、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定するステップと、前記位置合わせ角度、前記微細レジストレーション、および前記初期レジストレーションを使用して、前記位置合わせデータ内の2つのデータクロックトラックの位置を判定するステップと、データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定するステップと、前記少なくとも1つのデータ部分の少なくとも一部を検出するステップと、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも1つの検出されたデータ部分の少なくともいくつかを復号するステップとを含む、方法を提供する。
【0162】
任意選択で、前記方法は、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも1つの位置合わせ線を検出するステップと、前記少なくとも1つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新するステップと、前記更新された微細レジストレーションを使用して、前記データクロックトラックの前記位置を判定するステップとを含む。
【0163】
任意選択で、前記方法は、繰り返して、前記少なくとも1つの位置合わせ線を検出するステップと、前記微細レジストレーションを更新するステップと、前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定するステップと、各データクロックトラック上のデータクロックインジケータを検出するステップと、前記更新された位置合わせ角度および前記更新されたレジストレーションを更新するステップと、これによって前記少なくとも1つのデータ部分を復号できるようにするために、前記少なくとも1つのデータ部分の少なくとも一部を検出するステップとを含む。
【0164】
任意選択で、前記方法は、前記パイロット特徴の2つの位置でクロックインジケータを検出するステップと、これによって前記パイロット特徴を追跡するために、めいめいのパイロットPLLを各クロックインジケータに同期させるステップと、前記パイロットPLLを使用して、前記位置合わせ角度と、前記初期レジストレーションとを判定するステップと、前記初期レジストレーションおよび前記位置合わせ角度を使用して、2つのデータクロックPLLを初期化するステップと、前記位置合わせデータ内の前記レジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記粗レジストレーションを判定するステップと、これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションPLLを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させるステップと、前記レジストレーションPLLを使用して、前記微細レジストレーションを判定するステップと、前記微細レジストレーションを使用して、2つの位置合わせPLLを初期化するステップと、これによって前記データクロックトラックを追跡するために、前記位置合わせPLLを位置合わせマーカに同期させるステップと、前記位置合わせPLLを使用して、前記位置合わせデータ内の2つのデータクロックトラックの前記位置を判定するステップと、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックPLLを対応するデータクロックインジケータに同期させるステップと、前記データクロックPLLを使用して、前記更新された位置合わせ角度と、前記表面上の符号化されたデータの前記位置とのうちの少なくとも1つを判定するステップとを含む。
【0165】
任意選択で、データは、あるフォーマットを使用して前記表面で符号化される。
【0166】
任意選択で、前記フォーマットは、ビットストリームの符号化に適し、最適の撮像および復号に適合され、2次元であり、表面への印刷に適し、リニアイメージセンサを通って搬送されている間のリアルタイム復号に適合され、2つを超える連続するサンプルラインへの参照なしで連続するサンプルラインの組から復号されるように適合される。
【0167】
任意選択で、前記サンプルラインは、復号方向に垂直である。
【0168】
任意選択で、前記フォーマットは、前記復号方向に関して実質的に増加するビット順で前記ビットストリームを符号化する。
【0169】
任意選択で、前記位置合わせデータは、位置合わせ方向でのデータ部分のレジストレーションの判定を可能にするためにレジストレーション特徴を含み、前記レジストレーション特徴は、規則的な間隔の粗レジストレーションマーカから形成され、規則的な間隔の微細レジストレーションマーカから形成され、粗レジストレーションマーカの間に配置された微細レジストレーションマーカから形成されるうちの少なくとも1つである。
【0170】
任意選択で、前記フォーマットは、データ部分のクロッキングを前記復号方向で1次元的に判定できるようにするクロッキング特徴を含む。
【0171】
任意選択で、前記クロッキング特徴は、前記データ部分の前記クロッキングをサンプルラインごとに新たに判定することを可能にする。
【0172】
任意選択で、前記クロッキング特徴は、規則的な間隔のクロックマーカからなるクロックトラックである。
【0173】
任意選択で、前記フォーマットは、前記レジストレーション特徴および前記クロッキング特徴に関する所定の位置でのマークの存在または不在によって個々の符号化されたデータビットを表す。
【0174】
任意選択で、前記フォーマットは、追加ビットストリームを付加することを可能にする。
【0175】
第14の広義の形で、本発明は、第4の広義の形のフォーマットを復号する方法を提供する。
【0176】
任意選択で、前記方法は、復号方向で前記フォーマットをサンプリングすることによって得られる一連のサンプルラインを処理する。
【0177】
任意選択で、前記方法は、パイロット特徴を検出することを含む。
【0178】
任意選択で、前記方法は、パイロットシーケンスを認識することを含む。
【0179】
任意選択で、前記方法は、誤りが存在する状態でパイロットシーケンスを認識することを含む。
【0180】
任意選択で、前記方法は、検出中に前記パイロット特徴を追跡するのにPLLを使用することを含む。
【0181】
任意選択で、前記方法は、前記パイロット特徴から前記復号方向で初期レジストレーションを判定することを含む。
【0182】
任意選択で、前記方法は、レジストレーション特徴から、前記復号方向に垂直な方向で初期レジストレーションを判定することを含む。
【0183】
任意選択で、前記方法は、レジストレーション中に前記レジストレーション特徴を追跡するのにPLLを使用することを含む。
【0184】
任意選択で、前記方法は、前記クロッキング特徴から、サンプルラインごとに新たに前記復号方向でレジストレーションを判定することを含む。
【0185】
任意選択で、前記方法は、2つのクロッキング特徴から、サンプルラインごとにサンプルライン上の2つの異なる位置で新たに前記復号方向でレジストレーションを判定することを含む。
【0186】
任意選択で、前記方法は、前記クロッキング特徴を追跡するのにPLLを使用することを含む。
【0187】
任意選択で、前記方法は、前記復号方向に垂直な方向で各クロッキング特徴の中心を追跡するのにPLLを使用することを含む。
【0188】
任意選択で、前記方法は、サンプルラインごとに新たにビット値をサンプリングするための変換を計算することを含む。
【0189】
任意選択で、前記方法は、前記2つのクロッキング特徴から前記変換を計算することを含む。
【0190】
任意選択で、前記方法は、ビットストリームビット符号化位置ごとに2次元サンプルライン座標を計算することを含む。
【0191】
任意選択で、前記方法は、前記変換を使用して前記ビット符号化位置の前記座標を計算することを含む。
【0192】
任意選択で、前記方法は、2つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定することを含む。
【0193】
任意選択で、前記方法は、前記ビット符号化位置の前記座標から前記サンプル値の前記座標を計算することを含む。
【0194】
任意選択で、前記方法は、3つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当てることを含む。
【0195】
任意選択で、前記方法は、前記ビットの2進値を、前記データ符号化区域内の周囲のビットの前記一時値または解決された値に基づいて解決することを含む。
【0196】
任意選択で、前記方法は、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込むことを含む。
【0197】
任意選択で、前記方法は、冗長性データを前記保管されるビットストリームの終りに書き込むことを含む。
【0198】
任意選択で、前記方法は、前記ビットストリーム内のすべての誤りを訂正するのに前記冗長性データを使用することを含む。
【0199】
任意選択で、前記方法は、前記ストレージデバイスから各コードワードのシンボルを取り出すことと、前記コードワード内の誤りを訂正することと、訂正されたシンボルを前記ストレージデバイスに書き戻すこととを含む。
【0200】
任意選択で、前記方法は、前記ストレージデバイスからのシンボルの取り出しおよび前記ストレージデバイスへの訂正されたシンボルの後続の書き戻しを可能にするためにインターリーブされたシンボルのストレージデバイスアドレスを生成することを含む。
【0201】
任意選択で、前記方法は、有効なチェックサムを有するパラメータの組を識別することを含む。
【0202】
任意選択で、前記方法は、前記パラメータからビットストリームサイズを判定することを含む。
【0203】
任意選択で、前記方法は、前記パラメータから符号化されたデータのサイズを判定することを含む。
【0204】
任意選択で、前記方法は、前記パラメータからインターリーブファクタを判定することを含む。
【0205】
任意選択で、前記システムは、リニアイメージセンサインターフェースと、汎用入出力(GPIO)インターフェースと、ストレージデバイスインターフェースと、ホストデバイスから構成データおよび制御データを受け取るシリアルインターフェースと、前記ホストデバイスにイベントをシグナリングする割込みインターフェースと、復号動作を制御し、同期化させるデコーダコントローラとのうちの少なくとも1つを含む。
【0206】
任意選択で、前記ストレージデバイスインターフェースは、メモリインターフェースである。
【0207】
任意選択で、前記デコーダコントローラは、前記GPIOインターフェースを介して少なくとも1つの照明LEDを制御することと、前記GPIOインターフェースを介して少なくとも1つの媒体搬送モータを制御することと、前記GPIOインターフェースを介して少なくとも1つのリニアイメージセンサを制御することとのうちの少なくとも1つを行うように構成される。
【0208】
任意選択で、前記デコーダコントローラは、前記GPIOインターフェースを介して少なくとも1つの媒体検出器から媒体の存在の通知を受け入れることと、前記リニアイメージセンサを介して媒体の存在を検出することと、媒体の存在の検出時に媒体搬送、リニア撮像、および復号を開始することと、少なくとも2つの位置での媒体の存在の検出時に媒体搬送、リニア撮像、および復号を開始することと、生ビットストリーム復号をもたらすために前記リニアイメージセンサを通るフォーマット担持媒体の搬送中に生デコーダの動作を制御することと、ビットストリーム誤り訂正をもたらすために生ビットストリーム復号の完了後に冗長性デコーダの動作を制御することとのうちの少なくとも1つを行うように構成される。
【0209】
任意選択で、前記システムは、前記リニアイメージセンサインターフェースを介してリニアイメージセンサからサンプルラインを受け取るように構成されたラインバッファの組を含む。
【0210】
任意選択で、前記システムは、前記ラインバッファからサンプルデータを読み取り、前記サンプルデータからビットストリームビット値を復号し、前記ストレージデバイスインターフェースを介してストレージデバイスにビット値を書き込むように構成された生デコーダを含む。
【0211】
任意選択で、前記システムは、前記ストレージデバイスに保管された前記ビットストリームデータの誤りを訂正するように構成された冗長性デコーダを含む。
【0212】
任意選択で、前記システムは、モノリシック集積回路(IC)で実施される。
【0213】
任意選択で、前記ICは、前記ストレージデバイスを含む。
【0214】
任意選択で、前記ストレージデバイスは、ソリッドステートメモリである。
【0215】
任意選択で、前記システムは、第4の広義の形に従う表面を読み取り、復号するリーダの一部を形成する。
【0216】
任意選択で、前記リーダは、前記媒体を復号する復号システムと、前記媒体からサンプルラインをキャプチャするリニアイメージセンサと、前記媒体を照明する少なくとも1つの照明LEDと、前記イメージセンサを通って前記媒体を搬送する少なくとも1つの搬送モータと、ビットストリームデータを保管するストレージデバイスと、前記媒体の存在を検出する少なくとも1つの媒体検出器と、前記復号システムを制御するホストコントローラとのうちの少なくとも1つを含む。
【0217】
第15の広義の形で、本発明は、リニアイメージセンサと印字ヘッドとを含むモノリシック集積回路(IC)を提供する。
【0218】
任意選択で、前記印字ヘッドは、インクジェット印字ヘッドと、Memjet(商標)印字ヘッドとのうちの少なくとも1つである。
【0219】
任意選択で、前記イメージセンサは、アクティブ画素CMOSイメージセンサと、CCDイメージセンサとのうちの少なくとも1つである。
【0220】
第16の広義の形で、本発明は、第4の広義の形に従うフォーマットを媒体に印刷するプリンタを提供する。
【0221】
任意選択で、前記プリンタは、インクジェット印字ヘッドと、Memjet(商標)印字ヘッドとのうちの少なくとも1つを組み込む。
【0222】
任意選択で、前記プリンタは、実質的に不可視のインクを使用するフォーマットと、赤外線吸収インクを使用するフォーマットと、可視インクを使用する可視情報と、媒体の実質的に同一の区域内の可視情報および前記実質的に不可視のフォーマットと、実質的に同一の時の前記可視情報および前記実質的に不可視のフォーマットと、netpage符号化されたデータとのうちの少なくとも1つを印刷するように構成される。
【0223】
第17の広義の形で、本発明は、第4の広義の形に従うフォーマットを媒体に印刷し、フォーマット担持媒体を読み取り、前記フォーマットを復号するように構成されたプリンタ−リーダを提供する。
【0224】
任意選択で、前記デバイスは、プリンタと、リーダと、第6の広義の形に従うリニアイメージセンサおよび印字ヘッドICとのうちの少なくとも1つを含む。
【0225】
第18の広義の形で、本発明は、プリンタを組み込んだカメラを提供する。
【0226】
任意選択で、前記カメラは、第4の広義の形のフォーマットに従って符号化された、媒体上のキャプチャされた写真に対応するディジタルイメージと、前記媒体上の前記写真に対応するビジュアルイメージとのうちの少なくとも1つを可視インクを使用して印刷し、実質的に不可視のインクを使用して符号化されたディジタルイメージを印刷するように構成される。
【0227】
任意選択で、前記カメラは、第4の態様に従うリーダを含む。
【0228】
任意選択で、前記カメラは、第4の広義の態様に従って符号化された媒体からディジタルイメージを読み取り、これを復号するように構成される。
【0229】
任意選択で、前記カメラは、ディスプレイを含む。
【0230】
任意選択で、前記カメラは、前記ディスプレイに前記復号されたイメージを表示するように構成される。
【0231】
任意選択で、前記カメラは、ストレージデバイスを含む。
【0232】
任意選択で、前記カメラは、前記復号されたイメージを前記ストレージデバイスに保管するように構成される。
【0233】
任意選択で、前記カメラは、送信器を含む。
【0234】
任意選択で、前記カメラは、前記送信器を使用して、前記復号されたイメージを別々のコンピュータシステムに送信するように構成される。
【0235】
任意選択で、前記カメラは、携帯電話機を組み込まれる。
【0236】
第19の広義の形で、本発明は、プリンタを組み込んだ携帯電話機を提供する。
【0237】
任意選択で、前記電話機は、第4の広義の形のフォーマットに従って符号化された、媒体上のキャプチャされたオーディオに対応するオーディオビットストリームと、前記媒体上の前記オーディオを表すビジュアルイメージとのうちの少なくとも1つを可視インクを使用して印刷し、実質的に不可視のインクを使用して符号化されたオーディオビットストリームを印刷するように構成される。
【0238】
任意選択で、前記電話機は、リーダを含む。
【0239】
任意選択で、前記電話機は、第4の広義の態様に従って符号化された媒体からオーディオビットストリームを読み取り、これを復号するように構成される。
【0240】
任意選択で、前記電話機は、オーディオ出力デバイスを含む。
【0241】
任意選択で、前記電話機は、前記オーディオ出力デバイスを介して前記復号されたオーディオを再生するように構成される。
【0242】
任意選択で、前記電話機は、ストレージデバイスを含む。
【0243】
任意選択で、前記電話機は、前記復号されたオーディオを前記ストレージデバイスに保管するように構成される。
【0244】
任意選択で、前記電話機は、送信器を含む。
【0245】
任意選択で、前記電話機は、前記送信器を使用して、前記復号されたオーディオを別々のコンピュータシステムに送信するように構成される。
【0246】
第20の広義の形で、本発明は、第4の広義の形のフォーマットに従って符号化された少なくとも1つのビットストリームを担持する媒体を提供する。
【0247】
任意選択で、前記媒体は、紙、ボール紙、プラスチック、金属、およびガラスのうちの少なくとも1つから構成される。
【0248】
任意選択で、前記媒体は、薄層からなる。代替案では、前記媒体は、固体である。
【発明を実施するための最良の形態】
【0249】
1.序論
Mnemは、物理表面にディジタルデータを保管する堅牢な2次元光学符号化方式である。そのデータ容量は、表面積に伴って線形にスケーリングされる。Mnemは、基本的に読取専用(RO)応用および追記(WORM)応用をサポートし、データを付加する能力を含む。Mnemは、実世界の表面劣化に対処するために、光学フォールトトレランスを組み込まれている。
【0250】
Mnemは、インクジェット印刷に適する。赤外線吸収インクまたは蛍光インクなどの不可視インクを使用して印刷される時に、Mnem符号化されたデータを、可視のテキストおよびカラーグラフィックスに重畳することができる。これによって、たとえば、写真のディジタル陰画をその写真のカラープリントに重畳できるようになる。
【0251】
Mnemは、Mnem符号化されたデータの線形スキャン中の効率的なリアルタイム復号用に最適化されている。コンパクトなMnemデコーダチップが、復号機能を実施する。データがカード媒体上で符号化される応用例で、デコーダチップは、通常、リニアイメージセンサおよびカード搬送機構と結合される。この場合に、デコーダは、カードがリニアイメージセンサを通って搬送される時にリアルタイムで機能する。
【0252】
Mnemデコーダは、完全にソフトウェア介入なしで動作し、復号されたデータを外部メモリに継続的に書き込む。Mnemデコーダは、生動作モードとフォールトトレラント動作モードの両方を提供し、フォールトトレラントモードでは、パラメータおよび冗長性データの一時保管用の少量の追加外部メモリだけを必要とする。デコーダは、任意選択としてイメージ獲得および媒体搬送を制御する。
【0253】
この文書は、Mnemフォーマット、復号アルゴリズム、ならびにデコーダおよび完全なリーダのアーキテクチャを説明する。
【0254】
Mnem設計は、以前のdotCard設計に基づいて作られ、このdotCard設計は、米国特許第09/112781号、名称「Data distribution mechanism in the form of ink dots on cards」を含む一連の付与された特許および保留中の特許出願に詳細に記載されており、このテクノロジに関する他のすべての特許および保留中の特許出願が、上の相互参照のセクションに示されている。Mnemは、効率的な復号用に最適化されている点がdotCardと異なる。この2つの手法の間の相違を、下で詳細に説明する。
【0255】
2.フォーマット
Mnemエリアは、データの1つまたは複数のビットストリームを符号化する。これらは、0から順番に番号を付けられる。ビットストリーム内のビットも、0から順番に番号を付けられる。
【0256】
図1に示されているように、Mnem符号化は、物理レイヤ、生データレイヤ、およびフォールトトレラントデータレイヤを有する。生データレイヤは、2次元符号化方式を使用して各ビットストリームを表す。物理レイヤは、光学感知および撮像に適する形で符号化方式を実施する。フォールトトレラントデータレイヤは、フォールトトレランスのために冗長に各ビットストリームを符号化する。
【0257】
物理レイヤは、応用例に従って変更することができる。Mnem応用例は、Mnemのフォールトトレラントデータレイヤを使用するか、それ自体のフォールトトレランスを実施するかを選択することができる。
【0258】
2.1 生データレイヤ
2.1.1 ビットストリームのセグメント化
各ビットストリームは、セグメントのシーケンスに区分される。ビットストリーム内で、セグメントは0から順番に番号を付けられる。セグメントサイズは、特定の応用例について固定である。
【0259】
各セグメントは、2次元ブロックによって表され、したがって、ビットストリームは、ブロックのシーケンスによって表される。各ブロックに、他のブロックと独立に、それを検出できるようにし、そのセグメントデータを復号できるようにするのに十分な構造が含まれる。Mnemエリアのブロック構造は、2つの目的のために働く、すなわち、(a)Mnemエリア全体についてグローバルにではなくブロックごとに局所的に、必要な光学公差を満足できるようにし、(b)既存Mnemエリアに新しいビットストリームを付加する基礎を提供する。
【0260】
Mnemエリアの構造は、図2に示されているように、Mnem空間と称するデカルト座標空間内で定義される。各ブロックは、エリア内の対応する位置を有する。増加するブロック番号は、増加するy座標内の増加するx座標を有するブロック位置に対応し、したがって、ブロック行の組が定義される。ストリームの最初のブロックは、前のストリームがある場合に、前のストリームの最後のブロックに続く。
【0261】
ブロックの間に公称エッジ間間隔Δがあり、各ブロックは、この公称間隔に基づく公称位置を有する。ブロックの実際の位置は、一方または両方の次元で±Δ/2まで変化することを許容される。この間隔は、応用例固有である。
【0262】
Mnemエリアのエッジとスキャンのエッジとの間のx次元の公称最小間隔Δがある。スキャンに関するMnemエリアの実際の位置は、x方向で±Δだけ変化することを許容される。この間隔は、応用例固有である。
【0263】
b maxの最大許容ブロック高さ、Wb maxの最大許容ブロック幅、HのMnemエリア高さ、およびWのMnemエリア幅を仮定すると、Mnemエリア内のブロック行の個数mおよびブロック列の個数nは、
【数1】


によって与えられる。ブロックの公称高さH’および実際の幅Wは、
【数2】


【数3】


によって与えられる。ブロックの実際の高さHは、セクション2.1.6で導出する。
【0264】
ブロックの構造は、図3に示されているように、ブロック空間と称するデカルト座標空間内で定義される。この図に示されたさまざまなブロック構成要素が、原寸通りでないことに留意されたい。
【0265】
ブロック空間およびMnem空間は、同一のスケールおよび回転を有する。これらは、ある変換によって関係する。列i行jのブロックは、次のブロック空間−Mnem空間変換ベクトルTbmを有する。
bm(i,j)=[Δ+i(W+Δ),Δ+j(H+Δ),0] (式5)
2.1.2 データグリッド
ブロック内で、セグメントの各データビットは、対応する符号化位置を有し、ビットの値は、その位置のマークの存在または不在によって符号化される。マークの存在は、1のビットを符号化し、マークの不在は、0のビットを符号化する。ビット符号化位置は、規則的な長方形グリッドに配置される。各位置は、整数座標を有し、隣接位置の間隔は、xとyの両方で1単位である。増加するビット番号は、増加するx座標内の増加するy座標を有する位置に対応し、したがって、データ列の行が定義される。
【0266】
データグリッドの幅Wおよび高さHは、セクション2.1.6でブロック次元から導出する。データグリッドの高さは、必ず8の倍数である。
【0267】
2.1.3 パイロット
ブロックは、y方向ですなわち、多少はx軸に平行なスキャンラインの組を使用してスキャンされるように設計されている。したがって、ブロックは、初期ブロック検出を可能にするために、最下部にパイロットシーケンスを含む。ブロックの構造は、下から上へまたは上から下へスキャンされることを可能にするために、回転対称である。ブロックは、デコーダがスキャン方向を検出し、それを訂正することを可能にするために、最上部に異なるパイロットシーケンスを含む。両方向スキャンのサポートは、それを必要としない応用例については省略することができる。
【0268】
ブロックは、リーダならびに符号化自体(たとえば、元々の印刷プロセスに起因する)の実世界の公差に対処するために、スキャン方向に関して最大回転αmaxまでわずかに回転している時であってもスキャンおよび復号を可能にするように設計されている。したがって、パイロットは、デコーダがスキャン方向に関するブロックの実際の回転αを判定することを可能にする。
【0269】
パイロットは、奇数y座標にある符号化されたバイナリシーケンスすなわちゼロ復帰表現を使用することからなる。これによって、パイロットをセルフクロッキングにすることが可能になる。x軸に平行な線の存在は、1のビットを符号化し、線の不在は、0のビットを符号化する。
【0270】
パイロットシーケンスは、初期同期を支援するリードインと、それに続く、認識およびレジストレーションを可能にする独自のコードシーケンスからなる。リードインは、5つの連続する1からなる。下パイロットコードシーケンスは、110101100100011であり、上パイロットコードシーケンスは、110010001111010すなわち、下パイロットコードシーケンスの左循環5シフトである。パイロットの高さHは、40単位である。パイロットの幅Wは、データグリッドの幅およびデータクロックトラックの幅に関して定義される(セクション2.1.5を参照されたい)。
【0271】
この2つのパイロットコードシーケンスは、その2進ハミング距離を最大にするように選択される。これによって、デコーダが、誤りが存在する場合であってもパイロットの最尤検出を実行できるようになる。パイロットは、たとえばリードインが先行する時など、1ビットの任意のプレフィックスから生じるシーケンスからのハミング距離をも最大にするように選択される。
【0272】
デコーダは、パイロットシーケンスを検出したならば、スキャンに関するそのブロックのyレジストレーションを知る。2つの異なるxオフセットでパイロットシーケンスを検出することによって、デコーダは、そのブロックに関する2つの潜在的に異なるyレジストレーションを入手する。これらから、デコーダは、パイロット線の傾きを計算でき、したがってデータグリッドの最初の傾きを計算することができる。3つ以上の位置でパイロットの検出を試みることによって、デコーダは、より堅牢にパイロットを検出することができる。
【0273】
2.1.4 レジストレーショントラック
ブロックは、各パイロットに続くレジストレーショントラックを含む。各レジストレーショントラックは、規則的な間隔のレジストレーションマーカが散在するクロックトラックからなる。マーカは、デコーダによるブロックの粗xレジストレーション判定すなわちクロック期間(または同等に±1単位)内までのxレジストレーション判定を可能にする。クロックトラックは、デコーダによるブロックの微細xレジストレーション判定すなわちクロック期間の分数内までのxレジストレーション判定を可能にする。
【0274】
クロックトラックは、連続する奇数x座標に位置決めされたクロックティックのシーケンスからなる。各クロックティックは、y軸に平行な短い線からなる。
【0275】
レジストレーションマーカは、ブロックのx位置の公称x位置からの逸脱が許容される最大値である場合であってもデコーダが曖昧さなしに各マーカを突き止め、識別できるようにするために、十分に大きい幅Wおよびエッジ間間隔Δを有する。
=Δ+Δ+Wf min (式6)
Δ=Δ+Δ+Δf min (式7)
f minは、最小マーカサイズである。これは、表2で定義される固定値を有する。Δf minは、最小マーカ分離である。これは、表2で定義される固定値を有する。
【0276】
最下部パイロットに関連する左端マーカは、レジストレーショントラックの第1列に位置合わせされ、残りのマーカは、左端マーカに関して位置決めされる。最上部パイロットに関連する右端マーカは、レジストレーショントラックの最後の列に位置合わせされ、残りのマーカは、右端マーカに関して位置決めされる。マーカトラックの幅Wは、データグリッドの幅およびデータクロックトラックの幅に関して定義される(セクション2.1.5を参照されたい)。
【0277】
レジストレーションマーカおよびクロックティックは、スキャン方向に関するブロックの回転が許容される最大値である場合であっても、デコーダがデータグリッドの先頭に出会う前にレジストレーショントラック全体に出会うことを保証するのに十分な高さHを有する。
【数4】


この高さは、整数個のデータクロックにも対応しなければならない。Hr minは、個々のマーカを検出できるようにするのに必要な最小距離である。これは、表2で定義される固定値を有する。
【0278】
冗長な個数のマーカがある。最小限で、デコーダは、1つのマーカを検出し、それに隣接するクロックを処理するだけでよい。
【0279】
2.1.5 データクロックトラック
ブロックは、ブロックの全高にわたってデータグリッドの2つの垂直の側面に沿って走る2つのクロックトラックを含む。各クロックトラックは、連続する奇数y座標に位置決めされたクロックティックのシーケンスからなる。各クロックティックは、x軸に平行な短い線からなる。各クロックトラックは、クロックトラックの全高にわたって走る、y軸に平行な2つの位置合わせ線も含む。位置合わせ線は、お互いおよびクロックティックから空白線によって分離される。データグリッドに関して、位置合わせ線は、各クロックトラックの外側のエッジに沿って走る。
【0280】
デコーダは、パイロットおよびレジストレーショントラックを介してブロックのyおよびxのレジストレーションならびにデータグリッドの最初の傾きを知ったならば、あるスキャンラインから次のスキャンラインへ2つのクロックを追跡することができる。したがって、デコーダは、各スキャンラインの両端の2つの潜在的に異なるyレジストレーションを入手し、これらから、スキャンラインの傾きを計算し、そのスキャンラインが交差する各ビット符号化位置をサンプリングする。デコーダは、スキャンラインの傾きを使用して、クロックトラックの傾きの推定値を更新し、各クロックトラックの中心を追跡するのを助けることができる。
【0281】
デコーダは、2つの位置合わせ線の間の空白線の中心を追跡することによって、各クロックトラックの中心を追跡する。
【0282】
各クロックトラックの幅Wは、クロックティック、位置合わせ線、および間隔の幅すなわち、
=Wct+4 (式9)
である。クロックティックの幅Wctは、表2で定義される固定値を有する。
【0283】
クロックトラックがレジストレーショントラックと並んで走る場所で、クロックトラックは、デコーダがレジストレーショントラックを介してxレジストレーションを獲得する前にデコーダがクロックを獲得し、追跡することを可能にするために、より広い幅Wを有する。
【数5】


2.1.6 ブロック構成要素の間隔
ブロック全体の周囲に1単位幅の空白境界がある。これは、Δ=0の時であっても隣接ブロックのパイロットと位置合わせ線との分離を保証する。
【0284】
各パイロットは、空白線によって、それに対応するレジストレーショントラックから分離される。
【0285】
データグリッド全体の周囲に1単位幅の空白境界がある。これは、任意の所与のビット符号化位置の近傍内のビット符号化位置の値に関する復号中の仮定を単純にする。
【0286】
データグリッドの高さは偶数であるが、データクロックトラックの高さは奇数なので、最上部のレジストレーショントラックとデータグリッドの間の境界は、2単位の高さである。
【0287】
非データの高さオーバーヘッドHおよび幅オーバーヘッドWは、
=2(H+H+3)+1 (式11)
=2(W+2) (式12)
によって与えられる。
【0288】
データグリッドの全高Hおよび幅Wは、
【数6】


=W−W (式14)
によって与えられる。
【0289】
Mnemエリアの生バイト容量D
【数7】


によって与えられる。
【0290】
データグリッド高さHを与えられれば、ブロックの実際の高さHは、
=H+H (式16)
によって与えられる。
【0291】
最初の粗レジストレーションマーカの右下角の位置Pf0は、
f0=(xf0,yf0,1)=(W+2+W,H+2,1) (式17)
によって与えられる。
【0292】
粗レジストレーションマーカの右下角の位置Pは、
(i)=(x(i),yf0,1)=Pf0+[i(Δ+W),0,0] (式18)
によって与えられる。
【0293】
データグリッド内の最初の(すなわち、左下の)ビット符号化位置の位置Pd0は、
d0=(xd0,yd0,1)=(W+2,H+H+3,1) (式19)
によって与えられる。
【0294】
データグリッドの列i行jのビット符号化位置の位置Pは、
(i,j)=Pd0+[i,j,0] (式20)
によって与えられる。
【0295】
完全を期して、パイロットおよびレジストレーショントラックの幅は、
=W−2 (式21)
=W−2(W+2) (式22)
によって与えられる。
【0296】
2.2 物理レイヤ
マークは、整数座標を有する位置を有する。図4に示されているように、マークは、その位置を中心とする1単位正方形の面積と等しい最小広さと、この単位正方形を囲む円の面積と等しい最大広さを有する。
【0297】
線は、x軸またはy軸に平行であり、その端点は、整数座標を有する。線は、整数座標を有する点の組をトラバースする。線の広さは、これらの点が置かれたマークの組の広さと同一である。
【0298】
マークは、照らされ、光学的に撮像される時に、マークのない表面と対照をなす応答を有する。マークのない表面、マーク、および撮像システムのスペクトル特性は、応用例固有であるが、表面が、通常は広帯域反射型であるのに対して、マークは、通常は広帯域吸収型または狭帯域吸収型である。
【0299】
例の表現に、白い表面の上の黒いマークと、白い表面の上の近赤外線吸収マークが含まれる。
【0300】
この文書の残りで説明をわかりやすくするために、マークを、黒と呼び、黒として図示し、マークのない表面区域を、白と呼び、白として図示する。マークの不在を、穴とも呼ぶ。
【0301】
実空間−Mnem空間スケールファクタRが、Mnemエリアの実空間密度を決定する。
【0302】
その設計が上の相互参照にリストされた一連の付与された特許および保留中の特許出願に開示され、セクション9で詳細に説明される、1600dpi Memjet印刷システムを使用して印刷される時に、各マークが単一のMemjetドットに対応する場合に、Rは、1インチあたり1600個または1mmあたり63個であり、各マークの広さは、その許容される最大値である。
【0303】
2.3 フォールトトレラントデータレイヤ
上で説明したように、生データレイヤのブロック構造は、固有にフォールトトレラントである。フォールトトレラントデータレイヤは、データフォールトトレランスを追加する。
【0304】
Mnemは、リードソロモン冗長性符号化およびインターリーブを使用して、データフォールトトレランスを提供する。各ビットストリームは、符号化において8ビットシンボルのストリームとして解釈される。符号化中に、シンボルストリームは、インターリーブファクタに従ってインターリーブされ、リードソロモン符号化され、その後、デインターリーブされる。これによって、元々の状態のビットストリームが残されるが、同一のリードソロモンコードワードに属するシンボルの間の最大の分離が保証される。インターリーブファクタは、ビットストリーム全体を符号化するのに必要なリードソロモンコードワードの個数と一致するように選択される。これによって、デインターリーブの後に、すべての冗長性データが元々のビットストリームの終りに付加されて現れることが保証される。元々のビットストリームは、そのサイズをコードの次元(すなわち、コードワードのデータ容量)の整数倍にするために0パディングされる。
【0305】
アプリケーションは、フォールトトレランスを高めるために短いビットストリームを任意の回数だけ複製することを選択することができる。複製と増やされたインターリーブの両方が、フォールトトレランスを高める。
【0306】
Mnemは、8ビット(255,233)CCSDSコード(CCSDS、「Recommendations for Telemetry Channel Coding」、CCSDS 101.0−B−6、2002年10月)を使用するが、これは、1コードワードあたり16シンボルの誤り訂正能力を有する。
【0307】
デコーダが符号化されたビットストリームを復号できるようにするために、デコーダは、ビットストリームのインターリーブファクタおよびビットストリーム内のコードワードの個数を知らなければならない。Mnemでは、これらが同一である。フォールトトレランスレイヤは、符号化されたビットストリームの個数およびサイズを、そのビットストリーム自体と共に符号化する。これらのパラメータは、符号化されたビットストリームのフォールトトレランスから利益を得ることができないので、ビットストリームパラメータは、各ブロックで複数回複製される。巡回冗長検査(CRC)シーケンスが、各コピーに付加されて、デコーダがよいコピーを検出することを可能にする。その代わりにまたはそれに加えて、ビットストリームパラメータを、より高い冗長性を有するより短いリードソロモンコードを使用して、ビットストリームと独立にリードソロモン符号化することができる。
【0308】
各ブロックのデータグリッドの最初と最後の列は、ビットストリームパラメータおよびそのCRCの符号化のためにとっておかれる。これらは、データ列の高さにおさまる回数だけ繰り返される。ビットストリーム数は、16ビット整数として符号化される。ビットストリームサイズは、32ビット符号なし整数として符号化される。CRCは、CCITTによって定義された16ビットCRC(ITU、「Interface between Data Terminal Equipment(DTE)and Data Circuit−terminating Equipment(DCE)for terminals operating in the packet mode and connected to public data networks by dedicated circuit」、ITU−T X.25 (10/96))である。パラメータとCRCの両方が、最上位バイトおよび最上位ビットを先にすなわち、最小のビット数およびy座標を用いて符号化される。
【0309】
Mnemエリアの符号化バイト容量E
【数8】


によって与えられる。
【0310】
2.4 パラメータの要約
表1、表2、および表3に、Mnemフォーマットを定義する可変パラメータ、固定パラメータ、および導出されるパラメータを要約する。
【表5】


【表6】


【表7】


3.復号アルゴリズム
3.1 生データレイヤ復号
Mnemブロックは、y方向ですなわち、多少はx軸に平行なスキャンラインの組を使用してスキャンされるように設計されている。さらに、Mnemブロックは、2つの最も最近のスキャンラインだけを使用して増分式に復号可能であるように設計されている。したがって、デコーダは、最後の2つのスキャンライン(または、イメージセンサ性能に応じて3つ)をバッファリングすることだけを要求され、これによって、オフチップメモリではなくオンチップメモリにスキャンラインをバッファリングすることが実用的になる。
【0311】
スキャンライン復号は、スキャン中にMnemエリアをリアルタイムで復号することを実用的にする。通常の構成では、Mnemエリアは、紙またはプラスチックシートなどの薄層媒体の表面で符号化され、デコーダは、符号化されたシートがリニアイメージセンサを通って搬送されている間に動作する。
【0312】
デコーダは、Mnemエリアへの増分スキャンラインアクセスだけを必要とするが、これは、Mnemエリアの面スキャンを除外しない。
【0313】
図2に示されているように、Mnemエリアは、それぞれn個のブロックのm個のブロック行を符号化する。スキャン復号において、これを、それぞれm個のブロックのn個のブロック列と考えることができる。最後の行のトレーリングブロックが存在する必要がないことに留意されたい。さらに、スキャン処理が下から上へではなく上から下へ進行している時に、これは、最初の行のリーディングブロックの不在として現れることができる。
【0314】
単一スキャンラインの処理中に、デコーダは、Mnemエリア内のn個のブロック列のそれぞれを操作する。デコーダは、各列に関する復号アルゴリズムの状態を反映する、各列の状態を維持する。ブロック列は、単一スキャンラインの処理中に同一の状態である必要がない。ブロック列状態機械を、図5に示し、下で説明する。
【0315】
スキャンは、図6に示されている、スキャン空間と称するデカルト座標空間内で進行する。スキャン空間のx単位は、スキャンラインの空間サンプリング周期dすなわちスキャンラインの水平画素ピッチに対応する。スキャン空間のy単位は、スキャンの空間サンプリング周期dすなわちスキャンの垂直ピッチに対応する。これらの単位は、名目上は等しい。前に説明したように、ブロックは、最大値αmaxまで、スキャン空間に関してαだけ回転されている。ブロックは、スキャン空間に関して任意に並進もされる。したがって、スキャン空間およびブロック空間は、任意のアフィン変換によって関係する。
【0316】
この文書全体を通じて、スキャン空間量は、チルダによって示される。
【0317】
ブロック空間に関するスキャンサンプリングレートNを与えられれば、スキャン空間の幅
【数9】


は、スキャン全体を通じてMnemエリアを撮像するのに十分である。
【数10】


リーダは、Mnem空間の原点の公称スキャン空間位置
【数11】


についてデコーダに知らせる。いくつかの応用例で、たとえばMnemエリアがカード媒体のエッジに関して個定位置を有する場合に、これは、固定パラメータである。他の応用例では、リーダは、原点を動的に判定するために、媒体上で符号化される追加ターゲット構造などの追加情報を利用することができる。
【0318】
デコーダは、Mnem空間の原点のスキャン空間位置
【数12】


を使用して、各ブロック列iの最初のブロックのブロック空間の原点の公称スキャン空間位置
【数13】


を計算する。
【数14】


ここで、Tbmは、式5で定義されたブロック空間−Mnem空間変換ベクトルである。
【0319】
3.1.1 パイロットを検出する
ブロックデコーダは、<パイロットを検出する>状態である時に、スキャン内の2つ(または3つ以上)の異なるx位置としてパイロットを検出することを試みる。各位置で、ブロックデコーダは、PLLを使用して、パイロットに固有のクロックにロックし、スキャンが進行する際にそのクロックに従ってパイロットビット値をサンプリングし、累算する。ブロックデコーダは、クロックピークの分数y座標を使用して、ビット値を線形補間する。
【0320】
一般に、2つの隣接するスキャン空間サンプルが、それぞれクロック位相θおよびθを作ると仮定すると、スキャン空間でのクロックピークの検出に、2π境界にまたがる推移の検出が含まれる。
【数15】


ピークを検出したならば、その分数スキャン空間変位
【数16】


(適宜、x次元またはy次元での)は、次のように定義される。
【数17】


ただし、
【数18】


である。
【0321】
デコーダは、最尤デコーダを使用して、累算されたパイロットシーケンスを復号し、パイロット獲得を検出する。2つの位置としてパイロットを獲得した時に、デコーダは、スキャン空間内のブロックの初期yレジストレーションおよび回転αを計算する。次に、デコーダは、<レジストレーショントラックを待つ>状態に入る。
【0322】
2つのスキャン空間パイロット獲得点
【数19】


および
【数20】


を仮定すると、ブロック回転αは、
【数21】


によって与えられる。2つの獲得点は、2πの位相を有する最初のリードイン線に基づいて2πHと定義される同一のクロック位相θを有する。
【0323】
一般に、1スキャン空間単位に対応するクロック位相差δを知ることが有用である。最近のスキャン空間位置
【数22】


および
【数23】


で測定された位相θおよびθを与えられれば、δは、
【数24】


によって与えられる。
【0324】
すべてのMnemクロックの周波数は同一なので、δは、x次元またはy次元のいずれかの、任意の最近に測定されたデータクロック位相から計算することができる。
【0325】
δは、セクション5で展開するブロック空間−スキャン空間変換のスケールおよび回転項Xに反比例する。
【数25】


パイロット獲得の後に、デコーダは、各広データクロックの正しい初期位相すなわち、パイロット獲得直後のスキャンラインに対応する位相を計算する。
【0326】
図7に示された、パイロット獲得後の次のスキャンラインでのパイロット処理点
【数26】


を与えられて、デコーダは、ブロック空間の原点のスキャン空間位置
【数27】


、ブロック空間−スキャン空間スケールおよび回転項X、ならびにブロック回転αから、左右の広データクロックの公称中心のスキャン空間x座標
【数28】


および
【数29】


を計算する。
【数30】


図では、実線が整数座標を示し、破線が分数座標を示す。
【0327】
パイロット処理点
【数31】


が、クロック位相θを有すると仮定すると、デコーダは、まず、そのクロック位相を使用する前に、パイロットの既知の位相に関してクロック位相を調整する。
θ’=θ+mod(θ,2π) (式35)
広データクロックの中心の所望の公称スキャン空間x座標
【数32】


を与えられて、デコーダは、クロックの正しい位相θを計算する。
【数33】


デコーダが、広データクロックの境界内にあるx位置でパイロットを獲得することを選択した場合に、デコーダは、式35によって示される位相調整だけを用いて、同一x位置のデータクロックを追跡し続けることができることに留意されたい。
【0328】
デコーダは、後続の復号ステージ全体を通じて、この2つのデータクロックを継続的に追跡する。これには、セクション4で説明する、各データクロックトラックの中心との各スキャンラインの交差点の計算が含まれる。デコーダは、これらの交差点を使用して、セクション5で説明するブロック空間−スキャン空間変換を計算し、データクロックの更新にどのスキャンライン画素を使用するかを識別する。
【0329】
3.1.2 レジストレーショントラックを待ち、検出する
<レジストレーショントラックを待つ>状態で、デコーダは、現在のスキャンラインがレジストレーショントラック内にあるようになるまで、スキャンラインをスキップする。次に、デコーダは、<レジストレーショントラックを検出する>状態に入る。
【0330】
<レジストレーショントラックを検出する>状態では、デコーダは、レジストレーショントラック内の1つまたは複数のレジストレーションマーカを検索する。デコーダは、よいマーカを検出したならば、スキャン空間内のブロックの初期粗xレジストレーションを計算する。次に、デコーダは、PLLを使用して、マーカに隣接するクロックにロックし、ブロックの微細xレジストレーションを判定する。デコーダは、冗長性を達成するために異なるマーカを用いてこのプロセスを複数回、たとえば、結果に対する多数決投票を用いて3回、繰り返すことができる。
【0331】
各粗レジストレーションマーカiの公称スキャン空間位置
【数34】


は、
【数35】


によって与えられる。これは、実際のブロック空間位置Pおよびブロック原点の公称スキャン空間位置
【数36】


に基づく。
【0332】
デコーダは、スキャン空間x座標
【数37】


のマーカの右エッジを検出した時に、式37の整数iについて
【数38】


を解くことによって、対応するマーカインデックスを計算する。
【0333】
デコーダは、マーカインデックスiを使用して、式17を使用することによってマーカの正しいブロック空間x座標xを計算する。
【0334】
デコーダは、通常はマーカの開始y座標yより大きいy座標y’でマーカのエッジを検出する(式17によって示されるように)ので、デコーダは、ブロック回転αおよびyオフセットに従って、検出されたx座標xを調整する。
’=x+(y’−y)tanα (式39)
マーカの右エッジのスキャン空間x座標
【数39】


のデコーダの推定値には多少の不確実性があるので、デコーダは、マーカに対するクロック調整を使用して、推定値を洗練する。
【0335】
デコーダは、PLLを使用して、xレジストレーションクロックにロックし、これを追跡する。デコーダは、PLLの位相を0に初期化し、次に、連続するスキャンライン画素を使用してPLLを反復する。クロックの位相が、デコーダがマーカの右エッジを検出したx座標
【数40】


からスキャンラインに沿ってある距離のスキャン空間x座標
【数41】


でθであると仮定すると、デコーダは、
【数42】


での期待される位相と実際の位相との間の差に基づく訂正係数を使用して、ブロック空間x座標xを洗練する。
【数43】


レジストレーショントラックを介してxレジストレーションを判定した後に、デコーダは、各狭データクロックPLLおよびおよびそれに関連する位置合わせPLLの正しい初期位相すなわち、レジストレーション獲得に使用される最後のスキャンラインに対応する位相を計算する。
【0336】
レジストレーション処理点
【数44】


を与えられて、デコーダは、ブロック空間の原点のスキャン空間位置
【数45】


、ブロック空間−スキャン空間スケールおよび回転項X、ならびにブロック回転αから、左右のデータクロックの中心のスキャン空間x座標
【数46】


および
【数47】


を計算する。
【数48】


レジストレーション処理点
【数49】


が、垂直クロック位相θを有すると仮定すると、データクロックの中心の所望のスキャン空間x座標
【数50】


を与えられて、デコーダは、クロックの正しい位相θを計算する。
【数51】


位相値は、本明細書全体を通じてラジアン単位で計算されるが、デコーダ実施では、位相値をサイクル単位または半サイクル単位で計算し、必要に応じて明示的にまたは暗黙のうちにラジアンに変換することが便利である場合がある。半サイクル単位は、ブロック空間単位と位相単位を統一するので魅力的である。
【0337】
3.1.3 データを待ち、復号する
<データを待つ>状態で、デコーダは、現在のスキャンラインがデータエリアと交差するまでスキャンラインをスキップする。デコーダは、次に、<データを復号する>状態に入る。
【0338】
<データを復号する>状態では、デコーダは、各連続するスキャンラインからのビットデータの復号を試みる。
【0339】
隣接するデータ列の2つのビットは、ブロック空間内で隣接するビット符号化位置を有するが、一般にスキャンラインはブロック空間のx軸に平行でないので、デコーダが、これらのビットを異なるスキャンラインから復号する場合がある。したがって、デコーダは、データ列ごとの現在ビットインデックスjを維持し、このインデックスは、その列について次に復号されるビットの符号化位置を識別する。
【0340】
現在のスキャンラインからビットデータを復号するために、デコーダは、各データ列を順番に訪れ、保留中ビット符号化位置の分数スキャンライン(「画素」)座標
【数52】


を計算する。最初の列のビット符号化位置の座標を計算するために、デコーダは、セクション5で説明する、2つのデータブロックから計算されたばかりのブロック空間−スキャン空間変換Mを使用する。
【数53】


後続列のビット符号化位置の座標を計算するために、デコーダは、列増分ベクトル
【数54】


と前の列のビット符号化位置の座標を加算する。
【数55】


ビットインデックスがある列から次の列に変化する場合には、デコーダは、行増分ベクトル
【数56】


をも加算(または減算)する
【数57】


ビット符号化位置の画素y座標の整数部分が、現在のスキャンラインのy座標
【数58】


と一致する、すなわち、
【数59】


である場合には、デコーダは、現在のスキャンラインおよび次のスキャンラインからの対応する4つの画素の値すなわち、
【数60】


にある4つの画素の値v00、v01、v10、およびv11を双一次補間することによって、対応するビットのグレイスケール値vを計算する。
=v00+f(v01−v00) (式48)
=v10+f(v11−v10) (式49)
v=v+f(v−v) (式50)
補間係数fおよびfは、符号化位置の画素座標の分数部分である。
【数61】


デコーダは、ブロック空間からスキャン空間への変換を使用して、最初の列のビット符号化位置の座標を計算する。デコーダは、前の値に、すべての列についてxデルタを加算し、異なるブロック空間y座標を有するすべての列についてyデルタを加算することによって、後続列のビット符号化位置の座標を計算する。最大ブロック回転が制限されているので、隣接する列の間の最大ブロック空間yデルタは、+1または−1である。
【0341】
ビット値を得るためのグレイスケール値vの正しい閾値制限は、ビット符号化マークがオーバーラップすることを許容されるので、隣接するビットの値の知識によって助けられる。スキャン方向の後続ビット値はまだ使用可能ではないので、未解決のマルチレベル値が、一時的に記録される。これは、後続ビット値が既知になったならば、ビット値に解決される。
【0342】
図8に、データ復号プロセスの流れ図を示す。
【0343】
セクション12で、8つの隣接するマークのすべての可能な配置に関する中心ビット符号化位置の撮像されたグレイスケール値の分布を示す。イメージブラーが増えるにつれて、マークを表す可能な値の範囲と穴を表す可能な値の範囲との間の分離が、0まで減る。
【0344】
イメージブラーの潜在的な源に、モーションブラー、デフォーカスブラー、および固有の撮像ブラーが含まれる。モーションブラーは、通常、符号化された媒体が連続的に動いている間にスキャンされる場合にスキャン方向で発生する。
【0345】
Mnemリーダは、通常、よく制御された撮像環境を組み込まれる。これによって、マーク範囲と穴範囲を分離する公称閾値を較正できるようになる。ブラーがよく制御される場合に、この単一の閾値が正確な復号を可能にする。閾値の付近での、ブラーによって誘導された曖昧さを扱うために、さらに2つの閾値が、最初の閾値の上下に導入される。
【0346】
デコーダは、ビット符号化値を補間したならば、この3つの閾値を使用して、曖昧な黒、曖昧な暗い灰色、曖昧な明るい灰色、または曖昧な白を表す4つの値のうちの1つをビット符号化値に割り当てる。したがって、デコーダは、1出力ビットあたり2ビットを記録する。
【0347】
所与の出力ビットの8つの近傍が使用可能になったならば、デコーダは、最尤デコーダを使用して、そのビットの正しい値を復号する。2つの閾値および3つの値(黒、灰色、および白)だけが使用される場合には、より単純なデコーダを使用することができる。前の行および列からのビット値が、既に単一のビットに解決されていることにも留意されたい。
【0348】
セクション12で示すヒストグラムを与えられれば、通常の閾値は、それぞれ0.125、0.25、および0.5とすることができる。これらは、リーダの実際の撮像システムのダイナミックレンジに伴って変化し、パイロット、レジストレーショントラック、クロックトラック、およびデータの処理中に観察された値の範囲に基づいて動的に生成することができる。
【0349】
デコーダは、各列の出力をバッファリングして、外部メモリへの効率的なワード指向書込を実行できるようにする。デコーダは、アドレスジェネレータを使用して、ブロック番号、列番号、行番号、およびワードサイズに基づいて、必要に応じて各データ列の次の出力アドレスを計算する。
【0350】
前に説明したように、デコーダは、ブロック空間がスキャン空間に関して180°回転されている時すなわち、ブロックが下から上へではなく上から下へスキャンされている時を、パイロットから検出することができる。そうである時に、デコーダは、出力ワードのビット順序を逆転し、アドレスジェネレータは、逆の順序で出力アドレスを生成する。生データ復号が完了した後に、デコーダは、生データを外部メモリに移動し、その結果、その先頭が正しく位置合わせされるようにする。
【0351】
リーダの特性に応じて、スキャンの空間サンプリング周期とスキャン空間でのブロックの回転の両方が、リーダの機械的搬送の非線形性に起因して変化する場合がある。ブロック空間をスキャン空間に変換する変換が、スキャンラインごとに変化する場合があるので、デコーダは、セクション5で説明するように、各ブロックのスキャンラインごとに変換(およびそれに対応するデルタ)を再計算する。
【0352】
3.2 フォールトトレラントデータレイヤ復号
フォールトトレラントデータレイヤの復号は、2つの反復されるステップすなわち、ビットストリームパラメータの復号とそれに続く対応するビットストリームの復号からなる。図9に示されているように、これらは、生ブロックの個数が使い果たされるまで、符号化されたビットストリームごとに繰り返される。
【0353】
Mnemデコーダの設計に、これらの復号機能に関する任意選択のハードウェアサポートが含まれる。しかし、これらは、スキャン中にリアルタイムで実行される必要がないので、ソフトウェアによって実行することもできる。
【0354】
3.2.1 ビットストリームパラメータを復号する
前に説明したように、フォールトトレラントデータレイヤでは、各ブロックの最初の列および最後の列が、CRCを用いてビットストリームのパラメータを符号化し、これらは、そこにおさまる回数だけ複製される。
【0355】
スキャンライン復号中に、デコーダは、これらの列から、主データエリアから分離された外部メモリの連続するエリアにデータを書き込む。
【0356】
各ビットストリームの冗長性復号を準備する際に、デコーダは、ビットストリームパラメータデータを順次処理して、そのビットストリームのよいビットストリームサイズを入手する。デコーダは、よいCRCを有する最初のビットストリームサイズを使用し、残りは無視する。よいビットストリームサイズを入手できない場合には、デコーダは、そのストリームについてエラーをシグナリングする。このプロセスを図10に示す。
【0357】
3.2.2 ビットストリームを復号する
よいビットストリームサイズを入手したので、デコーダは、リードソロモンコードワードおよびMnemブロックの対応する個数を計算する。前に述べたように、コードワードの個数は、インターリーブファクタと等しい。
【0358】
デコーダは、アドレスジェネレータを使用して、コードワード内のインターリーブされたシンボルのアドレスを生成し、外部メモリからコードワードを読み取る時に各コードワードをインターリーブでき、これを書き戻す時にデインターリーブできるようにする。デコーダは、リード−ソロモンデコーダを使用してコードワードを復号し、訂正された誤りを含む場合に限ってコードワードを外部メモリに書き戻す。このプロセスを図11に示す。
【0359】
4.データクロックを追跡する
デコーダは、後続の復号ステージ全体を通じて、2つのデータクロックを継続的に追跡する。これには、各データクロックトラックの中心との各スキャンラインの交差点を計算することが含まれる。
【0360】
交差点のスキャン空間y座標は、単純にスキャンラインのy座標である。同様に、交差点のブロック空間x座標は、単純にクロックトラックのx座標である。
【0361】
デコーダは、PLLを使用して各データクロックを追跡する。交差点のブロック空間y座標は、クロックの位相θに比例する。
【数62】


デコーダは、セクション3.1.2で説明したようにxレジストレーションを獲得する前に、前のスキャンラインとの交差点
【数63】


およびブロック回転αから、新しいスキャンラインとのデータブロックの交差のスキャン空間x座標
【数64】


を予測する。
【数65】


デコーダは、xレジストレーションを獲得したならば、PLLを使用して、各狭データトラックの位置合わせ線を追跡する。位置合わせPLLは、雑音余裕度を有する正確な線トラッキングサーボを実施する。デコーダは、位置合わせPLLの位相から交差点のスキャン空間x座標を計算する。
【0362】
前に説明したように、各データクロックの2つの位置合わせ線は、空白線によって分離されている。あるスキャンラインから次のスキャンラインへのデータクロックの中心の追跡において、位置合わせ線は、データクロックに直交するクロックの2つのティックとして扱われる。新しいスキャンラインのそれぞれで、デコーダは、2つのクロックティックにまたがってすなわち、約3πまたは1.5クロックサイクルの位相距離に対応するk個の画素
【数66】


にまたがって、各位置合わせPLLを反復する。ここで、δは、1スキャン空間単位に対応する位相差である(式31)。
【0363】
位置合わせPLLを反復する前に、デコーダは、約3π位相差と、ブロック回転αに起因するあるスキャンラインと次のスキャンラインの間の推定された位相誤差とを考慮に入れるために調整された、前のスキャンラインの最終的な位相θからクロックの初期位相θl0’をコピーする。
θl0’=θ+δ(k+sinα) (式56)
最大ブロック回転αmaxが小さい場合に、ブロック回転の影響を安全に無視することができる。
【0364】
デコーダは、位置合わせPLLのループフィルタ内容(セクション6で説明する)を、あるスキャンラインから次のスキャンラインに保存する。
【0365】
xレジストレーションの獲得の直後に位置合わせPLLを初期化するために、デコーダは、PLLを更新するのに使用される最初の画素の整数スキャン空間x座標
【数67】


および位相θl0’を計算する。
【0366】
最初の位置合わせ線の中心は、0の定義された位置合わせ位相θl0を有する。
θl0=0 (式57)
データクロックトラックの中心は、そのクロックトラックおよびクロックティックの幅から導出される固定位置合わせ位相θlcを有する。
【数68】


最初の位置合わせ線の中心の分数スキャン空間x座標
【数69】


は、
【数70】


によって与えられる。
【0367】
位置合わせPLLは、整数x座標を有する画素を用いて更新されるので、デコーダは、最初の画素の整数スキャン空間x座標
【数71】


を計算し、
【数72】


したがって、その位相θl0’を計算する。
【数73】


所与のスキャンラインで位置合わせPLLを更新するのに使用される最後の画素のスキャン空間x座標
【数74】


および位相θを与えられて、デコーダは、クロックトラックの中心の既知の位相θlcから、スキャンラインとのデータクロックの交差のスキャン空間x座標
【数75】


を計算する。
【数76】


データクロックPLLの更新において、デコーダは、
【数77】


および
【数78】


にある画素を線形補間係数
【数79】


を使用して補間して、デコーダクロックPLLへの入力サンプルを作る。最大ブロック回転αmaxが小さい場合には、隣接画素を補間するのではなく、
【数80】


にある画素を直接に使用することができる。
【0368】
デコーダは、位置合わせPLLを反復する時に、データクロックの中心の整数座標から固定スキャン空間距離を開始する。データクロックの中心の整数座標があるスキャンラインから次のスキャンラインに変化する場合に、デコーダは、それ相応にすなわち±δだけ位置合わせPLLの初期位相を調整する。
【0369】
5.ブロック空間−スキャン空間変換
ブロック空間をスキャン空間に関係させる一般的なアフィン変換は、スケール、回転、および並進からなる。
【0370】
水平サンプリングレートおよび垂直サンプリングレートは、等しいと仮定する。スキャンライン周期での実際の逸脱は、ほとんど影響を有しない。というのは、補間以外のすべての動作が、現在のスキャンラインに関するからである。
【0371】
図12に、スキャン空間での回転されたブロックを示す。
【0372】
ブロック空間で、2つのデータクロックトラックが、PおよびPで現在のスキャンラインと交差し、
=(x,y,1) (式63)
=(x,y,1) (式64)
これに対応して、スキャン空間で
【数81】


であるものとする。ここで、
【数82】


は、現在のスキャンラインのy座標である。
【0373】
ブロック空間をスキャン空間に関係させる変換Mは、
【数83】


であり、ここで、Sはスケールファクタであり、αはブロック回転である。
【0374】
既知の点を変換することによって、TおよびTについて解くことが可能になる。
【数84】


ブロック空間で直交するxおよびyの変位ベクトルを定義する。
=[1,0,0] (式72)
=[0,1,0] (式73)
スキャン空間に変換する
【数85】


図12に示されているように、
d=x−x (式78)
e=y−y (式79)
=d+e (式80)
【数86】


であるものとする。
【0375】
すると、
【数87】


である。また、ブロック空間をスキャン空間に関係させるスケールファクタSは、
【数88】


である。したがって、
【数89】


である。
【0376】
i番目のデータ列のj番目のビットのビット符号化位置を定義する。
(i,j)=Pd0+[i,j,0] (式87)
【数90】


そのスキャン空間変換を、次のように分解することができる。
【数91】


この最後の形は、連続する列の
【数92】


を増分式に計算するのに適する。というのは、iが、連続する列ごとに1つ増分され、jが、連続する列ごとに最大で1つだけ変化するからである。
【0377】
6.クロッキングおよびPLL
フェーズロックドループ(PLL)は、パイロットへのロック、水平レジストレーションクロックへのロック、垂直データクロックの追跡、および垂直データクロックの位置合わせ線の追跡にさまざまに使用される。
【0378】
クロックのすべてが、同一の周期を有し、クロック周波数変動の最大の源は、スキャン空間でのブロックの回転である。したがって、PLLが、最大ブロック回転の正弦に比例する比較的小さいロック範囲をサポートすることが必要である。
【0379】
PLLの2つの主目的は、(a)表面の損傷および汚染に起因する比較的低周波数の雑音を抑制し、(b)たとえば媒体搬送機構の奇妙な動作に起因する低周波数変動が存在する状態で、ブロック回転およびスケールの正確な知識なしでクロックを追跡することである。
【0380】
異なる戦略を、Mnemエリアを効果的に撮像するのに使用することができる。これらは、通常、所与のデータレートに関するサンプリングレートとサンプリング分解能との間のトレードオフを反映したものである。一方の極端で、イメージのマルチレベルサンプルを、イメージのナイキストレートの近くで撮影することができる。他方の極端で、イメージの2レベルサンプルを、それに対応するより高いレートで撮影することができる。Mnemデータグリッドの潜在的に高い密度のゆえに、マルチレベルナイキストレートサンプリングを実行することの方が実用的である。
【0381】
表面の汚染および損傷の可能性が、欠けているパルスに耐えるPLLの使用を動機付ける。これが、エッジセンシティブ位相検出器ではなくレベルセンシティブ位相検出器の使用を動機付ける。
【0382】
ナイキストレートイメージサンプリング周波数は、データグリッドの周波数の少なくとも2倍である。さまざまなクロックのティックが、奇数座標で定義されるので、サンプリング周波数は、クロック周波数の少なくとも4倍である。Mnemリーダでは、サンプルが、光学系および各イメージセンサ要素の2次元の広さによって、固有に低域フィルタリングされる。しかしながら、クロックティックの鋭いエッジに起因して、クロック周波数を超えるがサンプリングレートの半分未満の周波数が存在する可能性が高く、これらは、さらなるディジタル領域低域フィルタリングから利益を得ることができる。より一般的に、PLLへの入力信号を、関心を持たれている周波数範囲までに帯域制限することが有用である。PLL位相検出器の設計に依存して、入力信号の振幅を正規化するために、入力サンプルのダイナミックレンジを使用可能なダイナミックレンジまで拡張する必要もある場合がある。
【0383】
オンボードアナログ−ディジタル変換器(ADC)およびディジタルインターフェースと共にイメージセンサを使用することは、ディジタル設計を有するPLLを暗示する。しかし、ナイキストレートサンプリングを用いると、サンプリングレートは、通常の2進ディジタルPLL設計には低すぎる。その代わりに、マルチレベル信号を操作する、リニアPLLのディジタル版が適当である。
【0384】
パイロットクロックPLLは、当初はアンロックされている。したがって、すばやくロックするPLL設計が望ましい。というのは、これによって、パイロットリードインのサイズを最小にすることが可能になるからである。これは、下でさらに述べるように、位相誤差を直接に計算する位相検出器の使用を動機付けるが、これを必要とするわけではない。リードインのサイズは、最終的に、パイロットクロックPLLの性能と一致するように調整することができる。同様の論法が、当初にアンロックされているレジストレーションクロックPLLにもあてはまるが、レジストレーションクロックは、通常、パイロットほどサイズを制約されてはいない。パイロットクロックPLLおよびレジストレーションクロックPLLは、両方とも当初にロックされるデータクロックPLLおよび位置合わせPLLと対照をなす。類似する理由から、これらのさまざまなPLLに異なるループフィルタパラメータを使用することが可能である。
【0385】
6.1 離散時間ディジタルPLL
図13に、たとえばBest,R.E.、「Phase−Locked Loops,Design,Simulation,and Applications」、Fifth Edition、McGraw−Hill、2003年に記載の、1次ループフィルタを有する離散時間ディジタルPLLの包括的構造を示す。ディジタル位相検出器700が、入力基準信号uの位相θと発振器出力信号uの位相θの間の位相差θに比例する出力信号uを生成する。ディジタルループフィルタ701は、位相検出器出力で明白な入力信号雑音を抑制し、位相誤差として位相検出器出力の直流成分を抽出する(この後者の機能は、たとえばAbramovitch,D.、「Phase−Locked Loops: A Control Centric Tutorial」、Proceedings of the American Control Conference 2002に記載のように、時々、別々の低域フィルタによって実行されるが)。ループフィルタ出力uは、ディジタル発振器702への制御入力を供給し、ディジタル発振器702をその中心周波数ωから基準信号とのロックに向けて引っ張り、ここで、発振器の周波数ωおよび位相θは、基準信号の周波数ωおよび位相θと一致する。このPLLは、ADC 703から入手された、周期Tを有するサンプリングクロックによってクロッキングされる。
【0386】
入力サンプルu(n)ごとに、このPLLは、次のように更新される。
(n)←KPhaseDetector(u(n),u(n)) (式91)
(n)←−a(n−1)+b(n)+b(n−1) (式92)
θ(n+1)←θ(n)+(ω+K(n))T (式93)
(n+1)←cos(θ(n+1)) (式94)
(n−1)←u(n) (式95)
(n−1)←u(n) (式96)
θ(n)←θ(n+1) (式97)
(n)←u(n+1) (式98)
ここで、KおよびKは、それぞれ位相検出器および発振器の利得を表す。
【0387】
1次ループフィルタパラメータa、b、およびbは、たとえばBest,R.E.、「Phase−Locked Loops,Design,Simulation,and Applications」、Fifth Edition、McGraw−Hill 2003年に記載のように、雑音が存在する状態で所望のPLL性能をもたらすように計算される。
【0388】
MnemデコーダPLLについて、発振器位相θは、ブロック空間変位sに比例する。
s=θ/π (式99)
6.2 位相検出器の手法
入力信号uおよび出力信号uは、次のようにモデル化される。
(n)=Asin(ωx+θ) (式100)
(n)=cos(ωx+θ) (式101)
ここで、
x=nT (式102)
である。
【0389】
最も単純な位相検出器は、逓倍器である。基準信号uと発振器信号uの積は、これらの間の位相差の正弦に比例する直流レベルを有する。
∫u(n)u(n)dn∝sin(ωx−ωx+θ−θ) (式103)
PLLが周波数ロックされた時に、基準周波数ωおよび発振器周波数ωは、同一であり、直流レベルは、位相誤差差θの正弦だけに比例する。
∫u(n)u(n)dn∝sin(θ−θ)=sin(θ) (式104)
小さい位相誤差について、位相誤差の正弦は、位相誤差自体に近似し、これが、PLLの線形化されたモデルの基礎である。
θ→0の時にu=Ksin(θ)→Kθ (式105)
PLLが周波数ロックされていない時には、基準周波数ωと発振器周波数ωの間の差が、位相誤差に寄与し、発振器をロックに向けて引っ張る。
【0390】
より経済的な方形波発振器が、しばしば、逓倍器位相検出器と共の正弦波発振器の代わりに使用されるが、これは、方形波のフーリエ級数展開の基礎成分が所望の余弦項に比例し、より高周波数の成分がループフィルタによって除去されるからである。しかし、ナイキストレートサンプリングレートの近くに関して、正弦波発振器を有するPLLが、よりよく動作する。
【0391】
位相検出器は、基準入力と発振器出力の両方の同相信号Iと直角位相信号Qの両方の入手可能性から利益を得る。
(n)=Acos(ωx+θ) (式106)
(n)=u(n)=Asin(ωx+θ) (式107)
(n)=u(n)=cos(ωx+θ) (式108)
(n)=sin(ωx+θ) (式109)
最小限で、これは、位相検出器が位相誤差の瞬間的正弦を計算することを可能にし、この瞬間的正弦は、小さい位相誤差について、位相誤差自体を近似する(上で注記したように)
−I=Asin(θ−θ)=Asin(θ) (式110)
一般に、位相検出器が、位相誤差の正弦に比例する信号を出力する場合に、有効位相検出器利得K’は、位相誤差の正弦に比例し、位相誤差のsincは、位相誤差が±πというその最大値に近付く時に0まで減る。
【数93】


したがって、より大きい位相誤差について、位相誤差を直接計算することに動機が与えられる。位相検出器が位相誤差を直接に計算する場合に、有効位相検出器利得は、位相誤差と独立であり、よりすばやい位相ロックが可能になる。
【0392】
位相検出器は、次のように位相誤差を直接に計算することができる。
+I=Acos(θ−θ)=Acos(θ) (式112)
【数94】


atan(tan(θ))=θ (式114)
同相信号および直角位相信号は、一般に、基準入力から直接に入手可能ではないので、ヒルバート変換器を使用して、一方から他方を生成することができる(たとえば、Best,R.E.、「Phase−Locked Loops,Design,Simulation,and Applications」、Fifth Edition、McGraw−Hill 2003年、およびStein,J.Y.、「Digital Signal Processing」、Wiley−Interscience、2000年を参照されたい)。Mnem PLLの周波数範囲は、非常に制約されているので、より単純なπ/2遅延フィルタを使用することもできる。
【0393】
多数の他の位相検出器手法が可能であり、これには、ゼロ交差の補間ベース検出およびピークの補間ベース検出が含まれるが、その設計は、上の相互参照にリストされた一連の付与された特許および保留中の特許出願に開示されている。
【0394】
7.リーダのアーキテクチャ
リーダおよびデコーダの設計において、カードベースのMnem媒体が、一定の速度でリニアイメージセンサを通って搬送され、リニアイメージセンサが、カードのMnemエリアを1ラインずつスキャンし、デコーダが、スキャン中にリアルタイムでスキャンデータを復号すると仮定する。
【0395】
図14に、Mnemリーダの高水準ブロック図を示す。このリーダに、撮像システム、搬送システム、統合Mnemデコーダ、復号されたデータ用の外部メモリ、およびホストコントローラが含まれる。
【0396】
リーダの撮像システムは、照明LED 710およびリニアイメージセンサ711からなる。リーダの媒体搬送システムは、二重の媒体検出器712および搬送モータ713からなる。コントローラは、媒体検出器を介してカード挿入を検出したならば、スキャンの持続時間の間にスキャンラインクロックパルスを生成し、このスキャンラインクロックパルスが、イメージセンサの露光およびモータの速度を制御する。
【0397】
各スキャンラインクロックパルスは、イメージセンサにスキャンラインの獲得を開始するようにシグナリングする。露光期間は、イメージセンサ内で事前に構成される。各クロックパルスに、デコーダは、露光期間の持続時間の間に照明LEDをオンに切り替えるレベル信号も生成する。
【0398】
スキャン中に、デコーダ714が、復号された生データを外部メモリ715に書き込む。スキャンが完了した後に、デコーダは、任意選択として、生データ内の誤りを訂正するために冗長性復号を実行する。代替案では、ホストコントローラ716が、それ自体の冗長性復号を実行する。
【0399】
デコーダは、割込みを介して(使用可能にされている場合に)、ホストコントローラに復号完了について知らせる。代替案では、ホストコントローラが、デコーダ状況レジスタをポーリングする。
【0400】
復号完了後に、ホストコントローラは、応用例固有の使用のために、外部メモリから復号されたデータを読み取る。
【0401】
ホストコントローラは、構成レジスタの組を介してデコーダの動作を構成する。構成パラメータに、表1で定義された可変パラメータならびにイメージセンサ露光期間オプションおよび復号オプションが含まれる。許容可能なパラメータ範囲は、デコーダ固有である。
【0402】
7.1 データレート
スキャンラインに垂直な方向での実空間搬送速度vを与えられれば、近似ブロック空間搬送速度vは、
=vR (式115)
によって与えられ、ここで、Rは、実空間−ブロック空間スケールファクタである。
【0403】
ブロック空間データレートr(ビット毎秒単位)は、
=W (式116)
によって与えられ、ここで、Wは、Mnemエリアのブロック空間幅である。
【0404】
これは、デコーダがビット値を生成するレートであり、生復号中のデコーダと外部メモリとの間の平均データレートを表す。
【0405】
スキャン空間搬送速度
【数95】


(スキャンライン数毎秒単位)は
【数96】


によって与えられ、ここで、Nは、サンプリングレートである。
【0406】
スキャン空間データレート
【数97】


(サンプル数毎秒単位)は、
【数98】


によって与えられ、ここで、
【数99】


は、スキャンライン幅(式24)である。
【0407】
これは、デコーダがイメージセンサからのサンプルを消費するレートであり、スキャン中のイメージセンサとデコーダとの間の平均データレートを表す。
【0408】
デコーダが、最大スキャンデータレート
【数100】


をサポートすると仮定すると、リーダは、式118を満足するために、所与のスキャン幅
【数101】


について搬送速度vを調整することができる。これは、異なる媒体幅に関して構成されたリーダの異なる静的設定および複数の媒体幅をサポートするリーダの異なる動的設定を暗示する。
【0409】
Mnemエリア高さHの最小総スキャン時間tscanは、
【数102】


によって与えられる。
【0410】
これを使用して、特定の所望のスキャン時間を実現するのに必要な速度(したがってスキャンデータレート)を計算することができる。
【0411】
7.2 機械的考慮事項
スキャン搬送は、2つの媒体検出器がカードの存在を同時に検出した後に限って開始される。これによって、カードの初期回転が最小になり、カードと搬送経路の内側側壁との間の衝突に起因する漸進的回転が最小になる。
【0412】
図15に示されているように、イメージセンサが、搬送ローラ717の近くに置かれる場合に、このイメージセンサを、矢印719によって示される搬送方向に媒体718が移動する時に媒体718を検出するのに使用することもできる。これは、異なる媒体幅を検出できるようになるという追加の利益を有する。
【0413】
搬送ローラが、たとえば異なる媒体厚さに応じるためにばね支持される場合に、イメージセンサをローラの近くに置くことによって、必要な被写界深度も最小になる。
【0414】
リーダに、任意選択として、スキャンを媒体の実際の動きと同期させることを可能にするために、たとえばGordon,G.、「Seeing eye mouse for a computer system」、米国特許第6433780号明細書に記載のテクスチャ変位センサなどの動きセンサを組み込むことができる。
【0415】
7.3 撮像の考慮事項
動きによって誘導されるブロック空間ブラー半径bは、搬送速度vおよび露光時間tの関数である。
=v (式120)
最大許容ブロック空間半径bmaxおよび撮像光学系に関連するブラー半径bを仮定すると、露光時間は、次のように制限される。
+b≦bmax (式121)
【数103】


許容されるモーションブラー半径は、ブロック空間単位のサイズによって制限されるので、露光時間は、ブロック空間ライン時間またはスキャンライン時間のN倍によって制限される。
【数104】


実際には、1スキャンラインあたり少なくとも1回のイメージセンサ読出を可能にするために、イメージセンサ内のバッファリングがないと仮定して、露光時間は、スキャンライン時間から読出時間tを引いた値によって制限される。
【数105】


ここで、rは、イメージセンサデータ読出レート(サンプル数毎秒単位)である。
【0416】
セクション6で述べたように、リーダは、撮像システムを使用して、Mnemエリアのマルチレベルナイキストレートサンプリングを実行する。したがって、サンプリングレートNは、名目上、2と3の間で選択される。
【0417】
「Kodak KLI−8811 8800 Element Linear CCD Image Sensor Performance Specification」,Revision 0、2000年10月3日が、下のセクション9で詳細に説明するMemjetベースのプリンタによってサポートされる、1インチあたり1600個(1mmあたり63個)のデータ密度Rを有するMnemエリア撮像に適するリニアイメージセンサの例である。このセンサは、それぞれ7μm幅の8800画素の幅を有し、約2.3のサンプリングレートNを与え、約62mmまでのスキャン幅
【数106】


をサポートする。
【0418】
7.4 符号化および印刷の考慮事項
リーダが、Mnemエリアを印刷することもできるデバイスの一部である場合に、Mnem符号化機能とMnem復号機能を単一の一体化されたエンコーダ/デコーダに組み合わせることが有用でありえる。
【0419】
符号化は、復号の逆プロセスである。符号化は、冗長性符号化フェーズと、それに続く生データ符号化フェーズからなる。生データ符号化フェーズは、通常は印刷中にリアルタイムで有用に行われて、レンダリングされるMnemエリアイメージ用のバッファメモリの必要をなくす。
【0420】
他所で注記したように、スキャンライン復号は、少なくとも局所的に、ブロック空間の均一性を仮定し、したがってこれを必要とする。これは、一定の印刷速度を必要とする。
【0421】
リーダが、Mnemエリアを印刷できるデバイスの一部である場合に、リニアイメージセンサと印字ヘッドを単一の一体化されたデバイスに組み合わせることも有用でありえる。これが効果的であるのは、この2つのデバイスが類似するフォームファクタを有し、印刷およびスキャンが同一の媒体搬送を共用できるのでこれらが有用にホストデバイス内で同一位置に置かれ、リニアイメージセンサが印字ヘッドシリコンにごくわずかなオーバーヘッドを追加し、デバイスのパッケージングコストおよびハンドリングコストが効果的に半分になるからである。
【0422】
セクション8では、アクティブ画素センサの一体化された行を有するMemjet印字ヘッドを説明するが、その詳細は、付与された米国特許第6302528号、名称「Thermal actuated ink jet printing mechanism」を含む一連の付与された特許および保留中の特許出願に示されている。このテクノロジに対する他のすべての特許および保留中の特許出願が、上の相互参照のセクションに示されている。Memjet印字ヘッドとの一体化に適合させることのできる複数の高感度アクティブ画素設計が、名称「Image sensor with digital framestore」の特許出願を含む、2004年2月17日出願の一連の特許出願、米国特許出願第10/778057号、米国特許出願第10/778061号、米国特許出願第10/778062号、米国特許出願第10/778063号、米国特許出願第10/778059号、米国特許出願第10/778060号、米国特許出願第10/778058号、および米国特許出願第10/778056号に記載されており、この系列の他のすべての特許出願の詳細が、上の相互参照のセクションに示されている。サンプリングレートNは、示される配置では2.5である。
【0423】
8.一体イメージセンサアーキテクチャを有する印字ヘッド
Mnemは、物理表面にディジタルデータを保管する堅牢な2次元光学符号化方式である。そのデータ容量は、表面積に伴って線形にスケーリングされる。Mnemは、基本的に読取専用(RO)応用および追記(WORM)応用をサポートし、データを付加する能力を含む。Mnemは、実世界の表面劣化に対処するために、光学フォールトトレランスを組み込まれている。
【0424】
Mnemは、インクジェット印刷に適する。赤外線吸収インクまたは蛍光インクなどの不可視インクを使用して印刷される時に、Mnem符号化されたデータを、可視のテキストおよびカラーグラフィックスに重畳することができる。これによって、たとえば、写真のディジタル陰画をその写真のカラープリントに不可視に重畳できるようになる。
【0425】
Mnemリーダが、Mnemエリアを印刷できるデバイスの一部である場合に、リニアイメージセンサと印字ヘッドを単一の一体化されたデバイスに組み合わせることが有用である。これが効果的であるのは、この2つのデバイスが類似するフォームファクタを有し、印刷およびスキャンが同一の媒体搬送を共用できるのでこれらが有用にホストデバイス内で同一位置に置かれ、リニアイメージセンサが印字ヘッドシリコンにごくわずかなオーバーヘッドを追加し、デバイスのパッケージングコストおよびハンドリングコストが効果的に半分になるからである。
【0426】
印字ヘッドがMnemエリアの印刷だけに使用される場合には、ノズルの単一の行だけが必要になる。
【0427】
Mnemエリアが、テキスト、グラフィックス、およびイメージなど、人間可読の情報に重畳される場合に、不可視インクを使用しなければならない。Mnemエリアが、分離してのみ印刷される場合には、可視インクまたは不可視インクのどちらでも使用することができる。
【0428】
Mnemプリンタが、人間可読の情報を印刷するのにも使用される場合に、対応するモノクロームインクまたは色付きインクのためにノズルの追加行を設けなければならない。下のセクション9で説明するものなどのMemjet印字ヘッドは、通常、シアンインク、マゼンタインク、黄色インク、黒インク、および赤外線インクをジェット印刷するために、少なくとも5行のノズルを備える。
【0429】
8.1 一体イメージセンサを有するMemjet印字ヘッド
図16に、一体イメージセンサを有するMemjet印字ヘッドICの詳細物理図を示す。図を単純にするために、この図には、1600dpiノズル600と、全般的に601に示された、隣接して取り付けられた関連するアクチュエータおよび駆動回路との単一の行だけが示されている。各ノズルユニットセルの32μ幅が、1600dpi印刷に必要な16μドットピッチを超えるので、ノズルの各行が2つの千鳥になった半分の行602および603からなることに留意されたい。MnemサンプリングレートNは、図示の配置では2.5である。
【0430】
Mnemエリアは、単一の符号化ビットを表すのに単一の印刷されたドットを利用することができるが、単一の符号化ビットを表すのに複数の印刷されたドットを利用することもできる。たとえば、Mnemエリアが、単一ビットを表すのに印刷されたドットの2×2アレイを利用することができる。したがって、プリンタ解像度が1600dpiである場合に、Mnemエリア解像度は、800dpiだけになる。ある種の実施形態で、Mnemエリアの印刷解像度を下げることが、表面の劣化または損傷の特定の源の存在の下など、より堅牢なMnem性能をもたらすことができる。
【0431】
Mnemエリア解像度が、印刷解像度より低い場合に、ノズル個数に対する画素個数の比を、それに従って減らすことができ、より大きい画素センサを使用することができる。たとえば、図16に示されたMemjet印字ヘッドの場合に、12.8μ画素センサを、2つの6.4μ画素センサの代わりに利用することができる。
【0432】
図17に、図16のICの論理図を示す。図を単純にするために、この図には、Memjetノズルの半分の行が1つだけ示されている。
【0433】
このICは、低速シリアル(LSS)リンクを介して複数の状況レジスタおよび構成レジスタを公開する。これらは、外部の制御するデバイスによって、イメージキャプチャパラメータおよび印刷パラメータを構成できるようにし、状況情報を読み取れるようにする。
【0434】
8.2 リニアイメージセンサ
リニアイメージセンサは、CMOSアクティブ画素センサ(APS)604のアレイからなる。各画素センサは、図18に示され、下で述べる通常のAPS回路を利用することができる。図を単純にするために、この図には、画素センサの1つの行だけが示されている。
【0435】
モノクロームリニアイメージセンサでは、画素センサ604の1つの行605だけが必要である。たとえば、センサが、Mnemエリアの読取だけに使用される場合に、画素センサの1つの行だけが必要である。カラーリニアイメージセンサでは、画素センサの複数の行を利用することができ、各行が、赤、緑、または青などのスペクトル色に対応するまたは赤外線インクとすることのできるMnemエリアの印刷に使用されるインクの吸収スペクトルに対応するのいずれかの特定の波長範囲を選択するために、それ自体のフィルタを使用することができる。カラーフィルタは、スキャン解像度の多少の低下を伴って、カラースキャンに必要な行数を減らすために単一行内で空間的にインターリーブさせることもできる。たとえば、イメージセンサに、赤、緑、および青のフィルタを有する単一の行と、赤外線フィルタを有する第2の行とを含めることができる。
【0436】
スキャン撮像は、通常、リーダまたはスキャナの内部で行われるので、人工照明を利用する。応用例に応じて、照明を、広帯域または狭帯域とすることができる。
【0437】
スペクトルフィルタの利用ではなく(またはそれに加えて)、複数のスペクトル光源を使用して、たとえば、赤、緑、青、および赤外線の光源を使用して、マルチスペクトル撮像を実行することができる。これらを、画素センサの単一行からのイメージ読出とインターリーブしてすばやく連続してストロボ発光させて、単一行の画素センサだけを使用してマルチスペクトル撮像を達成することができる。代替案では、複数行の画素センサをまだ利用することができるが、1つのスペクトル光源のストロボ発光と同調して、各行を選択的に順番に露光させることができる。この場合に、各画素センサは、図19に示し、下でさらに述べる通常のシャッタ付きAPS回路(shuttered APS circuit)を利用することができる。これは、シャッタ付き画素センサが比較的遅い読出から高速露光を分離できるので、すべてのスペクトル行のほとんど同時の露光を達成できるという利益を有することができる。
【0438】
リーダまたはスキャナは、たとえばカラーイメージをスキャンするため、Mnemエリアをスキャンするためなど、ユーザ制御の下で選択可能な複数のスキャンモードをサポートすることができる。リーダまたはスキャナは、適応式とし、赤外スペクトルでのテストスキャンを介してMnemエリアの存在を自動的に検出し、その結果、カラースキャンからMnemエリアスキャンに切り替えるものとすることもできる。
【0439】
リニアイメージセンサには、外部マスタクロック信号(MClk)を受け入れ、画素クロック(PClk)を生成するクロックジェネレータ610が含まれる。クロックジェネレータ610に、マスタクロックから画素クロックを柔軟に生成できるようにするために、プログラマブルPLLおよび/またはクロック分周器もしくはクロック逓倍器を組み込むことができる。
【0440】
リニアイメージセンサは、画素タイミングおよび制御ブロック611の制御の下で動作する。その構成レジスタは、マスタクロック乗数、露光時間、ならびにアナログオフセットおよび利得を含む複数のイメージキャプチャパラメータをセットできるようにする。リニアイメージセンサは、通常、画素クロックレートまたはそのある整数倍数で動作する。
【0441】
画素制御ブロックは、Reset入力ピン、Expose入力ピン、およびRead入力ピンの信号に応答して、それぞれ、画素センサアレイをリセットし、露光し、読み出す。これらの制御信号は、レジスタマッピングもされ、LSSインターフェース613を介してレジスタ612から使用可能でもある。制御ブロックは、画素センサアレイへの適当なタイミング信号および制御信号を生成する。
【0442】
リセット時に、画素制御ブロックは、画素センサアレイ全体へのReset信号をアサートする。
【0443】
露光時に、画素制御ブロックは、露光時間の初期値を用いてタイマを始動する。画素センサアレイが、シャッタ付き画素センサを利用する場合に、画素制御ブロックは、露光タイマの持続時間の間にTransfer信号をアサートする。画素センサアレイが、シャッタ付きでない画素センサを利用する場合に、画素制御ブロックを、露光タイマの満了時に読出を自動的にトリガするように構成することができる。
【0444】
読取時に、画素制御ブロックは、アレイ内の全画素センサの値を順次読み出す。リニアイメージセンサに、前に述べたように画素センサの複数の行が含まれる場合に、リニアイメージセンサに、行アドレスデコーダ(図17には図示せず)が含まれる場合がある。画素制御ブロックは、各行アドレスを順番に生成し、行アドレスデコーダが、行アドレスを一意のRow Select信号に復号する。選択された行の各画素センサは、その値をそれに対応する列バスにアサートする。各行内で、画素制御ブロックは、各列アドレスを順番に生成し、列アドレスデコーダ614が、列アドレスを一意のColumn Select信号に復号し、このColumn Select信号は、特定の列バスを出力ステージに多重化する。出力ステージは、プログラマブル利得増幅器(PGA)615とそれに続くアナログ−ディジタル変換器(ADC)616からなる。PGAは、アナログオフセットおよび利得に対するディジタル制御を実現する。ADCは、後に画素幅並列出力ピン(P)に出力されるディジタル画素値を作る。ADCは、通常、8ビット以上の精度を有する。
【0445】
画素制御ブロックは、読出の持続時間の間、出力ピンでフレーム有効信号(FValid)をアサートする。画素値は、読出中に画素クロック(PClk)によってクロッキングされる。画素クロックは、PClk出力ピンで供給される。
【0446】
画素センサアレイは、アドレスレジスタおよびデータレジスタを介してレジスタマッピングもされている。個々の画素は、画素アドレスレジスタに行アドレスおよび列アドレスを書き込み、その後、画素データレジスタを読み取ることによって読み取られる。
【0447】
画素制御ブロックは、2つのキャプチャモードをサポートする。自動モードでは、リセット−露光−読取サイクルキャプチャ全体が、外部ライン同期化信号(LsyncL)によってトリガされる。手動モードでは、キャプチャサイクルの各ステップが、それに対応する信号によって別々にトリガされる。
【0448】
図18に、通常のCMOSアクティブ画素センサを示すが、ここで、M1はリセットトランジスタであり、M3は出力トランジスタであり、M4は行選択トランジスタである。
【0449】
図19に、通常のCMOSシャッタ付きアクティブ画素センサを示すが、シャッタ機能は、転送トランジスタM2によってもたらされる。電荷保持は、ストレージノードXの、Csによって表される寄生容量によってもたらされる。これは、電荷保持を増やすための明示的キャパシタンスを用いて増補することができる。M2は、画素露光期間の持続時間の間にTransfer信号によってオンにスイッチングされ、その持続時間の後に、画素値を、さらなるフォトダイオードアクティビティによる汚染なしにのんびりと読み出すことができる。
【0450】
通常のシャッタ付きAPS設計に対する機能強化を含む電子的にシャッタを切られるCMOSイメージャの設計が、2003年2月17日出願のオーストラリア国特許予備出願第2003900746号(整理番号NPS041)「Methods,systems and apparatus」からの優先権を主張する2004年2月17日出願の米国特許出願第10/778056号(整理番号NPS047)「Image sensor with digital framestore」に詳細に記載されている。
【0451】
8.3 Memjet印字ヘッド
Memjet印字ヘッドは、Memjetノズルのアレイからなり、このMemjetノズルのそれぞれは、下のセクション9で詳細に述べるように、サーマルベンド(thermal bend)アクチュエータまたはサーマルバブル(thermal bubble)アクチュエータを有する。ドットのラインを印刷する前に、ラインのドット値が、ドットシフトレジスタ617にシフトインされ、ドットシフトレジスタ617は、ラインと同一の幅を有する。ドット値は、外部ホストデバイスによってシリアル入力ピン(D)に供給され、シリアルクロック(SrClk)によってクロッキングされる。ライン同期化信号(LsyncL)の受取時に、シフトレジスタ内の各ドット値が、対応するノズルに関連するドットラッチに転送される。ライン全体の発射イネーブル信号が、発射シフトレジスタ618に含まれる。このシフトレジスタに、瞬間的電力消費を制限するために、ノズルのサブセットだけが同時に発射することを保証する発射パターンが含まれる。このシフトレジスタは、外部ホストによって供給される発射クロック信号(FrClk)によってクロッキングされる。各ノズルのアクチュエータは、それに対応するドット値、発射シフトレジスタから導出されるその発射イネーブル信号(Fr)、およびパルスプロファイル信号(Pr)によって制御され、この3つの信号のANDと等しい持続時間の間に発射する。
【0452】
ノズルアレイは、ノズルタイミングおよび制御ブロック619によって制御される。ノズル制御ブロックは、発射シフトレジスタに発射パターンを供給し、ノズル発射中にパルスプロファイル信号(Pr)を供給する。
【0453】
8.4 マルチセグメントデバイス
このICは、複数のICを隣接させて、対応するより多数の画素センサおよびノズルを有する単一のより大きいデバイスを形成できるように有用に設計されている。この特性を有するMemjet印字ヘッドセグメントのリンクを、下のセクション9でより詳細に説明する。Memjetセグメントをリンクする設計は、画素センサのアレイのリンクを含むように簡単に拡張される。このICの制御およびタイミングブロックは、図17では画素センサアレイおよびノズルアレイの右側に図示されているが、リンク設計が望まれる場合には、物理的に画素センサアレイおよびノズルアレイの下の区域に配置される。
【0454】
画素センサアレイとノズルアレイの両方が、2つのセグメントの間のオーバーラップ領域に配置されるので、外部制御デバイスのハードウェアまたはソフトウェアは、スキャン媒体または印刷媒体の既知の搬送速度および既知のアレイ配置に従って、オーバーラップ領域内の入力イメージデータおよび出力印刷データをオフセットしなければならない。
【0455】
図20に、より幅広のマルチセグメントデバイスを形成するために隣接させられた3つのICを示す。各ICは、低速シリアル(LSS)バスで一意のアドレスを用いてそのICを静的に構成できるようにする1組のIDピンを有する。セグメント0は、マスタクロック(MClk)から画素クロック(PClk)を生成するように構成される。残りのセグメントは、マスタクロックおよび画素クロックとして、セグメント0から画素クロックを受け入れるように構成される。
【0456】
Reset信号およびExpose信号は、すべてのセグメントに同時にルーティングされるが、Read信号は使用されない。その代わりに、特定のセグメントからの読出は、そのセグメントの制御レジスタでReadフラグをアサートすることによって要求される。画素データ出力ピン(P)およびフレーム有効出力ピン(FValid)は、通常、トライステート化され、画素読出中にのみセグメントによって駆動される。
【0457】
ライン同期化信号(LsyncL)、発射クロック信号(FrClk)、およびシリアルクロック信号(SrClk)は、すべてのセグメントに同時にルーティングされる。ドットデータ信号線(D)は、各セグメントに並列にシリアルドットデータを供給する。
【0458】
8.5 製造およびハウジング
Memjetノズルおよびアクチュエータは、下のセクション9で説明するように、微細電気機械システム(MEMS)製造技法を使用して製造される。アナログ電子回路およびディジタル電子回路は、標準混合信号CMOS製造技法を使用して製造される。インクチャネルなどは、やはり下のセクション9で説明するように、MEMS後処理を使用して製造される。
【0459】
Memjet印字ヘッドのパッケージングは、下のセクション9で説明する。撮像用のICの後処理およびパッケージングは、下でさらに説明する。
【0460】
リニアイメージセンサは、1:1接触撮像(contact imaging)用に設計されている。したがって、リニアイメージセンサは、スキャンラインの適度に鋭いイメージをキャプチャするために、画素ごとのレンジング(per−pixel lensing)を必要とする。接触撮像システムは、通常、SELFOC(商標)アレイ(日本板硝子株式会社、Information Technology − Optoelectronics Products)など、たとえばBell,C.J.、「Gradient index lens array assembly comprising a plurality of lens arrays optically coupled in a lengthwise direction」、2000年1月4日発行の米国特許第6011888号に記載の分布屈折率(GRIN)ロッドレンズアレイを利用する。リニアイメージセンサは、おそらく屈折フォーカシングのために曲線状のファイバ端を有する、クラッドファイバアレイ(Schott AG、Leached Image Bundles)を利用することもできる。マイクロレンズを後処理ステップとしてウェハスケールで適用することもでき、マイクロレンズは、通常、充てん率を効果的に高めるために適用される。これは、たとえば、Iwasaki,T.他、「Method for producing a microlens array」、1994年3月29日発行の米国特許第5298366号、Rhodes,H.E.、「Microlens array with improved fill factor」、2001年10月23日発行の米国特許第6307243号に記載されている。しかし、マイクロレンズを積み重ねて、効果的撮像をサポートすることもできる(Voelker,R.、M.Eisner、およびK.J.Weible、「Miniaturized imaging systems」、Microelectronic Engineering 67−68(2003)461−472)。
【0461】
図21に、同一の搬送機構を通過する媒体の印刷とスキャンの両方のためにパッケージングされ、取り付けられた印字ヘッドIC 620を示す。このICは、インク供給(図示せず)に接続される、インク供給モールディング621を接続されている。このICは、フレキシブル回路基板(FCB)622も有し、FCB 622は、このICをホストデバイスおよび電力に電気的に接続する。
【0462】
このICは、ハウジング623内の空洞に取り付けられ、ハウジング623は、搬送経路に同高に取り付けられる。使用中に、小滴631が、小滴吐出経路624に沿って吐出され、ハウジング623内の開いたスロット625を通過して、小滴を搬送経路内の印刷媒体626に置けるようになる。
【0463】
撮像経路627が、レンズアレイなどのフォーカシング要素のアレイ628およびカバーガラス629を通過して、搬送経路内のスキャン媒体626を撮像する。照明LEDのアレイ630が、カバーグラスの下に傾いて取り付けられて、スキャンラインの照明をもたらす。
【0464】
9.プリンタのアーキテクチャ
Mnemエリアは、MEMJET(商標)印字ヘッドによって印刷されることが好ましい。多数の異なるMEMJET(商標)印字ヘッドの製造および動作が、上で相互参照された特許および特許出願に包括的に記載されている。しかし、簡潔にするために、この印字ヘッドの動作の概要および基本的なノズル構造を下で示す。
【0465】
9.1 印字ヘッドアセンブリ
図22は、通常のMEMJET(商標)印字ヘッドの分解透視図である。この特定の印字ヘッドアセンブリは、本出願人のSOHOプリンタ(米国特許出願第11/014769号、米国特許出願第11/014729号、米国特許出願第11/014743号、米国特許出願第11/014733号、および米国特許出願第11/014755号を参照されたい)の1つで使用されているが、Mnemエリアを、相互参照された特許および特許出願で開示された多数の他のMEMJET(商標)印字ヘッドによって印刷できることを諒解されたい。
【0466】
図22は、実際には、構成要素を介する印字ヘッド集積回路74へのインク供給システムを明瞭に示すために、アセンブリの下側が示されている。図23は、組み立てられた形で通常方位の、印字ヘッドアセンブリ22の断面図である。このアセンブリには、細長い上側部材62が含まれ、上側部材62は、U字形クリップ63を介してプリンタシャーシに取り付けられるように構成されている。
【0467】
上側要素62は、複数の供給チューブ64を有し、供給チューブ64は、印字ヘッドアセンブリ22が主本体20に固定された時に出口モールディング27内の出口の中に受けられる。供給チューブ64に、インク漏れに対する保護のために外側コーティングを設けることができる。
【0468】
上側部材62は、複数の利益を提供する液晶ポリマ(LCP)から作られる。LCPは、熱膨張係数(CTE)がシリコンのCTEと類似するようになるように成形することができる。印字ヘッド集積回路74(下で説明する)とその下にあるモールディングのCTEの大きい差が、この構造全体を曲がらせる可能性があることを諒解されたい。しかし、成形方向でのLCPのCTEは、非成形方向のCTEよりはるかに小さいので(20ppm/℃に対して5ppm/℃)、LCPモールディングの成形方向が、印字ヘッド集積回路(IC)74の縦の広さに関して単一方向であることを保証するために注意しなければならない。LCPは、ポリカーボネート、スチレン、ナイロン、PET、およびポリプロピレンなどの「通常のプラスチック」の通常は5倍の引張応力を有する、比較的高い剛性も有する。
【0469】
図23に最もよく示されているように、上側部材62は、下側部材65を受けるための開チャネル構成を有し、下側部材65は、接着フィルム66を介してそこに接着される(図22を参照されたい)。下側部材65は、やはりLCPから作られ、その長さに沿って複数のインクチャネル67を形成されている。インクチャネル67のそれぞれは、供給チューブ64のうちの1つからインクを受け取り、印字ヘッドアセンブリ22の長さに沿ってインクを分配する。これらのチャネルは、1mm幅であり、0.75mm厚の壁によって分離されている。
【0470】
下側部材65は、その長さに沿って延びる5つのチャネル67を有する。各チャネル67は、5つの供給チューブ64のうちの1つだけからインクを受け取り、この供給チューブは、異なる色のインクが混ざる危険性を減らすために、めいめいのインク貯蔵リザーバからインクを受け取る。接着フィルム66は、個々のインクチャネル67を密閉して、下側部材65が上側部材62に組み立てられた時にインクのクロスチャネル混合を防ぐ。
【0471】
各チャネル67の底部に沿った5つの行の一連の等間隔の穴が、下側部材65の底表面に示された穴69につながる。これらの穴69の拡大図を、図24に示す。穴69の中央の行は、下側部材65の中央線に沿って、印字ヘッドIC74の真上に延びる。中央の行の両側の、穴69の他の行は、インクを印字ヘッドIC74に供給できるようにするために、各穴69から中央への導管70を必要とする。
【0472】
印字ヘッドIC74は、ポリマ密閉フィルム71によって下側部材65の下側に取り付けられる。このフィルムは、PETフィルムまたはポリスルホンフィルムなどの熱可塑性フィルムとすることができ、あるいは、AL technologies社およびRogers Corporation社が製造するものなどの熱硬化性フィルムの形とすることができる。ポリマ密閉フィルム71は、中央フィルムの両側に接着層を有するラミネートであり、下側部材65の下側に積層される。穴72は、印字ヘッドIC74とチャネル67の間で流体的に通じるために中央に配置されたインク配送点(穴69の中央行および導管70の両端)と一致するように接着フィルム71を介してレーザドリル加工される。
【0473】
ポリマ密閉フィルム71の厚さは、それがもたらすインク密閉の有効性にクリティカルである。ポリマ密閉シールは、印字ヘッドIC74の逆側にエッチングされたチャネル77ならびにフィルムの反対側の導管70を密閉する。しかし、フィルム71は、導管70の開いた端にまたがって密閉する時に、その導管にふくらむか垂れ下がる可能性もある。フィルムのうちで導管70に垂れ下がる部分は、印字ヘッドIC74内の複数のエッチングされたチャネル77にまたがって走る。垂下は、エッチングされたチャネル77のそれぞれを分離する壁の間にギャップを生じる場合がある。明らかに、これは、密閉を壊し、インクが印字ヘッドIC74から外へ、および/または、エッチングされたチャネル77の間に、漏れることを可能にする。
【0474】
これに対して保護するために、ポリマ密閉フィルム71は、エッチングされたチャネル77の上での密閉を維持しながら、導管70への垂下を考慮に入れるのに十分に厚くしなければならない。ポリマ密閉フィルム71の最小厚さは、
1.それが垂れ下がる導管の幅と、
2.フィルムの積層構造内の接着層の厚さと、
3.印字ヘッドIC74がそれに押し込まれる時の接着層の「剛性」と、
4.ラミネートの中心フィルム材料の引張応力と
に依存する。
【0475】
25μのポリマ密閉フィルム71厚さが、図示の印字ヘッドアセンブリ22に適当である。しかし、この厚さを50μ、100μ、または200μに増やすことは、もたらされる密閉の信頼性をそれに対応して高める。
【0476】
インク配送入口73が、印字ヘッドIC74の「前」表面に形成される。入口73は、その入口の上に位置決めされためいめいのノズル801(下で説明する)にインクを供給する。インクは、各すべての個々の入口73にインクを供給するためにICに配送されなければならない。したがって、個々の印字ヘッドIC74内の入口73は、インク供給の複雑さおよび配線の複雑さを減らすために、物理的にグループ化される。入口73は、電力消費を減らし、さまざまな印刷速度を可能にするために論理的にもグループ化される。
【0477】
各印字ヘッドIC74は、5つの異なる色のインク(C、M、Y、K、およびIR)を受け取り、印刷するように構成され、1色あたり1280個のインク入口を含み、これらのノズルは、偶数ノズルおよび奇数ノズルに分割される(各640個)。各色の偶数ノズルおよび奇数ノズルは、印字ヘッドIC74の異なる行に設けられ、真の1600dpi印刷を実行するために垂直に位置合わせされ、これは、図25に明瞭に示されているように、ノズル801が10行に配置されることを意味する。単一の行の2つの隣接するノズル801の間の水平距離は、31.75μであり、ノズルの行の間の垂直距離は、ノズルの発射順序に基づくが、行は、通常、ドットラインの正確な個数と、行発射時間の間に紙が移動する距離に対応するドットラインの分数の合計だけ分離される。また、所与の色のノズルの偶数行と奇数行の間隔は、下で説明するように、これらが1つのインクチャネルを共有できるものでなければならない。
【0478】
前にほのめかしたように、本発明は、ページ幅印刷に関し、したがって、印字ヘッドIC74は、印字ヘッドアセンブリ22の幅にまたがって水平に延びるように配置される。これを達成するために、個々の印字ヘッドIC74は、接着層71の表面に沿って隣接する配置で一緒にリンクされる。印字ヘッドIC74を、接着層の融点の上までICを加熱し、その後に密閉フィルム71に押し付けることによって、またはフィルムにICを押し付ける前にICの下でレーザを用いて接着層を溶かすことによって、ポリマ密閉フィルム71に取り付けることができる。もう1つの選択肢は、IC(接着剤融点の上ではなく)と接着層の両方を、フィルム71に押し付ける前に加熱することである。
【0479】
個々の印字ヘッドIC74の長さは、約20mm〜22mmである。A4/USレターサイズのページを印刷するために、11個〜12個の個々の印字ヘッドIC74が、連続して一緒にリンクされる。個々の印字ヘッドIC74の個数は、他の幅のシートに対処するために変更することができる。
【0480】
印字ヘッドIC74は、さまざまな形で一緒にリンクすることができる。IC74をリンクする1特定の形を、図25に示す。この配置では、IC74が、その両端で、隣接するICの間の垂直オフセットなしでICの水平ラインを形成するために一緒にリンクする形にされている。実質的に45度の角度を有する傾いた継手が、ICの間に設けられる。つなぐ縁は、直線ではなく、位置決めを容易にするために鋸歯プロファイルを有し、IC74は、つなぐ縁に垂直に測定して約11μ離隔されることが意図されている。この配置では、各行の左端のインク供給ノズル73が、10ラインピッチだけ下げられ、三角形構成に配置される。これは、継手でノズルのある度合のオーバーラップをもたらし、インクの滴が印刷ゾーンに沿って一定して送られることを保証するためにノズルのピッチを維持する。これは、より多くのシリコンが、十分なリンクを保証するためにIC74の縁に与えられることも保証する。
【0481】
ノズルの動作の制御は、SoPEC(SOHO Print Engine Controller)によって実行される。SoPECは、下げられた三角形内のノズルに関して補償することができ、あるいは、貯蔵要件に応じて、これを印字ヘッドで実行することができる。IC74の一端に配置されたノズルの下げられた三角形配置が、最小の印字ヘッドでの貯蔵要件をもたらすことを諒解されたい。しかし、貯蔵要件がよりクリティカルでない場合には、三角形以外の形状を使用することができ、たとえば、下げられる行が、台形の形をとることができる。
【0482】
印字ヘッドICの上側表面は、ボンディングパッド75をその縁に沿って設けられ、ボンディングパッド75は、ノズル73の動作を制御するデータおよび/または電力をSoPECデバイスから受け取る手段を提供する。IC74を接着層71の表面で正しく位置決めし、接着層71内に形成される穴72に正しく位置合わせされるようにIC74を位置合わせするのを助けるために、基準76も、IC74の表面に設けられる。基準76は、隣接するICに関するIC74の真の位置を示すために適当な位置決め機器によってたやすく識別可能なマーカの形であり、IC74の縁で接着層71の長さに沿って戦略的に位置決めされる。
【0483】
ポリマ密閉フィルム71内に形成された穴72からインクを受け取り、インクをインク入口73に分配するために、各印字ヘッドIC74の下側は、図2に示されているように構成される。複数のエッチングされたチャネル77が設けられ、各チャネル77は、1特定の色またはタイプのインクを送ること専用の入口73の行の対と流体的に通じている。チャネル77は、約80μ幅であり、これは、ポリマ密閉フィルム71内の穴72の幅と同等であり、IC74の長さに延びる。チャネル77は、シリコン壁78によってセクションに分割される。各セクションは、インクを直接に供給されて、入口73への流路を短縮し、個々のノズル801へのインク枯渇の可能性を減らす。各セクションは、めいめいの入口73を介して約128個のノズル801に供給する。
【0484】
インクは、ノズルインク入口73に供給するためにIC74の下側に形成されたエッチングされたチャネル77に供給される。図24に示されているように、ポリマ密閉フィルム71を通って形成された穴72は、シリコン壁78がチャネル77をセクションに分割する点でチャネル77のうちの1つに位置合わせされる。穴72は、幅が約80μであり、これは、チャネル77の幅と実質的に同一であり、1つの穴72が、チャネル77の2つのセクションにインクを供給するようになっている。これによって、ポリマ密閉フィルム71内に必要な穴72の密度が半分になる。
【0485】
ポリマ密閉フィルム71の表面への印字ヘッドIC74のそれぞれの取付けおよび位置合わせの次に、フレキシブルPCB 79(図23を参照されたい)が、IC74の縁に沿って取り付けられ、その結果、ノズル801を制御し動作させるために制御信号および電力をボンディングパッド75に供給できるようになる。フレキシブルPCB 79は、制御回路から受け取られる電力およびデータ信号を制御する、その長さに沿って配置された複数のデカップリングコンデンサ81をも有することができる。
【0486】
図23に示されているように、媒体シールド82が、通過する媒体との接触に起因して発生する可能性がある損傷から印字ヘッドIC74を保護する。媒体シールド82は、適当なクリップロック配置を介してまたは接着剤を介して、印字ヘッドIC74の上流で上モールディング42に取り付けられる。印字ヘッドIC74は、媒体シールド82の表面の下で、通過する媒体の経路の外にある。
【0487】
空間83が、媒体シールド82と上側部材62および下側部材65の間に設けられ、エアコンプレッサまたは類似物から圧縮空気を受け取ることができる。この空間83は、印字ヘッドアセンブリ22の長さに沿って延びるので、圧縮空気を、印字ヘッドアセンブリ22の両端に供給し、アセンブリに沿って均等に分配することができる。媒体シールド55の内面57は、一連のフィン84を設けられ、これらのフィン84は、媒体シールド82の長さに沿って均等に分散された複数の空気出口を画定し、この空気出口を通って、圧縮空気が、移動し、媒体配送の方向で印字ヘッドIC74を横切るように向けられる。この配置は、媒体と共に運ばれるほこりおよび他の粒子物体が印字ヘッドICの表面に付く(ノズルのブロックおよび損傷を引き起こす可能性がある)のを防ぐ。
【0488】
9.2 インク吐出ノズル
上で述べたように、インク吐出ノズルのアレイが、印字ヘッドIC74上でノズル入口73の上に形成される。本出願人は、この印字ヘッド用の多数の異なるノズル構造を開発した。これらのノズルタイプのそれぞれの製造および動作は、上でリストした相互参照された文書に記載されている。しかし、最も広く採用されているノズル設計のうちの2つを、下で短く説明する。
【0489】
9.3 メカニカルベンド(mechanical bend)アクチュエータ
図27から30に、シリコン基板8015上に形成されたインク供給ノズル801を示す。基板8015が、印字ヘッドIC74(図22および26を参照されたい)と同等と考えられ、ノズル801が、ノズルインク入口73のそれぞれにオーバーレイすることを諒解されたい。ノズル配置801のそれぞれが同一であるが、ノズル配置801のグループが、異なる色のインクまたは定着剤を供給されるように配置される。ノズル配置は、行に配置され、互いに関して千鳥に配置され、ノズルの単一の行を用いて可能なものより狭い、印刷中のインクドットの間隔が可能にされる。そのような配置は、高密度のノズル、たとえば、各行のノズルの間の約32μの間隔および隣接する行の間の約80μの間隔をそれぞれが有する複数の千鳥になった行に配列された5000個を超えるノズルを提供することを可能にする。複数の行は、冗長性(望まれる場合に)も可能にし、これによって、ノズルごとの所定の故障率が可能になる。
【0490】
各ノズル配置801は、集積回路製造技法の産物である。具体的には、ノズル配置801は、微細電気機械システム(MEMS)を定義する。
【0491】
説明を明瞭簡単にするために、単一のノズル配置801の構成および動作を説明する。
【0492】
インクジェット印字ヘッド集積回路74に、0.35μ 1 P4Mを有するシリコンウェハ基板8015が含まれる。12V CMOSマイクロプロセッシングエレクトロニクスが、その上に置かれる。
【0493】
二酸化珪素(またはその代わりにガラス)層8017が、基板8015上に置かれる。二酸化珪素層8017は、CMOS誘電層を画定する。CMOSトップレベルメタルは、二酸化珪素層8017の上に置かれる位置合わせされたアルミニウム電極接点層8030の対を画定する。シリコンウェハ基板8015と二酸化珪素層8017の両方が、エッチングされて、全体的に円形の断面(平面で)を有するインク入口チャネル8014が画定される。CMOSメタル1、CMOSメタル2/3、およびCMOSトップレベルメタルのアルミニウムの拡散バリヤ8028が、二酸化珪素層8017内でインク入口チャネル8014の上に置かれる。拡散バリヤ8028は、駆動エレクトロニクス層8017のCMOS酸化物層を介する水酸イオンの拡散を防ぐように働く。
【0494】
窒化珪素の層8031の形の不活性化層が、アルミニウム接点層8030および二酸化珪素層8017の上に置かれる。不活性化層8031の、接点層8030の上に置かれた各部分は、接点8030へのアクセスを提供するためにその中に開口8032を画定されている。
【0495】
ノズル配置801に、環状のノズル壁8033によって画定されるノズル室8029が含まれ、ノズル室8029は、上端でノズルルーフ8034で終わり、平面では円形の半径方向に内側のノズルリム804で終わる。インク入口チャネル8014は、ノズル室8029と流体的に通じている。ノズル壁の下端に、移動リム8010が配置され、これには、移動シールリップ8040が含まれる。包囲壁8038が、移動可能ノズルを囲み、ノズルが図27に示されたように休んでいる時に移動リム8010に隣接する静止シールリップ8039を含む。流体シール8011が、静止シールリップ8039と移動シールリップ8040の間にトラップされたインクの表面張力に起因して形成される。これによって、室からのインクの漏れが防がれると同時に、包囲壁8038とノズル壁8033の間の低抵抗の結合がもたらされる。
【0496】
図27には、ルーフ内でノズルリム804の回りの複数の半径方向に延びる凹窩も示されている。これらの凹窩は、インクがノズルリム804を通って逃げることの結果としての半径方向のインクの流れを含むように働く。
【0497】
ノズル壁8033は、基部8037が窒化珪素の層8031に取り付けられた、全体的にU字形のプロファイルを有するキャリア8036に取り付けられるレバー配置の一部を形成する。
【0498】
このレバー配置には、ノズル壁から延び、横補強ビーム8022を組み込まれたレバーアーム8018も含まれる。レバーアーム8018は、受動ビーム806の対に取り付けられ、受動ビーム806は、窒化チタン(TiN)から形成され、ノズル配置の両側に置かれる。受動ビーム806の他端は、キャリア8036に取り付けられる。
【0499】
レバーアーム8018は、TiNから形成されるアクチュエータビーム807にも取り付けられる。アクチュエータビームへのこの取付けが、ある点で、受動ビーム806への取付けより長い、短いがクリティカルな距離で行われることに留意されたい。
【0500】
アクチュエータビーム807は、平面において実質的にU字形であり、電極809と反対の電極8041との間の電流経路を画定する。電極809および8041のそれぞれは、接点層8030内のめいめいの点に電気的に接続される。接点809を介して電気的に結合されるのと同様に、アクチュエータビームは、アンカ808に機械的にもアンカリングされる。アンカ808は、ノズル配置が動作中である時に、アクチュエータビーム807の動きを図27の左側で制限するように構成される。
【0501】
アクチュエータビーム807のTiNは、導電性であるが、電流が電極809と8041の間に流される時に自己加熱を受けるのに十分に高い電気抵抗を有する。受動ビーム806を通る電流はなく、したがって、これらは膨張しない。
【0502】
使用中に、休んでいるデバイスは、インク8013で充たされ、このインク8013が、表面張力の影響の下でメニスカス803を画定する。インクは、メニスカスによって室8029内に保持され、一般に、他の物理的影響がないときには漏れない。
【0503】
図29に示されているように、ノズルからインクを発射するために、電流が、電極809と8041の間に流され、アクチュエータビーム807を通る。その抵抗に起因するビーム807の自己加熱が、このビームを膨張させる。アクチュエータビーム807の寸法および設計は、膨張の大部分が図28から30に関して水平方向であることを意味する。この膨張は、アンカ808によって左側で制限され、したがって、アクチュエータビーム807の、レバーアーム8018に隣接する端が、右に駆り立てられる。
【0504】
受動ビーム806の相対的な水平方向の非柔軟性が、レバーアーム8018の大きい水平方向の移動を可能にさせない。しかし、それぞれレバーアームに対する受動ビームおよびアクチュエータビームの取付け点の相対変位が、ねじる動きを作り、これが、レバーアーム8018を全体的に下向きに移動させる。この移動は、効果的にピボット回転運動またはヒンジ回転運動である。しかし、真のピボット点の不在は、この回転が、受動ビーム806の曲げによって画定されるピボット領域の回りの回転であることを意味する。
【0505】
レバーアーム8018の下向きの移動(およびわずかな回転)は、受動ビーム806からのノズル壁8033の距離によって増幅される。ノズル壁およびルーフの下向きの移動は、室8029内の圧力増加を引き起こし、図29に示されているように、メニスカスをふくれさせる。インクの表面張力は、流体シール8011が、インクを漏らさずにこの動きによって引き延ばされることを意味することに留意されたい。
【0506】
図30に示されているように、適当な時に、駆動電流が停止され、アクチュエータビーム807が、すばやく冷え、収縮する。この収縮は、レバーアームにその静止位置に戻ることを開始させ、これが、室8029内の圧力減少を引き起こす。ふくらむインクの運動量とそのインクの固有の表面張力の相互作用、ならびにノズル室8029の上向きの動きによって引き起こされる負圧が、ふくらむメニスカスを薄くし、最終的にちぎれさせて、隣接する印刷媒体に接触するまで上向きに継続するインク滴802が画定される。
【0507】
滴802が離れた直後に、メニスカス803は、図30に示された凹形状を形成する。表面張力が、インクが入口8014を介して上向きに吸い上げられるまで室8029内の圧力を比較的低く保ち、この吸上が、ノズル配置およびインクを静止状況に戻す。
【0508】
9.4 サーマルバブルアクチュエータ
本発明に適するもう1つのタイプの印字ヘッドノズル配置を、これから図31を参照して説明する。やはり、説明を明瞭簡単にするために、単一のノズル配置1001の構成および動作を説明する。
【0509】
ノズル配置1001は、その中にノズル1003(ノズルリム1004を有する)を有するノズル板1002と、ノズル板を通って延びるアパーチャ1005とを備えた、泡形成ヒータ要素アクチュエータタイプである。ノズル板1002は、化学蒸着法(CVD)によって、後にエッチングされる犠牲材料の上に堆積された窒化珪素構造からプラズマエッチングされる。
【0510】
このノズル配置に、各ノズル1003に関して、ノズル板がその上で支持される側壁1006と、壁およびノズル板1002によって画定される室1007と、多層基板1008と、多層基板を通ってこの基板の離れた側(図示せず)まで延びる入口通路1009とが含まれる。ループにされた細長いヒータ要素1010が、室1007内に吊るされ、その結果、この要素が、吊るされたビームの形になる。図示のノズル配置は、リソグラフィプロセスによって形成される微細電気機械システム(MEMS)構造である。
【0511】
このノズル配置が使用されている時に、リザーバ(図示せず)からのインク1011が、入口通路1009を介して室1007に入り、その結果、室が充たされる。その後、ヒータ要素1010が、1μ秒より多少短い間加熱され、その結果、熱が、熱パルスの形になる。ヒータ要素1010が、室1007内のインク1011に熱的に接触しており、その結果、この要素が加熱された時に、これが、インク内の蒸気泡の生成を引き起こすことを諒解されたい。したがって、インク1011は、泡を形成する液体を構成する。
【0512】
泡1012は、生成されたならば、室1007内の圧力の増加を引き起こし、これが、ノズル1003を介するインク1011の滴1016の吐出を引き起こす。リム1004は、滴方向誤りの可能性を最小にするために、吐出される時に滴1016を向けるのを助ける。
【0513】
入口通路1009あたり1つのノズル1003および1つの室1007だけがある理由は、要素1010の加熱および泡1012の形成の際に室内で生成される圧力波が、隣接する室およびそれに対応するノズルに影響しないようにするためである。
【0514】
室1007内の圧力の増加は、インク1011をノズル1003から押し出すだけではなく、多少のインクを入口通路1009を介して押し戻しもする。しかし、入口通路1009は、長さにおいて約200μから約300μであり、直径において約16μに過ぎない。したがって、かなりの粘性抵抗がある。その結果、室1007での圧力上昇の支配的な影響は、入口通路1009を介して戻すことではなく、吐出された滴1016としてノズル1003を介してインクを押し出すことである。
【0515】
図31に示されているように、滴が分離する前の「ネッキングフェーズ(necking phase)」中の吐出されるインク滴1016が示されている。この段階では、泡1012が、既にその最大サイズに達しており、崩壊の点1017に向かって崩壊し始めている。
【0516】
崩壊の点1017に向かう泡1012の崩壊は、崩壊の点に向かって、いくらかのインク1011をノズル1003内から(滴の側面1018から)引き込ませ、いくらかのインクを入口通路1009から引き込ませる。この形で引き込まれるインク1011のほとんどは、ノズル1003から引き込まれ、分離の前に滴1016の基部に環状のネック1019を形成する。
【0517】
滴1016は、分離するために、表面張力に打ち勝つためにある量の運動量を必要とする。インク1011が、泡1012の崩壊によってノズル1003から引き込まれる時に、ネック1019の直径が減り、これによって、滴を保持する表面張力全体の量が減り、その結果、ノズルから吐出される時の滴の運動量が、滴が分離することを可能にするのに十分になる。
【0518】
滴1016が分離した時に、泡1012が崩壊の点1017に崩壊するので、矢印1020によって反映されているように、キャビテーション力が生じる。キャビテーションが影響を有することのできる、崩壊の点1017の付近の固い表面がないことに留意されたい。
【0519】
9.5 制御回路
印字ヘッド集積回路74(図22を参照されたい)は、集積回路の長さおよび必要な所望の印刷特性に応じて、5000個と10000個の間の、上で説明したインク供給ノズルをその長さに沿って配置されることができる。たとえば、狭い媒体について、所望の印刷結果を達成するために、印字ヘッドアセンブリの表面に沿って配置された5000個のノズルだけを必要とすることが可能である場合があるが、より幅広い媒体について、所望の印刷結果を達成するために、印字ヘッドアセンブリの長さに沿って最小限10000個、20000個、または50000個のノズルを設ける必要がある場合がある。1600dpiまたはその付近でのA4またはUSレターサイズの媒体でのフルカラー写真品質イメージについて、集積回路74は、1色あたり13824個のノズルを有することができる。印字ヘッドアセンブリ22が、4色(C、M、Y、およびK)で印刷できる場合に、集積回路74が、約53396個のノズルをその表面に沿って配置される場合がある。同様に、印字ヘッドアセンブリ22が、6つの印刷液(C、M、Y、K、IR、および定着剤)を印刷できる場合に、これは、82944個のノズルが集積回路74の表面に設けられることをもたらす場合がある。そのような配置のどれにおいても、各ノズルをサポートするエレクトロニクスは同一である。
【0520】
個々のインク供給ノズル配置を印字ヘッドアセンブリ22内で制御できる形を、これから図32から34を参照して説明する。
【0521】
図32に、集積回路74と、印刷エンジン1の制御エレクトロニクス内に設けられる印刷エンジンコントローラ(PEC)への集積回路74の接続の概要を示す。上で述べたように、集積回路74に、各ノズルを発射するために繰り返される論理を含むノズルコアアレイ901と、ノズルを発射するタイミング信号を生成するノズル制御論理902とが含まれる。ノズル制御論理902は、高速リンクを介してPEC 903からデータを受け取る。
【0522】
ノズル制御論理902は、リンク907を介して、印刷のためにノズルアレイコアにシリアルデータを送るように構成され、リンク907は、電気コネクタの形とすることができる。ノズルアレイコア901に関する状況情報および他の動作情報は、別のリンク908を介してノズル制御論理902に通信され、リンク908も、電気コネクタで提供することができる。
【0523】
ノズルアレイコア901を、図33および34に詳細に示す。図33では、ノズルアレイコア901がノズル列911のアレイを備えることがわかる。このアレイに、発射/選択シフトレジスタ912と6つまでの色チャネルが含まれ、色チャネルのそれぞれは、対応するドットシフトレジスタ913によって表される。
【0524】
図34に示されているように、発射/選択シフトレジスタ912には、順方向経路発射シフトレジスタ930、逆方向経路発射シフトレジスタ931、および選択シフトレジスタ932が含まれる。各ドットシフトレジスタ913に、奇数ドットシフトレジスタ933および偶数ドットシフトレジスタ934が含まれる。奇数ドットシフトレジスタ933および偶数ドットシフトレジスタ934は、データが、ある方向で奇数ドットシフトレジスタ933を通ってクロッキングされ、その後、逆方向で偶数ドットシフトレジスタ934を通ってクロッキングされるように、一端で接続される。最後の偶数ドットシフトレジスタ以外のすべての出力が、マルチプレクサ935の1つの入力に供給される。マルチプレクサのこの入力は、製造後テスト中に信号(corescan)によって選択される。通常動作中には、corescan信号が、マルチプレクサ935の他の入力に供給されるドットデータ入力Dot[x]を選択する。これは、各色のDot[x]をめいめいのドットシフトレジスタ913に供給させる(図33を参照されたい)。
【0525】
単一の列Nを、これから図35を参照して説明する。図示の実施形態では、列Nに、6つのドットシフトレジスタごとに奇数データ値936および偶数データ値937を含む12個のデータ値が含まれる。列Nには、順方向発射シフトレジスタ930からの奇数発射値938と、逆方向発射シフトレジスタ931からの偶数発射値939とも含まれ、これらは、マルチプレクサ940に入力として供給される。マルチプレクサ940の出力は、選択シフトレジスタ932の選択値941によって制御される。選択値が0の時に、奇数発射値が出力され、選択値が1の時に、偶数発射値が出力される。
【0526】
奇数データ値936および偶数データ値937のそれぞれが、それぞれ対応する奇数ドットラッチ942および偶数ドットラッチ943に入力として供給される。
【0527】
各ドットラッチおよびそれに関連するデータ値が、ユニットセルを形成する。ユニットセル944の詳細を、図35に詳細に示す。ドットラッチ942は、データ値936の出力を受け入れるDタイプフリップフロップであり、データ値936の出力は、奇数ドットシフトレジスタ933(図34を参照されたい)の要素を形成するDタイプフリップフロップ946によって保持される。フリップフロップ946へのデータ入力は、奇数ドットシフトレジスタの前の要素の出力から供給される(検討中の要素がシフトレジスタの最初の要素である場合を除く。この場合には、その入力はDot[x]値である)。データは、LsyncLで供給される負パルスを受け取った時に、フリップフロップ946の出力からラッチ942にクロッキングされる。
【0528】
ラッチ942の出力は、3入力ANDゲート945への入力の1つとして供給される。ANDゲート945への他の入力は、Fr信号(マルチプレクサ940(図34を参照されたい)の出力から)およびパルスプロファイル信号Prである。ノズルの発射時間は、パルスプロファイル信号Prによって制御され、たとえば、低い電力供給(取外し可能電源(電池)実施形態で)に起因して生じる低電圧状態を考慮に入れるために延長することができる。これは、相対的に一貫した量のインクが、各ノズルが発射される時に各ノズルから効率的に吐出されることを保証するためである。説明される実施形態では、プロファイル信号Prが、各ドットシフトレジスタについて同一であるが、これは、複雑さとコストと性能の間のバランスをもたらす。しかし、他の実施形態では、Pr信号を、グローバルに適用する(すなわち、すべてのノズルについて同一)ことができ、あるいは、各ユニットセルに、または各ノズルに合わせて個別に調整することができる。
【0529】
データがラッチ942にロードされたならば、発射イネーブル信号Frおよびパルスプロファイル信号Prが、ANDゲート945に印加され、論理1を含むラッチ942ごとにインクのドットを吐出するためにノズルをトリガするために組み合わされる。
【0530】
各ノズルチャネルの信号を、次の表に要約する。
【表8】


図35に示されているように、発射信号Frは、対角線でルーティングされて、現在の列の1つの色、次の列の次の色などの発射をイネーブルする。これは、時間的に遅れた形で6列に拡散させることによって電流需要を平均化する。
【0531】
ドットラッチおよびさまざまなシフトレジスタを形成するラッチは、この実施形態ではフルスタティックであり、CMOSベースである。ラッチの設計および構成は、集積回路の工学および設計の当業者に周知であり、したがって、この文書で詳細に説明はしない。
【0532】
ノズル速度は、約60ppmで印刷できるプリンタおよびより高い速度についても20kHz程度とすることができる。この範囲のノズル速度では、印字ヘッドアセンブリ(図22を参照されたい)全体によって吐出できるインクの量を、少なくとも毎秒5000万滴とすることができる。しかし、より高い速度およびより高い品質の印刷のためにノズルの個数が増やされる時に、少なくとも毎秒1億滴、好ましくは少なくとも毎秒5億滴、より好ましくは毎秒10億滴を送ることができる。そのような速度では、インクの滴が、毎滴約250ナノジュールの最大滴吐出エネルギでノズルによって吐出される。
【0533】
その結果、この速度での印刷に対処するために、制御エレクトロニクスは、ノズルがインクの滴を吐出するかどうかを、同等の速度で判定できなければならない。これに関して、いくつかの場合に、制御エレクトロニクスは、ノズルがインクの滴を吐出するかどうかを、少なくとも毎秒5000万判定の速度で判定できなければならない。これは、より高速で高品質の印刷応用例では、少なくとも毎秒1億判定または少なくとも毎秒5億判定、多くの場合に少なくとも毎秒10億判定まで増える。
【0534】
印字ヘッドアセンブリに設けられるノズルの個数は、ノズル発射速度および印刷速度と一緒に、少なくとも毎秒50cmの面印刷速度をもたらし、印刷速度に応じて、少なくとも毎秒100cm、好ましくは少なくとも毎秒200cm2、より高速でより好ましくは少なくとも毎秒500cmの面印刷速度をもたらす。そのような配置は、従来のプリンタを用いて以前に達成可能ではなかった速度で、所与の面積の媒体を印刷できるプリンタを提供する。
【0535】
10.デコーダのアーキテクチャ
クロック速度および電力消費を最小にすることの望みが、専用デコーダ設計を動機付ける。逆に、複雑さを最小にすることの望みが、ALUベースのデコーダ設計を動機付ける。ALUブロックと専用ブロックの両方を含むハイブリッド設計など、この2つの極端の間のさまざまな妥協が存在する。
【0536】
ALUベースのデコーダは、単一チップ製品すなわち、追加ホストコントローラなしで、ALUが製品アプリケーションソフトウェアならびにリーダおよびデコーダのソフトウェアを実行する製品を実施するのに使用することもできる。代替案では、デコーダが、より大きい特定用途向け集積回路(ASIC)またはシステムオンアチップ(SoC)内にブロックとして含まれる。これは、セクション10.2で述べる。
【0537】
式116は、デコーダがビット値を補間し、解決する速度rを与える。デコーダは、すべてのスキャンラインを処理するので、デコーダが候補符号化位置を生成する速度r’は、rよりN倍だけ大きい。
【数107】


デコーダによって実行される2つの最も大変な作業が、クロックトラッキングおよびデータ復号である。データ復号は、比較的単純であるが、上で説明した平均データ速度rおよびr’で実行されなければならない。クロックトラッキングは、より複雑であるが、空間的に局所化されているので、ブロック幅に対応するライン時間にわたって償却することができる。明らかに、ブロック幅にわたるクロックトラッキングの償却の代わりにまたはそれに加えて、より高いクロックレートを使用することができる。
【0538】
期待されるクロック変動は低周波数の変動なので、データクロックPLLを周期的に使用して、そのPLLが所与のスキャンラインの更新に使用されている間であっても、そのスキャンラインのクロック推定値を提供することができる。
【0539】
データ並列性がないと仮定すると、r’は、したがって、専用デコーダのクロック速度rの最小値を定義する。
≧r’ (式127)
ALUベースのデコーダの最小クロック速度は、それでもより高く、その命令セットおよびそれに組み込まれる専用ブロックの個数の関数である。
【0540】
ALUベースのデコーダは、自明なことに復号アルゴリズムをソフトウェアで実施するので、このセクションの残りでは、専用デコーダ設計を説明する。この専用デコーダ設計のブロックは、ハイブリッド設計を作るのに使用することができる。
【0541】
図36に、Mnemリーダの文脈でのデコーダ714の高水準ブロック図を示す。デコーダ714は、コントローラ720、生デコーダ721、および冗長性デコーダ722からなる。コントローラは、第1生復号フェーズ中に生デコーダと同期して外部周辺機器を制御し、任意選択の第2冗長性復号フェーズ中に冗長性デコーダを制御する。
【0542】
スキャン中に、コントローラは、ラインクロックを生成し、このラインクロックから制御信号を導出し、この制御信号が、汎用I/OインターフェースGPIO 723を介して照明LED 710、イメージセンサ711、および搬送モータ713を制御し、内部の生デコーダ721も制御する。
【0543】
デコーダ721は、画素幅(すなわち、通常は8ビット幅)サンプルをイメージセンサインターフェース724を介してイメージセンサ711からイメージセンサ読出レートrで入力ラインバッファ725に獲得する。デコーダは、3つの入力ラインバッファを維持し、連続するラインでこれらの間で交番する。任意の所与のラインで、1つのバッファが、イメージセンサインターフェース724から書き込まれており、2つのバッファが、生デコーダ721によって読み取られている。セクション7.3で述べた読み出し考慮事項に起因して、イメージセンサ読出レートrは、一般に、平均スキャンデータレート
【数108】


より高く、平均スキャンデータレートは、デコーダクロック速度rよりN倍以下だけ高い(式126および式127を参照されたい)。
【0544】
スキャン中に、生デコーダ721は、スキャンデータを1ラインずつ復号し、復号された生データを、メモリインターフェース726経由で外部メモリ715に書き込む。
【0545】
デコーダが、冗長性復号を実行するように構成されている場合に、スキャンが完了した後に、コントローラが、冗長性復号を実行するように冗長性デコーダ722にシグナリングする。冗長性デコーダは、外部メモリ715から生データを読み取り、訂正されたデータを外部メモリに書き戻す。
【0546】
デコーダが、完了時にホストコントローラに割り込むように構成されている場合に、復号が完了した後に、コントローラは、割込みインターフェース727を介してホストコントローラにシグナリングする。
【0547】
デコーダは、シリアルインターフェース729を介して、ホストコントローラに構成レジスタ728への読書アクセスおよび状況レジスタ728への読取アクセスを提供する。
【0548】
図37に、生デコーダの高水準ブロック図を示す。生デコーダには、ブロックデコーダ730が含まれ、ブロックデコーダ730は、セクション3.1で説明した状態機械を実施する。このブロックは、スキャンラインを処理する時に、各ブロック列に関連するその内部メモリ内のブロック状態731を順番にインデクシングする。
【0549】
ブロックデコーダ730は、共用PLL 732を使用して、パイロットを獲得し、レジストレーションクロックを獲得し、追跡する。ブロックデコーダ730は、クロックデコーダ733を使用して、データクロックおよびそれに関連する位置合わせ線を追跡する。ブロックデコーダ730は、データデコーダ736を使用して、候補符号化位置を生成し、未解決のビット値を補間し、閾値制限する。ブロックデコーダ730は、ビットリゾルバ739を使用して、未解決ビット値から解決されたビット値を生成する。ブロックデコーダ730は、列フラッシャ740を使用して、解決された生ワードを外部メモリ715にフラッシュする。
【0550】
クロックデコーダ733は、セクション4で説明したデータクロックトラッキングアルゴリズムを実施する。クロックデコーダ733は、現在のブロック内の現在のデータクロックに関連する内部メモリ内のクロック状態734をインデクシングする。クロックデコーダは、変換ジェネレータ735を使用して、この2つのデータクロックに基づくブロック空間−スキャン空間変換を生成する。
【0551】
PLL 732は、共用され、多目的である。PLL 732は、セクション6で説明したディジタルPLLを実施する。PLL 732は、現在のブロック状態731または現在のクロック状態734の一部として維持される、適当なクロックのPLL状態を操作する。
【0552】
データデコーダ736は、セクション3.1.3で説明した未解決ビット復号アルゴリズムを実施する。データデコーダ736は、現在のブロック内の現在の列に関連する内部メモリ内の列状態737をインデクシングし、解決が保留され、外部メモリにフラッシュされる、現在のブロックに関連する出力バッファ738内の現在の列に未解決ビット値を書き込む。データデコーダ736は、変換ジェネレータ735によって生成されたブロック空間−スキャン空間変換を使用して、連続する候補ビット符号化位置の座標を生成する。
【0553】
変換ジェネレータ735は、セクション5で説明したアルゴリズムを実施する。
【0554】
ビットリゾルバ739は、セクション3.1.3で説明したビット解決アルゴリズムを実施する。ビットリゾルバ739は、現在のブロックに関連する出力バッファ内の現在の列の前の列内のビット値を解決する。
【0555】
列フラッシャ740は、アドレスジェネレータ741を使用して、セクション3.1.3で説明したように、各データ列の出力アドレスを生成する。冗長性復号がイネーブルされている場合に、列フラッシャは、ビットストリームパラメータ列データを別々の外部メモリ区域に書き込む。
【0556】
図38に、冗長性デコーダの高水準ブロック図を示す。冗長性デコーダには、CRC符号化されたパラメータデータからビットストリームパラメータを抽出するパラメータデコーダ750と、生データに関連するリード−ソロモン冗長性データを介して生データの誤りを訂正するビットストリームデコーダ752が含まれる。
【0557】
パラメータデコーダ750は、セクション3.2.1で説明したアルゴリズムを実施する。パラメータデコーダ750は、メモリインターフェース726を介して外部メモリ715からCRC符号化されたビットストリームパラメータを読み取る。パラメータデコーダ750は、CRCジェネレータ751を使用してCRCを生成して、有効なパラメータデータを検出できるようにする。
【0558】
パラメータデコーダ750は、有効なビットストリームパラメータを入手したならば、生データの誤りを訂正するようにビットストリームデコーダ752にシグナリングする。ビットストリームデコーダ752は、セクション3.2.2で説明したアルゴリズムを実施する。ビットストリームデコーダ752は、外部メモリ715からの読出中に、各コードワードの分配された生データおよびそれに関連する冗長性データをインターリーブするのにコードワードインターリーバ754を使用し、コードワード内の誤りを訂正するのにリード−ソロモンデコーダ753を使用し、訂正された生データをその分配された位置に書き戻すのにコードワードデインターリーバ756を使用する。
【0559】
インターリーバ754およびデインターリーバ756は、アドレスジェネレータ755を共用し、アドレスジェネレータ755は、コードワードシンボルの分配されたバイトアドレスを生成する。
【0560】
デコーダは、必要に応じて既製品の機能ブロックを利用することができる。たとえば、Xilinx社のReed−Solomon Decoder V3.0、2002年3月14日など、CCSDSコードをサポートするリード−ソロモンデコーダブロックが、広く入手可能である。
【0561】
10.1 内部メモリ推定値
デコーダは、イメージセンサ入力をバッファリングするのに3つのスキャンラインバッファを使用する。8ビットサンプルを仮定すると、各スキャンバッファのサイズzは、
【数109】


によって与えられる。
【0562】
デコーダは、1データ列あたり1ワード幅の出力バッファを使用して、外部メモリへのワード幅書込みを保留されている解決された出力ビットをバッファリングする。wビットの出力ワードサイズを仮定すると、出力バッファのサイズzは、近似的に
=wW (式129)
によって与えられる。
【0563】
デコーダは、それぞれが2ビット値によって表される、1データ列あたり2つの未解決ビット値もバッファリングする。
【0564】
したがって、ブロック状態を無視すると、デコーダの内部メモリの総合サイズzは、
【数110】


によって与えられる。
【0565】
10.2 デコーダ構成
デコーダは、独立ASICとして構成することができ、あるいは、より大きいASICまたはSoCにブロックとして含めることができる。
【0566】
前に述べたように、デコーダをそのレジスタを介して動的に構成して、さまざまなMnem構成を復号することができる。復号パラメータは、適当なデフォルト値を用いて静的に構成することもできる。
【0567】
デコーダの設計は、媒体サイズ、媒体形状、復号時間、クロック速度、および電力消費に関してスケーラブルであるが、特定のデコーダ実装の機能は、その最大クロック速度および内部バッファのサイズによって制限される。
【0568】
再利用可能なブロックとして設計されるために、デコーダの内部バッファメモリは、デコーダが異なるバッファメモリサイズを用いて簡単に再利用されるように、デコーダ自体から最良に分離される。
【0569】
11.サンプルのMnem構成
11.1 3.5”×2.5”トランプ
【表9】


11.2 Memjetを使用して印刷されたもの
【表10】


11.3 6”×4”写真
【表11】


11.4 Memjetを使用して印刷されたもの
【表12】

【0570】
12.ビット符号化値に対するブラーの影響
図39に、8つの囲むビット符号化位置のすべてがマークされている空のビット符号化位置を示す。図示のマーク直径は、許容される最大値である。この配置は、中央ビット符号化位置の撮像されたグレイスケール値に対する隣接マークのワーストケース影響を作る。
【0571】
図39のマークは、ブラーがない。ブラーの影響は、後続の図面で探求する。
【0572】
図40に、中央マーク(黒の棒)と中央穴(灰色の棒)の両方に関する、すべての可能な近傍マーク配置の、ブラーがない場合の中央ビット符号化位置の撮像されたグレイスケール値のヒストグラムを示す。
【0573】
このヒストグラムの計算において、ブロック間隔は23:1でスーパーサンプリングされる。撮像されたグレイスケール値は、中央ビット符号化位置を中心とするブロック空間単位正方形内のスーパーサンプリングされたイメージの平均をとることによって計算される。ブラーは、低域ボックスフィルタを使用して計算される。
【0574】
図41および図43に、増加する量のブラーを有する図20の配置を示す。図42および図44に、対応する量のブラーを用いて計算された、すべての可能な近傍マーク配置に関する中央ビット符号化位置の撮像されたグレイスケール値のヒストグラムを示す。
【0575】
これらのヒストグラムに示されているように、イメージブラーが増えるにつれて、マークを表す可能な値の範囲と穴を表す可能な値の範囲との間の分離が、0まで減る。
【0576】
穴強度分布の5つの別個のモードは、中央ビット符号化位置に直接に隣接するビット符号化位置のマークの5つの可能な組合せに対応する。斜めに隣接するビット符号化位置にあるマークは、はるかに小さい影響を有する。
【0577】
13.以前のDotCard設計との関係
13.1 生データレイヤ
Mnem生データレイヤは、ブロック検出およびyレジストレーションにパイロットシーケンスを使用し、xレジストレーションに複数分解能レジストレーションを使用することによって、ブロック検出およびyレジストレーションをブロックxレジストレーションから分離する。dotCardの2次元ターゲットと比較して、この手法は、復号を単純化し、より冗長かつ堅牢である。
【0578】
13.2 フォールトトレラントレイヤ
Mnemフォールトトレラントレイヤは、複製されたビットストリームパラメータデータのCRCを使用して、リード−ソロモン復号の前のパラメータ復号を可能にする。これによって、可変長ビットストリームの最適インターリーブが可能になり、原位置でのリード−ソロモン復号が可能になる(下を参照されたい)。
【0579】
Mnemフォールトトレラントレイヤは、dotCardよりはるかに少ないリード−ソロモン冗長性(15%対50%)を使用する。これは、データ密度を高め、復号を単純化する。
【0580】
13.3 復号アルゴリズム
Mnem復号アルゴリズムは、複数の形でdotCard復号アルゴリズムと異なるが、その相違点のすべてが、dotCard復号にも適用可能である。
【0581】
Mnemアルゴリズムは、印刷ライン復号ではなくスキャンライン復号を使用する。スキャンライン復号は、スキャンラインをトラバースすることによってデータを抽出するが、印刷ライン復号は、印刷ラインをトラバースすることによってすなわち、印刷ラインが交差するスキャンラインのすべてを訪れることによってデータを抽出する。スキャンライン復号は、Mnemアルゴリズムが生スキャンデータ用のオフチップバッファリングなしで動作することを可能にし、外部メモリ要件およびメモリ帯域幅を大きく減らす。
【0582】
印刷ライン復号は、ブロックの最大回転(小さい角度に関する)および媒体幅の2乗(これは、多少の追加の復号の複雑さを伴うがブロックの2乗に減らすことができる)に比例する量の外部メモリを必要とする。その設計が上で相互参照された一連の付与された特許および保留中の特許出願に開示された、最初のdotCard研究で仮定された2.2インチの媒体幅および1°の最大ブロック回転について、印刷ライン復号は、約2MBの一時スキャンメモリを必要とする。4インチの媒体幅について、印刷ライン復号は、約6.7MBの一時スキャンメモリを必要とする。印刷ライン復号が、一定の印刷速度を仮定するが、スキャンライン復号が、一定のスキャン速度を仮定することに留意されたい。
【0583】
Mnemアルゴリズムは、従来のPLLを使用する。これは、dotCardアルゴリズムのアドホックPLLより複雑でないと同時により雑音を受けにくく、dotCardアルゴリズムのアドホックPLLは、非効率的な位相検出器を有し、正しいループフィルタが欠けている。
【0584】
Mnemアルゴリズムは、ビット値曖昧さ除去について局所的内容全体を使用する。これによって、正確さが高まり、減らされたリード−ソロモン冗長性が部分的に補われる。
【0585】
Mnemアルゴリズムは、冗長性符号化されたデータのオンザフライインターリーブおよびオンザフライデインターリーブを使用して、原位置復号を可能にする。これは、復号されるデータの連続性を保証し、アプリケーションによるそのデータの使用を単純化する。インターリーブおよびデインターリーブを行う前処理および後処理は、インターリーブファクタがコードワードサイズと等しい場合にのみ、原位置で実行することができる。
【図面の簡単な説明】
【0586】
【図1】Mnem符号化レイヤの配置の例を示す図である。
【図2】Mnem空間内のn個のブロックのm個の行を有するMnemエリアの配置の例を示す図である。
【図3】ブロック空間内のブロック構造の配置の例を示す図である。
【図4】単位ブロック空間グリッド上のマークの最小広さ(左)および最大広さ(右)の例を示す図である。
【図5】ブロック列状態機械の例を示す図である。
【図6】スキャン空間内の回転されたブロックの例を示す図である。
【図7】パイロット獲得点を示す、スキャン空間内の回転されたブロックの例を示す図である。
【図8】データ復号プロセスの例を示す流れ図である。
【図9】冗長性復号プロセスの例を示す流れ図である。
【図10】ビットストリームパラメータ復号プロセスの例を示す流れ図である。
【図11】ビットストリーム復号プロセスの例を示す流れ図である。
【図12】現在のスキャンラインとデータクロックとの間の交差点を示す、スキャン空間内の回転されたブロックの例を示す図である。
【図13】離散時間ディジタルPLLの例を示すブロック図である。
【図14】Mnemリーダの例を示す高水準ブロック図である。
【図15】媒体検出、イメージ感知、および搬送の例を示す概略側面図である。
【図16】一体イメージセンサを有するMemjet印字ヘッドICを示す詳細物理図である。
【図17】図16の印字ヘッドおよび一体イメージセンサを示す論理図である。
【図18】アクティブ画素センサの例を示す概略図である。
【図19】シャッタ付きアクティブ画素センサの例を示す概略図である。
【図20】より幅広のマルチセグメントデバイスを形成するために隣接させられた3つのICセグメントの例を示す概略図である。
【図21】同一の搬送機構を通過する媒体に印刷するかこれをスキャンするためにパッケージングされ、取り付けられた印字ヘッドICの例を示す概略図である。
【図22】MEMJET(商標)印字ヘッドの例を示す概略分解透視図である。
【図23】組み立てられた形で通常方位の、図22の印字ヘッドアセンブリを示す概略断面図である。
【図24】図22の印字ヘッドICを示す概略平面図である。
【図25】印字ヘッドICのリンクの例を示す概略平面図である。
【図26】印字ヘッドICの例を示す概略下面図である。
【図27】印字ヘッドノズルの例を示す概略透視図である。
【図28】使用中の図27の印字ヘッドノズルを示す概略側面図である。
【図29】使用中の図27の印字ヘッドノズルを示す概略側面図である。
【図30】使用中の図27の印字ヘッドノズルを示す概略側面図である。
【図31】印字ヘッドノズルの第2の例を示す概略側面図である。
【図32】集積回路の例とその集積回路の印刷エンジンコントローラ(PEC)への接続との概要を示す図である。
【図33】ノズル列配置の例を示す図である。
【図34】シフトレジスタ配置の例を示す図である。
【図35】単一の列への接続の例を示す図である。
【図36】mnemデコーダの例を示す高水準ブロック図である。
【図37】生デコーダの例を示す高水準ブロック図である。
【図38】冗長性デコーダの例を示す高水準ブロック図である。
【図39】ブラーを有する8つの黒いマークによって囲まれた穴の例を示す図である。
【図40】ブラーのないマーク(黒の棒)および穴(灰色の棒)に関する、すべての可能な近傍の代表値の例のヒストグラムを示す図である。
【図41】9/33のブラー半径/マーク半径を有する8つの黒いマークによって囲まれた穴の例を示す図である。
【図42】9/33のブラー半径/マーク半径を有するマーク(黒の棒)および穴(灰色の棒)に関する、すべての可能な近傍の代表値の例のヒストグラムを示す図である。
【図43】12/33のブラー半径/マーク半径を有する8つの黒いマークによって囲まれた穴の例を示す図である。
【図44】12/33のブラー半径/マーク半径を有するマーク(黒の棒)および穴(灰色の棒)に関する、すべての可能な近傍の代表値の例のヒストグラムを示す図である。

【特許請求の範囲】
【請求項1】
符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、
前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、
前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータと
を含む、表面。
【請求項2】
前記位置合わせデータが、
位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を示す第1レジストレーション構造と、
前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を示す第2レジストレーション構造と
を含む、請求項1に記載の表面。
【請求項3】
前記第1レジストレーション構造が、
前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、
前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックと
を含む、請求項2に記載の表面。
【請求項4】
前記第2レジストレーション構造が、
前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、
クロックトラックごとに2つの、前記位置合わせ方向での前記めいめいのクロックトラックの位置を示す、位置合わせ線と
を含む、請求項2に記載の表面。
【請求項5】
フォーマットが、少なくとも1つのデータブロックを含み、前記データブロックが、
複数の可能な値を定義するマークの配置と、
前記マークの位置を示す位置合わせデータと
を含む、請求項1に記載の表面。
【請求項6】
各データブロックが、
それ自体のパイロットトラックを設けられ、
それ自体のレジストレーション特徴を設けられ、
それ自体のクロッキング特徴を設けられ、
データ符号化区域の向かい合わせの側面に2つのクロッキング特徴を設けられ、
ビットストリームのフラグメントを符号化し、
データ符号化区域内でビットストリームのフラグメントを符号化し、
長方形データ符号化区域から形成される
のうちの少なくとも1つである、請求項5に記載の表面。
【請求項7】
データが、パラメータデータを使用して符号化され、各データブロックが、前記パラメータデータのうちの少なくともいくつかを符号化し、前記パラメータデータが、
前記符号化されたデータのサイズを示し、
インターリーブファクタを示し、
パラメータに関連するチェックサムと、
パラメータに関連するCRCチェックサムと、
パラメータに関連する冗長性データと、
パラメータに関連するリード−ソロモン冗長性データと、
パラメータの複製およびチェックサムと
のうちの少なくとも1つを使用してフォールトトレラントに符号化される
のうちの少なくとも1つである、請求項5に記載の表面。
【請求項8】
前記データが、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される、請求項1に記載の表面。
【請求項9】
前記位置合わせデータが、パイロット特徴を含み、前記パイロット特徴が、
フォールトトレラントに符号化され、
平行ラインの組から形成され、
2進パイロットシーケンスを符号化する平行ラインの組から形成され、
110101100100011と、
110010001111010と
のうちの少なくとも1つを符号化するパイロットシーケンスである
のうちの1つである、請求項1に記載の表面。
【請求項10】
符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、
前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分であって、各データ部分が、位置合わせ方向に延びる、データ部分と、
前記表面の上または中に配置された位置合わせデータと
を含み、使用中に、スキャンライン方向に延びる感知領域内に供給されるデータを感知する感知デバイスが、
少なくとも2つの位置の前記位置合わせデータと、
前記複数のデータ部分のうちの少なくとも1つの少なくとも一部と
を感知し、
少なくとも2つのレジストレーション位置を使用して、前記スキャンライン方向と前記位置合わせ方向との間の位置合わせ角度を判定し、
少なくとも1つのレジストレーション位置および前記位置合わせ角度を使用して、前記感知領域に関する前記少なくとも1つの感知されたデータ部分の相対位置を判定し、
前記相対位置および前記位置合わせ角度を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号する
ように動作する、表面。
【請求項11】
表面の上または中に設けられた符号化されたデータを復号するシステムであって、前記符号化されたデータが、
前記表面の上または中に配置された少なくとも1つのデータ部分と、
少なくとも1つのクロックインジケータを少なくとも部分的に示す位置合わせデータと
を含み、前記システムが、
感知領域内に供給されるデータを感知するセンサであって、
前記位置合わせデータの少なくとも一部と、
前記少なくとも1つのデータ部分の少なくとも一部と
を感知する、センサと、
デコーダであって、
前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、
前記クロックインジケータを使用して、PLLを更新し、
前記PLLを使用して、前記感知領域と前記少なくとも1つの感知されたデータ部分との間の相対位置を判定し、
前記相対位置を使用して、前記少なくとも1つのデータ部分を少なくとも部分的に復号する
デコーダと
を含む、システム。
【請求項12】
前記デコーダが、
粗レジストレーションを判定するために少なくとも1つのマーカの位置を判定し、
前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、
前記クロックインジケータを使用して、位置合わせPLLを更新し、
前記位置合わせPLLを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定する
請求項11に記載のシステム。
【請求項13】
前記符号化されたデータが、レジストレーション構造を含み、前記レジストレーション構造が、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの位置合わせ線とを含み、前記2つの位置合わせ線が、前記めいめいのクロックトラックの位置を示し、前記デコーダが、
位置合わせPLLを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、
前記位置合わせ線の前記位置を使用して、各めいめいのクロックトラックの位置を判定し、
前記位置合わせPLLを更新する
請求項11に記載のシステム。
【請求項14】
前記デコーダが、
クロックトラックごとに、めいめいのデータクロックPLLを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、
各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、
各データクロックPLLを更新する
請求項13に記載のシステム。
【請求項15】
前記デコーダが、
前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、
前記変換を使用してビット値を検出することと
によって前記符号化されたデータを復号する、請求項11に記載のシステム。
【請求項16】
前記デコーダが、
前記ビット符号化位置の前記座標からサンプル値の座標を判定し、
2つの連続するスキャンラインからのサンプル値を補間することによってビット符号化値を判定する
請求項15に記載のシステム。
【請求項17】
前記デコーダが、
3つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、
前記ビットの2進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、
解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む
請求項16に記載のシステム。
【請求項18】
前記デコーダが、
前記位置合わせデータ内でパイロット特徴を検出し、前記パイロット特徴が、少なくとも2つの位置で検出され、
前記パイロット特徴を使用して、
スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、
前記位置合わせ方向に垂直な方向での初期レジストレーションと
を判定し、
前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出し、
前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定し、
前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出し、
前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定し、
前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも1つの位置合わせ線を検出し、
前記少なくとも1つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新し、
前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の2つのデータクロックトラックの位置を判定し、
前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、
各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定し、
前記少なくとも1つのデータ部分の少なくとも一部を検出し、
前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも1つの検出されたデータ部分の少なくとも一部を復号する
請求項11に記載のシステム。
【請求項19】
前記デコーダが、繰り返して、
前記少なくとも1つの位置合わせ線を検出し、
前記微細レジストレーションを更新し、
前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定し、
各データクロックトラック上のデータクロックインジケータを検出し、
前記更新された位置合わせ角度および前記更新されたレジストレーションを更新し、
これによって前記少なくとも1つのデータ部分を復号できるようにするために、前記少なくとも1つのデータ部分の少なくとも一部を検出する
請求項18に記載のシステム。
【請求項20】
前記デコーダが、
前記パイロット特徴の2つの位置でクロックインジケータを検出し、
これによって前記パイロット特徴を追跡するために、めいめいのパイロットPLLを各クロックインジケータに同期させ、
前記パイロットPLLを使用して、
前記位置合わせ角度と、
前記初期レジストレーションと
を判定し、
前記初期レジストレーションおよび前記位置合わせ角度を使用して、2つのデータクロックPLLを初期化し、
前記位置合わせデータ内の前記レジストレーションマーカを検出し、
前記レジストレーションマーカを使用して、前記粗レジストレーションを判定し、
これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションPLLを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させ、
前記レジストレーションPLLを使用して、前記微細レジストレーションを判定し、
前記微細レジストレーションを使用して、2つの位置合わせPLLを初期化し、
これによって前記データクロックトラックを追跡するために、前記位置合わせPLLを位置合わせマーカに同期させ、
前記位置合わせPLLを使用して、前記位置合わせデータ内の2つのデータクロックトラックの前記位置を判定し、
前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、
これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックPLLを対応するデータクロックインジケータに同期させ、
前記データクロックPLLを使用して、
前記更新された位置合わせ角度と、
前記表面上の符号化されたデータの前記位置と
のうちの少なくとも1つを判定する
請求項18に記載のシステム。
【請求項21】
表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、
少なくとも1つのデータ部分であって、前記少なくとも1つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも1つのデータ部分
を含むデータ保管フォーマット。
【請求項22】
前記フォーマットが、前記表面の上または中に配置された位置合わせデータを含み、前記位置合わせデータが、前記表面上の前記データ部分の位置を少なくとも部分的に示す、請求項21に記載のデータ保管フォーマット。
【請求項23】
前記位置合わせデータが、
位置合わせ方向での符号化されたデータの位置を示す複数の基準点を示す第1レジストレーション構造と、
前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を示す第2レジストレーション構造と
を含む、請求項22に記載のデータ保管フォーマット。
【請求項24】
前記第1レジストレーション構造が、
前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、
前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックと
を含む、請求項23に記載のデータ保管フォーマット。
【請求項25】
前記第2レジストレーション構造が、
前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、
クロックトラックごとに2つの、前記位置合わせ方向での前記めいめいのクロックトラックの位置を示す、位置合わせ線と
を含む、請求項23に記載のデータ保管フォーマット。
【請求項26】
前記フォーマットが、少なくとも1つのデータブロックを含み、前記データブロックが、
複数の可能な値を定義するマークの配置と、
前記マークの位置を示す位置合わせデータと
を含む、請求項21に記載のデータ保管フォーマット。
【請求項27】
各データブロックが、
それ自体のパイロットトラックを設けられ、
それ自体のレジストレーション特徴を設けられ、
それ自体のクロッキング特徴を設けられ、
データ符号化区域の向かい合わせの側面に2つのクロッキング特徴を設けられ、
ビットストリームのフラグメントを符号化し、
データ符号化区域内でビットストリームのフラグメントを符号化し、
長方形データ符号化区域から形成される
のうちの少なくとも1つである、請求項26に記載のデータ保管フォーマット。
【請求項28】
前記データが、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される、請求項21に記載のデータ保管フォーマット。
【請求項29】
前記フォーマットが、前記ビットストリームを符号化するのに使用される少なくとも1つのパラメータを少なくとも部分的に示すパラメータデータを含む、請求項21に記載のデータ保管フォーマット。
【請求項30】
前記ビットストリームの少なくとも一部が、少なくとも1つのデータブロックとして符号化され、前記データブロックが、少なくともいくつかのパラメータデータと少なくともいくつかの符号化されたデータとを符号化する、請求項29に記載のデータ保管フォーマット。
【請求項31】
各データブロックが、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第1列および最後の列が、前記パラメータデータを符号化するのに使用される、請求項30に記載のデータ保管フォーマット。
【請求項32】
前記パラメータデータが、
前記符号化されたデータのサイズを示し、
インターリーブファクタを示し、
パラメータに関連するチェックサムと、
パラメータに関連するCRCチェックサムと、
パラメータに関連する冗長性データと、
パラメータに関連するリード−ソロモン冗長性データと、
パラメータの複製およびチェックサムと
のうちの少なくとも1つを使用してフォールトトレラントに符号化される
のうちの少なくとも1つである、請求項29に記載のデータ保管フォーマット。
【請求項33】
前記位置合わせデータが、パイロット特徴を含み、前記パイロット特徴が、
フォールトトレラントに符号化され、
平行ラインの組から形成され、
2進パイロットシーケンスを符号化する平行ラインの組から形成され、
110101100100011と、
110010001111010と
のうちの少なくとも1つを符号化するパイロットシーケンスである
のうちの1つである、請求項22に記載のデータ保管フォーマット。
【請求項34】
符号化されたデータを復号するシステムであって、前記符号化されたデータが、
符号化されたビットストリームと、
前記ビットストリームに関連する冗長性データと
を含み、前記システムが、
前記符号化されたデータを保管するストアと、
デコーダであって、
前記符号化されたデータのコードワードフォーマットを判定し、
前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、
前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、
前記訂正されたデータを前記ストアに書き込む
デコーダと
を含む、システム。
【請求項35】
前記デコーダが、
前記位置合わせデータを使用して、各スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、
前記変換を使用してビット値を検出することと
によって前記符号化されたデータを復号する、請求項34に記載のシステム。
【請求項36】
前記デコーダが、
前記ビット符号化位置の前記座標からサンプル値の座標を判定し、
2つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定する
請求項35に記載のシステム。
【請求項37】
前記デコーダが、
3つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、
前記ビットの2進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、
解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む
請求項36に記載のシステム。
【請求項38】
前記デコーダが、
粗レジストレーションを判定するために少なくとも1つのマーカの位置を判定し、
前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、
前記クロックインジケータを使用して、位置合わせPLLを更新し、
前記位置合わせPLLを使用して、前記位置合わせ方向で前記符号化されたデータの微細レジストレーションを判定する
請求項34に記載のシステム。
【請求項39】
前記符号化されたデータが、レジストレーション構造を含み、前記レジストレーション構造が、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも2つのクロックトラックと、クロックトラックごとに2つの位置合わせ線とを含み、前記2つの位置合わせ線が、前記めいめいのクロックトラックの位置を示し、前記デコーダが、
位置合わせPLLを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、
前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定し、
前記位置合わせPLLを更新する
請求項34に記載のシステム。
【請求項40】
前記デコーダが、
クロックトラックごとに、めいめいのデータクロックPLLを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、
各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、
各データクロックPLLを更新する
請求項39に記載のシステム。
【請求項41】
表面に印刷するノズルの少なくとも1つの行を有する細長い印字ヘッドと、
表面上のマーキングを感知する画素センサの少なくとも1つの行を有する細長いイメージセンサと
を含むモノリシック集積回路。
【請求項42】
前記回路が、
前記印字ヘッドを使用して、符号化されたデータを印刷することと、
前記イメージセンサを使用して、符号化されたデータを感知することと
のうちの少なくとも1つに使用される、請求項41に記載のモノリシック集積回路。
【請求項43】
前記符号化されたデータが、
少なくとも1つのデータ部分であって、前記少なくとも1つのデータ部分が、ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも1つのデータ部分
を含む、請求項42に記載のモノリシック集積回路。
【請求項44】
前記符号化されたデータが、
前記表面の上または中のめいめいの位置に配置された少なくとも1つのデータ部分と、
前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも2つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも1つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも1つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータと
を含む、請求項42に記載のモノリシック集積回路。
【請求項45】
前記印字ヘッドが、
各データ部分が位置合わせ方向に延び、少なくとも1つの第1データ部分が前記位置合わせ方向に垂直な第2方向で少なくとも1つの第2データ部分から変位されるように、前記表面の上または中に前記データ部分を印刷することと、
前記データ部分の少なくともいくつかの配置を示す位置合わせデータを印刷することと
によって前記符号化されたデータを印刷する、請求項42に記載のモノリシック集積回路。
【請求項46】
前記画素センサが、
少なくとも2つの位置の前記位置合わせデータの少なくとも一部を感知することであって、前記感知された位置合わせデータが、前記イメージセンサと前記位置合わせ方向との間の角度を判定するのに使用される、感知することと、
前記少なくとも1つの第1データ部分の少なくとも一部を感知することであって、前記感知されたデータ部分が、前記少なくとも1つの第2データ部分が感知される前に、前記判定された角度を使用して少なくとも部分的に復号された、前記少なくとも1つの感知された第1データ部分である、感知することと
によって前記符号化されたデータを感知する、請求項45に記載のモノリシック集積回路。
【請求項47】
前記符号化されたデータが、
位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第1レジストレーション構造と、
前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第2レジストレーション構造と
のうちの少なくとも1つを含む、請求項45に記載のモノリシック集積回路。
【請求項48】
前記符号化されたデータが、少なくとも1つのデータブロックを含み、前記データブロックが、
複数の可能な値を定義するマークの配置と、
前記マークの位置を示す位置合わせデータと
を含む、請求項42に記載のモノリシック集積回路。
【請求項49】
各データブロックが、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第1列および最後の列が、符号化されたデータの生成に使用されるパラメータデータを符号化するのに使用される、請求項48に記載のモノリシック集積回路。
【請求項50】
前記データが、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される、請求項42に記載のモノリシック集積回路。
【請求項51】
前記印字ヘッドが、
インクジェット印字ヘッドと、
Memjet(商標)印字ヘッドと
のうちの少なくとも1つである、請求項41に記載のモノリシック集積回路。
【請求項52】
前記イメージセンサが、
アクティブ画素CMOSイメージセンサと、
CCDイメージセンサと
のうちの少なくとも1つである、請求項41に記載のモノリシック集積回路。
【請求項53】
前記印字ヘッドが、
実質的に不可視のインクを使用するフォーマットと、
赤外線吸収インクを使用するフォーマットと、
可視インクを使用する可視情報と、
媒体の実質的に同一の区域内の可視情報および前記実質的に不可視のフォーマットと、
実質的に同一の時の前記可視情報および前記実質的に不可視のフォーマットと、
netpage符号化されたデータと
のうちの少なくとも1つを印刷するように構成される、請求項41に記載のモノリシック集積回路。
【請求項54】
表面に印刷するノズルの少なくとも1つの行を有する細長い印字ヘッドと、
前記表面上のマーキングを感知する画素センサの少なくとも1つの行を有する細長いイメージセンサと
を含むモノリシック集積回路を組み込んだデバイス。
【請求項55】
搬送経路と、
ハウジングであって、
前記集積回路を含む空洞と、
前記搬送経路内に供給される媒体に小滴を置くことを可能にするための小滴吐出経路を画定するスロットと
を含むハウジングと、
少なくとも1つのインク供給と、
前記少なくとも1つのインク供給から前記モノリシック集積回路の表面に設けられた1つまたは複数の入口にンクを供給するインク供給モールディングと、
前記媒体を露光する少なくとも1つの放射源と、
前記媒体からの放射を前記画素センサにフォーカシングする少なくとも1つのフォーカシング要素と
を含む、請求項41に記載のデバイス。
【請求項56】
印刷される前記マーキングを示すデータを保管するドットシフトレジスタと、
前記ノズルの発射を制御するデータを保管する発射シフトレジスタと、
前記発射シフトレジスタにデータを保管するノズルタイミングおよび制御ブロックと
を含むコントローラを含む、請求項41に記載のデバイス。
【請求項57】
前記感知されたマーキングを示す信号を前記画素センサに出力させる画素制御ブロックと、
多重化された信号を形成するために前記信号を多重化するマルチプレクサと、
増幅された多重化された信号を形成するために前記多重化された信号を増幅する増幅器と、
前記増幅された多重化された信号を前記感知されたマーキングを示すデータに変換するアナログ−ディジタル変換器と
を含むコントローラを含む、請求項41に記載のデバイス。
【請求項58】
前記イメージセンサを通って前記媒体を搬送する少なくとも1つの搬送モータと、
ビットストリームデータを保管するストレージデバイスと、
前記媒体の存在を検出する少なくとも1つの媒体検出器と、
復号システムを制御するホストコントローラと
のうちの少なくとも1つを含む、請求項41に記載のデバイス。
【請求項59】
プリンタと、
リーダと、
復号システムと、
カメラと、
携帯電話機と
のうちの少なくとも1つを含む、請求項41に記載のデバイス。
【請求項60】
表面に符号化されたデータを印刷する印字ヘッドと、
前記表面上の符号化されたデータを感知するのに使用される感知デバイスと
を含むモノリシック集積回路であって、
使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられる
モノリシック集積回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate

【図31】
image rotate

【図32】
image rotate

【図33】
image rotate

【図34】
image rotate

【図35】
image rotate

【図36】
image rotate

【図37】
image rotate

【図38】
image rotate

【図39】
image rotate

【図40】
image rotate

【図41】
image rotate

【図42】
image rotate

【図43】
image rotate

【図44】
image rotate


【公表番号】特表2007−538308(P2007−538308A)
【公表日】平成19年12月27日(2007.12.27)
【国際特許分類】
【出願番号】特願2007−505324(P2007−505324)
【出願日】平成17年3月21日(2005.3.21)
【国際出願番号】PCT/AU2005/000391
【国際公開番号】WO2005/096219
【国際公開日】平成17年10月13日(2005.10.13)
【出願人】(303024600)シルバーブルック リサーチ ピーティワイ リミテッド (150)
【Fターム(参考)】