ランプ信号生成回路及びランプ信号調整回路
【課題】ランプ信号の周期（周波数）を変化させたときに、ランプ信号の電圧ピーク値を変化させないランプ信号生成回路及びランプ信号調整回路を提供する。
【解決手段】入力端子２１に入力されるクロック信号Ｓ１の周期が変化すると、ランプ信号生成回路５の各入力端子３６，３７，３８，３９は、Ｈレベル又はＬレベルの何れかにそれぞれの電圧が変化する。放電回路１９は、クロック信号Ｓ１に同期してコンデンサＣ３を放電させるため、ランプ信号Ｓ２の周波数はクロック信号Ｓ１の周波数に一致する。一方、充電回路１８は、コンデンサＣ３への充電電流が流れる抵抗素子Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とダイオードＤ３，Ｄ４，Ｄ５，Ｄ６の組を選択的に切り替えて、クロック信号Ｓ１の周期に拘わらず、ランプ信号Ｓ２の電圧ピーク値が一定の値となるように、コンデンサＣ３を充電する電流値を変化させる。
【解決手段】入力端子２１に入力されるクロック信号Ｓ１の周期が変化すると、ランプ信号生成回路５の各入力端子３６，３７，３８，３９は、Ｈレベル又はＬレベルの何れかにそれぞれの電圧が変化する。放電回路１９は、クロック信号Ｓ１に同期してコンデンサＣ３を放電させるため、ランプ信号Ｓ２の周波数はクロック信号Ｓ１の周波数に一致する。一方、充電回路１８は、コンデンサＣ３への充電電流が流れる抵抗素子Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とダイオードＤ３，Ｄ４，Ｄ５，Ｄ６の組を選択的に切り替えて、クロック信号Ｓ１の周期に拘わらず、ランプ信号Ｓ２の電圧ピーク値が一定の値となるように、コンデンサＣ３を充電する電流値を変化させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置や発光素子駆動装置などに適用可能なランプ信号生成回路及びランプ信号調整回路に関し、特にクロック信号に基づいてランプ信号を生成するランプ信号生成回路及びランプ信号調整回路に関する。
【背景技術】
【０００２】
特許文献１には、ＤＣ／ＤＣコンバータなどの電源装置において、デジタル回路の動作クロックに基づいて生成されたＰＷＭ（パルス幅変調）信号に基づき、スイッチング素子に対するＰＷＭ制御を行なう例が開示されている。
【０００３】
ＰＷＭ信号の周波数は、電源装置の動作状態に応じて変更される場合がある。例えば、軽負荷の時には、スイッチング素子の損失を低減するため、ＰＷＭ信号の周波数を低下させる場合がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−９６８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＰＷＭ信号をランプ信号に基づいて生成する場合、ＰＷＭ信号の周波数はランプ信号の周波数によって決まる。また、デジタル回路からのクロック信号である動作クロックに同期したランプ信号を用いてＰＷＭ信号を生成すれば、その動作クロックに同期したＰＷＭ信号が生成される。鋸波状のランプ信号は、通常、ランプ生成回路に組み込まれたコンデンサの充放電により生成される。ランプ信号の電圧ピーク値（充電電圧のピーク値）は、コンデンサへの充電電流の大小に依存する充電電圧の上昇の勾配と充電時間とにより決まる。従って、充電電圧の上昇の勾配が一定であれば、充電時間が長くなるほどランプ信号の電圧ピーク値（充電電圧のピーク値）が高くなる。
【０００６】
図１０は、従来のランプ生成回路１００の一例を示している。同図において、ランプ信号生成回路１００は、スイッチ素子Ｑ２と、コンデンサＣ２，Ｃ３と、ダイオードＤ２と、抵抗Ｒ４，Ｒ５，Ｒ６とにより構成される。具体的には、クロック信号Ｓ１の入力端子２１にコンデンサＣ２の一端を接続し、コンデンサＣ２の他端にダイオードＤ２のカソードと抵抗Ｒ４の一端を接続し、抵抗Ｒ４の他端に抵抗Ｒ５の一端とＮＰＮ型トランジスタからなるスイッチ素子Ｑ２のベースを接続する。また、図示しない内部電源からの電源電圧Ｖccのラインに抵抗Ｒ６の一端を接続し、抵抗Ｒ６の他端にスイッチ素子Ｑ２のコレクタとコンデンサＣ３の一端を接続する。そして、ダイオードＤ２のアノード，抵抗Ｒ５の他端，スイッチ素子Ｑ２のエミッタ及びコンデンサＣ３の他端を接地ラインに共通して接続し、抵抗Ｒ６とコンデンサＣ３の接続点であって、スイッチ素子Ｑ２のコレクタを、ランプ信号Ｓ２の出力端子２２に接続して、ランプ信号生成回路１００を構成する。
【０００７】
図１０に示したランプ信号生成回路１００では、抵抗Ｒ６の抵抗値とコンデンサＣ３の積として得られる時定数により、充電電圧の上昇の勾配が決まる。入力端子２１におけるクロック信号Ｓ１は、コンデンサＣ２を通してトリガ状に波形整形された微分信号Ｓ１０となる。コンデンサＣ２の他端に生成する微分信号Ｓ１０は、抵抗Ｒ４，Ｒ５で分圧された後に、スイッチ素子Ｑ２のベースに与えられる。微分信号Ｓ１０の電圧レベルが立ち上がると、スイッチ素子Ｑ２のエミッタ・コレクタ間がオンすることにより、コンデンサＣ３を放電する一方で、微分信号Ｓ１０の電圧レベルが低下すると、スイッチ素子Ｑ２のエミッタ・コレクタ間がオフすることにより、抵抗Ｒ６を通して電源電圧ＶccがコンデンサＣ３に与えられ、コンデンサＣ３を充電する。つまり、コンデンサＣ３の放電は、クロック信号Ｓ１の立ち上がりエッジに同期して行われ、その後、コンデンサＣ３の充電が開始するので、ランプ信号Ｓ２はクロック信号Ｓ１に同期した信号になる。また、クロック信号Ｓ１の周波数を変えることにより、ランプ信号Ｓ２の周波数を変えることができる。
【０００８】
図１１は、クロック信号Ｓ１が２５０ｋＨｚの場合と、クロック信号Ｓ１が５００ｋＨｚの場合のそれぞれについて、微分信号Ｓ１０とランプ信号Ｓ２の各波形を示している。同図に示したように、従来はランプ信号生成回路１００でクロック信号Ｓ１の周期が長くなると、ランプ信号Ｓ２の電圧ピーク値が高くなって、振幅が大きくなり、クロック信号Ｓ１の周期が短くなると、ランプ信号Ｓ２の電圧ピーク値が低くなって、振幅が小さくなる。しかしながら、ランプ信号Ｓ２の周期（充電時間）が長くなっても、ランプ信号Ｓ２の電圧ピーク値（充電電圧のピーク値）は、一定であることがランプ信号生成回路１００として好ましい。
【０００９】
そこで本発明は、ランプ信号の周期（周波数）を変化させたときに、ランプ信号の電圧ピーク値を変化させないようにするランプ信号生成回路及びランプ信号調整回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のランプ信号生成回路は、クロック信号が入力される第一入力端子と、前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、コンデンサと、前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと複数の前記第二入力端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されている。
【００１１】
本発明のランプ信号調整回路は、基本クロックを分周したクロック信号を生成するクロック信号生成回路と、複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、コンデンサと、前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと複数の前記端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されている。
【００１２】
本発明のランプ信号生成回路は、クロック信号が入力される第一入力端子と、前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、コンデンサと、前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されている。
【００１３】
本発明のランプ信号調整回路は、基本クロックを分周したクロック信号を生成するクロック信号生成回路と、複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、コンデンサと、前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されている。
【発明の効果】
【００１４】
本発明のランプ信号生成回路によれば、第一入力端子に入力されるクロック信号の周期が変化すると、複数の第二入力端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子と整流素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号生成回路を提供できる。
【００１５】
本発明のランプ信号調整回路によれば、クロック信号生成回路で生成されたクロック信号の周期が変化すると、複数の端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子と整流素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号調整回路を提供できる。
【００１６】
本発明のランプ信号生成回路によれば、第一入力端子に入力されるクロック信号の周期が変化すると、複数の第二入力端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子とスイッチ素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号生成回路を提供できる。
【００１７】
本発明のランプ信号調整回路によれば、クロック信号生成回路で生成されたクロック信号の周期が変化すると、複数の端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子とスイッチ素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号調整回路を提供できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第一の実施形態に係る電源装置の回路図である。
【図２】同上、ランプ信号生成回路の回路図である。
【図３】同上、パルス制御回路の回路図である。
【図４】同上、図１の電源装置における各部のタイミングチャートである。
【図５】同上、図２のランプ信号生成回路における各部のタイミングチャートである。
【図６】同上、図１の代替例を示す電源装置の回路図である。
【図７】同上、図６に対応した図３の代替例を示すパルス制御回路の回路図である。
【図８】同上、図６の電源装置における各部のタイミングチャートである。
【図９】同上、図２の代替例を示すランプ信号生成回路の回路図である。
【図１０】従来のランプ信号生成回路の回路図である。
【図１１】同上、ランプ信号生成回路における各部のタイミングチャートである。
【発明を実施するための形態】
【００１９】
本発明に係るランプ信号生成回路及びランプ信号調整回路について、添付図面を参照して説明する。
【００２０】
図１は、本発明を電源装置に適用した第一の実施形態の回路構成図を示している。この実施形態の電源装置は、出力電圧Ｖoutを一定に制御する定電圧出力回路ブロック１の構成を有する。定電圧出力回路ブロック１は、制御対象となるコンバータ２と、コンバータ２に対する電圧帰還ループを形成する電圧検出回路３，マイクロプロセッサ４，ランプ信号生成回路５及びパルス制御回路６とにより構成される。
【００２１】
コンバータ２は、入力端子＋Ｖｉ，−Ｖｉ間に印加される直流入力電圧Ｖinを、直流出力電圧Ｖoutに変換して出力端子＋Ｖｏ，−Ｖｏに供給するもので、出力端子＋Ｖｏ，−Ｖｏ間には図示しない負荷が接続される。ここでのコンバータ２は、入力電圧Ｖinよりも高い出力電圧Ｖoutに変換するために、チョークコイルＬ１と、スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサＣ１とによる昇圧チョッパ回路を構成している。より具体的には、入力端子＋Ｖｉ，−Ｖｉの両端間に、チョークコイルＬ１とスイッチング素子Ｑ１との直列回路が接続され、スイッチング素子Ｑ１の両端間に、ダイオードＤ１とコンデンサＣ１との直列回路が接続され、コンデンサＣ１の両端に出力端子＋Ｖｏ，−Ｖｏが接続される。スイッチング素子Ｑ１はＮチャネルのＭＯＳ型ＦＥＴであるが、バイポーラトランジスタなどの別な制御端子付き半導体素子を利用してもよい。
【００２２】
電圧検出回路３は、コンバータ２からの出力電圧Ｖoutを検出するもので、出力端子＋Ｖｏ，−Ｖｏ間に分圧用の抵抗Ｒ１，Ｒ２の直列回路を接続して構成される。抵抗Ｒ１，Ｒ２の接続点には、出力電圧Ｖoutを分圧した電圧値のアナログ検出電圧が生成される。
【００２３】
デジタル回路に相当するマイクロプロセッサ４は、出力電圧Ｖoutを安定化させるための制御指令値をデジタル演算により算出するもので、ＡＤＣ１１と、基準電源１２と、ＣＰＵ１４と、Ｉ／Ｏポート１５と、動作クロック１６と、クロック生成回路１７とをそれぞれ内蔵する。
【００２４】
ＡＤＣ１１は、電圧検出回路３からの電圧値（アナログ検出電圧）をデジタル値に変換するアナログ−デジタル変換回路に相当する。また基準電源１２は、ＡＤＣ１１がアナログ値をデジタル値に変換するときに使用する基準信号を、基準電圧として生成するものである。
【００２５】
ＣＰＵ（中央演算ユニット）１４は、ＡＤＣ１１で得られたデジタル信号に基づいてデジタルの制御指令値を算出する演算に続けて、前回算出した制御指令値と今回算出した制御指令値との差分値を算出する演算を行なう演算回路に相当する。また、Ｉ／Ｏ（入出力）ポート１５は、ＣＰＵ１４で算出された差分値に基づいて、少なくとも２つ以上の充電端子ＰＨ０，ＰＨ１及び放電端子ＰＬ０，ＰＬ１と、少なくとも２つ以上の制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９を発生する端子とから、Ｈ（高）レベル又はＬ（低）レベルの電圧を、マイクロプロセッサ４の外部にそれぞれ出力する信号出力回路に相当する。
【００２６】
動作クロック１６は、ＣＰＵ１４を一定の周期で動作させるための基本クロックを、動作クロック信号として出力するものである。
【００２７】
クロック生成回路１７は、動作クロック１６からの動作クロック信号を分周したクロック信号（同期クロック信号）Ｓ１を、マイクロプロセッサ４の外部に出力する分周器として設けられる。本実施形態では、動作クロック１６からの例えば８ＭＨｚの動作クロック信号を、クロック生成回路１７で１６分周して、５００ｋＨｚのクロック信号Ｓ１をランプ信号生成回路５に送出する。このクロック信号Ｓ１は、最終的に後述する駆動信号Ｓ５の周波数を決定するものである。
【００２８】
ここでのクロック生成回路１７は、ＣＰＵ１４の指示に従って、動作クロック１６が出力する動作クロック信号を分周する。つまり、ＣＰＵ１４がクロック生成回路１７に対して、動作クロック信号を何分周するのかを指示する。例えばＣＰＵ１４は、負荷を流れる電流（負荷電流）を監視し、負荷電流が小さいほどクロック信号Ｓ１の周波数が低くなり、負荷電流が大きいほどクロック信号Ｓ１の周波数が高くなるような指示を、クロック生成回路１７に与える。これにより、負荷電流の変化に応じてクロック信号Ｓ１の周波数を可変することができる。また、この可変する分周に応じて、ＣＰＵ１４がＩ／Ｏポート１５からの制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９の各電圧レベルを変更する。
【００２９】
マイクロプロセッサ４はその他に、動作クロック１６からの動作クロック信号を分周して、クロック信号Ｓ１よりも低い周波数のクロック信号をＩ／Ｏポート１５に出力する別なクロック生成回路（図示せず）を内蔵する。本実施形態では、動作クロック１６からの例えば８ＭＨｚの動作クロック信号を、別なクロック生成回路で２５６分周して、３１．２５ｋＨｚのクロック信号をＩ／Ｏポート１５に送出する。これによりＩ／Ｏポート１５は、各放電端子ＰＬ０，ＰＬ１と充電端子ＰＨ０，ＰＨ１から、周波数が３１．２５ｋＨｚのそれぞれ独立した電圧信号を、パルス制御回路６に出力することができる。したがってＣＰＵ１４も、動作クロック信号の２５６クロック毎に、新たな制御指令値を決定するようになっている。
【００３０】
ランプ信号生成回路５は、前記Ｉ／Ｏポート１５から出力される制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９と、クロック生成回路１７から出力されるクロック信号Ｓ１に基づいて、鋸波状のランプ信号Ｓ２を生成するものである。ランプ信号生成回路５からは、クロック信号Ｓ１と同じ周波数のランプ信号Ｓ２がパルス制御回路６に出力される。
【００３１】
図２は、ランプ信号生成回路５の回路図を示したものである。同図において、ランプ信号生成回路５は、図１０に示した従来のランプ信号生成回路１００の抵抗Ｒ６に代わり、クロック信号Ｓ１の周波数に拘わらず、コンデンサＣ３の充電電圧のピーク値を一定に調整する充電回路１８を設けた点が注目される。一方、前述したスイッチ素子Ｑ２と、コンデンサＣ２と、ダイオードＤ２と、抵抗Ｒ４，Ｒ５は、クロック信号Ｓ１の立ち上がりに同期してコンデンサＣ３を放電させる放電回路１９に相当する。
【００３２】
充電回路１８は、制御信号Ｓ６の入力端子３６にダイオードＤ３のアノードを接続し、ダイオードＤ３のカソードとコンデンサＣ３の一端との間に抵抗Ｒ１３を接続した第１の直列回路と、制御信号Ｓ７の入力端子３７にダイオードＤ４のアノードを接続し、ダイオードＤ４のカソードとコンデンサＣ３の一端との間に抵抗Ｒ１４を接続した第２の直列回路と、制御信号Ｓ８の入力端子３８にダイオードＤ５のアノードを接続し、ダイオードＤ５のカソードとコンデンサＣ３の一端との間に抵抗Ｒ１５を接続した第３の直列回路と、制御信号Ｓ９の入力端子３９にダイオードＤ６のアノードを接続し、ダイオードＤ６のカソードとコンデンサＣ３の一端との間に抵抗Ｒ１６を接続した第４の直列回路と、により構成される。
【００３３】
そして、例えばクロック信号Ｓ１の周期がＴ１の時には、ダイオードＤ３から抵抗Ｒ１３を介してコンデンサＣ３の充電が行われる。クロック信号Ｓ１の周期がＴ２の時には、ダイオードＤ４から抵抗Ｒ１４を介してコンデンサＣ３の充電が行われる。クロック信号Ｓ１の周期がＴ３の時には、ダイオードＤ５から抵抗Ｒ１５を介してコンデンサＣ３の充電が行われる。クロック信号Ｓ１の周期がＴ４の時には、ダイオードＤ６から抵抗Ｒ１６を介してコンデンサＣ３の充電が行われる。つまり、次の表１に示したように、クロック信号Ｓ１の周期がＴ１の時には、制御信号Ｓ６だけがＨレベルになる。クロック信号Ｓ１の周期がＴ２の時には、制御信号Ｓ７だけがＨレベルになる。クロック信号Ｓ１の周期がＴ３の時には、制御信号Ｓ８だけがＨレベルになる。クロック信号Ｓ１の周期がＴ４の時には、制御信号Ｓ９だけがＨレベルになる。
【００３４】
【表１】
【００３５】
また、コンデンサＣ３の容量値をＣとし、抵抗Ｒ１３の抵抗値をＲ１とし、抵抗Ｒ１４の抵抗値をＲ２とし、抵抗Ｒ１５の抵抗値をＲ３とし、抵抗Ｒ１６の抵抗値をＲ４としたときに、ランプ信号生成回路５は、クロック信号Ｓ１の周期がＴ１の時の時定数ＣＲ１と、クロック信号Ｓ１の周期がＴ２の時の時定数ＣＲ２と、クロック信号Ｓ１の周期がＴ３の時の時定数ＣＲ３と、クロック信号Ｓ１の周期がＴ４の時の時定数ＣＲ４を、それぞれの周期Ｔ１，Ｔ２，Ｔ３，Ｔ４におけるランプ信号Ｓ２の電圧ピーク値が相互に一致するように設定している。上記表１では、クロック信号Ｓ１の周期と、Ｉ／Ｏポート１５の出力論理値との関係だけでなく、パルス信号Ｓ２の電圧（コンデンサＣ３の充電電圧）の上昇勾配を決定する時定数との関係も、併せて示している。
【００３６】
つまり、Ｔ１／ＣＲ１＝Ｔ２／ＣＲ２＝Ｔ３／ＣＲ３＝Ｔ４／ＣＲ４という関係が成り立つように、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６の各抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４が設定される。
【００３７】
再度図１に戻り、パルス制御回路６は、充電端子ＰＨ０，ＰＨ１から出力されるＨレベルの電圧や、放電端子ＰＬ０，ＰＬ１から出力されるＬレベルの電圧に基づくパルス幅の駆動信号Ｓ５を、ランプ信号生成回路５から出力されるランプ信号Ｓ２と同じ周期で、スイッチング素子Ｑ１の制御端子であるゲートに送出するものである。
【００３８】
図３は、パルス制御回路６の回路例を示したもので、これは図１において、Ｉ／Ｏポート１５が１つの放電端子ＰＬ０と、１つの充電端子ＰＨ０だけを備えた場合の回路構成を示している。同図において、パルス制御回路６は、充放電回路２８とコンパレータＣＭＰとからなり、充放電回路２８は、コンデンサＣ４と、ダイオードＤ３，Ｄ４と、抵抗Ｒ８，Ｒ９とにより構成される。具体的には、ランプ信号Ｓ２の入力端子２４に、コンパレータＣＭＰの一方の入力端子である反転入力端子を接続し、Ｉ／Ｏポート１５の放電端子ＰＬ０に接続する入力端子４１に、ダイオードＤ３のカソードを接続し、Ｉ／Ｏポート１５の充電端子ＰＨ０に接続する入力端子４２に、ダイオードＤ４のアノードを接続する。また、ダイオードＤ３のアノードに抵抗Ｒ８の一端を接続し、ダイオードＤ４のカソードに抵抗Ｒ９の一端を接続し、抵抗Ｒ８，Ｒ９の他端とコンデンサＣ４の一端との接続点に、コンパレータＣＭＰの他方の入力端子である非反転入力端子を接続する。そして、コンデンサＣ４の他端を接地ラインに接続し、コンパレータＣＭＰの出力端子を駆動信号Ｓ５の出力端子２６に接続して、パルス制御回路６を構成する。
【００３９】
次に、上記構成についてその作用を説明する。この説明では、図４に示す各部のタイミングチャートを参照する。同図において、最上段にあるのは動作クロック１６からの動作クロック信号を示しており、以下、クロック信号Ｓ１，ランプ信号Ｓ２，ＣＰＵ１４で生成される制御指令値，差分出力値，放電端子ＰＬ０の電圧レベル，充電端子ＰＨ０の電圧レベル，前記図３で示したコンデンサＣ４の両端間電圧Ｓ４，駆動信号Ｓ５をそれぞれ示している。
【００４０】
パルス制御回路６からスイッチング素子Ｑ１のゲートにパルス状の駆動信号Ｓ５が与えられると、スイッチング素子Ｑ１はオン・オフ動作を繰り返す。スイッチング素子Ｑ１がオンすると、チョークコイルＬ１に入力電圧Ｖinが印加されるので、ダイオードＤ１はオフ状態となり、平滑用のコンデンサＣ１の放電電圧が出力端子＋Ｖｏ，−Ｖｏから負荷に出力電圧Ｖoutとして供給される。スイッチング素子Ｑ１がオフすると、入力電圧ＶinにチョークコイルＬ１の逆起電圧が重畳されるので、ダイオードＤ１はオン状態となり、そのダイオードＤ１を通してコンデンサＣ１が充電されると共に、入力電圧Ｖinよりも高い出力電圧Ｖoutが、出力端子＋Ｖｏ，−Ｖｏから負荷に供給される。
【００４１】
コンバータ２からの出力電圧Ｖoutは、電圧検出回路３によって監視される。電圧検出回路３は、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧して得たアナログ検出電圧を、マイクロプロセッサ４のＡＤＣ１１に送出する。ＡＤＣ１１では、基準電源１２からの基準電圧を利用して、前記アナログ検出電圧をデジタル値に変換し、これをＣＰＵ１４に送出する。
【００４２】
ＣＰＵ１４は、電圧検出回路３及びＡＤＣ１１で得られた検出電圧の値に基づいて、制御指令値を算出する。この場合、出力電圧Ｖoutが高くなると制御指令値が低くなり、逆に出力電圧Ｖoutが低くなると制御指令値が高くなる。算出された制御指令値は、差分出力値を算出するのに一時的に記憶手段（図示せず）に記憶保持される。次にＣＰＵ１４は、前回の制御指令値を記憶手段から読み出して、今回の算出した制御指令値と前回の制御指令値との差分を算出する。この差分出力値は、一定周期で算出される制御指令値に対して、所定の制御遅延を有して算出され、ＣＰＵ１４からＩ／Ｏポート１５に送出される。
【００４３】
Ｉ／Ｏポート１５は、ＣＰＵ１４からの差分出力値に基づいて、充電端子ＰＨ０からＨレベルの電圧が出力される期間と、放電端子ＰＬ０からＬレベルの電圧が出力される期間をそれぞれ決定する。この場合、差分出力値がプラス（正）であれば、Ｈレベルの電圧が充電端子ＰＨ０から出力され、逆に差分出力値がマイナス（負）であれば、Ｌレベルの電圧が放電端子ＰＬ０から出力される。充電端子ＰＨ０から出力するＨレベルの電圧、或いは放電端子ＰＬ０から出力するＬレベルの電圧は、差分出力値の絶対値が大きくなる程、その期間が長くなり、差分出力値の絶対値が小さくなる程、その期間が短くなる。
【００４４】
Ｉ／Ｏポート１５は、動作クロック１６からの動作クロック信号を２５６分周した約３０ｋＨｚのクロック信号が与えられ、このクロック信号と同じ周波数で、充電端子ＰＨ０や放電端子ＰＬ０からそれぞれ独立した電圧信号を生成する。そのためＣＰＵ１４は、この電圧信号と同じ周波数毎に、新たな制御指令値と差分出力値を決定する。図４に示す例では、充電端子ＰＨ０や放電端子ＰＬ０から出力する電圧信号の周波数に合わせて、ＣＰＵ１４が「１０」，「５０」，「１２８」，「４０」，「３０」の各制御指令値を順に算出する。またＣＰＵ１４は、制御指令値を算出したのに続いて、前回の制御指令値との差分値（差分出力値）を算出する。図４に示す例では、ＣＰＵ１４が「＋１０」，「＋４０」，「＋７８」，「−１１０」，「−１０」の各差分出力値を順に算出し、Ｉ／Ｏポート１５に出力する。Ｉ／Ｏポート１５は、その差分出力値の絶対値に応じた時間幅で、差分出力値がプラスの場合には、充電端子ＰＨ０をＨレベルの電圧に切替え、差分出力値がマイナスの場合には、放電端子ＰＬ０をＬレベルの電圧に切替えるような電圧信号を、マイクロプロセッサ４からパルス制御回路６に送出する。
【００４５】
マイクロプロセッサ４は、前記充電端子ＰＨ０や放電端子ＰＬ０から出力する電圧信号の他に、クロック生成回路１７からのクロック信号Ｓ１と、Ｉ／Ｏポート１５からの制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９をランプ信号生成回路５に送出する。ＣＰＵ１４はクロック信号Ｓ１の周波数を決定するために、負荷電流の変化などに応じて、動作クロック信号を何分周するのかをクロック生成回路１７に指示する。例えば負荷電流が小さい場合には、クロック信号Ｓ１の周波数を下げるために、ＣＰＵ１４が８ＭＨｚの動作クロック信号を３２分周するように指示することで、クロック生成回路１７は２５０ｋＨｚのクロック信号Ｓ１を出力する。また、負荷電流がそれよりも大きい場合には、ＣＰＵ１４が８ＭＨｚの動作クロック信号を１６分周するように指示することで、クロック生成回路１７は５００ｋＨｚのクロック信号Ｓ１を出力する。
【００４６】
またＣＰＵ１４は、前記表１に示したように、クロック信号Ｓ１の周波数（周期Ｔ１，Ｔ２，Ｔ３，Ｔ４）に対応して、制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９の何れか一つを選択的にＨレベルにして、Ｉ／Ｏポート１５から出力させる。これにより、充電回路１８を通してコンデンサＣ３への充電電圧の上昇の勾配が決まる。ＣＰＵ１４は、動作クロック信号の２５６クロック毎（約３０ｋＨｚ）に、クロック信号Ｓ１の周波数を決定する。
【００４７】
ここでランプ信号生成回路５について、図５のタイミングチャートに基づきその動作を詳しく説明する。図５は、クロック信号Ｓ１が２５０ｋＨｚの場合と、クロック信号Ｓ１が５００ｋＨｚの場合のそれぞれについて、微分信号Ｓ１０とランプ信号Ｓ２の各波形を示している。
【００４８】
例えばクロック信号Ｓ１の周波数を５００ｋＨｚにする場合、ＣＰＵ１４はクロック生成回路１７に対して動作クロック信号を１６分周するように指示すると共に、Ｉ／Ｏポート１５を通して制御信号Ｓ６をＨレベルにし、それ以外の制御信号Ｓ７，Ｓ８，Ｓ９をＬレベルにする。このときクロック生成回路１７は、５００ｋＨｚの周波数でクロック信号Ｓ１を生成し、そのクロック信号Ｓ１が放電回路１９のコンデンサＣ２を通ることにより、クロック信号Ｓ１の立ち上がりエッジに同期してコンデンサＣ３を放電させるトリガ状の微分信号Ｓ１０が、放電回路１９で生成される。また充電回路１８は、ダイオードＤ６から抵抗Ｒ１６を介してコンデンサＣ３の充電を行なうので、コンデンサＣ３の充電電圧は、時定数Ｃ・Ｒ１による勾配で上昇する。したがって、ランプ信号生成回路５の出力端子２２には、５００ｋＨｚの周波数で所定の勾配を有するランプ信号Ｓ２が生成される（図５の下段の各波形を参照）。
【００４９】
一方、負荷電流が少なくなって、例えばクロック信号Ｓ１の周波数を２５０ｋＨｚに変える場合、ＣＰＵ１４はクロック生成回路１７に対して動作クロック信号を３２分周するように指示すると共に、Ｉ／Ｏポート１５を通して制御信号Ｓ７をＨレベルにし、それ以外の制御信号Ｓ６，Ｓ８，Ｓ９をＬレベルにする。このときクロック生成回路１７は、２５０ｋＨｚの周波数でクロック信号Ｓ１を生成し、そのクロック信号Ｓ１が放電回路１９のコンデンサＣ２を通ることにより、クロック信号Ｓ１の立ち上がりエッジに同期してコンデンサＣ３を放電させるトリガ状の微分信号Ｓ１０が、放電回路１９で生成される。また充電回路１８は、ダイオードＤ５から抵抗Ｒ１５を介してコンデンサＣ３の充電を行なうので、コンデンサＣ３の充電電圧は、時定数Ｃ・Ｒ２による勾配で上昇する。したがって、ランプ信号生成回路５の出力端子２２には、２５０ｋＨｚの周波数でランプ信号Ｓ２が生成されるが、このときのランプ信号Ｓ２の上昇する勾配は、前述のランプ信号Ｓ２が５００ｋＨｚの周波数である場合よりも緩やかになり、コンデンサＣ３が放電を開始する直前のランプ信号Ｓ２の電圧ピーク値は、ランプ信号Ｓ２の周波数に拘わらずどれも一定となる（図５の上段の各波形を参照）。
【００５０】
上記以外の周波数でクロック信号Ｓ１を生成する場合も、Ｔ１／ＣＲ１＝Ｔ２／ＣＲ２＝Ｔ３／ＣＲ３＝Ｔ４／ＣＲ４という関係が成り立つように、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６の各抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４を設定している。そのため、クロック信号Ｓ１の周期が長くなったときには、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６の何れかとコンデンサＣ３とによる時定数が大きくなり、逆にクロック信号Ｓ１の周期が短くなったときには、その時定数が小さくなって、クロック信号Ｓ１の周期が変化しても、ランプ信号Ｓ２の電圧ピーク値は一定の値に維持される。
【００５１】
再度図４に戻って説明すると、パルス制御回路６の充放電回路２８は、マイクロプロセッサ４の少なくとも一つのＩ／Ｏポートである充電端子ＰＨ０がＨレベルの電圧を出力したときに、ダイオードＤ４から抵抗Ｒ９を通してコンデンサＣ４の充電が行われ、マイクロプロセッサ４の少なくとも別な一つのＩ／Ｏポートである放電端子ＰＬ０がＬレベルの電圧を出力したときに、抵抗Ｒ８からダイオードＤ３を通してコンデンサＣ４の放電が行われるように構成される。充電端子ＰＨ０に接続する入力端子４２とコンデンサＣ４は、充電回路を構成するダイオードＤ４と抵抗Ｒ９とを介して接続される。この際、ダイオードＤ４のアノードを入力端子４２に接続して、充電端子ＰＨ０がＨレベルの電圧を出力したときに、コンデンサＣ４を充電できるようにする。放電端子ＰＬ０に接続する入力端子４１とコンデンサＣ４も、放電回路を構成するダイオードＤ３と抵抗Ｒ８とを介して接続される。この際、ダイオードＤ３のカソードを入力端子４１に接続して、放電端子ＰＬ０がＬレベルの電圧を出力したときに、コンデンサＣ４を放電できるようにする。
【００５２】
こうして、充放電回路２８の出力電圧となるコンデンサＣ４の両端間電圧Ｓ４は、ＣＰＵ１４の差分出力値から、充電端子ＰＨ０から出力するＨレベルの電圧の時間幅と、放電端子ＰＬ０から出力するＬレベルの電圧の時間幅に基づいて調整される。具体的には図４に示すように、充電端子ＰＨ０からＨレベルの電圧が出力される期間に、コンデンサＣ４が充電して、その両端間電圧Ｓ４が直線的に上昇し、放電端子ＰＬ０からＬレベルの電圧が出力される期間に、コンデンサＣ４が放電して、その両端間電圧Ｓ４が直線的に下降する。それ以外の、充電端子ＰＨ０がＬレベルの電圧で、且つ放電端子ＰＬ０がＨレベルの電圧である期間は、コンデンサＣ４が充放電されず、その両端間電圧Ｓ４が保持（ホールド）される。表２は、図３に示すパルス制御回路６において、充電端子ＰＨ０と放電端子ＰＬ０の各電圧レベルに対するコンデンサＣ４の両端間電圧Ｓ４をあらわした遷移表である。
【００５３】
【表２】
【００５４】
ランプ信号生成回路５からのランプ信号Ｓ２は、パルス制御回路６のコンパレータＣＭＰの反転入力端子に入力され、充放電回路２８の出力電圧であるコンデンサＣ４の両端間電圧Ｓ４は、コンパレータＣＭＰの非反転入力端子に入力される。コンパレータＣＭＰは、ランプ信号Ｓ２の電圧値とコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づくデューティ比のパルス駆動信号Ｓ５を、スイッチング素子Ｑ１のゲートに送出する。これにより、コンバータ２からの出力電圧Ｖoutが一定値となるように、スイッチング素子Ｑ１がオン・オフ動作される。
【００５５】
前記駆動信号Ｓ５の周波数は、ランプ信号Ｓ２の周波数と同じになり、この駆動信号Ｓ５のパルス幅は、コンデンサＣ４の両端間電圧Ｓ４により調整される。図３に示す回路では、ランプ信号Ｓ２の電圧レベルよりも、コンデンサＣ４の両端間電圧Ｓ４が高くなると、Ｈレベルの駆動信号が生成される。したがって、コンデンサＣ４の両端間電圧Ｓ４が高くなるに従い、スイッチング素子２をオンにする駆動信号Ｓ５のパルス幅も広がる。充電端子ＰＨ０や放電端子ＰＬ０から充放電回路２８に入力される電圧信号の周波数は、ランプ信号Ｓ２の周波数よりも低くてもよい。
【００５６】
本実施形態では、（０〜２５５）×動作クロック信号の周期（１２５ｎＳ）の範囲で、充電端子ＰＨ０からＨレベルの電圧を出力する期間や、放電端子ＰＬ０からＬレベルの電圧を出力する期間が変化する。これらの電圧の出力期間は、動作クロック１６からの動作クロック信号（８ＭＨｚ）に基づいて生成され、１２５ｎＳ単位で段階的に変化する。そしてこの電圧の出力期間に基づいて、コンデンサＣ４の両端間電圧Ｓ４は上昇又は減少し、当該電圧Ｓ４とランプ信号Ｓ２がコンパレータＣＭＰにそれぞれ入力される。したがって、コンパレータＣＭＰから出力される駆動信号Ｓ５は、コンデンサＣ４の両端間電圧Ｓ４が上昇又は減少する期間中に、そのパルス幅を１パルス毎に変化させることが可能になる。
【００５７】
また、駆動信号Ｓ５の周波数（例えば５００ｋＨｚ）は、チョークコイルＬ１のサイズとスイッチング素子Ｑ１のスイッチングロスの双方を考慮して決定される。その理由は、周波数を低くするとチョークコイルＬ１のサイズが大きくなり、周波数を高くすると、スイッチング素子Ｑ１のスイッチングロスが増加するからである。クロック生成回路１７は、ＣＰＵ１４で制御指令値を算出するための処理時間を確保するのに、動作クロック信号を１６分周してはおらず、コンバータ２の仕様に基づいて、クロック信号Ｓ１の周波数を決定することができる。
【００５８】
本実施形態において、動作クロック信号の周波数は例えば５００ｋＨｚであっても、動作クロック１６にクロック生成回路１７の機能を兼用させることで、駆動信号Ｓ５の周波数を５００ｋＨｚのままにした回路が実現可能である。この場合、充電端子ＰＨ０や放電端子ＰＬ０からの電圧信号の周波数は、５００／２５６＝１．９５ｋＨｚとなる。またＣＰＵ１４は、動作クロック信号に対して２５６クロック毎に新たな制御指令値を算出できればよく、動作クロック信号の周波数に依存しない。
【００５９】
なお図３では、１つの放電端子ＰＬ０と、１つの充電端子ＰＨ０だけを備えたパルス制御回路６を示したが、２つ以上の充電端子ＰＨ０，ＰＨ１，…と、２つ以上の放電端子ＰＬ０，ＰＬ１，…を備えたものでもよく、その場合は、コンデンサＣ４の両端間電圧Ｓ４を、より細かく短時間で調整することができる。
【００６０】
以上のように、本実施形態のランプ信号生成回路５は、クロック信号Ｓ１が入力される第一入力端子としての入力端子２１と、クロック信号Ｓ１の周期に応じて、Ｈレベル又はＬレベルの電圧がそれぞれ入力される複数の第二入力端子としての入力端子３６，３７，３８，３９と、コンデンサＣ３と、このコンデンサＣ３の充放電を行ない、コンデンサＣ３の端子間に生成された電圧をランプ信号Ｓ２として出力する充放電回路として、クロック信号Ｓ１に同期してコンデンサＣ３を放電させる放電回路１９と、コンデンサＣ３と複数の入力端子３６，３７，３８，３９との間にそれぞれ接続された複数組の抵抗素子である抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６と整流素子であるダイオードＤ３，Ｄ４，Ｄ５，Ｄ６からなり、これらの抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とダイオードＤ３，Ｄ４，Ｄ５，Ｄ６を介してコンデンサＣ３を充電する充電回路１８とを備えている。そして充電回路１８は、それぞれの入力端子３６，３７，３８，３９から入力される電圧のレベルが変化すると、コンデンサＣ３を充電する電流値が変化するように構成されている。
【００６１】
また、本実施形態のランプ信号調整回路は、上述したランプ信号生成回路５の他に、基本クロックとしての動作クロック信号を分周したクロック信号Ｓ１を生成するクロック信号生成回路１７と、前記入力端子３６，３７，３８，３９にそれぞれ接続する複数の端子を備え、クロック信号Ｓ１の周期に応じて、それぞれの端子からＨレベル又はＬレベルの電圧を出力する信号出力回路としてのＩ／Ｏポート１５を含んで構成される。
【００６２】
このような構成であれば、クロック信号生成回路１７で生成され、入力端子２１に入力されるクロック信号Ｓ１の周期が変化すると、クロック信号生成回路１７の複数の端子と繋がるランプ信号生成回路５の各入力端子３６，３７，３８，３９は、Ｈレベル又はＬレベルの何れかにそれぞれの電圧が変化する。放電回路１９は、クロック信号Ｓ１に同期してコンデンサＣ３を放電させるため、ランプ信号Ｓ２の周波数はクロック信号Ｓ１の周波数に一致する。一方、充電回路１８は、コンデンサＣ３への充電電流が流れる抵抗素子Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とダイオードＤ３，Ｄ４，Ｄ５，Ｄ６の組を選択的に切り替えて、クロック信号Ｓ１の周期に拘わらず、ランプ信号Ｓ２の電圧ピーク値が一定の値となるように、コンデンサＣ３を充電する電流値を変化させる。これにより、ランプ信号Ｓ２の周期を変化させたときに、ランプ信号Ｓ２の電圧ピーク値を変化させないようなランプ信号生成回路５と、そのランプ信号生成回路５を含むランプ信号調整回路を提供できる。
【００６３】
なお上記実施形態では、図６に示すような電源装置の構成と、図７に示すような別な例のパルス制御回路６を採用してもよい。ここでのＩ／Ｏポート１５は、ＣＰＵ１４で算出された制御指令値に基づいて決定されるデューティ比のパルス信号Ｓ３を、マイクロプロセッサ４の外部に出力する構成を有する。またパルス制御回路６は、積分回路２８を構成するコンデンサＣ４及び抵抗Ｒ７と、コンパレータＣＭＰとにより構成される。具体的には、ランプ信号Ｓ２の入力端子２４に、コンパレータＣＭＰの一方の入力端子である反転入力端子を接続し、パルス信号Ｓ３の入力端子２５に、積分回路２８の入力端である抵抗Ｒ７の一端を接続し、積分回路２８の出力端である抵抗Ｒ７の他端とコンデンサＣ４の一端との接続点に、コンパレータＣＭＰの他方の入力端子である非反転入力端子を接続する。そして、コンデンサＣ４の他端を接地ラインに接続し、コンパレータＣＭＰの出力端子を駆動信号Ｓ５の出力端子２６に接続して、パルス制御回路６を構成する。
【００６４】
図８は、図６に示す電源装置の各部の波形を示している。同図において、最上段にあるのは動作クロック１６からの動作クロック信号を示しており、以下、クロック信号Ｓ１，ランプ信号Ｓ２，ＣＰＵ１４で生成される制御指令値，パルス信号Ｓ３，前記図３で示したコンデンサＣ４の両端間電圧Ｓ４，駆動信号Ｓ５をそれぞれ示している。
【００６５】
図６に示す電源装置では、ＣＰＵ１４が電圧検出回路３及びＡＤＣ１１で得られた検出電圧の値に基づいて、制御指令値を算出する。この場合、出力電圧Ｖoutが高くなると制御指令値が低くなり、逆に出力電圧Ｖoutが低くなると制御指令値が高くなる。Ｉ／Ｏポート１５は、ＣＰＵ１４で算出した制御指令値に基づいて決定されるデューティ比のパルス信号Ｓ３を生成する。この場合、制御指令値が大きくなるとパルス信号Ｓ３のデューティ比は大きくなり、逆に制御指令値が小さくなるとパルス信号Ｓ３のデューティ比は小さくなる。
【００６６】
Ｉ／Ｏポート１５は、動作クロック１６からの動作クロック信号を２５６分周した約３０ｋＨｚのクロック信号が与えられており、このクロック信号と同じ周波数のパルス信号Ｓ３を生成する。そのためＣＰＵ１４は、パルス信号Ｓ３と同じ周波数毎に、新たな制御指令値を決定する。図８に示す例では、パルス信号Ｓ３の周波数に合わせて、ＣＰＵ１４が「１０」，「５０」，「１２８」，「４０」，「３０」の各制御指令値を順に算出し、その制御指令値に応じたデューティ比のパルス信号Ｓ３が、Ｉ／Ｏポート１５により生成され、マイクロプロセッサ４からパルス制御回路６に送出される。
【００６７】
パルス信号Ｓ３は、パルス制御回路６の積分回路２８に入力される。積分回路２８の出力電圧となるコンデンサＣ４の両端間電圧Ｓ４は、パルス信号Ｓ３のデューティ比に基づいて上昇又は下降する。この場合、図８に示すように、電圧Ｃ４は積分回路２８を構成する抵抗Ｒ７とコンデンサＣ４の時定数に依存して、パルス信号Ｓ３がＨレベルになると上昇し、パルス信号Ｓ３がＬレベルになると下降して、固定したパルス信号Ｓ３の一周期の間で常に変動する。また、パルス信号Ｓ３のデューティ比が大きくなるほど、電圧Ｃ４が上昇し続ける時間は長くなり、その後の電圧Ｃ４が下降し続ける時間は短くなる。
【００６８】
ランプ信号生成回路５からのランプ信号Ｓ２は、パルス制御回路６のコンパレータＣＭＰの反転入力端子に入力され、積分回路２８の出力電圧であるコンデンサＣ４の両端間電圧Ｓ４は、コンパレータＣＭＰの非反転入力端子に入力される。コンパレータＣＭＰは、ランプ信号Ｓ２の電圧値とコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づくデューティ比のパルス駆動信号Ｓ５を、スイッチング素子Ｑ１のゲートに送出する。これにより、コンバータ２からの出力電圧Ｖoutが一定値となるように、スイッチング素子Ｑ１がオン・オフ動作される。
【００６９】
そしてここでも、制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９を出力する端子を備えたＩ／Ｏポート１５と、その制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９を受けるランプ信号生成回路５の構成は上述したものと共通している。したがって、ランプ信号Ｓ２の周期を変化させたときに、ランプ信号Ｓ２の電圧ピーク値を変化させないようなランプ信号生成回路５と、そのランプ信号生成回路５を含むランプ信号調整回路を提供できる。
【００７０】
またランプ信号生成回路５の構成は、図２以外の構成であっても構わない。図９は、ランプ信号生成回路５の別な回路例を示している。ここでの充電電圧調整回路１８は、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６が、スイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６を介して、図示しない内部電源で生成された電源電圧Ｖccのラインに接続される。すなわち充電回路１８は、電源電圧Ｖccのラインにスイッチ素子Ｑ３のソースを接続し、スイッチ素子Ｑ３のドレインとコンデンサＣ３の一端との間に抵抗Ｒ１３を接続した第１の直列回路と、電源電圧Ｖccのラインにスイッチ素子Ｑ４のソースを接続し、スイッチ素子Ｑ４のドレインとコンデンサＣ３の一端との間に抵抗Ｒ１４を接続した第２の直列回路と、電源電圧Ｖccのラインにスイッチ素子Ｑ５のソースを接続し、スイッチ素子Ｑ５のドレインとコンデンサＣ３の一端との間に抵抗Ｒ１５を接続した第３の直列回路と、電源電圧Ｖccのラインにスイッチ素子Ｑ６のソースを接続し、スイッチ素子Ｑ６のドレインとコンデンサＣ３の一端との間に抵抗Ｒ１６を接続した第４の直列回路と、により構成される。また、制御信号Ｓ６の入力端子３６は、スイッチ素子Ｑ３の制御端子であるゲートに接続し、制御信号Ｓ７の入力端子３７は、スイッチ素子Ｑ４のゲートに接続に接続し、制御信号Ｓ８の入力端子３８は、スイッチ素子Ｑ５のゲートに接続し、制御信号Ｓ９の入力端子３９は、スイッチ素子Ｑ６のゲートに接続する。従って、オンしたスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６に接続される抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６にだけ、コンデンサＣ３に充電電流が流れる。
【００７１】
スイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６は、何れもＰチャネルＭＯＳ型ＦＥＴであり、ゲートにＬレベルの電圧が与えられたスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６だけがオンする。例えば、クロック信号Ｓ１の周期がＴ１の時には、制御信号Ｓ６だけがＬレベルになる。クロック信号Ｓ１の周期がＴ２の時には、制御信号Ｓ７だけがＬレベルになる。クロック信号Ｓ１の周期がＴ３の時には、制御信号Ｓ８だけがＬレベルになる。クロック信号Ｓ１の周期がＴ４の時には、制御信号Ｓ９だけがＬレベルになる。つまり、前記表１と各制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９の論理値は正反対となるが、ここでもＴ１／ＣＲ１＝Ｔ２／ＣＲ２＝Ｔ３／ＣＲ３＝Ｔ４／ＣＲ４という関係が成り立つように、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６の各抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４が設定される。したがって、この例でも、ランプ信号Ｓ２の電圧ピーク値は、ランプ信号Ｓ２の周波数に拘わらずどれも一定となる。
【００７２】
なお、スイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６がＭＯＳ型ＦＥＴの場合は、素子本来の特性として、ドレインからソースへの電流の流れを許容するダイオード６３，６４，６５，６６がそれぞれ内蔵される。
【００７３】
このように、本例でのランプ信号生成回路５は、クロック信号Ｓ１が入力される第一入力端子としての入力端子２１と、クロック信号Ｓ１の周期に応じて、Ｈレベル又はＬレベルの電圧がそれぞれ入力される複数の第二入力端子としての入力端子３６，３７，３８，３９と、コンデンサＣ３と、このコンデンサＣ３の充放電を行ない、コンデンサＣ３の端子間に生成された電圧をランプ信号Ｓ２として出力する充放電回路として、クロック信号Ｓ１に同期してコンデンサＣ３を放電させる放電回路１９と、コンデンサＣ３と電源電圧Ｖccのラインとの間に接続された複数組の抵抗素子である抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６からなり、これらの抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６を介して、コンデンサＣ３を充電する充電回路１８とを備えている。そして充電回路１８は、それぞれの入力端子３６，３７，３８，３９から入力される電圧のレベルに応じて、それぞれのスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６がオン又はオフすることにより、コンデンサＣ３を充電する電流値が変化するように構成されている。
【００７４】
また、本実施形態のランプ信号調整回路は、上述したランプ信号生成回路５の他に、基本クロックとしての動作クロック信号を分周したクロック信号Ｓ１を生成するクロック信号生成回路１７と、前記入力端子３６，３７，３８，３９にそれぞれ接続する複数の端子を備え、クロック信号Ｓ１の周期に応じて、それぞれの端子からＨレベル又はＬレベルの電圧を出力する信号出力回路としてのＩ／Ｏポート１５を含んで構成される。
【００７５】
このような構成であれば、クロック信号生成回路１７で生成され、入力端子２１に入力されるクロック信号Ｓ１の周期が変化すると、クロック信号生成回路１７の複数の端子と繋がるランプ信号生成回路５の各入力端子３６，３７，３８，３９は、Ｈレベル又はＬレベルの何れかにそれぞれの電圧が変化する。放電回路１９は、クロック信号Ｓ１に同期してコンデンサＣ３を放電させるため、ランプ信号Ｓ２の周波数はクロック信号Ｓ１の周波数に一致する。一方、充電回路１８は、コンデンサＣ３への充電電流が流れる抵抗素子Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６の組を選択的に切り替えて、クロック信号Ｓ１の周期に拘わらず、ランプ信号Ｓ２の電圧ピーク値が一定の値となるように、コンデンサＣ３を充電する電流値を変化させる。これにより、ランプ信号Ｓ２の周期を変化させたときに、ランプ信号Ｓ２の電圧ピーク値を変化させないようなランプ信号生成回路５と、そのランプ信号生成回路５を含むランプ信号調整回路を提供できる。
【００７６】
以上、本発明の実施の形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施の形態にのみ限定する趣旨ではない。本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で提案したランプ信号生成回路５やランプ信号調整回路は、あらゆる回路構成のコンバータ２を含む電源装置に適用できる。また、負荷を一乃至複数の発光素子に特定し、その発光素子に流れる出力電流を一定に制御するために、前記電圧検出回路３に代わって電流検出回路を組み込んで、コンバータ２に対する電流帰還ループを形成する発光素子駆動装置にも、本発明の概念を適用できる。さらに言えば、そうした電源装置や発光素子駆動装置以外の各種回路装置にも、本発明の概念を同様に適用できる。また、各部の信号レベルや周波数（周期）や論理構成などを、上記各実施形態に示したものと変更しても構わない。
【符号の説明】
【００７７】
５ ランプ信号発生回路
１５ Ｉ／Ｏポート（信号出力回路）
１７ クロック信号生成回路
１８ 充電回路（充放電回路）
１９ 放電回路（充放電回路）
２１ 入力端子（第一入力端子）
３６，３７，３８，３９ 入力端子（第二入力端子）
Ｃ３ コンデンサ
Ｄ３，Ｄ４，Ｄ５，Ｄ６ ダイオード（整流素子）
Ｑ３，Ｑ４，Ｑ５，Ｑ６ スイッチ素子
Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６ 抵抗（抵抗素子）
【技術分野】
【０００１】
本発明は、電源装置や発光素子駆動装置などに適用可能なランプ信号生成回路及びランプ信号調整回路に関し、特にクロック信号に基づいてランプ信号を生成するランプ信号生成回路及びランプ信号調整回路に関する。
【背景技術】
【０００２】
特許文献１には、ＤＣ／ＤＣコンバータなどの電源装置において、デジタル回路の動作クロックに基づいて生成されたＰＷＭ（パルス幅変調）信号に基づき、スイッチング素子に対するＰＷＭ制御を行なう例が開示されている。
【０００３】
ＰＷＭ信号の周波数は、電源装置の動作状態に応じて変更される場合がある。例えば、軽負荷の時には、スイッチング素子の損失を低減するため、ＰＷＭ信号の周波数を低下させる場合がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−９６８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＰＷＭ信号をランプ信号に基づいて生成する場合、ＰＷＭ信号の周波数はランプ信号の周波数によって決まる。また、デジタル回路からのクロック信号である動作クロックに同期したランプ信号を用いてＰＷＭ信号を生成すれば、その動作クロックに同期したＰＷＭ信号が生成される。鋸波状のランプ信号は、通常、ランプ生成回路に組み込まれたコンデンサの充放電により生成される。ランプ信号の電圧ピーク値（充電電圧のピーク値）は、コンデンサへの充電電流の大小に依存する充電電圧の上昇の勾配と充電時間とにより決まる。従って、充電電圧の上昇の勾配が一定であれば、充電時間が長くなるほどランプ信号の電圧ピーク値（充電電圧のピーク値）が高くなる。
【０００６】
図１０は、従来のランプ生成回路１００の一例を示している。同図において、ランプ信号生成回路１００は、スイッチ素子Ｑ２と、コンデンサＣ２，Ｃ３と、ダイオードＤ２と、抵抗Ｒ４，Ｒ５，Ｒ６とにより構成される。具体的には、クロック信号Ｓ１の入力端子２１にコンデンサＣ２の一端を接続し、コンデンサＣ２の他端にダイオードＤ２のカソードと抵抗Ｒ４の一端を接続し、抵抗Ｒ４の他端に抵抗Ｒ５の一端とＮＰＮ型トランジスタからなるスイッチ素子Ｑ２のベースを接続する。また、図示しない内部電源からの電源電圧Ｖccのラインに抵抗Ｒ６の一端を接続し、抵抗Ｒ６の他端にスイッチ素子Ｑ２のコレクタとコンデンサＣ３の一端を接続する。そして、ダイオードＤ２のアノード，抵抗Ｒ５の他端，スイッチ素子Ｑ２のエミッタ及びコンデンサＣ３の他端を接地ラインに共通して接続し、抵抗Ｒ６とコンデンサＣ３の接続点であって、スイッチ素子Ｑ２のコレクタを、ランプ信号Ｓ２の出力端子２２に接続して、ランプ信号生成回路１００を構成する。
【０００７】
図１０に示したランプ信号生成回路１００では、抵抗Ｒ６の抵抗値とコンデンサＣ３の積として得られる時定数により、充電電圧の上昇の勾配が決まる。入力端子２１におけるクロック信号Ｓ１は、コンデンサＣ２を通してトリガ状に波形整形された微分信号Ｓ１０となる。コンデンサＣ２の他端に生成する微分信号Ｓ１０は、抵抗Ｒ４，Ｒ５で分圧された後に、スイッチ素子Ｑ２のベースに与えられる。微分信号Ｓ１０の電圧レベルが立ち上がると、スイッチ素子Ｑ２のエミッタ・コレクタ間がオンすることにより、コンデンサＣ３を放電する一方で、微分信号Ｓ１０の電圧レベルが低下すると、スイッチ素子Ｑ２のエミッタ・コレクタ間がオフすることにより、抵抗Ｒ６を通して電源電圧ＶccがコンデンサＣ３に与えられ、コンデンサＣ３を充電する。つまり、コンデンサＣ３の放電は、クロック信号Ｓ１の立ち上がりエッジに同期して行われ、その後、コンデンサＣ３の充電が開始するので、ランプ信号Ｓ２はクロック信号Ｓ１に同期した信号になる。また、クロック信号Ｓ１の周波数を変えることにより、ランプ信号Ｓ２の周波数を変えることができる。
【０００８】
図１１は、クロック信号Ｓ１が２５０ｋＨｚの場合と、クロック信号Ｓ１が５００ｋＨｚの場合のそれぞれについて、微分信号Ｓ１０とランプ信号Ｓ２の各波形を示している。同図に示したように、従来はランプ信号生成回路１００でクロック信号Ｓ１の周期が長くなると、ランプ信号Ｓ２の電圧ピーク値が高くなって、振幅が大きくなり、クロック信号Ｓ１の周期が短くなると、ランプ信号Ｓ２の電圧ピーク値が低くなって、振幅が小さくなる。しかしながら、ランプ信号Ｓ２の周期（充電時間）が長くなっても、ランプ信号Ｓ２の電圧ピーク値（充電電圧のピーク値）は、一定であることがランプ信号生成回路１００として好ましい。
【０００９】
そこで本発明は、ランプ信号の周期（周波数）を変化させたときに、ランプ信号の電圧ピーク値を変化させないようにするランプ信号生成回路及びランプ信号調整回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のランプ信号生成回路は、クロック信号が入力される第一入力端子と、前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、コンデンサと、前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと複数の前記第二入力端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されている。
【００１１】
本発明のランプ信号調整回路は、基本クロックを分周したクロック信号を生成するクロック信号生成回路と、複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、コンデンサと、前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと複数の前記端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されている。
【００１２】
本発明のランプ信号生成回路は、クロック信号が入力される第一入力端子と、前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、コンデンサと、前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されている。
【００１３】
本発明のランプ信号調整回路は、基本クロックを分周したクロック信号を生成するクロック信号生成回路と、複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、コンデンサと、前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されている。
【発明の効果】
【００１４】
本発明のランプ信号生成回路によれば、第一入力端子に入力されるクロック信号の周期が変化すると、複数の第二入力端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子と整流素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号生成回路を提供できる。
【００１５】
本発明のランプ信号調整回路によれば、クロック信号生成回路で生成されたクロック信号の周期が変化すると、複数の端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子と整流素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号調整回路を提供できる。
【００１６】
本発明のランプ信号生成回路によれば、第一入力端子に入力されるクロック信号の周期が変化すると、複数の第二入力端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子とスイッチ素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号生成回路を提供できる。
【００１７】
本発明のランプ信号調整回路によれば、クロック信号生成回路で生成されたクロック信号の周期が変化すると、複数の端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子とスイッチ素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号調整回路を提供できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第一の実施形態に係る電源装置の回路図である。
【図２】同上、ランプ信号生成回路の回路図である。
【図３】同上、パルス制御回路の回路図である。
【図４】同上、図１の電源装置における各部のタイミングチャートである。
【図５】同上、図２のランプ信号生成回路における各部のタイミングチャートである。
【図６】同上、図１の代替例を示す電源装置の回路図である。
【図７】同上、図６に対応した図３の代替例を示すパルス制御回路の回路図である。
【図８】同上、図６の電源装置における各部のタイミングチャートである。
【図９】同上、図２の代替例を示すランプ信号生成回路の回路図である。
【図１０】従来のランプ信号生成回路の回路図である。
【図１１】同上、ランプ信号生成回路における各部のタイミングチャートである。
【発明を実施するための形態】
【００１９】
本発明に係るランプ信号生成回路及びランプ信号調整回路について、添付図面を参照して説明する。
【００２０】
図１は、本発明を電源装置に適用した第一の実施形態の回路構成図を示している。この実施形態の電源装置は、出力電圧Ｖoutを一定に制御する定電圧出力回路ブロック１の構成を有する。定電圧出力回路ブロック１は、制御対象となるコンバータ２と、コンバータ２に対する電圧帰還ループを形成する電圧検出回路３，マイクロプロセッサ４，ランプ信号生成回路５及びパルス制御回路６とにより構成される。
【００２１】
コンバータ２は、入力端子＋Ｖｉ，−Ｖｉ間に印加される直流入力電圧Ｖinを、直流出力電圧Ｖoutに変換して出力端子＋Ｖｏ，−Ｖｏに供給するもので、出力端子＋Ｖｏ，−Ｖｏ間には図示しない負荷が接続される。ここでのコンバータ２は、入力電圧Ｖinよりも高い出力電圧Ｖoutに変換するために、チョークコイルＬ１と、スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサＣ１とによる昇圧チョッパ回路を構成している。より具体的には、入力端子＋Ｖｉ，−Ｖｉの両端間に、チョークコイルＬ１とスイッチング素子Ｑ１との直列回路が接続され、スイッチング素子Ｑ１の両端間に、ダイオードＤ１とコンデンサＣ１との直列回路が接続され、コンデンサＣ１の両端に出力端子＋Ｖｏ，−Ｖｏが接続される。スイッチング素子Ｑ１はＮチャネルのＭＯＳ型ＦＥＴであるが、バイポーラトランジスタなどの別な制御端子付き半導体素子を利用してもよい。
【００２２】
電圧検出回路３は、コンバータ２からの出力電圧Ｖoutを検出するもので、出力端子＋Ｖｏ，−Ｖｏ間に分圧用の抵抗Ｒ１，Ｒ２の直列回路を接続して構成される。抵抗Ｒ１，Ｒ２の接続点には、出力電圧Ｖoutを分圧した電圧値のアナログ検出電圧が生成される。
【００２３】
デジタル回路に相当するマイクロプロセッサ４は、出力電圧Ｖoutを安定化させるための制御指令値をデジタル演算により算出するもので、ＡＤＣ１１と、基準電源１２と、ＣＰＵ１４と、Ｉ／Ｏポート１５と、動作クロック１６と、クロック生成回路１７とをそれぞれ内蔵する。
【００２４】
ＡＤＣ１１は、電圧検出回路３からの電圧値（アナログ検出電圧）をデジタル値に変換するアナログ−デジタル変換回路に相当する。また基準電源１２は、ＡＤＣ１１がアナログ値をデジタル値に変換するときに使用する基準信号を、基準電圧として生成するものである。
【００２５】
ＣＰＵ（中央演算ユニット）１４は、ＡＤＣ１１で得られたデジタル信号に基づいてデジタルの制御指令値を算出する演算に続けて、前回算出した制御指令値と今回算出した制御指令値との差分値を算出する演算を行なう演算回路に相当する。また、Ｉ／Ｏ（入出力）ポート１５は、ＣＰＵ１４で算出された差分値に基づいて、少なくとも２つ以上の充電端子ＰＨ０，ＰＨ１及び放電端子ＰＬ０，ＰＬ１と、少なくとも２つ以上の制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９を発生する端子とから、Ｈ（高）レベル又はＬ（低）レベルの電圧を、マイクロプロセッサ４の外部にそれぞれ出力する信号出力回路に相当する。
【００２６】
動作クロック１６は、ＣＰＵ１４を一定の周期で動作させるための基本クロックを、動作クロック信号として出力するものである。
【００２７】
クロック生成回路１７は、動作クロック１６からの動作クロック信号を分周したクロック信号（同期クロック信号）Ｓ１を、マイクロプロセッサ４の外部に出力する分周器として設けられる。本実施形態では、動作クロック１６からの例えば８ＭＨｚの動作クロック信号を、クロック生成回路１７で１６分周して、５００ｋＨｚのクロック信号Ｓ１をランプ信号生成回路５に送出する。このクロック信号Ｓ１は、最終的に後述する駆動信号Ｓ５の周波数を決定するものである。
【００２８】
ここでのクロック生成回路１７は、ＣＰＵ１４の指示に従って、動作クロック１６が出力する動作クロック信号を分周する。つまり、ＣＰＵ１４がクロック生成回路１７に対して、動作クロック信号を何分周するのかを指示する。例えばＣＰＵ１４は、負荷を流れる電流（負荷電流）を監視し、負荷電流が小さいほどクロック信号Ｓ１の周波数が低くなり、負荷電流が大きいほどクロック信号Ｓ１の周波数が高くなるような指示を、クロック生成回路１７に与える。これにより、負荷電流の変化に応じてクロック信号Ｓ１の周波数を可変することができる。また、この可変する分周に応じて、ＣＰＵ１４がＩ／Ｏポート１５からの制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９の各電圧レベルを変更する。
【００２９】
マイクロプロセッサ４はその他に、動作クロック１６からの動作クロック信号を分周して、クロック信号Ｓ１よりも低い周波数のクロック信号をＩ／Ｏポート１５に出力する別なクロック生成回路（図示せず）を内蔵する。本実施形態では、動作クロック１６からの例えば８ＭＨｚの動作クロック信号を、別なクロック生成回路で２５６分周して、３１．２５ｋＨｚのクロック信号をＩ／Ｏポート１５に送出する。これによりＩ／Ｏポート１５は、各放電端子ＰＬ０，ＰＬ１と充電端子ＰＨ０，ＰＨ１から、周波数が３１．２５ｋＨｚのそれぞれ独立した電圧信号を、パルス制御回路６に出力することができる。したがってＣＰＵ１４も、動作クロック信号の２５６クロック毎に、新たな制御指令値を決定するようになっている。
【００３０】
ランプ信号生成回路５は、前記Ｉ／Ｏポート１５から出力される制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９と、クロック生成回路１７から出力されるクロック信号Ｓ１に基づいて、鋸波状のランプ信号Ｓ２を生成するものである。ランプ信号生成回路５からは、クロック信号Ｓ１と同じ周波数のランプ信号Ｓ２がパルス制御回路６に出力される。
【００３１】
図２は、ランプ信号生成回路５の回路図を示したものである。同図において、ランプ信号生成回路５は、図１０に示した従来のランプ信号生成回路１００の抵抗Ｒ６に代わり、クロック信号Ｓ１の周波数に拘わらず、コンデンサＣ３の充電電圧のピーク値を一定に調整する充電回路１８を設けた点が注目される。一方、前述したスイッチ素子Ｑ２と、コンデンサＣ２と、ダイオードＤ２と、抵抗Ｒ４，Ｒ５は、クロック信号Ｓ１の立ち上がりに同期してコンデンサＣ３を放電させる放電回路１９に相当する。
【００３２】
充電回路１８は、制御信号Ｓ６の入力端子３６にダイオードＤ３のアノードを接続し、ダイオードＤ３のカソードとコンデンサＣ３の一端との間に抵抗Ｒ１３を接続した第１の直列回路と、制御信号Ｓ７の入力端子３７にダイオードＤ４のアノードを接続し、ダイオードＤ４のカソードとコンデンサＣ３の一端との間に抵抗Ｒ１４を接続した第２の直列回路と、制御信号Ｓ８の入力端子３８にダイオードＤ５のアノードを接続し、ダイオードＤ５のカソードとコンデンサＣ３の一端との間に抵抗Ｒ１５を接続した第３の直列回路と、制御信号Ｓ９の入力端子３９にダイオードＤ６のアノードを接続し、ダイオードＤ６のカソードとコンデンサＣ３の一端との間に抵抗Ｒ１６を接続した第４の直列回路と、により構成される。
【００３３】
そして、例えばクロック信号Ｓ１の周期がＴ１の時には、ダイオードＤ３から抵抗Ｒ１３を介してコンデンサＣ３の充電が行われる。クロック信号Ｓ１の周期がＴ２の時には、ダイオードＤ４から抵抗Ｒ１４を介してコンデンサＣ３の充電が行われる。クロック信号Ｓ１の周期がＴ３の時には、ダイオードＤ５から抵抗Ｒ１５を介してコンデンサＣ３の充電が行われる。クロック信号Ｓ１の周期がＴ４の時には、ダイオードＤ６から抵抗Ｒ１６を介してコンデンサＣ３の充電が行われる。つまり、次の表１に示したように、クロック信号Ｓ１の周期がＴ１の時には、制御信号Ｓ６だけがＨレベルになる。クロック信号Ｓ１の周期がＴ２の時には、制御信号Ｓ７だけがＨレベルになる。クロック信号Ｓ１の周期がＴ３の時には、制御信号Ｓ８だけがＨレベルになる。クロック信号Ｓ１の周期がＴ４の時には、制御信号Ｓ９だけがＨレベルになる。
【００３４】
【表１】
【００３５】
また、コンデンサＣ３の容量値をＣとし、抵抗Ｒ１３の抵抗値をＲ１とし、抵抗Ｒ１４の抵抗値をＲ２とし、抵抗Ｒ１５の抵抗値をＲ３とし、抵抗Ｒ１６の抵抗値をＲ４としたときに、ランプ信号生成回路５は、クロック信号Ｓ１の周期がＴ１の時の時定数ＣＲ１と、クロック信号Ｓ１の周期がＴ２の時の時定数ＣＲ２と、クロック信号Ｓ１の周期がＴ３の時の時定数ＣＲ３と、クロック信号Ｓ１の周期がＴ４の時の時定数ＣＲ４を、それぞれの周期Ｔ１，Ｔ２，Ｔ３，Ｔ４におけるランプ信号Ｓ２の電圧ピーク値が相互に一致するように設定している。上記表１では、クロック信号Ｓ１の周期と、Ｉ／Ｏポート１５の出力論理値との関係だけでなく、パルス信号Ｓ２の電圧（コンデンサＣ３の充電電圧）の上昇勾配を決定する時定数との関係も、併せて示している。
【００３６】
つまり、Ｔ１／ＣＲ１＝Ｔ２／ＣＲ２＝Ｔ３／ＣＲ３＝Ｔ４／ＣＲ４という関係が成り立つように、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６の各抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４が設定される。
【００３７】
再度図１に戻り、パルス制御回路６は、充電端子ＰＨ０，ＰＨ１から出力されるＨレベルの電圧や、放電端子ＰＬ０，ＰＬ１から出力されるＬレベルの電圧に基づくパルス幅の駆動信号Ｓ５を、ランプ信号生成回路５から出力されるランプ信号Ｓ２と同じ周期で、スイッチング素子Ｑ１の制御端子であるゲートに送出するものである。
【００３８】
図３は、パルス制御回路６の回路例を示したもので、これは図１において、Ｉ／Ｏポート１５が１つの放電端子ＰＬ０と、１つの充電端子ＰＨ０だけを備えた場合の回路構成を示している。同図において、パルス制御回路６は、充放電回路２８とコンパレータＣＭＰとからなり、充放電回路２８は、コンデンサＣ４と、ダイオードＤ３，Ｄ４と、抵抗Ｒ８，Ｒ９とにより構成される。具体的には、ランプ信号Ｓ２の入力端子２４に、コンパレータＣＭＰの一方の入力端子である反転入力端子を接続し、Ｉ／Ｏポート１５の放電端子ＰＬ０に接続する入力端子４１に、ダイオードＤ３のカソードを接続し、Ｉ／Ｏポート１５の充電端子ＰＨ０に接続する入力端子４２に、ダイオードＤ４のアノードを接続する。また、ダイオードＤ３のアノードに抵抗Ｒ８の一端を接続し、ダイオードＤ４のカソードに抵抗Ｒ９の一端を接続し、抵抗Ｒ８，Ｒ９の他端とコンデンサＣ４の一端との接続点に、コンパレータＣＭＰの他方の入力端子である非反転入力端子を接続する。そして、コンデンサＣ４の他端を接地ラインに接続し、コンパレータＣＭＰの出力端子を駆動信号Ｓ５の出力端子２６に接続して、パルス制御回路６を構成する。
【００３９】
次に、上記構成についてその作用を説明する。この説明では、図４に示す各部のタイミングチャートを参照する。同図において、最上段にあるのは動作クロック１６からの動作クロック信号を示しており、以下、クロック信号Ｓ１，ランプ信号Ｓ２，ＣＰＵ１４で生成される制御指令値，差分出力値，放電端子ＰＬ０の電圧レベル，充電端子ＰＨ０の電圧レベル，前記図３で示したコンデンサＣ４の両端間電圧Ｓ４，駆動信号Ｓ５をそれぞれ示している。
【００４０】
パルス制御回路６からスイッチング素子Ｑ１のゲートにパルス状の駆動信号Ｓ５が与えられると、スイッチング素子Ｑ１はオン・オフ動作を繰り返す。スイッチング素子Ｑ１がオンすると、チョークコイルＬ１に入力電圧Ｖinが印加されるので、ダイオードＤ１はオフ状態となり、平滑用のコンデンサＣ１の放電電圧が出力端子＋Ｖｏ，−Ｖｏから負荷に出力電圧Ｖoutとして供給される。スイッチング素子Ｑ１がオフすると、入力電圧ＶinにチョークコイルＬ１の逆起電圧が重畳されるので、ダイオードＤ１はオン状態となり、そのダイオードＤ１を通してコンデンサＣ１が充電されると共に、入力電圧Ｖinよりも高い出力電圧Ｖoutが、出力端子＋Ｖｏ，−Ｖｏから負荷に供給される。
【００４１】
コンバータ２からの出力電圧Ｖoutは、電圧検出回路３によって監視される。電圧検出回路３は、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧して得たアナログ検出電圧を、マイクロプロセッサ４のＡＤＣ１１に送出する。ＡＤＣ１１では、基準電源１２からの基準電圧を利用して、前記アナログ検出電圧をデジタル値に変換し、これをＣＰＵ１４に送出する。
【００４２】
ＣＰＵ１４は、電圧検出回路３及びＡＤＣ１１で得られた検出電圧の値に基づいて、制御指令値を算出する。この場合、出力電圧Ｖoutが高くなると制御指令値が低くなり、逆に出力電圧Ｖoutが低くなると制御指令値が高くなる。算出された制御指令値は、差分出力値を算出するのに一時的に記憶手段（図示せず）に記憶保持される。次にＣＰＵ１４は、前回の制御指令値を記憶手段から読み出して、今回の算出した制御指令値と前回の制御指令値との差分を算出する。この差分出力値は、一定周期で算出される制御指令値に対して、所定の制御遅延を有して算出され、ＣＰＵ１４からＩ／Ｏポート１５に送出される。
【００４３】
Ｉ／Ｏポート１５は、ＣＰＵ１４からの差分出力値に基づいて、充電端子ＰＨ０からＨレベルの電圧が出力される期間と、放電端子ＰＬ０からＬレベルの電圧が出力される期間をそれぞれ決定する。この場合、差分出力値がプラス（正）であれば、Ｈレベルの電圧が充電端子ＰＨ０から出力され、逆に差分出力値がマイナス（負）であれば、Ｌレベルの電圧が放電端子ＰＬ０から出力される。充電端子ＰＨ０から出力するＨレベルの電圧、或いは放電端子ＰＬ０から出力するＬレベルの電圧は、差分出力値の絶対値が大きくなる程、その期間が長くなり、差分出力値の絶対値が小さくなる程、その期間が短くなる。
【００４４】
Ｉ／Ｏポート１５は、動作クロック１６からの動作クロック信号を２５６分周した約３０ｋＨｚのクロック信号が与えられ、このクロック信号と同じ周波数で、充電端子ＰＨ０や放電端子ＰＬ０からそれぞれ独立した電圧信号を生成する。そのためＣＰＵ１４は、この電圧信号と同じ周波数毎に、新たな制御指令値と差分出力値を決定する。図４に示す例では、充電端子ＰＨ０や放電端子ＰＬ０から出力する電圧信号の周波数に合わせて、ＣＰＵ１４が「１０」，「５０」，「１２８」，「４０」，「３０」の各制御指令値を順に算出する。またＣＰＵ１４は、制御指令値を算出したのに続いて、前回の制御指令値との差分値（差分出力値）を算出する。図４に示す例では、ＣＰＵ１４が「＋１０」，「＋４０」，「＋７８」，「−１１０」，「−１０」の各差分出力値を順に算出し、Ｉ／Ｏポート１５に出力する。Ｉ／Ｏポート１５は、その差分出力値の絶対値に応じた時間幅で、差分出力値がプラスの場合には、充電端子ＰＨ０をＨレベルの電圧に切替え、差分出力値がマイナスの場合には、放電端子ＰＬ０をＬレベルの電圧に切替えるような電圧信号を、マイクロプロセッサ４からパルス制御回路６に送出する。
【００４５】
マイクロプロセッサ４は、前記充電端子ＰＨ０や放電端子ＰＬ０から出力する電圧信号の他に、クロック生成回路１７からのクロック信号Ｓ１と、Ｉ／Ｏポート１５からの制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９をランプ信号生成回路５に送出する。ＣＰＵ１４はクロック信号Ｓ１の周波数を決定するために、負荷電流の変化などに応じて、動作クロック信号を何分周するのかをクロック生成回路１７に指示する。例えば負荷電流が小さい場合には、クロック信号Ｓ１の周波数を下げるために、ＣＰＵ１４が８ＭＨｚの動作クロック信号を３２分周するように指示することで、クロック生成回路１７は２５０ｋＨｚのクロック信号Ｓ１を出力する。また、負荷電流がそれよりも大きい場合には、ＣＰＵ１４が８ＭＨｚの動作クロック信号を１６分周するように指示することで、クロック生成回路１７は５００ｋＨｚのクロック信号Ｓ１を出力する。
【００４６】
またＣＰＵ１４は、前記表１に示したように、クロック信号Ｓ１の周波数（周期Ｔ１，Ｔ２，Ｔ３，Ｔ４）に対応して、制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９の何れか一つを選択的にＨレベルにして、Ｉ／Ｏポート１５から出力させる。これにより、充電回路１８を通してコンデンサＣ３への充電電圧の上昇の勾配が決まる。ＣＰＵ１４は、動作クロック信号の２５６クロック毎（約３０ｋＨｚ）に、クロック信号Ｓ１の周波数を決定する。
【００４７】
ここでランプ信号生成回路５について、図５のタイミングチャートに基づきその動作を詳しく説明する。図５は、クロック信号Ｓ１が２５０ｋＨｚの場合と、クロック信号Ｓ１が５００ｋＨｚの場合のそれぞれについて、微分信号Ｓ１０とランプ信号Ｓ２の各波形を示している。
【００４８】
例えばクロック信号Ｓ１の周波数を５００ｋＨｚにする場合、ＣＰＵ１４はクロック生成回路１７に対して動作クロック信号を１６分周するように指示すると共に、Ｉ／Ｏポート１５を通して制御信号Ｓ６をＨレベルにし、それ以外の制御信号Ｓ７，Ｓ８，Ｓ９をＬレベルにする。このときクロック生成回路１７は、５００ｋＨｚの周波数でクロック信号Ｓ１を生成し、そのクロック信号Ｓ１が放電回路１９のコンデンサＣ２を通ることにより、クロック信号Ｓ１の立ち上がりエッジに同期してコンデンサＣ３を放電させるトリガ状の微分信号Ｓ１０が、放電回路１９で生成される。また充電回路１８は、ダイオードＤ６から抵抗Ｒ１６を介してコンデンサＣ３の充電を行なうので、コンデンサＣ３の充電電圧は、時定数Ｃ・Ｒ１による勾配で上昇する。したがって、ランプ信号生成回路５の出力端子２２には、５００ｋＨｚの周波数で所定の勾配を有するランプ信号Ｓ２が生成される（図５の下段の各波形を参照）。
【００４９】
一方、負荷電流が少なくなって、例えばクロック信号Ｓ１の周波数を２５０ｋＨｚに変える場合、ＣＰＵ１４はクロック生成回路１７に対して動作クロック信号を３２分周するように指示すると共に、Ｉ／Ｏポート１５を通して制御信号Ｓ７をＨレベルにし、それ以外の制御信号Ｓ６，Ｓ８，Ｓ９をＬレベルにする。このときクロック生成回路１７は、２５０ｋＨｚの周波数でクロック信号Ｓ１を生成し、そのクロック信号Ｓ１が放電回路１９のコンデンサＣ２を通ることにより、クロック信号Ｓ１の立ち上がりエッジに同期してコンデンサＣ３を放電させるトリガ状の微分信号Ｓ１０が、放電回路１９で生成される。また充電回路１８は、ダイオードＤ５から抵抗Ｒ１５を介してコンデンサＣ３の充電を行なうので、コンデンサＣ３の充電電圧は、時定数Ｃ・Ｒ２による勾配で上昇する。したがって、ランプ信号生成回路５の出力端子２２には、２５０ｋＨｚの周波数でランプ信号Ｓ２が生成されるが、このときのランプ信号Ｓ２の上昇する勾配は、前述のランプ信号Ｓ２が５００ｋＨｚの周波数である場合よりも緩やかになり、コンデンサＣ３が放電を開始する直前のランプ信号Ｓ２の電圧ピーク値は、ランプ信号Ｓ２の周波数に拘わらずどれも一定となる（図５の上段の各波形を参照）。
【００５０】
上記以外の周波数でクロック信号Ｓ１を生成する場合も、Ｔ１／ＣＲ１＝Ｔ２／ＣＲ２＝Ｔ３／ＣＲ３＝Ｔ４／ＣＲ４という関係が成り立つように、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６の各抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４を設定している。そのため、クロック信号Ｓ１の周期が長くなったときには、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６の何れかとコンデンサＣ３とによる時定数が大きくなり、逆にクロック信号Ｓ１の周期が短くなったときには、その時定数が小さくなって、クロック信号Ｓ１の周期が変化しても、ランプ信号Ｓ２の電圧ピーク値は一定の値に維持される。
【００５１】
再度図４に戻って説明すると、パルス制御回路６の充放電回路２８は、マイクロプロセッサ４の少なくとも一つのＩ／Ｏポートである充電端子ＰＨ０がＨレベルの電圧を出力したときに、ダイオードＤ４から抵抗Ｒ９を通してコンデンサＣ４の充電が行われ、マイクロプロセッサ４の少なくとも別な一つのＩ／Ｏポートである放電端子ＰＬ０がＬレベルの電圧を出力したときに、抵抗Ｒ８からダイオードＤ３を通してコンデンサＣ４の放電が行われるように構成される。充電端子ＰＨ０に接続する入力端子４２とコンデンサＣ４は、充電回路を構成するダイオードＤ４と抵抗Ｒ９とを介して接続される。この際、ダイオードＤ４のアノードを入力端子４２に接続して、充電端子ＰＨ０がＨレベルの電圧を出力したときに、コンデンサＣ４を充電できるようにする。放電端子ＰＬ０に接続する入力端子４１とコンデンサＣ４も、放電回路を構成するダイオードＤ３と抵抗Ｒ８とを介して接続される。この際、ダイオードＤ３のカソードを入力端子４１に接続して、放電端子ＰＬ０がＬレベルの電圧を出力したときに、コンデンサＣ４を放電できるようにする。
【００５２】
こうして、充放電回路２８の出力電圧となるコンデンサＣ４の両端間電圧Ｓ４は、ＣＰＵ１４の差分出力値から、充電端子ＰＨ０から出力するＨレベルの電圧の時間幅と、放電端子ＰＬ０から出力するＬレベルの電圧の時間幅に基づいて調整される。具体的には図４に示すように、充電端子ＰＨ０からＨレベルの電圧が出力される期間に、コンデンサＣ４が充電して、その両端間電圧Ｓ４が直線的に上昇し、放電端子ＰＬ０からＬレベルの電圧が出力される期間に、コンデンサＣ４が放電して、その両端間電圧Ｓ４が直線的に下降する。それ以外の、充電端子ＰＨ０がＬレベルの電圧で、且つ放電端子ＰＬ０がＨレベルの電圧である期間は、コンデンサＣ４が充放電されず、その両端間電圧Ｓ４が保持（ホールド）される。表２は、図３に示すパルス制御回路６において、充電端子ＰＨ０と放電端子ＰＬ０の各電圧レベルに対するコンデンサＣ４の両端間電圧Ｓ４をあらわした遷移表である。
【００５３】
【表２】
【００５４】
ランプ信号生成回路５からのランプ信号Ｓ２は、パルス制御回路６のコンパレータＣＭＰの反転入力端子に入力され、充放電回路２８の出力電圧であるコンデンサＣ４の両端間電圧Ｓ４は、コンパレータＣＭＰの非反転入力端子に入力される。コンパレータＣＭＰは、ランプ信号Ｓ２の電圧値とコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づくデューティ比のパルス駆動信号Ｓ５を、スイッチング素子Ｑ１のゲートに送出する。これにより、コンバータ２からの出力電圧Ｖoutが一定値となるように、スイッチング素子Ｑ１がオン・オフ動作される。
【００５５】
前記駆動信号Ｓ５の周波数は、ランプ信号Ｓ２の周波数と同じになり、この駆動信号Ｓ５のパルス幅は、コンデンサＣ４の両端間電圧Ｓ４により調整される。図３に示す回路では、ランプ信号Ｓ２の電圧レベルよりも、コンデンサＣ４の両端間電圧Ｓ４が高くなると、Ｈレベルの駆動信号が生成される。したがって、コンデンサＣ４の両端間電圧Ｓ４が高くなるに従い、スイッチング素子２をオンにする駆動信号Ｓ５のパルス幅も広がる。充電端子ＰＨ０や放電端子ＰＬ０から充放電回路２８に入力される電圧信号の周波数は、ランプ信号Ｓ２の周波数よりも低くてもよい。
【００５６】
本実施形態では、（０〜２５５）×動作クロック信号の周期（１２５ｎＳ）の範囲で、充電端子ＰＨ０からＨレベルの電圧を出力する期間や、放電端子ＰＬ０からＬレベルの電圧を出力する期間が変化する。これらの電圧の出力期間は、動作クロック１６からの動作クロック信号（８ＭＨｚ）に基づいて生成され、１２５ｎＳ単位で段階的に変化する。そしてこの電圧の出力期間に基づいて、コンデンサＣ４の両端間電圧Ｓ４は上昇又は減少し、当該電圧Ｓ４とランプ信号Ｓ２がコンパレータＣＭＰにそれぞれ入力される。したがって、コンパレータＣＭＰから出力される駆動信号Ｓ５は、コンデンサＣ４の両端間電圧Ｓ４が上昇又は減少する期間中に、そのパルス幅を１パルス毎に変化させることが可能になる。
【００５７】
また、駆動信号Ｓ５の周波数（例えば５００ｋＨｚ）は、チョークコイルＬ１のサイズとスイッチング素子Ｑ１のスイッチングロスの双方を考慮して決定される。その理由は、周波数を低くするとチョークコイルＬ１のサイズが大きくなり、周波数を高くすると、スイッチング素子Ｑ１のスイッチングロスが増加するからである。クロック生成回路１７は、ＣＰＵ１４で制御指令値を算出するための処理時間を確保するのに、動作クロック信号を１６分周してはおらず、コンバータ２の仕様に基づいて、クロック信号Ｓ１の周波数を決定することができる。
【００５８】
本実施形態において、動作クロック信号の周波数は例えば５００ｋＨｚであっても、動作クロック１６にクロック生成回路１７の機能を兼用させることで、駆動信号Ｓ５の周波数を５００ｋＨｚのままにした回路が実現可能である。この場合、充電端子ＰＨ０や放電端子ＰＬ０からの電圧信号の周波数は、５００／２５６＝１．９５ｋＨｚとなる。またＣＰＵ１４は、動作クロック信号に対して２５６クロック毎に新たな制御指令値を算出できればよく、動作クロック信号の周波数に依存しない。
【００５９】
なお図３では、１つの放電端子ＰＬ０と、１つの充電端子ＰＨ０だけを備えたパルス制御回路６を示したが、２つ以上の充電端子ＰＨ０，ＰＨ１，…と、２つ以上の放電端子ＰＬ０，ＰＬ１，…を備えたものでもよく、その場合は、コンデンサＣ４の両端間電圧Ｓ４を、より細かく短時間で調整することができる。
【００６０】
以上のように、本実施形態のランプ信号生成回路５は、クロック信号Ｓ１が入力される第一入力端子としての入力端子２１と、クロック信号Ｓ１の周期に応じて、Ｈレベル又はＬレベルの電圧がそれぞれ入力される複数の第二入力端子としての入力端子３６，３７，３８，３９と、コンデンサＣ３と、このコンデンサＣ３の充放電を行ない、コンデンサＣ３の端子間に生成された電圧をランプ信号Ｓ２として出力する充放電回路として、クロック信号Ｓ１に同期してコンデンサＣ３を放電させる放電回路１９と、コンデンサＣ３と複数の入力端子３６，３７，３８，３９との間にそれぞれ接続された複数組の抵抗素子である抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６と整流素子であるダイオードＤ３，Ｄ４，Ｄ５，Ｄ６からなり、これらの抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とダイオードＤ３，Ｄ４，Ｄ５，Ｄ６を介してコンデンサＣ３を充電する充電回路１８とを備えている。そして充電回路１８は、それぞれの入力端子３６，３７，３８，３９から入力される電圧のレベルが変化すると、コンデンサＣ３を充電する電流値が変化するように構成されている。
【００６１】
また、本実施形態のランプ信号調整回路は、上述したランプ信号生成回路５の他に、基本クロックとしての動作クロック信号を分周したクロック信号Ｓ１を生成するクロック信号生成回路１７と、前記入力端子３６，３７，３８，３９にそれぞれ接続する複数の端子を備え、クロック信号Ｓ１の周期に応じて、それぞれの端子からＨレベル又はＬレベルの電圧を出力する信号出力回路としてのＩ／Ｏポート１５を含んで構成される。
【００６２】
このような構成であれば、クロック信号生成回路１７で生成され、入力端子２１に入力されるクロック信号Ｓ１の周期が変化すると、クロック信号生成回路１７の複数の端子と繋がるランプ信号生成回路５の各入力端子３６，３７，３８，３９は、Ｈレベル又はＬレベルの何れかにそれぞれの電圧が変化する。放電回路１９は、クロック信号Ｓ１に同期してコンデンサＣ３を放電させるため、ランプ信号Ｓ２の周波数はクロック信号Ｓ１の周波数に一致する。一方、充電回路１８は、コンデンサＣ３への充電電流が流れる抵抗素子Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とダイオードＤ３，Ｄ４，Ｄ５，Ｄ６の組を選択的に切り替えて、クロック信号Ｓ１の周期に拘わらず、ランプ信号Ｓ２の電圧ピーク値が一定の値となるように、コンデンサＣ３を充電する電流値を変化させる。これにより、ランプ信号Ｓ２の周期を変化させたときに、ランプ信号Ｓ２の電圧ピーク値を変化させないようなランプ信号生成回路５と、そのランプ信号生成回路５を含むランプ信号調整回路を提供できる。
【００６３】
なお上記実施形態では、図６に示すような電源装置の構成と、図７に示すような別な例のパルス制御回路６を採用してもよい。ここでのＩ／Ｏポート１５は、ＣＰＵ１４で算出された制御指令値に基づいて決定されるデューティ比のパルス信号Ｓ３を、マイクロプロセッサ４の外部に出力する構成を有する。またパルス制御回路６は、積分回路２８を構成するコンデンサＣ４及び抵抗Ｒ７と、コンパレータＣＭＰとにより構成される。具体的には、ランプ信号Ｓ２の入力端子２４に、コンパレータＣＭＰの一方の入力端子である反転入力端子を接続し、パルス信号Ｓ３の入力端子２５に、積分回路２８の入力端である抵抗Ｒ７の一端を接続し、積分回路２８の出力端である抵抗Ｒ７の他端とコンデンサＣ４の一端との接続点に、コンパレータＣＭＰの他方の入力端子である非反転入力端子を接続する。そして、コンデンサＣ４の他端を接地ラインに接続し、コンパレータＣＭＰの出力端子を駆動信号Ｓ５の出力端子２６に接続して、パルス制御回路６を構成する。
【００６４】
図８は、図６に示す電源装置の各部の波形を示している。同図において、最上段にあるのは動作クロック１６からの動作クロック信号を示しており、以下、クロック信号Ｓ１，ランプ信号Ｓ２，ＣＰＵ１４で生成される制御指令値，パルス信号Ｓ３，前記図３で示したコンデンサＣ４の両端間電圧Ｓ４，駆動信号Ｓ５をそれぞれ示している。
【００６５】
図６に示す電源装置では、ＣＰＵ１４が電圧検出回路３及びＡＤＣ１１で得られた検出電圧の値に基づいて、制御指令値を算出する。この場合、出力電圧Ｖoutが高くなると制御指令値が低くなり、逆に出力電圧Ｖoutが低くなると制御指令値が高くなる。Ｉ／Ｏポート１５は、ＣＰＵ１４で算出した制御指令値に基づいて決定されるデューティ比のパルス信号Ｓ３を生成する。この場合、制御指令値が大きくなるとパルス信号Ｓ３のデューティ比は大きくなり、逆に制御指令値が小さくなるとパルス信号Ｓ３のデューティ比は小さくなる。
【００６６】
Ｉ／Ｏポート１５は、動作クロック１６からの動作クロック信号を２５６分周した約３０ｋＨｚのクロック信号が与えられており、このクロック信号と同じ周波数のパルス信号Ｓ３を生成する。そのためＣＰＵ１４は、パルス信号Ｓ３と同じ周波数毎に、新たな制御指令値を決定する。図８に示す例では、パルス信号Ｓ３の周波数に合わせて、ＣＰＵ１４が「１０」，「５０」，「１２８」，「４０」，「３０」の各制御指令値を順に算出し、その制御指令値に応じたデューティ比のパルス信号Ｓ３が、Ｉ／Ｏポート１５により生成され、マイクロプロセッサ４からパルス制御回路６に送出される。
【００６７】
パルス信号Ｓ３は、パルス制御回路６の積分回路２８に入力される。積分回路２８の出力電圧となるコンデンサＣ４の両端間電圧Ｓ４は、パルス信号Ｓ３のデューティ比に基づいて上昇又は下降する。この場合、図８に示すように、電圧Ｃ４は積分回路２８を構成する抵抗Ｒ７とコンデンサＣ４の時定数に依存して、パルス信号Ｓ３がＨレベルになると上昇し、パルス信号Ｓ３がＬレベルになると下降して、固定したパルス信号Ｓ３の一周期の間で常に変動する。また、パルス信号Ｓ３のデューティ比が大きくなるほど、電圧Ｃ４が上昇し続ける時間は長くなり、その後の電圧Ｃ４が下降し続ける時間は短くなる。
【００６８】
ランプ信号生成回路５からのランプ信号Ｓ２は、パルス制御回路６のコンパレータＣＭＰの反転入力端子に入力され、積分回路２８の出力電圧であるコンデンサＣ４の両端間電圧Ｓ４は、コンパレータＣＭＰの非反転入力端子に入力される。コンパレータＣＭＰは、ランプ信号Ｓ２の電圧値とコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づくデューティ比のパルス駆動信号Ｓ５を、スイッチング素子Ｑ１のゲートに送出する。これにより、コンバータ２からの出力電圧Ｖoutが一定値となるように、スイッチング素子Ｑ１がオン・オフ動作される。
【００６９】
そしてここでも、制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９を出力する端子を備えたＩ／Ｏポート１５と、その制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９を受けるランプ信号生成回路５の構成は上述したものと共通している。したがって、ランプ信号Ｓ２の周期を変化させたときに、ランプ信号Ｓ２の電圧ピーク値を変化させないようなランプ信号生成回路５と、そのランプ信号生成回路５を含むランプ信号調整回路を提供できる。
【００７０】
またランプ信号生成回路５の構成は、図２以外の構成であっても構わない。図９は、ランプ信号生成回路５の別な回路例を示している。ここでの充電電圧調整回路１８は、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６が、スイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６を介して、図示しない内部電源で生成された電源電圧Ｖccのラインに接続される。すなわち充電回路１８は、電源電圧Ｖccのラインにスイッチ素子Ｑ３のソースを接続し、スイッチ素子Ｑ３のドレインとコンデンサＣ３の一端との間に抵抗Ｒ１３を接続した第１の直列回路と、電源電圧Ｖccのラインにスイッチ素子Ｑ４のソースを接続し、スイッチ素子Ｑ４のドレインとコンデンサＣ３の一端との間に抵抗Ｒ１４を接続した第２の直列回路と、電源電圧Ｖccのラインにスイッチ素子Ｑ５のソースを接続し、スイッチ素子Ｑ５のドレインとコンデンサＣ３の一端との間に抵抗Ｒ１５を接続した第３の直列回路と、電源電圧Ｖccのラインにスイッチ素子Ｑ６のソースを接続し、スイッチ素子Ｑ６のドレインとコンデンサＣ３の一端との間に抵抗Ｒ１６を接続した第４の直列回路と、により構成される。また、制御信号Ｓ６の入力端子３６は、スイッチ素子Ｑ３の制御端子であるゲートに接続し、制御信号Ｓ７の入力端子３７は、スイッチ素子Ｑ４のゲートに接続に接続し、制御信号Ｓ８の入力端子３８は、スイッチ素子Ｑ５のゲートに接続し、制御信号Ｓ９の入力端子３９は、スイッチ素子Ｑ６のゲートに接続する。従って、オンしたスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６に接続される抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６にだけ、コンデンサＣ３に充電電流が流れる。
【００７１】
スイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６は、何れもＰチャネルＭＯＳ型ＦＥＴであり、ゲートにＬレベルの電圧が与えられたスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６だけがオンする。例えば、クロック信号Ｓ１の周期がＴ１の時には、制御信号Ｓ６だけがＬレベルになる。クロック信号Ｓ１の周期がＴ２の時には、制御信号Ｓ７だけがＬレベルになる。クロック信号Ｓ１の周期がＴ３の時には、制御信号Ｓ８だけがＬレベルになる。クロック信号Ｓ１の周期がＴ４の時には、制御信号Ｓ９だけがＬレベルになる。つまり、前記表１と各制御信号Ｓ６，Ｓ７，Ｓ８，Ｓ９の論理値は正反対となるが、ここでもＴ１／ＣＲ１＝Ｔ２／ＣＲ２＝Ｔ３／ＣＲ３＝Ｔ４／ＣＲ４という関係が成り立つように、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６の各抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４が設定される。したがって、この例でも、ランプ信号Ｓ２の電圧ピーク値は、ランプ信号Ｓ２の周波数に拘わらずどれも一定となる。
【００７２】
なお、スイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６がＭＯＳ型ＦＥＴの場合は、素子本来の特性として、ドレインからソースへの電流の流れを許容するダイオード６３，６４，６５，６６がそれぞれ内蔵される。
【００７３】
このように、本例でのランプ信号生成回路５は、クロック信号Ｓ１が入力される第一入力端子としての入力端子２１と、クロック信号Ｓ１の周期に応じて、Ｈレベル又はＬレベルの電圧がそれぞれ入力される複数の第二入力端子としての入力端子３６，３７，３８，３９と、コンデンサＣ３と、このコンデンサＣ３の充放電を行ない、コンデンサＣ３の端子間に生成された電圧をランプ信号Ｓ２として出力する充放電回路として、クロック信号Ｓ１に同期してコンデンサＣ３を放電させる放電回路１９と、コンデンサＣ３と電源電圧Ｖccのラインとの間に接続された複数組の抵抗素子である抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６からなり、これらの抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６を介して、コンデンサＣ３を充電する充電回路１８とを備えている。そして充電回路１８は、それぞれの入力端子３６，３７，３８，３９から入力される電圧のレベルに応じて、それぞれのスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６がオン又はオフすることにより、コンデンサＣ３を充電する電流値が変化するように構成されている。
【００７４】
また、本実施形態のランプ信号調整回路は、上述したランプ信号生成回路５の他に、基本クロックとしての動作クロック信号を分周したクロック信号Ｓ１を生成するクロック信号生成回路１７と、前記入力端子３６，３７，３８，３９にそれぞれ接続する複数の端子を備え、クロック信号Ｓ１の周期に応じて、それぞれの端子からＨレベル又はＬレベルの電圧を出力する信号出力回路としてのＩ／Ｏポート１５を含んで構成される。
【００７５】
このような構成であれば、クロック信号生成回路１７で生成され、入力端子２１に入力されるクロック信号Ｓ１の周期が変化すると、クロック信号生成回路１７の複数の端子と繋がるランプ信号生成回路５の各入力端子３６，３７，３８，３９は、Ｈレベル又はＬレベルの何れかにそれぞれの電圧が変化する。放電回路１９は、クロック信号Ｓ１に同期してコンデンサＣ３を放電させるため、ランプ信号Ｓ２の周波数はクロック信号Ｓ１の周波数に一致する。一方、充電回路１８は、コンデンサＣ３への充電電流が流れる抵抗素子Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６とスイッチ素子Ｑ３，Ｑ４，Ｑ５，Ｑ６の組を選択的に切り替えて、クロック信号Ｓ１の周期に拘わらず、ランプ信号Ｓ２の電圧ピーク値が一定の値となるように、コンデンサＣ３を充電する電流値を変化させる。これにより、ランプ信号Ｓ２の周期を変化させたときに、ランプ信号Ｓ２の電圧ピーク値を変化させないようなランプ信号生成回路５と、そのランプ信号生成回路５を含むランプ信号調整回路を提供できる。
【００７６】
以上、本発明の実施の形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施の形態にのみ限定する趣旨ではない。本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で提案したランプ信号生成回路５やランプ信号調整回路は、あらゆる回路構成のコンバータ２を含む電源装置に適用できる。また、負荷を一乃至複数の発光素子に特定し、その発光素子に流れる出力電流を一定に制御するために、前記電圧検出回路３に代わって電流検出回路を組み込んで、コンバータ２に対する電流帰還ループを形成する発光素子駆動装置にも、本発明の概念を適用できる。さらに言えば、そうした電源装置や発光素子駆動装置以外の各種回路装置にも、本発明の概念を同様に適用できる。また、各部の信号レベルや周波数（周期）や論理構成などを、上記各実施形態に示したものと変更しても構わない。
【符号の説明】
【００７７】
５ ランプ信号発生回路
１５ Ｉ／Ｏポート（信号出力回路）
１７ クロック信号生成回路
１８ 充電回路（充放電回路）
１９ 放電回路（充放電回路）
２１ 入力端子（第一入力端子）
３６，３７，３８，３９ 入力端子（第二入力端子）
Ｃ３ コンデンサ
Ｄ３，Ｄ４，Ｄ５，Ｄ６ ダイオード（整流素子）
Ｑ３，Ｑ４，Ｑ５，Ｑ６ スイッチ素子
Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６ 抵抗（抵抗素子）
【特許請求の範囲】
【請求項１】
クロック信号が入力される第一入力端子と、
前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、
コンデンサと、
前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、
前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、
前記コンデンサと複数の前記第二入力端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、
前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号生成回路。
【請求項２】
基本クロックを分周したクロック信号を生成するクロック信号生成回路と、
複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、
コンデンサと、
前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、
前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、
前記コンデンサと複数の前記端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、
前記充電回路は、それぞれの前記端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号調整回路。
【請求項３】
クロック信号が入力される第一入力端子と、
前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、
コンデンサと、
前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、
前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、
前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、
前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号生成回路。
【請求項４】
基本クロックを分周したクロック信号を生成するクロック信号生成回路と、
複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、
コンデンサと、
前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、
前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、
前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、
前記充電回路は、それぞれの前記端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号調整回路。
【請求項１】
クロック信号が入力される第一入力端子と、
前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、
コンデンサと、
前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、
前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、
前記コンデンサと複数の前記第二入力端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、
前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号生成回路。
【請求項２】
基本クロックを分周したクロック信号を生成するクロック信号生成回路と、
複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、
コンデンサと、
前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、
前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、
前記コンデンサと複数の前記端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、
前記充電回路は、それぞれの前記端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号調整回路。
【請求項３】
クロック信号が入力される第一入力端子と、
前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、
コンデンサと、
前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、
前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、
前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、
前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号生成回路。
【請求項４】
基本クロックを分周したクロック信号を生成するクロック信号生成回路と、
複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、
コンデンサと、
前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、
前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、
前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、
前記充電回路は、それぞれの前記端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号調整回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−９０５１２（Ｐ２０１３−９０５１２Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２３１０７２（Ｐ２０１１−２３１０７２）
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]