説明

レイアウト自動簡略化装置

【課題】作業者のノウハウや勘に頼ることなく、新たなシミュレーション用のデータを自動的に作成することができ、シミュレーションの効率を向上することができるレイアウト自動簡略化装置を提供する。
【解決手段】レイアウト自動簡略化装置10は、検証するシミュレーションの種別を選択するシミュレーション種別選択手段2と、レイアウト情報記憶手段1と、ネット図形を取得するネット図形取得手段3aと、レイヤ図形を取得するレイヤ図形取得手段3bと、変換図形情報記憶手段4と、自動簡略化処理手段5と、半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段6と、自動簡略化処理手段5からの図形情報、解析用情報記憶手段6からの解析用情報、並びにレイアウト情報記憶手段1からのレイアウト情報に基づき、シミュレーションを実行する解析手段7と、を備えている。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体チップがボンディングワイヤによって配線基板に実装された半導体装置の特性を検証するレイアウト自動簡略化装置に関し、特に、半導体装置の電気的な特性を解析する電気シミュレーションとそれ以外のシミュレーションとでパッケージレイアウトの簡略化の処理を異ならせ、それぞれの簡略化の処理を行なったうえでシミュレーションを実行するレイアウト自動簡略化装置に関する。
【背景技術】
【0002】
従来の半導体装置の製造システムにおいては、実装工程の手前に半導体基板の評価を事前に行なう評価工程を設けるとともに、この評価工程で得られた事前評価データおよび当該半導体基板に係る設計データを入力するとともに、実装工程における現在の実装条件に基づき、実装時の半導体基板に生じる内部応力などのダメージをシミュレーションにて解析する解析工程を設け、且つこの解析工程で得られた内部ダメージが発生するのを抑制し得るように実装工程での実装条件を変更するようにしたものである(例えば、特許文献1参照)。
【0003】
この従来の半導体装置の製造システムは、シミュレーションを行なうにあたり、設計データをそのまま適用すると、情報量が多く、シミュレータによる処理に多大な時間を要するため、設計情報を簡略化するのが一般的である。
【0004】
特に、3次元形状で表された半導体装置を対象としてシミュレーションを実行する場合には、設計情報である3次元形状をシミュレータが実行できるような図形に簡略化して、シミュレータに対して新たなデータとして入力したうえで、シミュレータを実行する必要がある。また、この簡略化は、シミュレーションを実施する者のノウハウや勘に頼るものであり、手計算により決定するものである。
【特許文献1】特開2007−13016号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
以上のように、3次元形状で表された半導体装置を対象としてシミュレーションを実行するためには、設計情報とシミュレーション用のデータとを別管理する必要があると共に、再入力の手間がかかるという問題点があった。また、シミュレーションが上手く動作するまでの簡略化は、試行錯誤による入力が必要であると共に、同一の半導体装置に対して、シミュレーション実施者が異なれば、必ずしも同様な特性データが得られるとは限らないという問題点があった。
【0006】
この発明は、上述のような課題を解決するためになされたもので、作業者のノウハウや勘に頼ることなく、新たなシミュレーション用のデータを自動的に作成することができ、シミュレーションの効率を向上することができるレイアウト自動簡略化装置を提供するものである。
【課題を解決するための手段】
【0007】
この発明に係るレイアウト自動簡略化装置においては、前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、を備えているものである。
【0008】
また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、前記シミュレーション種別選択手段の選択情報に基づき、端子間の接続情報であるネットによる図形を前記レイアウト情報から取得するネット図形取得手段と、を備え、前記自動簡略化処理手段が、前記取得した図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記取得した図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記取得した図形のうちボンディングワイヤに対応する部分を抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部を屈曲部として複数の直方体を連結し一体とした形状である複合体に変換する第1のワイヤ変換手段、及び前記取得した図形のうち配線パターンのコーナーに対応する部分を抽出し前記変換図形情報に基づき屈曲形状に変換する配線コーナー変換手段である。
【0009】
また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、前記シミュレーション種別選択手段の選択情報に基づき、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を前記レイアウト情報から層毎にそれぞれ取得するレイヤ図形取得手段と、を備え、前記自動簡略化処理手段が、前記取得した図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記取得した図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記取得した図形のうち配線パターンに対応する部分を前記配線基板の各層におけるグリッド毎に抽出し前記変換図形情報に基づき各グリッド内の配線パターンを各グリッド内の配線パターンの総面積と同一面積となる正方形に変換する配線パターン変換手段、及び前記取得した図形のうち前記半導体チップの上面における同一辺側から発生する複数の前記ボンディングワイヤを抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部毎に複数の直線部を1つの矩形状体として変換する第2のワイヤ変換手段である。
【0010】
また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、前記ビアに対応する部分の変換図形が、変換前のビアの底面に外接若しくは内接する正方形を底面として変換前のビアの高さと変換後のビアの高さとが一致する直方体、又は変換前のビアの底面の中心と変換後のビアの底面の中心とが一致し、変換前のビアの高さと変換後のビアの高さとが一致し、変換前のビアの体積と変換後のビアの体積とが一致する直方体である。
【0011】
また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、前記ボールに対応する部分の変換図形が、変換前のボールに外接若しくは内接する立方体、又は変換前のボールの中心と変換後のボールの中心とが一致し、変換前のボールの体積と変換後のボールの体積とが一致する立方体である。
【発明の効果】
【0012】
この発明に係るレイアウト自動簡略化装置においては、前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、を備えていることにより、設計情報とは別に新たなシミュレーション用のデータを作業者が手作業で作成する必要がなく、自動的に作成することができ、シミュレーションの効率を向上することができる。特に、図形の一部である曲面(曲線)を平面(直線)に変換することができ、立体物をデータ化するために表面を分解して描く時に用いる多角形(ポリゴン)の個数を大幅に削減することでき、シミュレーションに対する処理を高速化することができる。
【0013】
また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、前記シミュレーション種別選択手段の選択情報に基づき、端子間の接続情報であるネットによる図形を前記レイアウト情報から取得するネット図形取得手段と、を備え、前記自動簡略化処理手段が、前記取得した図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記取得した図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記取得した図形のうちボンディングワイヤに対応する部分を抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部を屈曲部として複数の直方体を連結し一体とした形状である複合体に変換する第1のワイヤ変換手段、及び前記取得した図形のうち配線パターンのコーナーに対応する部分を抽出し前記変換図形情報に基づき屈曲形状に変換する配線コーナー変換手段であることにより、設計情報とは別に新たなシミュレーション用のデータを作業者が手作業で作成する必要がなく、自動的に作成することができ、シミュレーションの効率を向上することができる。また、電気シミュレーションとそれ以外のシミュレーションとを判別し、電気シミュレーションに影響がない程度(部分)に、ネット図形を簡略化することができる。特に、ネット図形の一部である曲面(曲線)を平面(直線)に変換することができ、立体物をデータ化するために表面を分解して描く時に用いる多角形(ポリゴン)の個数を大幅に削減することでき、電気シミュレーションに対する処理を高速化することができる。
【0014】
また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、前記シミュレーション種別選択手段の選択情報に基づき、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を前記レイアウト情報から層毎にそれぞれ取得するレイヤ図形取得手段と、を備え、前記自動簡略化処理手段が、前記取得した図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記取得した図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記取得した図形のうち配線パターンに対応する部分を前記配線基板の各層におけるグリッド毎に抽出し前記変換図形情報に基づき各グリッド内の配線パターンを各グリッド内の配線パターンの総面積と同一面積となる正方形に変換する配線パターン変換手段、及び前記取得した図形のうち前記半導体チップの上面における同一辺側から発生する複数の前記ボンディングワイヤを抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部毎に複数の直線部を1つの矩形状体として変換する第2のワイヤ変換手段であることにより、設計情報とは別に新たなシミュレーション用のデータを作業者が手作業で作成する必要がなく、自動的に作成することができ、シミュレーションの効率を向上することができる。また、電気シミュレーションとそれ以外のシミュレーションとを判別し、電気シミュレーション以外のシミュレーションに影響がない程度(部分)に、レイヤ図形及びボンディングワイヤを簡略化することができる。特に、レイヤ図形の一部である曲面(曲線)を平面(直線)に変換することができ、立体物をデータ化するために表面を分解して描く時に用いる多角形(ポリゴン)の個数を大幅に削減することでき、電気シミュレーション以外のシミュレーションに対する処理を高速化することができる。
【0015】
また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、前記ビアに対応する部分の変換図形が、変換前のビアの底面に外接若しくは内接する正方形を底面として変換前のビアの高さと変換後のビアの高さとが一致する直方体、又は変換前のビアの底面の中心と変換後のビアの底面の中心とが一致し、変換前のビアの高さと変換後のビアの高さとが一致し、変換前のビアの体積と変換後のビアの体積とが一致する直方体であることにより、簡略化するビアの変換図形を特定している。
【0016】
また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、前記ボールに対応する部分の変換図形が、変換前のボールに外接若しくは内接する立方体、又は変換前のボールの中心と変換後のボールの中心とが一致し、変換前のボールの体積と変換後のボールの体積とが一致する立方体であることにより、簡略化するボールの変換図形を特定している。
【発明を実施するための最良の形態】
【0017】
(本発明の第1の実施形態)
図1はこの発明を実施するための第1の実施形態におけるレイアウト自動簡略化装置の構成を示す図、図2は図1に示す変換図形情報記憶手段に格納された各シミュレーションに共通する変換図形情報の一例を説明するための説明図であり、(a)はビアの変換図形を示す説明図、(b)はボールの変換図形を示す説明図、図3は図1に示す変換図形情報記憶手段に格納された電気シミュレーションにおける変換図形情報の一例を説明するための説明図であり、(a)は配線パターンのコーナーの変換図形を示す説明図、(b)はボンディングワイヤの変換図形を示す説明図、図4は図1に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおける配線パターンの変換図形の一例を説明するための説明図、図5は図1に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおけるボンディングワイヤの変換図形の一例を説明するための説明図、図6は図1に示す第2のワイヤ変換手段に用いる簡略化アルゴリズムを示すフローチャート、図7は図6に示す第2のワイヤ変換手段に用いる簡略化アルゴリズムの続きを示すフローチャートである。
【0018】
レイアウト情報記憶手段1は、シミュレーションを実施する対象である半導体装置100における各構成要素のレイアウト情報を格納している。具体的には、既に配線設計がなされている、配線基板101の形状情報及び層数情報、配線禁止領域情報、配線基板101の上面101aに配設された各半導体チップ102の配置情報及び形状情報、各半導体チップ102上の端子102a及びボンド・フィンガー103a(半導体チップ102からのボンディングワイヤ103の接続先)の配置情報及び端子属性情報、ボンディングワイヤ103の配置情報、形状情報及び形状パラメータ、配線基板101の下面に配設された外部端子であるボール104の配置情報、形状情報及び端子属性情報、配線基板101に配設されたビア105の配置情報及び形状情報、並びに、配線基板101の各配線基板層上に配設された配線パターン106の配線情報などを記憶したものである。
【0019】
ここで、配線基板101の形状情報とは、配線基板101がどのような形状を有しているかを示す情報である。例えば、長方形の基板であれば、縦及び横の寸法のことである。また、配線基板101の層数情報とは、配線基板101が何層で形成されているかを示す情報である。また、配線禁止領域情報とは、各配線基板層上で配線パターン106を配置できない禁止領域に関する情報である。
【0020】
また、半導体チップ102の配置情報とは、各半導体チップ102の配置座標に関する情報である。具体的には、半導体チップ102の位置を代表する点(例えば、半導体チップ102の下部の頂点のうちの一つ。)の座標情報などである。また、半導体チップ102の形状情報とは、各半導体チップ102の形状に関する情報である。具体的には、直方体の半導体チップ102の場合に、縦、横及び高さの情報である。さらに、半導体チップ102のボンド・フィンガー103aの配置情報とは、半導体チップ102の代表する点に対しての相対座標を示す。
【0021】
また、半導体チップ102の端子102a(及び配線基板101のボール104)の端子属性情報とは、半導体チップ102(及び配線基板101)に設けられている端子102a(及びボール104)と、それぞれの入出力がどの端子102a(及びボール104)で行われているかを示す情報である。
【0022】
また、配線基板101の形状情報及び層数情報、配線基板101の上面101aに配設された各半導体チップ102の配置情報及び形状情報、各半導体チップ102の端子102a及びボンド・フィンガー103aの配置情報及び端子属性情報、ボンディングワイヤ103の配置情報、形状情報及び形状パラメータ、ビア105の配置情報及び形状情報、配線基板101の下面に配設されたボール104の配置情報、形状情報及び端子属性情報、配線基板101の各配線基板層上に配設された配線パターン106の配線情報、並びに、配線禁止領域情報などは、配置設計CAD装置20によって生成される。
【0023】
シミュレーション種別選択手段2は、マウスやキーボードなどの入力装置30によって入力する入力情報に基づき、シミュレーション対象である半導体装置100に対して検証するシミュレーションの種別を選択する。なお、シミュレーションの種類としては、パッケージの電気特性や入力信号の遅延時間などの電気的な特性を解析する電気シミュレーション、チップジャンクション温度の抽出やパッケージの熱特性や配線基板の熱分布など熱的な特性を解析する熱シミュレーション、配線基板101に対する応力値、反り量、変形形状及び応力箇所などの機械的な特性を解析する応力シミュレーション、半導体チップ102や半田付け部品を配線基板101上で封止する際に封止材の振る舞いなどの流体を解析する流体シミュレーションなどがある。
【0024】
この第1の実施形態においては、電気シミュレーションとそれ以外のシミュレーションとに分類し、電気シミュレーションを選択した場合にはネット図形取得手段3aに選択情報を出力する。また、電気シミュレーション以外のシミュレーションを選択した場合にはレイヤ図形取得手段3bに選択情報を出力する。このように、電気シミュレーションとそれ以外のシミュレーションとに分類するのは、電気シミュレーションは、端子間の結線情報を保持したうえで、シミュレーションを実施する必要があり、他のシミュレーションと比較して、配線パターン106及びボンディングワイヤ103に対する後述する大幅な簡略化ができないためである。
【0025】
ネット図形取得手段3aは、シミュレーション種別選択手段2の選択情報(電気シミュレーションを実施する場合)に基づき、半導体チップ102の端子102a、図示しない電子部品の端子又は外部端子であるボール104間を結線した接続情報(以下、ネットと称す)の実態としてのネットによる図形(以下、ネット図形と称す)を、レイアウト情報記憶手段1に格納されたレイアウト情報から取得する。また、ネット図形情報は、後述する自動簡略化処理手段5のうち、ビア変換手段5a、ボール変換手段5b、配線コーナー変換手段5c及び第1のワイヤ変換手段5dにそれぞれ出力する。
【0026】
レイヤ図形取得手段3bは、シミュレーション種別選択手段2の選択情報(電気シミュレーション以外のシミュレーションを実施する場合)に基づき、ネットによる図形のうち配線基板101の各層に対応する図形(以下、レイヤ図形)をレイアウト情報から層毎にそれぞれ取得する。また、また、レイヤ図形情報は、後述する自動簡略化処理手段5のうち、ビア変換手段5a、ボール変換手段5b、配線パターン変換手段5e及び第2のワイヤ変換手段5fにそれぞれ出力する。
【0027】
変換図形情報記憶手段4は、ネット図形又はレイヤ図形を簡略化するための変換図形情報が記憶されている。この変換図形情報としては、配線基板101に配設された略円柱形のビア105を、直方体のビア115に変換するものであり、例えば、図2(a)に示すように、変換前のビア105の底面に外接する正方形を底面として、変換前のビア105の高さと変換後のビア115の高さとが一致する直方体のビア115に変換する。なお、この第1の実施形態においては、変換後のビア115を、変換前のビア105の底面に外接する正方形として、変換前のビア105の高さと変換後のビア115の高さとが一致する直方体のビア115に変換しているが、変換前のビア105の底面に内接する正方形を底面として、変換前のビア105の高さと変換後のビア115の高さとが一致する直方体のビア115に変換してもよいし、変換前のビア105の底面の中心と変換後のビア115の底面の中心とが一致し、変換前のビア105の高さと変換後のビア115の高さとが一致し、変換前のビア105の体積と変換後のビア115の体積とが一致する直方体のビア115に変換してもよい。
【0028】
また、他の変換図形情報としては、配線基板101の下面に配設された略球形のボール104を、立方体のボール114に変換するものであり、例えば、図2(b)に示すように、変換前のボール104に外接する立方体のボール114に変換する。なお、この第1の実施形態においては、変換後のボール114を、変換前のボール104に外接する立方体のボール114としているが、変換前のボール104に内接する立方体のボール114に変換してもよいし、変換前のボール104の中心と変換後のボール114の中心とが一致し、変換前のボール104の体積と変換後のボール114の体積とが一致する立方体のボール114に変換してもよい。
【0029】
また、他の変換図形情報としては、電気シミュレーションを実施する場合に、配線基板101の各層に配設された配線パターン106のうちの湾曲した形状(以下、湾曲形状と称す)のコーナー106aを屈曲した形状(以下、屈曲形状と称す)のコーナー116aに変換するものであり、例えば、図3(a)に示すように、コーナー106aを介して一連に配設する略矩形の直線パターン106bの縁部106cを交差するまでそれぞれ延在させ包囲された領域である、屈曲形状のコーナー116aに変換する。
【0030】
また、他の変換図形情報としては、電気シミュレーションを実施する場合に、半導体チップ102の端子102aと配線基板101上のボンド・フィンガー103aとを結んだ、湾曲部103bを有する略円柱形のボンディングワイヤ103を、ボンディングワイヤ103の湾曲部103bを屈曲部113dとして複数の直方体を連結し一体とした形状である複合体のボンディングワイヤ113に変換するものである。例えば、図3(b)に示すように、変換前のボンディングワイヤ103における湾曲部103bを介して一連に配設する一対の直線部103cを、それぞれの直線部103cの底面に外接する正方形を底面とし、それぞれの直線部103cの長さと一致させた一対の直方体として、この一対の直方体の側面113eを同一平面上に配置したうえで、それぞれの直方体の側面113eを対応する直方体の側面113eと交差するまでそれぞれ延在させ包囲された領域である多角柱の屈曲部113dとして複数の直方体を連結し一体とした複合体のボンディングワイヤ113に変換する。なお、この第1の実施形態においては、変換後のボンディングワイヤ113である複合体の一部の直線部113cを、変換前のボンディングワイヤ103における直線部103cの底面に外接する正方形として、変換前の直線部103cの長さと変換後の直線部113cの長さとを一致させた長方体に変換しているが、変換前のボンディングワイヤ103における直線部103cの底面に内接する正方形を底面として、変換前の直線部103cの長さと変換後の直線部113cの長さとを一致させた長方体に変換してもよいし、変換後のボンディングワイヤ113を、変換前のボンディングワイヤ103の中心線と変換後のボンディングワイヤ113の中心線が一致し、変換前のボンディングワイヤ103の全長と変換後のボンディングワイヤ113の全長とが一致し、変換前のボンディングワイヤ103の体積と変換後のボンディングワイヤ113との体積が一致する屈曲した直方体である複合体に変換してもよい。
【0031】
さらに、他の変換図形情報としては、電気シミュレーション以外のシミュレーションを実施する場合には、配線基板101の各層における各グリッド内の配線パターン106の総面積と同一面積となる正方形の配線パターン116となるように、各グリッド内の配線パターン106を変換する。例えば、図4に示すように、各グリッド内の配線パターン106を、対応するグリッドの中心と正方形の中心とが一致し、グリッド線と正方形の辺がそれぞれ平行となるように、対応するグリッド内の位置に配設する正方形の配線パターン116に変換する。なお、図4においては、グリッド毎に配線パターン106の総面積が異なるために、変換後の正方形の配線パターン116は、グリッド毎に正方形の面積(大きさ)に差異が生じている。
【0032】
また、他の変換図形情報としては、電気シミュレーション以外のシミュレーションを実施する場合には、半導体チップ102の上面における同一辺側から発生する複数のボンディングワイヤ103を、ボンディングワイヤ103の湾曲部103b毎に複数の直線部103cを1つの矩形状体として、複数の矩形状体からなるボンディングワイヤ113に変換する。例えば、図5に示すように、半導体チップ102の上面における同一辺側にある5つの端子102aから第1番目の湾曲部103bまでを1つの矩形状体とし、第1番目の湾曲部103bからボンド・フィンガー103aまでを1つの矩形状体として、2つの矩形状体のボンディングワイヤ113に変換する。
【0033】
自動簡略化処理手段5は、電気シミュレーションのために配線パターン106のコーナー106aを簡略化する処理手段である配線コーナー変換手段5c及びボンディングワイヤ103を簡略化する処理手段である第1のワイヤ変換手段5d、電気シミュレーション以外のシミュレーションのために配線パターン106を簡略化する処理手段である配線パターン変換手段5e及びボンディングワイヤ103を簡略化する処理手段である第2のワイヤ変換手段5f、並びに各シミュレーションのためにビア105を簡略化する処理手段であるビア変換手段5a及びボール104を簡略化する処理手段であるボール変換手段5bからなり、ネット図形取得手段3a及びレイヤ図形取得手段3bで得られたネット図形情報及びレイヤ図形情報、並びに変換図形情報記憶手段4に格納された変換図形情報をもとに、ビア105、ボール104、コーナー106a、配線パターン106及びボンディングワイヤ103をそれぞれ簡略化する。
【0034】
ビア変換手段5aは、ネット図形取得手段3aからのネット図形情報又はレイヤ図形取得手段3bからのレイヤ図形情報から、取得した図形のうちビア105に対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、円柱形のビア105を直方体のビア115に変換する。
【0035】
ボール変換手段5bは、ネット図形取得手段3aからのネット図形情報又はレイヤ図形取得手段3bからのレイヤ図形情報から、取得した図形のうちボール104に対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、球形のボール104を立方体のボール114に変換する。
【0036】
配線コーナー変換手段5cは、ネット図形取得手段3aからのネット図形情報から、取得した図形のうち配線パターン106のコーナー106aに対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、湾曲形状のコーナー106aを屈曲形状のコーナー116aに変換する。
【0037】
第1のワイヤ変換手段5dは、ネット図形取得手段3aからのネット図形情報から、取得した図形のうちボンディングワイヤ103に対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、ボンディングワイヤ103の湾曲部103bを屈曲部113dとして複数の直方体を連結し一体とした形状である複合体のボンディングワイヤ113に変換する。
【0038】
配線パターン変換手段5eは、レイヤ図形取得手段3bからのレイヤ図形情報から、取得した図形のうち配線パターン106に対応する部分を配線基板101の各層におけるグリッド毎に抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、各グリッド内の配線パターン106を、各グリッド内の配線パターン106の総面積と同一面積となる正方形の配線パターン116に変換する。
【0039】
第2のワイヤ変換手段5fは、レイヤ図形取得手段3bからのレイヤ図形情報から、取得した図形のうち半導体チップ102の上面における同一辺側から発生する複数のボンディングワイヤ103を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、ボンディングワイヤ103の湾曲部103b毎に複数の直線部103cを1つの矩形状体として、複数の矩形状体からなるボンディングワイヤ113に変換する。
【0040】
ここで、第2のワイヤ変換手段5fによるボンディングワイヤ103の簡略化アルゴリズムについて、図5〜図7を用いて説明する。以下、図5において、最上に載置された半導体チップ102における上面の長辺に平行な方向をX軸とし、最上に載置された半導体チップ102における上面の短辺に平行な方向をY軸とし、最上に載置された半導体チップ102の上面に垂直な方向をZ軸として、説明する。
【0041】
まず、半導体チップ102の同一辺側から発生している簡略化を行なう複数のボンディングワイヤ103における半導体チップ102上の端子102aの配列方向がX軸に平行か否かを判断する(ステップS1)。
【0042】
ステップS1で、配列方向がX軸に平行であると判断した場合には、「n=0」として(ステップS2)、半導体チップ102の同一辺に位置する端子102a群から、第n番目の湾曲部103b群及び第n+1番目の湾曲部103b群間に位置する複数のボンディングワイヤ103を1つの矩形とする(ステップS3)。なお、nは自然数であり、以下の説明では、ボンディングワイヤ103のうち半導体チップ102の端子102aから数えて湾曲部103b及びボンド・フィンガー103aが第何番目(ただし、n=0の場合は、半導体チップ102の端子102aに該当)に該当するかを表すことにするが、ボンド・フィンガー103aから数えて湾曲部103b及び端子102aが第何番目に該当するかを表してもよい。
【0043】
この場合に、変換する矩形の頂点の座標をそれぞれ(Xn1,Yn1,Zn1),(Xn2,Yn2,Zn2),(Xn2,Yn1,Zn1),(Xn1,Yn2,Zn2)とする。Xn1は第n番目の湾曲部103b群(n=0の場合は端子102a群)における最小のX座標と第n+1番目の湾曲部103b群における最小のX座標のうち小さい方のX座標とし、Yn1は第n番目の湾曲部103b群(n=0の場合は端子102a群)におけるY座標を平均したY座標とし、Zn1は第n番目の湾曲部103b群(n=0の場合は端子102a群)におけるZ座標を平均したZ座標とする。また、Xn2は第n番目の湾曲部103b群(n=0の場合は端子102a群)における最大のX座標と第n+1番目の湾曲部103b群における最大のX座標のうち大きい方のX座標とし、Yn2は第n+1番目の湾曲部103b群におけるY座標を平均したY座標とし、Zn2は第n+1番目の湾曲部103b群におけるZ座標を平均したZ座標とする。
【0044】
そして、矩形状体に変換するボンディングワイヤ103の部分である、半導体チップ102の同一辺に位置する端子102a群から、第n番目の湾曲部103b群(n=0の場合は端子102a群)及び第n+1番目の湾曲部103b群間のボンディングワイヤ103の総体積(ボンディングワイヤ103の断面積×第n番目の湾曲部103b(n=0の場合は端子102a群)及び第n+1番目の湾曲部103b間のボンディングワイヤ103の長さ×ボンディングワイヤ103の本数)を算出すると共に、4つの頂点から矩形の面積を算出する。さらに、算出したボンディングワイヤ103の変換部分の総体積を、算出した矩形の面積で除算することで、簡略化する矩形状体の厚さを算出し、第n番目の湾曲部103b群(n=0の場合は端子102a群)及び第n+1番目の湾曲部103b群間のボンディングワイヤ103を矩形状体とする(ステップS4)。
【0045】
そして、第n+1番目がボンド・フィンガー103aに該当するか否かを判断する(ステップS5)。ステップS5で、第n+1番目がボンド・フィンガー103aに該当しないと判断した場合には、「n+1」として(ステップS6)、ステップS3に戻る。
【0046】
また、ステップS5で、第n+1番目がボンド・フィンガー103aに該当すると判断した場合には、矩形状体に変換していない配列方向がX軸に平行である端子102a群から発生するボンディングワイヤ103が、半導体チップ102の対向する辺及び他の半導体チップ102に存在するか否かを判断する(ステップS7)。
【0047】
ステップS7で、矩形状体に変換していないボンディングワイヤ103が半導体チップ102の対向する辺及び他の半導体チップ102に存在すると判断した場合には、矩形状体に変換していないボンディングワイヤ103を対象として(ステップS8)、ステップS2に戻る。
【0048】
ステップS7で、矩形状体に変換していないボンディングワイヤ103が半導体チップ102の対向する辺及び他の半導体チップ102に存在しないと判断した場合、又は、ステップS1で、配列方向がX軸に平行でないと判断した場合には、半導体チップ102の同一辺側から発生している簡略化を行なう複数のボンディングワイヤ103における半導体チップ102上の端子102aの配列方向がY軸に平行か否かを判断する(ステップS9)。
【0049】
ステップS9で、配列方向がY軸に平行であると判断した場合には、「n=0」として(ステップS10)、半導体チップ102の同一辺に位置する端子102a群から、第n番目の湾曲部103b群及び第n+1番目の湾曲部103b群間に位置する複数のボンディングワイヤ103を1つの矩形とする(ステップS11)。
【0050】
この場合に、作成する矩形の頂点の座標をそれぞれ(Xn1,Yn1,Zn1),(Xn2,Yn2,Zn2),(Xn1,Yn2,Zn1),(Xn2,Yn1,Zn2)とする。Xn1は第n番目の湾曲部103b群(n=0の場合は端子102a群)におけるX座標を平均したX座標とし、Yn1は第n番目の湾曲部103b群(n=0の場合は端子102a群)における最小のY座標と第n+1番目の湾曲部103b群における最小のY座標のうち小さい方のY座標とし、Zn1は第n番目の湾曲部103b群(n=0の場合は端子102a群)におけるZ座標を平均したZ座標とする。また、Xn2は第n+1番目の湾曲部103b群におけるX座標を平均したX座標とし、Yn2は第n番目の湾曲部103b群(n=0の場合は端子102a群)における最大のY座標と第n+1番目の湾曲部103b群における最大のY座標のうち大きい方のY座標とし、Zn2は第n+1番目の湾曲部103b群におけるZ座標を平均したZ座標とする。
【0051】
そして、矩形状体に変換するボンディングワイヤ103の部分である、半導体チップ102の同一辺に位置する端子102a群から、第n番目の湾曲部103b群(n=0の場合は端子102a群)及び第n+1番目の湾曲部103b群間のボンディングワイヤ103の総体積(ボンディングワイヤ103の断面積×第n番目の湾曲部103b(n=0の場合は端子102a群)及び第n+1番目の湾曲部103b間のボンディングワイヤ103の長さ×ボンディングワイヤ103の本数)を算出すると共に、4つの頂点から矩形の面積を算出する。さらに、算出したボンディングワイヤ103の変換部分の総体積を、算出した矩形の面積で除算することで、簡略化する矩形状体の厚さを算出し、第n番目の湾曲部103b群(n=0の場合は端子102a群)及び第n+1番目の湾曲部103b群間のボンディングワイヤ103を矩形状体とする(ステップS12)。
【0052】
そして、第n+1番目がボンド・フィンガー103aに該当するか否かを判断する(ステップS13)。ステップS13で、第n+1番目がボンド・フィンガー103aに該当しないと判断した場合には、「n+1」として(ステップS14)、ステップS11に戻る。
【0053】
また、ステップS13で、第n+1番目がボンド・フィンガー103aに該当すると判断した場合には、矩形状体に変換していない配列方向がY軸に平行である端子102a群から発生するボンディングワイヤ103が、半導体チップ102の対向する辺及び他の半導体チップ102に存在するか否かを判断する(ステップS15)。
【0054】
ステップS15で、矩形状体に変換していないボンディングワイヤ103が半導体チップ102の対向する辺及び他の半導体チップ102に存在すると判断した場合には、矩形状体に変換していないボンディングワイヤ103を対象として(ステップS16)、ステップS10に戻る。
【0055】
ステップS15で、矩形状体に変換していないボンディングワイヤ103が半導体チップ102の対向する辺及び他の半導体チップ102に存在しないと判断した場合、又は、ステップS1で、配列方向がY軸に平行でないと判断した場合には、ボンディングワイヤ103の簡略化処理を終了する。
【0056】
なお、この第1の実施形態においては、ステップS1で、Y軸より先に、半導体チップ102の同一辺側から発生している簡略化を行なう複数のボンディングワイヤ103における半導体チップ102上の端子102aの配列方向がX軸に平行か否かを判断しているが、Y軸に平行か否かを先に判断してもよいし、どちらか一方の軸に平行な配列方向を有する端子102a群から発生する複数のボンディングワイヤに対してのみ矩形状体に変換するようにしてもよい。
【0057】
解析用情報記憶手段6は、入力装置30によって入力する、シミュレーションを実施する半導体装置100における、半導体チップ102内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は配線基板101上で半導体チップ102をパッケージングするための図示しない封止材の粘性などの解析用情報を格納している。
【0058】
解析手段7は、ビア変換手段5a、ボール変換手段5b、第1のワイヤ変換手段5d及び配線コーナー変換手段5cからの図形情報、解析用情報記憶手段6からの解析用情報、並びにレイアウト情報記憶手段1からのレイアウト情報に基づき、電気シミュレーションを実行して、解析結果を表示装置40に出力する。また、ビア変換手段5a、ボール変換手段5b、配線パターン変換手段5e及び第2のワイヤ変換手段5fからの図形情報、解析用情報記憶手段6からの解析用情報、並びにレイアウト情報記憶手段1からのレイアウト情報に基づき、電気シミュレーション以外のシミュレーションを実行して、解析結果を表示装置40に出力する。
【0059】
つぎに、この発明を実施するための第1の実施形態におけるレイアウト自動簡略化装置10の自動簡略化処理方法について説明する。なお、この第1の実施形態においては、電気シミュレーション又は熱シミュレーションを実施する場合を例に挙げて説明する。図8はこの発明を実施するための第1の実施形態における自動簡略化処理方法の流れを示すフローチャート、図9は図8に示すフローチャートの続きを示すフローチャートである。
【0060】
まず、シミュレーション種別選択手段2が、入力装置30からの入力情報に基づき、シミュレーション対象となる半導体装置100に対して実施するシミュレーションが電気シミュレーションであるか否かを判断する(ステップS101)。
【0061】
ステップS101で、実施するシミュレーションが電気シミュレーションであると判断した場合には、シミュレーション種別選択手段2はネット図形取得手段3aに対して選択情報を出力する。そして、ネット図形取得手段3aは、レイアウト情報記憶手段1からのレイアウト情報に基づき、電気シミュレーションの対象である半導体装置100にネットが存在するか否かを判断する(ステップS102)。
【0062】
ステップS102で、電気シミュレーションの対象である半導体装置100にネットが存在すると判断した場合には、ネット図形取得手段3aは、レイアウト情報からネット図形を取得する(ステップS103)。
【0063】
そして、ネット図形取得手段3aは、取得したネット図形のうちボンディングワイヤ103に対応する部分があるか否かを判断する(ステップS104)。
【0064】
ステップS104で、取得したネット図形のうちボンディングワイヤ103に対応する部分があると判断した場合には、ネット図形取得手段3aは、第1のワイヤ変換手段5dに対してネット図形情報を出力する。そして、第1のワイヤ変換手段5dは、取得したネット図形のうちボンディングワイヤ103に対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、抽出したボンディングワイヤ103に対応する部分を複合体に変換したうえで、レイアウト情報記憶手段1に登録する(ステップS105)。そして、ステップ102に戻る。
【0065】
また、ステップS104で、取得したネット図形のうちボンディングワイヤ103に対応する部分がないと判断した場合には、ネット図形取得手段3aは、取得したネット図形のうちビア105に対応する部分があるか否かを判断する(ステップS106)。
【0066】
ステップS106で、取得したネット図形のうちビア105に対応する部分があると判断した場合には、ネット図形取得手段3aは、ビア変換手段5aに対してネット図形情報を出力する。そして、ビア変換手段5aは、取得したネット図形のうちビア105に対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、抽出したビア105に対応する部分を直方体に変換したうえで、レイアウト情報記憶手段1に登録する(ステップS107)。そして、ステップ102に戻る。
【0067】
また、ステップS106で、取得したネット図形のうちビア105に対応する部分がないと判断した場合には、ネット図形取得手段3aは、取得したネット図形のうちボール104に対応する部分があるか否かを判断する(ステップS108)。
【0068】
ステップS108で、取得したネット図形のうちボール104に対応する部分があると判断した場合には、ネット図形取得手段3aは、ボール変換手段5bに対してネット図形情報を出力する。そして、ボール変換手段5bは、取得したネット図形のうちボール104に対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、抽出したボール104に対応する部分を立方体に変換したうえで、レイアウト情報記憶手段1に登録する(ステップS109)。そして、ステップ102に戻る。
【0069】
また、ステップS108で、取得したネット図形のうちボール104に対応する部分がないと判断した場合には、ネット図形取得手段3aは、取得したネット図形のうち配線パターン106のコーナー106aに対応する部分があるか否かを判断する(ステップS110)。
【0070】
ステップS110で、取得したネット図形のうち配線パターン106のコーナー106aに対応する部分があると判断した場合には、ネット図形取得手段3aは、配線コーナー変換手段5cに対してネット図形情報を出力する。そして、配線コーナー変換手段5cは、取得したネット図形のうち配線パターン106のコーナー106aに対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、抽出した配線パターン106のコーナー106aに対応する部分を屈曲形状に変換したうえで、レイアウト情報記憶手段1に登録する(ステップS111)。そして、ステップ102に戻る。
【0071】
ステップS102で、電気シミュレーションの対象である半導体装置100にネットが存在しないと判断した場合には、ビア変換手段5a、ボール変換手段5b、配線コーナー変換手段5c又は第1のワイヤ変換手段5dは、ネット図形のうち対称となる部分を変換しているのであれば、変換した図形情報を解析手段7にそれぞれ出力し、電気シミュレーションを実施することになる。
【0072】
ステップS101で、実施するシミュレーションが電気シミュレーションでないと判断した場合には、シミュレーション種別選択手段2は、入力装置30からの入力情報に基づき、シミュレーション対象である半導体装置100に対して実施するシミュレーションが熱シミュレーションであるか否かを判断する(ステップS112)。
【0073】
ステップS112で、実施するシミュレーションが熱シミュレーションであると判断した場合には、シミュレーション種別選択手段2はレイヤ図形取得手段3bに対して選択情報を出力する。そして、レイヤ図形取得手段3bは、レイアウト情報記憶手段1からのレイアウト情報に基づき、熱シミュレーションの対象である半導体装置100における配線基板101の各層のうち、レイヤのカウントを0(第1層目を対象)として(ステップS113)、対象である層にレイヤ図形が存在するか否かを判断する(ステップS114)。
【0074】
ステップS114で、対象である層にレイヤ図形が存在すると判断した場合には、レイヤ図形取得手段3bは、レイアウト情報から対象である層のレイヤ図形を取得する(ステップS115)。
【0075】
そして、レイヤ図形取得手段3bは、取得したレイヤ図形のうちビア105に対応する部分があるか否かを判断する(ステップS116)。
【0076】
ステップS116で、取得したレイヤ図形のうちビア105に対応する部分があると判断した場合には、レイヤ図形取得手段3bは、ビア変換手段5aに対してレイヤ図形情報を出力する。そして、ビア変換手段5aは、取得したレイヤ図形のうちビア105に対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、抽出したビア105に対応する部分を直方体に変換する(ステップS117)。そして、ステップ114に戻る。
【0077】
また、ステップS116で、取得したレイヤ図形のうちビア105に対応する部分がないと判断した場合には、レイヤ図形取得手段3bは、取得したレイヤ図形のうちボール104に対応する部分があるか否かを判断する(ステップS118)。
【0078】
ステップS118で、取得したレイヤ図形のうちボール104に対応する部分があると判断した場合には、レイヤ図形取得手段3bは、ボール変換手段5bに対してレイヤ図形情報を出力する。そして、ボール変換手段5bは、取得したレイヤ図形のうちボール104に対応する部分を抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、抽出したボール104に対応する部分を立方体に変換する(ステップS119)。そして、ステップ114に戻る。
【0079】
また、ステップS118で、取得したレイヤ図形のうちボール104に対応する部分がないと判断した場合には、レイヤ図形取得手段3bは、取得したレイヤ図形のうち配線パターン106に対応する部分があるか否かを判断する(ステップS120)。
【0080】
ステップS120で、取得したレイヤ図形のうち配線パターン106に対応する部分があると判断した場合には、レイヤ図形取得手段3bは、配線パターン変換手段5eに対してレイヤ図形情報を出力する。そして、配線パターン変換手段5eは、取得したレイヤ図形のうち配線パターン106に対応する部分を、配線基板101の対象である層における指定したグリッド毎に抽出し、変換図形情報記憶手段4からの変換図形情報に基づき、各グリッド内の配線パターン106を、各グリッド内の配線パターン106の総面積と同一面積となる正方形に変換する(ステップS121)。そして、ステップ114に戻る。
【0081】
ステップS114で、対象である層にレイヤ図形が存在しないと判断した場合には、レイヤ図形取得手段3bは、レイアウト情報記憶手段1からのレイアウト情報に基づき、熱シミュレーションの対象である半導体装置100における配線基板101の各層のうち、レイヤのカウントを+1(次の層を対象)とする(ステップS122)。そして、レイヤオーバーしないか否かを判断する(ステップS123)。
【0082】
ステップS123で、レイヤオーバーしないと判断した場合には、ステップS114に戻り、レイヤオーバーすると判断した場合には、各層におけるグリッド毎に代表図形をレイアウト情報記憶手段1に登録する(ステップS125)。
【0083】
そして、レイヤ図形取得手段3bは、第2のワイヤ変換手段5fに対してレイヤ図形情報を出力する。第2のワイヤ変換手段5fは、前述した図6及び図7に示す簡略化アルゴリズムによって、取得したレイヤ図形のうち半導体チップ102の上面における同一辺側から発生する複数のボンディングワイヤ103を抽出し、変換図形情報に基づき、ボンディングワイヤ103の湾曲部103b毎に複数の直線部103cを1つの矩形状体として変換する(ステップS125)。
【0084】
そして、第2のワイヤ変換手段5fは対称となるボンディングワイヤ103を変換し、ビア変換手段5a、ボール変換手段5b又は配線パターン変換手段5eは、レイヤ図形の対象となる部分を変換しているのであれば、変換した図形情報を解析手段7にそれぞれ出力し、熱シミュレーションを実施することになる。また、ステップS112で、実施するシミュレーションが熱シミュレーションでないと判断した場合には、自動簡略化の処理を行なうことなく終了する。
【0085】
なお、この第1の実施形態においては、ステップS101で、熱シミュレーションより先に、実施するシミュレーションが電気シミュレーションであるか否かを判断しているが、熱シミュレーションであるか否かを先に判断してもよいし、どちらか一方のシミュレーションに対してのみ自動簡略化処理を行なってもよい。
【0086】
また、図8に示す電気シミュレーションのための自動簡略化処理において、第1番目にボンディングワイヤ103、第2番目にビア105、第3番目にボール104、第4番目に配線のコーナー106aとして、それぞれの有無の判断、図形の変換及び登録を行なっているが、この順番に限られるものではなく、適宜入れ替えても良い。
【0087】
また、図9に示す熱シミュレーションのための自動簡略化処理において、第1番目にビア105、第2番目にボール104、第3番目に配線パターン106として、それぞれの有無の判断及び図形の変換を行なっているが、この順番に限られるものではなく、適宜入れ替えても良い。
【図面の簡単な説明】
【0088】
【図1】この発明を実施するための第1の実施形態におけるレイアウト自動簡略化装置の構成を示す図である。
【図2】図1に示す変換図形情報記憶手段に格納された各シミュレーションに共通する変換図形情報の一例を説明するための説明図であり、(a)はビアの変換図形を示す説明図、(b)はボールの変換図形を示す説明図である。
【図3】図1に示す変換図形情報記憶手段に格納された電気シミュレーションにおける変換図形情報の一例を説明するための説明図であり、(a)は配線パターンのコーナーの変換図形を示す説明図、(b)はボンディングワイヤの変換図形を示す説明図である。
【図4】図1に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおける配線パターンの変換図形の一例を説明するための説明図である。
【図5】図1に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおけるボンディングワイヤの変換図形の一例を説明するための説明図である。
【図6】図1に示す第2のワイヤ変換手段に用いる簡略化アルゴリズムを示すフローチャートである。
【図7】図6に示す第2のワイヤ変換手段に用いる簡略化アルゴリズムの続きを示すフローチャートである。
【図8】この発明を実施するための第1の実施形態における自動簡略化処理方法の流れを示すフローチャートである。
【図9】図8に示すフローチャートの続きを示すフローチャートである。
【符号の説明】
【0089】
1 レイアウト情報記憶手段
2 シミュレーション種別選択手段
3a ネット図形取得手段
3b レイヤ図形取得手段
4 変換図形情報記憶手段
5 自動間簡略化処理手段
5a ビア変換手段
5b ボール変換手段
5c 配線コーナー変換手段
5d 第1のワイヤ変換手段
5e 配線パターン変換手段
5f 第2のワイヤ変換手段
6 解析用情報記憶手段
7 解析手段
10 レイアウト自動簡略化装置
20 配置設計CAD装置
30 入力装置
40 表示装置
100 半導体装置
101 配線基板
101a 上面
102 半導体チップ
102a 端子
103,113 ボンディングワイヤ
103a ボンド・フィンガー
103b 湾曲部
103c,113c 直線部
113d 屈曲部
113e 側面
104,114 ボール
105,115 ビア
106 配線パターン
106a,116a コーナー
106b 直線パターン
106c 縁部

【特許請求の範囲】
【請求項1】
半導体チップがボンディングワイヤによって配線基板に実装された半導体装置の特性を検証するレイアウト自動簡略化装置において、
前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、
前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、
前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、
前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、
前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、
前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、
前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、
を備えていることを特徴とするレイアウト自動簡略化装置。
【請求項2】
請求項1に記載のレイアウト自動簡略化装置において、
入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、
前記シミュレーション種別選択手段の選択情報に基づき、端子間の接続情報であるネットによる図形を前記レイアウト情報から取得するネット図形取得手段と、
を備え、
前記自動簡略化処理手段が、前記取得した図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記取得した図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記取得した図形のうちボンディングワイヤに対応する部分を抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部を屈曲部として複数の直方体を連結し一体とした形状である複合体に変換する第1のワイヤ変換手段、及び前記取得した図形のうち配線パターンのコーナーに対応する部分を抽出し前記変換図形情報に基づき屈曲形状に変換する配線コーナー変換手段であることを特徴とするレイアウト自動簡略化装置。
【請求項3】
前記請求項1又は2に記載のレイアウト自動簡略化装置において、
入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、
前記シミュレーション種別選択手段の選択情報に基づき、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を前記レイアウト情報から層毎にそれぞれ取得するレイヤ図形取得手段と、
を備え、
前記自動簡略化処理手段が、前記取得した図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記取得した図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記取得した図形のうち配線パターンに対応する部分を前記配線基板の各層におけるグリッド毎に抽出し前記変換図形情報に基づき各グリッド内の配線パターンを各グリッド内の配線パターンの総面積と同一面積となる正方形に変換する配線パターン変換手段、及び前記取得した図形のうち前記半導体チップの上面における同一辺側から発生する複数の前記ボンディングワイヤを抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部毎に複数の直線部を1つの矩形状体として変換する第2のワイヤ変換手段であることを特徴とするレイアウト自動簡略化装置。
【請求項4】
前記請求項2又は3に記載のレイアウト自動簡略化装置において、
前記ビアに対応する部分の変換図形が、変換前のビアの底面に外接若しくは内接する正方形を底面として変換前のビアの高さと変換後のビアの高さとが一致する直方体、又は変換前のビアの底面の中心と変換後のビアの底面の中心とが一致し、変換前のビアの高さと変換後のビアの高さとが一致し、変換前のビアの体積と変換後のビアの体積とが一致する直方体であることを特徴とするレイアウト自動簡略化装置。
【請求項5】
前記請求項2乃至4のいずれかに記載のレイアウト自動簡略化装置において、
前記ボールに対応する部分の変換図形が、変換前のボールに外接若しくは内接する立方体、又は変換前のボールの中心と変換後のボールの中心とが一致し、変換前のボールの体積と変換後のボールの体積とが一致する立方体であることを特徴とするレイアウト自動簡略化装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate


【公開番号】特開2008−257302(P2008−257302A)
【公開日】平成20年10月23日(2008.10.23)
【国際特許分類】
【出願番号】特願2007−95812(P2007−95812)
【出願日】平成19年3月31日(2007.3.31)
【出願人】(391043332)財団法人福岡県産業・科学技術振興財団 (53)
【出願人】(504369731)ケイレックス・テクノロジー株式会社 (14)
【Fターム(参考)】