Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
レーダ信号処理装置
説明

レーダ信号処理装置

【課題】処理パラメータの設定においてカード間で生じる時間遅延差をなくすことを可能にするレーダ信号処理装置を得ることを目的とする。
【解決手段】複数のカードのそれぞれが、CPUがパラメータ設定指示を行って送信した処理パラメータを一時的に格納しておく保持用バッファを備え、複数のカードのうちの1つが、各カードに割り当てられた処理パラメータが保持用バッファに格納された後にCPUから出されるライトアクセスに応じてパラメータ設定開始信号を生成するパラメータ設定開始信号生成部をさらに備え、各カードの保持用バッファは、パラメータ設定開始信号に基づいて、格納されていた処理パラメータをそれぞれの対応するデータ処理部に一斉に設定するようにしたものである。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、画像処理機能を有する複数のカードによりビデオデータを処理するレーダ信号処理装置に関するものである。
【背景技術】
【0002】
レーダ信号処理装置を、ビデオデータ処理機能を有する複数のカードにより構成した場合、カード間でビデオデータの入出力を行い、各々のカードでスキャンコンバート等のビデオデータに関する画像処理を行った後、所望のレーダビデオ表示のデータを得るようにしている。一般に、レーダ運用モードの切換えや表示画像の調整等を行う場合には、カードで受け持っているビデオデータに対する処理パラメータの設定変更を行う。この変更の際には、カード外のCPUから各カードレジスタに対して個別にライトアクセスすることにより処理パラメータの設定を実行して画像処理に反映する。しかし、個別にライトアクセスする場合、パラメータ設定が画像処理に適用されるまでの時間はカード間でばらつくため、ビデオ表示の遷移時に予期せぬ処理となって不要な表示が入り込むことになる。ビデオ表示から不要な表示を除去するためには、VME(VERSA Module European)アクセス処理を早くすることにより処理パラメータ適用までの時間を短縮するか、あるいは同じタイミングで各カードの処理パラメータ設定を実施できる装置構成を考える必要がある。
【0003】
従来、VMEバスに接続された同じ構成の複数の装置に対して同じデータをライトする場合の処理を速くするためのアクセス制御回路がある(例えば、特許文献1参照)。この回路の基本構成を図7に示す。
図7において、VMEバス10には、CPU(中央演算処理装置)11と複数の同一構成のスレーブ装置数12が接続されている。各スレーブ装置12は、CPU11によってリード及びライトされるメモリとアクセス手段をそれぞれ有している。これらのメモリは、同規模のメモリであり、同一のデータをライトしたい領域が共通のアドレス空間(共通メモリ領域)に割り振られている。アクセス制御回路は、各スレーブ装置12中のメモリに対するライトを行う場合に、個々の装置を制御するばかりでなく、装置12を統合した制御を行う回路であり、複数のスレーブ装置12に跨がって構成されている。各スレーブ装置12は、アクセス制御回路として動作するために、デコーダ、チップセレクト用ゲート、チップセレクト信号生成手段、終了信号発生手段、終了応答手段を備えており、共通のデータをライトする場合には、別々にアドレス設定を実施した上でアクセスを繰り返す処理を行うことで、各装置12へ連鎖的に同じデータを書き込み、リードや個別のメモリ領域にデータをライトするときには、個別にアクセスを行うようにしている。このことにより、VMEバスに接続された複数のスレーブ装置に対して同じデータをライトする処理を速くしている。
【0004】
【特許文献1】特開平10−293746号公報(図1、図4)
【発明の開示】
【発明が解決しようとする課題】
【0005】
従来のアクセス制御回路は、以上のようにVMEバスに接続された複数のスレーブ装置に対して、同じデータをライトする処理を速くするように構成しているが、次のような問題がある。
スレーブ装置間の信号が多段接続によって連鎖的にデータライト処理が行われる構成となっているため、設定データが各スレーブ装置における処理に適用されるまでの時間遅延差がスレーブ装置の接続個数の増加に応じて積算されていくことになる。したがって、従来のアクセス制御回路は、特に装置構成の規模が大きくなると時間遅延差は顕著となるため、レーダ信号処理装置に適用した場合、ビデオ表示から不要な表示を除去することは出来ない。そのため、複数のスレーブ装置に対して同じタイミングでデータ設定を可能にする構成が要求される。
【0006】
この発明は、上記問題点を解決するためになされたもので、処理パラメータの設定においてカード間で生じる時間遅延差をなくすことを可能にするレーダ信号処理装置を得ることを目的とする。
【課題を解決するための手段】
【0007】
この発明に係るレーダ信号処理装置は、CPUからバスを介して設定される処理パラメータに基づいて画像処理を行うデータ処理部を備えた複数のカードにより、入力されるビデオデータを順次画像処理し最終的なビデオ表示のデータを得るレーダ信号処理装置において、複数のカードのそれぞれが、CPUがパラメータ設定指示を行って送信した処理パラメータを一時的に格納しておく保持用バッファを備え、複数のカードのうちの1つが、各カードに割り当てられた処理パラメータが保持用バッファに格納された後にCPUから出されるライトアクセスに応じてパラメータ設定開始信号を生成するパラメータ設定開始信号生成部をさらに備え、各カードの保持用バッファは、パラメータ設定開始信号に基づいて、格納されていた処理パラメータをそれぞれの対応するデータ処理部に一斉に設定するようにしたものである。
【発明の効果】
【0008】
この発明によれば、変更する処理パラメータが画像処理に適用されるまでの各カード間の時間遅延差を無くすことができ、時間遅延差に起因してビデオ表示に入り込む不要な表示の発生を抑え、ビデオ表示の遷移をスムーズに実行することが可能となる。
【発明を実施するための最良の形態】
【0009】
実施の形態1.
図1は、この発明の実施の形態1によるレーダ信号処理装置の機能構成を示すブロック図である。
レーダ信号処理装置は、入力されるビデオデータに対して複数のカード21,22,23を縦列配置し、それぞれのカードが持つデータ処理部7によりビデオデータを順次画像処理し最終的なビデオ表示データを出力する基本構成を持つ。各データ処理部7の画像処理はそれぞれに設定される処理パラメータに基づいて行われる。これら処理パラメータの設定は、CPU1からVMEバス3を介して実行される。そのため、VMEバス3は、CPU1、カード21,22,23間に、アドレス、データ、リード/ライト等の信号を伝達する接続を持つ。
この実施の形態1の場合、カード21,22,23のそれぞれは、データ処理部7の他に、CPU1から指示された処理パラメータを一旦保持格納する保持用バッファ6を有している。また、複数のカードのうちの1つ、図1では初段にあるカード21は、CPU1からのライトアクセスに応じて、パラメータ設定開始信号を生成するパラメータ設定開始信号生成部8を有している。また、カード21,22,23は、図示されていないが、マイクロプロセッサを有しており、そのレジスタ(カードレジスタ)を用いてマイクロプロセッサがカード内の処理パラメータの設定動作を制御するものとする。なお、ここでは、説明の便宜上、カードを3個としているが、その数は3個以上としても同様である。
【0010】
次に、処理パラメータの設定動作について説明する。図2は実施の形態1に係る処理パラメータ設定の動作手順を示すフローチャートである。
まず、CPU1は、装置内のすべてのカード21,22,23に対して、VMEバス3経由でパラメータ設定指示を行い、ビデオデータの処理パラメータを送信する(ステップST1)。カード21,22,23では、CPU1からカードレジスタにライトされた処理パラメータを直ちにビデオデータの処理には反映せず、一旦、保持用バッファ6に格納する(ステップST2)。このステップST1およびST2の状況を図3(a)に示す。処理パラメータが保持用バッファ6へ格納されると、CPU1はパラメータ設定開始信号の生成レジスタが割り当てられたカード21に対して、ライトアクセスを行う(ステップST3)。これにより、カード21のパラメータ設定開始信号生成部8では、パラメータ設定開始信号を生成し、生成した信号を装置内のすべてのカード21,22,23の保持用バッファ6へ出力する(ステップST4)。このステップST3およびステップST4の状況を図3(b)に示す。各カードの保持用バッファ6では、受信したパラメータ設定開始信号に基づいて、保持している処理パラメータを同時にそれぞれのデータ処理部7に移行させる。各データ処理部7では、このことによって同時に処理パラメータが変更され、変更設定された処理パラメータに基づいて、入力されるビデオデータに対して画像処理を行うことになる。
【0011】
以上のように、この実施の形態1によれば、複数のカード内に、レジスタ設定される処理パラメータを一時的に保持格納しておく保持用のバッファを設けておき、また、複数のカードの1つに、CPUからのライトアクセスによりパラメータ設定開始信号を生成する信号生成部を設けておき、各カードの保持用バッファは、生成されたパラメータ設定開始信号を受信すると格納されていた処理パラメータをそれぞれの対応するデータ処理部に一斉に設定するようにしている。このことにより、各データ処理部において、同時に処理パラメータを変更することができ、変更設定された処理パラメータに即して画像処理を行うことが可能となる。したがって、変更する処理パラメータが画像処理に適用されるまでの各カード間の時間遅延差を無くし、時間遅延差に起因してビデオ表示に入り込む不要な表示の発生を解消し、ビデオ表示の遷移をスムーズに実行することが可能となる。
【0012】
実施の形態2.
図4は、この発明の実施の形態2によるレーダ信号処理装置の機能構成を示すブロック図である。
この実施の形態2の場合、複数のカード201,202,203は、データ処理部7とインタフェース部9を有する同じ構成となっている。また、図示されていないが、各カードはマイクロプロセッサを有しており、そのカードレジスタを用いてカード内の処理パラメータの設定動作を制御するものとする。
また、この実施の形態2で使用する各カードレジスタは、図5のデータレイアウトに示すように、各カード固有に割り当てられたベースアドレス値に依存することなくデータライト処理を行うようなレジスタ領域を、レジスタ共通エリアとして規定しているものとする。
【0013】
次に、処理パラメータの設定動作について説明する。図6は、この発明の実施の形態2に係る処理パラメータ設定の動作手順を示すフローチャートである。
まず、CPU1は、装置内のすべてのカード201,202,203に対して、VMEバス3経由でビデオデータのパラメータ設定指示を与える(ステップST11)。各カードのインタフェース部9は、CPU1からライトアクセスされた際、一斉に、指定されたアドレスがカードレジスタのレジスタ共通エリアに該当するかどうかの判定を行う(ステップST12)。指定されたアドレスがカードレジスタのレジスタ共通エリアに該当する場合には、各カードにおいて処理パラメータの取り込みを実行する(ステップST13)。一方、指定されたアドレスがレジスタ共通エリアに該当していない場合には、インタフェース部9は、自己のカードアドレスかどうかの判定を行う(ステップST14)。自分のカードアドレスの場合には、通常のVMEバス3のアクセス制御を行って(ステップST15)、処理パラメータのレジスタ共通エリア外の領域への取り込みを実行する(ステップST13)。また、ステップST14において、自分のカードアドレスで無い場合にはデータ取り込みを実行しない(ステップST16)。次に、すべてのカード201,202,203において、処理パラメータをすべてカードレジスタへ取り込むと、カード内のマイクロプロセッサは処理パラメータを一斉にデータ処理部7へ移す(ステップST17)。各データ処理部7では、このことによって同時に処理パラメータが変更され、変更設定された処理パラメータに基づいて、入力されるビデオデータに対して画像処理を行う。
【0014】
以上のように、この実施の形態2によれば、複数のカードのそれぞれが、前記CPUがすべてのカードに対してパラメータ設定指示を行った際に、指定された自己のカードアドレスと他のカードアドレスを判別し、自己のカードアドレスに対応した処理パラメータを自己のカードレジスタに取り込むインタフェース部を有し、各カードは、自己のカードレジスタに処理パラメータを取り込むと、当該処理パラメータを対応するデータ処理部に設定するようにしている。したがって、各カードが他のカードアドレスにも反応してレジスタ設定することになるので、各カードのレジスタ設定に要する時間は同じとなる。このことにより、各データ処理部において、同時に処理パラメータを変更することができ、変更設定された処理パラメータに即して画像処理を行うことが可能となる。したがって、変更する処理パラメータが画像処理に適用されるまでの各カード間の時間遅延差を無くし、時間遅延差に起因してビデオ表示に入り込む不要な表示の発生を解消し、ビデオ表示の遷移をスムーズに実行することが可能となる。
【図面の簡単な説明】
【0015】
【図1】この発明の実施の形態1によるレーダ信号処理装置の機能構成を示すブロック図である。
【図2】この発明の実施の形態1に係る処理パラメータ設定の動作手順を示すフローチャートである。
【図3】この発明の実施の形態1に係る動作状況を示すブロック図である。
【図4】この発明の実施の形態2によるレーダ信号処理装置の機能構成を示すブロック図である。
【図5】この発明の実施の形態2に係るカードレジスタのデータレイアウトを示す説明図である。
【図6】この発明の実施の形態2に係る処理パラメータ設定の動作手順を示すフローチャートである。
【図7】従来のアクセス制御回路の基本構成を示すブロック図である。
【符号の説明】
【0016】
1 CPU、3 VMEバス、6 保持用バッファ、7 データ処理部、8 パラメータ設定開始信号生成部、9 インタフェース部、21,22,23,201,202,203 カード。

【特許請求の範囲】
【請求項1】
CPUからバスを介して設定される処理パラメータに基づいて画像処理を行うデータ処理部を備えた複数のカードにより、入力されるビデオデータを順次画像処理し最終的なビデオ表示のデータを得るレーダ信号処理装置において、
前記複数のカードのそれぞれが、前記CPUがパラメータ設定指示を行って送信した処理パラメータを一時的に格納しておく保持用バッファを備え、
前記複数のカードのうちの1つが、各カードに割り当てられた処理パラメータが保持用バッファに格納された後に前記CPUから出されるライトアクセスに応じてパラメータ設定開始信号を生成するパラメータ設定開始信号生成部をさらに備え、
前記各カードの保持用バッファは、前記パラメータ設定開始信号に基づいて、格納されていた処理パラメータをそれぞれの対応するデータ処理部に一斉に設定するようにしたことを特徴とするレーダ信号処理装置。
【請求項2】
CPUからバスを介して設定される処理パラメータに基づいて画像処理を行うデータ処理部を有する複数のカードにより、入力されるビデオデータを順次画像処理し最終的なビデオ表示のデータを得るレーダ信号処理装置において、
複数のカードのそれぞれが、前記CPUがすべてのカードに対してパラメータ設定指示を行った際に、指定された自己のカードアドレスと他のカードアドレスを判別し、自己のカードアドレスに対応した処理パラメータを自己のカードレジスタに取り込むインタフェース部を有し、
各カードは、自己のカードレジスタに処理パラメータを取り込むと、当該処理パラメータを対応するデータ処理部に設定するようにしたことを特徴とするレーダ信号処理装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate


【公開番号】特開2008−128898(P2008−128898A)
【公開日】平成20年6月5日(2008.6.5)
【国際特許分類】
【出願番号】特願2006−315789(P2006−315789)
【出願日】平成18年11月22日(2006.11.22)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】