下位互換性を有するインタフェースおよび方法
【課題】異なる転送プロトコルと互換性を有するインタフェース及び方法を提供する。
【解決手段】インタフェースは、パッドの組と通信するために選択的にイネーブルされる第１及び第２のタイプの物理インタフェースを含む。第１の転送プロトコル回路は第１のモードにおいて第１のタイプの物理インタフェースと協働して動作可能であり、第２の転送プロトコル回路は第２のモードにおいて第２のタイプの物理インタフェースと協働して動作可能である。モードコントローラは、動作モードを示すモード値に基づいて一方の物理インタフェース及び対応する転送プロトコルをイネーブルする。第１のモードがデフォルトのモードであり、モードコントローラは第２のモードへの動的な遷移をイネーブルする。第１のモードに戻る動的な遷移のために、第２のモード中にエスケープ指示がイネーブルされる。プログラム可能なタイミング値がモード遷移を容易にするために使用される。
【解決手段】インタフェースは、パッドの組と通信するために選択的にイネーブルされる第１及び第２のタイプの物理インタフェースを含む。第１の転送プロトコル回路は第１のモードにおいて第１のタイプの物理インタフェースと協働して動作可能であり、第２の転送プロトコル回路は第２のモードにおいて第２のタイプの物理インタフェースと協働して動作可能である。モードコントローラは、動作モードを示すモード値に基づいて一方の物理インタフェース及び対応する転送プロトコルをイネーブルする。第１のモードがデフォルトのモードであり、モードコントローラは第２のモードへの動的な遷移をイネーブルする。第１のモードに戻る動的な遷移のために、第２のモード中にエスケープ指示がイネーブルされる。プログラム可能なタイミング値がモード遷移を容易にするために使用される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的には電子インタフェースに関し、より詳細には、下位互換性を有する、複数の異なる転送プロトコル間のインタフェースおよび方法に関する。
【背景技術】
【０００２】
実際面において、複数の用途のために構成され、または事実上の業界標準に準拠して実装されるいくつかの従来の電子デバイスまたは回路インタフェースは、現在のまたは新たな用途に対して適切な帯域幅を有しない場合がある。例えば、ＩＥＥＥ １１４９．１標準規格に準拠するジョイント・テスト・アクション・グループ（ＪＴＡＧ）のバウンダリスキャンは、デバッグ（例えば、ソフトウェアデバッグ）、テスト（例えば、ビルトイン・セルフ・テスト・プロシージャ）、電子機械較正、バウンダリスキャンなどのような、さまざまな目的に使用される、１つのこのような事実上の業界標準である。従来のＪＴＡＧインタフェースは、約２５メガヘルツ（ＭＨｚ）のような比較的低い帯域幅において動作する比較的高いシングルエンド電圧レベル信号を使用する。ほとんどの低コストツールが従来のＪＴＡＧインタフェースを使用している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７５９３４１１号明細書
【特許文献２】米国特許第６８５０６６０号明細書
【特許文献３】米国特許第６８２５６９８号明細書
【図面の簡単な説明】
【０００４】
【図１】一実施形態による物理インタフェースを含むインタフェースシステムの簡略ブロック図である。
【図２】図１のデバイスの一実施形態に従って実装されるデバイスのより詳細なブロック図である。
【図３】一実施形態に従って実装される図１および２のモードコントローラの簡略ブロック図である。
【図４】パッドの一部およびパッドＩＦ回路の対応する部分を含む図２の物理インタフェースの代表的な部分の簡略ブロック図である。
【図５】標準モードから高速モードへの遷移の間の、図２のパッドの状態および図２のデバイスのＥＳＣ指示検出のステータスを示す表である。
【図６】高速モードから標準モードへの遷移の間の、図２のパッドの状態および図２のデバイスのＥＳＣ指示検出のステータスを示す表である。
【図７】標準モードと高速モードとの間の遷移に関する、図２のデバイスの動作の状態を示す簡略状態図である。
【発明を実施するための形態】
【０００５】
以下の説明は、当業者が本発明を、特定の用途およびその要件の文脈内で提供されるように作成および使用することを可能にするために提示される。しかしながら、好ましい実施形態に対するさまざまな改変が当業者には明らかであり、本明細書において定義される一般原則は他の実施形態にも適用され得る。それゆえ、本発明は、本明細書において示され説明される特定の実施形態に限定されることは意図されておらず、本明細書において開示される原則および新規の特徴と一致する最も広い範囲に従うべきである。
【０００６】
集積回路（ＩＣ）の内部データ変数のランタイム可視性のためのもののような、より高い帯域幅を提供する、より高速の開発プロトコルインタフェースを提供することが望ましい。最新のプロトコルインタフェースは、最大３００ＭＨｚまたはそれを超えるような著しく高い帯域幅を提供する低電圧差動シグナリングを用いて動作するように設計されている。既存のまたは従来のプロトコルとの下位互換性を維持しながら、より高速の開発プロトコルインタフェースを利用することが望ましい。「インフライト」の間、即ち実行している間により低速のモードとより高速のモードとの間で遷移することも望ましい。既存のインタフェースは遅すぎるか、静的であるかまたは他の様態で既存の構成と互換性がない。
【０００７】
図１は、一実施形態による物理インタフェースを含むインタフェースシステム１００の簡略ブロック図である。物理インタフェースは入力および出力インタフェースであることができ、ただし、物理インタフェースは単独で入力インタフェースまたは単独で出力インタフェースであることが理解される。インタフェースシステム１００は、通信リンク１０６を介してホスト１０４に接続されるデバイス１０２を含む。一実施形態において、デバイス１０２およびホスト１０４は各々集積回路（ＩＣ）として実装され、各々システム・オン・チップ（ＳＯＣ）構成に従って構成される。ホスト１０４とデバイス１０２との間のインタフェースは、デバッグ、テスト、較正、バウンダリスキャンなどのようなさまざまな機能または目的のうちのいずれか１つのためのものである。通信リンク１０６は、デバイス１０２とホスト１０４との間で対応する信号を伝送するために、複数の導電性経路、ワイヤ、配線などを組み組むコネクタ、ケーブル、導電性配線などのような任意の適切な様式で実装される。デバイス１０２は物理インタフェース（ＩＦ）１０８を含み、ホスト１０４は、デバイス１０２とホスト１０４との間の通信を可能にするために、通信リンク１０６に物理的かつ電気的に接続するための同様の物理インタフェース１１０を含む。
【０００８】
簡略化された構成において、ホスト１０４は、インタフェースのセット、即ち、物理インタフェース１１０をモードコントローラ１１４、標準（ＳＴＤ）転送プロトコル回路１１６、および高速（ＨＳ）転送プロトコル回路１１８に接続するバス１１２を含んで示されている。ホストロジック１２０は、ホスト１０４とデバイス１０２との間の通信を設定および制御するために含まれることができ、ただし、代替的な実施態様が意図される。ホストロジック１２０は、バス１１２に接続されることができ、或いは、別個にモードコントローラ１１４、ＳＴＤ転送プロトコル回路１１６、およびＨＳ転送プロトコル回路１１８のうちの１つまたは複数に接続される。バス１１２は、データや制御信号を伝送するために複数の導電性配線などを用いて従来の様式で実装される。バス１１２は、代替的な方法に従って実装されることができ、当業者に理解されるようなインタフェース、制御デバイス、またはその両方をさらに含んでもよい。
【０００９】
モードコントローラ１１４は、イネーブル信号ＳＴＤ＿ＥＮをＳＴＤ転送プロトコル回路１１６に提供し、別のイネーブル信号ＨＳ＿ＥＮをＨＳ転送プロトコル回路１１８に提供する。一般的に、モードコントローラ１１４は、独立して、またはホストロジック１２０の制御下で、デバイス１０２と通信するためにＳＴＤ転送プロトコル回路１１６またはＨＳ転送プロトコル回路１１８をイネーブルする。モードコントローラ１１４は、１つまたは複数の制御（ＣＴＬ）信号を、ＳＴＤ転送プロトコル回路１１６またはＨＳ転送プロトコル回路１１８のうちの動作しているものに従って物理インタフェース１１０を制御、イネーブル、またはその両方を行うために提供する。
【００１０】
デバイス１０２は、同様の構成で、インタフェースのセット、即ち、物理インタフェース１０８を、モードコントローラ１２４、ＳＴＤ転送プロトコル回路１２６、およびＨＳ転送プロトコル回路１２８に接続するバス１２２を含んで示されている。ＳＴＤ転送プロトコル回路１２６およびＨＳ転送プロトコル回路１２８は、各々、データおよび制御信号を含むバス１３０を介して１つまたは複数のデバッグブロック１３２にさらに接続される。ホスト１０４の場合と同様に、モードコントローラ１２４は、イネーブル信号ＳＴＤ＿ＥＮをＳＴＤ転送プロトコル回路１２６に提供し、別のイネーブル信号ＨＳ＿ＥＮをＨＳ転送プロトコル回路１２８に提供する。モードコントローラ１２４は、ホスト１０４と通信するために、ＳＴＤ転送プロトコル回路１２６またはＨＳ転送プロトコル回路１２８をイネーブルする。モードコントローラ１２４は、１つまたは複数の制御（ＣＴＬ）信号を、ＳＴＤ転送プロトコル回路１２６またはＨＳ転送プロトコル回路１２８のうちの動作しているものに従って物理インタフェース１０８を制御、イネーブル、またはその両方を行うために提供する。
【００１１】
本明細書においてさらに説明されるように、物理インタフェース１０８および１１０の各々は、外部から提供される通信リンク１０６と物理的および電気的に相互作用するためのパッドの組（例えば、図２の２０２）を含む。物理インタフェース１０８および１１０の各々は、パッドを対応する内部接続（例えば、１１２、１２２）を介してＳＴＤ転送プロトコルまたはＨＳ転送プロトコルのうちのイネーブルされているものに対して相互作用するための、対応するパッドインタフェース（ＩＦ）回路（例えば、図２の２０４）をさらに含む。
【００１２】
一実施形態において、パワーオンまたはリセット（ＰＯＲ）されると、デバイス１０２およびホスト１０４は、最初は「標準」モードで動作し、当該モードにおいて、ホスト１０４のＳＴＤ転送プロトコル回路１１６およびデバイス１０２のＳＴＤ転送プロトコル回路１２６が通信を確立するために最初にイネーブルされている。ホスト１０４は、「オンザフライ」または「インフライト」を高速モードに動的に切り替えるためのコマンドや通信パラメータをデバイス１０２に送り、当該高速モードにおいて、モードコントローラ１２４は、デバイス１０２内のＨＳ転送プロトコル回路１２８をイネーブルすることによって動作をＨＳモードに遷移させる。同様に、モードコントローラ１１４は、ホスト１０４内のＨＳ転送プロトコル回路１１８をイネーブルすることによって、動作をＨＳモードに遷移させる。遷移が完了した後、デバイス１０２およびホスト１０４は著しく高い帯域幅パフォーマンスのための高速動作に従って、はるかに高速で情報を通信することができる。
【００１３】
ホスト１０４は、より低速の標準モードに戻すように動的に遷移するための別のコマンドや通信パラメータをデバイス１０２に送ることができる。このようにして、デバイス１０２およびホスト１０４は両方とも高速動作のために構成され、両方とも最初は標準モードとの下位互換性のために構成される。
【００１４】
一実施形態において、エスケープ指示の検出をイネーブルすることによって、外部擾乱などに起因してより高速のシグナリングモードにおいて通信が可能性として損失することから回復することが可能となる。高速モードの間、ホスト１０４は何らかの理由によるデバイス１０２との通信の損失を検出すると、通信を再確立するために、デバイス１０２に標準モードに切り替え戻させるためのエスケープ指示などをアサートすることができる。一実施形態において、ホスト１０４は、物理インタフェース１０８のパッド２０２のうちの１つまたは複数を、信号を強制的に０ボルト（Ｖ）または接地などにするように、差分共通モード範囲などを脱して駆動するように構成され、物理インタフェース１０８は、差分範囲外信号を検出するとともにエスケープ信号などを内部アサートするように構成される。モードコントローラ１２４は、アサートされたエスケープ信号を検出し、動作を標準モードに戻すように遷移する。
【００１５】
一実施形態において、物理インタフェース１０８は、第１のタイプの物理インタフェース（標準モード）から第２のタイプの物理インタフェース（高速モード）に動的に遷移され、必要または所望に応じて再び戻る。一実施形態において、第１のタイプの物理インタフェースはシングルエンドシグナリングを採用し、一方で第２のタイプの物理インタフェースは、より高い帯域幅パフォーマンスのために低電圧差動シグナリングを採用する。より具体的な実施形態において、第１のタイプの物理インタフェースは、ＪＴＡＧ ＩＥＥＥ １１４９．１標準規格に準拠して実装されることができ、ただし、シリアル周辺機器インタフェース（ＳＰＩ）などのような他のタイプの標準規格が考慮される。ＪＴＡＧは、約１０〜３０ＭＨｚの通信帯域幅において動作する。第２のタイプの物理インタフェースは、より高い帯域幅パフォーマンスのために低電圧差動シグナリング（ＬＶＤＳ）に準拠して実装される。ＬＶＤＳは、約１．２Ｖの共通モード電圧を用いる電気デジタル・シグナリング・システムであり、最大３００ＭＨｚまたはさらに高い通信帯域幅において動作することができる。
【００１６】
一実施形態において、ホスト１０４は、デバイス１０２に、レジスタなどにおいて高速イネーブルビットを設定するコマンドパケットなどを送り、当該高速イネーブルビットは、モードコントローラ１２４に、高速モードに遷移させる。ホスト１０４は、１つまたは複数のプログラム可能なタイミング値をさらに送信することができ、当該タイミング値は、デバイス１０２によって、本明細書においてさらに説明されるようなスイッチ回路遅延および信号の整定に充てるための対応する期間（複数の場合もあり）を確立するために使用される。
【００１７】
図２は、デバイス１０２の一実施形態に従って実装されるデバイス２００のより詳細なブロック図である。物理インタフェース１０８は、通信リンク１０６に接続するためのパッド２０２の組と、パッド２０２に接続される対応するパッドＩＦ回路２０４とを含む。パッドＩＦ回路２０４は選択的に、ＳＴＤ転送プロトコル回路１２６を信号線２０３の組および選択ロジック２０６を介して相互作用するように、またはＨＳ転送プロトコル回路１２８を信号線２０５の組を介して相互作用するように、構成される。パッドＩＦ回路２０４はさらに、少なくとも１つのエスケープ（ＥＳＣ）信号をモードコントローラ１２４に提供し、当該モードコントローラは、ＣＴＬ信号を提供して、動作モードに応じてパッドＩＦ回路２０４の構成を制御する。
【００１８】
この構成において、ＳＴＤ転送プロトコル回路１２６は、別個のインタフェース２０８を介してデバッグブロック１３２に接続される。デバッグロジック１３２はさらに、デバイス２００の中央処理装置（ＣＰＵ）２１０に接続される。ＣＰＵ２１０はさらに、システムバス２１２を介してメモリ２１４および１つまたは複数の周辺機器２１６に接続される。デバッグロジック１３２も、メモリ操作のためにシステムバス２１２に接続される。一実施形態において、デバッグブロック１３２は、ＣＰＵ２１０の動作をモニタリングする。ＳＴＤ転送プロトコル回路１２６は、デバッグブロック１３２を介して、ＣＰＵ２１０のバウンダリスキャン動作、デバッグ動作、較正動作などを実行することができる。
【００１９】
ＨＳ転送プロトコル回路１２８は、ＳＴＤ転送プロトコル回路１２６と同様にしてデバッグロジック１３２に接続されることができ、ここで、動作モードに応じて１度に一方がイネーブルされる。例示されている実施形態において、ＳＴＤ転送プロトコル回路１２６は内部では、ＨＳ転送プロトコル回路１２８の高速動作に対処するのに十分高速で動作する。しかしながら、標準モードで動作しているとき、物理インタフェース１０８は、標準通信のための構成されるはるかに低い帯域幅で動作する。高速動作モードにおいて、ＨＳ転送プロトコル回路１２８は、高速通信のために構成される物理インタフェース１０８を介してホスト１０４と通信し、変換ロジック２１８が、ＳＴＤ転送プロトコル回路１２６と互換性であるように通信を変換するために提供される。変換ロジック２１８は、選択ロジック２０６の一方の入力を通じてＳＴＤ転送プロトコル回路１２６の入力に接続される。例示されている実施形態において、選択ロジック２０６は、モードコントローラ１２４によって提供される選択信号ＨＳ＿ＳＥＬによって指示される動作モードに応じて信号線２０３または変換ロジック２１８を選択するためのマルチプレクサ（ＭＵＸ）として実装される。
【００２０】
ＰＯＲされると、デバイス２００はデフォルトで標準動作モードに設定される。モードコントローラ１２４は、ＣＴＬ信号をアサートしてパッドＩＦ回路２０４を標準モードのために制御する。これは、標準プロトコルしかサポートしていない場合があるホストに対する下位互換性を可能にする。モードコントローラ１２４は、ＨＳ＿ＥＮ信号をローでアサートして（またはローでネゲートされて）ＨＳ転送プロトコル回路１２８および変換ロジック２１８をディセーブルし、ＨＳ＿ＳＥＬ信号をアサートして選択ロジック２０６を、信号線２０３を選択するように制御する。従って、パッド２０２はパッドＩＦ回路２０４を介してＳＴＤ転送プロトコル回路１２６に、選択ロジック２０６を介して接続される。ホスト１０４は、標準モードにおいても構成され、従来の構成と同様にしてＳＴＤ転送プロトコル回路１１６を使用して通信する。
【００２１】
ホスト１０４は、高速モードに遷移するためのコマンドなどをデバイス２００のＳＴＤ転送プロトコル回路１２６に送る。ＳＴＤ転送プロトコル回路１２６は、モードコントローラ１２４内の制御レジスタ（例えば、図３の３０２）を、リード／ライトレジスタ（Ｒ／Ｗ ＲＥＧ）パスを介してモード値ＭＯＤＥ＿ＨＳ（図３）を設定するようにプログラムし、さらに、遷移を容易にするために選択された値にプログラムされる１つまたは複数のタイミング値を送ることができる。Ｒ／Ｗ ＲＥＧパスは、ＳＴＤ転送プロトコル回路１２６とモードコントローラ１２４との間の通信を容易にするための１つまたは複数の信号を含む。モードコントローラ１２４は、ＣＴＬ信号をアサートしてパッドＩＦ回路２０４を信号線２０５のために遷移させることによって応答する。モードコントローラ１２４は、ＨＳ＿ＥＮ信号をハイでアサートしてＨＳ転送プロトコル回路１２８をイネーブルし、ＨＳ＿ＳＥＬをアサートして選択ロジック２０６を変換ロジック２１８を選択するように切り替える。遷移が完了すると、同様に高速モードに遷移しているホスト２００は、パッドＩＦ回路２０４および信号線２０５を介してＨＳ転送プロトコル回路１２８と通信する。通信は、変換ロジック２１８によって変換され、それによって、ホスト１０４はＳＴＤ転送プロトコル回路１２６と間接的に通信する。なお、高速モードに構成されるパッドＩＦ回路２０４、信号線２０５、ＨＳ転送プロトコル回路１２８および変換ロジック２１８を介する高速通信経路は、標準モードのために構成されるパッドＩＦ回路２０４および信号線２０３を介する標準通信経路よりも大幅に速い。
【００２２】
図３は、一実施形態に従って実装されるモードコントローラ１２４の簡略ブロック図である。モードコントローラ１２４は、制御レジスタ３０２と、１つまたは複数のカウンタ３０４と、スイッチロジック３０６と、パッドコントローラ３０８とを含む。制御レジスタ３０２は、任意の適切なタイプのプログラム可能メモリデバイスを使用して実装される。スイッチロジック３０６およびカウンタ３０４は、バス３１０（または信号線の適切な組）を介して制御レジスタ３０２に接続され、カウンタ３０４、スイッチロジック３０６およびパッドコントローラ３０８は、動作モード間の制御および遷移のために互いに接続されて示されている。Ｒ／Ｗ ＲＥＧパスは制御レジスタ３０２と相互作用する。ＥＳＣ信号がスイッチロジック３０６に提供され、当該スイッチロジックはＨＳ＿ＥＮ信号およびＨＳ＿ＳＥＬ信号を提供する。パッドコントローラ３０８は、パッドＩＦ回路２０４を制御するためのＣＴＬ信号を提供する。
【００２３】
制御レジスタ３０２は、動作モード間の制御および遷移のためのいくつかの２値通信パラメータを記憶する。図示されるように、制御レジスタ３０２は、モード制御値ＭＯＤＥ＿ＨＳならびに２つのタイマ値ＴＩＭＥＲ１およびＴＩＭＥＲ２を記憶する。ＭＯＤＥ＿ＨＳは、標準モードのためにクリア（ロー）されるか、高速モードのために設定（ハイ）されるか、またはその逆である、単一ビットである。ＴＩＭＥＲ１値は第１のタイムアウトＴＩＭＥＯＵＴ１によって示される第１の期間を判定するためにカウンタ３０４内に読み出され、ＴＩＭＥＲ２値は第２のタイムアウトＴＩＭＥＯＵＴ２によって示される第２の期間を判定するためにカウンタ３０４内に読み出される。
【００２４】
ＰＯＲされると、ＭＯＤＥ＿ＨＳ値は最初は標準モードを示すためにローにクリアされている。ホスト１０４は、第１および第２の期間をプログラムするとともにＭＯＤＥ＿ＨＳをハイに設定して高速モードに遷移するためにＴＩＭＥＲ１およびＴＩＭＥＲ２内にさらに値を記憶するための１つまたは複数の通信またはコマンドを送る。スイッチロジック３０６は、ハイに設定されたＭＯＤＥ＿ＨＳを検出してパッドコントローラ３０８に高速モードに遷移させるよう指示する。パッドコントローラ３０８は、ＣＴＬ信号をアサートして、物理インタフェース１０８を下記にさらに説明されるような中間安全モードにするようにパッドＩＦ回路２０４を制御することによって応答する。スイッチロジック３０６も、ＨＳ＿ＥＮ信号をハイでアサートしてＨＳ転送プロトコル回路１２８をイネーブルし、高速モードへの遷移を開始する。第１の期間を開始するためにＴＩＭＥＲ１値がカウンタ３０４内に読み出される。
【００２５】
ＴＩＭＥＯＵＴ１を受けた第１の期間の後、スイッチロジック３０６はパッドコントローラ３０８に、パッドＩＦ回路２０４をイネーブルして高速インタフェースをイネーブルさせるように指示する。スイッチロジック３０６は、変換ロジック２１８を選択するためにＨＳ＿ＳＥＬ信号もアサートする。カウンタ３０４はリセットされ、第２の期間を開始するためにＴＩＭＥＲ２値がカウンタ３０４内に読み出される。ＴＩＭＥＯＵＴ２を受けた第２の期間の満了後、スイッチロジック３０６はパッドＩＦ回路２０４によるエスケープ指示の検出をイネーブルする。エスケープ指示が検出されると、パッドＩＦ回路２０４は標準モードに戻る遷移を始めるためにＥＳＣ信号をアサートする。この期間は、デバイス１０２およびホスト１０４が両方とも高速モードに移行することを可能にする。
【００２６】
高速モードの間、ＭＯＤＥ＿ＨＳ値がクリアされる場合、またはＥＳＣ信号がスイッチロジック３０６によってアサートされているものとして検出される場合、パッドコントローラ３０８はパッドＩＦ回路２０４を中間安全モードに遷移させ、第１の期間を開始するためにＴＩＭＥＲ１がカウンタ３０４内に読み出される。標準モードに遷移して戻るために、ＥＳＣ指示の検出が抑制され、ＨＳ＿ＥＮがネゲートされる。ＴＩＭＥＯＵＴ１を受けた第１の期間の後、パッドコントローラ３０８は、物理インタフェース１０８を標準モードにイネーブルするためにＣＴＬ信号をアサートし、信号線２０３を選択するためにＨＳ＿ＳＥＬがアサートされる。
【００２７】
図４は、パッド２０２の一部およびパッドＩＦ回路２０４の対応する部分を含む物理インタフェース１０８の代表的な部分の簡略ブロック図である。追加のパッドおよび対応する回路が含まれてもよいが、図示されてはいない。パッド２０２は、通信リンク１０６などを介するなどして外部デバイスと相互作用するためのパッドＰ１〜Ｐ４を含む。パッドＩＦ回路２０４は、共通のパッド２０２の組を共有する第１のタイプの物理インタフェース４０１と、第２のタイプの物理インタフェース４１１とに分割される。第１のタイプの物理インタフェース４０１は、標準モード（それぞれＳＴＤ１、ＳＴＤ２、ＳＴＤ３およびＳＴＤ４）で動作する４つのパッドＩＦブロック４０２、４０４、４０６および４０８を含む。第２のタイプの物理インタフェース４１１は、パッドＩＦブロック４１２および４１４（それぞれＨＳ１およびＨＳ２）のペアを含む。パッドＩＦブロック４０２、４０４、４０６、４０８、４１２および４１４の各々を制御するために、イネーブル信号、安全モード信号などを含むような、ＣＴＬ信号が提供される。
【００２８】
標準モードにおいて、第２のタイプの物理インタフェース４１１のパッドＩＦブロック４１２および４１４はディセーブルされており、第１のタイプの物理インタフェース４０１のパッドＩＦブロック４０２、４０４、４０６および４０８はイネーブルされている。イネーブルされると、パッドＩＦブロック４０２および４０８は、外部シングルエンド信号Ｓ１およびＳ４を受け取るとともにＳ１およびＳ４を信号線２０３を介してＳＴＤ転送プロトコル回路１２６に伝送するための入力パッドとして構成される。イネーブルされると、パッドＩＦブロック４０４および４０６は、内部シングルエンド信号Ｓ２およびＳ３をＳＴＤ転送プロトコル回路１２６から対応するパッドＰ２およびＰ３を介して外部デバイスに伝送するための出力パッドとして構成される。追加のパッドおよび対応する回路が、具体的な実施態様に応じて追加の入力、出力または入出力（Ｉ／Ｏ）信号のために含まれてもよい。
【００２９】
高速モードにおいては、パッドＩＦブロック４１２および４１４がイネーブルされており、パッドＩＦブロック４０２、４０４、４０６および４０８はディセーブルされている。イネーブルされると、パッドＩＦブロック４１２は、パッドＰ１およびＰ２に提供される差動入力信号Ｓ５を受け取り、信号線２０５を介してＨＳ転送プロトコル回路１２８に伝送するための差動入力パッドＩＦブロックとして構成される。図示されるように、パッドＰ１は差動入力信号Ｓ５の正（＋）極性として構成され、パッドＰ２は負（−）極性として構成される。イネーブルされると、パッドＩＦブロック４１４は、ＨＳ転送プロトコル回路１２８からの差動出力信号Ｓ６をパッドＰ３およびＰ４に伝送するための差動出力パッドとして構成される。図示されるように、パッドＰ３は差動出力信号Ｓ６の正（＋）極性として構成され、パッドＰ４は負（−）極性として構成される。ここでも、追加のパッドおよび回路が、追加の入力、出力またはＩ／Ｏ信号のために含まれてもよい。高速モードにおいて、追加の信号は差動またはシングルエンドである場合がある。例えば、高速クロック信号が追加のＨＳパッドおよび対応するパッド上で伝送される場合がある。
【００３０】
パッドＩＦブロック４１２および４１４は各々ＥＳＣ信号を提供するように示されている。ＥＳＣ信号は複数のパッドＩＦブロックのうちの任意の１つによって提供されてもよいし、または１つの選択されるパッドＩＦブロックによって提供されてもよい。標準モードの間は、パッドＩＦブロック４１２および４１４がディセーブルされ、ＥＳＣ信号は任意の動作上の効果をもたらすことを事実上抑制される。高速モードの間は、デバイス１０２とホスト１０４との間の通常通信動作の間ＥＳＣ信号はローでアサートされる（またはネゲートされる）。外部擾乱のような何らかの理由により高速モードの間にデバイス１０２とホスト１０４との間の通信が損失すると、ホスト１０４はエスケープ指示を、パッドＩＦブロック４１２によって検出されるパッドＰ１およびＰ２のうちの一方または両方に提供する。代替的に、または加えて、ホスト１０４はエスケープ指示を、パッドＩＦブロック４１４によって検出される、パッドＰ３およびＰ４のうちの一方または両方に提供する。
【００３１】
一例として、パッドＩＦブロック４１２および４１４は両方とも、既知のまたは他の様態で許容可能な差動共通モード電圧範囲を有する差動共通モード電圧内で差動モードで動作し、ここで、パッドＰ３およびＰ４に接続される信号も差動共通モード電圧範囲を有する。ホスト１０４はパッドＰ１もしくはＰ２（またはＰ３もしくはＰ４）に提供される信号に対してはシングルエンド信号を、あるいは両方に対して通常の共通モード範囲から外れる差動信号を生成することができる。一例として、ホスト１０４は、パッドＰ１およびＰ２に提供される信号を強制的に０Ｖ（または接地）にし得、それによって、通常共通モード電圧仕様に事実上違反する。パッドＩＦブロック４１２は、共通モード電圧範囲違反を検出し、ＥＳＣ信号をモードコントローラ１２４にアサートし、これは、動作を高速モードから標準動作モードに戻すように遷移する。
【００３２】
標準モードと高速モードとの間の遷移期間の間、パッドＩＦ回路２０４のＩＦブロックのうちの１つまたは複数および対応するパッド２０２は、遷移を容易にするために「安全」モードなどに設定可能である。従って、パッドＩＦブロックは、外部信号（対応するパッドを介する）および内部信号の一方または両方を、「ＨＩ−Ｚ」状態と称される高インピーダンス状態にすることができる。加えてまたは代替形態において、外部信号（およびパッド）および内部信号の一方または両方が、論理０または論理１のような既知の状態または信号レベルになってもよい。一例として、標準モードから高速モードへの遷移の間、パッドＩＦブロック４０２はパッドＰ１を、内部バッファなどをディセーブルすることなどによってＨＩ−Ｚ状態にすることができ、信号Ｓ１を、論理１、論理０またはＨＩ−Ｚのような任意の適切なまたはそれ以外の所定の値にアサートすることができる。このような遷移動作はスプリアス信号または電圧／電流ノイズを抑制または他の様態で低減し、動作モード間の円滑な遷移を容易にする。
【００３３】
図５は、標準モードから高速モードへの遷移の間の、パッド２０２の状態およびデバイス１０２のＥＳＣ指示検出のステータスを示す表５００である。第１のタイプの物理インタフェース４０１と第２のタイプの物理インタフェース４１１との間の遷移の間、パッド２０２の各々の状態が、パッドＩＦ回路２０４のステータスによって判定されるか、または他の様態で当該状態を反映する。この場合、標準モードはＪＴＡＧとして定義され、第１のタイプの物理インタフェース４０１は、ＪＴＡＧに準拠するシグナリングを含み、高速モードは高速クロック出力ＨＳＣＬＫを用いるＬＶＤＳシグナリングを使用して定義される。一実施形態において、高速モードの間にＨＳＣＬＫはデバイス２００上で生成され、パッド２０２に提供される。
【００３４】
表５００は、列５０１〜５０５を含み、ここで、第１の列５０１は例示的なパッドＰ１〜Ｐ５およびＥＳＣを列挙している。第２の列５０２は標準状態に関するＰ１〜Ｐ５の機能を列挙しており、これは例示されている実施形態においてはＪＴＡＧについて特に定義されており、ただし、他の標準インタフェース方法が考慮されることが留意される。この場合、第１のタイプの物理インタフェース４０１がイネーブルされ（パッドＩＦブロック４０２、４０４をイネーブルするなどして）、デバイス１０２のパッドＰ１〜Ｐ５はそれぞれ、テスト・データ・イン（Ｔｅｓｔ Ｄａｔａ Ｉｎ）（ＴＤＩ）、テストモード選択（Ｔｅｓｔ Ｍｏｄｅ Ｓｅｌｅｃｔ）（ＴＭＳ）、テスト・データ・アウト（Ｔｅｓｔ Ｄａｔａ Ｏｕｔ）（ＴＤＯ）、テストリセット（ＴＲＳＴ）、およびテストクロック（Ｔｅｓｔ Ｃｌｏｃｋ）（ＴＣＬＫ）として定義される。標準モードの間、ホスト１０４がインタフェースのためのテストクロック信号を提供するため、ＴＣＬＫはデバイス１０２に対する入力として定義され、一方で、ホスト１０４のための対応するパッドは出力である。ＥＳＣ指示検出は標準モードにおいては抑制され、それによって、ＥＳＣ信号の状態は無視される。
【００３５】
第３の列５０３は、モードコントローラ１２４が、制御レジスタ３０２内のＭＯＤＥ＿ＨＳ値（またはビット）が設定されるかまたは他の様態で設定されているものとして検出されることを検出するときに入る標準安全（ＳＴＤ＿ＳＡＦＥ）モードである。モードコントローラ１２４は、第１のタイプの物理インタフェース４０１を安全モードにするためにＣＴＬ信号をアサートし、当該モードにおいて、パッドＰ１〜Ｐ５はＨＩ−Ｚ（高インピーダンス）状態になる。ＥＳＣ指示検出は抑制されたままである。ＴＩＭＥＲ１値がカウンタ３０４内に読み出され、（適切なカウンタ３０４の動作を開始することなどによって）第１の期間が開始される。
【００３６】
第４の列５０４は、第１の期間が完了した（例えば、カウンタ３０４のＴＩＭＥＲ１カウントの完了）後ＴＩＭＥＯＵＴ１を受けて入るスイッチモードである。ＨＳ転送プロトコル回路１２８がイネーブルされて、第２のタイプの物理インタフェース４１１をイネーブルするためにＣＴＬ信号がアサートされ、それによって、パッド２０２が高速モードのために定義される。パッドＰ１およびＰ２はまとめて、Ｐ１に対する正極性ＴＸＰおよびＰ２に対する負極性ＴＸＮを含む差動ＬＶＤＳ送信信号として定義される。なお、遷移の間、差動ＬＶＤＳ送信信号は使用されない場合があり、それによって、これらのパッドは代替的にＨＩ−Ｚ状態のままである場合がある。パッドＰ３およびＰ４はまとめて、Ｐ３に対する正極性ＲＸＰおよびＰ４に対する負極性ＲＸＮを含む差動ＬＶＤＳ受信信号として定義される。Ｐ５は、デバイス１０２から出力される高速クロックＨＳＣＬＫを、高速動作のタイミングを制御するためにホスト１０４に提供する。ＥＳＣ指示検出は抑制されたままである。ＴＩＭＥＲ２値がカウンタ３０４内に読み出され、第２の期間が開始される。
【００３７】
第５の列５０５は、第２の期間が完了した後ＴＩＭＥＯＵＴ２を受けて入る高速（ＨＳ）モードである。この時点において、ＥＳＣ指示検出がイネーブルされ、フェイルセーフ機構として完全に機能し、パッド２０２は高速モードのために完全に動作可能である。
【００３８】
図６は、高速モードから標準モードへの遷移の間の、パッド２０２の状態およびデバイス１０２のＥＳＣ指示検出のステータスを示す表６００である。第１の列６０１は列５０１と同じであり、パッドおよびＥＳＣ指示検出のステータスを列挙している。第２の列６０２は列５０５と同じであり、ＨＳモードが動作可能でありイネーブルされていることを示す。第３の列６０３は、ＭＯＤＥ＿ＨＳ値がクリアされているかまたはＥＳＣ信号がアサートされているときの標準モードへの遷移のための高速安全モード（ＨＳ＿ＳＡＦＥ）である。ＨＳ＿ＳＡＦＥモードにおいて、第２のタイプの物理インタフェース４１１は安全モードになり、それによって、パッドＰ１〜Ｐ５はＨＩ−Ｚ状態になり、ＥＳＣ指示検出が抑制される。さらに、ＴＩＭＥＲ１値がカウンタ３０４内に読み出され、第１の期間が開始される。第４の列６０４は、第１の期間が満了した後ＴＩＭＥＯＵＴ１を受けて再び入る標準モードである。ＥＳＣ指示検出は、標準動作モードの間は抑制されたままである。
【００３９】
図７は、標準モードと高速モードとの間の遷移に関する、デバイス１０２の動作の状態を示す簡略状態図である。ＰＯＲされると、動作は初めは状態７０２によって示されるように標準モードにある（表５００の列５０２）。動作はＭＯＤＥ＿ＨＳ値が設定されるまで標準モードのままである。
【００４０】
ＭＯＤＥ＿ＨＳが設定されていると検出されると、動作は最終的に、ＨＳモードに遷移するために、状態７０４によって示されるような（および、表５００の列５０３によって示されるような）ＳＴＤ＿ＳＡＦＥモードに進む。ＨＳ転送プロトコル回路１２８および変換ロジック２１８をイネーブルするために、ＨＳ＿ＥＮ信号がアサートされる。ＴＩＭＥＲ１値がカウンタ３０４内に読み出され、第１の期間が開始される。
【００４１】
ＴＩＭＥＯＵＴ１（第１の期間の満了）を受けて、動作は最終的に、状態７０６（表５００の列５０４）によって示されるようなＳＷＩＴＣＨモードに進む。ＨＳ転送プロトコル回路１２８および変換ロジック２１８がイネーブルされて動作可能になる。第２のタイプの物理インタフェース４１１がイネーブルされて動作可能になり、高速動作をイネーブルするためにＨＳ＿ＳＥＬ信号がアサートされる。ＴＩＭＥＲ２値がカウンタ３０４内に読み出され、第２の期間が開始される。
【００４２】
ＴＩＭＥＯＵＴ２を受けて、動作は最終的に、状態７０８によって示されるような、ならびに表５００の列５０５および表６００の列６０２によって示されるような、高速動作モードに遷移する。ＥＳＣ信号を介してエスケープ指示を検出するために、エスケープ指示がイネーブルされる。ＭＯＤＥ＿ＨＳが設定されたままであり、かつＥＳＣバーによって示されるようにＥＳＣ信号がネゲートされたままである間、動作は高速モードのままである。
【００４３】
ＭＯＤＥ＿ＨＳ値がクリアとして検出されるか、またはＥＳＣ信号がハイでアサートされるといつでも、動作は標準モードに戻るべく遷移するために、状態７１０によって示されるような、および表６００の列６０３によって示されるようなＨＳ＿ＳＡＦＥモードに遷移する。ＴＩＭＥＲ１値がカウンタ３０４内に読み出され、第１の期間が開始される。ＴＩＭＥＯＵＴ１を受けて、動作は、表６００の列６０４によって示されるように、状態７０２における標準モードに戻る。
【００４４】
物理インタフェースと、第１の転送プロトコル回路および第２の転送プロトコル回路と、メモリと、モードコントローラとを含むインタフェース。物理インタフェースは、第１のタイプの物理インタフェースと、それと異なる第２のタイプの物理インタフェースとを含み、これらは両方とも共通のパッドの組と相互作用するために選択的にイネーブルされる。第１の転送プロトコル回路は第１の動作モードにおいて第１のタイプの物理インタフェースと協働して動作可能であり、第２の転送プロトコル回路は第２の動作モードにおいて第２のタイプの物理インタフェースと協働して動作可能である。メモリは、第１の動作モードおよび第２の動作モードのうちの一方を示すモード値を記憶する。モードコントローラは、電源投入またはリセットされると、第１の動作モードにおいて第１の転送プロトコルを用いて動作するために第１のタイプの物理インタフェースをイネーブルし、モード値が第２の動作モードを示すとき第２の転送プロトコルを用いて動作するために、第１のタイプの物理インタフェースをディセーブルするとともに第２のタイプの物理インタフェースをイネーブルすることによって、第２の動作モードに動的に遷移する。
【００４５】
さまざまな実施形態において、モードコントローラは、モード値が第１の動作モードを示すとき第１の転送プロトコルを用いて動作するために、第２のタイプの物理インタフェースをディセーブルするとともに第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードに動作を戻すように動的に遷移する。第１の動作モードと第２の動作モードとの間の遷移のためにプログラム可能な時間値が使用される。モード値および１つまたは複数のプログラム可能なタイミング値は、プログラム可能な期間を提供するためにメモリ内に記憶される。
【００４６】
通信の損失の場合などにおいて、第１の動作モードに戻る遷移をイネーブルするために、エスケープ指示が提供される。一実施形態において、例えば、第２のタイプの物理インタフェースは所定の電圧範囲内で動作することができ、所定の電圧範囲を超えるとエスケープ信号をアサートまたは他の様態で提供するように構成される。エスケープ機構は第１の動作モードにおいては抑制され、第２の動作モードにおいてはイネーブルされる。
【００４７】
一実施形態において、動作モード間の遷移のために安全モードが使用される。一実施形態において、例えば、第１の物理インタフェースおよび第２の物理インタフェースは、動作モード間で遷移しながら、共通のパッドの組を高インピーダンス状態またはそれ以外の既知の論理状態にするように構成される。より具体的な実施形態において、モードコントローラが、物理インタフェースを動的に安全モードにして、第１の期間を開始し、第１の期間が満了すると第２の転送プロトコルを用いて動作するために第２のタイプの物理インタフェースをイネーブルし、第２の期間を開始し、第２の期間が満了するとエスケープ信号の検出をイネーブルする。
【００４８】
モードコントローラは、モード値によってまたはエスケープ信号によって指示されると、第１の転送プロトコルを用いて動作するために、第２のタイプの物理インタフェースをディセーブルするとともに第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードに動作を戻すように動的に遷移することができる。
【００４９】
第１のタイプの物理インタフェースは、共通のパッドの組を介する第１の帯域幅におけるシングルエンドシグナリングのために構成されることができ、第２のタイプの物理インタフェースは、共通のパッドの組を介する第２のより高い帯域幅における低電圧差動シグナリングのために構成される。第１の動作モードは、ＪＴＡＧなどのような事実上の業界標準に準拠する。
【００５０】
一実施形態によるインタフェースの動作方法は、初めに、第１の転送プロトコルに従って動作するために、共通のパッドの組に接続される第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードで動作する工程と、第１の動作モードおよび第２の動作モードのうちの一方を示すモード値をモニタリングする工程と、モード値によって指示されると、第２の転送プロトコルによって動作するために、共通のパッドの組に接続される第２のタイプの物理インタフェースをイネーブルすることによって、第２の動作モードに動的に遷移する工程とを備える。
【００５１】
本方法は、モード値によって指示されると、第１の転送プロトコルを用いて動作するために、第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードに戻すように動的に遷移する工程を備える。
【００５２】
第２の動作モードに動的に遷移する工程は、第１のタイプの物理インタフェースを安全モードにする工程と、第２の転送プロトコルによる動作をイネーブルする工程と、第２の転送プロトコル動作がイネーブルされると第２のタイプの物理インタフェースを使用して第２の転送プロトコルに動作を切り替える工程とを備える。
【００５３】
本方法は、安全モード中に所定期間を開始する工程と、当該期間の満了後に第２のタイプの物理インタフェースを使用して第２の転送プロトコルに動作を切り替える工程とをさらに備える。本方法は、第１の動作モードで動作している間に、第２の動作モードへの遷移を指示するコマンドを受け取る工程をさらに備えることができ、ここで、コマンドは期間を示す時間値を含む。
【００５４】
本方法は、安全モード中に第１の期間を開始する工程と、第１の期間の満了後に第２のタイプの物理インタフェースを使用して第２の転送プロトコルに動作を切り替える工程と、イネーブルされると第２のタイプの物理インタフェースによって、範囲外状態をモニタリングするとともに、範囲外状態が検出されるとエスケープ信号を提供する工程と、第１の期間の満了後に第２の期間を開始する工程と、第２の期間の満了後にエスケープ信号の検出をイネーブルする工程とをさらに備える。
【００５５】
本方法は、第１の動作モードで動作している間に、第２の動作モードへの遷移を指示するコマンドを受け取る工程をさらに備えることができ、ここで、コマンドは第１の期間を示す第１の時間値と、第２の期間を示す第２の時間値とを含む。
【００５６】
本方法は、モード値によって指示されると、またはエスケープ信号が検出されると、第１の転送プロトコルに従って動作するために、第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードに動的に遷移し戻す工程をさらに備える。本方法は、第２の動作モードにある間に、第１の転送プロトコルと第２の転送プロトコルとの間で変換する工程をさらに備える。
【００５７】
別の実施形態による、インタフェースの動作方法は、第１の転送プロトコルおよび第２の転送プロトコルのうちの一方を示すモード値をモニタリングする工程と、モード値が第１の転送プロトコルを示すとき、第１の転送プロトコルに従って動作するために、パッドに接続される第１のタイプの物理インタフェースをイネーブルする工程と、モード値が第２の転送プロトコルを示すとき、当該転送プロトコルに従って動作するために、パッドに接続される第２のタイプの物理インタフェースをイネーブルする工程と、第２の転送プロトコルに従って動作しているときに、パッド上で範囲外条件が検出されると、第１の転送プロトコルに従って動作するように動的に戻すように切り替える工程とを備える。
【００５８】
本発明をその特定の好ましいバージョンを参照して相当に詳細に説明してきたが、他のバージョンおよび変形形態が可能であり考慮される。当業者は、添付の特許請求の範囲によって定義されているような本発明の精神および範囲から逸脱することなく、本発明の同じ目的を実行するための他の構造を設計または改変するための基礎として、開示されている概念および具体的な実施形態を容易に使用することができることを理解すべきである。
【符号の説明】
【００５９】
１００…インタフェースシステム、１０８，１１０，４０１，４１１…物理インタフェース、１１４…モードコントローラ、１１６…標準転送プロトコル回路、１１８…高速転送プロトコル回路、２０２…パッド、２０４…パッドＩＦ回路、２０８…インタフェース、２１０…中央処理装置、２１４…メモリ。
【技術分野】
【０００１】
本発明は一般的には電子インタフェースに関し、より詳細には、下位互換性を有する、複数の異なる転送プロトコル間のインタフェースおよび方法に関する。
【背景技術】
【０００２】
実際面において、複数の用途のために構成され、または事実上の業界標準に準拠して実装されるいくつかの従来の電子デバイスまたは回路インタフェースは、現在のまたは新たな用途に対して適切な帯域幅を有しない場合がある。例えば、ＩＥＥＥ １１４９．１標準規格に準拠するジョイント・テスト・アクション・グループ（ＪＴＡＧ）のバウンダリスキャンは、デバッグ（例えば、ソフトウェアデバッグ）、テスト（例えば、ビルトイン・セルフ・テスト・プロシージャ）、電子機械較正、バウンダリスキャンなどのような、さまざまな目的に使用される、１つのこのような事実上の業界標準である。従来のＪＴＡＧインタフェースは、約２５メガヘルツ（ＭＨｚ）のような比較的低い帯域幅において動作する比較的高いシングルエンド電圧レベル信号を使用する。ほとんどの低コストツールが従来のＪＴＡＧインタフェースを使用している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７５９３４１１号明細書
【特許文献２】米国特許第６８５０６６０号明細書
【特許文献３】米国特許第６８２５６９８号明細書
【図面の簡単な説明】
【０００４】
【図１】一実施形態による物理インタフェースを含むインタフェースシステムの簡略ブロック図である。
【図２】図１のデバイスの一実施形態に従って実装されるデバイスのより詳細なブロック図である。
【図３】一実施形態に従って実装される図１および２のモードコントローラの簡略ブロック図である。
【図４】パッドの一部およびパッドＩＦ回路の対応する部分を含む図２の物理インタフェースの代表的な部分の簡略ブロック図である。
【図５】標準モードから高速モードへの遷移の間の、図２のパッドの状態および図２のデバイスのＥＳＣ指示検出のステータスを示す表である。
【図６】高速モードから標準モードへの遷移の間の、図２のパッドの状態および図２のデバイスのＥＳＣ指示検出のステータスを示す表である。
【図７】標準モードと高速モードとの間の遷移に関する、図２のデバイスの動作の状態を示す簡略状態図である。
【発明を実施するための形態】
【０００５】
以下の説明は、当業者が本発明を、特定の用途およびその要件の文脈内で提供されるように作成および使用することを可能にするために提示される。しかしながら、好ましい実施形態に対するさまざまな改変が当業者には明らかであり、本明細書において定義される一般原則は他の実施形態にも適用され得る。それゆえ、本発明は、本明細書において示され説明される特定の実施形態に限定されることは意図されておらず、本明細書において開示される原則および新規の特徴と一致する最も広い範囲に従うべきである。
【０００６】
集積回路（ＩＣ）の内部データ変数のランタイム可視性のためのもののような、より高い帯域幅を提供する、より高速の開発プロトコルインタフェースを提供することが望ましい。最新のプロトコルインタフェースは、最大３００ＭＨｚまたはそれを超えるような著しく高い帯域幅を提供する低電圧差動シグナリングを用いて動作するように設計されている。既存のまたは従来のプロトコルとの下位互換性を維持しながら、より高速の開発プロトコルインタフェースを利用することが望ましい。「インフライト」の間、即ち実行している間により低速のモードとより高速のモードとの間で遷移することも望ましい。既存のインタフェースは遅すぎるか、静的であるかまたは他の様態で既存の構成と互換性がない。
【０００７】
図１は、一実施形態による物理インタフェースを含むインタフェースシステム１００の簡略ブロック図である。物理インタフェースは入力および出力インタフェースであることができ、ただし、物理インタフェースは単独で入力インタフェースまたは単独で出力インタフェースであることが理解される。インタフェースシステム１００は、通信リンク１０６を介してホスト１０４に接続されるデバイス１０２を含む。一実施形態において、デバイス１０２およびホスト１０４は各々集積回路（ＩＣ）として実装され、各々システム・オン・チップ（ＳＯＣ）構成に従って構成される。ホスト１０４とデバイス１０２との間のインタフェースは、デバッグ、テスト、較正、バウンダリスキャンなどのようなさまざまな機能または目的のうちのいずれか１つのためのものである。通信リンク１０６は、デバイス１０２とホスト１０４との間で対応する信号を伝送するために、複数の導電性経路、ワイヤ、配線などを組み組むコネクタ、ケーブル、導電性配線などのような任意の適切な様式で実装される。デバイス１０２は物理インタフェース（ＩＦ）１０８を含み、ホスト１０４は、デバイス１０２とホスト１０４との間の通信を可能にするために、通信リンク１０６に物理的かつ電気的に接続するための同様の物理インタフェース１１０を含む。
【０００８】
簡略化された構成において、ホスト１０４は、インタフェースのセット、即ち、物理インタフェース１１０をモードコントローラ１１４、標準（ＳＴＤ）転送プロトコル回路１１６、および高速（ＨＳ）転送プロトコル回路１１８に接続するバス１１２を含んで示されている。ホストロジック１２０は、ホスト１０４とデバイス１０２との間の通信を設定および制御するために含まれることができ、ただし、代替的な実施態様が意図される。ホストロジック１２０は、バス１１２に接続されることができ、或いは、別個にモードコントローラ１１４、ＳＴＤ転送プロトコル回路１１６、およびＨＳ転送プロトコル回路１１８のうちの１つまたは複数に接続される。バス１１２は、データや制御信号を伝送するために複数の導電性配線などを用いて従来の様式で実装される。バス１１２は、代替的な方法に従って実装されることができ、当業者に理解されるようなインタフェース、制御デバイス、またはその両方をさらに含んでもよい。
【０００９】
モードコントローラ１１４は、イネーブル信号ＳＴＤ＿ＥＮをＳＴＤ転送プロトコル回路１１６に提供し、別のイネーブル信号ＨＳ＿ＥＮをＨＳ転送プロトコル回路１１８に提供する。一般的に、モードコントローラ１１４は、独立して、またはホストロジック１２０の制御下で、デバイス１０２と通信するためにＳＴＤ転送プロトコル回路１１６またはＨＳ転送プロトコル回路１１８をイネーブルする。モードコントローラ１１４は、１つまたは複数の制御（ＣＴＬ）信号を、ＳＴＤ転送プロトコル回路１１６またはＨＳ転送プロトコル回路１１８のうちの動作しているものに従って物理インタフェース１１０を制御、イネーブル、またはその両方を行うために提供する。
【００１０】
デバイス１０２は、同様の構成で、インタフェースのセット、即ち、物理インタフェース１０８を、モードコントローラ１２４、ＳＴＤ転送プロトコル回路１２６、およびＨＳ転送プロトコル回路１２８に接続するバス１２２を含んで示されている。ＳＴＤ転送プロトコル回路１２６およびＨＳ転送プロトコル回路１２８は、各々、データおよび制御信号を含むバス１３０を介して１つまたは複数のデバッグブロック１３２にさらに接続される。ホスト１０４の場合と同様に、モードコントローラ１２４は、イネーブル信号ＳＴＤ＿ＥＮをＳＴＤ転送プロトコル回路１２６に提供し、別のイネーブル信号ＨＳ＿ＥＮをＨＳ転送プロトコル回路１２８に提供する。モードコントローラ１２４は、ホスト１０４と通信するために、ＳＴＤ転送プロトコル回路１２６またはＨＳ転送プロトコル回路１２８をイネーブルする。モードコントローラ１２４は、１つまたは複数の制御（ＣＴＬ）信号を、ＳＴＤ転送プロトコル回路１２６またはＨＳ転送プロトコル回路１２８のうちの動作しているものに従って物理インタフェース１０８を制御、イネーブル、またはその両方を行うために提供する。
【００１１】
本明細書においてさらに説明されるように、物理インタフェース１０８および１１０の各々は、外部から提供される通信リンク１０６と物理的および電気的に相互作用するためのパッドの組（例えば、図２の２０２）を含む。物理インタフェース１０８および１１０の各々は、パッドを対応する内部接続（例えば、１１２、１２２）を介してＳＴＤ転送プロトコルまたはＨＳ転送プロトコルのうちのイネーブルされているものに対して相互作用するための、対応するパッドインタフェース（ＩＦ）回路（例えば、図２の２０４）をさらに含む。
【００１２】
一実施形態において、パワーオンまたはリセット（ＰＯＲ）されると、デバイス１０２およびホスト１０４は、最初は「標準」モードで動作し、当該モードにおいて、ホスト１０４のＳＴＤ転送プロトコル回路１１６およびデバイス１０２のＳＴＤ転送プロトコル回路１２６が通信を確立するために最初にイネーブルされている。ホスト１０４は、「オンザフライ」または「インフライト」を高速モードに動的に切り替えるためのコマンドや通信パラメータをデバイス１０２に送り、当該高速モードにおいて、モードコントローラ１２４は、デバイス１０２内のＨＳ転送プロトコル回路１２８をイネーブルすることによって動作をＨＳモードに遷移させる。同様に、モードコントローラ１１４は、ホスト１０４内のＨＳ転送プロトコル回路１１８をイネーブルすることによって、動作をＨＳモードに遷移させる。遷移が完了した後、デバイス１０２およびホスト１０４は著しく高い帯域幅パフォーマンスのための高速動作に従って、はるかに高速で情報を通信することができる。
【００１３】
ホスト１０４は、より低速の標準モードに戻すように動的に遷移するための別のコマンドや通信パラメータをデバイス１０２に送ることができる。このようにして、デバイス１０２およびホスト１０４は両方とも高速動作のために構成され、両方とも最初は標準モードとの下位互換性のために構成される。
【００１４】
一実施形態において、エスケープ指示の検出をイネーブルすることによって、外部擾乱などに起因してより高速のシグナリングモードにおいて通信が可能性として損失することから回復することが可能となる。高速モードの間、ホスト１０４は何らかの理由によるデバイス１０２との通信の損失を検出すると、通信を再確立するために、デバイス１０２に標準モードに切り替え戻させるためのエスケープ指示などをアサートすることができる。一実施形態において、ホスト１０４は、物理インタフェース１０８のパッド２０２のうちの１つまたは複数を、信号を強制的に０ボルト（Ｖ）または接地などにするように、差分共通モード範囲などを脱して駆動するように構成され、物理インタフェース１０８は、差分範囲外信号を検出するとともにエスケープ信号などを内部アサートするように構成される。モードコントローラ１２４は、アサートされたエスケープ信号を検出し、動作を標準モードに戻すように遷移する。
【００１５】
一実施形態において、物理インタフェース１０８は、第１のタイプの物理インタフェース（標準モード）から第２のタイプの物理インタフェース（高速モード）に動的に遷移され、必要または所望に応じて再び戻る。一実施形態において、第１のタイプの物理インタフェースはシングルエンドシグナリングを採用し、一方で第２のタイプの物理インタフェースは、より高い帯域幅パフォーマンスのために低電圧差動シグナリングを採用する。より具体的な実施形態において、第１のタイプの物理インタフェースは、ＪＴＡＧ ＩＥＥＥ １１４９．１標準規格に準拠して実装されることができ、ただし、シリアル周辺機器インタフェース（ＳＰＩ）などのような他のタイプの標準規格が考慮される。ＪＴＡＧは、約１０〜３０ＭＨｚの通信帯域幅において動作する。第２のタイプの物理インタフェースは、より高い帯域幅パフォーマンスのために低電圧差動シグナリング（ＬＶＤＳ）に準拠して実装される。ＬＶＤＳは、約１．２Ｖの共通モード電圧を用いる電気デジタル・シグナリング・システムであり、最大３００ＭＨｚまたはさらに高い通信帯域幅において動作することができる。
【００１６】
一実施形態において、ホスト１０４は、デバイス１０２に、レジスタなどにおいて高速イネーブルビットを設定するコマンドパケットなどを送り、当該高速イネーブルビットは、モードコントローラ１２４に、高速モードに遷移させる。ホスト１０４は、１つまたは複数のプログラム可能なタイミング値をさらに送信することができ、当該タイミング値は、デバイス１０２によって、本明細書においてさらに説明されるようなスイッチ回路遅延および信号の整定に充てるための対応する期間（複数の場合もあり）を確立するために使用される。
【００１７】
図２は、デバイス１０２の一実施形態に従って実装されるデバイス２００のより詳細なブロック図である。物理インタフェース１０８は、通信リンク１０６に接続するためのパッド２０２の組と、パッド２０２に接続される対応するパッドＩＦ回路２０４とを含む。パッドＩＦ回路２０４は選択的に、ＳＴＤ転送プロトコル回路１２６を信号線２０３の組および選択ロジック２０６を介して相互作用するように、またはＨＳ転送プロトコル回路１２８を信号線２０５の組を介して相互作用するように、構成される。パッドＩＦ回路２０４はさらに、少なくとも１つのエスケープ（ＥＳＣ）信号をモードコントローラ１２４に提供し、当該モードコントローラは、ＣＴＬ信号を提供して、動作モードに応じてパッドＩＦ回路２０４の構成を制御する。
【００１８】
この構成において、ＳＴＤ転送プロトコル回路１２６は、別個のインタフェース２０８を介してデバッグブロック１３２に接続される。デバッグロジック１３２はさらに、デバイス２００の中央処理装置（ＣＰＵ）２１０に接続される。ＣＰＵ２１０はさらに、システムバス２１２を介してメモリ２１４および１つまたは複数の周辺機器２１６に接続される。デバッグロジック１３２も、メモリ操作のためにシステムバス２１２に接続される。一実施形態において、デバッグブロック１３２は、ＣＰＵ２１０の動作をモニタリングする。ＳＴＤ転送プロトコル回路１２６は、デバッグブロック１３２を介して、ＣＰＵ２１０のバウンダリスキャン動作、デバッグ動作、較正動作などを実行することができる。
【００１９】
ＨＳ転送プロトコル回路１２８は、ＳＴＤ転送プロトコル回路１２６と同様にしてデバッグロジック１３２に接続されることができ、ここで、動作モードに応じて１度に一方がイネーブルされる。例示されている実施形態において、ＳＴＤ転送プロトコル回路１２６は内部では、ＨＳ転送プロトコル回路１２８の高速動作に対処するのに十分高速で動作する。しかしながら、標準モードで動作しているとき、物理インタフェース１０８は、標準通信のための構成されるはるかに低い帯域幅で動作する。高速動作モードにおいて、ＨＳ転送プロトコル回路１２８は、高速通信のために構成される物理インタフェース１０８を介してホスト１０４と通信し、変換ロジック２１８が、ＳＴＤ転送プロトコル回路１２６と互換性であるように通信を変換するために提供される。変換ロジック２１８は、選択ロジック２０６の一方の入力を通じてＳＴＤ転送プロトコル回路１２６の入力に接続される。例示されている実施形態において、選択ロジック２０６は、モードコントローラ１２４によって提供される選択信号ＨＳ＿ＳＥＬによって指示される動作モードに応じて信号線２０３または変換ロジック２１８を選択するためのマルチプレクサ（ＭＵＸ）として実装される。
【００２０】
ＰＯＲされると、デバイス２００はデフォルトで標準動作モードに設定される。モードコントローラ１２４は、ＣＴＬ信号をアサートしてパッドＩＦ回路２０４を標準モードのために制御する。これは、標準プロトコルしかサポートしていない場合があるホストに対する下位互換性を可能にする。モードコントローラ１２４は、ＨＳ＿ＥＮ信号をローでアサートして（またはローでネゲートされて）ＨＳ転送プロトコル回路１２８および変換ロジック２１８をディセーブルし、ＨＳ＿ＳＥＬ信号をアサートして選択ロジック２０６を、信号線２０３を選択するように制御する。従って、パッド２０２はパッドＩＦ回路２０４を介してＳＴＤ転送プロトコル回路１２６に、選択ロジック２０６を介して接続される。ホスト１０４は、標準モードにおいても構成され、従来の構成と同様にしてＳＴＤ転送プロトコル回路１１６を使用して通信する。
【００２１】
ホスト１０４は、高速モードに遷移するためのコマンドなどをデバイス２００のＳＴＤ転送プロトコル回路１２６に送る。ＳＴＤ転送プロトコル回路１２６は、モードコントローラ１２４内の制御レジスタ（例えば、図３の３０２）を、リード／ライトレジスタ（Ｒ／Ｗ ＲＥＧ）パスを介してモード値ＭＯＤＥ＿ＨＳ（図３）を設定するようにプログラムし、さらに、遷移を容易にするために選択された値にプログラムされる１つまたは複数のタイミング値を送ることができる。Ｒ／Ｗ ＲＥＧパスは、ＳＴＤ転送プロトコル回路１２６とモードコントローラ１２４との間の通信を容易にするための１つまたは複数の信号を含む。モードコントローラ１２４は、ＣＴＬ信号をアサートしてパッドＩＦ回路２０４を信号線２０５のために遷移させることによって応答する。モードコントローラ１２４は、ＨＳ＿ＥＮ信号をハイでアサートしてＨＳ転送プロトコル回路１２８をイネーブルし、ＨＳ＿ＳＥＬをアサートして選択ロジック２０６を変換ロジック２１８を選択するように切り替える。遷移が完了すると、同様に高速モードに遷移しているホスト２００は、パッドＩＦ回路２０４および信号線２０５を介してＨＳ転送プロトコル回路１２８と通信する。通信は、変換ロジック２１８によって変換され、それによって、ホスト１０４はＳＴＤ転送プロトコル回路１２６と間接的に通信する。なお、高速モードに構成されるパッドＩＦ回路２０４、信号線２０５、ＨＳ転送プロトコル回路１２８および変換ロジック２１８を介する高速通信経路は、標準モードのために構成されるパッドＩＦ回路２０４および信号線２０３を介する標準通信経路よりも大幅に速い。
【００２２】
図３は、一実施形態に従って実装されるモードコントローラ１２４の簡略ブロック図である。モードコントローラ１２４は、制御レジスタ３０２と、１つまたは複数のカウンタ３０４と、スイッチロジック３０６と、パッドコントローラ３０８とを含む。制御レジスタ３０２は、任意の適切なタイプのプログラム可能メモリデバイスを使用して実装される。スイッチロジック３０６およびカウンタ３０４は、バス３１０（または信号線の適切な組）を介して制御レジスタ３０２に接続され、カウンタ３０４、スイッチロジック３０６およびパッドコントローラ３０８は、動作モード間の制御および遷移のために互いに接続されて示されている。Ｒ／Ｗ ＲＥＧパスは制御レジスタ３０２と相互作用する。ＥＳＣ信号がスイッチロジック３０６に提供され、当該スイッチロジックはＨＳ＿ＥＮ信号およびＨＳ＿ＳＥＬ信号を提供する。パッドコントローラ３０８は、パッドＩＦ回路２０４を制御するためのＣＴＬ信号を提供する。
【００２３】
制御レジスタ３０２は、動作モード間の制御および遷移のためのいくつかの２値通信パラメータを記憶する。図示されるように、制御レジスタ３０２は、モード制御値ＭＯＤＥ＿ＨＳならびに２つのタイマ値ＴＩＭＥＲ１およびＴＩＭＥＲ２を記憶する。ＭＯＤＥ＿ＨＳは、標準モードのためにクリア（ロー）されるか、高速モードのために設定（ハイ）されるか、またはその逆である、単一ビットである。ＴＩＭＥＲ１値は第１のタイムアウトＴＩＭＥＯＵＴ１によって示される第１の期間を判定するためにカウンタ３０４内に読み出され、ＴＩＭＥＲ２値は第２のタイムアウトＴＩＭＥＯＵＴ２によって示される第２の期間を判定するためにカウンタ３０４内に読み出される。
【００２４】
ＰＯＲされると、ＭＯＤＥ＿ＨＳ値は最初は標準モードを示すためにローにクリアされている。ホスト１０４は、第１および第２の期間をプログラムするとともにＭＯＤＥ＿ＨＳをハイに設定して高速モードに遷移するためにＴＩＭＥＲ１およびＴＩＭＥＲ２内にさらに値を記憶するための１つまたは複数の通信またはコマンドを送る。スイッチロジック３０６は、ハイに設定されたＭＯＤＥ＿ＨＳを検出してパッドコントローラ３０８に高速モードに遷移させるよう指示する。パッドコントローラ３０８は、ＣＴＬ信号をアサートして、物理インタフェース１０８を下記にさらに説明されるような中間安全モードにするようにパッドＩＦ回路２０４を制御することによって応答する。スイッチロジック３０６も、ＨＳ＿ＥＮ信号をハイでアサートしてＨＳ転送プロトコル回路１２８をイネーブルし、高速モードへの遷移を開始する。第１の期間を開始するためにＴＩＭＥＲ１値がカウンタ３０４内に読み出される。
【００２５】
ＴＩＭＥＯＵＴ１を受けた第１の期間の後、スイッチロジック３０６はパッドコントローラ３０８に、パッドＩＦ回路２０４をイネーブルして高速インタフェースをイネーブルさせるように指示する。スイッチロジック３０６は、変換ロジック２１８を選択するためにＨＳ＿ＳＥＬ信号もアサートする。カウンタ３０４はリセットされ、第２の期間を開始するためにＴＩＭＥＲ２値がカウンタ３０４内に読み出される。ＴＩＭＥＯＵＴ２を受けた第２の期間の満了後、スイッチロジック３０６はパッドＩＦ回路２０４によるエスケープ指示の検出をイネーブルする。エスケープ指示が検出されると、パッドＩＦ回路２０４は標準モードに戻る遷移を始めるためにＥＳＣ信号をアサートする。この期間は、デバイス１０２およびホスト１０４が両方とも高速モードに移行することを可能にする。
【００２６】
高速モードの間、ＭＯＤＥ＿ＨＳ値がクリアされる場合、またはＥＳＣ信号がスイッチロジック３０６によってアサートされているものとして検出される場合、パッドコントローラ３０８はパッドＩＦ回路２０４を中間安全モードに遷移させ、第１の期間を開始するためにＴＩＭＥＲ１がカウンタ３０４内に読み出される。標準モードに遷移して戻るために、ＥＳＣ指示の検出が抑制され、ＨＳ＿ＥＮがネゲートされる。ＴＩＭＥＯＵＴ１を受けた第１の期間の後、パッドコントローラ３０８は、物理インタフェース１０８を標準モードにイネーブルするためにＣＴＬ信号をアサートし、信号線２０３を選択するためにＨＳ＿ＳＥＬがアサートされる。
【００２７】
図４は、パッド２０２の一部およびパッドＩＦ回路２０４の対応する部分を含む物理インタフェース１０８の代表的な部分の簡略ブロック図である。追加のパッドおよび対応する回路が含まれてもよいが、図示されてはいない。パッド２０２は、通信リンク１０６などを介するなどして外部デバイスと相互作用するためのパッドＰ１〜Ｐ４を含む。パッドＩＦ回路２０４は、共通のパッド２０２の組を共有する第１のタイプの物理インタフェース４０１と、第２のタイプの物理インタフェース４１１とに分割される。第１のタイプの物理インタフェース４０１は、標準モード（それぞれＳＴＤ１、ＳＴＤ２、ＳＴＤ３およびＳＴＤ４）で動作する４つのパッドＩＦブロック４０２、４０４、４０６および４０８を含む。第２のタイプの物理インタフェース４１１は、パッドＩＦブロック４１２および４１４（それぞれＨＳ１およびＨＳ２）のペアを含む。パッドＩＦブロック４０２、４０４、４０６、４０８、４１２および４１４の各々を制御するために、イネーブル信号、安全モード信号などを含むような、ＣＴＬ信号が提供される。
【００２８】
標準モードにおいて、第２のタイプの物理インタフェース４１１のパッドＩＦブロック４１２および４１４はディセーブルされており、第１のタイプの物理インタフェース４０１のパッドＩＦブロック４０２、４０４、４０６および４０８はイネーブルされている。イネーブルされると、パッドＩＦブロック４０２および４０８は、外部シングルエンド信号Ｓ１およびＳ４を受け取るとともにＳ１およびＳ４を信号線２０３を介してＳＴＤ転送プロトコル回路１２６に伝送するための入力パッドとして構成される。イネーブルされると、パッドＩＦブロック４０４および４０６は、内部シングルエンド信号Ｓ２およびＳ３をＳＴＤ転送プロトコル回路１２６から対応するパッドＰ２およびＰ３を介して外部デバイスに伝送するための出力パッドとして構成される。追加のパッドおよび対応する回路が、具体的な実施態様に応じて追加の入力、出力または入出力（Ｉ／Ｏ）信号のために含まれてもよい。
【００２９】
高速モードにおいては、パッドＩＦブロック４１２および４１４がイネーブルされており、パッドＩＦブロック４０２、４０４、４０６および４０８はディセーブルされている。イネーブルされると、パッドＩＦブロック４１２は、パッドＰ１およびＰ２に提供される差動入力信号Ｓ５を受け取り、信号線２０５を介してＨＳ転送プロトコル回路１２８に伝送するための差動入力パッドＩＦブロックとして構成される。図示されるように、パッドＰ１は差動入力信号Ｓ５の正（＋）極性として構成され、パッドＰ２は負（−）極性として構成される。イネーブルされると、パッドＩＦブロック４１４は、ＨＳ転送プロトコル回路１２８からの差動出力信号Ｓ６をパッドＰ３およびＰ４に伝送するための差動出力パッドとして構成される。図示されるように、パッドＰ３は差動出力信号Ｓ６の正（＋）極性として構成され、パッドＰ４は負（−）極性として構成される。ここでも、追加のパッドおよび回路が、追加の入力、出力またはＩ／Ｏ信号のために含まれてもよい。高速モードにおいて、追加の信号は差動またはシングルエンドである場合がある。例えば、高速クロック信号が追加のＨＳパッドおよび対応するパッド上で伝送される場合がある。
【００３０】
パッドＩＦブロック４１２および４１４は各々ＥＳＣ信号を提供するように示されている。ＥＳＣ信号は複数のパッドＩＦブロックのうちの任意の１つによって提供されてもよいし、または１つの選択されるパッドＩＦブロックによって提供されてもよい。標準モードの間は、パッドＩＦブロック４１２および４１４がディセーブルされ、ＥＳＣ信号は任意の動作上の効果をもたらすことを事実上抑制される。高速モードの間は、デバイス１０２とホスト１０４との間の通常通信動作の間ＥＳＣ信号はローでアサートされる（またはネゲートされる）。外部擾乱のような何らかの理由により高速モードの間にデバイス１０２とホスト１０４との間の通信が損失すると、ホスト１０４はエスケープ指示を、パッドＩＦブロック４１２によって検出されるパッドＰ１およびＰ２のうちの一方または両方に提供する。代替的に、または加えて、ホスト１０４はエスケープ指示を、パッドＩＦブロック４１４によって検出される、パッドＰ３およびＰ４のうちの一方または両方に提供する。
【００３１】
一例として、パッドＩＦブロック４１２および４１４は両方とも、既知のまたは他の様態で許容可能な差動共通モード電圧範囲を有する差動共通モード電圧内で差動モードで動作し、ここで、パッドＰ３およびＰ４に接続される信号も差動共通モード電圧範囲を有する。ホスト１０４はパッドＰ１もしくはＰ２（またはＰ３もしくはＰ４）に提供される信号に対してはシングルエンド信号を、あるいは両方に対して通常の共通モード範囲から外れる差動信号を生成することができる。一例として、ホスト１０４は、パッドＰ１およびＰ２に提供される信号を強制的に０Ｖ（または接地）にし得、それによって、通常共通モード電圧仕様に事実上違反する。パッドＩＦブロック４１２は、共通モード電圧範囲違反を検出し、ＥＳＣ信号をモードコントローラ１２４にアサートし、これは、動作を高速モードから標準動作モードに戻すように遷移する。
【００３２】
標準モードと高速モードとの間の遷移期間の間、パッドＩＦ回路２０４のＩＦブロックのうちの１つまたは複数および対応するパッド２０２は、遷移を容易にするために「安全」モードなどに設定可能である。従って、パッドＩＦブロックは、外部信号（対応するパッドを介する）および内部信号の一方または両方を、「ＨＩ−Ｚ」状態と称される高インピーダンス状態にすることができる。加えてまたは代替形態において、外部信号（およびパッド）および内部信号の一方または両方が、論理０または論理１のような既知の状態または信号レベルになってもよい。一例として、標準モードから高速モードへの遷移の間、パッドＩＦブロック４０２はパッドＰ１を、内部バッファなどをディセーブルすることなどによってＨＩ−Ｚ状態にすることができ、信号Ｓ１を、論理１、論理０またはＨＩ−Ｚのような任意の適切なまたはそれ以外の所定の値にアサートすることができる。このような遷移動作はスプリアス信号または電圧／電流ノイズを抑制または他の様態で低減し、動作モード間の円滑な遷移を容易にする。
【００３３】
図５は、標準モードから高速モードへの遷移の間の、パッド２０２の状態およびデバイス１０２のＥＳＣ指示検出のステータスを示す表５００である。第１のタイプの物理インタフェース４０１と第２のタイプの物理インタフェース４１１との間の遷移の間、パッド２０２の各々の状態が、パッドＩＦ回路２０４のステータスによって判定されるか、または他の様態で当該状態を反映する。この場合、標準モードはＪＴＡＧとして定義され、第１のタイプの物理インタフェース４０１は、ＪＴＡＧに準拠するシグナリングを含み、高速モードは高速クロック出力ＨＳＣＬＫを用いるＬＶＤＳシグナリングを使用して定義される。一実施形態において、高速モードの間にＨＳＣＬＫはデバイス２００上で生成され、パッド２０２に提供される。
【００３４】
表５００は、列５０１〜５０５を含み、ここで、第１の列５０１は例示的なパッドＰ１〜Ｐ５およびＥＳＣを列挙している。第２の列５０２は標準状態に関するＰ１〜Ｐ５の機能を列挙しており、これは例示されている実施形態においてはＪＴＡＧについて特に定義されており、ただし、他の標準インタフェース方法が考慮されることが留意される。この場合、第１のタイプの物理インタフェース４０１がイネーブルされ（パッドＩＦブロック４０２、４０４をイネーブルするなどして）、デバイス１０２のパッドＰ１〜Ｐ５はそれぞれ、テスト・データ・イン（Ｔｅｓｔ Ｄａｔａ Ｉｎ）（ＴＤＩ）、テストモード選択（Ｔｅｓｔ Ｍｏｄｅ Ｓｅｌｅｃｔ）（ＴＭＳ）、テスト・データ・アウト（Ｔｅｓｔ Ｄａｔａ Ｏｕｔ）（ＴＤＯ）、テストリセット（ＴＲＳＴ）、およびテストクロック（Ｔｅｓｔ Ｃｌｏｃｋ）（ＴＣＬＫ）として定義される。標準モードの間、ホスト１０４がインタフェースのためのテストクロック信号を提供するため、ＴＣＬＫはデバイス１０２に対する入力として定義され、一方で、ホスト１０４のための対応するパッドは出力である。ＥＳＣ指示検出は標準モードにおいては抑制され、それによって、ＥＳＣ信号の状態は無視される。
【００３５】
第３の列５０３は、モードコントローラ１２４が、制御レジスタ３０２内のＭＯＤＥ＿ＨＳ値（またはビット）が設定されるかまたは他の様態で設定されているものとして検出されることを検出するときに入る標準安全（ＳＴＤ＿ＳＡＦＥ）モードである。モードコントローラ１２４は、第１のタイプの物理インタフェース４０１を安全モードにするためにＣＴＬ信号をアサートし、当該モードにおいて、パッドＰ１〜Ｐ５はＨＩ−Ｚ（高インピーダンス）状態になる。ＥＳＣ指示検出は抑制されたままである。ＴＩＭＥＲ１値がカウンタ３０４内に読み出され、（適切なカウンタ３０４の動作を開始することなどによって）第１の期間が開始される。
【００３６】
第４の列５０４は、第１の期間が完了した（例えば、カウンタ３０４のＴＩＭＥＲ１カウントの完了）後ＴＩＭＥＯＵＴ１を受けて入るスイッチモードである。ＨＳ転送プロトコル回路１２８がイネーブルされて、第２のタイプの物理インタフェース４１１をイネーブルするためにＣＴＬ信号がアサートされ、それによって、パッド２０２が高速モードのために定義される。パッドＰ１およびＰ２はまとめて、Ｐ１に対する正極性ＴＸＰおよびＰ２に対する負極性ＴＸＮを含む差動ＬＶＤＳ送信信号として定義される。なお、遷移の間、差動ＬＶＤＳ送信信号は使用されない場合があり、それによって、これらのパッドは代替的にＨＩ−Ｚ状態のままである場合がある。パッドＰ３およびＰ４はまとめて、Ｐ３に対する正極性ＲＸＰおよびＰ４に対する負極性ＲＸＮを含む差動ＬＶＤＳ受信信号として定義される。Ｐ５は、デバイス１０２から出力される高速クロックＨＳＣＬＫを、高速動作のタイミングを制御するためにホスト１０４に提供する。ＥＳＣ指示検出は抑制されたままである。ＴＩＭＥＲ２値がカウンタ３０４内に読み出され、第２の期間が開始される。
【００３７】
第５の列５０５は、第２の期間が完了した後ＴＩＭＥＯＵＴ２を受けて入る高速（ＨＳ）モードである。この時点において、ＥＳＣ指示検出がイネーブルされ、フェイルセーフ機構として完全に機能し、パッド２０２は高速モードのために完全に動作可能である。
【００３８】
図６は、高速モードから標準モードへの遷移の間の、パッド２０２の状態およびデバイス１０２のＥＳＣ指示検出のステータスを示す表６００である。第１の列６０１は列５０１と同じであり、パッドおよびＥＳＣ指示検出のステータスを列挙している。第２の列６０２は列５０５と同じであり、ＨＳモードが動作可能でありイネーブルされていることを示す。第３の列６０３は、ＭＯＤＥ＿ＨＳ値がクリアされているかまたはＥＳＣ信号がアサートされているときの標準モードへの遷移のための高速安全モード（ＨＳ＿ＳＡＦＥ）である。ＨＳ＿ＳＡＦＥモードにおいて、第２のタイプの物理インタフェース４１１は安全モードになり、それによって、パッドＰ１〜Ｐ５はＨＩ−Ｚ状態になり、ＥＳＣ指示検出が抑制される。さらに、ＴＩＭＥＲ１値がカウンタ３０４内に読み出され、第１の期間が開始される。第４の列６０４は、第１の期間が満了した後ＴＩＭＥＯＵＴ１を受けて再び入る標準モードである。ＥＳＣ指示検出は、標準動作モードの間は抑制されたままである。
【００３９】
図７は、標準モードと高速モードとの間の遷移に関する、デバイス１０２の動作の状態を示す簡略状態図である。ＰＯＲされると、動作は初めは状態７０２によって示されるように標準モードにある（表５００の列５０２）。動作はＭＯＤＥ＿ＨＳ値が設定されるまで標準モードのままである。
【００４０】
ＭＯＤＥ＿ＨＳが設定されていると検出されると、動作は最終的に、ＨＳモードに遷移するために、状態７０４によって示されるような（および、表５００の列５０３によって示されるような）ＳＴＤ＿ＳＡＦＥモードに進む。ＨＳ転送プロトコル回路１２８および変換ロジック２１８をイネーブルするために、ＨＳ＿ＥＮ信号がアサートされる。ＴＩＭＥＲ１値がカウンタ３０４内に読み出され、第１の期間が開始される。
【００４１】
ＴＩＭＥＯＵＴ１（第１の期間の満了）を受けて、動作は最終的に、状態７０６（表５００の列５０４）によって示されるようなＳＷＩＴＣＨモードに進む。ＨＳ転送プロトコル回路１２８および変換ロジック２１８がイネーブルされて動作可能になる。第２のタイプの物理インタフェース４１１がイネーブルされて動作可能になり、高速動作をイネーブルするためにＨＳ＿ＳＥＬ信号がアサートされる。ＴＩＭＥＲ２値がカウンタ３０４内に読み出され、第２の期間が開始される。
【００４２】
ＴＩＭＥＯＵＴ２を受けて、動作は最終的に、状態７０８によって示されるような、ならびに表５００の列５０５および表６００の列６０２によって示されるような、高速動作モードに遷移する。ＥＳＣ信号を介してエスケープ指示を検出するために、エスケープ指示がイネーブルされる。ＭＯＤＥ＿ＨＳが設定されたままであり、かつＥＳＣバーによって示されるようにＥＳＣ信号がネゲートされたままである間、動作は高速モードのままである。
【００４３】
ＭＯＤＥ＿ＨＳ値がクリアとして検出されるか、またはＥＳＣ信号がハイでアサートされるといつでも、動作は標準モードに戻るべく遷移するために、状態７１０によって示されるような、および表６００の列６０３によって示されるようなＨＳ＿ＳＡＦＥモードに遷移する。ＴＩＭＥＲ１値がカウンタ３０４内に読み出され、第１の期間が開始される。ＴＩＭＥＯＵＴ１を受けて、動作は、表６００の列６０４によって示されるように、状態７０２における標準モードに戻る。
【００４４】
物理インタフェースと、第１の転送プロトコル回路および第２の転送プロトコル回路と、メモリと、モードコントローラとを含むインタフェース。物理インタフェースは、第１のタイプの物理インタフェースと、それと異なる第２のタイプの物理インタフェースとを含み、これらは両方とも共通のパッドの組と相互作用するために選択的にイネーブルされる。第１の転送プロトコル回路は第１の動作モードにおいて第１のタイプの物理インタフェースと協働して動作可能であり、第２の転送プロトコル回路は第２の動作モードにおいて第２のタイプの物理インタフェースと協働して動作可能である。メモリは、第１の動作モードおよび第２の動作モードのうちの一方を示すモード値を記憶する。モードコントローラは、電源投入またはリセットされると、第１の動作モードにおいて第１の転送プロトコルを用いて動作するために第１のタイプの物理インタフェースをイネーブルし、モード値が第２の動作モードを示すとき第２の転送プロトコルを用いて動作するために、第１のタイプの物理インタフェースをディセーブルするとともに第２のタイプの物理インタフェースをイネーブルすることによって、第２の動作モードに動的に遷移する。
【００４５】
さまざまな実施形態において、モードコントローラは、モード値が第１の動作モードを示すとき第１の転送プロトコルを用いて動作するために、第２のタイプの物理インタフェースをディセーブルするとともに第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードに動作を戻すように動的に遷移する。第１の動作モードと第２の動作モードとの間の遷移のためにプログラム可能な時間値が使用される。モード値および１つまたは複数のプログラム可能なタイミング値は、プログラム可能な期間を提供するためにメモリ内に記憶される。
【００４６】
通信の損失の場合などにおいて、第１の動作モードに戻る遷移をイネーブルするために、エスケープ指示が提供される。一実施形態において、例えば、第２のタイプの物理インタフェースは所定の電圧範囲内で動作することができ、所定の電圧範囲を超えるとエスケープ信号をアサートまたは他の様態で提供するように構成される。エスケープ機構は第１の動作モードにおいては抑制され、第２の動作モードにおいてはイネーブルされる。
【００４７】
一実施形態において、動作モード間の遷移のために安全モードが使用される。一実施形態において、例えば、第１の物理インタフェースおよび第２の物理インタフェースは、動作モード間で遷移しながら、共通のパッドの組を高インピーダンス状態またはそれ以外の既知の論理状態にするように構成される。より具体的な実施形態において、モードコントローラが、物理インタフェースを動的に安全モードにして、第１の期間を開始し、第１の期間が満了すると第２の転送プロトコルを用いて動作するために第２のタイプの物理インタフェースをイネーブルし、第２の期間を開始し、第２の期間が満了するとエスケープ信号の検出をイネーブルする。
【００４８】
モードコントローラは、モード値によってまたはエスケープ信号によって指示されると、第１の転送プロトコルを用いて動作するために、第２のタイプの物理インタフェースをディセーブルするとともに第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードに動作を戻すように動的に遷移することができる。
【００４９】
第１のタイプの物理インタフェースは、共通のパッドの組を介する第１の帯域幅におけるシングルエンドシグナリングのために構成されることができ、第２のタイプの物理インタフェースは、共通のパッドの組を介する第２のより高い帯域幅における低電圧差動シグナリングのために構成される。第１の動作モードは、ＪＴＡＧなどのような事実上の業界標準に準拠する。
【００５０】
一実施形態によるインタフェースの動作方法は、初めに、第１の転送プロトコルに従って動作するために、共通のパッドの組に接続される第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードで動作する工程と、第１の動作モードおよび第２の動作モードのうちの一方を示すモード値をモニタリングする工程と、モード値によって指示されると、第２の転送プロトコルによって動作するために、共通のパッドの組に接続される第２のタイプの物理インタフェースをイネーブルすることによって、第２の動作モードに動的に遷移する工程とを備える。
【００５１】
本方法は、モード値によって指示されると、第１の転送プロトコルを用いて動作するために、第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードに戻すように動的に遷移する工程を備える。
【００５２】
第２の動作モードに動的に遷移する工程は、第１のタイプの物理インタフェースを安全モードにする工程と、第２の転送プロトコルによる動作をイネーブルする工程と、第２の転送プロトコル動作がイネーブルされると第２のタイプの物理インタフェースを使用して第２の転送プロトコルに動作を切り替える工程とを備える。
【００５３】
本方法は、安全モード中に所定期間を開始する工程と、当該期間の満了後に第２のタイプの物理インタフェースを使用して第２の転送プロトコルに動作を切り替える工程とをさらに備える。本方法は、第１の動作モードで動作している間に、第２の動作モードへの遷移を指示するコマンドを受け取る工程をさらに備えることができ、ここで、コマンドは期間を示す時間値を含む。
【００５４】
本方法は、安全モード中に第１の期間を開始する工程と、第１の期間の満了後に第２のタイプの物理インタフェースを使用して第２の転送プロトコルに動作を切り替える工程と、イネーブルされると第２のタイプの物理インタフェースによって、範囲外状態をモニタリングするとともに、範囲外状態が検出されるとエスケープ信号を提供する工程と、第１の期間の満了後に第２の期間を開始する工程と、第２の期間の満了後にエスケープ信号の検出をイネーブルする工程とをさらに備える。
【００５５】
本方法は、第１の動作モードで動作している間に、第２の動作モードへの遷移を指示するコマンドを受け取る工程をさらに備えることができ、ここで、コマンドは第１の期間を示す第１の時間値と、第２の期間を示す第２の時間値とを含む。
【００５６】
本方法は、モード値によって指示されると、またはエスケープ信号が検出されると、第１の転送プロトコルに従って動作するために、第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードに動的に遷移し戻す工程をさらに備える。本方法は、第２の動作モードにある間に、第１の転送プロトコルと第２の転送プロトコルとの間で変換する工程をさらに備える。
【００５７】
別の実施形態による、インタフェースの動作方法は、第１の転送プロトコルおよび第２の転送プロトコルのうちの一方を示すモード値をモニタリングする工程と、モード値が第１の転送プロトコルを示すとき、第１の転送プロトコルに従って動作するために、パッドに接続される第１のタイプの物理インタフェースをイネーブルする工程と、モード値が第２の転送プロトコルを示すとき、当該転送プロトコルに従って動作するために、パッドに接続される第２のタイプの物理インタフェースをイネーブルする工程と、第２の転送プロトコルに従って動作しているときに、パッド上で範囲外条件が検出されると、第１の転送プロトコルに従って動作するように動的に戻すように切り替える工程とを備える。
【００５８】
本発明をその特定の好ましいバージョンを参照して相当に詳細に説明してきたが、他のバージョンおよび変形形態が可能であり考慮される。当業者は、添付の特許請求の範囲によって定義されているような本発明の精神および範囲から逸脱することなく、本発明の同じ目的を実行するための他の構造を設計または改変するための基礎として、開示されている概念および具体的な実施形態を容易に使用することができることを理解すべきである。
【符号の説明】
【００５９】
１００…インタフェースシステム、１０８，１１０，４０１，４１１…物理インタフェース、１１４…モードコントローラ、１１６…標準転送プロトコル回路、１１８…高速転送プロトコル回路、２０２…パッド、２０４…パッドＩＦ回路、２０８…インタフェース、２１０…中央処理装置、２１４…メモリ。
【特許請求の範囲】
【請求項１】
インタフェースであって、
両方とも共通のパッドの組と相互作用するために選択的にイネーブルされる第１のタイプの物理インタフェース、および、それと異なる第２のタイプの物理インタフェースを含む物理インタフェースと、
第１の動作モードにおいて前記第１のタイプの物理インタフェースと協働して動作可能である第１の転送プロトコル回路と、
第２の動作モードにおいて前記第２のタイプの物理インタフェースと協働して動作可能である第２の転送プロトコル回路と、
前記第１の動作モードおよび前記第２の動作モードのうちの一方を示すモード値を記憶するメモリと、
電源投入またはリセットされると、前記第１の動作モードにおいて前記第１の転送プロトコル回路と協働して動作するために前記第１のタイプの物理インタフェースをイネーブルし、前記モード値が前記第２の動作モードを示すとき前記第２の転送プロトコル回路と協働して動作するために、前記第１のタイプの物理インタフェースをディセーブルするとともに前記第２のタイプの物理インタフェースをイネーブルすることによって、前記第２の動作モードに動的に遷移するモードコントローラとを備える、インタフェース。
【請求項２】
前記モードコントローラは、前記モード値が前記第１の動作モードを示すとき前記第１の転送プロトコル回路と協働して動作するために、前記第２のタイプの物理インタフェースをディセーブルするとともに前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻るように動的に遷移する、請求項１に記載のインタフェース。
【請求項３】
前記メモリはプログラム可能な時間値を記憶し、
前記モードコントローラは、前記物理インタフェースを安全モードにすることによって、および、前記プログラム可能な時間値に基づく期間が満了すると、前記第１の転送プロトコル回路を用いて動作するために前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻すように動的に遷移する、請求項２に記載のインタフェース。
【請求項４】
前記メモリはプログラム可能な時間値を記憶し、
前記モードコントローラは、前記物理インタフェースを安全モードにすることによって、および、前記プログラム可能な時間値に基づく期間が満了すると、前記第２の転送プロトコル回路と協働して動作するために前記第２のタイプの物理インタフェースをイネーブルすることによって、前記第２の動作モードに動的に遷移する、請求項１に記載のインタフェース。
【請求項５】
前記メモリはプログラム可能な時間値を記憶し、
前記モードコントローラは、前記第２のタイプの物理インタフェースをイネーブルすると、前記プログラム可能な時間値に基づいて少なくとも１つの期間を開始するために前記第２の動作モードに動的に遷移し、前記少なくとも１つの期間が満了するとエスケープ信号の検出をイネーブルし、
前記エスケープ信号は、前記第１の動作モードに戻る遷移を示すように構成される、請求項１に記載のインタフェース。
【請求項６】
前記メモリは第１のプログラム可能な時間値および第２のプログラム可能な時間値をさらに記憶し、
前記第２のタイプの物理インタフェースは所定の電圧範囲内で動作するとともに、該所定の電圧範囲を超えるとエスケープ信号をアサートし、
前記モードコントローラは、前記物理インタフェースを安全モードにすることによって、前記第１のプログラム可能な時間値に基づいて第１の期間を開始することによって、該第１の期間が満了すると前記第２の転送プロトコル回路を用いて動作するために前記第２のタイプの物理インタフェースをイネーブルすることによって、前記第２のプログラム可能な時間値に基づく第２の期間を開始することによって、および、該第２の期間が満了すると前記エスケープ信号の検出をイネーブルすることによって、前記第２の動作モードに動的に遷移する、請求項１に記載のインタフェース。
【請求項７】
前記モードコントローラは、前記モード値が前記第１の動作モードを示すとき、または前記エスケープ信号が前記第１の動作モードを示すとき、前記第１の転送プロトコル回路を用いて動作するために、前記第２のタイプの物理インタフェースをディセーブルするとともに前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻すように動的に遷移する、請求項６に記載のインタフェース。
【請求項８】
前記第１のタイプの物理インタフェースおよび前記第１の転送プロトコル回路は第１の帯域幅においてシングルエンドシグナリングを用いるＪＴＡＧに準拠して動作し、前記第２のタイプの物理インタフェースおよび前記第２の転送プロトコル回路は前記第１の帯域幅よりも高い第２の帯域幅において低電圧差動シグナリングを使用して動作する、請求項１に記載のインタフェース。
【請求項９】
前記第１のタイプの物理インタフェースは前記共通のパッドの組を介する第１の帯域幅におけるシングルエンドシグナリングのために構成される第１のブロックの組を備え、前記第２のタイプの物理インタフェースは前記共通のパッドの組を介する前記第１の帯域幅よりも高い第２の帯域幅における低電圧差動シグナリングのために構成される第２のブロックの組を備える、請求項１に記載のインタフェース。
【請求項１０】
前記第２の動作モードの間に、前記第１の転送プロトコル回路と前記第２の転送プロトコル回路との間で変換する変換ロジックをさらに備える、請求項１に記載のインタフェース。
【請求項１１】
インタフェースの動作方法であって、
初めに、第１の転送プロトコルに従って動作するために、共通のパッドの組に接続される第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードで動作する工程と、
前記第１の動作モードおよび第２の動作モードのうちの一方を示すモード値をモニタリングする工程と、
前記モード値によって指示されると、第２の転送プロトコルに従って動作するために、前記共通のパッドの組に接続される第２のタイプの物理インタフェースをイネーブルすることによって、前記第２の動作モードに動的に遷移する工程とを備える、方法。
【請求項１２】
前記モード値によって指示されると、前記第１の転送プロトコルを用いて動作するために、前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻るように動的に遷移する工程をさらに備える、請求項１１に記載の方法。
【請求項１３】
前記第２の動作モードに前記動的に遷移する工程は、
前記第１のタイプの物理インタフェースを安全モードにする工程と、
前記第２の転送プロトコルによる動作をイネーブルする工程と、
前記第２の転送プロトコルの動作がイネーブルされると前記第２のタイプの物理インタフェースを使用して前記第２の転送プロトコルに動作を切り替える工程とを含む、請求項１１に記載の方法。
【請求項１４】
安全モード中に所定期間を開始する工程と、
前記切り替えることが、前記期間の満了後に前記第２のタイプの物理インタフェースを使用して前記第２の転送プロトコルに動作を切り替える工程とをさらに備える、請求項１３に記載の方法。
【請求項１５】
前記第１の動作モードで動作している間に、前記第２の動作モードへの遷移を指示するコマンドを受け取る工程をさらに備える、該コマンドは前記期間を示す時間値を含む、請求項１４に記載の方法。
【請求項１６】
前記安全モード中に第１の期間を開始する工程と、
前記切り替える工程が、前記第１の期間の満了後に前記第２のタイプの物理インタフェースを使用して前記第２の転送プロトコルに動作を切り替える工程を含むことと、
前記第２のタイプの物理インタフェースによって、範囲外状態をモニタリングするとともに、該範囲外状態が検出されるとエスケープ信号を提供する工程と、
前記第１の期間の前記満了後に第２の期間を開始する工程と、
前記第２の期間の満了後に前記エスケープ信号の検出をイネーブルする工程とをさらに備える、請求項１３に記載の方法。
【請求項１７】
前記第１の動作モードで動作している間に、前記第２の動作モードへの遷移を指示するコマンドを受け取る工程をさらに備え、該コマンドは前記第１の期間を示す第１の時間値、および前記第２の期間を示す第２の時間値を含む、請求項１６に記載の方法。
【請求項１８】
前記モード値によって指示されるとき、または前記エスケープ信号が検出されるとき、前記第１の転送プロトコルに従って動作するために、前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻るように動的に遷移する工程をさらに備える、請求項１６に記載の方法。
【請求項１９】
前記第２の動作モード中に、前記第１の転送プロトコルと前記第２の転送プロトコルとの間で動作を変換する工程をさらに備える、請求項１１に記載の方法。
【請求項２０】
インタフェースの動作方法であって、
第１の転送プロトコルおよび第２の転送プロトコルのうちの一方を示すモード値をモニタリングする工程と、
前記モード値が前記第１の転送プロトコルを示すとき、前記第１の転送プロトコルに従って動作するために、複数のパッドに接続される第１のタイプの物理インタフェースをイネーブルする工程と、
前記モード値が前記第２の転送プロトコルを示すとき、前記転送プロトコルに従って動作するために、前記複数のパッドに接続される第２のタイプの物理インタフェースをイネーブルする工程と、
前記第２の転送プロトコルに従って動作しているときに、前記複数のパッドのうちの少なくとも１つのパッド上で範囲外条件が検出されると、前記第１の転送プロトコルに従って動作するように動的に戻すように切り替える工程とを備える、方法。
【請求項２１】
前記第２の転送プロトコルに従って動作しているときに、前記複数のパッドのうちの少なくとも１つを共通モード電圧範囲に従って動作させる工程と、前記複数のパッドのうちの前記少なくとも１つの電圧が前記共通モード電圧範囲を外れるときを検出する工程とをさらに備える、請求項２０に記載の方法。
【請求項１】
インタフェースであって、
両方とも共通のパッドの組と相互作用するために選択的にイネーブルされる第１のタイプの物理インタフェース、および、それと異なる第２のタイプの物理インタフェースを含む物理インタフェースと、
第１の動作モードにおいて前記第１のタイプの物理インタフェースと協働して動作可能である第１の転送プロトコル回路と、
第２の動作モードにおいて前記第２のタイプの物理インタフェースと協働して動作可能である第２の転送プロトコル回路と、
前記第１の動作モードおよび前記第２の動作モードのうちの一方を示すモード値を記憶するメモリと、
電源投入またはリセットされると、前記第１の動作モードにおいて前記第１の転送プロトコル回路と協働して動作するために前記第１のタイプの物理インタフェースをイネーブルし、前記モード値が前記第２の動作モードを示すとき前記第２の転送プロトコル回路と協働して動作するために、前記第１のタイプの物理インタフェースをディセーブルするとともに前記第２のタイプの物理インタフェースをイネーブルすることによって、前記第２の動作モードに動的に遷移するモードコントローラとを備える、インタフェース。
【請求項２】
前記モードコントローラは、前記モード値が前記第１の動作モードを示すとき前記第１の転送プロトコル回路と協働して動作するために、前記第２のタイプの物理インタフェースをディセーブルするとともに前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻るように動的に遷移する、請求項１に記載のインタフェース。
【請求項３】
前記メモリはプログラム可能な時間値を記憶し、
前記モードコントローラは、前記物理インタフェースを安全モードにすることによって、および、前記プログラム可能な時間値に基づく期間が満了すると、前記第１の転送プロトコル回路を用いて動作するために前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻すように動的に遷移する、請求項２に記載のインタフェース。
【請求項４】
前記メモリはプログラム可能な時間値を記憶し、
前記モードコントローラは、前記物理インタフェースを安全モードにすることによって、および、前記プログラム可能な時間値に基づく期間が満了すると、前記第２の転送プロトコル回路と協働して動作するために前記第２のタイプの物理インタフェースをイネーブルすることによって、前記第２の動作モードに動的に遷移する、請求項１に記載のインタフェース。
【請求項５】
前記メモリはプログラム可能な時間値を記憶し、
前記モードコントローラは、前記第２のタイプの物理インタフェースをイネーブルすると、前記プログラム可能な時間値に基づいて少なくとも１つの期間を開始するために前記第２の動作モードに動的に遷移し、前記少なくとも１つの期間が満了するとエスケープ信号の検出をイネーブルし、
前記エスケープ信号は、前記第１の動作モードに戻る遷移を示すように構成される、請求項１に記載のインタフェース。
【請求項６】
前記メモリは第１のプログラム可能な時間値および第２のプログラム可能な時間値をさらに記憶し、
前記第２のタイプの物理インタフェースは所定の電圧範囲内で動作するとともに、該所定の電圧範囲を超えるとエスケープ信号をアサートし、
前記モードコントローラは、前記物理インタフェースを安全モードにすることによって、前記第１のプログラム可能な時間値に基づいて第１の期間を開始することによって、該第１の期間が満了すると前記第２の転送プロトコル回路を用いて動作するために前記第２のタイプの物理インタフェースをイネーブルすることによって、前記第２のプログラム可能な時間値に基づく第２の期間を開始することによって、および、該第２の期間が満了すると前記エスケープ信号の検出をイネーブルすることによって、前記第２の動作モードに動的に遷移する、請求項１に記載のインタフェース。
【請求項７】
前記モードコントローラは、前記モード値が前記第１の動作モードを示すとき、または前記エスケープ信号が前記第１の動作モードを示すとき、前記第１の転送プロトコル回路を用いて動作するために、前記第２のタイプの物理インタフェースをディセーブルするとともに前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻すように動的に遷移する、請求項６に記載のインタフェース。
【請求項８】
前記第１のタイプの物理インタフェースおよび前記第１の転送プロトコル回路は第１の帯域幅においてシングルエンドシグナリングを用いるＪＴＡＧに準拠して動作し、前記第２のタイプの物理インタフェースおよび前記第２の転送プロトコル回路は前記第１の帯域幅よりも高い第２の帯域幅において低電圧差動シグナリングを使用して動作する、請求項１に記載のインタフェース。
【請求項９】
前記第１のタイプの物理インタフェースは前記共通のパッドの組を介する第１の帯域幅におけるシングルエンドシグナリングのために構成される第１のブロックの組を備え、前記第２のタイプの物理インタフェースは前記共通のパッドの組を介する前記第１の帯域幅よりも高い第２の帯域幅における低電圧差動シグナリングのために構成される第２のブロックの組を備える、請求項１に記載のインタフェース。
【請求項１０】
前記第２の動作モードの間に、前記第１の転送プロトコル回路と前記第２の転送プロトコル回路との間で変換する変換ロジックをさらに備える、請求項１に記載のインタフェース。
【請求項１１】
インタフェースの動作方法であって、
初めに、第１の転送プロトコルに従って動作するために、共通のパッドの組に接続される第１のタイプの物理インタフェースをイネーブルすることによって、第１の動作モードで動作する工程と、
前記第１の動作モードおよび第２の動作モードのうちの一方を示すモード値をモニタリングする工程と、
前記モード値によって指示されると、第２の転送プロトコルに従って動作するために、前記共通のパッドの組に接続される第２のタイプの物理インタフェースをイネーブルすることによって、前記第２の動作モードに動的に遷移する工程とを備える、方法。
【請求項１２】
前記モード値によって指示されると、前記第１の転送プロトコルを用いて動作するために、前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻るように動的に遷移する工程をさらに備える、請求項１１に記載の方法。
【請求項１３】
前記第２の動作モードに前記動的に遷移する工程は、
前記第１のタイプの物理インタフェースを安全モードにする工程と、
前記第２の転送プロトコルによる動作をイネーブルする工程と、
前記第２の転送プロトコルの動作がイネーブルされると前記第２のタイプの物理インタフェースを使用して前記第２の転送プロトコルに動作を切り替える工程とを含む、請求項１１に記載の方法。
【請求項１４】
安全モード中に所定期間を開始する工程と、
前記切り替えることが、前記期間の満了後に前記第２のタイプの物理インタフェースを使用して前記第２の転送プロトコルに動作を切り替える工程とをさらに備える、請求項１３に記載の方法。
【請求項１５】
前記第１の動作モードで動作している間に、前記第２の動作モードへの遷移を指示するコマンドを受け取る工程をさらに備える、該コマンドは前記期間を示す時間値を含む、請求項１４に記載の方法。
【請求項１６】
前記安全モード中に第１の期間を開始する工程と、
前記切り替える工程が、前記第１の期間の満了後に前記第２のタイプの物理インタフェースを使用して前記第２の転送プロトコルに動作を切り替える工程を含むことと、
前記第２のタイプの物理インタフェースによって、範囲外状態をモニタリングするとともに、該範囲外状態が検出されるとエスケープ信号を提供する工程と、
前記第１の期間の前記満了後に第２の期間を開始する工程と、
前記第２の期間の満了後に前記エスケープ信号の検出をイネーブルする工程とをさらに備える、請求項１３に記載の方法。
【請求項１７】
前記第１の動作モードで動作している間に、前記第２の動作モードへの遷移を指示するコマンドを受け取る工程をさらに備え、該コマンドは前記第１の期間を示す第１の時間値、および前記第２の期間を示す第２の時間値を含む、請求項１６に記載の方法。
【請求項１８】
前記モード値によって指示されるとき、または前記エスケープ信号が検出されるとき、前記第１の転送プロトコルに従って動作するために、前記第１のタイプの物理インタフェースをイネーブルすることによって、前記第１の動作モードに戻るように動的に遷移する工程をさらに備える、請求項１６に記載の方法。
【請求項１９】
前記第２の動作モード中に、前記第１の転送プロトコルと前記第２の転送プロトコルとの間で動作を変換する工程をさらに備える、請求項１１に記載の方法。
【請求項２０】
インタフェースの動作方法であって、
第１の転送プロトコルおよび第２の転送プロトコルのうちの一方を示すモード値をモニタリングする工程と、
前記モード値が前記第１の転送プロトコルを示すとき、前記第１の転送プロトコルに従って動作するために、複数のパッドに接続される第１のタイプの物理インタフェースをイネーブルする工程と、
前記モード値が前記第２の転送プロトコルを示すとき、前記転送プロトコルに従って動作するために、前記複数のパッドに接続される第２のタイプの物理インタフェースをイネーブルする工程と、
前記第２の転送プロトコルに従って動作しているときに、前記複数のパッドのうちの少なくとも１つのパッド上で範囲外条件が検出されると、前記第１の転送プロトコルに従って動作するように動的に戻すように切り替える工程とを備える、方法。
【請求項２１】
前記第２の転送プロトコルに従って動作しているときに、前記複数のパッドのうちの少なくとも１つを共通モード電圧範囲に従って動作させる工程と、前記複数のパッドのうちの前記少なくとも１つの電圧が前記共通モード電圧範囲を外れるときを検出する工程とをさらに備える、請求項２０に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−７８１１５（Ｐ２０１３−７８１１５Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１２−１９０９７８（Ｐ２０１２−１９０９７８）
【出願日】平成２４年８月３１日（２０１２．８．３１）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２４年８月３１日（２０１２．８．３１）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]