説明

中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を備えた電界発光素子の製造方法および電界発光素子の操作方法

【課題】低いターン‐オン電圧にて動作可能な発光素子を提供する。
【解決手段】本発明に係る製造方法は、中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を有する電界発光素子の製造方法であり、高密度にドープされたシリコン底部電極を供給する工程と、上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有SiO膜を形成する工程と、上記シリコンナノ結晶含有SiO膜上に、透明上部電極を形成する工程を含み、中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有SiO膜のバンドギャップの半分である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して集積回路(IC)の製造に関し、特に、シリコン(Si)ナノ結晶含有酸化シリコン膜および中間バンドギャップ絶縁膜を備える電界発光素子に関する。
【背景技術】
【0002】
特有の構造的、電気的および光学的な特性を有するナノ結晶のシリコンは、光電子工学的な集積メモリ装置において、その使用に興味深いものがある。シリコンは、これに関する加工技術が十分に発達しているため、光電子装置を製造するにあたり好ましい材料である。しかしながら、間接的なバンドギャップに起因して、発光光電子装置にとって十分な材料とはいえない。Siを基礎とした発光光電子装置を実現するため、長年に亘り、シリコンの光学的機能を調整することに集中して様々な研究が行われてきた。Siを基礎とした完全な光電子装置の実現のためには、上記ナノ結晶から室温での十分な光放射を実現することが主要な工程である。
【0003】
安定性および信頼性のある光電子装置を製造するためには、高い光ルミネセンス(以下適宜「PL」と略す)および電子ルミネセンス(以下適宜「EL」と略す)の量子効率を有するSiナノ結晶が必要である。集積された光電子装置を積極的に得るための手法としては、Siナノ結晶を含有するSiO(x≦2)の薄膜を製造することが挙げられる。Siナノ結晶で確認された電子‐正孔対の再結合に起因する上記光ルミネセンスは、ナノ結晶のサイズに強く依存する。また、SiOを含有する結晶性のSiの薄膜に関する電気的および光学的な特性は、Siナノ結晶のサイズ、濃度および粒度分布に依存する。
【0004】
また、スパッタリングおよびプラズマ化学気相成長法(PECVD)のような、容量結合プラズマ源を用いる様々な薄膜の堆積技術について、安定性および信頼性のあるナノ結晶Si薄膜を製造するために研究がなされている。
【0005】
しかしながら、従来のPECVDおよびスパッタリング技術では、プラズマの密度が低いこと、プラズマに供給される電力が不十分であること、イオン/中性比率が低いこと、容量を制御できないこと、および、イオン衝撃エネルギーが高いため界面に損傷が生じるなどの制限が伴う。このようなイオン種に衝突した高衝撃エネルギーのため、酸化膜によって信頼性の高い結果を生じさせることができる。上記酸化膜は、プラズマにより発生した従来の容量結合プラズマ(CCP)から形成されたものである。プラズマが誘導された容量または界面の損傷はどのような程度のものであっても、これらを制御または最小化することは重要である。
【0006】
しかしながら、プラズマを発生するCCPの高周波数(RF)を用いたイオンエネルギーを制御することはできない。このため、適応電力を増加させることによって、反応速度を増大させる試みは、いずれも堆積膜の衝撃を増加させる結果となる。これにより、高い欠陥濃度の低品質の膜が生成されることとなる。さらに、これらの種類の供給源(1×10〜10cm−3)に関する低プラズマ密度は、プラズマ中および膜表面上において、反応の発生を制限すること、加工速度の増大に関して活性ラジカルを十分に生成しないこと、非効率な酸化、および、低温度収支にて不純物が減少する事態を招く。これらは、低温の電子デバイスを製造するにあたり、実用性を低下させる。
【0007】
スパッタリング、PECVDなどの従来のプラズマに基づく技術よりもより処理範囲を広くし、プラズマ特性を向上させる堆積処理では、装置の発達に基づくPL/ELに関して、粒径を制御して粒子を発生させることが必要である。このような制御によれば、プラズマ密度を向上させ、プラズマの衝撃を最小化させ得る処理によって、プラズマ誘導による微細構造の損傷を生じさせることなく、高品質な膜を確実に成長させることができる。上記膜の界面および容量に係る各品質を制御し得る上記処理によって、高品質および高信頼性を有する電子デバイスを製造することが可能となる。また、効率的に活性プラズマ種、ラジカルおよびイオンを発生させることのできるプラズマ処理によって、処理および品質管理が制御され、優れた薄膜の開発が可能となる。
【0008】
一方、高品質のSiO薄膜の製造に関して、ナノ結晶Si粒子に亘る高品質の絶縁膜を確保するために、成長膜の酸化も非常に重要である。高い濃度の活性酸素ラジカルを発生させる処理によって、酸素マトリックス中でSiナノ結晶を囲む効率的な不動態化を確実に行うことができる。プラズマが誘導されることによる損傷を最小限に止めるプラズマ処理によって、高品質な装置を製造するために重要で高品質な界面を形成することができる。
【0009】
低い熱量での効率的な酸化および水素化処理は、高品質な光電子装置の処理に関して重要であり、意義がある。高温の熱処理は熱活性種の反応性を低下させるため、他の素子層に干渉を及ぼし得る。また、効率および熱収支に関しても好ましくない。さらに、プラズマ処理は、新規な膜構造、酸化、水素化、粒子の生成、粒径の制御、並びに、プラズマ密度およびイオンエネルギーの独立した制御の成長/堆積に関するより完全な解決手法および可能性を提供するものであり、このようなプラズマ処理および広範囲における処理が、高品質な光電気装置の発達にとって切望されている。
【0010】
また、薄膜の物性および目的とする用途により決定される所望の膜特性に影響する様々なプラズマのパラメータとして、薄膜の特性とプラズマ処理を関連付けることは重要である。目的とする用途により決定される重要なプラズマおよび薄膜の特性は、堆積率、温度、熱収支、密度、微細構造、界面の品質、不純物、プラズマ誘導による損傷、活性種(ラジカル/イオン)を発生したプラズマの状態、プラズマ電位、処理およびシステムの拡大縮小、並びに、電気的な品質および信頼性である。これらのパラメータを相関付けることは、目的とする用途にとって膜特性に影響を及ぼす処理関数としての膜特性を評価するために重要である。
【0011】
プラズマエネルギー、組成(イオンに対するラジカル)、プラズマ電位、電子温度および温度条件が、上記処理関数によって依存して個々に相互関連する際、低密度プラズマまたは他の高品質プラズマシステムを発達させる処理を単に拡大適用するだけでは、薄膜に関する知見を得、または、発達させることはできないと考えられる。
【0012】
透明なガラス、石英またはプラスチック基板上に比較的大きなスケールのデバイスが形成される液晶ディスプレイ(LCD)の製造は低温でなされることが通常好ましい。これらの透明基板は、650℃を超える温度に晒されると損傷を受け得る。この温度問題に対応するため、低温のSi酸化処理が発展しつつある。これらの処理では、誘導結合プラズマ(ICP)のような高密度のプラズマ源が用いられ、1200℃の熱酸化法での品質と同程度の高い品質を有するSi酸化物を形成することが可能である。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】米国特許第7141936号明細書(2006年11月28日公開)
【特許文献2】米国特許第5216303号明細書(1993年6月1日公開)
【特許文献3】米国特許出願公報第2002/0043943号明細書(2002年4月18日公開)
【特許文献4】国際公開第1997/013391号明細書(1997年4月10日公開)
【発明の概要】
【発明が解決しようとする課題】
【0014】
これまでの活性層として、Siナノ結晶含有Si酸化物(SiO)膜が用いられ、電気的に往復運動する発光素子は比較的大きなターン‐オン電圧を必要とするものであった。上記ターン‐オン電圧は通常80V以上であり、発光素子の実用的な適用が妨げられている。ターン‐オン電圧に伴う問題は、少なくとも部分的にSiナノ結晶性SiO膜の比較的高いバンドギャップ(約10エレクトロンボルト)と関連している。
【0015】
Siナノ結晶含有SiO膜に伴う高いバンドギャップを通じて電流注入が可能な方法によって発光素子が製造可能であれば、発光素子は低いターン‐オン電圧にて動作可能となるため有益である。
【0016】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低いターン‐オン電圧にて動作可能な発光素子を提供することにある。
【課題を解決するための手段】
【0017】
本発明の電界発光素子の製造方法は、上記課題を解決するために、中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を有する電界発光素子の製造方法において、高密度にドープされたシリコン底部電極を供給する工程と、上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有SiO膜を形成する工程と、上記シリコンナノ結晶含有SiO膜上に、透明上端電極を形成する工程とを含み、上記Xは0を超えて2未満であり、中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有SiO膜のバンドギャップの半分であることを特徴としている。
【0018】
上記の製造方法によれば、中間バンドギャップ絶縁性誘電体膜のバンドギャップが、シリコンナノ結晶含有SiO膜のバンドギャップの半分である電界発光素子を提供することができ、低いターン‐オン電圧にて動作可能な発光素子を提供することができる。
【0019】
また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有SiO膜を形成する工程は、10eVのバンドギャップを有するシリコンナノ結晶含有SiO膜を形成する工程を含み、上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、5eVのバンドギャップを有する中間バンドギャップ絶縁性誘電体膜を形成する工程を含むことが好ましい。
【0020】
また、本発明の電界発光素子の製造方法では、上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、SiNy膜を形成する工程を含み、上記SiNy膜は5eVのバンドギャップを有し、yは4/3であることが好ましい。
【0021】
また、本発明の電界発光素子の製造方法では、上記窒化シリコン膜を形成する工程は、厚さが1nm以上、30nm以下のSiNy膜を形成する工程を含むことが好ましい。
【0022】
また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有SiO膜を形成する工程は、高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有SiO膜を堆積する工程(蒸着する工程)を含むことが好ましい。
【0023】
また、本発明の電界発光素子の製造方法では、高密度プラズマ化学気相成長法を用いて、シリコンナノ結晶含有SiO膜を形成する工程は、SiO膜の層を堆積する工程と、上記堆積する工程の後、SiO膜をアニール処理する工程とを含み、上記アニール処理する工程に応じて、SiO膜の層にシリコンナノ結晶を含有させることが好ましい。
【0024】
また、本発明の電界発光素子の製造方法では、上記SiO膜の層を堆積する工程は、シランを20SCCM以上、40SCCM以下の範囲内にて導入する工程と、NOを15SCCM以上、35SCCM以下の範囲内にて導入する工程と、13.56MHz以上、300MHz以下の範囲内の振動数、および、1W/m以上、20W/m以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、50kHz以上、13.56MHz以下の範囲内の振動数、および、1W/m以上、5W/m以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことが好ましい。
【0025】
また、本発明の電界発光素子の製造方法では、上記SiO膜をアニール処理する工程は、10分以上、120分以下の時間、および、500℃以上、1100℃以下の範囲の温度にてなされることが好ましい。
【0026】
また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有SiO膜を形成する工程は、HDPECVD堆積処理(HDPECVD蒸着処理)におけるSiHおよびNOの比率に対応して、半値全幅が150nmのスペクトル幅であり、放射波長が600nm以上、1100nm以下の範囲内であるシリコンナノ結晶含有SiO膜を形成する工程を含むことが好ましい。
【0027】
また、本発明の電界発光素子の製造方法では、上記高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有SiO膜を堆積する工程(蒸着する工程)では、電子温度が10eV以下であり、濃度が1×1011cm−3以上であるプラズマを用いることが好ましい。
【0028】
また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有SiO膜を形成する工程は、シリコンナノ結晶の直径が2nm以上、10nm以下の範囲内であるシリコンナノ結晶含有SiO膜を形成する工程を含むことが好ましい。
【0029】
また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有SiO膜を形成する工程は、厚さが20nm以上、300nm以下のシリコンナノ結晶含有SiO膜を形成する工程を含むことが好ましい。
【0030】
また、本発明の電界発光素子の製造方法では、上記SiNy膜を形成する工程は、プラズマ化学気相成長法を用いてSiNy膜を形成する工程を含むことが好ましい。
【0031】
本発明の電界発光素子の操作方法は、上記課題を解決するために、中間バンドギャップ遷移層を有する、シリコンナノ結晶含有酸化シリコン電界装置の操作方法において、高密度ドープされたシリコン底部電極と、上記シリコン底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、シリコンナノ結晶を含有するSiO膜と、上記シリコンナノ結晶を含有するSiO膜上に配置された、透明上端電極とを有し、上記Xは0を超えて2未満であり、上記中間バンドギャップ絶縁性誘電体膜は、シリコンナノ結晶を有するSiO膜の半分のバンドギャップを有している電界発光素子を供給する工程と、上記電界発光素子に10V未満の電圧にバイアスする工程と、0.03W/mの表面放射電力を発生させる工程とを有することを特徴としている。
【0032】
上記の発明によれば、中間バンドギャップ絶縁性誘電体膜のバンドギャップが、シリコンナノ結晶含有SiO膜のバンドギャップの半分である電界発光素子を用いて、低いターン‐オン電圧にて発光が可能である。
【0033】
また、本発明の電界発光素子の製造方法では、上記電界発光素子は、半値全幅が150nmのスペクトル幅であり、600nm以上、1100nm以下の範囲にある放射波長を有することが好ましい。
【0034】
また、本発明の電界発光素子の製造方法では、上記電界発光素子を供給する工程は、中間バンドギャップ絶縁性誘電体膜は5eVのバンドギャップを有しており、シリコンナノ結晶含有SiO膜は、10eVのバンドギャプを有している電界発光素子を供給する工程を含むことが好ましい。
【0035】
また、本発明の電界発光素子の製造方法では、上記電界発光素子を供給する工程は、5eVのバンドギャップを有する、中間バンドギャップ絶縁性SiNy誘電体膜を備える電界発光素子を供給する工程を含んでおり、上記yは4/3であることが好ましい。
【0036】
また、本発明の電界発光素子の製造方法では、上記中間バンドギャップ絶縁性SiNy誘電体膜を備える電界発光素子を供給する工程は、SiNy誘導体膜の厚さが、1nm以上、30nm以下である電界発光素子を供給する工程を含むことが好ましい。
【0037】
また、本発明の電界発光素子の製造方法では、上記電界発光素子を供給する工程は、
直径が2nm以上、10nm以下の範囲内のSiを含有するシリコンナノ結晶含有SiO膜を有する発光素子を供給する工程を含むことが好ましい。
【0038】
また、本発明の電界発光素子の製造方法では、上記電界発光素子を供給する工程は、
シリコンナノ結晶含有SiO膜の層が、20nm以上、300nm以下の範囲内の厚さを有する電界発光素子を供給する工程を含むことが好ましい。
【発明の効果】
【0039】
本発明の電界発光素子の製造方法は、高密度にドープされたシリコン底部電極を供給する工程と、上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有SiO膜を形成する工程と、上記シリコンナノ結晶含有SiO膜上に、透明上端電極を形成する工程を含み、上記Xは0を超えて2未満であり、中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有SiO膜のバンドギャップの半分である製造方法である。
【0040】
本発明に係る製造方法によれば、電気的に往復運動する酸化物(SiO)含有Siナノ結晶の発光素子に関して低いターン‐オン電圧を実現することができる。
【0041】
また、本発明の電界発光素子の操作方法は、高密度ドープされたシリコン底部電極と、上記シリコン底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、シリコンナノ結晶を含有するSiO膜と、上記シリコンナノ結晶を含有するSiO膜上に配置された、透明上端電極とを有し、上記Xは0を超えて2未満であり、上記中間バンドギャップ絶縁性誘電体膜は、シリコンナノ結晶を有するSiO膜の半分のバンドギャップを有している電界発光素子を供給する工程と、上記電界発光素子を、10V未満の電圧にバイアスする工程と、0.03W/mの表面放射電力を発生させる工程とを有する方法である。
【0042】
中間バンドギャップ絶縁性誘電体膜のバンドギャップが、シリコンナノ結晶含有SiO膜のバンドギャップの半分である電界発光素子を用いて、低いターン‐オン電圧にて発光が可能である。
【図面の簡単な説明】
【0043】
【図1】シリコン(Si)ナノ結晶含有酸化シリコン(SiO)膜を用いて作製された電界発光素子を示す部分断面図である。
【図2】波長に応じた典型的なSiO電界発光素子の光強度を示すグラフである。
【図3】光強度の測定に係る図である。
【図4】SiO電界発光素子に係る注入電流、ターン‐オン電圧および光出力を相互参照するグラフである。
【図5A】中間バンドギャップ絶縁性誘導体膜を有するSiナノ結晶含有SiO膜のエネルギー状態を示す断面図である。
【図5B】発光するようバイアスされた、Siナノ結晶含有SiO膜および中間バンドギャップ絶縁性誘導体膜を有する電界発光素子を示す断面図である。
【図6】方程式3に基づき、界面の電荷蓄積を想定しない場合における、直接的なトンネル現象および2段階でのトンネル現象に関する算出されたトンネル現象が生じる確率を示す図である。
【図7】従来のSiO電界発光素子に係る種々のターン‐オン電圧におけるピークを示す柱状グラフである。
【図8】ターン‐オン電圧に対する光出力を相互参照する、図7の電界発光素子に関するグラフである。
【図9A】表1のウェハに関するカウントおよびターン‐オン電圧を示す柱状グラフである。
【図9B】表1のウェハに関するカウントおよびターン‐オン電圧を示す柱状グラフである。
【図9C】表1のウェハに関するカウントおよびターン‐オン電圧を示す柱状グラフである。
【図10】中間バンドギャップ遷移層および0.1nW以上の光出力を有する、Siナノ結晶含有酸化シリコン電界装置の操作方法を示すフローチャートである。
【図11】中間バンドギャップ遷移層を有する、Siナノ結晶含有酸化シリコン電界装置の操作方法を示すフローチャートである。
【図12】誘導結合プラズマ源を有する高密度プラズマ(HDP)システムを概略的に示す図である。
【発明を実施するための形態】
【0044】
本発明に係る発光素子の活性層は、HDPCVD(高密度プラズマ化学気相成長法)を用いて、Siウェハ上にSiOが堆積されたものである。発光素子内部へのキャリアを輸送する処理は、Fowler-Neidheimトンネル現象(以下適宜、「FNトンネル現象」と略す)である。SiOの障壁高さが高いため、上記トンネル現象の影響は小さい。しかしながら、小さなエネルギー障壁を有するSiNまたは類似の材料は、SiO層およびSiウェハの間に導入され得る。このようなハイブリッド装置では、キャリアのトンネル現象は、その後、発光素子に対してSiO膜へのトンネル現象を促進させるため、2つの工程に分割される。
【0045】
中間バンドギャップ(ミッドバンドギャップ)膜を用いた装置に関するキャリア電流の注入効率を示す熱的モデルでは実用的に使用可能な電界の数倍高い値を使用しており、ターン‐オン電圧を大きく減少させるものである。ターン‐オン電圧が80V程度必要な従来のSiOデバイスの放射電力と同様の放射電力での実験結果から予想がなされ、10V未満のターン‐オン電圧が達成されている。
【0046】
また、本発明の製造方法によれば、中間バンドギャップ遷移層を有するSi酸化物を有するシリコン(Si)ナノ結晶の電界発光(以下、電界発光を適宜「EL」と略す)素子を供給することができる。上記製造方法によれば、Siが高濃度ドープされた底部電極を供給し、上記のSi底部電極を覆う絶縁性誘電体膜を形成できる。Siナノ結晶含有SiO膜の層は、中間バンドギャップ絶縁性誘電体膜上に形成される。上記Xは0を超えて2未満であり、透明上端電極は、Siナノ結晶含有SiO膜の層上に形成される。絶縁性誘電体膜のバンドギャップは、Siナノ結晶含有SiO膜のバンドギャップの約半分である。
【0047】
一形態において、Siナノ結晶含有SiO膜は、約10エレクトロンボルト(eV)のバンドギャプ(Eg)を有しており、中間バンドギャップ絶縁性誘電体膜は、約5eVのバンドギャップを有している。また、一形態において、絶縁性誘電体膜は、窒化シリコン(SiNy)層である。上記yは約4/3であり、上記層の厚さは、1ナノメートル(nm)以上、30ナノメートル以下である。
【0048】
上記製造方法、および、中間バンドギャップを有する、Siナノ結晶含有Si酸化物の発光素子の操作方法を以下に詳述する。
【0049】
図1は、シリコン(Si)ナノ結晶含有酸化シリコン(SiO)膜を用いて作製された電界発光素子を示す部分断面図である。電気的に往復運動する発光素子(電界発光素子)100では、活性層として、Si結晶含有SiO膜104が用いられて製造される。Si結晶含有SiO膜104はドープされたシリコンウェハの底部電極102上に配置される。なお、Si結晶含有SiO膜104は絶縁膜である。また、ITO(インジウムチタン酸化物)の透明上端電極108は、Si結晶含有SiO膜104上に配置される。以下、詳細に説明するように、Si結晶含有SiO膜(SiO活性層)104は、HDPCVD(高密度プラズマ化学気相成長法)を用いて堆積(蒸着)される。
【0050】
図2は、波長の関数として、典型的なSiO電界発光素子の光強度を示すグラフである。表面の放射波長は、約150nmのスペクトル幅(半値全幅)を有し、中心が約800nmである。マルチモードファイバー(a multiple-mode fiber)を備えるモノクロメーターは、電界発光素子からの光を収集および伝達すると共に、発光スペクトルを測定するためのプローブとして用いられ得る。800ナノメートル(nm)以下の放射ピークは、光ルミネセンス(PL)のピーク波長に非常に近接して観測される。
【0051】
図3は、光強度の測定に係る図である。発光素子は、距離Rに対する断面積比率が小さいため、点光源であるとみなすことができる。
【0052】
実験結果から、光出力は、電流注入の水準に大きく関連すること、および、発光素子を製造するために用いられる種々のHDPCVD処理にもかかわらず、同様の電流注入の水準では、同様の光出力を発生させることが示されている。
【0053】
図4は、従来のSiO電界発光素子に係る注入電流、ターン‐オン電圧および光出力を相互参照するグラフである。0.1ナノワット(nW)の光出力は、80ボルトのターン‐オン電圧に相当する。
【0054】
これらの実験的観察は、以下のように集約される。
方程式1:Q ∝ η× f(I)
上記式1において、Qは光出力であり、ηは、光ルミネセンス(PL)量子効率に関する値である。f(I)は電流効率を表す。これらの実験観察は、電流注入の効率を改善することによって、ターン‐オン電圧を現象させ得ることを示している。すなわち、高い電流注入を行うためにはバイアス電圧が低くなる。
【0055】
Fowler-Nordheim(FN)トンネル現象は、SiOを基礎とする発光素子に関して、キャリア輸送処理を決定付けるものと通常考えられている。Fowler-Nordheim処理は、以下のように説明される。
【0056】
方程式2:J ∝ E2 ×exp(-EGap3/2/E)
上記方程式2において、Eは電界であり、EGap(またはEg)は、障壁高さφBに対する比例項である。SiOの障壁を高くするためには、ターン‐オン電圧を高くするために電流注入効率を低くする。これは、トンネル現象の確率P ∝ E2 × exp(-EGap3/2/E)を示している。
【0057】
図5Aは、中間バンドギャップ(ミッドバンドギャップ)絶縁性誘導体膜を有するSiナノ結晶含有SiO膜を示す断面図である。高密度ドープされたSi基盤において、電子フェルミレベルは、10eVのSiOバンドギャップと比較して無視できる程度の1.12eVのSi導電帯上に位置するとみなされる。図5Aに示された構造によれば、電流注入効率が増大される。低いトンネル障壁(この場合、SiN)を有する中間バンドギャップ薄層600は、Si電極(図示しない)とSiO層602との間に導入されている。中間バンドギャップ薄層600は、FNトンネル現象を2つの連続する工程に分割する。すなわち、図中の矢印に示されるように、第1に、より低い障壁バンド、さらに、最終のSiOバンドに分割する。単純な前提として、最終的なトンネル現象が生じる確率Pは、
方程式3:P=P1×P2のように表される。
【0058】
図5Bは、発光させるためにバイアスがかけられた、Siナノ結晶含有SiO膜および絶縁性中間バンドギャップ誘電体膜を有する電界発光素子を示す断面図である。高密度にドープされた底部電極502は、n型またはp型にドープされている。絶縁性中間バンドギャップ膜504は、底部電極502の上部に配置されている。また、Siナノ結晶含有SiO膜506は、中間バンドギャップ膜504上に配置されている。さらに、透明上端電極508は、SiO膜506上に配置されている。
【0059】
基板(底部電極)がn型にドープされていた場合、基板はグラウンドに、透明上端電極108はプラス電源に各々接続され、p型ドープされていた場合、透明上端電極108はグラウンドに、基板はプラス電源に各々接続され得る。
【0060】
図6は、方程式3に基づき、界面の電荷蓄積を想定しない場合における、直接的なトンネル現象および2段階でのトンネル現象に関する算出されたトンネル現象が生じる確率を示す図である。単純化するために、より低い方の障壁は、SiOの障壁高さの正確に半分と想定することができる。
【0061】
発明者らは、HDPCVD法を用いて試験ウェハを製造した。上記試験ウェハのリストを表1にまとめた。ウェハ0741−6上には、9nmの厚さであるSiN層がSiウェハおよびSiO層の間に堆積されている。また、ウェハ0741−7上に、2nmの2種類の厚さであるSiN層が、SiウェハおよびSiO層の間に堆積されている。他のウェハは、比較例としての従来の発光素子に関するものである。
【0062】
【表1】

【0063】
放射電力および発光素子の性能を正確に測定する目的で、放射像を形成するためCCD(charge-coupled device)カメラが用いられる。CCDカメラの較正は、同じ寸法の既知のサンプルを用いた標準較正された光検知器によってなされる。200の振幅における柱状グラフのピークは、図3の試験システムにおける0.1nW(ターン‐オン閾値の定義)に相当する。
【0064】
図7は、従来のSiO電界発光素子に係る種々のターン‐オン電圧におけるピークを示す柱状グラフである。同図に示されるように、ターン‐オン電圧が48Vである際、発光デバイスは、振幅が200に近付くピークを示す。
【0065】
図8は、ターン‐オン電圧に対する光出力を相互参照する、図7の電界発光素子に関するグラフである。図8では、48Vにおいて生じる、0.1nWのターン‐オン電圧の障壁が明確に観測されている。
【0066】
図9A〜図9Cは、表1のウェハに関するカウントおよびターン‐オン電圧を示す柱状グラフである。図9Aでは、従来のSiO基準ウェハ0741−2は、24Vおよび28Vにバイアスされている。このウェハに関するターン‐オン電圧は約24Vである。
【0067】
図9Bでは、ウェハ0741‐6は、10Vおよび12Vにバイアスされている。9nmのSiN中間バンドギャップ層の存在によって、柱状グラフのピークは約200となるため、ターン‐オン電圧は10V未満となる。図9Cにおいて、2nmのSiN中間バンドギャップ層を有するウェハ0741‐7は、12Vにバイアスされている。柱状グラフにおいて、放射ピークが観測されない部分があり、この部分は、光学的ターン‐オン電圧がSiNの厚さに関連する可能性が示されている。
【0068】
図10は、中間バンドギャップ遷移層および0.1nW以上の光出力を有する、Siナノ結晶含有酸化シリコン電界装置の操作方法を示すフローチャートである。明確にするため、連続して番号工程が番号付けされているが、当該製造方法において、番号は工程の順番を必ずしも決定付けるものではない。並行して、または、順番を厳格に守る必要が無くなされる処理の中には省略され得るものもある。上記製造方法は、工程1000から開始する。
【0069】
工程1002では、高密度ドープされたSi底部電極と、上記Si底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、Siナノ結晶を含有するSiO膜と、上記Siナノ結晶を含有するSiO膜上に配置された、透明上端電極とを有し、上記Xは0を超えて2未満である図5Bに示された電界発光素子が供給される。高密度ドープされたSi基板は、0.005Ω・cm以上、0.05Ω・cm以下の比抵抗を有している。すなわち、上記高密度ドープされたSi基板とは、0.005Ω・cm以上、0.05Ω・cm以下の比抵抗を有するSi基板であると換言できる。
【0070】
また、上記中間バンドギャップ絶縁性誘電体膜は、Siナノ結晶を有するSiO膜の約半分のバンドギャップを有している。工程1004では、電界発光素子を10V未満の電圧にバイアスする。その後、工程1006では、0.03ワット毎単位平方メートルの表面放射電力が発生される。一形態において、放射波長は、スペクトル幅が約150nm(半値全幅)である600nm以上、1100nm以下の範囲にある。
【0071】
他の形態において、工程1002において供給される発光素子には、中間バンドギャップ絶縁性誘電体膜が約5エレクトロンボルト(eV)のバンドギャップ(Eg)を有し、Siナノ結晶を含有するSiO膜は、約10eVのバンドギャップを有する発光素子が含まれている。例えば、絶縁性窒化シリコン(SiNy)中間バンドギャップ誘電体膜は、約5eVのバンドギャップを有するものが用いられてもよい。なお、上記yは約4/3である。さらに、一形態において、SiNy膜の厚さは、1nm以上、30nm以下の範囲内である。
【0072】
他の一形態において、工程1002は、直径が約2nm以上、10nm以下の範囲内のSiを含有するSiナノ結晶含有SiO膜を有する発光素子を供給する工程であってもよい。概して、Siナノ結晶含有SiO膜の層は、20nm以上、300nm以下の範囲内の厚さを有している。
【0073】
図11は、中間バンドギャップ遷移領域を有する、Siナノ結晶含有酸化シリコン電界装置の操作方法を示すフローチャートである。当該方法は、工程1100から開始される。工程1102では、高密度ドープされたSi底部電極が形成される。次に、工程1104では、上記Si底部電極上に中間バンドギャップ絶縁性誘電体膜が形成される。工程1106では、中間バンドギャップ絶縁性誘電体膜上にSiナノ結晶含有SiO膜が形成される。上記Xは0を超えて2未満である。さらに、工程1108では、Siナノ結晶含有SiO膜上に透明上端電極が形成される。
【0074】
工程1104にて形成された中間バンドギャップ絶縁性誘電体膜のバンドギャップは、Siナノ結晶含有SiO膜のバンドギャップの約半分である。例えば、工程1106にて形成されたSiナノ結晶含有SiO膜は、約10eVのバンドギャップ(Eg)であり、工程1104にて形成された中間バンドギャップ絶縁性誘電体膜は、約5eVのバンドギャップを有していてもよい。中間バンドギャップ絶縁性誘電体膜は、より特に、SiNy膜であり、約5eVのバンドギャップを有していてもよい。上記SiNyのyは約4/3である。概して、上記SiNy膜の厚さは、約1ナノメートル(nm)以上、30ナノメートル以下の範囲内である。
【0075】
一実施形態において、工程1106におけるSiナノ結晶含有SiO膜の形成工程には、HDPECVD処理を用いて上記膜を堆積する工程が含まれる。上記HDPECVD処理では電子温度が10eV以下であり、濃度が1×1011cm−3以上であるプラズマを用いることができる。上記HDPECVD処理を用いる場合、工程1106は、サブ工程を含んでもよい。すなわち、上記SiO膜は、工程1106aにおいてHDPECVD処理を用いて堆積される。その後、工程1106bにおいて、SiO膜の層をアニール処理し、それに応じて、工程1106cでは、SiO膜の層にSiナノ結晶を含有させる。
【0076】
工程1106aにおけるSiナノ結晶含有SiO膜の堆積処理は、以下の特徴点を含んでいる。すなわち、約20立方センチメートル毎分(以下、適宜「SCCM」と略す)以上、40SCCMの範囲内にてシラン(SiH)を導入する工程と、約15SCCM以上、35SCCM以下の範囲内にてNOを導入する工程と、13.56メガヘルツ(MHz)以上、300MHz以下の範囲内の振動数、および、約1ワット毎平方センチメートル(W/cm)以上、20W/cm以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、50キロヘルツ以上、13.56MHz以下の範囲内の振動数、および、約1ワット毎平方センチメートル(W/cm)以上、5W/cm以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含んでいる。一形態において、工程1106bのアニール処理は、約10分以上、120分以下の時間、および、約500℃以上、1100℃以下の範囲の温度にてなされる。
【0077】
工程1106では、HDPECVD堆積処理におけるSiHおよびNOの比率に対応して、約150nmのスペクトル幅(FWHM)を有し、600nm以上、1100nm以下の範囲内の放射波長を有するSiナノ結晶含有SiO膜を形成する。工程1106では、ナノ結晶が約2nm以上、10nm以下の範囲内の直径であり、厚さが20nm以上、300nm以下の範囲内のSiO膜を形成する。工程1104において形成された上記SiNy層は、従来のPECVD処理またはHDPECVD処理を介して形成されたものであってもよい。
【0078】
図12は、誘導結合プラズマ源を有する高密度プラズマ(HDP)システムを概略的に示す図である。図12に示すシステムは、上記Siナノ結晶含有SiO膜に関する上述したHDPECVD処理を用いて構成可能である。上部電極1は、高周波出力(RF)源2によって駆動される。一方、下部電極3は低周波出力源4によって駆動される。高密度の誘導結合プラズマ(ICP)源である高周波出力源2からのRF電力は、マッチング回路5およびハイパスフィルター7を通じて上部電極1に伝えられる。さらに、ローパスフィルター9および整合変成器11を通じて、下部電極3への電力は上部電極1の電力とは独立して変更することができる。
【0079】
上部電極の電力周波数は、IDP(集中データ処理)の設定に応じて、約13.56以上、約300メガヘルツ(MHz)以下の範囲内とすることができる。下部電極の電力周波数は、イオンエネルギーを制御するため、約50キロヘルツ(KHz)から約13.56MHzまでの範囲内にて変更することができる。また、圧力の上限は、500mTorr(66.65Pa)である。上部電極の電力は、約10ワット毎平方センチメートル(W/cm)の大きさにすることができる。一方、下部電極の電力は、約3ワット毎平方センチメートル(W/cm)の大きさとすることができる。
【0080】
高密度プラズマ(HDP)システムの重要な特徴は、プラズマに晒される誘導コイルが用いられないという点である。上記誘導コイルは、不純物の発生源を排除するものである。上記上部電極および下部電極の電力は、独立して制御することができる。また、上記電極がプラズマに晒されないように、種々のコンデンサを用いたシステム筐体を適用させる必要はない。すなわち、上部電極および下部電極の間でクロストークは生じず、上記プラズマ電位は低く、通常20V以下である。システム筐体の電位は、フローティングタイプの電位であり、上記システム設計および電力結合の性質に依存する。
【0081】
HDPツールは、実際には、1×1011cm−3以上の電子濃度および10eV以下の電子温度での高密度プラズマ処理である。容量結合プラズマツールなどの多くの高密度プラズマシステムおよび従来の設計におけるように、上部電極およびシステム筐体に連結されたコンデンサ間において、異なるバイアスを維持する必要はない。他の形態では、上部電極および下部電極は、RFおよび低周波数(LF)の電力を受けてもよい。
【0082】
上述したように、発光素子を製造および操作する方法において、発光素子には、Siナノ結晶含有SiO膜および中間バンドギャップ絶縁性誘電体膜が含まれている。本発明に係る具体的な構成および処理は図面に示されているが、本発明は図示された具体例に限定されるものではない。本発明に係る他の変形例および具体例については、当業者によって適宜変更することができる。
【0083】
すなわち、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。なお、本明細書において、所定の数値に「約」が付されている表記は、上記所定の数値自体の値をも含んでいるものとする。
【0084】
また、本発明には、以下の各電界発光素子の製造方法および電界発光素子の操作方法が含まれる。
【0085】
(1)中間バンドギャップ遷移層を有するシリコン(Si)ナノ結晶含有酸化シリコン膜を有する電界発光(EL)装置の製造方法において、高密度にドープされたシリコン底部電極を供給する工程と、上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有SiO膜を形成する工程と、上記シリコンナノ結晶含有SiO膜上に、透明上端電極を形成する工程を含み、上記Xは2未満であり、中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有SiO膜のバンドギャップの約半分であることを特徴とする電界発光素子の製造方法。
【0086】
(2)上記シリコンナノ結晶含有SiO膜を形成する工程は、約10エレクトロンボルト(eV)のバンドギャップを有するシリコンナノ結晶含有SiO膜を形成する工程を含み、上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、約5エレクトロンボルト(eV)のバンドギャップ(Eg)を有する中間バンドギャップ絶縁性誘電体膜を形成する工程を含むことを特徴とする(1)に記載の電界発光素子の製造方法。
【0087】
(3)上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、窒化シリコン(SiNy)膜を形成する工程を含み、上記窒化シリコン膜は約5eVのバンドギャップを有し、yは約4/3であることを特徴とする(2)に記載の電界発光素子の製造方法。
【0088】
(4)上記SiNy膜を形成する工程は、厚さが1ナノメートル(nm)以上、30ナノメートル(nm)以下のSiNy膜を形成する工程を含むことを特徴とする(3)記載の電界発光素子の製造方法。
【0089】
(5)上記シリコンナノ結晶含有SiO膜を形成する工程は、高密度プラズマ化学気相成長法(HDPECVD)を用いてシリコンナノ結晶含有SiO膜を堆積する工程を含むことを特徴とする(1)に記載の電界発光素子の製造方法。
【0090】
(6)高密度プラズマ化学気相成長法を用いて、シリコンナノ結晶含有SiO膜を形成する工程は、SiO膜の層を堆積する工程と、上記堆積する工程の後、SiO膜をアニール処理する工程とを含み、上記アニール処理する工程に応じて、SiO膜の層にSiナノ結晶を含有させることを特徴とする(5)に記載の電界発光素子の製造方法。
【0091】
(7)上記SiO膜の層を堆積する工程は、シラン(SiH)を約20立方センチメートル毎分以上、40立方センチメートル毎分以下の範囲内にて導入する工程と、NOを約15立方センチメートル毎分以上、35立方センチメートル毎分以下の範囲内にて導入する工程と、13.56メガヘルツ以上、300メガヘルツ(MHz)以下の範囲内の振動数、および、約1ワット毎平方センチメートル(W/cm)以上、(W/cm)以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、50キロヘルツ以上、13.56MHz以下の範囲内の振動数、および、約1W/cm以上、5W/cm以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことを特徴とする(6)に記載の電界発光素子の製造方法。
【0092】
(8)上記SiO膜をアニール処理する工程を、約10分以上、120分以下の時間、および、約500℃以上、1100℃以下の範囲の温度にて行うことを特徴とする(7)に記載の電界発光素子の製造方法。
【0093】
(9)上記シリコンナノ結晶含有SiO膜を形成する工程は、
HDPECVD堆積処理におけるSiHおよびNOの比率に対応して、半値全幅(Full Width at Half Magnitude)が約150nmのスペクトル幅であり、放射波長が600nm以上、1100nm以下の範囲内であるシリコンナノ結晶含有SiO膜を形成する工程を含むことを特徴とする(7)に記載の電界発光素子の製造方法。
【0094】
(10)上記高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有SiO膜を堆積する工程では、電子温度が10eV以下であり、濃度が1×1011cm−3以上であるプラズマを用いることを特徴とする(5)に記載の電界発光素子の製造方法。
【0095】
(11)上記シリコンナノ結晶含有SiO膜を形成する工程は、シリコンナノ結晶の直径が約2nm以上、10nm以下の範囲内であるシリコンナノ結晶含有SiO膜を形成する工程を含むことを特徴とする(1)に記載の電界発光素子の製造方法。
【0096】
(12)上記シリコンナノ結晶含有SiO膜を形成する工程は、厚さが20nm以上、300nm以下のシリコンナノ結晶含有SiO膜を形成する工程を含むことを特徴とする(1)に記載の電界発光素子の製造方法。
【0097】
(13)上記SiNy膜を形成する工程は、プラズマ化学気相成長法を用いてSiNy膜を形成する工程を含むことを特徴とする(3)に記載の電界発光素子の製造方法。
【0098】
(14)中間バンドギャップ遷移層を有する、シリコンナノ結晶含有酸化シリコン電界装置の操作方法において、高密度ドープされたSi底部電極と、上記Si底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、Siナノ結晶を含有するSiO膜と、上記Siナノ結晶を含有するSiO膜上に配置された、透明上端電極とを有し、上記Xは2未満であり、上記中間バンドギャップ絶縁性誘電体膜は、Siナノ結晶を有するSiO膜の約半分のバンドギャップを有している電界発光素子を供給する工程と、上記電界発光素子を、10V未満の電圧にバイアスする工程と、0.03ワット毎単位平方メートルの表面放射電力を発生させる工程とを有することを特徴とする電界発光素子の操作方法。
【0099】
(15)上記電界発光素子は、半値全幅が約150nmのスペクトル幅であり、600nm以上、1100nm以下の範囲にある放射波長を有することを特徴とする(14)に記載の電界発光素子の操作方法。
【0100】
(16)上記電界発光素子を供給する工程は、中間バンドギャップ絶縁性誘電体膜は約5エレクトロンボルトのバンドギャップを有しており、Siナノ結晶含有SiO膜は、約10エレクトロンボルトのバンドギャプを有している電界発光素子を供給する工程を含むことを特徴とする(14)に記載の電界発光素子の操作方法。
【0101】
(17)上記電界発光素子を供給する工程は、約5eVのバンドギャップを有する、中間バンドギャップ絶縁性SiNy誘電体膜を備える電界発光素子を供給する工程を含んでおり、上記yは約4/3であることを特徴とする(16)に記載の電界発光素子の操作方法。
【0102】
(18)上記中間バンドギャップ絶縁性SiNy誘電体膜を備える電界発光素子を供給する工程は、SiNy誘導体膜の厚さが、1ナノメートル以上、30ナノメートル以下である電界発光素子を供給する工程を含むことを特徴とする(17)記載の電界発光素子の操作方法。
【0103】
(19)上記電界発光素子を供給する工程は、直径が約2nm以上、10nm以下の範囲内のSiを含有するSiナノ結晶含有SiO膜を有する発光素子を供給する工程を含むことを特徴とする(14)に記載の電界発光素子の操作方法。
【0104】
(20)上記電界発光素子を供給する工程は、Siナノ結晶含有SiO膜の層が、約20nm以上、300nm以下の範囲内の厚さを有する電界発光素子を供給する工程を含むことを特徴とする(14)に記載の電界発光素子の操作方法。
【0105】
〔関連出願〕
本願は、Huang等により発明された、ナノ結晶性シリコン含有絶縁膜を有する発光素子に係る米国特許出願第12/126,430(代理人 Docket,No.SLA2270, 2008年5月23日出願)の一部継続出願である。米国特許出願第12/126,430は以下の出願の一部継続出願である。
・Pooran Joshi等により発明された、ナノ結晶性シリコン含有酸化シリコン薄膜に係る米国特許出願第11/418,273(代理人 Docket,No.SLA0963, 2006年5月4日出願)の一部継続出願である。米国特許出願第11/418,273は以下の出願の一部継続出願である。
・Pooran Joshi等により発明された薄膜酸化プロセスの促進に係る米国特許出願第11/327,612(代理人 Docket,シリアルNo.SLA8012,2006年1月6日出願)。
・Pooran Joshi等により発明された高密度プラズマ水素化に係る米国特許出願第11/013,605(2004年12月15日出願,)。
・Pooran Joshi等により発明された酸素結合を改善した酸化物の堆積に係る米国特許出願第10/801,377(2004年3月15日出願)。
・Pooran Joshi等により発明されたゲート酸化物の高濃度プラズマ酸化の促進に係る米国特許出願第11/139,726(2005年5月26日出願)。
・Pooran Joshi等により発明されたシリコン薄膜のための高濃度プラズマプロセスに係る米国特許出願第10/871,939(2004年6月17日出願)。
・Pooran Joshi等により発明された酸化物薄膜の製造方法に係る米国特許出願第10/801,374(2004年3月15日出願)。
上述の全ての出願が、本願の参考文献として援用される。
【産業上の利用可能性】
【0106】
本発明は、発光素子およびこれを用いる光電子工学分野および集積メモリ装置の分野にて利用することが可能である。
【符号の説明】
【0107】
1 上部電極
2 高周波出力源
3 下部電極
4 低周波出力源
5 マッチング回路
7 ハイパスフィルター
9 ローパスフィルター
11 整合変成器
100 発光素子(電界発光素子)
106 透明基板
108 上端電極
502 底部電極
504 中間バンドギャップ膜
506 Siナノ結晶含有SiO
508 上端電極
600 中間バンドギャップ薄層

【特許請求の範囲】
【請求項1】
中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を備えた電界発光素子の製造方法において、
高密度にドープされたシリコン底部電極を供給する工程と、
上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、
上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有SiO膜を形成する工程と、
上記シリコンナノ結晶含有SiO膜上に、透明上端電極を形成する工程とを含み、
上記Xは0を超えて2未満であり、
中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有SiO膜のバンドギャップの半分であることを特徴とする電界発光素子の製造方法。
【請求項2】
上記シリコンナノ結晶含有SiO膜を形成する工程は、10eVのバンドギャップを有するシリコンナノ結晶含有SiO膜を形成する工程を含み、
上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、5eVのバンドギャップを有する中間バンドギャップ絶縁性誘電体膜を形成する工程を含むことを特徴とする請求項1に記載の電界発光素子の製造方法。
【請求項3】
上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、SiNy膜を形成する工程を含み、
上記SiNy膜は5eVのバンドギャップを有し、yは4/3であることを特徴とする請求項2に記載の電界発光素子の製造方法。
【請求項4】
上記SiNy膜を形成する工程は、厚さが1nm以上、30nm以下のSiNy膜を形成する工程を含むことを特徴とする請求項3に記載の電界発光素子の製造方法。
【請求項5】
上記シリコンナノ結晶含有SiO膜を形成する工程は、高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有SiO膜を堆積する工程を含むことを特徴とする請求項1に記載の電界発光素子の製造方法。
【請求項6】
高密度プラズマ化学気相成長法を用いて、シリコンナノ結晶含有SiO膜を形成する工程は、
SiO膜の層を堆積する工程と、
上記堆積する工程の後、SiO膜をアニール処理する工程とを含み、上記アニール処理する工程に応じて、SiO膜の層にシリコンナノ結晶を含有させることを特徴とする請求項5に記載の電界発光素子の製造方法。
【請求項7】
上記SiO膜の層を堆積する工程は、
シランを20SCCM以上、40SCCM以下の範囲内にて導入する工程と、
Oを15SCCM以上、35SCCM以下の範囲内にて導入する工程と、
13.56MHz以上、300MHz以下の範囲内の振動数、および、1W/m以上、20W/m以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、
50kHz以上、13.56MHz以下の範囲内の振動数、および、1W/m以上、5W/m以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことを特徴とする請求項6に記載の電界発光素子の製造方法。
【請求項8】
上記SiO膜をアニール処理する工程は、10分以上、120分以下の時間、および、500℃以上、1100℃以下の範囲の温度にてなされることを特徴とする請求項7に記載の電界発光素子の製造方法。
【請求項9】
上記シリコンナノ結晶含有SiO膜を形成する工程は、
HDPECVD堆積処理におけるSiHおよびNOの比率に対応して、半値全幅が150nmのスペクトル幅であり、放射波長が600nm以上、1100nm以下の範囲内であるシリコンナノ結晶含有SiO膜を形成する工程を含むことを特徴とする請求項7に記載の電界発光素子の製造方法。
【請求項10】
上記高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有SiO膜を堆積する工程では、電子温度が10eV以下であり、濃度が1×1011cm−3以上であるプラズマを用いることを特徴とする請求項5に記載の電界発光素子の製造方法。
【請求項11】
上記シリコンナノ結晶含有SiO膜を形成する工程は、シリコンナノ結晶の直径が2nm以上、10nm以下の範囲内であるシリコンナノ結晶含有SiO膜を形成する工程を含むことを特徴とする請求項1に記載の電界発光素子の製造方法。
【請求項12】
上記シリコンナノ結晶含有SiO膜を形成する工程は、厚さが20nm以上、300nm以下のシリコンナノ結晶含有SiO膜を形成する工程を含むことを特徴とする請求項1に記載の電界発光素子の製造方法。
【請求項13】
上記SiNy膜を形成する工程は、プラズマ化学気相成長法を用いてSiNy膜を形成する工程を含むことを特徴とする請求項3に記載の電界発光素子の製造方法。
【請求項14】
中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を備えた電界発光素子の操作方法において、
高密度ドープされたシリコン底部電極と、上記シリコン底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、シリコンナノ結晶を含有するSiO膜と、上記シリコンナノ結晶を含有するSiO膜上に配置された、透明上端電極とを有し、
上記Xは0を超えて2未満であり、上記中間バンドギャップ絶縁性誘電体膜は、シリコンナノ結晶を有するSiO膜の半分のバンドギャップを有している電界発光素子を供給する工程と、
上記電界発光素子を10V未満の電圧にバイアスする工程と、
0.03W/mの表面放射電力を発生させる工程とを有することを特徴とする電界発光素子の操作方法。
【請求項15】
上記電界発光素子は、半値全幅が150nmのスペクトル幅であり、600nm以上、1100nm以下の範囲にある放射波長を有することを特徴とする請求項14に記載の電界発光素子の操作方法。
【請求項16】
上記電界発光素子を供給する工程は、
中間バンドギャップ絶縁性誘電体膜は5eVのバンドギャップを有しており、シリコンナノ結晶含有SiO膜は、10eVのバンドギャプを有している電界発光素子を供給する工程を含むことを特徴とする請求項14に記載の電界発光素子の操作方法。
【請求項17】
上記電界発光素子を供給する工程は、
5eVのバンドギャップを有する、中間バンドギャップ絶縁性SiNy誘電体膜を備える電界発光素子を供給する工程を含んでおり、上記yは4/3であることを特徴とする請求項16に記載の電界発光素子の操作方法。
【請求項18】
上記中間バンドギャップ絶縁性SiNy誘電体膜を備える電界発光素子を供給する工程は、
SiNy誘導体膜の厚さが、1nm以上、30nm以下である電界発光素子を供給する工程を含むことを特徴とする請求項17に記載の電界発光素子の操作方法。
【請求項19】
上記電界発光素子を供給する工程は、
直径が2nm以上、10nm以下の範囲内のSiを含有するシリコンナノ結晶含有SiO膜を有する発光素子を供給する工程を含むことを特徴とする請求項14に記載の電界発光素子の操作方法。
【請求項20】
上記電界発光素子を供給する工程は、
シリコンナノ結晶含有SiO膜の層が、20nm以上、300nm以下の範囲内の厚さを有する電界発光素子を供給する工程を含むことを特徴とする請求項14に記載の電界発光素子の操作方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5A】
image rotate

【図5B】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9A】
image rotate

【図9B】
image rotate

【図9C】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate


【公開番号】特開2009−283446(P2009−283446A)
【公開日】平成21年12月3日(2009.12.3)
【国際特許分類】
【出願番号】特願2009−68365(P2009−68365)
【出願日】平成21年3月19日(2009.3.19)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】