任意信号発生装置
【課題】比較的低い周波数のサンプリング周波数を用いつつ、生成する信号の周波数帯域を拡張することができ、より高周波域までの任意波形の信号を生成可能にする。
【解決手段】 広帯域の任意波形の目的信号を生成する任意信号発生装置であって、前記目的信号の所定の周波数領域毎の複素周波数信号がそれぞれ入力されて複素時間信号をそれぞれ生成する複数の信号生成部と、前記複数の信号生成部の出力をそれぞれアナログ信号に変換する複数のＤ／Ａ変換器と、前記複数のＤ／Ａ変換器の出力のうち各信号生成部に割り当てられた周波数領域に対応したイメージ信号をそれぞれ選択的に出力する複数のフィルタと、前記複数のフィルタからの各複素時間信号を夫々合成する複数の位相合成部と、前記複数の位相合成部の出力を合成して前記目的信号を出力する信号合成部とを備えることを特徴とする。
【解決手段】 広帯域の任意波形の目的信号を生成する任意信号発生装置であって、前記目的信号の所定の周波数領域毎の複素周波数信号がそれぞれ入力されて複素時間信号をそれぞれ生成する複数の信号生成部と、前記複数の信号生成部の出力をそれぞれアナログ信号に変換する複数のＤ／Ａ変換器と、前記複数のＤ／Ａ変換器の出力のうち各信号生成部に割り当てられた周波数領域に対応したイメージ信号をそれぞれ選択的に出力する複数のフィルタと、前記複数のフィルタからの各複素時間信号を夫々合成する複数の位相合成部と、前記複数の位相合成部の出力を合成して前記目的信号を出力する信号合成部とを備えることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域の任意波形の目的信号を生成する任意信号発生装置に関する。
【背景技術】
【０００２】
従来、パルスレーダ等に用いられるパルス幅の小さい信号を生成する技術として、ステップリカバリダイオード、アバランシェダイオード、高速論理ゲート等を用いて目的信号を生成する技術が知られている。これらの技術は、アナログ信号処理によりパルス幅の小さい信号を生成する技術であり、温度や湿度等の環境変化による回路特性の変化、素子や材料の特性の経年変化等により、性能が変化する虞がある。
【０００３】
また、アナログ信号処理用の回路は、一度作成されると、その後の変更が困難であり、仕様や目的の変更に対して必ずしも自由度が高いとは言えない。例えば、レーダ用の信号発生装置としての用途の場合、レーダの割り当て周波数が変更されても、アナログ回路では対応困難である。さらに、送信波のスペクトルを変更する場合、外付けのフィルタを変更する等の対策が必要であるが、アナログ回路では、送信スペクトルの形状やレベルを適応的に変更することは困難である。
【０００４】
このため、近年では、デジタル信号処理によって目的信号を生成する技術が採用されることが多い。このデジタル信号処理による信号発生装置としては、例えば特許文献１に開示されているようなダイレクトデジタルシンセサイザ（Direct Digital Synthesizer;DDS）が知られている。ＤＤＳは、波形データの入ったメモリの指定アドレスを更新して行き、その指定アドレスのデータをＤ／Ａ変換によりアナログ波形に変換することで、任意の波形を発生させる技術である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２２５０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されているようなＤＤＳによる信号発生装置は、基準クロック周波数に同期してその基準クロックの有理数倍の周期を有する信号波形をデジタル的に合成した後、Ｄ／Ａ変換を行っている。よって、サンプリング定理により、目的信号に含まれる最高周波数の２倍以上のサンプリング周波数でＤ／Ａ変換器を動作させなければならない。このため、目的信号のパルス幅を小さくすると、必要とされるサンプリング周波数がパルス幅に反比例して高くなる。よって、生成可能な信号の周波数には限界がある。
【０００７】
本発明は上記事情に鑑みてなされたもので、比較的低い周波数のサンプリング周波数を用いつつ、生成する信号の周波数帯域を拡張することができ、より高周波域までの任意波形の信号を生成可能な任意信号発生装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一態様の任意信号発生装置は、広帯域の任意波形の目的信号を生成する任意信号発生装置であって、前記目的信号の所定の周波数領域毎の複素周波数信号がそれぞれ入力されて複素時間信号をそれぞれ生成する複数の信号生成部と、前記複数の信号生成部の出力をそれぞれアナログ信号に変換する複数のＤ／Ａ変換器と、前記複数のＤ／Ａ変換器の出力のうち各信号生成部に割り当てられた周波数領域に対応したイメージ信号をそれぞれ選択的に出力する複数のフィルタと、前記複数のフィルタからの各複素時間信号を夫々合成する複数の位相合成部と、前記複数の位相合成部の出力を合成して前記目的信号を出力する信号合成部とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、比較的低い周波数のサンプリング周波数を用いつつ、生成する信号の周波数帯域を拡張することができ、より高周波域までの任意波形の信号を生成することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係る任意信号発生装置を示すブロック図。
【図２】先願文献１，２における任意信号発生の基本アルゴリズムを示す説明図。
【図３】目的信号のスペクトルの一例を示す説明図。
【図４】デジタル信号生成モジュールＳＧ１の出力に対応するスペクトルを示す説明図。
【図５】信号処理モジュールＭ１内のＤ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図６】信号処理モジュールＭ１内のフィルタ６ａ，６ｂの出力を示す説明図。
【図７】デジタル信号生成モジュールＳＧ２の出力に対応するスペクトルを示す説明図。
【図８】信号処理モジュールＭ２内のＤ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図９】信号処理モジュールＭ２内のフィルタ６ａ，６ｂの出力を示す説明図。
【図１０】デジタル信号生成モジュールＳＧ３の出力に対応するスペクトルを示す説明図。
【図１１】信号処理モジュールＭ３内のＤ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図１２】信号処理モジュールＭ３内のフィルタ６ａ，６ｂの出力を示す説明図。
【図１３】デジタル信号生成モジュールＳＧ４の出力に対応するスペクトルを示す説明図。
【図１４】信号処理モジュールＭ４内のＤ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図１５】信号処理モジュールＭ４内のフィルタ６ａ’，６ｂ’の出力を示す説明図。
【図１６】混合器３の出力を示す説明図。
【図１７】本発明の第２の実施の形態に係る任意信号発生装置を示すブロック図。
【図１８】Ｄ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図１９】０次ホールド特性を示す説明図。
【図２０】０次ホールド特性におけるＤ／Ａ変換器１５ａ，１５ｂの出力を示す説明図。
【図２１】０次ホールド特性におけるＤ／Ａ変換器１５ａ，１５ｂの振幅特性を示す説明図。
【図２２】ＲＺ特性を示す説明図。
【図２３】ＲＺ特性におけるＤ／Ａ変換器１５ａ，１５ｂの出力を示す説明図。
【図２４】ＲＺ特性におけるＤ／Ａ変換器１５ａ，１５ｂの振幅特性を示す説明図。
【図２５】信号処理モジュールＭ１内のフィルタ６ａ，６ｂの出力を示す説明図。
【図２６】信号処理モジュールＭ２内のフィルタ６ａ，６ｂの出力を示す説明図。
【図２７】信号処理モジュールＭ３内のフィルタ６ａ，６ｂの出力を示す説明図。
【図２８】信号処理モジュールＭ４内のフィルタ６ａ’，６ｂ’の出力を示す説明図。
【図２９】混合器３の出力を示す説明図。
【図３０】本発明の第３の実施の形態に係る任意信号発生装置を示すブロック図。
【図３１】ＭＩＸ特性を示す説明図。
【図３２】ＭＩＸ特性におけるＤ／Ａ変換器２５ａ，２５ｂの出力を示す説明図。
【図３３】ＭＩＸ特性におけるＤ／Ａ変換器２５ａ，２５ｂの振幅特性を示す説明図。
【図３４】信号処理モジュールＭ１内のフィルタ６ａ，６ｂの出力を示す説明図。
【図３５】信号処理モジュールＭ２内のフィルタ６ａ，６ｂの出力を示す説明図。
【図３６】信号処理モジュールＭ３内のフィルタ６ａ，６ｂの出力を示す説明図。
【図３７】ＭＩＸ特性における信号処理モジュールＭ４内のフィルタ６ａ’，６ｂ’の出力を示す説明図。
【図３８】混合器３の出力を示す説明図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る任意信号発生装置を示すブロック図である。
【００１２】
図１に示す任意信号発生装置１は、生成したい任意の周波数帯域の目的信号を時間領域で離散化した信号を用い、この信号をデジタル信号処理して実際の目的信号を生成する。従来のデジタル信号処理では、精度は高いが扱える周波数は比較的低いため、任意の広帯域の信号を処理することは難しい。本実施の形態においては、総ポイント数がＮの任意の目的信号をデジタル信号処理が可能なＰ組の信号に分割して並列処理を行う。信号処理の都合上、Ｐ組に分割後の各組のポイント数は２のべき乗が好ましい。すなわちＮ／Ｐ＝２a（ａは任意の自然数）が好ましい。ただし、ゼロパディングによりポイント数を変更することは容易であることから、２のべき乗に限ることなく、任意の数で分割して処理することが可能である。
【００１３】
ところで、本件出願人は、先に出願した特願２００８−２９９９３７号明細書（以下、先願文献１という）及び特願２００９−２１７４８４号明細書（以下、先願文献２という）において、このような並列処理を行う任意信号発生装置を既に提案している。先ず、図２を参照して先願文献１，２における任意信号発生の基本アルゴリズムについて説明する。
【００１４】
図２に模式的に示すように、目的信号として時間的に連続したアナログ信号を想定し、このアナログ信号を離散化および離散フーリエ変換により周波数領域のスペクトルに変換し、その出力スペクトルを複数の成分に分割する。図２においては、Ａ，Ｂ，Ｃ，Ｄの４つの成分に分割した例を示している。この４つの成分のうち、最も周波数の低いＡの成分が直接的にデジタル信号処理の可能な周波数帯域である。
【００１５】
成分Ａの信号は、逆離散フーリエ変換し、Ｄ／Ａ変換する。成分Ｂの信号は、成分Ａの周波数帯域にシフトさせ、逆離散フーリエ変換し、Ｄ／Ａ変換によりアナログ信号に変換し、更に、直交変調して周波数帯域を成分Ａに隣接する高周波側にシフトする。同様に、成分Ｃの信号も、成分Ａの周波数帯域にシフトさせ、逆離散フーリエ変換し、Ｄ／Ａ変換によりアナログ信号に変換し、直交変調により周波数帯域を成分Ｂに隣接する高周波側にシフトする。同様に、成分Ｄの信号も、成分Ａの周波数帯域にシフトさせ、逆離散フーリエ変換し、Ｄ／Ａ変換によりアナログ信号に変換し、直交変調により周波数帯域を成分Ｃに続く高周波側にシフトする。最後に、アナログ信号に変換した成分Ａの信号と、アナログ信号に変換して高周波側にシフトした成分Ｂ，Ｃ，Ｄの信号を合成することにより、目的信号と同様の信号を得ることができる。
【００１６】
このことは、各成分毎に並列処理する複数の信号モジュールを用意し、各信号モジュールに目的信号の周波数領域の複素スペクトルを分割して与え、各信号モジュールでデジタル信号処理可能な成分を処理すると共に、デジタル信号処理の困難な高周波成分をアナログ信号処理で直交変調することにより、並列数Ｐに比例した広帯域の任意信号を生成（合成）できることを意味する。１つのモジュールで処理し得る周波数帯域幅をＢｗとするとき、生成可能な信号の周波数帯域は、Ｂｗ・Ｐとなる。つまり、処理し得る周波数帯域がＢｗである信号モジュールさえあれば、これを複数用意することで周波数帯域Ｂｗ・Ｐの目的信号を得ることができる。これにより、先願文献１，２における任意信号発生装置では、各モジュールのサンプリング周波数を比較的低い周波数に抑えつつ高い周波数の任意信号を生成することができる。
【００１７】
ところが、先願文献１，２に開示した装置では、高い周波数の信号を扱う直交変調器及び局部発振器が必要であり消費電力が大きいという欠点がある。また、直交変調器及び局部発振器は比較的高価でしかもサイズが大きいので、コスト増及び大型化も招来してしまうという欠点もある。
【００１８】
そこで、本実施の形態においては、Ｄ／Ａ変換器のイメージ信号を利用することで、直交変調器及び局部発振器に代えて受動回路で構成される位相合成部としての９０度ハイブリッドを採用することを可能にして、低消費電力、小型サイズ、低コストの任意信号発生器を実現する。
【００１９】
本実施の形態においては、実時間の目的信号を離散化および離散フーリエ変換した結果得られるスペクトルのうち独立な周波数成分をＰ分割し、各周波数領域で信号処理を行うＰ個の信号処理モジュールを採用する。図１では、Ｐ＝４の例を示している。即ち、信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４は、マイクロコンピュータ（ＣＰＵ）を中心として構成されるコントローラ２から入力されるスペクトル情報（振幅、位相）に基づいて、それぞれ、周波数領域Ｄ，Ｃ，Ｂ，Ａの信号を分割生成する。
【００２０】
即ち、コントローラ２は、目的信号を離散フーリエ変換してＤ，Ｃ，Ｂ，Ａの４つの周波数領域の信号成分に分割し、それぞれのスペクトル情報を、信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４に入力複素周波数信号として与える。各信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４は、フィルタ部を除いて同様の構成であり、それぞれ、コントローラ２からの離散データをデジタル信号処理するデジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４を備えている。
【００２１】
なおここでは処理の都合上、目的信号のスペクトルを低域から順にＡ，Ｂ，Ｃ，Ｄに分割し、それぞれ信号生成モジュールＭ４，Ｍ３，Ｍ２，Ｍ１で生成する例を示すが、分割信号と信号生成モジュールの対応はこれに限らない。
【００２２】
各デジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４は、ハードウェア実装、ソフトウェア実装、或いはハードウェア処理とソフトウェア処理の混在実装によって構成することができる。例えば、各デジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４をハードウェアで構成する場合には、離散フーリエ変換された複素周波数信号を逆離散フーリエ変換する逆離散フーリエ変換器、逆離散フーリエ変換された並列データを直列データ（シリアルデータ）に変換する並直列変換器、並直列変換器の出力データを逓倍するインターポレータ、逓倍された信号から所望の周波数帯域のスペクトルを取り出す複素バンドパスフィルタ（複素ＢＰＦ）、複素ＢＰＦからの出力を、Ｉ（In-Phase；同相成分）信号とＱ（Quadrature；直交成分）信号とに分離するＩＱ分離器等によって構成することができる。
【００２３】
各デジタル信号生成モジュールＳＧ１〜ＳＧ４は、Ａ〜Ｄの各領域の信号を低域に周波数シフトした複素時間信号を生成する。例えば、目的信号を図２のＡ〜Ｄの領域の信号に分割して処理するものとすると、デジタル信号生成モジュールＳＧ１は、Ｄ領域のスペクトルを低域周波数にシフトしたときに得られる複素時間信号を生成する。また、デジタル信号生成モジュールＳＧ２は、Ｃ領域のスペクトルを低域周波数にシフトしたときに得られる複素時間信号を生成する。また、デジタル信号生成モジュールＳＧ３は、Ｂ領域のスペクトルを低域周波数にシフトしたときに得られる複素時間信号を生成し、デジタル信号生成モジュールＳＧ４は、Ａ領域のスペクトルを低域周波数にシフトしたときに得られる複素時間信号を生成する。
【００２４】
各デジタル信号生成モジュールＳＧ１〜ＳＧ４の出力は複素時間信号であり、その実数部と虚数部の信号をそれぞれＤ／Ａ変換器５ａ，５ｂに与える。Ｄ／Ａ変換器５ａ，５ｂは、デジタル信号生成モジュールＳＧ１〜ＳＧ４の出力をアナログ信号に変換する。
【００２５】
この場合において、Ｄ／Ａ変換器５ａ，５ｂにおいて最低限必要とされるサンプリング周波数は、分割後の帯域幅と等しくなり、サンプリング周波数を分割数Ｐに反比例した値に低減することができる。Ｄ／Ａ変換器５ａ，５ｂの出力はフィルタ６ａ，６ｂ又は６ａ'，６ｂ'に与えられる。フィルタ６ａ，６ｂはバンドパスフィルタであり、フィルタ６ａ'，６ｂ'はローパスフィルタである。フィルタ６ａ，６ｂ，６ａ'，６ｂ'は、入力されたアナログ信号を帯域制限する。
【００２６】
本実施の形態においては、フィルタ６ａ，６ｂ，６ａ’，６ｂは、Ｄ／Ａ変換器５ａ，５ｂのＤ／Ａ変換の際に生じるイメージ信号を取り出すようになっている。即ち、フィルタ６ａ，６ｂ，６ａ’，６ｂは、Ｄ／Ａ変換器５ａ，５ｂの出力からデジタル信号生成モジュールＳＧ１〜ＳＧ４による周波数シフト前の帯域成分を取り出す。
【００２７】
フィルタ６ａ，６ｂ，６ａ’，６ｂの出力は、９０度ハイブリッド７に供給される。９０度ハイブリッド７は、受動素子で構成されており、位相が９０度異なる２つの入力信号を合成して出力する。混合器３は、各信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４で生成された信号を合成してスイッチ部４に出力する。スイッチ部４は、例えば、ＦＥＴやＰＩＮダイオード等の半導体デバイスを用いて構成され、コントローラ２により信号の通過と遮断が制御される。スイッチ部４は、合成信号の通過と遮断により、各モジュール間の信号生成処理時間の差や信号伝達時間の差による合成信号の歪みを除去した信号を得るようになっている。
【００２８】
ただし、Ｍ４，Ｍ３，Ｍ２，Ｍ１の違いは、フィルタ部（６a,６b，６a'，６b'）の特性だけであるから、適切な通過帯域を持つフィルタを使用すれば、分割後の帯域と信号生成モジュールの対応関係は一意的ではない。
【００２９】
次に、このように構成された実施の形態の動作について図３乃至図１６を参照して説明する。ただし図中の＊は共役複素数を表している。
【００３０】
コントローラ２が設定する目的信号をx(n)とする。コントローラ２はこの目的信号x(n)を離散フーリエ変換して信号処理モジュールＭ１〜Ｍ４に与える。コントローラ２が目的信号x(n)を総ポイント数Ｎで離散フーリエ変換処理するものとし、この変換処理の結果スペクトルX(m)が得られるものとする。デジタル信号生成モジュールＳＧ１〜ＳＧ４は、スペクトルX(m)を逆離散フーリエ変換してＤ／Ａ変換器５ａ，５ｂに出力する。
【００３１】
この処理を更に詳しく説明する。
x(n)とX(m)との関係は離散フーリエ変換対となり(1)式で表わすことができる。ただしｎは離散時間インデックスを，ｍは離散周波数インデックスを表している。
【００３２】
X(m)を(2)式のように振幅と位相に分解すれば、(1)式は(3)式のように表記できる。
【００３３】
なお、x(n)とX(m)は周期Nの周期関数であるから以下の関係がある。
【００３４】
x(n)=x(n±N)=x(n±2N)=x(n±3N)・・・
X(m)=X(m±N)=X(m±2N)=X(m±3N)・・・
さらにej(2π/N)mnはmとnに関して周期Nの周期関数である。
【００３５】
まず、（３）式を直接ＩＱ分離する場合を考える。
【００３６】
IQ分離後の実数部出力xr(n)は次式で表わせる。
【００３７】
xr(n)の離散フーリエ変換後のスペクトルをXr(m)とすれば、 Xr(m)=Xr1(m)+Xr2(m)となる。ただし
一方、(3)式にIQ分離を施した後の虚数部出力xi(n)は次式で表わせる。
【００３８】
xi(n)の離散フーリエ変換後のスペクトルをXi(m)とすれば、 Xi(m)=Xi1(m)+Xi2(m)となる。ただし
Xr(m),Xi(m)をホールド特性がデルタ関数で表わされるＤ／Ａ変換器５ａ，５ｂに入力した場合に得られるＤ／Ａ変換器５ａ，５ｂの出力スペクトルはXr(m),Xi(m)のmを−∞〜＋∞まで拡張したものとなる。
【００３９】
次に、目的信号を周波数領域で４分割して、信号処理モジュールＭ１〜Ｍ４において処理する場合について説明する。いま、実数信号である目的信号x(n)を総ポイント数Nで複素離散フーリエ変換して得たスペクトルX(m)が図３で表わされる場合を考える。図３のＡ〜Ｄは、目的信号を周波数領域で４分割したことを示している。ただし簡略化のためにX(m)の振幅成分のみ図示してある。
【００４０】
下記(10)式のN個の要素のうち前半のN/2個を除去したものを新たにX'(m)とおけば、X'(m)は下記(11)式で与えられる。
【００４１】
X(m)={X(0),X(1),X(2),・・・,X(N-1)}…(10)
X'(m)={X(N/2),X(N/2+1),X(N/2+2),…,X(N-1)}…(11)
ここで、X'(m)の要素を４つに均等分割したものを頭から順にX1(m),X2(m),X3(m),X4(m)とおけば、X1(m),X2(m),X3(m),X4(m)はそれぞれ下記(12)式〜(15)式で与えられる。
【００４２】
X1(m)={X(N/2),X(N/2+1),X(N/2+2),…X(N/2+N/8-1)}…(12)
X2(m)={X(N/2+N/8),X(N/2+N/8+1),X(N/2+N/8+2),…X(N/2+N/4-1)}…(13)
X3(m)={X(N/2+N/4),X(N/2+N/4+1),X(N/2+N/4+2),…X(N/2+3N/8-1)}…(14)
X4(m)={X(N/2+3N/8),X(N/2+3N/8+1),X(N/2+3N/8+2),…X(N-1)}…(15)
計算上の都合から、X1(m)のデータ列の後ろにゼロをN/8個だけ付加した配列をX12(m)とし，X2(m)のデータ列の前にゼロをN/8個だけ付加した配列を新たにX22(m)とし，X3(m)のデータ列の後ろにゼロをN/8個だけ付加した配列をX32(m)とし，X4(m)のデータ列の前にゼロをN/8個だけ付加した配列をX42(m)とおく。すると、下記(16-1)〜(16-4)式が得られる。
【００４３】
X12(m)={X(N/2),X(N/2+1),X(N/2+2),…X(N/2+N/8-1),0,0,…,0}…(16-1)
X22(m)={0,0,…,0,X(N/2+N/8),X(N/2+N/8+1),X(N/2+N/8+2),…X(N/2+N/4-1)}…(16-2)
X32(m)={X(N/2+N/4),X(N/2+N/4+1),X(N/2+N/4+2),…X(N/2+3N/8-1),0,0,…,0}…(16-3)
X42(m)={0,0,…,0,X(N/2+N/4),X(N/2+N/4+1),X(N/2+N/4+2),…X(N/2+3N/8-1)}…(16-4)
これらのスペクトルX12(m),X22(m),X32(m),X42(m)がそれぞれデジタル信号生成モジュールＳＧ１〜ＳＧ４に分配される。各デジタル信号生成モジュールＳＧ１〜ＳＧ１は、それぞれ入力されたスペクトルを総ポイント数Ｎ／４で逆離散フーリエ変換する。
【００４４】
X12(m)を総ポイント数N/4で逆離散フーリエ変換した結果をx12(n)とおけばx12(n)は下記(17)式で表わされる。
【００４５】
この(17)式は、デジタル信号生成モジュールＳＧ１の出力を表す。図４は（１７）式で表される信号のスペクトルを表している。デジタル信号生成モジュールＳＧ１の出力はＤ／Ａ変換器５ａ，５ｂに与えられる。
【００４６】
いま、（１）式の目的信号を得るために必要なＤ／Ａ変換器５ａ，５ｂのサンプリング周波数がｆｓであるものとする。この場合には、(17)式の信号x12(n)をアナログ信号に変換するためのサンプリング周波数はｆｓ／４でよい。
【００４７】
ここで、Ｄ／Ａ変換器５ａ，５ｂのホールド特性がデルタ関数で与えられるものとする。そうすると、Ｄ／Ａ変換器５ａ，５ｂの出力は図５に示すものとなる。このＤ／Ａ変換器５ａ，５ｂの出力はそれぞれバンドバスフィルタ６ａ，６ｂに与えられる。フィルタ６ａ，６ｂはそれぞれＤ／Ａ変換器５ａ，５ｂの出力を帯域制限して９０度ハイブリッド７に出力する。
【００４８】
信号処理モジュールＭ１のフィルタ６ａ，６ｂの通過帯域を(3/8)fs〜fs/2に設定することにより、図６に示す出力が得られる。９０度ハイブリッド７は、受動素子で構成されており、位相が９０度異なる２つの入力信号を合成して出力する。
【００４９】
他の信号処理モジュールＭ２〜Ｍ４についても同様である。即ち、図７に示すスペクトルX22(m)を総ポイント数N/4で逆離散フーリエ変換した結果をx22(n)とおけばx22(n)は式(18)で表わされる。
【００５０】
この(18)式は、デジタル信号生成モジュールＳＧ２の出力を表す。デジタル信号生成モジュールＳＧ２の出力はＤ／Ａ変換器５ａ，５ｂに与えられる。（18）式の信号x22(n)をアナログ信号に変換するためのサンプリング周波数をfs/4とし，DA変換器のホールド特性をデルタ関数とすれば、Ｄ／Ａ変換器５ａ，５ｂの出力スペクトルは図８に示すものとなる。
【００５１】
このＤ／Ａ変換器５ａ，５ｂの出力はそれぞれバンドバスフィルタ６ａ，６ｂに与えられる。フィルタ６ａ，６ｂはそれぞれＤ／Ａ変換器５ａ，５ｂの出力を帯域制限して９０度ハイブリッド７に出力する。信号処理モジュールＭ２のフィルタ６ａ，６ｂの通過帯域を(1/4)fs〜(3/8)fsに設定することにより、図９に示す出力が得られる。
【００５２】
同様に、図１０に示すスペクトルX32(m)を総ポイント数N/4で逆離散フーリエ変換した結果をx32(n)とおけばx32(n)は式(19)で表わされる。
【００５３】
この(19)式は、デジタル信号生成モジュールＳＧ３の出力を表す。デジタル信号生成モジュールＳＧ３の出力はＤ／Ａ変換器５ａ，５ｂに与えられる。（19）式の信号x32(n)をアナログ信号に変換するためのサンプリング周波数をfs/4とし，DA変換器のホールド特性をデルタ関数とすれば、Ｄ／Ａ変換器５ａ，５ｂの出力スペクトルは図１１に示すものとなる。
【００５４】
このＤ／Ａ変換器５ａ，５ｂの出力はそれぞれバンドバスフィルタ６ａ，６ｂに与えられる。フィルタ６ａ，６ｂはそれぞれＤ／Ａ変換器５ａ，５ｂの出力を帯域制限して９０度ハイブリッド７に出力する。信号処理モジュールＭ３のフィルタ６ａ，６ｂの通過帯域を(1/8)fs〜(1/4)fsに設定することにより、図１２に示す出力が得られる。
【００５５】
同様に、図１３に示すスペクトルX42(m)を総ポイント数N/4で逆離散フーリエ変換した結果をx42(n)とおけばx42(n)は式(20)で表わされる。
【００５６】
この(20)式は、デジタル信号生成モジュールＳＧ４の出力を表す。デジタル信号生成モジュールＳＧ４の出力はＤ／Ａ変換器５ａ，５ｂに与えられる。（20）式の信号x42(n)をアナログ信号に変換するためのサンプリング周波数をfs/4とし，DA変換器のホールド特性をデルタ関数とすれば、Ｄ／Ａ変換器５ａ，５ｂの出力スペクトルは図１４に示すものとなる。
【００５７】
このＤ／Ａ変換器５ａ，５ｂの出力はそれぞれフィルタ６ａ’，６ｂ’に与えられる。フィルタ６ａ’，６ｂ’はそれぞれＤ／Ａ変換器５ａ，５ｂの出力を帯域制限して９０度ハイブリッド７に出力する。信号処理モジュールＭ４のフィルタ６ａ’，６ｂ’の通過帯域をＤＣ〜(1/8)fsに設定することにより、図１５に示す出力が得られる。
【００５８】
最後に、混合器３において、図６、図９、図１２及び図１５にそれぞれ示す信号処理モジュールＭ１〜Ｍ４の出力を加算することで、図１６に示す目的信号を定数倍した信号が得られる。
【００５９】
このように本実施の形態においては、広帯域の目的信号を生成する場合に、目的信号を複数の周波数領域に分割し、分割した周波数成分を低域にシフトして処理することで、低いサンプリング周波数での処理を可能にする。そして、フィルタがアナログ信号への変換時に発生するイメージ信号を選択することで元の周波数帯域の信号に戻し、混合器がフィルタ出力を合成することにより目的信号を得る。元の周波数帯域の信号に戻すための直交変調器及び局部発振器は不要であり、これらの回路に代えてＩＱ軸の信号を合成する９０度ハイブリッドを用いればよく、消費電力を低減させると共に、コスト増及び大型化を抑制することができる。
【００６０】
図１７は本発明の第２の実施の形態に係る任意信号発生装置を示すブロック図である。図１７において図１と同一の構成要素には同一符号を付して説明を省略する。
【００６１】
本実施の形態はＤ／Ａ変換器５ａ，５ｂに代えてＤ／Ａ変換器１５ａ，１５ｂを採用した点が第１の実施の形態と異なるのみである。
【００６２】
本実施の形態においても上記図１６に示すスペクトルを有する最高周波数がｆｓ／２の実数の目的信号を生成するものとして説明する。
【００６３】
コントローラ２は、総ポイント数Ｎの複素離散フーリエ変換処理によって得た目的信号の複素スペクトルのうち独立な半分のスペクトルをX1(m),X2(m),X3(m),X4(m)（(12)〜(15)式）に均等分割する。これらのスペクトル又は(16-1)〜(16-4)式に示すX12(m),X22(m),X32(m),X42(m)をそれぞれ各信号処理モジュールＭ１〜Ｍ４に与える。各信号処理モジュールＭ１〜Ｍ４のデジタル信号生成モジュールＳＧ１〜ＳＧ４は、それぞれスペクトルX12(m),X22(m),X32(m),X42(m)に対し総ポイント数がＮ／４の逆離散フーリエ変換を行う。
【００６４】
これらのデジタル信号生成モジュールＳＧ１〜ＳＧ４の出力はＤ／Ａ変換器１５ａ，１５ｂに与えられる。デジタル信号生成モジュールＳＧ１の出力信号は、上述したように、式(17)で表わされる。デジタル信号生成モジュールＳＧ１は、式(17)で表わされる信号を、離散時間ステップTs'毎に出力する（ただしTs'=4・Ts ,Ts=1/fs）。図１のＤ／Ａ変換器５ａ，５ｂのホールド特性がデルタ関数で表される場合には、Ｄ／Ａ変換器５ａ，５ｂの出力信号x12(t)は、下記式(21)で表すことができる。また、この(21)式の波形は図１８によって示すことができる。
【００６５】
x12(t)のフーリエ変換値X12(f)は下記式(22)で示される。
【００６６】
第１の実施の形態におけるＤ／Ａ変換器５ａ，５ｂとしては、ホールド特性がデルタ関数となる理想的なＤ／Ａ変換器を想定した。しかし、ホールド特性がデルタ関数のＤ／Ａ変換器を構成することは実際には不可能である。そこで、本実施の形態は、Ｄ／Ａ変換器１５ａ，１５ｂとして、出力が有限のホールド特性を有するＤ／Ａ変換器を用いた例を説明する。
【００６７】
例えば、Ｄ／Ａ変換器１５ａ，１５ｂのホールド特性をg(t)とし，g(t)のフーリエ変換がG(f)で表わせるものとして検討を行う。このときＤ／Ａ変換器１５ａ，１５ｂの出力信号をx13(t)とおけば、x13(t)は下記式(23)で表わされる。
【００６８】
式(23)のフーリエ変換をX13(ｆ)とおけば、X13(f)は式(24),(25)で表わされる。
【００６９】
ここで、Ｄ／Ａ変換器１５ａ，１５ｂのホールド特性を０次ホールド特性g1(t)で表わせば、g1(t)の波形は図１９に示すものとなる。この場合には、Ｄ／Ａ変換器１５ａ，１５ｂの出力信号x13(t)は図２０に示すものとなる。
【００７０】
この０次ホールド特性g1(t)のフーリエ変換G1(f)は、下記式(26)で表わされる。
式(26)の振幅成分|G1(f)|は下記式(27)で示される。この振幅成分|G1(f)|の波形を図２１に示す。
【００７１】
図２１に示すように、振幅成分|G1(f)|は、周波数1/Ts'でヌルを有する。その結果、周波数1/Ts'近傍では避けられない大きな歪みが生じてしまう。よって1/Ts'近傍の信号は、任意信号発生器のスペクトル成分として有効に活用することができない。
【００７２】
そこで、本実施の形態においてはＤ／Ａ変換器１５ａ，１５ｂのホールド特性としてホールド特性g2(t)（以下、RZ特性ということもある）を採用する。図２２はこのＲＺ特性を示している。
【００７３】
ＲＺ特性のＤ／Ａ変換器１５ａ，１５ｂの出力信号は、図２３に示すものとなる。そして、ＲＺ特性g2(t)のフーリエ変換値G2(f)は下記式(28)で表わされる。
【００７４】
またスペルトルの振幅|G2(f)|は下記式(29)で表わされる。図２４は振幅|G2(f)|の波形を示す。
【００７５】
信号処理モジュールＭ１のＤ／Ａ変換器１５ａ，１５ｂの出力に対し、フィルタ６ａ，６ｂによって周波数3(fs/8)〜fs/2の成分を抽出すれば、フィルタ６ａ，６ｂの出力スペクトルは図２５に示すものとなる。
【００７６】
同様に、デジタル信号生成モジュールＳＧ２の出力信号は、上記式(18)で表わされる。デジタル信号生成モジュールＳＧ２は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ２内のＤ／Ａ変換器１５ａ，１５ｂのホールド特性も図２２に示すg2(t)とし、Ｄ／Ａ変換器１５ａ，１５ｂの出力からフィルタ６ａ，６ｂで周波数fs/4〜3(fs/8)の成分を抽出すると、フィルタ出力は図２６に示すスペクトルとなる。
【００７７】
また、デジタル信号生成モジュールＳＧ３の出力信号は、上記式(19)で表わされる。デジタル信号生成モジュールＳＧ３は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ３内のＤ／Ａ変換器１５ａ，１５ｂのホールド特性も図２２に示すg2(t)とし、Ｄ／Ａ変換器１５ａ，１５ｂの出力からフィルタ６ａ，６ｂで周波数fs/8〜fs/4の成分を抽出すると、フィルタ出力は図２７に示すスペクトルとなる。
【００７８】
また、デジタル信号生成モジュールＳＧ４の出力信号は、上記式(20)で表わされる。デジタル信号生成モジュールＳＧ４は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ４内のＤ／Ａ変換器１５ａ，１５ｂのホールド特性も図２２に示すg2(t)とし、Ｄ／Ａ変換器１５ａ，１５ｂの出力からフィルタ６ａ’，６ｂ’で周波数ＤＣ〜fs/8の成分を抽出すると、フィルタ出力は図２８に示すスペクトルとなる。
【００７９】
各信号処理モジュールＭ１〜Ｍ４の出力信号を混合器３により加算することにより、図２９に示すスペクトルが得られる。
【００８０】
このように本実施の形態においても、低いサンプリング周波数で広帯域の目的信号を生成する場合において、直交変調器及び局部発振器に代えて９０度ハイブリッドを採用することができ、消費電力を低減させると共に、コスト増及び大型化を抑制することができる。また、本実施の形態においては、Ｄ／Ａ変換器として実際に用いられるＤ／Ａ変換器を採用した場合でも、確実に目的信号を生成することができる。
【００８１】
なお、Ｄ／Ａ変換器１５ａ，１５ｂにより、上記式(28)のsinc関数のスペクトルが上記式(17),(18),(19),(20)のスペクトルに乗算されており、各フィルタ６ａ，６ｂ，６ａ’，６ｂ’の出力スペクトルには歪みが生じている。
【００８２】
このように、各信号処理モジュールＭ１〜Ｍ４が、平坦な通過特性を有していない場合には、各信号処理モジュールＭ１〜Ｍ４に与えるスペクトル情報の振幅を、コントローラ２によって補正したい量だけ加減することにより、各信号処理モジュールＭ１〜Ｍ４の通過特性を平坦にすることができる。
【００８３】
更に、任意信号発生装置の外部に存在する伝送路の周波数特性が平坦でない場合には、各信号処理モジュールに設定するスペクトル情報にプリディストーション処理を施すことにより、伝送路の周波数特性を補正することも可能である。なお、プリディストーション処理は、予め逆特性の非線形歪を加えておくことで歪補償を行う非線形信号処理である。
【００８４】
図３０は本発明の第３の実施の形態に係る任意信号発生装置を示すブロック図である。図３０において図１７と同一の構成要素には同一符号を付して説明を省略する。
【００８５】
本実施の形態はＤ／Ａ変換器１５ａ，１５ｂに代えてＤ／Ａ変換器２５ａ，２５ｂを採用すると共に、コントローラ２によってこれらのＤ／Ａ変換器２５ａ，２５ｂを制御可能に構成した点が第２の実施の形態と異なる。
【００８６】
本実施の形態においても上記図１６に示すスペクトルを有する最高周波数がｆｓ／２の実数の目的信号を生成するものとして説明する。
【００８７】
本実施の形態におけるＤ／Ａ変換器２５ａ，２５ｂは、図３１に示すホールド特性g3(t)で動作することができる。なお、このホールド特性を以後MIX特性ともいう。このようなホールド特性を有するＤ／Ａ変換器２５ａ，２５ｂの出力信号は図３２に示すものとなる。ホールド特性g3(t)のフーリエ変換G3(f)は、下記式(30)で表わされる。
【００８８】
また、フーリエ変換G3(f)の振幅|G3(f)|は下記式(31)によって示すことができる。図３３はその波形を示している。
【００８９】
本実施の形態においては、Ｄ／Ａ変換器２５ａ，２５ｂは、ＭＩＸ特性モードだけでなく、０ホールド特性モード、ＲＺ特性モードを選択することができるようになっている。Ｄ／Ａ変換器２５ａ，２５ｂは、コントローラ２によって制御されて、これらの特性のうちの１つを選択してＤ／Ａ変換を行うようになっている。
【００９０】
本実施の形態においても、コントローラ２は、総ポイント数Ｎの複素離散フーリエ変換処理によって得た目的信号のスペクトルのうち半分のスペクトルをX1(m),X2(m),X3(m),X4(m)（(12)〜(15)式）に均等分割する。これらのスペクトル又は(16-1)〜(16-4)式に示すX12(m),X22(m),X32(m),X42(m)をそれぞれ各信号処理モジュールＭ１〜Ｍ４に与える。各信号処理モジュールＭ１〜Ｍ４のデジタル信号生成モジュールＳＧ１〜ＳＧ４は、それぞれスペクトルX12(m),X22(m),X32(m),X42(m)に対し総ポイント数がＮ／４の逆離散フーリエ変換を行う。
【００９１】
これらのデジタル信号生成モジュールＳＧ１〜ＳＧ４の出力はＤ／Ａ変換器２５ａ，２５ｂに与えられる。デジタル信号生成モジュールＳＧ１の出力信号は、上述したように、式(17)で表わされる。デジタル信号生成モジュールＳＧ１は、式(17)で表わされる信号を、離散時間ステップTs'毎に出力する（ただしTs'=4・Ts ）。
【００９２】
信号処理モジュールＭ１のＤ／Ａ変換器２５ａ，２５ｂのホールド特性は、図３１に示したホールド特性g3(t)であるものとする。この場合には、Ｄ／Ａ変換器２５ａ，２５ｂの出力に対し、フィルタ６ａ，６ｂによって周波数3(fs/8)〜fs/2の成分を抽出すると、フィルタ６ａ，６ｂの出力スペクトルは図３４に示すものとなる。
【００９３】
同様に、デジタル信号生成モジュールＳＧ２の出力信号は、上記式(18)で表わされる。デジタル信号生成モジュールＳＧ２は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ２内のＤ／Ａ変換器２５ａ，２５ｂのホールド特性も図３１に示すg3(t)であるものとする。この場合には、Ｄ／Ａ変換器２５ａ，２５ｂの出力からフィルタ６ａ，６ｂで周波数fs/4〜3(fs/8)の成分を抽出すると、フィルタ出力は図３５に示すスペクトルとなる。
【００９４】
また、デジタル信号生成モジュールＳＧ３の出力信号は、上記式(19)で表わされる。デジタル信号生成モジュールＳＧ３は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ３内のＤ／Ａ変換器２５ａ，２５ｂのホールド特性も図３１に示すg3(t)であるものとする。この場合には、Ｄ／Ａ変換器２５ａ，２５ｂの出力からフィルタ６ａ，６ｂで周波数fs/8〜fs/4の成分を抽出すると、フィルタ出力は図３６に示すスペクトルとなる。
【００９５】
また、デジタル信号生成モジュールＳＧ４の出力信号は、上記式(20)で表わされる。デジタル信号生成モジュールＳＧ４は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。ここで、信号処理モジュールＭ４内のＤ／Ａ変換器２５ａ，２５ｂのホールド特性が図３１に示すg3(t)であるものとする。この場合においてＤ／Ａ変換器２５ａ，２５ｂの出力からフィルタ６ａ’，６ｂ’で周波数ＤＣ〜fs/8の成分を抽出すると、フィルタ出力は図３７に示すスペクトルとなる。即ち、この場合には、ＤＣ近傍においてヌルが発生し、ＤＣ近傍では信号の欠落が生じてしまう。
【００９６】
そこで、本実施の形態においては、コントローラ２は、信号処理モジュールＭ４内のＤ／Ａ変換器２５ａ，２５ｂについては、例えばＲＺモードで動作させる。この場合には、Ｄ／Ａ変換器２５ａ，２５ｂの出力からフィルタ６ａ’，６ｂ’で周波数ＤＣ〜fs/8の成分を抽出すると、フィルタ出力は図２８に示すスペクトルとなる。
【００９７】
各信号処理モジュールＭ１〜Ｍ４の出力信号を混合器３により加算することにより、図３８に示すスペクトルが得られる。
【００９８】
このように本実施の形態においては、上記各実施の形態と同様の効果が得られると共に、各信号処理モジュールにおいて処理する帯域において、Ｄ／Ａ変換器の出力が効率よく得られるモードを設定するようになっている。これにより、全ての帯域において目的信号に近似した波形を得ることができる。なお、本実施の形態においても、各帯域には若干の歪みが生じるが、例えば、コントローラ２の出力を各帯域の波形特性に応じて増減させることにより、等価的に通過特性を平坦にすることができる。
【００９９】
なお、上記各実施の形態においては、目的信号の占有周波数帯域幅（DC〜fs/2）を均等に４分割して、サンプリング周波数がfs/4の４個のデジタル信号生成モジュールで分散処理する手法を説明したが、分割数は任意の自然数として構わない。また周波数帯域を不均等に分割しても構わない。サンプリング周波数もエイリアシングが生じない範囲で自由に決定して構わない。
【０１００】
また、DA変換器のホールド特性は、０次ホールド特性，RZ特性，MIX特性に限らず、DA変換器から出力されるイメージ信号が効率的に得られるような任意の特性として構わない。
【０１０１】
なお、上記各実施の形態では各信号処理モジュールはそれぞれ互いに異なる周波数の信号を発生する、換言すればそれぞれ重なる周波数領域の信号を扱わないこととしているが、これに限られない。複数の信号処理モジュールで重複して扱う周波数領域が存在していても、それを考慮して目的信号を設定すればよい。
【０１０２】
また、目的信号の周波数帯域内に、出力を希望しない特定の周波数領域が存在している場合には、その特定の周波数領域をいずれの信号モジュールでも扱わないことで、特定の周波数領域の信号を含まない目的信号を得ることができる。例えば法規制等により出力を制限されている周波数領域が存在している場合に、その周波数領域を扱わないことで、法規制に対応した目的信号を得ることができる。
【０１０３】
また、上記各実施の形態の装置をレーダ送信信号の発生器として用いることにより、低いサンプリング周波数で動作する信号生成モジュールを効果的に並列動作させながら、ターゲットの特性、ターゲットの距離、測定分解能に応じて最適なレーダ送信信号を効果的に生成することができる。しかも、目的信号をデジタル信号処理を基本として生成するため、動作環境変化や経年変化による特性変化が小さく、送信波のスペクトルの形状やレベルを適応的に変更することのできるレーダ信号発生器等の任意信号発生装置を実現することができる。
【０１０４】
また、逆離散フーリエ変換にて信号生成を行うことは、直交周波数多重分割（Orthogonal Frequency Division Multiplexing）方式による変調と等価であるため、サブキャリアの一部若しくは全てを使ってデータ通信用の送信波を生成することができる。すなわち、上記各実施の形態の任意信号発生装置は、１つの信号発生装置でレーダ等の送信波とデータ通信のＯＦＤＭ被変調波とを時分割方式で生成することができる。
【符号の説明】
【０１０５】
１ 任意信号発生装置
２ コントローラ
３ 混合器
４ スイッチ部
Ｍ１〜Ｍ４ 信号処理モジュール
ＳＧ１〜ＳＧ４ デジタル信号生成モジュール
【技術分野】
【０００１】
本発明は、広帯域の任意波形の目的信号を生成する任意信号発生装置に関する。
【背景技術】
【０００２】
従来、パルスレーダ等に用いられるパルス幅の小さい信号を生成する技術として、ステップリカバリダイオード、アバランシェダイオード、高速論理ゲート等を用いて目的信号を生成する技術が知られている。これらの技術は、アナログ信号処理によりパルス幅の小さい信号を生成する技術であり、温度や湿度等の環境変化による回路特性の変化、素子や材料の特性の経年変化等により、性能が変化する虞がある。
【０００３】
また、アナログ信号処理用の回路は、一度作成されると、その後の変更が困難であり、仕様や目的の変更に対して必ずしも自由度が高いとは言えない。例えば、レーダ用の信号発生装置としての用途の場合、レーダの割り当て周波数が変更されても、アナログ回路では対応困難である。さらに、送信波のスペクトルを変更する場合、外付けのフィルタを変更する等の対策が必要であるが、アナログ回路では、送信スペクトルの形状やレベルを適応的に変更することは困難である。
【０００４】
このため、近年では、デジタル信号処理によって目的信号を生成する技術が採用されることが多い。このデジタル信号処理による信号発生装置としては、例えば特許文献１に開示されているようなダイレクトデジタルシンセサイザ（Direct Digital Synthesizer;DDS）が知られている。ＤＤＳは、波形データの入ったメモリの指定アドレスを更新して行き、その指定アドレスのデータをＤ／Ａ変換によりアナログ波形に変換することで、任意の波形を発生させる技術である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２２５０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されているようなＤＤＳによる信号発生装置は、基準クロック周波数に同期してその基準クロックの有理数倍の周期を有する信号波形をデジタル的に合成した後、Ｄ／Ａ変換を行っている。よって、サンプリング定理により、目的信号に含まれる最高周波数の２倍以上のサンプリング周波数でＤ／Ａ変換器を動作させなければならない。このため、目的信号のパルス幅を小さくすると、必要とされるサンプリング周波数がパルス幅に反比例して高くなる。よって、生成可能な信号の周波数には限界がある。
【０００７】
本発明は上記事情に鑑みてなされたもので、比較的低い周波数のサンプリング周波数を用いつつ、生成する信号の周波数帯域を拡張することができ、より高周波域までの任意波形の信号を生成可能な任意信号発生装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一態様の任意信号発生装置は、広帯域の任意波形の目的信号を生成する任意信号発生装置であって、前記目的信号の所定の周波数領域毎の複素周波数信号がそれぞれ入力されて複素時間信号をそれぞれ生成する複数の信号生成部と、前記複数の信号生成部の出力をそれぞれアナログ信号に変換する複数のＤ／Ａ変換器と、前記複数のＤ／Ａ変換器の出力のうち各信号生成部に割り当てられた周波数領域に対応したイメージ信号をそれぞれ選択的に出力する複数のフィルタと、前記複数のフィルタからの各複素時間信号を夫々合成する複数の位相合成部と、前記複数の位相合成部の出力を合成して前記目的信号を出力する信号合成部とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、比較的低い周波数のサンプリング周波数を用いつつ、生成する信号の周波数帯域を拡張することができ、より高周波域までの任意波形の信号を生成することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係る任意信号発生装置を示すブロック図。
【図２】先願文献１，２における任意信号発生の基本アルゴリズムを示す説明図。
【図３】目的信号のスペクトルの一例を示す説明図。
【図４】デジタル信号生成モジュールＳＧ１の出力に対応するスペクトルを示す説明図。
【図５】信号処理モジュールＭ１内のＤ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図６】信号処理モジュールＭ１内のフィルタ６ａ，６ｂの出力を示す説明図。
【図７】デジタル信号生成モジュールＳＧ２の出力に対応するスペクトルを示す説明図。
【図８】信号処理モジュールＭ２内のＤ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図９】信号処理モジュールＭ２内のフィルタ６ａ，６ｂの出力を示す説明図。
【図１０】デジタル信号生成モジュールＳＧ３の出力に対応するスペクトルを示す説明図。
【図１１】信号処理モジュールＭ３内のＤ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図１２】信号処理モジュールＭ３内のフィルタ６ａ，６ｂの出力を示す説明図。
【図１３】デジタル信号生成モジュールＳＧ４の出力に対応するスペクトルを示す説明図。
【図１４】信号処理モジュールＭ４内のＤ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図１５】信号処理モジュールＭ４内のフィルタ６ａ’，６ｂ’の出力を示す説明図。
【図１６】混合器３の出力を示す説明図。
【図１７】本発明の第２の実施の形態に係る任意信号発生装置を示すブロック図。
【図１８】Ｄ／Ａ変換器５ａ，５ｂの出力を示す説明図。
【図１９】０次ホールド特性を示す説明図。
【図２０】０次ホールド特性におけるＤ／Ａ変換器１５ａ，１５ｂの出力を示す説明図。
【図２１】０次ホールド特性におけるＤ／Ａ変換器１５ａ，１５ｂの振幅特性を示す説明図。
【図２２】ＲＺ特性を示す説明図。
【図２３】ＲＺ特性におけるＤ／Ａ変換器１５ａ，１５ｂの出力を示す説明図。
【図２４】ＲＺ特性におけるＤ／Ａ変換器１５ａ，１５ｂの振幅特性を示す説明図。
【図２５】信号処理モジュールＭ１内のフィルタ６ａ，６ｂの出力を示す説明図。
【図２６】信号処理モジュールＭ２内のフィルタ６ａ，６ｂの出力を示す説明図。
【図２７】信号処理モジュールＭ３内のフィルタ６ａ，６ｂの出力を示す説明図。
【図２８】信号処理モジュールＭ４内のフィルタ６ａ’，６ｂ’の出力を示す説明図。
【図２９】混合器３の出力を示す説明図。
【図３０】本発明の第３の実施の形態に係る任意信号発生装置を示すブロック図。
【図３１】ＭＩＸ特性を示す説明図。
【図３２】ＭＩＸ特性におけるＤ／Ａ変換器２５ａ，２５ｂの出力を示す説明図。
【図３３】ＭＩＸ特性におけるＤ／Ａ変換器２５ａ，２５ｂの振幅特性を示す説明図。
【図３４】信号処理モジュールＭ１内のフィルタ６ａ，６ｂの出力を示す説明図。
【図３５】信号処理モジュールＭ２内のフィルタ６ａ，６ｂの出力を示す説明図。
【図３６】信号処理モジュールＭ３内のフィルタ６ａ，６ｂの出力を示す説明図。
【図３７】ＭＩＸ特性における信号処理モジュールＭ４内のフィルタ６ａ’，６ｂ’の出力を示す説明図。
【図３８】混合器３の出力を示す説明図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る任意信号発生装置を示すブロック図である。
【００１２】
図１に示す任意信号発生装置１は、生成したい任意の周波数帯域の目的信号を時間領域で離散化した信号を用い、この信号をデジタル信号処理して実際の目的信号を生成する。従来のデジタル信号処理では、精度は高いが扱える周波数は比較的低いため、任意の広帯域の信号を処理することは難しい。本実施の形態においては、総ポイント数がＮの任意の目的信号をデジタル信号処理が可能なＰ組の信号に分割して並列処理を行う。信号処理の都合上、Ｐ組に分割後の各組のポイント数は２のべき乗が好ましい。すなわちＮ／Ｐ＝２a（ａは任意の自然数）が好ましい。ただし、ゼロパディングによりポイント数を変更することは容易であることから、２のべき乗に限ることなく、任意の数で分割して処理することが可能である。
【００１３】
ところで、本件出願人は、先に出願した特願２００８−２９９９３７号明細書（以下、先願文献１という）及び特願２００９−２１７４８４号明細書（以下、先願文献２という）において、このような並列処理を行う任意信号発生装置を既に提案している。先ず、図２を参照して先願文献１，２における任意信号発生の基本アルゴリズムについて説明する。
【００１４】
図２に模式的に示すように、目的信号として時間的に連続したアナログ信号を想定し、このアナログ信号を離散化および離散フーリエ変換により周波数領域のスペクトルに変換し、その出力スペクトルを複数の成分に分割する。図２においては、Ａ，Ｂ，Ｃ，Ｄの４つの成分に分割した例を示している。この４つの成分のうち、最も周波数の低いＡの成分が直接的にデジタル信号処理の可能な周波数帯域である。
【００１５】
成分Ａの信号は、逆離散フーリエ変換し、Ｄ／Ａ変換する。成分Ｂの信号は、成分Ａの周波数帯域にシフトさせ、逆離散フーリエ変換し、Ｄ／Ａ変換によりアナログ信号に変換し、更に、直交変調して周波数帯域を成分Ａに隣接する高周波側にシフトする。同様に、成分Ｃの信号も、成分Ａの周波数帯域にシフトさせ、逆離散フーリエ変換し、Ｄ／Ａ変換によりアナログ信号に変換し、直交変調により周波数帯域を成分Ｂに隣接する高周波側にシフトする。同様に、成分Ｄの信号も、成分Ａの周波数帯域にシフトさせ、逆離散フーリエ変換し、Ｄ／Ａ変換によりアナログ信号に変換し、直交変調により周波数帯域を成分Ｃに続く高周波側にシフトする。最後に、アナログ信号に変換した成分Ａの信号と、アナログ信号に変換して高周波側にシフトした成分Ｂ，Ｃ，Ｄの信号を合成することにより、目的信号と同様の信号を得ることができる。
【００１６】
このことは、各成分毎に並列処理する複数の信号モジュールを用意し、各信号モジュールに目的信号の周波数領域の複素スペクトルを分割して与え、各信号モジュールでデジタル信号処理可能な成分を処理すると共に、デジタル信号処理の困難な高周波成分をアナログ信号処理で直交変調することにより、並列数Ｐに比例した広帯域の任意信号を生成（合成）できることを意味する。１つのモジュールで処理し得る周波数帯域幅をＢｗとするとき、生成可能な信号の周波数帯域は、Ｂｗ・Ｐとなる。つまり、処理し得る周波数帯域がＢｗである信号モジュールさえあれば、これを複数用意することで周波数帯域Ｂｗ・Ｐの目的信号を得ることができる。これにより、先願文献１，２における任意信号発生装置では、各モジュールのサンプリング周波数を比較的低い周波数に抑えつつ高い周波数の任意信号を生成することができる。
【００１７】
ところが、先願文献１，２に開示した装置では、高い周波数の信号を扱う直交変調器及び局部発振器が必要であり消費電力が大きいという欠点がある。また、直交変調器及び局部発振器は比較的高価でしかもサイズが大きいので、コスト増及び大型化も招来してしまうという欠点もある。
【００１８】
そこで、本実施の形態においては、Ｄ／Ａ変換器のイメージ信号を利用することで、直交変調器及び局部発振器に代えて受動回路で構成される位相合成部としての９０度ハイブリッドを採用することを可能にして、低消費電力、小型サイズ、低コストの任意信号発生器を実現する。
【００１９】
本実施の形態においては、実時間の目的信号を離散化および離散フーリエ変換した結果得られるスペクトルのうち独立な周波数成分をＰ分割し、各周波数領域で信号処理を行うＰ個の信号処理モジュールを採用する。図１では、Ｐ＝４の例を示している。即ち、信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４は、マイクロコンピュータ（ＣＰＵ）を中心として構成されるコントローラ２から入力されるスペクトル情報（振幅、位相）に基づいて、それぞれ、周波数領域Ｄ，Ｃ，Ｂ，Ａの信号を分割生成する。
【００２０】
即ち、コントローラ２は、目的信号を離散フーリエ変換してＤ，Ｃ，Ｂ，Ａの４つの周波数領域の信号成分に分割し、それぞれのスペクトル情報を、信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４に入力複素周波数信号として与える。各信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４は、フィルタ部を除いて同様の構成であり、それぞれ、コントローラ２からの離散データをデジタル信号処理するデジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４を備えている。
【００２１】
なおここでは処理の都合上、目的信号のスペクトルを低域から順にＡ，Ｂ，Ｃ，Ｄに分割し、それぞれ信号生成モジュールＭ４，Ｍ３，Ｍ２，Ｍ１で生成する例を示すが、分割信号と信号生成モジュールの対応はこれに限らない。
【００２２】
各デジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４は、ハードウェア実装、ソフトウェア実装、或いはハードウェア処理とソフトウェア処理の混在実装によって構成することができる。例えば、各デジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４をハードウェアで構成する場合には、離散フーリエ変換された複素周波数信号を逆離散フーリエ変換する逆離散フーリエ変換器、逆離散フーリエ変換された並列データを直列データ（シリアルデータ）に変換する並直列変換器、並直列変換器の出力データを逓倍するインターポレータ、逓倍された信号から所望の周波数帯域のスペクトルを取り出す複素バンドパスフィルタ（複素ＢＰＦ）、複素ＢＰＦからの出力を、Ｉ（In-Phase；同相成分）信号とＱ（Quadrature；直交成分）信号とに分離するＩＱ分離器等によって構成することができる。
【００２３】
各デジタル信号生成モジュールＳＧ１〜ＳＧ４は、Ａ〜Ｄの各領域の信号を低域に周波数シフトした複素時間信号を生成する。例えば、目的信号を図２のＡ〜Ｄの領域の信号に分割して処理するものとすると、デジタル信号生成モジュールＳＧ１は、Ｄ領域のスペクトルを低域周波数にシフトしたときに得られる複素時間信号を生成する。また、デジタル信号生成モジュールＳＧ２は、Ｃ領域のスペクトルを低域周波数にシフトしたときに得られる複素時間信号を生成する。また、デジタル信号生成モジュールＳＧ３は、Ｂ領域のスペクトルを低域周波数にシフトしたときに得られる複素時間信号を生成し、デジタル信号生成モジュールＳＧ４は、Ａ領域のスペクトルを低域周波数にシフトしたときに得られる複素時間信号を生成する。
【００２４】
各デジタル信号生成モジュールＳＧ１〜ＳＧ４の出力は複素時間信号であり、その実数部と虚数部の信号をそれぞれＤ／Ａ変換器５ａ，５ｂに与える。Ｄ／Ａ変換器５ａ，５ｂは、デジタル信号生成モジュールＳＧ１〜ＳＧ４の出力をアナログ信号に変換する。
【００２５】
この場合において、Ｄ／Ａ変換器５ａ，５ｂにおいて最低限必要とされるサンプリング周波数は、分割後の帯域幅と等しくなり、サンプリング周波数を分割数Ｐに反比例した値に低減することができる。Ｄ／Ａ変換器５ａ，５ｂの出力はフィルタ６ａ，６ｂ又は６ａ'，６ｂ'に与えられる。フィルタ６ａ，６ｂはバンドパスフィルタであり、フィルタ６ａ'，６ｂ'はローパスフィルタである。フィルタ６ａ，６ｂ，６ａ'，６ｂ'は、入力されたアナログ信号を帯域制限する。
【００２６】
本実施の形態においては、フィルタ６ａ，６ｂ，６ａ’，６ｂは、Ｄ／Ａ変換器５ａ，５ｂのＤ／Ａ変換の際に生じるイメージ信号を取り出すようになっている。即ち、フィルタ６ａ，６ｂ，６ａ’，６ｂは、Ｄ／Ａ変換器５ａ，５ｂの出力からデジタル信号生成モジュールＳＧ１〜ＳＧ４による周波数シフト前の帯域成分を取り出す。
【００２７】
フィルタ６ａ，６ｂ，６ａ’，６ｂの出力は、９０度ハイブリッド７に供給される。９０度ハイブリッド７は、受動素子で構成されており、位相が９０度異なる２つの入力信号を合成して出力する。混合器３は、各信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４で生成された信号を合成してスイッチ部４に出力する。スイッチ部４は、例えば、ＦＥＴやＰＩＮダイオード等の半導体デバイスを用いて構成され、コントローラ２により信号の通過と遮断が制御される。スイッチ部４は、合成信号の通過と遮断により、各モジュール間の信号生成処理時間の差や信号伝達時間の差による合成信号の歪みを除去した信号を得るようになっている。
【００２８】
ただし、Ｍ４，Ｍ３，Ｍ２，Ｍ１の違いは、フィルタ部（６a,６b，６a'，６b'）の特性だけであるから、適切な通過帯域を持つフィルタを使用すれば、分割後の帯域と信号生成モジュールの対応関係は一意的ではない。
【００２９】
次に、このように構成された実施の形態の動作について図３乃至図１６を参照して説明する。ただし図中の＊は共役複素数を表している。
【００３０】
コントローラ２が設定する目的信号をx(n)とする。コントローラ２はこの目的信号x(n)を離散フーリエ変換して信号処理モジュールＭ１〜Ｍ４に与える。コントローラ２が目的信号x(n)を総ポイント数Ｎで離散フーリエ変換処理するものとし、この変換処理の結果スペクトルX(m)が得られるものとする。デジタル信号生成モジュールＳＧ１〜ＳＧ４は、スペクトルX(m)を逆離散フーリエ変換してＤ／Ａ変換器５ａ，５ｂに出力する。
【００３１】
この処理を更に詳しく説明する。
x(n)とX(m)との関係は離散フーリエ変換対となり(1)式で表わすことができる。ただしｎは離散時間インデックスを，ｍは離散周波数インデックスを表している。
【００３２】
X(m)を(2)式のように振幅と位相に分解すれば、(1)式は(3)式のように表記できる。
【００３３】
なお、x(n)とX(m)は周期Nの周期関数であるから以下の関係がある。
【００３４】
x(n)=x(n±N)=x(n±2N)=x(n±3N)・・・
X(m)=X(m±N)=X(m±2N)=X(m±3N)・・・
さらにej(2π/N)mnはmとnに関して周期Nの周期関数である。
【００３５】
まず、（３）式を直接ＩＱ分離する場合を考える。
【００３６】
IQ分離後の実数部出力xr(n)は次式で表わせる。
【００３７】
xr(n)の離散フーリエ変換後のスペクトルをXr(m)とすれば、 Xr(m)=Xr1(m)+Xr2(m)となる。ただし
一方、(3)式にIQ分離を施した後の虚数部出力xi(n)は次式で表わせる。
【００３８】
xi(n)の離散フーリエ変換後のスペクトルをXi(m)とすれば、 Xi(m)=Xi1(m)+Xi2(m)となる。ただし
Xr(m),Xi(m)をホールド特性がデルタ関数で表わされるＤ／Ａ変換器５ａ，５ｂに入力した場合に得られるＤ／Ａ変換器５ａ，５ｂの出力スペクトルはXr(m),Xi(m)のmを−∞〜＋∞まで拡張したものとなる。
【００３９】
次に、目的信号を周波数領域で４分割して、信号処理モジュールＭ１〜Ｍ４において処理する場合について説明する。いま、実数信号である目的信号x(n)を総ポイント数Nで複素離散フーリエ変換して得たスペクトルX(m)が図３で表わされる場合を考える。図３のＡ〜Ｄは、目的信号を周波数領域で４分割したことを示している。ただし簡略化のためにX(m)の振幅成分のみ図示してある。
【００４０】
下記(10)式のN個の要素のうち前半のN/2個を除去したものを新たにX'(m)とおけば、X'(m)は下記(11)式で与えられる。
【００４１】
X(m)={X(0),X(1),X(2),・・・,X(N-1)}…(10)
X'(m)={X(N/2),X(N/2+1),X(N/2+2),…,X(N-1)}…(11)
ここで、X'(m)の要素を４つに均等分割したものを頭から順にX1(m),X2(m),X3(m),X4(m)とおけば、X1(m),X2(m),X3(m),X4(m)はそれぞれ下記(12)式〜(15)式で与えられる。
【００４２】
X1(m)={X(N/2),X(N/2+1),X(N/2+2),…X(N/2+N/8-1)}…(12)
X2(m)={X(N/2+N/8),X(N/2+N/8+1),X(N/2+N/8+2),…X(N/2+N/4-1)}…(13)
X3(m)={X(N/2+N/4),X(N/2+N/4+1),X(N/2+N/4+2),…X(N/2+3N/8-1)}…(14)
X4(m)={X(N/2+3N/8),X(N/2+3N/8+1),X(N/2+3N/8+2),…X(N-1)}…(15)
計算上の都合から、X1(m)のデータ列の後ろにゼロをN/8個だけ付加した配列をX12(m)とし，X2(m)のデータ列の前にゼロをN/8個だけ付加した配列を新たにX22(m)とし，X3(m)のデータ列の後ろにゼロをN/8個だけ付加した配列をX32(m)とし，X4(m)のデータ列の前にゼロをN/8個だけ付加した配列をX42(m)とおく。すると、下記(16-1)〜(16-4)式が得られる。
【００４３】
X12(m)={X(N/2),X(N/2+1),X(N/2+2),…X(N/2+N/8-1),0,0,…,0}…(16-1)
X22(m)={0,0,…,0,X(N/2+N/8),X(N/2+N/8+1),X(N/2+N/8+2),…X(N/2+N/4-1)}…(16-2)
X32(m)={X(N/2+N/4),X(N/2+N/4+1),X(N/2+N/4+2),…X(N/2+3N/8-1),0,0,…,0}…(16-3)
X42(m)={0,0,…,0,X(N/2+N/4),X(N/2+N/4+1),X(N/2+N/4+2),…X(N/2+3N/8-1)}…(16-4)
これらのスペクトルX12(m),X22(m),X32(m),X42(m)がそれぞれデジタル信号生成モジュールＳＧ１〜ＳＧ４に分配される。各デジタル信号生成モジュールＳＧ１〜ＳＧ１は、それぞれ入力されたスペクトルを総ポイント数Ｎ／４で逆離散フーリエ変換する。
【００４４】
X12(m)を総ポイント数N/4で逆離散フーリエ変換した結果をx12(n)とおけばx12(n)は下記(17)式で表わされる。
【００４５】
この(17)式は、デジタル信号生成モジュールＳＧ１の出力を表す。図４は（１７）式で表される信号のスペクトルを表している。デジタル信号生成モジュールＳＧ１の出力はＤ／Ａ変換器５ａ，５ｂに与えられる。
【００４６】
いま、（１）式の目的信号を得るために必要なＤ／Ａ変換器５ａ，５ｂのサンプリング周波数がｆｓであるものとする。この場合には、(17)式の信号x12(n)をアナログ信号に変換するためのサンプリング周波数はｆｓ／４でよい。
【００４７】
ここで、Ｄ／Ａ変換器５ａ，５ｂのホールド特性がデルタ関数で与えられるものとする。そうすると、Ｄ／Ａ変換器５ａ，５ｂの出力は図５に示すものとなる。このＤ／Ａ変換器５ａ，５ｂの出力はそれぞれバンドバスフィルタ６ａ，６ｂに与えられる。フィルタ６ａ，６ｂはそれぞれＤ／Ａ変換器５ａ，５ｂの出力を帯域制限して９０度ハイブリッド７に出力する。
【００４８】
信号処理モジュールＭ１のフィルタ６ａ，６ｂの通過帯域を(3/8)fs〜fs/2に設定することにより、図６に示す出力が得られる。９０度ハイブリッド７は、受動素子で構成されており、位相が９０度異なる２つの入力信号を合成して出力する。
【００４９】
他の信号処理モジュールＭ２〜Ｍ４についても同様である。即ち、図７に示すスペクトルX22(m)を総ポイント数N/4で逆離散フーリエ変換した結果をx22(n)とおけばx22(n)は式(18)で表わされる。
【００５０】
この(18)式は、デジタル信号生成モジュールＳＧ２の出力を表す。デジタル信号生成モジュールＳＧ２の出力はＤ／Ａ変換器５ａ，５ｂに与えられる。（18）式の信号x22(n)をアナログ信号に変換するためのサンプリング周波数をfs/4とし，DA変換器のホールド特性をデルタ関数とすれば、Ｄ／Ａ変換器５ａ，５ｂの出力スペクトルは図８に示すものとなる。
【００５１】
このＤ／Ａ変換器５ａ，５ｂの出力はそれぞれバンドバスフィルタ６ａ，６ｂに与えられる。フィルタ６ａ，６ｂはそれぞれＤ／Ａ変換器５ａ，５ｂの出力を帯域制限して９０度ハイブリッド７に出力する。信号処理モジュールＭ２のフィルタ６ａ，６ｂの通過帯域を(1/4)fs〜(3/8)fsに設定することにより、図９に示す出力が得られる。
【００５２】
同様に、図１０に示すスペクトルX32(m)を総ポイント数N/4で逆離散フーリエ変換した結果をx32(n)とおけばx32(n)は式(19)で表わされる。
【００５３】
この(19)式は、デジタル信号生成モジュールＳＧ３の出力を表す。デジタル信号生成モジュールＳＧ３の出力はＤ／Ａ変換器５ａ，５ｂに与えられる。（19）式の信号x32(n)をアナログ信号に変換するためのサンプリング周波数をfs/4とし，DA変換器のホールド特性をデルタ関数とすれば、Ｄ／Ａ変換器５ａ，５ｂの出力スペクトルは図１１に示すものとなる。
【００５４】
このＤ／Ａ変換器５ａ，５ｂの出力はそれぞれバンドバスフィルタ６ａ，６ｂに与えられる。フィルタ６ａ，６ｂはそれぞれＤ／Ａ変換器５ａ，５ｂの出力を帯域制限して９０度ハイブリッド７に出力する。信号処理モジュールＭ３のフィルタ６ａ，６ｂの通過帯域を(1/8)fs〜(1/4)fsに設定することにより、図１２に示す出力が得られる。
【００５５】
同様に、図１３に示すスペクトルX42(m)を総ポイント数N/4で逆離散フーリエ変換した結果をx42(n)とおけばx42(n)は式(20)で表わされる。
【００５６】
この(20)式は、デジタル信号生成モジュールＳＧ４の出力を表す。デジタル信号生成モジュールＳＧ４の出力はＤ／Ａ変換器５ａ，５ｂに与えられる。（20）式の信号x42(n)をアナログ信号に変換するためのサンプリング周波数をfs/4とし，DA変換器のホールド特性をデルタ関数とすれば、Ｄ／Ａ変換器５ａ，５ｂの出力スペクトルは図１４に示すものとなる。
【００５７】
このＤ／Ａ変換器５ａ，５ｂの出力はそれぞれフィルタ６ａ’，６ｂ’に与えられる。フィルタ６ａ’，６ｂ’はそれぞれＤ／Ａ変換器５ａ，５ｂの出力を帯域制限して９０度ハイブリッド７に出力する。信号処理モジュールＭ４のフィルタ６ａ’，６ｂ’の通過帯域をＤＣ〜(1/8)fsに設定することにより、図１５に示す出力が得られる。
【００５８】
最後に、混合器３において、図６、図９、図１２及び図１５にそれぞれ示す信号処理モジュールＭ１〜Ｍ４の出力を加算することで、図１６に示す目的信号を定数倍した信号が得られる。
【００５９】
このように本実施の形態においては、広帯域の目的信号を生成する場合に、目的信号を複数の周波数領域に分割し、分割した周波数成分を低域にシフトして処理することで、低いサンプリング周波数での処理を可能にする。そして、フィルタがアナログ信号への変換時に発生するイメージ信号を選択することで元の周波数帯域の信号に戻し、混合器がフィルタ出力を合成することにより目的信号を得る。元の周波数帯域の信号に戻すための直交変調器及び局部発振器は不要であり、これらの回路に代えてＩＱ軸の信号を合成する９０度ハイブリッドを用いればよく、消費電力を低減させると共に、コスト増及び大型化を抑制することができる。
【００６０】
図１７は本発明の第２の実施の形態に係る任意信号発生装置を示すブロック図である。図１７において図１と同一の構成要素には同一符号を付して説明を省略する。
【００６１】
本実施の形態はＤ／Ａ変換器５ａ，５ｂに代えてＤ／Ａ変換器１５ａ，１５ｂを採用した点が第１の実施の形態と異なるのみである。
【００６２】
本実施の形態においても上記図１６に示すスペクトルを有する最高周波数がｆｓ／２の実数の目的信号を生成するものとして説明する。
【００６３】
コントローラ２は、総ポイント数Ｎの複素離散フーリエ変換処理によって得た目的信号の複素スペクトルのうち独立な半分のスペクトルをX1(m),X2(m),X3(m),X4(m)（(12)〜(15)式）に均等分割する。これらのスペクトル又は(16-1)〜(16-4)式に示すX12(m),X22(m),X32(m),X42(m)をそれぞれ各信号処理モジュールＭ１〜Ｍ４に与える。各信号処理モジュールＭ１〜Ｍ４のデジタル信号生成モジュールＳＧ１〜ＳＧ４は、それぞれスペクトルX12(m),X22(m),X32(m),X42(m)に対し総ポイント数がＮ／４の逆離散フーリエ変換を行う。
【００６４】
これらのデジタル信号生成モジュールＳＧ１〜ＳＧ４の出力はＤ／Ａ変換器１５ａ，１５ｂに与えられる。デジタル信号生成モジュールＳＧ１の出力信号は、上述したように、式(17)で表わされる。デジタル信号生成モジュールＳＧ１は、式(17)で表わされる信号を、離散時間ステップTs'毎に出力する（ただしTs'=4・Ts ,Ts=1/fs）。図１のＤ／Ａ変換器５ａ，５ｂのホールド特性がデルタ関数で表される場合には、Ｄ／Ａ変換器５ａ，５ｂの出力信号x12(t)は、下記式(21)で表すことができる。また、この(21)式の波形は図１８によって示すことができる。
【００６５】
x12(t)のフーリエ変換値X12(f)は下記式(22)で示される。
【００６６】
第１の実施の形態におけるＤ／Ａ変換器５ａ，５ｂとしては、ホールド特性がデルタ関数となる理想的なＤ／Ａ変換器を想定した。しかし、ホールド特性がデルタ関数のＤ／Ａ変換器を構成することは実際には不可能である。そこで、本実施の形態は、Ｄ／Ａ変換器１５ａ，１５ｂとして、出力が有限のホールド特性を有するＤ／Ａ変換器を用いた例を説明する。
【００６７】
例えば、Ｄ／Ａ変換器１５ａ，１５ｂのホールド特性をg(t)とし，g(t)のフーリエ変換がG(f)で表わせるものとして検討を行う。このときＤ／Ａ変換器１５ａ，１５ｂの出力信号をx13(t)とおけば、x13(t)は下記式(23)で表わされる。
【００６８】
式(23)のフーリエ変換をX13(ｆ)とおけば、X13(f)は式(24),(25)で表わされる。
【００６９】
ここで、Ｄ／Ａ変換器１５ａ，１５ｂのホールド特性を０次ホールド特性g1(t)で表わせば、g1(t)の波形は図１９に示すものとなる。この場合には、Ｄ／Ａ変換器１５ａ，１５ｂの出力信号x13(t)は図２０に示すものとなる。
【００７０】
この０次ホールド特性g1(t)のフーリエ変換G1(f)は、下記式(26)で表わされる。
式(26)の振幅成分|G1(f)|は下記式(27)で示される。この振幅成分|G1(f)|の波形を図２１に示す。
【００７１】
図２１に示すように、振幅成分|G1(f)|は、周波数1/Ts'でヌルを有する。その結果、周波数1/Ts'近傍では避けられない大きな歪みが生じてしまう。よって1/Ts'近傍の信号は、任意信号発生器のスペクトル成分として有効に活用することができない。
【００７２】
そこで、本実施の形態においてはＤ／Ａ変換器１５ａ，１５ｂのホールド特性としてホールド特性g2(t)（以下、RZ特性ということもある）を採用する。図２２はこのＲＺ特性を示している。
【００７３】
ＲＺ特性のＤ／Ａ変換器１５ａ，１５ｂの出力信号は、図２３に示すものとなる。そして、ＲＺ特性g2(t)のフーリエ変換値G2(f)は下記式(28)で表わされる。
【００７４】
またスペルトルの振幅|G2(f)|は下記式(29)で表わされる。図２４は振幅|G2(f)|の波形を示す。
【００７５】
信号処理モジュールＭ１のＤ／Ａ変換器１５ａ，１５ｂの出力に対し、フィルタ６ａ，６ｂによって周波数3(fs/8)〜fs/2の成分を抽出すれば、フィルタ６ａ，６ｂの出力スペクトルは図２５に示すものとなる。
【００７６】
同様に、デジタル信号生成モジュールＳＧ２の出力信号は、上記式(18)で表わされる。デジタル信号生成モジュールＳＧ２は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ２内のＤ／Ａ変換器１５ａ，１５ｂのホールド特性も図２２に示すg2(t)とし、Ｄ／Ａ変換器１５ａ，１５ｂの出力からフィルタ６ａ，６ｂで周波数fs/4〜3(fs/8)の成分を抽出すると、フィルタ出力は図２６に示すスペクトルとなる。
【００７７】
また、デジタル信号生成モジュールＳＧ３の出力信号は、上記式(19)で表わされる。デジタル信号生成モジュールＳＧ３は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ３内のＤ／Ａ変換器１５ａ，１５ｂのホールド特性も図２２に示すg2(t)とし、Ｄ／Ａ変換器１５ａ，１５ｂの出力からフィルタ６ａ，６ｂで周波数fs/8〜fs/4の成分を抽出すると、フィルタ出力は図２７に示すスペクトルとなる。
【００７８】
また、デジタル信号生成モジュールＳＧ４の出力信号は、上記式(20)で表わされる。デジタル信号生成モジュールＳＧ４は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ４内のＤ／Ａ変換器１５ａ，１５ｂのホールド特性も図２２に示すg2(t)とし、Ｄ／Ａ変換器１５ａ，１５ｂの出力からフィルタ６ａ’，６ｂ’で周波数ＤＣ〜fs/8の成分を抽出すると、フィルタ出力は図２８に示すスペクトルとなる。
【００７９】
各信号処理モジュールＭ１〜Ｍ４の出力信号を混合器３により加算することにより、図２９に示すスペクトルが得られる。
【００８０】
このように本実施の形態においても、低いサンプリング周波数で広帯域の目的信号を生成する場合において、直交変調器及び局部発振器に代えて９０度ハイブリッドを採用することができ、消費電力を低減させると共に、コスト増及び大型化を抑制することができる。また、本実施の形態においては、Ｄ／Ａ変換器として実際に用いられるＤ／Ａ変換器を採用した場合でも、確実に目的信号を生成することができる。
【００８１】
なお、Ｄ／Ａ変換器１５ａ，１５ｂにより、上記式(28)のsinc関数のスペクトルが上記式(17),(18),(19),(20)のスペクトルに乗算されており、各フィルタ６ａ，６ｂ，６ａ’，６ｂ’の出力スペクトルには歪みが生じている。
【００８２】
このように、各信号処理モジュールＭ１〜Ｍ４が、平坦な通過特性を有していない場合には、各信号処理モジュールＭ１〜Ｍ４に与えるスペクトル情報の振幅を、コントローラ２によって補正したい量だけ加減することにより、各信号処理モジュールＭ１〜Ｍ４の通過特性を平坦にすることができる。
【００８３】
更に、任意信号発生装置の外部に存在する伝送路の周波数特性が平坦でない場合には、各信号処理モジュールに設定するスペクトル情報にプリディストーション処理を施すことにより、伝送路の周波数特性を補正することも可能である。なお、プリディストーション処理は、予め逆特性の非線形歪を加えておくことで歪補償を行う非線形信号処理である。
【００８４】
図３０は本発明の第３の実施の形態に係る任意信号発生装置を示すブロック図である。図３０において図１７と同一の構成要素には同一符号を付して説明を省略する。
【００８５】
本実施の形態はＤ／Ａ変換器１５ａ，１５ｂに代えてＤ／Ａ変換器２５ａ，２５ｂを採用すると共に、コントローラ２によってこれらのＤ／Ａ変換器２５ａ，２５ｂを制御可能に構成した点が第２の実施の形態と異なる。
【００８６】
本実施の形態においても上記図１６に示すスペクトルを有する最高周波数がｆｓ／２の実数の目的信号を生成するものとして説明する。
【００８７】
本実施の形態におけるＤ／Ａ変換器２５ａ，２５ｂは、図３１に示すホールド特性g3(t)で動作することができる。なお、このホールド特性を以後MIX特性ともいう。このようなホールド特性を有するＤ／Ａ変換器２５ａ，２５ｂの出力信号は図３２に示すものとなる。ホールド特性g3(t)のフーリエ変換G3(f)は、下記式(30)で表わされる。
【００８８】
また、フーリエ変換G3(f)の振幅|G3(f)|は下記式(31)によって示すことができる。図３３はその波形を示している。
【００８９】
本実施の形態においては、Ｄ／Ａ変換器２５ａ，２５ｂは、ＭＩＸ特性モードだけでなく、０ホールド特性モード、ＲＺ特性モードを選択することができるようになっている。Ｄ／Ａ変換器２５ａ，２５ｂは、コントローラ２によって制御されて、これらの特性のうちの１つを選択してＤ／Ａ変換を行うようになっている。
【００９０】
本実施の形態においても、コントローラ２は、総ポイント数Ｎの複素離散フーリエ変換処理によって得た目的信号のスペクトルのうち半分のスペクトルをX1(m),X2(m),X3(m),X4(m)（(12)〜(15)式）に均等分割する。これらのスペクトル又は(16-1)〜(16-4)式に示すX12(m),X22(m),X32(m),X42(m)をそれぞれ各信号処理モジュールＭ１〜Ｍ４に与える。各信号処理モジュールＭ１〜Ｍ４のデジタル信号生成モジュールＳＧ１〜ＳＧ４は、それぞれスペクトルX12(m),X22(m),X32(m),X42(m)に対し総ポイント数がＮ／４の逆離散フーリエ変換を行う。
【００９１】
これらのデジタル信号生成モジュールＳＧ１〜ＳＧ４の出力はＤ／Ａ変換器２５ａ，２５ｂに与えられる。デジタル信号生成モジュールＳＧ１の出力信号は、上述したように、式(17)で表わされる。デジタル信号生成モジュールＳＧ１は、式(17)で表わされる信号を、離散時間ステップTs'毎に出力する（ただしTs'=4・Ts ）。
【００９２】
信号処理モジュールＭ１のＤ／Ａ変換器２５ａ，２５ｂのホールド特性は、図３１に示したホールド特性g3(t)であるものとする。この場合には、Ｄ／Ａ変換器２５ａ，２５ｂの出力に対し、フィルタ６ａ，６ｂによって周波数3(fs/8)〜fs/2の成分を抽出すると、フィルタ６ａ，６ｂの出力スペクトルは図３４に示すものとなる。
【００９３】
同様に、デジタル信号生成モジュールＳＧ２の出力信号は、上記式(18)で表わされる。デジタル信号生成モジュールＳＧ２は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ２内のＤ／Ａ変換器２５ａ，２５ｂのホールド特性も図３１に示すg3(t)であるものとする。この場合には、Ｄ／Ａ変換器２５ａ，２５ｂの出力からフィルタ６ａ，６ｂで周波数fs/4〜3(fs/8)の成分を抽出すると、フィルタ出力は図３５に示すスペクトルとなる。
【００９４】
また、デジタル信号生成モジュールＳＧ３の出力信号は、上記式(19)で表わされる。デジタル信号生成モジュールＳＧ３は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。信号処理モジュールＭ３内のＤ／Ａ変換器２５ａ，２５ｂのホールド特性も図３１に示すg3(t)であるものとする。この場合には、Ｄ／Ａ変換器２５ａ，２５ｂの出力からフィルタ６ａ，６ｂで周波数fs/8〜fs/4の成分を抽出すると、フィルタ出力は図３６に示すスペクトルとなる。
【００９５】
また、デジタル信号生成モジュールＳＧ４の出力信号は、上記式(20)で表わされる。デジタル信号生成モジュールＳＧ４は離散時間ステップTs'毎に出力信号を出力する。ただしTs'=4・Tsである。ここで、信号処理モジュールＭ４内のＤ／Ａ変換器２５ａ，２５ｂのホールド特性が図３１に示すg3(t)であるものとする。この場合においてＤ／Ａ変換器２５ａ，２５ｂの出力からフィルタ６ａ’，６ｂ’で周波数ＤＣ〜fs/8の成分を抽出すると、フィルタ出力は図３７に示すスペクトルとなる。即ち、この場合には、ＤＣ近傍においてヌルが発生し、ＤＣ近傍では信号の欠落が生じてしまう。
【００９６】
そこで、本実施の形態においては、コントローラ２は、信号処理モジュールＭ４内のＤ／Ａ変換器２５ａ，２５ｂについては、例えばＲＺモードで動作させる。この場合には、Ｄ／Ａ変換器２５ａ，２５ｂの出力からフィルタ６ａ’，６ｂ’で周波数ＤＣ〜fs/8の成分を抽出すると、フィルタ出力は図２８に示すスペクトルとなる。
【００９７】
各信号処理モジュールＭ１〜Ｍ４の出力信号を混合器３により加算することにより、図３８に示すスペクトルが得られる。
【００９８】
このように本実施の形態においては、上記各実施の形態と同様の効果が得られると共に、各信号処理モジュールにおいて処理する帯域において、Ｄ／Ａ変換器の出力が効率よく得られるモードを設定するようになっている。これにより、全ての帯域において目的信号に近似した波形を得ることができる。なお、本実施の形態においても、各帯域には若干の歪みが生じるが、例えば、コントローラ２の出力を各帯域の波形特性に応じて増減させることにより、等価的に通過特性を平坦にすることができる。
【００９９】
なお、上記各実施の形態においては、目的信号の占有周波数帯域幅（DC〜fs/2）を均等に４分割して、サンプリング周波数がfs/4の４個のデジタル信号生成モジュールで分散処理する手法を説明したが、分割数は任意の自然数として構わない。また周波数帯域を不均等に分割しても構わない。サンプリング周波数もエイリアシングが生じない範囲で自由に決定して構わない。
【０１００】
また、DA変換器のホールド特性は、０次ホールド特性，RZ特性，MIX特性に限らず、DA変換器から出力されるイメージ信号が効率的に得られるような任意の特性として構わない。
【０１０１】
なお、上記各実施の形態では各信号処理モジュールはそれぞれ互いに異なる周波数の信号を発生する、換言すればそれぞれ重なる周波数領域の信号を扱わないこととしているが、これに限られない。複数の信号処理モジュールで重複して扱う周波数領域が存在していても、それを考慮して目的信号を設定すればよい。
【０１０２】
また、目的信号の周波数帯域内に、出力を希望しない特定の周波数領域が存在している場合には、その特定の周波数領域をいずれの信号モジュールでも扱わないことで、特定の周波数領域の信号を含まない目的信号を得ることができる。例えば法規制等により出力を制限されている周波数領域が存在している場合に、その周波数領域を扱わないことで、法規制に対応した目的信号を得ることができる。
【０１０３】
また、上記各実施の形態の装置をレーダ送信信号の発生器として用いることにより、低いサンプリング周波数で動作する信号生成モジュールを効果的に並列動作させながら、ターゲットの特性、ターゲットの距離、測定分解能に応じて最適なレーダ送信信号を効果的に生成することができる。しかも、目的信号をデジタル信号処理を基本として生成するため、動作環境変化や経年変化による特性変化が小さく、送信波のスペクトルの形状やレベルを適応的に変更することのできるレーダ信号発生器等の任意信号発生装置を実現することができる。
【０１０４】
また、逆離散フーリエ変換にて信号生成を行うことは、直交周波数多重分割（Orthogonal Frequency Division Multiplexing）方式による変調と等価であるため、サブキャリアの一部若しくは全てを使ってデータ通信用の送信波を生成することができる。すなわち、上記各実施の形態の任意信号発生装置は、１つの信号発生装置でレーダ等の送信波とデータ通信のＯＦＤＭ被変調波とを時分割方式で生成することができる。
【符号の説明】
【０１０５】
１ 任意信号発生装置
２ コントローラ
３ 混合器
４ スイッチ部
Ｍ１〜Ｍ４ 信号処理モジュール
ＳＧ１〜ＳＧ４ デジタル信号生成モジュール
【特許請求の範囲】
【請求項１】
広帯域の任意波形の目的信号を生成する任意信号発生装置であって、
前記目的信号の所定の周波数領域毎の複素周波数信号がそれぞれ入力されて複素時間信号をそれぞれ生成する複数の信号生成部と、
前記複数の信号生成部の出力をそれぞれアナログ信号に変換する複数のＤ／Ａ変換器と、
前記複数のＤ／Ａ変換器の出力のうち各信号生成部に割り当てられた周波数領域に対応したイメージ信号をそれぞれ選択的に出力する複数のフィルタと、
前記複数のフィルタからの各複素時間信号を夫々合成する複数の位相合成部と、
前記複数の位相合成部の出力を合成して前記目的信号を出力する信号合成部と
を備えることを特徴とする任意信号発生装置。
【請求項２】
前記複素周波数信号は、時間領域の信号を離散フーリエ変換して複数の周波数領域に分割した信号であることを特徴とする請求項１に記載の任意信号発生装置。
【請求項３】
前記複数のＤ／Ａ変換器は、周波数領域毎に異なるホールド特性で動作する
ことを特徴とする請求項１又は２に記載の任意信号発生装置。
【請求項１】
広帯域の任意波形の目的信号を生成する任意信号発生装置であって、
前記目的信号の所定の周波数領域毎の複素周波数信号がそれぞれ入力されて複素時間信号をそれぞれ生成する複数の信号生成部と、
前記複数の信号生成部の出力をそれぞれアナログ信号に変換する複数のＤ／Ａ変換器と、
前記複数のＤ／Ａ変換器の出力のうち各信号生成部に割り当てられた周波数領域に対応したイメージ信号をそれぞれ選択的に出力する複数のフィルタと、
前記複数のフィルタからの各複素時間信号を夫々合成する複数の位相合成部と、
前記複数の位相合成部の出力を合成して前記目的信号を出力する信号合成部と
を備えることを特徴とする任意信号発生装置。
【請求項２】
前記複素周波数信号は、時間領域の信号を離散フーリエ変換して複数の周波数領域に分割した信号であることを特徴とする請求項１に記載の任意信号発生装置。
【請求項３】
前記複数のＤ／Ａ変換器は、周波数領域毎に異なるホールド特性で動作する
ことを特徴とする請求項１又は２に記載の任意信号発生装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【公開番号】特開２０１２−１３４５５（Ｐ２０１２−１３４５５Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１４８１１８（Ｐ２０１０−１４８１１８）
【出願日】平成２２年６月２９日（２０１０．６．２９）
【出願人】（０００００５３４８）富士重工業株式会社 (3,010)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年６月２９日（２０１０．６．２９）
【出願人】（０００００５３４８）富士重工業株式会社 (3,010)
【Ｆターム（参考）】
[ Back to top ]