位相差検出方法、位相制御方法、位相差検出回路、位相制御回路及び無線電力伝送装置
【課題】二信号間の検出位相差の範囲の拡大とともに連続的な位相差出力特性を実現することにある。
【解決手段】 位相差検出部（２４）を備えて二信号間（信号入力Ｉｎ１、Ｉｎ２）の位相差ＤＰを検出し、この検出位相差をオフセット値によりシフトして出力する。出力された検出位相差が所定の下限値（ＰL ）以上、上限値（ＰH ）以下の位相差範囲となるように、前記オフセット値が制御される。検出位相差のオフセット値によるシフトは、検出位相差にオフセット値の加算又は減算により行う。
【解決手段】 位相差検出部（２４）を備えて二信号間（信号入力Ｉｎ１、Ｉｎ２）の位相差ＤＰを検出し、この検出位相差をオフセット値によりシフトして出力する。出力された検出位相差が所定の下限値（ＰL ）以上、上限値（ＰH ）以下の位相差範囲となるように、前記オフセット値が制御される。検出位相差のオフセット値によるシフトは、検出位相差にオフセット値の加算又は減算により行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号間の位相差を検出する技術、信号間の位相を制御する技術に関する。
【背景技術】
【０００２】
二信号間の位相差を検出する位相差検出回路は、ＰＬＬ（Phase-Locked Loop ：位相同期ループ）回路等、位相差制御ＦＢ（Feedback：フィードバック）系回路の位相差検出や位相制御に用いられる。
【０００３】
信号間の位相差検出に関し、ＰＬＬ回路において、信号間の位相差を−２π（−３６０度）から＋２π（＋３６０度）の範囲（４π）で検出することが知られている（例えば、特許文献１）。
【０００４】
位相調整に関し、ループフィルタの出力からダイナミックレンジを検出し、ループフィルタの出力のダイナミックレンジを所定範囲内になるように、位相シフト回路を制御することが知られている（例えば、特許文献２）。また、動作点がダイナミックレンジの端に移動した場合には、ダイナミックレンジの中央値にリセットすることが知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１２０５１５号公報
【特許文献２】特開平９−００９２８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、信号間の位相差の検出範囲を例えば、０〜３６０〔度〕程度に広く設定しても、検出位相差で位相を制御する制御対象に揺らぎがあると、検出位相差が大きく変動する。例えば、検出位相差が＋１８０〔度〕と−１８０〔度〕に変動すると、検出位相差を表すレベル出力は大きく変動する。このように変動を伴ったレベル出力は、位相差出力が大きく変動していても、フィルタリングすると、出力の中間値付近の位相差出力即ち、位相差０〔度〕の位相差出力となってしまう。このような位相差出力では変動する位相差に応じた位相制御が得られない。
【０００７】
斯かる要求や課題について、特許文献１、２にはその開示や示唆はなく、それを解決する構成等についての開示や示唆もない。
【０００８】
そこで、本開示の位相差検出方法、位相制御方法、位相差検出回路、位相制御回路又は無線電力伝送装置の目的は、上記課題に鑑み、二信号間の検出位相差の範囲の拡大とともに連続的な位相差出力特性を実現することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本開示の位相差検出方法、位相制御方法、位相差検出回路、位相制御回路又は無線電力伝送装置は、二信号間の位相差を検出し、検出位相差をオフセット値によりシフトして出力する。出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように、前記オフセット値が制御される。
【発明の効果】
【００１０】
本開示の位相差検出方法、位相制御方法、位相差検出回路、位相制御回路又は無線電力伝送装置によれば、次の何れかの効果が得られる。
【００１１】
(1) 検出位相差の範囲を拡大でき、連続した位相差出力特性を実現できる。
【００１２】
(2) 検出位相差が大きく変動しても、下限値以上、上限値以下の検出範囲に検出位相差を制御でき、連続した位相差出力特性を得ることができる。
【００１３】
(3) 位相差の検出範囲は、その範囲内に下限値及び上限値の設定により、任意の範囲を設定できる。
【００１４】
そして、本発明の他の目的、特徴及び利点は、添付図面及び各実施の形態を参照することにより、一層明確になるであろう。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態に係る位相差検出回路を示す図である。
【図２】検出位相差の制御動作を示すフローチャートである。
【図３】位相差出力特性を示す図である。
【図４】第２の実施の形態に係る位相差検出回路を示す図である。
【図５】位相差出力特性を示す図である。
【図６】第３の実施の形態に係る位相差検出回路の構成例を示す回路図である。
【図７】エクスクルーシブＯＲ論理ゲートの真理値表を示す図である。
【図８】位相差検出部の動作を示すタイムチャートである。
【図９】出力判定部及びリセット信号生成部の一例を示す図である。
【図１０】出力判定部の動作を示すタイミングチャートである。
【図１１】出力判定部のエクスクルーシブＯＲ論理ゲートの真理値表を示す図である。
【図１２】リセット信号生成部のマイクロコンピュータの構成例を示す図である。
【図１３】位相差検出回路の動作を示すタイムチャートである。
【図１４】位相差検出回路の動作を示すタイムチャートである。
【図１５】第４の実施の形態に係るマイクロ波電力伝送装置を示す図である。
【図１６】位相制御回路の構成例を示す回路図である。
【図１７】制御用コンピュータの構成例を示す図である。
【図１８】位相制御の制御動作を示すフローチャートである。
【図１９】比較例を示す位相比較器の入出力特性を示す図である。
【図２０】検出位相差の揺らぎを示す図である。
【発明を実施するための形態】
【００１６】
〔第１の実施の形態〕
【００１７】
第１の実施の形態について、図１を参照する。図１に示す位相差検出回路は一例であり、係る構成に本発明は限定されない。
【００１８】
この位相差検出回路２は、本開示の位相差検出回路の一例である。図１に示す位相差検出回路２には、位相差検出部４と、オフセット制御部６とが備えられている。
【００１９】
位相差検出部４は、二信号間の位相差を検出する位相検出手段の一例である。信号入力Ｉｎ１は前記二信号の一方である第１の信号の一例である。また、信号入力Ｉｎ２は前記二信号の他方である第２の信号の一例である。
【００２０】
この位相差検出部４は位相差検出機能とオフセット機能を備える。位相差検出機能は、一例として、０〔度〕ないし７２０〔度〕の広い範囲で位相差を検出する。この位相差検出機能により、信号入力Ｉｎ１、Ｉｎ２間の位相差が検出される。この結果、検出位相差ＤＰを表す位相差出力Ｏｐが得られる。この位相差出力Ｏｐは検出位相差ＤＰを表す電気信号である。この位相差出力Ｏｐがオフセット制御部６に加えられる。
【００２１】
オフセット機能は、信号入力Ｉｎ１、Ｉｎ２間の検出位相差をオフセット値によりシフトして出力する機能である。一例であるオフセット機能は、広い範囲の位相差検出機能を維持しながら、検出位相差を所定の範囲にシフトさせるためのオフセット値を加算又は減算する。即ち、オフセット制御部６からのオフセット制御信号ＯＦＣにより既述のオフセット値の加算又は減算が行われる。
【００２２】
オフセット制御部６は、既述のオフセット値を制御する制御手段の一例である。このオフセット制御部６では、位相差出力Ｏｐに基づき、検出位相ＤＰが所定の下限値ＰL 以上、上限値ＰH 以下になるように既述のオフセット値を制御する。この制御のため、オフセット制御部６では、位相差出力Ｏｐに基づき、検出位相ＤＰが上限値ＰH 又は下限値ＰL に到達したか否かを判定する。検出位相ＤＰが上限値ＰH 又は下限値ＰL に到達していれば、オフセット制御部６からオフセット制御信号ＯＦＣが得られる。上限値ＰH 及び下限値ＰL は位相差検出部４の位相差検出可能な範囲内に設定される。上限値ＰH はその位相差範囲の上端より小さい値である。下限値ＰL はその位相差範囲の下端より大きい値である。
【００２３】
斯かる構成では、次のような位相差検出及び検出制御が行われる。位相差検出部４では、オフセット値＋ＯＦ又は−ＯＦで位相差検出が行われる。検出位相差ＤＰが上限値ＰH 又は下限値ＰL に到達すれば、オフセット制御部６からオフセット制御信号ＯＦＣが出力される。このオフセット制御信号ＯＦＣは連続した信号でもよいし、検出位相差ＤＰが上限値ＰH 又は下限値ＰL に到達したことを契機とする瞬間的な信号でもよい。
【００２４】
この場合、オフセット値＋ＯＦで、検出位相差ＤＰが上限値ＰH 又は下限値ＰL に到達すれば、オフセット値＋ＯＦからオフセット値−ＯＦに変更される。その場合、その到達時点で、現行のオフセット値が−ＯＦであれば、オフセット値＋ＯＦに変更される。即ち、検出位相差ＤＰに応じてオフセット値の加算又は減算により、検出位相差ＤＰが下限値ＰL 以上、上限値ＰH 以下の位相差範囲に制御される。
【００２５】
この位相差検出及び制御の動作について、図２を参照する。図２に示す処理手順は一例であって、係る手順に限定されない。
【００２６】
この動作手順は、本開示の位相差検出方法の一例である。図２に示す処理手順では、位相差検出（ステップＳ１）、出力判定（ステップＳ２、Ｓ３）、オフセット処理（ステップＳ４）を含んでいる。
【００２７】
位相差検出（ステップＳ１）は、少なくとも二信号間の位相差を検出する処理である。この処理は、位相差検出部４で実行される。既述の二信号の一例として、信号入力Ｉｎ１と信号入力Ｉｎ２が位相差検出部４に加えられる。位相差検出部４では、既述の位相差検出機能により、信号入力Ｉｎ１、Ｉｎ２間の位相差が検出される。この処理により、検出位相差ＤＰを表す位相差出力Ｏｐが得られる。
【００２８】
出力判定（ステップＳ２、Ｓ３）では、検出位相差ＤＰが上限値ＰH 又は下限値ＰL に到達したことを判定する。この出力判定は、検出位相差ＤＰが上限値以上（ＤＰ≧ＰH ）又は下限値以下（ＤＰ≦ＰL ）に到達したことを判定する（ステップＳ３）。検出位相差ＤＰが上限値以上（ＤＰ≧ＰH ）又は下限値以下（ＤＰ≦ＰL ）に到達した場合には（ステップＳ３のＹＥＳ）、オフセット処理（ステップＳ４）に移行する。
【００２９】
オフセット処理（ステップＳ４）は、位相差検出部４に対して既述のオフセット値ＯＦの加算又は減算を行う処理である。検出位相差ＤＰが上限値以上（ＤＰ≧ＰH ）又は下限値以下（ＤＰ≦ＰL ）に到達すれば、既述の位相差範囲に検出位相差ＤＰがシフトするようにオフセット値ＯＦの減算（又は加算）を行う。例えば、位相差検出部４の検出位相差ＤＰが上限値ＰH に到達した時点で、設定中のオフセット値が＋ＯＦであれば、オフセット値−ＯＦに変更する。また、設定中のオフセット値が−ＯＦであれば、リセット信号ＲＥＳＥＴに基づき、オフセット値＋ＯＦに変更する。
【００３０】
次に、オフセット処理の後、再び位相差検出（ステップＳ１）に戻り、同様の位相差検出を行う。ステップＳ３（出力判定）において、検出位相差ＤＰが上限値以上（ＤＰ≧ＰH ）又は下限値以下（ＤＰ≦ＰL ）に到達していなければ（ステップＳ３のＮＯ）、オフセット処理（ステップＳ４）に移行することなく、ステップＳ１に戻る。つまり、検出位相差ＤＰが検出可能な位相差範囲Ｐｒ（ＰL ＜ＤＰ＜ＰH ）内にあれば、現状のオフセット値が維持される。
【００３１】
このような位相差検出では、次のような利点がある。
【００３２】
(1) 位相差検出において、連続的な位相差出力特性が得られる。
【００３３】
この位相差出力特性について、図３を参照する。図３に示す位相差出力特性は、検出位相差（横軸）に対して位相差出力レベル（縦軸）を示している。検出位相差ＤＰに応じて直線的な位相差出力レベルが得られている。検出位相差ＤＰが上限値ＰH に到達すると、既述のオフセット値ＯＦの加算又は減算により、位相差Ｄ１にシフトされる。また、検出位相差ＤＰが下限値ＰL に到達すると、既述のオフセット値ＯＦの加算又は減算により、位相差Ｄ２にシフトされる。つまり、検出位相差ＤＰが上限値ＰH に到達すると、所定の位相差Ｄ１にシフトされ（即ち、シフト量＝ＰH −Ｄ１）、また、下限値ＰL に到達すると、所定の位相差Ｄ２（＞Ｄ１）にシフトされる（シフト量＝ＰL ＋Ｄ２）。この結果、検出位相差を所定位相差だけ増加又は減少させるので、あらゆる位相差で連続的な位相差出力特性が得られる。
【００３４】
(2) 検出位相差ＤＰを位相差範囲Ｐｒにシフトさせるには、オフセット値に例えば、３６０〔度〕程度の任意の値を設定することができる。
【００３５】
(3) 位相差検出部４の位相差検出機能において、位相検出可能な範囲は、既述の位相差範囲Ｐｒを超えて任意の値にできる。その検出可能な範囲において、連続的な位相差検出出力を得ることができる。
【００３６】
〔第２の実施の形態〕
【００３７】
第２の実施の形態について、図４を参照する。図４に示す位相差検出回路は一例であり、係る構成に本発明は限定されない。図４において、図１と同一部分には同一符号を付してある。
【００３８】
この位相差検出回路２２は、本開示の位相差検出回路の一例である。この位相差検出回路２２は、例えば、０〜７２０〔度〕の位相差を検出する機能を備え、検出位相差ＤＰの上限値ＰH 及び下限値ＰL を判定する。検出位相差ＤＰの値が上限値ＰH 又は下限値ＰL に到達すれば、３６０〔度〕だけ加減させ、これにより、あらゆる位相差に対して連続的な位相差出力特性を実現する。
【００３９】
図４に示す位相差検出回路２２の位相差検出部２４は信号間の位相差を検出する位相差検出手段の一例であり、位相比較部２６と、オフセット部２８とが備えられている。この位相差検出部２４には位相差検出対象の一例である二信号として信号入力Ｉｎ１、Ｉｎ２が加えられている。位相差検出部２４の出力側にはローパスフィルタ（Low-Pass Filter ：ＬＰＦ）部３０が設置されている。そして、オフセット制御部６には上限／下限判定部３２と、リセット信号生成部３４とが設置されている。
【００４０】
位相比較部２６は、例えば、０ないし７２０〔度〕の位相差範囲で位相差を検出する機能を備えている。この位相比較部２６には信号入力Ｉｎ１が入力され、信号入力Ｉｎ２がオフセット部２８を介して入力されている。オフセット部２８は、二信号の一方である信号入力Ｉｎ２側に設置されており、信号入力Ｉｎ２に対し、既述のオフセット値を設定する。位相比較部２６は、信号入力Ｉｎ１と、オフセット値が設定された信号入力Ｉｎ２とを比較し、両者の位相差を０〜７２０〔度〕の範囲で検出する。従って、位相比較部２６には検出位相差ＤＰを表す位相差パルスＰＰが得られる。この位相差パルスＰＰのパルス幅が、検出位相差ＤＰの大きさを表す。
【００４１】
ＬＰＦ部３０は、位相差パルスＰＰを直流レベルに変換する信号変換手段の一例である。このＬＰＦ部３０には位相差パルスＰＰが直流レベルに変換された既述の位相差出力Ｏｐが得られる。この位相差出力Ｏｐは、検出位相差ＤＰの大きさに比例したレベルを持つ信号である。この位相差出力Ｏｐは、上限／下限判定部３２に入力される。
【００４２】
上限／下限判定部３２は、検出位相差ＤＰが上限値に到達したか又は下限値に到達したかの出力レベル判定手段の一例である。この上限／下限判定部３２には予め基準値として、上限値Ｖｔｈ−ＨＩと下限値Ｖｔｈ−ＬＯが設定されている。上限値Ｖｔｈ−ＨＩと下限値Ｖｔｈ−ＬＯは、位相差出力Ｏｐと比較する直流電圧値である。そこで、位相差出力Ｏｐが上限値Ｖｔｈ−ＨＩ又は下限値Ｖｔｈ−ＬＯに到達していれば、その判定出力が得られる。この判定出力はリセット信号生成部３４に入力される。
【００４３】
リセット信号生成部３４は、上限／下限判定部３２の判定出力に基づき、リセット信号ＲＥＳＥＴを生成する。このリセット信号ＲＥＳＥＴは、位相差検出部２４のオフセット部２８に入力される。
【００４４】
斯かる構成では、リセット信号ＲＥＳＥＴがオフセット部２８に加えられると、オフセット処理が実行される。即ち、リセット信号ＲＥＳＥＴの入力前に設定されていたオフセット値は、リセット信号ＲＥＳＥＴを受けて新たなオフセット値に変更される。つまり、オフセット値の変更により、リセット信号ＲＥＳＥＴの入力前の状態から例えば、オフセット値として例えば、１８０〔度〕の加算又は減算が行われる（後述のパルス反転）。これにより、信号入力Ｉｎ１、Ｉｎ２の位相差がいかなる値においても、位相差検出回路２２の位相差出力Ｏｐが連続的に変化することとなる。
【００４５】
この位相差検出回路２２の位相差出力特性について、図５を参照する。図５に示す位相差出力特性は一例であり、係る特性に本発明が限定されない。
【００４６】
図５は、一例として検出位相差ＤＰの上限値ＰH を６３０〔度〕、下限値ＰL を９０〔度〕に設定した場合の位相差出力特性である。横軸が検出位相差ＤＰ〔ｄｅｇ（＝度）〕、縦軸が位相差出力レベル〔％〕である。この出力特性は、検出位相差ＤＰに応じて位相差出力レベルの変化を示している。図５において、湾曲した矢印は位相シフト、双方向矢印は位相差変化を示す。
【００４７】
検出位相差ＤＰが６３０〔度〕を超える位相差出力Ｏｐ（出力電圧）に到達すると、リセット信号生成部３４にリセット信号ＲＥＳＥＴが発生する。これにより、検出位相差ＤＰは−３６０〔度〕だけシフトされ、２７０〔度〕となる。この場合、検出位相差ＤＰは２７０〔度〕より増減する。
【００４８】
また、検出位相差ＤＰが９０〔度〕に到達すると、同様に、リセット信号生成部３４にはリセット信号ＲＥＳＥＴが発生する。リセット信号ＲＥＳＥＴは、オフセット値を切り替える制御信号の一例であり、リセット信号生成部３４は制御信号生成手段の一例である。これにより、検出位相差ＤＰは＋３６０〔度〕だけシフトされ、４５０〔度〕となる。この場合、検出位相差ＤＰは４５０〔度〕より増減することになる。
【００４９】
〔第３の実施の形態〕
【００５０】
第３の実施の形態について、図６を参照する。図６に示す位相差検出回路２２は一例であり、係る構成に本発明は限定されない。図６において、図４と同一部分には同一符号を付してある。
【００５１】
図６に示す位相差検出回路２２の位相差検出部２４では、信号入力Ｉｎ１を位相差検出の基準（マスタ）側に、信号入力Ｉｎ２をスレーブ側に設定されている。信号入力Ｉｎ１側に設置されたこの分周回路３６には、一例としてＤ形フリップフロップ（Ｄ−ＦＦ）４１、４２が設置されている。信号入力Ｉｎ１は、Ｄ−ＦＦ４１にクロックとして入力され、このＤ−ＦＦ４１で２分周される。Ｄ−ＦＦ４１の出力Ａ２は、Ｄ−ＦＦ４２のクロックとして入力され、Ｄ−ＦＦ４２で２分周される。この結果、分周回路３６では、信号入力Ｉｎ１の４分周出力Ａ４が得られる。この分周出力Ａ４が位相比較部２６のＤ−ＦＦ４４及びエクスクルーシブＯＲ（Exclusive:ＥＸＯＲ、排他的論理和）論理ゲート４６に入力されている。
【００５２】
オフセット部２８は、信号入力Ｉｎ２側に設置されている。このオフセット部２８は、一例としてＤ−ＦＦ４３及び選択回路（Selector：ＳＥＬ）４８を備える。Ｄ−ＦＦ４３は分周手段の一例である。信号入力Ｉｎ２は、Ｄ−ＦＦ４３にクロックとして入力され、Ｄ−ＦＦ４３で２分周される。Ｄ−ＦＦ４３には非反転出力Ｂ２及び反転出力Ｂ２Ｘが得られる。ＳＥＬ４８は、非反転出力Ｂ２又は反転出力Ｂ２Ｘの選択手段の一例である。ＳＥＬ４８は、リセット信号ＲＥＳＥＴを受けることにより、非反転出力Ｂ２又は反転出力Ｂ２Ｘを出力する。例えば、リセット信号ＲＥＳＥＴ＝Ｈのとき、非反転出力Ｂ２から反転出力Ｂ２Ｘに切り替えられる。また、リセット信号ＲＥＳＥＴ＝Ｌのとき、反転出力Ｂ２Ｘから非反転出力Ｂ２に切り替えられる。非反転出力Ｂ２又は反転出力Ｂ２Ｘは、位相比較部２６のＤ−ＦＦ４４のＣＬＫ入力に加えられる。
【００５３】
位相比較部２６は、一例としてＤ−ＦＦ４４及びＥＸＯＲ論理ゲート４６を備えている。Ｄ−ＦＦ４４には、Ｄ−ＦＦ４３の反転出力Ｂ２Ｘ又は非反転出力Ｂ２がクロックとして入力される。従って、Ｄ−ＦＦ４４では、Ｄ−ＦＦ４２の出力が反転出力Ｂ２Ｘ又は非反転出力Ｂ２によりゲーティングされる。そして、ＥＸＯＲ論理ゲート４６には、Ｄ−ＦＦ４２の出力Ａ４と、Ｄ−ＦＦ４４の出力が加えられている。従って、ＥＸＯＲ論理ゲート４６には、信号入力Ｉｎ１を基準にして信号入力Ｉｎ２の位相差が検出され、検出位相差ＤＰを表す位相差パルスＰＰが得られる。
【００５４】
Ｄ−ＦＦ４２、４４の出力とＥＸＯＲ論理ゲート４６の出力について、図７を参照する。図７は、ＥＸＯＲ論理ゲート４６の真理値表を示している。各Ｄ−ＦＦ４２、４４の出力が共にＬ（低レベル）出力又はＨ（高レベル）出力の場合、両者の排他的論理和により、ＥＸＯＲ論理ゲート４６の出力はＬ出力となる。Ｄ−ＦＦ４２、４４の出力の一方がＬ出力又は他方がＨ出力の場合、両者の排他的論理和により、ＥＸＯＲ論理ゲート４６の出力はＨ出力となる。即ち、ＥＸＯＲ論理ゲート４６のＨ出力区間が検出位相差ＤＰを示している。
【００５５】
この位相差検出部２４の論理動作について、図８を参照する。図８に示すタイムチャートは、位相差検出部２４の各部の論理動作を示しており、この論理動作に本発明が限定されない。
【００５６】
図８のＡは信号入力Ｉｎ１、図８のＤは信号入力Ｉｎ２を示している。この例では、信号入力Ｉｎ１、Ｉｎ２の１周期の区間がθB ＝３６０〔度〕に設定され、そのＨ出力区間がθA ＝１８０〔度〕、そのＬ出力区間が１８０〔度〕である。従って、信号入力Ｉｎ１、Ｉｎ２の２周期の区間がθC ＝７２０〔度〕である。
【００５７】
信号入力Ｉｎ１がクロックとして入力されたＤ−ＦＦ４１には、図８のＢに示す出力Ａ２が得られる。出力Ａ２は、１周期がθC ＝７２０〔度〕であり、そのＨ出力区間がθB ＝３６０〔度〕、そのＬ出力区間が３６０〔度〕である。この出力Ａ２がクロックとして入力されたＤ−ＦＦ４２には、図８のＣに示す出力Ａ４が得られる。出力Ａ４は、１周期が１４４０〔度〕であり、そのＨ出力区間が７２０〔度〕、そのＬ出力区間が７２０〔度〕である。
【００５８】
信号入力Ｉｎ２がクロックとして入力されたＤ−ＦＦ４３には、７２０〔度〕を１周期とする非反転出力Ｂ２及び反転出力Ｂ２Ｘが得られる。リセット信号ＲＥＳＥＴがＲＥＳＥＴ＝Ｈであれば、図８のＥに示すように、ＳＥＬ４８で非反転出力Ｂ２が選択される。リセット信号ＲＥＳＥＴがＲＥＳＥＴ＝Ｌであれば、図８のＦに示すように、ＳＥＬ４８で反転出力Ｂ２Ｘが選択される。つまり、リセット信号ＲＥＳＥＴのＨ／Ｌが切り替わると、ＳＥＬ４８の出力が非反転出力Ｂ２又は反転出力Ｂ２Ｘ出力に切り替えられる。
【００５９】
ＲＥＳＥＴ＝Ｈのとき、Ｄ−ＦＦ４４では出力Ａ４が非反転出力Ｂ２でゲーティングされ、図８のＧに示す出力が得られる。ＥＸＯＲ論理ゲート４６では、出力Ａ４とＤ−ＦＦ４４の出力との排他的論理和（一方がＨ出力、他方がＬ出力）により、図８のＨに示す出力（位相差パルスＰＰ）が得られる。
【００６０】
ＲＥＳＥＴ＝Ｌのとき、Ｄ−ＦＦ４４では出力Ａ４が反転出力Ｂ２Ｘでゲーティングされ、図８のＩに示す出力が得られる。ＥＸＯＲ論理ゲート４６では、出力Ａ４とＤ−ＦＦ４４の出力との排他的論理和（一方がＨ出力、他方がＬ出力）により、図８のＪに示す出力が得られる（位相差パルスＰＰ）。この場合、図８のＨ及びＪに示す位相差パルスＰＰのＨ出力区間は１８０〔度〕相当のパルス幅差分である。
【００６１】
次に、上限／下限判定部３２、リセット信号生成部３４及びこれらの動作について、図９、図１０及び図１１を参照する。図９は上限／下限判定部３２及びリセット信号生成部３４の構成例を示し、図１０は上限／下限判定部３２の動作を示し、図１１は上限／下限判定部３２のＥＸＯＲ論理ゲートの真理値表を示している。係る構成及び動作に本発明は限定されない。図９において、図４と同一部分には同一符号を付してある。
【００６２】
図９に示す上限／下限判定部３２では一例として上限判定部３２Ｈと、下限判定部３２Ｌと、ＥＸＯＲ論理ゲート５０とが含まれる。即ち、上限／下限判定部３２は、検出位相差が上限値以上又は下限値以下を判定するウインドコンパレータを構成している。
【００６３】
上限判定部３２Ｈにはコンパレータ５２が設置され、下限判定部３２Ｌにはコンパレータ５３が設置されている。コンパレータ５２には、基準入力として上限電圧Ｖｔｈ−ＨＩが設定され、コンパレータ５３には、基準入力として下限電圧Ｖｔｈ−ＬＯが設定されている。上限電圧Ｖｔｈ−ＨＩの生成には、抵抗５４、５６の分圧回路５８が用いられている。この場合、直流電圧を抵抗５４、５６の抵抗比で分圧することにより、上限基準電圧Ｖｔｈ−ＨＩが設定される。また、下限電圧Ｖｔｈ−ＬＯの生成には、抵抗６０、６２の分圧回路６４が用いられている。この場合、直流電圧を抵抗６０、６２の抵抗比で分圧することにより、下限電圧Ｖｔｈ−ＬＯが設定される。
【００６４】
この上限／下限判定部３２では、図１０のＡに示すように、コンパレータ５２は、位相差出力Ｏｐのレベルが上限電圧Ｖｔｈ−ＨＩ以上では、図１０のＢに示すＨ出力、またＶｔｈ−ＨＩ以下ではＬ出力となる。また、コンパレータ５３は、位相差出力Ｏｐが下限電圧Ｖｔｈ−ＬＯ以下では図１０のＣに示すＬ出力、下限電圧Ｖｔｈ−ＬＯ以上ではＨ出力となる。
【００６５】
各コンパレータ５２、５３の各出力が入力されるＥＸＯＲ論理ゲート５０では、図１１に示す真理値表に記載された論理動作となる。各コンパレータ５２、５３で得られる各出力Ｈ／Ｌが相違しているとき、図１０のＤに示すように、ＥＸＯＲ論理ゲート５０はＨ出力を発生する。また、各コンパレータ５２、５３の各出力がＨ又はＬで一致していれば、ＥＸＯＲ論理ゲート５０はＬ出力（図１０のＤのＬ）を発生する。即ち、検出位相差が下限値以下、上限値以上でＬ出力となり、検出位相差が下限値以上、上限値以下でＨ出力となる。
【００６６】
そして、ＥＸＯＲ論理ゲート５０の出力側に設置されたリセット信号生成部３４は、一例としてマイコン（ＵＰＣ）６６で構成される。このマイコン６６は、ＥＸＯＲ論理ゲート５０の出力即ち、上限／下限判定部３２の判定出力がＬ出力であれば、リセット信号ＲＥＳＥＴを現状出力から反転値に切り替える。即ち、現状出力がＨ出力であれば反転出力Ｌに切り替えられ、又は現状出力がＬであればその反転値である非反転出力Ｈに切り替えられる。
【００６７】
このマイクロコンピュータ６６について、図１２を参照する。図１２に示すマイクロコンピュータの構成は一例であり、係る構成に本発明は限定されない。
【００６８】
図１２に示すマイクロコンピュータ６６では、プロセッサ６８、メモリ部７０及び入出力部（Ｉ／Ｏ）７２を備えている。メモリ部７０にはプログラムを格納するＲＯＭ（Read-Only Memory）や、データを格納するＲＡＭ（Random-Access Memory）を備えている。斯かる構成では、Ｉ／Ｏ７２にＥＸＯＲ論理ゲート５０の出力が取り込まれ、ＥＸＯＲ論理ゲート５０の出力がＬからＨに遷移したとき、出力中のリセット信号ＲＥＳＥＴを現状出力からその反転値に切り替えて出力する。
【００６９】
この実施の形態の位相差検出回路２２（図６）の動作について、図１３及び図１４を参照する。図１３は、ＬＰＦ部３０の出力が下限電圧Ｖｔｈ−ＬＯに到達する過程の動作を示している。また、図１４は、ＬＰＦ部３０の出力が上限電圧Ｖｔｈ−ＨＩに到達する過程の動作を示している。
【００７０】
図１３のＡに示す信号入力Ｉｎ１は既述したように、分周回路３６で４分周され、Ｄ−ＦＦ４２には、図１３のＤに示す出力Ａ４が得られる。図１３のＢに示す信号入力Ｉｎ２は既述したように、Ｄ−ＦＦ４３で２分周される。このとき、ＲＥＳＥＴ＝Ｌであれば、ＳＥＬ４８では、Ｄ−ＦＦ４３の非反転出力Ｂ２が選択され、図１３のＣに示す非反転出力Ｂ２が得られる。
【００７１】
Ｄ−ＦＦ４４では、クロックにＤ−ＦＦ４３の非反転出力Ｂ２が加えられ、Ｄ−ＦＦ４２の出力がゲーティングされ、図１３のＥに示す出力が得られる。ＥＸＯＲ論理ゲート４６では、Ｄ−ＦＦ４２の出力Ａ４とＤ−ＦＦ４４の出力の排他的論理和により、図１３のＦに示す出力が得られる。
【００７２】
この場合、ＥＸＯＲ論理ゲート４６の出力パルスのＨ区間が徐々に小さくなると、ＬＰＦ部３０の出力は図１３のＧに示すように、徐々に低下する。ＬＰＦ部３０の出力（位相差出力Ｏｐ）が下限電圧Ｖｔｈ−ＬＯに到達すると、ＥＸＯＲ論理ゲート５０がＬ出力（図１０のＤ）を発生する。このＬ出力により、リセット信号生成部３４のマイコン６６が図１３のＨに示すリセット信号ＲＥＳＥＴを発生する。この場合、現行のリセット信号がＲＥＳＥＴ＝Ｌとすれば、その反転値として、ＲＥＳＥＴ＝Ｈに切り替わる。
【００７３】
この時点からＳＥＬ４８の出力が、ＲＥＳＥＴ＝Ｈへの遷移を契機に、即ち、その時点で図１３のＣに示すように、非反転出力Ｂ２から反転出力Ｂ２Ｘに切り替えられる。これにより、検出位相差がシフトし、ＬＰＦ部３０の出力は、図１３のＧに示すように、時点ｔ１以降では下限電圧Ｖｔｈ−ＬＯより高い値に回復する。
【００７４】
この場合も、図１４のＡに示す信号入力Ｉｎ１は分周回路３６で４分周され、Ｄ−ＦＦ４２には図１４のＤに示す出力Ａ４が得られる。また、図１４のＢに示す信号入力Ｉｎ２がＤ−ＦＦ４３で２分周され、このとき、ＲＥＳＥＴ＝Ｈであるので、ＳＥＬ４８では、Ｄ−ＦＦ４３の反転出力Ｂ２Ｘが選択され、図１４のＣに示す反転出力Ｂ２Ｘが得られる。
【００７５】
Ｄ−ＦＦ４４では、クロックにＤ−ＦＦ４３の反転出力Ｂ２Ｘが加えられ、Ｄ−ＦＦ４２の出力がゲーティングされ、図１４のＥに示す出力が得られる。ＥＸＯＲ論理ゲート４６では、Ｄ−ＦＦ４２の出力Ａ４とＤ−ＦＦ４４の出力の排他的論理和により、図１４のＦに示す出力が得られる。
【００７６】
この場合、ＥＸＯＲ論理ゲート４６の出力パルスのＨ区間が徐々に大きくなると、ＬＰＦ部３０の出力は図１４のＧに示すように、徐々に上昇する。ＬＰＦ部３０の出力（位相差出力Ｏｐ）が上限電圧Ｖｔｈ−ＨＩに到達すると、ＥＸＯＲ論理ゲート５０が出力Ｌ（図１０のＤ）を発生する。この出力Ｌにより、リセット信号生成部３４のマイコン６６が図１４のＨに示すリセット信号ＲＥＳＥＴを発生する。この場合、現行のリセット信号がＲＥＳＥＴ＝Ｈとすれば、その反転値として、ＲＥＳＥＴ＝Ｌに切り替えられる。
【００７７】
この時点からＳＥＬ４８の出力が、ＲＥＳＥＴ＝Ｌへの遷移を契機に、図１４のＣに示すように、非反転出力Ｂ２から反転出力Ｂ２Ｘに切り替えられる。これにより、検出位相差がシフトし、ＬＰＦ部３０の出力は、図１４のＧに示すように、時点ｔ２以降では上限電圧Ｖｔｈ−ＨＩより低い値に回復する。
【００７８】
このような動作により、検出位相差が下限値未満となり又は上限値を超えても、下限値以上、上限値以下の位相検出範囲に制御され、連続した位相差検出を行うことができる。
【００７９】
以上述べた第３の実施の形態について、利点や特徴事項を以下に列挙する。
【００８０】
(1) 一例として０〜７２０〔度〕の位相差検出機能を備え、検出位相差が上限値及び下限値に到達したことを判定し、位相差検出値を一定位相差として例えば、１８０〔度〕だけを加減させる。この結果、信号入力のあらゆる位相差に対し、連続的な位相差出力特性を実現できる。従って、位相差を検出する二信号の入力位相差が０〜３６０〔度〕のいかなる値でも、連続的な出力が得られる。
【００８１】
(2) 上記位相差検出回路２２では、０〜７２０度の位相差と、位相差検出値を位相差検出範囲の上限及び下限で１８０〔度〕だけ加減する構成を備える。
【００８２】
(3) 位相差検出回路２２では、上限及び下限で位相差検出値を１８０〔度〕だけを加減する処理に、検出位相差に相当するパルス信号を直流信号に変換するＬＰＦ部３０の出力と、コンパレータ５２、５３とを含む構成で実現している。
【００８３】
(4) 位相差検出回路２２では、上限及び下限で位相差検出値を１８０〔度〕だけ加減する処理に、Ｄ−ＦＦ４３の反転出力と非反転出力を、リセット信号生成部３４が発生するリセット信号ＲＥＳＥＴで切り替える構成を備えている。
【００８４】
(5) 二信号の位相差検出において、一方の信号入力Ｉｎ１側を二つのＤ−ＦＦ４１、４２の分周出力と、他方の信号入力Ｉｎ２側を一つのＤ−ＦＦ４３の分周出力（反転出力及び非反転出力）とを用いることにより、位相差を検出している。
【００８５】
(6) 位相差の検出では、Ｄ−ＦＦ４４とＥＸＯＲ論理ゲート４６とを用いている。Ｄ−ＦＦ４４では、Ｄ−ＦＦ４２の分周出力をＤ−ＦＦ４３の反転出力及び非反転出力でゲーティングし、ＥＸＯＲ論理ゲート４６で、Ｄ−ＦＦ４２の出力と、Ｄ−ＦＦ４４の出力との排他的論理和により、検出位相差をパルス幅に変換して出力させている。
【００８６】
(7) リセット信号生成部３４では一例として、マイクロコンピュータ６６を用いることにより、上限／下限判定出力部３２の出力値がＨになった場合、リセット信号ＲＥＳＥＴを生成する。現状出力がＲＥＳＥＴ＝Ｈであれば、上限／下限判定出力部３２の出力値がＨになった場合に、リセット信号ＲＥＳＥＴは反転値に切り替えられる。つまり現状出力がＲＥＳＥＴ＝Ｈであれば、ＲＥＳＥＴ＝Ｌに切り替えている。これにより、位相差の連続的な検出出力を得ることができる。
【００８７】
〔第４の実施の形態〕
【００８８】
第４の実施の形態について、図１５を参照する。図１５に示すマイクロ波電力伝送装置は一例であり、係る構成に本発明は限定されない。
【００８９】
図１５に示すマイクロ波電力伝送装置７０は、本開示の無線電力伝送装置の一例であり、宇宙太陽光発電の出力をマイクロ波伝送する。このマイクロ波電力伝送装置７０には、電力源７４が設置され、この電力源７４には一例として、太陽電池７５が用いられている。太陽電池７５は、太陽光により発電する。この電力源７４は、例えば、宇宙空間に設置されるが、地球上に設置されてもよい。
【００９０】
この電力源７４の出力側には複数の電力／マイクロ波変換器７６が設置され、この電力／マイクロ波変換器７６の出力側には位相制御送信部７８０、７８１、７８２・・７８Ｎが個別に設置されている。各電力／マイクロ波変換器７６は電力を送信可能な無線信号の一例として、６〔ＧＨｚ〕程度の周波数のマイクロ波に変換する。位相制御送信部７８０、７８１、７８２・・・７８Ｎは、本開示の位相制御方法及び位相制御回路の一例である。
【００９１】
電力源７４で得られた電力は、各電力／マイクロ波変換器７６により各マイクロ波Ｍ0 、Ｍ1 、Ｍ2 、Ｍ3 ・・・ＭN に変換され、各マイクロ波Ｍ0 、Ｍ1 、Ｍ2 、Ｍ3 ・・・ＭN は、位相制御送信部７８０、７８１、７８２・・７８Ｎに加えられる。位相制御送信部７８０、７８１、７８２・・７８Ｎでは、電力／マイクロ波変換器７６からのマイクロ波出力を送信する際、電力伝送効率が最大となるように、マイクロ波出力位相を任意の値に制御する。出力位相が制御されたマイクロ波出力は、各アンテナ８０により個別に電力受給先に送信される。
【００９２】
このマイクロ波電力伝送装置７０の位相制御回路について、図１６を参照する。図１６に示す位相制御回路は一例であり、斯かる構成に本発明が限定されない。図１６において、図１５と同一部分には同一符号を付してある。
【００９３】
図１６に示す位相制御回路８２は、本開示の位相制御方法及び位相制御回路の一例である。この位相制御回路８２は、既述のマイクロ波電力伝送装置７０において、位相差制御フィードバック系を構成している。この位相制御回路８２では、複数の位相制御送信部７８０、７８１、７８２・・７８Ｎの一つである例えば、位相制御送信部７８０を基準（マスタ）側に他の位相制御送信部７８１、７８２・・７８Ｎをスレーブ側に設定する。
【００９４】
各位相制御送信部７８０、７８１、７８２・・７８Ｎのそれぞれには移相器８４及び増幅器（ＡＭＰ）８６が設置されている。各移相器８４には既述の電力／マイクロ波変換器７６からマイクロ波Ｍ0 、Ｍ1 、Ｍ2 、Ｍ3 ・・・ＭN が入力される。ＡＭＰ８６は既述の位相制御送信部７８０、７８１・・・７８Ｎの例えば、終段増幅器である。このＡＭＰ８６にはアンテナ８０が接続され、既述のマイクロ波が送信される。この実施の形態では、各ＡＭＰ８６からマイクロ波Ｍ0 、Ｍ1 、Ｍ2 、Ｍ3 ・・・ＭN の各信号から位相θ0 、θ1 、θ2 、θ3 ・・・θN が検出される。従って、各ＡＭＰ８６は各位相θ0 、θ1 、θ2 、θ3 ・・・θN の検出手段の一例である。
【００９５】
各ＡＭＰ８６で検出された各位相θｉ（＝θ1 、θ2 、θ3 ・・・θN ）は、第１のセレクタ９０により選択されて制御部９４の位相差検出部１０２に加えられる。セレクタ９０は、各位相θ1 、θ2 、θ3 ・・・θN の選択手段の一例である。セレクタ９０は、制御用パーソナルコンピュータ（制御ＰＣ）９８からセレクト信号により制御され、位相θ1 、θ2 、θ3 ・・・θN の何れかが順次に選択される。
【００９６】
制御ＰＣ９８は、セレクタ９０に対するセレクト信号を出力するとともに、第２のセレクタ１００に対するセレクト信号を同期して出力する。制御ＰＣ９８は、基準位相φ０及び目標位相差Δφを出力する。セレクタ１００は位相制御の対象であるスレーブ側の移相器８４を選択する。
【００９７】
制御部９４では、基準側ＡＭＰ８６の検出位相θ0 と、セレクタ９０で選択された既述の位相θｉとの位相差Δθ（＝θｉ−θ0 ）を検出する。この制御部９４では、この検出位相差Δθを目標位相差Δφと比較し、誤差を求める。一例である制御部９４は、位相差検出部１０２と誤差検出部１０４とを備えている。
【００９８】
位相差検出部１０２は、既述の位相差検出回路２（図１）又は位相差検出回路２２（図４）で構成される。セレクタ９０では、既述の位相θｉから、例えば、位相θｉ＝θ1 が選択される。基準側のＡＭＰ８６から基準位相φ０に設定された位相出力θ0 が得られる。
【００９９】
位相差検出部１０２では、位相θ0 と位相θ1 が比較され、検出位相差Δθ＝θｉ−θ0 ＝θ1 −θ0 が求められる。この検出位相差Δθが誤差検出部１０４に加えられる。誤差検出部１０４では、検出位相差Δθと、制御ＰＣ９８で設定された目標位相差Δφとが比較され、位相差誤差が求められる。この位相差誤差が位相制御信号としてのセレクタ１００に加えられる。セレクタ９０、１００は、この場合、位相出力θ1 に関する一つの制御対象を選択するので、位相θ1 を取り出した移相器８４に位相制御信号が加えられ、マイクロ波Ｍ1 の位相θ1 が制御される。この場合、制御ＰＣ９８に設定された目標位相差Δφに検出位相差Δθが到達するように、位相θ1 が制御される。
【０１００】
この位相制御回路８２の制御ＰＣ９８には、例えば、パーソナルコンピュータで構成すればよい。図１７に示す制御ＰＣ９８は一例であり、係る構成に本発明が限定されない。図１７に示す制御ＰＣ９８では、プロセッサ１０６と、メモリ部１０８と、ＲＡＭ１１０と、入出力部１１２とをバス１１４で接続している。プロセッサ１０６は、メモリ部１０８にあるプログラムを実行し、既述のセレクタ９０、１００に対するセレクト信号を生成する。
【０１０１】
メモリ部１０８は、プログラム記憶部１１６と、データ記憶部１１８を備える。プログラム記憶部１１６にはＯＳ（Operating System）や既述の位相制御のための位相制御プログラム等の各種アプリケーションプログラムが記録される。データ記憶部１１８には目標位相差Δφ、基準位相φ０、検出されたデータや演算途上のデータが格納される。従って、メモリ部１０８には、ハードディスクドライブ、ＣＤ、ＤＶＤ等のＲＯＭ、半導体メモリ等の各種の記録媒体を用いることができる。ＲＡＭ１１０は一時的にデータを格納し、実行するプログラムのワークエリアを構成する。
【０１０２】
入出力部１１２では、プロセッサ１０６の制御により、制御部９４からの誤差検出信号を受け、また、既述の基準位相φ０、目標位相差Δφが設定され、セレクタ９０に対するセレクト信号Ｓ1 、セレクタ１００に対するセレクト信号Ｓ2 が出力される。
【０１０３】
この位相制御回路８２の位相差制御について、図１８を参照する。図１８に示す位相差制御の処理手順は一例であり、係る手順に本発明は限定されない。
【０１０４】
この処理手順は、本開示の位相制御方法の一例である。図１８に示す処理手順では、セレクタ９０により制御対象である位相θｉ（＝θ1 、θ2 ・・・θN ）の何れかが選択される（ステップＳ１１）。これに対応してセレクタ１００によりマイクロ波Ｍ1 〜Ｍ4 の何れかが選択され、例えば、位相θ1 の場合には、その入力側のマイクロ波Ｍ1 が選択される。
【０１０５】
検出位相θｉとマスタ側の基準位相θ0 とが比較され、この場合、Δθ＝θｉ−θ0 により位相差Δθが検出される（ステップＳ１２）。この検出位相差Δθは、制御ＰＣ９８の目標位相差Δφと比較され、検出位相差Δθの目標位相差Δφに対する誤差が求められる（ステップＳ１３）。
【０１０６】
この誤差により位相制御が行われる（ステップＳ１４）。この場合、セレクタ１００を通じて位相制御送信部７８１の移相器８４が選択され、その制御入力となる。これにより、マイクロ波Ｍ１の位相がシフトされる。
【０１０７】
検出位相差Δθが目標位相差Δφに一致したか否かを判断する（ステップＳ１５）。検出位相差Δθが目標位相差Δφに一致していなければ（ステップＳ１５のＮＯ）、ステップＳ１２に戻り、継続して位相制御を行う。
【０１０８】
そして、検出位相差Δθが目標位相差Δφに一致すれば（ステップＳ１５のＹＥＳ）、ステップＳ１１に戻り、次の位相θ2 ・・・θN の何れかを選択し、同様に制御する位相制御送信部７８２〜７８Ｎの移相器８４の何れかが選択される。既述の位相制御が継続的に実行される。
【０１０９】
従って、マイクロ波送信中、マイクロ波出力の位相が設定位相に制御され、その結果、最大の電力伝送効率を得られ、維持される。
【０１１０】
この第４の実施の形態について、以下に特徴事項や利点を列挙する。
【０１１１】
(1) マイクロ波出力位相の制御は、複数の位相制御送信部７８０、７８１、７８２・・・７８Ｎの中から何れか一つの例えば、位相制御送信部７８０を基準送信部、その他の位相制御送信部７８０、７８１、７８２・・・７８Ｎをスレーブ送信部とし、これらの位相差を検出することにより位相制御を行っている。
【０１１２】
(2) 制御ＰＣ９８から各位相制御送信部７８０、７８１、７８２・・・７８Ｎに対する目標位相差Δφが出力される。誤差検出器１０４では、目標位相差Δφ（設定位相差）と検出位相差Δθとを比較して誤差が算出される。この誤差出力をスレーブ側の対応する位相制御送信部７８１、７８２・・・７８Ｎの移相器８４に位相制御値として入力し、目標位相差Δφに制御している。
【０１１３】
(3) このような位相差制御ＦＢ系を構成する位相制御回路８２では、目標位相差Δφが２７０〔度〕（＝−９０〔度〕）に設定された場合、制御対象（例えば、位相制御送信部７８０、７８１、７８２・・・７８Ｎ）に揺らぎが発生しても位相差検出部１０２の出力は連続的な区間にあるため、出力信号のばたつきは生じない。
【０１１４】
(4) 位相差が９０〔度〕以下になる出力電圧となると、位相差検出部１０２では、第２の実施の形態で述べた通り、リセット信号ＲＥＳＥＴが発生し、検出位相差が４５０〔度〕に制御される。この結果、この位相差制御ＦＢ系即ち、位相制御回路８２では、目標位相差が９０〔度〕（＝−９０〔度〕）に設定された場合でも、連続的な位相差検出特性の区間で制御することができる。
【０１１５】
(5) マイクロ波無線電力伝送装置等、複数の出力信号の位相差をある一定値に保つための位相差ＦＢ制御装置において、あらゆる位相差において連続的な入出力特性を実現できる。
【０１１６】
(6) 宇宙太陽光発電のマイクロ波電力伝送装置において、マイクロ波出力を送信する際に、マイクロ波出力の位相を制御することができ、電力伝送効率を最大に制御することができる。
【０１１７】
〔他の実施の形態〕
【０１１８】
(1) 上記実施の形態では、宇宙太陽光発電システムを例示したが、本発明は上記実施の形態に限定されない。例えば、電気自動車充電システム等のマイクロ波電力伝送装置にも適用でき、複数のマイクロ波信号の位相差を任意に設定する位相差制御フィードバック系の位相差検出及び位相制御に広く利用できる。
【０１１９】
(2) 本発明は上記実施の形態だけでなく、移動通信や映像伝送、ディジタルＴＶ放送等の無線装置や光伝送装置、その他各種民生機器等に用いられる広帯域出力ＰＬＬ回路に利用できる。
【０１２０】
(3) 第３の実施の形態では、信号入力Ｉｎ１側に二つのＤ−ＦＦを設置して分周しているが、これに限定されない。即ち、一又は三以上のＤ−ＦＦを設置してもよい。また、信号入力Ｉｎ２側に一つのＤ−ＦＦを設置しているが、これに限定されない。即ち、信号入力Ｉｎ１側のＤ−ＦＦによる分周段数をｎとすれば、信号入力Ｉｎ２側のＤ−ＦＦによる分周段数をｎ／２としてもよい。このような構成によれば、位相の検出範囲を上記実施の形態の７２０〔度〕から更に拡大し、位相差を求める構成としてもよい。この検出位相差により、位相制御を行う構成としてもよい。
【０１２１】
(4) 上記実施の形態では、ハードウェア構成について、ディスクリート素子を明示した論理回路等を示したが、本発明は係る構成に限定されない。記録媒体に格納されたプログラムの実行により、ディスクリート素子と同等の機能を実現するソフトウェアで構成された回路を用いてもよい。
【０１２２】
〔比較例〕
【０１２３】
上記実施の形態の比較例について図１９及び図２０を参照する。図１９は位相比較器の入出力特性の一例を示す。また、図２０は検出位相差の揺らぎを示している。
【０１２４】
従来のマイクロ波電力伝送装置における位相差制御ＦＢ系では、通常のＰＬＬ回路に用いられる位相比較器を利用し、対象となる送信マイクロ波の位相差を検出している。係る位相比較器では図１９に示す入出力特性を持っている。この入出力特性例では、入力信号位相差−１８０〔度〕ないし＋１８０〔度〕の位相差範囲に対し、位相差出力電圧〔Ｖ〕は、０〔Ｖ〕ないし５〔Ｖ〕である。
【０１２５】
そして、通常ＰＬＬ回路では、図１９に示す入出力特性で得た位相比較器出力をフィルタリングし、制御対象（ＶＣＯ）にフィードバックすることにより、位相比較器出力電圧の中心値の付近即ち、位相差＝０〔度〕、比較器出力電圧＝２．５〔Ｖ〕に位相を制御している。
【０１２６】
これに対し、マイクロ波電力伝送装置の位相差制御ＦＢ系では、０〔度〕〜３６０〔度〕の任意の位相差に制御することが必要である。このような位相差制御ＦＢ系に、図１９に示す入出力特性を持つ位相比較器を用いる場合には、次のような問題が生じる。
【０１２７】
位相差制御ＦＢ系の目標位相差に例えば、１８０〔度〕の位相差が設定されると、位相比較器出力は、最大値（Ｖｍａｘ＝５〔Ｖ〕）付近に制御される。しかしながら、実際には制御対象の揺らぎがあるため、図２０に示すように、検出位相差は、＋１８０〔度〕ないし−１８０〔度〕の範囲でばたつき（位相差変動）を生じる。このため、位相比較器出力にも最大値（Ｖｍａｘ＝＋５〔Ｖ〕）と最小値（Ｖｍｉｎ＝０〔Ｖ〕）の範囲の大きなばたつき（電圧変動）を生じる。このような電圧変動を伴う電圧をフィルタリングした場合、得られる位相差検出出力信号は最大値（Ｖｍａｘ＝＋５〔Ｖ〕）と最小値（Ｖｍｉｎ＝０〔Ｖ〕）の中間値（Ｖｍｅａｎ＝＋２．５〔Ｖ〕）付近、即ち、位相差が０〔度〕となる。このため、所望の位相差（＝１８０〔度〕）に制御することができない。このような課題は、上記実施の形態により解決されている。
【０１２８】
次に、以上述べた実施例を含む実施の形態に関し、更に以下の付記を開示する。以下の付記に本発明が限定されるものではない。
【０１２９】
（付記１） 二信号間の位相差を検出する位相差検出方法において、
前記二信号間の検出位相差をオフセット値によりシフトして出力し、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御する
ことを特徴とする位相差検出方法。
【０１３０】
（付記２） 前記オフセット値は、前記二信号の一方に対して加算し又は減算されることを特徴とする付記１に記載の位相差検出方法。
【０１３１】
（付記３） 前記二信号が第１の信号と第２の信号であり、
前記第１の信号の分周信号、前記第２の信号の反転信号及び非反転信号を生成し、
前記第１の信号の前記分周信号と、前記第２の信号の前記反転信号又は前記非反転信号とを比較して位相差を検出し、
該検出位相差が前記上限値又は前記下限値に到達したか否かを判定し、
該検出位相差が前記上限値又は前記下限値に到達した時点で前記反転信号を用いていれば前記非反転信号に切り替え、又は前記時点で前記非反転信号を用いていれば前記反転信号に切り替える
ことを特徴とする付記１に記載の位相差検出方法。
【０１３２】
（付記４） 二信号間の位相差を制御する位相制御方法において、
前記二信号間の検出位相差をオフセット値によりシフトして出力し、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御し、
前記位相差範囲内に制御された前記検出位相差と設定位相差との誤差を検出し、
該検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する
ことを特徴とする位相制御方法。
【０１３３】
（付記５） 二信号間の位相差を検出する位相差検出回路において、
前記二信号間の検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記位相差検出手段より出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
を備えることを特徴とする位相差検出回路。
【０１３４】
（付記６） 前記オフセット制御手段は、前記二信号の一方に前記オフセット値の加算又は減算を行う
ことを特徴とする付記５に記載の位相差検出回路。
【０１３５】
（付記７） 前記位相差検出手段は、前記二信号が第１の信号と第２の信号であり、前記第１の信号を分周するとともに、前記第２の信号の反転信号及び非反転信号を生成し、前記第１の信号の前記分周信号と、前記第２の信号の前記反転信号又は非反転信号とを比較して位相差を検出し、
前記オフセット制御手段は、前記検出位相差が前記上限値又は前記下限値に到達したか否かを判定する判定手段を含み、該判定手段の前記検出位相差の前記判定に基づき、前記検出位相差が前記上限値又は前記下限値に到達した時点で前記反転信号を用いていれば前記非反転信号に切り替え、又は前記時点で前記非反転信号を用いていれば前記反転信号に切り替える
ことを特徴とする付記５に記載の位相差検出回路。
【０１３６】
（付記８） 前記オフセット制御手段は、
前記位相検出手段で検出された前記検出位相を表す位相差パルスを直流信号に変換する信号変換手段と、
前記直流信号のレベルが上限レベル以上又は下限レベル以下で出力を発生する比較手段と、
前記比較手段の出力に基づき、前記オフセット値を切り替える制御信号を発生する制御信号生成部と、
を備えることを特徴とする付記５に記載の位相差検出回路。
【０１３７】
（付記９） 二信号間の位相差を制御する位相制御回路において、
前記二信号間の位相差を検出し、前記二信号間の検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
前記位相差検出手段より出力された前記検出位相差と、設定位相差との誤差を検出する誤差検出手段と、
前記誤差検出手段の検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する位相制御手段と、
を備えることを特徴とする位相制御回路。
【０１３８】
（付記１０） 電力源と、
前記電力源の出力を無線信号に変換する複数の変換手段と、
これら変換手段の複数の無線信号から選択された二信号間の位相差を検出し、該検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
前記位相差検出手段より出力された前記検出位相差と、設定位相差との誤差を検出する誤差検出手段と、
前記誤差検出手段の検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する位相制御手段と、
を備えることを特徴とする無線電力伝送装置。
【０１３９】
以上説明したように、位相差検出方法、位相制御方法、位相差検出回路、位相制御回路及び無線電力伝送装置の最も好ましい実施の形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【符号の説明】
【０１４０】
２、２２ 位相差検出回路
４、２４ 位相差検出部
６ オフセット制御部
２６ 位相比較部
２８ オフセット部
３０ ＬＰＦ部
３２ 上限／下限判定部
３４ リセット信号生成部
３６ 分周回路
４１、４２、４３、４４ Ｄ−ＦＦ
４６、５０ ＥＸＯＲ論理ゲート
４８ ＳＥＬ
５２、５３ コンパレータ
３２Ｈ 上限判定部
３２Ｌ 下限判定部
６６ マイクロコンピュータ
７４ 電力源
７５ 太陽電池
７６ 電力／マイクロ波変換器
７８０、７８１、７８２・・・７８Ｎ 位相制御送信部
８２ 位相制御回路
８４ 移相器
８６ ＡＭＰ
９０、１００ セレクタ
９４ 制御部
９８ 制御ＰＣ
１０２ 位相差検出部
１０４ 誤差検出部
１０６ プロセッサ
【技術分野】
【０００１】
本発明は、信号間の位相差を検出する技術、信号間の位相を制御する技術に関する。
【背景技術】
【０００２】
二信号間の位相差を検出する位相差検出回路は、ＰＬＬ（Phase-Locked Loop ：位相同期ループ）回路等、位相差制御ＦＢ（Feedback：フィードバック）系回路の位相差検出や位相制御に用いられる。
【０００３】
信号間の位相差検出に関し、ＰＬＬ回路において、信号間の位相差を−２π（−３６０度）から＋２π（＋３６０度）の範囲（４π）で検出することが知られている（例えば、特許文献１）。
【０００４】
位相調整に関し、ループフィルタの出力からダイナミックレンジを検出し、ループフィルタの出力のダイナミックレンジを所定範囲内になるように、位相シフト回路を制御することが知られている（例えば、特許文献２）。また、動作点がダイナミックレンジの端に移動した場合には、ダイナミックレンジの中央値にリセットすることが知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１２０５１５号公報
【特許文献２】特開平９−００９２８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、信号間の位相差の検出範囲を例えば、０〜３６０〔度〕程度に広く設定しても、検出位相差で位相を制御する制御対象に揺らぎがあると、検出位相差が大きく変動する。例えば、検出位相差が＋１８０〔度〕と−１８０〔度〕に変動すると、検出位相差を表すレベル出力は大きく変動する。このように変動を伴ったレベル出力は、位相差出力が大きく変動していても、フィルタリングすると、出力の中間値付近の位相差出力即ち、位相差０〔度〕の位相差出力となってしまう。このような位相差出力では変動する位相差に応じた位相制御が得られない。
【０００７】
斯かる要求や課題について、特許文献１、２にはその開示や示唆はなく、それを解決する構成等についての開示や示唆もない。
【０００８】
そこで、本開示の位相差検出方法、位相制御方法、位相差検出回路、位相制御回路又は無線電力伝送装置の目的は、上記課題に鑑み、二信号間の検出位相差の範囲の拡大とともに連続的な位相差出力特性を実現することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本開示の位相差検出方法、位相制御方法、位相差検出回路、位相制御回路又は無線電力伝送装置は、二信号間の位相差を検出し、検出位相差をオフセット値によりシフトして出力する。出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように、前記オフセット値が制御される。
【発明の効果】
【００１０】
本開示の位相差検出方法、位相制御方法、位相差検出回路、位相制御回路又は無線電力伝送装置によれば、次の何れかの効果が得られる。
【００１１】
(1) 検出位相差の範囲を拡大でき、連続した位相差出力特性を実現できる。
【００１２】
(2) 検出位相差が大きく変動しても、下限値以上、上限値以下の検出範囲に検出位相差を制御でき、連続した位相差出力特性を得ることができる。
【００１３】
(3) 位相差の検出範囲は、その範囲内に下限値及び上限値の設定により、任意の範囲を設定できる。
【００１４】
そして、本発明の他の目的、特徴及び利点は、添付図面及び各実施の形態を参照することにより、一層明確になるであろう。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態に係る位相差検出回路を示す図である。
【図２】検出位相差の制御動作を示すフローチャートである。
【図３】位相差出力特性を示す図である。
【図４】第２の実施の形態に係る位相差検出回路を示す図である。
【図５】位相差出力特性を示す図である。
【図６】第３の実施の形態に係る位相差検出回路の構成例を示す回路図である。
【図７】エクスクルーシブＯＲ論理ゲートの真理値表を示す図である。
【図８】位相差検出部の動作を示すタイムチャートである。
【図９】出力判定部及びリセット信号生成部の一例を示す図である。
【図１０】出力判定部の動作を示すタイミングチャートである。
【図１１】出力判定部のエクスクルーシブＯＲ論理ゲートの真理値表を示す図である。
【図１２】リセット信号生成部のマイクロコンピュータの構成例を示す図である。
【図１３】位相差検出回路の動作を示すタイムチャートである。
【図１４】位相差検出回路の動作を示すタイムチャートである。
【図１５】第４の実施の形態に係るマイクロ波電力伝送装置を示す図である。
【図１６】位相制御回路の構成例を示す回路図である。
【図１７】制御用コンピュータの構成例を示す図である。
【図１８】位相制御の制御動作を示すフローチャートである。
【図１９】比較例を示す位相比較器の入出力特性を示す図である。
【図２０】検出位相差の揺らぎを示す図である。
【発明を実施するための形態】
【００１６】
〔第１の実施の形態〕
【００１７】
第１の実施の形態について、図１を参照する。図１に示す位相差検出回路は一例であり、係る構成に本発明は限定されない。
【００１８】
この位相差検出回路２は、本開示の位相差検出回路の一例である。図１に示す位相差検出回路２には、位相差検出部４と、オフセット制御部６とが備えられている。
【００１９】
位相差検出部４は、二信号間の位相差を検出する位相検出手段の一例である。信号入力Ｉｎ１は前記二信号の一方である第１の信号の一例である。また、信号入力Ｉｎ２は前記二信号の他方である第２の信号の一例である。
【００２０】
この位相差検出部４は位相差検出機能とオフセット機能を備える。位相差検出機能は、一例として、０〔度〕ないし７２０〔度〕の広い範囲で位相差を検出する。この位相差検出機能により、信号入力Ｉｎ１、Ｉｎ２間の位相差が検出される。この結果、検出位相差ＤＰを表す位相差出力Ｏｐが得られる。この位相差出力Ｏｐは検出位相差ＤＰを表す電気信号である。この位相差出力Ｏｐがオフセット制御部６に加えられる。
【００２１】
オフセット機能は、信号入力Ｉｎ１、Ｉｎ２間の検出位相差をオフセット値によりシフトして出力する機能である。一例であるオフセット機能は、広い範囲の位相差検出機能を維持しながら、検出位相差を所定の範囲にシフトさせるためのオフセット値を加算又は減算する。即ち、オフセット制御部６からのオフセット制御信号ＯＦＣにより既述のオフセット値の加算又は減算が行われる。
【００２２】
オフセット制御部６は、既述のオフセット値を制御する制御手段の一例である。このオフセット制御部６では、位相差出力Ｏｐに基づき、検出位相ＤＰが所定の下限値ＰL 以上、上限値ＰH 以下になるように既述のオフセット値を制御する。この制御のため、オフセット制御部６では、位相差出力Ｏｐに基づき、検出位相ＤＰが上限値ＰH 又は下限値ＰL に到達したか否かを判定する。検出位相ＤＰが上限値ＰH 又は下限値ＰL に到達していれば、オフセット制御部６からオフセット制御信号ＯＦＣが得られる。上限値ＰH 及び下限値ＰL は位相差検出部４の位相差検出可能な範囲内に設定される。上限値ＰH はその位相差範囲の上端より小さい値である。下限値ＰL はその位相差範囲の下端より大きい値である。
【００２３】
斯かる構成では、次のような位相差検出及び検出制御が行われる。位相差検出部４では、オフセット値＋ＯＦ又は−ＯＦで位相差検出が行われる。検出位相差ＤＰが上限値ＰH 又は下限値ＰL に到達すれば、オフセット制御部６からオフセット制御信号ＯＦＣが出力される。このオフセット制御信号ＯＦＣは連続した信号でもよいし、検出位相差ＤＰが上限値ＰH 又は下限値ＰL に到達したことを契機とする瞬間的な信号でもよい。
【００２４】
この場合、オフセット値＋ＯＦで、検出位相差ＤＰが上限値ＰH 又は下限値ＰL に到達すれば、オフセット値＋ＯＦからオフセット値−ＯＦに変更される。その場合、その到達時点で、現行のオフセット値が−ＯＦであれば、オフセット値＋ＯＦに変更される。即ち、検出位相差ＤＰに応じてオフセット値の加算又は減算により、検出位相差ＤＰが下限値ＰL 以上、上限値ＰH 以下の位相差範囲に制御される。
【００２５】
この位相差検出及び制御の動作について、図２を参照する。図２に示す処理手順は一例であって、係る手順に限定されない。
【００２６】
この動作手順は、本開示の位相差検出方法の一例である。図２に示す処理手順では、位相差検出（ステップＳ１）、出力判定（ステップＳ２、Ｓ３）、オフセット処理（ステップＳ４）を含んでいる。
【００２７】
位相差検出（ステップＳ１）は、少なくとも二信号間の位相差を検出する処理である。この処理は、位相差検出部４で実行される。既述の二信号の一例として、信号入力Ｉｎ１と信号入力Ｉｎ２が位相差検出部４に加えられる。位相差検出部４では、既述の位相差検出機能により、信号入力Ｉｎ１、Ｉｎ２間の位相差が検出される。この処理により、検出位相差ＤＰを表す位相差出力Ｏｐが得られる。
【００２８】
出力判定（ステップＳ２、Ｓ３）では、検出位相差ＤＰが上限値ＰH 又は下限値ＰL に到達したことを判定する。この出力判定は、検出位相差ＤＰが上限値以上（ＤＰ≧ＰH ）又は下限値以下（ＤＰ≦ＰL ）に到達したことを判定する（ステップＳ３）。検出位相差ＤＰが上限値以上（ＤＰ≧ＰH ）又は下限値以下（ＤＰ≦ＰL ）に到達した場合には（ステップＳ３のＹＥＳ）、オフセット処理（ステップＳ４）に移行する。
【００２９】
オフセット処理（ステップＳ４）は、位相差検出部４に対して既述のオフセット値ＯＦの加算又は減算を行う処理である。検出位相差ＤＰが上限値以上（ＤＰ≧ＰH ）又は下限値以下（ＤＰ≦ＰL ）に到達すれば、既述の位相差範囲に検出位相差ＤＰがシフトするようにオフセット値ＯＦの減算（又は加算）を行う。例えば、位相差検出部４の検出位相差ＤＰが上限値ＰH に到達した時点で、設定中のオフセット値が＋ＯＦであれば、オフセット値−ＯＦに変更する。また、設定中のオフセット値が−ＯＦであれば、リセット信号ＲＥＳＥＴに基づき、オフセット値＋ＯＦに変更する。
【００３０】
次に、オフセット処理の後、再び位相差検出（ステップＳ１）に戻り、同様の位相差検出を行う。ステップＳ３（出力判定）において、検出位相差ＤＰが上限値以上（ＤＰ≧ＰH ）又は下限値以下（ＤＰ≦ＰL ）に到達していなければ（ステップＳ３のＮＯ）、オフセット処理（ステップＳ４）に移行することなく、ステップＳ１に戻る。つまり、検出位相差ＤＰが検出可能な位相差範囲Ｐｒ（ＰL ＜ＤＰ＜ＰH ）内にあれば、現状のオフセット値が維持される。
【００３１】
このような位相差検出では、次のような利点がある。
【００３２】
(1) 位相差検出において、連続的な位相差出力特性が得られる。
【００３３】
この位相差出力特性について、図３を参照する。図３に示す位相差出力特性は、検出位相差（横軸）に対して位相差出力レベル（縦軸）を示している。検出位相差ＤＰに応じて直線的な位相差出力レベルが得られている。検出位相差ＤＰが上限値ＰH に到達すると、既述のオフセット値ＯＦの加算又は減算により、位相差Ｄ１にシフトされる。また、検出位相差ＤＰが下限値ＰL に到達すると、既述のオフセット値ＯＦの加算又は減算により、位相差Ｄ２にシフトされる。つまり、検出位相差ＤＰが上限値ＰH に到達すると、所定の位相差Ｄ１にシフトされ（即ち、シフト量＝ＰH −Ｄ１）、また、下限値ＰL に到達すると、所定の位相差Ｄ２（＞Ｄ１）にシフトされる（シフト量＝ＰL ＋Ｄ２）。この結果、検出位相差を所定位相差だけ増加又は減少させるので、あらゆる位相差で連続的な位相差出力特性が得られる。
【００３４】
(2) 検出位相差ＤＰを位相差範囲Ｐｒにシフトさせるには、オフセット値に例えば、３６０〔度〕程度の任意の値を設定することができる。
【００３５】
(3) 位相差検出部４の位相差検出機能において、位相検出可能な範囲は、既述の位相差範囲Ｐｒを超えて任意の値にできる。その検出可能な範囲において、連続的な位相差検出出力を得ることができる。
【００３６】
〔第２の実施の形態〕
【００３７】
第２の実施の形態について、図４を参照する。図４に示す位相差検出回路は一例であり、係る構成に本発明は限定されない。図４において、図１と同一部分には同一符号を付してある。
【００３８】
この位相差検出回路２２は、本開示の位相差検出回路の一例である。この位相差検出回路２２は、例えば、０〜７２０〔度〕の位相差を検出する機能を備え、検出位相差ＤＰの上限値ＰH 及び下限値ＰL を判定する。検出位相差ＤＰの値が上限値ＰH 又は下限値ＰL に到達すれば、３６０〔度〕だけ加減させ、これにより、あらゆる位相差に対して連続的な位相差出力特性を実現する。
【００３９】
図４に示す位相差検出回路２２の位相差検出部２４は信号間の位相差を検出する位相差検出手段の一例であり、位相比較部２６と、オフセット部２８とが備えられている。この位相差検出部２４には位相差検出対象の一例である二信号として信号入力Ｉｎ１、Ｉｎ２が加えられている。位相差検出部２４の出力側にはローパスフィルタ（Low-Pass Filter ：ＬＰＦ）部３０が設置されている。そして、オフセット制御部６には上限／下限判定部３２と、リセット信号生成部３４とが設置されている。
【００４０】
位相比較部２６は、例えば、０ないし７２０〔度〕の位相差範囲で位相差を検出する機能を備えている。この位相比較部２６には信号入力Ｉｎ１が入力され、信号入力Ｉｎ２がオフセット部２８を介して入力されている。オフセット部２８は、二信号の一方である信号入力Ｉｎ２側に設置されており、信号入力Ｉｎ２に対し、既述のオフセット値を設定する。位相比較部２６は、信号入力Ｉｎ１と、オフセット値が設定された信号入力Ｉｎ２とを比較し、両者の位相差を０〜７２０〔度〕の範囲で検出する。従って、位相比較部２６には検出位相差ＤＰを表す位相差パルスＰＰが得られる。この位相差パルスＰＰのパルス幅が、検出位相差ＤＰの大きさを表す。
【００４１】
ＬＰＦ部３０は、位相差パルスＰＰを直流レベルに変換する信号変換手段の一例である。このＬＰＦ部３０には位相差パルスＰＰが直流レベルに変換された既述の位相差出力Ｏｐが得られる。この位相差出力Ｏｐは、検出位相差ＤＰの大きさに比例したレベルを持つ信号である。この位相差出力Ｏｐは、上限／下限判定部３２に入力される。
【００４２】
上限／下限判定部３２は、検出位相差ＤＰが上限値に到達したか又は下限値に到達したかの出力レベル判定手段の一例である。この上限／下限判定部３２には予め基準値として、上限値Ｖｔｈ−ＨＩと下限値Ｖｔｈ−ＬＯが設定されている。上限値Ｖｔｈ−ＨＩと下限値Ｖｔｈ−ＬＯは、位相差出力Ｏｐと比較する直流電圧値である。そこで、位相差出力Ｏｐが上限値Ｖｔｈ−ＨＩ又は下限値Ｖｔｈ−ＬＯに到達していれば、その判定出力が得られる。この判定出力はリセット信号生成部３４に入力される。
【００４３】
リセット信号生成部３４は、上限／下限判定部３２の判定出力に基づき、リセット信号ＲＥＳＥＴを生成する。このリセット信号ＲＥＳＥＴは、位相差検出部２４のオフセット部２８に入力される。
【００４４】
斯かる構成では、リセット信号ＲＥＳＥＴがオフセット部２８に加えられると、オフセット処理が実行される。即ち、リセット信号ＲＥＳＥＴの入力前に設定されていたオフセット値は、リセット信号ＲＥＳＥＴを受けて新たなオフセット値に変更される。つまり、オフセット値の変更により、リセット信号ＲＥＳＥＴの入力前の状態から例えば、オフセット値として例えば、１８０〔度〕の加算又は減算が行われる（後述のパルス反転）。これにより、信号入力Ｉｎ１、Ｉｎ２の位相差がいかなる値においても、位相差検出回路２２の位相差出力Ｏｐが連続的に変化することとなる。
【００４５】
この位相差検出回路２２の位相差出力特性について、図５を参照する。図５に示す位相差出力特性は一例であり、係る特性に本発明が限定されない。
【００４６】
図５は、一例として検出位相差ＤＰの上限値ＰH を６３０〔度〕、下限値ＰL を９０〔度〕に設定した場合の位相差出力特性である。横軸が検出位相差ＤＰ〔ｄｅｇ（＝度）〕、縦軸が位相差出力レベル〔％〕である。この出力特性は、検出位相差ＤＰに応じて位相差出力レベルの変化を示している。図５において、湾曲した矢印は位相シフト、双方向矢印は位相差変化を示す。
【００４７】
検出位相差ＤＰが６３０〔度〕を超える位相差出力Ｏｐ（出力電圧）に到達すると、リセット信号生成部３４にリセット信号ＲＥＳＥＴが発生する。これにより、検出位相差ＤＰは−３６０〔度〕だけシフトされ、２７０〔度〕となる。この場合、検出位相差ＤＰは２７０〔度〕より増減する。
【００４８】
また、検出位相差ＤＰが９０〔度〕に到達すると、同様に、リセット信号生成部３４にはリセット信号ＲＥＳＥＴが発生する。リセット信号ＲＥＳＥＴは、オフセット値を切り替える制御信号の一例であり、リセット信号生成部３４は制御信号生成手段の一例である。これにより、検出位相差ＤＰは＋３６０〔度〕だけシフトされ、４５０〔度〕となる。この場合、検出位相差ＤＰは４５０〔度〕より増減することになる。
【００４９】
〔第３の実施の形態〕
【００５０】
第３の実施の形態について、図６を参照する。図６に示す位相差検出回路２２は一例であり、係る構成に本発明は限定されない。図６において、図４と同一部分には同一符号を付してある。
【００５１】
図６に示す位相差検出回路２２の位相差検出部２４では、信号入力Ｉｎ１を位相差検出の基準（マスタ）側に、信号入力Ｉｎ２をスレーブ側に設定されている。信号入力Ｉｎ１側に設置されたこの分周回路３６には、一例としてＤ形フリップフロップ（Ｄ−ＦＦ）４１、４２が設置されている。信号入力Ｉｎ１は、Ｄ−ＦＦ４１にクロックとして入力され、このＤ−ＦＦ４１で２分周される。Ｄ−ＦＦ４１の出力Ａ２は、Ｄ−ＦＦ４２のクロックとして入力され、Ｄ−ＦＦ４２で２分周される。この結果、分周回路３６では、信号入力Ｉｎ１の４分周出力Ａ４が得られる。この分周出力Ａ４が位相比較部２６のＤ−ＦＦ４４及びエクスクルーシブＯＲ（Exclusive:ＥＸＯＲ、排他的論理和）論理ゲート４６に入力されている。
【００５２】
オフセット部２８は、信号入力Ｉｎ２側に設置されている。このオフセット部２８は、一例としてＤ−ＦＦ４３及び選択回路（Selector：ＳＥＬ）４８を備える。Ｄ−ＦＦ４３は分周手段の一例である。信号入力Ｉｎ２は、Ｄ−ＦＦ４３にクロックとして入力され、Ｄ−ＦＦ４３で２分周される。Ｄ−ＦＦ４３には非反転出力Ｂ２及び反転出力Ｂ２Ｘが得られる。ＳＥＬ４８は、非反転出力Ｂ２又は反転出力Ｂ２Ｘの選択手段の一例である。ＳＥＬ４８は、リセット信号ＲＥＳＥＴを受けることにより、非反転出力Ｂ２又は反転出力Ｂ２Ｘを出力する。例えば、リセット信号ＲＥＳＥＴ＝Ｈのとき、非反転出力Ｂ２から反転出力Ｂ２Ｘに切り替えられる。また、リセット信号ＲＥＳＥＴ＝Ｌのとき、反転出力Ｂ２Ｘから非反転出力Ｂ２に切り替えられる。非反転出力Ｂ２又は反転出力Ｂ２Ｘは、位相比較部２６のＤ−ＦＦ４４のＣＬＫ入力に加えられる。
【００５３】
位相比較部２６は、一例としてＤ−ＦＦ４４及びＥＸＯＲ論理ゲート４６を備えている。Ｄ−ＦＦ４４には、Ｄ−ＦＦ４３の反転出力Ｂ２Ｘ又は非反転出力Ｂ２がクロックとして入力される。従って、Ｄ−ＦＦ４４では、Ｄ−ＦＦ４２の出力が反転出力Ｂ２Ｘ又は非反転出力Ｂ２によりゲーティングされる。そして、ＥＸＯＲ論理ゲート４６には、Ｄ−ＦＦ４２の出力Ａ４と、Ｄ−ＦＦ４４の出力が加えられている。従って、ＥＸＯＲ論理ゲート４６には、信号入力Ｉｎ１を基準にして信号入力Ｉｎ２の位相差が検出され、検出位相差ＤＰを表す位相差パルスＰＰが得られる。
【００５４】
Ｄ−ＦＦ４２、４４の出力とＥＸＯＲ論理ゲート４６の出力について、図７を参照する。図７は、ＥＸＯＲ論理ゲート４６の真理値表を示している。各Ｄ−ＦＦ４２、４４の出力が共にＬ（低レベル）出力又はＨ（高レベル）出力の場合、両者の排他的論理和により、ＥＸＯＲ論理ゲート４６の出力はＬ出力となる。Ｄ−ＦＦ４２、４４の出力の一方がＬ出力又は他方がＨ出力の場合、両者の排他的論理和により、ＥＸＯＲ論理ゲート４６の出力はＨ出力となる。即ち、ＥＸＯＲ論理ゲート４６のＨ出力区間が検出位相差ＤＰを示している。
【００５５】
この位相差検出部２４の論理動作について、図８を参照する。図８に示すタイムチャートは、位相差検出部２４の各部の論理動作を示しており、この論理動作に本発明が限定されない。
【００５６】
図８のＡは信号入力Ｉｎ１、図８のＤは信号入力Ｉｎ２を示している。この例では、信号入力Ｉｎ１、Ｉｎ２の１周期の区間がθB ＝３６０〔度〕に設定され、そのＨ出力区間がθA ＝１８０〔度〕、そのＬ出力区間が１８０〔度〕である。従って、信号入力Ｉｎ１、Ｉｎ２の２周期の区間がθC ＝７２０〔度〕である。
【００５７】
信号入力Ｉｎ１がクロックとして入力されたＤ−ＦＦ４１には、図８のＢに示す出力Ａ２が得られる。出力Ａ２は、１周期がθC ＝７２０〔度〕であり、そのＨ出力区間がθB ＝３６０〔度〕、そのＬ出力区間が３６０〔度〕である。この出力Ａ２がクロックとして入力されたＤ−ＦＦ４２には、図８のＣに示す出力Ａ４が得られる。出力Ａ４は、１周期が１４４０〔度〕であり、そのＨ出力区間が７２０〔度〕、そのＬ出力区間が７２０〔度〕である。
【００５８】
信号入力Ｉｎ２がクロックとして入力されたＤ−ＦＦ４３には、７２０〔度〕を１周期とする非反転出力Ｂ２及び反転出力Ｂ２Ｘが得られる。リセット信号ＲＥＳＥＴがＲＥＳＥＴ＝Ｈであれば、図８のＥに示すように、ＳＥＬ４８で非反転出力Ｂ２が選択される。リセット信号ＲＥＳＥＴがＲＥＳＥＴ＝Ｌであれば、図８のＦに示すように、ＳＥＬ４８で反転出力Ｂ２Ｘが選択される。つまり、リセット信号ＲＥＳＥＴのＨ／Ｌが切り替わると、ＳＥＬ４８の出力が非反転出力Ｂ２又は反転出力Ｂ２Ｘ出力に切り替えられる。
【００５９】
ＲＥＳＥＴ＝Ｈのとき、Ｄ−ＦＦ４４では出力Ａ４が非反転出力Ｂ２でゲーティングされ、図８のＧに示す出力が得られる。ＥＸＯＲ論理ゲート４６では、出力Ａ４とＤ−ＦＦ４４の出力との排他的論理和（一方がＨ出力、他方がＬ出力）により、図８のＨに示す出力（位相差パルスＰＰ）が得られる。
【００６０】
ＲＥＳＥＴ＝Ｌのとき、Ｄ−ＦＦ４４では出力Ａ４が反転出力Ｂ２Ｘでゲーティングされ、図８のＩに示す出力が得られる。ＥＸＯＲ論理ゲート４６では、出力Ａ４とＤ−ＦＦ４４の出力との排他的論理和（一方がＨ出力、他方がＬ出力）により、図８のＪに示す出力が得られる（位相差パルスＰＰ）。この場合、図８のＨ及びＪに示す位相差パルスＰＰのＨ出力区間は１８０〔度〕相当のパルス幅差分である。
【００６１】
次に、上限／下限判定部３２、リセット信号生成部３４及びこれらの動作について、図９、図１０及び図１１を参照する。図９は上限／下限判定部３２及びリセット信号生成部３４の構成例を示し、図１０は上限／下限判定部３２の動作を示し、図１１は上限／下限判定部３２のＥＸＯＲ論理ゲートの真理値表を示している。係る構成及び動作に本発明は限定されない。図９において、図４と同一部分には同一符号を付してある。
【００６２】
図９に示す上限／下限判定部３２では一例として上限判定部３２Ｈと、下限判定部３２Ｌと、ＥＸＯＲ論理ゲート５０とが含まれる。即ち、上限／下限判定部３２は、検出位相差が上限値以上又は下限値以下を判定するウインドコンパレータを構成している。
【００６３】
上限判定部３２Ｈにはコンパレータ５２が設置され、下限判定部３２Ｌにはコンパレータ５３が設置されている。コンパレータ５２には、基準入力として上限電圧Ｖｔｈ−ＨＩが設定され、コンパレータ５３には、基準入力として下限電圧Ｖｔｈ−ＬＯが設定されている。上限電圧Ｖｔｈ−ＨＩの生成には、抵抗５４、５６の分圧回路５８が用いられている。この場合、直流電圧を抵抗５４、５６の抵抗比で分圧することにより、上限基準電圧Ｖｔｈ−ＨＩが設定される。また、下限電圧Ｖｔｈ−ＬＯの生成には、抵抗６０、６２の分圧回路６４が用いられている。この場合、直流電圧を抵抗６０、６２の抵抗比で分圧することにより、下限電圧Ｖｔｈ−ＬＯが設定される。
【００６４】
この上限／下限判定部３２では、図１０のＡに示すように、コンパレータ５２は、位相差出力Ｏｐのレベルが上限電圧Ｖｔｈ−ＨＩ以上では、図１０のＢに示すＨ出力、またＶｔｈ−ＨＩ以下ではＬ出力となる。また、コンパレータ５３は、位相差出力Ｏｐが下限電圧Ｖｔｈ−ＬＯ以下では図１０のＣに示すＬ出力、下限電圧Ｖｔｈ−ＬＯ以上ではＨ出力となる。
【００６５】
各コンパレータ５２、５３の各出力が入力されるＥＸＯＲ論理ゲート５０では、図１１に示す真理値表に記載された論理動作となる。各コンパレータ５２、５３で得られる各出力Ｈ／Ｌが相違しているとき、図１０のＤに示すように、ＥＸＯＲ論理ゲート５０はＨ出力を発生する。また、各コンパレータ５２、５３の各出力がＨ又はＬで一致していれば、ＥＸＯＲ論理ゲート５０はＬ出力（図１０のＤのＬ）を発生する。即ち、検出位相差が下限値以下、上限値以上でＬ出力となり、検出位相差が下限値以上、上限値以下でＨ出力となる。
【００６６】
そして、ＥＸＯＲ論理ゲート５０の出力側に設置されたリセット信号生成部３４は、一例としてマイコン（ＵＰＣ）６６で構成される。このマイコン６６は、ＥＸＯＲ論理ゲート５０の出力即ち、上限／下限判定部３２の判定出力がＬ出力であれば、リセット信号ＲＥＳＥＴを現状出力から反転値に切り替える。即ち、現状出力がＨ出力であれば反転出力Ｌに切り替えられ、又は現状出力がＬであればその反転値である非反転出力Ｈに切り替えられる。
【００６７】
このマイクロコンピュータ６６について、図１２を参照する。図１２に示すマイクロコンピュータの構成は一例であり、係る構成に本発明は限定されない。
【００６８】
図１２に示すマイクロコンピュータ６６では、プロセッサ６８、メモリ部７０及び入出力部（Ｉ／Ｏ）７２を備えている。メモリ部７０にはプログラムを格納するＲＯＭ（Read-Only Memory）や、データを格納するＲＡＭ（Random-Access Memory）を備えている。斯かる構成では、Ｉ／Ｏ７２にＥＸＯＲ論理ゲート５０の出力が取り込まれ、ＥＸＯＲ論理ゲート５０の出力がＬからＨに遷移したとき、出力中のリセット信号ＲＥＳＥＴを現状出力からその反転値に切り替えて出力する。
【００６９】
この実施の形態の位相差検出回路２２（図６）の動作について、図１３及び図１４を参照する。図１３は、ＬＰＦ部３０の出力が下限電圧Ｖｔｈ−ＬＯに到達する過程の動作を示している。また、図１４は、ＬＰＦ部３０の出力が上限電圧Ｖｔｈ−ＨＩに到達する過程の動作を示している。
【００７０】
図１３のＡに示す信号入力Ｉｎ１は既述したように、分周回路３６で４分周され、Ｄ−ＦＦ４２には、図１３のＤに示す出力Ａ４が得られる。図１３のＢに示す信号入力Ｉｎ２は既述したように、Ｄ−ＦＦ４３で２分周される。このとき、ＲＥＳＥＴ＝Ｌであれば、ＳＥＬ４８では、Ｄ−ＦＦ４３の非反転出力Ｂ２が選択され、図１３のＣに示す非反転出力Ｂ２が得られる。
【００７１】
Ｄ−ＦＦ４４では、クロックにＤ−ＦＦ４３の非反転出力Ｂ２が加えられ、Ｄ−ＦＦ４２の出力がゲーティングされ、図１３のＥに示す出力が得られる。ＥＸＯＲ論理ゲート４６では、Ｄ−ＦＦ４２の出力Ａ４とＤ−ＦＦ４４の出力の排他的論理和により、図１３のＦに示す出力が得られる。
【００７２】
この場合、ＥＸＯＲ論理ゲート４６の出力パルスのＨ区間が徐々に小さくなると、ＬＰＦ部３０の出力は図１３のＧに示すように、徐々に低下する。ＬＰＦ部３０の出力（位相差出力Ｏｐ）が下限電圧Ｖｔｈ−ＬＯに到達すると、ＥＸＯＲ論理ゲート５０がＬ出力（図１０のＤ）を発生する。このＬ出力により、リセット信号生成部３４のマイコン６６が図１３のＨに示すリセット信号ＲＥＳＥＴを発生する。この場合、現行のリセット信号がＲＥＳＥＴ＝Ｌとすれば、その反転値として、ＲＥＳＥＴ＝Ｈに切り替わる。
【００７３】
この時点からＳＥＬ４８の出力が、ＲＥＳＥＴ＝Ｈへの遷移を契機に、即ち、その時点で図１３のＣに示すように、非反転出力Ｂ２から反転出力Ｂ２Ｘに切り替えられる。これにより、検出位相差がシフトし、ＬＰＦ部３０の出力は、図１３のＧに示すように、時点ｔ１以降では下限電圧Ｖｔｈ−ＬＯより高い値に回復する。
【００７４】
この場合も、図１４のＡに示す信号入力Ｉｎ１は分周回路３６で４分周され、Ｄ−ＦＦ４２には図１４のＤに示す出力Ａ４が得られる。また、図１４のＢに示す信号入力Ｉｎ２がＤ−ＦＦ４３で２分周され、このとき、ＲＥＳＥＴ＝Ｈであるので、ＳＥＬ４８では、Ｄ−ＦＦ４３の反転出力Ｂ２Ｘが選択され、図１４のＣに示す反転出力Ｂ２Ｘが得られる。
【００７５】
Ｄ−ＦＦ４４では、クロックにＤ−ＦＦ４３の反転出力Ｂ２Ｘが加えられ、Ｄ−ＦＦ４２の出力がゲーティングされ、図１４のＥに示す出力が得られる。ＥＸＯＲ論理ゲート４６では、Ｄ−ＦＦ４２の出力Ａ４とＤ−ＦＦ４４の出力の排他的論理和により、図１４のＦに示す出力が得られる。
【００７６】
この場合、ＥＸＯＲ論理ゲート４６の出力パルスのＨ区間が徐々に大きくなると、ＬＰＦ部３０の出力は図１４のＧに示すように、徐々に上昇する。ＬＰＦ部３０の出力（位相差出力Ｏｐ）が上限電圧Ｖｔｈ−ＨＩに到達すると、ＥＸＯＲ論理ゲート５０が出力Ｌ（図１０のＤ）を発生する。この出力Ｌにより、リセット信号生成部３４のマイコン６６が図１４のＨに示すリセット信号ＲＥＳＥＴを発生する。この場合、現行のリセット信号がＲＥＳＥＴ＝Ｈとすれば、その反転値として、ＲＥＳＥＴ＝Ｌに切り替えられる。
【００７７】
この時点からＳＥＬ４８の出力が、ＲＥＳＥＴ＝Ｌへの遷移を契機に、図１４のＣに示すように、非反転出力Ｂ２から反転出力Ｂ２Ｘに切り替えられる。これにより、検出位相差がシフトし、ＬＰＦ部３０の出力は、図１４のＧに示すように、時点ｔ２以降では上限電圧Ｖｔｈ−ＨＩより低い値に回復する。
【００７８】
このような動作により、検出位相差が下限値未満となり又は上限値を超えても、下限値以上、上限値以下の位相検出範囲に制御され、連続した位相差検出を行うことができる。
【００７９】
以上述べた第３の実施の形態について、利点や特徴事項を以下に列挙する。
【００８０】
(1) 一例として０〜７２０〔度〕の位相差検出機能を備え、検出位相差が上限値及び下限値に到達したことを判定し、位相差検出値を一定位相差として例えば、１８０〔度〕だけを加減させる。この結果、信号入力のあらゆる位相差に対し、連続的な位相差出力特性を実現できる。従って、位相差を検出する二信号の入力位相差が０〜３６０〔度〕のいかなる値でも、連続的な出力が得られる。
【００８１】
(2) 上記位相差検出回路２２では、０〜７２０度の位相差と、位相差検出値を位相差検出範囲の上限及び下限で１８０〔度〕だけ加減する構成を備える。
【００８２】
(3) 位相差検出回路２２では、上限及び下限で位相差検出値を１８０〔度〕だけを加減する処理に、検出位相差に相当するパルス信号を直流信号に変換するＬＰＦ部３０の出力と、コンパレータ５２、５３とを含む構成で実現している。
【００８３】
(4) 位相差検出回路２２では、上限及び下限で位相差検出値を１８０〔度〕だけ加減する処理に、Ｄ−ＦＦ４３の反転出力と非反転出力を、リセット信号生成部３４が発生するリセット信号ＲＥＳＥＴで切り替える構成を備えている。
【００８４】
(5) 二信号の位相差検出において、一方の信号入力Ｉｎ１側を二つのＤ−ＦＦ４１、４２の分周出力と、他方の信号入力Ｉｎ２側を一つのＤ−ＦＦ４３の分周出力（反転出力及び非反転出力）とを用いることにより、位相差を検出している。
【００８５】
(6) 位相差の検出では、Ｄ−ＦＦ４４とＥＸＯＲ論理ゲート４６とを用いている。Ｄ−ＦＦ４４では、Ｄ−ＦＦ４２の分周出力をＤ−ＦＦ４３の反転出力及び非反転出力でゲーティングし、ＥＸＯＲ論理ゲート４６で、Ｄ−ＦＦ４２の出力と、Ｄ−ＦＦ４４の出力との排他的論理和により、検出位相差をパルス幅に変換して出力させている。
【００８６】
(7) リセット信号生成部３４では一例として、マイクロコンピュータ６６を用いることにより、上限／下限判定出力部３２の出力値がＨになった場合、リセット信号ＲＥＳＥＴを生成する。現状出力がＲＥＳＥＴ＝Ｈであれば、上限／下限判定出力部３２の出力値がＨになった場合に、リセット信号ＲＥＳＥＴは反転値に切り替えられる。つまり現状出力がＲＥＳＥＴ＝Ｈであれば、ＲＥＳＥＴ＝Ｌに切り替えている。これにより、位相差の連続的な検出出力を得ることができる。
【００８７】
〔第４の実施の形態〕
【００８８】
第４の実施の形態について、図１５を参照する。図１５に示すマイクロ波電力伝送装置は一例であり、係る構成に本発明は限定されない。
【００８９】
図１５に示すマイクロ波電力伝送装置７０は、本開示の無線電力伝送装置の一例であり、宇宙太陽光発電の出力をマイクロ波伝送する。このマイクロ波電力伝送装置７０には、電力源７４が設置され、この電力源７４には一例として、太陽電池７５が用いられている。太陽電池７５は、太陽光により発電する。この電力源７４は、例えば、宇宙空間に設置されるが、地球上に設置されてもよい。
【００９０】
この電力源７４の出力側には複数の電力／マイクロ波変換器７６が設置され、この電力／マイクロ波変換器７６の出力側には位相制御送信部７８０、７８１、７８２・・７８Ｎが個別に設置されている。各電力／マイクロ波変換器７６は電力を送信可能な無線信号の一例として、６〔ＧＨｚ〕程度の周波数のマイクロ波に変換する。位相制御送信部７８０、７８１、７８２・・・７８Ｎは、本開示の位相制御方法及び位相制御回路の一例である。
【００９１】
電力源７４で得られた電力は、各電力／マイクロ波変換器７６により各マイクロ波Ｍ0 、Ｍ1 、Ｍ2 、Ｍ3 ・・・ＭN に変換され、各マイクロ波Ｍ0 、Ｍ1 、Ｍ2 、Ｍ3 ・・・ＭN は、位相制御送信部７８０、７８１、７８２・・７８Ｎに加えられる。位相制御送信部７８０、７８１、７８２・・７８Ｎでは、電力／マイクロ波変換器７６からのマイクロ波出力を送信する際、電力伝送効率が最大となるように、マイクロ波出力位相を任意の値に制御する。出力位相が制御されたマイクロ波出力は、各アンテナ８０により個別に電力受給先に送信される。
【００９２】
このマイクロ波電力伝送装置７０の位相制御回路について、図１６を参照する。図１６に示す位相制御回路は一例であり、斯かる構成に本発明が限定されない。図１６において、図１５と同一部分には同一符号を付してある。
【００９３】
図１６に示す位相制御回路８２は、本開示の位相制御方法及び位相制御回路の一例である。この位相制御回路８２は、既述のマイクロ波電力伝送装置７０において、位相差制御フィードバック系を構成している。この位相制御回路８２では、複数の位相制御送信部７８０、７８１、７８２・・７８Ｎの一つである例えば、位相制御送信部７８０を基準（マスタ）側に他の位相制御送信部７８１、７８２・・７８Ｎをスレーブ側に設定する。
【００９４】
各位相制御送信部７８０、７８１、７８２・・７８Ｎのそれぞれには移相器８４及び増幅器（ＡＭＰ）８６が設置されている。各移相器８４には既述の電力／マイクロ波変換器７６からマイクロ波Ｍ0 、Ｍ1 、Ｍ2 、Ｍ3 ・・・ＭN が入力される。ＡＭＰ８６は既述の位相制御送信部７８０、７８１・・・７８Ｎの例えば、終段増幅器である。このＡＭＰ８６にはアンテナ８０が接続され、既述のマイクロ波が送信される。この実施の形態では、各ＡＭＰ８６からマイクロ波Ｍ0 、Ｍ1 、Ｍ2 、Ｍ3 ・・・ＭN の各信号から位相θ0 、θ1 、θ2 、θ3 ・・・θN が検出される。従って、各ＡＭＰ８６は各位相θ0 、θ1 、θ2 、θ3 ・・・θN の検出手段の一例である。
【００９５】
各ＡＭＰ８６で検出された各位相θｉ（＝θ1 、θ2 、θ3 ・・・θN ）は、第１のセレクタ９０により選択されて制御部９４の位相差検出部１０２に加えられる。セレクタ９０は、各位相θ1 、θ2 、θ3 ・・・θN の選択手段の一例である。セレクタ９０は、制御用パーソナルコンピュータ（制御ＰＣ）９８からセレクト信号により制御され、位相θ1 、θ2 、θ3 ・・・θN の何れかが順次に選択される。
【００９６】
制御ＰＣ９８は、セレクタ９０に対するセレクト信号を出力するとともに、第２のセレクタ１００に対するセレクト信号を同期して出力する。制御ＰＣ９８は、基準位相φ０及び目標位相差Δφを出力する。セレクタ１００は位相制御の対象であるスレーブ側の移相器８４を選択する。
【００９７】
制御部９４では、基準側ＡＭＰ８６の検出位相θ0 と、セレクタ９０で選択された既述の位相θｉとの位相差Δθ（＝θｉ−θ0 ）を検出する。この制御部９４では、この検出位相差Δθを目標位相差Δφと比較し、誤差を求める。一例である制御部９４は、位相差検出部１０２と誤差検出部１０４とを備えている。
【００９８】
位相差検出部１０２は、既述の位相差検出回路２（図１）又は位相差検出回路２２（図４）で構成される。セレクタ９０では、既述の位相θｉから、例えば、位相θｉ＝θ1 が選択される。基準側のＡＭＰ８６から基準位相φ０に設定された位相出力θ0 が得られる。
【００９９】
位相差検出部１０２では、位相θ0 と位相θ1 が比較され、検出位相差Δθ＝θｉ−θ0 ＝θ1 −θ0 が求められる。この検出位相差Δθが誤差検出部１０４に加えられる。誤差検出部１０４では、検出位相差Δθと、制御ＰＣ９８で設定された目標位相差Δφとが比較され、位相差誤差が求められる。この位相差誤差が位相制御信号としてのセレクタ１００に加えられる。セレクタ９０、１００は、この場合、位相出力θ1 に関する一つの制御対象を選択するので、位相θ1 を取り出した移相器８４に位相制御信号が加えられ、マイクロ波Ｍ1 の位相θ1 が制御される。この場合、制御ＰＣ９８に設定された目標位相差Δφに検出位相差Δθが到達するように、位相θ1 が制御される。
【０１００】
この位相制御回路８２の制御ＰＣ９８には、例えば、パーソナルコンピュータで構成すればよい。図１７に示す制御ＰＣ９８は一例であり、係る構成に本発明が限定されない。図１７に示す制御ＰＣ９８では、プロセッサ１０６と、メモリ部１０８と、ＲＡＭ１１０と、入出力部１１２とをバス１１４で接続している。プロセッサ１０６は、メモリ部１０８にあるプログラムを実行し、既述のセレクタ９０、１００に対するセレクト信号を生成する。
【０１０１】
メモリ部１０８は、プログラム記憶部１１６と、データ記憶部１１８を備える。プログラム記憶部１１６にはＯＳ（Operating System）や既述の位相制御のための位相制御プログラム等の各種アプリケーションプログラムが記録される。データ記憶部１１８には目標位相差Δφ、基準位相φ０、検出されたデータや演算途上のデータが格納される。従って、メモリ部１０８には、ハードディスクドライブ、ＣＤ、ＤＶＤ等のＲＯＭ、半導体メモリ等の各種の記録媒体を用いることができる。ＲＡＭ１１０は一時的にデータを格納し、実行するプログラムのワークエリアを構成する。
【０１０２】
入出力部１１２では、プロセッサ１０６の制御により、制御部９４からの誤差検出信号を受け、また、既述の基準位相φ０、目標位相差Δφが設定され、セレクタ９０に対するセレクト信号Ｓ1 、セレクタ１００に対するセレクト信号Ｓ2 が出力される。
【０１０３】
この位相制御回路８２の位相差制御について、図１８を参照する。図１８に示す位相差制御の処理手順は一例であり、係る手順に本発明は限定されない。
【０１０４】
この処理手順は、本開示の位相制御方法の一例である。図１８に示す処理手順では、セレクタ９０により制御対象である位相θｉ（＝θ1 、θ2 ・・・θN ）の何れかが選択される（ステップＳ１１）。これに対応してセレクタ１００によりマイクロ波Ｍ1 〜Ｍ4 の何れかが選択され、例えば、位相θ1 の場合には、その入力側のマイクロ波Ｍ1 が選択される。
【０１０５】
検出位相θｉとマスタ側の基準位相θ0 とが比較され、この場合、Δθ＝θｉ−θ0 により位相差Δθが検出される（ステップＳ１２）。この検出位相差Δθは、制御ＰＣ９８の目標位相差Δφと比較され、検出位相差Δθの目標位相差Δφに対する誤差が求められる（ステップＳ１３）。
【０１０６】
この誤差により位相制御が行われる（ステップＳ１４）。この場合、セレクタ１００を通じて位相制御送信部７８１の移相器８４が選択され、その制御入力となる。これにより、マイクロ波Ｍ１の位相がシフトされる。
【０１０７】
検出位相差Δθが目標位相差Δφに一致したか否かを判断する（ステップＳ１５）。検出位相差Δθが目標位相差Δφに一致していなければ（ステップＳ１５のＮＯ）、ステップＳ１２に戻り、継続して位相制御を行う。
【０１０８】
そして、検出位相差Δθが目標位相差Δφに一致すれば（ステップＳ１５のＹＥＳ）、ステップＳ１１に戻り、次の位相θ2 ・・・θN の何れかを選択し、同様に制御する位相制御送信部７８２〜７８Ｎの移相器８４の何れかが選択される。既述の位相制御が継続的に実行される。
【０１０９】
従って、マイクロ波送信中、マイクロ波出力の位相が設定位相に制御され、その結果、最大の電力伝送効率を得られ、維持される。
【０１１０】
この第４の実施の形態について、以下に特徴事項や利点を列挙する。
【０１１１】
(1) マイクロ波出力位相の制御は、複数の位相制御送信部７８０、７８１、７８２・・・７８Ｎの中から何れか一つの例えば、位相制御送信部７８０を基準送信部、その他の位相制御送信部７８０、７８１、７８２・・・７８Ｎをスレーブ送信部とし、これらの位相差を検出することにより位相制御を行っている。
【０１１２】
(2) 制御ＰＣ９８から各位相制御送信部７８０、７８１、７８２・・・７８Ｎに対する目標位相差Δφが出力される。誤差検出器１０４では、目標位相差Δφ（設定位相差）と検出位相差Δθとを比較して誤差が算出される。この誤差出力をスレーブ側の対応する位相制御送信部７８１、７８２・・・７８Ｎの移相器８４に位相制御値として入力し、目標位相差Δφに制御している。
【０１１３】
(3) このような位相差制御ＦＢ系を構成する位相制御回路８２では、目標位相差Δφが２７０〔度〕（＝−９０〔度〕）に設定された場合、制御対象（例えば、位相制御送信部７８０、７８１、７８２・・・７８Ｎ）に揺らぎが発生しても位相差検出部１０２の出力は連続的な区間にあるため、出力信号のばたつきは生じない。
【０１１４】
(4) 位相差が９０〔度〕以下になる出力電圧となると、位相差検出部１０２では、第２の実施の形態で述べた通り、リセット信号ＲＥＳＥＴが発生し、検出位相差が４５０〔度〕に制御される。この結果、この位相差制御ＦＢ系即ち、位相制御回路８２では、目標位相差が９０〔度〕（＝−９０〔度〕）に設定された場合でも、連続的な位相差検出特性の区間で制御することができる。
【０１１５】
(5) マイクロ波無線電力伝送装置等、複数の出力信号の位相差をある一定値に保つための位相差ＦＢ制御装置において、あらゆる位相差において連続的な入出力特性を実現できる。
【０１１６】
(6) 宇宙太陽光発電のマイクロ波電力伝送装置において、マイクロ波出力を送信する際に、マイクロ波出力の位相を制御することができ、電力伝送効率を最大に制御することができる。
【０１１７】
〔他の実施の形態〕
【０１１８】
(1) 上記実施の形態では、宇宙太陽光発電システムを例示したが、本発明は上記実施の形態に限定されない。例えば、電気自動車充電システム等のマイクロ波電力伝送装置にも適用でき、複数のマイクロ波信号の位相差を任意に設定する位相差制御フィードバック系の位相差検出及び位相制御に広く利用できる。
【０１１９】
(2) 本発明は上記実施の形態だけでなく、移動通信や映像伝送、ディジタルＴＶ放送等の無線装置や光伝送装置、その他各種民生機器等に用いられる広帯域出力ＰＬＬ回路に利用できる。
【０１２０】
(3) 第３の実施の形態では、信号入力Ｉｎ１側に二つのＤ−ＦＦを設置して分周しているが、これに限定されない。即ち、一又は三以上のＤ−ＦＦを設置してもよい。また、信号入力Ｉｎ２側に一つのＤ−ＦＦを設置しているが、これに限定されない。即ち、信号入力Ｉｎ１側のＤ−ＦＦによる分周段数をｎとすれば、信号入力Ｉｎ２側のＤ−ＦＦによる分周段数をｎ／２としてもよい。このような構成によれば、位相の検出範囲を上記実施の形態の７２０〔度〕から更に拡大し、位相差を求める構成としてもよい。この検出位相差により、位相制御を行う構成としてもよい。
【０１２１】
(4) 上記実施の形態では、ハードウェア構成について、ディスクリート素子を明示した論理回路等を示したが、本発明は係る構成に限定されない。記録媒体に格納されたプログラムの実行により、ディスクリート素子と同等の機能を実現するソフトウェアで構成された回路を用いてもよい。
【０１２２】
〔比較例〕
【０１２３】
上記実施の形態の比較例について図１９及び図２０を参照する。図１９は位相比較器の入出力特性の一例を示す。また、図２０は検出位相差の揺らぎを示している。
【０１２４】
従来のマイクロ波電力伝送装置における位相差制御ＦＢ系では、通常のＰＬＬ回路に用いられる位相比較器を利用し、対象となる送信マイクロ波の位相差を検出している。係る位相比較器では図１９に示す入出力特性を持っている。この入出力特性例では、入力信号位相差−１８０〔度〕ないし＋１８０〔度〕の位相差範囲に対し、位相差出力電圧〔Ｖ〕は、０〔Ｖ〕ないし５〔Ｖ〕である。
【０１２５】
そして、通常ＰＬＬ回路では、図１９に示す入出力特性で得た位相比較器出力をフィルタリングし、制御対象（ＶＣＯ）にフィードバックすることにより、位相比較器出力電圧の中心値の付近即ち、位相差＝０〔度〕、比較器出力電圧＝２．５〔Ｖ〕に位相を制御している。
【０１２６】
これに対し、マイクロ波電力伝送装置の位相差制御ＦＢ系では、０〔度〕〜３６０〔度〕の任意の位相差に制御することが必要である。このような位相差制御ＦＢ系に、図１９に示す入出力特性を持つ位相比較器を用いる場合には、次のような問題が生じる。
【０１２７】
位相差制御ＦＢ系の目標位相差に例えば、１８０〔度〕の位相差が設定されると、位相比較器出力は、最大値（Ｖｍａｘ＝５〔Ｖ〕）付近に制御される。しかしながら、実際には制御対象の揺らぎがあるため、図２０に示すように、検出位相差は、＋１８０〔度〕ないし−１８０〔度〕の範囲でばたつき（位相差変動）を生じる。このため、位相比較器出力にも最大値（Ｖｍａｘ＝＋５〔Ｖ〕）と最小値（Ｖｍｉｎ＝０〔Ｖ〕）の範囲の大きなばたつき（電圧変動）を生じる。このような電圧変動を伴う電圧をフィルタリングした場合、得られる位相差検出出力信号は最大値（Ｖｍａｘ＝＋５〔Ｖ〕）と最小値（Ｖｍｉｎ＝０〔Ｖ〕）の中間値（Ｖｍｅａｎ＝＋２．５〔Ｖ〕）付近、即ち、位相差が０〔度〕となる。このため、所望の位相差（＝１８０〔度〕）に制御することができない。このような課題は、上記実施の形態により解決されている。
【０１２８】
次に、以上述べた実施例を含む実施の形態に関し、更に以下の付記を開示する。以下の付記に本発明が限定されるものではない。
【０１２９】
（付記１） 二信号間の位相差を検出する位相差検出方法において、
前記二信号間の検出位相差をオフセット値によりシフトして出力し、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御する
ことを特徴とする位相差検出方法。
【０１３０】
（付記２） 前記オフセット値は、前記二信号の一方に対して加算し又は減算されることを特徴とする付記１に記載の位相差検出方法。
【０１３１】
（付記３） 前記二信号が第１の信号と第２の信号であり、
前記第１の信号の分周信号、前記第２の信号の反転信号及び非反転信号を生成し、
前記第１の信号の前記分周信号と、前記第２の信号の前記反転信号又は前記非反転信号とを比較して位相差を検出し、
該検出位相差が前記上限値又は前記下限値に到達したか否かを判定し、
該検出位相差が前記上限値又は前記下限値に到達した時点で前記反転信号を用いていれば前記非反転信号に切り替え、又は前記時点で前記非反転信号を用いていれば前記反転信号に切り替える
ことを特徴とする付記１に記載の位相差検出方法。
【０１３２】
（付記４） 二信号間の位相差を制御する位相制御方法において、
前記二信号間の検出位相差をオフセット値によりシフトして出力し、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御し、
前記位相差範囲内に制御された前記検出位相差と設定位相差との誤差を検出し、
該検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する
ことを特徴とする位相制御方法。
【０１３３】
（付記５） 二信号間の位相差を検出する位相差検出回路において、
前記二信号間の検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記位相差検出手段より出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
を備えることを特徴とする位相差検出回路。
【０１３４】
（付記６） 前記オフセット制御手段は、前記二信号の一方に前記オフセット値の加算又は減算を行う
ことを特徴とする付記５に記載の位相差検出回路。
【０１３５】
（付記７） 前記位相差検出手段は、前記二信号が第１の信号と第２の信号であり、前記第１の信号を分周するとともに、前記第２の信号の反転信号及び非反転信号を生成し、前記第１の信号の前記分周信号と、前記第２の信号の前記反転信号又は非反転信号とを比較して位相差を検出し、
前記オフセット制御手段は、前記検出位相差が前記上限値又は前記下限値に到達したか否かを判定する判定手段を含み、該判定手段の前記検出位相差の前記判定に基づき、前記検出位相差が前記上限値又は前記下限値に到達した時点で前記反転信号を用いていれば前記非反転信号に切り替え、又は前記時点で前記非反転信号を用いていれば前記反転信号に切り替える
ことを特徴とする付記５に記載の位相差検出回路。
【０１３６】
（付記８） 前記オフセット制御手段は、
前記位相検出手段で検出された前記検出位相を表す位相差パルスを直流信号に変換する信号変換手段と、
前記直流信号のレベルが上限レベル以上又は下限レベル以下で出力を発生する比較手段と、
前記比較手段の出力に基づき、前記オフセット値を切り替える制御信号を発生する制御信号生成部と、
を備えることを特徴とする付記５に記載の位相差検出回路。
【０１３７】
（付記９） 二信号間の位相差を制御する位相制御回路において、
前記二信号間の位相差を検出し、前記二信号間の検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
前記位相差検出手段より出力された前記検出位相差と、設定位相差との誤差を検出する誤差検出手段と、
前記誤差検出手段の検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する位相制御手段と、
を備えることを特徴とする位相制御回路。
【０１３８】
（付記１０） 電力源と、
前記電力源の出力を無線信号に変換する複数の変換手段と、
これら変換手段の複数の無線信号から選択された二信号間の位相差を検出し、該検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
前記位相差検出手段より出力された前記検出位相差と、設定位相差との誤差を検出する誤差検出手段と、
前記誤差検出手段の検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する位相制御手段と、
を備えることを特徴とする無線電力伝送装置。
【０１３９】
以上説明したように、位相差検出方法、位相制御方法、位相差検出回路、位相制御回路及び無線電力伝送装置の最も好ましい実施の形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【符号の説明】
【０１４０】
２、２２ 位相差検出回路
４、２４ 位相差検出部
６ オフセット制御部
２６ 位相比較部
２８ オフセット部
３０ ＬＰＦ部
３２ 上限／下限判定部
３４ リセット信号生成部
３６ 分周回路
４１、４２、４３、４４ Ｄ−ＦＦ
４６、５０ ＥＸＯＲ論理ゲート
４８ ＳＥＬ
５２、５３ コンパレータ
３２Ｈ 上限判定部
３２Ｌ 下限判定部
６６ マイクロコンピュータ
７４ 電力源
７５ 太陽電池
７６ 電力／マイクロ波変換器
７８０、７８１、７８２・・・７８Ｎ 位相制御送信部
８２ 位相制御回路
８４ 移相器
８６ ＡＭＰ
９０、１００ セレクタ
９４ 制御部
９８ 制御ＰＣ
１０２ 位相差検出部
１０４ 誤差検出部
１０６ プロセッサ
【特許請求の範囲】
【請求項１】
二信号間の位相差を検出する位相差検出方法において、
前記二信号間の検出位相差をオフセット値によりシフトして出力し、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御する
ことを特徴とする位相差検出方法。
【請求項２】
前記二信号が第１の信号と第２の信号であり、
前記第１の信号の分周信号、前記第２の信号の反転信号及び非反転信号を生成し、
前記第１の信号の前記分周信号と、前記第２の信号の前記反転信号又は前記非反転信号とを比較して位相差を検出し、
該検出位相差が前記上限値又は前記下限値に到達したか否かを判定し、
該検出位相差が前記上限値又は前記下限値に到達した時点で前記反転信号を用いていれば前記非反転信号に切り替え、又は前記時点で前記非反転信号を用いていれば前記反転信号に切り替える
ことを特徴とする請求項１に記載の位相差検出方法。
【請求項３】
二信号間の位相差を制御する位相制御方法において、
前記二信号間の検出位相差をオフセット値によりシフトして出力し、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御し、
前記位相差範囲内に制御された前記検出位相差と設定位相差との誤差を検出し、
該検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する
ことを特徴とする位相制御方法。
【請求項４】
二信号間の位相差を検出する位相差検出回路において、
前記二信号間の検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記位相差検出手段より出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
を備えることを特徴とする位相差検出回路。
【請求項５】
前記位相差検出手段は、前記二信号が第１の信号と第２の信号であり、前記第１の信号を分周するとともに、前記第２の信号の反転信号及び非反転信号を生成し、前記第１の信号の前記分周信号と、前記第２の信号の前記反転信号又は非反転信号とを比較して位相差を検出し、
前記オフセット制御手段は、前記検出位相差が前記上限値又は前記下限値に到達したか否かを判定する判定手段を含み、該判定手段の前記検出位相差の前記判定に基づき、前記検出位相差が前記上限値又は前記下限値に到達した時点で前記反転信号を用いていれば前記非反転信号に切り替え、又は前記時点で前記非反転信号を用いていれば前記反転信号に切り替える
ことを特徴とする請求項４に記載の位相差検出回路。
【請求項６】
前記オフセット制御手段は、
前記位相検出手段で検出された前記検出位相を表す位相差パルスを直流信号に変換する信号変換手段と、
前記直流信号のレベルが上限レベル以上又は下限レベル以下で出力を発生する比較手段と、
前記比較手段の出力に基づき、前記オフセット値を切り替える制御信号を発生する制御信号生成部と、
を備えることを特徴とする請求項４に記載の位相差検出回路。
【請求項７】
二信号間の位相差を制御する位相制御回路において、
前記二信号間の位相差を検出し、前記二信号間の検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
前記位相差検出手段より出力された前記検出位相差と、設定位相差との誤差を検出する誤差検出手段と、
前記誤差検出手段の検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する位相制御手段と、
を備えることを特徴とする位相制御回路。
【請求項８】
電力源と、
前記電力源の出力を無線信号に変換する複数の変換手段と、
これら変換手段の複数の無線信号から選択された二信号間の位相差を検出し、該検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
前記位相差検出手段より出力された前記検出位相差と、設定位相差との誤差を検出する誤差検出手段と、
前記誤差検出手段の検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する位相制御手段と、
を備えることを特徴とする無線電力伝送装置。
【請求項１】
二信号間の位相差を検出する位相差検出方法において、
前記二信号間の検出位相差をオフセット値によりシフトして出力し、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御する
ことを特徴とする位相差検出方法。
【請求項２】
前記二信号が第１の信号と第２の信号であり、
前記第１の信号の分周信号、前記第２の信号の反転信号及び非反転信号を生成し、
前記第１の信号の前記分周信号と、前記第２の信号の前記反転信号又は前記非反転信号とを比較して位相差を検出し、
該検出位相差が前記上限値又は前記下限値に到達したか否かを判定し、
該検出位相差が前記上限値又は前記下限値に到達した時点で前記反転信号を用いていれば前記非反転信号に切り替え、又は前記時点で前記非反転信号を用いていれば前記反転信号に切り替える
ことを特徴とする請求項１に記載の位相差検出方法。
【請求項３】
二信号間の位相差を制御する位相制御方法において、
前記二信号間の検出位相差をオフセット値によりシフトして出力し、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御し、
前記位相差範囲内に制御された前記検出位相差と設定位相差との誤差を検出し、
該検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する
ことを特徴とする位相制御方法。
【請求項４】
二信号間の位相差を検出する位相差検出回路において、
前記二信号間の検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記位相差検出手段より出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
を備えることを特徴とする位相差検出回路。
【請求項５】
前記位相差検出手段は、前記二信号が第１の信号と第２の信号であり、前記第１の信号を分周するとともに、前記第２の信号の反転信号及び非反転信号を生成し、前記第１の信号の前記分周信号と、前記第２の信号の前記反転信号又は非反転信号とを比較して位相差を検出し、
前記オフセット制御手段は、前記検出位相差が前記上限値又は前記下限値に到達したか否かを判定する判定手段を含み、該判定手段の前記検出位相差の前記判定に基づき、前記検出位相差が前記上限値又は前記下限値に到達した時点で前記反転信号を用いていれば前記非反転信号に切り替え、又は前記時点で前記非反転信号を用いていれば前記反転信号に切り替える
ことを特徴とする請求項４に記載の位相差検出回路。
【請求項６】
前記オフセット制御手段は、
前記位相検出手段で検出された前記検出位相を表す位相差パルスを直流信号に変換する信号変換手段と、
前記直流信号のレベルが上限レベル以上又は下限レベル以下で出力を発生する比較手段と、
前記比較手段の出力に基づき、前記オフセット値を切り替える制御信号を発生する制御信号生成部と、
を備えることを特徴とする請求項４に記載の位相差検出回路。
【請求項７】
二信号間の位相差を制御する位相制御回路において、
前記二信号間の位相差を検出し、前記二信号間の検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
前記位相差検出手段より出力された前記検出位相差と、設定位相差との誤差を検出する誤差検出手段と、
前記誤差検出手段の検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する位相制御手段と、
を備えることを特徴とする位相制御回路。
【請求項８】
電力源と、
前記電力源の出力を無線信号に変換する複数の変換手段と、
これら変換手段の複数の無線信号から選択された二信号間の位相差を検出し、該検出位相差をオフセット値によりシフトして出力する位相差検出手段と、
前記出力された検出位相差が所定の下限値以上、上限値以下の位相差範囲となるように前記オフセット値を制御するオフセット制御手段と、
前記位相差検出手段より出力された前記検出位相差と、設定位相差との誤差を検出する誤差検出手段と、
前記誤差検出手段の検出誤差に応じて前記二信号の少なくとも一方の信号位相を制御する位相制御手段と、
を備えることを特徴とする無線電力伝送装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１２−１１４６００（Ｐ２０１２−１１４６００Ａ）
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願番号】特願２０１０−２６０６４８（Ｐ２０１０−２６０６４８）
【出願日】平成２２年１１月２２日（２０１０．１１．２２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願日】平成２２年１１月２２日（２０１０．１１．２２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]