位相比較回路
【課題】入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路を得る。
【解決手段】ＲＦ信号と基準信号との立ち上がりエッジを比較してアップ信号またはダウン信号を生成する位相比較コア回路１と、ＲＦ信号と基準信号との周波数比をＮ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とし、ＲＦ信号の周波数をｆｒｆとしたとき、アップ信号の立ち上がりの直前のＲＦ信号の立ち上がりに同期して立ち上がり、パルス幅は基準信号の1周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号ＭＳＫ１を生成するマスク信号生成回路２と、位相比較コア回路１により生成されたアップ信号およびダウン信号を、マスク信号生成回路２により生成されたマスク制御信号ＭＳＫ１に従いマスクする信号マスク回路３とを備えた。
【解決手段】ＲＦ信号と基準信号との立ち上がりエッジを比較してアップ信号またはダウン信号を生成する位相比較コア回路１と、ＲＦ信号と基準信号との周波数比をＮ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とし、ＲＦ信号の周波数をｆｒｆとしたとき、アップ信号の立ち上がりの直前のＲＦ信号の立ち上がりに同期して立ち上がり、パルス幅は基準信号の1周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号ＭＳＫ１を生成するマスク信号生成回路２と、位相比較コア回路１により生成されたアップ信号およびダウン信号を、マスク信号生成回路２により生成されたマスク制御信号ＭＳＫ１に従いマスクする信号マスク回路３とを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に適用される位相比較回路に関する。
【背景技術】
【０００２】
共通の基準信号が入力される複数のＰＬＬ回路を有するシステムでは、各ＰＬＬ回路の出力信号間の位相差の精度が問題となる場合がある。
【０００３】
ＰＬＬ回路は、入力された基準信号と電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌａｔｏｒ）出力の分周信号との位相を比較し、その比較結果を電圧制御発振器の周波数制御端子にフィードバックすることで、ＶＣＯ出力信号（＝ＰＬＬ出力信号）を基準信号に位相同期させ、基準信号を正確に逓倍した信号を得る回路である。
【０００４】
ここで、ＰＬＬ回路を構成するバッファアンプや分周器の遅延時間、位相比較回路の特性にばらつきがある場合、基準信号に対するＰＬＬ出力信号の位相差がばらついてしまう。
【０００５】
例えば、下記特許文献１では、基準信号が同一の複数のＰＬＬ回路に対して出力信号間の位相差を自動的に調整する方法が開示されている。
【０００６】
また、下記特許文献２では、図６に示すように、基準信号とＰＬＬ出力信号との位相差を比較する回路が開示されている。
【０００７】
図６はフリップフロップを用いたホッジ位相比較回路（Ｈｏｇｇｅ Ｐｈａｓｅ Ｄｅｔｅｃｏｒ）である。この回路は、ランダムなデータ信号と連続的なクロック信号との位相差を測定するのに使われることが多い。しかし、ランダムなデータ信号を周波数の異なるクロック信号に置き換えると、上述した基準信号とＰＬＬ出力信号との位相比較にも使用することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−２２９０２０号公報
【特許文献２】特開２００２−２５２５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図６に示したホッジ位相比較回路で、周波数の異なる信号をＲＦ信号と基準信号とし、位相比較を行った場合の特性を以下に述べる。
【００１０】
まず、ＲＦ信号と基準信号との周波数比が整数である場合（ここでは周波数比を２とする）の位相比較回路のタイミングチャートを図７に示す。
【００１１】
このホッジ位相比較回路は、基準信号の立ち上がりエッジと、その直後のＲＦ信号の立ち上がりエッジを検出し、両立ち上がりエッジの時間差と等しいパルス幅のアップ信号を出力する。また、ダウン信号は常にＲＦ信号の半周期分のパルス幅の信号となる。これによりアップ信号のパルス幅とダウン信号のパルス幅の差分が、基準信号とＲＦ信号との立ち上がりエッジの時間差（位相差）を示すこととなる。
【００１２】
入力信号の位相差に対する出力信号（アップ信号―ダウン信号の積分値）特性を図８に示す。
【００１３】
ここで入力信号の位相差は、ＲＦ信号の周期を基準として表している。入力信号の位相差が２π、すなわち、ＲＦ信号の周期を超えると、次のＲＦ信号の立ち上がりエッジを検出するため、前の２πの範囲の特性と同じとなる。つまりこの場合、入力信号の位相差に対する出力信号の特性は、２π、すなわち、３６０度の周期を持っている。言い換えると±１８０度の範囲の位相差を検出することが可能である。ＲＦ信号と基準信号との周波数比が整数の場合は、基準信号の立ち上がりエッジと次のＲＦ信号の立ち上がりエッジの時間差は常に一定となるため、周波数比の値によらず図８の特性が得られる。
【００１４】
次に、ＲＦ信号と基準信号との周波数比が整数でない場合（ここでは周波数比を２．５とする）の位相比較回路のタイミングチャートを図９に示す。
【００１５】
ＲＦ信号と基準信号との周波数比が整数でない場合は、基準信号の立ち上がりエッジと次のＲＦ信号の立ち上がりエッジの時間差は一定とはならない。ここで示した例の場合は２種類の時間差が交互に繰り返される。このためアップ信号も、２種類の幅のパルスが交互に出力されることとなる。
【００１６】
この場合の、入力信号の位相差に対する出力信号特性を図１０に示す。出力信号には、２種類のアップ信号の平均値が使われるため、出力信号特性の周期が１／２となる。つまり、入力信号の位相差に対する出力信号の特性は、π、すなわち１８０度の周期を持っており、位相差の検出範囲は±９０度であることが分かる。
【００１７】
このような、ＲＦ信号と基準信号との周波数比が整数でない条件が想定されるのは、基準信号を入力としたフラクショナルＰＬＬでＲＦ信号を生成した場合や、基準信号の分周信号を用いたＰＬＬでＲＦ信号を生成した場合等である。
【００１８】
従来の位相比較回路は以上のように構成されているので、ＲＦ信号と基準信号との周波数比が整数でない場合には、位相差の検出範囲が±１８０度より狭くなる課題があった。
【００１９】
本発明は、従来の課題を解消するためになされたものであり、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路を得ることを目的とするものである。
【課題を解決するための手段】
【００２０】
本発明に係る位相比較回路は、高周波信号と基準信号との立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路と、高周波信号と基準信号との周波数比をＮ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とし、高周波信号の周波数をｆｒｆとしたとき、アップ信号の立ち上がりの直前の高周波信号の立ち上がりに同期して立ち上がり、パルス幅は基準信号の１周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号を生成するマスク信号生成回路と、位相比較コア回路により生成されたアップ信号およびダウン信号を、マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路とを備えたものである。
【発明の効果】
【００２１】
本発明によれば、位相比較コア回路により生成されたアップ信号およびダウン信号を、信号マスク回路によりマスク制御信号に従いマスクすることで、高周波信号と基準信号との周波数比が整数あるいは整数でないに関わらず、信号マスク回路から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号と高周波信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、２π、すなわち３６０度の周期を持っており、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路が得られる効果がある。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態１による位相比較回路を示す回路図である。
【図２】この発明の実施の形態１による位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の動作を示すタイミングチャートである。
【図３】この発明の実施の形態１による位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の入力信号の位相差に対する出力信号特性を示す特性図である。
【図４】この発明の実施の形態２による位相比較回路を示す回路図である。
【図５】この発明の実施の形態２による位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の動作を示すタイミングチャートである。
【図６】従来の位相比較回路を示す回路図である。
【図７】従来の位相比較回路でＲＦ信号と基準信号との周波数比が整数である場合の動作を示すタイミングチャートである。
【図８】従来の位相比較回路でＲＦ信号と基準信号との周波数比が整数である場合の入力信号の位相差に対する出力信号特性を示す特性図である。
【図９】従来の位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の動作を示すタイミングチャートである。
【図１０】従来の位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の入力信号の位相差に対する出力信号特性を示す特性図である。
【発明を実施するための形態】
【００２３】
実施の形態１．
図１はこの発明の実施の形態１による位相比較回路を示す回路図である。
図１において、この位相比較回路は、大きく分類して、位相比較コア回路１、マスク信号生成回路２、および信号マスク回路３から構成される。
【００２４】
位相比較コア回路１は、図６で示したホッジ位相比較回路と同一の構成である。すなわち、Ｄフリップフロップ回路（ＤＦＦと言う）６は、端子５から入力されるＲＦ信号の立ち上がりエッジで、端子４から入力される基準信号をラッチし、ＤＦＦ７は、端子５から入力されるＲＦ信号の立ち下がりエッジで、ＤＦＦ６の出力信号をラッチする。
【００２５】
アンド回路８は、端子４から入力される基準信号とＤＦＦ６の反転出力信号との論理積を演算し、その出力信号が位相比較コア回路１の出力であるアップ信号ＵＰ１となる。
また、アンド回路９は、ＤＦＦ６の出力信号とＤＦＦ７の反転出力信号との論理積を演算し、その出力信号が位相比較コア回路１のもう一つの出力であるダウン信号ＤＮ１となる。
【００２６】
マスク信号生成回路２は、マスク制御信号ＭＳＫ１を生成するものであり、オア回路１３、アンド回路１４、およびカウンタ回路１５から構成される。
【００２７】
オア回路１３は、端子１２から入力されるマスク制御リセット信号とカウンタ回路１５から出力されるマスク制御信号ＭＳＫ１との論理和を演算する。アンド回路１４は、位相比較コア回路１から出力されるダウン信号ＤＮ１とオア回路１３からの出力信号との論理積を演算し、その出力信号がカウンタ回路１５をリセットするカウンタリセット信号ＲＳ１となる。
【００２８】
カウンタ回路１５は、カウンタリセット信号ＲＳ１でリセットされた後、入力されるクロック、すなわち、ＲＦ信号の立ち上がりをカウントし、端子１０より設定されたカウント設定値（ＣＮＴ）に達すると、マスク制御信号ＭＳＫ１を出力する。
【００２９】
ここで、マスク制御信号ＭＳＫ１は、ＲＦ信号に同期した信号であり、この信号の立ち上がりは、アップ信号の立ち上がりの直前のＲＦ信号の立ち上がりと一致している。また、マスク制御信号ＭＳＫ１のパルス幅は、基準信号の1周期分とほぼ等しく、周期は、ＲＦ信号と基準信号との周波数比を、Ｎ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とすると、（Ｍ×Ｎ＋Ｋ）／ｆｒｆである（但し、ｆｒｆはＲＦ信号の周波数）。
【００３０】
端子１１よりパルス幅設定値（ＰＷ）を設定すると、マスク制御信号ＭＳＫ１のパルス幅は、パルス幅設定値（ＰＷ）を用いてＰＷ／ｆｒｆとなる。ここで、前記カウント設定値（ＣＮＴ）を（Ｍ×Ｎ＋Ｋ−１）に、パルス幅設定値（ＰＷ）をＮとすれば、前記定義したマスク制御信号ＭＳＫ１が得られる。
【００３１】
信号マスク回路３は、位相比較コア回路１から出力されるアップ信号ＵＰ１およびダウン信号ＤＮ１を、マスク信号生成回路２から出力されるマスク制御信号ＭＳＫ１によりマスクするものである。
【００３２】
アンド回路１６は、位相比較コア回路１から出力されるアップ信号ＵＰ１とマスク信号生成回路２から出力されるマスク制御信号ＭＳＫ１との論理積をアップ信号として端子１８から出力する。
また、アンド回路１７は、位相比較コア回路１から出力されるダウン信号ＤＮ１とマスク信号生成回路２から出力されるマスク制御信号ＭＳＫ１との論理積をダウン信号として端子１９から出力する。
【００３３】
次に動作について説明する。
図２に示すのは、ＲＦ信号と基準信号との周波数比が整数でない場合（ここでは周波数比を２．５とする）のタイミングチャートである。Ｎ＝２，Ｍ＝２，Ｋ＝１なので、マスク信号生成回路２に設定されるカウント設定値（ＣＮＴ）は４、パルス幅設定値（ＰＷ）は２となる。
【００３４】
まず、マスク制御リセット信号が“Ｈ”の場合、カウンタリセット信号ＲＳ１としてダウン信号ＤＮ１がそのまま出力される。
このダウン信号ＤＮ１は、図６で示したホッジ位相比較回路のダウン信号であるため、基準信号の周期毎にパルスが出力されている。このため、カウンタ回路１５は、ＲＦ信号の２周期もしくは３周期毎にリセットされるため、カウント値が４まで届かず、マスク制御信号ＭＳＫ１は出力されない。
【００３５】
次に、マスク制御リセット信号を“Ｌ”にして、マスク信号生成回路２のリセットを解除すると、オア回路１３の出力が“Ｌ”になるため、カウンタリセット信号ＲＳ１は“Ｌ”のままである。すなわち、カウンタ回路１５がリセットされないためカウントアップし、カウント値が４になった時点でマスク制御信号ＭＳＫ１が“Ｈ”となる。
【００３６】
マスク制御信号ＭＳＫ１のパルス幅は、ＰＷ＝２であるため、ＲＦ信号の２周期分の長さとなる。ここで、マスク制御信号ＭＳＫ１が“Ｈ”である間に、ダウン信号ＤＮ１が出力され、このパルスはアンド回路１４を通過してカウンタ回路１５をリセットする。その後は前記の動作を繰り返す。
【００３７】
よって、このマスク信号生成回路２では、ＲＦ信号に同期して、アップ信号ＵＰ１の立ち上がりの直前のＲＦ信号の立ち上がりと一致して立ち上がり、パルス幅は基準信号の１周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号ＭＳＫ１を生成できることが分かる。
【００３８】
このマスク制御信号ＭＳＫ１を用いて、位相比較コア回路１から出力されるアップ信号ＵＰ１およびダウン信号ＤＮ１をマスクすることで、出力されるアップ信号のパルス幅が毎回変化せず一定値になる。この原理は以下の通りである。
【００３９】
ＲＦ信号と基準信号との周波数比がＮ＋Ｋ／Ｍの場合、ＲＦ信号の（Ｍ×Ｎ＋Ｋ）サイクル分と基準信号のＭサイクル分の時間の時間が等しくなる。つまり、（Ｍ×Ｎ＋Ｋ）／ｆｒｆ＝Ｍ／ｆｒｅｆの関係が成り立つ。また、位相比較コア回路１から出力されるアップ信号は、（Ｍ×Ｎ＋Ｋ）／ｆｒｆ（＝Ｍ／ｆｒｅｆ）の周期でパルス幅が変動していることになる。よって、アップ信号を（Ｍ×Ｎ＋Ｋ）／ｆｒｆの時間に１回だけ選択することで、選択されたパルスの幅は一定となる。
【００４０】
図３にこの場合の位相比較器の入力信号の位相差に対する出力信号特性を示す。
図３によれば、２π、すなわち、３６０度の周期を持っており、±１８０度の範囲の位相差を検出できることが分かる。
【００４１】
なお、この実施の形態１では、位相比較コア回路１としてホッジ位相比較回路を用いたが、入力されるＲＦ信号と基準信号との立ち上がりもしくは立ち下がりエッジの時刻を比較し、その比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する回路であれば、他の回路であっても良い。
【００４２】
また、マスク信号生成回路２についても、ＲＦ信号に同期して、アップ信号ＵＰ１の立ち上がりの直前のＲＦ信号の立ち上がりと一致して立ち上がり、パルス幅は基準信号の１周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号ＭＳＫ１を生成できる回路であれば、他の回路であっても良い。
【００４３】
以上のように、この実施の形態１によれば、位相比較コア回路１により生成されたアップ信号ＵＰ１およびダウン信号ＤＮ１を、信号マスク回路３によりマスク制御信号ＭＳＫ１に従いマスクすることで、ＲＦ信号と基準信号との周波数比が整数あるいは整数でないに関わらず、信号マスク回路３から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号とＲＦ信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、２π、すなわち３６０度の周期を持っており、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路が得られる効果がある。
【００４４】
実施の形態２．
前記実施の形態１では、位相比較コア回路１により生成されたアップ信号ＵＰ１およびダウン信号ＤＮ１を、信号マスク回路３によりマスク制御信号ＭＳＫ１に従いマスクしたが、この実施の形態２では、位相比較コア回路１の入力である基準信号を、信号マスク回路によりマスク制御信号に従いマスクすることで、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができるようにするものである。
【００４５】
図４はこの発明の実施の形態２による位相比較回路を示す回路図である。
図４において、この位相比較回路は、大きく分類して、マスク信号生成回路２１、信号マスク回路２２、および位相比較コア回路１から構成される。
【００４６】
マスク信号生成回路２１は、マスク制御信号ＭＳＫ２を生成するものであり、オア回路２３、およびカウンタ回路２４から構成される。
【００４７】
オア回路２３は、端子１２から入力されるマスク制御リセット信号とカウンタ回路２４から出力されるマスク制御信号ＭＳＫ２との論理和を演算し、その出力信号がカウンタ回路２４をリセットするカウンタリセット信号ＲＳ２となる。
【００４８】
カウンタ回路２４は、カウンタリセット信号ＲＳ２でリセットされた後、入力されるクロック、すなわち、基準信号の立ち下がりをカウントし、端子１０より設定されたカウント設定値（ＣＮＴ）に達すると、マスク制御信号ＭＳＫ２を出力する。
【００４９】
ここで、マスク制御信号ＭＳＫ２は、基準信号に同期した信号であり、基準信号の立ち下がりに一致して立ち上がる。また、マスク制御信号ＭＳＫ２のパルス幅は、基準信号の１周期分とほぼ等しく、周期は、Ｍ／ｆｒｅｆである。但し、ＲＦ信号と基準信号との周波数比はＮ＋Ｋ／Ｍ、ｆｒｅｆは基準信号の周波数である。
【００５０】
ここで、前記カウント設定値（ＣＮＴ）を（Ｍ−１）にすれば、前記定義したマスク制御信号ＭＳＫ２が得られる。
【００５１】
信号マスク回路２２は、端子４から入力される基準信号をマスク信号生成回路２１により生成されたマスク制御信号ＭＳＫ２によりマスクするものである。
信号マスク回路２２において、アンド回路２５は、基準信号とマスク制御信号ＭＳＫ２との論理積を信号マスク回路出力信号ＲＥＦ２として出力する。
【００５２】
位相比較コア回路１は、図１で示したホッジ位相比較回路と同一の構成である。但し、ＤＦＦ６は、端子５から入力されるＲＦ信号の立ち上がりエッジで、信号マスク回路２２から入力される信号マスク回路出力信号ＲＥＦ２をラッチする。
【００５３】
次に動作について説明する。
図５に示すのは、ＲＦ信号と基準信号との周波数比が整数でない場合（ここでは周波数比を２．５とする）のタイミングチャートである。Ｎ＝２，Ｍ＝２，Ｋ＝１なので、マスク信号生成回路２１に設定されるカウント設定値（ＣＮＴ）は１となる。
【００５４】
まず、マスク制御リセット信号が“Ｈ”の場合、カウンタ回路２４は、常にリセットされるため、マスク制御信号ＭＳＫ２は“Ｌ”のままである。
すなわち、基準信号は信号マスク回路２２によってマスクされるため、位相比較コア回路１には基準信号が入力されず、アップ信号もダウン信号も出力されない。
【００５５】
次に、マスク制御リセット信号を“Ｌ”にして、マスク信号生成回路２１のリセットを解除すると、オア回路２３の出力であるカウンタリセット信号ＲＳ１が“Ｌ”となる。すなわち、カウンタ回路２４がカウントを始めるが、カウント設定値（ＣＮＴ）が１であるので、次の基準信号の立ち下がりでマスク制御信号ＭＳＫ２が“Ｈ”となる。また、これと同時に、マスク制御信号ＭＳＫ２の“Ｈ”によりカウンタ回路２４がリセットされる。
【００５６】
その後、基準信号の１周期分の時間だけマスク制御信号ＭＳＫ２が“Ｈ”を継続した後、マスク制御信号ＭＳＫ２は“Ｌ”になり、カウンタ回路２４のリセットが解除されて、再びカウントを始める。その後は前記の動作を繰り返す。
【００５７】
よって、このマスク信号生成回路２１では、基準信号に同期して、基準信号の立ち下がりに一致して立ち上がり、パルス幅は基準信号の１周期分と等しく、周期はＭ／ｆｒｅｆとなるマスク制御信号ＭＳＫ２を生成できることが分かる。
【００５８】
このマスク制御信号ＭＳＫ２を用いて、位相比較コア回路１の入力である基準信号をマスクすることで、位相比較コア回路１から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。この原理は、前記実施の形態１と同様である。
【００５９】
この場合の位相比較器の入力信号の位相差に対する出力信号特性は、図３と同じものとなる。
図３によれば、２π、すなわち、３６０度の周期を持っており、±１８０度の範囲の位相差を検出できることが分かる。
【００６０】
なお、この実施の形態２では、位相比較コア回路１としてホッジ位相比較回路を用いたが、入力されるＲＦ信号と基準信号との立ち上がりもしくは立ち下がりエッジの時刻を比較し、その比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する回路であれば、他の回路であっても良い。
【００６１】
また、マスク信号生成回路２１についても、基準信号に同期して、基準信号の立ち下がりに一致して立ち上がり、パルス幅は基準信号の１周期分と等しく、周期はＭ／ｆｒｅｆとなるマスク制御信号ＭＳＫ２を生成できる回路であれば、他の回路であっても良い。
【００６２】
以上のように、この実施の形態２によれば、位相比較コア回路１の入力である基準信号を、信号マスク回路２２によりマスク制御信ＭＳＫ２に従いマスクすることで、ＲＦ信号と基準信号との周波数比が整数あるいは整数でないに関わらず、位相比較コア回路１から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号とＲＦ信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、２π、すなわち３６０度の周期を持っており、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路が得られる効果がある。
【００６３】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
【符号の説明】
【００６４】
１ 位相比較コア回路、２，２１ マスク信号生成回路、３，２２ 信号マスク回路、４，５，１０〜１２，１８，１９ 端子、６，７ Ｄフリップフロップ回路、８，９，１４，１６，１７，２５ アンド回路、１３，２３ オア回路、１５，２４ カウンタ回路。
【技術分野】
【０００１】
本発明は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に適用される位相比較回路に関する。
【背景技術】
【０００２】
共通の基準信号が入力される複数のＰＬＬ回路を有するシステムでは、各ＰＬＬ回路の出力信号間の位相差の精度が問題となる場合がある。
【０００３】
ＰＬＬ回路は、入力された基準信号と電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌａｔｏｒ）出力の分周信号との位相を比較し、その比較結果を電圧制御発振器の周波数制御端子にフィードバックすることで、ＶＣＯ出力信号（＝ＰＬＬ出力信号）を基準信号に位相同期させ、基準信号を正確に逓倍した信号を得る回路である。
【０００４】
ここで、ＰＬＬ回路を構成するバッファアンプや分周器の遅延時間、位相比較回路の特性にばらつきがある場合、基準信号に対するＰＬＬ出力信号の位相差がばらついてしまう。
【０００５】
例えば、下記特許文献１では、基準信号が同一の複数のＰＬＬ回路に対して出力信号間の位相差を自動的に調整する方法が開示されている。
【０００６】
また、下記特許文献２では、図６に示すように、基準信号とＰＬＬ出力信号との位相差を比較する回路が開示されている。
【０００７】
図６はフリップフロップを用いたホッジ位相比較回路（Ｈｏｇｇｅ Ｐｈａｓｅ Ｄｅｔｅｃｏｒ）である。この回路は、ランダムなデータ信号と連続的なクロック信号との位相差を測定するのに使われることが多い。しかし、ランダムなデータ信号を周波数の異なるクロック信号に置き換えると、上述した基準信号とＰＬＬ出力信号との位相比較にも使用することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−２２９０２０号公報
【特許文献２】特開２００２−２５２５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図６に示したホッジ位相比較回路で、周波数の異なる信号をＲＦ信号と基準信号とし、位相比較を行った場合の特性を以下に述べる。
【００１０】
まず、ＲＦ信号と基準信号との周波数比が整数である場合（ここでは周波数比を２とする）の位相比較回路のタイミングチャートを図７に示す。
【００１１】
このホッジ位相比較回路は、基準信号の立ち上がりエッジと、その直後のＲＦ信号の立ち上がりエッジを検出し、両立ち上がりエッジの時間差と等しいパルス幅のアップ信号を出力する。また、ダウン信号は常にＲＦ信号の半周期分のパルス幅の信号となる。これによりアップ信号のパルス幅とダウン信号のパルス幅の差分が、基準信号とＲＦ信号との立ち上がりエッジの時間差（位相差）を示すこととなる。
【００１２】
入力信号の位相差に対する出力信号（アップ信号―ダウン信号の積分値）特性を図８に示す。
【００１３】
ここで入力信号の位相差は、ＲＦ信号の周期を基準として表している。入力信号の位相差が２π、すなわち、ＲＦ信号の周期を超えると、次のＲＦ信号の立ち上がりエッジを検出するため、前の２πの範囲の特性と同じとなる。つまりこの場合、入力信号の位相差に対する出力信号の特性は、２π、すなわち、３６０度の周期を持っている。言い換えると±１８０度の範囲の位相差を検出することが可能である。ＲＦ信号と基準信号との周波数比が整数の場合は、基準信号の立ち上がりエッジと次のＲＦ信号の立ち上がりエッジの時間差は常に一定となるため、周波数比の値によらず図８の特性が得られる。
【００１４】
次に、ＲＦ信号と基準信号との周波数比が整数でない場合（ここでは周波数比を２．５とする）の位相比較回路のタイミングチャートを図９に示す。
【００１５】
ＲＦ信号と基準信号との周波数比が整数でない場合は、基準信号の立ち上がりエッジと次のＲＦ信号の立ち上がりエッジの時間差は一定とはならない。ここで示した例の場合は２種類の時間差が交互に繰り返される。このためアップ信号も、２種類の幅のパルスが交互に出力されることとなる。
【００１６】
この場合の、入力信号の位相差に対する出力信号特性を図１０に示す。出力信号には、２種類のアップ信号の平均値が使われるため、出力信号特性の周期が１／２となる。つまり、入力信号の位相差に対する出力信号の特性は、π、すなわち１８０度の周期を持っており、位相差の検出範囲は±９０度であることが分かる。
【００１７】
このような、ＲＦ信号と基準信号との周波数比が整数でない条件が想定されるのは、基準信号を入力としたフラクショナルＰＬＬでＲＦ信号を生成した場合や、基準信号の分周信号を用いたＰＬＬでＲＦ信号を生成した場合等である。
【００１８】
従来の位相比較回路は以上のように構成されているので、ＲＦ信号と基準信号との周波数比が整数でない場合には、位相差の検出範囲が±１８０度より狭くなる課題があった。
【００１９】
本発明は、従来の課題を解消するためになされたものであり、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路を得ることを目的とするものである。
【課題を解決するための手段】
【００２０】
本発明に係る位相比較回路は、高周波信号と基準信号との立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路と、高周波信号と基準信号との周波数比をＮ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とし、高周波信号の周波数をｆｒｆとしたとき、アップ信号の立ち上がりの直前の高周波信号の立ち上がりに同期して立ち上がり、パルス幅は基準信号の１周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号を生成するマスク信号生成回路と、位相比較コア回路により生成されたアップ信号およびダウン信号を、マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路とを備えたものである。
【発明の効果】
【００２１】
本発明によれば、位相比較コア回路により生成されたアップ信号およびダウン信号を、信号マスク回路によりマスク制御信号に従いマスクすることで、高周波信号と基準信号との周波数比が整数あるいは整数でないに関わらず、信号マスク回路から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号と高周波信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、２π、すなわち３６０度の周期を持っており、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路が得られる効果がある。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態１による位相比較回路を示す回路図である。
【図２】この発明の実施の形態１による位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の動作を示すタイミングチャートである。
【図３】この発明の実施の形態１による位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の入力信号の位相差に対する出力信号特性を示す特性図である。
【図４】この発明の実施の形態２による位相比較回路を示す回路図である。
【図５】この発明の実施の形態２による位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の動作を示すタイミングチャートである。
【図６】従来の位相比較回路を示す回路図である。
【図７】従来の位相比較回路でＲＦ信号と基準信号との周波数比が整数である場合の動作を示すタイミングチャートである。
【図８】従来の位相比較回路でＲＦ信号と基準信号との周波数比が整数である場合の入力信号の位相差に対する出力信号特性を示す特性図である。
【図９】従来の位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の動作を示すタイミングチャートである。
【図１０】従来の位相比較回路でＲＦ信号と基準信号との周波数比が整数でない場合の入力信号の位相差に対する出力信号特性を示す特性図である。
【発明を実施するための形態】
【００２３】
実施の形態１．
図１はこの発明の実施の形態１による位相比較回路を示す回路図である。
図１において、この位相比較回路は、大きく分類して、位相比較コア回路１、マスク信号生成回路２、および信号マスク回路３から構成される。
【００２４】
位相比較コア回路１は、図６で示したホッジ位相比較回路と同一の構成である。すなわち、Ｄフリップフロップ回路（ＤＦＦと言う）６は、端子５から入力されるＲＦ信号の立ち上がりエッジで、端子４から入力される基準信号をラッチし、ＤＦＦ７は、端子５から入力されるＲＦ信号の立ち下がりエッジで、ＤＦＦ６の出力信号をラッチする。
【００２５】
アンド回路８は、端子４から入力される基準信号とＤＦＦ６の反転出力信号との論理積を演算し、その出力信号が位相比較コア回路１の出力であるアップ信号ＵＰ１となる。
また、アンド回路９は、ＤＦＦ６の出力信号とＤＦＦ７の反転出力信号との論理積を演算し、その出力信号が位相比較コア回路１のもう一つの出力であるダウン信号ＤＮ１となる。
【００２６】
マスク信号生成回路２は、マスク制御信号ＭＳＫ１を生成するものであり、オア回路１３、アンド回路１４、およびカウンタ回路１５から構成される。
【００２７】
オア回路１３は、端子１２から入力されるマスク制御リセット信号とカウンタ回路１５から出力されるマスク制御信号ＭＳＫ１との論理和を演算する。アンド回路１４は、位相比較コア回路１から出力されるダウン信号ＤＮ１とオア回路１３からの出力信号との論理積を演算し、その出力信号がカウンタ回路１５をリセットするカウンタリセット信号ＲＳ１となる。
【００２８】
カウンタ回路１５は、カウンタリセット信号ＲＳ１でリセットされた後、入力されるクロック、すなわち、ＲＦ信号の立ち上がりをカウントし、端子１０より設定されたカウント設定値（ＣＮＴ）に達すると、マスク制御信号ＭＳＫ１を出力する。
【００２９】
ここで、マスク制御信号ＭＳＫ１は、ＲＦ信号に同期した信号であり、この信号の立ち上がりは、アップ信号の立ち上がりの直前のＲＦ信号の立ち上がりと一致している。また、マスク制御信号ＭＳＫ１のパルス幅は、基準信号の1周期分とほぼ等しく、周期は、ＲＦ信号と基準信号との周波数比を、Ｎ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とすると、（Ｍ×Ｎ＋Ｋ）／ｆｒｆである（但し、ｆｒｆはＲＦ信号の周波数）。
【００３０】
端子１１よりパルス幅設定値（ＰＷ）を設定すると、マスク制御信号ＭＳＫ１のパルス幅は、パルス幅設定値（ＰＷ）を用いてＰＷ／ｆｒｆとなる。ここで、前記カウント設定値（ＣＮＴ）を（Ｍ×Ｎ＋Ｋ−１）に、パルス幅設定値（ＰＷ）をＮとすれば、前記定義したマスク制御信号ＭＳＫ１が得られる。
【００３１】
信号マスク回路３は、位相比較コア回路１から出力されるアップ信号ＵＰ１およびダウン信号ＤＮ１を、マスク信号生成回路２から出力されるマスク制御信号ＭＳＫ１によりマスクするものである。
【００３２】
アンド回路１６は、位相比較コア回路１から出力されるアップ信号ＵＰ１とマスク信号生成回路２から出力されるマスク制御信号ＭＳＫ１との論理積をアップ信号として端子１８から出力する。
また、アンド回路１７は、位相比較コア回路１から出力されるダウン信号ＤＮ１とマスク信号生成回路２から出力されるマスク制御信号ＭＳＫ１との論理積をダウン信号として端子１９から出力する。
【００３３】
次に動作について説明する。
図２に示すのは、ＲＦ信号と基準信号との周波数比が整数でない場合（ここでは周波数比を２．５とする）のタイミングチャートである。Ｎ＝２，Ｍ＝２，Ｋ＝１なので、マスク信号生成回路２に設定されるカウント設定値（ＣＮＴ）は４、パルス幅設定値（ＰＷ）は２となる。
【００３４】
まず、マスク制御リセット信号が“Ｈ”の場合、カウンタリセット信号ＲＳ１としてダウン信号ＤＮ１がそのまま出力される。
このダウン信号ＤＮ１は、図６で示したホッジ位相比較回路のダウン信号であるため、基準信号の周期毎にパルスが出力されている。このため、カウンタ回路１５は、ＲＦ信号の２周期もしくは３周期毎にリセットされるため、カウント値が４まで届かず、マスク制御信号ＭＳＫ１は出力されない。
【００３５】
次に、マスク制御リセット信号を“Ｌ”にして、マスク信号生成回路２のリセットを解除すると、オア回路１３の出力が“Ｌ”になるため、カウンタリセット信号ＲＳ１は“Ｌ”のままである。すなわち、カウンタ回路１５がリセットされないためカウントアップし、カウント値が４になった時点でマスク制御信号ＭＳＫ１が“Ｈ”となる。
【００３６】
マスク制御信号ＭＳＫ１のパルス幅は、ＰＷ＝２であるため、ＲＦ信号の２周期分の長さとなる。ここで、マスク制御信号ＭＳＫ１が“Ｈ”である間に、ダウン信号ＤＮ１が出力され、このパルスはアンド回路１４を通過してカウンタ回路１５をリセットする。その後は前記の動作を繰り返す。
【００３７】
よって、このマスク信号生成回路２では、ＲＦ信号に同期して、アップ信号ＵＰ１の立ち上がりの直前のＲＦ信号の立ち上がりと一致して立ち上がり、パルス幅は基準信号の１周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号ＭＳＫ１を生成できることが分かる。
【００３８】
このマスク制御信号ＭＳＫ１を用いて、位相比較コア回路１から出力されるアップ信号ＵＰ１およびダウン信号ＤＮ１をマスクすることで、出力されるアップ信号のパルス幅が毎回変化せず一定値になる。この原理は以下の通りである。
【００３９】
ＲＦ信号と基準信号との周波数比がＮ＋Ｋ／Ｍの場合、ＲＦ信号の（Ｍ×Ｎ＋Ｋ）サイクル分と基準信号のＭサイクル分の時間の時間が等しくなる。つまり、（Ｍ×Ｎ＋Ｋ）／ｆｒｆ＝Ｍ／ｆｒｅｆの関係が成り立つ。また、位相比較コア回路１から出力されるアップ信号は、（Ｍ×Ｎ＋Ｋ）／ｆｒｆ（＝Ｍ／ｆｒｅｆ）の周期でパルス幅が変動していることになる。よって、アップ信号を（Ｍ×Ｎ＋Ｋ）／ｆｒｆの時間に１回だけ選択することで、選択されたパルスの幅は一定となる。
【００４０】
図３にこの場合の位相比較器の入力信号の位相差に対する出力信号特性を示す。
図３によれば、２π、すなわち、３６０度の周期を持っており、±１８０度の範囲の位相差を検出できることが分かる。
【００４１】
なお、この実施の形態１では、位相比較コア回路１としてホッジ位相比較回路を用いたが、入力されるＲＦ信号と基準信号との立ち上がりもしくは立ち下がりエッジの時刻を比較し、その比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する回路であれば、他の回路であっても良い。
【００４２】
また、マスク信号生成回路２についても、ＲＦ信号に同期して、アップ信号ＵＰ１の立ち上がりの直前のＲＦ信号の立ち上がりと一致して立ち上がり、パルス幅は基準信号の１周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号ＭＳＫ１を生成できる回路であれば、他の回路であっても良い。
【００４３】
以上のように、この実施の形態１によれば、位相比較コア回路１により生成されたアップ信号ＵＰ１およびダウン信号ＤＮ１を、信号マスク回路３によりマスク制御信号ＭＳＫ１に従いマスクすることで、ＲＦ信号と基準信号との周波数比が整数あるいは整数でないに関わらず、信号マスク回路３から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号とＲＦ信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、２π、すなわち３６０度の周期を持っており、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路が得られる効果がある。
【００４４】
実施の形態２．
前記実施の形態１では、位相比較コア回路１により生成されたアップ信号ＵＰ１およびダウン信号ＤＮ１を、信号マスク回路３によりマスク制御信号ＭＳＫ１に従いマスクしたが、この実施の形態２では、位相比較コア回路１の入力である基準信号を、信号マスク回路によりマスク制御信号に従いマスクすることで、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができるようにするものである。
【００４５】
図４はこの発明の実施の形態２による位相比較回路を示す回路図である。
図４において、この位相比較回路は、大きく分類して、マスク信号生成回路２１、信号マスク回路２２、および位相比較コア回路１から構成される。
【００４６】
マスク信号生成回路２１は、マスク制御信号ＭＳＫ２を生成するものであり、オア回路２３、およびカウンタ回路２４から構成される。
【００４７】
オア回路２３は、端子１２から入力されるマスク制御リセット信号とカウンタ回路２４から出力されるマスク制御信号ＭＳＫ２との論理和を演算し、その出力信号がカウンタ回路２４をリセットするカウンタリセット信号ＲＳ２となる。
【００４８】
カウンタ回路２４は、カウンタリセット信号ＲＳ２でリセットされた後、入力されるクロック、すなわち、基準信号の立ち下がりをカウントし、端子１０より設定されたカウント設定値（ＣＮＴ）に達すると、マスク制御信号ＭＳＫ２を出力する。
【００４９】
ここで、マスク制御信号ＭＳＫ２は、基準信号に同期した信号であり、基準信号の立ち下がりに一致して立ち上がる。また、マスク制御信号ＭＳＫ２のパルス幅は、基準信号の１周期分とほぼ等しく、周期は、Ｍ／ｆｒｅｆである。但し、ＲＦ信号と基準信号との周波数比はＮ＋Ｋ／Ｍ、ｆｒｅｆは基準信号の周波数である。
【００５０】
ここで、前記カウント設定値（ＣＮＴ）を（Ｍ−１）にすれば、前記定義したマスク制御信号ＭＳＫ２が得られる。
【００５１】
信号マスク回路２２は、端子４から入力される基準信号をマスク信号生成回路２１により生成されたマスク制御信号ＭＳＫ２によりマスクするものである。
信号マスク回路２２において、アンド回路２５は、基準信号とマスク制御信号ＭＳＫ２との論理積を信号マスク回路出力信号ＲＥＦ２として出力する。
【００５２】
位相比較コア回路１は、図１で示したホッジ位相比較回路と同一の構成である。但し、ＤＦＦ６は、端子５から入力されるＲＦ信号の立ち上がりエッジで、信号マスク回路２２から入力される信号マスク回路出力信号ＲＥＦ２をラッチする。
【００５３】
次に動作について説明する。
図５に示すのは、ＲＦ信号と基準信号との周波数比が整数でない場合（ここでは周波数比を２．５とする）のタイミングチャートである。Ｎ＝２，Ｍ＝２，Ｋ＝１なので、マスク信号生成回路２１に設定されるカウント設定値（ＣＮＴ）は１となる。
【００５４】
まず、マスク制御リセット信号が“Ｈ”の場合、カウンタ回路２４は、常にリセットされるため、マスク制御信号ＭＳＫ２は“Ｌ”のままである。
すなわち、基準信号は信号マスク回路２２によってマスクされるため、位相比較コア回路１には基準信号が入力されず、アップ信号もダウン信号も出力されない。
【００５５】
次に、マスク制御リセット信号を“Ｌ”にして、マスク信号生成回路２１のリセットを解除すると、オア回路２３の出力であるカウンタリセット信号ＲＳ１が“Ｌ”となる。すなわち、カウンタ回路２４がカウントを始めるが、カウント設定値（ＣＮＴ）が１であるので、次の基準信号の立ち下がりでマスク制御信号ＭＳＫ２が“Ｈ”となる。また、これと同時に、マスク制御信号ＭＳＫ２の“Ｈ”によりカウンタ回路２４がリセットされる。
【００５６】
その後、基準信号の１周期分の時間だけマスク制御信号ＭＳＫ２が“Ｈ”を継続した後、マスク制御信号ＭＳＫ２は“Ｌ”になり、カウンタ回路２４のリセットが解除されて、再びカウントを始める。その後は前記の動作を繰り返す。
【００５７】
よって、このマスク信号生成回路２１では、基準信号に同期して、基準信号の立ち下がりに一致して立ち上がり、パルス幅は基準信号の１周期分と等しく、周期はＭ／ｆｒｅｆとなるマスク制御信号ＭＳＫ２を生成できることが分かる。
【００５８】
このマスク制御信号ＭＳＫ２を用いて、位相比較コア回路１の入力である基準信号をマスクすることで、位相比較コア回路１から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。この原理は、前記実施の形態１と同様である。
【００５９】
この場合の位相比較器の入力信号の位相差に対する出力信号特性は、図３と同じものとなる。
図３によれば、２π、すなわち、３６０度の周期を持っており、±１８０度の範囲の位相差を検出できることが分かる。
【００６０】
なお、この実施の形態２では、位相比較コア回路１としてホッジ位相比較回路を用いたが、入力されるＲＦ信号と基準信号との立ち上がりもしくは立ち下がりエッジの時刻を比較し、その比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する回路であれば、他の回路であっても良い。
【００６１】
また、マスク信号生成回路２１についても、基準信号に同期して、基準信号の立ち下がりに一致して立ち上がり、パルス幅は基準信号の１周期分と等しく、周期はＭ／ｆｒｅｆとなるマスク制御信号ＭＳＫ２を生成できる回路であれば、他の回路であっても良い。
【００６２】
以上のように、この実施の形態２によれば、位相比較コア回路１の入力である基準信号を、信号マスク回路２２によりマスク制御信ＭＳＫ２に従いマスクすることで、ＲＦ信号と基準信号との周波数比が整数あるいは整数でないに関わらず、位相比較コア回路１から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号とＲＦ信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、２π、すなわち３６０度の周期を持っており、入力信号の周波数比が整数でない場合にも、±１８０度の範囲で位相差検出ができる位相比較回路が得られる効果がある。
【００６３】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
【符号の説明】
【００６４】
１ 位相比較コア回路、２，２１ マスク信号生成回路、３，２２ 信号マスク回路、４，５，１０〜１２，１８，１９ 端子、６，７ Ｄフリップフロップ回路、８，９，１４，１６，１７，２５ アンド回路、１３，２３ オア回路、１５，２４ カウンタ回路。
【特許請求の範囲】
【請求項１】
高周波信号と基準信号との立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、該比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路と、
高周波信号と基準信号との周波数比をＮ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とし、高周波信号の周波数をｆｒｆとしたとき、アップ信号の立ち上がりの直前の高周波信号の立ち上がりに同期して立ち上がり、パルス幅は基準信号の1周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号を生成するマスク信号生成回路と、
前記位相比較コア回路により生成されたアップ信号およびダウン信号を、前記マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路とを備えた位相比較回路。
【請求項２】
前記位相比較コア回路は、
高周波信号の立ち上がりエッジで基準信号をラッチする第１のＤフリップフロップ回路と、
高周波信号の立ち下がりエッジで前記第１のＤフリップフロップ回路の出力信号をラッチする第２のＤフリップフロップ回路と、
基準信号と前記第１のＤフリップフロップ回路の反転出力信号との論理積を演算し、アップ信号を生成する第１のアンド回路と、
前記第１のＤフリップフロップ回路の出力信号と前記第２のＤフリップフロップ回路の反転出力信号との論理積を演算し、ダウン信号を生成する第２のアンド回路とを備えたことを特徴とする請求項１記載の位相比較回路。
【請求項３】
前記マスク信号生成回路は、
外部より入力されるマスク制御リセット信号と当該マスク信号生成回路により生成されるマスク制御信号との論理和を演算するオア回路と、
前記位相比較コア回路により生成されたダウン信号と前記オア回路により演算された論理和による信号との論理積を演算する第３のアンド回路と、
高周波信号をクロックとして動作し、前記第３のアンド回路により演算された論理積による信号でリセットされ、クロックの立ち上がりをカウントし、カウント値がＭ×Ｎ＋Ｋ−１に達すると、パルス幅がＮ／ｆｒｆのマスク制御信号を出力するカウンタ回路とを備えたことを特徴とする請求項１記載の位相比較回路。
【請求項４】
前記信号マスク回路は、
前記位相比較コア回路により生成されたアップ信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第４のアンド回路と、
前記位相比較コア回路により生成されたダウン信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第５のアンド回路とを備えたことを特徴とする請求項１記載の位相比較回路。
【請求項５】
高周波信号と基準信号との周波数比をＮ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とし、基準信号の周波数をｆｒｅｆとしたとき、基準信号の立ち下がりに同期して立ち上がり、パルス幅は基準信号の１周期分と等しく、周期はＭ／ｆｒｅｆとなるマスク制御信号を生成するマスク信号生成回路と、
基準信号を前記マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路と、
高周波信号と前記信号マスク回路から出力される基準信号の立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、該比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路とを備えた位相比較回路。
【請求項６】
前記マスク信号生成回路は、
外部より入力されるマスク制御リセット信号と当該マスク信号生成回路により生成されるマスク制御信号との論理和を演算するオア回路と、
基準信号をクロックとして動作し、前記オア回路により演算された論理和による信号でリセットされ、クロックの立ち下がりをカウントし、カウント値がＭ−１に達すると、パルス幅が１／ｆｒｅｆのマスク制御信号を出力するカウンタ回路とを備えたことを特徴とする請求項５記載の位相比較回路。
【請求項７】
前記信号マスク回路は、
基準信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第１のアンド回路を備えたことを特徴とする請求項５記載の位相比較回路。
【請求項８】
前記位相比較コア回路は、
高周波信号の立ち上がりエッジで前記信号マスク回路から出力される基準信号をラッチする第１のＤフリップフロップ回路と、
高周波信号の立ち下がりエッジで前記第１のＤフリップフロップ回路の出力信号をラッチする第２のＤフリップフロップ回路と、
前記信号マスク回路から出力される基準信号と前記第１のＤフリップフロップ回路の反転出力信号との論理積を演算し、アップ信号を生成する第２のアンド回路と、
前記第１のＤフリップフロップ回路の出力信号と前記第２のＤフリップフロップ回路の反転出力信号との論理積を演算し、ダウン信号を生成する第３のアンド回路とを備えたことを特徴とする請求項５記載の位相比較回路。
【請求項１】
高周波信号と基準信号との立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、該比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路と、
高周波信号と基準信号との周波数比をＮ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とし、高周波信号の周波数をｆｒｆとしたとき、アップ信号の立ち上がりの直前の高周波信号の立ち上がりに同期して立ち上がり、パルス幅は基準信号の1周期分とほぼ等しく、周期は（Ｍ×Ｎ＋Ｋ）／ｆｒｆとなるマスク制御信号を生成するマスク信号生成回路と、
前記位相比較コア回路により生成されたアップ信号およびダウン信号を、前記マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路とを備えた位相比較回路。
【請求項２】
前記位相比較コア回路は、
高周波信号の立ち上がりエッジで基準信号をラッチする第１のＤフリップフロップ回路と、
高周波信号の立ち下がりエッジで前記第１のＤフリップフロップ回路の出力信号をラッチする第２のＤフリップフロップ回路と、
基準信号と前記第１のＤフリップフロップ回路の反転出力信号との論理積を演算し、アップ信号を生成する第１のアンド回路と、
前記第１のＤフリップフロップ回路の出力信号と前記第２のＤフリップフロップ回路の反転出力信号との論理積を演算し、ダウン信号を生成する第２のアンド回路とを備えたことを特徴とする請求項１記載の位相比較回路。
【請求項３】
前記マスク信号生成回路は、
外部より入力されるマスク制御リセット信号と当該マスク信号生成回路により生成されるマスク制御信号との論理和を演算するオア回路と、
前記位相比較コア回路により生成されたダウン信号と前記オア回路により演算された論理和による信号との論理積を演算する第３のアンド回路と、
高周波信号をクロックとして動作し、前記第３のアンド回路により演算された論理積による信号でリセットされ、クロックの立ち上がりをカウントし、カウント値がＭ×Ｎ＋Ｋ−１に達すると、パルス幅がＮ／ｆｒｆのマスク制御信号を出力するカウンタ回路とを備えたことを特徴とする請求項１記載の位相比較回路。
【請求項４】
前記信号マスク回路は、
前記位相比較コア回路により生成されたアップ信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第４のアンド回路と、
前記位相比較コア回路により生成されたダウン信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第５のアンド回路とを備えたことを特徴とする請求項１記載の位相比較回路。
【請求項５】
高周波信号と基準信号との周波数比をＮ＋Ｋ／Ｍ（但し、Ｎ，Ｋ，Ｍは任意の自然数）とし、基準信号の周波数をｆｒｅｆとしたとき、基準信号の立ち下がりに同期して立ち上がり、パルス幅は基準信号の１周期分と等しく、周期はＭ／ｆｒｅｆとなるマスク制御信号を生成するマスク信号生成回路と、
基準信号を前記マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路と、
高周波信号と前記信号マスク回路から出力される基準信号の立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、該比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路とを備えた位相比較回路。
【請求項６】
前記マスク信号生成回路は、
外部より入力されるマスク制御リセット信号と当該マスク信号生成回路により生成されるマスク制御信号との論理和を演算するオア回路と、
基準信号をクロックとして動作し、前記オア回路により演算された論理和による信号でリセットされ、クロックの立ち下がりをカウントし、カウント値がＭ−１に達すると、パルス幅が１／ｆｒｅｆのマスク制御信号を出力するカウンタ回路とを備えたことを特徴とする請求項５記載の位相比較回路。
【請求項７】
前記信号マスク回路は、
基準信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第１のアンド回路を備えたことを特徴とする請求項５記載の位相比較回路。
【請求項８】
前記位相比較コア回路は、
高周波信号の立ち上がりエッジで前記信号マスク回路から出力される基準信号をラッチする第１のＤフリップフロップ回路と、
高周波信号の立ち下がりエッジで前記第１のＤフリップフロップ回路の出力信号をラッチする第２のＤフリップフロップ回路と、
前記信号マスク回路から出力される基準信号と前記第１のＤフリップフロップ回路の反転出力信号との論理積を演算し、アップ信号を生成する第２のアンド回路と、
前記第１のＤフリップフロップ回路の出力信号と前記第２のＤフリップフロップ回路の反転出力信号との論理積を演算し、ダウン信号を生成する第３のアンド回路とを備えたことを特徴とする請求項５記載の位相比較回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２４４２９０（Ｐ２０１２−２４４２９０Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１０４８８（Ｐ２０１１−１１０４８８）
【出願日】平成２３年５月１７日（２０１１．５．１７）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１７日（２０１１．５．１７）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]