位置検出装置
【課題】ホール効果を利用した位置検出装置において、従来よりも部品点数および部品コストを低減する。
【解決手段】制御回路２０が実装された回路基板１４上に、導電素子２１〜２５をパターン配線し、制御回路２０は、導電素子２１〜２５のそれぞれに対して、所定の第１の方向に電流を供給すると共に、電流が流れている導電素子２１〜２９において、第１の方向と交差する第２の方向の電位差を検出し、導電素子２１〜２５のそれぞれについて検出した電位差に基づいて、導電素子２１〜２５に対する磁石の相対位置を検出する。
【解決手段】制御回路２０が実装された回路基板１４上に、導電素子２１〜２５をパターン配線し、制御回路２０は、導電素子２１〜２５のそれぞれに対して、所定の第１の方向に電流を供給すると共に、電流が流れている導電素子２１〜２９において、第１の方向と交差する第２の方向の電位差を検出し、導電素子２１〜２５のそれぞれについて検出した電位差に基づいて、導電素子２１〜２５に対する磁石の相対位置を検出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール効果を利用した位置検出装置に関するものである。
【背景技術】
【０００２】
従来、ホール効果を利用して、電磁変換素子に対する磁石の相対位置を検出する位置検出装置が知られている（例えば、特許文献１参照）。
【０００３】
このような位置検出装置においては、磁石と電磁変換素子の相対位置に応じて電磁変換素子における電位差が変化することを利用し、上記電位差に応じた信号を電磁変換素子が出力し、制御部が、電磁変換素子の上記出力に応じて、磁石と電磁変換素子の相対位置を特定するようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２０９６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の位置検出装置は、電磁変換素子として、専用のＩＣを採用しているので、制御部を実装する回路基板に加え、電磁変換素子用のＩＣを用意しなければならず、部品点数および部品コストが増大する。
【０００６】
本発明は上記点に鑑み、ホール効果を利用した位置検出装置において、従来よりも部品点数および部品コストを低減することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するための請求項１に記載の発明は、回路基板（１４）と、発生する磁界が前記回路基板（１４）を貫くような配置で前記回路基板（１４）に対して相対的に移動する磁石（１３）と、前記回路基板（１４）上にパターン配線された１個以上の導電素子（２１〜２９）と、前記回路基板（１４）上に実装された制御回路（２０）と、前記制御回路（２０）から前記１個以上の導電素子（２１〜２９）のそれぞれに対して、対象の導電素子上の第１の点（Ｐ）から対象の導電素子上の第２の点（Ｑ）への電流が発生するよう電流を供給するための配線であると共に、前記第１の点（Ｐ）から前記第２の点（Ｑ）への方向を第１の方向とし、対象の導電素子上の第３の点（Ｒ）から見て前記第１の方向と交差する方向を第２の方向とすると、前記第３の点（Ｒ）と、対象の導電素子において前記第３の点（Ｒ）から見て前記第２の方向にある第４の点（Ｓ）と、の間の電位差を検出するための位置検出用配線（６１〜６５）と、を備え、前記制御回路（２０）は、前記１個以上の導電素子（２１〜２９）のそれぞれに対して、対象の導電素子の前記第１の点（Ｐ）から前記第２の点（Ｑ）まで電流が流れるよう、対象の導電素子に電流を供給すると共に、対象の導電素子（２１〜２９）の前記第３の点（Ｒ）と第４の点（Ｓ）との間の電位差を検出し、前記１個以上の導電素子（２１〜２９）のそれぞれについて検出した前記電位差に基づいて、前記１個以上の導電素子（２１〜２９）に対する前記磁石（１３）の相対位置に応じた作動を行う位置検出装置である。
【０００８】
このように、電磁変換素子として、１個以上の導電素子が、制御回路（２０）と共に回路基板（１４）上にパターン配線され、この導電素子に発生する電位差に基づいて、１個以上の導電素子（２１〜２９）に対する磁石（１３）の相対位置を検出することができる。このように、電磁変換素子をパターン配線することで、ＩＣとして電磁変換素子を構成するよりも、部品点数が減り、かつ、部品コストが低減される。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の位置検出装置において、前記回路基板（１４）には、前記位置検出用配線（６１〜６５）以外の他の配線および回路部品（５１）も配置されていることを特徴とする。
【００１０】
このように、他の配線および回路部品（５１）が実装されている回路基板（１４）に、位置検出用配線（６１〜６５）および導電素子を配置することで、既存の回路基板（１４）を有効に利用して位置検出を行うことができる。
【００１１】
また、請求項３に記載の発明は、請求項１または２に記載の位置検出装置において、前記回路基板（１４）に設けられた回路部品のうち、所定の高さよりも低い回路部品は、前記回路基板（１４）の前記磁石（１３）側の面に実装され、所定の高さ以上の回路部品は、そのすべてが、前記回路基板（１４）の前記磁石（１３）側とは反対側の面に実装されていることを特徴とする。
【００１２】
このように、所定の高さ以上の回路部品は、そのすべてが、回路基板（１４）の磁石（１３）側とは反対側の面に実装されていることで、磁石（１３）を回路基板（１４）に近づけ易くなる。
【００１３】
また、請求項４に記載の発明は、請求項１ないし３のいずれか１つに記載の位置検出装置前記１個以上の導電素子（２１〜２９）は、複数個の導電素子（２１〜２９）であることを特徴とする。
【００１４】
また、請求項５に記載の発明は、請求項１ないし４のいずれか１つに記載の位置検出装置において、前記１個以上の導電素子（２１〜２９）のそれぞれは、前記位置検出用配線（６１〜６５）よりも太くパターン配線されていることを特徴とする。このようにすることで、導電素子を貫く磁束を大きくすることができるので、位置検出の感度を向上することができる。
【００１５】
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る位置検出装置１の斜視図である。
【図２】位置検出装置１の平面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】回路基板１４の磁石側の面を示す図である。
【図５】回路基板１４の
【図６】導電素子２１、位置検出用配線６１〜６５、マイクロコントローラ２０の電気的接続関係を示す図である。
【図７】磁石１３の位置の一例を示す図である。
【図８】磁石１３の磁束１３ａ、１３ｂが導電素子２５を貫く状態を示す図である。
【図９】導電素子２５に電位差が発生する状態を示す図である。
【図１０】各導電素子のベース電圧を特定する手順のフローチャートである。
【図１１】各導電素子の電流を均一にするための処理のフローチャートである。
【図１２】磁石の位置検出のためのマイクロコントローラの処理を示すフローチャートである。
【図１３】回路基板１４が多層基板になっている場合の導電素子２５から２８の配置を示す図である。
【図１４】導電素子２１〜２９の配置例を示す図である。
【図１５】導電素子２３、３５の配置例を示す図である。
【図１６】導電素子２１〜２８の配置例を示す図である。
【図１７】導電素子２１の配置例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の一実施形態について説明する。図１、図２に、本実施形態に係る位置検出装置１の外観を斜視図および平面図で示し、図３に、図２のＡ−Ａ断面図を示す。これら図１〜３に示すように、位置検出装置１は、筐体１１と、操作部１２と、磁石１３と、回路基板１４とを備えている。
【００１８】
操作部１２は、ユーザの操作を直接受ける部材であり、ユーザの操作に応じて、筐体１１の上面に設けられた十字型のスリット１１ａに沿って前後方向（図２の上下方向）および左右方向（図２の左右方向）に移動するようになっている。磁石１３は、筐体１１内に収容されると共に、操作部１２の下端に固定され、操作部１２と共に移動するようになっている。そして、この磁石１３は、両極が磁石１３の上端（図３の上方向を上とする）および下端に位置するように配置されている。
【００１９】
プリント基板である回路基板１４は、筐体１１内に収容されると共に、筐体１１に対して固定されている。また回路基板１４は、磁石１３の下側において、磁石１３に対向して配置されると共に、回路基板１４と磁石１３の距離は、磁石１３の発生する磁界が回路基板１４を貫くようになっている。
【００２０】
なお、筐体１１は操作部１２に対して移動し、磁石１３は操作部１２と共に移動し、回路基板１４は筐体１１に固定されているので、磁石１３は回路基板１４に対して相対的に移動する。
【００２１】
次に、回路基板１４について詳細に説明する。図４に、回路基板１４の磁石１３側の表面（以下、単に回路基板１４の上面という）を示す。回路基板１４の上面には、マイクロコントローラ２０（制御部の一例に相当する）が実装されている。
【００２２】
また、回路基板１４の上面には、５つの導電素子２１〜２５がパターン配線されている。また、回路基板１４には、導電素子２１〜２５以外にも、破線５１で囲まれた範囲内に他の線がパターン配線されており、また、回路部品（コンデンサ、抵抗、ＩＣ等）が実装されている。
【００２３】
導電素子２１〜２５は、回路基板１４の上面の中央にプリントされた導電素子２１、前端部中央にプリントされた導電素子２２、右端部中央にプリントされた導電素子２３、後端部中央に配置された導電素子２４、左端部中央に配置された導電素子２５から成り、それぞれ、導電性材料（例えばアルミニウム、銅）によってパターン配線された矩形板形状の部材である。
【００２４】
これら導電素子２１〜２５のそれぞれとマイクロコントローラ２０とは、後述するように、各導電素子２１〜２５の２点（第１の点および第２の点に相当する）間に電流を流すと共に各導電素子の他の２点（第３の点および第４の点に相当する）における電位差を検出するための位置検出用配線によって接続されている。これら位置検出用配線も、回路基板１４の破線５１で囲まれた範囲内にパターン配線されている。
【００２５】
なお、導電素子２１〜２５の回路基板１４に対するサイズ比率は、図４のように、１：数十程度でもよいし、１：１０００程度でもよい。例えば、回路基板１４が１辺１０ｃｍの正方形形状を有している場合、導電素子２１〜２５の全長が０．１ｍｍ程度であってもよい。
【００２６】
ここで、回路基板１４に実装される回路部品の高さについて説明する。本実施形態では、磁石１３の磁束が回路基板１４を貫くようになっている必要があるので、磁石１３をできる限り回路基板１４に近づけたい。そのために、図５の側面図に示すように、回路基板１４に設けられた回路部品のうち、所定の高さよりも低い回路部品は、回路基板１４の上面に実装され、所定の高さ以上の回路部品は、そのすべてが、回路基板１４の磁石１３側とは反対側の面（以下、下面という）に実装されている。ここで、所定の高さは、磁石１３から回路基板１４の上面までの最短距離ｈよりも小さい値（例えばｈの０．８倍）とする。なお、この所定の高さよりも低い回路部品は、回路基板１４の上面のみならず下面に実装されていてもよい。このように、所定の高さ以上の回路部品は、そのすべてが、回路基板１４の下面に実装されていることで、磁石１３を回路基板１４に近づけ易くなる。
【００２７】
次に、図６を参照して、導電素子２１〜２５のそれぞれをマイクロコントローラ２０に接続する位置検出用配線６１〜６５について説明する。
【００２８】
まず、導電素子２１および導電素子２１用の位置検出用配線６１について説明する。位置検出用配線６１は、チップ抵抗３１、スイッチ４１ａ〜４１ｄ、およびパターン配線を含んでいる。
【００２９】
この位置検出用配線６１により、導電素子２１の矩形の頂点の１つである点Ｐ（第１の点に相当する）は、チップ抵抗３１の一端に接続され、チップ抵抗３１の他端が、マイクロコントローラ２０のＤＡ端子２０ａに接続される。また、導電素子２１の矩形の別の頂点の１つである点Ｑ（第２の点に相当する）は、マイクロコントローラ２０のＧＮＤ端子２０ｈに接続される。これらの配線により、ＤＡ端子２０ａから電圧を印加することで、点Ｐから点Ｑへの電流が発生する。
【００３０】
また、導電素子２１の矩形の別の頂点の１つである点Ｒ（第３の点に相当する）は、スイッチ４１ｄを介してマイクロコントローラ２０のＡＤ端子２０ｇに接続される。また、導電素子２１の矩形の別の頂点の１つである点Ｓ（第４の点に相当する）は、スイッチ４１ｃを介してマイクロコントローラ２０の他のＡＤ端子２０ｆに接続される。これらの配線により、点Ｒと点Ｓの間の電位差をマイクロコントローラ２０が検出することができる。
【００３１】
また、導電素子２１とチップ抵抗３１とを繋ぐ配線から、スイッチ４１ｂを介してマイクロコントローラ２０のＡＤ端子２０ｇに接続する配線が伸びている。また、チップ抵抗３１とマイクロコントローラ２０のＤＡ端子２０ａとを繋ぐ配線から、スイッチ４１ａを介してマイクロコントローラ２０のＡＤ端子２０ｆに接続する配線が伸びている。これら、チップ抵抗３１の両端の電位差をマイクロコントローラ２０が検出することができる。
【００３２】
なお、位置検出用配線６１のうち、導電素子２１の点Ｐ、Ｑ、Ｒ、Ｓに接続している配線よりも、導電素子２１の方が太くパターン配線されている。このようにすることで、導電素子を貫く磁束を大きくすることができるので、位置検出の感度を向上することができる。
【００３３】
また、導電素子２２および導電素子２２用の位置検出用配線６２も、同様に、マイクロコントローラ２０から導電素子２２上の点Ｐ（第１の点に相当する）から導電素子２２の点Ｑ（第２の点に相当する）への電流が発生するよう電流を供給するための配線を有し、さらに、点Ｒ（第３の点に相当する）と点Ｓ（第４の点に相当する）との間の電位差を検出するための配線とを備えている。具体的には、上記の位置検出用配線６１の説明において、導電素子２１を導電素子２２に読み替え、チップ抵抗３１をチップ抵抗３２に読み替え、スイッチ４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれスイッチ４２ａ、４２ｂ、４３ｃ、４４ｄに読み替え、ＤＡ端子２０ａをＤＡ端子２０ｂに読み替え、位置検出用配線６１を位置検出用配線６２に読み替えれば、位置検出用配線６２の説明として成立する。
【００３４】
また、導電素子２３および導電素子２３用の位置検出用配線６３も、同様に、マイクロコントローラ２０から導電素子２３上の点Ｐ（第１の点に相当する）から点Ｑ（第２の点に相当する）への電流が発生するよう電流を供給するための配線を有し、さらに、点Ｒ（第３の点に相当する）と点Ｓ（第４の点に相当する）との間の電位差を検出するための配線とを備えている。具体的には、上記の位置検出用配線６１の説明において、導電素子２１を導電素子２３に読み替え、チップ抵抗３１をチップ抵抗３３に読み替え、スイッチ４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれスイッチ４３ａ、４３ｂ、４３ｃ、４３ｄに読み替え、ＤＡ端子２０ａをＤＡ端子２０ｃに読み替え、位置検出用配線６１を位置検出用配線６３に読み替えれば、位置検出用配線６３の説明として成立する。
【００３５】
また、導電素子２４および導電素子２４用の位置検出用配線６４も、同様に、マイクロコントローラ２０から導電素子２４上の点Ｐ（第１の点に相当する）から点Ｑ（第２の点に相当する）への電流が発生するよう電流を供給するための配線を有し、さらに、点Ｒ（第３の点に相当する）と点Ｓ（第４の点に相当する）との間の電位差を検出するための配線とを備えている。具体的には、上記の位置検出用配線６１の説明において、導電素子２１を導電素子２４に読み替え、チップ抵抗３１をチップ抵抗３４に読み替え、スイッチ４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれスイッチ４４ａ、４４ｂ、４４ｃ、４４ｄに読み替え、ＤＡ端子２０ａをＤＡ端子２０ｄに読み替え、位置検出用配線６１を位置検出用配線６４に読み替えれば、位置検出用配線６４の説明として成立する。
【００３６】
また、導電素子２５および導電素子２５用の位置検出用配線６５も、同様に、マイクロコントローラ２０から導電素子２５上の点Ｐ（第１の点に相当する）から点Ｑ（第２の点に相当する）への電流が発生するよう電流を供給するための配線を有し、さらに、点Ｒ（第３の点に相当する）と点Ｓ（第４の点に相当する）との間の電位差を検出するための配線とを備えている。具体的には、上記の位置検出用配線６１の説明において、導電素子２１を導電素子２５に読み替え、チップ抵抗３１をチップ抵抗３５に読み替え、スイッチ４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれスイッチ４５ａ、４５ｂ、４５ｃ、４５ｄに読み替え、ＤＡ端子２０ａをＤＡ端子２０ｅに読み替え、位置検出用配線６１を位置検出用配線６５に読み替えれば、位置検出用配線６５の説明として成立する。
【００３７】
なお、スイッチ４１ａ〜４１ｄ、４２ａ〜４２ｄ、４３ａ〜４３ｄ、４４ａ〜４４ｄ、４５ａ〜４５ｄは、回路基板１４上の図示しないパターン配線より、それぞれマイクロコントローラ２０の各ポートに接続されている。それにより、マイクロコントローラ２０は、スイッチ４１ａ〜４１ｄ、４２ａ〜４２ｄ、４３ａ〜４３ｄ、４４ａ〜４４ｄ、４５ａ〜４５ｄのオン（接続）およびオフ（切断）を独立に制御することができる。
【００３８】
また、回路基板１４の破線５１（図２参照）で囲まれた範囲には、上述の位置検出用配線６１〜６５以外の他の配線および回路部品も配置されている。他の配線および回路部品としては、例えば、車内ＬＡＮ用のインターフェース回路、車両内の各電子部品へ電力供給するための電源回路としては、例えば、、キーレスエントリまたはスマートエントリのための車載ＥＣＵ、ボデーＥＣＵ、車室内のドライバを撮影するためのカメラ用の各種回路、加速度センサ、ヨーレートセンサ等ががある。このように、他の配線および回路部品が実装されている回路基板１４に、位置検出用配線６１〜６５および導電素子２１〜２５を配置することで、既存の回路基板１４を有効に利用して位置検出を行うことができる。
【００３９】
次に、上記のような構成の位置検出装置１による位置検出の原理について説明する。ユーザ操作部１２を操作して、操作部１２と共に磁石１３が移動し、図７に示すように、磁石１３が導電素子２５の直上に位置したとする。このとき、図８の側面図に示すように、導電素子２５を貫く磁束１３ａ、１３ｂは、他の導電素子２１〜２４よりも強くなる。したがって、図９に示すように、導電素子２５を磁束７０が貫いている状態で、点Ｐから点Ｑに流れる電流を発生させると、ホール効果により、点Ｒと点Ｓの間に電位差が発生する。したがって、導電素子２１〜２５の電位差を検出することで、回路基板１４に対する磁石１３の相対位置を検出することができる。
【００４０】
次に、位置検出装置１の具体的な作動について説明する。まず、位置検出装置１の設置時における第１の調整用作動について、図１０のフローチャートを参照して説明する。この図１０のフローチャートに示す手順は、磁石１３による磁界が存在しない状況で各導電素子２１〜２５に発生する電位差を検出するための手順である。
【００４１】
まず、ステップ１１０で、位置検出装置１の取り付け作業者が、位置検出装置１を所定の位置（例えば、車両内のダッシュボード等）に取り付ける。ただしこの際、磁石１３は位置検出装置１から外した状態とする。
【００４２】
続いてステップ１２０で、作業者が、位置検出装置１の電源を投入（オン）する。するとマイクロコントローラ２０は、初めて起動したことに基づいて、導電素子２１〜２５のそれぞれについて、点Ｒと点Ｓの間の電位差を計測する。
【００４３】
具体的には、まずスイッチ４１ｃ、４１ｄをオンにすると共に他のスイッチ４２ｃ、４２ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２１の点ＲＳ間の電位差とする。次に、スイッチ４２ｃ、４２ｄをオンにすると共に他のスイッチ４１ｃ、４１ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２２の点ＲＳ間の電位差とする。次に、スイッチ４３ｃ、４３ｄをオンにすると共に他のスイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２３の点ＲＳ間の電位差とする。次に、スイッチ４４ｃ、４４ｄをオンにすると共に他のスイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４３ｃ、４３ｄ、４５ｃ、４５ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２４の点ＲＳ間の電位差とする。最後に、スイッチ４５ｃ、４５ｄをオンにすると共に他のスイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２５の点ＲＳ間の電位差とする。
【００４４】
続いてステップ１４０では、マイクロコントローラ２０が、ステップ１３０で検出した各導電素子２１〜２５の点ＲＳ間の電圧を、ベース電位差として、記憶媒体（例えば、回路基板１４に実装されたフラッシュメモリ）に記録する。このようにして記録された電位差は、後述するように、磁石１３の位置検出時に、各導電素子２１〜２５の電位差を補正するために用いられる。
【００４５】
次に、位置検出装置１の設置時における第２の調整用作動について、図１１のフローチャートを図１１のフローチャートを参照して説明する。この図１１のフローチャートに示す手順は、各導電素子２１〜２５に流れる電流を、導電素子２１〜２５間で均一にするための手順である。各導電素子２１〜２５に流れる電流が、導電素子２１〜２５間で均一になれば、各導電素子２１〜２５のホール効果の影響も均一となる。
【００４６】
まず、マイクロコントローラ２０は、起動する度に、図１１の処理を開始し、５個の導電素子２１〜２５のそれぞれを対象として、対象の導電素子についてステップ２１０、２２０の処理を行う。例えば対象の導電素子を導電素子２１とする場合は、ステップ２１０で、導電素子２１および導電素子２１に接続するチップ抵抗３１に所定の電圧を印加し、続いて、ステップ２２０で、導電素子２１の点Ｐから点Ｑに流れる電流を計測する。
【００４７】
より具体的には、ステップ２１０では、ＤＡ端子２０ａから所定の電圧を印加することで、ＤＡ端子２０ａとＧＮＤ端子２０ｈとの間に所定の電位差を発生させる。
【００４８】
そして、ステップ２１０では、スイッチ４１ａ、４１ｂをオンにし、他の図６中のスイッチすべてをオフとすることで、チップ抵抗３１の両端の電位差Ｖ０（ＡＤ端子２０ｆ、２０ｇ間の電位差）を検出する。この検出した電位差Ｖ０を、あらかじめ位置検出装置１の記憶媒体（例えばＲＯＭ、フラッシュメモリ）に記録されたチップ抵抗３１の抵抗値で除算することで、チップ抵抗３１に流れる電流値を算出する。そして、この検出した電流値を、導電素子２１の点Ｐから点Ｑに流れる電流として特定する。なお、チップ抵抗３１とＡＤ端子２０ｆ、２０ｇとの間には電流は流れない。
【００４９】
他の導電素子２２〜２５を対象の導電素子としてステップ２１０、２２０を実行する場合も同様である。導電素子２２を対象とする場合は、上述の説明において、導電素子２１を導電素子２２に読み替え、ＤＡ端子２０ａをＤＡ端子２０ｂに読み替え、チップ抵抗３１をチップ抵抗３２に読み替え、スイッチ４１ａ、４１ｂをスイッチ４２ａ、４２ｂに読み替えればよい。また、導電素子２３を対象とする場合は、上述の説明において、導電素子２１を導電素子２３に読み替え、ＤＡ端子２０ａをＤＡ端子２０ｃに読み替え、チップ抵抗３１をチップ抵抗３３に読み替え、スイッチ４１ａ、４１ｂをスイッチ４３ａ、４３ｂに読み替えればよい。また、導電素子２４を対象とする場合は、上述の説明において、導電素子２１を導電素子２４に読み替え、ＤＡ端子２０ａをＤＡ端子２０ｄに読み替え、チップ抵抗３１をチップ抵抗３４に読み替え、スイッチ４１ａ、４１ｂをスイッチ４４ａ、４４ｂに読み替えればよい。また、導電素子２４を対象とする場合は、上述の説明において、導電素子２１を導電素子２５に読み替え、ＤＡ端子２０ａをＤＡ端子２０ｅに読み替え、チップ抵抗３１をチップ抵抗３５に読み替え、スイッチ４１ａ、４１ｂをスイッチ４５ａ、４５ｂに読み替えればよい。
【００５０】
続いてステップ２３０では、マイクロコントローラ２０は、上述のように特定した各導電素子２１〜２５に流れる電流に基づいて、各電素子２１〜２５に流れる電流を電素子２１〜２５間で均一になるよう、各電素子２１〜２５に各ＤＡ端子２０ａ〜２０ｅから印加する電圧を補正する。例えば、ステップ２１０で各ＤＡ端子２０ａ〜２０ｅから印加した電圧がＶ０と等しくなっており、導電素子２１〜２５について特定した電流値の平均値がＩ０で、導電素子２１、２２、２３、２４、２５について特定した電流値がそれぞれＩ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５であったとする。この場合、導電素子２１〜２５に等しく電流値Ｉ０の電流が流れるよう、ＤＡ端子２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅから印加する印加電圧として、それぞれ、Ｉ０／Ｉ１×Ｖ０、Ｉ０／Ｉ２×Ｖ０、Ｉ０／Ｉ３×Ｖ０、Ｉ０／Ｉ４×Ｖ０、Ｉ０／Ｉ４×Ｖ０の値を、それぞれＤＡ端子２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ用の調整済印加電圧として、記憶媒体（例えばマイクロコントローラ２０のＲＡＭ）に記録する。
【００５１】
次に、回路基板１４に固定された導電素子２１〜２５に対する磁石１３の相対位置検出のための処理について説明する。マイクロコントローラ２０は、起動し、図１１（および初回起動時には図１０）の処理を行った後に、図１２の処理を実行する。
【００５２】
この図１２の処理では、まずステップ３０５で、点ＲＳ間の電位差を検出する対象の導電素子を導電素子２１に切り替えるため、スイッチ４１ｃ、４１ｄをオンにし、スイッチ４２ｃ、４２ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフにする。また、ステップ３０５では、スイッチ４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ、４３ｂ、４４ａ、４４ｂ、４５ａ、４５ｂもオフにする。
【００５３】
続いてステップ３１０では、導電素子２１用の調整済み印加電圧を読み出し、読み出した調整済み印加電圧をＤＡ端子２０ａから印加する。このとき、導電素子２１上のＰ点からＱ点には上述の電流Ｉ０が流れるので、磁石１３が導電素子２１を貫く磁束に応じたＲＳ点間の電位差を、ＡＤ端子２０ｆ、２０ｇ間の電位差として検出できる。なおこのとき、導電素子２１とＡＤ端子２０ｆ、２０ｇとの間には電流は流れない。
【００５４】
例えば、磁石１３が導電素子２１の真上にあれば、ホール効果によって、導電素子２１上のＲＳ点間に最大の電位差が発生するが、磁石１３が導電素子２１から遠く離れた位置（例えば、導電素子２５の真上）にあれば、導電素子２１上のＲＳ点間に発生する電位差が非常に小さくなるか、または電位差が発生しない。
【００５５】
ステップ３１０では、このように検出した導電素子２１上のＲＳ点間の電位差から、図１０の処理で記憶した導電素子２１のベース電位差を減算し、その減算結果の値を、導電素子２１上のＲＳ点間の調整後電位差としてＲＡＭに記録する。
【００５６】
続いてステップ３１５では、ステップ３１０以降、導電素子２１〜２５のすべての導電素子について、ＲＳ点間の電位差検出を行ったか否かを判定する。本例では、まだ導電素子２１しか電位差検出を行っていないので、判定結果は否定的なものになり、処理をステップ３２０に進める。
【００５７】
ステップ３２０では、点ＲＳ間の電位差を検出する対象の導電素子を次の導電素子２２に切り替えるため、スイッチ４２ｃ、４２ｄをオンにし、スイッチ４１ｃ、４１ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフにする。そして、処理をステップ３１０に戻す。
【００５８】
ステップ３１０では、前回のステップ３１０の処理に対して、対象を導電素子２１から導電素子２２に代えた処理を行う。すなわち、導電素子２２用の調整済み印加電圧をＤＡ端子２０ａから印加することで、導電素子２２上のＰ点からＱ点に上述の電流Ｉ０を発生させ、導電素子２２上のＲＳ点間の電位差を、ＡＤ端子２０ｆ、２０ｇ間の電位差として検出する。そして、検出した導電素子２２上のＲＳ点間の電位差から、図１０の処理で記憶した導電素子２２のベース電位差を減算し、その減算結果の値を、導電素子２２上のＲＳ点間の調整後電位差としてＲＡＭに記録する。
【００５９】
続くステップ３１５では、本例では、まだ導電素子２１、２２しか電位差検出を行っていないので、まだＲＳ点間の電位差検出を行っていない導電素子があると判定し、処理をステップ３２０に進める。
【００６０】
ステップ３２０では、点ＲＳ間の電位差を検出する対象の導電素子を次の導電素子２３に切り替えるため、スイッチ４３ｃ、４３ｄをオンにし、スイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフにする。そして、処理をステップ３１０に戻す。
【００６１】
そして、ステップ３１０で、前回のステップ３１０の処理に対して、対象を導電素子２２から導電素子２３に代えた処理を行うことで、導電素子２３上のＲＳ点間の調整後電位差としてＲＡＭに記録し、ステップ３１５で、まだＲＳ点間の電位差検出を行っていない導電素子があると判定し処理をステップ３２０に進め、点ＲＳ間の電位差を検出する対象の導電素子を次の導電素子２４に切り替えるため、スイッチ４４ｃ、４４ｄをオンにし、スイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４３ｃ、４３ｄ、４５ｃ、４５ｄをオフにする。そして、処理をステップ３１０に戻す。
【００６２】
そして、ステップ３１０で、前回のステップ３１０の処理に対して、対象を導電素子２３から導電素子２４に代えた処理を行うことで、導電素子２４上のＲＳ点間の調整後電位差としてＲＡＭに記録し、ステップ３１５で、まだＲＳ点間の電位差検出を行っていない導電素子があると判定し処理をステップ３２０に進め、点ＲＳ間の電位差を検出する対象の導電素子を次の導電素子２５に切り替えるため、スイッチ４５ｃ、４５ｄをオンにし、スイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄをオフにする。そして、処理をステップ３１０に戻す。
【００６３】
そして、ステップ３１０で、前回のステップ３１０の処理に対して、対象を導電素子２４から導電素子２５に代えた処理を行うことで、導電素子２５上のＲＳ点間の調整後電位差としてＲＡＭに記録する。
【００６４】
そしてステップ３１５では、ステップ３０５の実行以降、既に導電素子２１〜２５すべてについてＲＳ点間の電位差検出を行ったと判定し、処理をステップ３２５に進める。
【００６５】
このように、導電素子２１〜２５のＲＳ点間の調整後電位差を検出するために、１個ずつ順番に導電素子２１〜２５のＰＱ点間に電流を発生させることで、一度にすべての導電素子２１〜２５に電流を発生させる場合に比べ、電力消費量が低減されると共に、マイクロコントローラ２０のＡＤ端子の数も２個使用すれば済むという利点がある。
【００６６】
なお、ステップ３１０、３１５、３２０の繰り返しにおいて、３１０、３１５、３２０の一巡に要する時間は、例えば２０ミリ秒から２００ミリ秒までの範囲内のいずれかであってもよい。したがって、すべての導電素子２１〜２５の調整後電位差を取得するのに、１００ミリ秒から１秒程度かかってもよい。そして、１回のステップ３１０の処理において、ＤＡ端子２０ａから電圧を印加する時間も、１０ミリ秒から１００ミリ秒までの範囲内のいずれかであってもよい。
【００６７】
ステップ３２０では、ステップ３１０の繰り返しによって取得した導電素子２１〜２５の調整後電位差に基づいて、導電素子２１〜２５に対する磁石１３の位置を特定する。特定の方法および特定する位置の分解能は、種々のものを採用することができる。
【００６８】
例えば、導電素子２１〜２５の調整後電位差の絶対値のうち、特定の導電素子の調整後電位差の絶対値が最も大きい場合は、当該特定の導電素子の直上の位置に磁石１３があると判定してもよい。より具体的には、例えば導電素子２５の調整後電位差の絶対値が一番大きい場合、磁石１３の位置は回路基板１４の中央よりも左であると特定し、また例えば導電素子２１の調整後電位差の絶対値が一番大きい場合、磁石１３の位置は回路基板１４の中央あると特定してもよい。
【００６９】
また例えば、導電素子２１〜２５の調整後電位差の絶対値Ｗ１〜Ｗ５で重み付けした、導電素子２１〜２５の位置Ｘ１〜Ｘ５（ただしＸ１〜Ｘ５は２次元ベクトル）の重み付き平均Ｍ＝Ｗ１×Ｘ１＋Ｗ２×Ｘ２＋Ｗ３×Ｘ３＋Ｗ４×Ｘ４＋Ｗ５×Ｘ５を、磁石１３の位置としてもよい。
【００７０】
続いてステップ３３０では、ステップ３２５で特定した磁石１３の位置を示す情報を、位置検出装置１の外部（例えば、位置検出装置１に接続された車載ナビゲーション装置）に出力する。ステップ３３０の後、処理はステップ３０５に戻る。
【００７１】
このようなマイクロコントローラ２０の処理により、各導電素子２１〜２５のそれぞれに対して、対象の導電素子の点Ｐから点Ｑまで電流が流れるよう、対象の導電素子に電流を供給すると共に、対象の導電素子の点Ｒと点Ｓとの間の電位差を検出し、導電素子２１〜２５のそれぞれについて検出した調整後電位差に基づいて、導電素子２１〜２５に対する磁石１３の相対位置を特定して出力する。
【００７２】
このように、電磁変換素子として、５個の導電素子２１〜２５が、制御回路２０と共に回路基板１４上にパターン配線され（すなわち、プリントされ）、この導電素子２１〜２５に発生する電位差に基づいて、導電素子２１〜２５に対する磁石１３の相対位置を検出することができる。このように、電磁変換素子をパターン配線することで、ＩＣとして電磁変換素子を構成するよりも、部品点数が減り、かつ、部品コストが低減される。
【００７３】
また、導電素子２１〜２５のそれぞれは、位置検出用配線６１〜６５よりも太くパターン配線されているので、導電素子２５を貫く磁束を大きくすることができるので、位置検出の感度を向上することができる。
【００７４】
なお、位置検出用配線６１の配線に用いる材料と、導電素子２１〜２５の配線に用いる材料は、同じであっても違っていても良いが、同じにした方が、回路基板１４にパターン配線を行うときの手間および位置検出装置１の製造コストが低減されるという利点がある。
【００７５】
（他の実施形態）
以上、本発明の実施形態について説明したが、本発明の範囲は、上記実施形態のみに限定されるものではなく、本発明の各発明特定事項の機能を実現し得る種々の形態を包含するものである。例えば、以下のような形態も許容される。
【００７６】
（１）上記実施形態では、回路基板１４は、上面と下面にのみパターン配線される基板であったが、回路基板１４は、３層以上にパターン配線可能な多層基板であってもよい。その場合、回路基板１４において、導電素子２１〜２５と重なるように、他の導電素子を各層にパターン配線するようになっていてもよい。例えば、図１３に示すように、導電素子２５に重なるように、複数の導電素子２６〜２８を配置してもよい。この場合、複数の導電素子２６〜２８も、それぞれ導電素子２５と同様に、点Ｐ、Ｑ、Ｒ、Ｓを有し、位置検出用配線６２と同様の位置検出用配線でマイクロコントローラ２０と接続されていてもよい。
【００７７】
このようにすることで、この導電素子２５〜２８の各ＰＱ点間に電流を発生させ、導電素子２５〜２８の各ＲＱ点間の電位差を検出し、それを、磁石１３の位置（回路基板１４に平行な面内の位置）の検出に用いることで、導電素子２５〜２８付近における磁石１３の位置の特定精度が向上する。
【００７８】
（２）また、図１４に示すように、回路基板１４の同じ層（例えば上面）において、導電素子の数を増やし、９個の導電素子２１〜２９を配置し、新たに配置した導電素子２６〜２９についても、他の導電素子２１〜２６と同様に、マイクロコントローラ２０がＰＱ点間に電流を流し、ＲＱ点間の電位差を検出することで、より高い精度で磁石１３の位置検出を行うことができる。
【００７９】
（３）また、磁石１３が左右方向にしか移動しないような位置検出装置１の場合、図１５に示すように、導電素子２１、２２、２４を廃し、導電素子としては回路基板１４に導電素子２３と導電素子２５のみをパターン配線するようになっていてもよい。この場合でも、磁石１３の左右方向（図１５中の左右方向）の位置を検出することは可能である。このような動きをする磁石１３の応用例としては、オン時に左に移動し、オフ時に右に移動するオフスイッチがある。
【００８０】
（４）また、磁石１３が回路基板１４上を円環状にしか移動しない位置検出装置１の場合、図１６に示すように、導電素子２１〜２８を円環状の並びでパターン配線するようになっていてもよい。この場合、新たに配置した導電素子２６〜２８についても、他の導電素子２１〜２６と同様に、マイクロコントローラ２０がＰＱ点間に電流を流し、ＲＱ点間の電位差を検出する。
【００８１】
（５）また、磁石１３が上下方向（図３の上下方向）にしか移動しないような位置検出装置１の場合、図１７に示すように、導電素子２２〜２５を廃し、導電素子としては回路基板１４に導電素子２１のみをパターン配線するようになっていてもよい。この場合でも、磁石１３の上下方向（図１７の紙面に垂直な方向）の位置を検出することは可能である。このような動きをする磁石１３の応用例としては、オン時に回路基板１４（および導電素子２１）に近づく方向に移動し、オフ時に回路基板１４（および導電素子２１）から離れる方向に移動するオフスイッチがある。
【００８２】
（６）また、上記実施形態では、導電素子２１〜２５に流す電流を均一化させるために、チップ抵抗３１〜３５を配置している。導電素子２１〜２５に流す電流を均一化させることは、磁石１３の位置検出の精度を高めることに繋がるが、磁石１３の位置検出の精度を高める必要がない場合は、そもそもチップ抵抗３１〜３５もスイッチ４１ａ〜４５ａ、４１ｂ〜４５ｂも配置する必要はなく、プリントされた配線のみを介してＤＡ端子２０ａ〜２０ｅのそれぞれを導電素子２１〜２５に接続させればよい。
【００８３】
（７）また、上記実施形態では、磁石１３は、その位置によらず、回路基板１４に対して垂直になっているが、磁石１３の回路基板１４に対する傾きは、磁石１３の位置の変化に応じて変化してもよい。例えば、磁石１３が、所定の始点を中心に回転して移動するようになっていてもよい。
【００８４】
（８）また、上記実施形態では、制御回路としてマイクロコントローラ２０が例示されているが、制御回路としてマイクロコントローラ以外を採用してもよい。
【００８５】
（９）また、上記実施形態では、１つの導電素子内において、点Ｐ、Ｑ、Ｒ、Ｓがそれぞれ異なる位置にある。しかし、点Ｐ、Ｑのうちいずれか一方が、点Ｒ、Ｓのうちいずれかと共通であってもよい。ただし、第１の点Ｐおよび第２の点Ｑの両方が、第２の点Ｒおよび第３の点Ｓのうちいずれかと共通であるようになってはいけない。
【００８６】
Ｐ、Ｑ、Ｒ、Ｓの配置は、以下のようになっていれば、ホール効果によって発生する電位差を検出することができる。導電素子の点Ｐから点Ｑへの方向を第１の方向とし、当該導電素子上の点Ｒから見て第１の方向と交差（上記実施形態では直交）する方向を第２の方向とすると、点Ｒと、点Ｒから見て当該第２の方向にある点を点Ｓとすればよい。
【００８７】
（１０）また、上記実施形態では、マイクロコンピュータ２０は、検出した導電素子のＲＳ点間の電位差に基づいて、導電素子に対する磁石１３の相対位置に応じた作動を行ううようになっている。そして、相対位置に応じた作動としては、相対位置の特定および出力を行っている。しかし、相対位置に応じた作動は、相対位置の特定および出力に限らない。
【符号の説明】
【００８８】
１ 位置検出装置
１１ 筐体
１１ａ スリット
１２ 操作部
１３ 磁石
１４ 回路基板
２０ マイクロコントローラ
２０ａ〜２０ｅ ＤＡ端子
２０ｆ、２０ｇ ＡＤ端子
２０ｈ ＧＮＤ端子
２１〜２９ 導電素子
５２〜５８ 回路部品
３１〜３５ チップ抵抗
６１〜６５ 位置検出用配線
【技術分野】
【０００１】
本発明は、ホール効果を利用した位置検出装置に関するものである。
【背景技術】
【０００２】
従来、ホール効果を利用して、電磁変換素子に対する磁石の相対位置を検出する位置検出装置が知られている（例えば、特許文献１参照）。
【０００３】
このような位置検出装置においては、磁石と電磁変換素子の相対位置に応じて電磁変換素子における電位差が変化することを利用し、上記電位差に応じた信号を電磁変換素子が出力し、制御部が、電磁変換素子の上記出力に応じて、磁石と電磁変換素子の相対位置を特定するようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２０９６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の位置検出装置は、電磁変換素子として、専用のＩＣを採用しているので、制御部を実装する回路基板に加え、電磁変換素子用のＩＣを用意しなければならず、部品点数および部品コストが増大する。
【０００６】
本発明は上記点に鑑み、ホール効果を利用した位置検出装置において、従来よりも部品点数および部品コストを低減することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するための請求項１に記載の発明は、回路基板（１４）と、発生する磁界が前記回路基板（１４）を貫くような配置で前記回路基板（１４）に対して相対的に移動する磁石（１３）と、前記回路基板（１４）上にパターン配線された１個以上の導電素子（２１〜２９）と、前記回路基板（１４）上に実装された制御回路（２０）と、前記制御回路（２０）から前記１個以上の導電素子（２１〜２９）のそれぞれに対して、対象の導電素子上の第１の点（Ｐ）から対象の導電素子上の第２の点（Ｑ）への電流が発生するよう電流を供給するための配線であると共に、前記第１の点（Ｐ）から前記第２の点（Ｑ）への方向を第１の方向とし、対象の導電素子上の第３の点（Ｒ）から見て前記第１の方向と交差する方向を第２の方向とすると、前記第３の点（Ｒ）と、対象の導電素子において前記第３の点（Ｒ）から見て前記第２の方向にある第４の点（Ｓ）と、の間の電位差を検出するための位置検出用配線（６１〜６５）と、を備え、前記制御回路（２０）は、前記１個以上の導電素子（２１〜２９）のそれぞれに対して、対象の導電素子の前記第１の点（Ｐ）から前記第２の点（Ｑ）まで電流が流れるよう、対象の導電素子に電流を供給すると共に、対象の導電素子（２１〜２９）の前記第３の点（Ｒ）と第４の点（Ｓ）との間の電位差を検出し、前記１個以上の導電素子（２１〜２９）のそれぞれについて検出した前記電位差に基づいて、前記１個以上の導電素子（２１〜２９）に対する前記磁石（１３）の相対位置に応じた作動を行う位置検出装置である。
【０００８】
このように、電磁変換素子として、１個以上の導電素子が、制御回路（２０）と共に回路基板（１４）上にパターン配線され、この導電素子に発生する電位差に基づいて、１個以上の導電素子（２１〜２９）に対する磁石（１３）の相対位置を検出することができる。このように、電磁変換素子をパターン配線することで、ＩＣとして電磁変換素子を構成するよりも、部品点数が減り、かつ、部品コストが低減される。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の位置検出装置において、前記回路基板（１４）には、前記位置検出用配線（６１〜６５）以外の他の配線および回路部品（５１）も配置されていることを特徴とする。
【００１０】
このように、他の配線および回路部品（５１）が実装されている回路基板（１４）に、位置検出用配線（６１〜６５）および導電素子を配置することで、既存の回路基板（１４）を有効に利用して位置検出を行うことができる。
【００１１】
また、請求項３に記載の発明は、請求項１または２に記載の位置検出装置において、前記回路基板（１４）に設けられた回路部品のうち、所定の高さよりも低い回路部品は、前記回路基板（１４）の前記磁石（１３）側の面に実装され、所定の高さ以上の回路部品は、そのすべてが、前記回路基板（１４）の前記磁石（１３）側とは反対側の面に実装されていることを特徴とする。
【００１２】
このように、所定の高さ以上の回路部品は、そのすべてが、回路基板（１４）の磁石（１３）側とは反対側の面に実装されていることで、磁石（１３）を回路基板（１４）に近づけ易くなる。
【００１３】
また、請求項４に記載の発明は、請求項１ないし３のいずれか１つに記載の位置検出装置前記１個以上の導電素子（２１〜２９）は、複数個の導電素子（２１〜２９）であることを特徴とする。
【００１４】
また、請求項５に記載の発明は、請求項１ないし４のいずれか１つに記載の位置検出装置において、前記１個以上の導電素子（２１〜２９）のそれぞれは、前記位置検出用配線（６１〜６５）よりも太くパターン配線されていることを特徴とする。このようにすることで、導電素子を貫く磁束を大きくすることができるので、位置検出の感度を向上することができる。
【００１５】
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る位置検出装置１の斜視図である。
【図２】位置検出装置１の平面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】回路基板１４の磁石側の面を示す図である。
【図５】回路基板１４の
【図６】導電素子２１、位置検出用配線６１〜６５、マイクロコントローラ２０の電気的接続関係を示す図である。
【図７】磁石１３の位置の一例を示す図である。
【図８】磁石１３の磁束１３ａ、１３ｂが導電素子２５を貫く状態を示す図である。
【図９】導電素子２５に電位差が発生する状態を示す図である。
【図１０】各導電素子のベース電圧を特定する手順のフローチャートである。
【図１１】各導電素子の電流を均一にするための処理のフローチャートである。
【図１２】磁石の位置検出のためのマイクロコントローラの処理を示すフローチャートである。
【図１３】回路基板１４が多層基板になっている場合の導電素子２５から２８の配置を示す図である。
【図１４】導電素子２１〜２９の配置例を示す図である。
【図１５】導電素子２３、３５の配置例を示す図である。
【図１６】導電素子２１〜２８の配置例を示す図である。
【図１７】導電素子２１の配置例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の一実施形態について説明する。図１、図２に、本実施形態に係る位置検出装置１の外観を斜視図および平面図で示し、図３に、図２のＡ−Ａ断面図を示す。これら図１〜３に示すように、位置検出装置１は、筐体１１と、操作部１２と、磁石１３と、回路基板１４とを備えている。
【００１８】
操作部１２は、ユーザの操作を直接受ける部材であり、ユーザの操作に応じて、筐体１１の上面に設けられた十字型のスリット１１ａに沿って前後方向（図２の上下方向）および左右方向（図２の左右方向）に移動するようになっている。磁石１３は、筐体１１内に収容されると共に、操作部１２の下端に固定され、操作部１２と共に移動するようになっている。そして、この磁石１３は、両極が磁石１３の上端（図３の上方向を上とする）および下端に位置するように配置されている。
【００１９】
プリント基板である回路基板１４は、筐体１１内に収容されると共に、筐体１１に対して固定されている。また回路基板１４は、磁石１３の下側において、磁石１３に対向して配置されると共に、回路基板１４と磁石１３の距離は、磁石１３の発生する磁界が回路基板１４を貫くようになっている。
【００２０】
なお、筐体１１は操作部１２に対して移動し、磁石１３は操作部１２と共に移動し、回路基板１４は筐体１１に固定されているので、磁石１３は回路基板１４に対して相対的に移動する。
【００２１】
次に、回路基板１４について詳細に説明する。図４に、回路基板１４の磁石１３側の表面（以下、単に回路基板１４の上面という）を示す。回路基板１４の上面には、マイクロコントローラ２０（制御部の一例に相当する）が実装されている。
【００２２】
また、回路基板１４の上面には、５つの導電素子２１〜２５がパターン配線されている。また、回路基板１４には、導電素子２１〜２５以外にも、破線５１で囲まれた範囲内に他の線がパターン配線されており、また、回路部品（コンデンサ、抵抗、ＩＣ等）が実装されている。
【００２３】
導電素子２１〜２５は、回路基板１４の上面の中央にプリントされた導電素子２１、前端部中央にプリントされた導電素子２２、右端部中央にプリントされた導電素子２３、後端部中央に配置された導電素子２４、左端部中央に配置された導電素子２５から成り、それぞれ、導電性材料（例えばアルミニウム、銅）によってパターン配線された矩形板形状の部材である。
【００２４】
これら導電素子２１〜２５のそれぞれとマイクロコントローラ２０とは、後述するように、各導電素子２１〜２５の２点（第１の点および第２の点に相当する）間に電流を流すと共に各導電素子の他の２点（第３の点および第４の点に相当する）における電位差を検出するための位置検出用配線によって接続されている。これら位置検出用配線も、回路基板１４の破線５１で囲まれた範囲内にパターン配線されている。
【００２５】
なお、導電素子２１〜２５の回路基板１４に対するサイズ比率は、図４のように、１：数十程度でもよいし、１：１０００程度でもよい。例えば、回路基板１４が１辺１０ｃｍの正方形形状を有している場合、導電素子２１〜２５の全長が０．１ｍｍ程度であってもよい。
【００２６】
ここで、回路基板１４に実装される回路部品の高さについて説明する。本実施形態では、磁石１３の磁束が回路基板１４を貫くようになっている必要があるので、磁石１３をできる限り回路基板１４に近づけたい。そのために、図５の側面図に示すように、回路基板１４に設けられた回路部品のうち、所定の高さよりも低い回路部品は、回路基板１４の上面に実装され、所定の高さ以上の回路部品は、そのすべてが、回路基板１４の磁石１３側とは反対側の面（以下、下面という）に実装されている。ここで、所定の高さは、磁石１３から回路基板１４の上面までの最短距離ｈよりも小さい値（例えばｈの０．８倍）とする。なお、この所定の高さよりも低い回路部品は、回路基板１４の上面のみならず下面に実装されていてもよい。このように、所定の高さ以上の回路部品は、そのすべてが、回路基板１４の下面に実装されていることで、磁石１３を回路基板１４に近づけ易くなる。
【００２７】
次に、図６を参照して、導電素子２１〜２５のそれぞれをマイクロコントローラ２０に接続する位置検出用配線６１〜６５について説明する。
【００２８】
まず、導電素子２１および導電素子２１用の位置検出用配線６１について説明する。位置検出用配線６１は、チップ抵抗３１、スイッチ４１ａ〜４１ｄ、およびパターン配線を含んでいる。
【００２９】
この位置検出用配線６１により、導電素子２１の矩形の頂点の１つである点Ｐ（第１の点に相当する）は、チップ抵抗３１の一端に接続され、チップ抵抗３１の他端が、マイクロコントローラ２０のＤＡ端子２０ａに接続される。また、導電素子２１の矩形の別の頂点の１つである点Ｑ（第２の点に相当する）は、マイクロコントローラ２０のＧＮＤ端子２０ｈに接続される。これらの配線により、ＤＡ端子２０ａから電圧を印加することで、点Ｐから点Ｑへの電流が発生する。
【００３０】
また、導電素子２１の矩形の別の頂点の１つである点Ｒ（第３の点に相当する）は、スイッチ４１ｄを介してマイクロコントローラ２０のＡＤ端子２０ｇに接続される。また、導電素子２１の矩形の別の頂点の１つである点Ｓ（第４の点に相当する）は、スイッチ４１ｃを介してマイクロコントローラ２０の他のＡＤ端子２０ｆに接続される。これらの配線により、点Ｒと点Ｓの間の電位差をマイクロコントローラ２０が検出することができる。
【００３１】
また、導電素子２１とチップ抵抗３１とを繋ぐ配線から、スイッチ４１ｂを介してマイクロコントローラ２０のＡＤ端子２０ｇに接続する配線が伸びている。また、チップ抵抗３１とマイクロコントローラ２０のＤＡ端子２０ａとを繋ぐ配線から、スイッチ４１ａを介してマイクロコントローラ２０のＡＤ端子２０ｆに接続する配線が伸びている。これら、チップ抵抗３１の両端の電位差をマイクロコントローラ２０が検出することができる。
【００３２】
なお、位置検出用配線６１のうち、導電素子２１の点Ｐ、Ｑ、Ｒ、Ｓに接続している配線よりも、導電素子２１の方が太くパターン配線されている。このようにすることで、導電素子を貫く磁束を大きくすることができるので、位置検出の感度を向上することができる。
【００３３】
また、導電素子２２および導電素子２２用の位置検出用配線６２も、同様に、マイクロコントローラ２０から導電素子２２上の点Ｐ（第１の点に相当する）から導電素子２２の点Ｑ（第２の点に相当する）への電流が発生するよう電流を供給するための配線を有し、さらに、点Ｒ（第３の点に相当する）と点Ｓ（第４の点に相当する）との間の電位差を検出するための配線とを備えている。具体的には、上記の位置検出用配線６１の説明において、導電素子２１を導電素子２２に読み替え、チップ抵抗３１をチップ抵抗３２に読み替え、スイッチ４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれスイッチ４２ａ、４２ｂ、４３ｃ、４４ｄに読み替え、ＤＡ端子２０ａをＤＡ端子２０ｂに読み替え、位置検出用配線６１を位置検出用配線６２に読み替えれば、位置検出用配線６２の説明として成立する。
【００３４】
また、導電素子２３および導電素子２３用の位置検出用配線６３も、同様に、マイクロコントローラ２０から導電素子２３上の点Ｐ（第１の点に相当する）から点Ｑ（第２の点に相当する）への電流が発生するよう電流を供給するための配線を有し、さらに、点Ｒ（第３の点に相当する）と点Ｓ（第４の点に相当する）との間の電位差を検出するための配線とを備えている。具体的には、上記の位置検出用配線６１の説明において、導電素子２１を導電素子２３に読み替え、チップ抵抗３１をチップ抵抗３３に読み替え、スイッチ４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれスイッチ４３ａ、４３ｂ、４３ｃ、４３ｄに読み替え、ＤＡ端子２０ａをＤＡ端子２０ｃに読み替え、位置検出用配線６１を位置検出用配線６３に読み替えれば、位置検出用配線６３の説明として成立する。
【００３５】
また、導電素子２４および導電素子２４用の位置検出用配線６４も、同様に、マイクロコントローラ２０から導電素子２４上の点Ｐ（第１の点に相当する）から点Ｑ（第２の点に相当する）への電流が発生するよう電流を供給するための配線を有し、さらに、点Ｒ（第３の点に相当する）と点Ｓ（第４の点に相当する）との間の電位差を検出するための配線とを備えている。具体的には、上記の位置検出用配線６１の説明において、導電素子２１を導電素子２４に読み替え、チップ抵抗３１をチップ抵抗３４に読み替え、スイッチ４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれスイッチ４４ａ、４４ｂ、４４ｃ、４４ｄに読み替え、ＤＡ端子２０ａをＤＡ端子２０ｄに読み替え、位置検出用配線６１を位置検出用配線６４に読み替えれば、位置検出用配線６４の説明として成立する。
【００３６】
また、導電素子２５および導電素子２５用の位置検出用配線６５も、同様に、マイクロコントローラ２０から導電素子２５上の点Ｐ（第１の点に相当する）から点Ｑ（第２の点に相当する）への電流が発生するよう電流を供給するための配線を有し、さらに、点Ｒ（第３の点に相当する）と点Ｓ（第４の点に相当する）との間の電位差を検出するための配線とを備えている。具体的には、上記の位置検出用配線６１の説明において、導電素子２１を導電素子２５に読み替え、チップ抵抗３１をチップ抵抗３５に読み替え、スイッチ４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれスイッチ４５ａ、４５ｂ、４５ｃ、４５ｄに読み替え、ＤＡ端子２０ａをＤＡ端子２０ｅに読み替え、位置検出用配線６１を位置検出用配線６５に読み替えれば、位置検出用配線６５の説明として成立する。
【００３７】
なお、スイッチ４１ａ〜４１ｄ、４２ａ〜４２ｄ、４３ａ〜４３ｄ、４４ａ〜４４ｄ、４５ａ〜４５ｄは、回路基板１４上の図示しないパターン配線より、それぞれマイクロコントローラ２０の各ポートに接続されている。それにより、マイクロコントローラ２０は、スイッチ４１ａ〜４１ｄ、４２ａ〜４２ｄ、４３ａ〜４３ｄ、４４ａ〜４４ｄ、４５ａ〜４５ｄのオン（接続）およびオフ（切断）を独立に制御することができる。
【００３８】
また、回路基板１４の破線５１（図２参照）で囲まれた範囲には、上述の位置検出用配線６１〜６５以外の他の配線および回路部品も配置されている。他の配線および回路部品としては、例えば、車内ＬＡＮ用のインターフェース回路、車両内の各電子部品へ電力供給するための電源回路としては、例えば、、キーレスエントリまたはスマートエントリのための車載ＥＣＵ、ボデーＥＣＵ、車室内のドライバを撮影するためのカメラ用の各種回路、加速度センサ、ヨーレートセンサ等ががある。このように、他の配線および回路部品が実装されている回路基板１４に、位置検出用配線６１〜６５および導電素子２１〜２５を配置することで、既存の回路基板１４を有効に利用して位置検出を行うことができる。
【００３９】
次に、上記のような構成の位置検出装置１による位置検出の原理について説明する。ユーザ操作部１２を操作して、操作部１２と共に磁石１３が移動し、図７に示すように、磁石１３が導電素子２５の直上に位置したとする。このとき、図８の側面図に示すように、導電素子２５を貫く磁束１３ａ、１３ｂは、他の導電素子２１〜２４よりも強くなる。したがって、図９に示すように、導電素子２５を磁束７０が貫いている状態で、点Ｐから点Ｑに流れる電流を発生させると、ホール効果により、点Ｒと点Ｓの間に電位差が発生する。したがって、導電素子２１〜２５の電位差を検出することで、回路基板１４に対する磁石１３の相対位置を検出することができる。
【００４０】
次に、位置検出装置１の具体的な作動について説明する。まず、位置検出装置１の設置時における第１の調整用作動について、図１０のフローチャートを参照して説明する。この図１０のフローチャートに示す手順は、磁石１３による磁界が存在しない状況で各導電素子２１〜２５に発生する電位差を検出するための手順である。
【００４１】
まず、ステップ１１０で、位置検出装置１の取り付け作業者が、位置検出装置１を所定の位置（例えば、車両内のダッシュボード等）に取り付ける。ただしこの際、磁石１３は位置検出装置１から外した状態とする。
【００４２】
続いてステップ１２０で、作業者が、位置検出装置１の電源を投入（オン）する。するとマイクロコントローラ２０は、初めて起動したことに基づいて、導電素子２１〜２５のそれぞれについて、点Ｒと点Ｓの間の電位差を計測する。
【００４３】
具体的には、まずスイッチ４１ｃ、４１ｄをオンにすると共に他のスイッチ４２ｃ、４２ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２１の点ＲＳ間の電位差とする。次に、スイッチ４２ｃ、４２ｄをオンにすると共に他のスイッチ４１ｃ、４１ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２２の点ＲＳ間の電位差とする。次に、スイッチ４３ｃ、４３ｄをオンにすると共に他のスイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２３の点ＲＳ間の電位差とする。次に、スイッチ４４ｃ、４４ｄをオンにすると共に他のスイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４３ｃ、４３ｄ、４５ｃ、４５ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２４の点ＲＳ間の電位差とする。最後に、スイッチ４５ｃ、４５ｄをオンにすると共に他のスイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄをオフとする。その上で、ＡＤ端子２０ｆ、２０ｇ間の電位差を検出し、検出した電位差を、導電素子２５の点ＲＳ間の電位差とする。
【００４４】
続いてステップ１４０では、マイクロコントローラ２０が、ステップ１３０で検出した各導電素子２１〜２５の点ＲＳ間の電圧を、ベース電位差として、記憶媒体（例えば、回路基板１４に実装されたフラッシュメモリ）に記録する。このようにして記録された電位差は、後述するように、磁石１３の位置検出時に、各導電素子２１〜２５の電位差を補正するために用いられる。
【００４５】
次に、位置検出装置１の設置時における第２の調整用作動について、図１１のフローチャートを図１１のフローチャートを参照して説明する。この図１１のフローチャートに示す手順は、各導電素子２１〜２５に流れる電流を、導電素子２１〜２５間で均一にするための手順である。各導電素子２１〜２５に流れる電流が、導電素子２１〜２５間で均一になれば、各導電素子２１〜２５のホール効果の影響も均一となる。
【００４６】
まず、マイクロコントローラ２０は、起動する度に、図１１の処理を開始し、５個の導電素子２１〜２５のそれぞれを対象として、対象の導電素子についてステップ２１０、２２０の処理を行う。例えば対象の導電素子を導電素子２１とする場合は、ステップ２１０で、導電素子２１および導電素子２１に接続するチップ抵抗３１に所定の電圧を印加し、続いて、ステップ２２０で、導電素子２１の点Ｐから点Ｑに流れる電流を計測する。
【００４７】
より具体的には、ステップ２１０では、ＤＡ端子２０ａから所定の電圧を印加することで、ＤＡ端子２０ａとＧＮＤ端子２０ｈとの間に所定の電位差を発生させる。
【００４８】
そして、ステップ２１０では、スイッチ４１ａ、４１ｂをオンにし、他の図６中のスイッチすべてをオフとすることで、チップ抵抗３１の両端の電位差Ｖ０（ＡＤ端子２０ｆ、２０ｇ間の電位差）を検出する。この検出した電位差Ｖ０を、あらかじめ位置検出装置１の記憶媒体（例えばＲＯＭ、フラッシュメモリ）に記録されたチップ抵抗３１の抵抗値で除算することで、チップ抵抗３１に流れる電流値を算出する。そして、この検出した電流値を、導電素子２１の点Ｐから点Ｑに流れる電流として特定する。なお、チップ抵抗３１とＡＤ端子２０ｆ、２０ｇとの間には電流は流れない。
【００４９】
他の導電素子２２〜２５を対象の導電素子としてステップ２１０、２２０を実行する場合も同様である。導電素子２２を対象とする場合は、上述の説明において、導電素子２１を導電素子２２に読み替え、ＤＡ端子２０ａをＤＡ端子２０ｂに読み替え、チップ抵抗３１をチップ抵抗３２に読み替え、スイッチ４１ａ、４１ｂをスイッチ４２ａ、４２ｂに読み替えればよい。また、導電素子２３を対象とする場合は、上述の説明において、導電素子２１を導電素子２３に読み替え、ＤＡ端子２０ａをＤＡ端子２０ｃに読み替え、チップ抵抗３１をチップ抵抗３３に読み替え、スイッチ４１ａ、４１ｂをスイッチ４３ａ、４３ｂに読み替えればよい。また、導電素子２４を対象とする場合は、上述の説明において、導電素子２１を導電素子２４に読み替え、ＤＡ端子２０ａをＤＡ端子２０ｄに読み替え、チップ抵抗３１をチップ抵抗３４に読み替え、スイッチ４１ａ、４１ｂをスイッチ４４ａ、４４ｂに読み替えればよい。また、導電素子２４を対象とする場合は、上述の説明において、導電素子２１を導電素子２５に読み替え、ＤＡ端子２０ａをＤＡ端子２０ｅに読み替え、チップ抵抗３１をチップ抵抗３５に読み替え、スイッチ４１ａ、４１ｂをスイッチ４５ａ、４５ｂに読み替えればよい。
【００５０】
続いてステップ２３０では、マイクロコントローラ２０は、上述のように特定した各導電素子２１〜２５に流れる電流に基づいて、各電素子２１〜２５に流れる電流を電素子２１〜２５間で均一になるよう、各電素子２１〜２５に各ＤＡ端子２０ａ〜２０ｅから印加する電圧を補正する。例えば、ステップ２１０で各ＤＡ端子２０ａ〜２０ｅから印加した電圧がＶ０と等しくなっており、導電素子２１〜２５について特定した電流値の平均値がＩ０で、導電素子２１、２２、２３、２４、２５について特定した電流値がそれぞれＩ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５であったとする。この場合、導電素子２１〜２５に等しく電流値Ｉ０の電流が流れるよう、ＤＡ端子２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅから印加する印加電圧として、それぞれ、Ｉ０／Ｉ１×Ｖ０、Ｉ０／Ｉ２×Ｖ０、Ｉ０／Ｉ３×Ｖ０、Ｉ０／Ｉ４×Ｖ０、Ｉ０／Ｉ４×Ｖ０の値を、それぞれＤＡ端子２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ用の調整済印加電圧として、記憶媒体（例えばマイクロコントローラ２０のＲＡＭ）に記録する。
【００５１】
次に、回路基板１４に固定された導電素子２１〜２５に対する磁石１３の相対位置検出のための処理について説明する。マイクロコントローラ２０は、起動し、図１１（および初回起動時には図１０）の処理を行った後に、図１２の処理を実行する。
【００５２】
この図１２の処理では、まずステップ３０５で、点ＲＳ間の電位差を検出する対象の導電素子を導電素子２１に切り替えるため、スイッチ４１ｃ、４１ｄをオンにし、スイッチ４２ｃ、４２ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフにする。また、ステップ３０５では、スイッチ４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ、４３ｂ、４４ａ、４４ｂ、４５ａ、４５ｂもオフにする。
【００５３】
続いてステップ３１０では、導電素子２１用の調整済み印加電圧を読み出し、読み出した調整済み印加電圧をＤＡ端子２０ａから印加する。このとき、導電素子２１上のＰ点からＱ点には上述の電流Ｉ０が流れるので、磁石１３が導電素子２１を貫く磁束に応じたＲＳ点間の電位差を、ＡＤ端子２０ｆ、２０ｇ間の電位差として検出できる。なおこのとき、導電素子２１とＡＤ端子２０ｆ、２０ｇとの間には電流は流れない。
【００５４】
例えば、磁石１３が導電素子２１の真上にあれば、ホール効果によって、導電素子２１上のＲＳ点間に最大の電位差が発生するが、磁石１３が導電素子２１から遠く離れた位置（例えば、導電素子２５の真上）にあれば、導電素子２１上のＲＳ点間に発生する電位差が非常に小さくなるか、または電位差が発生しない。
【００５５】
ステップ３１０では、このように検出した導電素子２１上のＲＳ点間の電位差から、図１０の処理で記憶した導電素子２１のベース電位差を減算し、その減算結果の値を、導電素子２１上のＲＳ点間の調整後電位差としてＲＡＭに記録する。
【００５６】
続いてステップ３１５では、ステップ３１０以降、導電素子２１〜２５のすべての導電素子について、ＲＳ点間の電位差検出を行ったか否かを判定する。本例では、まだ導電素子２１しか電位差検出を行っていないので、判定結果は否定的なものになり、処理をステップ３２０に進める。
【００５７】
ステップ３２０では、点ＲＳ間の電位差を検出する対象の導電素子を次の導電素子２２に切り替えるため、スイッチ４２ｃ、４２ｄをオンにし、スイッチ４１ｃ、４１ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフにする。そして、処理をステップ３１０に戻す。
【００５８】
ステップ３１０では、前回のステップ３１０の処理に対して、対象を導電素子２１から導電素子２２に代えた処理を行う。すなわち、導電素子２２用の調整済み印加電圧をＤＡ端子２０ａから印加することで、導電素子２２上のＰ点からＱ点に上述の電流Ｉ０を発生させ、導電素子２２上のＲＳ点間の電位差を、ＡＤ端子２０ｆ、２０ｇ間の電位差として検出する。そして、検出した導電素子２２上のＲＳ点間の電位差から、図１０の処理で記憶した導電素子２２のベース電位差を減算し、その減算結果の値を、導電素子２２上のＲＳ点間の調整後電位差としてＲＡＭに記録する。
【００５９】
続くステップ３１５では、本例では、まだ導電素子２１、２２しか電位差検出を行っていないので、まだＲＳ点間の電位差検出を行っていない導電素子があると判定し、処理をステップ３２０に進める。
【００６０】
ステップ３２０では、点ＲＳ間の電位差を検出する対象の導電素子を次の導電素子２３に切り替えるため、スイッチ４３ｃ、４３ｄをオンにし、スイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４４ｃ、４４ｄ、４５ｃ、４５ｄをオフにする。そして、処理をステップ３１０に戻す。
【００６１】
そして、ステップ３１０で、前回のステップ３１０の処理に対して、対象を導電素子２２から導電素子２３に代えた処理を行うことで、導電素子２３上のＲＳ点間の調整後電位差としてＲＡＭに記録し、ステップ３１５で、まだＲＳ点間の電位差検出を行っていない導電素子があると判定し処理をステップ３２０に進め、点ＲＳ間の電位差を検出する対象の導電素子を次の導電素子２４に切り替えるため、スイッチ４４ｃ、４４ｄをオンにし、スイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４３ｃ、４３ｄ、４５ｃ、４５ｄをオフにする。そして、処理をステップ３１０に戻す。
【００６２】
そして、ステップ３１０で、前回のステップ３１０の処理に対して、対象を導電素子２３から導電素子２４に代えた処理を行うことで、導電素子２４上のＲＳ点間の調整後電位差としてＲＡＭに記録し、ステップ３１５で、まだＲＳ点間の電位差検出を行っていない導電素子があると判定し処理をステップ３２０に進め、点ＲＳ間の電位差を検出する対象の導電素子を次の導電素子２５に切り替えるため、スイッチ４５ｃ、４５ｄをオンにし、スイッチ４１ｃ、４１ｄ、４２ｃ、４２ｄ、４３ｃ、４３ｄ、４４ｃ、４４ｄをオフにする。そして、処理をステップ３１０に戻す。
【００６３】
そして、ステップ３１０で、前回のステップ３１０の処理に対して、対象を導電素子２４から導電素子２５に代えた処理を行うことで、導電素子２５上のＲＳ点間の調整後電位差としてＲＡＭに記録する。
【００６４】
そしてステップ３１５では、ステップ３０５の実行以降、既に導電素子２１〜２５すべてについてＲＳ点間の電位差検出を行ったと判定し、処理をステップ３２５に進める。
【００６５】
このように、導電素子２１〜２５のＲＳ点間の調整後電位差を検出するために、１個ずつ順番に導電素子２１〜２５のＰＱ点間に電流を発生させることで、一度にすべての導電素子２１〜２５に電流を発生させる場合に比べ、電力消費量が低減されると共に、マイクロコントローラ２０のＡＤ端子の数も２個使用すれば済むという利点がある。
【００６６】
なお、ステップ３１０、３１５、３２０の繰り返しにおいて、３１０、３１５、３２０の一巡に要する時間は、例えば２０ミリ秒から２００ミリ秒までの範囲内のいずれかであってもよい。したがって、すべての導電素子２１〜２５の調整後電位差を取得するのに、１００ミリ秒から１秒程度かかってもよい。そして、１回のステップ３１０の処理において、ＤＡ端子２０ａから電圧を印加する時間も、１０ミリ秒から１００ミリ秒までの範囲内のいずれかであってもよい。
【００６７】
ステップ３２０では、ステップ３１０の繰り返しによって取得した導電素子２１〜２５の調整後電位差に基づいて、導電素子２１〜２５に対する磁石１３の位置を特定する。特定の方法および特定する位置の分解能は、種々のものを採用することができる。
【００６８】
例えば、導電素子２１〜２５の調整後電位差の絶対値のうち、特定の導電素子の調整後電位差の絶対値が最も大きい場合は、当該特定の導電素子の直上の位置に磁石１３があると判定してもよい。より具体的には、例えば導電素子２５の調整後電位差の絶対値が一番大きい場合、磁石１３の位置は回路基板１４の中央よりも左であると特定し、また例えば導電素子２１の調整後電位差の絶対値が一番大きい場合、磁石１３の位置は回路基板１４の中央あると特定してもよい。
【００６９】
また例えば、導電素子２１〜２５の調整後電位差の絶対値Ｗ１〜Ｗ５で重み付けした、導電素子２１〜２５の位置Ｘ１〜Ｘ５（ただしＸ１〜Ｘ５は２次元ベクトル）の重み付き平均Ｍ＝Ｗ１×Ｘ１＋Ｗ２×Ｘ２＋Ｗ３×Ｘ３＋Ｗ４×Ｘ４＋Ｗ５×Ｘ５を、磁石１３の位置としてもよい。
【００７０】
続いてステップ３３０では、ステップ３２５で特定した磁石１３の位置を示す情報を、位置検出装置１の外部（例えば、位置検出装置１に接続された車載ナビゲーション装置）に出力する。ステップ３３０の後、処理はステップ３０５に戻る。
【００７１】
このようなマイクロコントローラ２０の処理により、各導電素子２１〜２５のそれぞれに対して、対象の導電素子の点Ｐから点Ｑまで電流が流れるよう、対象の導電素子に電流を供給すると共に、対象の導電素子の点Ｒと点Ｓとの間の電位差を検出し、導電素子２１〜２５のそれぞれについて検出した調整後電位差に基づいて、導電素子２１〜２５に対する磁石１３の相対位置を特定して出力する。
【００７２】
このように、電磁変換素子として、５個の導電素子２１〜２５が、制御回路２０と共に回路基板１４上にパターン配線され（すなわち、プリントされ）、この導電素子２１〜２５に発生する電位差に基づいて、導電素子２１〜２５に対する磁石１３の相対位置を検出することができる。このように、電磁変換素子をパターン配線することで、ＩＣとして電磁変換素子を構成するよりも、部品点数が減り、かつ、部品コストが低減される。
【００７３】
また、導電素子２１〜２５のそれぞれは、位置検出用配線６１〜６５よりも太くパターン配線されているので、導電素子２５を貫く磁束を大きくすることができるので、位置検出の感度を向上することができる。
【００７４】
なお、位置検出用配線６１の配線に用いる材料と、導電素子２１〜２５の配線に用いる材料は、同じであっても違っていても良いが、同じにした方が、回路基板１４にパターン配線を行うときの手間および位置検出装置１の製造コストが低減されるという利点がある。
【００７５】
（他の実施形態）
以上、本発明の実施形態について説明したが、本発明の範囲は、上記実施形態のみに限定されるものではなく、本発明の各発明特定事項の機能を実現し得る種々の形態を包含するものである。例えば、以下のような形態も許容される。
【００７６】
（１）上記実施形態では、回路基板１４は、上面と下面にのみパターン配線される基板であったが、回路基板１４は、３層以上にパターン配線可能な多層基板であってもよい。その場合、回路基板１４において、導電素子２１〜２５と重なるように、他の導電素子を各層にパターン配線するようになっていてもよい。例えば、図１３に示すように、導電素子２５に重なるように、複数の導電素子２６〜２８を配置してもよい。この場合、複数の導電素子２６〜２８も、それぞれ導電素子２５と同様に、点Ｐ、Ｑ、Ｒ、Ｓを有し、位置検出用配線６２と同様の位置検出用配線でマイクロコントローラ２０と接続されていてもよい。
【００７７】
このようにすることで、この導電素子２５〜２８の各ＰＱ点間に電流を発生させ、導電素子２５〜２８の各ＲＱ点間の電位差を検出し、それを、磁石１３の位置（回路基板１４に平行な面内の位置）の検出に用いることで、導電素子２５〜２８付近における磁石１３の位置の特定精度が向上する。
【００７８】
（２）また、図１４に示すように、回路基板１４の同じ層（例えば上面）において、導電素子の数を増やし、９個の導電素子２１〜２９を配置し、新たに配置した導電素子２６〜２９についても、他の導電素子２１〜２６と同様に、マイクロコントローラ２０がＰＱ点間に電流を流し、ＲＱ点間の電位差を検出することで、より高い精度で磁石１３の位置検出を行うことができる。
【００７９】
（３）また、磁石１３が左右方向にしか移動しないような位置検出装置１の場合、図１５に示すように、導電素子２１、２２、２４を廃し、導電素子としては回路基板１４に導電素子２３と導電素子２５のみをパターン配線するようになっていてもよい。この場合でも、磁石１３の左右方向（図１５中の左右方向）の位置を検出することは可能である。このような動きをする磁石１３の応用例としては、オン時に左に移動し、オフ時に右に移動するオフスイッチがある。
【００８０】
（４）また、磁石１３が回路基板１４上を円環状にしか移動しない位置検出装置１の場合、図１６に示すように、導電素子２１〜２８を円環状の並びでパターン配線するようになっていてもよい。この場合、新たに配置した導電素子２６〜２８についても、他の導電素子２１〜２６と同様に、マイクロコントローラ２０がＰＱ点間に電流を流し、ＲＱ点間の電位差を検出する。
【００８１】
（５）また、磁石１３が上下方向（図３の上下方向）にしか移動しないような位置検出装置１の場合、図１７に示すように、導電素子２２〜２５を廃し、導電素子としては回路基板１４に導電素子２１のみをパターン配線するようになっていてもよい。この場合でも、磁石１３の上下方向（図１７の紙面に垂直な方向）の位置を検出することは可能である。このような動きをする磁石１３の応用例としては、オン時に回路基板１４（および導電素子２１）に近づく方向に移動し、オフ時に回路基板１４（および導電素子２１）から離れる方向に移動するオフスイッチがある。
【００８２】
（６）また、上記実施形態では、導電素子２１〜２５に流す電流を均一化させるために、チップ抵抗３１〜３５を配置している。導電素子２１〜２５に流す電流を均一化させることは、磁石１３の位置検出の精度を高めることに繋がるが、磁石１３の位置検出の精度を高める必要がない場合は、そもそもチップ抵抗３１〜３５もスイッチ４１ａ〜４５ａ、４１ｂ〜４５ｂも配置する必要はなく、プリントされた配線のみを介してＤＡ端子２０ａ〜２０ｅのそれぞれを導電素子２１〜２５に接続させればよい。
【００８３】
（７）また、上記実施形態では、磁石１３は、その位置によらず、回路基板１４に対して垂直になっているが、磁石１３の回路基板１４に対する傾きは、磁石１３の位置の変化に応じて変化してもよい。例えば、磁石１３が、所定の始点を中心に回転して移動するようになっていてもよい。
【００８４】
（８）また、上記実施形態では、制御回路としてマイクロコントローラ２０が例示されているが、制御回路としてマイクロコントローラ以外を採用してもよい。
【００８５】
（９）また、上記実施形態では、１つの導電素子内において、点Ｐ、Ｑ、Ｒ、Ｓがそれぞれ異なる位置にある。しかし、点Ｐ、Ｑのうちいずれか一方が、点Ｒ、Ｓのうちいずれかと共通であってもよい。ただし、第１の点Ｐおよび第２の点Ｑの両方が、第２の点Ｒおよび第３の点Ｓのうちいずれかと共通であるようになってはいけない。
【００８６】
Ｐ、Ｑ、Ｒ、Ｓの配置は、以下のようになっていれば、ホール効果によって発生する電位差を検出することができる。導電素子の点Ｐから点Ｑへの方向を第１の方向とし、当該導電素子上の点Ｒから見て第１の方向と交差（上記実施形態では直交）する方向を第２の方向とすると、点Ｒと、点Ｒから見て当該第２の方向にある点を点Ｓとすればよい。
【００８７】
（１０）また、上記実施形態では、マイクロコンピュータ２０は、検出した導電素子のＲＳ点間の電位差に基づいて、導電素子に対する磁石１３の相対位置に応じた作動を行ううようになっている。そして、相対位置に応じた作動としては、相対位置の特定および出力を行っている。しかし、相対位置に応じた作動は、相対位置の特定および出力に限らない。
【符号の説明】
【００８８】
１ 位置検出装置
１１ 筐体
１１ａ スリット
１２ 操作部
１３ 磁石
１４ 回路基板
２０ マイクロコントローラ
２０ａ〜２０ｅ ＤＡ端子
２０ｆ、２０ｇ ＡＤ端子
２０ｈ ＧＮＤ端子
２１〜２９ 導電素子
５２〜５８ 回路部品
３１〜３５ チップ抵抗
６１〜６５ 位置検出用配線
【特許請求の範囲】
【請求項１】
回路基板（１４）と、
発生する磁界が前記回路基板（１４）を貫くような配置で前記回路基板（１４）に対して相対的に移動する磁石（１３）と、
前記回路基板（１４）上にパターン配線された１個以上の導電素子（２１〜２９）と、
前記回路基板（１４）上に実装された制御回路（２０）と、
前記制御回路（２０）から前記１個以上の導電素子（２１〜２９）のそれぞれに対して、対象の導電素子上の第１の点（Ｐ）から対象の導電素子上の第２の点（Ｑ）への電流が発生するよう電流を供給するための配線であると共に、前記第１の点（Ｐ）から前記第２の点（Ｑ）への方向を第１の方向とし、対象の導電素子上の第３の点（Ｒ）から見て前記第１の方向と交差する方向を第２の方向とすると、前記第３の点（Ｒ）と、対象の導電素子において前記第３の点（Ｒ）から見て前記第２の方向にある第４の点（Ｓ）と、の間の電位差を検出するための位置検出用配線（６１〜６５）と、を備え、
前記制御回路（２０）は、前記１個以上の導電素子（２１〜２９）のそれぞれに対して、対象の導電素子の前記第１の点（Ｐ）から前記第２の点（Ｑ）まで電流が流れるよう、対象の導電素子に電流を供給すると共に、対象の導電素子（２１〜２９）の前記第３の点（Ｒ）と第４の点（Ｓ）との間の電位差を検出し、前記１個以上の導電素子（２１〜２９）のそれぞれについて検出した前記電位差に基づいて、前記１個以上の導電素子（２１〜２９）に対する前記磁石（１３）の相対位置に応じた作動を行う位置検出装置。
【請求項２】
前記回路基板（１４）には、前記位置検出用配線（６１〜６５）以外の他の配線および回路部品（５１）も配置されていることを特徴とする請求項１に記載の位置検出装置。
【請求項３】
前記回路基板（１４）に設けられた回路部品のうち、所定の高さよりも低い回路部品は、前記回路基板（１４）の前記磁石（１３）側の面に実装され、所定の高さ以上の回路部品は、そのすべてが、前記回路基板（１４）の前記磁石（１３）側とは反対側の面に実装されていることを特徴とする請求項１または２に記載の位置検出装置。
【請求項４】
前記１個以上の導電素子（２１〜２９）は、複数個の導電素子（２１〜２９）であることを特徴とする請求項１ないし３のいずれか１つに記載の位置検出装置。
【請求項５】
前記１個以上の導電素子（２１〜２９）のそれぞれは、前記位置検出用配線（６１〜６５）よりも太くパターン配線されていることを特徴とする請求項１ないし４のいずれか１つに記載の位置検出装置。
【請求項１】
回路基板（１４）と、
発生する磁界が前記回路基板（１４）を貫くような配置で前記回路基板（１４）に対して相対的に移動する磁石（１３）と、
前記回路基板（１４）上にパターン配線された１個以上の導電素子（２１〜２９）と、
前記回路基板（１４）上に実装された制御回路（２０）と、
前記制御回路（２０）から前記１個以上の導電素子（２１〜２９）のそれぞれに対して、対象の導電素子上の第１の点（Ｐ）から対象の導電素子上の第２の点（Ｑ）への電流が発生するよう電流を供給するための配線であると共に、前記第１の点（Ｐ）から前記第２の点（Ｑ）への方向を第１の方向とし、対象の導電素子上の第３の点（Ｒ）から見て前記第１の方向と交差する方向を第２の方向とすると、前記第３の点（Ｒ）と、対象の導電素子において前記第３の点（Ｒ）から見て前記第２の方向にある第４の点（Ｓ）と、の間の電位差を検出するための位置検出用配線（６１〜６５）と、を備え、
前記制御回路（２０）は、前記１個以上の導電素子（２１〜２９）のそれぞれに対して、対象の導電素子の前記第１の点（Ｐ）から前記第２の点（Ｑ）まで電流が流れるよう、対象の導電素子に電流を供給すると共に、対象の導電素子（２１〜２９）の前記第３の点（Ｒ）と第４の点（Ｓ）との間の電位差を検出し、前記１個以上の導電素子（２１〜２９）のそれぞれについて検出した前記電位差に基づいて、前記１個以上の導電素子（２１〜２９）に対する前記磁石（１３）の相対位置に応じた作動を行う位置検出装置。
【請求項２】
前記回路基板（１４）には、前記位置検出用配線（６１〜６５）以外の他の配線および回路部品（５１）も配置されていることを特徴とする請求項１に記載の位置検出装置。
【請求項３】
前記回路基板（１４）に設けられた回路部品のうち、所定の高さよりも低い回路部品は、前記回路基板（１４）の前記磁石（１３）側の面に実装され、所定の高さ以上の回路部品は、そのすべてが、前記回路基板（１４）の前記磁石（１３）側とは反対側の面に実装されていることを特徴とする請求項１または２に記載の位置検出装置。
【請求項４】
前記１個以上の導電素子（２１〜２９）は、複数個の導電素子（２１〜２９）であることを特徴とする請求項１ないし３のいずれか１つに記載の位置検出装置。
【請求項５】
前記１個以上の導電素子（２１〜２９）のそれぞれは、前記位置検出用配線（６１〜６５）よりも太くパターン配線されていることを特徴とする請求項１ないし４のいずれか１つに記載の位置検出装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−８３５７７（Ｐ２０１３−８３５７７Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２４２２３（Ｐ２０１１−２２４２２３）
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]