低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法
【課題】裏面コンタクト構造体及びその構造体を製造する方法を提供する。
【解決手段】表面及び対向する裏面を有する基板100の表面上に第1誘電体層105を形成することと、第1誘電体層を貫通して前記基板の表面にまで延びる導電性の第1スタッド・コンタクト140Bを第1誘電体層内に形成することと、基板の裏面から基板を薄くして基板の新しい裏面を形成することと、基板の新しい裏面から前記第1誘電体層まで延びるトレンチ165を基板内に形成して第1スタッド・コンタクトの底面をトレンチ内に露出させることと、基板の新しい裏面、トレンチの側壁、第1誘電体層の露出面、及び第1スタッド・コンタクトの露出面の上に、トレンチを完全に充填するのに十分には厚くない共形導電層170、175を形成することと、を含む前記方法。
【解決手段】表面及び対向する裏面を有する基板100の表面上に第1誘電体層105を形成することと、第1誘電体層を貫通して前記基板の表面にまで延びる導電性の第1スタッド・コンタクト140Bを第1誘電体層内に形成することと、基板の裏面から基板を薄くして基板の新しい裏面を形成することと、基板の新しい裏面から前記第1誘電体層まで延びるトレンチ165を基板内に形成して第1スタッド・コンタクトの底面をトレンチ内に露出させることと、基板の新しい裏面、トレンチの側壁、第1誘電体層の露出面、及び第1スタッド・コンタクトの露出面の上に、トレンチを完全に充填するのに十分には厚くない共形導電層170、175を形成することと、を含む前記方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路の分野に関し、より具体的には、集積回路の素子への電気的接続のための裏面貫通ビア及び裏面貫通ビアを製造する方法に関する。
【背景技術】
【0002】
通常は表面ワイヤボンド・パッド接続に関連する回路内の信号線の抵抗及びインダクタンスを減少させることが望ましい多くの集積回路用途が存在する。例えば、NPNへテロ接合バイポーラ・トランジスタ(HBT)のエミッタへのワイヤボンド・パッド接続に関連するインダクタンスのために、ワイヤボンド・パッケージ内のNPN HBTを使用する回路の最大の実際的動作周波数は、トランジスタがより高い周波数で動作できる場合でも、約3GHzとなる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
従って、集積回路の回路素子に信号を接続するために低インダクタンス及び低抵抗を有する相互接続構造体及び相互接続構造体を製造する方法に対する必要性が存在する。
【課題を解決するための手段】
【0004】
本発明の第1の態様は、コンタクトを形成する方法であって、表面及び対向する裏面を有する基板内に誘電体分離を形成することと、基板の表面上に第1誘電体層を形成することと、第1誘電体層内に、誘電体分離の周囲上及びその内部に位置合せされて誘電体分離まで延びるトレンチを形成することと、第1誘電体層内に形成されたトレンチを、誘電体分離を貫通し基板の厚さより小さな深さまで基板内部に延ばすことと、トレンチを充填し、且つトレンチの上面を第1誘電体層の上面と同一平面にして導電性貫通ビアを形成することと、基板の裏面から基板を薄くして貫通ビアを露出させることとを含む方法である。
【0005】
本発明の第2の態様は、第1誘電体層内にデバイス・コンタクト開口部を形成することと、トレンチの充填及び同一平面化と同時に、デバイス・コンタクト開口部を充填し、且つ充填されたデバイス・コンタクト開口部の上面を第1導電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することとをさらに含む第1の態様である。
【0006】
本発明の第3の態様は、貫通ビアを形成することの前に、第1誘電体層内にデバイス・コンタクト開口部を形成することと、デバイス・コンタクト開口部を充填し、且つ充填されたデバイス・コンタクト開口部の上面を第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することとをさらに含む第1の態様である。
【0007】
本発明の第4の態様は、貫通ビアを形成することの後に、第1誘電体層内にデバイス・コンタクト開口部を形成することと、デバイス・コンタクト開口部を充填し、且つ充填されたコンタクト開口部の上面を第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することとをさらに含む第1の態様である。
【0008】
本発明の第5の態様は、前記のトレンチを充填することが、トレンチの側壁上及び底面上に絶縁層を形成することと、絶縁層の上に、該トレンチを充填するのに十分な厚さのタングステン層を形成することとを含む、或いは、該トレンチの側壁上及び底面上にトレンチを充填するのに十分な厚さのタングステン層を形成することを含む第1の態様である。
【0009】
本発明の第6の態様は、前記のトレンチを充填することが、前記のトレンチの側壁上及び底面上に絶縁層を形成することと、該絶縁層の上に共形ポリシリコン層を形成することと、該ポリシリコン層の上にトレンチを充填するのに十分な厚さのタングステン層形成することとを含む、或いは、該トレンチの側壁上及び底面上にポリシリコン層を形成することと、該ポリシリコン層の上にトレンチを充填するのに十分な厚さのタングステン層を形成することとを含む第1の態様である。
【0010】
本発明の第7の態様は、前記のトレンチを充填することが、前記のトレンチの側壁上及び底面上に絶縁層を形成することと、該絶縁層の上に共形タングステン層を形成することと、該タングステン層の上にトレンチを充填するのに十分な厚さの酸化物層を形成することとを含む、或いは、該トレンチの側壁上及び底面上に共形タングステン層を形成することと、該タングステン層の上にトレンチを充填するのに十分な厚さの酸化物層を形成することとを含む第1の態様である。
【0011】
本発明の第8の態様は、前記のトレンチを充填することが、前記のトレンチの側壁上及び底面上に絶縁層を形成することと、該絶縁層の上に共形ポリシリコン層を形成することと、該ポリシリコン層の上に共形タングステン層を形成することと、該タングステン層の上にトレンチを充填するのに十分な厚さの酸化物層を形成することとを含む、或いは、前記のトレンチの側壁上及び底面上に共形ポリシリコン層を形成することと、該ポリシリコン層の上に共形タングステン層を形成することと、該タングステン層の上にトレンチを充填するのに十分な厚さの酸化物層を形成することとを含む第1の態様である。
【0012】
本発明の第9の態様は、前記の基板内部及びその上にヘテロ接合バイポーラ・トランジスタを形成することと、第1誘電体層内に、ヘテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触するデバイス・コンタクトを形成することと、第1誘電体層上に形成された第2誘電体層内に、デバイス・コンタクト及び貫通ビアに直接物理的及び電気的に接触するワイヤを形成することとをさらに含む第1の態様である。
【0013】
本発明の第10の態様は、トレンチが基板内の埋め込み酸化物層にまで延びてそれに接触し、基板を薄くすることが埋め込み酸化物層を除去する第1の態様である。
【図面の簡単な説明】
【0014】
【図1】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図2】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図3】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図4】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図5】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図6】本発明の第1の実施形態による裏面相互接続構造体の変形物を示す断面図である。
【図7】本発明の第1の実施形態による裏面相互接続構造体の変形物を示す断面図である。
【図8】本発明の第1の実施形態による裏面相互接続構造体の変形物を示す断面図である。
【図9】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図10】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図11】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図12】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図13】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図14】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図15】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図16】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図17】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図18】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図19】(1)〜(3) 本発明の第3の実施形態の第2の変形物による裏面相互接続構造体の製造を示す断面図である。
【図20】(1)〜(3) 本発明の第3の実施形態の第3の変形物による裏面相互接続構造体の製造を示す断面図である。
【図21】(1)〜(3) 本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第1の方法を示す断面図である。
【図22】(1)〜(4) 本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第2の方法を示す断面図である。
【図23】(1)〜(4) 本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第3の方法を示す断面図である。
【図24】(1)〜(5) 本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第4の方法を示す断面図である。
【図25】本発明の第3の実施形態の変形物のいずれかによる代替の基板を使用する裏面相互接続構造体の製造を示す断面図である。
【図26】本発明の第3の実施形態の変形物のいずれかによる代替の基板を使用する裏面相互接続構造体の製造を示す断面図である。
【図27】本発明の第4の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図28】本発明の第4の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図29】基板への裏面接続を有する例示的なヘテロ接合バイポーラ・トランジスタの断面図である。
【発明を実施するための形態】
【0015】
本発明の特徴が添付の特許請求の範囲において説明される。しかしながら、発明自体は、例証的な実施形態に関する以下の詳細な説明を参照し、添付の図面と併せて読むときに、最も良く理解されることになる。
【0016】
ダマシン・プロセスは、ワイヤ・トレンチ又はビア開口部(ビア開口部はまたビア・トレンチと呼ぶことができる)を誘電体層内に形成し、トレンチを充填するのに十分な厚さの導電体を誘電体の上面上に付着させ、平坦化プロセス、例えば1つ又は複数の化学機械研磨(CMP)プロセス又は反応性イオン・エッチング(RIE)プロセスを実施して過剰な導電体を除去して導電体の表面を誘電体層の表面と同一平面又は実質的に同一平面にして、ダマシン・ワイヤ(又はダマシン・ビア)を形成するプロセスである。トレンチ及びワイヤ(又はビア開口部及びビア)のみを形成する場合は、プロセスはシングル・ダマシンと呼ばれる。スタッド・コンタクト(シングル・ダマシン・ワイヤ及びビアと等価であり、半導体基板上の第1誘電体層内に形成される)はまた、シングル・ダマシン・プロセスを用いて形成される。
【0017】
デュアル・ダマシン・プロセスは、メタライゼーションの前に、ワイヤ及びビア開口部を誘電体内に形成するプロセスである。例えば、ビア開口部は誘電体層の厚さ全体を通して形成し、次いで、任意の所与の横断面における誘電体層を通して途中までトレンチを形成する。(代替的に、ワイヤ・トレンチを初めに形成し、次いでビア開口部を形成することができる。)電流を伝導することを意図した全てのビア開口部は、上方の一体型のワイヤ・トレンチにより、及び下方のワイヤ・トレンチによって交差されるが、全てのトレンチがビア開口部と交差する必要はない。トレンチ及びビア開口部を充填するのに十分な厚さの導電体を誘電体の上面上に付着させ、CMPプロセスを実施してトレンチ内の導電体の表面を誘電体層の表面と同一平面にして、デュアル・ダマシン・ワイヤ、及び一体化されたデュアル・ダマシン・ビアを有するデュアル・ダマシン・ワイヤを形成する。
【0018】
図1乃至図8は、本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。図1には、ダイシング前の集積回路チップの一部分を示す。基板100上には第1誘電体層105を形成する。基板100はまた、通常は「ウェハ」と呼ばれる。第1誘電体層105は、例えば、基板100に接触する二酸化シリコン(SiO2)層、二酸化シリコン層上の窒化シリコン層、及びSiO2上のホスホシリケート・ガラス(PSG)又はボロホスホシリケート・ガラス(BPSG)の層を含む多層誘電体層とすることができる。第1の実施例において、基板100はバルク・シリコン基板である。第2の実施例において、基板100はシリコン・オン・インシュレータ(SOI)基板である。
【0019】
第1誘電体層105の上には第2誘電体層110を形成する。第2誘電体層110の上には第3誘電体層115を形成する。第3誘電体層115の上には第4誘電体層120を形成する。1つの実施例において、第2、第3及び第4誘電体層110、115及び120の各々は、1つ又は複数の低k(誘電率)材料、水素シルセスキオキサン・ポリマー(HSQ)、メチルシルセスキオキサン・ポリマー(MSQ)、テキサス州Midland所在のDow Chemicalによって製造されたSiLK(登録商標)(ポリフェニレン・オリゴマー)、カリフォルニア州Santa Clara所在のApplied Materialsによって製造されたBlack Diamond(登録商標)(メチルドープトシリカ又はSiOx(CH3)y又はSiCxOyHy又はSiOCH)、有機シリケートガラス(SiCOH)、多孔質SiCOH、二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、炭化シリコン(SiC)、酸窒化シリコン(SiON)、酸炭化シリコン(SiOC)、プラズマ助長窒化シリコン(PSiNx)又はNBLok(SiC(N、H))の層を含む。低k誘電体材料は、約3又はそれ以下の比誘電率を有する。第4誘電体層120の上には絶縁層125を形成する。1つの実施例において、絶縁層125は、SiO2、Si3N4、ポリイミドの層又はそれらの層の組合せを含む。4つの誘電体層の使用は例示的であり、それより多くの又は少ない誘電体層並びに対応するワイヤ及びビアを使用することができる。
【0020】
部分的に基板100内に及び部分的に第1誘電体層105内に形成されるのは、例示的なHBT130である。HBT130は、金属酸化物シリコン電界効果トランジスタ(MOSFET)、標準的なバイポーラ・トランジスタ、ダイオード、薄膜又は拡散シリコン基板抵抗、および薄膜キャパシタなどの、当該技術分野で既知の他のデバイスで置き換えることができる(図1参照)。部分的に基板100内に及び部分的に第1誘電体層105内に形成されるのは、例示的なMOSFET135である。MOSFET135は、標準的なバイポーラ・トランジスタ、ダイオード、抵抗及びキャパシタなどの、当該技術分野で既知の他のデバイスで置き換えることができる。第1誘電体層105内にはスタッド・コンタクト140A、140B及び140Cを形成する。スタッド・コンタクト140A及び140Cはデバイス(即ち、HBT130及びMOSFET135)に接触するので、スタッド・コンタクト140A及び140Cはデバイス・コンタクトと呼んで、以下に説明する貫通ビアに接触するのに使用されることになるコンタクト140Bと区別することができる。第2誘電体層110内にはダマシン・ワイヤ145及び150を形成する。ダマシン・ワイヤ145はスタッド・コンタクト140A及び140Bと直接物理的及び電気的に接触し、ワイヤ150はスタッド・コンタクト140Cと直接物理的及び電気的に接触する。スタッド・コンタクト140AはHBT130(例えば、HBT130のエミッタ)と直接物理的及び電気的に接触する。スタッド・コンタクト140Bは製造のこの時点で基板100と直接物理的に接触する。スタッド・コンタクト140CはMOSFET135(例えば、MOSFET135のゲート)と直接物理的及び電気的に接触する。1つの実施例において、スタッド・コンタクト140A、140B及び140Cは、コア導電体の側壁及び底面上のライナで囲まれるタングステン(W)のコア導電体を含み、ライナはチタン(Ti)、窒化チタン(TiN)又はそれらの層の組合せを含む。
【0021】
第3誘電体層115内にはデュアル・ダマシン・ワイヤ/ビア155を形成する。第4誘電体層内にはデュアル・ダマシン・ワイヤボンド・パッド/ビア160A及び160Bを形成する。1つの実施例において、デュアル・ダマシン・ワイヤ/ビア155並びにデュアル・ダマシン・ワイヤボンド・パッド/ビア160A及び160Bは、コア導電体の側壁及び底面上のライナで囲まれる銅(Cu)のコア導電体を含み、ライナはTa、TaN、タンタル窒化シリコン(TaSiN)、タングステン(W)、窒化タングステン(WN)、窒化チタン(TiN)又はそれらの層の組合せを含む。デュアル・ダマシン・ワイヤボンド・パッド/ビア160A及び160Bはまた、コア導電体の露出した上面上にアルミニウム(Al)の層を含むことができる。
【0022】
図2において、基板100は厚さT1まで薄くする。1つの実施例において、T1は約100ミクロンと約400ミクロンの間である(1つの実施例においては約150ミクロン)。1つの実施例において、基板100を薄くすることは、裏面研削、ウェット・エッチング又はそれらの組合せによって達成することができる。適切なウェット・エッチング液の例は、それらに限定されないが、水酸化テトラメチルアンモニウム(TMAH)水溶液、水酸化カリウム(KOH)アルコール溶液、及び他の水/アルコール・ベースの溶液を含む。
【0023】
図3において、貫通ビア開口部165を基板100の裏面から基板を貫通してエッチングし、第1誘電体層105及びスタッド・コンタクト140Bの少なくとも底面を貫通ビアの底面内に露出させる。貫通ビア開口部165は、基板の裏面上にフォトレジスト層を塗布し、フォトレジストを化学線放射に露光し、露光された部分(ポジレジスト)又は露光されなかった部分(ネガレジスト)を現像し、次に、基板を反応性イオン・エッチング(RIE)することによって形成することができる。RIEとウェット・エッチングの組合せを用いることができる。適切なウェット・エッチング液の例は、それらに限定されないが、水酸化テトラメチルアンモニウム(TMAH)水溶液、水酸化カリウム(KOH)アルコール溶液、及び他の水/アルコール・ベースの溶液を含む。1つの実施例において、裏面開口部の面積は、約2,500平方ミクロンと約10,000平方ミクロンの間とし、深さは少なくともT1とする(図2参照)。1つの実施例において、スタッド・コンタクト140Bに対するフォトレジスト層の位置合せは、赤外線(IR)位置合せシステムを装備した露光ツールを利用するが、これはウェハ表面上のスタッド又はワイヤなどの構造部に対する位置合せを可能にする。図4は誘電体層105中へのオーバーエッチングを示さないが、シリコン貫通ビアのエッチング中に、例えば、10〜500nmのオーバーエッチングが起こり得る。
【0024】
図3及び図4は、薄いウェハがビアの加工処理中に逆さまに処理されるとき、どのように取り扱われるかは示さないが、基板の表面は第2の石英又はポリイミド基板のような一時的又は永続的なウェハ担体に取り付けるか、或いは、層125、160A及び160Bが図3及び図4に示す加工処理に耐えるのに十分な耐久性があるものと理解されたい。層125、160A及び160Bに十分な耐久性をもたせる1つの方法は、層125の厚さを数十ミクロンまで増加させ、図3及び図4に示す加工処理中、ウェハを保持するチャックの平面の上方まで層160A及び160Bを上げることである。代替の方法は、ウェハの取り扱い及びチャッキングをウェハの最端部(1つの実施例においては端部から約2mm乃至約3mmまで)に限定して、ウェハ表面の機械的損傷を防ぐことである。
【0025】
図4において、W、Ti、TiN、Ta、TaN、又はそれらの層の組合せなどの耐熱材料の第1共形導電層170を、貫通ビア開口部165の側壁並びに貫通ビア開口部165の底面内に露出した第1誘電体層105及びスタッド・コンタクト140Bの表面を含む、基板100の全ての露出面上に形成する。次に、第2共形導電層175を、第1導電層170の露出面に直接物理的及び電気的に接触して形成して貫通ビア165Aを形成する。1つの実施例において、第2導電層175は銅を含む。1つの実施例において、第1導電層170は約10nmと約200nmの間の厚さをもつ。1つの実施例において、第2導電層175は約500nmと約10,000nmの間の厚さをもつ。1つの実施例において、貫通ビア165Aの抵抗は、10,000平方ミクロン当たり約0.002オームである。従って、短い低抵抗及び低インダクタンス経路が、第2導電層175から、第1導電層170、スタッド・コンタクト140B、ダマシン・ワイヤ145及びスタッド・コンタクト140Aを経由してHBT130まで作られており、貫通ビアにより配線された全ての構造体が互いに短絡される。1つの実施例において、方法はこの時点で終了して全てのスタッド・コンタクトが互いに電気的に短絡される。1つの実施例においてこの方法は図5で続く。
【0026】
図5において、随意の裏面の化学機械研磨(CMP)を実施して、基板100の裏面から第1及び第2導電層170及び175を全て除去し、ビア開口部165内部にだけ第1及び第2導電層170及び175を残す。
【0027】
図6乃至図8は、本発明の第1の実施形態による裏面相互接続構造体の変形物を示す断面図である。図6は、随意の誘電体スペーサ180が貫通ビア165の側壁185上に形成されて貫通ビア165Bが基板100から電気的に絶縁されることを除いて、図5に類似している(図4及び図5の貫通ビア165Aは基板100に短絡されている)。誘電体スペーサ180は、例えば、共形誘電体材料の付着、次いで当該技術分野で周知のRIEによって形成することができる。1つの実施例において、誘電体スペーサ180はSiO2であり、約100nm及び約2500nmの間の厚さをもち、化学気相付着(CVD)又は原子層付着(ALD)プロセス、例えば液相CVD(LPCVD)SiO2、プラズマ助長CVD(PECVD)SiO2、又はALD SiO2、を用いて付着させる。
【0028】
図7は、基板100が基板のバルク部分と薄いシリコン層195との間の埋め込み酸化物層(BOX)190を有するSOI基板であることを除いて、図6に類似している。1つの実施例において、シリコン層195は約30nmの厚さをもつ。再び、誘電体スペーサ180は随意のものであり、同様に、基板100の裏面表面から第1及び第2導電層170及び175を除去するのに用いるCMPステップも随意である。
【0029】
図8は、基板100が、図1に示し上で説明した加工処理中に露出する埋め込み位置合せマーク200を含むことを除いて、図7に類似している。例えば、狭いトレンチ(例えば、3μm幅)は、誘電体層105の付着及びSiO2による充填の前に、基板の表面から図2における層100の厚さに等しいか又はより深い深さまで、リソグラフィでパターン付けしてエッチングすることができる。SiO2は、LPCVDのような任意の既知の方法を用いて付着することができ、上に説明したように平坦化することになる。位置合せマーク200は、基板100の裏面の除去の際にフォトレジストを塗布する前に露出するので、IR位置合せシステムは不要である。1つの実施例において、位置合せマーク200はSiO2を含む。本発明の第1の実施形態のこの変形物はまた、SOI基板を使用することができる。
【0030】
図9乃至図13は、本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。図9において、低濃度ドープP型(P−)基板205上にパターン付けされたフォトレジスト層210を形成する。1つの実施例において、基板205はバルク100シリコン基板である。第1ホウ素イオン注入を実施して、基板205内に高濃度P型ドープ(P+)領域215及び220を形成する。1つの実施例において、基板205は約10オーム・cmと約500オーム・cmの間の抵抗率を有する。1つの実施例において、第1ホウ素イオン注入のドーズ量は、約3KeVと約30KeVの間のエネルギーにおいて約1015atoms/cm2と約1016atoms/cm2の間である。
【0031】
図10において、フォトレジスト層210(図9参照)を除去し、随意のアニールを実施してドーパントを活性化し拡散させ(例えば、約1分乃至約60分間に約800乃至約1100℃)、そしてウェット(又はドライ)酸化を実施して基板205の露出上面の上に酸化物層225を成長させる。領域215及び220の高濃度ドーピング・レベルのために、酸化物層225は、領域215及び220の上で基板205の残りの上よりも厚く、基板205の面内まで窪む。
【0032】
図11において、酸化物層225を除去し(図10参照)、ドープP型エピタキシャル層230を成長させる。ステップ221及び222は酸化物層225の除去後にエピタキシャル層230内に画定され、ステップ221は、図12に示し以下に説明するプロセスのための位置合せマークとして機能することができる。エピタキシャル成長の間、領域215及び220は、基板205及びエピタキシャル層230の内部に拡散して、拡散領域215A及び220Aを形成する。1つの実施例において、エピタキシャル層230は少なくとも約20ミクロンの厚さをもち、約10オーム・cmと約500オーム・cmの間の抵抗率を有する。1つの実施例において、エピタキシャル層230は約1019atoms/cm3と約1020atoms/cm3の間のホウ素濃度を有する。
【0033】
図12において、パターン付けされたフォトレジスト層235をエピタキシャル層230上に形成する。第2ホウ素イオン注入を、図9を参照して上に説明したのと類似の条件を用いて実施し、エピタキシャル層230内に延びる高濃度P型ドープ領域240を形成する。拡散領域220Aの上のエピタキシャル層230内にはイオン注入を実施しない。
【0034】
図13において、不活性雰囲気におけるアニールを初めに実施して、注入領域240及び215A(図12参照)を合わせて拡散貫通ビア245を形成する。1つの実施例において、アニールは約1200℃の温度で約6時間実施する。1つの実施例において、貫通ビア245のホウ素ドーピング・レベルは約1018atoms/cm3と約5×1018atoms/cm3の間である。1つの実施例において、貫通ビア245は約0.005オーム・cmと約0.05オーム・cmの間の抵抗率を有する。1つの実施例において、貫通ビア245の抵抗は、10,000平方ミクロン当たり約0.8オームである。従って、短い低抵抗及び低インダクタンス経路が、基板205から、貫通ビア245、スタッド・コンタクト140B、ダマシン・ワイヤ145及びスタッド・コンタクト140Aを経由してHBT130まで作られる。基板205は、本発明の第1の実施形態を参照して上に説明したように薄くすることができるが、しかし、貫通ビア245は薄くされた基板205の新しい裏面には露出しないようにする必要がある。
【0035】
その後、集積回路の付加的なレベルを実行して製造し、図13に示し上で説明した例示的なHBT、MOSFET135、スタッド・コンタクト140A、140B及び140C並びに他の構造部分を形成する。付加的なレベルを製造するのに使用される少なくとも1つのフォトマスクをステップ221に位置合せすることができる(図11参照)。
【0036】
図14乃至図18は、本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。図14において、浅いトレンチ分離(STI)250誘電体をHBT130とMOSFET135の間に形成する。代替的に、STI250は、凹型酸化(ROX)層などの厚いフィールド酸化物で置き換えることができる。STI250は、基板100の上面から基板内部へ一定の深さまで延びる。基板100がSOI基板である場合には、STI250は、例えば、基板の上面より約0.03ミクロン下にあるBOX層と接触し得る。1つの実施例において、STIはSiO2を含む。代替的に、ROXのような絶縁酸化物を形成するのに当該技術分野で既知の任意の方法を用いることができる。
【0037】
図14において、開口部265A及び265Bは、フォトリソグラフィ・プロセスを用いて第1誘電体層105を貫通して形成した。誘電体層105は、例えば、基板と接触するSi3N4、SiC及びSiCNの薄層を含む群のうちの1つと、層のバランスのために、SiO2、PSG、BPSG及びSiCOHの厚い層を含む群のうちの1つとの多層で構成することができる。
【0038】
開口部265AはHBT130のエミッタの上に位置合せし、開口部265CはSTI250の上に、開口部265BはMOSFET135のゲートの上に位置合せする。随意のシリサイド層(図示せず)は、開口部265A内に露出するHBT130のエミッタ及び開口部265C内に露出するFET135のゲート上に予め形成する(誘電体層105の形成の前)。随意のシリサイド層(図示せず)はまた、HBT130のベース及びコレクタ、MOSFET135のソース及びドレイン、基板100へのコンタクト、並びに、オーミック・コンタクトを必要とする他の構造部の上に形成した。金属シリサイドの例は、それらに限定されないが、チタン、コバルト及びニッケル・シリサイドを含む。シリサイドは普通、シリコン表面上の金属の付着による自己整合選択的プロセスを用いて、約400℃乃至約900℃まで加熱し(1つの実施例において、約600℃まで加熱し)、そして、未反応金属をエッチング除去することによって形成する。或いは他のプロセス、例えばリソグラフィ・パターン付け及びRIE又はウェット・エッチングによるポリサイドを用いることができる。
【0039】
図15において、開口部265Cは、フォトリソグラフィ・プロセスを用いて、第1誘電体層105、STI250を貫通し基板100内に至るまで形成した。開口部265Cは幅W1を有し、基板100内に深さD1まで延びる。1つの実施例において、W1は約3ミクロンであり、D1は少なくとも約140ミクロンである。1つの実施例において、全ての開口部265Cの全底面積は約100平方ミクロンである。1つの実施例において、開口部265Cは、ボッシュRIEプロセスを用いて基板100内にエッチングする。ボッシュRIEプロセスにおいて、化学過程はシリコン・エッチング化学過程とポリマー付着化学過程の間で数秒ごとに切替えて高アスペクト比(深さ/幅)の開口部の形成を可能にする。開口部265Bは相対的に小さく、非常に高いエッチング後アスペクト比(高さ:幅の定義で約50:1)を有するので、シリコン・エッチング・プロセスは、STI250の低いアンダーカット、実質的に垂直な側壁(例えば、ビアの側壁の最小のスカロッピング、ビアの側壁からの最小のバレリング、約90度のエッチング角度)を有する必要がある。その後のウェハ裏面の除去中に、ビアが露出するのを可能にするために、ビアのエッチングの深さは良好な均一性を有することが必要である。過度のウェハ屈曲なしにビアをメタライズするのを可能にするために、ビアのサイズを最小にする必要がある。表1のデータは、これらのパラメータに対する許容できる例示的な値を示す。
【表1】
【0040】
図16において、上部の誘電体層107はブランケット・エッチングによって除去し、例えば、HuangのA及びB洗浄によって流される500:1BHFなどによる、随意の洗浄を実施する。次に、開口部265A、265B及び265C(図15参照)を、図21(1)〜(3)に示す充填プロセス、又は、図23(1)〜(4)に示す充填プロセスを用いて後述のように同時に充填してスタッド・コンタクト270A及び270B、並びに、貫通ビア270Cを形成する。スタッド・コンタクト270A及び270Bはデバイス(即ち、HBT130及びMOSFET135)に接触するので、スタッド・コンタクト270A及び270Bをデバイス・コンタクトと呼んで貫通ビア270Cと区別することができる。
【0041】
図17において、通常の集積回路製造を実行して、例示的な誘電体層110、115、120及び125、ダマシン・ワイヤ145及び150、デュアル・ダマシン・ワイヤ/ビア155、並びにデュアル・ダマシン・ワイヤボンド・パッド/ビア160A及び160Bを形成する。
【0042】
図18において、基板100を、貫通ビア270Cを露出させるように厚さT2まで薄くする。1つの実施例において、T2は約100ミクロンと約150ミクロンの間にある。薄くすることは、裏面研削、ウェット・エッチング又はそれらの組合せによって達成することができる。適切なウェット・エッチング液の例は、それらに限定されないが、水酸化テトラメチルアンモニウム(TMAH)水溶液、水酸化カリウム(KOH)アルコール溶液、及び他の水/アルコール・ベースの溶液を含む。
【0043】
1つの実施例において、貫通ビア265Cの抵抗は、10,000平方ミクロン当たり約0.003オームである。従って、短い低抵抗及び低インダクタンス経路が、基板100の裏面から、貫通ビア270C、ダマシン・ワイヤ145及びスタッド・コンタクト270Aを経由してHBT130まで作られた。
【0044】
図19(1)〜(3)は、本発明の第3の実施形態の第2の変形物による裏面相互接続構造体の製造を示す断面図である。本発明の第3の実施形態の第2の変形物においてスタッド・コンタクトが初めに完成され、次に貫通ビアが形成されることを除いて、本発明の第3の実施形態の第2の変形物は第1の変形物と類似している。
【0045】
図19(1)において、開口部265A及び265Bは第1誘電体層105内に形成する。図19(2)において、開口部265A及び265B(図19(1)参照)を充填してスタッド・コンタクト270A及び270Bを形成する。1つの実施例において、スタッド・コンタクト270A及び270Bは、コア導電体の側壁及び底面上のライナで囲まれるWのコア導電体を含み、ライナはTi、TiN又はそれらの層の組合せを含む。図19(3)において、貫通ビア270Cは、第1誘電体層105を貫通し、STI250を貫通し、基板100内部に至る開口部を形成することによって形成する。次に、上部の誘電体層107(図19(2)参照)をブランケット・エッチングによって除去し、例えば、HuangのA及びB洗浄によって流される500:1のBHFなどによる、随意の洗浄を実施する。次に、開口部は図21(1)〜(3)に示す充填プロセス、図22(1)〜(4)に示す充填プロセス、図23(1)〜(4)に示す充填プロセス、或いは、図24(1)〜(5)に示す充填プロセスを用いて後述のように、スタッド・コンタクト270A及び270B、並びに、貫通ビア270Cを形成する。次に、図14乃至図18に示して前述したプロセスを実施する。
【0046】
図20(1)〜(3)は、本発明の第3の実施形態の第3の変形物による裏面相互接続構造体の製造を示す断面図である。本発明の第3の実施形態の第3の変形物において、スタッド・コンタクトが貫通ビアの形成後まで形成されないことを除いて、本発明の第3の実施形態の第3の変形物は第1の変形物と類似している。
【0047】
図20(1)において、貫通ビア270Cは、本発明の第3の実施形態の第1の変形物に関して前述したように、誘電体層105を貫通し、STI250を貫通して基板100内部に至る開口部をエッチングすることによって形成する。次に、開口部は、図21(1)〜(3)に示す充填プロセス、図22(1)〜(4)に示す充填プロセス、図23(1)〜(4)に示す充填プロセス、或いは、図24(1)〜(5)に示す充填プロセスを用いて前述のように充填し、貫通ビア270Cを形成する。図20(2)において、開口部265A及び265Cは第1誘電体層105内に形成する。図20(3)において、上部の誘電体層107(図20(2)参照)はブランケット・エッチングによって除去し、例えば、HuangのA及びB洗浄によって流される500:1のBHFなどによる、随意の洗浄を実施する。次に、開口部265A及び265C(図20(2)参照)を充填して、スタッド・コンタクト270A及び270Bを形成する。1つの実施例において、スタッド・コンタクト270A及び270Bは、コア導電体の側壁及び底面上のライナで囲まれるWのコア導電体を含み、ライナはTi、TiN又はそれらの層の組合せを含む。次に、図17及び図18に示し前述したプロセスを実行する。
【0048】
再び、基板100は本発明の第3の実施形態の3つの変形物のいずれに対してもSOI基板とすることができる。
貫通ビア及び/又はスタッド・コンタクトを充填する以下の4つの方法は、実施中の本発明の第3の実施形態の変形物に依存するが、それらの中で例示的な貫通ビアのみを説明する。
【0049】
図21(1)〜(3)は、本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第1の方法を示す断面図である。図21(1)において、開口部265Cは、例えば、緩衝フッ化水素酸(BHF)及びHuangのA及びBウェット洗浄を用いて洗浄する。次に、随意の共形絶縁層275を開口部265Cの側壁及び底面上に形成する。絶縁層275は、露出シリコン表面を熱的に酸化することによって、又はLPCVDを用いて誘電体膜を付着させることによって形成することができ、或いは、ALD SiO2プロセスを用いて付着させることができる。随意の絶縁層275の重要な特性は、100%に近い共形性を有することである(例えば、それはビアを基板から電気的に絶縁するのに十分な膜でビアの側壁及び底面を覆う)。絶縁層275は、貫通ビアを基板100から電気的に絶縁させるのが望ましい場合にのみ用いる。次に、化学気相付着(CVD)によって形成され当該技術分野で既知の水素プラズマ緻密化ステップによって分離される、1つ又は複数のTiN層を含む共形導電性ライナ280を、絶縁層275があればその上に、或いは、絶縁層がなければ開口部265Cの側壁及び底面上に形成する。
【0050】
図21(2)において、六フッ化タングステン(WF6)の有機金属CVD(MOCVD)によるWの付着を実施して、ライナ280の上にタングステン層285を形成して開口部265Cを充填する。タングステン層285は開口部265Cを過剰に充填する。タングステン層285は、貫通ビアを充填するとき、付着の部分の間、良好な側壁被覆及び最小のブレッド・ローフ(タングステン層285の上部のノッチ)、並びに、付着の重負荷部分の間、低い応力を有することが必要である。最適のWの側壁被覆は、相対的に低温(例えば、約350℃乃至約400℃)において、且つ、WF6の飽和(例えば、高WF6流)条件において膜を付着させることによって達成されるが、これは高い引張応力を生じる。応力及びウェハ(基板)屈曲を減少させるために、付着の重負荷部分は、WF6が不足する条件の最小のWF6流を用いて、或いは、最大の可能な温度(例えば、約418℃乃至約450℃)において付着を実施して、或いはその両方により、実施することが有利である。WF6によるシリコンへの攻撃を減らすために、当該技術分野で既知のようにシラン(SiH4)又はジボラン(B2H6)をWF6に混合することが有利である(例えば、シラン又はジボランのCVDによるWの核形成)。
【0051】
図21(3)において、CMPを実施して第1誘電体層105及び貫通ビア270Cの上面を同一平面にする。代替的に、過剰のWは、例えば、過酸化水素(H2O2)水を用いたウェット・エッチング、次いでCMPにより除去することができる。
【0052】
図22(1)〜(4)は、本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第2の方法を示す断面図である。図22(1)において、開口部265Cは、例えば、緩衝フッ化水素酸(BHF)及びHuangのA及びBウェット洗浄を用いて洗浄する。次に、随意の絶縁層275を、上で説明したように、開口部265Cの側壁及び底面上に形成する。
【0053】
図22(2)において、共形ポリシリコン層290を、絶縁層275があればその上に、或いは、絶縁層がなければ開口部265Cの側壁及び底面上に形成する。シリサイドがスタッド・コンタクトの下に存在する場合には、シリサイドの劣化を避けるために、LPCVDのポリシリコン温度は、CoSiに対して約620℃以下、またTiSiに対しては約800℃以下に保つ必要がある。
【0054】
図22(3)において、TiNを含むライナ280(前述の)はポリシリコン層290の上に形成し、タングステン層285はライナ280の上に形成して開口部265Cを過剰充填する。応力及びウェハ(基板)屈曲を減らすためには、前述のように、最小のWF6流を使用して、或いは、最大の可能な温度で付着を実施して、或いは、その両方により、Wの重負荷付着を実施することが有利である。
【0055】
図22(4)において、CMPを実施して第1誘電体層105及び貫通ビア270Cの上面を同一平面にする。
【0056】
図23(1)〜(4)は、本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第3の方法を示す断面図である。図23(1)において、開口部265Cは、例えば、緩衝フッ化水素酸(BHF)及びHuangのA及びBウェット洗浄を用いて洗浄する。次に、随意の絶縁層275を、前述のように、開口部265Cの側壁及び底面上に形成する。
【0057】
図23(2)において、TiNを含むライナ280(前述の)を、絶縁層275があればその上に、或いは、絶縁層がなければ開口部265Cの側壁及び底面上に形成する。次に、共形タングステン層295をライナ280の上に形成する。
【0058】
図23(3)において、誘電体層300、例えばSiO2がタングステン層295の開口部265Cを過剰充填する。1つの実施例において、酸化物層300は、PECVDを用いて400℃で付着させた酸化テトラエトキシシラン(TEOS)である。
【0059】
図23(4)において、CMPを実施して第1誘電体層105及び貫通ビア270Cの上面を同一平面にする。
【0060】
図24(1)〜(5)は、本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第4の方法を示す断面図である。図24(1)において、開口部265Cは、例えば、緩衝フッ化水素酸(BHF)及びHuangのA及びBウェット洗浄を用いて洗浄する。次に、随意の絶縁層275を、前述のように、開口部265Cの側壁及び底面上に形成する。
【0061】
図24(2)において、共形ポリシリコン層290を、絶縁層275があればその上に、或いは、絶縁層がなければ開口部265Cの側壁及び底面上に形成する。シリサイドがスタッド・コンタクトの下に存在する場合には、シリサイドの劣化を避けるために、LPCVDのポリシリコン温度は、CoSiに対して約620℃以下、またTiSiに対しては約800℃以下に保つ必要がある。
【0062】
図24(3)において、TiNを含むライナ280(前述の)はポリシリコン層290の上に形成し、共形タングステン層295はライナ280の上に形成する。応力及びウェハ(基板)屈曲を減らすために、最小のWF6流を使用して、或いは、最大の可能な温度で付着を実施して(上を参照)、或いはその両方により、Wの付着を実施することが有利である。WF6によるシリコンへの攻撃を減らすために、当該技術分野で既知のように、ジボラン(B2H6)をWF6に混合することが有利である。図24(4)において、酸化物層300(前述のように)をタングステン層295の上に付着させて、開口部265Cを過剰充填する。1つの実施例において、酸化物層300はTEOSである。
【0063】
図24(5)において、CMPを実施して第1誘電体層105及び貫通ビア270Cの上面を同一平面にする。
【0064】
前述の第1(図21(1)〜(3))及び第3(図23(1)〜(4))の充填プロセスは、本発明の第3の実施形態の第1(図14−図16)の変形物と共に用いることができる。前述の第1(図21(1)〜(3))、第2(図22(1)〜(4))、第3(図23(1)〜(4))及び第4(図24(1)〜(5))の充填プロセスは、本発明の第3の実施形態の第2(図19(1)〜(3))及び第3の変形物(図20(1)〜(3))と共に用いることができる。
【0065】
図25及び図26は、本発明の第3の実施形態の変形物のいずれかによる、代替の基板を使用した裏面相互接続構造体の製造を示す断面図である。本発明の第3の実施形態の3つの変形物の全ては、後述の代替の基板を使用することができる。図25及び図26は、それぞれ図17及び図18に取って代わることになる。
【0066】
図25は、基板100が下部分320と上部分325の間の埋め込み酸化物層(BOX)315を有する基板310に置き換えられることを除いて、図17に類似している。上部分325は、単結晶シリコン又は標準的なSOIとすることができる。下部分320もまた単結晶シリコンとすることができる。1つの実施例において、基板310は、BOX315が形成されたバルク・シリコン基板である。第2の実施例において、基板310は接合基板であり、下部分320とシリコン層325が埋め込み酸化物層315を介して互いに接合される。シリコン層325は厚さT3を有する。1つの実施例において、T3は約140ミクロンと約160ミクロンの間にあり、埋め込み酸化物層315は約0.2ミクロンと約5ミクロンの間の厚さを有する。シリコン層325はSOI層とすることができ、例えば、シリコン層325の上面より約300nm下の付加的なBOX層を含むことができる。BOX層315は、開口部265C(例えば、図15参照)をエッチングする際に全ての開口部265Cが均一の深さ及び相対的に均一の幅となるように、シリコンのエッチング停止として機能する。貫通ビア270Cは、第1ワイヤ・レベル110を形成する前に、上述のようにメタライズする。
【0067】
図26において、基板310は厚さT4まで薄くして、貫通ビア270Cを露出させるために全てのBOX層315(図25参照)を除去する。1つの実施例において、T4は約100ミクロンと約150ミクロンの間である。薄くすることは、裏面研削、ウェット・エッチング又はそれらの組合せによって達成することができる。適切なウェット・エッチング液の例は、それらに限定されないが、水酸化テトラメチルアンモニウム(TMAH)水溶液、水酸化カリウム(KOH)アルコール溶液、及び他の水/アルコール・ベースの溶液を含む。
【0068】
図27及び図28は、本発明の第4の実施形態による裏面相互接続構造体の製造を示す断面図である。本発明の第4の実施形態は、異なる基板の使用及び貫通ビア270C(図28参照)が基板の裏面に露出しないことを除いて、第3の実施形態に類似している。スタッド・コンタクト及び貫通ビアを形成するための本発明の第3の実施形態の3つの変形物の全て、及び4つの充填方法のいずれも、本発明の第4の実施形態と共に実施することができる。図27及び図28は、それぞれ図17及び図18に取って代わることになる。
【0069】
図27は、基板100が、厚さT5を有する上部基板605を含む基板600に置き換えられることを除いて、図17に類似している。上部基板605は、下部基板610に接合するか、或いは、図10及び図11に示した前述のプロセスを用いて形成する。上部基板は、高濃度P型ドープ下部基板610に比較して低い濃度でP型ドープされる。第1の実施例において、上部及び下部基板605及び610の両方はバルク・シリコン基板である。第2の実施例において、上部基板605はSOI基板であり、下部基板610はバルク・シリコン基板である。上部基板605は、薄いSOI基板から形成することができ、或いは、接合後にBOX層を上部基板内に形成することができる。貫通ビアは下部基板610に物理的及び電気的に接触し、下部基板610内部にわずかに埋め込むことができる。1つの実施例において、下部基板610は、約0.005オーム・cmと約0.05オーム・cmの間の抵抗率を有する。1つの実施例において、上部基板605は、約10オーム・cmと約500オーム・cmの間の抵抗率を有する。1つの実施例において、T5は約40ミクロンと約100ミクロンの間にある。
【0070】
図28において、下部基板610(図27参照)は、裏面研削、ウェット・エッチング又はそれらの組合せによって薄くして、厚さT6を有する薄い下部基板610Aを形成する。1つの実施例において、T6は約50ミクロンと約100ミクロンの間にある。1つの実施例において、薄い下部基板610Aと貫通ビア270Cの合成抵抗は、10,000平方ミクロン当たり約0.4オーム未満である。
【0071】
図29は基板への裏面接続を有する例示的なヘテロ接合バイポーラ・トランジスタの断面図である。図29において、HBT700は、基板705内に形成され、深いトレンチ分離715によって囲まれたNウェル720内に形成され、リーチ・スルー725に接触するサブコレクタ710、及びSTI730を含む。HBT700はまた、基板705の上に形成されたP型低温エピタキシャル(LTE)ベース735、P型ポリシリコン・ベース740、N型単結晶エミッタ745及びポリシリコン・エミッタ750を含む。LTEベース735は、SiGe又はSiGeCを含むことができる。SiGe(及びSiGeC)バイポーラ・トランジスタは、ヘテロ接合バイポーラ・トランジスタの例である。単結晶エミッタ745は、LTEベース735に直接物理的に接触したポリシリコン・エミッタ750の一部分から形成される。同様に、LTEベース735は、Nウェル720に直接物理的に接触したポリシリコン・ベース740の一部分から形成される。
【0072】
第1誘電体層755内には、ポリシリコン・エミッタ750に物理的及び電気的に接触するスタッド・コンタクト760を形成する。スタッド・コンタクト760とポリシリコン・エミッタ750の間には金属シリサイド層があってもよい。また、第1誘電体層755内には、本発明の種々の実施形態のいずれかによる、基板705内に/それを貫通して延びる貫通ビア765を形成する。第2誘電体層770内にはダマシン・ワイヤ775を形成する。ダマシン・ワイヤ775は、スタッド・コンタクト760及び貫通ビア765に直接物理的及び電気的に接触し、従って、HBT700のエミッタから基板705の裏面に至る電気的経路を与える。HBT700のエミッタへの接続は例示的なものと考えるべきであり、ベース又はコレクタのリーチ・スルーへの接続を形成することができる。第3誘電体層780は、第2誘電体層770及びワイヤ775の上に形成する。必要に応じて付加的な誘電体層及び配線層を形成することができる。
【0073】
従って、本発明の種々の実施形態は、集積回路の回路素子に信号を接続するための、低インダクタンス及び低抵抗の相互接続構造体及びこの相互接続構造体を製造する方法を提供する。
【0074】
本発明の実施形態の説明が、本発明の理解のために上に与えられている。本発明は、本明細書で説明される特定の実施形態には限定されず、当業者には明白となるように、本発明の範囲から離れることなく種々の変更、再構成及び置き換えが可能であることを理解されたい。従って、添付の特許請求の範囲は、全てのそれら変形及び改変を本発明の真の趣旨及び範囲内に入るものとして包含することが意図されている。
【符号の説明】
【0075】
100:基板
105:第1誘電体層
107:上部誘電体層
110:第2誘電体層
115:第3誘電体層
120:第4誘電体層
125:絶縁層
130:HBT
135:MOSFET
140A、140B、140C:スタッド・コンタクト
145、150:ダマシン・ワイヤ
155:デュアル・ダマシン・ワイヤ/ビア
160A、160B:デュアル・ダマシン・ワイヤボンド・パッド/ビア
165、165A、165B:貫通ビア開口部
170:第1導電層
175:第2導電層
180:誘電体スペーサ
185:側壁
190:埋め込み酸化物層(BOX)
195:シリコン層
200:位置合せマーク
205:高濃度ドープP型(P−)基板
210、235:フォトレジスト層
215、220:高濃度ドープP型(P+)領域
225:酸化物層
230:P型エピタキシャル層
221、222:ステップ
215A、220A:拡散領域
240:高濃度P型ドープ領域
245:拡散貫通ビア
250:浅いトレンチ分離(STI)
265A、265B、265C:開口部
270A、270B:スタッド・コンタクト
270C:貫通ビア
275:共形絶縁層
280:共形導電ライナ
285:タングステン層
290:ポリシリコン層
295:共形タングステン層
300:誘電体層(酸化物層)
310、600:基板
315:埋め込み酸化物層(BOX)
320:基板310の下部分
325:基板310の上部分(シリコン層)
605:上部基板
610:下部基板
610A:薄くされた下部基板
700:HBT
705:基板
710:サブコレクタ
715:深いトレンチ分離
720:Nウェル
725:リーチ・スルー
730:STI
735:P型低温エピタキシャル(LTE)ベース
740:P型ポリシリコン・ベース
745:N型単結晶エミッタ
750:ポリシリコン・エミッタ
755:第1誘電体層
760:スタッド・コンタクト
765:貫通ビア
770:第2誘電体層
775:ダマシン・ワイヤ
780:第3誘電体層
【技術分野】
【0001】
本発明は、集積回路の分野に関し、より具体的には、集積回路の素子への電気的接続のための裏面貫通ビア及び裏面貫通ビアを製造する方法に関する。
【背景技術】
【0002】
通常は表面ワイヤボンド・パッド接続に関連する回路内の信号線の抵抗及びインダクタンスを減少させることが望ましい多くの集積回路用途が存在する。例えば、NPNへテロ接合バイポーラ・トランジスタ(HBT)のエミッタへのワイヤボンド・パッド接続に関連するインダクタンスのために、ワイヤボンド・パッケージ内のNPN HBTを使用する回路の最大の実際的動作周波数は、トランジスタがより高い周波数で動作できる場合でも、約3GHzとなる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
従って、集積回路の回路素子に信号を接続するために低インダクタンス及び低抵抗を有する相互接続構造体及び相互接続構造体を製造する方法に対する必要性が存在する。
【課題を解決するための手段】
【0004】
本発明の第1の態様は、コンタクトを形成する方法であって、表面及び対向する裏面を有する基板内に誘電体分離を形成することと、基板の表面上に第1誘電体層を形成することと、第1誘電体層内に、誘電体分離の周囲上及びその内部に位置合せされて誘電体分離まで延びるトレンチを形成することと、第1誘電体層内に形成されたトレンチを、誘電体分離を貫通し基板の厚さより小さな深さまで基板内部に延ばすことと、トレンチを充填し、且つトレンチの上面を第1誘電体層の上面と同一平面にして導電性貫通ビアを形成することと、基板の裏面から基板を薄くして貫通ビアを露出させることとを含む方法である。
【0005】
本発明の第2の態様は、第1誘電体層内にデバイス・コンタクト開口部を形成することと、トレンチの充填及び同一平面化と同時に、デバイス・コンタクト開口部を充填し、且つ充填されたデバイス・コンタクト開口部の上面を第1導電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することとをさらに含む第1の態様である。
【0006】
本発明の第3の態様は、貫通ビアを形成することの前に、第1誘電体層内にデバイス・コンタクト開口部を形成することと、デバイス・コンタクト開口部を充填し、且つ充填されたデバイス・コンタクト開口部の上面を第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することとをさらに含む第1の態様である。
【0007】
本発明の第4の態様は、貫通ビアを形成することの後に、第1誘電体層内にデバイス・コンタクト開口部を形成することと、デバイス・コンタクト開口部を充填し、且つ充填されたコンタクト開口部の上面を第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することとをさらに含む第1の態様である。
【0008】
本発明の第5の態様は、前記のトレンチを充填することが、トレンチの側壁上及び底面上に絶縁層を形成することと、絶縁層の上に、該トレンチを充填するのに十分な厚さのタングステン層を形成することとを含む、或いは、該トレンチの側壁上及び底面上にトレンチを充填するのに十分な厚さのタングステン層を形成することを含む第1の態様である。
【0009】
本発明の第6の態様は、前記のトレンチを充填することが、前記のトレンチの側壁上及び底面上に絶縁層を形成することと、該絶縁層の上に共形ポリシリコン層を形成することと、該ポリシリコン層の上にトレンチを充填するのに十分な厚さのタングステン層形成することとを含む、或いは、該トレンチの側壁上及び底面上にポリシリコン層を形成することと、該ポリシリコン層の上にトレンチを充填するのに十分な厚さのタングステン層を形成することとを含む第1の態様である。
【0010】
本発明の第7の態様は、前記のトレンチを充填することが、前記のトレンチの側壁上及び底面上に絶縁層を形成することと、該絶縁層の上に共形タングステン層を形成することと、該タングステン層の上にトレンチを充填するのに十分な厚さの酸化物層を形成することとを含む、或いは、該トレンチの側壁上及び底面上に共形タングステン層を形成することと、該タングステン層の上にトレンチを充填するのに十分な厚さの酸化物層を形成することとを含む第1の態様である。
【0011】
本発明の第8の態様は、前記のトレンチを充填することが、前記のトレンチの側壁上及び底面上に絶縁層を形成することと、該絶縁層の上に共形ポリシリコン層を形成することと、該ポリシリコン層の上に共形タングステン層を形成することと、該タングステン層の上にトレンチを充填するのに十分な厚さの酸化物層を形成することとを含む、或いは、前記のトレンチの側壁上及び底面上に共形ポリシリコン層を形成することと、該ポリシリコン層の上に共形タングステン層を形成することと、該タングステン層の上にトレンチを充填するのに十分な厚さの酸化物層を形成することとを含む第1の態様である。
【0012】
本発明の第9の態様は、前記の基板内部及びその上にヘテロ接合バイポーラ・トランジスタを形成することと、第1誘電体層内に、ヘテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触するデバイス・コンタクトを形成することと、第1誘電体層上に形成された第2誘電体層内に、デバイス・コンタクト及び貫通ビアに直接物理的及び電気的に接触するワイヤを形成することとをさらに含む第1の態様である。
【0013】
本発明の第10の態様は、トレンチが基板内の埋め込み酸化物層にまで延びてそれに接触し、基板を薄くすることが埋め込み酸化物層を除去する第1の態様である。
【図面の簡単な説明】
【0014】
【図1】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図2】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図3】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図4】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図5】本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図6】本発明の第1の実施形態による裏面相互接続構造体の変形物を示す断面図である。
【図7】本発明の第1の実施形態による裏面相互接続構造体の変形物を示す断面図である。
【図8】本発明の第1の実施形態による裏面相互接続構造体の変形物を示す断面図である。
【図9】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図10】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図11】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図12】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図13】本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図14】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図15】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図16】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図17】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図18】本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。
【図19】(1)〜(3) 本発明の第3の実施形態の第2の変形物による裏面相互接続構造体の製造を示す断面図である。
【図20】(1)〜(3) 本発明の第3の実施形態の第3の変形物による裏面相互接続構造体の製造を示す断面図である。
【図21】(1)〜(3) 本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第1の方法を示す断面図である。
【図22】(1)〜(4) 本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第2の方法を示す断面図である。
【図23】(1)〜(4) 本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第3の方法を示す断面図である。
【図24】(1)〜(5) 本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第4の方法を示す断面図である。
【図25】本発明の第3の実施形態の変形物のいずれかによる代替の基板を使用する裏面相互接続構造体の製造を示す断面図である。
【図26】本発明の第3の実施形態の変形物のいずれかによる代替の基板を使用する裏面相互接続構造体の製造を示す断面図である。
【図27】本発明の第4の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図28】本発明の第4の実施形態による裏面相互接続構造体の製造を示す断面図である。
【図29】基板への裏面接続を有する例示的なヘテロ接合バイポーラ・トランジスタの断面図である。
【発明を実施するための形態】
【0015】
本発明の特徴が添付の特許請求の範囲において説明される。しかしながら、発明自体は、例証的な実施形態に関する以下の詳細な説明を参照し、添付の図面と併せて読むときに、最も良く理解されることになる。
【0016】
ダマシン・プロセスは、ワイヤ・トレンチ又はビア開口部(ビア開口部はまたビア・トレンチと呼ぶことができる)を誘電体層内に形成し、トレンチを充填するのに十分な厚さの導電体を誘電体の上面上に付着させ、平坦化プロセス、例えば1つ又は複数の化学機械研磨(CMP)プロセス又は反応性イオン・エッチング(RIE)プロセスを実施して過剰な導電体を除去して導電体の表面を誘電体層の表面と同一平面又は実質的に同一平面にして、ダマシン・ワイヤ(又はダマシン・ビア)を形成するプロセスである。トレンチ及びワイヤ(又はビア開口部及びビア)のみを形成する場合は、プロセスはシングル・ダマシンと呼ばれる。スタッド・コンタクト(シングル・ダマシン・ワイヤ及びビアと等価であり、半導体基板上の第1誘電体層内に形成される)はまた、シングル・ダマシン・プロセスを用いて形成される。
【0017】
デュアル・ダマシン・プロセスは、メタライゼーションの前に、ワイヤ及びビア開口部を誘電体内に形成するプロセスである。例えば、ビア開口部は誘電体層の厚さ全体を通して形成し、次いで、任意の所与の横断面における誘電体層を通して途中までトレンチを形成する。(代替的に、ワイヤ・トレンチを初めに形成し、次いでビア開口部を形成することができる。)電流を伝導することを意図した全てのビア開口部は、上方の一体型のワイヤ・トレンチにより、及び下方のワイヤ・トレンチによって交差されるが、全てのトレンチがビア開口部と交差する必要はない。トレンチ及びビア開口部を充填するのに十分な厚さの導電体を誘電体の上面上に付着させ、CMPプロセスを実施してトレンチ内の導電体の表面を誘電体層の表面と同一平面にして、デュアル・ダマシン・ワイヤ、及び一体化されたデュアル・ダマシン・ビアを有するデュアル・ダマシン・ワイヤを形成する。
【0018】
図1乃至図8は、本発明の第1の実施形態による裏面相互接続構造体の製造を示す断面図である。図1には、ダイシング前の集積回路チップの一部分を示す。基板100上には第1誘電体層105を形成する。基板100はまた、通常は「ウェハ」と呼ばれる。第1誘電体層105は、例えば、基板100に接触する二酸化シリコン(SiO2)層、二酸化シリコン層上の窒化シリコン層、及びSiO2上のホスホシリケート・ガラス(PSG)又はボロホスホシリケート・ガラス(BPSG)の層を含む多層誘電体層とすることができる。第1の実施例において、基板100はバルク・シリコン基板である。第2の実施例において、基板100はシリコン・オン・インシュレータ(SOI)基板である。
【0019】
第1誘電体層105の上には第2誘電体層110を形成する。第2誘電体層110の上には第3誘電体層115を形成する。第3誘電体層115の上には第4誘電体層120を形成する。1つの実施例において、第2、第3及び第4誘電体層110、115及び120の各々は、1つ又は複数の低k(誘電率)材料、水素シルセスキオキサン・ポリマー(HSQ)、メチルシルセスキオキサン・ポリマー(MSQ)、テキサス州Midland所在のDow Chemicalによって製造されたSiLK(登録商標)(ポリフェニレン・オリゴマー)、カリフォルニア州Santa Clara所在のApplied Materialsによって製造されたBlack Diamond(登録商標)(メチルドープトシリカ又はSiOx(CH3)y又はSiCxOyHy又はSiOCH)、有機シリケートガラス(SiCOH)、多孔質SiCOH、二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、炭化シリコン(SiC)、酸窒化シリコン(SiON)、酸炭化シリコン(SiOC)、プラズマ助長窒化シリコン(PSiNx)又はNBLok(SiC(N、H))の層を含む。低k誘電体材料は、約3又はそれ以下の比誘電率を有する。第4誘電体層120の上には絶縁層125を形成する。1つの実施例において、絶縁層125は、SiO2、Si3N4、ポリイミドの層又はそれらの層の組合せを含む。4つの誘電体層の使用は例示的であり、それより多くの又は少ない誘電体層並びに対応するワイヤ及びビアを使用することができる。
【0020】
部分的に基板100内に及び部分的に第1誘電体層105内に形成されるのは、例示的なHBT130である。HBT130は、金属酸化物シリコン電界効果トランジスタ(MOSFET)、標準的なバイポーラ・トランジスタ、ダイオード、薄膜又は拡散シリコン基板抵抗、および薄膜キャパシタなどの、当該技術分野で既知の他のデバイスで置き換えることができる(図1参照)。部分的に基板100内に及び部分的に第1誘電体層105内に形成されるのは、例示的なMOSFET135である。MOSFET135は、標準的なバイポーラ・トランジスタ、ダイオード、抵抗及びキャパシタなどの、当該技術分野で既知の他のデバイスで置き換えることができる。第1誘電体層105内にはスタッド・コンタクト140A、140B及び140Cを形成する。スタッド・コンタクト140A及び140Cはデバイス(即ち、HBT130及びMOSFET135)に接触するので、スタッド・コンタクト140A及び140Cはデバイス・コンタクトと呼んで、以下に説明する貫通ビアに接触するのに使用されることになるコンタクト140Bと区別することができる。第2誘電体層110内にはダマシン・ワイヤ145及び150を形成する。ダマシン・ワイヤ145はスタッド・コンタクト140A及び140Bと直接物理的及び電気的に接触し、ワイヤ150はスタッド・コンタクト140Cと直接物理的及び電気的に接触する。スタッド・コンタクト140AはHBT130(例えば、HBT130のエミッタ)と直接物理的及び電気的に接触する。スタッド・コンタクト140Bは製造のこの時点で基板100と直接物理的に接触する。スタッド・コンタクト140CはMOSFET135(例えば、MOSFET135のゲート)と直接物理的及び電気的に接触する。1つの実施例において、スタッド・コンタクト140A、140B及び140Cは、コア導電体の側壁及び底面上のライナで囲まれるタングステン(W)のコア導電体を含み、ライナはチタン(Ti)、窒化チタン(TiN)又はそれらの層の組合せを含む。
【0021】
第3誘電体層115内にはデュアル・ダマシン・ワイヤ/ビア155を形成する。第4誘電体層内にはデュアル・ダマシン・ワイヤボンド・パッド/ビア160A及び160Bを形成する。1つの実施例において、デュアル・ダマシン・ワイヤ/ビア155並びにデュアル・ダマシン・ワイヤボンド・パッド/ビア160A及び160Bは、コア導電体の側壁及び底面上のライナで囲まれる銅(Cu)のコア導電体を含み、ライナはTa、TaN、タンタル窒化シリコン(TaSiN)、タングステン(W)、窒化タングステン(WN)、窒化チタン(TiN)又はそれらの層の組合せを含む。デュアル・ダマシン・ワイヤボンド・パッド/ビア160A及び160Bはまた、コア導電体の露出した上面上にアルミニウム(Al)の層を含むことができる。
【0022】
図2において、基板100は厚さT1まで薄くする。1つの実施例において、T1は約100ミクロンと約400ミクロンの間である(1つの実施例においては約150ミクロン)。1つの実施例において、基板100を薄くすることは、裏面研削、ウェット・エッチング又はそれらの組合せによって達成することができる。適切なウェット・エッチング液の例は、それらに限定されないが、水酸化テトラメチルアンモニウム(TMAH)水溶液、水酸化カリウム(KOH)アルコール溶液、及び他の水/アルコール・ベースの溶液を含む。
【0023】
図3において、貫通ビア開口部165を基板100の裏面から基板を貫通してエッチングし、第1誘電体層105及びスタッド・コンタクト140Bの少なくとも底面を貫通ビアの底面内に露出させる。貫通ビア開口部165は、基板の裏面上にフォトレジスト層を塗布し、フォトレジストを化学線放射に露光し、露光された部分(ポジレジスト)又は露光されなかった部分(ネガレジスト)を現像し、次に、基板を反応性イオン・エッチング(RIE)することによって形成することができる。RIEとウェット・エッチングの組合せを用いることができる。適切なウェット・エッチング液の例は、それらに限定されないが、水酸化テトラメチルアンモニウム(TMAH)水溶液、水酸化カリウム(KOH)アルコール溶液、及び他の水/アルコール・ベースの溶液を含む。1つの実施例において、裏面開口部の面積は、約2,500平方ミクロンと約10,000平方ミクロンの間とし、深さは少なくともT1とする(図2参照)。1つの実施例において、スタッド・コンタクト140Bに対するフォトレジスト層の位置合せは、赤外線(IR)位置合せシステムを装備した露光ツールを利用するが、これはウェハ表面上のスタッド又はワイヤなどの構造部に対する位置合せを可能にする。図4は誘電体層105中へのオーバーエッチングを示さないが、シリコン貫通ビアのエッチング中に、例えば、10〜500nmのオーバーエッチングが起こり得る。
【0024】
図3及び図4は、薄いウェハがビアの加工処理中に逆さまに処理されるとき、どのように取り扱われるかは示さないが、基板の表面は第2の石英又はポリイミド基板のような一時的又は永続的なウェハ担体に取り付けるか、或いは、層125、160A及び160Bが図3及び図4に示す加工処理に耐えるのに十分な耐久性があるものと理解されたい。層125、160A及び160Bに十分な耐久性をもたせる1つの方法は、層125の厚さを数十ミクロンまで増加させ、図3及び図4に示す加工処理中、ウェハを保持するチャックの平面の上方まで層160A及び160Bを上げることである。代替の方法は、ウェハの取り扱い及びチャッキングをウェハの最端部(1つの実施例においては端部から約2mm乃至約3mmまで)に限定して、ウェハ表面の機械的損傷を防ぐことである。
【0025】
図4において、W、Ti、TiN、Ta、TaN、又はそれらの層の組合せなどの耐熱材料の第1共形導電層170を、貫通ビア開口部165の側壁並びに貫通ビア開口部165の底面内に露出した第1誘電体層105及びスタッド・コンタクト140Bの表面を含む、基板100の全ての露出面上に形成する。次に、第2共形導電層175を、第1導電層170の露出面に直接物理的及び電気的に接触して形成して貫通ビア165Aを形成する。1つの実施例において、第2導電層175は銅を含む。1つの実施例において、第1導電層170は約10nmと約200nmの間の厚さをもつ。1つの実施例において、第2導電層175は約500nmと約10,000nmの間の厚さをもつ。1つの実施例において、貫通ビア165Aの抵抗は、10,000平方ミクロン当たり約0.002オームである。従って、短い低抵抗及び低インダクタンス経路が、第2導電層175から、第1導電層170、スタッド・コンタクト140B、ダマシン・ワイヤ145及びスタッド・コンタクト140Aを経由してHBT130まで作られており、貫通ビアにより配線された全ての構造体が互いに短絡される。1つの実施例において、方法はこの時点で終了して全てのスタッド・コンタクトが互いに電気的に短絡される。1つの実施例においてこの方法は図5で続く。
【0026】
図5において、随意の裏面の化学機械研磨(CMP)を実施して、基板100の裏面から第1及び第2導電層170及び175を全て除去し、ビア開口部165内部にだけ第1及び第2導電層170及び175を残す。
【0027】
図6乃至図8は、本発明の第1の実施形態による裏面相互接続構造体の変形物を示す断面図である。図6は、随意の誘電体スペーサ180が貫通ビア165の側壁185上に形成されて貫通ビア165Bが基板100から電気的に絶縁されることを除いて、図5に類似している(図4及び図5の貫通ビア165Aは基板100に短絡されている)。誘電体スペーサ180は、例えば、共形誘電体材料の付着、次いで当該技術分野で周知のRIEによって形成することができる。1つの実施例において、誘電体スペーサ180はSiO2であり、約100nm及び約2500nmの間の厚さをもち、化学気相付着(CVD)又は原子層付着(ALD)プロセス、例えば液相CVD(LPCVD)SiO2、プラズマ助長CVD(PECVD)SiO2、又はALD SiO2、を用いて付着させる。
【0028】
図7は、基板100が基板のバルク部分と薄いシリコン層195との間の埋め込み酸化物層(BOX)190を有するSOI基板であることを除いて、図6に類似している。1つの実施例において、シリコン層195は約30nmの厚さをもつ。再び、誘電体スペーサ180は随意のものであり、同様に、基板100の裏面表面から第1及び第2導電層170及び175を除去するのに用いるCMPステップも随意である。
【0029】
図8は、基板100が、図1に示し上で説明した加工処理中に露出する埋め込み位置合せマーク200を含むことを除いて、図7に類似している。例えば、狭いトレンチ(例えば、3μm幅)は、誘電体層105の付着及びSiO2による充填の前に、基板の表面から図2における層100の厚さに等しいか又はより深い深さまで、リソグラフィでパターン付けしてエッチングすることができる。SiO2は、LPCVDのような任意の既知の方法を用いて付着することができ、上に説明したように平坦化することになる。位置合せマーク200は、基板100の裏面の除去の際にフォトレジストを塗布する前に露出するので、IR位置合せシステムは不要である。1つの実施例において、位置合せマーク200はSiO2を含む。本発明の第1の実施形態のこの変形物はまた、SOI基板を使用することができる。
【0030】
図9乃至図13は、本発明の第2の実施形態による裏面相互接続構造体の製造を示す断面図である。図9において、低濃度ドープP型(P−)基板205上にパターン付けされたフォトレジスト層210を形成する。1つの実施例において、基板205はバルク100シリコン基板である。第1ホウ素イオン注入を実施して、基板205内に高濃度P型ドープ(P+)領域215及び220を形成する。1つの実施例において、基板205は約10オーム・cmと約500オーム・cmの間の抵抗率を有する。1つの実施例において、第1ホウ素イオン注入のドーズ量は、約3KeVと約30KeVの間のエネルギーにおいて約1015atoms/cm2と約1016atoms/cm2の間である。
【0031】
図10において、フォトレジスト層210(図9参照)を除去し、随意のアニールを実施してドーパントを活性化し拡散させ(例えば、約1分乃至約60分間に約800乃至約1100℃)、そしてウェット(又はドライ)酸化を実施して基板205の露出上面の上に酸化物層225を成長させる。領域215及び220の高濃度ドーピング・レベルのために、酸化物層225は、領域215及び220の上で基板205の残りの上よりも厚く、基板205の面内まで窪む。
【0032】
図11において、酸化物層225を除去し(図10参照)、ドープP型エピタキシャル層230を成長させる。ステップ221及び222は酸化物層225の除去後にエピタキシャル層230内に画定され、ステップ221は、図12に示し以下に説明するプロセスのための位置合せマークとして機能することができる。エピタキシャル成長の間、領域215及び220は、基板205及びエピタキシャル層230の内部に拡散して、拡散領域215A及び220Aを形成する。1つの実施例において、エピタキシャル層230は少なくとも約20ミクロンの厚さをもち、約10オーム・cmと約500オーム・cmの間の抵抗率を有する。1つの実施例において、エピタキシャル層230は約1019atoms/cm3と約1020atoms/cm3の間のホウ素濃度を有する。
【0033】
図12において、パターン付けされたフォトレジスト層235をエピタキシャル層230上に形成する。第2ホウ素イオン注入を、図9を参照して上に説明したのと類似の条件を用いて実施し、エピタキシャル層230内に延びる高濃度P型ドープ領域240を形成する。拡散領域220Aの上のエピタキシャル層230内にはイオン注入を実施しない。
【0034】
図13において、不活性雰囲気におけるアニールを初めに実施して、注入領域240及び215A(図12参照)を合わせて拡散貫通ビア245を形成する。1つの実施例において、アニールは約1200℃の温度で約6時間実施する。1つの実施例において、貫通ビア245のホウ素ドーピング・レベルは約1018atoms/cm3と約5×1018atoms/cm3の間である。1つの実施例において、貫通ビア245は約0.005オーム・cmと約0.05オーム・cmの間の抵抗率を有する。1つの実施例において、貫通ビア245の抵抗は、10,000平方ミクロン当たり約0.8オームである。従って、短い低抵抗及び低インダクタンス経路が、基板205から、貫通ビア245、スタッド・コンタクト140B、ダマシン・ワイヤ145及びスタッド・コンタクト140Aを経由してHBT130まで作られる。基板205は、本発明の第1の実施形態を参照して上に説明したように薄くすることができるが、しかし、貫通ビア245は薄くされた基板205の新しい裏面には露出しないようにする必要がある。
【0035】
その後、集積回路の付加的なレベルを実行して製造し、図13に示し上で説明した例示的なHBT、MOSFET135、スタッド・コンタクト140A、140B及び140C並びに他の構造部分を形成する。付加的なレベルを製造するのに使用される少なくとも1つのフォトマスクをステップ221に位置合せすることができる(図11参照)。
【0036】
図14乃至図18は、本発明の第3の実施形態の第1の変形物による裏面相互接続構造体の製造を示す断面図である。図14において、浅いトレンチ分離(STI)250誘電体をHBT130とMOSFET135の間に形成する。代替的に、STI250は、凹型酸化(ROX)層などの厚いフィールド酸化物で置き換えることができる。STI250は、基板100の上面から基板内部へ一定の深さまで延びる。基板100がSOI基板である場合には、STI250は、例えば、基板の上面より約0.03ミクロン下にあるBOX層と接触し得る。1つの実施例において、STIはSiO2を含む。代替的に、ROXのような絶縁酸化物を形成するのに当該技術分野で既知の任意の方法を用いることができる。
【0037】
図14において、開口部265A及び265Bは、フォトリソグラフィ・プロセスを用いて第1誘電体層105を貫通して形成した。誘電体層105は、例えば、基板と接触するSi3N4、SiC及びSiCNの薄層を含む群のうちの1つと、層のバランスのために、SiO2、PSG、BPSG及びSiCOHの厚い層を含む群のうちの1つとの多層で構成することができる。
【0038】
開口部265AはHBT130のエミッタの上に位置合せし、開口部265CはSTI250の上に、開口部265BはMOSFET135のゲートの上に位置合せする。随意のシリサイド層(図示せず)は、開口部265A内に露出するHBT130のエミッタ及び開口部265C内に露出するFET135のゲート上に予め形成する(誘電体層105の形成の前)。随意のシリサイド層(図示せず)はまた、HBT130のベース及びコレクタ、MOSFET135のソース及びドレイン、基板100へのコンタクト、並びに、オーミック・コンタクトを必要とする他の構造部の上に形成した。金属シリサイドの例は、それらに限定されないが、チタン、コバルト及びニッケル・シリサイドを含む。シリサイドは普通、シリコン表面上の金属の付着による自己整合選択的プロセスを用いて、約400℃乃至約900℃まで加熱し(1つの実施例において、約600℃まで加熱し)、そして、未反応金属をエッチング除去することによって形成する。或いは他のプロセス、例えばリソグラフィ・パターン付け及びRIE又はウェット・エッチングによるポリサイドを用いることができる。
【0039】
図15において、開口部265Cは、フォトリソグラフィ・プロセスを用いて、第1誘電体層105、STI250を貫通し基板100内に至るまで形成した。開口部265Cは幅W1を有し、基板100内に深さD1まで延びる。1つの実施例において、W1は約3ミクロンであり、D1は少なくとも約140ミクロンである。1つの実施例において、全ての開口部265Cの全底面積は約100平方ミクロンである。1つの実施例において、開口部265Cは、ボッシュRIEプロセスを用いて基板100内にエッチングする。ボッシュRIEプロセスにおいて、化学過程はシリコン・エッチング化学過程とポリマー付着化学過程の間で数秒ごとに切替えて高アスペクト比(深さ/幅)の開口部の形成を可能にする。開口部265Bは相対的に小さく、非常に高いエッチング後アスペクト比(高さ:幅の定義で約50:1)を有するので、シリコン・エッチング・プロセスは、STI250の低いアンダーカット、実質的に垂直な側壁(例えば、ビアの側壁の最小のスカロッピング、ビアの側壁からの最小のバレリング、約90度のエッチング角度)を有する必要がある。その後のウェハ裏面の除去中に、ビアが露出するのを可能にするために、ビアのエッチングの深さは良好な均一性を有することが必要である。過度のウェハ屈曲なしにビアをメタライズするのを可能にするために、ビアのサイズを最小にする必要がある。表1のデータは、これらのパラメータに対する許容できる例示的な値を示す。
【表1】
【0040】
図16において、上部の誘電体層107はブランケット・エッチングによって除去し、例えば、HuangのA及びB洗浄によって流される500:1BHFなどによる、随意の洗浄を実施する。次に、開口部265A、265B及び265C(図15参照)を、図21(1)〜(3)に示す充填プロセス、又は、図23(1)〜(4)に示す充填プロセスを用いて後述のように同時に充填してスタッド・コンタクト270A及び270B、並びに、貫通ビア270Cを形成する。スタッド・コンタクト270A及び270Bはデバイス(即ち、HBT130及びMOSFET135)に接触するので、スタッド・コンタクト270A及び270Bをデバイス・コンタクトと呼んで貫通ビア270Cと区別することができる。
【0041】
図17において、通常の集積回路製造を実行して、例示的な誘電体層110、115、120及び125、ダマシン・ワイヤ145及び150、デュアル・ダマシン・ワイヤ/ビア155、並びにデュアル・ダマシン・ワイヤボンド・パッド/ビア160A及び160Bを形成する。
【0042】
図18において、基板100を、貫通ビア270Cを露出させるように厚さT2まで薄くする。1つの実施例において、T2は約100ミクロンと約150ミクロンの間にある。薄くすることは、裏面研削、ウェット・エッチング又はそれらの組合せによって達成することができる。適切なウェット・エッチング液の例は、それらに限定されないが、水酸化テトラメチルアンモニウム(TMAH)水溶液、水酸化カリウム(KOH)アルコール溶液、及び他の水/アルコール・ベースの溶液を含む。
【0043】
1つの実施例において、貫通ビア265Cの抵抗は、10,000平方ミクロン当たり約0.003オームである。従って、短い低抵抗及び低インダクタンス経路が、基板100の裏面から、貫通ビア270C、ダマシン・ワイヤ145及びスタッド・コンタクト270Aを経由してHBT130まで作られた。
【0044】
図19(1)〜(3)は、本発明の第3の実施形態の第2の変形物による裏面相互接続構造体の製造を示す断面図である。本発明の第3の実施形態の第2の変形物においてスタッド・コンタクトが初めに完成され、次に貫通ビアが形成されることを除いて、本発明の第3の実施形態の第2の変形物は第1の変形物と類似している。
【0045】
図19(1)において、開口部265A及び265Bは第1誘電体層105内に形成する。図19(2)において、開口部265A及び265B(図19(1)参照)を充填してスタッド・コンタクト270A及び270Bを形成する。1つの実施例において、スタッド・コンタクト270A及び270Bは、コア導電体の側壁及び底面上のライナで囲まれるWのコア導電体を含み、ライナはTi、TiN又はそれらの層の組合せを含む。図19(3)において、貫通ビア270Cは、第1誘電体層105を貫通し、STI250を貫通し、基板100内部に至る開口部を形成することによって形成する。次に、上部の誘電体層107(図19(2)参照)をブランケット・エッチングによって除去し、例えば、HuangのA及びB洗浄によって流される500:1のBHFなどによる、随意の洗浄を実施する。次に、開口部は図21(1)〜(3)に示す充填プロセス、図22(1)〜(4)に示す充填プロセス、図23(1)〜(4)に示す充填プロセス、或いは、図24(1)〜(5)に示す充填プロセスを用いて後述のように、スタッド・コンタクト270A及び270B、並びに、貫通ビア270Cを形成する。次に、図14乃至図18に示して前述したプロセスを実施する。
【0046】
図20(1)〜(3)は、本発明の第3の実施形態の第3の変形物による裏面相互接続構造体の製造を示す断面図である。本発明の第3の実施形態の第3の変形物において、スタッド・コンタクトが貫通ビアの形成後まで形成されないことを除いて、本発明の第3の実施形態の第3の変形物は第1の変形物と類似している。
【0047】
図20(1)において、貫通ビア270Cは、本発明の第3の実施形態の第1の変形物に関して前述したように、誘電体層105を貫通し、STI250を貫通して基板100内部に至る開口部をエッチングすることによって形成する。次に、開口部は、図21(1)〜(3)に示す充填プロセス、図22(1)〜(4)に示す充填プロセス、図23(1)〜(4)に示す充填プロセス、或いは、図24(1)〜(5)に示す充填プロセスを用いて前述のように充填し、貫通ビア270Cを形成する。図20(2)において、開口部265A及び265Cは第1誘電体層105内に形成する。図20(3)において、上部の誘電体層107(図20(2)参照)はブランケット・エッチングによって除去し、例えば、HuangのA及びB洗浄によって流される500:1のBHFなどによる、随意の洗浄を実施する。次に、開口部265A及び265C(図20(2)参照)を充填して、スタッド・コンタクト270A及び270Bを形成する。1つの実施例において、スタッド・コンタクト270A及び270Bは、コア導電体の側壁及び底面上のライナで囲まれるWのコア導電体を含み、ライナはTi、TiN又はそれらの層の組合せを含む。次に、図17及び図18に示し前述したプロセスを実行する。
【0048】
再び、基板100は本発明の第3の実施形態の3つの変形物のいずれに対してもSOI基板とすることができる。
貫通ビア及び/又はスタッド・コンタクトを充填する以下の4つの方法は、実施中の本発明の第3の実施形態の変形物に依存するが、それらの中で例示的な貫通ビアのみを説明する。
【0049】
図21(1)〜(3)は、本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第1の方法を示す断面図である。図21(1)において、開口部265Cは、例えば、緩衝フッ化水素酸(BHF)及びHuangのA及びBウェット洗浄を用いて洗浄する。次に、随意の共形絶縁層275を開口部265Cの側壁及び底面上に形成する。絶縁層275は、露出シリコン表面を熱的に酸化することによって、又はLPCVDを用いて誘電体膜を付着させることによって形成することができ、或いは、ALD SiO2プロセスを用いて付着させることができる。随意の絶縁層275の重要な特性は、100%に近い共形性を有することである(例えば、それはビアを基板から電気的に絶縁するのに十分な膜でビアの側壁及び底面を覆う)。絶縁層275は、貫通ビアを基板100から電気的に絶縁させるのが望ましい場合にのみ用いる。次に、化学気相付着(CVD)によって形成され当該技術分野で既知の水素プラズマ緻密化ステップによって分離される、1つ又は複数のTiN層を含む共形導電性ライナ280を、絶縁層275があればその上に、或いは、絶縁層がなければ開口部265Cの側壁及び底面上に形成する。
【0050】
図21(2)において、六フッ化タングステン(WF6)の有機金属CVD(MOCVD)によるWの付着を実施して、ライナ280の上にタングステン層285を形成して開口部265Cを充填する。タングステン層285は開口部265Cを過剰に充填する。タングステン層285は、貫通ビアを充填するとき、付着の部分の間、良好な側壁被覆及び最小のブレッド・ローフ(タングステン層285の上部のノッチ)、並びに、付着の重負荷部分の間、低い応力を有することが必要である。最適のWの側壁被覆は、相対的に低温(例えば、約350℃乃至約400℃)において、且つ、WF6の飽和(例えば、高WF6流)条件において膜を付着させることによって達成されるが、これは高い引張応力を生じる。応力及びウェハ(基板)屈曲を減少させるために、付着の重負荷部分は、WF6が不足する条件の最小のWF6流を用いて、或いは、最大の可能な温度(例えば、約418℃乃至約450℃)において付着を実施して、或いはその両方により、実施することが有利である。WF6によるシリコンへの攻撃を減らすために、当該技術分野で既知のようにシラン(SiH4)又はジボラン(B2H6)をWF6に混合することが有利である(例えば、シラン又はジボランのCVDによるWの核形成)。
【0051】
図21(3)において、CMPを実施して第1誘電体層105及び貫通ビア270Cの上面を同一平面にする。代替的に、過剰のWは、例えば、過酸化水素(H2O2)水を用いたウェット・エッチング、次いでCMPにより除去することができる。
【0052】
図22(1)〜(4)は、本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第2の方法を示す断面図である。図22(1)において、開口部265Cは、例えば、緩衝フッ化水素酸(BHF)及びHuangのA及びBウェット洗浄を用いて洗浄する。次に、随意の絶縁層275を、上で説明したように、開口部265Cの側壁及び底面上に形成する。
【0053】
図22(2)において、共形ポリシリコン層290を、絶縁層275があればその上に、或いは、絶縁層がなければ開口部265Cの側壁及び底面上に形成する。シリサイドがスタッド・コンタクトの下に存在する場合には、シリサイドの劣化を避けるために、LPCVDのポリシリコン温度は、CoSiに対して約620℃以下、またTiSiに対しては約800℃以下に保つ必要がある。
【0054】
図22(3)において、TiNを含むライナ280(前述の)はポリシリコン層290の上に形成し、タングステン層285はライナ280の上に形成して開口部265Cを過剰充填する。応力及びウェハ(基板)屈曲を減らすためには、前述のように、最小のWF6流を使用して、或いは、最大の可能な温度で付着を実施して、或いは、その両方により、Wの重負荷付着を実施することが有利である。
【0055】
図22(4)において、CMPを実施して第1誘電体層105及び貫通ビア270Cの上面を同一平面にする。
【0056】
図23(1)〜(4)は、本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第3の方法を示す断面図である。図23(1)において、開口部265Cは、例えば、緩衝フッ化水素酸(BHF)及びHuangのA及びBウェット洗浄を用いて洗浄する。次に、随意の絶縁層275を、前述のように、開口部265Cの側壁及び底面上に形成する。
【0057】
図23(2)において、TiNを含むライナ280(前述の)を、絶縁層275があればその上に、或いは、絶縁層がなければ開口部265Cの側壁及び底面上に形成する。次に、共形タングステン層295をライナ280の上に形成する。
【0058】
図23(3)において、誘電体層300、例えばSiO2がタングステン層295の開口部265Cを過剰充填する。1つの実施例において、酸化物層300は、PECVDを用いて400℃で付着させた酸化テトラエトキシシラン(TEOS)である。
【0059】
図23(4)において、CMPを実施して第1誘電体層105及び貫通ビア270Cの上面を同一平面にする。
【0060】
図24(1)〜(5)は、本発明の第3の実施形態の貫通ビア又はスタッド・コンタクトを充填する第4の方法を示す断面図である。図24(1)において、開口部265Cは、例えば、緩衝フッ化水素酸(BHF)及びHuangのA及びBウェット洗浄を用いて洗浄する。次に、随意の絶縁層275を、前述のように、開口部265Cの側壁及び底面上に形成する。
【0061】
図24(2)において、共形ポリシリコン層290を、絶縁層275があればその上に、或いは、絶縁層がなければ開口部265Cの側壁及び底面上に形成する。シリサイドがスタッド・コンタクトの下に存在する場合には、シリサイドの劣化を避けるために、LPCVDのポリシリコン温度は、CoSiに対して約620℃以下、またTiSiに対しては約800℃以下に保つ必要がある。
【0062】
図24(3)において、TiNを含むライナ280(前述の)はポリシリコン層290の上に形成し、共形タングステン層295はライナ280の上に形成する。応力及びウェハ(基板)屈曲を減らすために、最小のWF6流を使用して、或いは、最大の可能な温度で付着を実施して(上を参照)、或いはその両方により、Wの付着を実施することが有利である。WF6によるシリコンへの攻撃を減らすために、当該技術分野で既知のように、ジボラン(B2H6)をWF6に混合することが有利である。図24(4)において、酸化物層300(前述のように)をタングステン層295の上に付着させて、開口部265Cを過剰充填する。1つの実施例において、酸化物層300はTEOSである。
【0063】
図24(5)において、CMPを実施して第1誘電体層105及び貫通ビア270Cの上面を同一平面にする。
【0064】
前述の第1(図21(1)〜(3))及び第3(図23(1)〜(4))の充填プロセスは、本発明の第3の実施形態の第1(図14−図16)の変形物と共に用いることができる。前述の第1(図21(1)〜(3))、第2(図22(1)〜(4))、第3(図23(1)〜(4))及び第4(図24(1)〜(5))の充填プロセスは、本発明の第3の実施形態の第2(図19(1)〜(3))及び第3の変形物(図20(1)〜(3))と共に用いることができる。
【0065】
図25及び図26は、本発明の第3の実施形態の変形物のいずれかによる、代替の基板を使用した裏面相互接続構造体の製造を示す断面図である。本発明の第3の実施形態の3つの変形物の全ては、後述の代替の基板を使用することができる。図25及び図26は、それぞれ図17及び図18に取って代わることになる。
【0066】
図25は、基板100が下部分320と上部分325の間の埋め込み酸化物層(BOX)315を有する基板310に置き換えられることを除いて、図17に類似している。上部分325は、単結晶シリコン又は標準的なSOIとすることができる。下部分320もまた単結晶シリコンとすることができる。1つの実施例において、基板310は、BOX315が形成されたバルク・シリコン基板である。第2の実施例において、基板310は接合基板であり、下部分320とシリコン層325が埋め込み酸化物層315を介して互いに接合される。シリコン層325は厚さT3を有する。1つの実施例において、T3は約140ミクロンと約160ミクロンの間にあり、埋め込み酸化物層315は約0.2ミクロンと約5ミクロンの間の厚さを有する。シリコン層325はSOI層とすることができ、例えば、シリコン層325の上面より約300nm下の付加的なBOX層を含むことができる。BOX層315は、開口部265C(例えば、図15参照)をエッチングする際に全ての開口部265Cが均一の深さ及び相対的に均一の幅となるように、シリコンのエッチング停止として機能する。貫通ビア270Cは、第1ワイヤ・レベル110を形成する前に、上述のようにメタライズする。
【0067】
図26において、基板310は厚さT4まで薄くして、貫通ビア270Cを露出させるために全てのBOX層315(図25参照)を除去する。1つの実施例において、T4は約100ミクロンと約150ミクロンの間である。薄くすることは、裏面研削、ウェット・エッチング又はそれらの組合せによって達成することができる。適切なウェット・エッチング液の例は、それらに限定されないが、水酸化テトラメチルアンモニウム(TMAH)水溶液、水酸化カリウム(KOH)アルコール溶液、及び他の水/アルコール・ベースの溶液を含む。
【0068】
図27及び図28は、本発明の第4の実施形態による裏面相互接続構造体の製造を示す断面図である。本発明の第4の実施形態は、異なる基板の使用及び貫通ビア270C(図28参照)が基板の裏面に露出しないことを除いて、第3の実施形態に類似している。スタッド・コンタクト及び貫通ビアを形成するための本発明の第3の実施形態の3つの変形物の全て、及び4つの充填方法のいずれも、本発明の第4の実施形態と共に実施することができる。図27及び図28は、それぞれ図17及び図18に取って代わることになる。
【0069】
図27は、基板100が、厚さT5を有する上部基板605を含む基板600に置き換えられることを除いて、図17に類似している。上部基板605は、下部基板610に接合するか、或いは、図10及び図11に示した前述のプロセスを用いて形成する。上部基板は、高濃度P型ドープ下部基板610に比較して低い濃度でP型ドープされる。第1の実施例において、上部及び下部基板605及び610の両方はバルク・シリコン基板である。第2の実施例において、上部基板605はSOI基板であり、下部基板610はバルク・シリコン基板である。上部基板605は、薄いSOI基板から形成することができ、或いは、接合後にBOX層を上部基板内に形成することができる。貫通ビアは下部基板610に物理的及び電気的に接触し、下部基板610内部にわずかに埋め込むことができる。1つの実施例において、下部基板610は、約0.005オーム・cmと約0.05オーム・cmの間の抵抗率を有する。1つの実施例において、上部基板605は、約10オーム・cmと約500オーム・cmの間の抵抗率を有する。1つの実施例において、T5は約40ミクロンと約100ミクロンの間にある。
【0070】
図28において、下部基板610(図27参照)は、裏面研削、ウェット・エッチング又はそれらの組合せによって薄くして、厚さT6を有する薄い下部基板610Aを形成する。1つの実施例において、T6は約50ミクロンと約100ミクロンの間にある。1つの実施例において、薄い下部基板610Aと貫通ビア270Cの合成抵抗は、10,000平方ミクロン当たり約0.4オーム未満である。
【0071】
図29は基板への裏面接続を有する例示的なヘテロ接合バイポーラ・トランジスタの断面図である。図29において、HBT700は、基板705内に形成され、深いトレンチ分離715によって囲まれたNウェル720内に形成され、リーチ・スルー725に接触するサブコレクタ710、及びSTI730を含む。HBT700はまた、基板705の上に形成されたP型低温エピタキシャル(LTE)ベース735、P型ポリシリコン・ベース740、N型単結晶エミッタ745及びポリシリコン・エミッタ750を含む。LTEベース735は、SiGe又はSiGeCを含むことができる。SiGe(及びSiGeC)バイポーラ・トランジスタは、ヘテロ接合バイポーラ・トランジスタの例である。単結晶エミッタ745は、LTEベース735に直接物理的に接触したポリシリコン・エミッタ750の一部分から形成される。同様に、LTEベース735は、Nウェル720に直接物理的に接触したポリシリコン・ベース740の一部分から形成される。
【0072】
第1誘電体層755内には、ポリシリコン・エミッタ750に物理的及び電気的に接触するスタッド・コンタクト760を形成する。スタッド・コンタクト760とポリシリコン・エミッタ750の間には金属シリサイド層があってもよい。また、第1誘電体層755内には、本発明の種々の実施形態のいずれかによる、基板705内に/それを貫通して延びる貫通ビア765を形成する。第2誘電体層770内にはダマシン・ワイヤ775を形成する。ダマシン・ワイヤ775は、スタッド・コンタクト760及び貫通ビア765に直接物理的及び電気的に接触し、従って、HBT700のエミッタから基板705の裏面に至る電気的経路を与える。HBT700のエミッタへの接続は例示的なものと考えるべきであり、ベース又はコレクタのリーチ・スルーへの接続を形成することができる。第3誘電体層780は、第2誘電体層770及びワイヤ775の上に形成する。必要に応じて付加的な誘電体層及び配線層を形成することができる。
【0073】
従って、本発明の種々の実施形態は、集積回路の回路素子に信号を接続するための、低インダクタンス及び低抵抗の相互接続構造体及びこの相互接続構造体を製造する方法を提供する。
【0074】
本発明の実施形態の説明が、本発明の理解のために上に与えられている。本発明は、本明細書で説明される特定の実施形態には限定されず、当業者には明白となるように、本発明の範囲から離れることなく種々の変更、再構成及び置き換えが可能であることを理解されたい。従って、添付の特許請求の範囲は、全てのそれら変形及び改変を本発明の真の趣旨及び範囲内に入るものとして包含することが意図されている。
【符号の説明】
【0075】
100:基板
105:第1誘電体層
107:上部誘電体層
110:第2誘電体層
115:第3誘電体層
120:第4誘電体層
125:絶縁層
130:HBT
135:MOSFET
140A、140B、140C:スタッド・コンタクト
145、150:ダマシン・ワイヤ
155:デュアル・ダマシン・ワイヤ/ビア
160A、160B:デュアル・ダマシン・ワイヤボンド・パッド/ビア
165、165A、165B:貫通ビア開口部
170:第1導電層
175:第2導電層
180:誘電体スペーサ
185:側壁
190:埋め込み酸化物層(BOX)
195:シリコン層
200:位置合せマーク
205:高濃度ドープP型(P−)基板
210、235:フォトレジスト層
215、220:高濃度ドープP型(P+)領域
225:酸化物層
230:P型エピタキシャル層
221、222:ステップ
215A、220A:拡散領域
240:高濃度P型ドープ領域
245:拡散貫通ビア
250:浅いトレンチ分離(STI)
265A、265B、265C:開口部
270A、270B:スタッド・コンタクト
270C:貫通ビア
275:共形絶縁層
280:共形導電ライナ
285:タングステン層
290:ポリシリコン層
295:共形タングステン層
300:誘電体層(酸化物層)
310、600:基板
315:埋め込み酸化物層(BOX)
320:基板310の下部分
325:基板310の上部分(シリコン層)
605:上部基板
610:下部基板
610A:薄くされた下部基板
700:HBT
705:基板
710:サブコレクタ
715:深いトレンチ分離
720:Nウェル
725:リーチ・スルー
730:STI
735:P型低温エピタキシャル(LTE)ベース
740:P型ポリシリコン・ベース
745:N型単結晶エミッタ
750:ポリシリコン・エミッタ
755:第1誘電体層
760:スタッド・コンタクト
765:貫通ビア
770:第2誘電体層
775:ダマシン・ワイヤ
780:第3誘電体層
【特許請求の範囲】
【請求項1】
コンタクトを形成する方法であって、
表面及び対向する裏面を有する基板の前記表面上に第1誘電体層を形成することと、
前記第1誘電体層を貫通して前記基板の前記表面にまで延びる導電性の第1スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記基板の前記裏面から前記基板を薄くして前記基板の新しい裏面を形成することと、
前記基板の前記新しい裏面から前記第1誘電体層まで延びるトレンチを前記基板内に形成して前記第1スタッド・コンタクトの底面を前記トレンチ内に露出させることと、
前記基板の前記新しい裏面、前記トレンチの側壁、前記第1誘電体層の露出面、及び前記第1スタッド・コンタクトの露出面の上に、前記トレンチを完全に充填するのに十分には厚くない共形導電層を形成することと、
を含む前記方法。
【請求項2】
前記共形導電層を形成することの前に、前記トレンチの前記側壁上に共形誘電体層を形成することをさらに含む、請求項1に記載の方法。
【請求項3】
前記基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する第2スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記第1及び第2スタッド・コンタクトに直接物理的及び電気的に接触するワイヤを形成することと、
をさらに含む、請求項1に記載の方法。
【請求項4】
表面及び対向する裏面を有する基板の前記表面上の第1誘電体層と、
前記第1誘電体層を貫通して前記基板の前記表面まで延びる、前記第1誘電体層内の導電性第1スタッド・コンタクトと、
前記基板の前記裏面から前記第1誘電体層まで延びる、前記基板内のトレンチであって、前記第1スタッド・コンタクトの底面は前記トレンチ内に露出する前記トレンチと、
前記トレンチの側壁上、前記第1誘電体層の露出面上及び前記第1スタッド・コンタクトの露出面上の、前記トレンチを完全に充填するのに十分には厚くない共形導電層と、
を備える構造体。
【請求項5】
前記トレンチの前記側壁と前記導電層の間の共形誘電体層をさらに含む、請求項4に記載の構造体。
【請求項6】
前記基板上及びその内部に形成されたヘテロ接合バイポーラ・トランジスタと、
前記へテロ接合バイポーラ・トランジスタのエミッタと物理的及び電気的に接触する、前記第1誘電体層内の第2スタッド・コンタクトと、
前記第1誘電体層の上に形成された第2誘電体層内の、前記第1及び第2スタッド・コンタクトと直接物理的及び電気的に接触するワイヤと、
をさらに含む、請求項4に記載の構造体。
【請求項7】
コンタクトを形成する方法であって、
表面及び対向する裏面を有する基板の前記表面の領域内に第1イオン注入を実施して前記基板内に第1ドープ領域を形成することと、
前記基板の前記表面上にエピタキシャル層を成長させることと、
前記エピタキシャル層の領域内に第2イオン注入を実施して前記エピタキシャル層内に、前記第1ドープ領域の少なくとも一部分の上に位置合せされた第2ドープ領域を形成することと、
前記基板及び前記エピタキシャル層を加熱して、前記第1及び第2ドープ領域を、前記エピタキシャル層の上面から前記基板内部まで延びる連続拡散貫通ビアに変換することと、
を含む前記方法。
【請求項8】
前記第1イオン注入と前記第2イオン注入の間に、前記基板上に酸化物層を成長させること、及び次に前記酸化物層を除去することをさらに含む、請求項7に記載の方法。
【請求項9】
前記基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記エピタキシャル層の前記上面の上に第1誘電体層を形成することと、
前記拡散貫通ビアに物理的及び電気的に接触する第1スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する第2スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記第1及び第2スタッド・コンタクトに直接物理的及び電気的に接触するワイヤを形成することと、
をさらに含む、請求項7に記載の方法。
【請求項10】
前記基板の前記表面の前記領域内に前記第1イオン注入を実施して前記基板内に前記第1ドープ領域を形成する ことと同時に、前記基板の前記表面の付加的ドープ領域内において前記基板への前記第1イオン注入を実施して前記基板内に第2の第1ドープ領域を形成することをさらに含み、
前記基板の前記表面上の前記エピタキシャル層を前記成長させることの後、前記付加的ドープ領域の上の前記エピタキシャル層の上面に窪みが形成される、
請求項7に記載の方法。
【請求項11】
コンタクトを形成する方法であって、
上部基板の底面は下部基板の上面に接合され、前記下部基板は第1濃度までドープされ、前記上部基板は第2濃度までドープされ、前記第2濃度は前記第1濃度よりも高い、前記上部基板内に誘電体分離を形成することと、
前記上部基板の上面の上に第1誘電体層を形成することと、
前記誘電体分離の周囲上及びその内部に位置合せされ、且つ前記誘電体分離まで延びるトレンチを、前記第1誘電体層内に形成することと、
前記第1誘電体層内に形成された前記トレンチを、前記誘電体分離を貫通し、そして、前記上部基板内部に及びそれを貫通して、前記下部基板まで又はその内部に前記下部基板の第1厚さより小さな距離だけ延ばすことと、
前記トレンチを充填し、且つ、前記トレンチの上面を前記第1誘電体層の上面と同一平面にして導電性貫通ビアを形成することと、
前記基板の底面から前記下部基板を薄くすることと、
を含む前記方法。
【請求項12】
前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記トレンチを前記充填し同一平面にすることと同時に、前記デバイス・コンタクト開口部を充填して前記充填されたコンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することと、
をさらに含む、請求項11に記載の方法。
【請求項13】
前記貫通ビアを形成することの前に又は後に、
前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記デバイス・コンタクト開口部を充填して前記充填されたデバイス・コンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することと、
をさらに含む、請求項11に記載の方法。
【請求項14】
前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと、
を含む、請求項11に記載の方法。
【請求項15】
前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと、
を含む、請求項11に記載の方法。
【請求項16】
前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと、
を含む、請求項11に記載の方法。
【請求項17】
前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと、
を含む、請求項11に記載の方法。
【請求項18】
前記上部基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触するデバイス・コンタクトを、前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記デバイス・コンタクト及び前記貫通ビアに直接物理的及び電気的に接触するワイヤを形成することと、
をさらに含む、請求項11に記載の方法。
【請求項19】
上部基板内の誘電体分離であって、前記上部基板の底面は下部基板の上面に接合され、前記下部基板は第1濃度までドープされ、前記上部基板は第2濃度までドープされ、前記第2濃度は前記第1濃度より高い、誘電体分離と、
前記上部基板の上面上の第1誘電体層と、
前記第1誘電体層、前記トレンチ分離及び前記上部基板を貫通して、前記下部基板まで、又はその内部に前記下部基板の第1厚さより小さな距離だけ延びる導電性貫通ビアと、
備える構造体。
【請求項20】
前記第1誘電体層を貫通して延び、前記上部基板内に、又は前記第1誘電体層内に、又は前記上部基板内及び前記第1誘電体層内の両方に形成されたデバイスに電気的に接触するデバイス・コンタクトをさらに含む、請求項19に記載の構造体。
【請求項21】
前記貫通ビアは、
タングステン・コアと、
前記タングステン・コアの側壁上の絶縁層と、
を含む、請求項19に記載の構造体。
【請求項22】
前記貫通ビアは、
タングステン・コアと、
前記タングステン・コアの側壁上のポリシコン層と、
前記ポリシリコン層上の絶縁層と、
を含む、請求項19に記載の構造体。
【請求項23】
前記貫通ビアは、
酸化物コアと、
前記酸化物コアの側壁上のタングステン層と、
前記タングステン層上の絶縁層と、
を含む、請求項19に記載の構造体。
【請求項24】
前記貫通ビアは、
酸化物コアと、
前記酸化物コアの側壁上のタングステン層と、
前記タングステン層上のポリシリコン層と、
前記ポリシリコン層上の絶縁層と、
を含む、請求項19に記載の構造体。
【請求項25】
前記上部基板の内部及び上に形成されたヘテロ接合バイポーラ・トランジスタと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する、前記第1誘電体層内のデバイス・コンタクトと、
前記第1誘電体層の上に形成された第2誘電体層内の、前記デバイス・コンタクト及び前記貫通ビアに直接物理的及び電気的に接触するワイヤと、
をさらに含む、請求項19に記載の構造体。
【請求項1】
コンタクトを形成する方法であって、
表面及び対向する裏面を有する基板の前記表面上に第1誘電体層を形成することと、
前記第1誘電体層を貫通して前記基板の前記表面にまで延びる導電性の第1スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記基板の前記裏面から前記基板を薄くして前記基板の新しい裏面を形成することと、
前記基板の前記新しい裏面から前記第1誘電体層まで延びるトレンチを前記基板内に形成して前記第1スタッド・コンタクトの底面を前記トレンチ内に露出させることと、
前記基板の前記新しい裏面、前記トレンチの側壁、前記第1誘電体層の露出面、及び前記第1スタッド・コンタクトの露出面の上に、前記トレンチを完全に充填するのに十分には厚くない共形導電層を形成することと、
を含む前記方法。
【請求項2】
前記共形導電層を形成することの前に、前記トレンチの前記側壁上に共形誘電体層を形成することをさらに含む、請求項1に記載の方法。
【請求項3】
前記基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する第2スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記第1及び第2スタッド・コンタクトに直接物理的及び電気的に接触するワイヤを形成することと、
をさらに含む、請求項1に記載の方法。
【請求項4】
表面及び対向する裏面を有する基板の前記表面上の第1誘電体層と、
前記第1誘電体層を貫通して前記基板の前記表面まで延びる、前記第1誘電体層内の導電性第1スタッド・コンタクトと、
前記基板の前記裏面から前記第1誘電体層まで延びる、前記基板内のトレンチであって、前記第1スタッド・コンタクトの底面は前記トレンチ内に露出する前記トレンチと、
前記トレンチの側壁上、前記第1誘電体層の露出面上及び前記第1スタッド・コンタクトの露出面上の、前記トレンチを完全に充填するのに十分には厚くない共形導電層と、
を備える構造体。
【請求項5】
前記トレンチの前記側壁と前記導電層の間の共形誘電体層をさらに含む、請求項4に記載の構造体。
【請求項6】
前記基板上及びその内部に形成されたヘテロ接合バイポーラ・トランジスタと、
前記へテロ接合バイポーラ・トランジスタのエミッタと物理的及び電気的に接触する、前記第1誘電体層内の第2スタッド・コンタクトと、
前記第1誘電体層の上に形成された第2誘電体層内の、前記第1及び第2スタッド・コンタクトと直接物理的及び電気的に接触するワイヤと、
をさらに含む、請求項4に記載の構造体。
【請求項7】
コンタクトを形成する方法であって、
表面及び対向する裏面を有する基板の前記表面の領域内に第1イオン注入を実施して前記基板内に第1ドープ領域を形成することと、
前記基板の前記表面上にエピタキシャル層を成長させることと、
前記エピタキシャル層の領域内に第2イオン注入を実施して前記エピタキシャル層内に、前記第1ドープ領域の少なくとも一部分の上に位置合せされた第2ドープ領域を形成することと、
前記基板及び前記エピタキシャル層を加熱して、前記第1及び第2ドープ領域を、前記エピタキシャル層の上面から前記基板内部まで延びる連続拡散貫通ビアに変換することと、
を含む前記方法。
【請求項8】
前記第1イオン注入と前記第2イオン注入の間に、前記基板上に酸化物層を成長させること、及び次に前記酸化物層を除去することをさらに含む、請求項7に記載の方法。
【請求項9】
前記基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記エピタキシャル層の前記上面の上に第1誘電体層を形成することと、
前記拡散貫通ビアに物理的及び電気的に接触する第1スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する第2スタッド・コンタクトを前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記第1及び第2スタッド・コンタクトに直接物理的及び電気的に接触するワイヤを形成することと、
をさらに含む、請求項7に記載の方法。
【請求項10】
前記基板の前記表面の前記領域内に前記第1イオン注入を実施して前記基板内に前記第1ドープ領域を形成する ことと同時に、前記基板の前記表面の付加的ドープ領域内において前記基板への前記第1イオン注入を実施して前記基板内に第2の第1ドープ領域を形成することをさらに含み、
前記基板の前記表面上の前記エピタキシャル層を前記成長させることの後、前記付加的ドープ領域の上の前記エピタキシャル層の上面に窪みが形成される、
請求項7に記載の方法。
【請求項11】
コンタクトを形成する方法であって、
上部基板の底面は下部基板の上面に接合され、前記下部基板は第1濃度までドープされ、前記上部基板は第2濃度までドープされ、前記第2濃度は前記第1濃度よりも高い、前記上部基板内に誘電体分離を形成することと、
前記上部基板の上面の上に第1誘電体層を形成することと、
前記誘電体分離の周囲上及びその内部に位置合せされ、且つ前記誘電体分離まで延びるトレンチを、前記第1誘電体層内に形成することと、
前記第1誘電体層内に形成された前記トレンチを、前記誘電体分離を貫通し、そして、前記上部基板内部に及びそれを貫通して、前記下部基板まで又はその内部に前記下部基板の第1厚さより小さな距離だけ延ばすことと、
前記トレンチを充填し、且つ、前記トレンチの上面を前記第1誘電体層の上面と同一平面にして導電性貫通ビアを形成することと、
前記基板の底面から前記下部基板を薄くすることと、
を含む前記方法。
【請求項12】
前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記トレンチを前記充填し同一平面にすることと同時に、前記デバイス・コンタクト開口部を充填して前記充填されたコンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することと、
をさらに含む、請求項11に記載の方法。
【請求項13】
前記貫通ビアを形成することの前に又は後に、
前記第1誘電体層内にデバイス・コンタクト開口部を形成することと、
前記デバイス・コンタクト開口部を充填して前記充填されたデバイス・コンタクト開口部の上面を前記第1誘電体層の上面と同一平面にして導電性デバイス・コンタクトを形成することと、
をさらに含む、請求項11に記載の方法。
【請求項14】
前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと、
を含む、請求項11に記載の方法。
【請求項15】
前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に、前記トレンチを充填するのに十分な厚さのタングステン層を形成することと、
を含む、請求項11に記載の方法。
【請求項16】
前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと、
を含む、請求項11に記載の方法。
【請求項17】
前記トレンチを前記充填することは、
前記トレンチの側壁及び底面上に絶縁層を形成することと、
前記絶縁層の上に共形ポリシリコン層を形成することと、
前記ポリシリコン層の上に共形タングステン層を形成することと、
前記タングステン層の上に、前記トレンチを充填するのに十分な厚さの酸化物層を形成することと、
を含む、請求項11に記載の方法。
【請求項18】
前記上部基板上及びその内部にヘテロ接合バイポーラ・トランジスタを形成することと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触するデバイス・コンタクトを、前記第1誘電体層内に形成することと、
前記第1誘電体層の上に形成された第2誘電体層内に、前記デバイス・コンタクト及び前記貫通ビアに直接物理的及び電気的に接触するワイヤを形成することと、
をさらに含む、請求項11に記載の方法。
【請求項19】
上部基板内の誘電体分離であって、前記上部基板の底面は下部基板の上面に接合され、前記下部基板は第1濃度までドープされ、前記上部基板は第2濃度までドープされ、前記第2濃度は前記第1濃度より高い、誘電体分離と、
前記上部基板の上面上の第1誘電体層と、
前記第1誘電体層、前記トレンチ分離及び前記上部基板を貫通して、前記下部基板まで、又はその内部に前記下部基板の第1厚さより小さな距離だけ延びる導電性貫通ビアと、
備える構造体。
【請求項20】
前記第1誘電体層を貫通して延び、前記上部基板内に、又は前記第1誘電体層内に、又は前記上部基板内及び前記第1誘電体層内の両方に形成されたデバイスに電気的に接触するデバイス・コンタクトをさらに含む、請求項19に記載の構造体。
【請求項21】
前記貫通ビアは、
タングステン・コアと、
前記タングステン・コアの側壁上の絶縁層と、
を含む、請求項19に記載の構造体。
【請求項22】
前記貫通ビアは、
タングステン・コアと、
前記タングステン・コアの側壁上のポリシコン層と、
前記ポリシリコン層上の絶縁層と、
を含む、請求項19に記載の構造体。
【請求項23】
前記貫通ビアは、
酸化物コアと、
前記酸化物コアの側壁上のタングステン層と、
前記タングステン層上の絶縁層と、
を含む、請求項19に記載の構造体。
【請求項24】
前記貫通ビアは、
酸化物コアと、
前記酸化物コアの側壁上のタングステン層と、
前記タングステン層上のポリシリコン層と、
前記ポリシリコン層上の絶縁層と、
を含む、請求項19に記載の構造体。
【請求項25】
前記上部基板の内部及び上に形成されたヘテロ接合バイポーラ・トランジスタと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する、前記第1誘電体層内のデバイス・コンタクトと、
前記第1誘電体層の上に形成された第2誘電体層内の、前記デバイス・コンタクト及び前記貫通ビアに直接物理的及び電気的に接触するワイヤと、
をさらに含む、請求項19に記載の構造体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【公開番号】特開2013−48274(P2013−48274A)
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願番号】特願2012−233911(P2012−233911)
【出願日】平成24年10月23日(2012.10.23)
【分割の表示】特願2008−550554(P2008−550554)の分割
【原出願日】平成19年1月15日(2007.1.15)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
【Fターム(参考)】
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願日】平成24年10月23日(2012.10.23)
【分割の表示】特願2008−550554(P2008−550554)の分割
【原出願日】平成19年1月15日(2007.1.15)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
【Fターム(参考)】
[ Back to top ]