低電力空間結合フェーズドアレイレーダー
【課題】低電力空間結合フェーズドアレイレーダーを提供する。
【解決手段】レーダーシステムが取り付けられるか、又は組み込まれる構造にレーダーシステムを適合させることができるようにする複数の小型レーダーである。レーダーシステムは、クロックと、クロックと通信する複数の周波数変調／持続波（ＦＭ／ＣＷ）又はパルス圧縮レーダーユニットと、複数のＦＭ／ＣＷレーダーユニットと通信するプロセッサとを備える。複数のＦＭ／ＣＷレーダーユニットはそれぞれ一列のアンテナ素子を含む。
【解決手段】レーダーシステムが取り付けられるか、又は組み込まれる構造にレーダーシステムを適合させることができるようにする複数の小型レーダーである。レーダーシステムは、クロックと、クロックと通信する複数の周波数変調／持続波（ＦＭ／ＣＷ）又はパルス圧縮レーダーユニットと、複数のＦＭ／ＣＷレーダーユニットと通信するプロセッサとを備える。複数のＦＭ／ＣＷレーダーユニットはそれぞれ一列のアンテナ素子を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電力空間結合フェーズドアレイレーダーに関する。
［優先権の主張］
[0001]本出願は２０１０年２月１９日に出願され、参照により本明細書に援用される仮特許出願第６１／３０６，２７１号に対する優先権を主張する。
【背景技術】
【０００２】
[0002]現在のレーダーアプリケーション、詳細には船舶用レーダーは費用がかかるうえに、かなりの重量があり、距離分解能に関して最適ではない。簡単な機械走査式のアレイしか必要としないアプリケーションもあれば、走査された体積を高速に精査するために電子ビームステアリングを必要とするアプリケーションもある。また、これらのアプリケーションは、非常に軽量（数ポンドから数十ポンド）、かつ非常に低い空力抵抗を有する、半球の走査範囲が必要とされる無人航空機（ＵＡＶ）上等において、極めて大きな走査体積をカバーするのに効果がない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
これまで設計の取り組みから、アクティブフェーズドアレイ（全ての素子が送信、受信、振幅及び位相の制御を自ら行う）は費用がかかるうえに、複雑であり、重くなることがわかっている。また、中央の高出力送信機及び複数のパッシブローパス移相器を備えるパッシブフェーズドアレイは、アクティブフェーズドアレイほど複雑ではなく、数多くの利点を有するものの、配電回路網内の損失を制御するためにあらゆる努力をしているにもかかわらず、送信側及び受信側の両方においてＲＦ伝送損失があるため効率的ではない。
【課題を解決するための手段】
【０００４】
[0003]本発明は、１）簡単な固定ビーム；２）コヒーレントな位相同期ループ（ＰＬＬ）位相シフトによる、素子若しくはサブアレイ間の電子ビームステアリング；並びに／又は３）サンプルのデジタル位相調整及び振幅重み付けによるデジタルビームフォーミングを可能にするレーダーを提供する。デジタルビームフォーミングは、ビームステアリングを可能にし、複数のビームを同時に生成する可能性を与える。
【０００５】
[0004]本発明は複数の小型レーダーを含み、それらの小型レーダーによって、レーダーシステムが取り付けられるか、又は組み込まれる構造にレーダーシステムを適合させることができる。船舶、飛行機胴体又は乗物等の任意の曲りによって引き起こされる位相誤差は、分散して配置される各小型レーダーにおいて補正することができる。小型レーダーの物理的な位置によって引き起こされる位相誤差は、ビームステアリングのために必要とされる公称位相シフトに加えて、位相又は周波数オフセットによって補償され、角度オフセットに起因する振幅損失はデジタル振幅乗算器によって補償することができる。
【０００６】
[0005]本発明の好ましい実施形態及び代替の実施形態が、添付の図面を参照しながら、以下に詳細に説明される。
【図面の簡単な説明】
【０００７】
【図１】[0006]本発明の一実施形態に従って形成されるレーダーシステムのブロック図である。
【図２】[0007]図１に示されるレーダーシステムにおいて用いられる回路設計の概略図である。
【図３】[0008]本発明の代替の実施形態に従って形成されるレーダーシステムのブロック図である。
【図４】[0009]図３に示されるレーダーシステムにおいて用いられる回路設計の概略図である。
【図５−１】[0010]本発明の一実施形態によるレーダーシステムの正面図である。
【図５−２】[0011]図５−１のレーダーシステムの平面図である。
【図５−３】[0012]図５−１のレーダーシステムの背面図である。
【図６】[0013]第１のレーダーシステム例のブロック図である。
【図７】[0014]仰角モノパルス構成を示すブロック図である。
【図８】仰角モノパルス構成を示すブロック図である。
【図９】[0015]先行する図面のいずれかにおいて説明された複数のレーダーシステムを備える乗物の平面図である。
【発明を実施するための形態】
【０００８】
[0016]図１は１つの例示的なレーダーシステム３０を示しており、そのレーダーシステムは複数のレーダーユニット（小型周波数変調／持続波（ＦＭ／ＣＷ）レーダー又は線形ＦＭパルス圧縮レーダー）３６を含む。レーダーユニット３６はそれぞれマスタータイミング発振器（クロック３４）に位相同期する。各レーダーユニット３６は、共通のフェーズドアレイ内でパッシブ移相器機能が実行されるように、その送信変調位相を有することができるか、又はＦＦＴ処理された受信信号を調整することができる（Ｉ＆Ｑ ＦＦＴ出力×複素重み）。また、各レーダーユニット３６からの出力電力は、アンテナのアレイにおいて振幅テーパを設定できるように、若しくはビームステアリングを調整できるように、又はその両方が可能であるように調整することができる。
【０００９】
[0017]システム３０は、各レーダーユニット３６に接続されるプロセッサ４０と、プロセッサ４０と通信するディスプレイ又は他のタイプの出力デバイス４４とを含む。各レーダーユニット３６内のデジタル位相同期ループの相対的な位相を調整することによって、電子ビームステアリング、電子ビームフォーミング、又はその両方を可能にする。また、レーダーユニット３６内に配置されるアンテナにわたり振幅テーパを適用して、低いサイドローブレベルを達成するか、又はデジタルフォーミングにより複数のビームを生成するように、各レーダーユニット３６内の送信機の出力レベルを電子プログラミングによって調整することができる。
【００１０】
[0018]図２は、レーダーユニット３６の細部を示す。レーダーユニット３６は、２００７年７月３日に発行された米国特許第７，２３９，２６６号において記述されるような、パルス圧縮又はＦＭ／ＣＷレーダー構成要素を含むマルチチップモジュール（ＭＣＭ）６０を備えており、その特許は参照により本明細書に援用される。また、レーダーユニット３６は、ダイレクトデジタルシンセサイザー（ＤＤＳ）６２と、プログラマブルロジックデバイス（ＰＬＤ）又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）コントローラー６４と、中間周波数（ＩＦ）ストリップ７２と、アナログ／デジタル（Ａ／Ｄ）コンバーター７６と、外部遅延構成要素７０と、サーキュレーター６６と、アンテナアレイ６８（図５−１及び図５−２における素子又はサブアレイ１６０を参照）とを備える。ＦＰＧＡコントローラー６４は、ＭＣＭ６０内に位置するＤＤＳ６２及びデジタル減衰器８２を制御する。外部遅延構成要素７０は、電圧制御発振器（ＶＣＯ）８２によって生成される信号を遅延させ、その信号をＭＣＭ６０内の第１の混合器８４に送信する。ＭＣＭ６０内の第１の混合器８４は、外部遅延構成要素７０によって遅延した信号と、サーキュレーター６６を介して、アンテナアレイ６８によって受信された信号とを混合する。第１の混合器８４の出力は、ＩＦストリップ７２に送信され、ＩＦストリップは信号を増幅し、その信号にハイパスフィルター及び帯域制限ローパスフィルターを適用して、結果として生成された信号をＡ／Ｄコンバーター７６に送信し、Ａ／Ｄコンバーターはその信号をデジタル信号に変換して、プロセッサ４０に送信する。ＭＣＭ６０は送信信号を生成し、その信号は、サーキュレーター６６を介して、アンテナ素子又はサブアレイ６８、１６０によって出力される。クロック３４はＤＤＳ６２、及びＭＣＭ６０内の第２の混合器８６に接続される。第２の混合器８６はＤＤＳ６２の出力をクロック信号に加算して信号を生成し、その信号は、フィルタリング後に、可変周波数基準として位相−周波数検波器（ＰＦＤ）８８に送信される。ＰＦＤ８８は、アップコンバートされたＤＤＳ信号を、ＶＣＯ８２の出力からの分周された信号と比較する。２つの信号間の周波数差及び／又は位相差は、位相同期ループ（ＰＬＬ）フィルター及びバッファー増幅器９０に送達するための誤差電圧に変換され、そのバッファー増幅器はＶＣＯ８２のための制御信号を生成する。位相同期ループバッファー増幅器９０又はフィルター内の任意のパッシブ素子の物理的なサイズは、ＭＣＭに収容するには大きすぎるので、ＭＣＭの外部に追加される場合もある。
【００１１】
[0019]ＦＰＧＡコントローラー６４は、所望の変調波形を生成するメモリ及び／又は計算能力を含む。ＦＰＧＡコントローラー６４は、高速シリアル又はパラレルデータバスを介して、ＤＤＳ６２及びデジタル減衰器８０に接続される。
【００１２】
[0020]アンテナ素子又はサブアレイ６８、１６０は、動作帯域幅全体にわたって非常に低い電圧定在波比（ＶＳＷＲ）（１．２：１未満）を有するレーダー信号を与えるために、レーダーユニット３６の他の構成要素と直接集積される。また、レーダーユニット３６の位相雑音は、送信周波数から１００ＫＨｚだけオフセットした周波数において約−１００ｄＢｃ／Ｈｚよりも悪くなることはない。外部遅延構成要素７０の出力に起因して、位相雑音は第１の混合器８４において相殺される。言い換えると、アンテナ素子又はサブアレイ１６０の入力ポートから反射されるエネルギーの到着時刻は、局部発振器信号（ＭＣＭ６０内のＶＣＯ８２によって出力される信号）と概ね同時である。
【００１３】
[0021]クロック３４の位相雑音は、クロック周波数から１００ＫＨｚ離れた周波数において−１４５ｄＢｃ／Ｈｚ未満である。クロック３４の位相雑音が低いことは、ＭＣＭ６０内のこの位相雑音の任意の乗算が許容できるほど低いままであること、及びマスタークロック３４から周波数分周器によって供給されるＡ／Ｄクロックが、極めて低いジッタで達成されることを保証し、それにより、最大限の信号対雑音比を保証する。
【００１４】
[0022]ＤＤＳ６２は掃引基準周波数を与え、位相雑音を最低限に抑えるために少なくとも１２ビットを有するデジタル／アナログ（Ｄ／Ａ）コンバーターを含む。図３は、本発明の代替の実施形態に従って形成されるレーダーシステム１００を示す。レーダーシステム１００は、共通のクロック、シンセサイザー及びコントローラー１０４に接続される１つ又は複数のレーダーユニット１０２を含む。レーダーシステム３０と同様に、レーダーユニット１０２はプロセッサ４０に接続され、プロセッサ４０はさらに、出力デバイス４４と通信する。
【００１５】
[0023]図４に示されるように、レーダーユニット１０２はそれぞれ、ＭＣＭ６０と、外部遅延ユニット７０と、サーキュレーター６６と、アンテナアレイ６８と、ＩＦストリップ７２と、Ａ／Ｄコンバーター７６とを含む。これらの構成要素の接続は、図２に示されるレーダーユニット３６の接続に類似している。クロック、シンセサイザー、コントローラーユニット１０４は、図２に示されるようなレーダーユニット３６に関して記述されたのと同じように接続されるマスタークロック３４と、ＤＤＳ６２と、ＦＰＧＡコントローラー６４とを含む。レーダーユニット１０２は１つのＤＤＳ及びＦＰＧＡコントローラーを他のレーダーユニット１０２と共有するので、複数のレーダーユニット１０２によって生成されるレーダー信号のデジタルステアリングは、上記のレーダーユニット３０において可能であるようには実行することができない。この構成は、送信側ビームステアリングは不要であるが、デジタルフォーミングによって生成される複数の受信ビームが必要とされる場合に用いられる。単一の変調及びクロック基準源が単一のビームを生成し、そのビームを図６又は図８において示されるように形成される複数の受信ビームによって部分領域に分割することができる。
【００１６】
[0024]図５−１、図５−２及び図５−３は、対応する垂直アンテナアレイ１５８に結合される１３個のレーダーユニット１６８の１つの例示的な配置を示す。この実施形態では、各垂直アンテナアレイ１５８は、４つのアンテナ素子１６０（すなわち、マイクロストリップパッチ素子）を含む。垂直アンテナアレイ１５８は隔離壁１６２によって分離される。１つの例示的な隔離壁は、垂直アンテナアレイ１５８間で２５〜３０ｄＢのアイソレーションを実現するために炭素繊維材料又は同等の材料から形成される。アンテナ素子１６０及び隔離壁１６２はアンテナ回路基板１６４に実装される。
【００１７】
[0025]各レーダーユニット１６８はレーダー回路基板に実装される。レーダー回路基板は、アンテナ回路基板１６４上の、アンテナ素子と反対側に実装される。レーダーユニット１６８の上方には、回路構成要素１７２が配置される。電気トレースが、アンテナ素子１６０を、アンテナ回路基板１６４を通して、それぞれのレーダーユニット１６８又は回路構成要素１７２に接続する。回路構成要素１７２は、図１及び図２に示されるように、マスタークロック３４を含むか、又は図３及び図４に示されるように、マスタークロック３４、ＤＤＳ１６２及びＦＰＧＡコントローラー１６４を含む。
【００１８】
[0026]複数の送信ビームを同時に形成することもできる。利用可能なアレイ全体のうちの複数のサブセクションを結合して個々のビームを形成することによって、複数の送信ビームが形成される。たとえば、方位角の方向において１２個の「小型レーダー」によって給電される１２個のアレイ素子が存在する場合には、最も左にある６素子から左側に１つのビームが生成され、残りの半分を用いて右側に別のビームが生成される。関連するモジュールのサブセット毎に１つのビームが個別に形成されるであろう。
【００１９】
[0027]ビーム送信は動的品質を担うことができる。たとえば、短時間に、１つのビームが送信され、その後、次の瞬間に２つのビームが個別に送信される。各送信ビームに関連する利用可能な電力は、形成されるビームの数に正比例して減少する。形成することができる受信ビームは、各送信ビームの照射範囲内に存在するように抑制される。したがって、送信ビームの数が多いほど、ビーム幅が大きくなり、そのビーム範囲内で走査できる体積が大きくなる。技術的には、デジタルビームフォーミングは、任意の所望の方向を向くビームを生成することができるが、ステアリングされる方向において送信機電力が放射されない場合には、その方向から目標物電力を受信することはできない。信号が送信されなかった場所を調べるためにステアリングする理由は他にもある。たとえば、最大検出電力の位置を特定することによって妨害物の方向を特定することができるか、または、レーダー以外の発信源からのブロードキャストデータ伝送をリスンすることができる。本発明は、データリンク動作及びレーダー動作を同時に可能にする。
【００２０】
[0028]図６は、上記のアンテナに類似の複数のサブアレイアンテナ２０２を示しており、それぞれ個別のＦＭ／ＣＷ又はパルス圧縮レーダー２０４に接続され、マスタークロック２０６が各ＦＭ／ＣＷ又はパルス圧縮レーダー２０４にクロック信号を送信する。これは、図３に示されるレーダーシステム１００に類似である。図３及び図４において点Ａで示されるのと同じように、位相及び振幅コントローラー２０８（たとえば、ＤＳＰコントローラー）が、各ＦＭ／ＣＷ又はパルス圧縮レーダー２０４に位相及び振幅制御信号を送信する。ＦＭ／ＣＷレーダー２０４の出力はプロセッサ（たとえば、プロセッサ４０）に送信される。プロセッサはＦＭ／ＣＷレーダー２０４からの受信信号の高速フーリエ変換（ＦＦＴ）を実行し、スペクトルＩ及びＱ値を生成する。その後、プロセッサは、一回又は数回のデジタルビームフォーミング過程（ブロック２１２〜２１６を参照）を実行し、それにより、適切な複素重み及び加算を用いて元のＦＦＴ Ｉ＆Ｑデータを再利用することによって、ビームを電子的にステアリングする。
【００２１】
[0029]直交ベースバンドＩ及びＱ値を用いて、無線信号を実部及び虚部を有する複素ベクトル（フェーザー）として表すことができる。（チャネル中心周波数に対して）正及び負の両方の周波数を以下のように表すことができるように、２つの成分が必要とされる。
【００２２】
ｓ（ｔ）＝ｘ（ｔ）＋ｊｙ（ｔ）
ただし、
Ｓ（ｔ）は複素ベースバンド信号であり、
ｘ（ｔ）＝ｉ（ｔ）は実部であり、
ｙ（ｔ）＝−ｑ（ｔ）は虚部であり、
ｊは（−１）１／２である。
【００２３】
[0030]ビームフォーミングのために、複素ベースバンド信号を複素重みと乗算して、アンテナ素子毎に必要とされる位相シフト及び振幅スケーリングを適用する。
ｗｋ＝ａｋｅｊｓｉｎ（θｋ）
ｗｋ＝ａｋｃｏｓ（θｋ）＋ｊａｋｓｉｎ（θｋ）
ただし、
ｗｋは第ｋのアンテナ素子のための複素重みであり、
ａｋはその重みの相対的な振幅であり、
θｋはその重みの位相シフト（すなわち、位相シフト差）であり、θｋ＝３６０（ｄ／λ）ｓｉｎθであり、
ｄはアンテナ素子間の間隔であり、
λは自由空間波長であり、
θは度単位の所望の走査角である。
【００２４】
[0031]各素子（ｋ）の振幅重みは所望のテーパ関数によって決定される。アレイにわたって用いられる数多くの振幅テーパがある。簡単な例はペデスタル上の余弦である。ただし、「０」は、１の最大重み＋ペデスタルオフセットを有するアレイの中心であり、残りの値はｃｏｓ（φ）＋オフセットペデスタル：Ａｍｐｋ＝ｃｏｓ（φ）＋ペデスタルオフセットのようにスケーリングされる。
【００２５】
[0032]汎用デジタルシグナルプロセッサ（ＤＳＰ）が、アンテナ素子毎の複素乗算を実施することができる。
ｓｋ（ｔ）ｗｋ＝ａｋ｛［ｘｋ（ｔ）ｃｏｓ（θｋ）−ｙｋ（ｔ）ｓｉｎ（θｋ）］＋ｊ［ｘｋ（ｔ）ｓｉｎ（θｋ）−ｙｋ（ｔ）ｃｏｓ（θｋ）］｝
[0033]図７及び図８は、仰角モノパルスを実行し、それにより目標物の仰角をさらに正確に検出できるようにするレーダーシステム２８０を示す。レーダーシステム２８０は、サブアレイアンテナと、ＦＭ／ＣＷ又はパルス圧縮レーダーと、図６に類似のマスタークロックとを含む。レーダーシステム２８０は、各アンテナ素子アレイ内に配置されるアンテナ素子１６０の対毎に１つのコンバイナも含む。図７及び図８に示されるシステムは、ＥＬモノパルスを実行することができる。位相及び振幅制御は、小さな各サブアレイ１６０内に存在しない各隣接サブアレイ列に対して行われる。パワーコンバイナ２８８の出力は１８０°ハイブリッド構成要素２９０に送出され、１８０°ハイブリッド構成要素は仰角デルタチャネル信号及び加算チャネル信号を生成する。加算チャネル信号はレーダーシステム２８０のサーキュレーター（たとえば、サーキュレーター６６）にも接続される。別の受信機（図示せず）が、仰角デルタチャネルの出力を受信する。加算チャネルは、信号を送信するために、かつ主加算信号を受信するために用いられる。ハイブリッドはレーダーユニット１６８内に配置される。１８０°ハイブリッド構成要素２９０の加算チャネルからの仰角加算ビームの集合を用いて、プロセッサが目標物検出を実行する。また、プロセッサは、受信処理中にデジタルビームフォーミングアルゴリズムによる方位角モノパルス追跡を用いて目標物追跡を実行し、加算チャネル内の信号の位相及び振幅と仰角デルタチャネルの位相及び振幅とを比較することによって仰角モノパルス追跡を実行する。
【００２６】
[0034]方位角及び仰角モノパルスビームフォーマアルゴリズムは、仰角モノパルスの場合に、以下のように数学的に表すことができる：（全てのアンテナ素子の上半分の０〜Ｎ／２のベクトル和）−（１８０°だけシフトした素子の下半分のＮ／２〜Ｎのベクトル和）。同様に、方位角モノパルス追跡ビームは、アレイの左半分のベクトル和から、１８０°だけ位相シフトしたアレイ素子の右半分のベクトル和を引くことによって形成される。
【００２７】
[0035]図９に示されるように、海上で小型ボートを特定する、船内の警護特殊部隊に警報を出す等のために、固定して取り付けられ、上記のようにプロセッサに結合されるいくつかの電子走査式アンテナ３５０を（海洋用又は陸上用）乗物３２０の操舵室の周囲に配置して、数フィートの非常に高い距離分解能でパノラマ又は３６０°走査範囲を提供する。戦闘部隊は、機械的に動かず注意を引かない単純な薄型のアクティブアンテナ構造を容易に見ることはできない。戦闘部隊は、目に見える衛星アンテナ、回転している船舶用レーダーアンテナを狙撃し、破壊しようと試みることが知られている。他の例示的なレーダーアプリケーションには、１）沿岸域における密かな小型船舶操作；２）船舶用レーダー輸送が命じられる（たとえば、欧州及び合衆国の）川、水門及び運河の非常に狭い領域内で用いられる艀レーダー；並びに３）貨物船上での対海賊船の用途が含まれるが、これらには限定されない。
【００２８】
[0036]排他的な所有権又は独占権が主張される本発明の実施形態が添付の特許請求の範囲において規定される。
【技術分野】
【０００１】
本発明は、低電力空間結合フェーズドアレイレーダーに関する。
［優先権の主張］
[0001]本出願は２０１０年２月１９日に出願され、参照により本明細書に援用される仮特許出願第６１／３０６，２７１号に対する優先権を主張する。
【背景技術】
【０００２】
[0002]現在のレーダーアプリケーション、詳細には船舶用レーダーは費用がかかるうえに、かなりの重量があり、距離分解能に関して最適ではない。簡単な機械走査式のアレイしか必要としないアプリケーションもあれば、走査された体積を高速に精査するために電子ビームステアリングを必要とするアプリケーションもある。また、これらのアプリケーションは、非常に軽量（数ポンドから数十ポンド）、かつ非常に低い空力抵抗を有する、半球の走査範囲が必要とされる無人航空機（ＵＡＶ）上等において、極めて大きな走査体積をカバーするのに効果がない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
これまで設計の取り組みから、アクティブフェーズドアレイ（全ての素子が送信、受信、振幅及び位相の制御を自ら行う）は費用がかかるうえに、複雑であり、重くなることがわかっている。また、中央の高出力送信機及び複数のパッシブローパス移相器を備えるパッシブフェーズドアレイは、アクティブフェーズドアレイほど複雑ではなく、数多くの利点を有するものの、配電回路網内の損失を制御するためにあらゆる努力をしているにもかかわらず、送信側及び受信側の両方においてＲＦ伝送損失があるため効率的ではない。
【課題を解決するための手段】
【０００４】
[0003]本発明は、１）簡単な固定ビーム；２）コヒーレントな位相同期ループ（ＰＬＬ）位相シフトによる、素子若しくはサブアレイ間の電子ビームステアリング；並びに／又は３）サンプルのデジタル位相調整及び振幅重み付けによるデジタルビームフォーミングを可能にするレーダーを提供する。デジタルビームフォーミングは、ビームステアリングを可能にし、複数のビームを同時に生成する可能性を与える。
【０００５】
[0004]本発明は複数の小型レーダーを含み、それらの小型レーダーによって、レーダーシステムが取り付けられるか、又は組み込まれる構造にレーダーシステムを適合させることができる。船舶、飛行機胴体又は乗物等の任意の曲りによって引き起こされる位相誤差は、分散して配置される各小型レーダーにおいて補正することができる。小型レーダーの物理的な位置によって引き起こされる位相誤差は、ビームステアリングのために必要とされる公称位相シフトに加えて、位相又は周波数オフセットによって補償され、角度オフセットに起因する振幅損失はデジタル振幅乗算器によって補償することができる。
【０００６】
[0005]本発明の好ましい実施形態及び代替の実施形態が、添付の図面を参照しながら、以下に詳細に説明される。
【図面の簡単な説明】
【０００７】
【図１】[0006]本発明の一実施形態に従って形成されるレーダーシステムのブロック図である。
【図２】[0007]図１に示されるレーダーシステムにおいて用いられる回路設計の概略図である。
【図３】[0008]本発明の代替の実施形態に従って形成されるレーダーシステムのブロック図である。
【図４】[0009]図３に示されるレーダーシステムにおいて用いられる回路設計の概略図である。
【図５−１】[0010]本発明の一実施形態によるレーダーシステムの正面図である。
【図５−２】[0011]図５−１のレーダーシステムの平面図である。
【図５−３】[0012]図５−１のレーダーシステムの背面図である。
【図６】[0013]第１のレーダーシステム例のブロック図である。
【図７】[0014]仰角モノパルス構成を示すブロック図である。
【図８】仰角モノパルス構成を示すブロック図である。
【図９】[0015]先行する図面のいずれかにおいて説明された複数のレーダーシステムを備える乗物の平面図である。
【発明を実施するための形態】
【０００８】
[0016]図１は１つの例示的なレーダーシステム３０を示しており、そのレーダーシステムは複数のレーダーユニット（小型周波数変調／持続波（ＦＭ／ＣＷ）レーダー又は線形ＦＭパルス圧縮レーダー）３６を含む。レーダーユニット３６はそれぞれマスタータイミング発振器（クロック３４）に位相同期する。各レーダーユニット３６は、共通のフェーズドアレイ内でパッシブ移相器機能が実行されるように、その送信変調位相を有することができるか、又はＦＦＴ処理された受信信号を調整することができる（Ｉ＆Ｑ ＦＦＴ出力×複素重み）。また、各レーダーユニット３６からの出力電力は、アンテナのアレイにおいて振幅テーパを設定できるように、若しくはビームステアリングを調整できるように、又はその両方が可能であるように調整することができる。
【０００９】
[0017]システム３０は、各レーダーユニット３６に接続されるプロセッサ４０と、プロセッサ４０と通信するディスプレイ又は他のタイプの出力デバイス４４とを含む。各レーダーユニット３６内のデジタル位相同期ループの相対的な位相を調整することによって、電子ビームステアリング、電子ビームフォーミング、又はその両方を可能にする。また、レーダーユニット３６内に配置されるアンテナにわたり振幅テーパを適用して、低いサイドローブレベルを達成するか、又はデジタルフォーミングにより複数のビームを生成するように、各レーダーユニット３６内の送信機の出力レベルを電子プログラミングによって調整することができる。
【００１０】
[0018]図２は、レーダーユニット３６の細部を示す。レーダーユニット３６は、２００７年７月３日に発行された米国特許第７，２３９，２６６号において記述されるような、パルス圧縮又はＦＭ／ＣＷレーダー構成要素を含むマルチチップモジュール（ＭＣＭ）６０を備えており、その特許は参照により本明細書に援用される。また、レーダーユニット３６は、ダイレクトデジタルシンセサイザー（ＤＤＳ）６２と、プログラマブルロジックデバイス（ＰＬＤ）又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）コントローラー６４と、中間周波数（ＩＦ）ストリップ７２と、アナログ／デジタル（Ａ／Ｄ）コンバーター７６と、外部遅延構成要素７０と、サーキュレーター６６と、アンテナアレイ６８（図５−１及び図５−２における素子又はサブアレイ１６０を参照）とを備える。ＦＰＧＡコントローラー６４は、ＭＣＭ６０内に位置するＤＤＳ６２及びデジタル減衰器８２を制御する。外部遅延構成要素７０は、電圧制御発振器（ＶＣＯ）８２によって生成される信号を遅延させ、その信号をＭＣＭ６０内の第１の混合器８４に送信する。ＭＣＭ６０内の第１の混合器８４は、外部遅延構成要素７０によって遅延した信号と、サーキュレーター６６を介して、アンテナアレイ６８によって受信された信号とを混合する。第１の混合器８４の出力は、ＩＦストリップ７２に送信され、ＩＦストリップは信号を増幅し、その信号にハイパスフィルター及び帯域制限ローパスフィルターを適用して、結果として生成された信号をＡ／Ｄコンバーター７６に送信し、Ａ／Ｄコンバーターはその信号をデジタル信号に変換して、プロセッサ４０に送信する。ＭＣＭ６０は送信信号を生成し、その信号は、サーキュレーター６６を介して、アンテナ素子又はサブアレイ６８、１６０によって出力される。クロック３４はＤＤＳ６２、及びＭＣＭ６０内の第２の混合器８６に接続される。第２の混合器８６はＤＤＳ６２の出力をクロック信号に加算して信号を生成し、その信号は、フィルタリング後に、可変周波数基準として位相−周波数検波器（ＰＦＤ）８８に送信される。ＰＦＤ８８は、アップコンバートされたＤＤＳ信号を、ＶＣＯ８２の出力からの分周された信号と比較する。２つの信号間の周波数差及び／又は位相差は、位相同期ループ（ＰＬＬ）フィルター及びバッファー増幅器９０に送達するための誤差電圧に変換され、そのバッファー増幅器はＶＣＯ８２のための制御信号を生成する。位相同期ループバッファー増幅器９０又はフィルター内の任意のパッシブ素子の物理的なサイズは、ＭＣＭに収容するには大きすぎるので、ＭＣＭの外部に追加される場合もある。
【００１１】
[0019]ＦＰＧＡコントローラー６４は、所望の変調波形を生成するメモリ及び／又は計算能力を含む。ＦＰＧＡコントローラー６４は、高速シリアル又はパラレルデータバスを介して、ＤＤＳ６２及びデジタル減衰器８０に接続される。
【００１２】
[0020]アンテナ素子又はサブアレイ６８、１６０は、動作帯域幅全体にわたって非常に低い電圧定在波比（ＶＳＷＲ）（１．２：１未満）を有するレーダー信号を与えるために、レーダーユニット３６の他の構成要素と直接集積される。また、レーダーユニット３６の位相雑音は、送信周波数から１００ＫＨｚだけオフセットした周波数において約−１００ｄＢｃ／Ｈｚよりも悪くなることはない。外部遅延構成要素７０の出力に起因して、位相雑音は第１の混合器８４において相殺される。言い換えると、アンテナ素子又はサブアレイ１６０の入力ポートから反射されるエネルギーの到着時刻は、局部発振器信号（ＭＣＭ６０内のＶＣＯ８２によって出力される信号）と概ね同時である。
【００１３】
[0021]クロック３４の位相雑音は、クロック周波数から１００ＫＨｚ離れた周波数において−１４５ｄＢｃ／Ｈｚ未満である。クロック３４の位相雑音が低いことは、ＭＣＭ６０内のこの位相雑音の任意の乗算が許容できるほど低いままであること、及びマスタークロック３４から周波数分周器によって供給されるＡ／Ｄクロックが、極めて低いジッタで達成されることを保証し、それにより、最大限の信号対雑音比を保証する。
【００１４】
[0022]ＤＤＳ６２は掃引基準周波数を与え、位相雑音を最低限に抑えるために少なくとも１２ビットを有するデジタル／アナログ（Ｄ／Ａ）コンバーターを含む。図３は、本発明の代替の実施形態に従って形成されるレーダーシステム１００を示す。レーダーシステム１００は、共通のクロック、シンセサイザー及びコントローラー１０４に接続される１つ又は複数のレーダーユニット１０２を含む。レーダーシステム３０と同様に、レーダーユニット１０２はプロセッサ４０に接続され、プロセッサ４０はさらに、出力デバイス４４と通信する。
【００１５】
[0023]図４に示されるように、レーダーユニット１０２はそれぞれ、ＭＣＭ６０と、外部遅延ユニット７０と、サーキュレーター６６と、アンテナアレイ６８と、ＩＦストリップ７２と、Ａ／Ｄコンバーター７６とを含む。これらの構成要素の接続は、図２に示されるレーダーユニット３６の接続に類似している。クロック、シンセサイザー、コントローラーユニット１０４は、図２に示されるようなレーダーユニット３６に関して記述されたのと同じように接続されるマスタークロック３４と、ＤＤＳ６２と、ＦＰＧＡコントローラー６４とを含む。レーダーユニット１０２は１つのＤＤＳ及びＦＰＧＡコントローラーを他のレーダーユニット１０２と共有するので、複数のレーダーユニット１０２によって生成されるレーダー信号のデジタルステアリングは、上記のレーダーユニット３０において可能であるようには実行することができない。この構成は、送信側ビームステアリングは不要であるが、デジタルフォーミングによって生成される複数の受信ビームが必要とされる場合に用いられる。単一の変調及びクロック基準源が単一のビームを生成し、そのビームを図６又は図８において示されるように形成される複数の受信ビームによって部分領域に分割することができる。
【００１６】
[0024]図５−１、図５−２及び図５−３は、対応する垂直アンテナアレイ１５８に結合される１３個のレーダーユニット１６８の１つの例示的な配置を示す。この実施形態では、各垂直アンテナアレイ１５８は、４つのアンテナ素子１６０（すなわち、マイクロストリップパッチ素子）を含む。垂直アンテナアレイ１５８は隔離壁１６２によって分離される。１つの例示的な隔離壁は、垂直アンテナアレイ１５８間で２５〜３０ｄＢのアイソレーションを実現するために炭素繊維材料又は同等の材料から形成される。アンテナ素子１６０及び隔離壁１６２はアンテナ回路基板１６４に実装される。
【００１７】
[0025]各レーダーユニット１６８はレーダー回路基板に実装される。レーダー回路基板は、アンテナ回路基板１６４上の、アンテナ素子と反対側に実装される。レーダーユニット１６８の上方には、回路構成要素１７２が配置される。電気トレースが、アンテナ素子１６０を、アンテナ回路基板１６４を通して、それぞれのレーダーユニット１６８又は回路構成要素１７２に接続する。回路構成要素１７２は、図１及び図２に示されるように、マスタークロック３４を含むか、又は図３及び図４に示されるように、マスタークロック３４、ＤＤＳ１６２及びＦＰＧＡコントローラー１６４を含む。
【００１８】
[0026]複数の送信ビームを同時に形成することもできる。利用可能なアレイ全体のうちの複数のサブセクションを結合して個々のビームを形成することによって、複数の送信ビームが形成される。たとえば、方位角の方向において１２個の「小型レーダー」によって給電される１２個のアレイ素子が存在する場合には、最も左にある６素子から左側に１つのビームが生成され、残りの半分を用いて右側に別のビームが生成される。関連するモジュールのサブセット毎に１つのビームが個別に形成されるであろう。
【００１９】
[0027]ビーム送信は動的品質を担うことができる。たとえば、短時間に、１つのビームが送信され、その後、次の瞬間に２つのビームが個別に送信される。各送信ビームに関連する利用可能な電力は、形成されるビームの数に正比例して減少する。形成することができる受信ビームは、各送信ビームの照射範囲内に存在するように抑制される。したがって、送信ビームの数が多いほど、ビーム幅が大きくなり、そのビーム範囲内で走査できる体積が大きくなる。技術的には、デジタルビームフォーミングは、任意の所望の方向を向くビームを生成することができるが、ステアリングされる方向において送信機電力が放射されない場合には、その方向から目標物電力を受信することはできない。信号が送信されなかった場所を調べるためにステアリングする理由は他にもある。たとえば、最大検出電力の位置を特定することによって妨害物の方向を特定することができるか、または、レーダー以外の発信源からのブロードキャストデータ伝送をリスンすることができる。本発明は、データリンク動作及びレーダー動作を同時に可能にする。
【００２０】
[0028]図６は、上記のアンテナに類似の複数のサブアレイアンテナ２０２を示しており、それぞれ個別のＦＭ／ＣＷ又はパルス圧縮レーダー２０４に接続され、マスタークロック２０６が各ＦＭ／ＣＷ又はパルス圧縮レーダー２０４にクロック信号を送信する。これは、図３に示されるレーダーシステム１００に類似である。図３及び図４において点Ａで示されるのと同じように、位相及び振幅コントローラー２０８（たとえば、ＤＳＰコントローラー）が、各ＦＭ／ＣＷ又はパルス圧縮レーダー２０４に位相及び振幅制御信号を送信する。ＦＭ／ＣＷレーダー２０４の出力はプロセッサ（たとえば、プロセッサ４０）に送信される。プロセッサはＦＭ／ＣＷレーダー２０４からの受信信号の高速フーリエ変換（ＦＦＴ）を実行し、スペクトルＩ及びＱ値を生成する。その後、プロセッサは、一回又は数回のデジタルビームフォーミング過程（ブロック２１２〜２１６を参照）を実行し、それにより、適切な複素重み及び加算を用いて元のＦＦＴ Ｉ＆Ｑデータを再利用することによって、ビームを電子的にステアリングする。
【００２１】
[0029]直交ベースバンドＩ及びＱ値を用いて、無線信号を実部及び虚部を有する複素ベクトル（フェーザー）として表すことができる。（チャネル中心周波数に対して）正及び負の両方の周波数を以下のように表すことができるように、２つの成分が必要とされる。
【００２２】
ｓ（ｔ）＝ｘ（ｔ）＋ｊｙ（ｔ）
ただし、
Ｓ（ｔ）は複素ベースバンド信号であり、
ｘ（ｔ）＝ｉ（ｔ）は実部であり、
ｙ（ｔ）＝−ｑ（ｔ）は虚部であり、
ｊは（−１）１／２である。
【００２３】
[0030]ビームフォーミングのために、複素ベースバンド信号を複素重みと乗算して、アンテナ素子毎に必要とされる位相シフト及び振幅スケーリングを適用する。
ｗｋ＝ａｋｅｊｓｉｎ（θｋ）
ｗｋ＝ａｋｃｏｓ（θｋ）＋ｊａｋｓｉｎ（θｋ）
ただし、
ｗｋは第ｋのアンテナ素子のための複素重みであり、
ａｋはその重みの相対的な振幅であり、
θｋはその重みの位相シフト（すなわち、位相シフト差）であり、θｋ＝３６０（ｄ／λ）ｓｉｎθであり、
ｄはアンテナ素子間の間隔であり、
λは自由空間波長であり、
θは度単位の所望の走査角である。
【００２４】
[0031]各素子（ｋ）の振幅重みは所望のテーパ関数によって決定される。アレイにわたって用いられる数多くの振幅テーパがある。簡単な例はペデスタル上の余弦である。ただし、「０」は、１の最大重み＋ペデスタルオフセットを有するアレイの中心であり、残りの値はｃｏｓ（φ）＋オフセットペデスタル：Ａｍｐｋ＝ｃｏｓ（φ）＋ペデスタルオフセットのようにスケーリングされる。
【００２５】
[0032]汎用デジタルシグナルプロセッサ（ＤＳＰ）が、アンテナ素子毎の複素乗算を実施することができる。
ｓｋ（ｔ）ｗｋ＝ａｋ｛［ｘｋ（ｔ）ｃｏｓ（θｋ）−ｙｋ（ｔ）ｓｉｎ（θｋ）］＋ｊ［ｘｋ（ｔ）ｓｉｎ（θｋ）−ｙｋ（ｔ）ｃｏｓ（θｋ）］｝
[0033]図７及び図８は、仰角モノパルスを実行し、それにより目標物の仰角をさらに正確に検出できるようにするレーダーシステム２８０を示す。レーダーシステム２８０は、サブアレイアンテナと、ＦＭ／ＣＷ又はパルス圧縮レーダーと、図６に類似のマスタークロックとを含む。レーダーシステム２８０は、各アンテナ素子アレイ内に配置されるアンテナ素子１６０の対毎に１つのコンバイナも含む。図７及び図８に示されるシステムは、ＥＬモノパルスを実行することができる。位相及び振幅制御は、小さな各サブアレイ１６０内に存在しない各隣接サブアレイ列に対して行われる。パワーコンバイナ２８８の出力は１８０°ハイブリッド構成要素２９０に送出され、１８０°ハイブリッド構成要素は仰角デルタチャネル信号及び加算チャネル信号を生成する。加算チャネル信号はレーダーシステム２８０のサーキュレーター（たとえば、サーキュレーター６６）にも接続される。別の受信機（図示せず）が、仰角デルタチャネルの出力を受信する。加算チャネルは、信号を送信するために、かつ主加算信号を受信するために用いられる。ハイブリッドはレーダーユニット１６８内に配置される。１８０°ハイブリッド構成要素２９０の加算チャネルからの仰角加算ビームの集合を用いて、プロセッサが目標物検出を実行する。また、プロセッサは、受信処理中にデジタルビームフォーミングアルゴリズムによる方位角モノパルス追跡を用いて目標物追跡を実行し、加算チャネル内の信号の位相及び振幅と仰角デルタチャネルの位相及び振幅とを比較することによって仰角モノパルス追跡を実行する。
【００２６】
[0034]方位角及び仰角モノパルスビームフォーマアルゴリズムは、仰角モノパルスの場合に、以下のように数学的に表すことができる：（全てのアンテナ素子の上半分の０〜Ｎ／２のベクトル和）−（１８０°だけシフトした素子の下半分のＮ／２〜Ｎのベクトル和）。同様に、方位角モノパルス追跡ビームは、アレイの左半分のベクトル和から、１８０°だけ位相シフトしたアレイ素子の右半分のベクトル和を引くことによって形成される。
【００２７】
[0035]図９に示されるように、海上で小型ボートを特定する、船内の警護特殊部隊に警報を出す等のために、固定して取り付けられ、上記のようにプロセッサに結合されるいくつかの電子走査式アンテナ３５０を（海洋用又は陸上用）乗物３２０の操舵室の周囲に配置して、数フィートの非常に高い距離分解能でパノラマ又は３６０°走査範囲を提供する。戦闘部隊は、機械的に動かず注意を引かない単純な薄型のアクティブアンテナ構造を容易に見ることはできない。戦闘部隊は、目に見える衛星アンテナ、回転している船舶用レーダーアンテナを狙撃し、破壊しようと試みることが知られている。他の例示的なレーダーアプリケーションには、１）沿岸域における密かな小型船舶操作；２）船舶用レーダー輸送が命じられる（たとえば、欧州及び合衆国の）川、水門及び運河の非常に狭い領域内で用いられる艀レーダー；並びに３）貨物船上での対海賊船の用途が含まれるが、これらには限定されない。
【００２８】
[0036]排他的な所有権又は独占権が主張される本発明の実施形態が添付の特許請求の範囲において規定される。
【特許請求の範囲】
【請求項１】
レーダーシステムであって、
クロック（３４）と、
前記クロックと信号通信する複数の周波数変調／持続波（ＦＭ／ＣＷ）レーダーユニット又はパルス圧縮レーダーユニット（３６）の一方または双方と、
前記複数のＦＭ／ＣＷレーダーユニットと信号通信するプロセッサ（４０）とを備え、
前記複数の周波数変調／持続波（ＦＭ／ＣＷ）レーダーユニット又はパルス圧縮レーダーユニットはそれぞれ同じ平面に沿って実装されるアンテナ素子の列を備え、
前記レーダーシステムは送信及び受信のために電気的にステアリングすることができ、
前記アンテナ素子はマイクロストリップ素子を含む、レーダーシステム。
【請求項２】
前記レーダーユニットのうちの少なくとも１つは仰角モノパルスユニットとして動作するように構成され、前記少なくとも１つのレーダーユニットは、
少なくとも１つの第１のアンテナ素子と、
少なくとも１つの第２のアンテナ素子であって、前記第１のアンテナ素子は該第２のアンテナ素子から垂直方向に分離される、少なくとも１つの第２のアンテナ素子と、
前記第１のアンテナ素子及び前記第２のアンテナ素子から受信される信号を加算し、かつ前記第１のアンテナ素子及び前記第２のアンテナ素子から受信される前記信号の差を求めるように構成されるハイブリッドユニットとを備え、
前記プロセッサは前記ハイブリッドユニットと信号通信し、前記プロセッサは、前記ハイブリッドユニットから受信される信号に基づいて目標物の仰角を特定するようにさらに構成され、
前記複数の周波数変調／持続波（ＦＭ／ＣＷ）レーダーユニット又はパルス圧縮レーダーユニットはそれぞれ、前記アンテナ素子を収容するように構成されるアンテナ回路基板と、前記アンテナ素子の各行間に配置される複数の隔離壁とを備え、前記クロック及び前記複数のＦＭ／ＣＷレーダーユニットは該アンテナ回路基板の第２の側に実装され、
前記ＦＭ／ＣＷレーダーユニット又はパルス圧縮レーダーユニットは、
発振器と、
前記発振器の出力からフィードバックされる信号及び制御信号に基づいて、前記発振器を制御するように構成される位相同期ループ（ＰＬＬ）とを備え、
前記ユニットはコントローラーを含むか、又はコントローラーが前記レーダーユニットと信号通信し、該コントローラーは前記アンテナ回路基板の前記第２の側に配置され、
前記コントローラーはダイレクトデジタルシンセサイザーと、メモリを有するプロセッサとを備え、
前記プロセッサは任意の方向において１つ又は複数のビームをデジタル処理で形成するように構成される、請求項１に記載のシステム。
【請求項３】
単一のクロック信号を生成するステップと、
前記生成されたクロック信号を複数の周波数変調／持続波（ＦＭ／ＣＷ）レーダーユニット又はパルス圧縮レーダーユニットに送るステップであって、該レーダーユニットはそれぞれ２つ以上のアンテナ素子からなる列を含み、該アンテナ素子の該列は同じ平面に沿って実装される、送るステップと、
処理デバイスにおいて少なくとも１つの制御信号を生成するステップと、
前記少なくとも１つの制御信号に基づいて前記ＦＭ／ＣＷレーダーユニット又はパルス圧縮レーダーユニットからレーダー信号を送信するステップと、
前記ＦＭ／ＣＷレーダーユニット又はパルス圧縮レーダーユニットにおいてレーダー反射信号を受信するステップと、
前記レーダー反射信号を、前記複数のＦＭ／ＣＷレーダーユニット又はパルス圧縮レーダーユニットと信号通信するプロセッサに送るステップと
を含み、
前記送信するステップは、前記制御信号に基づいて前記レーダー信号を電気的にステアリングするステップを含み、前記受信するステップは、前記アンテナ素子が観測している場所を電気的にステアリングするステップを含み、
前記送信するステップは、前記制御信号に基づいて前記レーダー信号を垂直方向にステアリングするステップを含み、前記垂直方向にステアリングするステップは、
前記レーダーユニットのうちの少なくとも１つのレーダーユニット内の１つ又は複数のアンテナ素子の第１のサブアレイにおいて信号を受信するステップと、
前記少なくとも１つのレーダーユニット内の１つ又は複数のアンテナ素子の第２のサブアレイにおいて信号を受信するステップであって、前記第１のアンテナ素子は該第２のアンテナ素子から垂直方向に分離される、受信するステップと、
前記第１のサブアレイ及び前記第２のサブアレイから受信される信号を加算するステップと、
前記第１のサブアレイ及び前記第２のサブアレイから受信される信号を減算するステップと、
前記加算された信号及び差信号に基づいて目標物の仰角を特定するステップと、
を含む、方法。
【請求項１】
レーダーシステムであって、
クロック（３４）と、
前記クロックと信号通信する複数の周波数変調／持続波（ＦＭ／ＣＷ）レーダーユニット又はパルス圧縮レーダーユニット（３６）の一方または双方と、
前記複数のＦＭ／ＣＷレーダーユニットと信号通信するプロセッサ（４０）とを備え、
前記複数の周波数変調／持続波（ＦＭ／ＣＷ）レーダーユニット又はパルス圧縮レーダーユニットはそれぞれ同じ平面に沿って実装されるアンテナ素子の列を備え、
前記レーダーシステムは送信及び受信のために電気的にステアリングすることができ、
前記アンテナ素子はマイクロストリップ素子を含む、レーダーシステム。
【請求項２】
前記レーダーユニットのうちの少なくとも１つは仰角モノパルスユニットとして動作するように構成され、前記少なくとも１つのレーダーユニットは、
少なくとも１つの第１のアンテナ素子と、
少なくとも１つの第２のアンテナ素子であって、前記第１のアンテナ素子は該第２のアンテナ素子から垂直方向に分離される、少なくとも１つの第２のアンテナ素子と、
前記第１のアンテナ素子及び前記第２のアンテナ素子から受信される信号を加算し、かつ前記第１のアンテナ素子及び前記第２のアンテナ素子から受信される前記信号の差を求めるように構成されるハイブリッドユニットとを備え、
前記プロセッサは前記ハイブリッドユニットと信号通信し、前記プロセッサは、前記ハイブリッドユニットから受信される信号に基づいて目標物の仰角を特定するようにさらに構成され、
前記複数の周波数変調／持続波（ＦＭ／ＣＷ）レーダーユニット又はパルス圧縮レーダーユニットはそれぞれ、前記アンテナ素子を収容するように構成されるアンテナ回路基板と、前記アンテナ素子の各行間に配置される複数の隔離壁とを備え、前記クロック及び前記複数のＦＭ／ＣＷレーダーユニットは該アンテナ回路基板の第２の側に実装され、
前記ＦＭ／ＣＷレーダーユニット又はパルス圧縮レーダーユニットは、
発振器と、
前記発振器の出力からフィードバックされる信号及び制御信号に基づいて、前記発振器を制御するように構成される位相同期ループ（ＰＬＬ）とを備え、
前記ユニットはコントローラーを含むか、又はコントローラーが前記レーダーユニットと信号通信し、該コントローラーは前記アンテナ回路基板の前記第２の側に配置され、
前記コントローラーはダイレクトデジタルシンセサイザーと、メモリを有するプロセッサとを備え、
前記プロセッサは任意の方向において１つ又は複数のビームをデジタル処理で形成するように構成される、請求項１に記載のシステム。
【請求項３】
単一のクロック信号を生成するステップと、
前記生成されたクロック信号を複数の周波数変調／持続波（ＦＭ／ＣＷ）レーダーユニット又はパルス圧縮レーダーユニットに送るステップであって、該レーダーユニットはそれぞれ２つ以上のアンテナ素子からなる列を含み、該アンテナ素子の該列は同じ平面に沿って実装される、送るステップと、
処理デバイスにおいて少なくとも１つの制御信号を生成するステップと、
前記少なくとも１つの制御信号に基づいて前記ＦＭ／ＣＷレーダーユニット又はパルス圧縮レーダーユニットからレーダー信号を送信するステップと、
前記ＦＭ／ＣＷレーダーユニット又はパルス圧縮レーダーユニットにおいてレーダー反射信号を受信するステップと、
前記レーダー反射信号を、前記複数のＦＭ／ＣＷレーダーユニット又はパルス圧縮レーダーユニットと信号通信するプロセッサに送るステップと
を含み、
前記送信するステップは、前記制御信号に基づいて前記レーダー信号を電気的にステアリングするステップを含み、前記受信するステップは、前記アンテナ素子が観測している場所を電気的にステアリングするステップを含み、
前記送信するステップは、前記制御信号に基づいて前記レーダー信号を垂直方向にステアリングするステップを含み、前記垂直方向にステアリングするステップは、
前記レーダーユニットのうちの少なくとも１つのレーダーユニット内の１つ又は複数のアンテナ素子の第１のサブアレイにおいて信号を受信するステップと、
前記少なくとも１つのレーダーユニット内の１つ又は複数のアンテナ素子の第２のサブアレイにおいて信号を受信するステップであって、前記第１のアンテナ素子は該第２のアンテナ素子から垂直方向に分離される、受信するステップと、
前記第１のサブアレイ及び前記第２のサブアレイから受信される信号を加算するステップと、
前記第１のサブアレイ及び前記第２のサブアレイから受信される信号を減算するステップと、
前記加算された信号及び差信号に基づいて目標物の仰角を特定するステップと、
を含む、方法。
【図１】
【図２】
【図３】
【図４】
【図５−１】
【図５−２】
【図５−３】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５−１】
【図５−２】
【図５−３】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１９１２９３（Ｐ２０１１−１９１２９３Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−３１０４３（Ｐ２０１１−３１０４３）
【出願日】平成２３年２月１６日（２０１１．２．１６）
【出願人】（５００５７５８２４）ハネウェル・インターナショナル・インコーポレーテッド (1,504)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１１−３１０４３（Ｐ２０１１−３１０４３）
【出願日】平成２３年２月１６日（２０１１．２．１６）
【出願人】（５００５７５８２４）ハネウェル・インターナショナル・インコーポレーテッド (1,504)
【Ｆターム（参考）】
[ Back to top ]