供給回路
本発明は、供給回路（１）をＤＣ電源（７）へ結合する入力端子（１７，１９）と、負荷回路（１１）を供給回路（１）へ結合する２つの出力端子と、それら２つの出力端子の間に結合される少なくとも２つの直列接続されたスイッチ（Ｍ１，Ｍ２）を有するブリッジ回路（３）と、一方の端部を１又はそれ以上の入力端子へ結合され、他方の端部をブリッジ回路（３）の少なくとも２つのスイッチ（Ｍ１，Ｍ２）の相互接続部（１５）へ結合される共振回路（５）と、少なくとも２つのダイオード（Ｄ１，Ｄ２）とを有し、第１のダイオード（Ｄ１）は、電源（７）の正極端子を結合するよう設けられている第１の入力端子と、第１の出力端子へ結合されているスイッチ（Ｍ１，Ｍ２）の第１端子との間に結合され、第２のダイオード（Ｄ２）は、電源（７）の負極端子を結合するよう設けられている第２の入力端子と、第２の出力端子へ結合されているスイッチ（Ｍ１，Ｍ２）の第２端子との間に結合される、供給回路（１）に係る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、供給回路に係り、更に、供給回路を有する装置に係る。
【背景技術】
【０００２】
供給回路、特に、スイッチドモード電源は、当該技術においてよく知られている。かかる供給回路は、例えば、消費者製品及び非消費者製品に組み込まれている。例となる用途は、発光ダイオード（ＬＥＤ）及び／又は有機発光ダイオード（ＯＬＥＤ）、特に、自動車用のＬＥＤ／ＯＬＥＤ照明及び一般的にバッテリ駆動のＬＥＤ／ＯＬＥＤ照明システムに使用されるＬＥＤ／ＯＬＥＤ列の給電である。
【０００３】
前述の用途に最も良く適しており、従って、該用途に望ましくは使用される供給回路は、特に、一定の平均電流出力を有する不連続直列共振コンバータ（discontinuous series resonant converter）（以下、ＤＳＲＣ−Ｉと称される。）である。このようなコンバータは、例えば、国際公開第２００８／１１０９７８号パンフレット（特許文献１）に記載されている。このタイプのコンバータの機能性は、当業者によってよく理解されており、従って、より詳細には説明されない。ＤＳＲＣ−Ｉコンバータは、平均電流出力が一定であり、電流検知及び電流制御ループが必要とされないという利点を有する。結果として、電流検知によって引き起こされる損失は回避され、ＤＳＲＣ−Ｉは、他の一般的に知られている供給回路と比較して高効率で、小型で、且つ容易な設計を提供する。
【０００４】
基本的なＤＳＲＣ−Ｉの欠点は、変圧器又は追加の構成要素（例えば、追加の倍圧器回路）が設けられない場合に、出力電圧が入力電圧よりも低くなければならない点である。しかし、いずれの解決法も空間を必要とし、且つ、回路の費用を増大させる。一例として、自動車のＬＥＤバックライトは、直列に接続された複数のＬＥＤから成り、自動車バッテリの１２ボルトよりも大きい電圧を必要とする。例えば、直列に５個のＬＥＤが接続されている場合には、５×３．３Ｖ＝１６．５Ｖが必要とされる。従って、ＤＳＲＣ−Ｉは、複数のＬＥＤが直列に接続される必要があり、且つ、低い供給電圧しか利用可能でない場合に（例えば、自動車用途において）、問題を引き起こす。
【０００５】
また、バッテリ駆動されるシステムは、しばしば、より高い出力電圧を達成するよう直列にセルをスタックする。しかし、セルの十分なスタッキングは、空間の不足により、多くの高電圧用途においては可能でない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００８／１１０９７８号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、入力電圧よりも高い出力電圧が得られる供給回路を提供することである。本発明に従う昇圧機能を有する供給回路は、入力電圧を増大させる、すなわち、出力電圧を増大させて、バッテリセルの数を低減する。
【課題を解決するための手段】
【０００８】
本発明の態様に従って、
負荷回路へ結合される少なくとも２つの直列接続されたスイッチを有するブリッジ回路、
一方の端部を電源へ結合され、他方の端部を前記ブリッジ回路の前記少なくとも２つのスイッチの相互接続部へ結合される共振回路、及び
夫々のスイッチと前記電源との間に結合される少なくとも２つのダイオード
を有する供給回路が提供される。
【０００９】
このコンバータ・トポロジは、入力電圧よりも高い出力電圧で一定平均電流出力を供給する。更に、それは簡単な回路設計を有し、変圧器又は他の追加の構成要素を必要としない。要するに、コンバータは、電流検知及び電流制御が必要とされず、更に、極めてコンパクトな回路設計が昇圧を組み込むことで提供されるという利点を提供する。本発明に従う供給回路は、とりわけ、設計するのが容易であり、制御するのが簡単であり、且つ、高い効率を提供する。供給回路の詳細な機能は、図面に関連して説明される。
【００１０】
供給回路が与えられる本発明の第１の態様において、前記ダイオードの１つは、負の（極性を有する）共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有し、前記ダイオードの他の１つは、正の（極性を有する）共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有する。これは、正の電流のみが出力に流れるという利点を提供する。
【００１１】
供給回路が与えられる本発明の更なる態様において、前記共振回路は、インダクタンス及びキャパシタンスを有する直列共振回路である。これは、ＤＳＲＣ−Ｉの有利な機能性及び零電流スイッチング（ＺＣＳ）（当該技術においてよく知られており、従って、これ以上は説明されない。）を確かにする点で、有利である。
【００１２】
供給回路が与えられる本発明の更なる他の態様において、前記共振回路は、前記ダイオードと前記電源との間の相互接続部へ結合される。具体的に、共振キャパシタンスは、少なくとも２つの部分キャパシタンスに分けられ、夫々の部分キャパシタンスは、前記共振キャパシタンスの２分の１であり、前記ダイオード及び前記電源の相互接続部へ結合される。このトポロジは、昇圧機能が実現される点で有利であり、更に、共通のＤＳＲＣ−Ｉの主たる利点が維持される。
【００１３】
供給回路が与えられる本発明の更なる態様において、前記少なくとも２つのスイッチは、ＭＯＳＦＥＴである。これは、ＭＯＳＦＥＴが上記の用途に適しており、更に、制御するのが容易である点で、有利である。
【００１４】
供給回路が与えられる本発明の更なる態様において、当該供給回路は、前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有し、前記最大スイッチング周波数は、前記共振回路の共振周波数の１０％から５０％の範囲、特に、前記共振回路の共振周波数の２分の１の範囲にある。
【００１５】
更に、前記制御ユニットは、最大５０％のデューティサイクルを有して前記ブリッジ回路の前記スイッチのスイッチングを提供するよう構成される。実際上、厳密に５０％のデューティサイクルは達成不可能であり、望ましくは、短い不感時間（dead-time）がハイサイド・スイッチとローサイド・スイッチとの間で実施されるべきであり、その時間は、望ましくは、１００ナノ秒（ｎｓ）から１マイクロ秒（μｓ）の範囲にある。
【００１６】
本発明の他の態様に従って、電源と、負荷回路と、該負荷回路に給電するための、本発明に従って提案される供給回路とを有する装置が提供される。当然に、当該装置は、前記供給回路自体と同じ利点を有している。当該装置は１又はそれ以上の負荷を有してよく、一方、負荷は１又はそれ以上のＬＥＤ、ＯＬＥＤ等を有し、当該装置は例えば照明ユニットであってよい。
【００１７】
望ましくは、出力フィルタが、前記供給回路と前記負荷回路との間に配置される。前記出力回路は、出力電圧を安定させ、従って、負荷電流のより低いＤＣリップルを保証する。前記出力フィルタは、単純に、前記負荷回路へ並列に結合されるキャパシタによって、実施されてよいが、より複雑なフィルタが可能である（例えば、当該技術において一般的に知られているような、１又はそれ以上のキャパシタ及び／又はインダクタンスを有する直列及び／又は並列回路を有するフィルタ）。
【００１８】
当然に、請求される装置は、従属請求項で定義される請求される供給回路と類似した及び／又は同じ望ましい実施形態を有する。
【００１９】
本発明のこれらの及び他の態様は、後述される実施形態から明らかであり、これらを参照して説明される。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に従う供給回路のブロック図を示す。
【図２】本発明の実施形態に従う供給回路のシミュレーション回路図を示す。
【図３】第１の組のパラメータ値に係るシミュレーション結果を示す。
【図４】第２の組のパラメータ値に係るシミュレーション結果を示す。
【図５】第３の組のパラメータ値に係るシミュレーション結果を示す。
【図６】第４の組のパラメータ値に係るシミュレーション結果を示す。
【図７】本発明の実施形態に従う供給回路の略ブロック図を示す。
【図８】本発明の実施形態に従う供給回路の更なる略ブロック図を示す。
【図９】第１の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。
【図１０】第２の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。
【図１１】第３の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。
【図１２】第４の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。
【図１３】共振電流信号を示す。
【発明を実施するための形態】
【００２１】
図１は、本発明の実施形態に従う供給回路１のブロック図を示す。供給回路１は、ブリッジ回路３と、一方の端部で電源７へ結合可能である共振回路５とを有する。電源７は、望ましくは、直流電圧源Ｖｉｎである。供給回路１は負荷９へ結合されている。負荷９は、少なくとも１つの、図１においては例えば全部で４つの負荷１１と、これらの負荷１１へ並列に接続されている平滑キャパシタ１３とを有する。負荷１１はＬＥＤ、ＯＬＥＤ等であってよい。出力電圧Ｖｏｕｔは、負荷１１のアレイの両端で下がる。
【００２２】
ブリッジ回路３は、制御ユニット１４によって制御される少なくとも２つのスイッチＭ１及びＭ２（例えば、ＭＯＳＦＥＴ）を有する。電源７からの直流電流に応答して、ブリッジ回路３は、スイッチング周波数ｆｓｗｉｔｃｈで電圧信号を共振回路５へ伝え、次いで、共振回路５は、交流電流Ｉｒを負荷回路９へ伝える。
【００２３】
ブリッジ回路３のスイッチＭ１及びＭ２は、望ましくは、制御ユニット１４によって切り換えられる。制御ユニット１４は、５０％のスイッチング・デューティサイクルを提供するよう構成される。更に、制御ユニット１４は、ブリッジ回路３の最大スイッチング周波数ｆｓｗｉｔｃｈを供給するよう構成される。最大スイッチング周波数ｆｓｗｉｔｃｈは、望ましくは、共振回路５の共振周波数ｆｒｅｓの２分の１である。
【００２４】
スイッチＭ１及びＭ２は直列に接続されており、一方、スイッチＭ１のソース接点は、相互接続部１５によってスイッチＭ２のドレイン接点へ結合されている。
【００２５】
共振回路５は、一方の端部で電源７へ結合可能であり、他方の端部でブリッジ回路３の少なくとも２つのスイッチＭ１及びＭ２の相互接続部１５へ結合される。共振回路５は、インダクタンスＬｒｅｓ及びキャパシタンスＣｒｅｓを有し、キャパシタンスＣｒｅｓは、例えば、２つの部分共振キャパシタンスＣｒｅｓ／２に分割されている。従って、部分キャパシタンスＣｒｅｓ／２の夫々は、共振キャパシタンスＣｒｅｓの２分の１のキャパシタンスを有する。
【００２６】
更に、図１は、ダイオードＤ１がスイッチＭ１に割り当てられ、ダイオードＤ２がスイッチＭ２に割り当てられることを表す。具体的に、ダイオードＤ１及びＤ２は、夫々のスイッチＭ１及びＭ２と電源７との間に相互接続され、具体的に、一方で夫々の割り当てられているスイッチＭ１又はＭ２と直列に、他方で電源７へ接続されている。ダイオードの一方、特に、ダイオードＤ１は、ダイオードＤ１を通る負の（極性を有する）共振電流Ｉｒのフローが許容されるように、割り当てられているスイッチＭ１に対して極性を持たされ、他のダイオード、特に、ダイオードＤ２は、ダイオードＤ２を通る正の（極性を有する）共振電流Ｉｒが許容されるように、割り当てられているスイッチＭ２に対して極性を持たされている。
【００２７】
以下でより詳細に説明されるように、共振回路５における電圧降下Ｖ１はダイオードに依存し、特に、どちらのダイオードが現在導通しているのかに依存する。従って、共振回路５における電圧降下は、次のようにまとめられる：Ｍ１がオンし且つＤ１が導通しているとき、電圧降下は−Ｖｉｎ／２であり、Ｍ１がＤ２に接続され且つＤ２が導通しているとき、電圧降下はＶｉｎ／２−Ｖｏｕｔであり、Ｍ２がＤ２に接続され且つＤ２が導通しているとき、電圧降下はＶｉｎ／２であり、Ｍ２がオンし且つＤ１が導通しているとき、電圧降下は−Ｖｉｎ／２−Ｖｏｕｔである。
【００２８】
部分キャパシタンスＣｒｅｓ／２は、インダクタンスＬｒｅｓと直列に接続され、更に、ダイオードＤ１又はＤ２と電源７との間の相互接続部へ結合されている。このように、１つの部分キャパシタンスＣｒｅｓ／２は、ダイオードＤ１と電源７との間の相互接続部１７へ結合され、他の部分キャパシタンスＣｒｅｓ／２は、ダイオードＤ２と電源との間の相互接続部１９へ結合される。
【００２９】
供給回路１の上記の新規なトポロジは、その主な利点の大部分を有するＤＳＲＣ−Ｉを実現し、更に、昇圧機能を提供する。それにより、出力電圧Ｖｏｕｔは、変圧器等の如何なる追加の構成要素も必要とせずに、入力電圧Ｖｉｎよりも高くなる。
【００３０】
留意すべきは、本発明に従う装置２１は、その供給回路１を有し、更に、１又はそれ以上の負荷回路９を有してよいことである。
【００３１】
図２は、本発明の実施形態に従う供給回路１のシミュレーション回路図を示し、一方、図３乃至図６は、様々な組のパラメータ値についてのシミュレーション結果を示す。図２のシミュレーション回路は、図１に表されている供給回路トポロジに基づく。
【００３２】
図３は、第１の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧Ｖｉｎ＝２４ボルト（Ｖ）と、出力電圧Ｖｏｕｔ＝３０Ｖと、ブリッジ回路のスイッチング周波数ｆｓｗｉｔｃｈ＝ｆｒｅｓ／２（すなわち、スイッチング周波数は共振周波数ｆｒｅｓの２分の１である。）とに基づく。
【００３３】
図３の一番上のシミュレーション図は、時間ｔの関数として電流Ｉ（Ｖ１）及びＩ（Ｖ４）を表す。それによって、電圧Ｖ１は、図１に表されている電圧Ｖｉｎに対応し、電圧Ｖ２は、図１に表されている電圧Ｖｏｕｔに対応する。出力電流Ｉ（Ｖ４）が入力電流Ｉ（Ｖ１）よりも低いことは明らかである。
【００３４】
図３の真ん中のシミュレーション図は、時間ｔの関数としてダイオード電流Ｉ（Ｄ１）及びＩ（Ｄ４）を表す。上述されたように、ダイオードＤ１及びＤ２は、反対の極性を有して、自身に割り当てられているスイッチＭ１及びＭ２に接続されている。従って、ダイオードＤ１及びＤ２は、後でより詳細に説明されるように、共振電流Ｉｒの極性に依存して、電流フローを交互に許容する。
【００３５】
図３の一番下のシミュレーション図は、時間ｔの関数として共振電流Ｉ（Ｌｒｅｓ）を表す。共振電流Ｉ（Ｌｒｅｓ）は、図１の共振電流Ｉｒに対応する。
【００３６】
図４は、第２の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧Ｖｉｎ＝２４Ｖと、出力電圧Ｖｏｕｔ＝４０Ｖと、ブリッジ回路のスイッチング周波数ｆｓｗｉｔｃｈ＝ｆｒｅｓ／２（すなわち、スイッチング周波数は共振周波数ｆｒｅｓの２分の１である。）とに基づく。
【００３７】
図５は、第３の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧Ｖｉｎ＝２４Ｖと、出力電圧Ｖｏｕｔ＝５０Ｖと、ブリッジ回路のスイッチング周波数ｆｓｗｉｔｃｈ＝ｆｒｅｓ／２（すなわち、スイッチング周波数は共振周波数ｆｒｅｓの２分の１である。）とに基づく。
【００３８】
図６は、第４の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧Ｖｉｎ＝２４Ｖと、出力電圧Ｖｏｕｔ＝４０Ｖと、ブリッジ回路のスイッチング周波数ｆｓｗｉｔｃｈ＝ｆｒｅｓ／３（すなわち、スイッチング周波数は共振周波数ｆｒｅｓの３分の１である。）とに基づく。
【００３９】
供給回路１の機能性を記載するために、図１に示されるトポロジは、図７及び図８において表されるように簡単化されてよい。図７においては、２つのキャパシタンスＣｉｎ１及びＣｉｎ２と、更に、共振キャパシタンスＣｒｅｓとが設けられている。図８においては、図１の部分共振キャパシタンスＣｒｅｓ／２は１つの単一キャパシタンスＣｒｅｓにまとめられており、電源７は、視覚的に、２つの部分電源７’及び７”に分割されている。夫々の部分電源は直流電圧Ｖｉｎ／２を供給する。留意すべきは、２つの部分キャパシタンスＣｒｅｓ／２又は２つのキャパシタンスＣｉｎ１及びＣｉｎ２と、共振キャパシタンスＣｒｅｓとを用いることは、同じ結果をもたらす点である。図８から明らかなように、キャパシタンスＣｒｅｓの両端で起こる電圧降下はＶＣと表され、インダクタンスＬｒｅｓの両端で起こる電圧降下はＶＬと表される。
【００４０】
共振回路５は、その共振周波数ｆｒｅｓ及びその共振インピーダンスＺｒｅｓを用いて記載されてよい：
ｆｒｅｓ＝１／（２π√（Ｌｒｅｓ・Ｃｒｅｓ）） （１）
Ｚｒｅｓ＝√（Ｌｒｅｓ／Ｃｒｅｓ） （２）
シミュレーション結果に基づいて、回路動作は、次のように説明され得る。すなわち、説明のために、時間インターバルにおいて、共振周期の半分である周期τが定義される：
τ＝（１／２）・Ｔｒｅｓ＝（１／２）・（１／ｆｒｅｓ） （３）
スイッチＭ１及びＭ２のスイッチング周期は、図７から明らかなようにＴｓｗｉｔｃｈであり、２×Ｔｒｅｓ≦Ｔｓｗｉｔｃｈである。夫々の時間インターバルにおける導通部分は、図９乃至図１２に表される。
【００４１】
図９は、図１３に表される第１の時間インターバルｔ１：０＜ｔ≦τについて、本発明の実施形態に従う供給回路１の導通部分のブロック図を示す。この時間インターバルの間、スイッチＭ１はオンされ、スイッチＭ２はオフされる。共振回路５は、この時間インターバルにおいて、第１の負の正弦半波（図１３においてＷ１により表される。）を生成する。
【００４２】
従って、スイッチＭ１は、直流電圧源７’から伝送される電流フローを可能にする。直列共振回路３、すなわち、Ｃｒｅｓ及びインダクタンスＬｒｅｓで生じる電圧降下は、図９において、Ｖ１により表されている。
【００４３】
結果として現れる電流Ｉｒは負であるから、ダイオードＤ１はこの電流に対して導通する。ダイオードＤ２は、ダイオードＤ１とは反対の極性を有しているので、第１の時間インターバルにおいては、負の電流Ｉｒのフローを許容しない。
【００４４】
シミュレーション結果に基づき、夫々の時間インターバルにおいて導通する構成要素が知られ、夫々の正弦半波の振幅が計算され得る。理想的な回路から、第１の時間インターバルｔ１の開始時に共振回路で起こる電圧降下（図８においてＶＣ（ｔ）と表される。）が計算され得る。その結果は：
ＶＣ（ｔ＝０）＝Ｖｏｕｔ−Ｖｉｎ （４）
である。更に、Ｃｒｅｓ及びＬｒｅｓでの電圧降下Ｖ１が図９から求められる。すなわち、初期条件及び共振キャパシタの電圧ＶＣを用いて、夫々のサイクルが終わった後の夫々の正弦半波の振幅及びキャパシタの電圧ＶＣが計算され得る。サイクルごとに、共振回路全体に印加される電圧Ｖ１は、導通部分から求められ得る。第１のサイクルに関しては、Ｖ１は：
Ｖ１（０＜ｔ≦τ）＝−Ｖｉｎ／２ （５）
である。理想的な回路動作に基づき、結果として得られる第１の負の正弦半波Ｗ１の振幅が計算され得る：
【００４５】
【数１】
更に、この半波の後にＤ１を通る電流フローは、電流Ｉｒが正になるから、ダイオードＤ１によって妨げられる。
【００４６】
図１０は、第２の時間インターバルｔ２：τ＜ｔ≦Ｔｓｗｉｔｃｈ／２について、本発明の実施形態に従う供給回路１の導通部分のブロック図を示す。この時間インターバルの間、スイッチＭ１は依然としてオンされ、スイッチＭ２は依然としてオフされる。共振回路５は、この時間インターバルにおいて、第２の正の正弦半波（図１３においてＷ２により表される。）を生成する。
【００４７】
従って、電流Ｉｒは、このようにして、この時間インターバルｔ２の間、正である。結果として、ダイオードＤ１は電流フローを許容せず、従って、正の電流Ｉｒをブロックする。しかし、ダイオードＤ１とは反対の極性を有するダイオードＤ２は、正の電流Ｉｒのフローを許容する。図１０から明らかなように、電流Ｉｏｕｔが出力を流れる。
【００４８】
第一のインターバルｔ１の式による計算から、共振キャパシタ電圧ＶＣ（ｔ）は：
ＶＣ（ｔ＝τ）＝−Ｖｏｕｔ （７）
である。そして、Ｖ１は：
Ｖ１（τ＜ｔ≦Ｔｓｗｉｔｃｈ／２）＝（Ｖｉｎ／２）−Ｖｏｕｔ （８）
である。これは、第２の正の正弦半波Ｗ２の振幅をもたらす：
【００４９】
【数２】
更に、電流フローは、ダイオードＤ２によって妨げられる。
【００５０】
図１１は、第３の時間インターバルｔ３：Ｔｓｗｉｔｃｈ／２＜ｔ≦Ｔｓｗｉｔｃｈ／２＋τについて、本発明の実施形態に従う供給回路１の導通部分のブロック図を示す。この時間インターバルの間、スイッチＭ１はオフされ、スイッチＭ２はオンされる。共振回路５は、この時間インターバルにおいて、第３の正の正弦半波（図１３においてＷ３により表される。）を生成する。
【００５１】
従って、電流Ｉｒは、このようにして、この時間インターバルｔ３の間、正である。結果として、ダイオードＤ１は電流フローを許容せず、従って、正の電流Ｉｒをブロックする。しかし、ダイオードＤ１とは反対の極性を有するダイオードＤ２は、正の電流Ｉｒのフローを許容する。
【００５２】
第３の時間インターバルｔ３及び第４の時間インターバルｔ４における動作は、第１の時間インターバルｔ１及び第２の時間インターバルｔ２の動作と同様である。基本的に、電流半波は、反対の符号を有して起こる。
【００５３】
第３の時間インターバルｔ３の開始時のキャパシタ電圧ＶＣ（ｔ）は：
ＶＣ（ｔ＝Ｔｓｗｉｔｃｈ／２）＝Ｖｉｎ−Ｖｏｕｔ （１０）
である。そして、Ｖ１は：
Ｖ１（Ｔｓｗｉｔｃｈ／２＜ｔ≦Ｔｓｗｉｔｃｈ／２＋τ）＝Ｖｉｎ／２ （１１）
である。結果として、第３の正の正弦半波Ｗ３は、以下の振幅を有する：
【００５４】
【数３】
図１２は、第４の時間インターバルｔ４：Ｔｓｗｉｔｃｈ／２＋τ＜ｔ≦Ｔｓｗｉｔｃｈについて、本発明の実施形態に従う供給回路１の導通部分のブロック図を示す。この時間インターバルの間、スイッチＭ１は依然としてオフされ、スイッチＭ２は依然としてオンされる。共振回路５は、この時間インターバルにおいて、第４の負の正弦半波（図１３においてＷ４により表される。）を生成する。
【００５５】
従って、電流Ｉｒは、このようにして、この時間インターバルｔ４の間、負である。結果として、ダイオードＤ１は負の電流Ｉｒの電流フローを許容する。しかし、ダイオードＤ１とは反対の極性を有するダイオードＤ２は、負の電流Ｉｒの電流フローを許容しない。図１２から明らかなように、電流Ｉｒｅｓは再び出力と流れる。
【００５６】
最終的に、第４の時間インターバルｔ４の開始時のキャパシタ電圧ＶＣ（ｔ）は：
ＶＣ（ｔ＝Ｔｓｗｉｔｃｈ／２＋τ）＝Ｖｏｕｔ （１３）
である。そして、Ｖ１は：
Ｖ１（Ｔｓｗｉｔｃｈ／２＋τ＜ｔ≦Ｔｓｗｉｔｃｈ）＝−Ｖｉｎ／２＋Ｖｏｕｔ （１４）
である。結果として、第４の負の正弦半波Ｗ４は、以下の振幅を有する：
【００５７】
【数４】
回路動作は、２つの正弦半波、すなわち、Ｗ２及びＷ４のみが、出力を流れることを示す。結果として、出力電流Ｉｏｕｔは、スイッチング周期Ｔｓｗｉｔｃｈごとに、２つの正弦半波Ｗ２及びＷ４から成る。従って、平均出力電流は、次のように計算され得る：
【００５８】
【数５】
ここで、本発明に従う供給回路１の機能及び結果として得られる昇圧機能について、より詳細に説明する。供給回路１のトポロジは、共振電流Ｉｒｅｓの４つの半波のうちの２つ（具体的に、４つの半波のうちの１つおき）が出力、すなわち、負荷を流れないようにする。図９乃至図１３に関して、第１及び第３の半波Ｗ１及びＷ３は、図９及び図１１から明らかなように、出力を流れない。
【００５９】
この夫々の半波は、図１３の第１の半波Ｗ１について言及する場合、例えば、Ｉ１＝（−Ｖｏｕｔ＋Ｖｉｎ／２）Ｚｒｅｓである。キャパシタンスＣｒｅｓでの電圧降下に係る初期条件と、共振回路５での電圧降下Ｖ１とを考慮すると、第１の半波Ｗ１の後のキャパシタンスＣｒｅｓでの電圧降下の量は、出力電圧Ｖｏｕｔに等しい。従って、その後の半波Ｗ２に関しては、利用可能な電圧は、キャパシタンスＣｒｅｓの両端でのＶｏｕｔに対応する電圧降下及び入力電圧の半分の電圧Ｖｉｎ／２の直列接続から得られる。
【００６０】
ｓかし、出力電圧Ｖｏｕｔは、常に、第２の半波Ｗ２に逆らった振る舞いをとるので、入力電圧の半分の電圧、すなわち、Ｖｉｎ／２は常に残り、電流フローを負荷に流す。結果として、第２及び第４の半波Ｗ２及びＷ４は負荷を流れ、電流の振幅は、負荷電圧が入力電圧Ｖｉｎよりも大きい場合において、負荷電圧に依存しない。
【００６１】
結果として、本発明は、供給回路１、特に、自動車用ＬＥＤ／ＯＬＥＤのために、又は、一般的に、ＤＳＲＣ−Ｉのみを構成要素としない場合に、バッテリ駆動のＬＥＤ／ＯＬＥＤ照明に使用可能なコンバータ・トポロジを提供する。これは、望ましくは、上記の用途に使用されるが、発明のトポロジにより、供給回路１は、更に、追加の構成要素を必要とすることなく、入力電圧Ｖｉｎよりも高い出力電圧Ｖｏｕｔを供給する昇圧機能を提供する。とりわけ、ＬＥＤ／ＯＬＥＤの調光は、スイッチング周波数ｆｓｗｉｔｃｈを低減することによって、実現され得る。スイッチング周波数が低減された場合における波形は、図６に示されている。
【００６２】
更なる実施形態において、制御ループ、すなわち、フィードバックループが更に設けられてよい。フィードバックループは、例えば、ＬＥＤ電流又は電圧を測定し、この信号をコントローラへ送り、電子スイッチの制御信号を然るべく調整する。
【００６３】
要約すると、本発明に従う共振回路の新規なトポロジは、基本的な、従来のＤＳＲＣ−Ｉコンバータと同じ主たる利点を提供するが、更には、入力電圧Ｖｉｎよりも高い出力電圧Ｖｏｕｔを供給する。
【００６４】
新規な共振回路は、入力電圧Ｖｉｎよりも低い出力電圧Ｖｏｕｔに関して、２つのダイオードＤ１及びＤ２に対する導通部分のために、不利であると考えられうるが、実際には、特定のＬＥＤにおいて接続されている負荷の電圧が高い出力電圧Ｖｏｕｔを生じさせるので、そのような問題は起こらない。このことは、コンバータが制御されない場合には、電流フローをブロックする。
【００６５】
要するに、コンバータは、電流検知及び電流制御が必要とされず、更に、極めてコンパクトな回路設計が昇圧を組み込むことで提供されるという利点を提供する。本発明に従う供給回路は、とりわけ、設計するのが容易であり、制御するのが簡単であり、且つ、高い効率を提供する。当然に、同じ利点は、供給回路を有する本発明に従う装置についても当てはまる。
【００６６】
以上の記載及び図面において本発明について詳細に説明してきたが、そのような記載は単なる例示であって限定ではないと解されるべきである。すなわち、本発明は、開示されている実施形態に限定されない。開示されている実施形態にする他の変形は、図面、本明細書、及び添付の特許請求の範囲を鑑みて当業者によって理解され実施可能である。
【００６７】
特許請求の範囲において、語「有する（comprising）」は他の要素又はステップを排除せず、不定冠詞「１つの（a又はan）」は複数個を排除しない。単一の要素又は他のユニットが、特許請求の範囲に記載されている複数の事項の機能を満たしてよい。特定の手段が相互に異なる従属請求項に挙げられているという単なる事実は、それらの手段の組合せが有利に使用され得ないことを示すものではない。
【００６８】
特許請求の範囲における如何なる参照符号も、適用範囲を限定するものと解されるべきではない。
【技術分野】
【０００１】
本発明は、供給回路に係り、更に、供給回路を有する装置に係る。
【背景技術】
【０００２】
供給回路、特に、スイッチドモード電源は、当該技術においてよく知られている。かかる供給回路は、例えば、消費者製品及び非消費者製品に組み込まれている。例となる用途は、発光ダイオード（ＬＥＤ）及び／又は有機発光ダイオード（ＯＬＥＤ）、特に、自動車用のＬＥＤ／ＯＬＥＤ照明及び一般的にバッテリ駆動のＬＥＤ／ＯＬＥＤ照明システムに使用されるＬＥＤ／ＯＬＥＤ列の給電である。
【０００３】
前述の用途に最も良く適しており、従って、該用途に望ましくは使用される供給回路は、特に、一定の平均電流出力を有する不連続直列共振コンバータ（discontinuous series resonant converter）（以下、ＤＳＲＣ−Ｉと称される。）である。このようなコンバータは、例えば、国際公開第２００８／１１０９７８号パンフレット（特許文献１）に記載されている。このタイプのコンバータの機能性は、当業者によってよく理解されており、従って、より詳細には説明されない。ＤＳＲＣ−Ｉコンバータは、平均電流出力が一定であり、電流検知及び電流制御ループが必要とされないという利点を有する。結果として、電流検知によって引き起こされる損失は回避され、ＤＳＲＣ−Ｉは、他の一般的に知られている供給回路と比較して高効率で、小型で、且つ容易な設計を提供する。
【０００４】
基本的なＤＳＲＣ−Ｉの欠点は、変圧器又は追加の構成要素（例えば、追加の倍圧器回路）が設けられない場合に、出力電圧が入力電圧よりも低くなければならない点である。しかし、いずれの解決法も空間を必要とし、且つ、回路の費用を増大させる。一例として、自動車のＬＥＤバックライトは、直列に接続された複数のＬＥＤから成り、自動車バッテリの１２ボルトよりも大きい電圧を必要とする。例えば、直列に５個のＬＥＤが接続されている場合には、５×３．３Ｖ＝１６．５Ｖが必要とされる。従って、ＤＳＲＣ−Ｉは、複数のＬＥＤが直列に接続される必要があり、且つ、低い供給電圧しか利用可能でない場合に（例えば、自動車用途において）、問題を引き起こす。
【０００５】
また、バッテリ駆動されるシステムは、しばしば、より高い出力電圧を達成するよう直列にセルをスタックする。しかし、セルの十分なスタッキングは、空間の不足により、多くの高電圧用途においては可能でない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００８／１１０９７８号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、入力電圧よりも高い出力電圧が得られる供給回路を提供することである。本発明に従う昇圧機能を有する供給回路は、入力電圧を増大させる、すなわち、出力電圧を増大させて、バッテリセルの数を低減する。
【課題を解決するための手段】
【０００８】
本発明の態様に従って、
負荷回路へ結合される少なくとも２つの直列接続されたスイッチを有するブリッジ回路、
一方の端部を電源へ結合され、他方の端部を前記ブリッジ回路の前記少なくとも２つのスイッチの相互接続部へ結合される共振回路、及び
夫々のスイッチと前記電源との間に結合される少なくとも２つのダイオード
を有する供給回路が提供される。
【０００９】
このコンバータ・トポロジは、入力電圧よりも高い出力電圧で一定平均電流出力を供給する。更に、それは簡単な回路設計を有し、変圧器又は他の追加の構成要素を必要としない。要するに、コンバータは、電流検知及び電流制御が必要とされず、更に、極めてコンパクトな回路設計が昇圧を組み込むことで提供されるという利点を提供する。本発明に従う供給回路は、とりわけ、設計するのが容易であり、制御するのが簡単であり、且つ、高い効率を提供する。供給回路の詳細な機能は、図面に関連して説明される。
【００１０】
供給回路が与えられる本発明の第１の態様において、前記ダイオードの１つは、負の（極性を有する）共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有し、前記ダイオードの他の１つは、正の（極性を有する）共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有する。これは、正の電流のみが出力に流れるという利点を提供する。
【００１１】
供給回路が与えられる本発明の更なる態様において、前記共振回路は、インダクタンス及びキャパシタンスを有する直列共振回路である。これは、ＤＳＲＣ−Ｉの有利な機能性及び零電流スイッチング（ＺＣＳ）（当該技術においてよく知られており、従って、これ以上は説明されない。）を確かにする点で、有利である。
【００１２】
供給回路が与えられる本発明の更なる他の態様において、前記共振回路は、前記ダイオードと前記電源との間の相互接続部へ結合される。具体的に、共振キャパシタンスは、少なくとも２つの部分キャパシタンスに分けられ、夫々の部分キャパシタンスは、前記共振キャパシタンスの２分の１であり、前記ダイオード及び前記電源の相互接続部へ結合される。このトポロジは、昇圧機能が実現される点で有利であり、更に、共通のＤＳＲＣ−Ｉの主たる利点が維持される。
【００１３】
供給回路が与えられる本発明の更なる態様において、前記少なくとも２つのスイッチは、ＭＯＳＦＥＴである。これは、ＭＯＳＦＥＴが上記の用途に適しており、更に、制御するのが容易である点で、有利である。
【００１４】
供給回路が与えられる本発明の更なる態様において、当該供給回路は、前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有し、前記最大スイッチング周波数は、前記共振回路の共振周波数の１０％から５０％の範囲、特に、前記共振回路の共振周波数の２分の１の範囲にある。
【００１５】
更に、前記制御ユニットは、最大５０％のデューティサイクルを有して前記ブリッジ回路の前記スイッチのスイッチングを提供するよう構成される。実際上、厳密に５０％のデューティサイクルは達成不可能であり、望ましくは、短い不感時間（dead-time）がハイサイド・スイッチとローサイド・スイッチとの間で実施されるべきであり、その時間は、望ましくは、１００ナノ秒（ｎｓ）から１マイクロ秒（μｓ）の範囲にある。
【００１６】
本発明の他の態様に従って、電源と、負荷回路と、該負荷回路に給電するための、本発明に従って提案される供給回路とを有する装置が提供される。当然に、当該装置は、前記供給回路自体と同じ利点を有している。当該装置は１又はそれ以上の負荷を有してよく、一方、負荷は１又はそれ以上のＬＥＤ、ＯＬＥＤ等を有し、当該装置は例えば照明ユニットであってよい。
【００１７】
望ましくは、出力フィルタが、前記供給回路と前記負荷回路との間に配置される。前記出力回路は、出力電圧を安定させ、従って、負荷電流のより低いＤＣリップルを保証する。前記出力フィルタは、単純に、前記負荷回路へ並列に結合されるキャパシタによって、実施されてよいが、より複雑なフィルタが可能である（例えば、当該技術において一般的に知られているような、１又はそれ以上のキャパシタ及び／又はインダクタンスを有する直列及び／又は並列回路を有するフィルタ）。
【００１８】
当然に、請求される装置は、従属請求項で定義される請求される供給回路と類似した及び／又は同じ望ましい実施形態を有する。
【００１９】
本発明のこれらの及び他の態様は、後述される実施形態から明らかであり、これらを参照して説明される。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に従う供給回路のブロック図を示す。
【図２】本発明の実施形態に従う供給回路のシミュレーション回路図を示す。
【図３】第１の組のパラメータ値に係るシミュレーション結果を示す。
【図４】第２の組のパラメータ値に係るシミュレーション結果を示す。
【図５】第３の組のパラメータ値に係るシミュレーション結果を示す。
【図６】第４の組のパラメータ値に係るシミュレーション結果を示す。
【図７】本発明の実施形態に従う供給回路の略ブロック図を示す。
【図８】本発明の実施形態に従う供給回路の更なる略ブロック図を示す。
【図９】第１の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。
【図１０】第２の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。
【図１１】第３の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。
【図１２】第４の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。
【図１３】共振電流信号を示す。
【発明を実施するための形態】
【００２１】
図１は、本発明の実施形態に従う供給回路１のブロック図を示す。供給回路１は、ブリッジ回路３と、一方の端部で電源７へ結合可能である共振回路５とを有する。電源７は、望ましくは、直流電圧源Ｖｉｎである。供給回路１は負荷９へ結合されている。負荷９は、少なくとも１つの、図１においては例えば全部で４つの負荷１１と、これらの負荷１１へ並列に接続されている平滑キャパシタ１３とを有する。負荷１１はＬＥＤ、ＯＬＥＤ等であってよい。出力電圧Ｖｏｕｔは、負荷１１のアレイの両端で下がる。
【００２２】
ブリッジ回路３は、制御ユニット１４によって制御される少なくとも２つのスイッチＭ１及びＭ２（例えば、ＭＯＳＦＥＴ）を有する。電源７からの直流電流に応答して、ブリッジ回路３は、スイッチング周波数ｆｓｗｉｔｃｈで電圧信号を共振回路５へ伝え、次いで、共振回路５は、交流電流Ｉｒを負荷回路９へ伝える。
【００２３】
ブリッジ回路３のスイッチＭ１及びＭ２は、望ましくは、制御ユニット１４によって切り換えられる。制御ユニット１４は、５０％のスイッチング・デューティサイクルを提供するよう構成される。更に、制御ユニット１４は、ブリッジ回路３の最大スイッチング周波数ｆｓｗｉｔｃｈを供給するよう構成される。最大スイッチング周波数ｆｓｗｉｔｃｈは、望ましくは、共振回路５の共振周波数ｆｒｅｓの２分の１である。
【００２４】
スイッチＭ１及びＭ２は直列に接続されており、一方、スイッチＭ１のソース接点は、相互接続部１５によってスイッチＭ２のドレイン接点へ結合されている。
【００２５】
共振回路５は、一方の端部で電源７へ結合可能であり、他方の端部でブリッジ回路３の少なくとも２つのスイッチＭ１及びＭ２の相互接続部１５へ結合される。共振回路５は、インダクタンスＬｒｅｓ及びキャパシタンスＣｒｅｓを有し、キャパシタンスＣｒｅｓは、例えば、２つの部分共振キャパシタンスＣｒｅｓ／２に分割されている。従って、部分キャパシタンスＣｒｅｓ／２の夫々は、共振キャパシタンスＣｒｅｓの２分の１のキャパシタンスを有する。
【００２６】
更に、図１は、ダイオードＤ１がスイッチＭ１に割り当てられ、ダイオードＤ２がスイッチＭ２に割り当てられることを表す。具体的に、ダイオードＤ１及びＤ２は、夫々のスイッチＭ１及びＭ２と電源７との間に相互接続され、具体的に、一方で夫々の割り当てられているスイッチＭ１又はＭ２と直列に、他方で電源７へ接続されている。ダイオードの一方、特に、ダイオードＤ１は、ダイオードＤ１を通る負の（極性を有する）共振電流Ｉｒのフローが許容されるように、割り当てられているスイッチＭ１に対して極性を持たされ、他のダイオード、特に、ダイオードＤ２は、ダイオードＤ２を通る正の（極性を有する）共振電流Ｉｒが許容されるように、割り当てられているスイッチＭ２に対して極性を持たされている。
【００２７】
以下でより詳細に説明されるように、共振回路５における電圧降下Ｖ１はダイオードに依存し、特に、どちらのダイオードが現在導通しているのかに依存する。従って、共振回路５における電圧降下は、次のようにまとめられる：Ｍ１がオンし且つＤ１が導通しているとき、電圧降下は−Ｖｉｎ／２であり、Ｍ１がＤ２に接続され且つＤ２が導通しているとき、電圧降下はＶｉｎ／２−Ｖｏｕｔであり、Ｍ２がＤ２に接続され且つＤ２が導通しているとき、電圧降下はＶｉｎ／２であり、Ｍ２がオンし且つＤ１が導通しているとき、電圧降下は−Ｖｉｎ／２−Ｖｏｕｔである。
【００２８】
部分キャパシタンスＣｒｅｓ／２は、インダクタンスＬｒｅｓと直列に接続され、更に、ダイオードＤ１又はＤ２と電源７との間の相互接続部へ結合されている。このように、１つの部分キャパシタンスＣｒｅｓ／２は、ダイオードＤ１と電源７との間の相互接続部１７へ結合され、他の部分キャパシタンスＣｒｅｓ／２は、ダイオードＤ２と電源との間の相互接続部１９へ結合される。
【００２９】
供給回路１の上記の新規なトポロジは、その主な利点の大部分を有するＤＳＲＣ−Ｉを実現し、更に、昇圧機能を提供する。それにより、出力電圧Ｖｏｕｔは、変圧器等の如何なる追加の構成要素も必要とせずに、入力電圧Ｖｉｎよりも高くなる。
【００３０】
留意すべきは、本発明に従う装置２１は、その供給回路１を有し、更に、１又はそれ以上の負荷回路９を有してよいことである。
【００３１】
図２は、本発明の実施形態に従う供給回路１のシミュレーション回路図を示し、一方、図３乃至図６は、様々な組のパラメータ値についてのシミュレーション結果を示す。図２のシミュレーション回路は、図１に表されている供給回路トポロジに基づく。
【００３２】
図３は、第１の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧Ｖｉｎ＝２４ボルト（Ｖ）と、出力電圧Ｖｏｕｔ＝３０Ｖと、ブリッジ回路のスイッチング周波数ｆｓｗｉｔｃｈ＝ｆｒｅｓ／２（すなわち、スイッチング周波数は共振周波数ｆｒｅｓの２分の１である。）とに基づく。
【００３３】
図３の一番上のシミュレーション図は、時間ｔの関数として電流Ｉ（Ｖ１）及びＩ（Ｖ４）を表す。それによって、電圧Ｖ１は、図１に表されている電圧Ｖｉｎに対応し、電圧Ｖ２は、図１に表されている電圧Ｖｏｕｔに対応する。出力電流Ｉ（Ｖ４）が入力電流Ｉ（Ｖ１）よりも低いことは明らかである。
【００３４】
図３の真ん中のシミュレーション図は、時間ｔの関数としてダイオード電流Ｉ（Ｄ１）及びＩ（Ｄ４）を表す。上述されたように、ダイオードＤ１及びＤ２は、反対の極性を有して、自身に割り当てられているスイッチＭ１及びＭ２に接続されている。従って、ダイオードＤ１及びＤ２は、後でより詳細に説明されるように、共振電流Ｉｒの極性に依存して、電流フローを交互に許容する。
【００３５】
図３の一番下のシミュレーション図は、時間ｔの関数として共振電流Ｉ（Ｌｒｅｓ）を表す。共振電流Ｉ（Ｌｒｅｓ）は、図１の共振電流Ｉｒに対応する。
【００３６】
図４は、第２の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧Ｖｉｎ＝２４Ｖと、出力電圧Ｖｏｕｔ＝４０Ｖと、ブリッジ回路のスイッチング周波数ｆｓｗｉｔｃｈ＝ｆｒｅｓ／２（すなわち、スイッチング周波数は共振周波数ｆｒｅｓの２分の１である。）とに基づく。
【００３７】
図５は、第３の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧Ｖｉｎ＝２４Ｖと、出力電圧Ｖｏｕｔ＝５０Ｖと、ブリッジ回路のスイッチング周波数ｆｓｗｉｔｃｈ＝ｆｒｅｓ／２（すなわち、スイッチング周波数は共振周波数ｆｒｅｓの２分の１である。）とに基づく。
【００３８】
図６は、第４の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧Ｖｉｎ＝２４Ｖと、出力電圧Ｖｏｕｔ＝４０Ｖと、ブリッジ回路のスイッチング周波数ｆｓｗｉｔｃｈ＝ｆｒｅｓ／３（すなわち、スイッチング周波数は共振周波数ｆｒｅｓの３分の１である。）とに基づく。
【００３９】
供給回路１の機能性を記載するために、図１に示されるトポロジは、図７及び図８において表されるように簡単化されてよい。図７においては、２つのキャパシタンスＣｉｎ１及びＣｉｎ２と、更に、共振キャパシタンスＣｒｅｓとが設けられている。図８においては、図１の部分共振キャパシタンスＣｒｅｓ／２は１つの単一キャパシタンスＣｒｅｓにまとめられており、電源７は、視覚的に、２つの部分電源７’及び７”に分割されている。夫々の部分電源は直流電圧Ｖｉｎ／２を供給する。留意すべきは、２つの部分キャパシタンスＣｒｅｓ／２又は２つのキャパシタンスＣｉｎ１及びＣｉｎ２と、共振キャパシタンスＣｒｅｓとを用いることは、同じ結果をもたらす点である。図８から明らかなように、キャパシタンスＣｒｅｓの両端で起こる電圧降下はＶＣと表され、インダクタンスＬｒｅｓの両端で起こる電圧降下はＶＬと表される。
【００４０】
共振回路５は、その共振周波数ｆｒｅｓ及びその共振インピーダンスＺｒｅｓを用いて記載されてよい：
ｆｒｅｓ＝１／（２π√（Ｌｒｅｓ・Ｃｒｅｓ）） （１）
Ｚｒｅｓ＝√（Ｌｒｅｓ／Ｃｒｅｓ） （２）
シミュレーション結果に基づいて、回路動作は、次のように説明され得る。すなわち、説明のために、時間インターバルにおいて、共振周期の半分である周期τが定義される：
τ＝（１／２）・Ｔｒｅｓ＝（１／２）・（１／ｆｒｅｓ） （３）
スイッチＭ１及びＭ２のスイッチング周期は、図７から明らかなようにＴｓｗｉｔｃｈであり、２×Ｔｒｅｓ≦Ｔｓｗｉｔｃｈである。夫々の時間インターバルにおける導通部分は、図９乃至図１２に表される。
【００４１】
図９は、図１３に表される第１の時間インターバルｔ１：０＜ｔ≦τについて、本発明の実施形態に従う供給回路１の導通部分のブロック図を示す。この時間インターバルの間、スイッチＭ１はオンされ、スイッチＭ２はオフされる。共振回路５は、この時間インターバルにおいて、第１の負の正弦半波（図１３においてＷ１により表される。）を生成する。
【００４２】
従って、スイッチＭ１は、直流電圧源７’から伝送される電流フローを可能にする。直列共振回路３、すなわち、Ｃｒｅｓ及びインダクタンスＬｒｅｓで生じる電圧降下は、図９において、Ｖ１により表されている。
【００４３】
結果として現れる電流Ｉｒは負であるから、ダイオードＤ１はこの電流に対して導通する。ダイオードＤ２は、ダイオードＤ１とは反対の極性を有しているので、第１の時間インターバルにおいては、負の電流Ｉｒのフローを許容しない。
【００４４】
シミュレーション結果に基づき、夫々の時間インターバルにおいて導通する構成要素が知られ、夫々の正弦半波の振幅が計算され得る。理想的な回路から、第１の時間インターバルｔ１の開始時に共振回路で起こる電圧降下（図８においてＶＣ（ｔ）と表される。）が計算され得る。その結果は：
ＶＣ（ｔ＝０）＝Ｖｏｕｔ−Ｖｉｎ （４）
である。更に、Ｃｒｅｓ及びＬｒｅｓでの電圧降下Ｖ１が図９から求められる。すなわち、初期条件及び共振キャパシタの電圧ＶＣを用いて、夫々のサイクルが終わった後の夫々の正弦半波の振幅及びキャパシタの電圧ＶＣが計算され得る。サイクルごとに、共振回路全体に印加される電圧Ｖ１は、導通部分から求められ得る。第１のサイクルに関しては、Ｖ１は：
Ｖ１（０＜ｔ≦τ）＝−Ｖｉｎ／２ （５）
である。理想的な回路動作に基づき、結果として得られる第１の負の正弦半波Ｗ１の振幅が計算され得る：
【００４５】
【数１】
更に、この半波の後にＤ１を通る電流フローは、電流Ｉｒが正になるから、ダイオードＤ１によって妨げられる。
【００４６】
図１０は、第２の時間インターバルｔ２：τ＜ｔ≦Ｔｓｗｉｔｃｈ／２について、本発明の実施形態に従う供給回路１の導通部分のブロック図を示す。この時間インターバルの間、スイッチＭ１は依然としてオンされ、スイッチＭ２は依然としてオフされる。共振回路５は、この時間インターバルにおいて、第２の正の正弦半波（図１３においてＷ２により表される。）を生成する。
【００４７】
従って、電流Ｉｒは、このようにして、この時間インターバルｔ２の間、正である。結果として、ダイオードＤ１は電流フローを許容せず、従って、正の電流Ｉｒをブロックする。しかし、ダイオードＤ１とは反対の極性を有するダイオードＤ２は、正の電流Ｉｒのフローを許容する。図１０から明らかなように、電流Ｉｏｕｔが出力を流れる。
【００４８】
第一のインターバルｔ１の式による計算から、共振キャパシタ電圧ＶＣ（ｔ）は：
ＶＣ（ｔ＝τ）＝−Ｖｏｕｔ （７）
である。そして、Ｖ１は：
Ｖ１（τ＜ｔ≦Ｔｓｗｉｔｃｈ／２）＝（Ｖｉｎ／２）−Ｖｏｕｔ （８）
である。これは、第２の正の正弦半波Ｗ２の振幅をもたらす：
【００４９】
【数２】
更に、電流フローは、ダイオードＤ２によって妨げられる。
【００５０】
図１１は、第３の時間インターバルｔ３：Ｔｓｗｉｔｃｈ／２＜ｔ≦Ｔｓｗｉｔｃｈ／２＋τについて、本発明の実施形態に従う供給回路１の導通部分のブロック図を示す。この時間インターバルの間、スイッチＭ１はオフされ、スイッチＭ２はオンされる。共振回路５は、この時間インターバルにおいて、第３の正の正弦半波（図１３においてＷ３により表される。）を生成する。
【００５１】
従って、電流Ｉｒは、このようにして、この時間インターバルｔ３の間、正である。結果として、ダイオードＤ１は電流フローを許容せず、従って、正の電流Ｉｒをブロックする。しかし、ダイオードＤ１とは反対の極性を有するダイオードＤ２は、正の電流Ｉｒのフローを許容する。
【００５２】
第３の時間インターバルｔ３及び第４の時間インターバルｔ４における動作は、第１の時間インターバルｔ１及び第２の時間インターバルｔ２の動作と同様である。基本的に、電流半波は、反対の符号を有して起こる。
【００５３】
第３の時間インターバルｔ３の開始時のキャパシタ電圧ＶＣ（ｔ）は：
ＶＣ（ｔ＝Ｔｓｗｉｔｃｈ／２）＝Ｖｉｎ−Ｖｏｕｔ （１０）
である。そして、Ｖ１は：
Ｖ１（Ｔｓｗｉｔｃｈ／２＜ｔ≦Ｔｓｗｉｔｃｈ／２＋τ）＝Ｖｉｎ／２ （１１）
である。結果として、第３の正の正弦半波Ｗ３は、以下の振幅を有する：
【００５４】
【数３】
図１２は、第４の時間インターバルｔ４：Ｔｓｗｉｔｃｈ／２＋τ＜ｔ≦Ｔｓｗｉｔｃｈについて、本発明の実施形態に従う供給回路１の導通部分のブロック図を示す。この時間インターバルの間、スイッチＭ１は依然としてオフされ、スイッチＭ２は依然としてオンされる。共振回路５は、この時間インターバルにおいて、第４の負の正弦半波（図１３においてＷ４により表される。）を生成する。
【００５５】
従って、電流Ｉｒは、このようにして、この時間インターバルｔ４の間、負である。結果として、ダイオードＤ１は負の電流Ｉｒの電流フローを許容する。しかし、ダイオードＤ１とは反対の極性を有するダイオードＤ２は、負の電流Ｉｒの電流フローを許容しない。図１２から明らかなように、電流Ｉｒｅｓは再び出力と流れる。
【００５６】
最終的に、第４の時間インターバルｔ４の開始時のキャパシタ電圧ＶＣ（ｔ）は：
ＶＣ（ｔ＝Ｔｓｗｉｔｃｈ／２＋τ）＝Ｖｏｕｔ （１３）
である。そして、Ｖ１は：
Ｖ１（Ｔｓｗｉｔｃｈ／２＋τ＜ｔ≦Ｔｓｗｉｔｃｈ）＝−Ｖｉｎ／２＋Ｖｏｕｔ （１４）
である。結果として、第４の負の正弦半波Ｗ４は、以下の振幅を有する：
【００５７】
【数４】
回路動作は、２つの正弦半波、すなわち、Ｗ２及びＷ４のみが、出力を流れることを示す。結果として、出力電流Ｉｏｕｔは、スイッチング周期Ｔｓｗｉｔｃｈごとに、２つの正弦半波Ｗ２及びＷ４から成る。従って、平均出力電流は、次のように計算され得る：
【００５８】
【数５】
ここで、本発明に従う供給回路１の機能及び結果として得られる昇圧機能について、より詳細に説明する。供給回路１のトポロジは、共振電流Ｉｒｅｓの４つの半波のうちの２つ（具体的に、４つの半波のうちの１つおき）が出力、すなわち、負荷を流れないようにする。図９乃至図１３に関して、第１及び第３の半波Ｗ１及びＷ３は、図９及び図１１から明らかなように、出力を流れない。
【００５９】
この夫々の半波は、図１３の第１の半波Ｗ１について言及する場合、例えば、Ｉ１＝（−Ｖｏｕｔ＋Ｖｉｎ／２）Ｚｒｅｓである。キャパシタンスＣｒｅｓでの電圧降下に係る初期条件と、共振回路５での電圧降下Ｖ１とを考慮すると、第１の半波Ｗ１の後のキャパシタンスＣｒｅｓでの電圧降下の量は、出力電圧Ｖｏｕｔに等しい。従って、その後の半波Ｗ２に関しては、利用可能な電圧は、キャパシタンスＣｒｅｓの両端でのＶｏｕｔに対応する電圧降下及び入力電圧の半分の電圧Ｖｉｎ／２の直列接続から得られる。
【００６０】
ｓかし、出力電圧Ｖｏｕｔは、常に、第２の半波Ｗ２に逆らった振る舞いをとるので、入力電圧の半分の電圧、すなわち、Ｖｉｎ／２は常に残り、電流フローを負荷に流す。結果として、第２及び第４の半波Ｗ２及びＷ４は負荷を流れ、電流の振幅は、負荷電圧が入力電圧Ｖｉｎよりも大きい場合において、負荷電圧に依存しない。
【００６１】
結果として、本発明は、供給回路１、特に、自動車用ＬＥＤ／ＯＬＥＤのために、又は、一般的に、ＤＳＲＣ−Ｉのみを構成要素としない場合に、バッテリ駆動のＬＥＤ／ＯＬＥＤ照明に使用可能なコンバータ・トポロジを提供する。これは、望ましくは、上記の用途に使用されるが、発明のトポロジにより、供給回路１は、更に、追加の構成要素を必要とすることなく、入力電圧Ｖｉｎよりも高い出力電圧Ｖｏｕｔを供給する昇圧機能を提供する。とりわけ、ＬＥＤ／ＯＬＥＤの調光は、スイッチング周波数ｆｓｗｉｔｃｈを低減することによって、実現され得る。スイッチング周波数が低減された場合における波形は、図６に示されている。
【００６２】
更なる実施形態において、制御ループ、すなわち、フィードバックループが更に設けられてよい。フィードバックループは、例えば、ＬＥＤ電流又は電圧を測定し、この信号をコントローラへ送り、電子スイッチの制御信号を然るべく調整する。
【００６３】
要約すると、本発明に従う共振回路の新規なトポロジは、基本的な、従来のＤＳＲＣ−Ｉコンバータと同じ主たる利点を提供するが、更には、入力電圧Ｖｉｎよりも高い出力電圧Ｖｏｕｔを供給する。
【００６４】
新規な共振回路は、入力電圧Ｖｉｎよりも低い出力電圧Ｖｏｕｔに関して、２つのダイオードＤ１及びＤ２に対する導通部分のために、不利であると考えられうるが、実際には、特定のＬＥＤにおいて接続されている負荷の電圧が高い出力電圧Ｖｏｕｔを生じさせるので、そのような問題は起こらない。このことは、コンバータが制御されない場合には、電流フローをブロックする。
【００６５】
要するに、コンバータは、電流検知及び電流制御が必要とされず、更に、極めてコンパクトな回路設計が昇圧を組み込むことで提供されるという利点を提供する。本発明に従う供給回路は、とりわけ、設計するのが容易であり、制御するのが簡単であり、且つ、高い効率を提供する。当然に、同じ利点は、供給回路を有する本発明に従う装置についても当てはまる。
【００６６】
以上の記載及び図面において本発明について詳細に説明してきたが、そのような記載は単なる例示であって限定ではないと解されるべきである。すなわち、本発明は、開示されている実施形態に限定されない。開示されている実施形態にする他の変形は、図面、本明細書、及び添付の特許請求の範囲を鑑みて当業者によって理解され実施可能である。
【００６７】
特許請求の範囲において、語「有する（comprising）」は他の要素又はステップを排除せず、不定冠詞「１つの（a又はan）」は複数個を排除しない。単一の要素又は他のユニットが、特許請求の範囲に記載されている複数の事項の機能を満たしてよい。特定の手段が相互に異なる従属請求項に挙げられているという単なる事実は、それらの手段の組合せが有利に使用され得ないことを示すものではない。
【００６８】
特許請求の範囲における如何なる参照符号も、適用範囲を限定するものと解されるべきではない。
【特許請求の範囲】
【請求項１】
負荷回路へ結合される少なくとも２つの直列接続されたスイッチを有するブリッジ回路、
一方の端部を電源へ結合され、他方の端部を前記ブリッジ回路の前記少なくとも２つのスイッチの相互接続部へ結合される共振回路、及び
夫々のスイッチと前記電源との間に結合される少なくとも２つのダイオード
を有する供給回路。
【請求項２】
前記ダイオードの１つは、負の共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有し、前記ダイオードの他の１つは、正の共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有する、
請求項１に記載の供給回路。
【請求項３】
前記共振回路は、インダクタンス及びキャパシタンスを有する直列共振回路である、
請求項１に記載の供給回路。
【請求項４】
前記共振回路は、前記ダイオードと前記電源との間の相互接続部へ結合される、
請求項１に記載の供給回路。
【請求項５】
共振キャパシタンスは、２つの部分キャパシタンスに分けられ、夫々の部分キャパシタンスは、前記共振キャパシタンスの２分の１であり、前記ダイオード及び前記電源の相互接続部へ結合される、
請求項１に記載の供給回路。
【請求項６】
前記少なくとも２つのスイッチは、ＭＯＳＦＥＴである、
請求項１に記載の供給回路。
【請求項７】
前記共振回路の共振周波数の１０％から５０％の範囲にある前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有する、
請求項１に記載の供給回路。
【請求項８】
前記共振回路の共振周波数の２分の１の範囲にある前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有する、
請求項１に記載の供給回路。
【請求項９】
前記制御ユニットは、最大５０％のデューティサイクルを有して前記ブリッジ回路の前記スイッチのスイッチングを提供するよう構成される、
請求項７に記載の供給回路。
【請求項１０】
電源と、負荷回路と、該負荷回路に給電する請求項１に記載の供給回路とを有する装置。
【請求項１１】
前記供給回路と前記負荷回路との間に出力フィルタを更に有する、
請求項１０に記載の装置。
【請求項１】
負荷回路へ結合される少なくとも２つの直列接続されたスイッチを有するブリッジ回路、
一方の端部を電源へ結合され、他方の端部を前記ブリッジ回路の前記少なくとも２つのスイッチの相互接続部へ結合される共振回路、及び
夫々のスイッチと前記電源との間に結合される少なくとも２つのダイオード
を有する供給回路。
【請求項２】
前記ダイオードの１つは、負の共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有し、前記ダイオードの他の１つは、正の共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有する、
請求項１に記載の供給回路。
【請求項３】
前記共振回路は、インダクタンス及びキャパシタンスを有する直列共振回路である、
請求項１に記載の供給回路。
【請求項４】
前記共振回路は、前記ダイオードと前記電源との間の相互接続部へ結合される、
請求項１に記載の供給回路。
【請求項５】
共振キャパシタンスは、２つの部分キャパシタンスに分けられ、夫々の部分キャパシタンスは、前記共振キャパシタンスの２分の１であり、前記ダイオード及び前記電源の相互接続部へ結合される、
請求項１に記載の供給回路。
【請求項６】
前記少なくとも２つのスイッチは、ＭＯＳＦＥＴである、
請求項１に記載の供給回路。
【請求項７】
前記共振回路の共振周波数の１０％から５０％の範囲にある前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有する、
請求項１に記載の供給回路。
【請求項８】
前記共振回路の共振周波数の２分の１の範囲にある前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有する、
請求項１に記載の供給回路。
【請求項９】
前記制御ユニットは、最大５０％のデューティサイクルを有して前記ブリッジ回路の前記スイッチのスイッチングを提供するよう構成される、
請求項７に記載の供給回路。
【請求項１０】
電源と、負荷回路と、該負荷回路に給電する請求項１に記載の供給回路とを有する装置。
【請求項１１】
前記供給回路と前記負荷回路との間に出力フィルタを更に有する、
請求項１０に記載の装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公表番号】特表２０１２−５２１６２８（Ｐ２０１２−５２１６２８Ａ）
【公表日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願番号】特願２０１２−５０１４３７（Ｐ２０１２−５０１４３７）
【出願日】平成２２年３月１５日（２０１０．３．１５）
【国際出願番号】ＰＣＴ／ＩＢ２０１０／０５１１０９
【国際公開番号】ＷＯ２０１０／１０９３７１
【国際公開日】平成２２年９月３０日（２０１０．９．３０）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願日】平成２２年３月１５日（２０１０．３．１５）
【国際出願番号】ＰＣＴ／ＩＢ２０１０／０５１１０９
【国際公開番号】ＷＯ２０１０／１０９３７１
【国際公開日】平成２２年９月３０日（２０１０．９．３０）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]