保護回路の実装構造
【目的】 実装面積が小さく、配線インダクタンスが小さく、かつ、放熱性が良好な保護回路の実装手段を提供する。
【構成】 主プリント配線板１と補助プリント配線板２を平行に配置し、プリント配線板１，２とほぼ垂直にして両プリント配線板１，２間にダイオード３及び複数個のツェナーダイオード４〜８を実装し、プリント配線板１，２のプリント配線によってダイオード３及びツェナーダイオード４〜８を直列に接続する。このダイオード３及びツェナーダイオード４〜８によりスナバ回路を構成する。
【構成】 主プリント配線板１と補助プリント配線板２を平行に配置し、プリント配線板１，２とほぼ垂直にして両プリント配線板１，２間にダイオード３及び複数個のツェナーダイオード４〜８を実装し、プリント配線板１，２のプリント配線によってダイオード３及びツェナーダイオード４〜８を直列に接続する。このダイオード３及びツェナーダイオード４〜８によりスナバ回路を構成する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、保護回路の実装構造に関する。具体的にいうと、本発明は、電力用半導体素子を保護するための保護回路の実装構造に関する。
【０００２】
【背景技術とその問題点】従来より、スイッチング電源やＤＣ／ＤＣコンバーター等の小型の電源装置においては、スイッチング素子を保護するためのスナバ回路（サージ吸収回路）が使用されている。
【０００３】図２は抵抗３３、コンデンサ３４及びダイオード３５によって構成されたスナバ回路を備えたＤＣ／ＤＣコンバータを示す回路図である。このスナバ回路は、抵抗３３とコンデンサ３４の並列体にダイオード３５を直列に接続したものであり、変圧器３２の一次側の端子間に接続されている。また、ダイオード３５は直流電源（図示せず）に対し逆バイアス方向に接続されている。この回路にあっては、ＭＯＳＦＥＴ３１がターンオフした瞬間に変圧器３２に蓄積されていたエネルギーはコンデンサ３４に移され、抵抗３３で消費される。これにより、ＭＯＳＦＥＴ３１がターンオフした瞬間におけるドレイン−ソース間電圧の急激な上昇が防止され、ＭＯＳＦＥＴ３１が保護される。
【０００４】このようなスナバ回路を具体化してプリント配線板に実装する場合、従来にあっては、１枚のプリント配線板上に平面的あるいは２次元的に実装されていた。しかも、装置の小型化を目的としてチップ抵抗を用いてスナバ回路を構成する場合には、チップ抵抗の定格電力が小さいために複数個のチップ抵抗を用いる必要があり、図３（ａ）に示すようにプリント配線板３９の配線パターン間４０，４１に多数のチップ抵抗３８を配列し、例えば図３（ｂ）のような回路となるようにチップ抵抗３８を接続していた。例えば、電気抵抗Ｒ（Ω），定格電力Ｐ（Ｗ）の２個の抵抗３３を定格電力Ｐ／５（Ｗ）のチップ抵抗３８で実装する場合には、図３（ｂ）に示すように、電気抵抗５Ｒ（Ω）のチップ抵抗３８を５個並列に接続した並列体を２組直列に接続しなければならなかった。
【０００５】このため、チップ抵抗を用いた場合には、抵抗の実装面積が増大するという不都合があった。また、このように多くのチップ抵抗を直列及び並列に接続すると、配線距離が長くなるために配線インダクタンスが増大し、高周波・高速スイッチング素子の保護には適さなかった。さらには、チップ抵抗の熱を１枚のプリント配線板から放熱させなければならないので、放熱効率が悪いという問題もあった。
【０００６】また、図４はツェナーダイオード３６とダイオード３７によって構成されたスナバ回路を備えたＤＣ／ＤＣコンバーターを示す回路図である。このスナバ回路は、ツェナーダイオード３６とダイオード３７の直列体であり、ツェナーダイオード３６は直流電源（図示せず）に対し順バイアス方向に接続されており、ダイオード３７は直流電源（図示せず）に対し逆バイアス方向に接続されている。このスナバ回路を用いることにより、変圧器３２の一次側の端子間の電圧はツェナーダイオード３６の動作電圧以下に制限される。これにより、ＭＯＳＦＥＴ３１のドレイン−ソース間に掛かる電圧は安全動作領域に制限され、ＭＯＳＦＥＴ３１が保護される。
【０００７】つぎに、ＤＣ／ＤＣコンバータに用いた場合の上記スナバ回路の働きを具体的に説明する。図５はＤＣ／ＤＣコンバータの一例を示す回路図、図６（ａ）（ｂ）（ｃ）はそれぞれ図５のＤＣ／ＤＣコンバータ（スナバ回路を設けられていないもの）における一次側回路に設けられたＭＯＳＦＥＴ３１の電圧、一次側回路に流れる電流ＩPおよび二次側回路ＩSに流れる電流を示すタイムチャートである。まず、図５のような構成のＤＣ／ＤＣコンバータにおけるスナバ回路を設けられていない場合の動作を説明する。一次側回路のＭＯＳＦＥＴ３１がオンになる（時間Ｔ１）と、一次側回路に電流ＩPが流れ出す。この後、ＭＯＳＦＥＴ３１がオフになると、ＭＯＳＦＥＴ３１のソース−ドレイン間電圧ＶDSが急上昇し、同時に一次側回路の電流ＩPが減少する（時間Ｔ２）。一次側回路の電流ＩPが減少すると、相互インダクタンスによって二次側回路に電流ＩSが流れ、同時に、自己インダクタンスによって一次側のＭＯＳＦＥＴ３１のソース−ドレイン間電圧ＶDSにスパイク電圧ＶPKが発生する。
【０００８】これに対し、図５に想像線によって示したように、一次側回路にダイオード３７とツェナーダイオード３６からなるスナバ回路を設けると、スナバ回路を通ってＭＯＳＦＥＴ３１のドレイン側から直流電源側へ電流が流れてスパイク電圧ＶPKがカットされる。
【０００９】しかしながら、このようなスナバ回路を具体化して配線基板に実装する場合も、従来にあっては、１枚の配線基板上に平面的あるいは２次元的に実装されていた。このため、電力用のパワーツェナーダイオードを使用しなければならない場合には、部品形状が大きくなり、実装面積が大きくなるという問題があった。
【００１０】
【発明が解決しようとする課題】本発明は、叙上の従来例の欠点に鑑みてなされたものであり、その目的とするところは、実装面積が著しく小さく、配線インダクタンスが小さく、かつ、放熱性の良好な保護回路の実装構造を提供することにある。
【００１１】
【課題を解決するための手段】本発明の保護回路の実装構造は、電力用半導体素子を保護するための保護回路の実装構造であって、第１のプリント配線板に対向させて第２のプリント配線板を配置し、前記保護回路を構成するための部品を両プリント配線板間に略垂直に配設し、第１及び第２のプリント配線板の配線パターンによって前記部品を接続して保護回路を形成したことを特徴としている。
【００１２】
【作用】本発明の保護回路の実装構造にあっては、対向させた第１及び第２のプリント配線板間に略垂直に保護回路部品を配設しているので、保護回路部品の実装面積を小さくすることができる。
【００１３】また、保護回路部品の両端に設けられた２枚のプリント配線板に保護回路の配線を分離して形成することができるので、保護回路の配線の長さを短くすることができ、配線インダクタンスを減少させることができる。従って、高周波・高速スイッチング素子の保護回路としても好適となる。
【００１４】さらに、保護回路部品の両端にそれぞれプリント配線板が配置されているので、双方のプリント配線板から放熱させることができ、保護回路を構成する部品の放熱性が良好となり、保護回路の熱設計が容易になる。
【００１５】
【実施例】図１（ａ）は本発明の一実施例による保護回路の実装構造を示す斜視図、図１（ｂ）は図１（ａ）の電気回路図である。本実施例の保護回路の実装構造にあっては、主プリント配線板１に補助プリント配線板２を平行に配置し、ダイオード３と複数個のツェナーダイオード４，５，６，７，８を２枚のプリント配線板１，２の間に垂直に立てて実装してある。複数個のツェナーダイオード４〜８は配線パターンによって全て同方向に直列に接続してあり、ダイオード３はこれらと逆方向に直列に接続してある。ここで、複数個のツェナーダイオード４〜８を直列に接続して用いているのは、大電力用のパワーツェナーダイオードを１個使用するよりも、小容量のツェナーダイオードを複数個使用するほうが、全体としての実装面積を小さくできるからである。したがって、例えば定格電力Ｐ（Ｗ），動作電圧ＶZD（Ｖ）のパワーツェナーダイオードを１個使用する場合には、定格電力Ｐ／ｎ（Ｗ）以上，動作電圧ＶZD／ｎ（Ｖ）の小容量のツェナーダイオードをｎ個直列に接続して使用する。以下、この実施例を図面に基づき、さらに詳細に説明する。
【００１６】主プリント配線板１の表面には、帯状をした端子電極９と短冊状をした接続電極１０を一直線上に形成してあり、これらを２列平行に形成してある。端子電極９，９の端部には端子孔９ａ，９ａを形成してあり、接続電極１０，１０の両端部には端子孔１０ａ，１０ｂ，１０ａ，１０ｂを形成してある。
【００１７】一方、補助プリント配線板２には短冊状をした３個の接続電極１１，１２，１３を形成してある。接続電極１１，１３は端子電極９，９の間隔と同じ間隔で平行に形成してあり、接続電極１２は接続電極１１，１３の端部から一定の距離を隔てて接続電極１１，１３と直角に形成してある。また、接続電極１１，１２，１３の両端部には端子孔１１ａ，１１ｂ；１２ａ，１２ｂ；１３ａ，１３ｂを形成してある。
【００１８】ここで、接続電極１１の端子孔１１ａ，１１ｂ間の距離は端子電極９の端子孔９ａと接続電極１０の端子孔１０ａの間の距離に等しくしてあり、接続電極１２の端子孔１２ａ，１２ｂ間の距離は接続電極１０，１０の端子孔１０ｂ，１０ｂ間の距離に等しくしてある。また、接続電極１３の端子孔１３ａ，１３ｂ間の距離は接続電極１０の端子孔１０ａと端子電極９の端子孔９ａの間の距離に等しくしてある。
【００１９】しかして、端子孔１１ａと端子孔９ａには、ダイオ−ド３のカソード側の端子とアノード側の端子をそれぞれ挿入して半田付けしてある。
【００２０】端子孔１１ｂと端子孔１０ａには、ツェナーダイオード４のカソード側の端子とアノード側の端子をそれぞれ挿入して半田付けしてある。
【００２１】端子孔１２ａと端子孔１０ｂには、ツェナーダイオード５のアノード側の端子とカソード側の端子をそれぞれ挿入して半田付けしてある。
【００２２】端子孔１２ｂと端子孔１０ｂには、ツェナーダイオード６のカソード側の端子とアノード側の端子をそれぞれ挿入して半田付けしてある。
【００２３】端子孔１３ａと端子孔１０ａには、ツェナーダイオード７のアノード側の端子とカソード側の端子をそれぞれ挿入して半田付けしてある。
【００２４】端子孔１３ｂと端子孔９ａには、ツェナーダイオード８のカソード側の端子とアノード側の端子をそれぞれ挿入して半田付けしてある。
【００２５】こうして主プリント配線板１と補助プリント配線板２との間に実装されたダイオード３及び各ツェナーダイオード４〜８は、両プリント配線板１，２の端子電極９及び接続電極１０〜１３によって図１（ｂ）に示すように直列に接続される。しかも、ダイオード３及び各ツェナーダイオード４〜８は、両プリント配線板１，２間に略垂直に立てた状態で実装されているので、プリント配線板１，２上における実装面積（占有面積）を小さくできる。
【００２６】また、回路配線（配線パターン）を主プリント配線板１と補助プリント配線板２とに分けて立体的に構成することができるので、回路配線の長さを最短にすることができ、配線インダクタンスを小さくすることができる。さらに、ダイオード３やツェナーダイオード４〜８で発生した熱は、プリント配線板１，２へ伝わり、両側のプリント配線板１，２から放熱されるので、放熱面積が大きくなり、放熱性が良好となる。
【００２７】
【発明の効果】本発明によれば、第１及び第２のプリント配線板間に略垂直に保護回路部品を実装することにより保護回路部品の実装面積を小さくすることができる。また、２枚のプリント配線板に回路配線を分離して形成できるので、回路配線の長さを短くして配線インダクタンスを減少させることができ、高周波・高速スイッチング素子の保護回路としても好適となる。さらに、放熱面積の増大により保護回路を構成する部品の放熱性が良好となり、保護回路の熱設計を容易にすることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施例によるスナバ回路の実装構造を示す斜視図、（ｂ）は（ａ）のスナバ回路を表わした電気回路図である。
【図２】スナバ回路の一例を示す電気回路図である。
【図３】（ａ）（ｂ）は従来例によるスナバ回路の抵抗の実装方法を示す平面図及びその回路図である。
【図４】別な構成のスナバ回路を示す電気回路図である。
【図５】同上のスナバ回路のＤＣ／ＤＣコンバーターへの適用例を示す電気回路図である。
【図６】（ａ）は図５のＭＯＳＦＥＴに掛かるドレイン−ソース間電圧ＶDSの時間変化を示す図、（ｂ）は図２の１次側の電流ＩPの時間変化を示す図、（ｃ）は図２の２次側の電流ＩSの時間変化を示す図である。
【符号の説明】
１，２ プリント配線板
３ ダイオード
４〜８ ツェナーダイオード
９ 端子電極
１０〜１３ 接続電極
【０００１】
【産業上の利用分野】本発明は、保護回路の実装構造に関する。具体的にいうと、本発明は、電力用半導体素子を保護するための保護回路の実装構造に関する。
【０００２】
【背景技術とその問題点】従来より、スイッチング電源やＤＣ／ＤＣコンバーター等の小型の電源装置においては、スイッチング素子を保護するためのスナバ回路（サージ吸収回路）が使用されている。
【０００３】図２は抵抗３３、コンデンサ３４及びダイオード３５によって構成されたスナバ回路を備えたＤＣ／ＤＣコンバータを示す回路図である。このスナバ回路は、抵抗３３とコンデンサ３４の並列体にダイオード３５を直列に接続したものであり、変圧器３２の一次側の端子間に接続されている。また、ダイオード３５は直流電源（図示せず）に対し逆バイアス方向に接続されている。この回路にあっては、ＭＯＳＦＥＴ３１がターンオフした瞬間に変圧器３２に蓄積されていたエネルギーはコンデンサ３４に移され、抵抗３３で消費される。これにより、ＭＯＳＦＥＴ３１がターンオフした瞬間におけるドレイン−ソース間電圧の急激な上昇が防止され、ＭＯＳＦＥＴ３１が保護される。
【０００４】このようなスナバ回路を具体化してプリント配線板に実装する場合、従来にあっては、１枚のプリント配線板上に平面的あるいは２次元的に実装されていた。しかも、装置の小型化を目的としてチップ抵抗を用いてスナバ回路を構成する場合には、チップ抵抗の定格電力が小さいために複数個のチップ抵抗を用いる必要があり、図３（ａ）に示すようにプリント配線板３９の配線パターン間４０，４１に多数のチップ抵抗３８を配列し、例えば図３（ｂ）のような回路となるようにチップ抵抗３８を接続していた。例えば、電気抵抗Ｒ（Ω），定格電力Ｐ（Ｗ）の２個の抵抗３３を定格電力Ｐ／５（Ｗ）のチップ抵抗３８で実装する場合には、図３（ｂ）に示すように、電気抵抗５Ｒ（Ω）のチップ抵抗３８を５個並列に接続した並列体を２組直列に接続しなければならなかった。
【０００５】このため、チップ抵抗を用いた場合には、抵抗の実装面積が増大するという不都合があった。また、このように多くのチップ抵抗を直列及び並列に接続すると、配線距離が長くなるために配線インダクタンスが増大し、高周波・高速スイッチング素子の保護には適さなかった。さらには、チップ抵抗の熱を１枚のプリント配線板から放熱させなければならないので、放熱効率が悪いという問題もあった。
【０００６】また、図４はツェナーダイオード３６とダイオード３７によって構成されたスナバ回路を備えたＤＣ／ＤＣコンバーターを示す回路図である。このスナバ回路は、ツェナーダイオード３６とダイオード３７の直列体であり、ツェナーダイオード３６は直流電源（図示せず）に対し順バイアス方向に接続されており、ダイオード３７は直流電源（図示せず）に対し逆バイアス方向に接続されている。このスナバ回路を用いることにより、変圧器３２の一次側の端子間の電圧はツェナーダイオード３６の動作電圧以下に制限される。これにより、ＭＯＳＦＥＴ３１のドレイン−ソース間に掛かる電圧は安全動作領域に制限され、ＭＯＳＦＥＴ３１が保護される。
【０００７】つぎに、ＤＣ／ＤＣコンバータに用いた場合の上記スナバ回路の働きを具体的に説明する。図５はＤＣ／ＤＣコンバータの一例を示す回路図、図６（ａ）（ｂ）（ｃ）はそれぞれ図５のＤＣ／ＤＣコンバータ（スナバ回路を設けられていないもの）における一次側回路に設けられたＭＯＳＦＥＴ３１の電圧、一次側回路に流れる電流ＩPおよび二次側回路ＩSに流れる電流を示すタイムチャートである。まず、図５のような構成のＤＣ／ＤＣコンバータにおけるスナバ回路を設けられていない場合の動作を説明する。一次側回路のＭＯＳＦＥＴ３１がオンになる（時間Ｔ１）と、一次側回路に電流ＩPが流れ出す。この後、ＭＯＳＦＥＴ３１がオフになると、ＭＯＳＦＥＴ３１のソース−ドレイン間電圧ＶDSが急上昇し、同時に一次側回路の電流ＩPが減少する（時間Ｔ２）。一次側回路の電流ＩPが減少すると、相互インダクタンスによって二次側回路に電流ＩSが流れ、同時に、自己インダクタンスによって一次側のＭＯＳＦＥＴ３１のソース−ドレイン間電圧ＶDSにスパイク電圧ＶPKが発生する。
【０００８】これに対し、図５に想像線によって示したように、一次側回路にダイオード３７とツェナーダイオード３６からなるスナバ回路を設けると、スナバ回路を通ってＭＯＳＦＥＴ３１のドレイン側から直流電源側へ電流が流れてスパイク電圧ＶPKがカットされる。
【０００９】しかしながら、このようなスナバ回路を具体化して配線基板に実装する場合も、従来にあっては、１枚の配線基板上に平面的あるいは２次元的に実装されていた。このため、電力用のパワーツェナーダイオードを使用しなければならない場合には、部品形状が大きくなり、実装面積が大きくなるという問題があった。
【００１０】
【発明が解決しようとする課題】本発明は、叙上の従来例の欠点に鑑みてなされたものであり、その目的とするところは、実装面積が著しく小さく、配線インダクタンスが小さく、かつ、放熱性の良好な保護回路の実装構造を提供することにある。
【００１１】
【課題を解決するための手段】本発明の保護回路の実装構造は、電力用半導体素子を保護するための保護回路の実装構造であって、第１のプリント配線板に対向させて第２のプリント配線板を配置し、前記保護回路を構成するための部品を両プリント配線板間に略垂直に配設し、第１及び第２のプリント配線板の配線パターンによって前記部品を接続して保護回路を形成したことを特徴としている。
【００１２】
【作用】本発明の保護回路の実装構造にあっては、対向させた第１及び第２のプリント配線板間に略垂直に保護回路部品を配設しているので、保護回路部品の実装面積を小さくすることができる。
【００１３】また、保護回路部品の両端に設けられた２枚のプリント配線板に保護回路の配線を分離して形成することができるので、保護回路の配線の長さを短くすることができ、配線インダクタンスを減少させることができる。従って、高周波・高速スイッチング素子の保護回路としても好適となる。
【００１４】さらに、保護回路部品の両端にそれぞれプリント配線板が配置されているので、双方のプリント配線板から放熱させることができ、保護回路を構成する部品の放熱性が良好となり、保護回路の熱設計が容易になる。
【００１５】
【実施例】図１（ａ）は本発明の一実施例による保護回路の実装構造を示す斜視図、図１（ｂ）は図１（ａ）の電気回路図である。本実施例の保護回路の実装構造にあっては、主プリント配線板１に補助プリント配線板２を平行に配置し、ダイオード３と複数個のツェナーダイオード４，５，６，７，８を２枚のプリント配線板１，２の間に垂直に立てて実装してある。複数個のツェナーダイオード４〜８は配線パターンによって全て同方向に直列に接続してあり、ダイオード３はこれらと逆方向に直列に接続してある。ここで、複数個のツェナーダイオード４〜８を直列に接続して用いているのは、大電力用のパワーツェナーダイオードを１個使用するよりも、小容量のツェナーダイオードを複数個使用するほうが、全体としての実装面積を小さくできるからである。したがって、例えば定格電力Ｐ（Ｗ），動作電圧ＶZD（Ｖ）のパワーツェナーダイオードを１個使用する場合には、定格電力Ｐ／ｎ（Ｗ）以上，動作電圧ＶZD／ｎ（Ｖ）の小容量のツェナーダイオードをｎ個直列に接続して使用する。以下、この実施例を図面に基づき、さらに詳細に説明する。
【００１６】主プリント配線板１の表面には、帯状をした端子電極９と短冊状をした接続電極１０を一直線上に形成してあり、これらを２列平行に形成してある。端子電極９，９の端部には端子孔９ａ，９ａを形成してあり、接続電極１０，１０の両端部には端子孔１０ａ，１０ｂ，１０ａ，１０ｂを形成してある。
【００１７】一方、補助プリント配線板２には短冊状をした３個の接続電極１１，１２，１３を形成してある。接続電極１１，１３は端子電極９，９の間隔と同じ間隔で平行に形成してあり、接続電極１２は接続電極１１，１３の端部から一定の距離を隔てて接続電極１１，１３と直角に形成してある。また、接続電極１１，１２，１３の両端部には端子孔１１ａ，１１ｂ；１２ａ，１２ｂ；１３ａ，１３ｂを形成してある。
【００１８】ここで、接続電極１１の端子孔１１ａ，１１ｂ間の距離は端子電極９の端子孔９ａと接続電極１０の端子孔１０ａの間の距離に等しくしてあり、接続電極１２の端子孔１２ａ，１２ｂ間の距離は接続電極１０，１０の端子孔１０ｂ，１０ｂ間の距離に等しくしてある。また、接続電極１３の端子孔１３ａ，１３ｂ間の距離は接続電極１０の端子孔１０ａと端子電極９の端子孔９ａの間の距離に等しくしてある。
【００１９】しかして、端子孔１１ａと端子孔９ａには、ダイオ−ド３のカソード側の端子とアノード側の端子をそれぞれ挿入して半田付けしてある。
【００２０】端子孔１１ｂと端子孔１０ａには、ツェナーダイオード４のカソード側の端子とアノード側の端子をそれぞれ挿入して半田付けしてある。
【００２１】端子孔１２ａと端子孔１０ｂには、ツェナーダイオード５のアノード側の端子とカソード側の端子をそれぞれ挿入して半田付けしてある。
【００２２】端子孔１２ｂと端子孔１０ｂには、ツェナーダイオード６のカソード側の端子とアノード側の端子をそれぞれ挿入して半田付けしてある。
【００２３】端子孔１３ａと端子孔１０ａには、ツェナーダイオード７のアノード側の端子とカソード側の端子をそれぞれ挿入して半田付けしてある。
【００２４】端子孔１３ｂと端子孔９ａには、ツェナーダイオード８のカソード側の端子とアノード側の端子をそれぞれ挿入して半田付けしてある。
【００２５】こうして主プリント配線板１と補助プリント配線板２との間に実装されたダイオード３及び各ツェナーダイオード４〜８は、両プリント配線板１，２の端子電極９及び接続電極１０〜１３によって図１（ｂ）に示すように直列に接続される。しかも、ダイオード３及び各ツェナーダイオード４〜８は、両プリント配線板１，２間に略垂直に立てた状態で実装されているので、プリント配線板１，２上における実装面積（占有面積）を小さくできる。
【００２６】また、回路配線（配線パターン）を主プリント配線板１と補助プリント配線板２とに分けて立体的に構成することができるので、回路配線の長さを最短にすることができ、配線インダクタンスを小さくすることができる。さらに、ダイオード３やツェナーダイオード４〜８で発生した熱は、プリント配線板１，２へ伝わり、両側のプリント配線板１，２から放熱されるので、放熱面積が大きくなり、放熱性が良好となる。
【００２７】
【発明の効果】本発明によれば、第１及び第２のプリント配線板間に略垂直に保護回路部品を実装することにより保護回路部品の実装面積を小さくすることができる。また、２枚のプリント配線板に回路配線を分離して形成できるので、回路配線の長さを短くして配線インダクタンスを減少させることができ、高周波・高速スイッチング素子の保護回路としても好適となる。さらに、放熱面積の増大により保護回路を構成する部品の放熱性が良好となり、保護回路の熱設計を容易にすることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施例によるスナバ回路の実装構造を示す斜視図、（ｂ）は（ａ）のスナバ回路を表わした電気回路図である。
【図２】スナバ回路の一例を示す電気回路図である。
【図３】（ａ）（ｂ）は従来例によるスナバ回路の抵抗の実装方法を示す平面図及びその回路図である。
【図４】別な構成のスナバ回路を示す電気回路図である。
【図５】同上のスナバ回路のＤＣ／ＤＣコンバーターへの適用例を示す電気回路図である。
【図６】（ａ）は図５のＭＯＳＦＥＴに掛かるドレイン−ソース間電圧ＶDSの時間変化を示す図、（ｂ）は図２の１次側の電流ＩPの時間変化を示す図、（ｃ）は図２の２次側の電流ＩSの時間変化を示す図である。
【符号の説明】
１，２ プリント配線板
３ ダイオード
４〜８ ツェナーダイオード
９ 端子電極
１０〜１３ 接続電極
【特許請求の範囲】
【請求項１】 電力用半導体素子を保護するための保護回路の実装構造であって、第１のプリント配線板に対向させて第２のプリント配線板を配置し、前記保護回路を構成するための部品を両プリント配線板間に略垂直に配設し、第１及び第２のプリント配線板の配線パターンによって前記部品を接続して保護回路を形成した保護回路の実装構造。
【請求項１】 電力用半導体素子を保護するための保護回路の実装構造であって、第１のプリント配線板に対向させて第２のプリント配線板を配置し、前記保護回路を構成するための部品を両プリント配線板間に略垂直に配設し、第１及び第２のプリント配線板の配線パターンによって前記部品を接続して保護回路を形成した保護回路の実装構造。
【図１】
【図２】
【図４】
【図５】
【図３】
【図６】
【図２】
【図４】
【図５】
【図３】
【図６】
【公開番号】特開平６−５８８７
【公開日】平成６年（１９９４）１月１４日
【国際特許分類】
【出願番号】特願平４−１８６０１９
【出願日】平成４年（１９９２）６月１８日
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【公開日】平成６年（１９９４）１月１４日
【国際特許分類】
【出願日】平成４年（１９９２）６月１８日
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
[ Back to top ]