保護回路
【課題】より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供する。
【解決手段】第１の実施形態の保護回路２は、抵抗値可変スイッチ１０，過電流検出部２０，制御電圧印加部３０，容量部４０，制御端子電圧変更部５０および外部端子１１を備える。抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。制御端子電圧変更部５０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に直列的に設けられたスイッチ５１および抵抗器５２を含む。
【解決手段】第１の実施形態の保護回路２は、抵抗値可変スイッチ１０，過電流検出部２０，制御電圧印加部３０，容量部４０，制御端子電圧変更部５０および外部端子１１を備える。抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。制御端子電圧変更部５０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に直列的に設けられたスイッチ５１および抵抗器５２を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路に関するものである。
【背景技術】
【０００２】
半導体回路等の電気回路の短絡に伴い、その電気回路に接続されている素子等に過大な電流が与えられる。この場合、素子に絶対最大定格を超える電流が流れ、素子が破壊される可能性がある。これを防止するために、過電流を検出して素子に流れる電流を低減する保護回路が知られている（特許文献１及び２）。しかし、素子に流れる電流を急に低減すると、寄生インダクタンスにより逆起電力が発生するため、素子の破壊が生じる問題がある。
【０００３】
この問題を解決することを意図して、特許文献１には、半導体素子に複数個の電流検出用抵抗と複数個の保護用半導体素子とが接続された短絡保護回路が記載されている。この短絡保護回路では半導体素子が接続している回路が短絡状態となった場合に、複数の保護用半導体素子を順次導通させて素子に流れる電流を段階的に低減する。これにより、逆起電力によって素子が破壊されることを回避しようとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３２３９７４号公報
【特許文献２】特開２００２−３５３７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の短絡保護回路では、複数の保護用半導体素子を順次導通させて素子に流れる電流を段階的に低減しているものの、各保護用半導体素子の導通は瞬時に行うため、電流が急激に変化していることに変わりはない。この結果、電流の急激な変化を打ち消すための逆起電力が発生するため、この逆起電力に因り半導体素子が破壊する問題は依然として残る。例えば、ＬＥＤディスプレイ、ＬＥＤバックライト又はアミューズメント機器（遊技機）などでは、機器の広範囲にＬＥＤが配置されるため、負荷となるＬＥＤとそれを駆動する駆動装置との配線距離が長くなり、これに伴い配線の寄生インダクタンスが大きくなるため、上記問題がより顕著になる。
【０００６】
そこで、本発明は、より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明に係る保護回路は、制御端子，第１端子および第２端子を有し、制御端子に印加される制御電圧値Ｖ１〜Ｖ２の範囲において第１端子と第２端子との間の抵抗値が制御電圧値に対して単調に連続的に変化し、制御電圧値がＶ１であるときの抵抗値より制御電圧値がＶ２であるときの抵抗値が大きい抵抗値可変スイッチと、抵抗値可変スイッチの制御端子に一端が接続された容量部と、抵抗値可変スイッチの第１端子と第２端子との間に流れる電流が所定の閾値より大きくなると非有意値から有意値に転じる過電流検出信号を出力する過電流検出部と、過電流検出信号が非有意値であるとき制御電圧値を出力端から出力して抵抗値可変スイッチの制御端子に印加し、過電流検出信号が有意値になると出力端をハイインピーダンス状態にする制御電圧印加部と、過電流検出信号が有意値になると、容量部を放電又は充電することで抵抗値可変スイッチの制御端子の電圧値をＶ１からＶ２へ向けて連続的に変化させる制御端子電圧変更部と、を備えることを特徴とする。
【０００８】
この保護回路では、過電流検出信号が有意値になると、容量部を放電又は充電することで抵抗値可変スイッチの制御端子に印加される制御電圧値をＶ１からＶ２へ向けて連続的に変化させる。これにより、第１端子と第２端子との間の抵抗値が連続的に大きくなり、抵抗値可変スイッチの第１端子と第２端子との間に流れる電流が連続的に小さくなる。したがって、抵抗値可変スイッチの制御端子に印加される制御電圧を瞬時にオフした場合に比べ、より効果的に素子の破壊を防ぐことが可能な保護回路を提供することができる。なお、抵抗値可変スイッチとしては、例えばＭＯＳトランジスタやバイポーラトランジスタが挙げられる。抵抗値可変スイッチがＭＯＳトランジスタである場合、制御端子がゲート端子であり、第１端子および第２端子のうち一方はソース端子で他方はドレイン端子である。抵抗値可変スイッチがバイポーラトランジスタである場合、制御端子がベース端子であり、第１端子および第２端子のうち一方はコレクタ端子で他方はエミッタ端子に相当する。
【０００９】
第１端子と第２端子との間の抵抗値は、抵抗値可変スイッチの制御端子に印加される制御電圧値Ｖ１〜Ｖ２の範囲において当該制御電圧値に対して単調に連続的に変化し、制御電圧値がＶ１であるときの当該抵抗値Ｒ１より制御電圧値がＶ２のときの当該抵抗値Ｒ２が大きい。すなわち、第１端子と第２端子との間の抵抗値は、制御電圧値がＶ１からＶ２へ向けて連続的に変化するに伴い単調に増加する。なお、制御電圧値Ｖ１とＶ２との大小関係は、用いる抵抗値可変スイッチの特性によって決定される。また、容量部は、コンデンサなどで意図的に構成した素子および寄生容量を含む。例えば、抵抗値可変スイッチがＭＯＳトランジスタである場合、ゲート容量が容量部となりうる。
【００１０】
より具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に直列的に設けられているスイッチおよび抵抗器を含み、過電流検出信号が有意値になると、スイッチをオンして、抵抗器の抵抗値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
【００１１】
またより具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に設けられているスイッチを含み、過電流検出信号が有意値になると、スイッチをオンして、スイッチのオン抵抗値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
【００１２】
またより具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に設けられている電流源を含み、過電流検出信号が有意値になると、電流源の動作を開始して、電流源の電流値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
【発明の効果】
【００１３】
本発明によれば、より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】比較例の保護回路１の構成を示す図である。
【図２】比較例の保護回路１における各ノードでの信号，電流または電圧の波形を説明する図である。
【図３】比較例の保護回路１の別のモードにおける各ノードでの信号，電流または電圧の波形を説明する図である。
【図４】第１実施形態の保護回路２の構成を示す図である。
【図５】第１実施形態の保護回路２の第１動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。
【図６】第１実施形態の保護回路２の第２動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。
【図７】第２実施形態の保護回路３の構成を示す図である。
【図８】第３実施形態の保護回路４の構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、初めに比較例について説明し、その後に本実施形態について説明する。
【００１６】
図１は、比較例の保護回路１の構成を示す図である。保護回路１は、抵抗値可変スイッチ１０，過電流検出部２０，制御電圧印加部３０および外部端子１１を備える。また、図１には外部端子１１に接続される配線１２，ＬＥＤ１３，抵抗器１４および一定電圧Ｖccを与える電源１５も示されている。
【００１７】
抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。抵抗値可変スイッチ１０の制御端子１０ａは制御電圧印加部３０に接続され、第１端子１０ｂは外部端子１１および配線１２を介してＬＥＤ１３に接続され、第２端子１０ｃは接地されている。抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流値は、抵抗器１４の抵抗値、ＬＥＤ１３のフォワード電圧、抵抗値可変スイッチ１０のオン抵抗値などにより決定される。抵抗値可変スイッチ１０としては、具体的には、ＮＭＯＳトランジスタが挙げられる。この場合、第１端子１０ｂがドレイン端子、第２端子１０ｃがソース端子、制御端子１０ａがゲート端子に相当する。以下、抵抗値可変スイッチ１０がＮＭＯＳトランジスタであるとして説明する。
【００１８】
過電流検出部２０は、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が過電流であるか否かを検出する。過電流検出部２０は、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈより大きくなると非有意値から有意値に転じる過電流検出信号を出力する。一方、当該電流が所定の閾値Ｉｔｈよりも小さい場合、過電流検出信号を非有意値として制御電圧印加部３０に出力する。なお、過電流検出信号は、デジタル信号であり、例えば、デジタル信号がハイレベルのとき有意値を表し、ローレベルのとき非有意値を表す。
【００１９】
制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号に基づいて、抵抗値可変スイッチ１０の制御端子１０ａに制御電圧を印加する。制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号が非有意値であった場合、制御電圧値を出力端３０ａから出力して抵抗値可変スイッチ１０の制御端子１０ａに後述する第１基準電位Ｖ１又は第２基準電位Ｖ２を印加する。制御端子１０ａに第１基準電位Ｖ１が印加された場合、第１端子１０ｂと第２端子１０ｃとの間に電流が流れ、ＬＥＤ１３が発光する。一方、制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号が有意値に転じると、抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ２を印加する。制御端子１０ａに第１基準電位Ｖ２が印加される場合、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が大きくなり、第１端子１０ｂと第２端子１０ｃとの間に電流がほとんどもしくは全く流れないため、ＬＥＤ１３が発光しない。
【００２０】
ここで、制御電圧印加部３０が抵抗値可変スイッチ１０の制御端子１０ａに印加する制御電圧値について説明する。制御電圧印加部３０は、例えば、ＰＭＯＳトランジスタ３１と、ＮＭＯＳトランジスタ３２と、ＰＭＯＳトランジスタ３１のゲート端子に与えられる第１入力信号Ｌ１を入力する第１入力端子３３と、ＮＭＯＳトランジスタ３２のゲート端子に与えられる第２入力信号Ｌ２を入力する第２入力端子３４とを含んで構成される。ＰＭＯＳトランジスタ３１は、第１基準電位Ｖ１が入力されるソース端子と、第１入力端子３３に接続されたゲート端子と、抵抗値可変スイッチ１０の制御端子１０ａに接続されたドレイン端子とを有する。ＮＭＯＳトランジスタ３２は、第２基準電位Ｖ２が入力されるソース端子と、第２入力端子３４に接続されたゲート端子と、抵抗値可変スイッチ１０の制御端子１０ａに接続されたドレイン端子を有する。
【００２１】
第１入力端子３３は、第１入力信号Ｌ１を入力する。第２入力端子３４は、第２入力信号Ｌ２を入力する。第１入力端子３３に入力される第１入力信号Ｌ１がローレベルであって、第２入力端子３４に入力される第２入力信号Ｌ２がローレベルであるとき、ＰＭＯＳトランジスタ３１がオン状態に、ＮＭＯＳトランジスタ３２がオフ状態となり、この結果、ＰＭＯＳトランジスタ３１から第１基準電位Ｖ１が抵抗値可変スイッチ１０の制御端子１０ａに印加される。逆に、第１入力端子３３に入力される第１入力信号Ｌ１がハイレベルであって、第２入力端子３４に入力される第２入力信号Ｌ２がハイレベルであるとき、ＰＭＯＳトランジスタ３１がオフ状態に、ＮＭＯＳトランジスタ３２がオン状態となり、この結果、ＮＭＯＳトランジスタ３２から第２基準電位Ｖ２が抵抗値可変スイッチ１０の制御端子１０ａに印加される。なお、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈより大きくならずに過電流検出部２０が出力する過電流検出信号が非有意値である（通常動作）期間は、抵抗値可変スイッチ１０の制御端子１０ａには制御電圧Ｖ１またはＶ２が制御電圧印加部３０によって印加される。
【００２２】
ＬＥＤ１３は、そのアノードが抵抗器１４を介して電源１５と接続され、カソードが配線１２および外部端子１１を介して保護回路１と接続される。制御電圧印加部３０が抵抗値可変スイッチ１０の制御端子１０ａに第１基準電位Ｖ１を印加する場合、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が小さくなって第１端子１０ｂと第２端子１０ｃとの間に流れる電流が増大し、ＬＥＤ１３が発光する。一方、制御電圧印加部３０が抵抗値可変スイッチ１０の制御端子１０ａに第２基準電位Ｖ２を印加する場合、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間の抵抗値が大きくなって、第１端子１０ｂと第２端子１０ｃとの間に電流がほとんどもしくは全く流れないため、ＬＥＤ１３が発光しない。
【００２３】
図２は、比較例の保護回路１における各ノードでの信号，電流または電圧の波形を説明する図である。同図（ａ）は、制御電圧印加部３０によって抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値の波形、（ｂ）は、抵抗値可変スイッチ１０に流れる電流の波形、（ｃ）は、過電流検出部２０によって出力される過電流検出信号の波形、（ｄ）は、外部端子１１の電圧の波形をそれぞれ示す。ただし、図２は、制御電圧印加部３０に入力される過電流検出信号が非有意値である期間、すなわち、過電流検出部２０によって抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈより大きくならない通常動作の場合の当該波形を説明する図である。
【００２４】
図２（ａ）に示すように、抵抗値可変スイッチ１０の制御端子１０ａには制御電圧Ｖ１またはＶ２が制御電圧印加部３０によって印加される。制御端子１０ａに印加される制御電圧により、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が変化する。制御端子１０ａに制御電圧Ｖ１が印加される場合は当該電流の電流値が大きく、制御端子１０ａに制御電圧Ｖ２が印加される場合は当該電流の電流値が小さくなる(同図（ｂ）)。外部端子１１の電圧も同様に制御端子１０ａに印加される制御電圧によって変化する。外部端子１１の電圧は、制御端子１０ａに制御電圧Ｖ１が印加される場合、接地電位に近い値となる。一方、外部端子１１の電圧は、制御端子１０ａに制御電圧Ｖ２が印加される場合、Ｖｃｃに近い値となる(同図（ｄ）)。なお、上述したように過電流検出部２０からは過電流検出信号が非有意値で出力される(同図（ｃ）)。
【００２５】
図３は、比較例の保護回路１の別の動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。すなわち、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈより大きくなり、過電流検出部２０から出力される過電流検出信号が非有意値から有意値に転じる場合の当該波形を説明する図である。同図（ａ）は、制御電圧印加部３０によって抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値の波形、（ｂ）は、抵抗値可変スイッチ１０に流れる電流の波形、（ｃ）は、過電流検出部２０によって出力される過電流検出信号の波形、（ｄ）は、外部端子１１の電圧の波形をそれぞれ示す。ＬＥＤ１３のカソードと電源１５との間で短絡が生じると、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈを越える。当該電流が所定の閾値を越えたのち、当該電流が所定の閾値Ｉｔｈを越えたことが過電流検出部２０によって検知され、過電流検出信号が非有意値から有意値に転じる（同図（ｃ）の時刻Ｔ１）。過電流検出信号が非有意値から有意値に転じると、抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ２が印加される（同図（ａ））。それに伴って、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が急に低減される（同図（ｂ））。この瞬間、配線１２のインダクタンス成分によって大きな逆起電圧Ｖ＝Ｌ（ｄｉ/ｄｔ）が発生し（同図（ｄ））、この逆起電圧Ｖにより、保護回路１、抵抗値可変スイッチ１０、または外部端子１１に電気的に接続される素子（図示せず）が破壊される可能性がある。
【００２６】
なお、特許文献１に記載の短絡保護回路は、半導体素子（ＭＯＳトランジスタ）に流れる電流Ｉを段階的に低減しているものの、電流Ｉを急激に低減していることに変わりはない。このため、比較例と同様に逆起電圧Ｖが発生し、保護回路１又は抵抗値可変スイッチ１０が破壊される。一方、以下に説明する本実施形態の保護回路は、過電流検出信号が非有意値から有意値に転じると、抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値をＶ１からＶ２へ向けて連続的に変化させる。このため、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に大きくなり、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に小さくなる。したがって、特許文献１に記載の短絡保護回路より効果的に素子の破壊を防ぐことが可能な保護回路２を提供することができる。
【００２７】
図４は、第１実施形態の保護回路２の構成を示す図である。図１に示された比較例の保護回路１と比較すると、図４に示される第１実施形態の保護回路２は、抵抗値可変スイッチ１０，過電流検出部２０および制御電圧印加部３０の機能が相違する点に加えて、抵抗値可変スイッチ１０の制御端子１０ａに一端が接続された容量部４０を備える点、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に設けられる制御端子電圧変更部５０を備える点で相違する。保護回路２のその他の構成（外部端子１１）は、比較例の保護回路１と同一である。以下、比較例と異なる点を中心に、第１実施形態の保護回路２について説明する。
【００２８】
抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。制御端子１０ａは制御電圧印加部３０と接続され、第１端子１０ｂは外部端子１１を介して配線１２等と接続され、第２端子１０ｃは接地されている。抵抗値可変スイッチ１０は、制御端子１０ａに制御電圧印加部３０から制御電圧値Ｖ１〜Ｖ２が印加されると、当該制御電圧値に応じて第１端子１０ｂと第２端子１０ｃとの間の抵抗値を変化させる。後述する制御端子電圧変更部５０によって、抵抗値可変スイッチ１０の制御端子１０ａの制御電圧値がＶ１からＶ２へ向けて連続的に変化すると、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に変化する。この結果、抵抗値可変スイッチ１０は、第１端子１０ｂと第２端子１０ｃとの間に流れる電流を連続的に変化させる。抵抗値可変スイッチ１０は、具体的には、ＮＭＯＳトランジスタであり、この場合、第１端子１０ｂがドレイン端子、第２端子１０ｃがソース端子、制御端子１０ａがゲート端子に相当する。以下、抵抗値可変スイッチ１０がＮＭＯＳトランジスタであるとして説明する。
【００２９】
過電流検出部２０は、比較例の過電流検出部２０と構成は同一であるが、過電流検出信号の出力先が比較例と異なる。すなわち、過電流検出部２０は、過電流検出信号を制御電圧印加部３０に加え、後述する制御端子電圧変更部５０にも出力する。
【００３０】
制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号に基づいて、抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ１〜Ｖ２を印加する。制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号が非有意値である場合、制御電圧値を出力端３０ａから出力して抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ１〜Ｖ２を印加する。一方、制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、出力端３０ａをハイインピーダンス状態にする。
【００３１】
容量部４０は、制御電圧印加部３０の電流駆動能力に応じた充放電量で充放電され、制御端子１０ａの電圧が変化する。また、容量部４０は、制御電圧印加部３０の出力端３０ａがハイインピーダンス状態になると、後述する制御端子電圧変更部５０によって充放電される。なお、容量部４０は、コンデンサなどで意図的に構成した素子および寄生容量を含む。抵抗値可変スイッチ１０がＭＯＳトランジスタである場合は、ゲート容量が容量部となりうる。
【００３２】
制御端子電圧変更部５０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に直列的に設けられたスイッチ５１および抵抗器５２を含む。スイッチ５１は、具体的にＮＭＯＳトランジスタであり、過電流検出部２０と接続されたゲート端子と、抵抗器５２に接続されたドレイン端子と、基準電位端子と接続（接地）されたソース端子を有する。スイッチ５１は、過電流検出部２０から入力される過電流検出信号によって制御され、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じるとオン状態になり、過電流検出部２０から入力された過電流検出信号が非有意値になるとオフ状態になる。抵抗器５２は、その一端が抵抗値可変スイッチ１０の制御端子１０ａと接続され、他端がスイッチ５１と接続されている。
【００３３】
制御端子電圧変更部５０は、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、スイッチ５１をオン状態にする。制御端子電圧変更部５０は、スイッチ５１がオン状態になると、抵抗器５２を介し容量部４０を充放電して抵抗値可変スイッチ１０の制御端子１０ａに印加される電圧値をＶ１からＶ２へ向けて連続的に変化させる。これによって、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に大きくなり、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に小さくなる。
【００３４】
次に、第１実施形態の保護回路２における各ノードでの信号，電流または電圧の波形を、第１動作モードと第２動作モードに分けて説明する。第１動作モード、第２動作モードとも、過電流検出部２０から出力された過電流検出信号が非有意値から有意値に転じると、制御端子電圧変更部５０によって抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的な変化を開始する。第１動作モードでは、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下になっても、過電流検出信号の有意値を保持する。この結果、抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する。一方、第２動作モードでは、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下まで低減されると、過電流検出信号が有意値から非有意値に戻る。この結果、抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する途中で、制御端子１０ａに制御電圧印加部３０によって制御電圧Ｖ２が印加されると、電圧値が急激に低下する。
【００３５】
図５は、第１実施形態の保護回路２の第１動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。同図（ａ）は、制御電圧印加部３０によって抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値の波形、（ｂ）は、抵抗値可変スイッチ１０に流れる電流の波形、（ｃ）は、過電流検出部２０によって出力される過電流検出信号の波形、（ｄ）は、外部端子１１の電圧の波形をそれぞれ示す。抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ１が印加されているときにＬＥＤ１３のカソードと電源１５との間で短絡が生じると、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈを越える。当該電流が所定の閾値Ｉｔｈを越えたのち、当該電流が所定の閾値Ｉｔｈを越えたことが過電流検出部２０によって検知され、過電流検出信号が非有意値から有意値に転じる（同図（ｃ）の時刻Ｔ１）。過電流検出信号が非有意値から有意値に転じると、制御電圧印加部３０の出力端３０ａがハイインピーダンス状態になるとともに、制御端子電圧変更部５０のスイッチ５１がオン状態になる。スイッチ５１がオン状態になると、抵抗器５２を介し容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する（同図（ａ））。それに伴い、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に低減する（同図（ｂ））。その結果、配線１２のインダクタンス成分によって大きな逆起電圧Ｖが発生しにくくなり（同図（ｄ））、保護回路２、抵抗値可変スイッチ１０、または外部端子１１に電気的に接続される素子（図示せず）の破壊が抑えられる。なお、Ｖ１からＶ２への電圧値の変化は、抵抗器５２の抵抗値および容量部４０の容量値に応じた速さで生じる。
【００３６】
また、上述したように第１動作モードでは、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下になっても、過電流検出信号の有意値を保持する（図５（ｃ））。過電流検出信号の有意値を保持は、例えば、過電流検出部２０の中の記憶部（図示せず）によって実現されることが好ましい。この場合、過電流検出部２０は、過電流検出信号が一瞬でも有意値になると、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下になっても、過電流検出部２０は過電流検出信号の有意値を保持する。その後、図示しない制御部から過電流検出部２０に有意値を解除する信号が入力されることによって、過電流検出信号の有意値の保持は解除される。有意値が解除され非有意値に戻った後に、再び制御端子１０ａの電圧に制御電圧印加部３０によって制御電圧Ｖ１が印加され、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈを越えると、再び過電流検出信号は非有意値から有意値に転じ（時刻Ｔ２）、制御端子電圧変更部５０によって容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａに印加される電圧値がＶ１からＶ２へ向けて連続的に変化する。保護回路２は、短絡がなくなるまでこの動作を繰り返す。
【００３７】
図６は、第１実施形態の保護回路２の第２動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。同図（ａ）は、制御電圧印加部３０によって抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値の波形、（ｂ）は、抵抗値可変スイッチ１０に流れる電流の波形、（ｃ）は、過電流検出部２０によって出力される過電流検出信号の波形、（ｄ）は、外部端子１１の電圧の波形をそれぞれ示す。第２動作モードでは、まず、第１動作モードと同様に過電流検出信号が非有意値から有意値に転じる（同図（ｃ）の時刻Ｔ１）と、制御電圧印加部３０の出力端３０ａがハイインピーダンス状態になるとともに、制御端子電圧変更部５０のスイッチ５１がオン状態になる。これにより制御端子電圧変更部５０によって抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化し始める（同図（ａ））。このとき制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する途中で、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下まで低減されると、過電流検出信号が有意値から非有意値に戻る（図６（ｃ）の時刻Ｔ１′）。過電流検出信号が非有意値に戻り、制御端子１０ａの電圧に制御電圧印加部３０によって制御電圧Ｖ２が印加されると、電圧値が急激に低下する。これにより、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が急激に低減する（同図（ｂ））。しかしながら、当該電流の変化は、所定の閾値Ｉｔｈ以下の範囲内での電流の変化であるため、配線１２のインダクタンス成分によって大きな逆起電圧Ｖが発生しにくく（同図（ｄ））、保護回路２、抵抗値可変スイッチ１０、または外部端子１１に電気的に接続される素子（図示せず）の破壊が抑えられる。
【００３８】
過電流検出信号が非有意値に戻った後に、再び制御端子１０ａの電圧に制御電圧印加部３０によって制御電圧Ｖ１が印加され、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈを越えると、再び過電流検出信号は非有意値から有意値に転じ（時刻Ｔ２）、制御端子電圧変更部５０によって容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａに印加される電圧値がＶ１からＶ２へ向けて連続的に変化する。保護回路２は、短絡がなくなるまでこの動作を繰り返す。なお、過電流検出信号が非有意値に戻った後、制御端子１０ａの電圧に制御電圧印加部３０によって制御電圧Ｖ２を印加し続けてもよい。この場合、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流を所定の閾値Ｉｔｈ以下に保持できる。
【００３９】
図７は、第２実施形態の保護回路３の構成を示す図である。図４に示された第１実施形態の保護回路２の構成と比較すると、図７に示される第２実施形態の保護回路３は、制御端子電圧変更部５０に替えて制御端子電圧変更部６０を備える点で相違する。制御端子電圧変更部６０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に設けられるスイッチ６１を含む。また、スイッチ６１は、その一端が抵抗値可変スイッチ１０の制御端子１０ａと接続され、他端が基準電位端子に接続（接地）されている。
【００４０】
すなわち、第２実施形態の保護回路３では、制御端子電圧変更部６０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に設けられているスイッチ６１を含む。スイッチ６１は、具体的にＮＭＯＳトランジスタであり、過電流検出部２０から入力される過電流検出信号によって制御される。制御端子電圧変更部６０は、過電流検出部２０と接続されたゲート端子と、抵抗値可変スイッチ１０の制御端子１０ａと接続されたドレイン端子と、基準電位端子に接続（接地）されたソース端子を有する。スイッチ６１は、過電流検出部２０から入力される過電流検出信号が非有意値から有意値に転じるとオン状態になり、過電流検出信号が非有意値のときにオフ状態になる。
【００４１】
第２実施形態の保護回路３では、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、制御電圧印加部３０によって出力端３０ａがハイインピーダンス状態にされるとともに、制御端子電圧変更部６０によってスイッチ６１がオン状態になる。これにより、スイッチ６１のドレイン端子とソース端子との間に電流が流れる。当該電流値は、スイッチ６１のオン抵抗値に応じた値となる。スイッチ６１がオン状態になると、容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する。これによって、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に大きくなり、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に低減する。この結果、より効果的に素子の破壊を防ぐことが可能となる。なお、Ｖ１からＶ２への電圧値の変化は、スイッチ６１のオン抵抗値および容量部４０の容量値に応じた速さで生じる。すなわち、スイッチ６１のオン抵抗値が大きいほど、スイッチ６１のドレイン端子とソース端子との間に流す電流値は小さくなるので、Ｖ１からＶ２への電圧値の変化はゆっくり行われる。
【００４２】
図８は、第３実施形態の保護回路４の構成を示す図である。図４に示された第１実施形態の保護回路２の構成と比較すると、図８に示される第３実施形態の保護回路４は、保護回路２の制御端子電圧変更部５０に替えて制御端子電圧変更部７０を備える点で相違する。制御端子電圧変更部７０は、電流源７１を含み、その一端が抵抗値可変スイッチ１０の制御端子１０ａと接続され、他端が基準電位端子に接続（接地）されている。
【００４３】
電流源７１は、過電流検出部２０から入力された過電流検出信号に基づいて、一定電流を発生する。電流源７１は、過電流検出部２０から入力された過電流検出信号が非有意値である場合、電流を発生しない。一方、電流源７１は、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、一定電流を発生する。
【００４４】
第３実施形態の保護回路４では、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、制御電圧印加部３０によって出力端３０ａがハイインピーダンス状態にされるとともに、制御端子電圧変更部７０によって電流源７１から一定電流が流れる。電流源７１から一定電流が流れると、容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する。これにより、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に大きくなり、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に低減する。この結果、より効果的に素子の破壊を防ぐことが可能となる。なお、Ｖ１からＶ２への電圧値の変化は、電流源７１の電流値および容量部４０の容量値に応じた速さで生じる。
【００４５】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
【００４６】
第１の実施形態，第２の実施形態および第３の実施形態では、抵抗値可変スイッチ１０がＮＭＯＳトランジスタである場合の回路構成を例示したが、抵抗値可変スイッチ１０がＰＭＯＳトランジスタである場合の回路構成であっても本発明が適用可能である。また、抵抗値可変スイッチ１０は、バイポーラトランジスタを用いてもよい。バイポーラトランジスタとしては、ＮＰＮ型バイポーラトランジスタおよびＰＮＰ型バイポーラトランジスタの両方を適用できる。
【００４７】
また、制御電圧印加部３０の構成は、本実施形態に限られるものではない。本実施形態の制御電圧印加部３０は、ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ３２とを含んで構成されるとしたが、例えば、ＰＭＯＳトランジスタ３１のみで構成されてもよい。
【００４８】
また、制御端子電圧変更部５０の構成は、抵抗値可変スイッチの制御端子１０ａに印加される電圧値をＶ１からＶ２へ向けて連続的に変化できる構成であれば、本実施形態に限定されない。例えば、保護回路２のスイッチ５１としてＰＭＯＳトランジスタを用いることも可能である。
【００４９】
また、外部端子１１には、ＬＥＤ１３に限られることなく、他の電気部品でも接続することができる。外部端子１１と電気部品との配線１２の距離が長く、配線１２の寄生インダクタンスが大きい場合であっても、大きな逆起電圧Ｖが発生しにくくなるため効果的に保護回路２又は抵抗値可変スイッチ１０の破壊を防ぐことが可能である。
【符号の説明】
【００５０】
１，２，３，４…保護回路、１０…抵抗値可変スイッチ、１１…外部端子、２０…過電流検出部，３０…制御電圧印加部、３１…ＰＭＯＳトランジスタ、３２…ＮＭＯＳトランジスタ、３３…第１入力端子、３４…第２入力端子、４０…容量部、５０…制御端子電圧変更部、５１…スイッチ、５２…抵抗器、６０…制御端子電圧変更部、６１…スイッチ、７０…制御端子電圧変更部、７１…電流源。
【技術分野】
【０００１】
本発明は、保護回路に関するものである。
【背景技術】
【０００２】
半導体回路等の電気回路の短絡に伴い、その電気回路に接続されている素子等に過大な電流が与えられる。この場合、素子に絶対最大定格を超える電流が流れ、素子が破壊される可能性がある。これを防止するために、過電流を検出して素子に流れる電流を低減する保護回路が知られている（特許文献１及び２）。しかし、素子に流れる電流を急に低減すると、寄生インダクタンスにより逆起電力が発生するため、素子の破壊が生じる問題がある。
【０００３】
この問題を解決することを意図して、特許文献１には、半導体素子に複数個の電流検出用抵抗と複数個の保護用半導体素子とが接続された短絡保護回路が記載されている。この短絡保護回路では半導体素子が接続している回路が短絡状態となった場合に、複数の保護用半導体素子を順次導通させて素子に流れる電流を段階的に低減する。これにより、逆起電力によって素子が破壊されることを回避しようとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３２３９７４号公報
【特許文献２】特開２００２−３５３７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の短絡保護回路では、複数の保護用半導体素子を順次導通させて素子に流れる電流を段階的に低減しているものの、各保護用半導体素子の導通は瞬時に行うため、電流が急激に変化していることに変わりはない。この結果、電流の急激な変化を打ち消すための逆起電力が発生するため、この逆起電力に因り半導体素子が破壊する問題は依然として残る。例えば、ＬＥＤディスプレイ、ＬＥＤバックライト又はアミューズメント機器（遊技機）などでは、機器の広範囲にＬＥＤが配置されるため、負荷となるＬＥＤとそれを駆動する駆動装置との配線距離が長くなり、これに伴い配線の寄生インダクタンスが大きくなるため、上記問題がより顕著になる。
【０００６】
そこで、本発明は、より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明に係る保護回路は、制御端子，第１端子および第２端子を有し、制御端子に印加される制御電圧値Ｖ１〜Ｖ２の範囲において第１端子と第２端子との間の抵抗値が制御電圧値に対して単調に連続的に変化し、制御電圧値がＶ１であるときの抵抗値より制御電圧値がＶ２であるときの抵抗値が大きい抵抗値可変スイッチと、抵抗値可変スイッチの制御端子に一端が接続された容量部と、抵抗値可変スイッチの第１端子と第２端子との間に流れる電流が所定の閾値より大きくなると非有意値から有意値に転じる過電流検出信号を出力する過電流検出部と、過電流検出信号が非有意値であるとき制御電圧値を出力端から出力して抵抗値可変スイッチの制御端子に印加し、過電流検出信号が有意値になると出力端をハイインピーダンス状態にする制御電圧印加部と、過電流検出信号が有意値になると、容量部を放電又は充電することで抵抗値可変スイッチの制御端子の電圧値をＶ１からＶ２へ向けて連続的に変化させる制御端子電圧変更部と、を備えることを特徴とする。
【０００８】
この保護回路では、過電流検出信号が有意値になると、容量部を放電又は充電することで抵抗値可変スイッチの制御端子に印加される制御電圧値をＶ１からＶ２へ向けて連続的に変化させる。これにより、第１端子と第２端子との間の抵抗値が連続的に大きくなり、抵抗値可変スイッチの第１端子と第２端子との間に流れる電流が連続的に小さくなる。したがって、抵抗値可変スイッチの制御端子に印加される制御電圧を瞬時にオフした場合に比べ、より効果的に素子の破壊を防ぐことが可能な保護回路を提供することができる。なお、抵抗値可変スイッチとしては、例えばＭＯＳトランジスタやバイポーラトランジスタが挙げられる。抵抗値可変スイッチがＭＯＳトランジスタである場合、制御端子がゲート端子であり、第１端子および第２端子のうち一方はソース端子で他方はドレイン端子である。抵抗値可変スイッチがバイポーラトランジスタである場合、制御端子がベース端子であり、第１端子および第２端子のうち一方はコレクタ端子で他方はエミッタ端子に相当する。
【０００９】
第１端子と第２端子との間の抵抗値は、抵抗値可変スイッチの制御端子に印加される制御電圧値Ｖ１〜Ｖ２の範囲において当該制御電圧値に対して単調に連続的に変化し、制御電圧値がＶ１であるときの当該抵抗値Ｒ１より制御電圧値がＶ２のときの当該抵抗値Ｒ２が大きい。すなわち、第１端子と第２端子との間の抵抗値は、制御電圧値がＶ１からＶ２へ向けて連続的に変化するに伴い単調に増加する。なお、制御電圧値Ｖ１とＶ２との大小関係は、用いる抵抗値可変スイッチの特性によって決定される。また、容量部は、コンデンサなどで意図的に構成した素子および寄生容量を含む。例えば、抵抗値可変スイッチがＭＯＳトランジスタである場合、ゲート容量が容量部となりうる。
【００１０】
より具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に直列的に設けられているスイッチおよび抵抗器を含み、過電流検出信号が有意値になると、スイッチをオンして、抵抗器の抵抗値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
【００１１】
またより具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に設けられているスイッチを含み、過電流検出信号が有意値になると、スイッチをオンして、スイッチのオン抵抗値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
【００１２】
またより具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に設けられている電流源を含み、過電流検出信号が有意値になると、電流源の動作を開始して、電流源の電流値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
【発明の効果】
【００１３】
本発明によれば、より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】比較例の保護回路１の構成を示す図である。
【図２】比較例の保護回路１における各ノードでの信号，電流または電圧の波形を説明する図である。
【図３】比較例の保護回路１の別のモードにおける各ノードでの信号，電流または電圧の波形を説明する図である。
【図４】第１実施形態の保護回路２の構成を示す図である。
【図５】第１実施形態の保護回路２の第１動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。
【図６】第１実施形態の保護回路２の第２動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。
【図７】第２実施形態の保護回路３の構成を示す図である。
【図８】第３実施形態の保護回路４の構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、初めに比較例について説明し、その後に本実施形態について説明する。
【００１６】
図１は、比較例の保護回路１の構成を示す図である。保護回路１は、抵抗値可変スイッチ１０，過電流検出部２０，制御電圧印加部３０および外部端子１１を備える。また、図１には外部端子１１に接続される配線１２，ＬＥＤ１３，抵抗器１４および一定電圧Ｖccを与える電源１５も示されている。
【００１７】
抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。抵抗値可変スイッチ１０の制御端子１０ａは制御電圧印加部３０に接続され、第１端子１０ｂは外部端子１１および配線１２を介してＬＥＤ１３に接続され、第２端子１０ｃは接地されている。抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流値は、抵抗器１４の抵抗値、ＬＥＤ１３のフォワード電圧、抵抗値可変スイッチ１０のオン抵抗値などにより決定される。抵抗値可変スイッチ１０としては、具体的には、ＮＭＯＳトランジスタが挙げられる。この場合、第１端子１０ｂがドレイン端子、第２端子１０ｃがソース端子、制御端子１０ａがゲート端子に相当する。以下、抵抗値可変スイッチ１０がＮＭＯＳトランジスタであるとして説明する。
【００１８】
過電流検出部２０は、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が過電流であるか否かを検出する。過電流検出部２０は、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈより大きくなると非有意値から有意値に転じる過電流検出信号を出力する。一方、当該電流が所定の閾値Ｉｔｈよりも小さい場合、過電流検出信号を非有意値として制御電圧印加部３０に出力する。なお、過電流検出信号は、デジタル信号であり、例えば、デジタル信号がハイレベルのとき有意値を表し、ローレベルのとき非有意値を表す。
【００１９】
制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号に基づいて、抵抗値可変スイッチ１０の制御端子１０ａに制御電圧を印加する。制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号が非有意値であった場合、制御電圧値を出力端３０ａから出力して抵抗値可変スイッチ１０の制御端子１０ａに後述する第１基準電位Ｖ１又は第２基準電位Ｖ２を印加する。制御端子１０ａに第１基準電位Ｖ１が印加された場合、第１端子１０ｂと第２端子１０ｃとの間に電流が流れ、ＬＥＤ１３が発光する。一方、制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号が有意値に転じると、抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ２を印加する。制御端子１０ａに第１基準電位Ｖ２が印加される場合、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が大きくなり、第１端子１０ｂと第２端子１０ｃとの間に電流がほとんどもしくは全く流れないため、ＬＥＤ１３が発光しない。
【００２０】
ここで、制御電圧印加部３０が抵抗値可変スイッチ１０の制御端子１０ａに印加する制御電圧値について説明する。制御電圧印加部３０は、例えば、ＰＭＯＳトランジスタ３１と、ＮＭＯＳトランジスタ３２と、ＰＭＯＳトランジスタ３１のゲート端子に与えられる第１入力信号Ｌ１を入力する第１入力端子３３と、ＮＭＯＳトランジスタ３２のゲート端子に与えられる第２入力信号Ｌ２を入力する第２入力端子３４とを含んで構成される。ＰＭＯＳトランジスタ３１は、第１基準電位Ｖ１が入力されるソース端子と、第１入力端子３３に接続されたゲート端子と、抵抗値可変スイッチ１０の制御端子１０ａに接続されたドレイン端子とを有する。ＮＭＯＳトランジスタ３２は、第２基準電位Ｖ２が入力されるソース端子と、第２入力端子３４に接続されたゲート端子と、抵抗値可変スイッチ１０の制御端子１０ａに接続されたドレイン端子を有する。
【００２１】
第１入力端子３３は、第１入力信号Ｌ１を入力する。第２入力端子３４は、第２入力信号Ｌ２を入力する。第１入力端子３３に入力される第１入力信号Ｌ１がローレベルであって、第２入力端子３４に入力される第２入力信号Ｌ２がローレベルであるとき、ＰＭＯＳトランジスタ３１がオン状態に、ＮＭＯＳトランジスタ３２がオフ状態となり、この結果、ＰＭＯＳトランジスタ３１から第１基準電位Ｖ１が抵抗値可変スイッチ１０の制御端子１０ａに印加される。逆に、第１入力端子３３に入力される第１入力信号Ｌ１がハイレベルであって、第２入力端子３４に入力される第２入力信号Ｌ２がハイレベルであるとき、ＰＭＯＳトランジスタ３１がオフ状態に、ＮＭＯＳトランジスタ３２がオン状態となり、この結果、ＮＭＯＳトランジスタ３２から第２基準電位Ｖ２が抵抗値可変スイッチ１０の制御端子１０ａに印加される。なお、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈより大きくならずに過電流検出部２０が出力する過電流検出信号が非有意値である（通常動作）期間は、抵抗値可変スイッチ１０の制御端子１０ａには制御電圧Ｖ１またはＶ２が制御電圧印加部３０によって印加される。
【００２２】
ＬＥＤ１３は、そのアノードが抵抗器１４を介して電源１５と接続され、カソードが配線１２および外部端子１１を介して保護回路１と接続される。制御電圧印加部３０が抵抗値可変スイッチ１０の制御端子１０ａに第１基準電位Ｖ１を印加する場合、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が小さくなって第１端子１０ｂと第２端子１０ｃとの間に流れる電流が増大し、ＬＥＤ１３が発光する。一方、制御電圧印加部３０が抵抗値可変スイッチ１０の制御端子１０ａに第２基準電位Ｖ２を印加する場合、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間の抵抗値が大きくなって、第１端子１０ｂと第２端子１０ｃとの間に電流がほとんどもしくは全く流れないため、ＬＥＤ１３が発光しない。
【００２３】
図２は、比較例の保護回路１における各ノードでの信号，電流または電圧の波形を説明する図である。同図（ａ）は、制御電圧印加部３０によって抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値の波形、（ｂ）は、抵抗値可変スイッチ１０に流れる電流の波形、（ｃ）は、過電流検出部２０によって出力される過電流検出信号の波形、（ｄ）は、外部端子１１の電圧の波形をそれぞれ示す。ただし、図２は、制御電圧印加部３０に入力される過電流検出信号が非有意値である期間、すなわち、過電流検出部２０によって抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈより大きくならない通常動作の場合の当該波形を説明する図である。
【００２４】
図２（ａ）に示すように、抵抗値可変スイッチ１０の制御端子１０ａには制御電圧Ｖ１またはＶ２が制御電圧印加部３０によって印加される。制御端子１０ａに印加される制御電圧により、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が変化する。制御端子１０ａに制御電圧Ｖ１が印加される場合は当該電流の電流値が大きく、制御端子１０ａに制御電圧Ｖ２が印加される場合は当該電流の電流値が小さくなる(同図（ｂ）)。外部端子１１の電圧も同様に制御端子１０ａに印加される制御電圧によって変化する。外部端子１１の電圧は、制御端子１０ａに制御電圧Ｖ１が印加される場合、接地電位に近い値となる。一方、外部端子１１の電圧は、制御端子１０ａに制御電圧Ｖ２が印加される場合、Ｖｃｃに近い値となる(同図（ｄ）)。なお、上述したように過電流検出部２０からは過電流検出信号が非有意値で出力される(同図（ｃ）)。
【００２５】
図３は、比較例の保護回路１の別の動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。すなわち、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈより大きくなり、過電流検出部２０から出力される過電流検出信号が非有意値から有意値に転じる場合の当該波形を説明する図である。同図（ａ）は、制御電圧印加部３０によって抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値の波形、（ｂ）は、抵抗値可変スイッチ１０に流れる電流の波形、（ｃ）は、過電流検出部２０によって出力される過電流検出信号の波形、（ｄ）は、外部端子１１の電圧の波形をそれぞれ示す。ＬＥＤ１３のカソードと電源１５との間で短絡が生じると、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈを越える。当該電流が所定の閾値を越えたのち、当該電流が所定の閾値Ｉｔｈを越えたことが過電流検出部２０によって検知され、過電流検出信号が非有意値から有意値に転じる（同図（ｃ）の時刻Ｔ１）。過電流検出信号が非有意値から有意値に転じると、抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ２が印加される（同図（ａ））。それに伴って、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が急に低減される（同図（ｂ））。この瞬間、配線１２のインダクタンス成分によって大きな逆起電圧Ｖ＝Ｌ（ｄｉ/ｄｔ）が発生し（同図（ｄ））、この逆起電圧Ｖにより、保護回路１、抵抗値可変スイッチ１０、または外部端子１１に電気的に接続される素子（図示せず）が破壊される可能性がある。
【００２６】
なお、特許文献１に記載の短絡保護回路は、半導体素子（ＭＯＳトランジスタ）に流れる電流Ｉを段階的に低減しているものの、電流Ｉを急激に低減していることに変わりはない。このため、比較例と同様に逆起電圧Ｖが発生し、保護回路１又は抵抗値可変スイッチ１０が破壊される。一方、以下に説明する本実施形態の保護回路は、過電流検出信号が非有意値から有意値に転じると、抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値をＶ１からＶ２へ向けて連続的に変化させる。このため、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に大きくなり、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に小さくなる。したがって、特許文献１に記載の短絡保護回路より効果的に素子の破壊を防ぐことが可能な保護回路２を提供することができる。
【００２７】
図４は、第１実施形態の保護回路２の構成を示す図である。図１に示された比較例の保護回路１と比較すると、図４に示される第１実施形態の保護回路２は、抵抗値可変スイッチ１０，過電流検出部２０および制御電圧印加部３０の機能が相違する点に加えて、抵抗値可変スイッチ１０の制御端子１０ａに一端が接続された容量部４０を備える点、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に設けられる制御端子電圧変更部５０を備える点で相違する。保護回路２のその他の構成（外部端子１１）は、比較例の保護回路１と同一である。以下、比較例と異なる点を中心に、第１実施形態の保護回路２について説明する。
【００２８】
抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。制御端子１０ａは制御電圧印加部３０と接続され、第１端子１０ｂは外部端子１１を介して配線１２等と接続され、第２端子１０ｃは接地されている。抵抗値可変スイッチ１０は、制御端子１０ａに制御電圧印加部３０から制御電圧値Ｖ１〜Ｖ２が印加されると、当該制御電圧値に応じて第１端子１０ｂと第２端子１０ｃとの間の抵抗値を変化させる。後述する制御端子電圧変更部５０によって、抵抗値可変スイッチ１０の制御端子１０ａの制御電圧値がＶ１からＶ２へ向けて連続的に変化すると、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に変化する。この結果、抵抗値可変スイッチ１０は、第１端子１０ｂと第２端子１０ｃとの間に流れる電流を連続的に変化させる。抵抗値可変スイッチ１０は、具体的には、ＮＭＯＳトランジスタであり、この場合、第１端子１０ｂがドレイン端子、第２端子１０ｃがソース端子、制御端子１０ａがゲート端子に相当する。以下、抵抗値可変スイッチ１０がＮＭＯＳトランジスタであるとして説明する。
【００２９】
過電流検出部２０は、比較例の過電流検出部２０と構成は同一であるが、過電流検出信号の出力先が比較例と異なる。すなわち、過電流検出部２０は、過電流検出信号を制御電圧印加部３０に加え、後述する制御端子電圧変更部５０にも出力する。
【００３０】
制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号に基づいて、抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ１〜Ｖ２を印加する。制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号が非有意値である場合、制御電圧値を出力端３０ａから出力して抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ１〜Ｖ２を印加する。一方、制御電圧印加部３０は、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、出力端３０ａをハイインピーダンス状態にする。
【００３１】
容量部４０は、制御電圧印加部３０の電流駆動能力に応じた充放電量で充放電され、制御端子１０ａの電圧が変化する。また、容量部４０は、制御電圧印加部３０の出力端３０ａがハイインピーダンス状態になると、後述する制御端子電圧変更部５０によって充放電される。なお、容量部４０は、コンデンサなどで意図的に構成した素子および寄生容量を含む。抵抗値可変スイッチ１０がＭＯＳトランジスタである場合は、ゲート容量が容量部となりうる。
【００３２】
制御端子電圧変更部５０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に直列的に設けられたスイッチ５１および抵抗器５２を含む。スイッチ５１は、具体的にＮＭＯＳトランジスタであり、過電流検出部２０と接続されたゲート端子と、抵抗器５２に接続されたドレイン端子と、基準電位端子と接続（接地）されたソース端子を有する。スイッチ５１は、過電流検出部２０から入力される過電流検出信号によって制御され、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じるとオン状態になり、過電流検出部２０から入力された過電流検出信号が非有意値になるとオフ状態になる。抵抗器５２は、その一端が抵抗値可変スイッチ１０の制御端子１０ａと接続され、他端がスイッチ５１と接続されている。
【００３３】
制御端子電圧変更部５０は、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、スイッチ５１をオン状態にする。制御端子電圧変更部５０は、スイッチ５１がオン状態になると、抵抗器５２を介し容量部４０を充放電して抵抗値可変スイッチ１０の制御端子１０ａに印加される電圧値をＶ１からＶ２へ向けて連続的に変化させる。これによって、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に大きくなり、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に小さくなる。
【００３４】
次に、第１実施形態の保護回路２における各ノードでの信号，電流または電圧の波形を、第１動作モードと第２動作モードに分けて説明する。第１動作モード、第２動作モードとも、過電流検出部２０から出力された過電流検出信号が非有意値から有意値に転じると、制御端子電圧変更部５０によって抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的な変化を開始する。第１動作モードでは、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下になっても、過電流検出信号の有意値を保持する。この結果、抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する。一方、第２動作モードでは、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下まで低減されると、過電流検出信号が有意値から非有意値に戻る。この結果、抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する途中で、制御端子１０ａに制御電圧印加部３０によって制御電圧Ｖ２が印加されると、電圧値が急激に低下する。
【００３５】
図５は、第１実施形態の保護回路２の第１動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。同図（ａ）は、制御電圧印加部３０によって抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値の波形、（ｂ）は、抵抗値可変スイッチ１０に流れる電流の波形、（ｃ）は、過電流検出部２０によって出力される過電流検出信号の波形、（ｄ）は、外部端子１１の電圧の波形をそれぞれ示す。抵抗値可変スイッチ１０の制御端子１０ａに制御電圧Ｖ１が印加されているときにＬＥＤ１３のカソードと電源１５との間で短絡が生じると、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈを越える。当該電流が所定の閾値Ｉｔｈを越えたのち、当該電流が所定の閾値Ｉｔｈを越えたことが過電流検出部２０によって検知され、過電流検出信号が非有意値から有意値に転じる（同図（ｃ）の時刻Ｔ１）。過電流検出信号が非有意値から有意値に転じると、制御電圧印加部３０の出力端３０ａがハイインピーダンス状態になるとともに、制御端子電圧変更部５０のスイッチ５１がオン状態になる。スイッチ５１がオン状態になると、抵抗器５２を介し容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する（同図（ａ））。それに伴い、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に低減する（同図（ｂ））。その結果、配線１２のインダクタンス成分によって大きな逆起電圧Ｖが発生しにくくなり（同図（ｄ））、保護回路２、抵抗値可変スイッチ１０、または外部端子１１に電気的に接続される素子（図示せず）の破壊が抑えられる。なお、Ｖ１からＶ２への電圧値の変化は、抵抗器５２の抵抗値および容量部４０の容量値に応じた速さで生じる。
【００３６】
また、上述したように第１動作モードでは、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下になっても、過電流検出信号の有意値を保持する（図５（ｃ））。過電流検出信号の有意値を保持は、例えば、過電流検出部２０の中の記憶部（図示せず）によって実現されることが好ましい。この場合、過電流検出部２０は、過電流検出信号が一瞬でも有意値になると、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下になっても、過電流検出部２０は過電流検出信号の有意値を保持する。その後、図示しない制御部から過電流検出部２０に有意値を解除する信号が入力されることによって、過電流検出信号の有意値の保持は解除される。有意値が解除され非有意値に戻った後に、再び制御端子１０ａの電圧に制御電圧印加部３０によって制御電圧Ｖ１が印加され、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈを越えると、再び過電流検出信号は非有意値から有意値に転じ（時刻Ｔ２）、制御端子電圧変更部５０によって容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａに印加される電圧値がＶ１からＶ２へ向けて連続的に変化する。保護回路２は、短絡がなくなるまでこの動作を繰り返す。
【００３７】
図６は、第１実施形態の保護回路２の第２動作モードにおける各ノードでの信号，電流または電圧の波形を説明する図である。同図（ａ）は、制御電圧印加部３０によって抵抗値可変スイッチ１０の制御端子１０ａに印加される制御電圧値の波形、（ｂ）は、抵抗値可変スイッチ１０に流れる電流の波形、（ｃ）は、過電流検出部２０によって出力される過電流検出信号の波形、（ｄ）は、外部端子１１の電圧の波形をそれぞれ示す。第２動作モードでは、まず、第１動作モードと同様に過電流検出信号が非有意値から有意値に転じる（同図（ｃ）の時刻Ｔ１）と、制御電圧印加部３０の出力端３０ａがハイインピーダンス状態になるとともに、制御端子電圧変更部５０のスイッチ５１がオン状態になる。これにより制御端子電圧変更部５０によって抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化し始める（同図（ａ））。このとき制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する途中で、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈ以下まで低減されると、過電流検出信号が有意値から非有意値に戻る（図６（ｃ）の時刻Ｔ１′）。過電流検出信号が非有意値に戻り、制御端子１０ａの電圧に制御電圧印加部３０によって制御電圧Ｖ２が印加されると、電圧値が急激に低下する。これにより、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が急激に低減する（同図（ｂ））。しかしながら、当該電流の変化は、所定の閾値Ｉｔｈ以下の範囲内での電流の変化であるため、配線１２のインダクタンス成分によって大きな逆起電圧Ｖが発生しにくく（同図（ｄ））、保護回路２、抵抗値可変スイッチ１０、または外部端子１１に電気的に接続される素子（図示せず）の破壊が抑えられる。
【００３８】
過電流検出信号が非有意値に戻った後に、再び制御端子１０ａの電圧に制御電圧印加部３０によって制御電圧Ｖ１が印加され、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流が所定の閾値Ｉｔｈを越えると、再び過電流検出信号は非有意値から有意値に転じ（時刻Ｔ２）、制御端子電圧変更部５０によって容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａに印加される電圧値がＶ１からＶ２へ向けて連続的に変化する。保護回路２は、短絡がなくなるまでこの動作を繰り返す。なお、過電流検出信号が非有意値に戻った後、制御端子１０ａの電圧に制御電圧印加部３０によって制御電圧Ｖ２を印加し続けてもよい。この場合、抵抗値可変スイッチ１０の第１端子１０ｂと第２端子１０ｃとの間に流れる電流を所定の閾値Ｉｔｈ以下に保持できる。
【００３９】
図７は、第２実施形態の保護回路３の構成を示す図である。図４に示された第１実施形態の保護回路２の構成と比較すると、図７に示される第２実施形態の保護回路３は、制御端子電圧変更部５０に替えて制御端子電圧変更部６０を備える点で相違する。制御端子電圧変更部６０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に設けられるスイッチ６１を含む。また、スイッチ６１は、その一端が抵抗値可変スイッチ１０の制御端子１０ａと接続され、他端が基準電位端子に接続（接地）されている。
【００４０】
すなわち、第２実施形態の保護回路３では、制御端子電圧変更部６０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に設けられているスイッチ６１を含む。スイッチ６１は、具体的にＮＭＯＳトランジスタであり、過電流検出部２０から入力される過電流検出信号によって制御される。制御端子電圧変更部６０は、過電流検出部２０と接続されたゲート端子と、抵抗値可変スイッチ１０の制御端子１０ａと接続されたドレイン端子と、基準電位端子に接続（接地）されたソース端子を有する。スイッチ６１は、過電流検出部２０から入力される過電流検出信号が非有意値から有意値に転じるとオン状態になり、過電流検出信号が非有意値のときにオフ状態になる。
【００４１】
第２実施形態の保護回路３では、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、制御電圧印加部３０によって出力端３０ａがハイインピーダンス状態にされるとともに、制御端子電圧変更部６０によってスイッチ６１がオン状態になる。これにより、スイッチ６１のドレイン端子とソース端子との間に電流が流れる。当該電流値は、スイッチ６１のオン抵抗値に応じた値となる。スイッチ６１がオン状態になると、容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する。これによって、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に大きくなり、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に低減する。この結果、より効果的に素子の破壊を防ぐことが可能となる。なお、Ｖ１からＶ２への電圧値の変化は、スイッチ６１のオン抵抗値および容量部４０の容量値に応じた速さで生じる。すなわち、スイッチ６１のオン抵抗値が大きいほど、スイッチ６１のドレイン端子とソース端子との間に流す電流値は小さくなるので、Ｖ１からＶ２への電圧値の変化はゆっくり行われる。
【００４２】
図８は、第３実施形態の保護回路４の構成を示す図である。図４に示された第１実施形態の保護回路２の構成と比較すると、図８に示される第３実施形態の保護回路４は、保護回路２の制御端子電圧変更部５０に替えて制御端子電圧変更部７０を備える点で相違する。制御端子電圧変更部７０は、電流源７１を含み、その一端が抵抗値可変スイッチ１０の制御端子１０ａと接続され、他端が基準電位端子に接続（接地）されている。
【００４３】
電流源７１は、過電流検出部２０から入力された過電流検出信号に基づいて、一定電流を発生する。電流源７１は、過電流検出部２０から入力された過電流検出信号が非有意値である場合、電流を発生しない。一方、電流源７１は、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、一定電流を発生する。
【００４４】
第３実施形態の保護回路４では、過電流検出部２０から入力された過電流検出信号が非有意値から有意値に転じると、制御電圧印加部３０によって出力端３０ａがハイインピーダンス状態にされるとともに、制御端子電圧変更部７０によって電流源７１から一定電流が流れる。電流源７１から一定電流が流れると、容量部４０が充放電されて抵抗値可変スイッチ１０の制御端子１０ａの電圧値がＶ１からＶ２へ向けて連続的に変化する。これにより、第１端子１０ｂと第２端子１０ｃとの間の抵抗値が連続的に大きくなり、第１端子１０ｂと第２端子１０ｃとの間に流れる電流が連続的に低減する。この結果、より効果的に素子の破壊を防ぐことが可能となる。なお、Ｖ１からＶ２への電圧値の変化は、電流源７１の電流値および容量部４０の容量値に応じた速さで生じる。
【００４５】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
【００４６】
第１の実施形態，第２の実施形態および第３の実施形態では、抵抗値可変スイッチ１０がＮＭＯＳトランジスタである場合の回路構成を例示したが、抵抗値可変スイッチ１０がＰＭＯＳトランジスタである場合の回路構成であっても本発明が適用可能である。また、抵抗値可変スイッチ１０は、バイポーラトランジスタを用いてもよい。バイポーラトランジスタとしては、ＮＰＮ型バイポーラトランジスタおよびＰＮＰ型バイポーラトランジスタの両方を適用できる。
【００４７】
また、制御電圧印加部３０の構成は、本実施形態に限られるものではない。本実施形態の制御電圧印加部３０は、ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ３２とを含んで構成されるとしたが、例えば、ＰＭＯＳトランジスタ３１のみで構成されてもよい。
【００４８】
また、制御端子電圧変更部５０の構成は、抵抗値可変スイッチの制御端子１０ａに印加される電圧値をＶ１からＶ２へ向けて連続的に変化できる構成であれば、本実施形態に限定されない。例えば、保護回路２のスイッチ５１としてＰＭＯＳトランジスタを用いることも可能である。
【００４９】
また、外部端子１１には、ＬＥＤ１３に限られることなく、他の電気部品でも接続することができる。外部端子１１と電気部品との配線１２の距離が長く、配線１２の寄生インダクタンスが大きい場合であっても、大きな逆起電圧Ｖが発生しにくくなるため効果的に保護回路２又は抵抗値可変スイッチ１０の破壊を防ぐことが可能である。
【符号の説明】
【００５０】
１，２，３，４…保護回路、１０…抵抗値可変スイッチ、１１…外部端子、２０…過電流検出部，３０…制御電圧印加部、３１…ＰＭＯＳトランジスタ、３２…ＮＭＯＳトランジスタ、３３…第１入力端子、３４…第２入力端子、４０…容量部、５０…制御端子電圧変更部、５１…スイッチ、５２…抵抗器、６０…制御端子電圧変更部、６１…スイッチ、７０…制御端子電圧変更部、７１…電流源。
【特許請求の範囲】
【請求項１】
制御端子，第１端子および第２端子を有し、前記制御端子に印加される制御電圧値Ｖ１〜Ｖ２の範囲において前記第１端子と前記第２端子との間の抵抗値が前記制御電圧値に対して単調に連続的に変化し、前記制御電圧値がＶ１であるときの前記抵抗値より前記制御電圧値がＶ２であるときの前記抵抗値が大きい抵抗値可変スイッチと、
前記抵抗値可変スイッチの前記制御端子に一端が接続された容量部と、
前記抵抗値可変スイッチの前記第１端子と前記第２端子との間に流れる電流が所定の閾値より大きくなると非有意値から有意値に転じる過電流検出信号を出力する過電流検出部と、
前記過電流検出信号が非有意値であるとき制御電圧値を出力端から出力して前記抵抗値可変スイッチの前記制御端子に印加し、前記過電流検出信号が有意値になると前記出力端をハイインピーダンス状態にする制御電圧印加部と、
前記過電流検出信号が有意値になると、前記容量部を放電又は充電することで前記抵抗値可変スイッチの前記制御端子の電圧値をＶ１からＶ２へ向けて連続的に変化させる制御端子電圧変更部と、
を備えることを特徴とする保護回路。
【請求項２】
前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に直列的に設けられているスイッチおよび抵抗器を含み、前記過電流検出信号が有意値になると、前記スイッチをオンして、前記抵抗器の抵抗値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項１に記載の保護回路。
【請求項３】
前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に設けられているスイッチを含み、前記過電流検出信号が有意値になると、前記スイッチをオンして、前記スイッチのオン抵抗値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項１に記載の保護回路。
【請求項４】
前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に設けられている電流源を含み、前記過電流検出信号が有意値になると、前記電流源の動作を開始して、前記電流源の電流値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項１に記載の保護回路。
【請求項１】
制御端子，第１端子および第２端子を有し、前記制御端子に印加される制御電圧値Ｖ１〜Ｖ２の範囲において前記第１端子と前記第２端子との間の抵抗値が前記制御電圧値に対して単調に連続的に変化し、前記制御電圧値がＶ１であるときの前記抵抗値より前記制御電圧値がＶ２であるときの前記抵抗値が大きい抵抗値可変スイッチと、
前記抵抗値可変スイッチの前記制御端子に一端が接続された容量部と、
前記抵抗値可変スイッチの前記第１端子と前記第２端子との間に流れる電流が所定の閾値より大きくなると非有意値から有意値に転じる過電流検出信号を出力する過電流検出部と、
前記過電流検出信号が非有意値であるとき制御電圧値を出力端から出力して前記抵抗値可変スイッチの前記制御端子に印加し、前記過電流検出信号が有意値になると前記出力端をハイインピーダンス状態にする制御電圧印加部と、
前記過電流検出信号が有意値になると、前記容量部を放電又は充電することで前記抵抗値可変スイッチの前記制御端子の電圧値をＶ１からＶ２へ向けて連続的に変化させる制御端子電圧変更部と、
を備えることを特徴とする保護回路。
【請求項２】
前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に直列的に設けられているスイッチおよび抵抗器を含み、前記過電流検出信号が有意値になると、前記スイッチをオンして、前記抵抗器の抵抗値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項１に記載の保護回路。
【請求項３】
前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に設けられているスイッチを含み、前記過電流検出信号が有意値になると、前記スイッチをオンして、前記スイッチのオン抵抗値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項１に記載の保護回路。
【請求項４】
前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に設けられている電流源を含み、前記過電流検出信号が有意値になると、前記電流源の動作を開始して、前記電流源の電流値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項１に記載の保護回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−８０４５６（Ｐ２０１２−８０４５６Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２５９０９（Ｐ２０１０−２２５９０９）
【出願日】平成２２年１０月５日（２０１０．１０．５）
【出願人】（３９９０１１１９５）ザインエレクトロニクス株式会社 (61)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２２年１０月５日（２０１０．１０．５）
【出願人】（３９９０１１１９５）ザインエレクトロニクス株式会社 (61)
【Ｆターム（参考）】
[ Back to top ]