説明

信号伝送システムおよび半導体回路

【課題】受信回路の負荷容量が変化しても、スルーレートの低下の抑制とリンギングの抑制を両立させることが可能な信号伝送システムを提供する。
【解決手段】送信回路からの信号を配線を通じて受信回路へ伝送する信号伝送システムであって、前記送信回路を実装する第1の基板上において、前記配線に対して直列に接続された第1のRC並列回路と、前記受信回路を実装し、前記第1の基板に着脱可能である第2の基板上において、前記配線に対して直列に接続された第2のRC並列回路とを備えることを特徴とする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は信号伝送システムおよび半導体回路に関し、例えば送信回路からの信号を受信回路へ伝送する信号伝送システムおよび半導体回路に関する。
【背景技術】
【0002】
HDD(Hard disk drive)に代わる記憶媒体としてSSD(solid state drive)がある。SSDの記憶容量を増加させるため、近年、メモリ数が増加傾向にある。メモリ数が増加すると、受信回路の負荷容量が増加するため、送信回路が送信した伝送信号のスルーレートが低下する。スルーレート低下を抑制するには、送信回路のドライバのオン抵抗値を下げればよいが、オン抵抗値が小さくなると、反射によりリンギングが生じ、信号品質の確保が困難になる。
【0003】
特許文献1では、信号伝送システムの送信端にハイパスフィルタを挿入することで、信号の立ち上がりや立ち下がり波形に含まれる周波数の減衰量を小さくし、高帯域伝送を可能にする回路が記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2008−294837号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1は、受信回路の負荷容量が固定値であることを前提としており、受信回路の負荷容量を変えた場合には対応できない。特に、受信回路がメモリLSIの場合、メモリ容量を変更することが多いため、負荷容量が小さくなった場合に波形に大きなリンギングを生じてしまう。リンギングが発生すると、ノイズマージンを減らしてしまうので、信号伝送ができなくなる場合がある。
【0006】
本発明は、上記課題に鑑みてなされたものであり、受信回路の負荷容量が変化しても、スルーレートの低下の抑制(信号波形の立ち上がり時と立ち下がり時に含まれる周波数の減衰の抑制)と、リンギングの抑制を両立させることが可能な信号伝送システムおよび半導体回路を提供する。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明は、送信回路からの信号を配線を通じて受信回路へ伝送する信号伝送システムであって、前記送信回路を実装する第1の基板上において、前記配線に対して直列に接続された第1のRC並列回路と、前記受信回路を実装し、前記第1の基板に着脱可能である第2の基板上において、前記配線に対して直列に接続された第2のRC並列回路とを備えることを特徴とする。
【0008】
また、本発明は、送信回路からの信号を配線を通じて受信回路へ伝送する信号伝送システムであって、前記送信回路を実装する第1の基板上において、前記配線に対して直列に接続された中継バッファと、前記受信回路を実装し、前記第1の基板に着脱可能である第2の基板上において、前記配線に対して直列に接続されたRC並列回路とを備えることを特徴とする。
【発明の効果】
【0009】
本発明によれば、受信回路の負荷容量が変化しても、スルーレートの低下の抑制とリンギングの抑制とを両立させることができる。上述した以外の、課題、構成および効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【0010】
【図1】第1の実施形態に係る信号伝送システムの構成図である。
【図2】送信回路から送られた伝送信号が受信回路で観測された場合の立ち上がり波形を表す図である。
【図3】信号伝送システムで得られる信号波形である。
【図4】第1の実施形態におけるRC並列回路の抵抗としてシート抵抗、キャパシタとしてチップコンデンサを実装した図である。
【図5】第1の実施形態におけるRC並列回路の抵抗として集合抵抗を実装した信号伝送システムの構成図である。
【図6】第1の実施形態における第2の配線にバススイッチを実装した信号伝送システムの構成図である。
【図7】第1の実施形態において、第2の基板を第1の基板に接続するコネクタの代わりのソケット、ソケットの内部に第2のRC並列回路の抵抗Rを実装した信号伝送システムの構成図である。
【図8】第1の実施形態において、コネクタが実装された第2の基板の反対側に、第2のRC並列回路を実装した信号伝送システムの構成図である。
【図9】第1の実施形態において、第1のRC並列回路の代わりに、第1の配線に対して直列に中継バッファを挿入した信号伝送システムの構成図である。
【発明を実施するための形態】
【0011】
本発明は、送信回路からの信号を配線を通じて受信回路へ伝送する信号伝送システムに関する。以下、添付図面を参照して本発明の実施形態について説明する。ただし、本実施形態は、本発明を実施するための一例に過ぎず、本発明の技術的範囲を限定するものではないことに注意すべきである。また、各図において共通の構成については同一の参照番号が付されている。
【0012】
<第1の実施形態>
本実施形態では、受信回路の負荷容量が変化した場合でも、スルーレートの低下の抑制とリンギングの抑制とを両立させることができる信号伝送システムおよび半導体回路について説明する。
【0013】
図1は、第1の実施形態に係る信号伝送システムの構成図である。信号伝送システムは、第1の基板100および第2の基板105を備え、両基板はコネクタ106によって着脱可能である。コネクタ106は、基板間を電気的にも機械的にも着脱可能に接続する接続端子の一例である。第1の基板100上には、少なくとも1つの送信回路101を有する第1の半導体素子102、送信回路101からの信号を伝送する第1の配線103、第1の配線103に直列に接続された抵抗RおよびキャパシタCを有する第1のRC並列回路104、第2の基板105を着脱するコネクタ106が備えられる。第2の基板105上には、第1の基板を着脱するコネクタ106、第1の配線103に接続する第2の配線107、第2の配線107に直列に接続された抵抗RおよびキャパシタCを有する第2のRC並列回路108、1つの送信回路101に対して少なくとも1つの受信回路109を有する第2の半導体素子110が備えられる。第1のRC並列回路104および第2のRC並列回路108は、それぞれ送信回路の個数分備えられている。
【0014】
このように、コネクタ106によって第2の基板を着脱することでメモリ容量を変更する信号伝送システムにおいては、配線103および107の合計の長さが長くなることが多く、また受信回路109の負荷容量が増減する。このような状況においても、受信回路109の負荷容量に依ることなく、信号のスルーレートの低下の抑制とリンギングの抑制を両立させる必要がある。
【0015】
そこで、本実施形態では、第1の基板100上の第1の配線103に直列に接続された第1のRC並列回路104、第2の基板105上の第2の配線107に直列に接続された第2のRC並列回路108を設ける。
【0016】
図2は、送信回路から送られた伝送信号が受信回路で観測された場合の立ち上がり波形を表す図である。同図において、横軸は時間[ns]、縦軸は電圧[V]を表し、スルーレートが大きい場合の波形201を実線で、スルーレートが小さい場合の波形202を破線で表す。2つの波形を比べると、立ち上がり時203では、波形201の方が波形202よりも急である。しかし、立ち上がり後204では、波形201にはリンギングが発生するのに対し、波形202には発生していない。
【0017】
信号品質を確保するためには、スルーレートの低下の抑制とリンギングの抑制とを両立させる必要がある。スルーレートの低下を抑制するには、タイミングマージンを確保するように立ち上がり時203に含まれる信号の周波数fkneeを通過させ、リンギングを抑制するには、ノイズマージンを減らすように立ち上がり後204に含まれる信号の周波数fを減衰させる必要がある。以下、スルーレートの低下の抑制とリンギングの抑制を実現する方法について説明する。
【0018】
(スルーレートの低下の抑制について)
を立ち上がり時間とすると、立ち上がり時203に含まれる信号の周波数成分は、次式のように表せる(参考文献:ハワード・ジョンソン著「高速信号ボードの設計 基礎編」P.146、[3.20])。
knee=0.35/T (式1)
【0019】
また、Ronを送信回路101のオン抵抗値、Cloadを受信回路109の負荷容量値とすると、立ち上がり時203では3Ronloadの時間で波形の約95%が立ち上がることを考慮し、Tを次式のように仮定する(参考文献:川上 正光著「改版 基礎電気回路III」コロナ社、P.5)。
=3Ronload (式2)
【0020】
式1および式2より、fkneeは次式のように表せる。
knee=0.35/3Ronload (式3)
【0021】
また、配線に直列に接続されたRC並列回路のカットオフ周波数fは、次式により表される。ここで、RhpfはRC並列回路の抵抗値、ChpfはRC並列回路の容量値である。
=1/2πRhpfhpf (式4)
【0022】
kneeを通過させるようなRC並列回路を設計すれば、スルーレートの低下は抑制できる。したがって、カットオフ周波数fを立ち上がり時203に含まれる信号の周波数fkneeよりも低くする。
<fknee (式5)
【0023】
(リンギングの抑制について)
反射によるリンギングの周波数fは、この信号伝送システムでは、単純に求めることができない。よって、カットオフ周波数fをリンギングの周波数よりも高くする手法は用いない。伝送信号に発生するリンギングは、反射によっておこるため、反射波をダンピングするように、RC並列回路の抵抗値を設定する手法を用いる。リンギングはCとCが充電されている定常状態での振動であるため、反射波はRとRを通過して送信端に戻ってくる。つまり、RとRがあることで波形がダンピングされることになる。
【0024】
反射はインピーダンスの異なる素子や配線の接続点で起きるが、ここでは配線と受信回路との接続点(受信端)以外での反射は無視する。なぜなら、受信端の先は負荷容量のみしか接続されていないことから受信端は無終端であり、信号は受信端で全反射する。すなわち、受信端における反射波に比べて他の接続点における反射波は小さいからである。
【0025】
まず、第1のRC並列回路104のRを決定する。配線は理想的には信号を減衰させる成分を持たないため配線の特性インピーダンスZを無視し、信号のダンピングが可能なRonおよびRの合計値のみを考える。また、RonおよびRの合計値が、Zより大きいと位相が変わるため反射波が大きくなるが、Z/2以上であれば送信回路101と第1の配線103との接続点(送信端)での再反射を1/3以下に抑えることができる。送信端での再反射が大きいと、次の信号へノイズが影響し(シンボル間干渉、Intersymbol interference:ISI)、ノイズマージンを減らしてしまう場合がある。
【0026】
したがって、第1のRC並列回路104の抵抗値Rは、次式を満たすように決定する。
≧Ron+R≧Z/2 (式6)
【0027】
次に、第2のRC並列回路108のRを決定する。同様にZを無視し、信号のダンピングが可能なRon、R、およびRの合計値のみを考える。この第2のRC並列回路108が効果を示すのは、受信回路のCloadの値が変わった場合、および第1のRC並列回路104単独のときよりもさらにリンギングを抑制したい場合である。式6では、Cloadの値が小さくなった場合にリンギングが大きくなる。その理由は、(1)伝送信号の立ち上がり時203の波形が急になること、かつ(2)Rによる反射波の減衰が小さいことである。そのため、第2のRC並列回路のRを設定することで、反射波のダンピングを大きくする。なお、Cloadの値が変化しない場合は、第2のRC並列回路108を挿入することにより、リンギングの抑制の効果はより大きくなる。
【0028】
したがって、第2のRC並列回路108の抵抗値Rは、次式を満たすように決定する。
≧Ron+R+R≧Z/2 (式7)
【0029】
(RC並列回路の設計)
第1のRC並列回路104は、受信回路109の負荷容量Cloadが最大の場合Cload_maxを想定し、式2〜4および式6より得られる次式を満たすように設計する。なお、式4のRhpf、ChpfをそれぞれR、Cとする。
>3Ron*Cload_max/(0.35*2π*R) (式8)
−Ron≧R≧Z/2−Ron (式9)
【0030】
また、第2のRC並列回路108は、式2〜4および式7より得られる次式を満たすように設計する。
>3Ron*Cload/(0.35*2π*R) (式10)
−Ron−R≧R≧Z/2−Ron−R (式11)
【0031】
なお、受信端以外での反射は無視すると前述したが、第1のRC並列回路104を送信回路101の直近に挿入することで、送信端での再反射を抑制できる(ソースマッチングと言う)。また、第2のRC並列回路108は、第2の基板105上であればどこでもよい。
【0032】
図3は、信号伝送システムで得られる信号波形である。ここでは、配線の特性インピーダンスZ=40Ω、送信回路101のオン抵抗値Ron=5Ω、受信回路109の負荷容量Cload=80pF、Cload_max=160pFから、第1のRC並列回路104のR=15Ω、C=270pF、第2のRC並列回路108のR=5Ω、C=270pFと決定した。なお、伝送速度は166Mbps、配線長は110mmである。
【0033】
図3(a)は負荷容量が最大の場合(Cload_max=160pF)に第1のRC並列回路のみを適用した場合のアイパターン、(b)は第1のRC並列回路のみを適用時に負荷容量を小さくした場合(Cload=80pF)のアイパターン、(c)は負荷容量が最大の場合(Cload_max=160pF)に本発明の第1および第2のRC並列回路を適用した場合のアイパターン、(d)は本発明の第1および第2のRC並列回路適用時に負荷容量を小さくした場合(Cload=80pF)のアイパターンである。図3(a)と(b)を参照すると、第1のRC並列回路のみの場合は、負荷容量が最大から小さくなった場合、スルーレートの低下は抑制できているが、リンギングが増大している。一方、図3(c)と(d)を参照すると、第1および第2のRC並列回路の場合は、負荷容量が最大から小さくなった場合、スルーレートの低下が抑制でき、かつリンギングも抑制できていることがわかる。
【0034】
以上の通り、本実施形態に係る信号伝送システムは、送信回路101とコネクタ106を接続する第1の配線103に直列に接続された第1のRC並列回路104、コネクタ106と受信回路109とを接続する第2の配線107に直列に接続された第2のRC並列回路108を設けることを特徴とする。
【0035】
このような構成により、受信回路の負荷容量が変化しても、スルーレートの低下の抑制とリンギングの抑制を両立させることができる。
【0036】
以下の実施形態では、本実施形態で説明した信号伝送システムにおいて、使用する素子に特徴を有する構成になっている。
【0037】
<第2の実施形態>
本発明の第2の実施形態では、RC並列回路の実装面積を小さくすることができる信号伝送システムを説明する。
【0038】
図4は、第1の実施形態におけるRC並列回路の抵抗としてシート抵抗素子、キャパシタとしてチップコンデンサ素子を実装した図である。このRC並列回路は、端部にパット401を備える配線103または107に直列に接続されたシート抵抗402、シート抵抗402の上であって配線103または107に直列に接続されたチップコンデンサ403を有する。この構成は、第1のRC並列回路104および第2のRC並列回路108の少なくとも一方に適用する。
【0039】
このような構成により、第1の実施形態の効果を実現しながら、実装面積を小さくすることが可能となる。
【0040】
<第3の実施形態>
本発明の第3の実施形態では、RC並列回路の実装面積を小さくすることができる信号伝送システムを説明する。
【0041】
図5は、第1の実施形態におけるRC並列回路の抵抗として集合抵抗素子を実装した信号伝送システムの構成図である。同図では第2のRC並列回路108の抵抗Rに集合抵抗501を適用しているが、第1のRC並列回路104および第2のRC並列回路108の少なくとも一方に適用可能である。
【0042】
このような構成により、第1の実施形態の効果を実現しながら、実装面積を小さくすることが可能となる。
【0043】
<第4の実施形態>
本発明の第4の実施形態では、1つの送信回路101あたりに接続される受信回路109の数を増加することができる信号伝送システムを説明する。
【0044】
図6は、第1の実施形態における第2の配線107にバススイッチ601を実装した信号伝送システムの構成図である。本実施形態に係る信号伝送システムは、送信回路101と受信回路109の間に挿入されたバススイッチ601、バススイッチ601を制御する信号を送信するための送信回路602が追加されている。
【0045】
送信回路101に接続できる受信回路109の数は、送信回路101のオン抵抗Ronと受信回路109の負荷容量Cloadの積で決まる充電時間に依存する。受信回路109の数が多くなると、負荷容量Cloadに充電する時間が長くなり、スルーレートが低下する。スルーレートが低下すると、タイミングマージンがなくなり、信号伝送ができない場合がある。
【0046】
そこで、受信回路109の数をバススイッチ601で切り替えることで、立ち上がり時203には最小限の数だけ負荷容量Cloadを充電し、立ち上がり後204に必要に応じて残りの負荷容量を充電する。このようにすれば、立ち上がり時203のスルーレートの低下を抑制しながら、バススイッチ601で切り替え可能な数だけ受信回路109の数を増やすことができる。すなわち、送信回路101に接続できる受信回路109のファンアウト数を増やすことができる。特に、第2の半導体素子110がメモリLSIの場合、メモリ容量の大容量化に対応できる。
【0047】
<第5の実施形態>
本発明の第5の実施形態では、RC並列回路の実装面積を小さくすることができる信号伝送システムを説明する。
【0048】
図7は、第1の実施形態において、第2の基板105を第1の基板100に接続するコネクタ106の代わりのソケット701、ソケット701の内部に第2のRC並列回路108の抵抗Rを実装した信号伝送システムの構成図である。第2のRC並列回路108のキャパシタCは、外付け部品として第2の基板105に実装されている。第2の基板105として例えばDIMM基板、ソケット701として例えばDIMMソケットがある。
【0049】
このような構成により、抵抗Rの実装面積を省き、第1の実施形態の効果を実現しながら、実装面積を小さくすることが可能となる。
【0050】
<第6の実施形態>
本発明の第6の実施形態では、RC並列回路の実装面積を小さくすることができる信号伝送システムを説明する。
【0051】
図8は、第1の実施形態において、コネクタ106が実装された第2の基板105の反対側に、第2のRC並列回路108を実装した信号伝送システムの構成図である。同図のように、第1の基板100と第2の基板105を着脱するコネクタ106として、例えばメザニンコネクタを使用する場合、コネクタ106を実装する面積が大きくなる。また、コネクタが実装された第2の基板105の反対側は、コネクタ106のピンを差し込む複数の孔が開いているため、通常は使用しない。
【0052】
そこで、本実施形態では、孔と孔との間のスペースに、第2のRC並列回路108を実装することで、第2の基板105を有効利用している。
【0053】
このような構成により、第1の実施形態の効果を実現しながら、実装面積を小さくすることが可能となる。
【0054】
また、ここでは第2のRC並列回路108を実装する例を説明したが、例えばバススイッチ601を実装してもよい。
【0055】
この場合は、第1の実施形態および第4の実施形態の効果を実現しながら、実装面積を小さくすることが可能となる。
【0056】
<第7の実施形態>
本発明の第7の実施形態では、第1のRC並列回路を使用せずに、スルーレートの低下の抑制とリンギングの抑制を両立させながら、信号伝送システムでの負荷容量の変化に対応することができる信号伝送システムを説明する。
【0057】
図9は、第1の実施形態において、第1のRC並列回路104の代わりに、第1の配線103に対して直列に中継バッファ901を挿入した信号伝送システムの構成図である。
【0058】
信号の伝送経路となる配線の配線長が長くなるに従って配線抵抗は増加する。配線抵抗が無視できなくなると、信号の立ち上がり時203に含まれる周波数成分が減衰し、スルーレートが低下する。
【0059】
そこで、本実施形態では、第1の配線103に対して直列に中継バッファ901を挿入することで、配線抵抗によるスルーレートの低下を抑制する。
【0060】
本実施形態の場合、第2のRC並列回路のRおよびCは、次式を満たすように設計する。ここで、Rbuffer_onは、中継バッファ901のオン抵抗値である。
>3Rbuffer_on*Cload/(0.35*2π*R) (式12)
−Rbuffer_on≧R≧Z/2−Rbuffer_on (式13)
【0061】
このような構成により、配線長が長い場合であっても、第1の実施形態の効果を実現することが可能となる。
【0062】
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【0063】
また、上記の各構成は、それらの一部又は全部を、多段構成にすることにより性能を改善してもよい。例えば、RC並列回路の多段化や中継バッファの多段化がある。
【0064】
また、信号の配線や各構成の素子は説明上必要と考えられるものを示しており、製品上必ずしも全ての配線や各構成の素子を示しているとは限らない。実際には各構成を結ぶ配線トポロジーの種類や各構成の素子数が複数になる場合があると考えてもよい。
【符号の説明】
【0065】
100 第1の基板
101 送信回路
102 第1の半導体素子
抵抗
キャパシタ
103 第1の配線
104 第1のRC並列回路
105 第2の基板
106 コネクタ
抵抗
キャパシタ
107 第2の配線
108 第2のRC並列回路
109 受信回路
110 第2の半導体素子

【特許請求の範囲】
【請求項1】
送信回路からの信号を配線を通じて受信回路へ伝送する信号伝送システムであって、
前記送信回路を実装する第1の基板上において、前記配線に対して直列に接続された第1のRC並列回路と、
前記受信回路を実装し、前記第1の基板に着脱可能である第2の基板上において、前記配線に対して直列に接続された第2のRC並列回路と
を備えることを特徴とする信号伝送システム。
【請求項2】
前記配線の特性インピーダンスをZ、前記送信回路のオン抵抗値をRon、前記受信回路の負荷容量をCload、Cloadの最大値をCload_maxとすると、
前記第1のRC並列回路に含まれるキャパシタCおよび抵抗Rは、
>3Ron*Cload_max/(0.35*2π*R
−Ron≧R≧Z/2−Ron
を満たし、
前記第2のRC並列回路に含まれるキャパシタCおよび抵抗Rは、
>3Ron*Cload/(0.35*2π*R
−Ron−R≧R≧Z/2−Ron−R
を満たすことを特徴とする請求項1記載の信号伝送システム。
【請求項3】
前記第1および第2のRC並列回路に含まれる抵抗RおよびRの少なくとも一方はシート抵抗素子であり、前記第1および第2のRC並列回路に含まれるキャパシタCおよびCの少なくとも一方はチップコンデンサ素子であり、前記シート抵抗素子の上に前記チップコンデンサ素子を実装することを特徴とする請求項1記載の信号伝送システム。
【請求項4】
前記第1および第2のRC並列回路に含まれる抵抗RおよびRの少なくとも一方は集合抵抗素子であることを特徴とする請求項1記載の信号伝送システム。
【請求項5】
さらに、前記送信回路と前記受信回路との間に、前記受信回路の数を切り替えるバススイッチを挿入することを特徴とする請求項1記載の信号伝送システム。
【請求項6】
前記第1の基板と前記第2の基板は、それぞれの基板に設けられたソケットによって着脱可能であり、前記第2のRC並列回路の抵抗Rは、前記ソケットの内部に実装されていることを特徴とする請求項1記載の信号伝送システム。
【請求項7】
前記第1の基板と前記第2の基板は、それぞれの基板に設けられたコネクタによって着脱可能であり、前記コネクタが実装された前記第2の基板の反対側に、第2のRC並列回路を実装することを特徴とする請求項1記載の信号伝送システム。
【請求項8】
送信回路からの信号を配線を通じて受信回路へ伝送する信号伝送システムであって、
前記送信回路を実装する第1の基板上において、前記配線に対して直列に接続された中継バッファと、
前記受信回路を実装し、前記第1の基板に着脱可能である第2の基板上において、前記配線に対して直列に接続されたRC並列回路と
を備えることを特徴とする信号伝送システム。
【請求項9】
前記配線の特性インピーダンスをZ、前記中継バッファのオン抵抗値をRbuffer_on、前記受信回路の負荷容量をCloadとすると、
前記RC並列回路に含まれるキャパシタCおよび抵抗Rは、
C>3Rbuffer_on*Cload/(0.35*2π*R)
−Rbuffer_on≧R≧Z/2−Rbuffer_on
を満たすことを特徴とする請求項8記載の信号伝送システム。
【請求項10】
他の基板又は他の半導体回路との間で信号を伝送する配線と、
該配線に直列に接続されたRC並列回路と、
前記信号を送信又は受信する回路と、
を有し、
他の基板又は他の半導体回路と接続端子を通じて着脱可能である半導体回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate


【公開番号】特開2012−104942(P2012−104942A)
【公開日】平成24年5月31日(2012.5.31)
【国際特許分類】
【出願番号】特願2010−249998(P2010−249998)
【出願日】平成22年11月8日(2010.11.8)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】