説明

信号出力回路、検出スイッチ及び多光軸光電スイッチ

【課題】双方向整流素子の漏れ電流による影響を抑制することが可能な信号出力回路、検出スイッチ及び多光軸光電スイッチを提供する。
【解決手段】信号出力回路29は、出力端子43に第1スイッチング回路30に対応する負荷50が接続されたときに当該負荷のローレベルライン側に接続される一方で、出力端子43に前記第2スイッチング回路30に対応する負荷60が接続されたときに当該負荷のハイレベルライン側に接続される接続端子44と、前記接続端子44レベルがローレベルの場合に前記第1スイッチング回路30からの出力信号S1を前記出力端子43に与え、前記接続端子44レベルがハイレベルの場合に前記第2スイッチング回路30からの出力信号S1を前記出力端子43に与える選択手段を備え、前記出力端子43と前記接続端子44との間に双方向整流素子70が設けられている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、信号出力回路、検出スイッチ及び多光軸光電スイッチに関する。
【背景技術】
【0002】
信号出力回路には、例えばPNP出力及びNPN出力の両方が可能なものがある(特許文献一参照)。具体的には、この信号出力回路は、PNPトランジスタを有するPNP出力回路、NPNトランジスタを有するNPN出力回路、及び、これらの出力信号が選択的に与えられる出力端子を備える。この出力端子にPNP出力対応の入力回路が接続されたときにはPNP出力回路からの出力信号を出力端子に与える一方で、出力端子にNPN出力対応の入力回路が接続されたときにはNPN出力回路からの出力信号を出力端子に与えるようになっている。
【特許文献1】特開2005−51317公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、上記PNPトランジスタ及び上記NPNトランジスタは過剰な電圧が加わると破損してしまうおそれがある。このため、従来は、図4に示すように、PNPトランジスタ1及びNPNトランジスタ2にそれぞれ双方向整流素子3,4を並列接続していた。しかし、この双方向整流素子3,4は、その構造上、漏れ電流が流れてしまう。このため、例えば出力端子5にPNP出力対応の入力回路6が接続されたときに、PNPトランジスタ1が未だオフしているにもかかわらず、NPNトランジスタ2に並列接続された双方向整流素子4に流れる漏れ電流によって出力端子5の電圧レベルがハイレベル側に持ち上げられてしまう。そうすると、入力回路6において出力端子5のハイローレベルの認識精度が低下してしまうという問題があった。また、PNPトランジスタ1がオフしているにもかかわらず漏れ電流が負荷としての入力回路6に流れてしまうのも好ましくない。このような問題は、出力端子5にNPN出力対応の入力回路(図示ぜす)が接続されたときにも同様に生じる。
本発明は上記のような事情に基づいて完成されたものであって、その目的は、双方向整流素子の漏れ電流による影響を抑制することが可能な信号出力回路、検出スイッチ及び多光軸光電スイッチを提供するところにある。
【課題を解決するための手段】
【0004】
上記の目的を達成するための手段として、第1の発明に係る信号出力回路は、外部から制御信号に基づき第1スイッチング動作をし、当該第1スイッチング動作に応じた出力信号を出力する第1スイッチング回路と、電源ラインとグランドラインとの間で前記第1スイッチング回路と直列に接続され、前記制御信号に基づき前記第1スイッチング動作に対して反転した第2スイッチング動作をし、当該第2スイッチング動作に応じた出力信号を出力する第2スイッチング回路と、出力端子と、前記出力端子に前記第1スイッチング回路に対応する負荷が接続されたときに当該負荷のローレベルライン側に接続される一方で、前記出力端子に前記第2スイッチング回路に対応する負荷が接続されたときに当該負荷のハイレベルライン側に接続される接続端子と、前記接続端子レベルがローレベルの場合に前記第1スイッチング回路からの出力信号を前記出力端子に与え、前記接続端子レベルがハイレベルの場合に前記第2スイッチング回路からの出力信号を前記出力端子に与える選択手段を備え、前記出力端子と前記接続端子との間に双方向整流素子が設けられている。
本発明によれば、出力端子と接続端子との間に双方向整流素子が設けられている。出力端子に第1スイッチング回路に対応する負荷(例えば第1入力回路)が接続されたときには、上記双方向整流素子が第1スイッチング回路に並列接続され、当該第1スイッチング回路が保護される。このとき、第2スイッチング回路には双方向整流素子は並列接続されていないから漏れ電流による影響を抑制できる。一方、出力端子に第2スイッチング回路に対応する負荷(例えば第2入力回路)が接続されたときには、上記双方向整流素子が第2スイッチング回路に並列接続され、当該第2スイッチング回路が保護される。このとき、第1スイッチング回路には双方向整流素子は並列接続されていないから漏れ電流による影響を抑制できる。しかも、出力端子に負荷を接続すれば、その負荷の種類に応じて第1スイッチング回路からの出力信号と第2スイッチング回路からの出力信号とのいずれかが自動で選択されて出力端子に与えられる。
【0005】
第2の発明は、第1の発明の信号出力回路であって、前記接続端子は、前記負荷に連なるケーブルに備えられたシールド部材に接続されるシールド端子である。
本発明によれば、接続端子として既存のシールド端子を利用することができる。
【0006】
第3の発明は、第1または第2の発明の信号出力回路であって、前記接続端子レベルがローレベルの場合に前記接続端子を前記グランドラインに短絡接続し、前記接続端子レベルがハイレベルの場合に前記接続端子を前記電源ラインに短絡接続する短絡接続手段を備える。
本発明によれば、接続端子を確実にグランドライン或いは電源ラインに接続して双方向整流素子によるスイッチング回路の保護を確実なものにすることができる。
【0007】
第4の発明に係る検出スイッチは、被検出物を検出した検出結果に応じた動作信号を出力する検出手段を備えた検出スイッチにおいて、前記第1から第3の発明のいずれ1つの信号出力回路を備え、当該信号出力回路は、前記検出手段からの動作信号を前記制御信号として受ける構成である。
【0008】
第5の発明に係る多光軸光電スイッチは、複数の投光素子を備える投光手段と、前記複数の投光素子からの各光をそれぞれ受光可能に配置される複数の受光素子を備える受光手段と、前記各受光素子での受光量に基づいて動作信号を出力する検出手段とを備えた多光軸光電スイッチにおいて、前記第1から第3の発明のいずれ1つの信号出力回路を備え、当該信号出力回路は、前記検出手段からの動作信号を前記制御信号として受ける構成である。
【発明の効果】
【0009】
本発明によれば、双方向整流素子の漏れ電流による影響を抑制することができる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の一実施形態を図1〜図3に基づいて説明する。
本実施形態は、PNP対応入力装置50(負荷、第1入力装置の一例)及びNPN対応入力装置60(負荷、第2入力装置の一例)のいずれも共通のシールド電線55を介して接続可能な多光軸光電スイッチ7であって、PNP対応入力装置50が接続されているときにはPNP出力で出力信号S1をこの入力装置50に与える一方で、NPN対応入力装置60が接続されているときにはNPN出力で出力信号S1をこの入力装置60に与えるよう出力形態が自動で切り換わるものである。
【0011】
(多光軸光電スイッチの構成)
(1)多光軸光電スイッチの全体構成
この多光軸光電スイッチ7は、互いに対向配置される投光器10(投光手段の一例)と受光器20(受光手段の一例)とからなる。これら投受光器10,20は、共に、例えば上下に延びた角柱状をなし、投光器10のうち受光器20との対向面には、複数の投光素子11が上下方向に沿って一列に配され、受光器20のうち投光器10との対向面には、前記各投光素子11と対をなす複数の受光素子21が、やはり上下方向に沿って一列に配されている。
【0012】
また、これら投受光素子11,21は、共に例えば16個ずつ備えられており、上下方向で同じ順位に配置された投受光素子11,21同士が、互いに正規の相手方になっている。そして、各受光素子21が光を受光して出力する受光信号は、正規の相手方投光素子11からの光を受光したときにだけ受光回路22に受信される。なお、受光器20の上面には、動作表示部26が設けられている。この動作表示部26は、例えば、表示灯としてのLEDからなる。
【0013】
図1には、本実施形態の多光軸光電スイッチ7に係る電気的構成が示されている。同図に示すように、投光器10には、前記投光素子11が連なる投光回路14が設けられており、この投光回路14は、所定のクロックパルス信号に基づいて作動し、投光器10の上端側の投光素子11から下端側の投光素子11へと順次に駆動信号を与え、この動作を高周期で繰り返す。これにより、投光器10の上端側の投光素子11から順次に光信号が出射される。
【0014】
一方、受光器20には、前記受光素子21が連なる受光回路22が設けられている。受光回路22には、複数のスイッチ素子25が備えられ、各スイッチ素子25の一方のリード部に各受光素子21の出力端子を接続すると共に、他方にリード部を受光制御回路24(検出手段の一例)の入力端子に共通接続してある。
【0015】
また、各スイッチ素子25に備えた制御用端子25Aは、シフトレジスタ23を介して受光制御回路24の出力端子に接続されている。そして、各スイッチ素子25は、常にはオフ状態になっており、受光制御回路24からシフトレジスタ23を介して各スイッチ素子25に駆動信号が順次に与えられ、これによりオンしたスイッチ素子25に連なる受光素子21の受光信号だけが、受光制御回路24に取り込まれるようになっている。
【0016】
さらに、受光制御回路24は、投受光器10,20を繋ぐ線L1を介して、投光回路14から前記クロックパルス信号を取り込んでおり、このクロックパルス信号(即ち、各投光素子11の投光タイミング)に同期して、所定のスイッチ素子25をオンさせる。具体的には、上下一列に配された投光素子11のうち所定順位の投光素子11が光信号を投光した瞬間に、その投光素子11と同順位に配された受光素子21に連なるスイッチ素子25のみをオンする。これにより、各受光素子21が、正規の相手方投光素子11からの光を受光したときにのみ、その受光素子21が出力した受光信号が受光制御回路24に取り込まれる。
【0017】
受光制御回路24は、各スイッチ素子25を順次にオンオフ制御するタイミングに同期して、取り込んだ受信信号と所定の基準電圧との大小関係をチェックする。そして、順次に受光制御回路24に取り込まれた受光信号の全てが、基準電圧VC1を上回った場合に、前記動作表示部26を消灯し、いずれか1つの受光信号でも基準電圧VC1を下回った場合には、動作表示部26を点灯させるとともに、後述するPNP出力及びNPN出力に切換可能な出力形態切換回路30の入力側に、例えば、被検出物を検出したか否かによって反転する動作信号S2(制御信号の一例)が出力される。信号出力回路29は、出力形態切換回路30と信号選択回路40とを備えて構成されている。
【0018】
(2)出力形態切換回路の構成
図2,3にも示すように、出力形態切換回路30は、受光制御回路24からの上記動作信号S2をベースに受けるNPN型トランジスタ31と、そのコレクタ電位をベースに受けるPNP型トランジスタ32と、上記NPN型トランジスタ31のエミッタ電位をベースに受けるNPN型トランジスタ33とを備えて構成されている。これにより受光制御回路24からの動作信号S2が、PNP型トランジスタ32のコレクタからPNP出力形態で、NPN型トランジスタ33のコレクタからNPN出力形態でそれぞれ出力される。
【0019】
このような構成によって、「PNP出力回路(PNP型トランジスタのオープンコレクタ回路 第1スイッチング回路の一例)」及び「NPN出力回路(NPN型トランジスタのオープンコレクタ回路 第2スイッチング回路の一例)」が構成されている。そして、両回路からの出力信号S1が後述する信号選択回路40に与えられる。ここで、PNP出力回路のPNP型トランジスタ32は、動作信号S2がハイレベルのときにオンしてハイレベルの出力信号S1を出力する(第1スイッチング動作)。一方、NPN出力回路のNPN型トランジスタ33は、動作信号S2がハイレベルのときにオンしてローレベルの出力信号S1を出力する(第2スイッチング動作)。
【0020】
なお、この構成以外に、受光制御回路24に上記動作信号S2を出力する出力端子を2つ設けて、各出力端子にPNP型トランジスタのオープンコレクタ回路(PNP出力回路)及びNPN型トランジスタのオープンコレクタ回路(NPN出力回路)の入力側をそれぞれ接続する構成であっても勿論よい。
【0021】
(3)入力装置の回路構成
図2,3の右側には、PNP対応入力装置50とNPN対応入力装置60との簡略的な回路構成が示されている。いずれも例えば直流電源(本実施形態では24[v])の両端にそれぞれ連なるVcc端子56,66及びグランド端子58,68と、主回路に連なる信号入力端子57,67と、シールド接続端子59,69が設けられている。そして、PNP対応入力装置50は、シールド接続端子59が接地されたグランド端子58に短絡接続されている。これに対して、NPN対応入力装置60は、シールド接続端子69が接地されたVcc端子66に短絡接続されている。
【0022】
これらの入力装置50,60は、受光器20から導出された共通のシールド電線55を介して次述する信号選択回路40(選択手段の一例)に選択的に接続される。具体的には、シールド電線55は、入力装置50,60Vcc端子56,66及びグランド端子58,68に連なる1対の電源供給線51,52と、信号入力端子57,67に接続される信号入力線53と、これらの線を包囲するシールド部材(例えば編組シールド)54とを備えて構成されている。
【0023】
(4)信号出力回路
ここで、上述したように、通常、PNP対応入力装置50は、そのシールド接続端子59がグランド端子58(低電位側線)に短絡されており、NPN対応入力装置60は、そのシールド接続端子69がVcc端子66(高電位側線)に短絡されている。従って、入力装置50,60が接続されることで定まる、シールド電線55のシールド部材54の電圧レベルに基づき、接続されている入力装置がPNP対応かNPN対応かを識別することができる。具体的には次のような構成になっている。
【0024】
信号選択回路40は、図2,3に示すように、各入力装置50,60に連なるシールド電線55のVcc線51及びグランド線52にそれぞれ接続される高電位側端子41及び低電位側端子42と、信号入力線53に接続される出力端子43と、シールド部材54に接続されるシールド端子44(接続端子の一例)とが備えられている。そして、高電位側端子41とシールド端子44との間にはリレーコイル45aが接続され、上記出力形態切換回路30のPNP出力端と出力端子43との間にリレー接点45bが接続されており、これによりPNP用リレー回路45が構成されている。一方、低電位側端子42とシールド端子44との間にはリレーコイル46aが接続され、上記出力形態切換回路30のNPN出力端と出力端子43との間にリレー接点46bが接続されており、これによりNPN用リレー回路46が構成されている。
【0025】
更に、本実施形態では、上記出力形態選択用のリレー接点45b,46bとは別に、PNP用リレー回路45のリレーコイル45aに生じる磁気力によってオンオフ動作を行う短絡用のリレー接点45cが低電位側端子42とシールド端子44との間に接続されている。また、NPN用リレー回路46のリレーコイル46aに生じる磁気力によってオンオフ動作を行う短絡用のリレー接点46cが高電位側端子41とシールド端子44との間に接続されている。なお、本実施形態では、各リレー回路45,46は、リレーコイル45a,46a両端間に24Vよりやや低め以上の電位差が印加されたときに各リレー接点45b,45c,46b,46cをオン動作させるよう設定されている。
【0026】
また、本実施形態では、上記出力端子43とシールド端子44との間に外乱ノイズ吸収用としての双方向ツェナーダイオード70(双方向整流素子の一例)が設けられている。本実施形態では、後述するようにこの双方向ツェナーダイオード70によって上記PNP型トランジスタ32とNPN型トランジスタ33とに許容値(例えば30[v])を超える電圧が加わって破損することを防止している。
【0027】
(本実施形態の作用効果)
本実施形態によれば、入力装置50,60を接続すると、そのシールド端子44の電圧レベルに基づきその入力装置がPNP対応かNPN対応かを識別しそれに応じた出力形態(PNP出力、NPN出力)に自動で切り替わるようになっている。
【0028】
まず、信号選択回路40に連なるシールド電線55に、PNP対応入力装置50が接続されている場合、シールド部材54はPNP対応入力装置50内部で0Vのグランド線52(ローレベルラインの一例)に短絡接続されているから、これに接続されるシールド端子44も略0Vになり、PNP用リレー回路45のリレーコイル45aには略24Vの電圧が負荷されることになり、これにより生じる磁気力によってリレー接点45bがオン動作して出力端子43が出力形態切換回路30のPNP出力端に接続される。また、これと同時に、リレー接点45cもオン動作してシールド端子44が低電位側端子42に短絡接続される。このとき、NPN用リレー回路46のリレーコイル46aには略0Vの電圧が負荷されるため、2つのリレー接点46b,46cはオフ状態を維持する。
【0029】
これにより、出力形態切換回路30のPNP型トランジスタ32からの出力信号S1が信号選択回路40の出力端子43を介してPNP対応入力装置50の信号入力線53に与えられるようになる(第1出力形態)。
【0030】
また、上記双方向ツェナーダイオード70の一端側に接続されたシールド端子44が低電位側端子42に短絡接続されることで、当該双方向ツェナーダイオード70がPNP型トランジスタ32に並列接続されることになる。従って、この双方向ツェナーダイオード70によってPNP型トランジスタ32に許容値を超える電圧が加わって破損することを防止できる。このとき、NPN型トランジスタ33を保護するための双方向整流素子は不要であり、当該NPN型トランジスタ33に双方向整流素子は並列接続されていない。従って、PNP型トランジスタ32がオフしているにもかかわらず、NPN型トランジスタ33に並列接続された双方向整流素子の漏れ電流によって出力端子43の電圧レベルが高電位側に持ち上げられてしまうことを防止できる。
【0031】
一方、信号選択回路40に連なるシールド電線55に、NPN対応入力装置60が接続されている場合、シールド部材54はNPN対応入力装置60内部において24VのVcc線51(ハイレベルラインの一例)に短絡接続されているから、これに接続されるシールド端子44も略24Vになり、今度はNPN用リレー回路46のリレーコイル46aに略24Vの電圧が負荷されることになり、これにより生じる磁気力によってリレー接点46bがオン動作して出力端子43が出力形態切換回路30のNPN出力端に接続される。また、これと同時に、リレー接点46cもオン動作してシールド端子44が高電位側端子41に短絡接続される。このとき、PNP用リレー回路45のリレーコイル45aには略0Vの電圧が負荷されるため、2つのリレー接点45b,45cはオフ状態を維持する。
【0032】
これにより、出力形態切換回路30のNPN型トランジスタ33からの出力信号が信号選択回路40の出力端子43を介してNPN対応入力装置60の信号入力線53に与えられるようになる(第2出力形態)。
【0033】
また、上記双方向ツェナーダイオード70の一端側に接続されたシールド端子44が高電位側端子41に短絡接続されることで、当該双方向ツェナーダイオード70がNPN型トランジスタ33に並列接続されることになる。従って、この双方向ツェナーダイオード70によってNPN型トランジスタ33に許容値を超える電圧が加わって破損することを防止できる。このとき、PNP型トランジスタ32を保護するための双方向整流素子は不要であり、当該PNP型トランジスタ32に双方向整流素子は並列接続されていない。従って、NPN型トランジスタ33がオフしているにもかかわらず、当該PNP型トランジスタ32に並列接続された双方向整流素子の漏れ電流によって出力端子43の電圧レベルが低電位側に引き下げられてしまうことを防止できる。
【0034】
また、本実施形態では、接続端子として既存のシールド端子44を利用することで専用の接続端子を不要としている。
【0035】
更に、本実施形態では、PNP対応入力装置50が接続されたときにはリレー接点45cによってシールド端子44を低電位側端子42(グランド線52)に短絡させ、NPN対応入力装置60が接続されたときにはリレー接点46cによってシールド端子44を高電位側端子41(Vcc線51)に短絡させる短絡接続手段が設けられている。このような構成であれば、特に本実施形態のように、信号選択回路40と入力装置とがシールド電線55を介してある程度離間した距離に配置されるような場合であっても、信号選択回路40におけるシールド端子44を、低電位側端子42或いは高電位側端子41に短絡させて確実なシールド効果を得ることができる。また、シールド端子44を確実にグランド線52(グランドライン)或いはVcc線51(電源ライン)に接続して双方向ツェナーダイオード70によりトランジスタ32,33を確実に保護することができる。
【0036】
<他の実施形態>
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれる。
【0037】
(1)上記実施形態では、信号出力回路29を多光軸光電スイッチ7に適用した例を説明したが、これに限らず、検出領域における被検出体の有無に応じた動作信号を出力するものであれば、例えば1組の投光素子及び受光素子を備えた光電スイッチであってもよく、また、光学式に限らず例えば磁気式或いは超音波式の検出スイッチなどであってもよい。
【0038】
(2)「第1スイッチング回路及び第2スイッチング回路」として、上記実施形態ではPNP型トランジスタ及びNPN型トランジスタ33を備える構成としたが、これに限らず、他のスイッチ素子、例えばnチャネル型のFET及びpチャネル型のFETを備える構成であっても本発明を適用することができる。更に、「第1スイッチング回路及び第2スイッチング回路」を、電源ラインとグランドラインとの間に直列接続される一対の機械スイッチとして、一方の機械スイッチには制御信号をそのまま与え、他方の機械スイッチには制御信号を反転して与える構成であってもよい。
【0039】
(3)「双方向整流素子」として、上記実施形態では双方向ツェナーダイオード70を例に挙げたが、これに限らず、例えばアノード同士或いはカソード同士を接続してなる1対のツェナーダイオードなどであってもよい。
【図面の簡単な説明】
【0040】
【図1】本発明の第1実施形態の多光軸光電スイッチの電気的構成図
【図2】出力形態切換回路、信号出力回路及び入力装置の回路構成図(PNP対応入力装置接続時)
【図3】出力形態切換回路、信号出力回路及び入力装置の回路構成図(NPN対応入力装置接続時)
【図4】従来の信号出力回路の回路構成図
【符号の説明】
【0041】
7…多光軸光電スイッチ
11…投光素子
14…投光回路
21…受光素子
22…受光回路
24…受光制御回路
29…信号出力回路
30…出力形態切換回路(第1スイッチング回路、第2スイッチング回路)
40…信号選択回路(選択手段)
43…出力端子
44…シールド端子(接続端子)
50…PNP対応入力装置(負荷)
51…Vcc線
52…グランド線
53,92…信号入力線
54…シールド部材
60…NPN対応入力装置(負荷)
70…双方向ツェナーダイオード(双方向整流素子)
S1…出力信号
S2…動作信号(制御信号)

【特許請求の範囲】
【請求項1】
外部から制御信号に基づき第1スイッチング動作をし、当該第1スイッチング動作に応じた出力信号を出力する第1スイッチング回路と、
電源ラインとグランドラインとの間で前記第1スイッチング回路と直列に接続され、前記制御信号に基づき前記第1スイッチング動作に対して反転した第2スイッチング動作をし、当該第2スイッチング動作に応じた出力信号を出力する第2スイッチング回路と、
出力端子と、
前記出力端子に前記第1スイッチング回路に対応する負荷が接続されたときに当該負荷のローレベルライン側に接続される一方で、前記出力端子に前記第2スイッチング回路に対応する負荷が接続されたときに当該負荷のハイレベルライン側に接続される接続端子と、
前記接続端子レベルがローレベルの場合に前記第1スイッチング回路からの出力信号を前記出力端子に与え、前記接続端子レベルがハイレベルの場合に前記第2スイッチング回路からの出力信号を前記出力端子に与える選択手段を備え、
前記出力端子と前記接続端子との間に双方向整流素子が設けられている信号出力回路。
【請求項2】
請求項1に記載の信号出力回路であって、
前記接続端子は、前記負荷に連なるケーブルに備えられたシールド部材に接続されるシールド端子である。
【請求項3】
請求項1または請求項2に記載の信号出力回路であって、
前記接続端子レベルがローレベルの場合に前記接続端子を前記グランドラインに短絡接続し、前記接続端子レベルがハイレベルの場合に前記接続端子を前記電源ラインに短絡接続する短絡接続手段を備える。
【請求項4】
被検出物を検出した検出結果に応じた動作信号を出力する検出手段を備えた検出スイッチにおいて、
前記請求項1から請求項3のいずれか一項に記載の信号出力回路を備え、当該信号出力回路は、前記検出手段からの動作信号を前記制御信号として受ける構成である検出スイッチ。
【請求項5】
複数の投光素子を備える投光手段と、前記複数の投光素子からの各光をそれぞれ受光可能に配置される複数の受光素子を備える受光手段と、前記各受光素子での受光量に基づいて動作信号を出力する検出手段とを備えた多光軸光電スイッチにおいて、
前記請求項1から請求項3のいずれか一項に記載の信号出力回路を備え、当該信号出力回路は、前記検出手段からの動作信号を前記制御信号として受ける構成である多光軸光電スイッチ。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate


【公開番号】特開2009−33633(P2009−33633A)
【公開日】平成21年2月12日(2009.2.12)
【国際特許分類】
【出願番号】特願2007−197514(P2007−197514)
【出願日】平成19年7月30日(2007.7.30)
【出願人】(000106221)サンクス株式会社 (578)
【Fターム(参考)】