光ディスク装置のダビングシステム、光ディスク装置のダビング方法、スピンドルモーター制御装置および出力レート制御装置
【課題】 ＣＤプレイヤーからＭＤプレイヤーへのダビングの際、ディスクの回転ムラの影響でダビングデータの転送速度をジッタマージン分低く設定する必要があった。
【解決手段】 スピンドルモーター制御装置は、メモリ１６とメモリコントローラ１３、出力信号生成部１７、アドレス差スピンドルモーター制御部３２を備えることで光ディスク再生信号を、ディスクの回転ムラによるジッターに関係無く一定の転送速度でデータを出力することができる。また、出力レート制御装置は、メモリへの書き込みアドレスと読み出しアドレスの差分データを参照することにより出力レートを制御し、メモリの容量が小さい場合でも、オーバーフローやアンダーフローを起こすことが無く、安定したデータ転送が行える。
【解決手段】 スピンドルモーター制御装置は、メモリ１６とメモリコントローラ１３、出力信号生成部１７、アドレス差スピンドルモーター制御部３２を備えることで光ディスク再生信号を、ディスクの回転ムラによるジッターに関係無く一定の転送速度でデータを出力することができる。また、出力レート制御装置は、メモリへの書き込みアドレスと読み出しアドレスの差分データを参照することにより出力レートを制御し、メモリの容量が小さい場合でも、オーバーフローやアンダーフローを起こすことが無く、安定したデータ転送が行える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光ディスク装置のダビングシステム、光ディスク装置のダビング方法、スピンドルモーター制御装置および出力レート制御装置に関するものである。
【０００２】
特に、ＣＤプレーヤー、ＣＤ−ＲＯＭドライブ、ＤＶＤプレーヤー、ＤＶＤ−ＲＯＭドライブ、ＭＤプレーヤー等の光ディスク装置におけるスピンドルモーター制御装置、および出力信号がデジタルダビングの対象となる出力レート制御装置の改良を図ることで、光ディスク装置のダビングの高速化を達成できるようにしたものに関する。
【背景技術】
【０００３】
従来、音楽データ等が記録された光ディスク、例えばＣＤが広く使用されている。
音楽ＣＤのディスクは非圧縮の音楽データを記録しているが、多数の曲を収録したディスクは直径が１２ｃｍである。これに対しＭＤディスクはＡＴＲＡＣ（Adaptive Transform Acoustic Coding）方式により原音の約１／５の容量に圧縮記録を行うため、１２ｃｍのＣＤの内容をより小型なＭＤディスクに収容できる。このため、ＣＤディスクの内容をＭＤディスクにデジタルダビングして持ち歩くことが多くなっている。
【０００４】
図１９はこうしたデジタルダビングが可能なオーディオ機器の一例であるシステムコンポーネントステレオを示すものである。
図において、システムコンポーネントステレオＣＭＰはＣＤプレーヤーと、録音機能を有するＭＤデッキ（以下、ＭＤプレーヤーと称す）とを搭載している。キーＫＹ中のイジェクトボタンを押すことで、ＣＤトレイＣＤＴが開き、ＣＤディスクをケースから取り出しセットする。またＭＤディスクをスロットＭＤＳを介してＭＤプレーヤーにセットする。
【０００５】
キーＫＹ操作によりＣＤディスクからＭＤディスクへのダビングを標準速、即ち１倍速で行うように選択してもよいが、７４分もの時間を要するので、この種のダビング機能を有するオーディオ機器は４倍速等の高速ダビング機能を搭載する場合が多くなっている。スピーカＳＰ１，ＳＰ２はＣＤやＭＤの再生時に再生音を流す。
【０００６】
図２０はこの種のシステムコンポーネントステレオの概略ブロック構成を示す。図において、ＣＤドライブ４０１およびＭＤドライブ４０２はＣＤプレーヤーおよびＭＤプレーヤーの中核部分をなす。システムコントローラ１１００は図１９のキーＫＹ操作に応じてＣＤ制御部５５を制御する。ＣＤ制御部５５はＣＤドライブ４０１を制御しその再生データをＭＤドライブ４０２に出力することでダビングを行う。
【０００７】
図２１はこのシステムコントローラ１１００およびＣＤ制御部５５の構成を示す。図において、システムコントローラ１１００内のキー入力検出部１１０１はキーＫＹ入力を検出する。高速ダビングキー操作検出部１１０２はキー操作が高速ダビングキーであるか否かを検出する。スピンドルモーター制御信号設定部１１０３は高速ダビングキーが操作された場合にスピンドルモーターが所定の倍速回転で回転を行うように制御信号を設定する。ＣＤ制御部５５内のスピンドルモーター回転制御部５５１はスピンドルモーター制御信号に応じてスピンドルモーターの回転を制御する。
【０００８】
図２２はこの従来の高速ダビングモードにおけるＣＤプレーヤーのスピンドルモーターの回転速度を示す。
ここではＣＤディスクは標準的な７４分記録が行われたものとする。スピンドルモーターは、ＣＤの再生開始時である０分から再生終了時の７４分まで、常に標準再生速度の５倍で回転する。これにより、標準速、すなわち1倍速でダビングが行われた場合に較べ、１枚のＣＤのＭＤへのダビングが完了するまでの時間の短縮を実現することができる。
【０００９】
図２３はＣＤディスクをデジタルダビングする際の、従来のＣＤシステムのより詳細な概念図を示す。このＣＤシステムは図２０のＣＤ制御部に相当するものである。
この図２３に示す従来のＣＤシステム１６０は、ＣＤ等の光ディスクＤに記録された情報を読み取る光学ピックアップ４１により再生されたデータからクロックを再生するＰＬＬ１６１、光学ピックアップ４１からの再生データの復調・訂正を行う信号処理部１６２、誤り訂正されたデータのショックプルーフ用メモリ１６４への書き込み・読み出し制御を行うメモリコントローラ１６３、メモリコントローラ１６３により読み出されたデータをアナログデータに変換するＤ／Ａコンバータ１６５、信号処理部１６２により誤り訂正されたデータからシリアルデータを生成するシリアル出力信号生成部１６６を有する。
【００１０】
また、信号処理部１６２は、ＣＩＲＣＲＡＭ（ＣＩＲＣ；Cross Interleaved Reed-solomon Code）１６２２へのデータの書き込みを行う書き込み系１６２１、ＣＩＲＣＲＡＭ１６２２への書き込みデータと読み出しデータとの位相差に応じたクロックを発生するＰＬＬ１６２３、ＣＩＲＣＲＡＭ１６２２からのデータの読み出しを行う読み出し系１６２５、読み出し系１６２５へのクロックを外部からの水晶クロックとＰＬＬ１６２３の出力クロックとをシステムコントローラ１１００からのジッターフリー設定により切り替えるセレクタ１６２４とを有する。なお、水晶クロックとは水晶発振器により発振されたクロック信号のことである。
【００１１】
次に動作について説明する。光学ピックアップ４１は光ディスクＤの信号面に記録されているデータを読み取り再生する。光ディスクＤの回転むらにより光ディスクＤから得られる信号の入力レートが一定ではない場合でも、光ディスクからは、ＤＳＬ（Data Slice）ＰＬＬ部１６２３により２値化された音楽データと、回転と同期したクロックとがその再生信号として得られる。２値化された音楽データは、信号処理部１６２により復調・訂正される。訂正で使用するＣＩＲＣＲＡＭ１６２２へのデータ書き込みは書き込み系１６２１により行う。この書き込みはＰＬＬ１６２３により入力レートと同期しており、このため、ジッターの影響を受けない、いわゆるジッターフリーの状態でエラー訂正を行うことができる。ＣＩＲＣＲＡＭ１６２２からの読み出しにはアナログＰＬＬ１６２３の発振信号を読み出し系１６２５のクロックとして用いている。なお、ＣＤディスクからＭＤディスクへのダビングを行わず、単に再生を行う場合には、図示しない制御部がセレクタ１６２４をＯＦＦに設定することで、ジッターフリー設定をオフにすることも可能である。この場合、読み出し系１６２５は外部からの水晶クロック入力により動作する。
【００１２】
復調・訂正された音楽データは、メモリコントローラ１６３によりショックプルーフ用メモリ１６４に一時的に蓄えられる。このため、光学ピックアップが装置外部から加わる物理的な振動等によりトラック外れを起こしたとしても、ショックプルーフ用メモリ１６４の記憶容量により決まる時間以内に光学ピックアップが本来のトラックに復帰するようにトラッキング制御を行い、再度本来のトラックを再生することで、支障なく再生を行うことができ、強い耐振動性を実現できる。このショックプルーフ用メモリ１６４から読み出されたデータはＤ／Ａコンバータ１６５によりアナログのオーディオ出力に変換され、スピーカ，イヤホン等により再生される。また、シリアル出力信号生成部１６６は信号処理部１６２の出力を、光ディスクの回転と同期したレートで所定のフォーマットに変更しＭＤデッキに向けて出力する。
【００１３】
このように、ＣＤなどの光ディスクを再生する際、線速度が一定になるようにスピンドルモーターをＣＬＶ（Constant Linear Velocity）制御し、得られる再生信号を信号処理部により復調・訂正し、一旦、メモリ、例えばダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）に書き込み、一定期間データを蓄えた後、メモリから格納されたデータを読み出すことにより、振動などにより光ディスクからの再生信号に異常があった場合でも出力信号に対する影響を回避することが可能となっている。
【００１４】
また、図２４はサーボ外れが生じた場合に回復を行う従来のＣＤシステムの構成を示す。
この図２４において、復調（訂正）部１１は図２３の信号処理部１６２に相当する。サーボ外れ検出部１４は光学ピックアップ４１による再生信号中にフレーム同期信号が含まれるか否かでサーボ外れが生じているか否かを検出する。サーボ外れを検出した場合、サーボ外れ信号３８により、セレクタ５３は固定値出力部２１からの固定値を選択し、スピンドルモーター３７にその制御信号として出力する。これにより、ＣＬＶ制御部２０からの制御信号を選択するよりも加速が抑えられ、サーボを引き込みやすくする。
【００１５】
ところで、前記の従来の光ディスク再生装置は、メモリの残量が規定値以上の場合はメモリへの書き込みを停止するといった処理を行っていた（例えば、特許文献１参照）。
さらに、この従来例では、高倍速でデータ転送を行う場合であっても、線速度が一定であるＣＬＶ再生で光ディスクを再生し、データを転送していた。
【００１６】
また、スピンドルモーターの回転数が一定であり、入力データのレートが一定でない場合、ショックプルーフメモリから読み出した再生信号はマイクロコンピュータなど外部から出力レートを切替える操作を行っていた（例えば、特許文献２参照）。
【特許文献１】特開平５−１２８５３１号公報（第４頁−第８頁、図１−図３）
【特許文献２】特開平６−３１４１７０号公報（第３頁−第４頁、図１−図３）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところで、前記のように線速度が一定で光ディスクより得られた再生信号には、回転制御の誤差によるジッターが存在し、例えば、ＣＤプレーヤーからＭＤプレーヤーに高倍速でダビングを行う際には、ダビングされる側の最高動作速度を超えないように、ジッターマージン分だけ再生する側の回転速度を低く抑える必要があり、ダビング時間の高速化を充分達成できないものとなっていた。
【００１８】
例えば、コンポーネントオーディオ機器のＣＤプレーヤーのスピンドルモーターは、ＣＬＶ制御の場合、光ディスクの内周側では例えば５倍速、外周側では７−８倍速で回転できるにもかかわらず、受け側のダビング速度の限界値のために、外周側においても例えば５倍速に回転速度を抑えざるを得ない。従って、高速ダビングを本来期待できる最高速よりも抑えた速度で実行せざるを得ず、その分時間を要するものとなっていた。
【００１９】
また、メモリの残量により書き込みを停止する処理を行った場合、光ディスクの読み取り位置へ光学ピックアップをトラックジャンプさせる必要があり、再生信号の質の低下を招く原因となっていた。
【００２０】
本発明は、前記のような従来のものの問題点を解決するためになされたもので、ダビング時間を短縮し、メモリの書き込みを停止させないことを目的とするスピンドルモーター制御装置を提供することを目的としている。
【００２１】
また、上述のように、高倍速でデータ転送を行う場合、線速度が一定であるＣＬＶで再生した場合、スピンドルモーターの限界回転数で再生しようとすると、ジッタの影響で、出力レートがＭＤ側のエンコーダの処理能力を越えてしまい、エンコーダの処理に破綻が生じてしまう。このため、スピンドルモーターの限界回転数で再生することが出来ず、ダビングなどを行う際にダビング時間が多くかかってしまう。
【００２２】
また、スピンドルモーターの回転数の限界で光ディスクを再生する際に、メモリ容量が小さく高倍速で再生する場合、出力信号のレートを外部から制御していたのではメモリがオーバーフローやアンダーフローを起こしてしまうことが多い。
【００２３】
本発明は、前記のような従来のものの問題点を解決するためになされたもので、アナログＰＬＬ部が不要であり、高倍速でも安定した再生信号のデータ転送が可能となる出力レート制御装置を提供することを目的としている。
【００２４】
さらに、光ディスク装置からダビング速度に限界を有する受け側装置にデータをダビングする際、光ディスクの内周側，外周側のいずれを再生する場合であってもそのダビングを高速化できる光ディスク装置のダビングシステムおよびダビング方法を提供することを目的としている。
【課題を解決するための手段】
【００２５】
前記課題を解決するために、
この発明の請求項１に係る光ディスク装置のダビングシステムは、光ディスクを再生する光ディスク装置と、ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビングシステムにおいて、前記光ディスク装置が前記光ディスクの外周側を再生する際、該光ディスクが前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定する回転数設定部と、当該光ディスクの外周側においてスピンドルモーターの回転により生じるジッタを吸収するジッタ吸収部と、前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御する出力レート制御部とを備えたことを特徴とするものである。
【００２６】
この発明の請求項２に係る光ディスク装置のダビングシステムは、請求項１に記載の光ディスク装置のダビングシステムにおいて、前記光ディスク装置はＣＤドライブであり、前記受け側装置はＭＤドライブであることを特徴とするものである。
【００２７】
この発明の請求項３に係る光ディスク装置のダビングシステムは、請求項１に記載の光ディスク装置のダビングシステムにおいて、前記スピンドルモーターは、線速度一定（以下、ＣＬＶと称す）となるように回転制御されることを特徴とするものである。
【００２８】
この発明の請求項４に係る光ディスク装置のダビング方法は、光ディスクを再生する光ディスク装置と、ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビング方法において、前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御し、前記光ディスク装置が前記光ディスクの外周側を再生する際、前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定し、当該外周側におけるスピンドルモーターの回転により生じるジッタを吸収することを特徴とするものである。
【００２９】
この発明の請求項５に係るスピンドルモーター制御装置は、光ディスク装置のスピンドルモーターの制御装置において、光学ピックアップにより復調された光ディスク再生信号を書き込むメモリと、該メモリへの書込み・読出しを制御するメモリコントローラと、該メモリコントローラの前記メモリへの書込みアドレスと読出しアドレスのアドレス差を参照してスピンドルモーター制御信号を生成するアドレス差スピンドルモーター制御部と、前記メモリから読み出した読出しデータを出力データへ変換する出力信号生成部とを備えたことを特徴とするものである。
【００３０】
この発明の請求項６に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記アドレス差と、アドレス差の目標値である目標アドレス差との差に応じた位相差信号を生成する位相制御部と、前記アドレス差を保持するメモリに保持されたアドレス差と、前記アドレス差との差に応じた速度信号を生成する速度制御部とを備え、前記位相差信号と速度信号とを演算した結果を前記スピンドルモーターの制御信号として出力することを特徴とするものである。
【００３１】
この発明の請求項７に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、前記メモリへの書込みデータと読出しデータを、可逆圧縮伸張する可逆圧縮伸張部を備えたことを特徴とするものである。
【００３２】
この発明の請求項８に係るスピンドルモーター制御装置は、請求項５ないし請求項７のいずれかに記載のスピンドルモーター制御装置において、前記メモリは、前記光ディスク装置に加わる物理的衝撃により当該光ディスク装置に生じる再生むらを緩和するショックプルーフ用のメモリであることを特徴とするものである。
【００３３】
この発明の請求項９に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部と、該サーボ外れ検出部で検出したサーボ外れ信号を参照して前記アドレス差スピンドルモーター制御部の出力と、固定値出力とを切替える切換え部とをさらに備えたことを特徴とするものである。
【００３４】
この発明の請求項１０に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部をさらに備え、前記アドレス差スピンドルモーター制御部は、該サーボ外れ検出部で検出したサーボ外れ信号を参照してサーボ外れ時にゲインを下げることを特徴とするものである。
【００３５】
この発明の請求項１１に係るスピンドルモーター制御装置は、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから一定期間前記アドレス差スピンドルモーター制御部のゲインを上げることを特徴とするものである。
【００３６】
この発明の請求項１２に係るスピンドルモーター制御装置は、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、アドレス差が規定範囲に入るまで、前記アドレス差スピンドルモーター制御部のゲインを上げることを特徴とするものである。
【００３７】
この発明の請求項１３に係るスピンドルモーター制御装置は、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、位相制御部の出力の極性が反転するまで、前記アドレス差スピンドルモーター制御部のゲインを上げることを特徴とするものである。
【００３８】
この発明の請求項１４に係るスピンドルモーター制御装置は、請求項１０に記載のスピンドルモーター制御装置において、サーボ外れを検出するサーボ外れ検出部をさらに備え、該サーボ外れ検出部で検出したサーボ外れ信号を参照して、前記アドレス差スピンドルモーター制御部の出力値をホールドすることを特徴とするものである。
【００３９】
この発明の請求項１５に係るスピンドルモーター制御装置は、請求項１４に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、アドレス差が規定範囲を外れるとゲインを上げることを特徴とするものである。
【００４０】
この発明の請求項１６に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、線速度一定となるようにスピンドルモーターの回転を制御するＣＬＶ制御部をさらに備え、アドレス差が規定量以下になった場合に、該ＣＬＶ制御部の出力信号を前記スピンドルモーター制御信号として使用するとともに、前記出力信号生成部の入力を前記光ディスク再生信号に切替えることを特徴とするものである。
【００４１】
この発明の請求項１７に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、アドレス差が規定の範囲に入った場合、スピンドルモーター制御信号を、ＣＬＶ制御部の出力からアドレス差スピンドルモーター制御部の出力に切替えると共に、前記出力信号生成部の入力を復調部からの出力からメモリからの出力に切替えることを特徴とするものである。
【００４２】
この発明の請求項１８に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、アドレス差スピンドルモーター制御部のアドレス差が規定の範囲に入った場合、スピンドルモーターの制御周波数を下げることを特徴とするものである。
【００４３】
この発明の請求項１９に係る出力レート制御装置は、光ディスクから読み出した再生信号を復調・訂正する信号処理部と、該信号処理部にて復調・訂正された再生信号を書きこむメモリと、該メモリへの書き込み・読み出しを制御するメモリコントローラと、前記メモリから読み出したデータをあらかじめ決められた形式に変換し出力するための信号を生成する出力信号生成部とを備え、前記メモリコントローラは、前記メモリへの書き込みアドレスと読み出しアドレスの差であるアドレス差分データを生成し、前記出力信号生成部は、前記アドレス差分データを入力し、出力信号のレートを制御することを特徴とするものである。
【００４４】
この発明の請求項２０に係る出力レート制御装置は、前記出力信号生成部から出力される信号は、複数ビットからなるデータを単位とする区切りタイミングを発生する制御信号と、ビットを単位とする区切りタイミングを発生するビットクロックと、前記データを単位とする区切りタイミング間の一部に有効なデータを収容したシリアルデータとからなることを特徴とするものである。
【００４５】
この発明の請求項２１に係る出力レート制御装置は、請求項１９に記載の出力レート制御装置において、前記アドレス差分データから、前記シリアルデータの出力レートを演算する演算部をさらに備えたことを特徴とするものである。
【００４６】
この発明の請求項２２に係る出力レート制御装置は、請求項１９に記載の出力レート制御装置において、前記アドレス差分データが、ある一定値以上または以下になった場合に、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算し、前記差分データが規定範囲内の時は前記シリアルデータの出力レートを保持する演算部をさらに備えたことを特徴とするものである。
【００４７】
この発明の請求項２３に係る出力レート制御装置は、請求項１９に記載の出力レート制御装置において、前記アドレス差分データをある一定期間積分し、その差分の積分データの極性と、前記アドレス差分データの極性から、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算する演算部をさらに備えたことを特徴とするものである。
【００４８】
この発明の請求項２４に係る出力レート制御装置は、請求項１９に記載の出力レート制御装置において、前記アドレス差分データが示すアドレス残量に応じて、前記シリアルデータの出力レートを切替えることを特徴とするものである。
【発明の効果】
【００４９】
この発明によるスピンドルモーター制御装置では、ジッターを含む光ディスクからの読み取り信号を一旦メモリに蓄えて、ジッターの少ないクロック同期で読み取ってから出力するため、ジッターマージン分だけ光ディスク（ＣＤ）の回転数を低くする必要が無くなり、最高転送レートを維持した出力が可能となる。
【００５０】
さらに、サーボエラー時やメモリエンプティー時のセルフリカバリが行えるため再生信号を間欠なく出力することが可能である。
【００５１】
また、メモリの書き込みデータと読み出しデータのアドレス差に基づいてスピンドルモーター制御を行うため、モーター制御周波数が低くなり、モーターの低消費電力、長寿命化が可能となる。
【００５２】
この発明による出力レート制御装置では、おもにダビング装置へのデータ転送に用いられ、トラックバッファメモリの書き込みアドレスと読み出しアドレスの差分データを参照し、随時自動で出力のピッチシフト量を演算しデータ転送するため、メモリの容量が小さいときや再生データが高倍速であっても、メモリがオーバーフロー、アンダーフローすることが無く、スピンドルモーターの限界まで回転させることが出来、より短い時間でのダビングが可能である。
【００５３】
即ち、この発明の請求項１に係る光ディスク装置のダビングシステムによれば、光ディスクを再生する光ディスク装置と、ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビングシステムにおいて、前記光ディスク装置が前記光ディスクの外周側を再生する際、該光ディスクが前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定する回転数設定部と、当該光ディスクの外周側においてスピンドルモーターの回転により生じるジッタを吸収するジッタ吸収部と、前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御する出力レート制御部とを備えるようにしたので、光ディスク装置から受け側装置へのダビングを行う際に、光ディスクの外周側を再生する際、極力高回転に設定でき、内周側では受け側装置のダビング速度の限界を越えない上限の出力レートでデータを転送でき、データのダビングのさらなる高速化が実現可能となる効果がある。
【００５４】
また、この発明の請求項２に係る光ディスク装置のダビングシステムによれば、請求項１に記載の光ディスク装置のダビングシステムにおいて、前記光ディスク装置はＣＤドライブであり、前記受け側装置はＭＤドライブであるものとしたので、ＣＤディスクからＭＤディスクへのダビングのさらなる高速化が実現可能となる効果がある。
【００５５】
また、この発明の請求項３に係る光ディスク装置のダビングシステムによれば、請求項１に記載の光ディスク装置のダビングシステムにおいて、前記スピンドルモーターは、線速度一定（以下、ＣＬＶと称す）となるように回転制御されるようにしたので、内周側よりも外周側が高速に回転する第１の光ディスクの回転の高速化を内周側，外周側のそれぞれの領域でより進めることが可能となり、データのダビングのさらなる高速化が実現可能となる効果がある。
【００５６】
また、この発明の請求項４に係る光ディスク装置のダビング方法によれば、光ディスクを再生する光ディスク装置と、ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビング方法において、前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御し、前記光ディスク装置が前記光ディスクの外周側を再生する際、前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定し、当該外周側におけるスピンドルモーターの回転により生じるジッタを吸収するようにしたので、光ディスク装置から受け側装置へのダビングを行う際に、光ディスクの外周側を再生する際、極力高回転に設定でき、内周側では受け側装置のダビング速度の限界を越えない上限の出力レートでデータを転送でき、データのダビングのさらなる高速化が実現可能となる効果がある。
【００５７】
また、この発明の請求項５に係るスピンドルモーター制御装置によれば、光ディスク装置のスピンドルモーターの制御装置において、光学ピックアップにより復調された光ディスク再生信号を書き込むメモリと、該メモリへの書込み・読出しを制御するメモリコントローラと、該メモリコントローラの前記メモリへの書込みアドレスと読出しアドレスのアドレス差を参照してスピンドルモーター制御信号を生成するアドレス差スピンドルモーター制御部と、前記メモリから読み出した読出しデータを出力データへ変換する出力信号生成部とを備えるようにしたので、光ディスクの外周側でスピンドルモーターを可能な限り高速に回転させるとともに、このスピンドルモーター制御装置を稼動させることにより、スピンドルモーターの回転むらにより生じるジッターをメモリにより吸収でき、ダビング用の再生データを高速にかつ安定して得ることが可能となる効果がある。
【００５８】
また、この発明の請求項６に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記アドレス差と、アドレス差の目標値である目標アドレス差との差に応じた位相差信号を生成する位相制御部と、前記アドレス差を保持するメモリに保持されたアドレス差と、前記アドレス差との差に応じた速度信号を生成する速度制御部とを備え、前記位相差信号と速度信号とを演算した結果を前記スピンドルモーターの制御信号として出力するようにしたので、メモリに記憶しているデータが空にならないように光ディスクの回転数を制御でき、ダビング用の再生データを高速にかつ安定して得ることが可能となる効果がある。
【００５９】
また、この発明の請求項７に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、前記メモリへの書込みデータと読出しデータを、可逆圧縮伸張する可逆圧縮伸張部を備えるようにしたので、メモリへの書き込み，読み出しを行った前後でデータの品質に劣化を生じることなく、メモリの容量を削減でき、ダビング用の再生データを高速にかつ安定して得ることが可能となる効果がある。
【００６０】
また、この発明の請求項８に係るスピンドルモーター制御装置によれば、請求項５ないし請求項７のいずれかに記載のスピンドルモーター制御装置において、前記メモリは、前記光ディスク装置に加わる物理的衝撃により当該光ディスク装置に生じる再生むらを緩和するショックプルーフ用のメモリであるものとしたので、物理的衝撃により生じる再生むらと回転むらによる再生品質の劣化とを同時にかつ低コストに除去でき、ダビング用の再生データを間断なく、高速にかつ安定して得ることが可能となる効果がある。
【００６１】
また、この発明の請求項９に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部と、該サーボ外れ検出部で検出したサーボ外れ信号を参照して前記アドレス差スピンドルモーター制御部の出力と、固定値出力とを切替える切換え部とをさらに備えるようにしたので、サーボ外れが生じたとしてもダビング用の再生データを間断なく、高速にかつ安定して得ることが可能となる効果がある。
【００６２】
また、この発明の請求項１０に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部をさらに備え、前記アドレス差スピンドルモーター制御部は、該サーボ外れ検出部で検出したサーボ外れ信号を参照してサーボ外れ時にゲインを下げるようにしたので、サーボ外れが生じたとしてもすみやかに回復することが可能となり、ダビング用の再生データを間断なく、高速にかつ安定して得ることが可能となる効果がある。
【００６３】
また、この発明の請求項１１に係るスピンドルモーター制御装置によれば、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから一定期間前記アドレス差スピンドルモーター制御部のゲインを上げるようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６４】
また、この発明の請求項１２に係るスピンドルモーター制御装置によれば、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、アドレス差が規定範囲に入るまで、前記アドレス差スピンドルモーター制御部のゲインを上げるようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６５】
また、この発明の請求項１３に係るスピンドルモーター制御装置によれば、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、位相制御部の出力の極性が反転するまで、前記アドレス差スピンドルモーター制御部のゲインを上げるようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６６】
また、この発明の請求項１４に係るスピンドルモーター制御装置によれば、請求項１０に記載のスピンドルモーター制御装置において、サーボ外れを検出するサーボ外れ検出部をさらに備え、該サーボ外れ検出部で検出したサーボ外れ信号を参照して、前記アドレス差スピンドルモーター制御部の出力値をホールドするようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６７】
また、この発明の請求項１５に係るスピンドルモーター制御装置によれば、請求項１４に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、アドレス差が規定範囲を外れるとゲインを上げるようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６８】
また、この発明の請求項１６に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、線速度一定となるようにスピンドルモーターの回転を制御するＣＬＶ制御部をさらに備え、アドレス差が規定量以下になった場合に、該ＣＬＶ制御部の出力信号を前記スピンドルモーター制御信号として使用するとともに、前記出力信号生成部の入力を前記光ディスク再生信号に切替えるようにしたので、メモリに記憶しているデータが空きにならないように光ディスクの回転数を制御でき、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６９】
また、この発明の請求項１７に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、アドレス差が規定の範囲に入った場合、スピンドルモーター制御信号を、ＣＬＶ制御部の出力からアドレス差スピンドルモーター制御部の出力に切替えると共に、前記出力信号生成部の入力を復調部からの出力からメモリからの出力に切替えるようにしたので、メモリが空きになりダビングすべきデータに欠落が生じ得る状態を脱した後、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００７０】
また、この発明の請求項１８に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、アドレス差スピンドルモーター制御部のアドレス差が規定の範囲に入った場合、スピンドルモーターの制御周波数を下げるようにしたので、スピンドルモーターの低消費電力化および長寿命化を実現することが可能となる効果がある。
【００７１】
また、この発明の請求項１９に係る出力レート制御装置によれば、光ディスクから読み出した再生信号を復調・訂正する信号処理部と、該信号処理部にて復調・訂正された再生信号を書きこむメモリと、該メモリへの書き込み・読み出しを制御するメモリコントローラと、前記メモリから読み出したデータをあらかじめ決められた形式に変換し出力するための信号を生成する出力信号生成部とを備え、前記メモリコントローラは、前記メモリへの書き込みアドレスと読み出しアドレスの差であるアドレス差分データを生成し、前記出力信号生成部は、前記アドレス差分データを入力し、出力信号のレートを制御するようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７２】
また、この発明の請求項２０に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記出力信号生成部から出力される信号は、複数ビットからなるデータを単位とする区切りタイミングを発生する制御信号と、ビットを単位とする区切りタイミングを発生するビットクロックと、前記データを単位とする区切りタイミング間の一部に有効なデータを収容したシリアルデータとからなるものとしたので、有効なデータを収容した部分以外を伸縮することで、出力レートを適宜変化することができ、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７３】
また、この発明の請求項２１に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記アドレス差分データから、前記シリアルデータの出力レートを演算する演算部をさらに備えるようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７４】
この発明の請求項２２に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記アドレス差分データが、ある一定値以上または以下になった場合に、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算し、前記差分データが規定範囲内の時は前記シリアルデータの出力レートを保持する演算部をさらに備えるようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７５】
また、この発明の請求項２３に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記アドレス差分データをある一定期間積分し、その差分の積分データの極性と、前記アドレス差分データの極性から、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算する演算部をさらに備えるようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７６】
さらに、この発明の請求項２４に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記アドレス差分データが示すアドレス残量に応じて、前記シリアルデータの出力レートを切替えるようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【発明を実施するための最良の形態】
【００７７】
（実施の形態１）
本発明は、ＣＬＶ制御により光ディスクを回転制御しその再生を行うＣＤプレーヤー（光ディスク装置）から、記録時にデータの圧縮処理を行うためダビング速度に限界を有するＭＤプレーヤー（受け側装置）にデータのダビングを行う状況において、ＣＤプレーヤーが光ディスクを再生する際、外周側の高速化をスピンドルモーター制御装置により、内周側の高速化を出力レート制御装置により、それぞれ実現できるようにしたものである。
【００７８】
この場合の、光ディスク装置のダビングシステムに相当するシステムコンポーネントステレオのシステムコントローラ１０００およびＣＤ制御部５０の構成は図２に示すようになる。
【００７９】
システムコントローラ１０００内のキー入力検出部１００１はキーＫＹ入力があることを検出する。高速ダビングキー操作検出部１１０２は操作されたキーが高速ダビングキーであるか否かを検出する（図７のステップ１１０参照）。ダビング範囲判定部１００３はダビング範囲がＣＤの全体か一部かをキー入力により判定する（ステップ１１１参照）。制御切換部１００４は高速ダビング中のＣＤの再生箇所がディスクの内周側および外周側のいずれに該当するかを判定し（図４のステップ１０１，図７のステップ１１２参照）、内周側に相当する場合は内周側制御部５０１を（図４のステップ１０２参照）、外周側に相当する場合は外周側制御部５０２をそれぞれ動作させる（ステップ１０３参照）。この内周側制御部５０１は出力レート制御装置に、外周側制御部５０２はスピンドルモーター制御装置にそれぞれ対応する。この内周側と外周側との判定は図５に示すサブコードＳＣを用いる。このサブコードはＣＤより再生され、最初の曲の頭から現在の再生箇所に至るまでの経過時間を分ｍ，秒ｓ，フレームｆ（＝１／３０秒）で表す。
【００８０】
即ち、図６に示すように、スピンドルモーター制御装置は、ＣＤプレーヤーが再生する光ディスクの外周側における回転速度の上限付近まで回転数を上げるようにスピンドルモーターの制御を行い、かつその際のジッタの影響をショックプルーフ用のメモリで吸収し、また、出力レート制御装置は、ＣＤプレーヤーの内周側を再生する際の高回転にジッタが加わることでＭＤプレーヤーのデータ圧縮処理に破綻が生じないように、出力レートの制御を行うことにより、ＣＤプレーヤーの回転速度を光ディスクの内周側および外周側において可能な限り高回転の限界近くに維持でき、ダビングの高速化を実現できるようにしたものである。
【００８１】
この点をより詳細に述べると、図７のステップ１１２，１１６において内周側と判定し、最内周から再生を開始する場合、ＭＤ側の入力許容範囲以上の出力レートとなった場合（図７のステップ１１８参照）、出力レートを下げ（図７のステップ１１９参照）、ＭＤ側の入力許容範囲内の出力レートとなるまで（図７のステップ１２０参照）、出力レートを下げる。また、ステップ１１６において外周側に入ったと判定した場合、ＣＤ上の当該再生位置における所定の回転数に設定する（図７のステップ１１３参照）。つぎにこの所定の回転数を保って所定時間が経過した場合（図７のステップ１１４参照）、スピンドルモーターの回転数を所定だけ増加する（ステップ１１５参照）。この操作を最外周まで繰り返す。
【００８２】
これにより、例えば図６に示すように、内周側では内周側で回転可能な最大回転数でスピンドルモーターを回転でき、ＭＤプレーヤーの圧縮処理が破綻をきたさない上限の出力レートでデータを出力することができ、外周側では出力レートを一定とし、スピンドルモーターの回転数を制御することで、高速ダビング性能を限界まで高めることが可能となる。
【００８３】
なお、図５のタイムコードを利用することにより、ＣＤの全体ではなくその一部をダビングする場合であっても、図７のフローチャートのステップ１１７によりその一部が内周側，外周側のいずれに該当するかを判断することで、ダビングの高速化を達成できる。
【００８４】
このように、本実施の形態１によれば、非圧縮のデータを記録したＣＤディスクからデータを圧縮して記録するＭＤディスクにダビングを行う際、ＣＤディスクの内周側では当該内周側で回転可能な上限にまでディスクの回転数を高めてその際に発生するジッターはメモリで吸収し、外周側では当該外周側でＭＤ側での圧縮処理が正常に動作可能な上限の出力レートでデータを転送するので、ダビングの高速化を一層達成することが可能となる。
【００８５】
（実施の形態２）
図１は本発明の実施の形態２による、ＣＤプレーヤーからＭＤプレーヤーへ音楽データをダビングするＣＤシステムに搭載されるスピンドルモーター制御装置のブロック図である。
このスピンドルモーター制御装置は実施の形態１における外周側制御部に相当するものである。
【００８６】
図１において、この実施の形態２によるスピンドルモーター制御装置は、ＣＤシステム１０と、メモリ１６と、システムコントローラ１０００とを有する。
【００８７】
ＣＤシステム１０は復調（訂正）部１１と、可逆圧縮部１２と、メモリコントローラ１３と、伸張部１５と、セレクタ５１と、出力信号生成部１７と、サーボ外れ検出部１４と、ＣＬＶ／ダビング切換制御部１８と、ＣＬＶ制御部２０と、アドレス差スピンドルモーター制御回路３２と、セレクタ５２と、固定値出力部２１と、セレクタ５３とを有する。
【００８８】
また、アドレス差スピンドルモーター制御部３２は、位相制御部３０と、速度制御部３１と、ゲイン調整部１９と、加算部１９ａとを有する。
位相制御部３０は目標アドレス差発生部２２と、減算部３０ａとを有する。
速度制御部３１はデータ保持部２３と、減算部３１ａとを有する。
【００８９】
次に動作について説明する。
（通常再生モード）
まず、使用者がキー操作により標準速でＣＤを再生する通常再生モードを選択したとする。
【００９０】
システムコントローラ１０００はキー入力により通常再生モードが選択されたと判断する。これにより、ＣＬＶ／ダビング切換制御部１８はＣＬＶモードである旨のＣＬＶ／ダビング切換制御信号２９を発生する。このＣＬＶ／ダビング切換信号２９によりセレクタ５２はＣＬＶ制御部２０の出力信号を選択する。
【００９１】
サーボ外れが生じていないとすると、セレクタ５３はスピンドルモーター制御信号３３としてセレクタ５２の出力信号を選択するので、スピンドルモーター３７はＣＬＶ制御部２０の出力信号により標準速で線速度一定となるように、即ち内周側から外周側に向けて徐々に低回転数から高回転数に移行するように、回転制御が行われる。
【００９２】
また、この時、セレクタ５１は復調（訂正）部１１の出力信号を選択するので、出力信号生成部１７は標準速にて再生され復調（訂正）部１１で復調，誤り訂正された信号を処理し、アナログ信号に変換した後、スピーカは音を発生する。
【００９３】
一方、サーボ外れ検出部１４がサーボ外れを検出した場合は、サーボ外れ信号３８によりセレクタ５３が固定値出力部２１の固定値を選択し、これをスピンドルモーター制御信号３３として出力する。従って、スピンドルモーター３７はこの固定値によって安定した回転を回復し、サーボ外れ状態から定常状態に復帰できる。
【００９４】
（ダビングモード）
次に、使用者がキー操作によりダビングモードを選択したとする。
この場合、ＣＬＶ／ダビング切換制御部１８の制御によりセレクタ５２はアドレス差スピンドルモーター制御回路３２の出力信号を選択し、セレクタ５１は伸張部１５の出力信号を選択する。
【００９５】
まず、図示しない電圧発生部により外周側では受け側の許容倍数を超えないようにスピンドルモーター３７を回転させて、光ディスクＤより再生信号を読み出す。
光ディスクＤより読み出された再生信号は復調（訂正）部１１により信号処理が行われ、メモリコントローラ１３によりメモリ１６に書き込まれる。このメモリ１６への書き込み，読み出しを行う際、可逆圧縮部１２および伸張部１５を用いることにより、メモリ１６容量を削減でき、かつ圧縮伸張処理によるデータの損失をなくすようにしている。
【００９６】
復調（訂正）部１１は、光学ピックアップ４１により光ディスクＤより読み出した再生信号を復調し、復調されたデータを内部の誤り訂正部によりデータを復元し補間する。
可逆圧縮部１２は、データを圧縮し圧縮したデータを伸張部１５で伸張する際に、元のデータに損失を生じさせることなく伸張できる圧縮・伸張方法を実行する。
メモリ１６は、書き込み、読み出し可能なＲＡＭ等で構成される。このメモリ１６は本来、ＣＤプレーヤーとＭＤプレーヤーとを有するＣＤシステムに外部から物理的な衝撃力が加わった場合に、衝撃による再生への影響を緩和するために再生データを一定期間蓄積するショックプルーフに用いられるものである。
【００９７】
メモリコントローラ１３は、メモリ１６への書き込み、読み出しを制御するもので、メモリ１６により蓄えられたデータは、メモリコントローラ１３により読み出される。
メモリ１６から読出されたデータ２５は、出力信号生成部１７により一定の転送速度に保たれ、ＭＤプレーヤーにデータ転送される。
出力信号生成部１７は、ＭＤなどのダビングする側がダビング可能なデータ形式を生成する。
【００９８】
メモリコントローラ１３はメモリ１６がオーバーフローやアンダーフローを起こさないように書き込みアドレス２６と読み出しアドレス２７を制御している。これにより、メモリコントローラ１３による読み出し速度と出力信号生成部１７からのデータ出力速度は同じとなり、光ディスクの回転速度を変化させた場合でもＭＤプレーヤーへの転送速度は一定に保たれる。これは、スピンドルモーターを外周側では受け側の許容倍数を超えないように回転させた場合に生じるジッターを、ショックプルーフ用のメモリ１６で吸収することを意味する。
【００９９】
このため、ジッターの影響を抑えるためにマージンを持つことなく、スピンドルモーターの回転数を限界まで高く設定することが可能となる。
【０１００】
アドレス差スピンドルモーター制御部３２は、位相制御部３０と速度制御部３１とゲイン調整部１９と加算部１９ａとで構成される。
【０１０１】
位相制御部３０は、メモリコントローラ１３から、書き込みデータ２４と、読出しデータ２５とのアドレス差を任意の周波数毎に受け取り、目標アドレス差発生部２２からの目標アドレス差とアドレス差３４との差であるアドレス差差分ΔAD ３５を生成する。
【０１０２】
目標アドレス差とは、書き込みデータ２４と読み出しデータ２５のアドレス差の目標値であり、この値は設定が可能である。目標アドレス差はメモリ１６がオーバーフロー及びアンダーフローを起こさない程度に設定する必要があり、メモリ１６の容量の１／２から３／４程度に設定するのが良い。本実施の形態２ではアドレス差３４が目標アドレス差に近づくようにスピンドルモーター制御信号を生成する。
【０１０３】
速度制御部３１では、減算部３１ａによりアドレス差３４と、データ保持部２３により保持されたアドレス差との差であるアドレス差差分ΔΔAD ３６を生成する。
データ保持部２３では、１サンプル前のアドレス差３４を保持する。
ゲイン調整部１９によりゲイン調整した後、加算部１９ａはアドレス差差分ΔAD ３５とΔΔAD ３６とを加算し、アドレス差３４を目標アドレス差に収束するようにスピンドルの出力値を制御する。
【０１０４】
例えば、
スピンドルモーター制御信号＝（ΔAD・Kθ）＋（ΔΔAD・Kv）
と書くことができる。
但し、Kθは位相項，Kvは速度項である。
【０１０５】
このスピンドルモーター制御により、外周部において許容される最高回転数に設定することが可能である。
つまり、単に線速度が一定でダビングした場合はジッターの影響を見込んで高倍速を抑え気味に設定せざるを得ないが、この実施の形態２のダビングモードでは、ジッターマージン分だけ高い回転数に設定でき、この分速くダビングを行うことができる。
【０１０６】
また、光ディスク再生中にエラーが発生してもショックプルーフ制御が可能なメモリ１６、メモリコントローラ１３を備えることにより、音飛びなどを防ぐことも可能である。
さらに、アドレス差３４が目標アドレス差付近の規定範囲内で収束したときは、メモリコントローラ１３から受け取るアドレス差信号３４のサンプリング周波数を下げることにより更にスピンドルモーター３７の負担を減らすことができる。
【０１０７】
ところで、このようなダビングモードから脱調した場合に、自動的に元のダビングモードに復帰する、いわゆるセルフリカバリモードとして、以下の切り替えモードおよびサーボエラー回復モードがある。
【０１０８】
（切替えモード）
この切替えモードは、スピンドルモーター制御装置での制御方法をダビングモードとＣＬＶ（Constant Linear Velocity）モード、即ち通常再生モードとの間で切り替えを行うことにより、ショックプルーフ用メモリがエンプティとなってもデータを間断なく転送できるものである。
【０１０９】
以下、この切り替えについて図１及び図８ないし図１１を用いて説明する。
図８はメモリの概念図である。縦軸は書き込みアドレスと読み出しアドレスとの差、すなわち、メモリに蓄積したデータの残量を示す。目標アドレス差付近を規定範囲と呼び、規定範囲内でアドレス差が収まっているならダビングモードは安定状態であると言える。また、アドレス差が小さくなりある一定の値を下回ることを規定範囲以下と呼ぶ。
【０１１０】
図９はＣＬＶ／ダビング切り替え制御部１８の状態遷移図である。
図９に示すように、この切り替えモードは２つの状態Ｓ１，Ｓ２を有する。状態Ｓ１はダビングモード、状態Ｓ２はＣＬＶモードであり、これらの状態における動作はそれぞれ上述したとおりである。アドレス差が規定範囲以上であればダビングモードＳ１を維持し、アドレス差が規定範囲以下となればＣＬＶモードＳ２に移行する。アドレス差が規定範囲外であればＣＬＶモードを維持し、規定範囲内に戻ればダビングモードＳ１に戻る。
【０１１１】
図１０はこの状態遷移図に対応するフローチャートを示す。
図１１はＣＬＶ／ダビング切り替え制御部１８の内部構成を示す。
【０１１２】
図１及び図１０，図１１において、ＣＬＶ／ダビング切換制御部１８内のアドレス差信号受信部１８１はメモリコントローラ３よりアドレス差３４を受け取り、アドレス差判定部１８２はダビングモード時に（図１０のステップ２０１参照）アドレス差３４が規定量以下になった場合（ステップ２０２参照）、ＣＬＶ／ダビング切換信号発生部１８３はＣＬＶ／ダビング切換信号の値を変更し、ダビングモードからＣＬＶモードに移行する（ステップ２０３参照）。その時、スピンドルモーター制御信号３３となる信号は、アドレス差スピンドルモーター制御部３２の出力から、ＣＬＶ制御部２０の出力に切替える。また同時に、出力信号生成部１７に入力する信号はメモリコントローラ１３（もしくは伸張部１５）の出力から、復調（訂正）部１１の出力に切替える。
【０１１３】
この動作により、ダビングモードより転送速度は遅くなるが、メモリ１６がエンプティー状態でも、データを間欠なく転送することが可能となる。
【０１１４】
ＣＬＶモード再生中にアドレス差３４が規定範囲に入った場合（ステップ２０４）、アドレス差スピンドルモーター制御部３２はＣＬＶモードからダビングモードに移行する。このとき、スピンドルモーター制御信号３３をＣＬＶ制御部２０の出力から、アドレス差スピンドルモーター制御部３２の出力に切替える。また同時に、出力信号生成部１７の入力を復調（訂正）部１１の出力からメモリコントローラ１３（もしくは伸張部１５）の出力に切替える。
【０１１５】
以上の動作は、メモリ１６のアドレス差３４が小さければＣＬＶモードに、大きければダビングモードとすることであり、これにより、メモリ１６がエンプティー状態でも、データを間欠無く転送することが可能であり、ＣＬＶモードで再生するより高倍速でのデータ転送が可能となる。
【０１１６】
（サーボエラー回復モード）
このサーボエラー回復モードでは、サーボにエラーが生じた場合にゲインを上げるように調整を行うことでダビングモードへの復帰を行う。この回復動作について図１及び図１２ないし図１４を用いて説明する。
【０１１７】
図１において、サーボ外れ検出部１４は光ディスクＤより読み出されたフレーム同期信号を検出出来なかった場合にサーボ外れ信号３８を出力する。
サーボエラー回復モードにおけるスピンドルモーター制御装置の制御方法として、スピンドルモーター制御信号３３を任意の一定値にする強制出力モードと、ダビングモードがある。
【０１１８】
また、ダビングモード時アドレス差３４が規定範囲内にある場合は、安定状態と呼ぶことにする。図１２の状態遷移図を用いて本実施の形態２のサーボエラー時の動作について説明する。
【０１１９】
このサーボエラー回復モードは３つの状態Ｓ３，Ｓ４，Ｓ５を有する。ダビングモードＳ３は、図９における状態Ｓ１と同様のものである。状態Ｄ４はゲインを下げるとともに固定値を出力し、状態Ｓ５ではゲインを上げる。サーボ外れ信号が未検出であればダビングモードＳ３を維持し、サーボ外れ信号が検出されれば状態Ｓ４に遷移する。状態Ｓ４においてサーボ外れ信号が検出され続ければ状態Ｓ４を維持し、サーボ外れ信号が未検出となれば状態Ｓ５に移行する。状態Ｓ５においてアドレス差が規定範囲外であれば状態Ｓ５を維持し、アドレス差が規定範囲内に収まれば状態Ｓ３に戻る。
【０１２０】
図１３はこの状態遷移図に対応するフローチャートである。
ダビングモード（ステップ３０１）で光ディスクＤを再生中にサーボ外れ検出部により、フレーム同期信号が未検出となり、サーボ外れ信号３８が出力される。サーボ外れ信号３８が検出されると（ステップ３０２）、メモリ１６に書き込まれる入力信号がなくなり、アドレス差３４が小さくなるため、アドレス差スピンドルモーター制御部３２の出力はスピンドルモーター３７を加速させる方向になり、逆にサーボを引き込みにくくしてしまう。これを防ぐために、サーボ外れ信号３８を検出したときの動作として、ダビングモードを強制出力モードに切り替えスピンドルモーター３７の加速を抑える制御を行う。また別の方法として、サーボ外れ信号３８を検出したとき、ダビングモードを維持したままゲインを下げる（ステップ３０３）ことによりスピンドルモーター３７の加速を抑える。以上の制御を行うことでサーボを引き込みやすくする。
【０１２１】
以上の動作の結果、サーボを引き込みサーボ外れ信号３８が未検出となった場合、ダビングモードに復帰させアドレス差３４を大きくする目的で、ゲイン調整部１９のゲインを一定期間もしくはアドレス差３４が規定範囲内になるまで上げる。これによりダビングモードの安定状態へ短時間で復帰させることが可能となる。また、別の方法として、サーボを引き込みサーボ外れ信号３８が未検出となった場合（ステップ３０４）、ΔADの極性が負から正になるまでゲイン調整部１９のゲインを上げる（ステップ３０５）。アドレス差が規定範囲内に戻れば（ステップ３０６）、ダビングモードに戻る。いずれの制御においてもダビングモードの安定状態への短時間での復帰が可能となる。
【０１２２】
このように、本実施の形態２によるスピンドルモーター制御装置によれば、ＣＬＶにより回転制御を行っているＣＤプレーヤーからＭＤプレーヤーにダビングを行う際、ＣＤの外周側において、スピンドルモーターをその限界回転数で回転し再生を行うようにその制御信号を固定値に設定し、ＣＬＶ制御により生じるジッタはショックプルーフ用メモリにより吸収することで、ＣＤの外周側におけるＭＤへのダビングを高速化することが可能となる。
【０１２３】
（実施の形態３）
この実施の形態３は、出力レート制御装置に関するものである。この出力レート制御装置は、実施の形態１における内周側制御部に相当するものである。
【０１２４】
出力レート制御装置は、光ディスクの内周側において、スピンドルモーターの限界回転数で再生しようとすると、ジッタの影響で、出力レートがＭＤ側のエンコーダの処理能力を越えてしまい、エンコーダの処理に破綻が生じてしまうことがあり、スピンドルモーターの限界回転数で再生することが出来ず、ダビングなどを行う際にダビング時間が多くかかってしまうという問題を解決できるものである。
【０１２５】
即ち、メモリ容量が小さく高倍速で再生している場合、出力信号のレートを外部から制御していたのではメモリがオーバーフローやアンダーフローを起こしてしまうことが多い。
本実施の形態３の出力レート制御装置では、こうしたメモリオーバーフローやメモリアンダーフローを防ぐために、メモリのアドレス差分データを随時監視し、アドレス差分データを演算しピッチシフト量を得て、出力信号のレートを自動で変更することでメモリのオーバーフローやアンダーフローを防ぎ、より高倍速でのデータ転送が可能になるようにしたものである。
【０１２６】
図１５は本発明の実施の形態３におけるＣＤプレーヤーからＭＤプレーヤーへ音楽データをダビングする際のＣＤプレーヤーの主要なブロック図である。
この例では、記録する装置、つまりＭＤプレーヤーへ音楽データをダビング用途等のために高倍速で転送するためのものである。
【０１２７】
図１５において、音楽ＣＤディスク等の光ディスクＤが、スピンドルモーターにより一定の回転数に保たれ回転するものとする。つまり、線速度は内周から外周にかけて徐々に速くなるわけである。今仮に、スピンドルモーターの限界回転数を２０００ｒｐｍとすれば最内周ではその４倍で再生することになる。ＣＤプレーヤーの再生可能倍速とＭＤのダビング可能倍速がともに４倍以上であるなら、最内周ではスピンドルモーターの性能により約４倍速でのダビングしか出来ないことになる。
【０１２８】
光学ピックアップ４１は、光ディスクＤから得られる音楽データを読み取る。光学ピックアップ４１により読み取られた音楽データは、まずデータスライス部６３により、２値にスライスされた音楽データが生成されるとともに、そのＰＬＬ機能により音楽データの再生速度と同期したクロックが生成される。
【０１２９】
２値化された音楽データは信号処理部６４によりＥＦＭ（Eight to Fourteen Modulation）復調される。復調後のデータは、書き込み系６４１により信号処理部６４内のＣＩＲＣ（Cross Interleaved Reed−solomon Code）と呼ばれる誤り訂正部に入り、読み出されたデータが正しいか誤っているかを判断し、誤ったデータを訂正する。このときにメモリであるＣＩＲＣＲＡＭ６４２が使用され、読み出し系６４３により読み出しが行われる。通常モードの場合はＣＩＲＣＲＡＭ６４２への書き込みは光ディスクの回転と同期して行われ、ＣＩＲＣＲＡＭ６４２の読み出しは水晶発振子と同期して出力することにより、スピンドルモーターの回転ジッターをメモリで吸収する。
【０１３０】
しかしながら、スピンドルモーターの回転数が一定であり、線速度が一定でないときを考える。ＣＩＲＣＲＡＭ６４２の読み出しは書き込みと同期して行われ、信号処理部内では光ディスクの回転と同期して信号が処理される。スピンドルモーターの回転数が一定であることによる線速度の変化をＣＩＲＣＲＡＭ６４２で吸収しようとしても、これには、メモリ容量が不十分で、オーバーフローを起こしやすい。そのため線速度の変化をショックプルーフメモリ１６で吸収し、書き込み、読み出しを制御して高倍速での安定したデータ転送を行う。
【０１３１】
復調・訂正された音楽データはメモリコントローラ６３で制御され、ショックプルーフメモリ１６への書き込み，読み出しが行われる。このときショックプルーフメモリ１６への書き込みは光ディスクＤの回転と同期して書き込まれる。ＭＤプレーヤーへの転送速度とショックプルーフメモリ１６からの読み出しは同期しており、ＭＤプレーヤーへの転送速度を切替えることによりショックプルーフメモリ１６の読み出し速度を変化させる。これにより、ショックプルーフメモリ１６のオーバーフロー、アンダーフローを防ぐ。
【０１３２】
シリアル出力信号生成部６９では、ショックプルーフメモリ１６より読み出された音楽データをダビング装置であるＭＤプレーヤー側がダビング可能なフォーマットに変換し、出力レートを設定し出力する。また、メモリコントローラ６３から書き込みアドレスと読み出しアドレスのアドレス差の差分データを受け取り、差分データを演算することにより出力のピッチシフト量を演算する。また、出力レートよりメモリコントローラ６３においてショックプルーフメモリ１６の読み出しの動作速度を制御する。
【０１３３】
転送データのフォーマットとしてのシリアル出力の信号波形を図１６に示す。図１６に示すように、データSRDATA ２２１、Lch、Rch識別信号 LRCK２２２、ビットクロック BCLK ２２３の３線によりシリアル出力を伝送する。このシリアル出力の特徴として、データSRＤ／ＡTA２２１は１LRCKのうち０ビットから１５ビットまでが音声データであり、１６ビットから３１ビットまではInvalidとして扱う。また、Lch、Rch識別信号 LRCK２２２の１つのLRCK中には通常３２クロックのビットクロックBCLKがある。そのためシリアル出力の転送レートはデータSRＤATA２２１のビット数が３２のままで、BCLK２２３とLRCK２２２の周期を変化させて、それに伴いSRDATA２２１を伸縮させることにより転送レートを変化する場合と、１LRCK中のSRDATA２２１をLSBから１６ビットはそのままでMSBからｎビット増減させ、それに伴い１LRCK中のBCLK２２３のクロック数をｎクロック増減することにより転送レートを変化させる場合、の２種類がある。例えば、BCLKの周波数を１倍速再生時の４倍にし、SRDATAの１６ビット目から３１ビット目までを削ることにより、４×３２／（３２−１６）＝８倍速でのデータ転送が可能となる。
【０１３４】
図１７はシリアル出力信号生成部６９の詳細ブロック図である。図１７を用いて前記で説明したシリアル出力の生成方法を説明する。ビットクロックBCLKは図示しない水晶発振器で発生した水晶クロックを分周部６９４で分周することにより生成する。
【０１３５】
このシリアル出力信号生成部６９はアドレス差分データを演算しピッチシフト量を決定するアドレス差分データ演算部６９１と、１LRCK中にBCLKが何個存在するかを設定するピッチシフトアップダウンカウンタ６９２と、ピッチシフトアップダウンカウンタの値をロードしカウントダウンするダウンカウンタ６９３とを有し、カウント値が０になると信号を反転することでLRCKを生成する。パラレルデータを入力しダウンカウンタのカウント値を用いてパラレル−シリアル変換を行い、SRDATAを作成する。
【０１３６】
シリアル出力信号生成部６９の出力レート制御方法について以下に述べる。前記のようにショックプルーフメモリ１６への書き込みアドレスと読み出しアドレスとの差分データ７３をメモリコントローラ６３から受け取る。ここでメモリのアドレス差分データ７３をメモリの残量と言い換えるとともに、図１８を用いてショックプルーフメモリ１６の制御方法について説明する。
【０１３７】
まず、目標メモリ残量を任意の値に設定する（図１８（a）参照）。ショックプルーフメモリ１６のオーバーフロー、アンダーフローを防ぐために、メモリ容量の１／２から３／４あたりに設定するのが良い。目標メモリ残量と現在のメモリ残量とを比較し、現在のメモリ残量が目標メモリ残量より少なければ、シリアル出力信号生成部６９の出力レートを下げるようにピッチシフト量を演算する。現在のメモリ残量が目標メモリ残量より多ければ、シリアル出力信号生成部の出力レートを上げるようにピッチシフト量を演算する。このようにショックプルーフメモリに継続的に書き込まれる音楽データをメモリ残量が目標メモリ残量に近づくようにシリアル出力信号生成部６９の出力レートを変化させることにより、ショックプルーフメモリのオーバーフロー、アンダーフローを防ぐ。
【０１３８】
シリアル出力信号生成部におけるピッチシフト量の演算方法として以下に例をあげる。１LRCK中のBCLKのクロック数を１６から１２７まで設定できるとすれば、ピッチシフト量は１６から１２７まで設定できる。SRDATAのデータ部分は１６ビットあるため１６以下には設定できない。通常１LRCKは３２クロックのビットクロックBCLKがあるため、３２を基準値とし前記のピッチシフト量の演算により基準値３２からカウントアップ、又はカウントダウンする。１LRCK中のBCLKのクロック数を変化させることによりピッチシフト量を随時決定し出力レートに反映させる。この方法で出力レートを変化させた場合は、BCLKの周期は変わらない。
【０１３９】
図１８（b）に示すように、シリアル出力信号生成部６９は、目標メモリ残量（上限）および目標メモリ残量（下限）を設定し、現在のメモリ残量が目標メモリ残量（上限）以上の時は、ピッチシフト量のカウンタ値を下げることで出力レートを上げメモリの残量を減らす方向に移行する。現在のメモリ残量が目標メモリ残量（下限）以下の時は、ピッチシフト量のカウンタ値を上げることで出力レートを下げメモリの残量を増やす方向に移行する。現在のメモリ残量が目標メモリ残量（上限）と目標メモリ残量（下限）の間にある時はピッチシフトを行わずピッチシフト量の値を保持する。ピッチシフト量のカウンタ値により出力レートを決定し、メモリ残量が目標メモリ残量付近で収束するように制御する。
【０１４０】
また、アドレス差分データ演算部６９１は、ある一定期間のメモリ残量を積分し、その極性を判定する。現在のメモリ残量と目標メモリ残量との差の極性が正であり、且つ積分値の極性が正であるならピッチシフト量のカウンタ値を上げ、積分値の極性が負であるならピッチシフト量のカウンタ値を保持する。また、現在のメモリ残量と目標メモリ残量との差の極性が負であり、且つ積分値の極性が正であるならピッチシフト量のカウンタ値を保持し、積分値の極性が負であるならピッチシフト量のカウンタ値を下げる。ピッチシフト量のカウンタ値により出力レートを決定し、メモリ残量が目標メモリ残量付近で収束するように制御する。
【０１４１】
図１８（c）のようにメモリをｎ分割し、それぞれの領域毎に出力レートを設定しておき、現在のメモリ残量とメモリの領域を参照し、出力レートを切替える。
【０１４２】
以上はそれぞれ出力レートを制御する方法であり、これらを実行することでショックプルーフメモリ１６のオーバーフローやアンダーフローを抑制し、高倍速でのデータ転送を安定して行うことができる。
【０１４３】
このように、実施の形態３による出力レート制御装置によれば、トラックバッファメモリを備え、メモリのアドレス差分データを随時監視し、アドレス差分データを演算しピッチシフト量を得て、出力信号のレートを自動で変更することにより、メモリのオーバーフローやアンダーフローを防ぎ、高倍速でも安定した再生信号のデータ転送を行うことが可能となる。
【０１４４】
このため、光ディスクの内周側において、スピンドルモーターの限界回転数で再生しようとすると、ジッタの影響で、出力レートがＭＤ側のエンコーダの処理能力を越えてしまい、エンコーダの処理に破綻が生じてしまい、このため、スピンドルモーターの限界回転数で再生することが出来ず、ダビングなどを行う際にダビング時間が多くかかってしまう、という問題、および、スピンドルモーターの回転数の限界で光ディスクを再生した場合、メモリ容量が小さく高倍速で再生している場合、出力信号のレートを外部から制御していたのではメモリがオーバーフローやアンダーフローを起こしてしまうことが多い、という問題を解決でき、アナログＰＬＬ部が不要となり、高倍速でも安定した再生信号のデータ転送が可能となり、ＣＤディスクからＭＤディスクへのダビングを高速に行うことが可能となる効果がある。
【０１４５】
なお、上記各実施の形態では、ハードウエアとして実現した場合を説明したが、ハードウエアでしか実現できない箇所を除き、ソフトウエアにより実現してもよい。
【０１４６】
また、音楽ＣＤディスクからＭＤディスクへのダビングを例にとって説明したが、第１のメディアが非圧縮のデータを記録したものであり、第２のメディアが圧縮したデータを記録するものであれば、他の光ディスクであってもよく、さらには半導体メモリや磁気ディスク等の他のメディアであってもよい。
【産業上の利用可能性】
【０１４７】
以上のように、本発明のスピンドルモータ制御装置は、メモリ、メモリコントローラ、出力信号生成部及びアドレス差スピンドルモーター制御部を備えることにより、光ディスク再生装置、例えばＣＤやＤＶＤなどを再生する装置の高倍速再生に適しており、ショックプルーフ用のメモリを使用するため再生データを間欠なく再生することが可能である。このため、ディスクの回転ムラによるジッタに関係なく一定の転送速度でデータを出力することができ、データのダビングを一層高速化するのに適する。
【０１４８】
また、スピンドルモーター制御周波数が低くモーターの低消費電力、長寿命化が可能となり、その産業上の利用可能性は非常に広く且つ大きい。
【０１４９】
また、本発明の出力レート制御装置は、復調・訂正を行う信号処理部と、トラックバッファメモリ、メモリコントローラ、出力信号生成部を備えており、スピンドルモーターを最大回転数で光ディスクを再生する場合や、トラックバッファメモリの容量が小さい場合でも、メモリのオーバーフローやアンダーフローを起こさずに、高倍速でデータ出力が可能であり、デジタルダビング装置へのデータ転送が可能な再生装置として有用であり、その産業上の利用可能性は非常に広く且つ大きい。
【図面の簡単な説明】
【０１５０】
【図１】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行うダビングシステムを示す図
【図２】本発明の実施の形態１におけるシステムコントローラおよびＣＤ制御部のブロック構成を示す図
【図３】本発明の実施の形態１における動作モードの相違を表わす表を示す図
【図４】本発明の実施の形態１における動作モードの切換えを行うフローチャートを示す図
【図５】ＣＤディスクにおける経過時間を示すタイムコードを示す図
【図６】本発明の実施の形態１におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の回転倍速の変化を示す図
【図７】本発明の実施の形態１におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際のフローチャートを示す図
【図８】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際のメモリの残量の制御指標を示す図
【図９】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の動作状態の遷移を示す状態遷移図
【図１０】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の動作状態の遷移を示すフローチャート図
【図１１】本発明の実施の形態３におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際のＣＬＶ/ダビング切換制御部のブロック構成を示す図
【図１２】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の動作状態の遷移を示す状態遷移図
【図１３】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の動作状態の遷移を示すフローチャート図
【図１４】本発明の実施の形態２におけるサーボ外れ検出部のブロック構成を示す図
【図１５】本発明の実施の形態３におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行うダビングシステムを示す図
【図１６】本発明の実施の形態３におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際のシリアル出力のデータフォーマットを示す図
【図１７】本発明の実施の形態３におけるシリアル出力信号生成部のブロック構成を示す図
【図１８】本発明の実施の形態３によるメモリ残量制御の様子を示す図
【図１９】本発明が適用される対象であるシステムコンポーネントを示す図
【図２０】本発明が適用される対象であるシステムコンポーネントのブロック構成を示す図
【図２１】従来のシステムコンポーネントのシステムコントローラ及びＣＤ制御部のブロック構成を示す図
【図２２】従来のシステムコンポーネントの高速ダビング時のＣＤプレーヤーの回転数を示す図
【図２３】従来のシステムコンポーネントのＣＤシステムの構成を示す図
【図２４】従来のシステムコンポーネントのＣＤシステムの構成を示す図
【符号の説明】
【０１５１】
Ｄ 光ディスク
１０ ＣＤシステム
１１ 復調（訂正）部
１２ 可逆圧縮部
１３ メモリコントローラ
１４ サーボ外れ検出部
１５ 伸張部
１６ メモリ
１７ 出力信号生成部
１８ ＣＬＶ／ダビング切換制御部
１９ ゲイン調整部
２０ ＣＬＶ制御部
２１ 固定値出力発生部
２２ 目標アドレス差発生部
２３ データ保持部
２４ 書き込みデータ
２５ 読み出しデータ
２６ メモリへのデータ書きこみの際のアドレス（WAD）
２７ メモリからのデータ読み出しの際のアドレス（RAD）
２８ EMP信号
２９ ＣＬＶ／ダビング切換信号
３０ 位相制御部
３１ 速度制御部
３２ アドレス差スピンドルモーター制御部
３３ スピンドルモーター制御信号
３４ アドレス差信号
３５ ΔAD信号
３６ ΔΔAD信号
３７ スピンドルモーター
３８ サーボ外れ信号
４１ 光学ピックアップ
６３ データスライス部
６４ 信号処理部（復調・訂正）
６９ シリアル出力信号生成部
１０００ システムコントローラ
【技術分野】
【０００１】
この発明は、光ディスク装置のダビングシステム、光ディスク装置のダビング方法、スピンドルモーター制御装置および出力レート制御装置に関するものである。
【０００２】
特に、ＣＤプレーヤー、ＣＤ−ＲＯＭドライブ、ＤＶＤプレーヤー、ＤＶＤ−ＲＯＭドライブ、ＭＤプレーヤー等の光ディスク装置におけるスピンドルモーター制御装置、および出力信号がデジタルダビングの対象となる出力レート制御装置の改良を図ることで、光ディスク装置のダビングの高速化を達成できるようにしたものに関する。
【背景技術】
【０００３】
従来、音楽データ等が記録された光ディスク、例えばＣＤが広く使用されている。
音楽ＣＤのディスクは非圧縮の音楽データを記録しているが、多数の曲を収録したディスクは直径が１２ｃｍである。これに対しＭＤディスクはＡＴＲＡＣ（Adaptive Transform Acoustic Coding）方式により原音の約１／５の容量に圧縮記録を行うため、１２ｃｍのＣＤの内容をより小型なＭＤディスクに収容できる。このため、ＣＤディスクの内容をＭＤディスクにデジタルダビングして持ち歩くことが多くなっている。
【０００４】
図１９はこうしたデジタルダビングが可能なオーディオ機器の一例であるシステムコンポーネントステレオを示すものである。
図において、システムコンポーネントステレオＣＭＰはＣＤプレーヤーと、録音機能を有するＭＤデッキ（以下、ＭＤプレーヤーと称す）とを搭載している。キーＫＹ中のイジェクトボタンを押すことで、ＣＤトレイＣＤＴが開き、ＣＤディスクをケースから取り出しセットする。またＭＤディスクをスロットＭＤＳを介してＭＤプレーヤーにセットする。
【０００５】
キーＫＹ操作によりＣＤディスクからＭＤディスクへのダビングを標準速、即ち１倍速で行うように選択してもよいが、７４分もの時間を要するので、この種のダビング機能を有するオーディオ機器は４倍速等の高速ダビング機能を搭載する場合が多くなっている。スピーカＳＰ１，ＳＰ２はＣＤやＭＤの再生時に再生音を流す。
【０００６】
図２０はこの種のシステムコンポーネントステレオの概略ブロック構成を示す。図において、ＣＤドライブ４０１およびＭＤドライブ４０２はＣＤプレーヤーおよびＭＤプレーヤーの中核部分をなす。システムコントローラ１１００は図１９のキーＫＹ操作に応じてＣＤ制御部５５を制御する。ＣＤ制御部５５はＣＤドライブ４０１を制御しその再生データをＭＤドライブ４０２に出力することでダビングを行う。
【０００７】
図２１はこのシステムコントローラ１１００およびＣＤ制御部５５の構成を示す。図において、システムコントローラ１１００内のキー入力検出部１１０１はキーＫＹ入力を検出する。高速ダビングキー操作検出部１１０２はキー操作が高速ダビングキーであるか否かを検出する。スピンドルモーター制御信号設定部１１０３は高速ダビングキーが操作された場合にスピンドルモーターが所定の倍速回転で回転を行うように制御信号を設定する。ＣＤ制御部５５内のスピンドルモーター回転制御部５５１はスピンドルモーター制御信号に応じてスピンドルモーターの回転を制御する。
【０００８】
図２２はこの従来の高速ダビングモードにおけるＣＤプレーヤーのスピンドルモーターの回転速度を示す。
ここではＣＤディスクは標準的な７４分記録が行われたものとする。スピンドルモーターは、ＣＤの再生開始時である０分から再生終了時の７４分まで、常に標準再生速度の５倍で回転する。これにより、標準速、すなわち1倍速でダビングが行われた場合に較べ、１枚のＣＤのＭＤへのダビングが完了するまでの時間の短縮を実現することができる。
【０００９】
図２３はＣＤディスクをデジタルダビングする際の、従来のＣＤシステムのより詳細な概念図を示す。このＣＤシステムは図２０のＣＤ制御部に相当するものである。
この図２３に示す従来のＣＤシステム１６０は、ＣＤ等の光ディスクＤに記録された情報を読み取る光学ピックアップ４１により再生されたデータからクロックを再生するＰＬＬ１６１、光学ピックアップ４１からの再生データの復調・訂正を行う信号処理部１６２、誤り訂正されたデータのショックプルーフ用メモリ１６４への書き込み・読み出し制御を行うメモリコントローラ１６３、メモリコントローラ１６３により読み出されたデータをアナログデータに変換するＤ／Ａコンバータ１６５、信号処理部１６２により誤り訂正されたデータからシリアルデータを生成するシリアル出力信号生成部１６６を有する。
【００１０】
また、信号処理部１６２は、ＣＩＲＣＲＡＭ（ＣＩＲＣ；Cross Interleaved Reed-solomon Code）１６２２へのデータの書き込みを行う書き込み系１６２１、ＣＩＲＣＲＡＭ１６２２への書き込みデータと読み出しデータとの位相差に応じたクロックを発生するＰＬＬ１６２３、ＣＩＲＣＲＡＭ１６２２からのデータの読み出しを行う読み出し系１６２５、読み出し系１６２５へのクロックを外部からの水晶クロックとＰＬＬ１６２３の出力クロックとをシステムコントローラ１１００からのジッターフリー設定により切り替えるセレクタ１６２４とを有する。なお、水晶クロックとは水晶発振器により発振されたクロック信号のことである。
【００１１】
次に動作について説明する。光学ピックアップ４１は光ディスクＤの信号面に記録されているデータを読み取り再生する。光ディスクＤの回転むらにより光ディスクＤから得られる信号の入力レートが一定ではない場合でも、光ディスクからは、ＤＳＬ（Data Slice）ＰＬＬ部１６２３により２値化された音楽データと、回転と同期したクロックとがその再生信号として得られる。２値化された音楽データは、信号処理部１６２により復調・訂正される。訂正で使用するＣＩＲＣＲＡＭ１６２２へのデータ書き込みは書き込み系１６２１により行う。この書き込みはＰＬＬ１６２３により入力レートと同期しており、このため、ジッターの影響を受けない、いわゆるジッターフリーの状態でエラー訂正を行うことができる。ＣＩＲＣＲＡＭ１６２２からの読み出しにはアナログＰＬＬ１６２３の発振信号を読み出し系１６２５のクロックとして用いている。なお、ＣＤディスクからＭＤディスクへのダビングを行わず、単に再生を行う場合には、図示しない制御部がセレクタ１６２４をＯＦＦに設定することで、ジッターフリー設定をオフにすることも可能である。この場合、読み出し系１６２５は外部からの水晶クロック入力により動作する。
【００１２】
復調・訂正された音楽データは、メモリコントローラ１６３によりショックプルーフ用メモリ１６４に一時的に蓄えられる。このため、光学ピックアップが装置外部から加わる物理的な振動等によりトラック外れを起こしたとしても、ショックプルーフ用メモリ１６４の記憶容量により決まる時間以内に光学ピックアップが本来のトラックに復帰するようにトラッキング制御を行い、再度本来のトラックを再生することで、支障なく再生を行うことができ、強い耐振動性を実現できる。このショックプルーフ用メモリ１６４から読み出されたデータはＤ／Ａコンバータ１６５によりアナログのオーディオ出力に変換され、スピーカ，イヤホン等により再生される。また、シリアル出力信号生成部１６６は信号処理部１６２の出力を、光ディスクの回転と同期したレートで所定のフォーマットに変更しＭＤデッキに向けて出力する。
【００１３】
このように、ＣＤなどの光ディスクを再生する際、線速度が一定になるようにスピンドルモーターをＣＬＶ（Constant Linear Velocity）制御し、得られる再生信号を信号処理部により復調・訂正し、一旦、メモリ、例えばダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）に書き込み、一定期間データを蓄えた後、メモリから格納されたデータを読み出すことにより、振動などにより光ディスクからの再生信号に異常があった場合でも出力信号に対する影響を回避することが可能となっている。
【００１４】
また、図２４はサーボ外れが生じた場合に回復を行う従来のＣＤシステムの構成を示す。
この図２４において、復調（訂正）部１１は図２３の信号処理部１６２に相当する。サーボ外れ検出部１４は光学ピックアップ４１による再生信号中にフレーム同期信号が含まれるか否かでサーボ外れが生じているか否かを検出する。サーボ外れを検出した場合、サーボ外れ信号３８により、セレクタ５３は固定値出力部２１からの固定値を選択し、スピンドルモーター３７にその制御信号として出力する。これにより、ＣＬＶ制御部２０からの制御信号を選択するよりも加速が抑えられ、サーボを引き込みやすくする。
【００１５】
ところで、前記の従来の光ディスク再生装置は、メモリの残量が規定値以上の場合はメモリへの書き込みを停止するといった処理を行っていた（例えば、特許文献１参照）。
さらに、この従来例では、高倍速でデータ転送を行う場合であっても、線速度が一定であるＣＬＶ再生で光ディスクを再生し、データを転送していた。
【００１６】
また、スピンドルモーターの回転数が一定であり、入力データのレートが一定でない場合、ショックプルーフメモリから読み出した再生信号はマイクロコンピュータなど外部から出力レートを切替える操作を行っていた（例えば、特許文献２参照）。
【特許文献１】特開平５−１２８５３１号公報（第４頁−第８頁、図１−図３）
【特許文献２】特開平６−３１４１７０号公報（第３頁−第４頁、図１−図３）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところで、前記のように線速度が一定で光ディスクより得られた再生信号には、回転制御の誤差によるジッターが存在し、例えば、ＣＤプレーヤーからＭＤプレーヤーに高倍速でダビングを行う際には、ダビングされる側の最高動作速度を超えないように、ジッターマージン分だけ再生する側の回転速度を低く抑える必要があり、ダビング時間の高速化を充分達成できないものとなっていた。
【００１８】
例えば、コンポーネントオーディオ機器のＣＤプレーヤーのスピンドルモーターは、ＣＬＶ制御の場合、光ディスクの内周側では例えば５倍速、外周側では７−８倍速で回転できるにもかかわらず、受け側のダビング速度の限界値のために、外周側においても例えば５倍速に回転速度を抑えざるを得ない。従って、高速ダビングを本来期待できる最高速よりも抑えた速度で実行せざるを得ず、その分時間を要するものとなっていた。
【００１９】
また、メモリの残量により書き込みを停止する処理を行った場合、光ディスクの読み取り位置へ光学ピックアップをトラックジャンプさせる必要があり、再生信号の質の低下を招く原因となっていた。
【００２０】
本発明は、前記のような従来のものの問題点を解決するためになされたもので、ダビング時間を短縮し、メモリの書き込みを停止させないことを目的とするスピンドルモーター制御装置を提供することを目的としている。
【００２１】
また、上述のように、高倍速でデータ転送を行う場合、線速度が一定であるＣＬＶで再生した場合、スピンドルモーターの限界回転数で再生しようとすると、ジッタの影響で、出力レートがＭＤ側のエンコーダの処理能力を越えてしまい、エンコーダの処理に破綻が生じてしまう。このため、スピンドルモーターの限界回転数で再生することが出来ず、ダビングなどを行う際にダビング時間が多くかかってしまう。
【００２２】
また、スピンドルモーターの回転数の限界で光ディスクを再生する際に、メモリ容量が小さく高倍速で再生する場合、出力信号のレートを外部から制御していたのではメモリがオーバーフローやアンダーフローを起こしてしまうことが多い。
【００２３】
本発明は、前記のような従来のものの問題点を解決するためになされたもので、アナログＰＬＬ部が不要であり、高倍速でも安定した再生信号のデータ転送が可能となる出力レート制御装置を提供することを目的としている。
【００２４】
さらに、光ディスク装置からダビング速度に限界を有する受け側装置にデータをダビングする際、光ディスクの内周側，外周側のいずれを再生する場合であってもそのダビングを高速化できる光ディスク装置のダビングシステムおよびダビング方法を提供することを目的としている。
【課題を解決するための手段】
【００２５】
前記課題を解決するために、
この発明の請求項１に係る光ディスク装置のダビングシステムは、光ディスクを再生する光ディスク装置と、ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビングシステムにおいて、前記光ディスク装置が前記光ディスクの外周側を再生する際、該光ディスクが前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定する回転数設定部と、当該光ディスクの外周側においてスピンドルモーターの回転により生じるジッタを吸収するジッタ吸収部と、前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御する出力レート制御部とを備えたことを特徴とするものである。
【００２６】
この発明の請求項２に係る光ディスク装置のダビングシステムは、請求項１に記載の光ディスク装置のダビングシステムにおいて、前記光ディスク装置はＣＤドライブであり、前記受け側装置はＭＤドライブであることを特徴とするものである。
【００２７】
この発明の請求項３に係る光ディスク装置のダビングシステムは、請求項１に記載の光ディスク装置のダビングシステムにおいて、前記スピンドルモーターは、線速度一定（以下、ＣＬＶと称す）となるように回転制御されることを特徴とするものである。
【００２８】
この発明の請求項４に係る光ディスク装置のダビング方法は、光ディスクを再生する光ディスク装置と、ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビング方法において、前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御し、前記光ディスク装置が前記光ディスクの外周側を再生する際、前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定し、当該外周側におけるスピンドルモーターの回転により生じるジッタを吸収することを特徴とするものである。
【００２９】
この発明の請求項５に係るスピンドルモーター制御装置は、光ディスク装置のスピンドルモーターの制御装置において、光学ピックアップにより復調された光ディスク再生信号を書き込むメモリと、該メモリへの書込み・読出しを制御するメモリコントローラと、該メモリコントローラの前記メモリへの書込みアドレスと読出しアドレスのアドレス差を参照してスピンドルモーター制御信号を生成するアドレス差スピンドルモーター制御部と、前記メモリから読み出した読出しデータを出力データへ変換する出力信号生成部とを備えたことを特徴とするものである。
【００３０】
この発明の請求項６に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記アドレス差と、アドレス差の目標値である目標アドレス差との差に応じた位相差信号を生成する位相制御部と、前記アドレス差を保持するメモリに保持されたアドレス差と、前記アドレス差との差に応じた速度信号を生成する速度制御部とを備え、前記位相差信号と速度信号とを演算した結果を前記スピンドルモーターの制御信号として出力することを特徴とするものである。
【００３１】
この発明の請求項７に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、前記メモリへの書込みデータと読出しデータを、可逆圧縮伸張する可逆圧縮伸張部を備えたことを特徴とするものである。
【００３２】
この発明の請求項８に係るスピンドルモーター制御装置は、請求項５ないし請求項７のいずれかに記載のスピンドルモーター制御装置において、前記メモリは、前記光ディスク装置に加わる物理的衝撃により当該光ディスク装置に生じる再生むらを緩和するショックプルーフ用のメモリであることを特徴とするものである。
【００３３】
この発明の請求項９に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部と、該サーボ外れ検出部で検出したサーボ外れ信号を参照して前記アドレス差スピンドルモーター制御部の出力と、固定値出力とを切替える切換え部とをさらに備えたことを特徴とするものである。
【００３４】
この発明の請求項１０に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部をさらに備え、前記アドレス差スピンドルモーター制御部は、該サーボ外れ検出部で検出したサーボ外れ信号を参照してサーボ外れ時にゲインを下げることを特徴とするものである。
【００３５】
この発明の請求項１１に係るスピンドルモーター制御装置は、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから一定期間前記アドレス差スピンドルモーター制御部のゲインを上げることを特徴とするものである。
【００３６】
この発明の請求項１２に係るスピンドルモーター制御装置は、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、アドレス差が規定範囲に入るまで、前記アドレス差スピンドルモーター制御部のゲインを上げることを特徴とするものである。
【００３７】
この発明の請求項１３に係るスピンドルモーター制御装置は、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、位相制御部の出力の極性が反転するまで、前記アドレス差スピンドルモーター制御部のゲインを上げることを特徴とするものである。
【００３８】
この発明の請求項１４に係るスピンドルモーター制御装置は、請求項１０に記載のスピンドルモーター制御装置において、サーボ外れを検出するサーボ外れ検出部をさらに備え、該サーボ外れ検出部で検出したサーボ外れ信号を参照して、前記アドレス差スピンドルモーター制御部の出力値をホールドすることを特徴とするものである。
【００３９】
この発明の請求項１５に係るスピンドルモーター制御装置は、請求項１４に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、アドレス差が規定範囲を外れるとゲインを上げることを特徴とするものである。
【００４０】
この発明の請求項１６に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、線速度一定となるようにスピンドルモーターの回転を制御するＣＬＶ制御部をさらに備え、アドレス差が規定量以下になった場合に、該ＣＬＶ制御部の出力信号を前記スピンドルモーター制御信号として使用するとともに、前記出力信号生成部の入力を前記光ディスク再生信号に切替えることを特徴とするものである。
【００４１】
この発明の請求項１７に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、アドレス差が規定の範囲に入った場合、スピンドルモーター制御信号を、ＣＬＶ制御部の出力からアドレス差スピンドルモーター制御部の出力に切替えると共に、前記出力信号生成部の入力を復調部からの出力からメモリからの出力に切替えることを特徴とするものである。
【００４２】
この発明の請求項１８に係るスピンドルモーター制御装置は、請求項５に記載のスピンドルモーター制御装置において、アドレス差スピンドルモーター制御部のアドレス差が規定の範囲に入った場合、スピンドルモーターの制御周波数を下げることを特徴とするものである。
【００４３】
この発明の請求項１９に係る出力レート制御装置は、光ディスクから読み出した再生信号を復調・訂正する信号処理部と、該信号処理部にて復調・訂正された再生信号を書きこむメモリと、該メモリへの書き込み・読み出しを制御するメモリコントローラと、前記メモリから読み出したデータをあらかじめ決められた形式に変換し出力するための信号を生成する出力信号生成部とを備え、前記メモリコントローラは、前記メモリへの書き込みアドレスと読み出しアドレスの差であるアドレス差分データを生成し、前記出力信号生成部は、前記アドレス差分データを入力し、出力信号のレートを制御することを特徴とするものである。
【００４４】
この発明の請求項２０に係る出力レート制御装置は、前記出力信号生成部から出力される信号は、複数ビットからなるデータを単位とする区切りタイミングを発生する制御信号と、ビットを単位とする区切りタイミングを発生するビットクロックと、前記データを単位とする区切りタイミング間の一部に有効なデータを収容したシリアルデータとからなることを特徴とするものである。
【００４５】
この発明の請求項２１に係る出力レート制御装置は、請求項１９に記載の出力レート制御装置において、前記アドレス差分データから、前記シリアルデータの出力レートを演算する演算部をさらに備えたことを特徴とするものである。
【００４６】
この発明の請求項２２に係る出力レート制御装置は、請求項１９に記載の出力レート制御装置において、前記アドレス差分データが、ある一定値以上または以下になった場合に、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算し、前記差分データが規定範囲内の時は前記シリアルデータの出力レートを保持する演算部をさらに備えたことを特徴とするものである。
【００４７】
この発明の請求項２３に係る出力レート制御装置は、請求項１９に記載の出力レート制御装置において、前記アドレス差分データをある一定期間積分し、その差分の積分データの極性と、前記アドレス差分データの極性から、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算する演算部をさらに備えたことを特徴とするものである。
【００４８】
この発明の請求項２４に係る出力レート制御装置は、請求項１９に記載の出力レート制御装置において、前記アドレス差分データが示すアドレス残量に応じて、前記シリアルデータの出力レートを切替えることを特徴とするものである。
【発明の効果】
【００４９】
この発明によるスピンドルモーター制御装置では、ジッターを含む光ディスクからの読み取り信号を一旦メモリに蓄えて、ジッターの少ないクロック同期で読み取ってから出力するため、ジッターマージン分だけ光ディスク（ＣＤ）の回転数を低くする必要が無くなり、最高転送レートを維持した出力が可能となる。
【００５０】
さらに、サーボエラー時やメモリエンプティー時のセルフリカバリが行えるため再生信号を間欠なく出力することが可能である。
【００５１】
また、メモリの書き込みデータと読み出しデータのアドレス差に基づいてスピンドルモーター制御を行うため、モーター制御周波数が低くなり、モーターの低消費電力、長寿命化が可能となる。
【００５２】
この発明による出力レート制御装置では、おもにダビング装置へのデータ転送に用いられ、トラックバッファメモリの書き込みアドレスと読み出しアドレスの差分データを参照し、随時自動で出力のピッチシフト量を演算しデータ転送するため、メモリの容量が小さいときや再生データが高倍速であっても、メモリがオーバーフロー、アンダーフローすることが無く、スピンドルモーターの限界まで回転させることが出来、より短い時間でのダビングが可能である。
【００５３】
即ち、この発明の請求項１に係る光ディスク装置のダビングシステムによれば、光ディスクを再生する光ディスク装置と、ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビングシステムにおいて、前記光ディスク装置が前記光ディスクの外周側を再生する際、該光ディスクが前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定する回転数設定部と、当該光ディスクの外周側においてスピンドルモーターの回転により生じるジッタを吸収するジッタ吸収部と、前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御する出力レート制御部とを備えるようにしたので、光ディスク装置から受け側装置へのダビングを行う際に、光ディスクの外周側を再生する際、極力高回転に設定でき、内周側では受け側装置のダビング速度の限界を越えない上限の出力レートでデータを転送でき、データのダビングのさらなる高速化が実現可能となる効果がある。
【００５４】
また、この発明の請求項２に係る光ディスク装置のダビングシステムによれば、請求項１に記載の光ディスク装置のダビングシステムにおいて、前記光ディスク装置はＣＤドライブであり、前記受け側装置はＭＤドライブであるものとしたので、ＣＤディスクからＭＤディスクへのダビングのさらなる高速化が実現可能となる効果がある。
【００５５】
また、この発明の請求項３に係る光ディスク装置のダビングシステムによれば、請求項１に記載の光ディスク装置のダビングシステムにおいて、前記スピンドルモーターは、線速度一定（以下、ＣＬＶと称す）となるように回転制御されるようにしたので、内周側よりも外周側が高速に回転する第１の光ディスクの回転の高速化を内周側，外周側のそれぞれの領域でより進めることが可能となり、データのダビングのさらなる高速化が実現可能となる効果がある。
【００５６】
また、この発明の請求項４に係る光ディスク装置のダビング方法によれば、光ディスクを再生する光ディスク装置と、ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビング方法において、前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御し、前記光ディスク装置が前記光ディスクの外周側を再生する際、前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定し、当該外周側におけるスピンドルモーターの回転により生じるジッタを吸収するようにしたので、光ディスク装置から受け側装置へのダビングを行う際に、光ディスクの外周側を再生する際、極力高回転に設定でき、内周側では受け側装置のダビング速度の限界を越えない上限の出力レートでデータを転送でき、データのダビングのさらなる高速化が実現可能となる効果がある。
【００５７】
また、この発明の請求項５に係るスピンドルモーター制御装置によれば、光ディスク装置のスピンドルモーターの制御装置において、光学ピックアップにより復調された光ディスク再生信号を書き込むメモリと、該メモリへの書込み・読出しを制御するメモリコントローラと、該メモリコントローラの前記メモリへの書込みアドレスと読出しアドレスのアドレス差を参照してスピンドルモーター制御信号を生成するアドレス差スピンドルモーター制御部と、前記メモリから読み出した読出しデータを出力データへ変換する出力信号生成部とを備えるようにしたので、光ディスクの外周側でスピンドルモーターを可能な限り高速に回転させるとともに、このスピンドルモーター制御装置を稼動させることにより、スピンドルモーターの回転むらにより生じるジッターをメモリにより吸収でき、ダビング用の再生データを高速にかつ安定して得ることが可能となる効果がある。
【００５８】
また、この発明の請求項６に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記アドレス差と、アドレス差の目標値である目標アドレス差との差に応じた位相差信号を生成する位相制御部と、前記アドレス差を保持するメモリに保持されたアドレス差と、前記アドレス差との差に応じた速度信号を生成する速度制御部とを備え、前記位相差信号と速度信号とを演算した結果を前記スピンドルモーターの制御信号として出力するようにしたので、メモリに記憶しているデータが空にならないように光ディスクの回転数を制御でき、ダビング用の再生データを高速にかつ安定して得ることが可能となる効果がある。
【００５９】
また、この発明の請求項７に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、前記メモリへの書込みデータと読出しデータを、可逆圧縮伸張する可逆圧縮伸張部を備えるようにしたので、メモリへの書き込み，読み出しを行った前後でデータの品質に劣化を生じることなく、メモリの容量を削減でき、ダビング用の再生データを高速にかつ安定して得ることが可能となる効果がある。
【００６０】
また、この発明の請求項８に係るスピンドルモーター制御装置によれば、請求項５ないし請求項７のいずれかに記載のスピンドルモーター制御装置において、前記メモリは、前記光ディスク装置に加わる物理的衝撃により当該光ディスク装置に生じる再生むらを緩和するショックプルーフ用のメモリであるものとしたので、物理的衝撃により生じる再生むらと回転むらによる再生品質の劣化とを同時にかつ低コストに除去でき、ダビング用の再生データを間断なく、高速にかつ安定して得ることが可能となる効果がある。
【００６１】
また、この発明の請求項９に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部と、該サーボ外れ検出部で検出したサーボ外れ信号を参照して前記アドレス差スピンドルモーター制御部の出力と、固定値出力とを切替える切換え部とをさらに備えるようにしたので、サーボ外れが生じたとしてもダビング用の再生データを間断なく、高速にかつ安定して得ることが可能となる効果がある。
【００６２】
また、この発明の請求項１０に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部をさらに備え、前記アドレス差スピンドルモーター制御部は、該サーボ外れ検出部で検出したサーボ外れ信号を参照してサーボ外れ時にゲインを下げるようにしたので、サーボ外れが生じたとしてもすみやかに回復することが可能となり、ダビング用の再生データを間断なく、高速にかつ安定して得ることが可能となる効果がある。
【００６３】
また、この発明の請求項１１に係るスピンドルモーター制御装置によれば、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから一定期間前記アドレス差スピンドルモーター制御部のゲインを上げるようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６４】
また、この発明の請求項１２に係るスピンドルモーター制御装置によれば、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、アドレス差が規定範囲に入るまで、前記アドレス差スピンドルモーター制御部のゲインを上げるようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６５】
また、この発明の請求項１３に係るスピンドルモーター制御装置によれば、請求項１０に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、位相制御部の出力の極性が反転するまで、前記アドレス差スピンドルモーター制御部のゲインを上げるようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６６】
また、この発明の請求項１４に係るスピンドルモーター制御装置によれば、請求項１０に記載のスピンドルモーター制御装置において、サーボ外れを検出するサーボ外れ検出部をさらに備え、該サーボ外れ検出部で検出したサーボ外れ信号を参照して、前記アドレス差スピンドルモーター制御部の出力値をホールドするようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６７】
また、この発明の請求項１５に係るスピンドルモーター制御装置によれば、請求項１４に記載のスピンドルモーター制御装置において、前記アドレス差スピンドルモーター制御部は、アドレス差が規定範囲を外れるとゲインを上げるようにしたので、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６８】
また、この発明の請求項１６に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、線速度一定となるようにスピンドルモーターの回転を制御するＣＬＶ制御部をさらに備え、アドレス差が規定量以下になった場合に、該ＣＬＶ制御部の出力信号を前記スピンドルモーター制御信号として使用するとともに、前記出力信号生成部の入力を前記光ディスク再生信号に切替えるようにしたので、メモリに記憶しているデータが空きにならないように光ディスクの回転数を制御でき、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００６９】
また、この発明の請求項１７に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、アドレス差が規定の範囲に入った場合、スピンドルモーター制御信号を、ＣＬＶ制御部の出力からアドレス差スピンドルモーター制御部の出力に切替えると共に、前記出力信号生成部の入力を復調部からの出力からメモリからの出力に切替えるようにしたので、メモリが空きになりダビングすべきデータに欠落が生じ得る状態を脱した後、ダビング用の再生データを間断なく、高速にかつ安定して得られる状態に復帰することが可能となる効果がある。
【００７０】
また、この発明の請求項１８に係るスピンドルモーター制御装置によれば、請求項５に記載のスピンドルモーター制御装置において、アドレス差スピンドルモーター制御部のアドレス差が規定の範囲に入った場合、スピンドルモーターの制御周波数を下げるようにしたので、スピンドルモーターの低消費電力化および長寿命化を実現することが可能となる効果がある。
【００７１】
また、この発明の請求項１９に係る出力レート制御装置によれば、光ディスクから読み出した再生信号を復調・訂正する信号処理部と、該信号処理部にて復調・訂正された再生信号を書きこむメモリと、該メモリへの書き込み・読み出しを制御するメモリコントローラと、前記メモリから読み出したデータをあらかじめ決められた形式に変換し出力するための信号を生成する出力信号生成部とを備え、前記メモリコントローラは、前記メモリへの書き込みアドレスと読み出しアドレスの差であるアドレス差分データを生成し、前記出力信号生成部は、前記アドレス差分データを入力し、出力信号のレートを制御するようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７２】
また、この発明の請求項２０に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記出力信号生成部から出力される信号は、複数ビットからなるデータを単位とする区切りタイミングを発生する制御信号と、ビットを単位とする区切りタイミングを発生するビットクロックと、前記データを単位とする区切りタイミング間の一部に有効なデータを収容したシリアルデータとからなるものとしたので、有効なデータを収容した部分以外を伸縮することで、出力レートを適宜変化することができ、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７３】
また、この発明の請求項２１に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記アドレス差分データから、前記シリアルデータの出力レートを演算する演算部をさらに備えるようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７４】
この発明の請求項２２に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記アドレス差分データが、ある一定値以上または以下になった場合に、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算し、前記差分データが規定範囲内の時は前記シリアルデータの出力レートを保持する演算部をさらに備えるようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７５】
また、この発明の請求項２３に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記アドレス差分データをある一定期間積分し、その差分の積分データの極性と、前記アドレス差分データの極性から、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算する演算部をさらに備えるようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【００７６】
さらに、この発明の請求項２４に係る出力レート制御装置によれば、請求項１９に記載の出力レート制御装置において、前記アドレス差分データが示すアドレス残量に応じて、前記シリアルデータの出力レートを切替えるようにしたので、光ディスクの内周側において光ディスクを高速回転させており、出力信号の受け側がダビング速度に限界を有する場合に、そのダビング速度の限界を越えない出力レートとなるように出力レートを抑えることが可能となり、光ディスクの読み出し速度を確保しながら、受け側のダビング速度の限界を越えない上限の出力レートを得ることが可能となる効果がある。
【発明を実施するための最良の形態】
【００７７】
（実施の形態１）
本発明は、ＣＬＶ制御により光ディスクを回転制御しその再生を行うＣＤプレーヤー（光ディスク装置）から、記録時にデータの圧縮処理を行うためダビング速度に限界を有するＭＤプレーヤー（受け側装置）にデータのダビングを行う状況において、ＣＤプレーヤーが光ディスクを再生する際、外周側の高速化をスピンドルモーター制御装置により、内周側の高速化を出力レート制御装置により、それぞれ実現できるようにしたものである。
【００７８】
この場合の、光ディスク装置のダビングシステムに相当するシステムコンポーネントステレオのシステムコントローラ１０００およびＣＤ制御部５０の構成は図２に示すようになる。
【００７９】
システムコントローラ１０００内のキー入力検出部１００１はキーＫＹ入力があることを検出する。高速ダビングキー操作検出部１１０２は操作されたキーが高速ダビングキーであるか否かを検出する（図７のステップ１１０参照）。ダビング範囲判定部１００３はダビング範囲がＣＤの全体か一部かをキー入力により判定する（ステップ１１１参照）。制御切換部１００４は高速ダビング中のＣＤの再生箇所がディスクの内周側および外周側のいずれに該当するかを判定し（図４のステップ１０１，図７のステップ１１２参照）、内周側に相当する場合は内周側制御部５０１を（図４のステップ１０２参照）、外周側に相当する場合は外周側制御部５０２をそれぞれ動作させる（ステップ１０３参照）。この内周側制御部５０１は出力レート制御装置に、外周側制御部５０２はスピンドルモーター制御装置にそれぞれ対応する。この内周側と外周側との判定は図５に示すサブコードＳＣを用いる。このサブコードはＣＤより再生され、最初の曲の頭から現在の再生箇所に至るまでの経過時間を分ｍ，秒ｓ，フレームｆ（＝１／３０秒）で表す。
【００８０】
即ち、図６に示すように、スピンドルモーター制御装置は、ＣＤプレーヤーが再生する光ディスクの外周側における回転速度の上限付近まで回転数を上げるようにスピンドルモーターの制御を行い、かつその際のジッタの影響をショックプルーフ用のメモリで吸収し、また、出力レート制御装置は、ＣＤプレーヤーの内周側を再生する際の高回転にジッタが加わることでＭＤプレーヤーのデータ圧縮処理に破綻が生じないように、出力レートの制御を行うことにより、ＣＤプレーヤーの回転速度を光ディスクの内周側および外周側において可能な限り高回転の限界近くに維持でき、ダビングの高速化を実現できるようにしたものである。
【００８１】
この点をより詳細に述べると、図７のステップ１１２，１１６において内周側と判定し、最内周から再生を開始する場合、ＭＤ側の入力許容範囲以上の出力レートとなった場合（図７のステップ１１８参照）、出力レートを下げ（図７のステップ１１９参照）、ＭＤ側の入力許容範囲内の出力レートとなるまで（図７のステップ１２０参照）、出力レートを下げる。また、ステップ１１６において外周側に入ったと判定した場合、ＣＤ上の当該再生位置における所定の回転数に設定する（図７のステップ１１３参照）。つぎにこの所定の回転数を保って所定時間が経過した場合（図７のステップ１１４参照）、スピンドルモーターの回転数を所定だけ増加する（ステップ１１５参照）。この操作を最外周まで繰り返す。
【００８２】
これにより、例えば図６に示すように、内周側では内周側で回転可能な最大回転数でスピンドルモーターを回転でき、ＭＤプレーヤーの圧縮処理が破綻をきたさない上限の出力レートでデータを出力することができ、外周側では出力レートを一定とし、スピンドルモーターの回転数を制御することで、高速ダビング性能を限界まで高めることが可能となる。
【００８３】
なお、図５のタイムコードを利用することにより、ＣＤの全体ではなくその一部をダビングする場合であっても、図７のフローチャートのステップ１１７によりその一部が内周側，外周側のいずれに該当するかを判断することで、ダビングの高速化を達成できる。
【００８４】
このように、本実施の形態１によれば、非圧縮のデータを記録したＣＤディスクからデータを圧縮して記録するＭＤディスクにダビングを行う際、ＣＤディスクの内周側では当該内周側で回転可能な上限にまでディスクの回転数を高めてその際に発生するジッターはメモリで吸収し、外周側では当該外周側でＭＤ側での圧縮処理が正常に動作可能な上限の出力レートでデータを転送するので、ダビングの高速化を一層達成することが可能となる。
【００８５】
（実施の形態２）
図１は本発明の実施の形態２による、ＣＤプレーヤーからＭＤプレーヤーへ音楽データをダビングするＣＤシステムに搭載されるスピンドルモーター制御装置のブロック図である。
このスピンドルモーター制御装置は実施の形態１における外周側制御部に相当するものである。
【００８６】
図１において、この実施の形態２によるスピンドルモーター制御装置は、ＣＤシステム１０と、メモリ１６と、システムコントローラ１０００とを有する。
【００８７】
ＣＤシステム１０は復調（訂正）部１１と、可逆圧縮部１２と、メモリコントローラ１３と、伸張部１５と、セレクタ５１と、出力信号生成部１７と、サーボ外れ検出部１４と、ＣＬＶ／ダビング切換制御部１８と、ＣＬＶ制御部２０と、アドレス差スピンドルモーター制御回路３２と、セレクタ５２と、固定値出力部２１と、セレクタ５３とを有する。
【００８８】
また、アドレス差スピンドルモーター制御部３２は、位相制御部３０と、速度制御部３１と、ゲイン調整部１９と、加算部１９ａとを有する。
位相制御部３０は目標アドレス差発生部２２と、減算部３０ａとを有する。
速度制御部３１はデータ保持部２３と、減算部３１ａとを有する。
【００８９】
次に動作について説明する。
（通常再生モード）
まず、使用者がキー操作により標準速でＣＤを再生する通常再生モードを選択したとする。
【００９０】
システムコントローラ１０００はキー入力により通常再生モードが選択されたと判断する。これにより、ＣＬＶ／ダビング切換制御部１８はＣＬＶモードである旨のＣＬＶ／ダビング切換制御信号２９を発生する。このＣＬＶ／ダビング切換信号２９によりセレクタ５２はＣＬＶ制御部２０の出力信号を選択する。
【００９１】
サーボ外れが生じていないとすると、セレクタ５３はスピンドルモーター制御信号３３としてセレクタ５２の出力信号を選択するので、スピンドルモーター３７はＣＬＶ制御部２０の出力信号により標準速で線速度一定となるように、即ち内周側から外周側に向けて徐々に低回転数から高回転数に移行するように、回転制御が行われる。
【００９２】
また、この時、セレクタ５１は復調（訂正）部１１の出力信号を選択するので、出力信号生成部１７は標準速にて再生され復調（訂正）部１１で復調，誤り訂正された信号を処理し、アナログ信号に変換した後、スピーカは音を発生する。
【００９３】
一方、サーボ外れ検出部１４がサーボ外れを検出した場合は、サーボ外れ信号３８によりセレクタ５３が固定値出力部２１の固定値を選択し、これをスピンドルモーター制御信号３３として出力する。従って、スピンドルモーター３７はこの固定値によって安定した回転を回復し、サーボ外れ状態から定常状態に復帰できる。
【００９４】
（ダビングモード）
次に、使用者がキー操作によりダビングモードを選択したとする。
この場合、ＣＬＶ／ダビング切換制御部１８の制御によりセレクタ５２はアドレス差スピンドルモーター制御回路３２の出力信号を選択し、セレクタ５１は伸張部１５の出力信号を選択する。
【００９５】
まず、図示しない電圧発生部により外周側では受け側の許容倍数を超えないようにスピンドルモーター３７を回転させて、光ディスクＤより再生信号を読み出す。
光ディスクＤより読み出された再生信号は復調（訂正）部１１により信号処理が行われ、メモリコントローラ１３によりメモリ１６に書き込まれる。このメモリ１６への書き込み，読み出しを行う際、可逆圧縮部１２および伸張部１５を用いることにより、メモリ１６容量を削減でき、かつ圧縮伸張処理によるデータの損失をなくすようにしている。
【００９６】
復調（訂正）部１１は、光学ピックアップ４１により光ディスクＤより読み出した再生信号を復調し、復調されたデータを内部の誤り訂正部によりデータを復元し補間する。
可逆圧縮部１２は、データを圧縮し圧縮したデータを伸張部１５で伸張する際に、元のデータに損失を生じさせることなく伸張できる圧縮・伸張方法を実行する。
メモリ１６は、書き込み、読み出し可能なＲＡＭ等で構成される。このメモリ１６は本来、ＣＤプレーヤーとＭＤプレーヤーとを有するＣＤシステムに外部から物理的な衝撃力が加わった場合に、衝撃による再生への影響を緩和するために再生データを一定期間蓄積するショックプルーフに用いられるものである。
【００９７】
メモリコントローラ１３は、メモリ１６への書き込み、読み出しを制御するもので、メモリ１６により蓄えられたデータは、メモリコントローラ１３により読み出される。
メモリ１６から読出されたデータ２５は、出力信号生成部１７により一定の転送速度に保たれ、ＭＤプレーヤーにデータ転送される。
出力信号生成部１７は、ＭＤなどのダビングする側がダビング可能なデータ形式を生成する。
【００９８】
メモリコントローラ１３はメモリ１６がオーバーフローやアンダーフローを起こさないように書き込みアドレス２６と読み出しアドレス２７を制御している。これにより、メモリコントローラ１３による読み出し速度と出力信号生成部１７からのデータ出力速度は同じとなり、光ディスクの回転速度を変化させた場合でもＭＤプレーヤーへの転送速度は一定に保たれる。これは、スピンドルモーターを外周側では受け側の許容倍数を超えないように回転させた場合に生じるジッターを、ショックプルーフ用のメモリ１６で吸収することを意味する。
【００９９】
このため、ジッターの影響を抑えるためにマージンを持つことなく、スピンドルモーターの回転数を限界まで高く設定することが可能となる。
【０１００】
アドレス差スピンドルモーター制御部３２は、位相制御部３０と速度制御部３１とゲイン調整部１９と加算部１９ａとで構成される。
【０１０１】
位相制御部３０は、メモリコントローラ１３から、書き込みデータ２４と、読出しデータ２５とのアドレス差を任意の周波数毎に受け取り、目標アドレス差発生部２２からの目標アドレス差とアドレス差３４との差であるアドレス差差分ΔAD ３５を生成する。
【０１０２】
目標アドレス差とは、書き込みデータ２４と読み出しデータ２５のアドレス差の目標値であり、この値は設定が可能である。目標アドレス差はメモリ１６がオーバーフロー及びアンダーフローを起こさない程度に設定する必要があり、メモリ１６の容量の１／２から３／４程度に設定するのが良い。本実施の形態２ではアドレス差３４が目標アドレス差に近づくようにスピンドルモーター制御信号を生成する。
【０１０３】
速度制御部３１では、減算部３１ａによりアドレス差３４と、データ保持部２３により保持されたアドレス差との差であるアドレス差差分ΔΔAD ３６を生成する。
データ保持部２３では、１サンプル前のアドレス差３４を保持する。
ゲイン調整部１９によりゲイン調整した後、加算部１９ａはアドレス差差分ΔAD ３５とΔΔAD ３６とを加算し、アドレス差３４を目標アドレス差に収束するようにスピンドルの出力値を制御する。
【０１０４】
例えば、
スピンドルモーター制御信号＝（ΔAD・Kθ）＋（ΔΔAD・Kv）
と書くことができる。
但し、Kθは位相項，Kvは速度項である。
【０１０５】
このスピンドルモーター制御により、外周部において許容される最高回転数に設定することが可能である。
つまり、単に線速度が一定でダビングした場合はジッターの影響を見込んで高倍速を抑え気味に設定せざるを得ないが、この実施の形態２のダビングモードでは、ジッターマージン分だけ高い回転数に設定でき、この分速くダビングを行うことができる。
【０１０６】
また、光ディスク再生中にエラーが発生してもショックプルーフ制御が可能なメモリ１６、メモリコントローラ１３を備えることにより、音飛びなどを防ぐことも可能である。
さらに、アドレス差３４が目標アドレス差付近の規定範囲内で収束したときは、メモリコントローラ１３から受け取るアドレス差信号３４のサンプリング周波数を下げることにより更にスピンドルモーター３７の負担を減らすことができる。
【０１０７】
ところで、このようなダビングモードから脱調した場合に、自動的に元のダビングモードに復帰する、いわゆるセルフリカバリモードとして、以下の切り替えモードおよびサーボエラー回復モードがある。
【０１０８】
（切替えモード）
この切替えモードは、スピンドルモーター制御装置での制御方法をダビングモードとＣＬＶ（Constant Linear Velocity）モード、即ち通常再生モードとの間で切り替えを行うことにより、ショックプルーフ用メモリがエンプティとなってもデータを間断なく転送できるものである。
【０１０９】
以下、この切り替えについて図１及び図８ないし図１１を用いて説明する。
図８はメモリの概念図である。縦軸は書き込みアドレスと読み出しアドレスとの差、すなわち、メモリに蓄積したデータの残量を示す。目標アドレス差付近を規定範囲と呼び、規定範囲内でアドレス差が収まっているならダビングモードは安定状態であると言える。また、アドレス差が小さくなりある一定の値を下回ることを規定範囲以下と呼ぶ。
【０１１０】
図９はＣＬＶ／ダビング切り替え制御部１８の状態遷移図である。
図９に示すように、この切り替えモードは２つの状態Ｓ１，Ｓ２を有する。状態Ｓ１はダビングモード、状態Ｓ２はＣＬＶモードであり、これらの状態における動作はそれぞれ上述したとおりである。アドレス差が規定範囲以上であればダビングモードＳ１を維持し、アドレス差が規定範囲以下となればＣＬＶモードＳ２に移行する。アドレス差が規定範囲外であればＣＬＶモードを維持し、規定範囲内に戻ればダビングモードＳ１に戻る。
【０１１１】
図１０はこの状態遷移図に対応するフローチャートを示す。
図１１はＣＬＶ／ダビング切り替え制御部１８の内部構成を示す。
【０１１２】
図１及び図１０，図１１において、ＣＬＶ／ダビング切換制御部１８内のアドレス差信号受信部１８１はメモリコントローラ３よりアドレス差３４を受け取り、アドレス差判定部１８２はダビングモード時に（図１０のステップ２０１参照）アドレス差３４が規定量以下になった場合（ステップ２０２参照）、ＣＬＶ／ダビング切換信号発生部１８３はＣＬＶ／ダビング切換信号の値を変更し、ダビングモードからＣＬＶモードに移行する（ステップ２０３参照）。その時、スピンドルモーター制御信号３３となる信号は、アドレス差スピンドルモーター制御部３２の出力から、ＣＬＶ制御部２０の出力に切替える。また同時に、出力信号生成部１７に入力する信号はメモリコントローラ１３（もしくは伸張部１５）の出力から、復調（訂正）部１１の出力に切替える。
【０１１３】
この動作により、ダビングモードより転送速度は遅くなるが、メモリ１６がエンプティー状態でも、データを間欠なく転送することが可能となる。
【０１１４】
ＣＬＶモード再生中にアドレス差３４が規定範囲に入った場合（ステップ２０４）、アドレス差スピンドルモーター制御部３２はＣＬＶモードからダビングモードに移行する。このとき、スピンドルモーター制御信号３３をＣＬＶ制御部２０の出力から、アドレス差スピンドルモーター制御部３２の出力に切替える。また同時に、出力信号生成部１７の入力を復調（訂正）部１１の出力からメモリコントローラ１３（もしくは伸張部１５）の出力に切替える。
【０１１５】
以上の動作は、メモリ１６のアドレス差３４が小さければＣＬＶモードに、大きければダビングモードとすることであり、これにより、メモリ１６がエンプティー状態でも、データを間欠無く転送することが可能であり、ＣＬＶモードで再生するより高倍速でのデータ転送が可能となる。
【０１１６】
（サーボエラー回復モード）
このサーボエラー回復モードでは、サーボにエラーが生じた場合にゲインを上げるように調整を行うことでダビングモードへの復帰を行う。この回復動作について図１及び図１２ないし図１４を用いて説明する。
【０１１７】
図１において、サーボ外れ検出部１４は光ディスクＤより読み出されたフレーム同期信号を検出出来なかった場合にサーボ外れ信号３８を出力する。
サーボエラー回復モードにおけるスピンドルモーター制御装置の制御方法として、スピンドルモーター制御信号３３を任意の一定値にする強制出力モードと、ダビングモードがある。
【０１１８】
また、ダビングモード時アドレス差３４が規定範囲内にある場合は、安定状態と呼ぶことにする。図１２の状態遷移図を用いて本実施の形態２のサーボエラー時の動作について説明する。
【０１１９】
このサーボエラー回復モードは３つの状態Ｓ３，Ｓ４，Ｓ５を有する。ダビングモードＳ３は、図９における状態Ｓ１と同様のものである。状態Ｄ４はゲインを下げるとともに固定値を出力し、状態Ｓ５ではゲインを上げる。サーボ外れ信号が未検出であればダビングモードＳ３を維持し、サーボ外れ信号が検出されれば状態Ｓ４に遷移する。状態Ｓ４においてサーボ外れ信号が検出され続ければ状態Ｓ４を維持し、サーボ外れ信号が未検出となれば状態Ｓ５に移行する。状態Ｓ５においてアドレス差が規定範囲外であれば状態Ｓ５を維持し、アドレス差が規定範囲内に収まれば状態Ｓ３に戻る。
【０１２０】
図１３はこの状態遷移図に対応するフローチャートである。
ダビングモード（ステップ３０１）で光ディスクＤを再生中にサーボ外れ検出部により、フレーム同期信号が未検出となり、サーボ外れ信号３８が出力される。サーボ外れ信号３８が検出されると（ステップ３０２）、メモリ１６に書き込まれる入力信号がなくなり、アドレス差３４が小さくなるため、アドレス差スピンドルモーター制御部３２の出力はスピンドルモーター３７を加速させる方向になり、逆にサーボを引き込みにくくしてしまう。これを防ぐために、サーボ外れ信号３８を検出したときの動作として、ダビングモードを強制出力モードに切り替えスピンドルモーター３７の加速を抑える制御を行う。また別の方法として、サーボ外れ信号３８を検出したとき、ダビングモードを維持したままゲインを下げる（ステップ３０３）ことによりスピンドルモーター３７の加速を抑える。以上の制御を行うことでサーボを引き込みやすくする。
【０１２１】
以上の動作の結果、サーボを引き込みサーボ外れ信号３８が未検出となった場合、ダビングモードに復帰させアドレス差３４を大きくする目的で、ゲイン調整部１９のゲインを一定期間もしくはアドレス差３４が規定範囲内になるまで上げる。これによりダビングモードの安定状態へ短時間で復帰させることが可能となる。また、別の方法として、サーボを引き込みサーボ外れ信号３８が未検出となった場合（ステップ３０４）、ΔADの極性が負から正になるまでゲイン調整部１９のゲインを上げる（ステップ３０５）。アドレス差が規定範囲内に戻れば（ステップ３０６）、ダビングモードに戻る。いずれの制御においてもダビングモードの安定状態への短時間での復帰が可能となる。
【０１２２】
このように、本実施の形態２によるスピンドルモーター制御装置によれば、ＣＬＶにより回転制御を行っているＣＤプレーヤーからＭＤプレーヤーにダビングを行う際、ＣＤの外周側において、スピンドルモーターをその限界回転数で回転し再生を行うようにその制御信号を固定値に設定し、ＣＬＶ制御により生じるジッタはショックプルーフ用メモリにより吸収することで、ＣＤの外周側におけるＭＤへのダビングを高速化することが可能となる。
【０１２３】
（実施の形態３）
この実施の形態３は、出力レート制御装置に関するものである。この出力レート制御装置は、実施の形態１における内周側制御部に相当するものである。
【０１２４】
出力レート制御装置は、光ディスクの内周側において、スピンドルモーターの限界回転数で再生しようとすると、ジッタの影響で、出力レートがＭＤ側のエンコーダの処理能力を越えてしまい、エンコーダの処理に破綻が生じてしまうことがあり、スピンドルモーターの限界回転数で再生することが出来ず、ダビングなどを行う際にダビング時間が多くかかってしまうという問題を解決できるものである。
【０１２５】
即ち、メモリ容量が小さく高倍速で再生している場合、出力信号のレートを外部から制御していたのではメモリがオーバーフローやアンダーフローを起こしてしまうことが多い。
本実施の形態３の出力レート制御装置では、こうしたメモリオーバーフローやメモリアンダーフローを防ぐために、メモリのアドレス差分データを随時監視し、アドレス差分データを演算しピッチシフト量を得て、出力信号のレートを自動で変更することでメモリのオーバーフローやアンダーフローを防ぎ、より高倍速でのデータ転送が可能になるようにしたものである。
【０１２６】
図１５は本発明の実施の形態３におけるＣＤプレーヤーからＭＤプレーヤーへ音楽データをダビングする際のＣＤプレーヤーの主要なブロック図である。
この例では、記録する装置、つまりＭＤプレーヤーへ音楽データをダビング用途等のために高倍速で転送するためのものである。
【０１２７】
図１５において、音楽ＣＤディスク等の光ディスクＤが、スピンドルモーターにより一定の回転数に保たれ回転するものとする。つまり、線速度は内周から外周にかけて徐々に速くなるわけである。今仮に、スピンドルモーターの限界回転数を２０００ｒｐｍとすれば最内周ではその４倍で再生することになる。ＣＤプレーヤーの再生可能倍速とＭＤのダビング可能倍速がともに４倍以上であるなら、最内周ではスピンドルモーターの性能により約４倍速でのダビングしか出来ないことになる。
【０１２８】
光学ピックアップ４１は、光ディスクＤから得られる音楽データを読み取る。光学ピックアップ４１により読み取られた音楽データは、まずデータスライス部６３により、２値にスライスされた音楽データが生成されるとともに、そのＰＬＬ機能により音楽データの再生速度と同期したクロックが生成される。
【０１２９】
２値化された音楽データは信号処理部６４によりＥＦＭ（Eight to Fourteen Modulation）復調される。復調後のデータは、書き込み系６４１により信号処理部６４内のＣＩＲＣ（Cross Interleaved Reed−solomon Code）と呼ばれる誤り訂正部に入り、読み出されたデータが正しいか誤っているかを判断し、誤ったデータを訂正する。このときにメモリであるＣＩＲＣＲＡＭ６４２が使用され、読み出し系６４３により読み出しが行われる。通常モードの場合はＣＩＲＣＲＡＭ６４２への書き込みは光ディスクの回転と同期して行われ、ＣＩＲＣＲＡＭ６４２の読み出しは水晶発振子と同期して出力することにより、スピンドルモーターの回転ジッターをメモリで吸収する。
【０１３０】
しかしながら、スピンドルモーターの回転数が一定であり、線速度が一定でないときを考える。ＣＩＲＣＲＡＭ６４２の読み出しは書き込みと同期して行われ、信号処理部内では光ディスクの回転と同期して信号が処理される。スピンドルモーターの回転数が一定であることによる線速度の変化をＣＩＲＣＲＡＭ６４２で吸収しようとしても、これには、メモリ容量が不十分で、オーバーフローを起こしやすい。そのため線速度の変化をショックプルーフメモリ１６で吸収し、書き込み、読み出しを制御して高倍速での安定したデータ転送を行う。
【０１３１】
復調・訂正された音楽データはメモリコントローラ６３で制御され、ショックプルーフメモリ１６への書き込み，読み出しが行われる。このときショックプルーフメモリ１６への書き込みは光ディスクＤの回転と同期して書き込まれる。ＭＤプレーヤーへの転送速度とショックプルーフメモリ１６からの読み出しは同期しており、ＭＤプレーヤーへの転送速度を切替えることによりショックプルーフメモリ１６の読み出し速度を変化させる。これにより、ショックプルーフメモリ１６のオーバーフロー、アンダーフローを防ぐ。
【０１３２】
シリアル出力信号生成部６９では、ショックプルーフメモリ１６より読み出された音楽データをダビング装置であるＭＤプレーヤー側がダビング可能なフォーマットに変換し、出力レートを設定し出力する。また、メモリコントローラ６３から書き込みアドレスと読み出しアドレスのアドレス差の差分データを受け取り、差分データを演算することにより出力のピッチシフト量を演算する。また、出力レートよりメモリコントローラ６３においてショックプルーフメモリ１６の読み出しの動作速度を制御する。
【０１３３】
転送データのフォーマットとしてのシリアル出力の信号波形を図１６に示す。図１６に示すように、データSRDATA ２２１、Lch、Rch識別信号 LRCK２２２、ビットクロック BCLK ２２３の３線によりシリアル出力を伝送する。このシリアル出力の特徴として、データSRＤ／ＡTA２２１は１LRCKのうち０ビットから１５ビットまでが音声データであり、１６ビットから３１ビットまではInvalidとして扱う。また、Lch、Rch識別信号 LRCK２２２の１つのLRCK中には通常３２クロックのビットクロックBCLKがある。そのためシリアル出力の転送レートはデータSRＤATA２２１のビット数が３２のままで、BCLK２２３とLRCK２２２の周期を変化させて、それに伴いSRDATA２２１を伸縮させることにより転送レートを変化する場合と、１LRCK中のSRDATA２２１をLSBから１６ビットはそのままでMSBからｎビット増減させ、それに伴い１LRCK中のBCLK２２３のクロック数をｎクロック増減することにより転送レートを変化させる場合、の２種類がある。例えば、BCLKの周波数を１倍速再生時の４倍にし、SRDATAの１６ビット目から３１ビット目までを削ることにより、４×３２／（３２−１６）＝８倍速でのデータ転送が可能となる。
【０１３４】
図１７はシリアル出力信号生成部６９の詳細ブロック図である。図１７を用いて前記で説明したシリアル出力の生成方法を説明する。ビットクロックBCLKは図示しない水晶発振器で発生した水晶クロックを分周部６９４で分周することにより生成する。
【０１３５】
このシリアル出力信号生成部６９はアドレス差分データを演算しピッチシフト量を決定するアドレス差分データ演算部６９１と、１LRCK中にBCLKが何個存在するかを設定するピッチシフトアップダウンカウンタ６９２と、ピッチシフトアップダウンカウンタの値をロードしカウントダウンするダウンカウンタ６９３とを有し、カウント値が０になると信号を反転することでLRCKを生成する。パラレルデータを入力しダウンカウンタのカウント値を用いてパラレル−シリアル変換を行い、SRDATAを作成する。
【０１３６】
シリアル出力信号生成部６９の出力レート制御方法について以下に述べる。前記のようにショックプルーフメモリ１６への書き込みアドレスと読み出しアドレスとの差分データ７３をメモリコントローラ６３から受け取る。ここでメモリのアドレス差分データ７３をメモリの残量と言い換えるとともに、図１８を用いてショックプルーフメモリ１６の制御方法について説明する。
【０１３７】
まず、目標メモリ残量を任意の値に設定する（図１８（a）参照）。ショックプルーフメモリ１６のオーバーフロー、アンダーフローを防ぐために、メモリ容量の１／２から３／４あたりに設定するのが良い。目標メモリ残量と現在のメモリ残量とを比較し、現在のメモリ残量が目標メモリ残量より少なければ、シリアル出力信号生成部６９の出力レートを下げるようにピッチシフト量を演算する。現在のメモリ残量が目標メモリ残量より多ければ、シリアル出力信号生成部の出力レートを上げるようにピッチシフト量を演算する。このようにショックプルーフメモリに継続的に書き込まれる音楽データをメモリ残量が目標メモリ残量に近づくようにシリアル出力信号生成部６９の出力レートを変化させることにより、ショックプルーフメモリのオーバーフロー、アンダーフローを防ぐ。
【０１３８】
シリアル出力信号生成部におけるピッチシフト量の演算方法として以下に例をあげる。１LRCK中のBCLKのクロック数を１６から１２７まで設定できるとすれば、ピッチシフト量は１６から１２７まで設定できる。SRDATAのデータ部分は１６ビットあるため１６以下には設定できない。通常１LRCKは３２クロックのビットクロックBCLKがあるため、３２を基準値とし前記のピッチシフト量の演算により基準値３２からカウントアップ、又はカウントダウンする。１LRCK中のBCLKのクロック数を変化させることによりピッチシフト量を随時決定し出力レートに反映させる。この方法で出力レートを変化させた場合は、BCLKの周期は変わらない。
【０１３９】
図１８（b）に示すように、シリアル出力信号生成部６９は、目標メモリ残量（上限）および目標メモリ残量（下限）を設定し、現在のメモリ残量が目標メモリ残量（上限）以上の時は、ピッチシフト量のカウンタ値を下げることで出力レートを上げメモリの残量を減らす方向に移行する。現在のメモリ残量が目標メモリ残量（下限）以下の時は、ピッチシフト量のカウンタ値を上げることで出力レートを下げメモリの残量を増やす方向に移行する。現在のメモリ残量が目標メモリ残量（上限）と目標メモリ残量（下限）の間にある時はピッチシフトを行わずピッチシフト量の値を保持する。ピッチシフト量のカウンタ値により出力レートを決定し、メモリ残量が目標メモリ残量付近で収束するように制御する。
【０１４０】
また、アドレス差分データ演算部６９１は、ある一定期間のメモリ残量を積分し、その極性を判定する。現在のメモリ残量と目標メモリ残量との差の極性が正であり、且つ積分値の極性が正であるならピッチシフト量のカウンタ値を上げ、積分値の極性が負であるならピッチシフト量のカウンタ値を保持する。また、現在のメモリ残量と目標メモリ残量との差の極性が負であり、且つ積分値の極性が正であるならピッチシフト量のカウンタ値を保持し、積分値の極性が負であるならピッチシフト量のカウンタ値を下げる。ピッチシフト量のカウンタ値により出力レートを決定し、メモリ残量が目標メモリ残量付近で収束するように制御する。
【０１４１】
図１８（c）のようにメモリをｎ分割し、それぞれの領域毎に出力レートを設定しておき、現在のメモリ残量とメモリの領域を参照し、出力レートを切替える。
【０１４２】
以上はそれぞれ出力レートを制御する方法であり、これらを実行することでショックプルーフメモリ１６のオーバーフローやアンダーフローを抑制し、高倍速でのデータ転送を安定して行うことができる。
【０１４３】
このように、実施の形態３による出力レート制御装置によれば、トラックバッファメモリを備え、メモリのアドレス差分データを随時監視し、アドレス差分データを演算しピッチシフト量を得て、出力信号のレートを自動で変更することにより、メモリのオーバーフローやアンダーフローを防ぎ、高倍速でも安定した再生信号のデータ転送を行うことが可能となる。
【０１４４】
このため、光ディスクの内周側において、スピンドルモーターの限界回転数で再生しようとすると、ジッタの影響で、出力レートがＭＤ側のエンコーダの処理能力を越えてしまい、エンコーダの処理に破綻が生じてしまい、このため、スピンドルモーターの限界回転数で再生することが出来ず、ダビングなどを行う際にダビング時間が多くかかってしまう、という問題、および、スピンドルモーターの回転数の限界で光ディスクを再生した場合、メモリ容量が小さく高倍速で再生している場合、出力信号のレートを外部から制御していたのではメモリがオーバーフローやアンダーフローを起こしてしまうことが多い、という問題を解決でき、アナログＰＬＬ部が不要となり、高倍速でも安定した再生信号のデータ転送が可能となり、ＣＤディスクからＭＤディスクへのダビングを高速に行うことが可能となる効果がある。
【０１４５】
なお、上記各実施の形態では、ハードウエアとして実現した場合を説明したが、ハードウエアでしか実現できない箇所を除き、ソフトウエアにより実現してもよい。
【０１４６】
また、音楽ＣＤディスクからＭＤディスクへのダビングを例にとって説明したが、第１のメディアが非圧縮のデータを記録したものであり、第２のメディアが圧縮したデータを記録するものであれば、他の光ディスクであってもよく、さらには半導体メモリや磁気ディスク等の他のメディアであってもよい。
【産業上の利用可能性】
【０１４７】
以上のように、本発明のスピンドルモータ制御装置は、メモリ、メモリコントローラ、出力信号生成部及びアドレス差スピンドルモーター制御部を備えることにより、光ディスク再生装置、例えばＣＤやＤＶＤなどを再生する装置の高倍速再生に適しており、ショックプルーフ用のメモリを使用するため再生データを間欠なく再生することが可能である。このため、ディスクの回転ムラによるジッタに関係なく一定の転送速度でデータを出力することができ、データのダビングを一層高速化するのに適する。
【０１４８】
また、スピンドルモーター制御周波数が低くモーターの低消費電力、長寿命化が可能となり、その産業上の利用可能性は非常に広く且つ大きい。
【０１４９】
また、本発明の出力レート制御装置は、復調・訂正を行う信号処理部と、トラックバッファメモリ、メモリコントローラ、出力信号生成部を備えており、スピンドルモーターを最大回転数で光ディスクを再生する場合や、トラックバッファメモリの容量が小さい場合でも、メモリのオーバーフローやアンダーフローを起こさずに、高倍速でデータ出力が可能であり、デジタルダビング装置へのデータ転送が可能な再生装置として有用であり、その産業上の利用可能性は非常に広く且つ大きい。
【図面の簡単な説明】
【０１５０】
【図１】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行うダビングシステムを示す図
【図２】本発明の実施の形態１におけるシステムコントローラおよびＣＤ制御部のブロック構成を示す図
【図３】本発明の実施の形態１における動作モードの相違を表わす表を示す図
【図４】本発明の実施の形態１における動作モードの切換えを行うフローチャートを示す図
【図５】ＣＤディスクにおける経過時間を示すタイムコードを示す図
【図６】本発明の実施の形態１におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の回転倍速の変化を示す図
【図７】本発明の実施の形態１におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際のフローチャートを示す図
【図８】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際のメモリの残量の制御指標を示す図
【図９】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の動作状態の遷移を示す状態遷移図
【図１０】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の動作状態の遷移を示すフローチャート図
【図１１】本発明の実施の形態３におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際のＣＬＶ/ダビング切換制御部のブロック構成を示す図
【図１２】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の動作状態の遷移を示す状態遷移図
【図１３】本発明の実施の形態２におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際の動作状態の遷移を示すフローチャート図
【図１４】本発明の実施の形態２におけるサーボ外れ検出部のブロック構成を示す図
【図１５】本発明の実施の形態３におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行うダビングシステムを示す図
【図１６】本発明の実施の形態３におけるＣＤプレーヤーからＭＤプレーヤーへのダビングを行う際のシリアル出力のデータフォーマットを示す図
【図１７】本発明の実施の形態３におけるシリアル出力信号生成部のブロック構成を示す図
【図１８】本発明の実施の形態３によるメモリ残量制御の様子を示す図
【図１９】本発明が適用される対象であるシステムコンポーネントを示す図
【図２０】本発明が適用される対象であるシステムコンポーネントのブロック構成を示す図
【図２１】従来のシステムコンポーネントのシステムコントローラ及びＣＤ制御部のブロック構成を示す図
【図２２】従来のシステムコンポーネントの高速ダビング時のＣＤプレーヤーの回転数を示す図
【図２３】従来のシステムコンポーネントのＣＤシステムの構成を示す図
【図２４】従来のシステムコンポーネントのＣＤシステムの構成を示す図
【符号の説明】
【０１５１】
Ｄ 光ディスク
１０ ＣＤシステム
１１ 復調（訂正）部
１２ 可逆圧縮部
１３ メモリコントローラ
１４ サーボ外れ検出部
１５ 伸張部
１６ メモリ
１７ 出力信号生成部
１８ ＣＬＶ／ダビング切換制御部
１９ ゲイン調整部
２０ ＣＬＶ制御部
２１ 固定値出力発生部
２２ 目標アドレス差発生部
２３ データ保持部
２４ 書き込みデータ
２５ 読み出しデータ
２６ メモリへのデータ書きこみの際のアドレス（WAD）
２７ メモリからのデータ読み出しの際のアドレス（RAD）
２８ EMP信号
２９ ＣＬＶ／ダビング切換信号
３０ 位相制御部
３１ 速度制御部
３２ アドレス差スピンドルモーター制御部
３３ スピンドルモーター制御信号
３４ アドレス差信号
３５ ΔAD信号
３６ ΔΔAD信号
３７ スピンドルモーター
３８ サーボ外れ信号
４１ 光学ピックアップ
６３ データスライス部
６４ 信号処理部（復調・訂正）
６９ シリアル出力信号生成部
１０００ システムコントローラ
【特許請求の範囲】
【請求項１】
光ディスクを再生する光ディスク装置と、
ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、
前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビングシステムにおいて、
前記光ディスク装置が前記光ディスクの外周側を再生する際、該光ディスクが前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定する回転数設定部と、
当該光ディスクの外周側においてスピンドルモーターの回転により生じるジッタを吸収するジッタ吸収部と、
前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御する出力レート制御部とを備えた、
ことを特徴とする光ディスク装置のダビングシステム。
【請求項２】
請求項１に記載の光ディスク装置のダビングシステムにおいて、
前記光ディスク装置はＣＤドライブであり、
前記受け側装置はＭＤドライブである、
ことを特徴とする光ディスク装置のダビングシステム。
【請求項３】
請求項１に記載の光ディスク装置のダビングシステムにおいて、
前記スピンドルモーターは、線速度一定（以下、ＣＬＶと称す）となるように回転制御される、
ことを特徴とする光ディスク装置のダビングシステム。
【請求項４】
光ディスクを再生する光ディスク装置と、
ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、
前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビング方法において、
前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御し、
前記光ディスク装置が前記光ディスクの外周側を再生する際、前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定し、
当該外周側におけるスピンドルモーターの回転により生じるジッタを吸収する、
ことを特徴とする光ディスク装置のダビング方法。
【請求項５】
光ディスク装置のスピンドルモーターの制御装置において、
光学ピックアップにより復調された光ディスク再生信号を書き込むメモリと、
該メモリへの書込み・読出しを制御するメモリコントローラと、
該メモリコントローラの前記メモリへの書込みアドレスと読出しアドレスのアドレス差を参照してスピンドルモーター制御信号を生成するアドレス差スピンドルモーター制御部と、
前記メモリから読み出した読出しデータを出力データへ変換する出力信号生成部とを備えた、
ことを特徴とするスピンドルモーター制御装置。
【請求項６】
請求項５に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、
前記アドレス差と、アドレス差の目標値である目標アドレス差との差に応じた位相差信号を生成する位相制御部と、
前記アドレス差を保持するメモリに保持されたアドレス差と、前記アドレス差との差に応じた速度信号を生成する速度制御部とを備え、
前記位相差信号と速度信号とを演算した結果を前記スピンドルモーターの制御信号として出力する、
ことを特徴とするスピンドルモーター制御装置。
【請求項７】
請求項５に記載のスピンドルモーター制御装置において、
前記メモリへの書込みデータと読出しデータを、可逆圧縮伸張する可逆圧縮伸張部を備えた、
ことを特徴とするスピンドルモーター制御装置。
【請求項８】
請求項５ないし請求項７のいずれかに記載のスピンドルモーター制御装置において、
前記メモリは、前記光ディスク装置に加わる物理的衝撃により当該光ディスク装置に生じる再生むらを緩和するショックプルーフ用のメモリである、
ことを特徴とするスピンドルモーター制御装置。
【請求項９】
請求項５に記載のスピンドルモーター制御装置において、
前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部と、
該サーボ外れ検出部で検出したサーボ外れ信号を参照して前記アドレス差スピンドルモーター制御部の出力と、固定値出力とを切替える切換え部とをさらに備えた、
ことを特徴とするスピンドルモーター制御装置。
【請求項１０】
請求項５に記載のスピンドルモーター制御装置において、
前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部をさらに備え、
前記アドレス差スピンドルモーター制御部は、該サーボ外れ検出部で検出したサーボ外れ信号を参照してサーボ外れ時にゲインを下げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１１】
請求項１０に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから一定期間前記アドレス差スピンドルモーター制御部のゲインを上げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１２】
請求項１０に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、アドレス差が規定範囲に入るまで、前記アドレス差スピンドルモーター制御部のゲインを上げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１３】
請求項１０に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、位相制御部の出力の極性が反転するまで、前記アドレス差スピンドルモーター制御部のゲインを上げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１４】
請求項１０に記載のスピンドルモーター制御装置において、
サーボ外れを検出するサーボ外れ検出部をさらに備え、
該サーボ外れ検出部で検出したサーボ外れ信号を参照して、前記アドレス差スピンドルモーター制御部の出力値をホールドする、
ことを特徴とするスピンドルモーター制御装置。
【請求項１５】
請求項１４に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、アドレス差が規定範囲を外れるとゲインを上げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１６】
請求項５に記載のスピンドルモーター制御装置において、
線速度一定となるようにスピンドルモーターの回転を制御するＣＬＶ制御部をさらに備え、
アドレス差が規定量以下になった場合に、該ＣＬＶ制御部の出力信号を前記スピンドルモーター制御信号として使用するとともに、前記出力信号生成部の入力を前記光ディスク再生信号に切替える、
ことを特徴とするスピンドルモーター制御装置。
【請求項１７】
請求項５に記載のスピンドルモーター制御装置において、
アドレス差が規定の範囲に入った場合、スピンドルモーター制御信号をＣＬＶ制御部の出力からアドレス差スピンドルモーター制御部の出力に切替えると共に前記出力信号生成部の入力を復調部からの出力からメモリからの出力に切替える、
ことを特徴とするスピンドルモーター制御装置。
【請求項１８】
請求項５に記載のスピンドルモーター制御装置において、
アドレス差スピンドルモーター制御部のアドレス差が規定の範囲に入った場合、スピンドルモーターの制御周波数を下げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１９】
光ディスクから読み出した再生信号を復調・訂正する信号処理部と、
該信号処理部にて復調・訂正された再生信号を書きこむメモリと、
該メモリへの書き込み・読み出しを制御するメモリコントローラと、
前記メモリから読み出したデータをあらかじめ決められた形式に変換し出力するための信号を生成する出力信号生成部とを備え、
前記メモリコントローラは、前記メモリへの書き込みアドレスと読み出しアドレスの差であるアドレス差分データを生成し、
前記出力信号生成部は、前記アドレス差分データを入力し、出力信号のレートを制御する、
ことを特徴とする出力レート制御装置。
【請求項２０】
請求項１９に記載の出力レート制御装置において、
前記出力信号生成部から出力される信号は、複数ビットからなるデータを単位とする区切りタイミングを発生する制御信号と、ビットを単位とする区切りタイミングを発生するビットクロックと、前記データを単位とする区切りタイミング間の一部に有効なデータを収容したシリアルデータとからなる、
ことを特徴とする出力レート制御装置。
【請求項２１】
請求項１９に記載の出力レート制御装置において、
前記アドレス差分データから、前記シリアルデータの出力レートを演算する演算部をさらに備えた、
ことを特徴とする出力レート制御装置。
【請求項２２】
請求項１９に記載の出力レート制御装置において、
前記アドレス差分データが、ある一定値以上または以下になった場合に、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算し、前記差分データが規定範囲内の時は前記シリアルデータの出力レートを保持する演算部をさらに備えた、
ことを特徴とする出力レート制御装置。
【請求項２３】
請求項１９に記載の出力レート制御装置において、
前記アドレス差分データをある一定期間積分し、その差分の積分データの極性と、前記アドレス差分データの極性から、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算する演算部をさらに備えた、
ことを特徴とする出力レート制御装置。
【請求項２４】
請求項１９に記載の出力レート制御装置において、
前記アドレス差分データが示すアドレス残量に応じて、前記シリアルデータの出力レートを切替える、
ことを特徴とする出力レート制御装置。
【請求項１】
光ディスクを再生する光ディスク装置と、
ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、
前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビングシステムにおいて、
前記光ディスク装置が前記光ディスクの外周側を再生する際、該光ディスクが前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定する回転数設定部と、
当該光ディスクの外周側においてスピンドルモーターの回転により生じるジッタを吸収するジッタ吸収部と、
前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御する出力レート制御部とを備えた、
ことを特徴とする光ディスク装置のダビングシステム。
【請求項２】
請求項１に記載の光ディスク装置のダビングシステムにおいて、
前記光ディスク装置はＣＤドライブであり、
前記受け側装置はＭＤドライブである、
ことを特徴とする光ディスク装置のダビングシステム。
【請求項３】
請求項１に記載の光ディスク装置のダビングシステムにおいて、
前記スピンドルモーターは、線速度一定（以下、ＣＬＶと称す）となるように回転制御される、
ことを特徴とする光ディスク装置のダビングシステム。
【請求項４】
光ディスクを再生する光ディスク装置と、
ダビング速度に限界を有し、該光ディスク装置が再生したデータがダビングされる受け側装置と、を備え、
前記光ディスク装置と前記受け側装置間でデータのダビングを行う光ディスク装置のダビング方法において、
前記光ディスク装置が前記光ディスクの内周側を再生する際、前記受け側装置のダビング速度の限界を越えないよう、前記光ディスク装置の出力レートを制御し、
前記光ディスク装置が前記光ディスクの外周側を再生する際、前記受け側装置の許容倍速を超えないよう、該光ディスクを回転させるスピンドルモーターの回転数を設定し、
当該外周側におけるスピンドルモーターの回転により生じるジッタを吸収する、
ことを特徴とする光ディスク装置のダビング方法。
【請求項５】
光ディスク装置のスピンドルモーターの制御装置において、
光学ピックアップにより復調された光ディスク再生信号を書き込むメモリと、
該メモリへの書込み・読出しを制御するメモリコントローラと、
該メモリコントローラの前記メモリへの書込みアドレスと読出しアドレスのアドレス差を参照してスピンドルモーター制御信号を生成するアドレス差スピンドルモーター制御部と、
前記メモリから読み出した読出しデータを出力データへ変換する出力信号生成部とを備えた、
ことを特徴とするスピンドルモーター制御装置。
【請求項６】
請求項５に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、
前記アドレス差と、アドレス差の目標値である目標アドレス差との差に応じた位相差信号を生成する位相制御部と、
前記アドレス差を保持するメモリに保持されたアドレス差と、前記アドレス差との差に応じた速度信号を生成する速度制御部とを備え、
前記位相差信号と速度信号とを演算した結果を前記スピンドルモーターの制御信号として出力する、
ことを特徴とするスピンドルモーター制御装置。
【請求項７】
請求項５に記載のスピンドルモーター制御装置において、
前記メモリへの書込みデータと読出しデータを、可逆圧縮伸張する可逆圧縮伸張部を備えた、
ことを特徴とするスピンドルモーター制御装置。
【請求項８】
請求項５ないし請求項７のいずれかに記載のスピンドルモーター制御装置において、
前記メモリは、前記光ディスク装置に加わる物理的衝撃により当該光ディスク装置に生じる再生むらを緩和するショックプルーフ用のメモリである、
ことを特徴とするスピンドルモーター制御装置。
【請求項９】
請求項５に記載のスピンドルモーター制御装置において、
前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部と、
該サーボ外れ検出部で検出したサーボ外れ信号を参照して前記アドレス差スピンドルモーター制御部の出力と、固定値出力とを切替える切換え部とをさらに備えた、
ことを特徴とするスピンドルモーター制御装置。
【請求項１０】
請求項５に記載のスピンドルモーター制御装置において、
前記スピンドルモーターがサーボ外れを起こしたことを検出するサーボ外れ検出部をさらに備え、
前記アドレス差スピンドルモーター制御部は、該サーボ外れ検出部で検出したサーボ外れ信号を参照してサーボ外れ時にゲインを下げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１１】
請求項１０に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから一定期間前記アドレス差スピンドルモーター制御部のゲインを上げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１２】
請求項１０に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、アドレス差が規定範囲に入るまで、前記アドレス差スピンドルモーター制御部のゲインを上げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１３】
請求項１０に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、前記サーボ外れ検出部でサーボ外れが未検出となってから、位相制御部の出力の極性が反転するまで、前記アドレス差スピンドルモーター制御部のゲインを上げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１４】
請求項１０に記載のスピンドルモーター制御装置において、
サーボ外れを検出するサーボ外れ検出部をさらに備え、
該サーボ外れ検出部で検出したサーボ外れ信号を参照して、前記アドレス差スピンドルモーター制御部の出力値をホールドする、
ことを特徴とするスピンドルモーター制御装置。
【請求項１５】
請求項１４に記載のスピンドルモーター制御装置において、
前記アドレス差スピンドルモーター制御部は、アドレス差が規定範囲を外れるとゲインを上げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１６】
請求項５に記載のスピンドルモーター制御装置において、
線速度一定となるようにスピンドルモーターの回転を制御するＣＬＶ制御部をさらに備え、
アドレス差が規定量以下になった場合に、該ＣＬＶ制御部の出力信号を前記スピンドルモーター制御信号として使用するとともに、前記出力信号生成部の入力を前記光ディスク再生信号に切替える、
ことを特徴とするスピンドルモーター制御装置。
【請求項１７】
請求項５に記載のスピンドルモーター制御装置において、
アドレス差が規定の範囲に入った場合、スピンドルモーター制御信号をＣＬＶ制御部の出力からアドレス差スピンドルモーター制御部の出力に切替えると共に前記出力信号生成部の入力を復調部からの出力からメモリからの出力に切替える、
ことを特徴とするスピンドルモーター制御装置。
【請求項１８】
請求項５に記載のスピンドルモーター制御装置において、
アドレス差スピンドルモーター制御部のアドレス差が規定の範囲に入った場合、スピンドルモーターの制御周波数を下げる、
ことを特徴とするスピンドルモーター制御装置。
【請求項１９】
光ディスクから読み出した再生信号を復調・訂正する信号処理部と、
該信号処理部にて復調・訂正された再生信号を書きこむメモリと、
該メモリへの書き込み・読み出しを制御するメモリコントローラと、
前記メモリから読み出したデータをあらかじめ決められた形式に変換し出力するための信号を生成する出力信号生成部とを備え、
前記メモリコントローラは、前記メモリへの書き込みアドレスと読み出しアドレスの差であるアドレス差分データを生成し、
前記出力信号生成部は、前記アドレス差分データを入力し、出力信号のレートを制御する、
ことを特徴とする出力レート制御装置。
【請求項２０】
請求項１９に記載の出力レート制御装置において、
前記出力信号生成部から出力される信号は、複数ビットからなるデータを単位とする区切りタイミングを発生する制御信号と、ビットを単位とする区切りタイミングを発生するビットクロックと、前記データを単位とする区切りタイミング間の一部に有効なデータを収容したシリアルデータとからなる、
ことを特徴とする出力レート制御装置。
【請求項２１】
請求項１９に記載の出力レート制御装置において、
前記アドレス差分データから、前記シリアルデータの出力レートを演算する演算部をさらに備えた、
ことを特徴とする出力レート制御装置。
【請求項２２】
請求項１９に記載の出力レート制御装置において、
前記アドレス差分データが、ある一定値以上または以下になった場合に、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算し、前記差分データが規定範囲内の時は前記シリアルデータの出力レートを保持する演算部をさらに備えた、
ことを特徴とする出力レート制御装置。
【請求項２３】
請求項１９に記載の出力レート制御装置において、
前記アドレス差分データをある一定期間積分し、その差分の積分データの極性と、前記アドレス差分データの極性から、前記書き込みアドレスに前記読み出しアドレスが追従するように前記シリアルデータの出力レートを演算する演算部をさらに備えた、
ことを特徴とする出力レート制御装置。
【請求項２４】
請求項１９に記載の出力レート制御装置において、
前記アドレス差分データが示すアドレス残量に応じて、前記シリアルデータの出力レートを切替える、
ことを特徴とする出力レート制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００６−１９０３９９（Ｐ２００６−１９０３９９Ａ）
【公開日】平成１８年７月２０日（２００６．７．２０）
【国際特許分類】
【出願番号】特願２００５−１８０６（Ｐ２００５−１８０６）
【出願日】平成１７年１月６日（２００５．１．６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１８年７月２０日（２００６．７．２０）
【国際特許分類】
【出願日】平成１７年１月６日（２００５．１．６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]