光半導体装置とその製造方法
【課題】光半導体装置とその製造方法において、光半導体装置の信頼性を高めること。
【解決手段】半導体基板1を途中の深さまでエッチングすることにより、断面形状が凸状のコア4aを半導体基板1に形成する工程と、コア4aの一方の側面4xと他方の側面4yの各々に酸化防止膜22を形成する工程と、酸化防止膜22が形成された状態で、コア4aの両脇の半導体基板1の表面を熱酸化する工程と、コア4aの一方の側面4xの横の半導体基板1に第1の不純物領域を形成する工程と、コア4aの他方の側面4yの横の半導体基板1に第2の不純物領域を形成する工程とを有する光半導体装置の製造方法による。
【解決手段】半導体基板1を途中の深さまでエッチングすることにより、断面形状が凸状のコア4aを半導体基板1に形成する工程と、コア4aの一方の側面4xと他方の側面4yの各々に酸化防止膜22を形成する工程と、酸化防止膜22が形成された状態で、コア4aの両脇の半導体基板1の表面を熱酸化する工程と、コア4aの一方の側面4xの横の半導体基板1に第1の不純物領域を形成する工程と、コア4aの他方の側面4yの横の半導体基板1に第2の不純物領域を形成する工程とを有する光半導体装置の製造方法による。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光半導体装置とその製造方法に関する。
【背景技術】
【0002】
近年の光通信の発達に伴い、半導体基板の上に光半導体装置を形成するシリコンフォトニクス技術が注目されつつある。そのシリコンフォトニクス技術で作製される光半導体装置の一つにリブ型の光導波路がある。
【0003】
リブ型の光導波路は、SOI基板のシリコン膜をコアとするものであって、波長が1.5μm前後の赤外領域の光信号を通す導波路である。そして、そのコアの両側のシリコン膜にはp型不純物領域とn型不純物領域が形成され、これらの領域からコアにキャリアを注入することによりコアの屈折率を変化させることができる。
【0004】
但し、コアに注入されたキャリアがコアの外部にリークすると、キャリア注入で得られるコアの屈折率の変化量が減少してしまう。キャリアがリークする原因としては、例えば、コアを形成するときのドライエッチングによるダメージがある。そのダメージは、コアの横のシリコン膜の表面がエッチング雰囲気に曝されることで生じうる。
【0005】
リブ型の光導波路の信頼性を高めるには、上記のようにシリコン膜が受けたダメージを回復させるのが好ましい。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特表2003−517636号公報
【特許文献2】特開2004−258119号公報
【特許文献3】特開2004−151700号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
光半導体装置とその製造方法において、光半導体装置の信頼性を高めることを目的とする。
【課題を解決するための手段】
【0008】
以下の開示の一観点によれば、半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、前記コアの前記一方の側面の横の前記半導体基板に第1の不純物領域を形成する工程と、前記コアの前記他方の側面の横の前記半導体基板に第2の不純物領域を形成する工程とを有する光半導体装置の製造方法が提供される。
【0009】
また、その開示の別の観点によれば、断面形状が凸状のコアが形成された半導体基板と、前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、前記コアの前記一方の側面の横の前記半導体基板に形成された第1の不純物領域と、前記コアの前記他方の側面の横の前記半導体基板に形成された第2の不純物領域とを備え、前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜である光半導体装置が提供される。
【発明の効果】
【0010】
以下の開示によれば、半導体基板の表面を熱酸化することにより、当該表面のダメージを回復させることができる。しかも、その熱酸化の際、酸化防止膜によってコアの側面の酸化が防止されるので、熱酸化によってコアの断面形状が変形するのを抑制でき、光半導体装置の信頼性を高めることが可能となる。
【図面の簡単な説明】
【0011】
【図1】図1(a)〜(c)は、リブ型導波路を備えた光半導体装置の製造途中の断面図である。
【図2】図2は、スラブのダメージを回復させる方法について説明するための断面図である。
【図3】図3(a)〜(c)は、第1実施形態に係る光半導体装置の製造途中の断面図(その1)である。
【図4】図4(a)〜(c)は、第1実施形態に係る光半導体装置の製造途中の断面図(その2)である。
【図5】図5(a)〜(c)は、第1実施形態に係る光半導体装置の製造途中の断面図(その3)である。
【図6】図6(a)、(b)は、第1実施形態に係る光半導体装置の製造途中の断面図(その4)である。
【図7】図7(a)、(b)は、第1実施形態に係る光半導体装置の製造途中の断面図(その5)である。
【図8】図8(a)、(b)は、第1実施形態に係る光半導体装置の製造途中の断面図(その6)である。
【図9】図9は、第1実施形態に係る光半導体装置の製造途中の断面図(その7)である。
【図10】図10は、第1実施形態に係る光半導体装置の製造途中の平面図(その1)である。
【図11】図11は、第1実施形態に係る光半導体装置の製造途中の平面図(その2)である。
【図12】図12は、第1実施形態に係る光半導体装置の製造途中の平面図(その3)である。
【図13】図13(a)、(b)は、第2実施形態に係る光半導体装置の製造途中の断面図(その1)である。
【図14】図14(a)、(b)は、第2実施形態に係る光半導体装置の製造途中の断面図(その2)である。
【図15】図15(a)、(b)は、第2実施形態に係る光半導体装置の製造途中の断面図(その3)である。
【発明を実施するための形態】
【0012】
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
【0013】
図1(a)〜(c)は、リブ型導波路を備えた光半導体装置の製造途中の断面図である。この光半導体装置は、コアにキャリアを注入することによりコアの屈折率を変化させるものであって、以下のように製造される。
【0014】
まず、図1(a)に示すように、シリコン基板2、酸化シリコン膜3、及びシリコン膜4をこの順に積層してなるSOI(Silicon on Insulator)基板を半導体基板1として用意する。
【0015】
このうち、酸化シリコン膜3の厚さは3μm程度であり、シリコン膜4の厚さは250nm程度である。
【0016】
そして、そのシリコン膜4の上側全面にハードマスク6としてCVD(Chemical Vapor Deposition)法により酸化シリコン膜を約100nmの厚さに形成する。その酸化シリコン膜の成膜条件は特に限定されない。本例では、流量比で20%のシラン(SiH4)ガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約790℃とする。
【0017】
そして、レジストマスク8をマスクにしたドライエッチングによりハードマスク6をストライプ状にパターニングする。そのドライエッチングはRIE(Reactive Ion Etching)により行われ、そのエッチングガスとしてはCF4ガスが使用される。また、エッチング雰囲気の圧力は約100mTorr、エッチング雰囲気に印加する高周波電力のパワーは約150Wとする。
【0018】
続いて、図1(b)に示すように、ハードマスク6とレジストマスク8をマスクにしながら、HBrガスをエッチングガスとするRIEによりシリコン膜4を途中の深さまでドライエッチングし、断面が凸状のコア4aを形成する。
【0019】
また、このドライエッチングによって、コア4aの両側のシリコン膜4には、上面が平坦なスラブ4bが形成される。
【0020】
本工程では、上記のHBrガスに対してエッチング耐性のあるハードマスク6をマスクにするので、エッチング時にレジストマスク8が膜減りしてもコア4aを設計通りの寸法に形成できる。この後に、レジストマスク8は除去される。
【0021】
なお、ハードマスク6はコア4aの上面に残される。そのハードマスク6の材料である酸化シリコンの屈折率は約1.39であり、コア4aの材料であるシリコンの屈折率(約4)よりも小さいため、ハードマスク6はクラッド層としての機能を兼ねる。
【0022】
次に、図1(c)に示す断面構造を得るまでの工程について説明する。
【0023】
まず、半導体基板1の上側全面にCVD法によりサイドウォール絶縁膜として酸化シリコン膜を形成した後、その酸化シリコン膜をドライエッチングしてコア4aの側面にサイドウォール29aとして残す。
【0024】
そして、コア4aとサイドウォール29aをマスクにしながら、コア4aの横のシリコン膜4にp型不純物とn型不純物をイオン注入し、p型の第1の不純物領域31と、これとは反対導電型のn型の第2の不純物領域32を形成する。
【0025】
なお、p型不純物とn型不純物の打ち分けは、不図示のレジストパターンを用いて行われる。
【0026】
以上により、光半導体装置17の基本構造が完成する。
【0027】
この光半導体装置17では、コア4aとその横のサイドウォール29aによってリブ型の導波路が形成される。
【0028】
そのコア4aには波長が約1.5μmの赤外領域の光信号が導入されるが、コア4aの横のサイドウォール29aの屈折率はコア4aのそれよりも低いため、サイドウォール29aはクラッドとしての役割も担う。
【0029】
そして、第1の不純物領域31及び第2の不純物領域32とこれらの間のシリコン膜4によってPiN構造が形成され、当該PiN構造に順電圧を印加することによりコア4aにキャリアが供給されて、そのキャリアでコア4aの屈折率を変化させることができる。
【0030】
但し、上記の製造方法では、図1(b)のドライエッチングの際にスラブ4bの表面がエッチングガスによってダメージを受け、スラブ4bの表面にシリコンのダングリングボンドが表出している。そのダングリングボンドはキャリアのリークパスを形成するため、コア4a内のキャリアが再結合してなるリーク電流がスラブ4bの表面を伝って外部に逃げてしまい、コア4aの屈折率が減少するおそれがある。
【0031】
このような不都合を解消するため、以下のようにスラブ4bの表面が受けたダメージを回復させる方法もある。
【0032】
図2は、スラブ4bのダメージを回復させる方法について説明するための断面図である。
【0033】
この方法では、図1(b)の工程でレジストマスク8を除去した後に、コア4aの側面とスラブ4bの表面に熱酸化膜19を形成する。これによれば、熱酸化膜19の形成によってスラブ4bの表面のシリコンのダングリングボンドが消滅し、当該表面が受けていたダメージが回復する。
【0034】
更に、その熱酸化膜19は、上記のドライエッチング時にコア4aの側面に形成された凹凸を軽減し、その凹凸が原因でコア4aに生ずる伝播損失も軽減できる。
【0035】
しかし、コア4aの側面とスラブ4bの上面ではシリコンの結晶方位が異なるため、これらの面の各々において熱酸化の速度に違いが生じ、均一な膜厚の熱酸化膜19を形成するのが難しくなる。
【0036】
その結果、図2に示すように、コア4aの側面において熱酸化膜19が厚く成長し、コア4aの側面の形状が変形して、ひいてはコア4aの等価屈折率が変化する。そのような等価屈折率の変化は、コア4aの敷設経路に屈曲部がある場合において、その屈曲部でコア4a内の光信号の偏波状態が乱れる原因となる。
【0037】
よって、単に半導体基板1の全面に熱酸化膜19を形成しただけでは光半導体装置の信頼性を高めるのには不十分である。
【0038】
以下に、本実施形態について説明する。
【0039】
(第1実施形態)
図3〜図9は、本実施形態に係る光半導体装置の製造途中の断面図であり、図10〜図12はその平面図である。
【0040】
なお、図3〜図12において、図1で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。
【0041】
まず、上記の図1(a)及び図1(b)の工程を行うことにより、図3(a)に示すように、半導体基板1に幅が約500nmのコア4aを形成する。前述のように、そのコア4aの上面には、クラッド層としての機能を兼ねるハードマスク6が残される。
【0042】
なお、半導体基板1のシリコン膜4の導電性は特に限定されないが、本実施形態ではシリコン膜4に予め1×1015atms/cm3の濃度でボロンを導入することでシリコン膜4をp型にしておく。
【0043】
また、スラブ4bにおけるシリコン膜4の厚さは約50nmである。
【0044】
図10は、本工程を終了後の平面図であって、上記の図3(a)は図10のA1−A1線に相当する。
【0045】
図10に示すように、本工程では、コア4aを二本に分岐する第1のY分岐7aと、二本に分岐したコア4aを一本にする第2のY分岐7bとが形成される。
【0046】
後述のように、二本に分岐したコア4aの各々はマッハツェンダ型の変調器の一部となる。以下では、二本のコア4aが並行する領域を変調領域Iと呼び、変調領域Iの横においてコア4aが一本のみ延在する領域を導波路領域IIと呼ぶ。
【0047】
次に、図3(b)に示すように、CVD法により半導体基板1の上側全面に酸化シリコン膜21を約10nm程度の厚さに形成することにより、酸化シリコン膜21によってコア4aの一方の側面4xと他方の側面4yとを覆う。
【0048】
その酸化シリコン膜21の成膜条件は特に限定されない。本実施形態では、流量比で20%のシランガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約790℃とする。
【0049】
熱酸化により形成する場合と異なり、CVD法で形成された酸化シリコン膜21は、成膜ガス中のシラン等のシリコンソースが酸化することで得られる膜であるため、本工程によってコア4aの各側面4x、4yの形状が変形することはない。
【0050】
次いで、図3(c)に示すように、酸化シリコン膜21の上に酸化防止膜22として窒化シリコン(SiN)膜をCVD法で約50nmの厚さに形成する。
【0051】
そのCVD法では、シランガス、塩素ガス、及びアンモニアガスの混合ガスを成膜ガスとして使用し得る。これらのガスの流量は特に限定されないが、シランガスと塩素ガスとを合わせた流量は約40sccmであり、アンモニアガスの流量は約400sccmである。更に、酸化防止膜22の成膜時の基板温度は約790℃である。
【0052】
酸化防止膜22は、以降の工程で熱酸化やアニールを行うときに外部雰囲気中の酸素がコア4aに侵入するのを防止し、コア4aの各側面4x、4yが酸化するのを防止する役割を担う。
【0053】
特に、窒化シリコン膜のような窒素含有絶縁膜は、膜中の窒素によって酸素をブロックする能力に優れているので、酸化シリコン膜のように窒素を含まない膜と比較して、酸化防止膜22として好適である。そのような窒素含有絶縁膜としては、窒化シリコン膜の他に、酸窒化シリコン(SiON)膜もある。
【0054】
また、窒化シリコン膜や酸窒化シリコン膜は、膜中に金属元素を含まないため、金属元素の拡散が原因のコア4aの屈折率の変動を抑制できるという点でも他の膜と比較して好適である。
【0055】
なお、金属元素ほどではないが窒素もコア4aに拡散してコア4aの屈折率の変動を引き起こし得る。
【0056】
但し、本実施形態では、コア4aの各側面4x、4yに形成した酸化シリコン膜21が窒素の拡散防止膜として機能するので、上記のように屈折率が変動するのを抑制することができる。
【0057】
窒素によるコア4aの屈折率の変動が問題にならない場合には、酸化シリコン膜21を形成せずに、コア4aの各側面4x、4yに酸化防止膜22を直接形成してもよい。
【0058】
また、コア4a中の信号光が屈折率の高い酸化防止膜22を介して外部に漏れるのを防止するため、酸化防止膜22はなるべく薄く、例えば100nm以下とするのが好ましい。
【0059】
続いて、図4(a)に示すように、RIEで酸化防止膜22を異方的にドライエッチングすることにより、スラブ4bの上から酸化防止膜22を除去すると共に、コア4aの各側面4x、4yの横のみに酸化防止膜22を残す。
【0060】
そのRIEの条件は特に限定されない。本実施形態では、エッチングガスとして流量が40sccmのCF4ガスと流量が100sccmのアルゴンガスの混合ガスを使用しながら、エッチング雰囲気の圧力を1Torrに維持し、かつ、そのエッチング雰囲気に印加する高周波電力のパワーを150Wとする。
【0061】
このようにエッチングガスにアルゴンを添加すると、窒化シリコン膜のエッチング速度が酸化シリコン膜21のそれよりも速くなるため、酸化シリコン膜21を残しながら、酸化防止膜22として形成された窒化シリコン膜のみを選択的にエッチングできる。
【0062】
次に、図4(b)に示すように、希HF溶液でスラブ4b上の酸化シリコン膜21を除去し、スラブ4bの表面を露出させる。
【0063】
本工程で露出したスラブ4bの表面は、コア4aを形成するときのエッチング(図1(b)参照)でダメージを受けており、そのダメージが原因で前述のようにコア4aに注入されたキャリアがリークしてしまう。
【0064】
そこで、次の工程では、図4(c)に示すように、コア4aの両脇のスラブ4bの表面を熱酸化して第1の熱酸化膜25を形成することで、スラブ4bの表面のシリコンのダングリングボンドを消失させ、当該表面が受けていたダメージを回復させる。
【0065】
本工程における熱酸化条件は特に限定されないが、本実施形態では酸素雰囲気中で基板温度を800℃とする条件を採用し、第1の熱酸化膜25を5nm程度の厚さに形成する。
【0066】
このように酸素雰囲気中で熱酸化を行っても、酸化防止膜22が雰囲気中の酸素をブロックするため、本工程においてコア4aの両側面4x、4yが熱酸化することはなく、コア4aの断面形状は熱酸化の前後で同一に維持される。
【0067】
なお、第1の熱酸化膜25は、スラブ4bの表面のダメージを回復させたことでその膜質が若干低下している。
【0068】
そこで、図5(a)に示すように、希HF溶液でスラブ4b上の第1の熱酸化膜25を一旦除去し、スラブ4bの表面を露出させる。
【0069】
そして、図5(b)に示すように、基板温度を900℃とする条件で、酸素雰囲気中でコア4aの両脇のスラブ4bの表面を再び熱酸化することにより第2の熱酸化膜28を約10nmの厚さに形成する。
【0070】
第2の熱酸化膜28を形成する際にはスラブ4bの表面のダメージは解消されているため、第2の熱酸化膜28が上記のダメージを引き継ぐことはなく、第2の熱酸化膜28は第1の熱酸化膜25よりも高品位でその耐圧が高められる。
【0071】
また、本工程では、酸化防止膜22で覆われていない各側面4x、4yの下部においても熱酸化が進行するため、各側面4x、4yにコア4aの内部に向かって約3nm程度の深さの窪み4zが形成されると共に、その窪み4zにも上記の第2の熱酸化膜28が形成されることになる。
【0072】
続いて、図5(c)に示すように、第2の熱酸化膜28とハードマスク6の上にサイドウォール絶縁膜29として酸化シリコン膜をCVD法で約150nmの厚さに形成する。
【0073】
サイドウォール絶縁膜29の成膜条件は特に限定されない。本実施形態では、流量比で20%のシランガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用すると共に、成膜時の基板温度を約790℃としてサイドウォール絶縁膜29を形成する。
【0074】
次いで、図6(a)に示すように、CF4ガスをエッチングガスに使用するRIEによりサイドウォール絶縁膜29を異方的にエッチングし、サイドウォール絶縁膜29をコア4aの各側面4x、4yの横にのみサイドウォール29aとして残す。
【0075】
このエッチングにおけるエッチング雰囲気の圧力は例えば1Torrであり、エッチング雰囲気に印加する高周波電力のパワーは例えば150Wとされる。
【0076】
更に、このRIEではサイドウォール29aで覆われていない部分の第2の熱酸化膜28もエッチングされ、スラブ4bの表面が露出することになる。
【0077】
このように酸化シリコンを材料とするサイドウォール29aは、その屈折率が約1.39であって、酸化防止膜22の材料である窒化シリコンの屈折率(約2)とコア4aの材料であるシリコンの屈折率(約4)よりも小さい。よって、サイドウォール29aは、コア4a内を通る光信号が外部に漏れるのを防止するクラッドとしての機能も兼ねることになる。
【0078】
次に、図6(b)に示すように、半導体基板1の上側全面にフォトレジストを塗布し、それを露光、現像することにより第1のレジストパターン34を形成する。
【0079】
そして、第1のレジストパターン34とサイドウォール29aをマスクにするイオン注入により、コア4aの一方の側面4xの横のシリコン膜4にp型不純物としてボロンを導入し、p型の第1の不純物領域31を形成する。
【0080】
このイオン注入の後に、第1のレジストパターン34は除去される。
【0081】
次いで、図7(a)に示すように、半導体基板1の上に第2のレジストパターン36を形成する。そして、第2のレジストパターン36とサイドウォール29aをマスクにするイオン注入により、コア4aの他方の側面4yの横のシリコン膜4にn型不純物としてリンを導入し、n型の第2の不純物領域32を形成する。
【0082】
このイオン注入の後に、第2のレジストパターン36は除去される。
【0083】
図11は、本工程を終了後の平面図であって、上記の図7(a)は図11のA2−A2線に相当する。
【0084】
図11に示すように、上記の第1の不純物領域31と第2の不純物領域32は、変調領域Iにおける二本のコア4aの各々の横に形成される。
【0085】
また、点線円内に示すように、変調領域Iと導波路領域IIの各々のコア4aの横に上記の酸化防止膜22は形成される。
【0086】
続いて、図7(b)に示すように、N2雰囲気中で基板温度を約1000℃とするRTA(Rapid Thermal Anneal)を半導体基板1に対して約10秒間行うことにより、第1の不純物領域31と第2の不純物領域32の各々の不純物を活性化する。
【0087】
このようなアニールは活性化アニールとも呼ばれる。この活性化アニールによって第1の不純物領域31と第2の不純物領域32の各々の不純物プロファイルがブロードとなる。
【0088】
但し、本実施形態では、サイドウォール29aをマスクにするイオン注入で第1の不純物領域31と第2の不純物領域32を形成したため、活性化アニール前においてこれらの不純物領域はコア4aから十分離れている。そのため、上記のように不純物プロファイルがブロードになっても、第1の不純物領域31と第2の不純物領域32の各々がコア4aの下にまで延在することはなく、これらの不純物領域からの不純物の拡散が原因でコア4aの屈折率が変化するのを防止できる。
【0089】
次いで、図8(a)に示すように、半導体基板1の上側全面に層間絶縁膜35として酸化シリコン膜をCVD法で約1μmの厚さに形成する。
【0090】
層間絶縁膜35の成膜条件は特に限定されないが、本実施形態では流量比で20%のシランガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約790℃とする。
【0091】
その層間絶縁膜35の材料である酸化シリコンの屈折率は約1.39であり、コア4aの材料であるシリコンの屈折率(約4)よりも小さい。そのため、層間絶縁膜25は、コア4a内を通る光信号が外部に漏れるのを防止するクラッドとしての機能も兼ねることになる。
【0092】
次に、図8(b)に示す断面構造を得るまでの工程について説明する。
【0093】
まず、フォトリソグラフィとドライエッチングによって層間絶縁膜35をパターニングし、第1の不純物領域31と第2の不純物領域32の各々の上にコンタクトホール35aを形成する。
【0094】
そのドライエッチングは、例えば、CF4ガスをエッチングガスとして使用するRIEにより行われる。また、そのRIEでは、エッチング雰囲気の圧力が100mTorrとされ、そのエッチング雰囲気に印加される高周波電力のパワーが300Wとされる。
【0095】
そして、そのコンタクトホール35aの内面と層間絶縁膜35の上面に、金属積層膜37としてチタン膜と金膜をこの順に約1μmの厚さに形成し、その金属積層膜37でコンタクトホール35aを完全に埋め込む。
【0096】
その後に、図9に示すように、金属積層膜37をパターニングすることにより、第1の不純物領域31に電気的に接続された第1の電極37aと、第2の不純物領域32に電気的に接続された第2の電極37bとを形成する。
【0097】
以上により、本実施形態に係る光半導体装置40の基本構造が完成する。
【0098】
図12は、その光半導体装置40の平面図であり、上記の図9は図12のA3−A3線に沿う断面図に相当する。
【0099】
図12に示すように、平面視したときの第1の電極37aと第2の電極37bは、変調領域Iにおける二本のコア4aの各々横に位置する。
【0100】
そして、第1の電極37aと第2の電極37bの各々からコア4aにキャリアを注入すると、そのキャリアの濃度に応じてコア4aの屈折率が変化する。このような屈折率の変化に伴い、変調領域Iの二本のコア4aの各々を通る光信号には位相差が生じるので、第2のY分岐7aで合流した光信号を所望の強度に減衰することができる。
【0101】
上記のように二つの光信号の位相差を利用して光信号の強度を変調する光半導体装置はマッハツェンダ型の変調器と呼ばれる。
【0102】
以上説明した本実施形態によれば、図4(c)に示したように、コア4aの両脇のスラブ4bの表面に第1の熱酸化膜25を形成することで、コア4aを形成する工程(図1(b))でスラブ4bの表面が受けたダメージを回復させる。
【0103】
その結果、コア4aに注入されたキャリアがスラブ4bの表面から外部にリークする危険が低減されるので、コアの屈折率をキャリア濃度で所望の値に制御でき、光半導体装置40の信頼性を高めることができる。
【0104】
しかも、その第1の熱酸化膜25を形成するとき、コア4aの各側面4x、4yは酸化防止膜22で覆われているので、各側面4x、4yが熱酸化されるのを抑制でき、各側面4x、4yの熱酸化が原因で図2のようにコア4aの断面形状が変化するのを防止できる。
【0105】
これにより、コアaの断面形状の変形が原因でコアa内の光信号の偏波状態が乱れるのを防止でき、光半導体装置40の高性能化を実現できる。
【0106】
更に、上記の第1の熱酸化膜25を一旦除去し、第1の熱酸化膜25よりも高品位で耐圧の高い第2の熱酸化膜28を形成するため、その第2の熱酸化膜28によってコア4a内にキャリアを閉じ込めることができ、光半導体装置40の信頼性が一層高められる。
【0107】
(第2実施形態)
第1実施形態では、図11の点線円内に示したように、変調領域Iと導波路領域IIの両方に酸化防止膜22を形成した。
【0108】
これに対し、本実施形態では、以下のようにして導波路領域IIにおける酸化防止膜22を除去する。
【0109】
図13〜図15は、本実施形態に係る光半導体装置の製造途中の断面図である。
【0110】
なお、図13〜図15では、変調領域Iと導波路領域IIの各々の断面を併記してある。このうち、変調領域Iは図11のA2−A2線に沿う断面図に相当し、導波路領域IIは図11のB−B線に沿う断面図に相当する。
【0111】
本実施形態では、まず、第1実施形態で説明した図3(a)〜図5(b)の工程を行うことにより、図13(a)の断面構造を得る。
【0112】
図13(a)に示すように、この時点では、変調領域Iと導波路領域IIの各々のコア4aの横に酸化防止膜22が形成されている。
【0113】
次に、図13(b)に示すように、変調領域Iと導波路領域IIの各々にマスク膜45としてCVD法により酸化シリコン膜を約150nmの厚さに形成し、そのマスク膜45で酸化防止膜22を覆う。
【0114】
その酸化シリコン膜の成膜条件は特に限定されない。本例では、流量比で20%のシランガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約790℃とする。
【0115】
次に、図14(a)に示すように、変調領域Iと導波路領域IIの各々にフォトレジストを塗布し、それを露光、現像することにより、変調領域Iを覆う第3のレジストパターン47を形成する。
【0116】
なお、導波路領域IIは、その第3のレジストパターン47によって覆われずに露出する。
【0117】
続いて、図14(b)に示すように、第3のレジストパターン47をマスクにしながら、RIEにより導波路領域IIのマスク膜45をドライエッチングして除去して、酸化防止膜22を露出させる。
【0118】
このRIEの条件は特に限定されないが、本実施形態ではエッチングガスとしてCF4ガスを使用する。このようにアルゴンガス等の不活性ガスが添加されていないCF4ガスに対し、酸化防止膜22として形成された窒化シリコン膜のエッチング速度はマスク膜45のそれよりも遅くなるので、本工程ではマスク膜45のみを選択的に除去することができる。
【0119】
この後に、第3のレジストパターン47は除去される。
【0120】
次いで、図15(a)に示すように、140℃に加熱した燐酸(H3PO4)をエッチング液として用いながら、導波路領域IIにおいて酸化防止膜22として形成された窒化シリコン膜をウエットエッチングして除去する。
【0121】
なお、変調領域Iにおいては、燐酸に対してエッチング耐性のある酸化シリコン膜をマスク膜45として形成したため、そのマスク膜45の下の酸化防止膜22はウエットエッチングされずに残存する。
【0122】
この後は、第1実施形態で説明した図5(c)〜図9の工程を行うことにより図15(c)に示す断面構造を得る。
【0123】
以上により、本実施形態に係る光半導体装置50の基本構造が完成する。
【0124】
上記した本実施形態によれば、図15に示したように、導波路領域IIのコア4aの横の酸化防止膜22を除去する。
【0125】
酸化防止膜22として形成される窒化シリコン膜の屈折率は約2であって、コア4aの材料であるシリコンの屈折率(約4)に近いので、コア4aの横に酸化防止膜22が存在するとコア4aの光信号が酸化防止膜22を介して外部に漏れるおそれがある。
【0126】
本実施形態では酸化防止膜22を除去するため、導波路領域Iのコア4aの横には窒化シリコンよりも屈折率が低い酸化シリコンを材料とするサイドウォール29aや酸化シリコン膜21のみが存在するので、コア4aからの光信号の漏れを防止できる。
【0127】
特に、導波路領域IIに形成されるコア4aは、光半導体装置50を他の光半導体装置に接続する役割を担っており、その長さが変調領域Iにおけるよりも長く光信号が外部に漏れる機会が多いので、上記のように酸化防止膜22を除去する実益がある。
【0128】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【0129】
(付記1) 半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、
前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、
前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、
前記コアの前記一方の側面の横の前記半導体基板に第1の不純物領域を形成する工程と、
前記コアの前記他方の側面の横の前記半導体基板に第2の不純物領域を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
【0130】
(付記2) 前記酸化防止膜として、窒素含有絶縁膜を形成することを特徴とする付記1に記載の光半導体装置の製造方法。
【0131】
(付記3) 前記酸化防止膜を形成する前に、前記コアの前記一方の側面と前記他方の側面の各々にCVD法により酸化シリコン膜を形成する工程を更に有し、
前記酸化防止膜を形成する工程において、前記酸化シリコン膜の上に前記酸化防止膜を形成することを特徴とする付記2に記載の光半導体装置の製造方法。
【0132】
(付記4) 前記窒素含有絶縁膜として、窒化シリコン膜又は酸窒化シリコン膜を形成することを特徴とする付記2又は付記3に記載の光半導体装置の製造方法。
【0133】
(付記5) 前記酸化防止膜を形成した後、前記コアの前記一方の側面と前記他方の側面の横にサイドウォールを形成する工程を更に有し、
前記第1の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第1の不純物をイオン注入することにより行われ、
前記第2の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第2の不純物をイオン注入することにより行われることを特徴とする付記1乃至付記4のいずれかに記載の光半導体装置の製造方法。
【0134】
(付記6) 前記熱酸化により前記半導体基板の前記表面に形成された第1の熱酸化膜を除去する工程と、
前記第1の熱酸化膜を除去した後、前記コアの両脇の前記半導体基板の前記表面を熱酸化して第2の熱酸化膜を形成する工程とを更に有し、
前記サイドウォールを形成する工程において、前記第2の熱酸化膜の上に前記サイドウォールを形成することを特徴とする付記5に記載の光半導体装置の製造方法。
【0135】
(付記7) 前記サイドウォールの材料として、前記酸化防止膜よりも屈折率が低い材料を使用することを特徴とする付記5又は付記6に記載の光半導体装置の製造方法。
【0136】
(付記8) 前記コアを形成する工程において、前記コアを二本に分岐する第1のY分岐と、前記二本に分岐したコアを一本にする第2のY分岐とを形成すると共に、
前記第1のY分岐又は前記第2のY分岐において分岐する前の一本の前記コアの横の前記酸化防止膜を除去する工程を更に有することを特徴とする付記1乃至付記7のいずれかに記載の光半導体装置の製造方法。
【0137】
(付記9) 断面形状が凸状のコアが形成された半導体基板と、
前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、
前記コアの前記一方の側面の横の前記半導体基板に形成された第1の不純物領域と、
前記コアの前記他方の側面の横の前記半導体基板に形成された第2の不純物領域とを備え、
前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜であることを特徴とする光半導体装置。
【0138】
(付記10) 前記コアの前記一方の側面と前記他方の側面の各々の下部に窪みが形成され、前記窪みに熱酸化膜が形成されたことを特徴とする付記9に記載の光半導体装置。
【符号の説明】
【0139】
1…半導体基板、2…シリコン基板、3…酸化シリコン膜、4…シリコン膜、4a…コア、4b…スラブ、4x、4y…側面、4z…窪み、6…ハードマスク、8…レジストマスク、17、40、50…光半導体装置、21…酸化シリコン膜、22…酸化防止膜、25…第1の熱酸化膜、28…第2の熱酸化膜、29…サイドウォール絶縁膜、29a…サイドウォール、31…第1の不純物領域、32…第2の不純物領域、34…第1のレジストパターン、35…層間絶縁膜、35a…コンタクトホール、36…第2のレジストパターン、37…金属積層膜、37a…第1の電極、37b…第2の電極、45…マスク膜、47…第3のレジストパターン。
【技術分野】
【0001】
本発明は、光半導体装置とその製造方法に関する。
【背景技術】
【0002】
近年の光通信の発達に伴い、半導体基板の上に光半導体装置を形成するシリコンフォトニクス技術が注目されつつある。そのシリコンフォトニクス技術で作製される光半導体装置の一つにリブ型の光導波路がある。
【0003】
リブ型の光導波路は、SOI基板のシリコン膜をコアとするものであって、波長が1.5μm前後の赤外領域の光信号を通す導波路である。そして、そのコアの両側のシリコン膜にはp型不純物領域とn型不純物領域が形成され、これらの領域からコアにキャリアを注入することによりコアの屈折率を変化させることができる。
【0004】
但し、コアに注入されたキャリアがコアの外部にリークすると、キャリア注入で得られるコアの屈折率の変化量が減少してしまう。キャリアがリークする原因としては、例えば、コアを形成するときのドライエッチングによるダメージがある。そのダメージは、コアの横のシリコン膜の表面がエッチング雰囲気に曝されることで生じうる。
【0005】
リブ型の光導波路の信頼性を高めるには、上記のようにシリコン膜が受けたダメージを回復させるのが好ましい。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特表2003−517636号公報
【特許文献2】特開2004−258119号公報
【特許文献3】特開2004−151700号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
光半導体装置とその製造方法において、光半導体装置の信頼性を高めることを目的とする。
【課題を解決するための手段】
【0008】
以下の開示の一観点によれば、半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、前記コアの前記一方の側面の横の前記半導体基板に第1の不純物領域を形成する工程と、前記コアの前記他方の側面の横の前記半導体基板に第2の不純物領域を形成する工程とを有する光半導体装置の製造方法が提供される。
【0009】
また、その開示の別の観点によれば、断面形状が凸状のコアが形成された半導体基板と、前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、前記コアの前記一方の側面の横の前記半導体基板に形成された第1の不純物領域と、前記コアの前記他方の側面の横の前記半導体基板に形成された第2の不純物領域とを備え、前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜である光半導体装置が提供される。
【発明の効果】
【0010】
以下の開示によれば、半導体基板の表面を熱酸化することにより、当該表面のダメージを回復させることができる。しかも、その熱酸化の際、酸化防止膜によってコアの側面の酸化が防止されるので、熱酸化によってコアの断面形状が変形するのを抑制でき、光半導体装置の信頼性を高めることが可能となる。
【図面の簡単な説明】
【0011】
【図1】図1(a)〜(c)は、リブ型導波路を備えた光半導体装置の製造途中の断面図である。
【図2】図2は、スラブのダメージを回復させる方法について説明するための断面図である。
【図3】図3(a)〜(c)は、第1実施形態に係る光半導体装置の製造途中の断面図(その1)である。
【図4】図4(a)〜(c)は、第1実施形態に係る光半導体装置の製造途中の断面図(その2)である。
【図5】図5(a)〜(c)は、第1実施形態に係る光半導体装置の製造途中の断面図(その3)である。
【図6】図6(a)、(b)は、第1実施形態に係る光半導体装置の製造途中の断面図(その4)である。
【図7】図7(a)、(b)は、第1実施形態に係る光半導体装置の製造途中の断面図(その5)である。
【図8】図8(a)、(b)は、第1実施形態に係る光半導体装置の製造途中の断面図(その6)である。
【図9】図9は、第1実施形態に係る光半導体装置の製造途中の断面図(その7)である。
【図10】図10は、第1実施形態に係る光半導体装置の製造途中の平面図(その1)である。
【図11】図11は、第1実施形態に係る光半導体装置の製造途中の平面図(その2)である。
【図12】図12は、第1実施形態に係る光半導体装置の製造途中の平面図(その3)である。
【図13】図13(a)、(b)は、第2実施形態に係る光半導体装置の製造途中の断面図(その1)である。
【図14】図14(a)、(b)は、第2実施形態に係る光半導体装置の製造途中の断面図(その2)である。
【図15】図15(a)、(b)は、第2実施形態に係る光半導体装置の製造途中の断面図(その3)である。
【発明を実施するための形態】
【0012】
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
【0013】
図1(a)〜(c)は、リブ型導波路を備えた光半導体装置の製造途中の断面図である。この光半導体装置は、コアにキャリアを注入することによりコアの屈折率を変化させるものであって、以下のように製造される。
【0014】
まず、図1(a)に示すように、シリコン基板2、酸化シリコン膜3、及びシリコン膜4をこの順に積層してなるSOI(Silicon on Insulator)基板を半導体基板1として用意する。
【0015】
このうち、酸化シリコン膜3の厚さは3μm程度であり、シリコン膜4の厚さは250nm程度である。
【0016】
そして、そのシリコン膜4の上側全面にハードマスク6としてCVD(Chemical Vapor Deposition)法により酸化シリコン膜を約100nmの厚さに形成する。その酸化シリコン膜の成膜条件は特に限定されない。本例では、流量比で20%のシラン(SiH4)ガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約790℃とする。
【0017】
そして、レジストマスク8をマスクにしたドライエッチングによりハードマスク6をストライプ状にパターニングする。そのドライエッチングはRIE(Reactive Ion Etching)により行われ、そのエッチングガスとしてはCF4ガスが使用される。また、エッチング雰囲気の圧力は約100mTorr、エッチング雰囲気に印加する高周波電力のパワーは約150Wとする。
【0018】
続いて、図1(b)に示すように、ハードマスク6とレジストマスク8をマスクにしながら、HBrガスをエッチングガスとするRIEによりシリコン膜4を途中の深さまでドライエッチングし、断面が凸状のコア4aを形成する。
【0019】
また、このドライエッチングによって、コア4aの両側のシリコン膜4には、上面が平坦なスラブ4bが形成される。
【0020】
本工程では、上記のHBrガスに対してエッチング耐性のあるハードマスク6をマスクにするので、エッチング時にレジストマスク8が膜減りしてもコア4aを設計通りの寸法に形成できる。この後に、レジストマスク8は除去される。
【0021】
なお、ハードマスク6はコア4aの上面に残される。そのハードマスク6の材料である酸化シリコンの屈折率は約1.39であり、コア4aの材料であるシリコンの屈折率(約4)よりも小さいため、ハードマスク6はクラッド層としての機能を兼ねる。
【0022】
次に、図1(c)に示す断面構造を得るまでの工程について説明する。
【0023】
まず、半導体基板1の上側全面にCVD法によりサイドウォール絶縁膜として酸化シリコン膜を形成した後、その酸化シリコン膜をドライエッチングしてコア4aの側面にサイドウォール29aとして残す。
【0024】
そして、コア4aとサイドウォール29aをマスクにしながら、コア4aの横のシリコン膜4にp型不純物とn型不純物をイオン注入し、p型の第1の不純物領域31と、これとは反対導電型のn型の第2の不純物領域32を形成する。
【0025】
なお、p型不純物とn型不純物の打ち分けは、不図示のレジストパターンを用いて行われる。
【0026】
以上により、光半導体装置17の基本構造が完成する。
【0027】
この光半導体装置17では、コア4aとその横のサイドウォール29aによってリブ型の導波路が形成される。
【0028】
そのコア4aには波長が約1.5μmの赤外領域の光信号が導入されるが、コア4aの横のサイドウォール29aの屈折率はコア4aのそれよりも低いため、サイドウォール29aはクラッドとしての役割も担う。
【0029】
そして、第1の不純物領域31及び第2の不純物領域32とこれらの間のシリコン膜4によってPiN構造が形成され、当該PiN構造に順電圧を印加することによりコア4aにキャリアが供給されて、そのキャリアでコア4aの屈折率を変化させることができる。
【0030】
但し、上記の製造方法では、図1(b)のドライエッチングの際にスラブ4bの表面がエッチングガスによってダメージを受け、スラブ4bの表面にシリコンのダングリングボンドが表出している。そのダングリングボンドはキャリアのリークパスを形成するため、コア4a内のキャリアが再結合してなるリーク電流がスラブ4bの表面を伝って外部に逃げてしまい、コア4aの屈折率が減少するおそれがある。
【0031】
このような不都合を解消するため、以下のようにスラブ4bの表面が受けたダメージを回復させる方法もある。
【0032】
図2は、スラブ4bのダメージを回復させる方法について説明するための断面図である。
【0033】
この方法では、図1(b)の工程でレジストマスク8を除去した後に、コア4aの側面とスラブ4bの表面に熱酸化膜19を形成する。これによれば、熱酸化膜19の形成によってスラブ4bの表面のシリコンのダングリングボンドが消滅し、当該表面が受けていたダメージが回復する。
【0034】
更に、その熱酸化膜19は、上記のドライエッチング時にコア4aの側面に形成された凹凸を軽減し、その凹凸が原因でコア4aに生ずる伝播損失も軽減できる。
【0035】
しかし、コア4aの側面とスラブ4bの上面ではシリコンの結晶方位が異なるため、これらの面の各々において熱酸化の速度に違いが生じ、均一な膜厚の熱酸化膜19を形成するのが難しくなる。
【0036】
その結果、図2に示すように、コア4aの側面において熱酸化膜19が厚く成長し、コア4aの側面の形状が変形して、ひいてはコア4aの等価屈折率が変化する。そのような等価屈折率の変化は、コア4aの敷設経路に屈曲部がある場合において、その屈曲部でコア4a内の光信号の偏波状態が乱れる原因となる。
【0037】
よって、単に半導体基板1の全面に熱酸化膜19を形成しただけでは光半導体装置の信頼性を高めるのには不十分である。
【0038】
以下に、本実施形態について説明する。
【0039】
(第1実施形態)
図3〜図9は、本実施形態に係る光半導体装置の製造途中の断面図であり、図10〜図12はその平面図である。
【0040】
なお、図3〜図12において、図1で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。
【0041】
まず、上記の図1(a)及び図1(b)の工程を行うことにより、図3(a)に示すように、半導体基板1に幅が約500nmのコア4aを形成する。前述のように、そのコア4aの上面には、クラッド層としての機能を兼ねるハードマスク6が残される。
【0042】
なお、半導体基板1のシリコン膜4の導電性は特に限定されないが、本実施形態ではシリコン膜4に予め1×1015atms/cm3の濃度でボロンを導入することでシリコン膜4をp型にしておく。
【0043】
また、スラブ4bにおけるシリコン膜4の厚さは約50nmである。
【0044】
図10は、本工程を終了後の平面図であって、上記の図3(a)は図10のA1−A1線に相当する。
【0045】
図10に示すように、本工程では、コア4aを二本に分岐する第1のY分岐7aと、二本に分岐したコア4aを一本にする第2のY分岐7bとが形成される。
【0046】
後述のように、二本に分岐したコア4aの各々はマッハツェンダ型の変調器の一部となる。以下では、二本のコア4aが並行する領域を変調領域Iと呼び、変調領域Iの横においてコア4aが一本のみ延在する領域を導波路領域IIと呼ぶ。
【0047】
次に、図3(b)に示すように、CVD法により半導体基板1の上側全面に酸化シリコン膜21を約10nm程度の厚さに形成することにより、酸化シリコン膜21によってコア4aの一方の側面4xと他方の側面4yとを覆う。
【0048】
その酸化シリコン膜21の成膜条件は特に限定されない。本実施形態では、流量比で20%のシランガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約790℃とする。
【0049】
熱酸化により形成する場合と異なり、CVD法で形成された酸化シリコン膜21は、成膜ガス中のシラン等のシリコンソースが酸化することで得られる膜であるため、本工程によってコア4aの各側面4x、4yの形状が変形することはない。
【0050】
次いで、図3(c)に示すように、酸化シリコン膜21の上に酸化防止膜22として窒化シリコン(SiN)膜をCVD法で約50nmの厚さに形成する。
【0051】
そのCVD法では、シランガス、塩素ガス、及びアンモニアガスの混合ガスを成膜ガスとして使用し得る。これらのガスの流量は特に限定されないが、シランガスと塩素ガスとを合わせた流量は約40sccmであり、アンモニアガスの流量は約400sccmである。更に、酸化防止膜22の成膜時の基板温度は約790℃である。
【0052】
酸化防止膜22は、以降の工程で熱酸化やアニールを行うときに外部雰囲気中の酸素がコア4aに侵入するのを防止し、コア4aの各側面4x、4yが酸化するのを防止する役割を担う。
【0053】
特に、窒化シリコン膜のような窒素含有絶縁膜は、膜中の窒素によって酸素をブロックする能力に優れているので、酸化シリコン膜のように窒素を含まない膜と比較して、酸化防止膜22として好適である。そのような窒素含有絶縁膜としては、窒化シリコン膜の他に、酸窒化シリコン(SiON)膜もある。
【0054】
また、窒化シリコン膜や酸窒化シリコン膜は、膜中に金属元素を含まないため、金属元素の拡散が原因のコア4aの屈折率の変動を抑制できるという点でも他の膜と比較して好適である。
【0055】
なお、金属元素ほどではないが窒素もコア4aに拡散してコア4aの屈折率の変動を引き起こし得る。
【0056】
但し、本実施形態では、コア4aの各側面4x、4yに形成した酸化シリコン膜21が窒素の拡散防止膜として機能するので、上記のように屈折率が変動するのを抑制することができる。
【0057】
窒素によるコア4aの屈折率の変動が問題にならない場合には、酸化シリコン膜21を形成せずに、コア4aの各側面4x、4yに酸化防止膜22を直接形成してもよい。
【0058】
また、コア4a中の信号光が屈折率の高い酸化防止膜22を介して外部に漏れるのを防止するため、酸化防止膜22はなるべく薄く、例えば100nm以下とするのが好ましい。
【0059】
続いて、図4(a)に示すように、RIEで酸化防止膜22を異方的にドライエッチングすることにより、スラブ4bの上から酸化防止膜22を除去すると共に、コア4aの各側面4x、4yの横のみに酸化防止膜22を残す。
【0060】
そのRIEの条件は特に限定されない。本実施形態では、エッチングガスとして流量が40sccmのCF4ガスと流量が100sccmのアルゴンガスの混合ガスを使用しながら、エッチング雰囲気の圧力を1Torrに維持し、かつ、そのエッチング雰囲気に印加する高周波電力のパワーを150Wとする。
【0061】
このようにエッチングガスにアルゴンを添加すると、窒化シリコン膜のエッチング速度が酸化シリコン膜21のそれよりも速くなるため、酸化シリコン膜21を残しながら、酸化防止膜22として形成された窒化シリコン膜のみを選択的にエッチングできる。
【0062】
次に、図4(b)に示すように、希HF溶液でスラブ4b上の酸化シリコン膜21を除去し、スラブ4bの表面を露出させる。
【0063】
本工程で露出したスラブ4bの表面は、コア4aを形成するときのエッチング(図1(b)参照)でダメージを受けており、そのダメージが原因で前述のようにコア4aに注入されたキャリアがリークしてしまう。
【0064】
そこで、次の工程では、図4(c)に示すように、コア4aの両脇のスラブ4bの表面を熱酸化して第1の熱酸化膜25を形成することで、スラブ4bの表面のシリコンのダングリングボンドを消失させ、当該表面が受けていたダメージを回復させる。
【0065】
本工程における熱酸化条件は特に限定されないが、本実施形態では酸素雰囲気中で基板温度を800℃とする条件を採用し、第1の熱酸化膜25を5nm程度の厚さに形成する。
【0066】
このように酸素雰囲気中で熱酸化を行っても、酸化防止膜22が雰囲気中の酸素をブロックするため、本工程においてコア4aの両側面4x、4yが熱酸化することはなく、コア4aの断面形状は熱酸化の前後で同一に維持される。
【0067】
なお、第1の熱酸化膜25は、スラブ4bの表面のダメージを回復させたことでその膜質が若干低下している。
【0068】
そこで、図5(a)に示すように、希HF溶液でスラブ4b上の第1の熱酸化膜25を一旦除去し、スラブ4bの表面を露出させる。
【0069】
そして、図5(b)に示すように、基板温度を900℃とする条件で、酸素雰囲気中でコア4aの両脇のスラブ4bの表面を再び熱酸化することにより第2の熱酸化膜28を約10nmの厚さに形成する。
【0070】
第2の熱酸化膜28を形成する際にはスラブ4bの表面のダメージは解消されているため、第2の熱酸化膜28が上記のダメージを引き継ぐことはなく、第2の熱酸化膜28は第1の熱酸化膜25よりも高品位でその耐圧が高められる。
【0071】
また、本工程では、酸化防止膜22で覆われていない各側面4x、4yの下部においても熱酸化が進行するため、各側面4x、4yにコア4aの内部に向かって約3nm程度の深さの窪み4zが形成されると共に、その窪み4zにも上記の第2の熱酸化膜28が形成されることになる。
【0072】
続いて、図5(c)に示すように、第2の熱酸化膜28とハードマスク6の上にサイドウォール絶縁膜29として酸化シリコン膜をCVD法で約150nmの厚さに形成する。
【0073】
サイドウォール絶縁膜29の成膜条件は特に限定されない。本実施形態では、流量比で20%のシランガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用すると共に、成膜時の基板温度を約790℃としてサイドウォール絶縁膜29を形成する。
【0074】
次いで、図6(a)に示すように、CF4ガスをエッチングガスに使用するRIEによりサイドウォール絶縁膜29を異方的にエッチングし、サイドウォール絶縁膜29をコア4aの各側面4x、4yの横にのみサイドウォール29aとして残す。
【0075】
このエッチングにおけるエッチング雰囲気の圧力は例えば1Torrであり、エッチング雰囲気に印加する高周波電力のパワーは例えば150Wとされる。
【0076】
更に、このRIEではサイドウォール29aで覆われていない部分の第2の熱酸化膜28もエッチングされ、スラブ4bの表面が露出することになる。
【0077】
このように酸化シリコンを材料とするサイドウォール29aは、その屈折率が約1.39であって、酸化防止膜22の材料である窒化シリコンの屈折率(約2)とコア4aの材料であるシリコンの屈折率(約4)よりも小さい。よって、サイドウォール29aは、コア4a内を通る光信号が外部に漏れるのを防止するクラッドとしての機能も兼ねることになる。
【0078】
次に、図6(b)に示すように、半導体基板1の上側全面にフォトレジストを塗布し、それを露光、現像することにより第1のレジストパターン34を形成する。
【0079】
そして、第1のレジストパターン34とサイドウォール29aをマスクにするイオン注入により、コア4aの一方の側面4xの横のシリコン膜4にp型不純物としてボロンを導入し、p型の第1の不純物領域31を形成する。
【0080】
このイオン注入の後に、第1のレジストパターン34は除去される。
【0081】
次いで、図7(a)に示すように、半導体基板1の上に第2のレジストパターン36を形成する。そして、第2のレジストパターン36とサイドウォール29aをマスクにするイオン注入により、コア4aの他方の側面4yの横のシリコン膜4にn型不純物としてリンを導入し、n型の第2の不純物領域32を形成する。
【0082】
このイオン注入の後に、第2のレジストパターン36は除去される。
【0083】
図11は、本工程を終了後の平面図であって、上記の図7(a)は図11のA2−A2線に相当する。
【0084】
図11に示すように、上記の第1の不純物領域31と第2の不純物領域32は、変調領域Iにおける二本のコア4aの各々の横に形成される。
【0085】
また、点線円内に示すように、変調領域Iと導波路領域IIの各々のコア4aの横に上記の酸化防止膜22は形成される。
【0086】
続いて、図7(b)に示すように、N2雰囲気中で基板温度を約1000℃とするRTA(Rapid Thermal Anneal)を半導体基板1に対して約10秒間行うことにより、第1の不純物領域31と第2の不純物領域32の各々の不純物を活性化する。
【0087】
このようなアニールは活性化アニールとも呼ばれる。この活性化アニールによって第1の不純物領域31と第2の不純物領域32の各々の不純物プロファイルがブロードとなる。
【0088】
但し、本実施形態では、サイドウォール29aをマスクにするイオン注入で第1の不純物領域31と第2の不純物領域32を形成したため、活性化アニール前においてこれらの不純物領域はコア4aから十分離れている。そのため、上記のように不純物プロファイルがブロードになっても、第1の不純物領域31と第2の不純物領域32の各々がコア4aの下にまで延在することはなく、これらの不純物領域からの不純物の拡散が原因でコア4aの屈折率が変化するのを防止できる。
【0089】
次いで、図8(a)に示すように、半導体基板1の上側全面に層間絶縁膜35として酸化シリコン膜をCVD法で約1μmの厚さに形成する。
【0090】
層間絶縁膜35の成膜条件は特に限定されないが、本実施形態では流量比で20%のシランガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約790℃とする。
【0091】
その層間絶縁膜35の材料である酸化シリコンの屈折率は約1.39であり、コア4aの材料であるシリコンの屈折率(約4)よりも小さい。そのため、層間絶縁膜25は、コア4a内を通る光信号が外部に漏れるのを防止するクラッドとしての機能も兼ねることになる。
【0092】
次に、図8(b)に示す断面構造を得るまでの工程について説明する。
【0093】
まず、フォトリソグラフィとドライエッチングによって層間絶縁膜35をパターニングし、第1の不純物領域31と第2の不純物領域32の各々の上にコンタクトホール35aを形成する。
【0094】
そのドライエッチングは、例えば、CF4ガスをエッチングガスとして使用するRIEにより行われる。また、そのRIEでは、エッチング雰囲気の圧力が100mTorrとされ、そのエッチング雰囲気に印加される高周波電力のパワーが300Wとされる。
【0095】
そして、そのコンタクトホール35aの内面と層間絶縁膜35の上面に、金属積層膜37としてチタン膜と金膜をこの順に約1μmの厚さに形成し、その金属積層膜37でコンタクトホール35aを完全に埋め込む。
【0096】
その後に、図9に示すように、金属積層膜37をパターニングすることにより、第1の不純物領域31に電気的に接続された第1の電極37aと、第2の不純物領域32に電気的に接続された第2の電極37bとを形成する。
【0097】
以上により、本実施形態に係る光半導体装置40の基本構造が完成する。
【0098】
図12は、その光半導体装置40の平面図であり、上記の図9は図12のA3−A3線に沿う断面図に相当する。
【0099】
図12に示すように、平面視したときの第1の電極37aと第2の電極37bは、変調領域Iにおける二本のコア4aの各々横に位置する。
【0100】
そして、第1の電極37aと第2の電極37bの各々からコア4aにキャリアを注入すると、そのキャリアの濃度に応じてコア4aの屈折率が変化する。このような屈折率の変化に伴い、変調領域Iの二本のコア4aの各々を通る光信号には位相差が生じるので、第2のY分岐7aで合流した光信号を所望の強度に減衰することができる。
【0101】
上記のように二つの光信号の位相差を利用して光信号の強度を変調する光半導体装置はマッハツェンダ型の変調器と呼ばれる。
【0102】
以上説明した本実施形態によれば、図4(c)に示したように、コア4aの両脇のスラブ4bの表面に第1の熱酸化膜25を形成することで、コア4aを形成する工程(図1(b))でスラブ4bの表面が受けたダメージを回復させる。
【0103】
その結果、コア4aに注入されたキャリアがスラブ4bの表面から外部にリークする危険が低減されるので、コアの屈折率をキャリア濃度で所望の値に制御でき、光半導体装置40の信頼性を高めることができる。
【0104】
しかも、その第1の熱酸化膜25を形成するとき、コア4aの各側面4x、4yは酸化防止膜22で覆われているので、各側面4x、4yが熱酸化されるのを抑制でき、各側面4x、4yの熱酸化が原因で図2のようにコア4aの断面形状が変化するのを防止できる。
【0105】
これにより、コアaの断面形状の変形が原因でコアa内の光信号の偏波状態が乱れるのを防止でき、光半導体装置40の高性能化を実現できる。
【0106】
更に、上記の第1の熱酸化膜25を一旦除去し、第1の熱酸化膜25よりも高品位で耐圧の高い第2の熱酸化膜28を形成するため、その第2の熱酸化膜28によってコア4a内にキャリアを閉じ込めることができ、光半導体装置40の信頼性が一層高められる。
【0107】
(第2実施形態)
第1実施形態では、図11の点線円内に示したように、変調領域Iと導波路領域IIの両方に酸化防止膜22を形成した。
【0108】
これに対し、本実施形態では、以下のようにして導波路領域IIにおける酸化防止膜22を除去する。
【0109】
図13〜図15は、本実施形態に係る光半導体装置の製造途中の断面図である。
【0110】
なお、図13〜図15では、変調領域Iと導波路領域IIの各々の断面を併記してある。このうち、変調領域Iは図11のA2−A2線に沿う断面図に相当し、導波路領域IIは図11のB−B線に沿う断面図に相当する。
【0111】
本実施形態では、まず、第1実施形態で説明した図3(a)〜図5(b)の工程を行うことにより、図13(a)の断面構造を得る。
【0112】
図13(a)に示すように、この時点では、変調領域Iと導波路領域IIの各々のコア4aの横に酸化防止膜22が形成されている。
【0113】
次に、図13(b)に示すように、変調領域Iと導波路領域IIの各々にマスク膜45としてCVD法により酸化シリコン膜を約150nmの厚さに形成し、そのマスク膜45で酸化防止膜22を覆う。
【0114】
その酸化シリコン膜の成膜条件は特に限定されない。本例では、流量比で20%のシランガスと80%のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約790℃とする。
【0115】
次に、図14(a)に示すように、変調領域Iと導波路領域IIの各々にフォトレジストを塗布し、それを露光、現像することにより、変調領域Iを覆う第3のレジストパターン47を形成する。
【0116】
なお、導波路領域IIは、その第3のレジストパターン47によって覆われずに露出する。
【0117】
続いて、図14(b)に示すように、第3のレジストパターン47をマスクにしながら、RIEにより導波路領域IIのマスク膜45をドライエッチングして除去して、酸化防止膜22を露出させる。
【0118】
このRIEの条件は特に限定されないが、本実施形態ではエッチングガスとしてCF4ガスを使用する。このようにアルゴンガス等の不活性ガスが添加されていないCF4ガスに対し、酸化防止膜22として形成された窒化シリコン膜のエッチング速度はマスク膜45のそれよりも遅くなるので、本工程ではマスク膜45のみを選択的に除去することができる。
【0119】
この後に、第3のレジストパターン47は除去される。
【0120】
次いで、図15(a)に示すように、140℃に加熱した燐酸(H3PO4)をエッチング液として用いながら、導波路領域IIにおいて酸化防止膜22として形成された窒化シリコン膜をウエットエッチングして除去する。
【0121】
なお、変調領域Iにおいては、燐酸に対してエッチング耐性のある酸化シリコン膜をマスク膜45として形成したため、そのマスク膜45の下の酸化防止膜22はウエットエッチングされずに残存する。
【0122】
この後は、第1実施形態で説明した図5(c)〜図9の工程を行うことにより図15(c)に示す断面構造を得る。
【0123】
以上により、本実施形態に係る光半導体装置50の基本構造が完成する。
【0124】
上記した本実施形態によれば、図15に示したように、導波路領域IIのコア4aの横の酸化防止膜22を除去する。
【0125】
酸化防止膜22として形成される窒化シリコン膜の屈折率は約2であって、コア4aの材料であるシリコンの屈折率(約4)に近いので、コア4aの横に酸化防止膜22が存在するとコア4aの光信号が酸化防止膜22を介して外部に漏れるおそれがある。
【0126】
本実施形態では酸化防止膜22を除去するため、導波路領域Iのコア4aの横には窒化シリコンよりも屈折率が低い酸化シリコンを材料とするサイドウォール29aや酸化シリコン膜21のみが存在するので、コア4aからの光信号の漏れを防止できる。
【0127】
特に、導波路領域IIに形成されるコア4aは、光半導体装置50を他の光半導体装置に接続する役割を担っており、その長さが変調領域Iにおけるよりも長く光信号が外部に漏れる機会が多いので、上記のように酸化防止膜22を除去する実益がある。
【0128】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【0129】
(付記1) 半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、
前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、
前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、
前記コアの前記一方の側面の横の前記半導体基板に第1の不純物領域を形成する工程と、
前記コアの前記他方の側面の横の前記半導体基板に第2の不純物領域を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
【0130】
(付記2) 前記酸化防止膜として、窒素含有絶縁膜を形成することを特徴とする付記1に記載の光半導体装置の製造方法。
【0131】
(付記3) 前記酸化防止膜を形成する前に、前記コアの前記一方の側面と前記他方の側面の各々にCVD法により酸化シリコン膜を形成する工程を更に有し、
前記酸化防止膜を形成する工程において、前記酸化シリコン膜の上に前記酸化防止膜を形成することを特徴とする付記2に記載の光半導体装置の製造方法。
【0132】
(付記4) 前記窒素含有絶縁膜として、窒化シリコン膜又は酸窒化シリコン膜を形成することを特徴とする付記2又は付記3に記載の光半導体装置の製造方法。
【0133】
(付記5) 前記酸化防止膜を形成した後、前記コアの前記一方の側面と前記他方の側面の横にサイドウォールを形成する工程を更に有し、
前記第1の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第1の不純物をイオン注入することにより行われ、
前記第2の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第2の不純物をイオン注入することにより行われることを特徴とする付記1乃至付記4のいずれかに記載の光半導体装置の製造方法。
【0134】
(付記6) 前記熱酸化により前記半導体基板の前記表面に形成された第1の熱酸化膜を除去する工程と、
前記第1の熱酸化膜を除去した後、前記コアの両脇の前記半導体基板の前記表面を熱酸化して第2の熱酸化膜を形成する工程とを更に有し、
前記サイドウォールを形成する工程において、前記第2の熱酸化膜の上に前記サイドウォールを形成することを特徴とする付記5に記載の光半導体装置の製造方法。
【0135】
(付記7) 前記サイドウォールの材料として、前記酸化防止膜よりも屈折率が低い材料を使用することを特徴とする付記5又は付記6に記載の光半導体装置の製造方法。
【0136】
(付記8) 前記コアを形成する工程において、前記コアを二本に分岐する第1のY分岐と、前記二本に分岐したコアを一本にする第2のY分岐とを形成すると共に、
前記第1のY分岐又は前記第2のY分岐において分岐する前の一本の前記コアの横の前記酸化防止膜を除去する工程を更に有することを特徴とする付記1乃至付記7のいずれかに記載の光半導体装置の製造方法。
【0137】
(付記9) 断面形状が凸状のコアが形成された半導体基板と、
前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、
前記コアの前記一方の側面の横の前記半導体基板に形成された第1の不純物領域と、
前記コアの前記他方の側面の横の前記半導体基板に形成された第2の不純物領域とを備え、
前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜であることを特徴とする光半導体装置。
【0138】
(付記10) 前記コアの前記一方の側面と前記他方の側面の各々の下部に窪みが形成され、前記窪みに熱酸化膜が形成されたことを特徴とする付記9に記載の光半導体装置。
【符号の説明】
【0139】
1…半導体基板、2…シリコン基板、3…酸化シリコン膜、4…シリコン膜、4a…コア、4b…スラブ、4x、4y…側面、4z…窪み、6…ハードマスク、8…レジストマスク、17、40、50…光半導体装置、21…酸化シリコン膜、22…酸化防止膜、25…第1の熱酸化膜、28…第2の熱酸化膜、29…サイドウォール絶縁膜、29a…サイドウォール、31…第1の不純物領域、32…第2の不純物領域、34…第1のレジストパターン、35…層間絶縁膜、35a…コンタクトホール、36…第2のレジストパターン、37…金属積層膜、37a…第1の電極、37b…第2の電極、45…マスク膜、47…第3のレジストパターン。
【特許請求の範囲】
【請求項1】
半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、
前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、
前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、
前記コアの前記一方の側面の横の前記半導体基板に第1の不純物領域を形成する工程と、
前記コアの前記他方の側面の横の前記半導体基板に第2の不純物領域を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
【請求項2】
前記酸化防止膜として、窒素含有絶縁膜を形成することを特徴とする請求項1に記載の光半導体装置の製造方法。
【請求項3】
前記酸化防止膜を形成した後、前記コアの前記一方の側面と前記他方の側面の横にサイドウォールを形成する工程を更に有し、
前記第1の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第1の不純物をイオン注入することにより行われ、
前記第2の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第2の不純物をイオン注入することにより行われることを特徴とする請求項1又は請求項2に記載の光半導体装置の製造方法。
【請求項4】
前記熱酸化により前記半導体基板の前記表面に形成された第1の熱酸化膜を除去する工程と、
前記第1の熱酸化膜を除去した後、前記コアの両脇の前記半導体基板の前記表面を熱酸化して第2の熱酸化膜を形成する工程とを更に有し、
前記サイドウォールを形成する工程において、前記第2の熱酸化膜の上に前記サイドウォールを形成することを特徴とする請求項3に記載の光半導体装置の製造方法。
【請求項5】
断面形状が凸状のコアが形成された半導体基板と、
前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、
前記コアの前記一方の側面の横の前記半導体基板に形成された第1の不純物領域と、
前記コアの前記他方の側面の横の前記半導体基板に形成された第2の不純物領域とを備え、
前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜であることを特徴とする光半導体装置。
【請求項1】
半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、
前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、
前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、
前記コアの前記一方の側面の横の前記半導体基板に第1の不純物領域を形成する工程と、
前記コアの前記他方の側面の横の前記半導体基板に第2の不純物領域を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
【請求項2】
前記酸化防止膜として、窒素含有絶縁膜を形成することを特徴とする請求項1に記載の光半導体装置の製造方法。
【請求項3】
前記酸化防止膜を形成した後、前記コアの前記一方の側面と前記他方の側面の横にサイドウォールを形成する工程を更に有し、
前記第1の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第1の不純物をイオン注入することにより行われ、
前記第2の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第2の不純物をイオン注入することにより行われることを特徴とする請求項1又は請求項2に記載の光半導体装置の製造方法。
【請求項4】
前記熱酸化により前記半導体基板の前記表面に形成された第1の熱酸化膜を除去する工程と、
前記第1の熱酸化膜を除去した後、前記コアの両脇の前記半導体基板の前記表面を熱酸化して第2の熱酸化膜を形成する工程とを更に有し、
前記サイドウォールを形成する工程において、前記第2の熱酸化膜の上に前記サイドウォールを形成することを特徴とする請求項3に記載の光半導体装置の製造方法。
【請求項5】
断面形状が凸状のコアが形成された半導体基板と、
前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、
前記コアの前記一方の側面の横の前記半導体基板に形成された第1の不純物領域と、
前記コアの前記他方の側面の横の前記半導体基板に形成された第2の不純物領域とを備え、
前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜であることを特徴とする光半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2013−41143(P2013−41143A)
【公開日】平成25年2月28日(2013.2.28)
【国際特許分類】
【出願番号】特願2011−178357(P2011−178357)
【出願日】平成23年8月17日(2011.8.17)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成25年2月28日(2013.2.28)
【国際特許分類】
【出願日】平成23年8月17日(2011.8.17)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]