光半導体装置の製造方法
【課題】信頼性を向上させることができる光半導体装置の製造方法を得る。
【解決手段】n−InP基板1上に、分離溝13で互いに分離された光半導体素子14,15を形成する。光半導体素子14,15の上面に、Ptを含む電極21,22をそれぞれ形成する。電極21,22に電気的に接続された電極24を形成する。電極24を給電層とした電解メッキ法により電極21,22上にAuメッキ層26,27をそれぞれ形成する。Auメッキ層26,27を覆うレジスト23をフォトリソグラフィにより形成する。レジスト23をマスクとして電極24をエッチングして電極21と電極22を電気的に分離する。電極24を形成する際に、分離溝13内に電極24が形成されないようにする。
【解決手段】n−InP基板1上に、分離溝13で互いに分離された光半導体素子14,15を形成する。光半導体素子14,15の上面に、Ptを含む電極21,22をそれぞれ形成する。電極21,22に電気的に接続された電極24を形成する。電極24を給電層とした電解メッキ法により電極21,22上にAuメッキ層26,27をそれぞれ形成する。Auメッキ層26,27を覆うレジスト23をフォトリソグラフィにより形成する。レジスト23をマスクとして電極24をエッチングして電極21と電極22を電気的に分離する。電極24を形成する際に、分離溝13内に電極24が形成されないようにする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、主に光通信分野に適用する光半導体装置の製造方法に関する。
【背景技術】
【0002】
光通信分野においてレーザダイオードなどの光半導体素子が用いられている(例えば、特許文献1参照)。隣接する2つの光半導体素子を分離溝で互いに分離した光半導体装置において、各光半導体素子の上面にAuメッキ層が形成される。この場合、全面に給電層を形成してメッキを行った後、フォトリソグラフィを用いて給電層をウエットエッチングしていた。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平6−97589号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
分離溝が深いと、光半導体素子の上面と分離溝の底面でレジストの転写条件を合わせることが難しい。従って、分離溝内にレジスト残りが発生し、分離溝内の給電層が完全にエッチングされず、隣接する光半導体素子の電極が短絡する場合があった。
【0005】
また、給電層の物質として、ウエットエッチングできないPtを使用できない。従って、Auメッキ層と光半導体素子との間の給電層がPtを含んでいないため、Auメッキ層のAuが光半導体素子の結晶中に沈み込む場合があった。これらの結果、信頼性が損なわれる場合があった。
【0006】
本発明は、上述のような課題を解決するためになされたもので、その目的は信頼性を向上させることができる光半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【0007】
本発明に係る光半導体装置の製造方法は、半導体基板上に、分離溝で互いに分離された第1及び第2の光半導体素子を形成する工程と、前記第1及び第2の光半導体素子の上面に、Ptを含む第1及び第2の電極をそれぞれ形成する工程と、前記第1及び第2の電極に電気的に接続された第3の電極を形成する工程と、前記第3の電極を給電層とした電解メッキ法により前記第1及び第2の電極上に第1及び第2のAuメッキ層をそれぞれ形成する工程と、前記第1及び第2のAuメッキ層を覆うレジストをフォトリソグラフィにより形成する工程と、前記レジストをマスクとして前記第3の電極をエッチングして前記第1の電極と前記第2の電極を電気的に分離する工程とを備え、前記第3の電極を形成する際に、前記分離溝内に前記第3の電極が形成されないようにすることを特徴とする。
【発明の効果】
【0008】
本発明により、信頼性を向上させることができる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図2】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図3】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図4】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図5】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図6】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図7】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図8】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図9】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図10】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図11】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図12】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図13】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図14】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図15】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図16】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図17】比較例1に係る光半導体装置の製造方法を示す斜視図である。
【図18】比較例1に係る光半導体装置の製造方法を示す斜視図である。
【図19】比較例2に係る光半導体装置の製造方法を示す斜視図である。
【図20】比較例2に係る光半導体装置の製造方法を示す斜視図である。
【図21】比較例3に係る光半導体装置の製造方法を示す斜視図である。
【図22】比較例3に係る光半導体装置の製造方法を示す斜視図である。
【発明を実施するための形態】
【0010】
本発明の実施の形態に係る光半導体装置の製造方法について図面を参照して説明する。図1〜6,8,11,14,16は本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図であり、図7,9,10,12,13,15は断面図である。
【0011】
まず、図1に示すように、n−InP基板1上に、n−InPクラッド層2、活性層3、及びp−InPクラッド層4を順に形成する。
【0012】
次に、図2に示すように、p−InPクラッド層4上にストライプ状の絶縁膜5を形成する。この絶縁膜5をマスクとしたドライエッチングによりリッジ型導波路6,7を形成する。リッジ型導波路6,7の深さは2〜3μm、リッジ型導波路6,7の幅は1〜2μm、リッジ型導波路6,7の間隔は20〜30μmである。
【0013】
次に、図3に示すように、絶縁膜5をマスクとしてリッジ型導波路6,7の両脇にp−InP層8、n−InP層9、及びp−InP層10を順に埋め込む。
【0014】
次に、図4に示すように、絶縁膜5を除去し、全面にp−InPクラッド層11、及びp−InGaAsコンタクト層12を順に形成する。
【0015】
次に、図5に示すように、分離溝13を形成する。分離溝13の深さは6〜10μm、分離溝13の幅は5〜10μmである。これにより、n−InP基板1上に光半導体素子14,15と接続部16を形成する。光半導体素子14,15は、分離溝13で互いに分離されたレーザダイオードである。光半導体素子14,15の一部がそれぞれ接続部16に接続されている。接続部16は光半導体素子14,15の上面と同じ高さの上面を持つ。
【0016】
次に、図6に示すように、全面に絶縁膜17を形成し、フォトリソグラフィ等により光半導体素子14,15の上面において絶縁膜17に開口18を形成する。
【0017】
次に、図7に示すように、光半導体素子14,15の上面以外の領域にレジスト19を形成し、全面に金属膜20を形成する。金属膜20はTi/Pt/Au(最表面がAu)である。
【0018】
次に、図8,9に示すように、レジスト19と共にレジスト19の上面に存在する金属膜20を除去する(リフトオフ法)。これにより、光半導体素子14,15の上面にのみ、Ptを含む電極21,22をそれぞれ形成する。電極21,22は、絶縁膜17の開口18を介して光半導体素子14,15のp−InGaAsコンタクト層12にそれぞれ電気的に接続されている。
【0019】
次に、図10に示すように、分離溝13にレジスト23を埋め込み、光半導体素子14,15の上面にもレジスト23を形成する。そして、レジスト23の上面及び接続部16の上面に電極24を形成する。電極24は、Cr/AuやTi/Au(何れも最表面がAu)などである。
【0020】
次に、図11,12に示すように、レジスト23と共にレジスト23の上面に存在する電極24を除去する(リフトオフ法)。これにより、接続部16の上面に、電極21,22に電気的に接続された電極24を形成する。このレジスト23を用いたリフトオフ法により、分離溝13内に電極24が形成されないようにする。
【0021】
次に、図13,14に示すように、電極21,22及び電極24の一部以外の領域をレジスト25で覆う。そして、電極24を給電層とした電解メッキ法により電極21,22上にAuメッキ層26,27をそれぞれ形成し、電極24上に電極パッド28,29を形成する。電極パッド28,29はAuメッキ層26,27にそれぞれ接続され、ワイヤを打つのに用いられる。その後、レジスト25を除去する。
【0022】
次に、図15に示すように、Auメッキ層26,27、電極パッド28,29及びその近傍の電極24を覆うレジスト30をフォトリソグラフィにより形成する。そして、図16に示すように、レジスト30をマスクとして電極24をウエットエッチングして、電極21と電極22を電気的に分離する。ここで、電極24はPtを含まないため、ウエットエッチング可能である。その後、レジスト30を除去する。
【0023】
続いて、本実施の形態の効果を比較例1〜3と比較して説明する。図17,18は比較例1、図19,20は比較例2、図21,22は比較例3に係る光半導体装置の製造方法を示す斜視図である。
【0024】
比較例1では、図1〜6の工程の後に、図17に示すように、全面に電極24を形成する。この電極24を給電層とする電解メッキ法により光半導体素子14,15の上面にAuメッキ層26,27をそれぞれ形成する。次に、図18に示すように、フォトリソグラフィにより形成したレジスト(不図示)をマスクとして電極24をウエットエッチングする。ここで、分離溝13が深いと(例えば6μm以上)、光半導体素子14,15の上面と分離溝13の底面でレジストの転写条件を合わせることが難しい。従って、分離溝13内にレジスト残りが発生し、分離溝13内の電極24が完全にエッチングされず、隣接する光半導体素子14,15の電極が短絡する。また、電極24の物質として、ウエットエッチングできないPtを使用できない。従って、電極24がバリアメタルであるPtを含んでいないため、Auが結晶中に沈み込む。
【0025】
比較例2では、図1〜6の工程の後に、図19に示すように、光半導体素子14,15の上面に電極24をリフトオフ法により形成する。この際に、分離溝13内に電極24が形成されないようにする。この電極24を給電層とする電解メッキ法によりAuメッキ層26,27を形成する。次に、図20に示すように、フォトリソグラフィにより形成したレジスト(不図示)をマスクとして電極24をウエットエッチングする。比較例2では、分離溝13内に電極24を形成しないため、隣接する光半導体素子14,15の電極の短絡を防ぐことができる。しかし、電極24がPtを含んでいないため、Auが結晶中に沈み込む。
【0026】
比較例3では、図1〜9の工程の後に、図21に示すように、全面に電極24を形成する。光半導体素子14,15の上面にAuメッキ層26,27をそれぞれ形成する。次に、図22に示すように、フォトリソグラフィにより形成したレジスト(不図示)をマスクとして電極24をウエットエッチングする。比較例3では、Ptを含む電極21,22を形成するため、Auの結晶中への沈み込みを防ぐことができる。しかし、比較例1と同様に、隣接する光半導体素子14,15の電極が短絡する場合がある。
【0027】
これに対して、本実施の形態では、分離溝13内に電極24を形成しない。従って、Auメッキ層26,27を覆うレジスト30をフォトリソグラフィにより形成する際に、分離溝13内にレジスト残りが発生しても、隣接する光半導体素子14,15のAuメッキ層26,27の短絡は発生しない。
【0028】
また、本実施の形態では、光半導体素子14,15とAuメッキ層26,27との間に、Ptを含む電極21,22を形成する。このPtは、Auの結晶中への沈み込みを防止するバリアメタルである。従って、Auメッキ層26,27のAuが光半導体素子14,15の結晶中へ沈み込むのを防ぐことができる。この結果、信頼性を向上させることができる。
【0029】
また、本実施の形態では、光半導体素子14,15の上面と同じ高さである接続部16の上面に電極24を形成する。このため、Auメッキ層26,27を覆うレジスト30をフォトリソグラフィにより形成する際に、光半導体素子14,15の上面と接続部16の上面においてレジスト30の転写条件を合わせることが容易である。従って、接続部16の上面にレジスト残りは発生しない。よって、接続部16の上面に存在する電極24を確実にエッチングできるため、隣接する光半導体素子14,15のAuメッキ層26,27の短絡は発生しない。
【0030】
また、本実施の形態では、レジスト23を用いたリフトオフ法により、分離溝13内に電極24が形成されないようにする。このような簡単な製造工程により、隣接する光半導体素子14,15のAuメッキ層26,27の短絡を防ぐことができる。
【0031】
なお、本実施の形態では電極24が電極21,22の一端にのみ接続されているが、電極24が電極21,22上を覆っていてもよい。ただし、電極24が電極21,22の全てを覆う必要は無い。
【0032】
また、本実施の形態では2つの光半導体素子14,15が横に並んでいるが、これに限らず3つ以上の光半導体素子が横に並んでいてもよい。また、本実施の形態に係る光半導体装置は、半導体レーザアレイや端面入射導波路型受光素子アレイに適用することができる。
【符号の説明】
【0033】
1 n−InP基板(半導体基板)
13 分離溝
14 光半導体素子(第1の光半導体素子)
15 光半導体素子(第2の光半導体素子)
16 接続部
21 電極(第1の電極)
22 電極(第2の電極)
23 レジスト
24 電極(第3の電極)
26 Auメッキ層(第1のAuメッキ層)
27 Auメッキ層(第2のAuメッキ層)
【技術分野】
【0001】
本発明は、主に光通信分野に適用する光半導体装置の製造方法に関する。
【背景技術】
【0002】
光通信分野においてレーザダイオードなどの光半導体素子が用いられている(例えば、特許文献1参照)。隣接する2つの光半導体素子を分離溝で互いに分離した光半導体装置において、各光半導体素子の上面にAuメッキ層が形成される。この場合、全面に給電層を形成してメッキを行った後、フォトリソグラフィを用いて給電層をウエットエッチングしていた。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平6−97589号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
分離溝が深いと、光半導体素子の上面と分離溝の底面でレジストの転写条件を合わせることが難しい。従って、分離溝内にレジスト残りが発生し、分離溝内の給電層が完全にエッチングされず、隣接する光半導体素子の電極が短絡する場合があった。
【0005】
また、給電層の物質として、ウエットエッチングできないPtを使用できない。従って、Auメッキ層と光半導体素子との間の給電層がPtを含んでいないため、Auメッキ層のAuが光半導体素子の結晶中に沈み込む場合があった。これらの結果、信頼性が損なわれる場合があった。
【0006】
本発明は、上述のような課題を解決するためになされたもので、その目的は信頼性を向上させることができる光半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【0007】
本発明に係る光半導体装置の製造方法は、半導体基板上に、分離溝で互いに分離された第1及び第2の光半導体素子を形成する工程と、前記第1及び第2の光半導体素子の上面に、Ptを含む第1及び第2の電極をそれぞれ形成する工程と、前記第1及び第2の電極に電気的に接続された第3の電極を形成する工程と、前記第3の電極を給電層とした電解メッキ法により前記第1及び第2の電極上に第1及び第2のAuメッキ層をそれぞれ形成する工程と、前記第1及び第2のAuメッキ層を覆うレジストをフォトリソグラフィにより形成する工程と、前記レジストをマスクとして前記第3の電極をエッチングして前記第1の電極と前記第2の電極を電気的に分離する工程とを備え、前記第3の電極を形成する際に、前記分離溝内に前記第3の電極が形成されないようにすることを特徴とする。
【発明の効果】
【0008】
本発明により、信頼性を向上させることができる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図2】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図3】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図4】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図5】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図6】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図7】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図8】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図9】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図10】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図11】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図12】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図13】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図14】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図15】本発明の実施の形態に係る光半導体装置の製造方法を示す断面図である。
【図16】本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図である。
【図17】比較例1に係る光半導体装置の製造方法を示す斜視図である。
【図18】比較例1に係る光半導体装置の製造方法を示す斜視図である。
【図19】比較例2に係る光半導体装置の製造方法を示す斜視図である。
【図20】比較例2に係る光半導体装置の製造方法を示す斜視図である。
【図21】比較例3に係る光半導体装置の製造方法を示す斜視図である。
【図22】比較例3に係る光半導体装置の製造方法を示す斜視図である。
【発明を実施するための形態】
【0010】
本発明の実施の形態に係る光半導体装置の製造方法について図面を参照して説明する。図1〜6,8,11,14,16は本発明の実施の形態に係る光半導体装置の製造方法を示す斜視図であり、図7,9,10,12,13,15は断面図である。
【0011】
まず、図1に示すように、n−InP基板1上に、n−InPクラッド層2、活性層3、及びp−InPクラッド層4を順に形成する。
【0012】
次に、図2に示すように、p−InPクラッド層4上にストライプ状の絶縁膜5を形成する。この絶縁膜5をマスクとしたドライエッチングによりリッジ型導波路6,7を形成する。リッジ型導波路6,7の深さは2〜3μm、リッジ型導波路6,7の幅は1〜2μm、リッジ型導波路6,7の間隔は20〜30μmである。
【0013】
次に、図3に示すように、絶縁膜5をマスクとしてリッジ型導波路6,7の両脇にp−InP層8、n−InP層9、及びp−InP層10を順に埋め込む。
【0014】
次に、図4に示すように、絶縁膜5を除去し、全面にp−InPクラッド層11、及びp−InGaAsコンタクト層12を順に形成する。
【0015】
次に、図5に示すように、分離溝13を形成する。分離溝13の深さは6〜10μm、分離溝13の幅は5〜10μmである。これにより、n−InP基板1上に光半導体素子14,15と接続部16を形成する。光半導体素子14,15は、分離溝13で互いに分離されたレーザダイオードである。光半導体素子14,15の一部がそれぞれ接続部16に接続されている。接続部16は光半導体素子14,15の上面と同じ高さの上面を持つ。
【0016】
次に、図6に示すように、全面に絶縁膜17を形成し、フォトリソグラフィ等により光半導体素子14,15の上面において絶縁膜17に開口18を形成する。
【0017】
次に、図7に示すように、光半導体素子14,15の上面以外の領域にレジスト19を形成し、全面に金属膜20を形成する。金属膜20はTi/Pt/Au(最表面がAu)である。
【0018】
次に、図8,9に示すように、レジスト19と共にレジスト19の上面に存在する金属膜20を除去する(リフトオフ法)。これにより、光半導体素子14,15の上面にのみ、Ptを含む電極21,22をそれぞれ形成する。電極21,22は、絶縁膜17の開口18を介して光半導体素子14,15のp−InGaAsコンタクト層12にそれぞれ電気的に接続されている。
【0019】
次に、図10に示すように、分離溝13にレジスト23を埋め込み、光半導体素子14,15の上面にもレジスト23を形成する。そして、レジスト23の上面及び接続部16の上面に電極24を形成する。電極24は、Cr/AuやTi/Au(何れも最表面がAu)などである。
【0020】
次に、図11,12に示すように、レジスト23と共にレジスト23の上面に存在する電極24を除去する(リフトオフ法)。これにより、接続部16の上面に、電極21,22に電気的に接続された電極24を形成する。このレジスト23を用いたリフトオフ法により、分離溝13内に電極24が形成されないようにする。
【0021】
次に、図13,14に示すように、電極21,22及び電極24の一部以外の領域をレジスト25で覆う。そして、電極24を給電層とした電解メッキ法により電極21,22上にAuメッキ層26,27をそれぞれ形成し、電極24上に電極パッド28,29を形成する。電極パッド28,29はAuメッキ層26,27にそれぞれ接続され、ワイヤを打つのに用いられる。その後、レジスト25を除去する。
【0022】
次に、図15に示すように、Auメッキ層26,27、電極パッド28,29及びその近傍の電極24を覆うレジスト30をフォトリソグラフィにより形成する。そして、図16に示すように、レジスト30をマスクとして電極24をウエットエッチングして、電極21と電極22を電気的に分離する。ここで、電極24はPtを含まないため、ウエットエッチング可能である。その後、レジスト30を除去する。
【0023】
続いて、本実施の形態の効果を比較例1〜3と比較して説明する。図17,18は比較例1、図19,20は比較例2、図21,22は比較例3に係る光半導体装置の製造方法を示す斜視図である。
【0024】
比較例1では、図1〜6の工程の後に、図17に示すように、全面に電極24を形成する。この電極24を給電層とする電解メッキ法により光半導体素子14,15の上面にAuメッキ層26,27をそれぞれ形成する。次に、図18に示すように、フォトリソグラフィにより形成したレジスト(不図示)をマスクとして電極24をウエットエッチングする。ここで、分離溝13が深いと(例えば6μm以上)、光半導体素子14,15の上面と分離溝13の底面でレジストの転写条件を合わせることが難しい。従って、分離溝13内にレジスト残りが発生し、分離溝13内の電極24が完全にエッチングされず、隣接する光半導体素子14,15の電極が短絡する。また、電極24の物質として、ウエットエッチングできないPtを使用できない。従って、電極24がバリアメタルであるPtを含んでいないため、Auが結晶中に沈み込む。
【0025】
比較例2では、図1〜6の工程の後に、図19に示すように、光半導体素子14,15の上面に電極24をリフトオフ法により形成する。この際に、分離溝13内に電極24が形成されないようにする。この電極24を給電層とする電解メッキ法によりAuメッキ層26,27を形成する。次に、図20に示すように、フォトリソグラフィにより形成したレジスト(不図示)をマスクとして電極24をウエットエッチングする。比較例2では、分離溝13内に電極24を形成しないため、隣接する光半導体素子14,15の電極の短絡を防ぐことができる。しかし、電極24がPtを含んでいないため、Auが結晶中に沈み込む。
【0026】
比較例3では、図1〜9の工程の後に、図21に示すように、全面に電極24を形成する。光半導体素子14,15の上面にAuメッキ層26,27をそれぞれ形成する。次に、図22に示すように、フォトリソグラフィにより形成したレジスト(不図示)をマスクとして電極24をウエットエッチングする。比較例3では、Ptを含む電極21,22を形成するため、Auの結晶中への沈み込みを防ぐことができる。しかし、比較例1と同様に、隣接する光半導体素子14,15の電極が短絡する場合がある。
【0027】
これに対して、本実施の形態では、分離溝13内に電極24を形成しない。従って、Auメッキ層26,27を覆うレジスト30をフォトリソグラフィにより形成する際に、分離溝13内にレジスト残りが発生しても、隣接する光半導体素子14,15のAuメッキ層26,27の短絡は発生しない。
【0028】
また、本実施の形態では、光半導体素子14,15とAuメッキ層26,27との間に、Ptを含む電極21,22を形成する。このPtは、Auの結晶中への沈み込みを防止するバリアメタルである。従って、Auメッキ層26,27のAuが光半導体素子14,15の結晶中へ沈み込むのを防ぐことができる。この結果、信頼性を向上させることができる。
【0029】
また、本実施の形態では、光半導体素子14,15の上面と同じ高さである接続部16の上面に電極24を形成する。このため、Auメッキ層26,27を覆うレジスト30をフォトリソグラフィにより形成する際に、光半導体素子14,15の上面と接続部16の上面においてレジスト30の転写条件を合わせることが容易である。従って、接続部16の上面にレジスト残りは発生しない。よって、接続部16の上面に存在する電極24を確実にエッチングできるため、隣接する光半導体素子14,15のAuメッキ層26,27の短絡は発生しない。
【0030】
また、本実施の形態では、レジスト23を用いたリフトオフ法により、分離溝13内に電極24が形成されないようにする。このような簡単な製造工程により、隣接する光半導体素子14,15のAuメッキ層26,27の短絡を防ぐことができる。
【0031】
なお、本実施の形態では電極24が電極21,22の一端にのみ接続されているが、電極24が電極21,22上を覆っていてもよい。ただし、電極24が電極21,22の全てを覆う必要は無い。
【0032】
また、本実施の形態では2つの光半導体素子14,15が横に並んでいるが、これに限らず3つ以上の光半導体素子が横に並んでいてもよい。また、本実施の形態に係る光半導体装置は、半導体レーザアレイや端面入射導波路型受光素子アレイに適用することができる。
【符号の説明】
【0033】
1 n−InP基板(半導体基板)
13 分離溝
14 光半導体素子(第1の光半導体素子)
15 光半導体素子(第2の光半導体素子)
16 接続部
21 電極(第1の電極)
22 電極(第2の電極)
23 レジスト
24 電極(第3の電極)
26 Auメッキ層(第1のAuメッキ層)
27 Auメッキ層(第2のAuメッキ層)
【特許請求の範囲】
【請求項1】
半導体基板上に、分離溝で互いに分離された第1及び第2の光半導体素子を形成する工程と、
前記第1及び第2の光半導体素子の上面に、Ptを含む第1及び第2の電極をそれぞれ形成する工程と、
前記第1及び第2の電極に電気的に接続された第3の電極を形成する工程と、
前記第3の電極を給電層とした電解メッキ法により前記第1及び第2の電極上に第1及び第2のAuメッキ層をそれぞれ形成する工程と、
前記第1及び第2のAuメッキ層を覆うレジストをフォトリソグラフィにより形成する工程と、
前記レジストをマスクとして前記第3の電極をエッチングして前記第1の電極と前記第2の電極を電気的に分離する工程とを備え、
前記第3の電極を形成する際に、前記分離溝内に前記第3の電極が形成されないようにすることを特徴とする光半導体装置の製造方法。
【請求項2】
前記半導体基板上に、前記第1及び第2の光半導体素子の一部がそれぞれ接続され、前記第1及び第2の光半導体素子の上面と同じ高さの上面を持つ接続部を形成する工程を更に備え、
前記接続部の上面に前記第3の電極を形成することを特徴とする請求項1に記載の光半導体装置の製造方法。
【請求項3】
前記第3の電極を形成する工程は、
前記分離溝にレジストを埋め込む工程と、
前記レジストの上面及び前記接続部の上面に前記第3の電極を形成する工程と、
前記レジストと共に前記レジストの上面に存在する前記第3の電極を除去する工程とを有することを特徴とする請求項2に記載の光半導体装置の製造方法。
【請求項4】
前記第3の電極はPtを含まず、前記第3の電極をウエットエッチングすることを特徴とする請求項1〜3の何れか1項に記載の光半導体装置の製造方法。
【請求項1】
半導体基板上に、分離溝で互いに分離された第1及び第2の光半導体素子を形成する工程と、
前記第1及び第2の光半導体素子の上面に、Ptを含む第1及び第2の電極をそれぞれ形成する工程と、
前記第1及び第2の電極に電気的に接続された第3の電極を形成する工程と、
前記第3の電極を給電層とした電解メッキ法により前記第1及び第2の電極上に第1及び第2のAuメッキ層をそれぞれ形成する工程と、
前記第1及び第2のAuメッキ層を覆うレジストをフォトリソグラフィにより形成する工程と、
前記レジストをマスクとして前記第3の電極をエッチングして前記第1の電極と前記第2の電極を電気的に分離する工程とを備え、
前記第3の電極を形成する際に、前記分離溝内に前記第3の電極が形成されないようにすることを特徴とする光半導体装置の製造方法。
【請求項2】
前記半導体基板上に、前記第1及び第2の光半導体素子の一部がそれぞれ接続され、前記第1及び第2の光半導体素子の上面と同じ高さの上面を持つ接続部を形成する工程を更に備え、
前記接続部の上面に前記第3の電極を形成することを特徴とする請求項1に記載の光半導体装置の製造方法。
【請求項3】
前記第3の電極を形成する工程は、
前記分離溝にレジストを埋め込む工程と、
前記レジストの上面及び前記接続部の上面に前記第3の電極を形成する工程と、
前記レジストと共に前記レジストの上面に存在する前記第3の電極を除去する工程とを有することを特徴とする請求項2に記載の光半導体装置の製造方法。
【請求項4】
前記第3の電極はPtを含まず、前記第3の電極をウエットエッチングすることを特徴とする請求項1〜3の何れか1項に記載の光半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2013−105975(P2013−105975A)
【公開日】平成25年5月30日(2013.5.30)
【国際特許分類】
【出願番号】特願2011−250404(P2011−250404)
【出願日】平成23年11月16日(2011.11.16)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成25年5月30日(2013.5.30)
【国際特許分類】
【出願日】平成23年11月16日(2011.11.16)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]