光書込み装置、画像形成装置及び光書込み装置の制御方法
【課題】アドレス変換テーブルを設けることにより異なる種類のＬＥＤＡに対応可能な光書込み装置の装置構成を効率化する。
【解決手段】形成すべき画像を構成する画素の情報である画素情報を取得する速度変換部１２１と、画素情報の配列を変換する配列変換ＳＲＡＭ１２２と、感光体を露光する光源に応じた画素情報の配列の変換態様を示すアドレス変換テーブルを取得して記憶するリードアドレス発生メモリ１２４と、画素情報の配列の変換を制御するためのライトアドレス信号を生成して出力するデコータ１２５とを含み、前記リードアドレス発生メモリ１２４は、同時にアクセス可能な複数の記憶領域に分割されており、アドレス変換テーブルを複数の記憶領域に分割して記憶する。
【解決手段】形成すべき画像を構成する画素の情報である画素情報を取得する速度変換部１２１と、画素情報の配列を変換する配列変換ＳＲＡＭ１２２と、感光体を露光する光源に応じた画素情報の配列の変換態様を示すアドレス変換テーブルを取得して記憶するリードアドレス発生メモリ１２４と、画素情報の配列の変換を制御するためのライトアドレス信号を生成して出力するデコータ１２５とを含み、前記リードアドレス発生メモリ１２４は、同時にアクセス可能な複数の記憶領域に分割されており、アドレス変換テーブルを複数の記憶領域に分割して記憶する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光書込み装置、画像形成装置及び光書込み装置の制御方法に関し、特に、画像形成出力する対象の画像を構成する画素の配列変換に関する。
【背景技術】
【０００２】
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ及び書類の電子化に用いるスキャナ等の画像処理装置は欠かせない機器となっている。このような画像処理装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。
【０００３】
このような画像処理装置のうち、電子化された書類の出力に用いられる画像形成装置においては、電子写真方式の画像形成装置が広く用いられている。電子写真方式の画像形成装置においては、感光体を露光することにより静電潜像を形成し、トナー等の顕色剤を用いてその静電潜像を現像してトナー画像を形成し、そのトナー画像を用紙に転写することによって紙出力を行う。
【０００４】
電子写真方式の画像形成装置において、感光体を露光する光書込み装置にはＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）ラスター光学系方式とＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）書込み方式とがある。ＬＥＤ書込み方式の場合、ＬＥＤＡ（ＬＥＤ Ａｒｒａｙ）ヘッドを含む。
【０００５】
ＬＥＤ書込み方式の光書込み装置においては、上述したようにＬＥＤＡによって感光体ドラムを露光することにより静電潜像を形成する。そして、ＬＥＤＡに含まれるＬＥＤ素子の点灯／消灯は、画像形成出力する対象の画像に応じて制御される。そのため、ＬＥＤＡを制御する制御部は、画像形成出力する対象の画像の情報に基づいて各ＬＥＤ素子の点灯／消灯を示す画素情報が生成されると、生成された画素情報における画素の並び順をＬＥＤＡのドライバの構成に応じて変換し、変換後の並び順に従ってＬＥＤＡを発光制御する（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような技術の例として、画素情報を一時的に格納するためのＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、ＳＲＡＭに格納された画素情報を配列変換して読み出すためのリードアドレスカウンタ生成のための複数のカウンタから成る画像書込み制御部を用いることが考えられる。
【０００７】
しかしながら、この場合、複数のカウンタをドライバ回路に含むため、回路規模が大きくなり、コスト高となってしまう。また、このようなＬＥＤ書込み方式の光書込み装置は、画像形成装置のコントローラによって生成された画素情報に対して上述したような配列変換等の処理を行う制御装置と、ＬＥＤＡとが組み合わせられて構成される。そして、画素情報の配列変換ルールは接続されるＬＥＤＡによって異なるため、異なるＬＥＤＡが用いられる装置を設計する度に、制御装置も設計し直す必要があり、設計負荷がかかるという問題もある。
【０００８】
このような課題に対して、接続されるＬＥＤＡの配列変換ルールを示す情報（以降、アドレス変換テーブルとする）を記憶媒体に格納し、その情報に基づいて画素情報の配列変換を行うことにより、異なる種類のＬＥＤＡに対応可能とすることが考えられる。このような構成により、アドレス変換テーブルを書き換えることで、同一のＬＥＤＡの制御回路で様々な種類のＬＥＤＡに対応することが可能となる。
【０００９】
ここで、フルカラー等の複数色の出力に対応した電子写真方式の画像形成装置は、夫々の色に対応した複数のＬＥＤＡを含む。上述したような複数のＬＥＤＡを含む画像形成装置の場合、夫々のＬＥＤＡにおける画素情報の配列変換ルールが同一であれば、アドレス変換テーブルも共通化することにより、記憶媒体の記憶容量の削減や回路規模の削減を図ることが好ましい。
【００１０】
ここで、夫々のＬＥＤＡが露光する各色の感光体ドラムの副走査方向の位置が異なるため、感光体ドラム上に現像された各色のトナー像を重ね合わせるため、夫々のＬＥＤＡの点灯タイミングは異なることが一般的である。そして、夫々のＬＥＤＡの点灯タイミングが異なるため、夫々のＬＥＤＡに供給する配列変換の信号も異なることとなる。その結果、同一の配列変換ルールを適用するＬＥＤＡであっても、夫々別個にアドレス変換テーブルを設けることとなり、非効率な構成となってしまう。
【００１１】
本発明は、上記実情を考慮してなされたものであり、アドレス変換テーブルを設けることにより異なる種類のＬＥＤＡに対応可能な光書込み装置の装置構成を効率化することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の一態様は、感光体上に静電潜像を形成する光書込み装置であって、前記静電潜像として形成すべき画像を構成する画素の情報である画素情報を取得する画素情報取得部と、前記取得された画素情報の配列を変換する配列変換部と、前記感光体を露光する光源に応じた前記画素情報の配列の変換態様を示す配列変換情報を取得して記憶する配列変換情報記憶部と、前記記憶された配列変換情報に基づき、前記配列変換部による画素情報の配列の変換を制御するための配列変換制御信号を生成して出力する制御信号出力部とを含み、前記配列変換情報記憶部の記憶領域は、同時にアクセス可能な複数の記憶領域に分割されており、前記配列変換情報を前記複数の記憶領域に分割して記憶することを特徴とする。
【００１３】
また、本発明の他の態様は、画像形成装置であって、上記光書込み装置を含むことを特徴とする。
【００１４】
また、本発明の更に他の態様は、感光体上に静電潜像を形成する光書込み装置の制御方法であって、前記静電潜像として形成すべき画像を構成する画素の情報である画素情報を取得し、前記感光体を露光する光源に応じた前記画素情報の配列の変換態様を示す配列変換情報を取得して、同時にアクセス可能な複数の記憶領域に分割された記憶媒体における複数の記憶領域に分割して記憶し、前記分割して記憶された夫々の配列変換情報に基づき、前記画素情報の配列の変換を制御するための配列変換制御信号を生成して出力し、前記配列変換制御信号に応じて、前記取得された画素情報の配列を変換し、前記変換された画素情報に従って前記感光体を露光する光源を発光させることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、アドレス変換テーブルを設けることにより異なる種類のＬＥＤＡに対応可能な光書込み装置の装置構成を効率化することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る画像形成装置のハードウェア構成を示すブロック図である。
【図２】本発明の実施形態に係る画像形成装置の機能構成を示す図である。
【図３】本発明の実施形態に係るプリントエンジンの構成を示す図である。
【図４】本発明の実施形態に係る光書込み装置の構成を模式的に示す図である。
【図５】本発明の実施形態に係る光書込み装置の制御部を示すブロック図である。
【図６】本発明の実施形態に係るリードアドレス発生メモリにロードされるアドレス変換テーブルの例を示す図である。
【図７】本発明の実施形態に係るリードアドレス発生メモリに格納されたアドレス変換テーブルのデコータによる読み出し態様を示す図である。
【図８】本発明の他の実施形態に係るＬＥＤＡの構成を模式的に示す図である。
【図９】本発明の実施形態に係る一のＬＥＤＡの発光タイミングを示すタイミングチャートである。
【図１０】本発明の実施形態に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【図１１】本発明の実施形態に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【図１２】比較例に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【図１３】本発明の実施形態に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【図１４】本発明の実施形態に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、画像形成装置としての複合機（ＭＦＰ：Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）を例として説明する。尚、画像形成装置は複合機でなくとも良く、例えば、複写機、プリンタ、ファクシミリ装置等であっても良い。
【００１８】
図１は、本実施形態に係る画像形成装置１のハードウェア構成を示すブロック図である。図１に示すように、本実施形態に係る画像形成装置１は、一般的なサーバやＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等の情報処理端末と同様の構成に加えて、画像形成を実行するエンジンを有する。即ち、本実施形態に係る画像形成装置１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２、エンジン１３、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）１４及びＩ／Ｆ１５がバス１８を介して接続されている。また、Ｉ／Ｆ１５にはＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）１６及び操作部１７が接続されている。
【００１９】
ＣＰＵ１０は演算手段であり、画像形成装置１全体の動作を制御する。ＲＡＭ１１は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ＣＰＵ１０が情報を処理する際の作業領域として用いられる。ＲＯＭ１２は、読み出し専用の不揮発性記憶媒体であり、ファームウェア等のプログラムが格納されている。エンジン１３は、画像形成装置１において実際に画像形成を実行する機構である。
【００２０】
ＨＤＤ１４は、情報の読み書きが可能な不揮発性の記憶媒体であり、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）や各種の制御プログラム、アプリケーション・プログラム等が格納されている。Ｉ／Ｆ１５は、バス１８と各種のハードウェアやネットワーク等を接続し制御する。ＬＣＤ１６は、ユーザが画像形成装置１の状態を確認するための視覚的ユーザインタフェースである。操作部１７は、キーボードやマウス等、ユーザが画像形成装置１に情報を入力するためのユーザインタフェースである。
【００２１】
このようなハードウェア構成において、ＲＯＭ１２やＨＤＤ１４若しくは図示しない光学ディスク等の記録媒体に格納されたプログラムがＲＡＭ１１に読み出され、ＣＰＵ１０がそれらのプログラムに従って演算を行うことにより、ソフトウェア制御部が構成される。このようにして構成されたソフトウェア制御部と、ハードウェアとの組み合わせによって、本実施形態に係る画像形成装置１の機能を実現する機能ブロックが構成される。
【００２２】
次に、図２を参照して、本実施形態に係る画像形成装置１の機能構成について説明する。図２は、本実施形態に係る画像形成装置１の機能構成を示すブロック図である。図２に示すように、本実施形態に係る画像形成装置１は、コントローラ２０、ＡＤＦ（Ａｕｔｏ Ｄｏｃｕｍｅｎｎｔ Ｆｅｅｄｅｒ：原稿自動搬送装置）２１、スキャナユニット２２、排紙トレイ２３、ディスプレイパネル２４、給紙テーブル２５、プリントエンジン２６、排紙トレイ２７及びネットワークＩ／Ｆ２８を有する。
【００２３】
また、コントローラ２０は、主制御部３０、エンジン制御部３１、入出力制御部３２、画像処理部３３及び操作表示制御部３４を有する。図２に示すように、本実施形態に係る画像形成装置１は、スキャナユニット２２、プリントエンジン２６を有する複合機として構成されている。尚、図２においては、電気的接続を実線の矢印で示しており、用紙の流れを破線の矢印で示している。
【００２４】
ディスプレイパネル２４は、画像形成装置１の状態を視覚的に表示する出力インタフェースであると共に、タッチパネルとしてユーザが画像形成装置１を直接操作し若しくは画像形成装置１に対して情報を入力する際の入力インタフェース（操作部）でもある。ネットワークＩ／Ｆ２８は、画像形成装置１がネットワークを介して他の機器と通信するためのインタフェースであり、Ｅｔｈｅｒｎｅｔ（登録商標）やＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）インタフェースが用いられる。
【００２５】
コントローラ２０は、ソフトウェアとハードウェアとの組み合わせによって構成される。具体的には、ＲＯＭ１２や不揮発性メモリ並びにＨＤＤ１４や光学ディスク等の不揮発性記録媒体に格納されたファームウェア等の制御プログラムが、ＲＡＭ１１等の揮発性メモリ（以下、メモリ）にロードされ、ＣＰＵ１０の制御に従って構成されるソフトウェア制御部と集積回路などのハードウェアとによってコントローラ２０が構成される。コントローラ２０は、画像形成装置１全体を制御する制御部として機能する。
【００２６】
主制御部３０は、コントローラ２０に含まれる各部を制御する役割を担い、コントローラ２０の各部に命令を与える。エンジン制御部３１は、プリントエンジン２６やスキャナユニット２２等を制御若しくは駆動する駆動手段としての役割を担う。入出力制御部３２は、ネットワークＩ／Ｆ２８を介して入力される信号や命令を主制御部３０に入力する。また、主制御部３０は、入出力制御部３２を制御し、ネットワークＩ／Ｆ２８を介して他の機器にアクセスする。
【００２７】
画像処理部３３は、主制御部３０の制御に従い、入力された印刷ジョブに含まれる印刷情報に基づいて描画情報を生成する。この描画情報とは、画像形成部であるプリントエンジン２６が画像形成動作において形成すべき画像を描画するための情報であり、出力するべき画像を構成する画素の情報、即ち画素情報である。また、印刷ジョブに含まれる印刷情報とは、ＰＣ等の情報処理装置にインストールされたプリンタドライバによって画像形成装置１が認識可能な形式に変換された画像情報である。操作表示制御部３４は、ディスプレイパネル２４に情報表示を行い若しくはディスプレイパネル２４を介して入力された情報を主制御部３０に通知する。
【００２８】
画像形成装置１がプリンタとして動作する場合は、まず、入出力制御部３２がネットワークＩ／Ｆ２８を介して印刷ジョブを受信する。入出力制御部３２は、受信した印刷ジョブを主制御部３０に転送する。主制御部３０は、印刷ジョブを受信すると、画像処理部３３を制御して、印刷ジョブに含まれる印刷情報に基づいて描画情報を生成させる。
【００２９】
画像処理部３３によって描画情報が生成されると、エンジン制御部３１は、生成された描画情報に基づき、給紙テーブル２５から搬送される用紙に対して画像形成を実行する。即ち、プリントエンジン２６が画像形成部として機能する。プリントエンジン２６によって画像形成が施された用紙は排紙トレイ２７に排紙される。
【００３０】
次に、本実施形態に係るプリントエンジン２６の構成について、図３を参照して説明する。図３に示すように、本実施形態に係るプリントエンジン２６は、無端状移動手段である搬送ベルト１０５に沿って各色の画像形成部１０６が並べられた構成を備えるものであり、所謂タンデムタイプといわれるものである。すなわち、給紙トレイ１０１から給紙ローラ１０２と分離ローラ１０３とにより分離給紙される用紙（記録媒体の一例）１０４に転写するための中間転写画像が形成される中間転写ベルトである搬送ベルト１０５に沿って、この搬送ベルト１０５の搬送方向の上流側から順に、複数の画像形成部（電子写真プロセス部）１０６ＢＫ、１０６Ｍ、１０６Ｃ、１０６Ｙが配列されている。
【００３１】
これら複数の画像形成部１０６ＢＫ、１０６Ｍ、１０６Ｃ、１０６Ｙは、形成するトナー画像の色が異なるだけで内部構成は共通である。画像形成部１０６ＢＫはブラックの画像を、画像形成部１０６Ｍはマゼンタの画像を、画像形成部１０６Ｃはシアンの画像を、画像形成部１０６Ｙはイエローの画像をそれぞれ形成する。尚、以下の説明においては、画像形成部１０６ＢＫについて具体的に説明するが、他の画像形成部１０６Ｍ、１０６Ｃ、１０６Ｙは画像形成部１０６ＢＫと同様であるので、その画像形成部１０６Ｍ、１０６Ｃ、１０６Ｙの各構成要素については、画像形成部１０６ＢＫの各構成要素に付したＢＫに替えて、Ｍ、Ｃ、Ｙによって区別した符号を図に表示するにとどめ、説明を省略する。
【００３２】
搬送ベルト１０５は、回転駆動される駆動ローラ１０７と従動ローラ１０８とに架け渡されたエンドレスのベルト、即ち無端状ベルトである。この駆動ローラ１０７は、不図示の駆動モータにより回転駆動させられ、この駆動モータと、駆動ローラ１０７と、従動ローラ１０８とが、無端状移動手段である搬送ベルト１０５を移動させる駆動手段として機能する。
【００３３】
画像形成に際しては、回転駆動される搬送ベルト１０５に対して、最初の画像形成部１０６ＢＫが、ブラックのトナー画像を転写する。画像形成部１０６ＢＫは、感光体としての感光体ドラム１０９ＢＫ、この感光体ドラム１０９ＢＫの周囲に配置された帯電器１１０ＢＫ、光書込み装置２００、現像器１１２ＢＫ、感光体クリーナ（図示せず）、除電器１１３ＢＫ等から構成されている。光書込み装置２００は、夫々の感光体ドラム１０９ＢＫ、１０９Ｍ、１０９Ｃ、１０９Ｙ（以降、総じて「感光体ドラム１０９」という）に対して光を照射するように構成されている。
【００３４】
画像形成に際し、感光体ドラム１０９ＢＫの外周面は、暗中にて帯電器１１０ＢＫにより一様に帯電された後、光書込み装置２００からのブラック画像に対応した光源からの光により書込みが行われ、静電潜像が形成される。現像器１１２ＢＫは、この静電潜像をブラックトナーにより可視像化し、このことにより感光体ドラム１０９ＢＫ上にブラックのトナー画像が形成される。
【００３５】
このトナー画像は、感光体ドラム１０９ＢＫと搬送ベルト１０５とが当接若しくは最も接近する位置（転写位置）で、転写器１１５ＢＫの働きにより搬送ベルト１０５上に転写される。この転写により、搬送ベルト１０５上にブラックのトナーによる画像が形成される。トナー画像の転写が終了した感光体ドラム１０９ＢＫは、外周面に残留した不要なトナーを感光体クリーナにより払拭された後、除電器１１３ＢＫにより除電され、次の画像形成のために待機する。
【００３６】
以上のようにして、画像形成部１０６ＢＫにより搬送ベルト１０５上に転写されたブラックのトナー画像は、搬送ベルト１０５のローラ駆動により次の画像形成部１０６Ｍに搬送される。画像形成部１０６Ｍでは、画像形成部１０６ＢＫでの画像形成プロセスと同様のプロセスにより感光体ドラム１０９Ｍ上にマゼンタのトナー画像が形成され、そのトナー画像が既に形成されたブラックの画像に重畳されて転写される。
【００３７】
搬送ベルト１０５上に転写されたブラック、マゼンタのトナー画像は、さらに次の画像形成部１０６Ｃ、１０６Ｙに搬送され、同様の動作により、感光体ドラム１０９Ｃ上に形成されたシアンのトナー画像と、感光体ドラム１０９Ｙ上に形成されたイエローのトナー画像とが、既に転写されている画像上に重畳されて転写される。こうして、搬送ベルト１０５上にフルカラーの中間転写画像が形成される。
【００３８】
給紙トレイ１０１に収納された用紙１０４は最も上のものから順に送り出され、その搬送経路が搬送ベルト１０５と接触する位置若しくは最も接近する位置において、搬送ベルト１０５上に形成された中間転写画像がその紙面上に転写される。これにより、用紙１０４の紙面上に画像が形成される。紙面上に画像が形成された用紙１０４は更に搬送され、定着器１１６にて画像を定着された後、画像形成装置の外部に排紙される。
【００３９】
次に、本実施形態に係る光書込み装置１１１について説明する。図４は、本実施形態に係る光書込み装置１１１と感光体ドラム１０９との配置関係を示す図である。図４に示すように、各色の感光体ドラム１０９ＢＫ、１０９Ｍ、１０９Ｃ、１０９Ｙ夫々に照射される照射光は、光源であるＬＥＤＡ（ＬＥＤ Ａｒｒａｙ）１３０ＢＫ、１３０Ｍ、１３０Ｃ、１３０Ｙ（以降、総じてＬＥＤＡ１１２とする）から照射される。
【００４０】
ＬＥＤＡ１３０は、発光素子であるＬＥＤが、感光体ドラム１０９の主走査方向に並べられて構成されている。光書込み装置１１１に含まれる制御部は、主走査方向に並べられている夫々のＬＥＤの点灯／消灯状態を、コントローラ２０から入力された描画情報に基づいて主走査ライン毎に制御することにより、感光体ドラム１０９の表面を選択的に露光し、静電潜像を形成する。
【００４１】
次に、本実施形態に係る光書込み装置１１１の制御ブロックについて、図５を参照して説明する。図５は、本実施形態に係る光書込み装置１１１を制御する光書込み制御部１２０の機能構成及びＬＥＤＡ１３０との接続関係を示す図である。
【００４２】
図５に示すように、本実施形態に係る光書込み制御部１２０は、速度変換部１２１、配列変換ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２２、ＳＲＡＭ制御部１２３を含む。また、ＳＲＡＭ制御部１２３は、リードアドレス発生メモリ１２４、デコータ１２５、ライトアドレス発生部１２６、ＷＥ（Ｗｒｉｔｅ Ｅｎａｂｌｅ）生成部１２７を含む。
【００４３】
尚、プリントエンジン２６は、図１において説明した画像形成装置１本体と同様に、ＣＰＵ１０や、ＲＡＭ１１並びにＲＯＭ１２等の記憶媒体といった情報処理機構を含み、画像形成装置１のコントローラ２０と同様に、ＲＯＭ１２等の記憶媒体に記憶されている制御プログラムがＲＡＭ１１にロードされ、ＣＰＵ１０がそのプログラムに従って演算を行うことにより構成されるソフトウェア制御部と、ハードウェアとの組み合わせによって構成される。
【００４４】
そして、図５に示す光書込み装置１１１は、上述したように構成されるプリントエンジン２６の制御部によって制御される。図４において説明したように、ＬＥＤＡ１３０は、感光体ドラム１０９の各色に対応して設けられる。従って、光書込み制御部１２０においては、速度変換部１２１及び配列変換ＳＲＡＭ１２２も各色に対応して設けられる。
【００４５】
速度変換部１２１は、コントローラ２０から所定の周波数で画素毎に入力される画素情報の周波数を変換して配列変換ＳＲＡＭ１２２に格納する。本実施形態においては、配列変換ＳＲＡＭ１２２への画素情報の格納をライト動作として説明する。即ち、速度変換部１２１が、コントローラ２０から入力される画素情報を取得して配列変換ＳＲＡＭ１２２に格納する画素情報取得部として機能する。
【００４６】
配列変換ＳＲＡＭ１２２は、速度変換部１２１によって格納された画素情報を、ＳＲＡＭ制御部１２３の制御に従って配列を変換してＬＥＤＡ１３０に入力する。即ち、配列変換ＳＲＡＭ１２２が、配列変換部として機能する。本実施形態においては、配列変換ＳＲＡＭ１２２からＬＥＤＡ１３０への画素情報の入力をリード動作として説明する。
【００４７】
ＳＲＡＭ制御部１２３は、配列変換ＳＲＡＭ１２２の動作を制御する制御回路であり、上記ライド動作におけるライトタイミング及び画素情報を格納するライトアドレスを制御すると共に、上記リード動作において読み出す画素情報の配列の変換を制御する機能を有する。
【００４８】
リードアドレス発生メモリ１２４は、上記リード動作における画素情報の配列の変換ルールが記述されたアドレス変換テーブルを記憶する不揮発性の記憶媒体である。リードアドレス発生メモリ１２４には、プリントエンジン２６のＣＰＵ１０によってアドレス変換テーブルがロードされる。即ち、リードアドレス発生メモリ１２４が、画素情報の配列変換態様を示す配列変換情報を取得して記憶する配列変換情報記憶部である。
【００４９】
図６は、本実施形態に係るアドレス変換テーブルの例を示す図である。図６に示すように、本実施形態に係るアドレス変換テーブルにおいては、ＬＥＤＡ１３０に入力する画素の順番を示す“画素番号”と、それぞれの順番において読み出す画素が格納されているアドレスを示す“読出しアドレス”とが関連付けて格納されている。
【００５０】
図６に示すようなアドレス変換テーブルは、図１に示す構成と同様の情報処理機構によって構成されるプリントエンジン２６の制御部において、ＲＯＭ１２やＨＤＤ１４等の不揮発性の記憶媒体に格納されており、プリントエンジン２６の起動に応じて、ＣＰＵ１０の制御に従ってリードアドレス発生メモリ１２４にロードされる。
【００５１】
ここで、ＬＥＤＡ１３０は、複数のＬＥＤ素子が一方向に並べられて集積されたチップが、更に複数組み合わせられて１ラインの全範囲をカバー可能な主走査方向のサイズが構成される。これに応じて、図６に示すように、アドレス変換テーブルにおいては、夫々のチップ毎に“画素番号”と“読出しアドレス”とが関連付けられて格納されている。
【００５２】
デコータ１２５は、リードアドレス発生メモリ１２４に格納されたアドレス変換テーブルの情報を、配列変換ＳＲＡＭ１２２の配列変換制御のためのリードアドレス信号に変換して配列変換ＳＲＡＭ１２２に入力する。即ち、デコータ１２５は、リードアドレス発生メモリ１２４に格納されたアドレス変換テーブルに従い、配列変換ＳＲＡＭ１２２による配列変換を制御するための配列変換制御信号を出力する制御信号出力部として機能する。
【００５３】
本実施形態に係る配列変換ＳＲＡＭ１２２は、ＬＥＤＡ１３０に画素情報を入力する際に画素情報を読み出すアドレスを、図６に示すようなアドレス変換テーブルの情報に従って決定することにより、画素情報の配列変換を実行する。換言すると、配列変換ＳＲＡＭ１２２は、記憶した画素情報を読み出す順番を、デコータ１２５が出力する制御信号であるリードアドレス信号に従って変えることにより、配列変換を実行する。
【００５４】
ライトアドレス生成部１２６は、速度変換部１２１から配列変換ＳＲＡＭ１２２に入力される画素情報を格納するアドレスを指定するためのライトアドレス信号を出力する。本実施形態に係るライト動作においては、特に配列変換に関する処理は実行されず、速度変換部１２１から入力される画素情報は配列変換ＳＲＡＭ１２２におけるアドレスの順番に従って格納される。
【００５５】
ＷＥ生成部１２７は、速度変換部１２１から入力される画素情報を配列変換ＳＲＡＭ１２２に格納するタイミングを制御するためのライトイネーブル信号を出力する。配列変換ＳＲＡＭ１２２は、ＷＥ生成部１２７から入力されるライトイネーブル信号に応じて、ライドアドレス生成部１２６から入力されるライトアドレス信号に従ったアドレスに画素情報を格納する。
【００５６】
このような画像書込み制御部１２０の構成によれば、リードアドレス発生メモリ１２４に格納するアドレス変換テーブを変更することにより、同一の光書込み制御部１２０によって異なる種類のＬＥＤＡ１３０に対応することが可能となる。
【００５７】
ここで、異なる種類のＬＥＤＡ１３０とは、例えばＡ４用、Ａ３用等のサイズの異なるＬＥＤＡである。サイズが異なれば、主走査方向の画素数が異なり、その結果画素の配列変換ルールも当然異なることとなる。また、本実施形態に係る画像形成装置１のようにタンデムタイプのプリントエンジン２６を含む場合、各色毎に配列変換ルールが異なる場合もあり得る。
【００５８】
本実施形態に係る光書込み装置１１１によれば、リードアドレス発生メモリ１２４に格納されるアドレス変換テーブルをソフトウェアによって書き換えることが可能であるため、上述したような異なる種類のＬＥＤＡ１３０に対して、光書込み制御部１２０を再設計することなく容易に対応可能であり、簡易な構成により、異なる種類のＬＥＤＡに対応可能な光書込み装置を実現することができる。
【００５９】
ここで、本実施形態に係る要旨は、デコータ１２５によるリードアドレス発生メモリ１２４からのアドレス変換テーブルの読み出しと、夫々の配列変換ＳＲＡＭ１２２へのリードアドレス信号の入力の具体的な態様にある。以下、本実施形態の要旨に係る処理について説明する。
【００６０】
図７は、本実施形態に係る要旨、即ち、デコータ１２５によるリードアドレス発生メモリ１２４からのアドレス変換テーブルの読み出しと、夫々の配列変換ＳＲＡＭ１２２へのリードアドレス信号の入力の具体的な態様を示すブロック図である。図７においては、各色のＬＥＤＡ１３０に対応する夫々の配列変換ＳＲＡＭ１２２を、配列変換ＳＲＡＭ１２２ＢＫ、１２２Ｍ、１２２Ｃ、１２２Ｙとして夫々示している。
【００６１】
図７に示すように、リードアドレス発生メモリ１２４においては、記憶領域が分割されており、夫々の記憶領域には、“テーブル１”〜“テーブル４”の４つに分割されたアドレス変換テーブルが夫々格納されている。この分割されたアドレス変換テーブルは、例えば、図６に示すチップ毎のテーブルである。
【００６２】
デコータ１２５は、リードアドレス発生メモリ１２４において分割された夫々の領域（以降、分割領域とする）に対して、同時にアクセスすることが可能である。換言すると、本実施形態に係るリードアドレス発生メモリ１２４は、同時にアクセス可能な複数の記憶領域に分割されており、分割された夫々の記憶領域にアドレス変換テーブルを分割して記憶する。
【００６３】
即ち、配列変換ＳＲＡＭ１２２ＢＫに対しては、テーブル１をデコードして生成したリードアドレス信号を出力しつつ、配列変換ＳＲＡＭ１２２Ｍに対しては、テーブル２をデコードして生成したリードアドレス信号を出力することが可能である。これにより、１つのアドレス変換テーブルによって複数のＬＥＤＡ１３０の制御に対応可能とすることが本実施形態に係る要旨である。
【００６４】
次に、本実施形態に係る光書込み制御部１２０によるＬＥＤＡ１３０の制御態様について説明する。図８は、本実施形態に係るＬＥＤＡ１３０の構成を模式的に示す図である。図８に示すように、本実施形態に係るＬＥＤＡ１３０は、複数のＬＥＤチップ１３０ａ〜１３０ｄが主走査方向に連結されて組み合わされることにより構成されている。
【００６５】
また、本実施形態に係るＬＥＤＡ１３０においては、夫々のＬＥＤチップ１３０ａ〜１３０ｄは、図８に示すように副走査方向にずらされて配置されている。そのため、夫々のチップの発光タイミングが異なる。図９に、１つのＬＥＤＡ１３０についての発光タイミング及びリードアドレス発生メモリ１２４からの各テーブルの読み出しタイミングを示す。
【００６６】
図９において“ｈｓｙｎｃ”は水平同期信号であり、主走査ライン毎のタイミングの基準を示す信号である。図８に示すＬＥＤチップ１３０ａ〜１３０ｄをチップ１〜チップ４とすると、図９に示すように、ｈｓｙｎｃの立ち上がりに応じて、チップ１〜チップ４が順番に発光する。
【００６７】
そして、デコータ１２５は、ＬＥＤＡ１３０の発光タイミングに合わせて配列変換ＳＲＡＭ１２２にリードアドレス信号を入力する。そのため、夫々のチップに対応するテーブル１〜テーブル４の読み出しタイミングも、図９において“メモリリード”として示すように、夫々のチップの発光タイミングに応じたタイミングとなる。即ち、デコータ１２５は、それぞれのＬＥＤＡ１３０を１ライン分発光させるために、図７に示すテーブル１〜テーブル４を順番に読出し、１つの配列変換ＳＲＡＭ１２２に対して順番にリードアドレス信号を出力する。
【００６８】
次に、本実施形態に係る要旨となる制御の制御タイミングについて図１０を参照して説明する。図１０は、４つのＬＥＤＡ１３０ＢＫ〜１３０Ｙの発光タイミングに応じたアドレス変換テーブルのメモリリードのタイミングを示すタイミングチャートである。
【００６９】
図１０に示すように、４つのＬＥＤＡ１３０ＢＫ〜１３０Ｙ夫々の発光タイミングは、“ｈｓｙｎｃ＿ＢＫ”、“ｈｓｙｎｃ＿Ｍ”、“ｈｓｙｎｃ＿Ｃ”、“ｈｓｙｎｃ＿Ｙ”の４つのタイミングの異なる水平同期信号によって制御される。４つのＬＥＤＡ１３０夫々の発光タイミングは、図４に示すように副走査方向に順番に配置されている感光体ドラム１０９において現像されたトナー像が重ね合わせられるように、搬送ベルト１０５の搬送速度に応じてずらされている。また、４つのＬＥＤＡ１３０夫々の発光タイミングは、光書込み装置１１１の組み付け誤差や感光体ドラム１０９の組み付け誤差等によって生じる微小なタイミングのずれも吸収するように調整されている。
【００７０】
そして、図７において説明したように、本実施形態に係るリードアドレス発生メモリ１２４は、夫々の領域に対して並列してアクセスが可能なように記憶領域が分割されているため、デコーダ１２５は、夫々の分割領域に格納されているテーブルに対して並列してアクセスし、夫々のテーブルに基づいて生成したリードアドレス信号を夫々異なる配列変換ＳＲＡＭ１２２に入力する。
【００７１】
例えば、ＬＥＤＡ１３０ＢＫの発光制御タイミングは、図１０に示す“ｈｓｙｎｃ＿ＢＫ”によって制御される。ＬＥＤＡ１３０ＢＫのチップ４の発光タイミングにおいて、デコータ１２５は、テーブル４に基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２ＢＫに入力している。それと並行して、デコータ１２５は、テーブル３に基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２Ｍに、テーブル２に基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２Ｃに、テーブル１に基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２Ｙに、夫々入力している。
【００７２】
図１１は、ＬＥＤＡ１３０が、ＬＥＤＡ１３０ＢＫとＬＥＤＡ１３０Ｙとの２つの場合の例を示す図である。図１１の例の場合、リードアドレス発生メモリ１２４の記憶領域は２つの分割領域に分割されており、夫々の分割領域に“テーブル１”、“テーブル２”として分割されたアドレス変換テーブルが格納されている。この場合、図１１に示すように、配列変換ＳＲＡＭ１２２ＢＫに対してテーブル２に基づいて生成されたリードアドレス信号が出力されている間に、配列変換ＳＲＡＭ１２２Ｙに対してテーブル１に基づいて生成されたリードアドレス信号が出力されるような制御が可能となる。
【００７３】
図１２は、本実施形態に係る比較例として、リードアドレス発生用メモリ１２４が、夫々並行してアクセス可能な分割領域に分割されていない場合の例を示す図である。この例の場合、“ｈｓｙｎｃ＿ＢＫ”に応じて、配列変換ＳＲＡＭ１２２ＢＫにリードアドレス信号を入力するためにリードアドレス発生メモリ１２４にアクセスしている場合、そのリードアドレス発生メモリに対する他のアクセスが不可能である。
【００７４】
そのため、図１２にメモリ１〜４として示すように、配列変換ＳＲＡＭ１２２ＢＫにリードアドレス信号を入力するためのアドレス変換テーブルが格納されたメモリとは別のメモリを用意し、“ｈｓｙｎｃ＿Ｍ”、“ｈｓｙｎｃ＿Ｃ”、“ｈｓｙｎｃ＿Ｙ”に対応したリードアドレス信号を生成するためのアドレス変換テーブルを格納しておく必要がある。その結果、アドレス変換テーブルの容量が４倍となり、装置構成の非効率化や回路規模の大型化を招く。本実施形態によれば、このような課題を解決することが可能となる。
【００７５】
以上説明したように、本実施形態に係る光書込み制御部１２０を含む画像形成装置１においては、１つのアドレス変換テーブルのみで、複数のＬＥＤＡ１３０の発光を制御するためのリードアドレス信号を生成して出力することが可能となり、アドレス変換テーブルを設けることにより異なる種類のＬＥＤＡに対応可能な光書込み装置の装置構成を効率化することが可能となる。
【００７６】
尚、上記実施形態においては、図１０に示すように、４つのＬＥＤＡ１３０の発光タイミングがすべて異なる場合を例として説明した。ここで、上述したように、“ｈｓｙｎｃ＿ＢＫ”、“ｈｓｙｎｃ＿Ｍ”、“ｈｓｙｎｃ＿Ｃ”、“ｈｓｙｎｃ＿Ｙ”の４つの水平同期信号は、４つの感光体ドラム１０９の副走査方向の位置及び搬送ベルト１０５の搬送スピードに加えて、製造公差をも考慮してタイミングが調整されている。
【００７７】
従って、製造公差によるタイミングの調整量によっては、異なるＬＥＤＡ１３０に対応する水平同期信号のタイミングが一致する可能性がある。その場合、デコータ１２５は、図１３に示すように、異なるＬＥＤＡ１３０であっても同一のタイミングで同一のテーブルに基づいて生成したリードアドレス信号を入力する。図１３の例の場合、デコータ１２５は、リードアドレス発生メモリ１２４から読み出したテーブルに基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２ＢＫ及び配列変換ＳＲＡＭ１２２Ｃに入力する。
【００７８】
また、水平同期信号のタイミングが完全に一致しない場合であっても、夫々のチップ毎の発光期間との比較において一致しているとみなせる程度の微小な期間のずれであれば、一致しているとみなしてメモリリードのタイミングを制御しても良い。図１４は、そのような場合の例を示す図である。図１４に示すように、水平同期信号のずれが、同一であるとみなすことができる期間の閾値Ｔ以下であれば、図１３の例と同様に、デコータ１２５は同一のタイミングで同一のテーブルに基づいて生成したリードアドレス信号を入力する。
【００７９】
図１４に示すように、水平同期信号のタイミングが一致しているとみなして、２つの配列変換ＳＲＡＭ１２２に対して同一のタイミングでリードアドレス信号を入力した場合、一方のＬＥＤＡ１３０（図１４の例の場合、ＬＥＤＡ１３０Ｃ）の発光タイミングが、水平同期信号のズレ量の分ずれることとなる。従って、図１４に示す閾値Ｔは、一方のＬＥＤＡ１３０の発光タイミングのずれの許容値という意味合いを持つ。
【００８０】
この閾値Ｔの値の例としては、例えば、副走査方向の一画素分のずれ量に相当する期間である。このずれ量は、画像の大きさに応じて、十画素分のずれ量に相当する期間等に定めることもできる。このように閾値Ｔを定めることにより、ＬＥＤＡ１３０の制御構成の効率化を保ちつつ、形成される画像の画質をも保つことができる。
【符号の説明】
【００８１】
１ 画像形成装置
１０ ＣＰＵ
１１ ＲＡＭ
１２ ＲＯＭ
１３ エンジン
１４ ＨＤＤ
１５ Ｉ／Ｆ
１６ ＬＣＤ
１７ 操作部
１８ バス
２０ コントローラ
２１ ＡＤＦ
２２ スキャナユニット
２３ 排紙トレイ
２４ ディスプレイパネル
２５ 給紙テーブル
２６ プリントエンジン
２７ 排紙トレイ
２８ ネットワークＩ／Ｆ
３０ 主制御部
３１ エンジン制御部
３２ 入出力制御部
３３ 画像処理部
３４ 操作表示制御部
１０１ 給紙トレイ
１０２ 給紙ローラ
１０３ 分離ローラ
１０４ 用紙
１０５ 搬送ベルト
１０６ＢＫ、１０６Ｃ、１０６Ｍ、１０６Ｙ 画像形成部
１０７ 駆動ローラ
１０８ 従動ローラ
１０９ＢＫ、１０９Ｃ、１０９Ｍ、１０９Ｙ 感光体ドラム
１１０ＢＫ 帯電器
１１１光書込み装置
１１２ＢＫ、１１２Ｃ、１１２Ｍ、１１２Ｙ 現像器
１１３ＢＫ、１１３Ｃ、１１３Ｍ、１１３Ｙ 除電器
１１５ＢＫ、１１５Ｃ、１１５Ｍ、１１５Ｙ 転写器
１１６ 定着器
１２０ 光書込み制御部
１２１ 速度変換部
１２２ 配列変換ＳＲＡＭ
１２３ ＳＲＡＭ制御部
１２４ リードアドレス発生メモリ
１２５ デコータ
１２６ ライトアドレス生成部
１２７ ＷＥ生成部
１３０、１３０ＢＫ、１３０Ｍ、１３０Ｃ、１３０Ｙ ＬＥＤＡ
１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ ＬＥＤチップ
【先行技術文献】
【特許文献】
【００８２】
【特許文献１】特開２００８−０７０４６９号公報
【技術分野】
【０００１】
本発明は、光書込み装置、画像形成装置及び光書込み装置の制御方法に関し、特に、画像形成出力する対象の画像を構成する画素の配列変換に関する。
【背景技術】
【０００２】
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ及び書類の電子化に用いるスキャナ等の画像処理装置は欠かせない機器となっている。このような画像処理装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。
【０００３】
このような画像処理装置のうち、電子化された書類の出力に用いられる画像形成装置においては、電子写真方式の画像形成装置が広く用いられている。電子写真方式の画像形成装置においては、感光体を露光することにより静電潜像を形成し、トナー等の顕色剤を用いてその静電潜像を現像してトナー画像を形成し、そのトナー画像を用紙に転写することによって紙出力を行う。
【０００４】
電子写真方式の画像形成装置において、感光体を露光する光書込み装置にはＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）ラスター光学系方式とＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）書込み方式とがある。ＬＥＤ書込み方式の場合、ＬＥＤＡ（ＬＥＤ Ａｒｒａｙ）ヘッドを含む。
【０００５】
ＬＥＤ書込み方式の光書込み装置においては、上述したようにＬＥＤＡによって感光体ドラムを露光することにより静電潜像を形成する。そして、ＬＥＤＡに含まれるＬＥＤ素子の点灯／消灯は、画像形成出力する対象の画像に応じて制御される。そのため、ＬＥＤＡを制御する制御部は、画像形成出力する対象の画像の情報に基づいて各ＬＥＤ素子の点灯／消灯を示す画素情報が生成されると、生成された画素情報における画素の並び順をＬＥＤＡのドライバの構成に応じて変換し、変換後の並び順に従ってＬＥＤＡを発光制御する（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような技術の例として、画素情報を一時的に格納するためのＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、ＳＲＡＭに格納された画素情報を配列変換して読み出すためのリードアドレスカウンタ生成のための複数のカウンタから成る画像書込み制御部を用いることが考えられる。
【０００７】
しかしながら、この場合、複数のカウンタをドライバ回路に含むため、回路規模が大きくなり、コスト高となってしまう。また、このようなＬＥＤ書込み方式の光書込み装置は、画像形成装置のコントローラによって生成された画素情報に対して上述したような配列変換等の処理を行う制御装置と、ＬＥＤＡとが組み合わせられて構成される。そして、画素情報の配列変換ルールは接続されるＬＥＤＡによって異なるため、異なるＬＥＤＡが用いられる装置を設計する度に、制御装置も設計し直す必要があり、設計負荷がかかるという問題もある。
【０００８】
このような課題に対して、接続されるＬＥＤＡの配列変換ルールを示す情報（以降、アドレス変換テーブルとする）を記憶媒体に格納し、その情報に基づいて画素情報の配列変換を行うことにより、異なる種類のＬＥＤＡに対応可能とすることが考えられる。このような構成により、アドレス変換テーブルを書き換えることで、同一のＬＥＤＡの制御回路で様々な種類のＬＥＤＡに対応することが可能となる。
【０００９】
ここで、フルカラー等の複数色の出力に対応した電子写真方式の画像形成装置は、夫々の色に対応した複数のＬＥＤＡを含む。上述したような複数のＬＥＤＡを含む画像形成装置の場合、夫々のＬＥＤＡにおける画素情報の配列変換ルールが同一であれば、アドレス変換テーブルも共通化することにより、記憶媒体の記憶容量の削減や回路規模の削減を図ることが好ましい。
【００１０】
ここで、夫々のＬＥＤＡが露光する各色の感光体ドラムの副走査方向の位置が異なるため、感光体ドラム上に現像された各色のトナー像を重ね合わせるため、夫々のＬＥＤＡの点灯タイミングは異なることが一般的である。そして、夫々のＬＥＤＡの点灯タイミングが異なるため、夫々のＬＥＤＡに供給する配列変換の信号も異なることとなる。その結果、同一の配列変換ルールを適用するＬＥＤＡであっても、夫々別個にアドレス変換テーブルを設けることとなり、非効率な構成となってしまう。
【００１１】
本発明は、上記実情を考慮してなされたものであり、アドレス変換テーブルを設けることにより異なる種類のＬＥＤＡに対応可能な光書込み装置の装置構成を効率化することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の一態様は、感光体上に静電潜像を形成する光書込み装置であって、前記静電潜像として形成すべき画像を構成する画素の情報である画素情報を取得する画素情報取得部と、前記取得された画素情報の配列を変換する配列変換部と、前記感光体を露光する光源に応じた前記画素情報の配列の変換態様を示す配列変換情報を取得して記憶する配列変換情報記憶部と、前記記憶された配列変換情報に基づき、前記配列変換部による画素情報の配列の変換を制御するための配列変換制御信号を生成して出力する制御信号出力部とを含み、前記配列変換情報記憶部の記憶領域は、同時にアクセス可能な複数の記憶領域に分割されており、前記配列変換情報を前記複数の記憶領域に分割して記憶することを特徴とする。
【００１３】
また、本発明の他の態様は、画像形成装置であって、上記光書込み装置を含むことを特徴とする。
【００１４】
また、本発明の更に他の態様は、感光体上に静電潜像を形成する光書込み装置の制御方法であって、前記静電潜像として形成すべき画像を構成する画素の情報である画素情報を取得し、前記感光体を露光する光源に応じた前記画素情報の配列の変換態様を示す配列変換情報を取得して、同時にアクセス可能な複数の記憶領域に分割された記憶媒体における複数の記憶領域に分割して記憶し、前記分割して記憶された夫々の配列変換情報に基づき、前記画素情報の配列の変換を制御するための配列変換制御信号を生成して出力し、前記配列変換制御信号に応じて、前記取得された画素情報の配列を変換し、前記変換された画素情報に従って前記感光体を露光する光源を発光させることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、アドレス変換テーブルを設けることにより異なる種類のＬＥＤＡに対応可能な光書込み装置の装置構成を効率化することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る画像形成装置のハードウェア構成を示すブロック図である。
【図２】本発明の実施形態に係る画像形成装置の機能構成を示す図である。
【図３】本発明の実施形態に係るプリントエンジンの構成を示す図である。
【図４】本発明の実施形態に係る光書込み装置の構成を模式的に示す図である。
【図５】本発明の実施形態に係る光書込み装置の制御部を示すブロック図である。
【図６】本発明の実施形態に係るリードアドレス発生メモリにロードされるアドレス変換テーブルの例を示す図である。
【図７】本発明の実施形態に係るリードアドレス発生メモリに格納されたアドレス変換テーブルのデコータによる読み出し態様を示す図である。
【図８】本発明の他の実施形態に係るＬＥＤＡの構成を模式的に示す図である。
【図９】本発明の実施形態に係る一のＬＥＤＡの発光タイミングを示すタイミングチャートである。
【図１０】本発明の実施形態に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【図１１】本発明の実施形態に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【図１２】比較例に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【図１３】本発明の実施形態に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【図１４】本発明の実施形態に係る複数のＬＥＤＡのアドレス変換テーブルのリードタイミングを示すタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、画像形成装置としての複合機（ＭＦＰ：Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）を例として説明する。尚、画像形成装置は複合機でなくとも良く、例えば、複写機、プリンタ、ファクシミリ装置等であっても良い。
【００１８】
図１は、本実施形態に係る画像形成装置１のハードウェア構成を示すブロック図である。図１に示すように、本実施形態に係る画像形成装置１は、一般的なサーバやＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等の情報処理端末と同様の構成に加えて、画像形成を実行するエンジンを有する。即ち、本実施形態に係る画像形成装置１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２、エンジン１３、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）１４及びＩ／Ｆ１５がバス１８を介して接続されている。また、Ｉ／Ｆ１５にはＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）１６及び操作部１７が接続されている。
【００１９】
ＣＰＵ１０は演算手段であり、画像形成装置１全体の動作を制御する。ＲＡＭ１１は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ＣＰＵ１０が情報を処理する際の作業領域として用いられる。ＲＯＭ１２は、読み出し専用の不揮発性記憶媒体であり、ファームウェア等のプログラムが格納されている。エンジン１３は、画像形成装置１において実際に画像形成を実行する機構である。
【００２０】
ＨＤＤ１４は、情報の読み書きが可能な不揮発性の記憶媒体であり、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）や各種の制御プログラム、アプリケーション・プログラム等が格納されている。Ｉ／Ｆ１５は、バス１８と各種のハードウェアやネットワーク等を接続し制御する。ＬＣＤ１６は、ユーザが画像形成装置１の状態を確認するための視覚的ユーザインタフェースである。操作部１７は、キーボードやマウス等、ユーザが画像形成装置１に情報を入力するためのユーザインタフェースである。
【００２１】
このようなハードウェア構成において、ＲＯＭ１２やＨＤＤ１４若しくは図示しない光学ディスク等の記録媒体に格納されたプログラムがＲＡＭ１１に読み出され、ＣＰＵ１０がそれらのプログラムに従って演算を行うことにより、ソフトウェア制御部が構成される。このようにして構成されたソフトウェア制御部と、ハードウェアとの組み合わせによって、本実施形態に係る画像形成装置１の機能を実現する機能ブロックが構成される。
【００２２】
次に、図２を参照して、本実施形態に係る画像形成装置１の機能構成について説明する。図２は、本実施形態に係る画像形成装置１の機能構成を示すブロック図である。図２に示すように、本実施形態に係る画像形成装置１は、コントローラ２０、ＡＤＦ（Ａｕｔｏ Ｄｏｃｕｍｅｎｎｔ Ｆｅｅｄｅｒ：原稿自動搬送装置）２１、スキャナユニット２２、排紙トレイ２３、ディスプレイパネル２４、給紙テーブル２５、プリントエンジン２６、排紙トレイ２７及びネットワークＩ／Ｆ２８を有する。
【００２３】
また、コントローラ２０は、主制御部３０、エンジン制御部３１、入出力制御部３２、画像処理部３３及び操作表示制御部３４を有する。図２に示すように、本実施形態に係る画像形成装置１は、スキャナユニット２２、プリントエンジン２６を有する複合機として構成されている。尚、図２においては、電気的接続を実線の矢印で示しており、用紙の流れを破線の矢印で示している。
【００２４】
ディスプレイパネル２４は、画像形成装置１の状態を視覚的に表示する出力インタフェースであると共に、タッチパネルとしてユーザが画像形成装置１を直接操作し若しくは画像形成装置１に対して情報を入力する際の入力インタフェース（操作部）でもある。ネットワークＩ／Ｆ２８は、画像形成装置１がネットワークを介して他の機器と通信するためのインタフェースであり、Ｅｔｈｅｒｎｅｔ（登録商標）やＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）インタフェースが用いられる。
【００２５】
コントローラ２０は、ソフトウェアとハードウェアとの組み合わせによって構成される。具体的には、ＲＯＭ１２や不揮発性メモリ並びにＨＤＤ１４や光学ディスク等の不揮発性記録媒体に格納されたファームウェア等の制御プログラムが、ＲＡＭ１１等の揮発性メモリ（以下、メモリ）にロードされ、ＣＰＵ１０の制御に従って構成されるソフトウェア制御部と集積回路などのハードウェアとによってコントローラ２０が構成される。コントローラ２０は、画像形成装置１全体を制御する制御部として機能する。
【００２６】
主制御部３０は、コントローラ２０に含まれる各部を制御する役割を担い、コントローラ２０の各部に命令を与える。エンジン制御部３１は、プリントエンジン２６やスキャナユニット２２等を制御若しくは駆動する駆動手段としての役割を担う。入出力制御部３２は、ネットワークＩ／Ｆ２８を介して入力される信号や命令を主制御部３０に入力する。また、主制御部３０は、入出力制御部３２を制御し、ネットワークＩ／Ｆ２８を介して他の機器にアクセスする。
【００２７】
画像処理部３３は、主制御部３０の制御に従い、入力された印刷ジョブに含まれる印刷情報に基づいて描画情報を生成する。この描画情報とは、画像形成部であるプリントエンジン２６が画像形成動作において形成すべき画像を描画するための情報であり、出力するべき画像を構成する画素の情報、即ち画素情報である。また、印刷ジョブに含まれる印刷情報とは、ＰＣ等の情報処理装置にインストールされたプリンタドライバによって画像形成装置１が認識可能な形式に変換された画像情報である。操作表示制御部３４は、ディスプレイパネル２４に情報表示を行い若しくはディスプレイパネル２４を介して入力された情報を主制御部３０に通知する。
【００２８】
画像形成装置１がプリンタとして動作する場合は、まず、入出力制御部３２がネットワークＩ／Ｆ２８を介して印刷ジョブを受信する。入出力制御部３２は、受信した印刷ジョブを主制御部３０に転送する。主制御部３０は、印刷ジョブを受信すると、画像処理部３３を制御して、印刷ジョブに含まれる印刷情報に基づいて描画情報を生成させる。
【００２９】
画像処理部３３によって描画情報が生成されると、エンジン制御部３１は、生成された描画情報に基づき、給紙テーブル２５から搬送される用紙に対して画像形成を実行する。即ち、プリントエンジン２６が画像形成部として機能する。プリントエンジン２６によって画像形成が施された用紙は排紙トレイ２７に排紙される。
【００３０】
次に、本実施形態に係るプリントエンジン２６の構成について、図３を参照して説明する。図３に示すように、本実施形態に係るプリントエンジン２６は、無端状移動手段である搬送ベルト１０５に沿って各色の画像形成部１０６が並べられた構成を備えるものであり、所謂タンデムタイプといわれるものである。すなわち、給紙トレイ１０１から給紙ローラ１０２と分離ローラ１０３とにより分離給紙される用紙（記録媒体の一例）１０４に転写するための中間転写画像が形成される中間転写ベルトである搬送ベルト１０５に沿って、この搬送ベルト１０５の搬送方向の上流側から順に、複数の画像形成部（電子写真プロセス部）１０６ＢＫ、１０６Ｍ、１０６Ｃ、１０６Ｙが配列されている。
【００３１】
これら複数の画像形成部１０６ＢＫ、１０６Ｍ、１０６Ｃ、１０６Ｙは、形成するトナー画像の色が異なるだけで内部構成は共通である。画像形成部１０６ＢＫはブラックの画像を、画像形成部１０６Ｍはマゼンタの画像を、画像形成部１０６Ｃはシアンの画像を、画像形成部１０６Ｙはイエローの画像をそれぞれ形成する。尚、以下の説明においては、画像形成部１０６ＢＫについて具体的に説明するが、他の画像形成部１０６Ｍ、１０６Ｃ、１０６Ｙは画像形成部１０６ＢＫと同様であるので、その画像形成部１０６Ｍ、１０６Ｃ、１０６Ｙの各構成要素については、画像形成部１０６ＢＫの各構成要素に付したＢＫに替えて、Ｍ、Ｃ、Ｙによって区別した符号を図に表示するにとどめ、説明を省略する。
【００３２】
搬送ベルト１０５は、回転駆動される駆動ローラ１０７と従動ローラ１０８とに架け渡されたエンドレスのベルト、即ち無端状ベルトである。この駆動ローラ１０７は、不図示の駆動モータにより回転駆動させられ、この駆動モータと、駆動ローラ１０７と、従動ローラ１０８とが、無端状移動手段である搬送ベルト１０５を移動させる駆動手段として機能する。
【００３３】
画像形成に際しては、回転駆動される搬送ベルト１０５に対して、最初の画像形成部１０６ＢＫが、ブラックのトナー画像を転写する。画像形成部１０６ＢＫは、感光体としての感光体ドラム１０９ＢＫ、この感光体ドラム１０９ＢＫの周囲に配置された帯電器１１０ＢＫ、光書込み装置２００、現像器１１２ＢＫ、感光体クリーナ（図示せず）、除電器１１３ＢＫ等から構成されている。光書込み装置２００は、夫々の感光体ドラム１０９ＢＫ、１０９Ｍ、１０９Ｃ、１０９Ｙ（以降、総じて「感光体ドラム１０９」という）に対して光を照射するように構成されている。
【００３４】
画像形成に際し、感光体ドラム１０９ＢＫの外周面は、暗中にて帯電器１１０ＢＫにより一様に帯電された後、光書込み装置２００からのブラック画像に対応した光源からの光により書込みが行われ、静電潜像が形成される。現像器１１２ＢＫは、この静電潜像をブラックトナーにより可視像化し、このことにより感光体ドラム１０９ＢＫ上にブラックのトナー画像が形成される。
【００３５】
このトナー画像は、感光体ドラム１０９ＢＫと搬送ベルト１０５とが当接若しくは最も接近する位置（転写位置）で、転写器１１５ＢＫの働きにより搬送ベルト１０５上に転写される。この転写により、搬送ベルト１０５上にブラックのトナーによる画像が形成される。トナー画像の転写が終了した感光体ドラム１０９ＢＫは、外周面に残留した不要なトナーを感光体クリーナにより払拭された後、除電器１１３ＢＫにより除電され、次の画像形成のために待機する。
【００３６】
以上のようにして、画像形成部１０６ＢＫにより搬送ベルト１０５上に転写されたブラックのトナー画像は、搬送ベルト１０５のローラ駆動により次の画像形成部１０６Ｍに搬送される。画像形成部１０６Ｍでは、画像形成部１０６ＢＫでの画像形成プロセスと同様のプロセスにより感光体ドラム１０９Ｍ上にマゼンタのトナー画像が形成され、そのトナー画像が既に形成されたブラックの画像に重畳されて転写される。
【００３７】
搬送ベルト１０５上に転写されたブラック、マゼンタのトナー画像は、さらに次の画像形成部１０６Ｃ、１０６Ｙに搬送され、同様の動作により、感光体ドラム１０９Ｃ上に形成されたシアンのトナー画像と、感光体ドラム１０９Ｙ上に形成されたイエローのトナー画像とが、既に転写されている画像上に重畳されて転写される。こうして、搬送ベルト１０５上にフルカラーの中間転写画像が形成される。
【００３８】
給紙トレイ１０１に収納された用紙１０４は最も上のものから順に送り出され、その搬送経路が搬送ベルト１０５と接触する位置若しくは最も接近する位置において、搬送ベルト１０５上に形成された中間転写画像がその紙面上に転写される。これにより、用紙１０４の紙面上に画像が形成される。紙面上に画像が形成された用紙１０４は更に搬送され、定着器１１６にて画像を定着された後、画像形成装置の外部に排紙される。
【００３９】
次に、本実施形態に係る光書込み装置１１１について説明する。図４は、本実施形態に係る光書込み装置１１１と感光体ドラム１０９との配置関係を示す図である。図４に示すように、各色の感光体ドラム１０９ＢＫ、１０９Ｍ、１０９Ｃ、１０９Ｙ夫々に照射される照射光は、光源であるＬＥＤＡ（ＬＥＤ Ａｒｒａｙ）１３０ＢＫ、１３０Ｍ、１３０Ｃ、１３０Ｙ（以降、総じてＬＥＤＡ１１２とする）から照射される。
【００４０】
ＬＥＤＡ１３０は、発光素子であるＬＥＤが、感光体ドラム１０９の主走査方向に並べられて構成されている。光書込み装置１１１に含まれる制御部は、主走査方向に並べられている夫々のＬＥＤの点灯／消灯状態を、コントローラ２０から入力された描画情報に基づいて主走査ライン毎に制御することにより、感光体ドラム１０９の表面を選択的に露光し、静電潜像を形成する。
【００４１】
次に、本実施形態に係る光書込み装置１１１の制御ブロックについて、図５を参照して説明する。図５は、本実施形態に係る光書込み装置１１１を制御する光書込み制御部１２０の機能構成及びＬＥＤＡ１３０との接続関係を示す図である。
【００４２】
図５に示すように、本実施形態に係る光書込み制御部１２０は、速度変換部１２１、配列変換ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２２、ＳＲＡＭ制御部１２３を含む。また、ＳＲＡＭ制御部１２３は、リードアドレス発生メモリ１２４、デコータ１２５、ライトアドレス発生部１２６、ＷＥ（Ｗｒｉｔｅ Ｅｎａｂｌｅ）生成部１２７を含む。
【００４３】
尚、プリントエンジン２６は、図１において説明した画像形成装置１本体と同様に、ＣＰＵ１０や、ＲＡＭ１１並びにＲＯＭ１２等の記憶媒体といった情報処理機構を含み、画像形成装置１のコントローラ２０と同様に、ＲＯＭ１２等の記憶媒体に記憶されている制御プログラムがＲＡＭ１１にロードされ、ＣＰＵ１０がそのプログラムに従って演算を行うことにより構成されるソフトウェア制御部と、ハードウェアとの組み合わせによって構成される。
【００４４】
そして、図５に示す光書込み装置１１１は、上述したように構成されるプリントエンジン２６の制御部によって制御される。図４において説明したように、ＬＥＤＡ１３０は、感光体ドラム１０９の各色に対応して設けられる。従って、光書込み制御部１２０においては、速度変換部１２１及び配列変換ＳＲＡＭ１２２も各色に対応して設けられる。
【００４５】
速度変換部１２１は、コントローラ２０から所定の周波数で画素毎に入力される画素情報の周波数を変換して配列変換ＳＲＡＭ１２２に格納する。本実施形態においては、配列変換ＳＲＡＭ１２２への画素情報の格納をライト動作として説明する。即ち、速度変換部１２１が、コントローラ２０から入力される画素情報を取得して配列変換ＳＲＡＭ１２２に格納する画素情報取得部として機能する。
【００４６】
配列変換ＳＲＡＭ１２２は、速度変換部１２１によって格納された画素情報を、ＳＲＡＭ制御部１２３の制御に従って配列を変換してＬＥＤＡ１３０に入力する。即ち、配列変換ＳＲＡＭ１２２が、配列変換部として機能する。本実施形態においては、配列変換ＳＲＡＭ１２２からＬＥＤＡ１３０への画素情報の入力をリード動作として説明する。
【００４７】
ＳＲＡＭ制御部１２３は、配列変換ＳＲＡＭ１２２の動作を制御する制御回路であり、上記ライド動作におけるライトタイミング及び画素情報を格納するライトアドレスを制御すると共に、上記リード動作において読み出す画素情報の配列の変換を制御する機能を有する。
【００４８】
リードアドレス発生メモリ１２４は、上記リード動作における画素情報の配列の変換ルールが記述されたアドレス変換テーブルを記憶する不揮発性の記憶媒体である。リードアドレス発生メモリ１２４には、プリントエンジン２６のＣＰＵ１０によってアドレス変換テーブルがロードされる。即ち、リードアドレス発生メモリ１２４が、画素情報の配列変換態様を示す配列変換情報を取得して記憶する配列変換情報記憶部である。
【００４９】
図６は、本実施形態に係るアドレス変換テーブルの例を示す図である。図６に示すように、本実施形態に係るアドレス変換テーブルにおいては、ＬＥＤＡ１３０に入力する画素の順番を示す“画素番号”と、それぞれの順番において読み出す画素が格納されているアドレスを示す“読出しアドレス”とが関連付けて格納されている。
【００５０】
図６に示すようなアドレス変換テーブルは、図１に示す構成と同様の情報処理機構によって構成されるプリントエンジン２６の制御部において、ＲＯＭ１２やＨＤＤ１４等の不揮発性の記憶媒体に格納されており、プリントエンジン２６の起動に応じて、ＣＰＵ１０の制御に従ってリードアドレス発生メモリ１２４にロードされる。
【００５１】
ここで、ＬＥＤＡ１３０は、複数のＬＥＤ素子が一方向に並べられて集積されたチップが、更に複数組み合わせられて１ラインの全範囲をカバー可能な主走査方向のサイズが構成される。これに応じて、図６に示すように、アドレス変換テーブルにおいては、夫々のチップ毎に“画素番号”と“読出しアドレス”とが関連付けられて格納されている。
【００５２】
デコータ１２５は、リードアドレス発生メモリ１２４に格納されたアドレス変換テーブルの情報を、配列変換ＳＲＡＭ１２２の配列変換制御のためのリードアドレス信号に変換して配列変換ＳＲＡＭ１２２に入力する。即ち、デコータ１２５は、リードアドレス発生メモリ１２４に格納されたアドレス変換テーブルに従い、配列変換ＳＲＡＭ１２２による配列変換を制御するための配列変換制御信号を出力する制御信号出力部として機能する。
【００５３】
本実施形態に係る配列変換ＳＲＡＭ１２２は、ＬＥＤＡ１３０に画素情報を入力する際に画素情報を読み出すアドレスを、図６に示すようなアドレス変換テーブルの情報に従って決定することにより、画素情報の配列変換を実行する。換言すると、配列変換ＳＲＡＭ１２２は、記憶した画素情報を読み出す順番を、デコータ１２５が出力する制御信号であるリードアドレス信号に従って変えることにより、配列変換を実行する。
【００５４】
ライトアドレス生成部１２６は、速度変換部１２１から配列変換ＳＲＡＭ１２２に入力される画素情報を格納するアドレスを指定するためのライトアドレス信号を出力する。本実施形態に係るライト動作においては、特に配列変換に関する処理は実行されず、速度変換部１２１から入力される画素情報は配列変換ＳＲＡＭ１２２におけるアドレスの順番に従って格納される。
【００５５】
ＷＥ生成部１２７は、速度変換部１２１から入力される画素情報を配列変換ＳＲＡＭ１２２に格納するタイミングを制御するためのライトイネーブル信号を出力する。配列変換ＳＲＡＭ１２２は、ＷＥ生成部１２７から入力されるライトイネーブル信号に応じて、ライドアドレス生成部１２６から入力されるライトアドレス信号に従ったアドレスに画素情報を格納する。
【００５６】
このような画像書込み制御部１２０の構成によれば、リードアドレス発生メモリ１２４に格納するアドレス変換テーブを変更することにより、同一の光書込み制御部１２０によって異なる種類のＬＥＤＡ１３０に対応することが可能となる。
【００５７】
ここで、異なる種類のＬＥＤＡ１３０とは、例えばＡ４用、Ａ３用等のサイズの異なるＬＥＤＡである。サイズが異なれば、主走査方向の画素数が異なり、その結果画素の配列変換ルールも当然異なることとなる。また、本実施形態に係る画像形成装置１のようにタンデムタイプのプリントエンジン２６を含む場合、各色毎に配列変換ルールが異なる場合もあり得る。
【００５８】
本実施形態に係る光書込み装置１１１によれば、リードアドレス発生メモリ１２４に格納されるアドレス変換テーブルをソフトウェアによって書き換えることが可能であるため、上述したような異なる種類のＬＥＤＡ１３０に対して、光書込み制御部１２０を再設計することなく容易に対応可能であり、簡易な構成により、異なる種類のＬＥＤＡに対応可能な光書込み装置を実現することができる。
【００５９】
ここで、本実施形態に係る要旨は、デコータ１２５によるリードアドレス発生メモリ１２４からのアドレス変換テーブルの読み出しと、夫々の配列変換ＳＲＡＭ１２２へのリードアドレス信号の入力の具体的な態様にある。以下、本実施形態の要旨に係る処理について説明する。
【００６０】
図７は、本実施形態に係る要旨、即ち、デコータ１２５によるリードアドレス発生メモリ１２４からのアドレス変換テーブルの読み出しと、夫々の配列変換ＳＲＡＭ１２２へのリードアドレス信号の入力の具体的な態様を示すブロック図である。図７においては、各色のＬＥＤＡ１３０に対応する夫々の配列変換ＳＲＡＭ１２２を、配列変換ＳＲＡＭ１２２ＢＫ、１２２Ｍ、１２２Ｃ、１２２Ｙとして夫々示している。
【００６１】
図７に示すように、リードアドレス発生メモリ１２４においては、記憶領域が分割されており、夫々の記憶領域には、“テーブル１”〜“テーブル４”の４つに分割されたアドレス変換テーブルが夫々格納されている。この分割されたアドレス変換テーブルは、例えば、図６に示すチップ毎のテーブルである。
【００６２】
デコータ１２５は、リードアドレス発生メモリ１２４において分割された夫々の領域（以降、分割領域とする）に対して、同時にアクセスすることが可能である。換言すると、本実施形態に係るリードアドレス発生メモリ１２４は、同時にアクセス可能な複数の記憶領域に分割されており、分割された夫々の記憶領域にアドレス変換テーブルを分割して記憶する。
【００６３】
即ち、配列変換ＳＲＡＭ１２２ＢＫに対しては、テーブル１をデコードして生成したリードアドレス信号を出力しつつ、配列変換ＳＲＡＭ１２２Ｍに対しては、テーブル２をデコードして生成したリードアドレス信号を出力することが可能である。これにより、１つのアドレス変換テーブルによって複数のＬＥＤＡ１３０の制御に対応可能とすることが本実施形態に係る要旨である。
【００６４】
次に、本実施形態に係る光書込み制御部１２０によるＬＥＤＡ１３０の制御態様について説明する。図８は、本実施形態に係るＬＥＤＡ１３０の構成を模式的に示す図である。図８に示すように、本実施形態に係るＬＥＤＡ１３０は、複数のＬＥＤチップ１３０ａ〜１３０ｄが主走査方向に連結されて組み合わされることにより構成されている。
【００６５】
また、本実施形態に係るＬＥＤＡ１３０においては、夫々のＬＥＤチップ１３０ａ〜１３０ｄは、図８に示すように副走査方向にずらされて配置されている。そのため、夫々のチップの発光タイミングが異なる。図９に、１つのＬＥＤＡ１３０についての発光タイミング及びリードアドレス発生メモリ１２４からの各テーブルの読み出しタイミングを示す。
【００６６】
図９において“ｈｓｙｎｃ”は水平同期信号であり、主走査ライン毎のタイミングの基準を示す信号である。図８に示すＬＥＤチップ１３０ａ〜１３０ｄをチップ１〜チップ４とすると、図９に示すように、ｈｓｙｎｃの立ち上がりに応じて、チップ１〜チップ４が順番に発光する。
【００６７】
そして、デコータ１２５は、ＬＥＤＡ１３０の発光タイミングに合わせて配列変換ＳＲＡＭ１２２にリードアドレス信号を入力する。そのため、夫々のチップに対応するテーブル１〜テーブル４の読み出しタイミングも、図９において“メモリリード”として示すように、夫々のチップの発光タイミングに応じたタイミングとなる。即ち、デコータ１２５は、それぞれのＬＥＤＡ１３０を１ライン分発光させるために、図７に示すテーブル１〜テーブル４を順番に読出し、１つの配列変換ＳＲＡＭ１２２に対して順番にリードアドレス信号を出力する。
【００６８】
次に、本実施形態に係る要旨となる制御の制御タイミングについて図１０を参照して説明する。図１０は、４つのＬＥＤＡ１３０ＢＫ〜１３０Ｙの発光タイミングに応じたアドレス変換テーブルのメモリリードのタイミングを示すタイミングチャートである。
【００６９】
図１０に示すように、４つのＬＥＤＡ１３０ＢＫ〜１３０Ｙ夫々の発光タイミングは、“ｈｓｙｎｃ＿ＢＫ”、“ｈｓｙｎｃ＿Ｍ”、“ｈｓｙｎｃ＿Ｃ”、“ｈｓｙｎｃ＿Ｙ”の４つのタイミングの異なる水平同期信号によって制御される。４つのＬＥＤＡ１３０夫々の発光タイミングは、図４に示すように副走査方向に順番に配置されている感光体ドラム１０９において現像されたトナー像が重ね合わせられるように、搬送ベルト１０５の搬送速度に応じてずらされている。また、４つのＬＥＤＡ１３０夫々の発光タイミングは、光書込み装置１１１の組み付け誤差や感光体ドラム１０９の組み付け誤差等によって生じる微小なタイミングのずれも吸収するように調整されている。
【００７０】
そして、図７において説明したように、本実施形態に係るリードアドレス発生メモリ１２４は、夫々の領域に対して並列してアクセスが可能なように記憶領域が分割されているため、デコーダ１２５は、夫々の分割領域に格納されているテーブルに対して並列してアクセスし、夫々のテーブルに基づいて生成したリードアドレス信号を夫々異なる配列変換ＳＲＡＭ１２２に入力する。
【００７１】
例えば、ＬＥＤＡ１３０ＢＫの発光制御タイミングは、図１０に示す“ｈｓｙｎｃ＿ＢＫ”によって制御される。ＬＥＤＡ１３０ＢＫのチップ４の発光タイミングにおいて、デコータ１２５は、テーブル４に基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２ＢＫに入力している。それと並行して、デコータ１２５は、テーブル３に基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２Ｍに、テーブル２に基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２Ｃに、テーブル１に基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２Ｙに、夫々入力している。
【００７２】
図１１は、ＬＥＤＡ１３０が、ＬＥＤＡ１３０ＢＫとＬＥＤＡ１３０Ｙとの２つの場合の例を示す図である。図１１の例の場合、リードアドレス発生メモリ１２４の記憶領域は２つの分割領域に分割されており、夫々の分割領域に“テーブル１”、“テーブル２”として分割されたアドレス変換テーブルが格納されている。この場合、図１１に示すように、配列変換ＳＲＡＭ１２２ＢＫに対してテーブル２に基づいて生成されたリードアドレス信号が出力されている間に、配列変換ＳＲＡＭ１２２Ｙに対してテーブル１に基づいて生成されたリードアドレス信号が出力されるような制御が可能となる。
【００７３】
図１２は、本実施形態に係る比較例として、リードアドレス発生用メモリ１２４が、夫々並行してアクセス可能な分割領域に分割されていない場合の例を示す図である。この例の場合、“ｈｓｙｎｃ＿ＢＫ”に応じて、配列変換ＳＲＡＭ１２２ＢＫにリードアドレス信号を入力するためにリードアドレス発生メモリ１２４にアクセスしている場合、そのリードアドレス発生メモリに対する他のアクセスが不可能である。
【００７４】
そのため、図１２にメモリ１〜４として示すように、配列変換ＳＲＡＭ１２２ＢＫにリードアドレス信号を入力するためのアドレス変換テーブルが格納されたメモリとは別のメモリを用意し、“ｈｓｙｎｃ＿Ｍ”、“ｈｓｙｎｃ＿Ｃ”、“ｈｓｙｎｃ＿Ｙ”に対応したリードアドレス信号を生成するためのアドレス変換テーブルを格納しておく必要がある。その結果、アドレス変換テーブルの容量が４倍となり、装置構成の非効率化や回路規模の大型化を招く。本実施形態によれば、このような課題を解決することが可能となる。
【００７５】
以上説明したように、本実施形態に係る光書込み制御部１２０を含む画像形成装置１においては、１つのアドレス変換テーブルのみで、複数のＬＥＤＡ１３０の発光を制御するためのリードアドレス信号を生成して出力することが可能となり、アドレス変換テーブルを設けることにより異なる種類のＬＥＤＡに対応可能な光書込み装置の装置構成を効率化することが可能となる。
【００７６】
尚、上記実施形態においては、図１０に示すように、４つのＬＥＤＡ１３０の発光タイミングがすべて異なる場合を例として説明した。ここで、上述したように、“ｈｓｙｎｃ＿ＢＫ”、“ｈｓｙｎｃ＿Ｍ”、“ｈｓｙｎｃ＿Ｃ”、“ｈｓｙｎｃ＿Ｙ”の４つの水平同期信号は、４つの感光体ドラム１０９の副走査方向の位置及び搬送ベルト１０５の搬送スピードに加えて、製造公差をも考慮してタイミングが調整されている。
【００７７】
従って、製造公差によるタイミングの調整量によっては、異なるＬＥＤＡ１３０に対応する水平同期信号のタイミングが一致する可能性がある。その場合、デコータ１２５は、図１３に示すように、異なるＬＥＤＡ１３０であっても同一のタイミングで同一のテーブルに基づいて生成したリードアドレス信号を入力する。図１３の例の場合、デコータ１２５は、リードアドレス発生メモリ１２４から読み出したテーブルに基づいて生成したリードアドレス信号を配列変換ＳＲＡＭ１２２ＢＫ及び配列変換ＳＲＡＭ１２２Ｃに入力する。
【００７８】
また、水平同期信号のタイミングが完全に一致しない場合であっても、夫々のチップ毎の発光期間との比較において一致しているとみなせる程度の微小な期間のずれであれば、一致しているとみなしてメモリリードのタイミングを制御しても良い。図１４は、そのような場合の例を示す図である。図１４に示すように、水平同期信号のずれが、同一であるとみなすことができる期間の閾値Ｔ以下であれば、図１３の例と同様に、デコータ１２５は同一のタイミングで同一のテーブルに基づいて生成したリードアドレス信号を入力する。
【００７９】
図１４に示すように、水平同期信号のタイミングが一致しているとみなして、２つの配列変換ＳＲＡＭ１２２に対して同一のタイミングでリードアドレス信号を入力した場合、一方のＬＥＤＡ１３０（図１４の例の場合、ＬＥＤＡ１３０Ｃ）の発光タイミングが、水平同期信号のズレ量の分ずれることとなる。従って、図１４に示す閾値Ｔは、一方のＬＥＤＡ１３０の発光タイミングのずれの許容値という意味合いを持つ。
【００８０】
この閾値Ｔの値の例としては、例えば、副走査方向の一画素分のずれ量に相当する期間である。このずれ量は、画像の大きさに応じて、十画素分のずれ量に相当する期間等に定めることもできる。このように閾値Ｔを定めることにより、ＬＥＤＡ１３０の制御構成の効率化を保ちつつ、形成される画像の画質をも保つことができる。
【符号の説明】
【００８１】
１ 画像形成装置
１０ ＣＰＵ
１１ ＲＡＭ
１２ ＲＯＭ
１３ エンジン
１４ ＨＤＤ
１５ Ｉ／Ｆ
１６ ＬＣＤ
１７ 操作部
１８ バス
２０ コントローラ
２１ ＡＤＦ
２２ スキャナユニット
２３ 排紙トレイ
２４ ディスプレイパネル
２５ 給紙テーブル
２６ プリントエンジン
２７ 排紙トレイ
２８ ネットワークＩ／Ｆ
３０ 主制御部
３１ エンジン制御部
３２ 入出力制御部
３３ 画像処理部
３４ 操作表示制御部
１０１ 給紙トレイ
１０２ 給紙ローラ
１０３ 分離ローラ
１０４ 用紙
１０５ 搬送ベルト
１０６ＢＫ、１０６Ｃ、１０６Ｍ、１０６Ｙ 画像形成部
１０７ 駆動ローラ
１０８ 従動ローラ
１０９ＢＫ、１０９Ｃ、１０９Ｍ、１０９Ｙ 感光体ドラム
１１０ＢＫ 帯電器
１１１光書込み装置
１１２ＢＫ、１１２Ｃ、１１２Ｍ、１１２Ｙ 現像器
１１３ＢＫ、１１３Ｃ、１１３Ｍ、１１３Ｙ 除電器
１１５ＢＫ、１１５Ｃ、１１５Ｍ、１１５Ｙ 転写器
１１６ 定着器
１２０ 光書込み制御部
１２１ 速度変換部
１２２ 配列変換ＳＲＡＭ
１２３ ＳＲＡＭ制御部
１２４ リードアドレス発生メモリ
１２５ デコータ
１２６ ライトアドレス生成部
１２７ ＷＥ生成部
１３０、１３０ＢＫ、１３０Ｍ、１３０Ｃ、１３０Ｙ ＬＥＤＡ
１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ ＬＥＤチップ
【先行技術文献】
【特許文献】
【００８２】
【特許文献１】特開２００８−０７０４６９号公報
【特許請求の範囲】
【請求項１】
感光体上に静電潜像を形成する光書込み装置であって、
前記静電潜像として形成すべき画像を構成する画素の情報である画素情報を取得する画素情報取得部と、
前記取得された画素情報の配列を変換する配列変換部と、
前記感光体を露光する光源に応じた前記画素情報の配列の変換態様を示す配列変換情報を取得して記憶する配列変換情報記憶部と、
前記記憶された配列変換情報に基づき、前記配列変換部による画素情報の配列の変換を制御するための配列変換制御信号を生成して出力する制御信号出力部とを含み、
前記配列変換情報記憶部の記憶領域は、同時にアクセス可能な複数の記憶領域に分割されており、前記配列変換情報を前記複数の記憶領域に分割して記憶することを特徴とする光書込み装置。
【請求項２】
前記感光体は色毎に複数設けられて配置されており、
前記配列変換情報記憶部は、前記複数の感光体を夫々露光する複数の光源に対して共通する一の前記配列変換情報を取得して記憶し、
前記配列変換部は、前記複数の光源夫々に対応して設けられており、
前記制御信号出力部は、前記複数の光源夫々の発光タイミングに応じて、前記複数の光源夫々に異なる前記記憶領域に記憶されている配列変換情報に基づいて生成した配列変換制御信号を出力することを特徴とする請求項１に記載の光書込み装置。
【請求項３】
前記制御信号出力部は、発光タイミングが同一である複数の光源に対応する配列変換部に対して、同一の配列変換情報に基づいて生成した配列変換制御信号を出力することを特徴とする請求項２に記載の光書込み装置。
【請求項４】
前記制御信号出力部は、発光タイミングの差異が所定の閾値以下である複数の光源の発光タイミングを同一であるとみなして前記配列変換制御信号を出力することを特徴とする請求項３に記載の光書き込み装置。
【請求項５】
前記配列変換情報記憶部の記憶領域は、前記複数の光源の数以上に分割されていることを特徴とする請求項１乃至４いずれか１項に記載の光書込み装置。
【請求項６】
前記光源は夫々の画素に対応する発光素子が集積されたチップが複数連結されて構成され、
前記配列変換情報記憶部の記憶領域は、前記チップの数に分割されており、
前記分割された複数の記憶領域は、夫々の前記チップに対応した配列変換情報を記憶していることを特徴とする請求項１乃至５いずれか１項に記載の光書込み装置。
【請求項７】
前記配列変換部は、前記取得された画像情報を記憶媒体に記憶し、記憶した画素情報を読み出す順番を前記配列変換制御信号に従って変えることにより前記取得された画素情報の配列を変換することを特徴とする請求項１乃至６いずれか１項に記載の光書込み装置。
【請求項８】
請求項１乃至７いずれか１項に記載の光書込み装置を含むことを特徴とする画像形成装置。
【請求項９】
感光体上に静電潜像を形成する光書込み装置の制御方法であって、
前記静電潜像として形成すべき画像を構成する画素の情報である画素情報を取得し、
前記感光体を露光する光源に応じた前記画素情報の配列の変換態様を示す配列変換情報を取得して、同時にアクセス可能な複数の記憶領域に分割された記憶媒体における複数の記憶領域に分割して記憶し、
前記分割して記憶された夫々の配列変換情報に基づき、前記画素情報の配列の変換を制御するための配列変換制御信号を生成して出力し、
前記配列変換制御信号に応じて、前記取得された画素情報の配列を変換し、
前記変換された画素情報に従って前記感光体を露光する光源を発光させることを特徴とする光書込み装置の制御方法。
【請求項１】
感光体上に静電潜像を形成する光書込み装置であって、
前記静電潜像として形成すべき画像を構成する画素の情報である画素情報を取得する画素情報取得部と、
前記取得された画素情報の配列を変換する配列変換部と、
前記感光体を露光する光源に応じた前記画素情報の配列の変換態様を示す配列変換情報を取得して記憶する配列変換情報記憶部と、
前記記憶された配列変換情報に基づき、前記配列変換部による画素情報の配列の変換を制御するための配列変換制御信号を生成して出力する制御信号出力部とを含み、
前記配列変換情報記憶部の記憶領域は、同時にアクセス可能な複数の記憶領域に分割されており、前記配列変換情報を前記複数の記憶領域に分割して記憶することを特徴とする光書込み装置。
【請求項２】
前記感光体は色毎に複数設けられて配置されており、
前記配列変換情報記憶部は、前記複数の感光体を夫々露光する複数の光源に対して共通する一の前記配列変換情報を取得して記憶し、
前記配列変換部は、前記複数の光源夫々に対応して設けられており、
前記制御信号出力部は、前記複数の光源夫々の発光タイミングに応じて、前記複数の光源夫々に異なる前記記憶領域に記憶されている配列変換情報に基づいて生成した配列変換制御信号を出力することを特徴とする請求項１に記載の光書込み装置。
【請求項３】
前記制御信号出力部は、発光タイミングが同一である複数の光源に対応する配列変換部に対して、同一の配列変換情報に基づいて生成した配列変換制御信号を出力することを特徴とする請求項２に記載の光書込み装置。
【請求項４】
前記制御信号出力部は、発光タイミングの差異が所定の閾値以下である複数の光源の発光タイミングを同一であるとみなして前記配列変換制御信号を出力することを特徴とする請求項３に記載の光書き込み装置。
【請求項５】
前記配列変換情報記憶部の記憶領域は、前記複数の光源の数以上に分割されていることを特徴とする請求項１乃至４いずれか１項に記載の光書込み装置。
【請求項６】
前記光源は夫々の画素に対応する発光素子が集積されたチップが複数連結されて構成され、
前記配列変換情報記憶部の記憶領域は、前記チップの数に分割されており、
前記分割された複数の記憶領域は、夫々の前記チップに対応した配列変換情報を記憶していることを特徴とする請求項１乃至５いずれか１項に記載の光書込み装置。
【請求項７】
前記配列変換部は、前記取得された画像情報を記憶媒体に記憶し、記憶した画素情報を読み出す順番を前記配列変換制御信号に従って変えることにより前記取得された画素情報の配列を変換することを特徴とする請求項１乃至６いずれか１項に記載の光書込み装置。
【請求項８】
請求項１乃至７いずれか１項に記載の光書込み装置を含むことを特徴とする画像形成装置。
【請求項９】
感光体上に静電潜像を形成する光書込み装置の制御方法であって、
前記静電潜像として形成すべき画像を構成する画素の情報である画素情報を取得し、
前記感光体を露光する光源に応じた前記画素情報の配列の変換態様を示す配列変換情報を取得して、同時にアクセス可能な複数の記憶領域に分割された記憶媒体における複数の記憶領域に分割して記憶し、
前記分割して記憶された夫々の配列変換情報に基づき、前記画素情報の配列の変換を制御するための配列変換制御信号を生成して出力し、
前記配列変換制御信号に応じて、前記取得された画素情報の配列を変換し、
前記変換された画素情報に従って前記感光体を露光する光源を発光させることを特徴とする光書込み装置の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−３９６８０（Ｐ２０１３−３９６８０Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１１−１７６１０３（Ｐ２０１１−１７６１０３）
【出願日】平成２３年８月１１日（２０１１．８．１１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２３年８月１１日（２０１１．８．１１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]