入力信号デューティサイクル変動に依存しない遅延を有する遅延ロックループ
遅延ロックループ(DLL)は、第1の信号を「遅延時間」だけ遅延させ、それによって第2の信号を生成するために、遅延線を使用する。キャパシタは、第1の信号の第1のエッジで開始して第2の信号のエッジまで続く第1の率で充電される。次いで、キャパシタは、第1の信号の別のエッジまで第2の率で放電される。制御ループは、キャパシタが充電される量が、キャパシタが放電される量と同じであるように、遅延時間を制御する。遅延時間は、一定であり、第1の信号のデューティサイクルの変動に実質的に依存しない。一例では、デューティサイクル歪み相殺(duty cycle distortion cancellation)は、第1の信号のデューティサイクルの変化に対して比例して第1の率を変更することによって達成される。別の例では、第1の率および第2の率は、第1の信号のデューティサイクルに依存しない。
【発明の詳細な説明】
【背景情報】
【0001】
(技術分野)
開示される実施形態は、実質的に一定であり、かつクロック信号のデューティサイクル(duty cycle)における変動に依存しない時間量だけクロック信号を遅延させる遅延ロックループ(Delay-Locked Loop)(DLL)に関する。
【0002】
(背景情報)
図1(先行技術)は、入力リード線2上で着信クロック信号CKREFを受信して、CKREFの3つの遅延バージョンを出力する遅延ロックループ(DLL)1の図である。出力リード線3上の信号OUT3/3は、CKREFに対してプログラム可能な遅延時間だけ遅延された、信号CKREFのレプリカである。出力リード線4上の信号OUT2/3は、プログラム可能な遅延時間の2/3だけ遅延された、信号CKREFのレプリカである。出力リード線5上の信号OUT1/3は、プログラム可能な遅延時間の1/3だけ遅延された、信号CKREFのレプリカである。プログラム可能な遅延時間は、キャパシタ6を放電させる電流IDNに対するキャパシタ6を充電する電流IUPの比率によって決定される。上昇電流IUP(up current IUP)の大きさは、プログラム可能な電流源7によって決定される。下降電流IDN(down current IDN)の大きさは、プログラム可能な電流源8によって決定される。キャパシタ6上の電圧信号は、回路9によってフィルタリングされて制御電流IFILTに変換される。この例では、制御電流IFILTは、インバータ10のチェーンに関する供給電流である。インバータ10のチェーンは、信号CKREFを遅延させ、それによって、出力信号OUT1/3と、OUT2/3と、OUT3/3とを生成する。供給電流IFILTが大きければ大きいほど、遅延は小さくなる。供給電流IFILTが小さければ小さいほど、遅延は大きくなる。NORゲート11を伴うフィードバック制御ループは、それぞれのサイクルでキャパシタ6に供給される電荷がそれぞれのサイクルでキャパシタ6から引き出される電荷に等しいように、インバータ10のチェーンを介してこの遅延を制御する。
【0003】
図2(先行技術)は、DLL1の動作を例示する波形図である。波形12は、CKREFが50/50デューティサイクルを有するときのDLL1の動作を例示する。波形13は、CKREFが45/55デューティサイクルを有するときのDLL1の動作を例示する。波形14は、CKREFが55/45デューティサイクルを有するときのDLL1の動作を例示する。キャパシタ6上の電圧は、時間NORゲート11がデジタル論理低(digital logic low)を出力する間に増大し、キャパシタ6上の電圧は、NORゲート11がデジタル論理高(digital logic high)を出力する間に低下する。制御ループは、それぞれのサイクルの間に(キャパシタ6を充電する)チャージアップ電荷(the charge up charge)が(キャパシタ6を放電する)チャージダウン電荷(the charge down charge)に等しいように、インバータ10のチェーンの遅延を調整する。したがって、固定周波数信号CKREFのデューティサイクルが50/50に固定される場合、遅延は、所望されるように、固定されて、下降電流IDNに対する上昇電流IUPの比率によって決定される。DLL1は、したがって、CKREFの遅延バージョンを生成するために使用可能であり、この場合、遅延の量は、IUP電流とIDN電流の比率を設定することによってプログラム可能である。しかし、CKREFのデューティサイクル内の変化は、CKREFの周波数がたとえ一定のままであった場合でさえ、また、IDNに対するIUPの比率がたとえ一定のままであった場合でさえ、遅延時間の変化を引き起こす可能性がある。
【0004】
図3(先行技術)は、CKREFのデューティサイクルに応じて、CKREFとOUT3/3との間の遅延時間がどのように変化するかを示すグラフである。
【発明の概要】
【0005】
遅延ロックループ(DLL)は、第1の信号(例えば、着信クロック信号CKREF)を受信して、遅延線を使用して、第2の信号(例えば、遅延されたクロック信号OUT3/3)を生成する。第2の信号は、第1の信号の遅延バージョンである。第2の信号は、第1の信号に対して「遅延時間」だけ遅延される。遅延時間は、第1の信号のデューティサイクルの考えられる変化にもかかわらず、実質的に一定のままである。DLLは、一般用途を有し、例えば、データ信号をシリアルバスコンダクタ上に駆動する多段ドライバ(multi-stage driver)を動作可能にすることを制御する際など、多くの用途を予想する。
【0006】
第一の実施形態では、DLLはキャパシタを含む。キャパシタは、第1の信号の第1のエッジ(a first edge)の時点で開始して第2の信号のエッジの時点まで続く第1の率で充電される。次いで、第2の信号のエッジの時点で開始して、キャパシタは、第2の率で放電される。キャパシタは、第1の信号の第2のエッジの時点まで、このように放電される。一例では、第1の信号の第1のエッジおよび第2のエッジは、第1の信号のパルスの立ち上がりエッジおよび立ち下りエッジ(the rising and falling edges)である。DLLの制御ループは、第1の信号のそれぞれの期間の間にキャパシタが充電される量が、キャパシタが放電される量に等しいように、遅延線を介して「遅延時間」を制御する。第2の率(キャパシタ放電率)に対する第1の率(キャパシタ充電率)の比率をプログラムすることによって、遅延時間を設定することが可能である。DLLは、遅延線を介した遅延時間が、実質的に一定のままであり、第1の信号のデューティサイクルの変化に依存しないように、第1の信号のデューティサイクルの変化に対して比例して第1の率を自動的に変更する。
【0007】
第2の実施形態では、DLLはやはりキャパシタを含む。第1の実施形態におけるように、キャパシタは、第1の信号の第1のエッジの時点から第2の信号のエッジまで充電され、次いで、第2の信号のエッジの時点から第1の信号の第2のエッジまで放電される。第2の実施形態では、第2の信号のエッジは、第1の信号の第1のエッジの遅延バージョンであり、かつ第1の信号の第1のエッジに対応する。第1の信号の第1のエッジおよび第2のエッジは、第1の信号の1つの全期間の範囲を定める。第2の実施形態では、電荷率と放電率は両方とも、第1の信号のデューティサイクルの変化に実質的に依存しない。第1の実施形態におけるように、DLLの制御ループは、第1の信号の一期間の間にキャパシタが充電される量が、キャパシタが放電される量に等しいように、遅延線を介して遅延時間を制御する。遅延線を介した遅延時間は、実質的に一定のままであり、第1の信号のデューティサイクルの変化に依存しない。
【0008】
前述の説明は、概要であり、したがって、必然的に、詳細の簡素化、一般化、および省略を含み、その結果、当業者は、この概要が例示のためだけであり、決して限定的であることを意図しない点を理解されよう。請求項によってのみ定義される、本明細書で説明されるデバイスならびに/または方法のその他の態様、発明の特徴、および利点は、本明細書に記載された非限定的な詳細な説明において明らかになろう。
【図面の簡単な説明】
【0009】
【図1】入力リード線2上で着信クロック信号CKREFを受信して、出力リード線3、4、および5上でCKREFの3つの遅延バージョンを出力する遅延ロックループ(DLL)の図(先行技術)。
【図2】図1のDLLの動作を例示する波形図(先行技術)。
【図3】図1のDLLにおいて、信号CKREFと信号OUT3/3との間の遅延が信号CKREFのデューティサイクルに応じてどのように変化するかを示すグラフ(先行技術)。
【図4】新規性のある一態様によるシステム100の簡易図。
【図5】図4のシステムのDLLの第1の実施形態101の回路図。
【図6】図5のDLLの第1の実施形態101の動作を例示する波形図。
【図7】図4のDLL101において、信号CKREF内のデューティサイクルの変化にかかわらず、信号CKREFの対応するエッジとOUT3/3の対応するエッジとの間で「遅延時間」が実質的にどのように一定のままであるかを例示するグラフ。
【図8】図4のDLLの第1の実施形態101の特定の例を示す図。
【図9】図8のDLLのチャージポンプ140の回路図。
【図10】図8のDLLの遅延制御ユニット(DCU)134の回路図。
【図11】図8のDLLの遅延要素116のチェーンの回路図。
【図12】図8のDLLの第1の実施形態の動作の方法200の流れ図。
【図13】図4のシステムのDLLの第2の実施形態300の回路図。
【図14】図13のDLLの第2の実施形態300の動作を例示する波形図。
【図15】図13のDLLの第2の実施形態300の動作の方法400の流れ図。
【詳細な説明】
【0010】
図4は、新規性のある一態様によるシステム100の簡易図である。システム100は、遅延ロックループ(DLL)101または300と、ドライバ103、104、および105を有する多段ドライバ102と、ユニバーサルシリアルバス(USB)ケーブル106とを含む。データDATAのビットは、リード線108上で受信されるクロック信号CKREFのエッジに対して同期してリード線107上で受信される。データ信号の論理レベルが変化するとしたとき、多段ドライバ102は、段階的な駆動強度を用いて、新しいデータレベルをケーブル106上に駆動する。駆動強度は、ドライバ103が導体109を新しいデジタル論理レベルに駆動するのを開始するように、まず、ドライバ103だけを動作可能にすることによって段階的に変更される。次いで、少し後で、ドライバ103とドライバ104の両方が導体109を駆動するように、ドライバ104が動作可能にされる。次いで、少し後で、すべての3つのドライバ103、104、および105が導体109を駆動するように、ドライバ105が動作可能にされる。DLLは、3つのドライバにイネーブル信号(enable signal)を提供する。イネーブル信号OUT1/3がまず遷移し、それによって、ドライバ103を動作可能にする。動作可能にされた信号OUT2/3が次に遷移し、それによって、ドライバ104を動作可能にする。イネーブル信号OUT3/3が次に遷移し、それによって、ドライバ105を動作可能にする。システム100は、DLLのほんの1つの例示的な応用例である。DLLは、多くのその他の応用例を有する。
【0011】
図5は、図4のDLLの第1の実施形態101の詳細な回路図である。DLLは、上昇電流回路110と、下降電流回路(down current circuit)111と、キャパシタ112と、電圧制御遅延線(VCDL)113と、論理回路114とを含む。着信クロック信号CKREFは、VCDL113内の遅延要素のチェーン116が、クロック信号の遅延バージョンOUT3/3を出力リード線117上に出力するように、電圧制御遅延線(VCDL)113の入力リード線115に供給される。着信クロック信号CKREFのエッジと出力されたクロック信号OUT3/3の対応するエッジとの間の遅延は、VCDL113の入力リード線118上に存在する着信電圧信号VCAPの直流(DC)成分によって決定される。遅延要素のチェーン116の他のタップ(taps)は、出力リード線119および120として、VCDL113の外に延びる。出力リード線120上の信号OUT1/3は、CKREFの遅延バージョンである信号を出力するが、CKREFとOUT1/3との間の遅延は、CKREFとOUT3/3との間の遅延の1/3である。出力リード線119上の信号OUT2/3は、CKREFの遅延バージョンである信号を出力するが、CKREFとOUT2/3との間の遅延は、CKREFとOUT3/3との間の遅延の2/3である。
【0012】
図6は、図5のDLLの第1の実施形態101の動作を例示する波形図である。波形121は、CKREFが50/50デューティサイクルを有するときのDLLの動作を例示する。波形122は、CKREFが45/55デューティサイクルを有するときのDLLの動作を例示する。波形123は、CKREFが55/45デューティサイクルを有するときのDLLの動作を例示する。図6に例示されるように、キャパシタ112上の電圧VCAPが第1の率SU1で増大するように、着信クロック信号CKREFの期間の時点T1において第1のエッジ124で開始して、キャパシタ112が充電される。キャパシタ112上の電圧VCAPは、時点T2における信号OUT3/3の第1のエッジ125まで増大する。この時間の間、上昇電流回路110は、電流IUPをキャパシタノード126に供給しており、下降電流回路111は、キャパシタノード126から電流IDNを導電している。IUPの大きさは、電流IDNの大きさよりもより大きく、したがって、正味電荷がキャパシタ112に加えられ、電圧VCAPは、例示されるように、率SU1で増大する。
【0013】
次いで、時点T2においてエッジ125で開始して、キャパシタ112上の電圧VCAPは率SD1で減少する。電流IUPは、時点T2でフローを停止するが、電流IDNはフローを続け、したがって、そのとき、電荷は、キャパシタ112から除去され(removed)、電圧VCAPは、例示されるように減少する。この状態は、時点T4における信号CKREFの次のエッジ127まで続く。図6に例示されるように、信号CKREFの第1のエッジ124および第2のエッジ127は、信号CKREFの高パルスの範囲を定める。時点T4において、下降電流回路111は、ノード126から電荷を引き出すのを停止し、キャパシタ112上の電圧VCAPは、エッジ128における信号CKREFの残りの期間を通して実質的に固定されたままである。ノード126上へのIUP電流フローを開始および停止するために、Pチャネル電界効果トランジスタ(P-channel field effect transistor)129が使用される。トランジスタ129が導電性になるように制御される場合、電流IUPは流れる。トランジスタ129が非導電性になるように制御される場合、電流IUPは流れない。論理回路114によって出力された信号GOUTは、制御信号として、導体130上に供給され、トランジスタ129のゲート上に供給される。信号CKREFがデジタル論理高であり、信号OUT3/3がデジタル論理低であるとき、導体130上の制御信号GOUTは、低いデジタル論理レベルを有し、それによって、トランジスタ129を導電性にする。信号GOUTが低く、かつトランジスタ129が導電性である期間は、図6の波形において「チャージアップ(CHARGE UP)」とラベル付けされている。
【0014】
ノード126からIDN電流フローを開始および停止するために、Nチャネルトランジスタ131が使用される。トランジスタ131が導電性になるように制御される場合、電流IDNは流れる。トランジスタ131が非導電性になるように制御される場合、電流IDNは流れない。信号CKREFは、トランジスタ131のゲート上に供給され、その結果、信号CKREFがデジタル論理高信号レベルを有するとき、トランジスタ131は導電性になる。したがって、信号CKREFが、図6の波形においてラベル「チャージダウン(CHARGE DN)」によって示されるように、高いデジタル論理レベルを有するとき、IDN電流は流れる。
【0015】
時点T1とT2との間でVCAPが増大する率は、IUPの大きさからIDNの大きさを差し引くことによって決定される。時点T2とT4との間でVCAPが減少する率は、IDNの大きさによって決定される。IDNの大きさは、アナログ制御信号CNTRLDNを調整することによって調整可能である。アナログ制御信号CNTRLDNは、下降電流回路111の制御電流源132を制御する。IUPの大きさは、上昇電流回路110の制御電流源133を制御するアナログ制御信号CNTRLUPを調整することによって調整可能である。図5に例示される特定の例では、上昇電流回路110の電流源133を介して流れる電流は、下降電流回路111の電流源132を介して流れる電流の2倍に設定される。
【0016】
図5に例示されるように、電圧制御遅延線113は、遅延制御ユニット(DCU)134、ならびに遅延要素のチェーン116を含む。DCU134は、電圧信号VCAPを受信して、そこから、供給電流IFILTを生成する。供給電流IFILTは、ノードおよび導体135を経由して遅延要素のチェーン116に供給される。図6の波形内でラベルIFILTを用いて識別される、ノード135上の直流DC電圧の大きさは、電圧VCAPのDC成分におよそ比例する。同様に、ノード135を経由して遅延要素のチェーン116に供給される供給電流は、電圧VCAPのDC成分におよそ比例する。図6の波形121内のノード135上の電圧は、およそ1.0ボルトである。
【0017】
図5の回路は、CKREFのそれぞれの期間中にキャパシタ112上に供給された電荷が、その期間中にキャパシタ112から引き出された電荷に実質的に等しいように、信号CKREFと信号OUT3/3との間に遅延(遅延要素のチェーン116の遅延)を制御する制御ループを形成する。したがって、電流IUPおよびIDNの相対的な大きさを設定することによって、エッジ124とエッジ127との間のエッジ125の位置(図6を参照されたい)を設定することが可能である。図6の波形121の例では、CKREFとOUT3/3との間の遅延は、500ピコ秒に設定されることになる。この例において、CKREFの期間は、2ナノ秒である。
【0018】
図6の波形122は、CKREFのデューティサイクルが45/55のときの、図5のDLLの動作を例示する。図5のDLLでは、上昇電流IUPの大きさの変化は信号CKREFのデューティサイクルの変化に比例するようにされる。したがって、45/55デューティサイクル波形例122における電流IUPは、50/50デューティサイクル波形例121における電流IUPよりもより小さい。信号CKREFの第1のエッジ124とOUT3/3の第1のエッジ125との間の電圧VCAPの増大率は、したがって、より狭い勾配SU2である。信号OUT3/3の第1のエッジ125と信号CKREFの第2のエッジ127との間の電圧VCAPの減少率は、CKREFのデューティサイクルにかかわらず、同じ勾配SD1である。上記のように、制御ループは、CKREF信号期間中にキャパシタ112上に供給される電荷がCKREF信号期間中にキャパシタ112から引き出される電荷に等しいように、信号OUT3/3の第1のエッジ125が信号CKREFの2つのエッジ124および127の間に位置付けられるように、信号CKREFと信号OUT3/3との間の遅延を調整するように動作する。結果として、45/55デューティサイクル波形例122におけるCKREFとOUT3/3との間の遅延は、50/50デューティサイクル波形例121におけるのと実質的に同じである。図6の45/55デューティサイクル波形例122における図5のノード135上のIFILTの電圧は、図6の50/50デューティサイクル波形例121におけるのと同じ1.0ボルトである。
【0019】
図6の波形123は、CKREFのデューティサイクルが55/45であるときの、図5のDLLの動作を例示する。電流IUPの大きさの変化は信号CKREFのデューティサイクルの変化と比例するため、信号CKREFの第1のエッジ124とOUT3/3の第1のエッジ125との間の電圧VCAPの増大率はより急な勾配SU3(steeper slope SU3)である。信号OUT3/3の第1のエッジ125と信号CKREFの第2のエッジ127との間の電圧VCAPの減少率は、CKREFのデューティサイクルにかかわらず、同じ勾配SD1である。制御ループは、CKREF信号期間中にキャパシタ112上に供給される電荷がCKREF信号期間中にキャパシタ112から引き出される電荷に等しいように、信号OUT3/3の第1のエッジ125が信号CKREFの2つのエッジ124および127の間に位置付けられるように、信号CKREFと信号OUT3/3との間の遅延を調整するように動作する。結果として、55/45デューティサイクル波形例123におけるCKREFとOUT3/3との間の遅延は、50/50デューティサイクル波形例121におけるのと実質的に同じである。55/45デューティサイクル波形例123における図5のノード135上のIFILTの電圧は、50/50デューティサイクル波形例121におけるのと同じ1.0ボルトである。
【0020】
図7は、45/55デューティサイクルから55/45デューティサイクルの範囲にわたる信号CKREFのデューティサイクル変化にもかかわらず、信号CKREFとOUT3/3との間の遅延時間が、どのように、実質的に一定の500ピコ秒のままであるかを例示するグラフである。図7に例示されるデューティサイクルに対する遅延時間の関係は、図3(先行技術)に例示される先行技術のデューティサイクルに対する可変遅延時間の関係と比べて比較的一定である。
【0021】
上昇電流回路110を実現できる多くの様式が存在する。図5に記載された簡素化された例では、上昇電流回路110は、その大きさがCKREFのデューティサイクルの変化と比例して変化するIUP電流を供給する。IUPは、2つの電流経路を切り替えることによって、このように可変にされる。これらの電流経路のそれぞれは、同じ電流源133を介して延びる。第1の電流経路は、Nチャネルトランジスタ136のドレインからNチャネルトランジスタ136のソースに延び、次いで、電流源133を介して、接地ノード(ground node)に延びる。第2の電流経路は、Nチャネルトランジスタ137のドレインからNチャネルトランジスタ137のソースに延び、次いで、電流源133を介して、接地ノードに延びる。電流源133内に流れ込んだ固定電流は、信号CKREFのデジタル論理に応じて、第1の電流経路または第2の電流経路を介して流れるように導かれる。信号CKREFのデジタル論理レベルがデジタル論理高である場合、この電流源は、第2の電流経路だけを介して流れる。したがって、第2の電流経路を介した平均電流フローは、キャパシタ143によるフィルタリングのため、信号CKREFのデューティサイクルに比例して変化する。この第2の電流経路を介して流れる電流は、電流ミラートランジスタ138および139によって電流IUPにミラーされる(mirrored)。電流IUPは、トランジスタ139を介してソースからドレインへ流れる電流である。
【0022】
図8は、図4のシステムのDLLの第1の実施形態101の特定の例の図である。図8の例では、CNTRLUP制御入力信号またはCNTRLDN入力信号は存在しない。上昇電流回路110および下降電流回路111は、共にチャージポンプ(charge pump)140と呼ばれる。キャパシタ112は、Nチャネル電界効果トランジスタとして実現される。DLLは、CKREF信号入力リード線141と、入力電流入力リード線142と、OUT3/3出力リード線144と、OUT2/3出力リード線145と、OUT1/3出力リード線146とを有する。信号OUT1/3は、CKREFに対して信号OUT3/3が遅延されるのと同じ程度にCKREFに対して1/3遅延される。信号OUT2/3は、CKREFに対して信号OUT3/3が遅延されるのと同じ程度にCKREFに対して2/3遅延される。VCDL113の出力リード線117およびDLL101の出力リード線144は、同じ導体である。VCDL113の出力リード線119およびDLL101の出力リード線145は、同じ導体である。VCDL113の出力リード線120およびDLL101の出力リード線146は、同じ導体である。
【0023】
図9は、図8のチャージポンプ140のより詳細な回路図である。第1の交換電流経路SCP1は、供給電圧ノード147から、Pチャネルトランジスタ148およびPチャネルカスコードトランジスタ149を介して、Nチャネルトランジスタ136を介して、次いで、Nチャネルカスコードトランジスタ150を介して、電流源Nチャネルトランジスタ151を介して、接地ノード152に延びる。トランジスタ150および151は、電流源153を形成する。電流源153からの電流フローは、第2の電流源154を介して流れるミラー電流の2倍の大きさである。電流源153上の「2X」ラベルおよび電流源154上の「1X」ラベルは、この電流関係を示す。電流源154内のトランジスタ155は、電流源153内の電流源トランジスタ151に対応する電流源トランジスタである。電流源154内のトランジスタ156は、電流源153内のカスコードトランジスタ150に対応するカスコードトランジスタである。トランジスタ136が導電性であるとき、2X電流はこの第1の切り替え電流経路SCP1を介して流れ、信号CKREFが低いデジタル論理レベルを有するとき、トランジスタ136は導電性である。IUP電流およびIDN電流の相対的な大きさは、トランジスタ139および158のサイズを変更することによって、回路設計の間に変化することが可能であり、またはプログラマブルスイッチを使用して、トランジスタ139および158の効果サイズをプログラム可能に変更することによって、回路動作の間に変化することが可能である。
【0024】
第2の交換電流経路SCP2は、供給電圧ノード147から、Pチャネルトランジスタ138およびPチャネルカスコードトランジスタ157を介して、Nチャネルトランジスタ137を介して、次いで、電流源153を介して、接地ノード152に延びる。トランジスタ137が導電性であるとき、2X電流はこの第2の交換電流経路SCP2を介して流れ、信号CKREFが高いデジタル論理レベルを有するとき、トランジスタ137は導電性である。
【0025】
トランジスタ139およびトランジスタ138は、電流ミラーを形成する。トランジスタ158は、カスコードトランジスタ157に対応するカスコードトランジスタである。第3の電流経路CP3は、供給電圧ノード147から、電流ミラートランジスタ139を介して、カスコードトランジスタ158を介して、ノード160に延びる。トランジスタ139および138を有する電流ミラーにより、第3の電流経路CP3内を流れるこの電流は、第2の交換電流経路SCP2内を流れる電流に対してミラーされる。トランジスタ136上の負荷が、トランジスタ137上の負荷と実質的に同じであるように、トランジスタ148および149が提供される。トランジスタ161、162、および163は、雑音をフィルタリングするための容量である。トランジスタ164および165は、カスコードトランジスタ149、157、および158のゲート電圧をバイアスする。入力電流IINを増大させることは、ゲート電圧を減少させ、一方、入力電流IINを減少させることは、ゲート電圧を増大させる。
【0026】
図5に関して上で説明されたように、導体130上の信号GOUTが低いデジタル論理レベルであるとき、Pチャネルトランジスタ129は導電性であり、IUP電流は、トランジスタ129を介してVCAPノード126に流れる。電流IUPは、第3の電流経路CP3を介した電流フローである。信号GOUTが高いデジタル論理レベルであるとき、Pチャネルトランジスタ129は、非導電性であり、電流IUPは流れない。
【0027】
信号CKREFが高いデジタル論理レベルであるとき、下降電流回路111は、VCAPノード126からIDN電流を引き出す。IDN電流は、VCAPノード126から、導電性Nチャネルトランジスタ131を介して、1X電流源154を介して接地ノード152に流れる。信号CKREFが低いデジタル論理レベルであるとき、Nチャネルトランジスタ131は、非導電性であり、IDN電流は流れない。
【0028】
第3の電流経路CP3を介して流れる電流がVCAPノード126に流出できない場合、その電流は、Pチャネルトランジスタ166を介して接地に流れることが可能にされる。トランジスタ129が導電性でない場合、トランジスタ166は導電性になるように制御される。同様に、電流源154を介して流れる1X電流をVCAPノード126から引き出すことができない場合、この1X電流は、Nチャネルトランジスタ167を介して引き出されることが可能にされる。演算増幅器168は、ノード169上の電圧がノード126上の電圧に等しく維持されるように、必要な電流をノード169に供給するか、または必要な電流をノード169から引き出すユニティゲイン増幅器(unity gain amplifier)として接続される。電流源170、ならびにトランジスタ171および172は、カスコードトランジスタ150、174、172、および156をバイアスする電圧をノード173上に設定する。トランジスタ175および176は、フィルタリング容量を提供する。
【0029】
図10は、図8の遅延制御ユニット(DCU)134の一例の詳細な回路図である。DCU134は、変化する電圧信号VCAPを、遅延線を介して遅延時間を制御する、安定した制御信号IFILT184に変換する。この例で、制御信号IFILT184は、その大きさがVCAP信号のDC成分に比例する供給電流である。電圧VCAPは、トランジスタ179のゲートからソースへの電圧を設定する。電圧VCAPから、トランジスタ179を通したゲートからソースへの電圧降下を差し引いたものが、抵抗器180を通した電圧降下を設定し、それによって、電流181を設定する。トランジスタ177および178は、電流ミラーを形成する。結果として生じるミラー電流182は、CKREFの複数の期間にわたってノード135上の電圧が比較的一定であるように、大きな容量183によって補整される。ノード135を経由して遅延要素のチェーン116に出力された補整電流184は、したがって、同様に、CKREFの複数の期間にわたって比較的一定の電流である。トランジスタ185、186、および187は、電流ミラーのカスコードトランジスタ188および189のゲート電圧をバイアスする。回路190は、カスコードトランジスタ191および186をバイアスする。図10のDCU回路134の帯域幅は、DLL101全体の帯域幅よりもさらにより高く(>10倍高く)される。
【0030】
図11は、図8の遅延要素のチェーン116のより詳細な図である。入力ノード135を経由してインバータ192〜197に供給される供給電流IFILT184の量を増大させることは、インバータのチェーンを介した伝搬遅延を減少させ、一方、入力ノード135を経由してインバータ192〜197に供給される供給電流IFILT184の量を減少させることは、伝搬遅延を増大させる。
【0031】
図12は、図8のDLLの第1の実施形態101の動作の方法200の流れ図である。第1のステップ(ステップ201)において、第2の信号が生み出されるように、第1の信号が遅延線に供給される。第2の信号は、第1の信号の遅延バージョンである。第2の信号は、第1の信号に対して「遅延時間」だけ遅延される。本方法の一例では、第1の信号は、図8の信号CKREFであり、第2の信号は、図8の信号OUT3/3である。
【0032】
第2のステップ(ステップ202)において、第1の信号の第1のエッジでキャパシタの充電が開始される。この充電は、第2の信号の第1のエッジまで第1の率で続く。本方法の一例では、キャパシタは、図8のキャパシタ112であり、第1の信号の第1のエッジは、図6のエッジ124であり、第2の信号の第1のエッジは、図6のエッジ125であり、第1の率は図6の勾配SU1である。
【0033】
第3のステップ(ステップ203)において、第2の信号の第1のエッジでキャパシタの放電が開始される。この放電は、第1の信号の第2のエッジまで第2の率で続く。本方法の一例では、第1の信号の第2のエッジは、図6のエッジ127であり、第2の率は、図6の勾配SD1である。
【0034】
第4のステップ(ステップ204)において、第2のステップでキャパシタが充電される量が第3のステップでキャパシタが放電される量に等しいように遅延時間は制御される。本方法の一例では、DCU134によって図8の遅延線116に供給される供給電流IFILTを制御することによって、遅延時間が制御される。遅延時間の制御は、ここで、第4のステップとして記載されているが、「第4の」というラベルは、ある順序を示さず、または先に列挙されたステップが完了していることを示さない。遅延時間の制御は、進行中の制御機能であり、CKREFの多くの期間にわたって継続的に発生する。
【0035】
第5のステップ(ステップ205)において、遅延時間が実質的に一定であり、第1の信号のデューティサイクルの変化に依存しないように、第1の信号のデューティサイクルに応じて第1の率が調整される。本方法の一例では、第1の率は、CKREFの期間ごとに(from period to period of CKREF)比較的漸進的に(relatively gradually)調整される。第1の信号のデューティサイクルが45/55である場合、図6の波形122において例示されるような勾配SU2になるように第1の率を調整することが可能である。第1の信号のデューティサイクルが55/45である場合、図6の波形123に例示されるような勾配SU3になるように第1の率を調整することが可能である。この場合も、第4のステップの場合のように、デューティサイクルに応じて第1の率を調整するこの第5のステップは、ステップ201〜204が完了した後に連続的に発生しなくてよい。「第5の」というラベルは、ある順序を示さず、先に列挙されたステップが完了していることを必要としない。第1の率の調整は、CKREFの周波数と比較して比較的遅い率で発生する。
【0036】
図13は、図4のDLLの第2の実施形態300の回路図である。図5の第1の実施形態101と異なり、図13の第2の実施形態300は、信号CKREFのデューティサイクルに依存しない率でキャパシタ301を充電する。図5のトランジスタ136および137に対応するトランジスタは図13に存在しない。キャパシタ301が充電される率は、制御電流源302によって設定される。電流源302を流れる電流は、ミラートランジスタ303および304を介してミラーされる。この電流IUPは、Pチャネルトランジスタ305がオンであり、かつ導電性であるとき、キャパシタ301を充電することが可能にされる。キャパシタ301が放電される率は、制御電流源306とミラートランジスタ307および308とによって設定される。Nチャネルトランジスタ309がオンであり、かつ導電性であるとき、この放電電流IDNは、キャパシタ301から流れることが可能にされる。図13のVCDL310および論理ゲート311は、図5のVCDL113および論理ゲート114と同じ構造のものである。
【0037】
図14は、図13の第2の実施形態300の動作を例示する波形図である。波形312は、信号CKREFが50/50デューティサイクルを有するときのDLL300の動作を例示する。波形313は、信号CKREFが45/55デューティサイクルを有するときのDLL300の動作を例示する。波形314は、信号CKREFが55/45デューティサイクルを有するときのDLL300の動作を例示する。信号GOUTがデジタル論理低である場合、Pチャネルトランジスタ305は導電性であり(IUPは流れ)、Nチャネルトランジスタ309は非導電性である(IDNは流れない)。着信クロック信号CKREFの期間の時点T1で第1のエッジ315で開始して、キャパシタ301は、電流フローIUPによって充電される。キャパシタ301上の電圧VCAPは増大する。この充電率は、信号CKREFのデューティサイクルに依存せず、制御信号CNTRLUPによって設定される。充電の存続時間は、信号CKREFのデューティサイクルに依存しない。
【0038】
次いで、信号OUT3/3の第1のエッジ316で開始して、キャパシタ301は、電流フローIDNによって放電される。信号GOUTがデジタル論理高であるとき、Pチャネルトランジスタ305は非導電性である(IUPは流れない)が、Nチャネルトランジスタ309は導電性である(IDNは流れる)。キャパシタ301上の電圧VCAPは、したがって、減少し始める。キャパシタ301上の電圧の減少は、信号CKREFの第2のエッジ317まで続く。時点T2から時点T9までのキャパシタ301の放電の存続時間は、したがって、信号CKREFのデューティサイクルに依存しない。放電率も信号CKREFのデューティサイクルに依存せず、制御信号CNTRLDNによって設定される。したがって、図14のデューティサイクル例312〜314のそれぞれの中のVCAP波形は同じである。図13のDLL300では、信号CKREFの第1のエッジ315および第2のエッジ317は、信号CKREFの期間の範囲を定める。この期間を通して常に、キャパシタ301は、充電されているか、または放電されている。いつ充電が終了し、いつ放電が開始するかを決定する信号OUT3/3の第1のエッジ316は、信号CKREFの第1のエッジ315の遅延バージョンである。
【0039】
図15は、図13のDLLの第2の実施形態300の動作の方法400の流れ図である。第1のステップ(ステップ401)において、第2の信号が生み出されるように、第1の信号が遅延線に供給される。第2の信号は、第1の信号の遅延バージョンである。第2の信号は、第1の信号に対して「遅延時間」だけ遅延される。本方法の一例では、第1の信号は、図13の信号CKREFであり、第2の信号は、図13の信号OUT3/3である。
【0040】
第2のステップ(ステップ402)において、第1の信号の第1のエッジでキャパシタの充電が開始される。この充電は、第2の信号の第1のエッジまで第1の率で続く。本方法の一例では、キャパシタは、図13のキャパシタ301であり、第1の信号の第1のエッジは、図14のエッジ315であり、第2の信号の第1のエッジは、図14のエッジ316である。第1の率は、第1の信号のデューティサイクルに依存しない。時点T1から時点T2までの充電の存続期間も第1の信号のデューティサイクルに依存しない。
【0041】
第3のステップ(ステップ403)において、第2の信号の第1のエッジでキャパシタの放電が開始される。この放電は、第1の信号の第2のエッジまで第2の率で続く。本方法の一例では、第1の信号の第2のエッジは、図14のエッジ317である。第2の率は、第1の信号のデューティサイクルに依存しない。時点T2から時点T9までの放電の存続時間も第1の信号のデューティサイクルに依存しない。
【0042】
第4のステップ(ステップ404)において、第2のステップでキャパシタが充電される量が第3のステップでキャパシタが放電される量に等しいように、遅延時間が制御される。遅延時間の制御はここで第4のステップとして記載されるが、「第4の」というレベルは、順序を示さず、または先に列挙されたステップが完了していることを示さない。遅延時間の制御は、進行中の制御機能であり、CKREFの多くの期間にわたって継続的に発生する。
【0043】
ある特定の実施形態は、教育的な目的のために(for instructional purposes)上記に説明されているが、本特許文書の教示は、一般的な適用性を有し、上記で説明された特定の実施形態に限定されない。第1の実施形態において、上昇電流または下降電流が入力信号のデューティサイクルの変化に対して比例して変化するように、上昇電流または下降電流は変化し得る。キャパシタの充電および放電は、上で記載された例で使用された特定のエッジ以外のクロックエッジを使用して開始および終了することが可能である。上昇電流、下降電流のいずれか、またはそれら両方は、ソフトウェアプログラム可能にされ得る。制御電流CNTRLDNおよびCNTRLUPは、システムCPUによって実行されるUSBドライバソフトウェアによって設定可能である。このドライバソフトウェアは、デジタル制御値を、次に、電流CNTRLDNおよびCTRLUPを、それぞれ、制御可能な電流源306および302に供給するソフトウェアプログラム可能な電流源に供給する。多段USB信号ドライバの段階を動作可能にするために、出力信号OUT3/3、OUT2/3、およびOUT1/3が使用される。上記で示された例におけるように、当初、第1の信号の間に電荷をキャパシタに追加し、次いで、その電荷を除去するのではなく、その他の例では、当初、電荷をキャパシタから除去することが可能であり、次いで、その他の例では、電荷をキャパシタ内に再度回復することが可能である。上記の例では、充電および放電を開始および終了するために、ある極性のエッジが使用されるが、これらの極性は単なる例である。他の例では、異極性を有する信号エッジを使用することが可能である。供給電流は、遅延線の遅延時間を制御するために使用可能なあるタイプの制御信号の一例として上で説明されているが、他の例では、遅延線の遅延時間を制御する制御信号の他の例を使用することが可能である。したがって、下記に記載される請求項の範囲から逸脱せずに、説明された特定の実施形態の様々な特徴の修正、適応、および組合せを実行することが可能である。
【背景情報】
【0001】
(技術分野)
開示される実施形態は、実質的に一定であり、かつクロック信号のデューティサイクル(duty cycle)における変動に依存しない時間量だけクロック信号を遅延させる遅延ロックループ(Delay-Locked Loop)(DLL)に関する。
【0002】
(背景情報)
図1(先行技術)は、入力リード線2上で着信クロック信号CKREFを受信して、CKREFの3つの遅延バージョンを出力する遅延ロックループ(DLL)1の図である。出力リード線3上の信号OUT3/3は、CKREFに対してプログラム可能な遅延時間だけ遅延された、信号CKREFのレプリカである。出力リード線4上の信号OUT2/3は、プログラム可能な遅延時間の2/3だけ遅延された、信号CKREFのレプリカである。出力リード線5上の信号OUT1/3は、プログラム可能な遅延時間の1/3だけ遅延された、信号CKREFのレプリカである。プログラム可能な遅延時間は、キャパシタ6を放電させる電流IDNに対するキャパシタ6を充電する電流IUPの比率によって決定される。上昇電流IUP(up current IUP)の大きさは、プログラム可能な電流源7によって決定される。下降電流IDN(down current IDN)の大きさは、プログラム可能な電流源8によって決定される。キャパシタ6上の電圧信号は、回路9によってフィルタリングされて制御電流IFILTに変換される。この例では、制御電流IFILTは、インバータ10のチェーンに関する供給電流である。インバータ10のチェーンは、信号CKREFを遅延させ、それによって、出力信号OUT1/3と、OUT2/3と、OUT3/3とを生成する。供給電流IFILTが大きければ大きいほど、遅延は小さくなる。供給電流IFILTが小さければ小さいほど、遅延は大きくなる。NORゲート11を伴うフィードバック制御ループは、それぞれのサイクルでキャパシタ6に供給される電荷がそれぞれのサイクルでキャパシタ6から引き出される電荷に等しいように、インバータ10のチェーンを介してこの遅延を制御する。
【0003】
図2(先行技術)は、DLL1の動作を例示する波形図である。波形12は、CKREFが50/50デューティサイクルを有するときのDLL1の動作を例示する。波形13は、CKREFが45/55デューティサイクルを有するときのDLL1の動作を例示する。波形14は、CKREFが55/45デューティサイクルを有するときのDLL1の動作を例示する。キャパシタ6上の電圧は、時間NORゲート11がデジタル論理低(digital logic low)を出力する間に増大し、キャパシタ6上の電圧は、NORゲート11がデジタル論理高(digital logic high)を出力する間に低下する。制御ループは、それぞれのサイクルの間に(キャパシタ6を充電する)チャージアップ電荷(the charge up charge)が(キャパシタ6を放電する)チャージダウン電荷(the charge down charge)に等しいように、インバータ10のチェーンの遅延を調整する。したがって、固定周波数信号CKREFのデューティサイクルが50/50に固定される場合、遅延は、所望されるように、固定されて、下降電流IDNに対する上昇電流IUPの比率によって決定される。DLL1は、したがって、CKREFの遅延バージョンを生成するために使用可能であり、この場合、遅延の量は、IUP電流とIDN電流の比率を設定することによってプログラム可能である。しかし、CKREFのデューティサイクル内の変化は、CKREFの周波数がたとえ一定のままであった場合でさえ、また、IDNに対するIUPの比率がたとえ一定のままであった場合でさえ、遅延時間の変化を引き起こす可能性がある。
【0004】
図3(先行技術)は、CKREFのデューティサイクルに応じて、CKREFとOUT3/3との間の遅延時間がどのように変化するかを示すグラフである。
【発明の概要】
【0005】
遅延ロックループ(DLL)は、第1の信号(例えば、着信クロック信号CKREF)を受信して、遅延線を使用して、第2の信号(例えば、遅延されたクロック信号OUT3/3)を生成する。第2の信号は、第1の信号の遅延バージョンである。第2の信号は、第1の信号に対して「遅延時間」だけ遅延される。遅延時間は、第1の信号のデューティサイクルの考えられる変化にもかかわらず、実質的に一定のままである。DLLは、一般用途を有し、例えば、データ信号をシリアルバスコンダクタ上に駆動する多段ドライバ(multi-stage driver)を動作可能にすることを制御する際など、多くの用途を予想する。
【0006】
第一の実施形態では、DLLはキャパシタを含む。キャパシタは、第1の信号の第1のエッジ(a first edge)の時点で開始して第2の信号のエッジの時点まで続く第1の率で充電される。次いで、第2の信号のエッジの時点で開始して、キャパシタは、第2の率で放電される。キャパシタは、第1の信号の第2のエッジの時点まで、このように放電される。一例では、第1の信号の第1のエッジおよび第2のエッジは、第1の信号のパルスの立ち上がりエッジおよび立ち下りエッジ(the rising and falling edges)である。DLLの制御ループは、第1の信号のそれぞれの期間の間にキャパシタが充電される量が、キャパシタが放電される量に等しいように、遅延線を介して「遅延時間」を制御する。第2の率(キャパシタ放電率)に対する第1の率(キャパシタ充電率)の比率をプログラムすることによって、遅延時間を設定することが可能である。DLLは、遅延線を介した遅延時間が、実質的に一定のままであり、第1の信号のデューティサイクルの変化に依存しないように、第1の信号のデューティサイクルの変化に対して比例して第1の率を自動的に変更する。
【0007】
第2の実施形態では、DLLはやはりキャパシタを含む。第1の実施形態におけるように、キャパシタは、第1の信号の第1のエッジの時点から第2の信号のエッジまで充電され、次いで、第2の信号のエッジの時点から第1の信号の第2のエッジまで放電される。第2の実施形態では、第2の信号のエッジは、第1の信号の第1のエッジの遅延バージョンであり、かつ第1の信号の第1のエッジに対応する。第1の信号の第1のエッジおよび第2のエッジは、第1の信号の1つの全期間の範囲を定める。第2の実施形態では、電荷率と放電率は両方とも、第1の信号のデューティサイクルの変化に実質的に依存しない。第1の実施形態におけるように、DLLの制御ループは、第1の信号の一期間の間にキャパシタが充電される量が、キャパシタが放電される量に等しいように、遅延線を介して遅延時間を制御する。遅延線を介した遅延時間は、実質的に一定のままであり、第1の信号のデューティサイクルの変化に依存しない。
【0008】
前述の説明は、概要であり、したがって、必然的に、詳細の簡素化、一般化、および省略を含み、その結果、当業者は、この概要が例示のためだけであり、決して限定的であることを意図しない点を理解されよう。請求項によってのみ定義される、本明細書で説明されるデバイスならびに/または方法のその他の態様、発明の特徴、および利点は、本明細書に記載された非限定的な詳細な説明において明らかになろう。
【図面の簡単な説明】
【0009】
【図1】入力リード線2上で着信クロック信号CKREFを受信して、出力リード線3、4、および5上でCKREFの3つの遅延バージョンを出力する遅延ロックループ(DLL)の図(先行技術)。
【図2】図1のDLLの動作を例示する波形図(先行技術)。
【図3】図1のDLLにおいて、信号CKREFと信号OUT3/3との間の遅延が信号CKREFのデューティサイクルに応じてどのように変化するかを示すグラフ(先行技術)。
【図4】新規性のある一態様によるシステム100の簡易図。
【図5】図4のシステムのDLLの第1の実施形態101の回路図。
【図6】図5のDLLの第1の実施形態101の動作を例示する波形図。
【図7】図4のDLL101において、信号CKREF内のデューティサイクルの変化にかかわらず、信号CKREFの対応するエッジとOUT3/3の対応するエッジとの間で「遅延時間」が実質的にどのように一定のままであるかを例示するグラフ。
【図8】図4のDLLの第1の実施形態101の特定の例を示す図。
【図9】図8のDLLのチャージポンプ140の回路図。
【図10】図8のDLLの遅延制御ユニット(DCU)134の回路図。
【図11】図8のDLLの遅延要素116のチェーンの回路図。
【図12】図8のDLLの第1の実施形態の動作の方法200の流れ図。
【図13】図4のシステムのDLLの第2の実施形態300の回路図。
【図14】図13のDLLの第2の実施形態300の動作を例示する波形図。
【図15】図13のDLLの第2の実施形態300の動作の方法400の流れ図。
【詳細な説明】
【0010】
図4は、新規性のある一態様によるシステム100の簡易図である。システム100は、遅延ロックループ(DLL)101または300と、ドライバ103、104、および105を有する多段ドライバ102と、ユニバーサルシリアルバス(USB)ケーブル106とを含む。データDATAのビットは、リード線108上で受信されるクロック信号CKREFのエッジに対して同期してリード線107上で受信される。データ信号の論理レベルが変化するとしたとき、多段ドライバ102は、段階的な駆動強度を用いて、新しいデータレベルをケーブル106上に駆動する。駆動強度は、ドライバ103が導体109を新しいデジタル論理レベルに駆動するのを開始するように、まず、ドライバ103だけを動作可能にすることによって段階的に変更される。次いで、少し後で、ドライバ103とドライバ104の両方が導体109を駆動するように、ドライバ104が動作可能にされる。次いで、少し後で、すべての3つのドライバ103、104、および105が導体109を駆動するように、ドライバ105が動作可能にされる。DLLは、3つのドライバにイネーブル信号(enable signal)を提供する。イネーブル信号OUT1/3がまず遷移し、それによって、ドライバ103を動作可能にする。動作可能にされた信号OUT2/3が次に遷移し、それによって、ドライバ104を動作可能にする。イネーブル信号OUT3/3が次に遷移し、それによって、ドライバ105を動作可能にする。システム100は、DLLのほんの1つの例示的な応用例である。DLLは、多くのその他の応用例を有する。
【0011】
図5は、図4のDLLの第1の実施形態101の詳細な回路図である。DLLは、上昇電流回路110と、下降電流回路(down current circuit)111と、キャパシタ112と、電圧制御遅延線(VCDL)113と、論理回路114とを含む。着信クロック信号CKREFは、VCDL113内の遅延要素のチェーン116が、クロック信号の遅延バージョンOUT3/3を出力リード線117上に出力するように、電圧制御遅延線(VCDL)113の入力リード線115に供給される。着信クロック信号CKREFのエッジと出力されたクロック信号OUT3/3の対応するエッジとの間の遅延は、VCDL113の入力リード線118上に存在する着信電圧信号VCAPの直流(DC)成分によって決定される。遅延要素のチェーン116の他のタップ(taps)は、出力リード線119および120として、VCDL113の外に延びる。出力リード線120上の信号OUT1/3は、CKREFの遅延バージョンである信号を出力するが、CKREFとOUT1/3との間の遅延は、CKREFとOUT3/3との間の遅延の1/3である。出力リード線119上の信号OUT2/3は、CKREFの遅延バージョンである信号を出力するが、CKREFとOUT2/3との間の遅延は、CKREFとOUT3/3との間の遅延の2/3である。
【0012】
図6は、図5のDLLの第1の実施形態101の動作を例示する波形図である。波形121は、CKREFが50/50デューティサイクルを有するときのDLLの動作を例示する。波形122は、CKREFが45/55デューティサイクルを有するときのDLLの動作を例示する。波形123は、CKREFが55/45デューティサイクルを有するときのDLLの動作を例示する。図6に例示されるように、キャパシタ112上の電圧VCAPが第1の率SU1で増大するように、着信クロック信号CKREFの期間の時点T1において第1のエッジ124で開始して、キャパシタ112が充電される。キャパシタ112上の電圧VCAPは、時点T2における信号OUT3/3の第1のエッジ125まで増大する。この時間の間、上昇電流回路110は、電流IUPをキャパシタノード126に供給しており、下降電流回路111は、キャパシタノード126から電流IDNを導電している。IUPの大きさは、電流IDNの大きさよりもより大きく、したがって、正味電荷がキャパシタ112に加えられ、電圧VCAPは、例示されるように、率SU1で増大する。
【0013】
次いで、時点T2においてエッジ125で開始して、キャパシタ112上の電圧VCAPは率SD1で減少する。電流IUPは、時点T2でフローを停止するが、電流IDNはフローを続け、したがって、そのとき、電荷は、キャパシタ112から除去され(removed)、電圧VCAPは、例示されるように減少する。この状態は、時点T4における信号CKREFの次のエッジ127まで続く。図6に例示されるように、信号CKREFの第1のエッジ124および第2のエッジ127は、信号CKREFの高パルスの範囲を定める。時点T4において、下降電流回路111は、ノード126から電荷を引き出すのを停止し、キャパシタ112上の電圧VCAPは、エッジ128における信号CKREFの残りの期間を通して実質的に固定されたままである。ノード126上へのIUP電流フローを開始および停止するために、Pチャネル電界効果トランジスタ(P-channel field effect transistor)129が使用される。トランジスタ129が導電性になるように制御される場合、電流IUPは流れる。トランジスタ129が非導電性になるように制御される場合、電流IUPは流れない。論理回路114によって出力された信号GOUTは、制御信号として、導体130上に供給され、トランジスタ129のゲート上に供給される。信号CKREFがデジタル論理高であり、信号OUT3/3がデジタル論理低であるとき、導体130上の制御信号GOUTは、低いデジタル論理レベルを有し、それによって、トランジスタ129を導電性にする。信号GOUTが低く、かつトランジスタ129が導電性である期間は、図6の波形において「チャージアップ(CHARGE UP)」とラベル付けされている。
【0014】
ノード126からIDN電流フローを開始および停止するために、Nチャネルトランジスタ131が使用される。トランジスタ131が導電性になるように制御される場合、電流IDNは流れる。トランジスタ131が非導電性になるように制御される場合、電流IDNは流れない。信号CKREFは、トランジスタ131のゲート上に供給され、その結果、信号CKREFがデジタル論理高信号レベルを有するとき、トランジスタ131は導電性になる。したがって、信号CKREFが、図6の波形においてラベル「チャージダウン(CHARGE DN)」によって示されるように、高いデジタル論理レベルを有するとき、IDN電流は流れる。
【0015】
時点T1とT2との間でVCAPが増大する率は、IUPの大きさからIDNの大きさを差し引くことによって決定される。時点T2とT4との間でVCAPが減少する率は、IDNの大きさによって決定される。IDNの大きさは、アナログ制御信号CNTRLDNを調整することによって調整可能である。アナログ制御信号CNTRLDNは、下降電流回路111の制御電流源132を制御する。IUPの大きさは、上昇電流回路110の制御電流源133を制御するアナログ制御信号CNTRLUPを調整することによって調整可能である。図5に例示される特定の例では、上昇電流回路110の電流源133を介して流れる電流は、下降電流回路111の電流源132を介して流れる電流の2倍に設定される。
【0016】
図5に例示されるように、電圧制御遅延線113は、遅延制御ユニット(DCU)134、ならびに遅延要素のチェーン116を含む。DCU134は、電圧信号VCAPを受信して、そこから、供給電流IFILTを生成する。供給電流IFILTは、ノードおよび導体135を経由して遅延要素のチェーン116に供給される。図6の波形内でラベルIFILTを用いて識別される、ノード135上の直流DC電圧の大きさは、電圧VCAPのDC成分におよそ比例する。同様に、ノード135を経由して遅延要素のチェーン116に供給される供給電流は、電圧VCAPのDC成分におよそ比例する。図6の波形121内のノード135上の電圧は、およそ1.0ボルトである。
【0017】
図5の回路は、CKREFのそれぞれの期間中にキャパシタ112上に供給された電荷が、その期間中にキャパシタ112から引き出された電荷に実質的に等しいように、信号CKREFと信号OUT3/3との間に遅延(遅延要素のチェーン116の遅延)を制御する制御ループを形成する。したがって、電流IUPおよびIDNの相対的な大きさを設定することによって、エッジ124とエッジ127との間のエッジ125の位置(図6を参照されたい)を設定することが可能である。図6の波形121の例では、CKREFとOUT3/3との間の遅延は、500ピコ秒に設定されることになる。この例において、CKREFの期間は、2ナノ秒である。
【0018】
図6の波形122は、CKREFのデューティサイクルが45/55のときの、図5のDLLの動作を例示する。図5のDLLでは、上昇電流IUPの大きさの変化は信号CKREFのデューティサイクルの変化に比例するようにされる。したがって、45/55デューティサイクル波形例122における電流IUPは、50/50デューティサイクル波形例121における電流IUPよりもより小さい。信号CKREFの第1のエッジ124とOUT3/3の第1のエッジ125との間の電圧VCAPの増大率は、したがって、より狭い勾配SU2である。信号OUT3/3の第1のエッジ125と信号CKREFの第2のエッジ127との間の電圧VCAPの減少率は、CKREFのデューティサイクルにかかわらず、同じ勾配SD1である。上記のように、制御ループは、CKREF信号期間中にキャパシタ112上に供給される電荷がCKREF信号期間中にキャパシタ112から引き出される電荷に等しいように、信号OUT3/3の第1のエッジ125が信号CKREFの2つのエッジ124および127の間に位置付けられるように、信号CKREFと信号OUT3/3との間の遅延を調整するように動作する。結果として、45/55デューティサイクル波形例122におけるCKREFとOUT3/3との間の遅延は、50/50デューティサイクル波形例121におけるのと実質的に同じである。図6の45/55デューティサイクル波形例122における図5のノード135上のIFILTの電圧は、図6の50/50デューティサイクル波形例121におけるのと同じ1.0ボルトである。
【0019】
図6の波形123は、CKREFのデューティサイクルが55/45であるときの、図5のDLLの動作を例示する。電流IUPの大きさの変化は信号CKREFのデューティサイクルの変化と比例するため、信号CKREFの第1のエッジ124とOUT3/3の第1のエッジ125との間の電圧VCAPの増大率はより急な勾配SU3(steeper slope SU3)である。信号OUT3/3の第1のエッジ125と信号CKREFの第2のエッジ127との間の電圧VCAPの減少率は、CKREFのデューティサイクルにかかわらず、同じ勾配SD1である。制御ループは、CKREF信号期間中にキャパシタ112上に供給される電荷がCKREF信号期間中にキャパシタ112から引き出される電荷に等しいように、信号OUT3/3の第1のエッジ125が信号CKREFの2つのエッジ124および127の間に位置付けられるように、信号CKREFと信号OUT3/3との間の遅延を調整するように動作する。結果として、55/45デューティサイクル波形例123におけるCKREFとOUT3/3との間の遅延は、50/50デューティサイクル波形例121におけるのと実質的に同じである。55/45デューティサイクル波形例123における図5のノード135上のIFILTの電圧は、50/50デューティサイクル波形例121におけるのと同じ1.0ボルトである。
【0020】
図7は、45/55デューティサイクルから55/45デューティサイクルの範囲にわたる信号CKREFのデューティサイクル変化にもかかわらず、信号CKREFとOUT3/3との間の遅延時間が、どのように、実質的に一定の500ピコ秒のままであるかを例示するグラフである。図7に例示されるデューティサイクルに対する遅延時間の関係は、図3(先行技術)に例示される先行技術のデューティサイクルに対する可変遅延時間の関係と比べて比較的一定である。
【0021】
上昇電流回路110を実現できる多くの様式が存在する。図5に記載された簡素化された例では、上昇電流回路110は、その大きさがCKREFのデューティサイクルの変化と比例して変化するIUP電流を供給する。IUPは、2つの電流経路を切り替えることによって、このように可変にされる。これらの電流経路のそれぞれは、同じ電流源133を介して延びる。第1の電流経路は、Nチャネルトランジスタ136のドレインからNチャネルトランジスタ136のソースに延び、次いで、電流源133を介して、接地ノード(ground node)に延びる。第2の電流経路は、Nチャネルトランジスタ137のドレインからNチャネルトランジスタ137のソースに延び、次いで、電流源133を介して、接地ノードに延びる。電流源133内に流れ込んだ固定電流は、信号CKREFのデジタル論理に応じて、第1の電流経路または第2の電流経路を介して流れるように導かれる。信号CKREFのデジタル論理レベルがデジタル論理高である場合、この電流源は、第2の電流経路だけを介して流れる。したがって、第2の電流経路を介した平均電流フローは、キャパシタ143によるフィルタリングのため、信号CKREFのデューティサイクルに比例して変化する。この第2の電流経路を介して流れる電流は、電流ミラートランジスタ138および139によって電流IUPにミラーされる(mirrored)。電流IUPは、トランジスタ139を介してソースからドレインへ流れる電流である。
【0022】
図8は、図4のシステムのDLLの第1の実施形態101の特定の例の図である。図8の例では、CNTRLUP制御入力信号またはCNTRLDN入力信号は存在しない。上昇電流回路110および下降電流回路111は、共にチャージポンプ(charge pump)140と呼ばれる。キャパシタ112は、Nチャネル電界効果トランジスタとして実現される。DLLは、CKREF信号入力リード線141と、入力電流入力リード線142と、OUT3/3出力リード線144と、OUT2/3出力リード線145と、OUT1/3出力リード線146とを有する。信号OUT1/3は、CKREFに対して信号OUT3/3が遅延されるのと同じ程度にCKREFに対して1/3遅延される。信号OUT2/3は、CKREFに対して信号OUT3/3が遅延されるのと同じ程度にCKREFに対して2/3遅延される。VCDL113の出力リード線117およびDLL101の出力リード線144は、同じ導体である。VCDL113の出力リード線119およびDLL101の出力リード線145は、同じ導体である。VCDL113の出力リード線120およびDLL101の出力リード線146は、同じ導体である。
【0023】
図9は、図8のチャージポンプ140のより詳細な回路図である。第1の交換電流経路SCP1は、供給電圧ノード147から、Pチャネルトランジスタ148およびPチャネルカスコードトランジスタ149を介して、Nチャネルトランジスタ136を介して、次いで、Nチャネルカスコードトランジスタ150を介して、電流源Nチャネルトランジスタ151を介して、接地ノード152に延びる。トランジスタ150および151は、電流源153を形成する。電流源153からの電流フローは、第2の電流源154を介して流れるミラー電流の2倍の大きさである。電流源153上の「2X」ラベルおよび電流源154上の「1X」ラベルは、この電流関係を示す。電流源154内のトランジスタ155は、電流源153内の電流源トランジスタ151に対応する電流源トランジスタである。電流源154内のトランジスタ156は、電流源153内のカスコードトランジスタ150に対応するカスコードトランジスタである。トランジスタ136が導電性であるとき、2X電流はこの第1の切り替え電流経路SCP1を介して流れ、信号CKREFが低いデジタル論理レベルを有するとき、トランジスタ136は導電性である。IUP電流およびIDN電流の相対的な大きさは、トランジスタ139および158のサイズを変更することによって、回路設計の間に変化することが可能であり、またはプログラマブルスイッチを使用して、トランジスタ139および158の効果サイズをプログラム可能に変更することによって、回路動作の間に変化することが可能である。
【0024】
第2の交換電流経路SCP2は、供給電圧ノード147から、Pチャネルトランジスタ138およびPチャネルカスコードトランジスタ157を介して、Nチャネルトランジスタ137を介して、次いで、電流源153を介して、接地ノード152に延びる。トランジスタ137が導電性であるとき、2X電流はこの第2の交換電流経路SCP2を介して流れ、信号CKREFが高いデジタル論理レベルを有するとき、トランジスタ137は導電性である。
【0025】
トランジスタ139およびトランジスタ138は、電流ミラーを形成する。トランジスタ158は、カスコードトランジスタ157に対応するカスコードトランジスタである。第3の電流経路CP3は、供給電圧ノード147から、電流ミラートランジスタ139を介して、カスコードトランジスタ158を介して、ノード160に延びる。トランジスタ139および138を有する電流ミラーにより、第3の電流経路CP3内を流れるこの電流は、第2の交換電流経路SCP2内を流れる電流に対してミラーされる。トランジスタ136上の負荷が、トランジスタ137上の負荷と実質的に同じであるように、トランジスタ148および149が提供される。トランジスタ161、162、および163は、雑音をフィルタリングするための容量である。トランジスタ164および165は、カスコードトランジスタ149、157、および158のゲート電圧をバイアスする。入力電流IINを増大させることは、ゲート電圧を減少させ、一方、入力電流IINを減少させることは、ゲート電圧を増大させる。
【0026】
図5に関して上で説明されたように、導体130上の信号GOUTが低いデジタル論理レベルであるとき、Pチャネルトランジスタ129は導電性であり、IUP電流は、トランジスタ129を介してVCAPノード126に流れる。電流IUPは、第3の電流経路CP3を介した電流フローである。信号GOUTが高いデジタル論理レベルであるとき、Pチャネルトランジスタ129は、非導電性であり、電流IUPは流れない。
【0027】
信号CKREFが高いデジタル論理レベルであるとき、下降電流回路111は、VCAPノード126からIDN電流を引き出す。IDN電流は、VCAPノード126から、導電性Nチャネルトランジスタ131を介して、1X電流源154を介して接地ノード152に流れる。信号CKREFが低いデジタル論理レベルであるとき、Nチャネルトランジスタ131は、非導電性であり、IDN電流は流れない。
【0028】
第3の電流経路CP3を介して流れる電流がVCAPノード126に流出できない場合、その電流は、Pチャネルトランジスタ166を介して接地に流れることが可能にされる。トランジスタ129が導電性でない場合、トランジスタ166は導電性になるように制御される。同様に、電流源154を介して流れる1X電流をVCAPノード126から引き出すことができない場合、この1X電流は、Nチャネルトランジスタ167を介して引き出されることが可能にされる。演算増幅器168は、ノード169上の電圧がノード126上の電圧に等しく維持されるように、必要な電流をノード169に供給するか、または必要な電流をノード169から引き出すユニティゲイン増幅器(unity gain amplifier)として接続される。電流源170、ならびにトランジスタ171および172は、カスコードトランジスタ150、174、172、および156をバイアスする電圧をノード173上に設定する。トランジスタ175および176は、フィルタリング容量を提供する。
【0029】
図10は、図8の遅延制御ユニット(DCU)134の一例の詳細な回路図である。DCU134は、変化する電圧信号VCAPを、遅延線を介して遅延時間を制御する、安定した制御信号IFILT184に変換する。この例で、制御信号IFILT184は、その大きさがVCAP信号のDC成分に比例する供給電流である。電圧VCAPは、トランジスタ179のゲートからソースへの電圧を設定する。電圧VCAPから、トランジスタ179を通したゲートからソースへの電圧降下を差し引いたものが、抵抗器180を通した電圧降下を設定し、それによって、電流181を設定する。トランジスタ177および178は、電流ミラーを形成する。結果として生じるミラー電流182は、CKREFの複数の期間にわたってノード135上の電圧が比較的一定であるように、大きな容量183によって補整される。ノード135を経由して遅延要素のチェーン116に出力された補整電流184は、したがって、同様に、CKREFの複数の期間にわたって比較的一定の電流である。トランジスタ185、186、および187は、電流ミラーのカスコードトランジスタ188および189のゲート電圧をバイアスする。回路190は、カスコードトランジスタ191および186をバイアスする。図10のDCU回路134の帯域幅は、DLL101全体の帯域幅よりもさらにより高く(>10倍高く)される。
【0030】
図11は、図8の遅延要素のチェーン116のより詳細な図である。入力ノード135を経由してインバータ192〜197に供給される供給電流IFILT184の量を増大させることは、インバータのチェーンを介した伝搬遅延を減少させ、一方、入力ノード135を経由してインバータ192〜197に供給される供給電流IFILT184の量を減少させることは、伝搬遅延を増大させる。
【0031】
図12は、図8のDLLの第1の実施形態101の動作の方法200の流れ図である。第1のステップ(ステップ201)において、第2の信号が生み出されるように、第1の信号が遅延線に供給される。第2の信号は、第1の信号の遅延バージョンである。第2の信号は、第1の信号に対して「遅延時間」だけ遅延される。本方法の一例では、第1の信号は、図8の信号CKREFであり、第2の信号は、図8の信号OUT3/3である。
【0032】
第2のステップ(ステップ202)において、第1の信号の第1のエッジでキャパシタの充電が開始される。この充電は、第2の信号の第1のエッジまで第1の率で続く。本方法の一例では、キャパシタは、図8のキャパシタ112であり、第1の信号の第1のエッジは、図6のエッジ124であり、第2の信号の第1のエッジは、図6のエッジ125であり、第1の率は図6の勾配SU1である。
【0033】
第3のステップ(ステップ203)において、第2の信号の第1のエッジでキャパシタの放電が開始される。この放電は、第1の信号の第2のエッジまで第2の率で続く。本方法の一例では、第1の信号の第2のエッジは、図6のエッジ127であり、第2の率は、図6の勾配SD1である。
【0034】
第4のステップ(ステップ204)において、第2のステップでキャパシタが充電される量が第3のステップでキャパシタが放電される量に等しいように遅延時間は制御される。本方法の一例では、DCU134によって図8の遅延線116に供給される供給電流IFILTを制御することによって、遅延時間が制御される。遅延時間の制御は、ここで、第4のステップとして記載されているが、「第4の」というラベルは、ある順序を示さず、または先に列挙されたステップが完了していることを示さない。遅延時間の制御は、進行中の制御機能であり、CKREFの多くの期間にわたって継続的に発生する。
【0035】
第5のステップ(ステップ205)において、遅延時間が実質的に一定であり、第1の信号のデューティサイクルの変化に依存しないように、第1の信号のデューティサイクルに応じて第1の率が調整される。本方法の一例では、第1の率は、CKREFの期間ごとに(from period to period of CKREF)比較的漸進的に(relatively gradually)調整される。第1の信号のデューティサイクルが45/55である場合、図6の波形122において例示されるような勾配SU2になるように第1の率を調整することが可能である。第1の信号のデューティサイクルが55/45である場合、図6の波形123に例示されるような勾配SU3になるように第1の率を調整することが可能である。この場合も、第4のステップの場合のように、デューティサイクルに応じて第1の率を調整するこの第5のステップは、ステップ201〜204が完了した後に連続的に発生しなくてよい。「第5の」というラベルは、ある順序を示さず、先に列挙されたステップが完了していることを必要としない。第1の率の調整は、CKREFの周波数と比較して比較的遅い率で発生する。
【0036】
図13は、図4のDLLの第2の実施形態300の回路図である。図5の第1の実施形態101と異なり、図13の第2の実施形態300は、信号CKREFのデューティサイクルに依存しない率でキャパシタ301を充電する。図5のトランジスタ136および137に対応するトランジスタは図13に存在しない。キャパシタ301が充電される率は、制御電流源302によって設定される。電流源302を流れる電流は、ミラートランジスタ303および304を介してミラーされる。この電流IUPは、Pチャネルトランジスタ305がオンであり、かつ導電性であるとき、キャパシタ301を充電することが可能にされる。キャパシタ301が放電される率は、制御電流源306とミラートランジスタ307および308とによって設定される。Nチャネルトランジスタ309がオンであり、かつ導電性であるとき、この放電電流IDNは、キャパシタ301から流れることが可能にされる。図13のVCDL310および論理ゲート311は、図5のVCDL113および論理ゲート114と同じ構造のものである。
【0037】
図14は、図13の第2の実施形態300の動作を例示する波形図である。波形312は、信号CKREFが50/50デューティサイクルを有するときのDLL300の動作を例示する。波形313は、信号CKREFが45/55デューティサイクルを有するときのDLL300の動作を例示する。波形314は、信号CKREFが55/45デューティサイクルを有するときのDLL300の動作を例示する。信号GOUTがデジタル論理低である場合、Pチャネルトランジスタ305は導電性であり(IUPは流れ)、Nチャネルトランジスタ309は非導電性である(IDNは流れない)。着信クロック信号CKREFの期間の時点T1で第1のエッジ315で開始して、キャパシタ301は、電流フローIUPによって充電される。キャパシタ301上の電圧VCAPは増大する。この充電率は、信号CKREFのデューティサイクルに依存せず、制御信号CNTRLUPによって設定される。充電の存続時間は、信号CKREFのデューティサイクルに依存しない。
【0038】
次いで、信号OUT3/3の第1のエッジ316で開始して、キャパシタ301は、電流フローIDNによって放電される。信号GOUTがデジタル論理高であるとき、Pチャネルトランジスタ305は非導電性である(IUPは流れない)が、Nチャネルトランジスタ309は導電性である(IDNは流れる)。キャパシタ301上の電圧VCAPは、したがって、減少し始める。キャパシタ301上の電圧の減少は、信号CKREFの第2のエッジ317まで続く。時点T2から時点T9までのキャパシタ301の放電の存続時間は、したがって、信号CKREFのデューティサイクルに依存しない。放電率も信号CKREFのデューティサイクルに依存せず、制御信号CNTRLDNによって設定される。したがって、図14のデューティサイクル例312〜314のそれぞれの中のVCAP波形は同じである。図13のDLL300では、信号CKREFの第1のエッジ315および第2のエッジ317は、信号CKREFの期間の範囲を定める。この期間を通して常に、キャパシタ301は、充電されているか、または放電されている。いつ充電が終了し、いつ放電が開始するかを決定する信号OUT3/3の第1のエッジ316は、信号CKREFの第1のエッジ315の遅延バージョンである。
【0039】
図15は、図13のDLLの第2の実施形態300の動作の方法400の流れ図である。第1のステップ(ステップ401)において、第2の信号が生み出されるように、第1の信号が遅延線に供給される。第2の信号は、第1の信号の遅延バージョンである。第2の信号は、第1の信号に対して「遅延時間」だけ遅延される。本方法の一例では、第1の信号は、図13の信号CKREFであり、第2の信号は、図13の信号OUT3/3である。
【0040】
第2のステップ(ステップ402)において、第1の信号の第1のエッジでキャパシタの充電が開始される。この充電は、第2の信号の第1のエッジまで第1の率で続く。本方法の一例では、キャパシタは、図13のキャパシタ301であり、第1の信号の第1のエッジは、図14のエッジ315であり、第2の信号の第1のエッジは、図14のエッジ316である。第1の率は、第1の信号のデューティサイクルに依存しない。時点T1から時点T2までの充電の存続期間も第1の信号のデューティサイクルに依存しない。
【0041】
第3のステップ(ステップ403)において、第2の信号の第1のエッジでキャパシタの放電が開始される。この放電は、第1の信号の第2のエッジまで第2の率で続く。本方法の一例では、第1の信号の第2のエッジは、図14のエッジ317である。第2の率は、第1の信号のデューティサイクルに依存しない。時点T2から時点T9までの放電の存続時間も第1の信号のデューティサイクルに依存しない。
【0042】
第4のステップ(ステップ404)において、第2のステップでキャパシタが充電される量が第3のステップでキャパシタが放電される量に等しいように、遅延時間が制御される。遅延時間の制御はここで第4のステップとして記載されるが、「第4の」というレベルは、順序を示さず、または先に列挙されたステップが完了していることを示さない。遅延時間の制御は、進行中の制御機能であり、CKREFの多くの期間にわたって継続的に発生する。
【0043】
ある特定の実施形態は、教育的な目的のために(for instructional purposes)上記に説明されているが、本特許文書の教示は、一般的な適用性を有し、上記で説明された特定の実施形態に限定されない。第1の実施形態において、上昇電流または下降電流が入力信号のデューティサイクルの変化に対して比例して変化するように、上昇電流または下降電流は変化し得る。キャパシタの充電および放電は、上で記載された例で使用された特定のエッジ以外のクロックエッジを使用して開始および終了することが可能である。上昇電流、下降電流のいずれか、またはそれら両方は、ソフトウェアプログラム可能にされ得る。制御電流CNTRLDNおよびCNTRLUPは、システムCPUによって実行されるUSBドライバソフトウェアによって設定可能である。このドライバソフトウェアは、デジタル制御値を、次に、電流CNTRLDNおよびCTRLUPを、それぞれ、制御可能な電流源306および302に供給するソフトウェアプログラム可能な電流源に供給する。多段USB信号ドライバの段階を動作可能にするために、出力信号OUT3/3、OUT2/3、およびOUT1/3が使用される。上記で示された例におけるように、当初、第1の信号の間に電荷をキャパシタに追加し、次いで、その電荷を除去するのではなく、その他の例では、当初、電荷をキャパシタから除去することが可能であり、次いで、その他の例では、電荷をキャパシタ内に再度回復することが可能である。上記の例では、充電および放電を開始および終了するために、ある極性のエッジが使用されるが、これらの極性は単なる例である。他の例では、異極性を有する信号エッジを使用することが可能である。供給電流は、遅延線の遅延時間を制御するために使用可能なあるタイプの制御信号の一例として上で説明されているが、他の例では、遅延線の遅延時間を制御する制御信号の他の例を使用することが可能である。したがって、下記に記載される請求項の範囲から逸脱せずに、説明された特定の実施形態の様々な特徴の修正、適応、および組合せを実行することが可能である。
【特許請求の範囲】
【請求項1】
(a)第1の信号を遅延線に供給し、それによって第2の信号を生成することと、なお、前記第1の信号はデューティサイクルを有し、前記第2の信号は、前記第1の信号の遅延バージョンであり、前記第2の信号は前記第1の信号に対して遅延時間だけ遅延される;
(b)前記第1の信号の第1のエッジでキャパシタの充電を開始して、前記第2の信号の第1のエッジまで第1の率で前記キャパシタを充電し続けることと;
(c)前記第2の信号の前記第1のエッジで前記キャパシタの放電を開始して、前記第1の信号の第2のエッジまで第2の率で前記キャパシタの放電を続けることと、
(d)(b)において前記キャパシタが充電される量が、(c)において前記キャパシタが放電される量に等しいように、かつ前記遅延時間が前記第1の信号の前記デューティサイクルにおける変化に実質的に依存しないように、前記遅延時間を制御することと、
を備える方法。
【請求項2】
(e)前記第1の信号の前記デューティサイクルに応じて、前記第1の率および前記第2の率のうちの少なくとも1つを調整すること、
をさらに備える、請求項1に記載の方法。
【請求項3】
前記第1の信号の前記第1のエッジおよび前記第2のエッジのうちの一方が、立ち上がりエッジであり、前記第1の信号の前記第1のエッジおよび前記第2のエッジの他方が、立ち下りエッジであり、前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号のパルスの範囲を定める、請求項2に記載の方法。
【請求項4】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号の期間の範囲を定め、前記第2の信号の前記第1のエッジが、前記第1の信号の前記第1のエッジの遅延バージョンであり、前記キャパシタが充電される前記第1の率が、前記第1の信号の前記デューティサイクルの変化にかかわらず、前記第1の信号の期間ごとに実質的に一定のままであり、前記キャパシタが放電される前記第2の率が、前記第1の信号の前記デューティサイクルの変化にかかわらず、前記第1の信号の期間ごとに実質的に一定のままである、請求項1に記載の方法。
【請求項5】
前記キャパシタ上の電圧信号を制御電流に変換することと;
前記制御電流を前記遅延線に供給することと、なお、前記第1の信号が(a)において前記遅延線の入力リード線内に供給され、前記第2の信号が(a)において前記遅延線の出力リード線から出力される;
をさらに備える、請求項1に記載の方法。
【請求項6】
(d)の前記制御することと、(e)の前記調整することとが、前記第1の信号の多くの期間にわたって常に発生する、請求項2に記載の方法。
【請求項7】
前記率が、前記第1の信号の前記デューティサイクルの変化に対して比例して変化するように(e)において調整される、請求項2に記載の方法。
【請求項8】
(e)前記第1の率および前記第2の率のうちの少なくとも1つを設定する制御信号を供給することによって、前記遅延時間をプログラムすること、
をさらに備える、請求項1に記載の方法。
【請求項9】
第1の信号の第1のエッジで充電を開始して、第2の信号の第1のエッジまで充電を続け、前記第2の信号の前記第1のエッジで放電を開始して、前記第1の信号の第2のエッジまで放電を続けるキャパシタと;
電荷を前記キャパシタに供給する充電回路と;
前記キャパシタから電荷を除去する放電回路と;
第1の入力リード線と、第2の入力リード線と、出力リード線とを有する電圧制御遅延線(VCDL)と、なお、前記第1の信号が前記VCDLの前記第1の入力リード線上に存在し、前記VCDLの前記第2の入力リード線が前記キャパシタに結合され、前記第2の信号が前記VCDLの前記出力リード線上に存在し、前記第2の信号が、前記第1の信号の遅延バージョンであり、かつ前記第1の信号に対して遅延時間だけ遅延され、前記遅延時間が、実質的に一定であり、前記第1の信号の前記デューティサイクルの変化に依存しない;
第1の入力リード線と、第2の入力リード線と、出力リード線とを有する論理回路と、なお、前記第1の信号が、前記論理回路の前記第1の入力リード線上に存在し、前記第2の信号が、前記論理回路の前記第2の入力リード線上に存在し、前記論理回路の前記出力リード線が、前記充電回路の入力リード線に結合される;
を備える回路。
【請求項10】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号のパルスの範囲を定め、前記キャパシタが、前記第1の信号の前記第1のエッジで開始する率で充電されて、前記第2の信号の前記第1のエッジまで続き、前記率が、前記第1の信号の前記デューティサイクルに応じて調整される、請求項9に記載の回路。
【請求項11】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号の期間の範囲を定め、前記第2の信号の前記第1のエッジが、前記第1の信号の前記第1のエッジの遅延バージョンである、請求項9に記載の回路。
【請求項12】
前記充電回路が、前記率が前記第1の信号の前記デューティサイクルの変化と比例して変化するように、前記率を調整する、請求項10に記載の回路。
【請求項13】
前記第1の信号の前記第1のエッジの時点から前記第2の信号の前記第1のエッジの時点まで、前記充電回路がキャパシタノードに電荷を提供しており、前記放電回路が前記キャパシタノードから電荷を除去しており、前記キャパシタが前記キャパシタノードに結合された、請求項12に記載の回路。
【請求項14】
前記充電回路が、
電流源を通過する第1の交換電流経路と;
前記電流源を通過する第2の交換電流経路と、なお、電流が前記第1の交換電流経路および前記第2の交換電流経路のうちの1つだけを介して一度に流れるように、前記第1の交換電流経路と前記第2の交換電流経路とが交換され、前記第1の信号が第1のデジタル論理レベルを有する場合、電流が前記第1の交換電流経路を介して流れ、前記第1の信号が第2のデジタル論理レベルを有する場合、電流が前記第2の交換電流経路を介して流れる;
前記キャパシタへ延びる第3の電流経路と、なお、前記第3の電流経路を介した電流フローが、前記第2の交換電流経路を介して電流フローにミラーされる;
を備える、請求項9に記載の回路。
【請求項15】
前記VCDLが、遅延制御ユニット(DCU)回路と、遅延要素のチェーンとを含み、前記VCDLの前記第2の入力リード線が、前記DCUの入力リード線であり、前記DCUが、制御電流を前記遅延要素のチェーンに供給し、前記VCDLの前記第1の入力リード線が、前記遅延要素のチェーンのデータ入力リード線であり、前記VCDLの前記出力リード線が、前記遅延要素のチェーンのデータ出力リード線である、請求項9に記載の回路。
【請求項16】
第1の信号を遅延時間だけ遅延させ、それによって第2の信号を生成する遅延線と、なお、前記第1の信号はデューティサイクルを有する;
キャパシタと;
前記キャパシタを充電するための、前記キャパシタを放電するための、前記キャパシタのリード線上の電圧信号を制御信号に変換するための、そして、前記遅延時間が前記第1の信号の前記デューティサイクルの変化に実質的に依存しないように前記遅延線を制御するために前記制御信号を使用するための、手段と;
を備える回路。
【請求項17】
前記手段が、前記第1の信号の前記デューティサイクルの変化に比例して調整された率で前記キャパシタを充電する、請求項16に記載の回路。
【請求項18】
前記手段が、前記第1の信号の前記デューティサイクルに実質的に依存しない第1の率で前記キャパシタを充電し、前記手段が、前記第1の信号の前記デューティサイクルに実質的に依存しない第2の率で前記キャパシタを放電する、請求項16に記載の回路。
【請求項19】
前記手段が、前記第1の信号の第1のエッジの時点で前記キャパシタの充電を開始して、前記第2の信号の第1のエッジの時点まで前記キャパシタの充電を続け、前記手段が、前記第2の信号の前記第1のエッジの時点で前記キャパシタの放電を開始して、前記第1の信号の第2のエッジの時点まで前記キャパシタの放電を続ける、請求項16に記載の回路。
【請求項20】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号のパルスの範囲を定め、前記第2の信号の前記第1のエッジが、前記第1の信号の前記第1のエッジの遅延バージョンである、請求項19に記載の回路。
【請求項21】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号の期間の範囲を定め、前記第2の信号の前記第1のエッジが、前記第1の信号の前記第1のエッジの遅延バージョンである、請求項19に記載の回路。
【請求項22】
前記手段が、遅延時間制御入力信号を受信して、前記遅延時間を設定するために、前記遅延時間制御入力信号を使用する、請求項16に記載の回路。
【請求項1】
(a)第1の信号を遅延線に供給し、それによって第2の信号を生成することと、なお、前記第1の信号はデューティサイクルを有し、前記第2の信号は、前記第1の信号の遅延バージョンであり、前記第2の信号は前記第1の信号に対して遅延時間だけ遅延される;
(b)前記第1の信号の第1のエッジでキャパシタの充電を開始して、前記第2の信号の第1のエッジまで第1の率で前記キャパシタを充電し続けることと;
(c)前記第2の信号の前記第1のエッジで前記キャパシタの放電を開始して、前記第1の信号の第2のエッジまで第2の率で前記キャパシタの放電を続けることと、
(d)(b)において前記キャパシタが充電される量が、(c)において前記キャパシタが放電される量に等しいように、かつ前記遅延時間が前記第1の信号の前記デューティサイクルにおける変化に実質的に依存しないように、前記遅延時間を制御することと、
を備える方法。
【請求項2】
(e)前記第1の信号の前記デューティサイクルに応じて、前記第1の率および前記第2の率のうちの少なくとも1つを調整すること、
をさらに備える、請求項1に記載の方法。
【請求項3】
前記第1の信号の前記第1のエッジおよび前記第2のエッジのうちの一方が、立ち上がりエッジであり、前記第1の信号の前記第1のエッジおよび前記第2のエッジの他方が、立ち下りエッジであり、前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号のパルスの範囲を定める、請求項2に記載の方法。
【請求項4】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号の期間の範囲を定め、前記第2の信号の前記第1のエッジが、前記第1の信号の前記第1のエッジの遅延バージョンであり、前記キャパシタが充電される前記第1の率が、前記第1の信号の前記デューティサイクルの変化にかかわらず、前記第1の信号の期間ごとに実質的に一定のままであり、前記キャパシタが放電される前記第2の率が、前記第1の信号の前記デューティサイクルの変化にかかわらず、前記第1の信号の期間ごとに実質的に一定のままである、請求項1に記載の方法。
【請求項5】
前記キャパシタ上の電圧信号を制御電流に変換することと;
前記制御電流を前記遅延線に供給することと、なお、前記第1の信号が(a)において前記遅延線の入力リード線内に供給され、前記第2の信号が(a)において前記遅延線の出力リード線から出力される;
をさらに備える、請求項1に記載の方法。
【請求項6】
(d)の前記制御することと、(e)の前記調整することとが、前記第1の信号の多くの期間にわたって常に発生する、請求項2に記載の方法。
【請求項7】
前記率が、前記第1の信号の前記デューティサイクルの変化に対して比例して変化するように(e)において調整される、請求項2に記載の方法。
【請求項8】
(e)前記第1の率および前記第2の率のうちの少なくとも1つを設定する制御信号を供給することによって、前記遅延時間をプログラムすること、
をさらに備える、請求項1に記載の方法。
【請求項9】
第1の信号の第1のエッジで充電を開始して、第2の信号の第1のエッジまで充電を続け、前記第2の信号の前記第1のエッジで放電を開始して、前記第1の信号の第2のエッジまで放電を続けるキャパシタと;
電荷を前記キャパシタに供給する充電回路と;
前記キャパシタから電荷を除去する放電回路と;
第1の入力リード線と、第2の入力リード線と、出力リード線とを有する電圧制御遅延線(VCDL)と、なお、前記第1の信号が前記VCDLの前記第1の入力リード線上に存在し、前記VCDLの前記第2の入力リード線が前記キャパシタに結合され、前記第2の信号が前記VCDLの前記出力リード線上に存在し、前記第2の信号が、前記第1の信号の遅延バージョンであり、かつ前記第1の信号に対して遅延時間だけ遅延され、前記遅延時間が、実質的に一定であり、前記第1の信号の前記デューティサイクルの変化に依存しない;
第1の入力リード線と、第2の入力リード線と、出力リード線とを有する論理回路と、なお、前記第1の信号が、前記論理回路の前記第1の入力リード線上に存在し、前記第2の信号が、前記論理回路の前記第2の入力リード線上に存在し、前記論理回路の前記出力リード線が、前記充電回路の入力リード線に結合される;
を備える回路。
【請求項10】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号のパルスの範囲を定め、前記キャパシタが、前記第1の信号の前記第1のエッジで開始する率で充電されて、前記第2の信号の前記第1のエッジまで続き、前記率が、前記第1の信号の前記デューティサイクルに応じて調整される、請求項9に記載の回路。
【請求項11】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号の期間の範囲を定め、前記第2の信号の前記第1のエッジが、前記第1の信号の前記第1のエッジの遅延バージョンである、請求項9に記載の回路。
【請求項12】
前記充電回路が、前記率が前記第1の信号の前記デューティサイクルの変化と比例して変化するように、前記率を調整する、請求項10に記載の回路。
【請求項13】
前記第1の信号の前記第1のエッジの時点から前記第2の信号の前記第1のエッジの時点まで、前記充電回路がキャパシタノードに電荷を提供しており、前記放電回路が前記キャパシタノードから電荷を除去しており、前記キャパシタが前記キャパシタノードに結合された、請求項12に記載の回路。
【請求項14】
前記充電回路が、
電流源を通過する第1の交換電流経路と;
前記電流源を通過する第2の交換電流経路と、なお、電流が前記第1の交換電流経路および前記第2の交換電流経路のうちの1つだけを介して一度に流れるように、前記第1の交換電流経路と前記第2の交換電流経路とが交換され、前記第1の信号が第1のデジタル論理レベルを有する場合、電流が前記第1の交換電流経路を介して流れ、前記第1の信号が第2のデジタル論理レベルを有する場合、電流が前記第2の交換電流経路を介して流れる;
前記キャパシタへ延びる第3の電流経路と、なお、前記第3の電流経路を介した電流フローが、前記第2の交換電流経路を介して電流フローにミラーされる;
を備える、請求項9に記載の回路。
【請求項15】
前記VCDLが、遅延制御ユニット(DCU)回路と、遅延要素のチェーンとを含み、前記VCDLの前記第2の入力リード線が、前記DCUの入力リード線であり、前記DCUが、制御電流を前記遅延要素のチェーンに供給し、前記VCDLの前記第1の入力リード線が、前記遅延要素のチェーンのデータ入力リード線であり、前記VCDLの前記出力リード線が、前記遅延要素のチェーンのデータ出力リード線である、請求項9に記載の回路。
【請求項16】
第1の信号を遅延時間だけ遅延させ、それによって第2の信号を生成する遅延線と、なお、前記第1の信号はデューティサイクルを有する;
キャパシタと;
前記キャパシタを充電するための、前記キャパシタを放電するための、前記キャパシタのリード線上の電圧信号を制御信号に変換するための、そして、前記遅延時間が前記第1の信号の前記デューティサイクルの変化に実質的に依存しないように前記遅延線を制御するために前記制御信号を使用するための、手段と;
を備える回路。
【請求項17】
前記手段が、前記第1の信号の前記デューティサイクルの変化に比例して調整された率で前記キャパシタを充電する、請求項16に記載の回路。
【請求項18】
前記手段が、前記第1の信号の前記デューティサイクルに実質的に依存しない第1の率で前記キャパシタを充電し、前記手段が、前記第1の信号の前記デューティサイクルに実質的に依存しない第2の率で前記キャパシタを放電する、請求項16に記載の回路。
【請求項19】
前記手段が、前記第1の信号の第1のエッジの時点で前記キャパシタの充電を開始して、前記第2の信号の第1のエッジの時点まで前記キャパシタの充電を続け、前記手段が、前記第2の信号の前記第1のエッジの時点で前記キャパシタの放電を開始して、前記第1の信号の第2のエッジの時点まで前記キャパシタの放電を続ける、請求項16に記載の回路。
【請求項20】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号のパルスの範囲を定め、前記第2の信号の前記第1のエッジが、前記第1の信号の前記第1のエッジの遅延バージョンである、請求項19に記載の回路。
【請求項21】
前記第1の信号の前記第1のエッジおよび前記第2のエッジが、前記第1の信号の期間の範囲を定め、前記第2の信号の前記第1のエッジが、前記第1の信号の前記第1のエッジの遅延バージョンである、請求項19に記載の回路。
【請求項22】
前記手段が、遅延時間制御入力信号を受信して、前記遅延時間を設定するために、前記遅延時間制御入力信号を使用する、請求項16に記載の回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公表番号】特表2013−504979(P2013−504979A)
【公表日】平成25年2月7日(2013.2.7)
【国際特許分類】
【出願番号】特願2012−529853(P2012−529853)
【出願日】平成22年9月14日(2010.9.14)
【国際出願番号】PCT/US2010/048819
【国際公開番号】WO2011/034861
【国際公開日】平成23年3月24日(2011.3.24)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
【公表日】平成25年2月7日(2013.2.7)
【国際特許分類】
【出願日】平成22年9月14日(2010.9.14)
【国際出願番号】PCT/US2010/048819
【国際公開番号】WO2011/034861
【国際公開日】平成23年3月24日(2011.3.24)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
[ Back to top ]