説明

共存論理デバイスを有するバック・ゲート制御SRAMのための基板解決策

【課題】 共存論理デバイスを有するバック・ゲート制御SRAMのための基板解決策を提供する。
【解決手段】 少なくとも1つの論理デバイス領域と少なくとも1つのスタティック・ランダム・アクセス・メモリ(SRAM)デバイス領域とを含み、各デバイス領域がダブル・ゲート電界効果トランジスタ(FET)を含み、異なるデバイス領域内のFETデバイスのパフォーマンスを改善するためにそれぞれのFETデバイスのバック・ゲートが特定のレベルまでドーピングされる半導体構造を提供する。特に、SRAMデバイス領域内のバック・ゲートは、論理デバイス領域内のバック・ゲートより高濃度ドーピングされる。短チャネル効果を制御するために、論理デバイス領域内のFETデバイスはドープ・チャネルを含み、SRAMデバイス領域内のFETデバイスはドープ・チャネルを含まない。ソース/ドレイン領域下の低ネット・ドーピングおよびチャネル下の高ネット・ドーピングを有する不均一側方ドーピング・プロファイルにより、論理デバイスに関する追加のSCE制御がもたらされるであろう。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体構造に関し、詳細には、少なくとも1つの論理デバイス領域と少なくとも1つのスタティック・ランダム・アクセス・メモリ(SRAM)デバイス領域とを含み、各デバイス領域がダブル・ゲート電界効果トランジスタ(FET)を含み、異なるデバイス領域内のFETデバイスのパフォーマンスを改善するためにそれぞれのFETデバイスのバック・ゲートが特定のレベルまでドーピングされる半導体構造体に関する。特に、SRAMデバイス領域内のバック・ゲートは、論理デバイス領域内のバック・ゲートより高濃度ドーピングされている。短チャネル効果を制御するために、論理デバイス領域内のFETデバイスはドープ・チャネルを含み、SRAMデバイス領域内のFETデバイスはドープ・チャネルを含まない。
【背景技術】
【0002】
スタティック・ランダム・アクセス・メモリ(SRAM)スケーリングの主な問題はドーピング変動(doping fluctuation)の役割である。45nmノードの場合、ドーピング変動はさらにスケーリングするために単独の最も重要な抑制するものの1つになると思われる。
【0003】
現在使用可能なデータからしきい値不一致(threshold mismatch)を予測すると、80mVという1シグマ不一致(onesigma mismatch)が予想される。この結果、実用的な修復率(repair rate)を上回る障害率(fail rate)のアレイが得られるものと思われる。
【0004】
ドーピング変動スケーリングは、チャネル内のドーピング原子の絶対数Nとその分布に関連し、Nはデバイス面積に比例する。ドーピング変動は、ほぼ式1/sqrt(W*L)に応じてスケーリングし、WおよびLはそれぞれデバイス幅およびデバイス長である。さらに、しきい値変動は、ゲート・インターフェースに垂直なドーピング分布の2次モーメントの平方根によってスケーリングされ、これはチャネル内のドーパントの総数Nに関連する。収縮特徴サイズはより高いドーピング・レベルを必要とし、SRAMデバイスは半導体分野で既知の最小デバイス面積の1つを有するので、ドーピング変動はまずこの領域を損なう傾向になる。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、上述のドーピング変動問題に対処する、共存論理デバイスを有するバック・ゲート制御SRAMのための基板解決策を提供する。
【課題を解決するための手段】
【0006】
詳細には、本発明は、少なくとも1つの論理デバイス領域と少なくとも1つのスタティック・ランダム・アクセス・メモリ(SRAM)デバイス領域とを含み、各デバイス領域がダブル・ゲート電界効果トランジスタ(FET)を含み、異なるデバイス領域内のFETデバイスのパフォーマンスを改善するためにそれぞれのFETデバイスのバック・ゲートが特定のレベル(すなわち、ドーパント濃度)までドーピングされる半導体構造体を提供する。本発明によれば、SRAMデバイス領域内のバック・ゲートは、論理デバイス領域内のバック・ゲートより高濃度ドーピングされている。短チャネル効果を制御するために、論理デバイス領域内のFETデバイスはドープ・チャネルを含み、SRAMデバイス領域内のFETデバイスはドープ・チャネルを含まない。
【0007】
本発明の一実施形態では、各領域は、超薄(約10nm〜約20nm程度)ボディ・プレーナ完全空乏セミコンダクタ・オン・インシュレータ(SOI)材料とともに使用されるダブル・ゲート・デバイスを含む。バック・ゲートは、超薄ボディ・プレーナ完全空乏SOI材料の全域でパターンなしになる。ボディ厚TSiについては、ホール蓄積(厚い側)および論理デバイス用の製造可能ウィンドウ(薄い側)を防止するために最適値が選択される。バック・ゲート厚TBgは、どの程度の量の電圧VBgをチップ上に提供できるかによって選択される。TSiに関する最適範囲は約10nm〜約20nmであり、10nmが非常に好ましく、TBgに関する最適範囲は約10nm〜約20nmであり、この場合も10nmが非常に好ましい。
【0008】
SRAM領域(すなわち、ドーピングなしチャネルを含む領域)内のバック・ゲート制御を最大限にするために、論理デバイス・エリア(すなわち、ドープ・チャネルを含むデバイス)内のドーピング濃度に対して、それぞれnFETおよびpFET用のp+ドーピングおよびn+ドーピングを有する高濃度ドーピングされたバック・ゲート電極がこれらの領域に設けられる。高濃度ドーピングされたバック・ゲートは、ドレインからバック・ゲートへの容量結合のために論理デバイスのパフォーマンスを劣化させることになる。この追加静電容量を最小限にするために、論理領域内のバック・ゲートは、低濃度ドーピングされ、所定の電圧でバイアスがかけられ、これにより、ドレインの下の部分が大規模空乏状態に保持される。深いソース・ドレイン注入の適切な最適化により、ソース/ドレインの下のバック・ゲート領域内のネット・ドーピングの削減が達成され、その後、接合容量を最小限にするために、空乏層の増加も達成することができる。このオプションは、フロント・ゲートに対して自己整合されるであろう。本発明によれば、バック・ゲートはしきい値制御のために論理領域内で使用されない。しかし、本発明では、論理領域内で従来のハロー注入を使用することにより、短チャネル制御(SCE:short channel control)を達成することができる。SRAM領域では、適切なバック・ゲート・バイアスによってしきい値電圧が設定されるので、ハロー・ドーピングは不要である。この調整は、ゲート長またはボディ厚のようなその他の体系的変動を補償するために特定のチップについて微調整することができる。
【0009】
上述の実施形態では、バック・ゲートは、誘電体層、たとえば、SOI基板の埋設隔離層によって半導体基板から隔離される。バック・ゲートは半導体基板から隔離され、バック・ゲート同士も互いに隔離されるので、この特定の構造により、動作中にバック・ゲート・バイアスを無制限に使用することができる。
【0010】
本発明の他の実施形態では、バック・ゲートは本質的に、バルク半導体基板内に形成される深いウェル注入である。p型基板の場合、n+バック・ゲートは、pn接合により基板およびp+バック・ゲートから分離される。n型基板の場合、p+バック・ゲートは、pn接合により基板およびn+バック・ゲートから分離される。いずれの場合も、pn接合両端の電圧がバイアスをリバース・モードで保持するように、バック・ゲート・バイアスが制限されることになる。また、バック・ゲート内のドーピングのレベルを使用して、フロント・ゲートしきい値を適度な量で調節することができる。この構造によるトレードオフは、最高バック・ゲート・ドーピング・レベルで論理ゲート用の追加接合容量の影響のバランスを取ることである。
【0011】
一般的に言えば、本発明は、
少なくとも1つの論理デバイス領域と少なくとも1つのSRAMデバイス領域とを含む基板であって、前記デバイス領域が隔離領域によって分離される基板と、
前記少なくとも1つの論理デバイス領域内の少なくとも1つのダブル・ゲート論理デバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記論理デバイスの前記ボディ領域がドープ・チャネルを含む、少なくとも1つのダブル・ゲート論理デバイスと、
前記少なくとも1つのSRAMデバイス領域内の少なくとも1つのダブル・ゲートSRAMデバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記SRAMデバイスの前記ボディ領域が非ドープ・チャネルを含み、前記SRAMデバイスの前記バック・ゲートが前記論理デバイスの前記バック・ゲートより高いドーピング・レベルを有する、少なくとも1つのダブル・ゲートSRAMデバイスと、
を含む、半導体構造体を提供する。
【0012】
本発明の一実施形態によれば、論理デバイス領域およびSRAMデバイス領域内のバック・ゲートおよびフロント・ゲートは同じ導電性を有する可能性がある。代わって、好ましい一実施形態では、それぞれのデバイス領域内のバック・ゲートおよびそれに対応するフロント・ゲートは反対の導電性を有する。本発明の一実施形態では、両方のデバイス領域内のフロント・ゲートはn型であり、各デバイス領域内のバック・ゲートはp型であり、SRAMデバイス領域内のバック・ゲートは論理デバイス領域内のバック・ゲートより高いp型ドーピング・レベルを有する。他の実施形態では、両方のデバイス領域内のフロント・ゲートはp型であり、各デバイス領域内のバック・ゲートはn型であり、SRAMデバイス領域内のバック・ゲートは論理デバイス領域内のバック・ゲートより高いn型ドーピング・レベルを有する。本発明のさらに他の実施形態では、両方のデバイス領域は、少なくとも1つのn型フロント・ゲートと、少なくとも1つのp型フロント・ゲートとを含む。この実施形態では、n型フロント・ゲートのバック・ゲートはp型導電性を有し、SRAMデバイス・バック・ゲート内のp型ドーピングの濃度は論理デバイス・バック・ゲートのものより高い。同様に、p型フロント・ゲートのバック・ゲートはn型導電性を有し、SRAMデバイス・バック・ゲート内のn型ドーピングの濃度は論理デバイス・バック・ゲートのものより高い。
【0013】
SOIおよびバルク半導体基板はいずれも本発明で企図されており、使用することができる。
【0014】
SOI基板の場合、本発明の半導体構造体は、
少なくとも1つの論理デバイス領域内の少なくとも1つのダブル・ゲート論理デバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記論理デバイスの前記ボディ領域がドープ・チャネルを含む、少なくとも1つのダブル・ゲート論理デバイスと、
少なくとも1つのSRAMデバイス領域内の少なくとも1つのダブル・ゲートSRAMデバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記SRAMデバイスの前記ボディ領域が非ドープ・チャネルを含み、前記SRAMデバイスの前記バック・ゲートが前記論理デバイスの前記バック・ゲートより高いドーピング・レベルを有する、少なくとも1つのダブル・ゲートSRAMデバイスと、
前記バック・ゲートのそれぞれの下に位置する少なくとも1つの埋設絶縁層と、
を含む。
【0015】
バルク実施形態の場合、本発明の半導体構造体は、
少なくとも1つの論理デバイス領域内の少なくとも1つのダブル・ゲート論理デバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記論理デバイスの前記ボディ領域がドープ・チャネルを含む、少なくとも1つのダブル・ゲート論理デバイスと、
少なくとも1つのSRAMデバイス領域内の少なくとも1つのダブル・ゲートSRAMデバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記SRAMデバイスの前記ボディ領域が非ドープ・チャネルを含み、前記SRAMデバイスの前記バック・ゲートが前記論理デバイスの前記バック・ゲートより高いドーピング・レベルを有する、少なくとも1つのダブル・ゲートSRAMデバイスと、
前記バック・ゲートのそれぞれの下に位置する半導体基板と、
を含む。
【発明を実施するための最良の形態】
【0016】
本発明は、共存論理デバイスを有するバック・ゲート制御SRAMデバイスのための基板解決策を提供するものであり、本出願に付随する以下の考察および図面を参照することにより、以下により詳細に説明する。図面は例示のために提供されるものであり、このため、一定の縮尺で描かれていないことは留意されることである。その上、図面では、同様の要素および対応する要素は同様の参照番号で参照されている。
【0017】
図1は、本発明の半導体構造体10を描写する拡大断面図である。具体的には、図1に示されている半導体構造体10は、論理デバイス領域12とSRAMデバイス領域14とを含む。これらの2つの異なるデバイス領域は隔離領域16によって分離されている。また、構造体10は、少なくとも1つの論理デバイス領域12内の少なくとも1つのダブル・ゲート論理デバイス18Aも含む。本発明によれば、少なくとも1つのダブル・ゲート論理デバイス18Aは、下から上へ、バック・ゲート20Aと、バック・ゲート誘電体22Aと、ボディ領域24Aと、フロント・ゲート誘電体26Aと、フロント・ゲート28Aとを含む。論理デバイス18Aのバック・ゲート20Aはフロント・ゲート28Aと同じ導電性タイプのものであるか、好ましくは、論理デバイス18Aのフロント・ゲート28Aとは反対の導電性タイプのものであり、論理デバイス18Aのボディ領域24Aはドープ・チャネル30Aを含む。ドープ・チャネル30Aは、フロント・ゲート28Aの下に位置し、ソース/ドレイン領域32Aによって横から制限されている。本発明によれば、ドープ・チャネル30Aは、バック・ゲート20Aと同じ導電性タイプを有するハロー・ドープ・チャネルを含み、ソース/ドレイン領域32Aはフロント・ゲート28Aと同じ導電性タイプを有する。
【0018】
また、図1に示されている構造体10は、少なくとも1つのSRAMデバイス領域14内の少なくとも1つのダブル・ゲートSRAMデバイス18Bも含む。本発明によれば、少なくとも1つのダブル・ゲートSRAMデバイス18Bは、下から上へ、バック・ゲート20Bと、バック・ゲート誘電体22Bと、ボディ領域24Bと、フロント・ゲート誘電体26Bと、フロント・ゲート28Bとを含む。本発明では、SRAMデバイス18Bのバック・ゲート20Bは、SRAMデバイス18Bのフロント・ゲート28Bと同じであるか、好ましくは、反対の導電性タイプを有するように設計され、SRAMデバイス18Bのボディ領域24Bは非ドープ・チャネル30Bを含む。非ドープ・チャネル30Bは、フロント・ゲート28Bの下に位置し、ソース/ドレイン領域32Bによって横から制限され、これはフロント・ゲート28Bと同じ導電性タイプのものである。本発明によれば、SRAMデバイス18Bのバック・ゲート20Bは、論理デバイス18Aのバック・ゲート20Aより高いドーピング・レベルを有する。
【0019】
図1には示されていないが、バック・ゲート20Aおよび20Bは基板の上に位置する。一実施形態では、基板は、たとえば、Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP、およびその他のIII/VまたはII/VI化合物半導体のすべてなどのバルク半導体である。他の実施形態では、基板は、下部半導体層と、下部半導体層上に位置する埋設絶縁層とを含む、セミコンダクタ・オン・インシュレータ(SOI)の断片である。埋設絶縁層は、結晶性または非結晶性の酸化物、窒化物、またはオキシナイトライドにすることができ、埋設酸化物が非常に好ましい。基板がSOI基板の断片を含む諸実施形態では、バック・ゲート20Aおよび20Bは埋設絶縁層によって下部半導体層(すなわち、半導体基板)から隔離されている。
【0020】
図1に示されている構造体を提供する際に使用される材料は当業者には周知のものである。たとえば、バック・ゲート20Aおよび20Bは、典型的には、上記で示されているようにドーピングされた半導体材料またはポリシリコンを含むが、必ずそうであるわけではない。本発明によれば、バック・ゲート20Aおよび20Bのドーピングは、フロント・ゲートが形成される前(バック・ゲート誘電体/バック・ゲート・インターフェースにおけるバック・ゲートの側方同種ドーピング)または後(バック・ゲート誘電体/バック・ゲート・インターフェースに沿ったバック・ゲートの非同種ドーピングであり、この注入はフロント・ゲートに対して自己整合されると思われ、深いソース・ドレイン注入で行うことができるであろう)に行うことができる。ドーピングはイオン注入によって達成され、ドープ領域内のドーパントを活性化するためにアニーリングが使用される。
【0021】
本発明によれば、SRAMデバイス18Bのバック・ゲート20Bのドーパント濃度は論理デバイス18Aのバック・ゲート20Aのものより高い。典型的には、バック・ゲート20B内のドーパント・レベルは約1×1020原子/cm3以上であり、約1019原子/cm3〜約1020原子/cm3の範囲がより典型的である。バック・ゲート20A内のドーパント・レベルは約1018原子/cm3以下であり、約1016原子/cm3〜約1018原子/cm3の範囲がより典型的である。
【0022】
ドーパント・タイプはnまたはpであり、それぞれのデバイス領域内のフロント・ゲート28Aおよび28Bのドーパント・タイプによって決定される。本発明は、バック・ゲートとフロント・ゲートが同じ導電性を有する諸実施形態を企図している。好ましい選択は、フロント・ゲートとバック・ゲートが反極性であることである。バック・ゲート20Aおよび20Bのそれぞれは一般に同じ厚さを有する。
【0023】
それぞれのデバイス領域内のバック・ゲート誘電体22Aおよび22Bは典型的には同じ誘電体材料を含む。バック・ゲート誘電体22Aおよび22Bに使用される適切な誘電体としては、酸化物、窒化物、オキシナイトライド、またはこれらの多層を含む。バック・ゲート誘電体22Aおよび22Bに使用可能な誘電体の具体的な例としては、SiO2、SiN、SiON、HfO2、Al23、TiO2、La23、SrTiO3、LaAlO3、Y23、またはGd23を含むが、これらに限定されない。層転写または熱プロセスの結果として従来の付着によって形成されるバック・ゲート誘電体の物理的厚さは、バック・ゲート誘電体を形成するために使用される技法ならびにバック・ゲート誘電体を形成する1つまたは複数の材料次第で様々になる可能性がある。典型的には、バック・ゲート誘電体22Aおよび22Bは約10nm〜約20nmの厚さを有する。
【0024】
それぞれのデバイス領域内のボディ領域24Aおよび24Bは、たとえば、Si、SiGe、ポリSi、またはSiGeCなどの半導体材料を含む。ボディ領域24Aおよび24Bは典型的には、層転写プロセスまたは付着によって設けられる。ボディ領域24Aおよび24Bの厚さは典型的には約10nm〜約20nmである。
【0025】
デバイス領域18Aおよび18B内の各ボディ領域24Aおよび24Bはそれぞれ、チャネル30Aおよび30Bと、隣接するソース/ドレイン領域32Aおよび32Bとを含む。本発明によれば、論理デバイス領域12内のチャネル30Aはドーピングされ、SRAMデバイス領域14内のチャネル30Bはドーピングされていない。論理デバイス領域内のチャネルのドーピングは、従来の斜めイオン注入プロセスを使用してフロント・ゲートを形成した後で行われる。典型的には、ハロー・ドーパント(pまたはn)が使用され、ドープ・チャネル30A内のハロー・ドーパントの濃度は約1017原子/cm3〜約1019原子/cm3である。ハロー・ドーピング・タイプは、好ましい実装例のためのバック・ゲート20Aのものと同じである。ソース/ドレイン領域32Aおよび32Bは、当技術分野で周知の従来のイオン注入プロセスを使用して、フロント・ゲートの後で形成される。ドーピング・タイプはフロント・ゲート28Aおよび28Bのものと同じである。
【0026】
2つの異なるデバイス領域内のフロント・ゲート誘電体26Aおよび26Bは、バック・ゲート誘電体22Aおよび22Bに関して上述した誘電体材料の1つを含む。フロント・ゲート誘電体はバック・ゲート誘電体と同じかまたは異なる誘電体を含むことができることは留意されることである。バック・ゲート誘電体22Aおよび22Bを形成する際に使用される上述のプロセスは、フロント・ゲート誘電体26Aおよび26Bを形成する際にも使用することができる。
【0027】
フロント・ゲート誘電体26Aおよび26Bの物理的厚さは、フロント・ゲート誘電体を形成するために使用される技法ならびにフロント・ゲート誘電体を形成する1つまたは複数の材料次第で様々になる可能性がある。典型的には、フロント・ゲート誘電体26Aおよび26Bは約1nm〜約3nmの厚さを有する。
【0028】
それぞれのデバイス領域内のフロント・ゲート28Aおよび28Bは、たとえば、Si含有導体、金属導体、金属合金導体、金属窒化物導体、金属オキシナイトライド導体、金属シリケート、またはこれらの多層を含む、任意の導電材料を含む。典型的には、フロント・ゲート28Aおよび28BはSi含有導体であり、ポリSi導体が非常に好ましい。フロント・ゲート28Aおよび28Bは、当技術分野で周知の従来のプロセスを使用して形成される。Si含有導体を使用する場合、その場(in-situ)ドーピング付着プロセスを使用できることに留意されたい。代わって、付着により非ドープSi含有層をまずあてがうことができ、その後、イオン注入を使用して、非ドープSi含有層にドーパントを導入することができる。フロント・ゲート28Aおよび28Bはバック・ゲート20Aおよび20Bと同じかまたは好ましくは異なる導電性タイプのものであることが観察される。
【0029】
フロント・ゲート28Aおよび28Bの高さは、これを形成するために使用される技法ならびにフロント・ゲートを形成する1つまたは複数の材料次第で様々になる可能性がある。典型的には、フロント・ゲート28Aおよび28Bは約75nm〜約200nmの高さを有する。
【0030】
両方のデバイス領域内のフロント・ゲートおよびフロント・ゲート誘電体は、従来のリソグラフィおよびエッチングを使用して、ゲート・スタック内にパターン形成されることは留意されることである。さらに、それぞれのデバイス領域内のソース/ドレイン領域ならびにフロント・ゲートは当技術分野で周知の従来のシリサイド化(silicidation)プロセスを使用してシリサイド化できることは留意されることである。
【0031】
図1に示されている隔離領域16は、たとえば、酸化物などの従来のトレンチ誘電体材料からなる。隔離領域16は、当技術分野で周知の標準的なトレンチ分離技法を使用して形成される。
【0032】
図2は、バック・ゲート領域の下の基板がSOIウェハの断片である、本発明の一実施形態を示している。図2の参照番号50は、SOI基板の下部半導体層を示し、参照番号52は埋設絶縁層を示す。この実施形態では、両方のデバイス領域内にn型とp型の両方のフロント・ゲート・デバイスが示されている。図面では、nFETデバイスを記述するためにシングル・プライム(′)指定が使用され、pFETデバイスを記述するためにダブル・プライム(″)指定が使用される。したがって、18A′はnFET論理デバイスを示し、18A″はpFET論理デバイスを示し、18B′はnFET SRAMデバイスを示し、18B″はpFET SRAMデバイスを示す。
【0033】
図3は、バック・ゲート領域の下の基板がバルク半導体54である、本発明の他の実施形態を示している。図2に関して述べた上記の指定は、この場合も使用される。
【0034】
図2では、それぞれのバック・ゲート領域が埋設絶縁層52によって下部半導体層50から隔離されていることが観察される。バック・ゲートは基板から完全に隔離され、バック・ゲート同士も互いに隔離されるので、この特定の構造により、動作中にバック・ゲート・バイアスを無制限に使用することができる。
【0035】
図3に関して、バック・ゲートは本質的に、バルク半導体基板54内に形成される深いウェル注入である。p型基板の場合、n+バック・ゲートは、pn接合により基板およびp+バック・ゲートから分離される。n型基板の場合、p+バック・ゲートは、pn接合により基板およびn+バック・ゲートから分離される。いずれの場合も、pn接合両端の電圧がバイアスをリバース・モードで保持するように、バック・ゲート・バイアスが制限されることになる。また、バック・ゲート内のドーピングのレベルを使用して、フロント・ゲートしきい値を適度な量で調節することができる。この構造によるトレードオフは、最高バック・ゲート・ドーピング・レベルで論理ゲート用の追加接合容量の影響のバランスを取ることである。
【0036】
本発明によれば、SRAM領域(すなわち、ドーピングなしチャネルを含む領域)内のバック・ゲート制御を最大限にするために、論理デバイス・エリア(すなわち、ドープ・チャネルを含むデバイス)内のドーピング濃度に対して、それぞれnFETおよびpFET用のp+ドーピングおよびn+ドーピングを有する高濃度ドーピングされたバック・ゲート電極がこれらの領域に設けられる。高濃度ドーピングされたバック・ゲートは、ドレインからバック・ゲートへの容量結合のために論理デバイスのパフォーマンスを劣化させることになる。この追加静電容量を最小限にするために、論理領域内のバック・ゲートは、低濃度ドーピングされ、所定の電圧でバイアスがかけられ、これにより、ドレインの下の部分が大規模空乏状態に保持される。本発明によれば、バック・ゲートはしきい値制御のために論理領域内で使用されない。しかし、本発明では、論理領域内で従来のハロー注入を使用することにより、短チャネル制御(SCE)を達成することができる。SRAM領域では、適切なバック・ゲート・バイアスによってしきい値電圧が設定されるので、ハロー・ドーピングは不要である。この調整は、ゲート長またはボディ厚のようなその他の体系的変動を補償するために特定のチップについて微調整することができる。代わって、深いソース・ドレイン注入の最適化により、論理デバイス・エリア内のネット・ドーピングの削減を達成することができ、好ましい実装例では、これはフロント・ゲートに対して自己整合される。これにより、チャネルのすぐ下のより高濃度のバック・ゲート・ドーピングにより。論理デバイス用の追加のSCE制御が可能になるであろう。
【0037】
その好ましい諸実施形態に関して本発明を詳しく示し記載してきたが、当業者であれば、本発明の本質および範囲を逸脱せずに、形式および詳細における上記その他の変更が可能であることが理解されるであろう。したがって、本発明は、記載され例示された正確な形式および詳細に限定されず、特許請求の範囲に含まれるものであることが意図されている。
【図面の簡単な説明】
【0038】
【図1】本出願の基本的な半導体構造体を描写する(断面図による)図表現である。
【図2】SOI基板が使用される本発明の構造体の一実施形態を描写する(断面図による)図表現である。
【図3】バルク半導体構造が使用される本発明の構造体の他の実施形態を描写する(断面図による)図表現である。

【特許請求の範囲】
【請求項1】
少なくとも1つの論理デバイス領域と少なくとも1つのSRAMデバイス領域とを含む基板であって、前記デバイス領域が隔離領域によって分離される基板と、
前記少なくとも1つの論理デバイス領域内の少なくとも1つのダブル・ゲート論理デバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記論理デバイスの前記ボディ領域がドープ・チャネルを含む、前記少なくとも1つのダブル・ゲート論理デバイスと、
前記少なくとも1つのSRAMデバイス領域内の少なくとも1つのダブル・ゲートSRAMデバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記SRAMデバイスの前記ボディ領域が非ドープ・チャネルを含み、前記SRAMデバイスの前記バック・ゲートが前記論理デバイスの前記バック・ゲートより高いドーピング・レベルを有する、前記少なくとも1つのダブル・ゲートSRAMデバイスと、
を含む、半導体構造体。
【請求項2】
前記基板がバルク半導体基板である、請求項1に記載の半導体構造体。
【請求項3】
前記基板が、下部半導体層と、前記下部半導体層の上の埋設絶縁層とを含む、セミコンダクタ・オン・インシュレータの断片である、請求項1に記載の半導体構造体。
【請求項4】
前記論理デバイスおよび前記SRAMデバイスの前記フロント・ゲートと前記バック・ゲートの両方が反対の導電性である、請求項1に記載の半導体構造体。
【請求項5】
前記論理デバイス領域および前記SRAMデバイス領域内の前記バック・ゲートがいずれもn型導電性を有し、両方の前記デバイス領域内の前記フロント・ゲートがp型導電性を有する、請求項1に記載の半導体構造体。
【請求項6】
前記ドープ・チャネルが前記n型導電性を有する、請求項5に記載の半導体構造体。
【請求項7】
前記論理デバイス領域および前記SRAMデバイス領域内の前記バック・ゲートがいずれもp型導電性を有し、両方の前記デバイス領域内の前記フロント・ゲートがn型導電性を有する、請求項1に記載の半導体構造体。
【請求項8】
前記ドープ・チャネルが前記p型導電性を有する、請求項7に記載の半導体構造体。
【請求項9】
前記論理デバイス領域および前記SRAMデバイス領域内の前記バック・ゲートが、p型導電性を有する領域とn型導電性を有する領域とを含み、前記p型導電性を有する領域に関連する両方のデバイス領域内の前記フロント・ゲートがn型導電性を有し、前記n型導電性を有する領域に関連する両方のデバイス領域内の前記フロント・ゲートがp型導電性を有する、請求項1に記載の半導体構造体。
【請求項10】
前記n型導電性を有する前記論理デバイスの前記ドープ・チャネルがpハロー・ドーパントを含み、前記p型導電性を有する前記論理デバイスの前記ドープ・チャネルがnハロー・ドーパントを含む、請求項9に記載の半導体構造体。
【請求項11】
前記SRAMデバイスの前記バック・ゲートが約1×1020原子/cm3以上のドーパント濃度を有する、請求項1に記載の半導体構造体。
【請求項12】
前記論理デバイス領域内の前記バック・ゲートが、低ドープ側方均一ドーピングまたはソース/ドレイン領域下の低ネット・ドーピングによる側方不均一ドーピングのいずれかを有する、請求項1に記載の半導体構造体。
【請求項13】
前記ドープ・チャネルおよび前記非ドープ・チャネルがソース/ドレイン領域によって横から制限される、請求項1に記載の半導体構造体。
【請求項14】
前記バック・ゲートのそれぞれが、半導体材料またはポリシリコンを含む、請求項1に記載の半導体構造体。
【請求項15】
前記バック・ゲート誘電体のそれぞれが、酸化物、窒化物、オキシナイトライド、またはこれらの多層を含む、請求項1に記載の半導体構造体。
【請求項16】
前記ボディ領域のそれぞれが、半導体材料またはポリシリコンを含む、請求項1に記載の半導体構造体。
【請求項17】
前記フロント・ゲート誘電体のそれぞれが、酸化物、窒化物、オキシナイトライド、またはこれらの多層を含む、請求項1に記載の半導体構造体。
【請求項18】
前記フロント・ゲートのそれぞれが、Si含有導体、金属導体、金属合金導体、金属窒化物導体、金属オキシナイトライド導体、金属シリサイド、またはこれらの多層を含む、請求項1に記載の半導体構造体。
【請求項19】
少なくとも1つの論理デバイス領域内の少なくとも1つのダブル・ゲート論理デバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記論理デバイスの前記ボディ領域がドープ・チャネルを含む、前記少なくとも1つのダブル・ゲート論理デバイスと、
少なくとも1つのSRAMデバイス領域内の少なくとも1つのダブル・ゲートSRAMデバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記SRAMデバイスの前記ボディ領域が非ドープ・チャネルを含み、前記SRAMデバイスの前記バック・ゲートが前記論理デバイスの前記バック・ゲートより高いドーピング・レベルを有する、前記少なくとも1つのダブル・ゲートSRAMデバイスと、
前記バック・ゲートのそれぞれの下に位置する少なくとも1つの埋設絶縁層と、
を含む、半導体構造体。
【請求項20】
少なくとも1つの論理デバイス領域内の少なくとも1つのダブル・ゲート論理デバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記論理デバイスの前記ボディ領域がドープ・チャネルを含む、前記少なくとも1つのダブル・ゲート論理デバイスと、
少なくとも1つのSRAMデバイス領域内の少なくとも1つのダブル・ゲートSRAMデバイスであって、下から上へ、バック・ゲートと、バック・ゲート誘電体と、ボディ領域と、フロント・ゲート誘電体と、フロント・ゲートとを含み、前記SRAMデバイスの前記ボディ領域が非ドープ・チャネルを含み、前記SRAMデバイスの前記バック・ゲートが前記論理デバイスの前記バック・ゲートより高いドーピング・レベルを有する、前記少なくとも1つのダブル・ゲートSRAMデバイスと、
前記バック・ゲートのそれぞれの下に位置する半導体基板と、
を含む、半導体構造体。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate


【公表番号】特表2009−520346(P2009−520346A)
【公表日】平成21年5月21日(2009.5.21)
【国際特許分類】
【出願番号】特願2008−544903(P2008−544903)
【出願日】平成18年10月3日(2006.10.3)
【国際出願番号】PCT/EP2006/066987
【国際公開番号】WO2007/071468
【国際公開日】平成19年6月28日(2007.6.28)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】