共振回路、発振回路、フィルタ回路及び電子装置
【課題】バイアス電圧によるＭＥＭＳレゾネータの共振周波数の変動態様を制御することのできる共振回路を実現する。
【解決手段】本発明の共振回路３０は、基板と、該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータ１０と、前記ＭＥＭＳレゾネータの第１の端子１０ａに接続された第１の入出力部３０ａと、前記ＭＥＭＳレゾネータの第２の端子１０ｂに接続された第２の入出力部３０ｂと、少なくとも前記第１の端子１０ａに電位Ｖｐを供給して前記ＭＥＭＳレゾネータの前記第１の端子と前記第２の端子の間にバイアス電圧Ｖｃを印加する電圧印加手段２０と、前記第１の端子１０ａと第１の入出力部３０ａの間に接続され、両端の電位差の変化で容量値が変化する可変設けられた結合容量Ｃｃ１と、を具備する。
【解決手段】本発明の共振回路３０は、基板と、該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータ１０と、前記ＭＥＭＳレゾネータの第１の端子１０ａに接続された第１の入出力部３０ａと、前記ＭＥＭＳレゾネータの第２の端子１０ｂに接続された第２の入出力部３０ｂと、少なくとも前記第１の端子１０ａに電位Ｖｐを供給して前記ＭＥＭＳレゾネータの前記第１の端子と前記第２の端子の間にバイアス電圧Ｖｃを印加する電圧印加手段２０と、前記第１の端子１０ａと第１の入出力部３０ａの間に接続され、両端の電位差の変化で容量値が変化する可変設けられた結合容量Ｃｃ１と、を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は共振回路、発振回路、フィルタ回路及び電子装置に係り、特に、ＭＥＭＳレゾネータを用いた共振回路の構成に関する。
【背景技術】
【０００２】
最近の電子デバイス市場においては、ＭＥＭＳ(Micro Electro-Mechanical System)技術を用いた製品が加速的に浸透しつつある。ＭＥＭＳ技術を用いた製品とは、半導体製造技術を用いて基板上に形成された微小な構造体（ＭＥＭＳ構造体）を有する電気機械装置（ＭＥＭＳ装置）を言う。ＭＥＭＳ技術を用いたデバイスの具体的な事例としては、加速度センサ、角速度センサ、慣性センサ、圧力センサ等の各種のマイクロセンサ等が挙げられるが、その市場は近年急速に拡大しつつある。このように、ＭＥＭＳ技術は新たなデバイスの創出の可能性を多分に秘めており、今後は微小メカニカルリレー（スイッチ）や可変容量素子等の微小構造体の特徴を生かしたデバイスやそれらの組み合わせが順次実用化されていく見込みである。
【０００３】
ＭＥＭＳ技術を用いた新しい応用例として、レゾネータ（振動子、発振子、共振子、共振器などとも言う。本願ではＭＥＭＳレゾネータと称する。）が挙げられる。ＭＥＭＳレゾネータの動作原理としては、静電駆動・検出方式、圧電駆動・検出方式が代表的なものであるが、特に前者はＣＭＯＳプロセスのような半導体プロセスとの整合性がよく、小型化や低コスト化に有利な手法といえる。この静電駆動・検出方式は、可動電極と固定電極を有するＭＥＭＳレゾネータを形成し、静電力に起因する可動電極の振動を可動電極と固定電極の間の静電容量の変化によって検出するものである。ＭＥＭＳレゾネータの一般的な透過特性及び位相特性の例は図３（ａ）及び（ｂ）に示されている。この種のＭＥＭＳレゾネータを開示する文献としては、以下の特許文献１乃至３がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６２４９０７３号明細書
【特許文献２】米国特許第６４２４０７４号明細書
【特許文献３】特開２００４−５８２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、前述のＭＥＭＳレゾネータにおいては、通常、振動子の可動電極と固定電極の間に直流バイアス電圧が印加される。この直流バイアス電圧が印加されると、振動子において振動が励起されやすくなり、共振特性がより顕著となる。ただし、振動子の両電極間に生ずる静電引力により可動電極が固定電極に接触してしまうＰｕｌｌ−Ｉｎの発生を防止するために所定のマージンを確保した状態でバイアス電圧を設定しなければならない。このような状況において、通常、ＭＥＭＳレゾネータの共振特性を向上させるには上記のマージンを確保しつつバイアス電圧を大きくすることが望まれるが、振動子の共振周波数はこのバイアス電圧の値によって変化する。即ち、印加するバイアス電圧が外的な要因によって変動した場合、ＭＥＭＳレゾネータの共振周波数が変位するため、ＭＥＭＳレゾネータを含む共振回路を含む発振回路やフィルタ回路では、前記バイアス電圧の変動により所望の発振周波数、もしくはフィルタ特性が得られなくなるという問題があった。
【０００６】
すなわち、ＭＥＭＳレゾネータの共振周波数は上記のバイアス電圧に依存するため、バイアス電圧を共振周波数と無関係に設定することができず、共振周波数の変化状況を制御できないため、これによって各種の回路構成においてＭＥＭＳレゾネータを用いることが難しいという問題点がある。
【０００７】
本発明は上記問題点を解決するものであり、バイアス電圧の変動によるＭＥＭＳレゾネータの共振周波数の変動を制御することのできる共振回路を実現することにある。
【課題を解決するための手段】
【０００８】
斯かる実情に鑑み、本発明の共振回路は、基板と、該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータと、該ＭＥＭＳレゾネータの前記固定電極と前記可動電極の一方に接続された第１の端子に接続された第１の入出力部と、前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の他方に接続された第２の端子に接続された第２の入出力部と、少なくとも前記第１の端子に電位を供給して前記第１の端子と前記第２の端子の間にバイアス電圧を印加する電圧印加手段と、前記第１の端子と前記第１の入出力部の間に接続され、両端の電位差の変化で容量値が変化する可変容量と、を具備することを特徴とする。
【０００９】
本発明によれば、例えば、図１５（ａ）に示すように、電圧印加手段（２０）によりＭＥＭＳレゾネータ（１０）の第１の端子（１０ａ）と第２の端子（１０ｂ）の間にバイアス電圧（Ｖｃ）を印加し、前記第１の端子（１０ａ）若しくは第２の端子（１０ｂ）に交流電圧を印加することで特定の共振周波数を有する共振動作を生じさせることができるが、電圧印加手段（２０）が電位を供給する第１の端子（１０ａ）に接続された第１の入出力部（３０ａ）に、可変容量（Ｃｃ１）の一端を接続することにより、その両端の電位差により容量値が変化する構成とすることにより、電圧印加手段（２０）により供給される第１の端子（１０ａ）の電位が変化すると可変容量（Ｃｃ１）の両端の電位差も変化することから、ＭＥＭＳレゾネータ（１０）に印加されるバイアス電圧（Ｖｃ）の変動に応じたＭＥＭＳレゾネータ（１０）の共振周波数の変化態様を可変容量（Ｃｃ１）の容量値の変化特性で変更することが可能になる。したがって、共振周波数のバイアス電圧に対する依存特性を変更することにより、共振周波数の値や変動幅を任意に設計することが可能となる。
【００１０】
本発明の一の態様においては、前記可変容量は、その両端の電位差の変化により容量値が単調に変化する電圧依存領域を少なくとも一部に有し、当該電圧依存領域において前記バイアス電圧の増大により容量値が単調に減少する特性を備える。この場合には、バイアス電圧が増大すると本来的には共振周波数を低下させる方向に作用するが、バイアス電圧の増大により可変容量の容量値が減少し、この容量値の減少は共振周波数を増加させる方向に作用するので、可変容量による共振周波数の自動安定効果を得ることができ、バイアス電圧の変化による共振周波数の変動を抑制することが可能になり、共振周波数の安定化を図ることができる。
【００１１】
本発明の他の態様においては、前記電圧印加手段は、前記第１の端子に第１の電位を供給するとともに、前記第２の端子を接地電位とする。この場合には、電圧印加手段が第１の端子に第１の電位を供給するが第２の端子の電位が固定値であるため、第１の端子に印加される電位が変化するとＭＥＭＳレゾネータに印加される電位差、即ち、レゾネータのバイアス電圧も変化するが、同時に、前記結合容量の他端に印加される電位が一定値である場合、結合容量の両端の電位差も前記バイアス電圧と連動して変化し、結合容量値が変化減少するので、ＭＥＭＳレゾネータの共振周波数の変化態様を結合容量の容量値の変化で変更することが可能になる。
【００１２】
本発明のさらに他の態様においては、前記電圧印加手段は、前記第１の端子に第１の電位を供給するとともに前記第２の端子に第２の電位を供給する。この場合には、図１５（ｂ）に示すように、電圧印加手段（２０′）によりＭＥＭＳレゾネータ（１０）の第１の端子（１０ａ）と第２の端子（１０ｂ）にそれぞれ供給電位（Ｖｐ）及び（Ｖｑ）を与えることができるので、ＭＥＭＳレゾネータ（１０）に対してバイアス電圧（Ｖｃ）をより確実に与えることができる。また、電圧印加手段（２０′）が第１の端子（１０ａ）に可変電位である第１の電位（Ｖｐ）を供給するが第２の端子（１０ｂ）の電位（Ｖｑ）を固定値とすれば、第１の端子（１０ａ）に印加される電位（Ｖｐ）が変化するとＭＥＭＳレゾネータ（１０）に印加される電位差、即ち、レゾネータのバイアス電圧（Ｖｃ）も変化するが、同時に、前記可変容量（Ｃｃ１）の他端に印加される電位が一定値である場合、可変容量（Ｃｃ１）の両端の電位差も前記バイアス電圧（Ｖｃ）と連動して変化し、可変容量の容量値が変化するので、ＭＥＭＳレゾネータ（１０）の共振周波数の変化態様を可変容量の容量値の変化で変更することが可能になる。
【００１３】
本発明の別の態様においては、前記可変容量と並列に接続された付加容量をさらに有する。これによれば、可変容量と並列に付加容量が接続されることで、結合容量として機能する容量値を確保しつつ、可変容量の容量値や可変特性を振動子の共振特性に整合させることが可能になるので、共振周波数の変動をより低減可能となるとともに、各部の設計の自由度を高めることができる。
【００１４】
本発明の別の共振回路は、基板と、該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータと、該ＭＥＭＳレゾネータの前記固定電極と前記可動電極の一方に接続された第１の端子に接続された第１の入出力部と、前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の他方に接続された第２の端子に接続された第２の入出力部と、前記第１の端子に電位を供給することにより前記第１の端子と前記第２の端子の間に前記第１の端子に供給された電位が上昇するに従って増大するバイアス電圧を印加する電圧印加手段と、前記第１の端子と前記第１の入出力部の間に接続され、前記第１の端子に供給された電位が上昇すると容量値が減少する可変容量と、を具備することを特徴とする。ただし、本発明には、他の態様として、上記電圧印加手段において、第１の端子に供給された電位が上昇するに従ってバイアス電圧が減少する場合も含まれる。また、上記第１の端子が供給された電位が上昇するに従ってバイアス電圧が増大する場合と、減少する場合のいずれにおいても、上記可変容量の容量値が増大する構成が含まれる。
【００１５】
次に、本発明の電子回路としては、上記のいずれかに記載の共振回路と、該共振回路に接続される増幅回路部を有する外部回路とで構成される発振回路がある。この発振回路においては、前記外部回路が前記第１の入出力部及び前記第２の入出力部に接続される。また、上記のいずれかに記載の共振回路を含むフィルタ回路が挙げられる。このフィルタ回路において、フィルタ回路の入出力間に前記共振回路が直列に接続されるとともに、フィルタ回路の入出力間の前記共振回路の前記入出力部と定（接地）電位との間にも前記共振回路が接続される場合がある。さらに、本発明の電子装置は、上記のいずれかに記載の回路（共振回路、発振回路、フィルタ回路）を含む。
【００１６】
また、本発明の共振回路においては、前記ＭＥＭＳレゾネータ、前記電圧印加手段、前記可変容量が同一基板上に形成されていることが好ましい。また、本発明の発振回路において、前記ＭＥＭＳレゾネータ、前記電圧印加手段、前記可変容量及び前記増幅回路部が同一基板上に形成されていることが好ましい。さらに、本発明のフィルタ回路において、前記ＭＥＭＳレゾネータ、前記電圧印加手段及び前記可変容量が同一基板上に形成されていることが好ましい。また、本発明の電子装置において、上記の発振回路と、上記のフィルタ回路とが同一基板上に形成されていることが好ましい。
【００１７】
なお、上述の共振回路、電子回路、電子装置における上記基板としては、シリコン基板等の半導体基板、ガラス基板、セラミックス基板などが挙げられるが、ＭＥＭＳレゾネータを構成することから、シリコン基板等の半導体基板を用いた半導体装置を構成することが好ましい。
【００１８】
本発明の一の態様においては、前記可変容量を構成する一対の容量電極のうちの少なくとも一方が前記固定電極と可動電極の少なくとも一方と同材質で構成される。このようにすることで、可変容量を設けることによる製造工程の増加を抑制できる。
【００１９】
この場合に、前記可変容量がＭＩＳ容量であることが好ましい。これによれば、集積回路技術によって信号回路部を形成する場合に容易かつ効率的に可変容量を形成できる。ここで、前記ＭＩＳ容量がＭＯＳ容量であることが好ましく、さらにＭＯＳＦＥＴで構成されることが望ましい。ＭＯＳＦＥＴはＣＭＯＳ等の増幅回路に用いられる電子素子であるので、ＭＯＳ容量をＭＯＳＦＥＴで構成することで、さらに容易かつ効率的に可変容量を形成できる。
【００２０】
本発明の異なる態様においては、前記可変容量が前記ＭＥＭＳレゾネータの等価直列容量の１０分の一から１０倍の範囲内で動作する。ここで言う等価直列容量とは、ＭＥＭＳレゾネータの電気的な等価回路における、直列共振部の容量値を示す。一般に可変容量の容量特性を自由に設定することは難しいが、可変容量がＭＥＭＳレゾネータの等価直列容量（バイアス電圧に連動して変動する容量成分）の１０分の一から１０倍の範囲内であれば、両者の容量値のオーダーがほぼ同様となるので、可変容量の容量特性によって共振周波数の変動を抑制する効果が高くなる。
【００２１】
本発明のさらに異なる態様においては、前記ＭＥＭＳレゾネータの等価直列容量が１．０×１０−１１〜１０−１３［Ｆ］の範囲内である。ＭＥＭＳレゾネータの等価直列容量がこの範囲であれば、通常用いられる結合容量の容量値とほぼ同様のオーダーを有する値となるので、可変容量において結合容量としての機能を確保しつつ、共振周波数の変動の抑制効果を得ることができる。
【発明の効果】
【００２２】
本発明によれば、ＭＥＭＳレゾネータの共振周波数の変化態様を制御することができるので、共振周波数の要求特性に応じた設計を行うことができるという優れた効果を奏し得る。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る共振回路を構成するＭＥＭＳレゾネータの構成例を示す概略斜視図。
【図２】同ＭＥＭＳレゾネータの縦断面図（ａ）及び（ｂ）。
【図３】ＭＥＭＳレゾネータの通過特性及び位相変位の周波数依存性を示すグラフ（ａ）及び（ｂ）。
【図４】ＭＥＭＳレゾネータのバイアス電圧依存性を示すグラフ。
【図５】ＭＥＭＳレゾネータの等価回路図。
【図６】共振回路の第１実施形態を示す回路図（ａ）と発振回路構成例を示す構成図（ｂ）。
【図７】共振回路の第２実施形態を示す回路図（ａ）と発振回路構成例を示す構成図（ｂ）。
【図８】ＭＯＳＦＥＴによる構成を示す図及び容量特性図。
【図９】電子回路（発振回路）の実施例１の構成を示す回路図。
【図１０】電子回路（発振回路）の実施例２の構成を示す回路図。
【図１１】電子回路（発振回路）の実施例３の構成を示す回路図。
【図１２】電子回路（フィルタ回路）の実施例４の構成を示す回路図。
【図１３】電子回路若しくは電子装置の具体的断面構造を示す縦断面図。
【図１４】電子回路若しくは電子装置の別の具体的断面構造を示す縦断面図。
【図１５】本発明の共振回路の構成例を示す概略構成図（ａ）及び（ｂ）。
【発明を実施するための形態】
【００２４】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１は本実施形態のＭＥＭＳレゾネータ１０の構成例を示す概略斜視図、図２は図１のＡ−Ａ線及びＢ−Ｂ線に沿った断面を示す同振動子１０の断面図（ａ）及び（ｂ）である。
【００２５】
ＭＥＭＳレゾネータ１０は、シリコン単結晶基板等の半導体基板等よりなる基板１上に構成される。基板１上には酸化シリコン（ＳｉＯ２）等の絶縁膜２が形成され、さらに絶縁膜２上には窒化シリコン等の下地層１１が形成される。下地層１１上には、ドーピングにより導電性が付与された多結晶シリコン等よりなる固定電極１２と、同様の材質よりなる可動電極１３とが形成される。ここで、ＭＥＭＳレゾネータ１０の振動子電極を構成する固定電極１２と可動電極１３の可動部１３ａは基板１上において適宜の間隔で相互に上下方向に対向配置される。そして、可動部１３ａは対向部１２ａとの間に生ずる静電引力に応じて撓み、対向部１２ａとの間の対向間隔を変化させる方向に可動に構成される。
【００２６】
上記固定電極１２及び可動電極１３の製造においては、まず、下地層１１上にＣＶＤ法等により上記多結晶シリコン等の導電材料からなる第１層を形成し、この第１層をパターニングすることで、上記固定電極１２を形成する。次に、その上にＳｉＯ２等から成る犠牲層（図示せず）を前記固定電極１２の表面に一定厚だけ形成する。その後に、この上に上記の多結晶シリコン等の導電材料からなる第２層を形成し、これをパターニングすることで構造体の一部が下地層１１上に固定された状態で可動電極１３が形成される。最後に、緩衝フッ酸等の適宜のエッチング液若しくはエッチングガスにより上記犠牲層を除去することで、可動電極１３の上部構造が上記可動部１３ａとして基板上から分離され、基部において支持されるとともに、固定電極１２上に張り出した両持ち梁状に形成される。
【００２７】
なお、図示のＭＥＭＳレゾネータ１０は一対の振動子電極の一方が両持ち梁状に構成されることにより可動部１３ａとされた両持ち梁構造を有するが、これは本発明の振動子の一例に過ぎず、本発明においては、ＭＥＭＳレゾネータとして、片持ち梁状に構成されたもの、円盤状に構成されたものなど、種々の形状、構造を採用したものを用いることが可能である。
【００２８】
図３は本発明に係るＭＥＭＳレゾネータ１０の電気的特性を示す概略特性図である。ここで、図３（ａ）はＭＥＭＳレゾネータ１０に交流信号を入力したときの通過特性を示すグラフ、図３（ｂ）は位相変位を示すグラフである。このように、ＭＥＭＳレゾネータ１０は適宜の共振周波数を有する共振特性を備えているが、この共振周波数ｆｎは、以下の式（１）で示される。
ｆｎ＝（１／２π）・（ｋｍ／ｍｅｆｆ）１／２・・・（１）
ここで、ｋｍは振動子１０の構造から決定されるばね定数、ｍｅｆｆは同構造の有効質量である。
【００２９】
一方、ＭＥＭＳレゾネータ１０の固定電極１２と可動電極１３の間に適宜のバイアス電圧（直流バイアス）を印加すると両電極の間に静電引力が発生し、上記ばね定数ｋｍを減少させる様に作用する。このため、上記式（１）により共振周波数ｆｎが低下する。そして、一般に、バイアス電圧が増加するほど共振周波数ｆｎは減少することになる。
【００３０】
図４は、ＭＥＭＳレゾネータ１０に印加したバイアス電圧Ｖｂを変化させたときの交流信号の共振特性を示すグラフである。このように、バイアス電圧Ｖｂが増加するほど共振周波数ｆｎは低下する。
【００３１】
図５はＭＥＭＳレゾネータの等価回路図である。ＭＥＭＳレゾネータ１０は、等価直列容量Ｃ１、等価直列インダクタンスＬ１、等価直列抵抗Ｒ１の直列回路部分と、等価並列容量Ｃ０とが並列に接続されてなる等価回路によって示される。この等価回路定数で上記直列共振周波数ｆｎを示すと、
ｆｎ＝（１／２π）・（Ｌ１・Ｃ１）−１／２・・・（１′）
となる。
【００３２】
この場合、上記の等価直列容量Ｃ１は以下の式（２）で表される。
Ｃ１＝η２／ｋｍ・・・（２）
ここで、ηは電気機械変換係数（振動による変位エネルギーが電気エネルギーに変換されるときの効率）である。そして、上記のバイアス電圧の変位に起因してＭＥＭＳレゾネータ１０のばね定数ｋｍが低下すると、等価直列容量Ｃ１は増加し、これによって上記式（１′）により共振周波数が低下することがわかる。
【００３３】
図６（ａ）には本実施形態の共振回路構成例を示す。ここで、図６（ａ）に示す第１実施形態の共振回路３０では、ＭＥＭＳレゾネータ１０と、前記ＭＥＭＳレゾネータ１０の第１の端子１０ａ側に設けられた第１の入出力部３０ａと、上記ＭＥＭＳレゾネータ１０の第２の端子部１０ｂ側に設けられた第２の入出力部３０ｂと、ＭＥＭＳレゾネータ１０の第１の端子１０ａと前記共振回路の第１の入出力部３０ａとの間に接続された結合容量Ｃｃ１と、前記ＭＥＭＳレゾネータ１０の第１の端子１０ａと前記結合容量Ｃｃ1との間の端子３１に接続された電圧印加手段２０とから構成される。
【００３４】
ここで、電圧印加手段２０は、図示例の場合、電位Ｖｂの電圧源と抵抗Ｒｐとによって構成される。端子３１の直流電位Ｖｐは電圧印加手段２０での外部印加電圧印加Ｖｂと同値となる。これは、直流的にはレゾネータ１０が容量素子として作用し、また、上記結合容量Ｃｃ１が、共振回路３０の第１の入出力部３０ａに接続される外部回路との間に介在するためである。
【００３５】
また、上記結合容量Ｃｃ１は、その両端に印加する電位差（＝電圧）により容量値が変化する電圧依存性を有する可変容量で構成する。本実施形態においてＣｃ１は可変容量であるが、これを結合容量と称するのは、共振回路３０を外部回路と接続した場合にＣｃ１が結合容量としての機能をも有するからであり、可変容量Ｃｃ１自体を何ら限定する趣旨ではない。
【００３６】
図６（ｂ）に前記共振回路３０を他回路と接続し、発振回路１５を構成した場合の構成例を示す。発振回路は、前記共振回路３０の他に、増幅回路部１６と出力緩衝部１７とから構成され、増幅回路１６の入力端子１６ａ、出力端子１６ｂの直流電位Ｖｉ及びＶｏは、能動回路の内部素子のバイアス電圧などにより決定し、一定値に設定される。図６（ｂ）において、共振回路３０の第１の入出力部３０ａは増幅回路部１６の入力端子１６ａの電位Ｖｉと同電位となり、また、共振回路３０の第２の入出力部３０ｂは増幅回路部１６の出力端子１６ｂの電位Ｖｏと同電位となる。また、図６（ａ）に示すように、ＭＥＭＳレゾネータ１０の第１の端子１０ａには、電圧印加手段２０により直流電位Ｖｐが印加される。
【００３７】
この結果、ＭＥＭＳレゾネータ１０の第１、第２の入力端子間の電位差はＶｐと端子３０ｂの電位Ｖｏとの差分値となり、この値がＭＥＭＳレゾネータ１０のバイアス電圧Ｖｃとなる。一方で、可変容量で構成された結合容量Ｃｃ１の両端の電位差は、前記Ｖｐと端子３０ａの電位Ｖｉとの差分値となり、この値が結合容量Ｃｃ１のバイアス電圧となる。
【００３８】
この第１実施形態では、結合容量Ｃｃ１が接続されるため、上記式（１′）とは異なり、共振周波数ｆｎは以下の式（３）で与えられる。
ｆｎ＝（１／２π）・（Ｌ１・Ｃ１）−１／２・{１＋Ｃ１／（Ｃ０＋Ｃｃ１）}１／２・・・（３）
式（３）は、前記結合容量Ｃｃ１が共振周波数を決定する一要素であり、この値を変更する事で共振周波数の制御が可能である事を示している。
【００３９】
本実施例では前記の通り上記結合容量Ｃｃ１を電圧依存型の可変容量とし、かつＭＥＭＳレゾネータの一端に印加される供給電位Ｖｐに連動して前記Ｃｃ１の容量値を制御する事を特徴とする。上記結合容量Ｃｃ１は供給電位Ｖｐの増加に対し、容量値が減少する特性を有する。
【００４０】
レゾネータの機械的なばね定数ｋｍは、前述の通り、バイアス電圧Ｖｃの増加に伴い減少するため、式（２）で示した通り、レゾネータの等価直列容量Ｃ１は増加する。これを式（３）にあてはめると、Ｃ1の増加により、共振周波数ｆｎは低下するが、同時に結合容量Ｃｃ１の値を減少させる事で、共振周波数の変位量を抑制する事が出来る。
【００４１】
また、上記の可変容量としては、標準的な半導体プロセスとの整合性を考慮した場合、図８（ａ）に示されるＭＯＳＦＥＴを用いたＭＯＳ容量を用いることができる。すなわち、ＭＯＳＦＥＴのソースとドレインを短絡し、これらとゲートとの間にＭＯＳ容量が構成される例を用いることができる。このＭＯＳ容量の容量値は図８（ｂ）の右側のグラフに示すように電圧依存性を有する。
【００４２】
また、上記の可変容量としては、前記ＭＯＳ容量の他、一般的にバリキャップ若しくはバラクタと呼ばれる可変容量ダイオード素子を用いても良い。この場合、ＭＯＳ容量と比較して高周波特性が良好であるため、より高い周波数の回路に本発明を適用する場合はバリキャップを用いる事が好ましい。なお、これら可変容量素子は方向性を有するため、本発明に適用する際にはその方向性に注意を払う必要がある。例えば、図６（ａ）においては、可変容量素子にＭＯＳ容量を用いる場合、端子３１の電位Ｖｐが端子３０ａの電位Ｖｉよりも高い場合は、端子３１側にＭＯＳ容量のゲート側を、端子３０ａ側にＭＯＳ容量のドレイン，ソース側を接続する必要がある。逆方向に接続した場合、ＭＯＳ容量は蓄積状態で動作するために、バイアス電圧に対する容量変位が発生しなくなる。
【００４３】
なお、上記のように結合容量そのものを可変容量で構成してもよいが、結合容量の少なくとも一部を可変容量で構成しても構わない。このように結合容量の少なくとも一部を可変容量で構成するとしているのは、結合容量Ｃｃ１自体が可変容量のみで構成されていてもよく、或いは、可変容量と、上記電圧領域で実質的に固定された容量値を有する付加容量との合成容量（並列合成容量又は直列合成容量）で構成されていてもよいという意味である。
【００４４】
図示例において、上記の可変容量は、共振回路３０の動作状態において、ＭＥＭＳレゾネータ１０に印加されるバイアス電圧Ｖｃが増加すると容量値が低下し、バイアス電圧Ｖｃが減少すると容量値が増大するように構成される。すなわち、第１実施形態の場合には、Ｖｃ＝Ｖｐ−Ｖｏであるので、第１の電位端子３１の電位Ｖｐが上昇するとレゾネータに印加されるバイアス電圧Ｖｃの増加とともに、レゾネータの共振周波数が下がる方向に作用するが、可変容量である結合容量Ｃｃ１の端子間の電位差も増加するのでその容量値が低下し、結合容量Ｃｃ１の変化分は共振周波数を上昇させる方向に寄与するため、共振回路の共振周波数の変動量を抑制する事が出来る。また、端子３１の電位Ｖｐが低下すると、バイアス電圧Ｖｃが減少するとともに、レゾネータの共振周波数が上がる方向に作用するが、結合容量Ｃｃ１の端子間の電位差も低下するのでその容量値が増大し、結合容量Ｃｃ１の変化分は共振周波数を低下させる方向に寄与するため、共振回路の共振周波数の変動量を抑制することが出来る。
【００４５】
なお、本発明の構成は、上記の例とは逆に、第１実施形態の場合、結合容量Ｃｃ１を両端電圧が増加すると容量値が単調に増加する電圧依存領域を備えた可変容量で構成することでも実現できる。
【００４６】
この場合、端子３１に印加されるバイアス電圧の増減に対する周波数変動幅は拡大するように作用するため、本発明の主目的である、バイアス電圧のばらつきに対する周波数の変動を抑制するとは逆の目的で、例えば、バイアス電圧により発振周波数を変動できる、電圧制御発振器（ＶＣＯ）の出力周波数範囲の拡大や、フィルタ回路における、帯域可変フィルタなどに適用する場合の帯域可変幅の拡大に有用である。
【００４７】
例えば、第１実施形態の場合には、Ｖｃ＝Ｖｐ−Ｖｏであるので、第１の電位端子３１の電位Ｖｐが上昇するとレゾネータに印加されるバイアス電圧Ｖｃの増加とともに、レゾネータの共振周波数が下がる方向に作用するが、可変容量である結合容量Ｃｃ１の端子間の電位差も増加するのでその容量値が増加し、結合容量Ｃｃ１の変化分も共振周波数を低下させる方向に寄与するため、共振回路の共振周波数の変動量が拡大する。また、端子３１の電位Ｖｐが低下すると、バイアス電圧Ｖｃの減少とともに、レゾネータの共振周波数が上がる方向に作用するが、結合容量Ｃｃ１の端子間の電位差も低下するため、その容量値も減少し、結合容量Ｃｃ１の変化分は共振周波数を上昇させる方向に寄与するため、共振回路の共振周波数の変動量が拡大する。
【００４８】
以上のように、可変容量が両端電圧の変化により容量値が単調に変化する電圧依存領域を有し、この電圧依存領域で動作させる場合に、その動作状況に応じて可変容量の電圧依存領域の特性を上述のいずれか（すなわち、両端電圧が増加すると容量値が単調に減少する特性か、或いは、その逆に両端電圧が増加すると容量値が単調に増加する特性か）に設定することにより、バイアス電圧の変化に起因する共振周波数の変動を、可変容量の容量値の変化に起因して共振周波数の変動幅を補償する、または増進させることが可能になる。
【００４９】
図７（ａ）には本実施形態の他の共振回路構成例を示す。ここで、図７（ａ）に示す第２実施形態の共振回路３０′では、ＭＥＭＳレゾネータ１０と、前記ＭＥＭＳレゾネータ１０の第１の端子１０ａ側に設けられた第１の入出力部３０ａと、上記ＭＥＭＳレゾネータ１０の第２の端子部１０ｂ側に設けられた第２の入出力部３０ｂと、ＭＥＭＳレゾネータ１０の第１の端子１０ａと前記共振回路の第１の入出力部３０ａとの間に接続された結合容量Ｃｃ１と、ＭＥＭＳレゾネータ１０の第２の端子１０ｂと前記共振回路の第２の入出力部３０ｂとの間に接続された結合容量Ｃｃ２と、前記ＭＥＭＳレゾネータ１０の第１の端子１０ａと前記結合容量Ｃｃ1との間の端子３１に接続された電圧印加手段２０Ａと、前記ＭＥＭＳレゾネータ１０の第２の端子１０ｂと前記結合容量Ｃｃ２との間の端子３２に接続された電圧印加手段２０Ｂとから構成される。これらの電圧印加手段２０Ａ及び２０Ｂは本発明の電圧印加手段２０′を構成する。
【００５０】
ここで、電圧印加手段２０Ａは、図示例の場合、電位Ｖｂの電圧源と抵抗Ｒｐとによって構成される。また、電圧印加手段２０Ｂは、電位Ｖｒｅｆの電圧源と抵抗Ｒｑとによって構成される。端子３１の直流電位Ｖｐ１は電圧印加手段２０での外部印加電圧印加Ｖｂと同値となる。これは、直流的にはレゾネータ１０が容量素子として作用し、また、上記結合容量Ｃｃ１が、共振回路３０の第１の入出力部３０ａに接続される外部回路との間に介在するためである。また、同様に端子３２の直流電位Ｖｐ２も電圧印加手段２０Ｂでの外部印加電圧印加Ｖｒｅｆと同値となる。
【００５１】
また、上記結合容量Ｃｃ１及びＣｃ２は、その両端に印加する電位差（＝電圧）により容量値が変化する電圧依存性を有する可変容量で構成する。
【００５２】
図７（ｂ）に前記共振回路３０′を他回路と接続し、発振回路１５′を構成した場合の構成例を示す。発振回路１５′は、前記共振回路３０′の他に、増幅回路部１８と出力緩衝部１９とから構成され、増幅回路１８の入力端子１８ａ、出力端子１８ｂの直流電位Ｖｉ２及びＶｏ２は、能動回路の内部素子のバイアス電圧などにより決定し、一定値に設定される。
【００５３】
図７（ｂ）において、共振回路３０′の第１の入出力部３０ａは増幅回路部１８の入力端子１８ａの電位Ｖｉ２と同電位となり、また、共振回路３０′の第２の入出力部３０ｂは増幅回路部１８の出力端子１８ｂの電位Ｖｏ２と同電位となる。また、図７（ａ）を鑑みると、ＭＥＭＳレゾネータ１０の第１の端子１０ａには電圧印加手段２０Ａにより直流電位Ｖｐ１が印加される。また、ＭＥＭＳレゾネータ１０の第２の端子１０ｂには電圧印加手段２０Ｂにより直流電位Ｖｐ２が印加される。
【００５４】
この結果、ＭＥＭＳレゾネータ１０の第１、第２の入力端子間の電位差はＶｐ１とＶｐ２との差分値となり、この値がＭＥＭＳレゾネータ１０のバイアス電圧Ｖｃとなる。一方で、可変容量で構成された結合容量Ｃｃ１の両端の電位差は、前記Ｖｐ１と端子３０ａの電位Ｖｉ２との差分値となり、この値が結合容量Ｃｃ１のバイアス電圧となる。
【００５５】
また、可変容量で構成された結合容量Ｃｃ２の両端の電位差は、前記Ｖｐ２と端子３０ｂの電位Ｖｏ２との差分値となり、この値が結合容量Ｃｃ２のバイアス電圧となる。
【００５６】
この第２実施形態では、結合容量Ｃｃ１及びＣｃ２が設けられることで、共振周波数ｆｎは以下の式（４）で与えられる。
ｆｎ＝（１／２π）・（Ｌ１・Ｃ１）−１／２・［１＋Ｃ１（Ｃｃ１＋Ｃｃ２）／｛Ｃｃ１・Ｃｃ２＋Ｃ０（Ｃｃ１＋Ｃｃ２）｝］１／２・・・（４）
なお、この場合にＣｃ１＝Ｃｃ２であれば、ｆｎ＝（１／２π）・（Ｌ１・Ｃ１）−１／２・［１＋Ｃ１／｛０．５Ｃｃ１＋Ｃ０｝］１／２・・・（５）となる。
したがって、この場合でも、上記式（１′）で示されるＭＥＭＳレゾネータ１０自体の共振周波数より高い共振周波数が得られることになる。
【００５７】
式（４）、及び式（５）は、前記結合容量Ｃｃ１，Ｃｃ２が共振周波数を決定する一要素であり、この値を変更する事で共振周波数の制御が可能である事を示している。
【００５８】
本実施例では前記の通り上記結合容量Ｃｃ１、及びＣｃ２を電圧依存型の可変容量とし、かつＭＥＭＳレゾネータの両端に印加されるバイアス電圧Ｖｐ１，Ｖｐ２に連動して前記Ｃｃ１及びＣｃ２の容量値を制御する事を特徴とする。
【００５９】
なお、上記結合容量Ｃｃ１及びＣｃ２は前記バイアス電圧Ｖｐ１，Ｖｐ２の増加に対し、減少する特性を有する。レゾネータの機械的なばね定数ｋｍは、前述の通り、バイアス電圧Ｖｐの増加に伴い減少するため、式（２）で示した通り、レゾネータの等価直列容量Ｃ１は増加する。これを式（３）にあてはめると、Ｃ1の増加により、共振周波数ｆｎは低下するが、同時に結合容量Ｃｃ１及びＣｃ２の値を減少させる事で、共振周波数の変位量を抑制する事が出来る。
【００６０】
また、上記の可変容量としては、第一の実施例に示した通り、ＭＯＳ容量や可変容量ダイオードを用いる事で実現できる。また、前記の通り、可変容量素子は方向性を有するため、本発明に適用する際にはその方向性に注意を払う必要がある。例えば、図７（ａ）においては、可変容量素子にＭＯＳ容量を用いる場合、Ｃｃ１については、端子３１の電位Ｖｐ１が端子３０ａの電位Ｖｉ２よりも高い場合は、端子３１側にＭＯＳ容量のゲート側を、端子３０ａ側にＭＯＳ容量のドレイン，ソース側を接続する必要がある。Ｃｃ２についても同様である。
【００６１】
なお、Ｖｐ１もしくはＶｐ２いずれかの電位が、端子３０ａ若しくは端子３０ｂの電位よりも低い場合は、可変容量素子を前記と逆方向に接続する必要がある。また、今回の発明の目的である、レゾネータの共振周波数の変動を抑圧するためには、電圧の増加に伴い、容量が増加する特性を有する可変容量を用いる必要がある。
【００６２】
なお、上記のように結合容量そのものを可変容量で構成してもよいが、結合容量の少なくとも一部を可変容量で構成しても構わない。このように結合容量の少なくとも一部を可変容量で構成するとしているのは、結合容量Ｃｃ１、もしくはＣｃ２自体が可変容量のみで構成されていてもよく、或いは、可変容量と、上記電圧領域で実質的に固定された容量値を有する付加容量との合成容量（並列合成容量又は直列合成容量）で構成されていてもよいという意味である。また、周波数変動抑制効果は減殺されるが、結合容量Ｃｃ１とＣｃ２のどちらか一方を電圧依存性のない固定容量で構成しても良い。
【００６３】
図示例において、上記の可変容量は、共振回路３０′の動作状態において、ＭＥＭＳレゾネータ１０に印加されるバイアス電圧Ｖｃが増加すると容量値が低下し、バイアス電圧Ｖｃが減少すると容量値が増大するように構成される。すなわち、第２実施形態の場合には、Ｖｃ＝Ｖｐ１−Ｖｐ２であるので、端子３２の電位Ｖｐ２が一定値に固定された状態で、端子３１の電位Ｖｐ１が上昇するとレゾネータに印加されるバイアス電圧Ｖｃの増加とともに、レゾネータの共振周波数が下がる方向に作用するが、可変容量である結合容量Ｃｃ１の端子間の電位差も増加するのでその容量値が低下し、結合容量Ｃｃ１の変化分は共振周波数を上昇させる方向に寄与するため、共振回路の共振周波数の変動量を抑制する事が出来る。また、端子３１の電位Ｖｐ１が低下すると、バイアス電圧Ｖｃが減少するとともに、レゾネータの共振周波数が上がる方向に作用するが、結合容量Ｃｃ１の端子間の電位差も低下するのでその容量値が増大し、結合容量Ｃｃ１の変化分は共振周波数を低下させる方向に寄与するため、共振回路の共振周波数の変動量を抑制することが出来る。
【００６４】
また、図示において、上記の可変容量は、共振回路３０′の動作状態において、ＭＥＭＳレゾネータ１０に印加されるバイアス電圧Ｖｃが増加すると容量値が低下し、バイアス電圧Ｖｃが減少すると容量値が増大するように構成される。すなわち、第２実施形態の場合には、Ｖｃ＝Ｖｐ１−Ｖｐ２であるので、端子３１の電位Ｖｐ１が上昇し、端子３２の電位Ｖｐ２がＶｐ１の変化幅に対して少ない割合で上昇した場合、レゾネータに印加されるバイアス電圧Ｖｃの増加とともに、レゾネータの共振周波数が下がる方向に作用するが、可変容量である結合容量Ｃｃ１の端子間の電位差も増加し、また、可変容量である結合容量Ｃｃ２の端子間の電位差も増加するので、これらの容量値が低下し、結合容量Ｃｃ１，Ｃｃ２の変化分は共振周波数を上昇させる方向に寄与するため、共振回路の共振周波数の変動量を抑制する事が出来る。また、端子３１の電位Ｖｐ１，端子３２の電位Ｖｐ２が低下した場合も同様に作用し、共振回路の共振周波数の変動量を抑制することが出来る。
【００６５】
なお、本発明の構成は、上記の例とは逆に、第２実施形態の場合、結合容量Ｃｃ１もしくはＣｃ２を両端電圧が増加すると容量値が単調に増加する電圧依存領域を備えた可変容量で構成することもできる。なお、このように構成する場合の作用については第１実施形態で説明したものと同様である。
【００６６】
以上のように、可変容量が両端電圧の変化により容量値が単調に変化する電圧依存領域を有し、この電圧依存領域で動作させる場合に、その動作状況に応じて可変容量の電圧依存領域の特性を上述のいずれか（すなわち、両端電圧が増加すると容量値が単調に減少する特性か、或いは、その逆に両端電圧が増加すると容量値が単調に増加する特性か）に設定することにより、バイアス電圧の変化に起因する共振周波数の変動態様に関して、可変容量の容量値の変化に起因して変動幅を低減させる、または増進させることが可能になる。
【００６７】
なお、結合容量の容量値、並びに、結合容量の少なくとも一部を構成する上記各種の可変容量の容量変化率は、実際に要求される共振周波数やバイアス電圧の値による両端電圧の範囲に応じて適宜に設定されることが好ましい。この場合に、可変容量自体の構造を適宜に設定することにより容量値や容量変化率を調整してもよいが、ＭＥＭＳレゾネータ１０に印加されるバイアス電圧と可変容量の両端電圧との関係を適宜に設定してもよい。いずれにしても、バイアス電圧の変動に起因する共振回路３０、３０′の共振周波数の変動を制御できるように構成すればよい。たとえば、バイアス電圧と可変容量の両端電圧の関係を変更する方法としては、結合容量Ｃｃ１、Ｃｃ２を可変容量に対し直列若しくは並列に（或いは双方の態様で）接続された他の容量との合成容量で構成する場合に、当該可変容量と他の容量との接続態様や接続数を変更することが挙げられる。
【００６８】
図９は、本発明に係る共振回路３０と、この共振回路３０に接続された信号回路部４０とを有する電子回路の実施例を示す概略回路構成図である。ここで、図示例では、第１実施形態と同様の共振回路３０を用いた発振回路を構成した場合を示している。なお、図示例では、共振回路３０として第１実施形態とは逆のＭＥＭＳレゾネータ１０の第２の端子１０ｂ側にのみ電位供給部３２及び結合容量Ｃｃ２を接続した場合を示してあるが、図６（ａ）に示す場合と実質的には等価である。
【００６９】
この実施例では、共振回路３０の入出力部３０ａ、３０ｂを信号回路部４０に接続し、この信号回路部４０には、共振回路３０と並列に接続された負性抵抗を有する増幅回路ＩＮＶ１と、共振回路３０と並列に接続された帰還抵抗Ｒｆｂとが設けられる。また、これらの増幅回路ＩＮＶ、帰還抵抗Ｒｆｂ及び共振回路３０の両端部は静電容量Ｃｇ及びＣｄを介して定電位（接地電位）に接続される。また、これらの並列回路は増幅回路ＩＮＶ２に接続され、この増幅回路ＩＮＶ２から出力電位Ｖｏｕｔが出力される。
【００７０】
図１０は電子回路の他の実施例２を示す概略回路構成図である。この実施例２は、上記第２実施形態の共振回路３０′と信号回路部４０で構成した発振回路を示すもので、共振回路３０′以外の構成は図９に示す実施例１と同様である。この実施例２では、共振回路３０′においてＭＥＭＳレゾネータ１０の両側にそれぞれバイアス回路２０′の電位供給部３１、３２及び結合容量Ｃｃ１、Ｃｃ２が設けられるため、ＭＥＭＳレゾネータ１０のバイアス電圧をより確実に設定する事が可能になる。なお、電位供給部３１，３２に供給するそれぞれの電位は任意であり、例えば、図示例のように一方に第１の電位Ｖｐを供給し、他方の第２の電位を接地電位とすることでバイアス電圧Ｖｃ＝Ｖｐを印加することができ、一方に第１の電位＋Ｖｐ／２を供給し、他方に第２の電位−Ｖｐ／２を供給することでも同じバイアス電圧Ｖｃ＝Ｖｐを印加することができる。
【００７１】
図１１は電子回路のさらに別の実施例３を示す概略回路構成図である。この実施例３においても、共振回路３０″以外の構成は上記各実施例と同様である。共振回路３０″では、バイアス回路により第２の電位を与える電位供給部３２と結合容量Ｃｃ２とが設けられる点で図９に示す実施例１と同様であるが、結合容量Ｃｃ２が可変容量Ｃｃ２′と付加容量Ｃｃ２″が並列に接続された合成容量によって構成される点で異なる。このように、結合容量が可変容量に他の静電容量が並列に接続された構成となっていても構わない。この場合には、結合容量Ｃｃ２の容量値が可変容量Ｃｃ２′の容量値と付加容量Ｃｃ２″の容量値の和となるため、結合容量Ｃｃ２の静電容量値を或る程度大きく確保するとともに、結合容量Ｃｃ２中の可変容量Ｃｃ２′の寄与割合を変えることで、可変容量Ｃｃ２′による共振回路３０″の共振周波数への影響度合を調整することが可能になる。
【００７２】
図１２（ａ）はラダー型フィルタ回路の基本構成及び周波数帯域特性を示す説明図、図１２（ｂ）は電子回路の異なる実施例４を示す回路図である。この実施例４も、本発明に係る共振回路３０を有する電子回路の実施例であるが、図示例では、第１実施形態と同様の共振回路３０を用いたフィルタ回路５０を構成した場合を示している。この実施例では、フィルタ回路５０の入出力部５０ａと５０ｂの間に直列共振器Ｒｓを直列に接続するとともに、入出力部５０ａと５０ｂの間と定電位（接地電位）とのに並列共振器Ｒｐを接続している。そして、これらの直列共振器Ｒｓ及び並列共振器Ｒｐとして上述の共振回路３０を用いる。
【００７３】
図１２（ａ）に示すように、ラダー型フィルタ回路においては、直列共振器Ｒｓと並列共振器Ｒｐによってバンドパスフィルタを構成することができる。一般に、直列共振器Ｒｓの共振周波数Ｆｓｒと反共振周波数Ｆｓａ、並列共振器Ｒｐの共振周波数Ｆｐｒと反共振周波数Ｆｐａにおいて、共振周波数ＦｓｒとＦｐｒを僅かに（通常は数％）ずらすことにより、帯域透過特性を得ることができる。図１２（ａ）に示す特性図では、信号透過率は直列共振器Ｒｓの共振周波数Ｆｓｒ＝並列共振器Ｒｐの反共振周波数Ｆｐａで最大値となり、透過帯域の下限は並列共振器Ｒｐの共振周波数Ｆｐｒ、透過帯域の上限は直列共振器Ｒｓの反共振周波数Ｆｓａとなる。このような構成では、各共振器の共振周波数を高精度に設定する必要があるため、上述の本発明の構成はきわめて有効である。
【００７４】
本実施例４では、例えば、図１２（ｂ）に示すように、フィルタ回路５０の入出力部５０ａと５０ｂの間に複数の直列共振器Ｒｓを直列に接続し、入出力部５０ａと５０ｂの間の各直列共振器Ｒｓの前後位置と定電位である接地電位との間に並列共振器Ｒｐを接続している。このように複数の直列共振器Ｒｓと複数の並列共振器Ｒｐを梯子状に接続している場合には、各共振器間の共振周波数を適宜の異なる値に調整することで所望の帯域を備えたフィルタ回路を構成できる。
【００７５】
なお、本実施例では基本的に実施例１の結合容量を合成容量で実現したが、実施例２の結合容量を合成容量で実現してもよい。また、合成容量としては、上記のように複数の容量を並列に接続する場合に限らず、複数の容量を直列に接続してもよい。例えば、上述のＭＩＳ構造若しくはＭＯＳ構造を有するダイオードで結合容量を構成する場合、半導体中の空乏層と絶縁層（酸化層）が共に誘電体として機能するので、実質的には可変容量と付加容量とが直列に接続された回路構造が構成されたものと見ることもできる。この場合には、接続態様に応じて複数の容量のうちの少なくとも一つの容量である可変容量に印加される両端電圧が小さくなるため、特に可変容量の使用可能な電圧領域が限定されている場合に、当該電圧領域で可変容量を使用するように設計することも考えられる。さらに、結合容量を直列及び／又は並列に接続された複数の容量からなる回路構造で構成しても構わない。
【００７６】
ここで、図６（ａ）に示す第１実施形態についてもう一度検討してみる。この第１実施形態において共振周波数を示す上記式（３）を書き直すと以下の式（６）が得られる。
ｆｎ＝（１／２π）・Ｌ１−１／２・{１／Ｃ１＋１／（Ｃ０＋Ｃｃ１）}１／２・・・（６）
この式（６）をみると、等価直列容量Ｃ１の逆数と、等価並列容量Ｃ０と結合容量Ｃｃ１の和の逆数とが同じ重みで共振周波数に影響を与えることがわかる。したがって、バイアス電圧の変化に起因する等価直列容量Ｃ１の変化率と結合容量Ｃｃ１の変化率との関係にも依存するが、両変化率の大きさに極端な差がなければ、Ｃ１と、Ｃ０とＣｃ１の和とがほぼ同じ値となっている場合に本発明の共振周波数の変動を最も抑制しやすくなることがわかる。
【００７７】
しかしながら、本発明では、可変容量を設けることでバイアス電圧の変動に起因するＭＥＭＳレゾネータ１０の共振周波数の変化をなくすことまでは必ずしも要求されず、当該共振周波数の変化を抑制すれば足りるので、必ずしも上記のように各容量値を精密に設定する必要はない。実際には、等価直列容量Ｃ１と等価並列容量Ｃ０はＭＥＭＳレゾネータ１０の構造に依存するために独立に制御することはできないため、結合容量を等価直列容量Ｃ１の１０分の１から１０倍の範囲内で動作するように設定することにより、共振周波数の変動の抑制効果を高めることができる。
【００７８】
ＭＥＭＳレゾネータ１０の一般的な構造寸法から見て、等価直列容量Ｃ１は１０−１２〜１０−１７Ｆ程度、等価並列容量Ｃ０は１０−１２〜１０−１４Ｆ程度、等価インダクタンスＬ１は１００〜１０−５Ｈ程度となる。例えば、結合容量Ｃｃ１（可変容量そのもので構成されている場合）が結合容量として最低限要求される容量値である１０−１２Ｆ程度であれば、等価直列容量Ｃ１、等価並列容量Ｃ０が１０−１２〜１０−１４Ｆ程度である場合、共振周波数の変動を充分に抑制することが可能になる。特に、ＭＥＭＳレゾネータ１０の構造を等価直列容量Ｃ１の値がＣ０と同じオーダーの値となるように設計すれば、結合容量Ｃｃ１の容量値を最低限要求される範囲内としつつ、バイアス電圧の変動に起因する共振周波数の変動をある程度抑制できる。
【００７９】
本実施形態の共振回路及びこれを含む電子回路では、バイアス電圧Ｖｃの変動に起因する振動子１０の共振周波数の変動態様を可変容量を用いることで制御することができるため、共振特性の安定化や共振周波数の可変幅の増大を図ることができる。また、バイアス電圧による共振周波数の変動態様が制御されるため、バイアス電圧で共振周波数を調整する際に共振周波数の調整精度の向上や調整範囲の増大を図ることができ、高品位の共振回路を構成することも可能になる。
【００８０】
本実施形態のＭＥＭＳレゾネータ１０は、上記結合容量Ｃｃ１、Ｃｃ２及び信号回路部と共通の基板上に構成されることが電子回路やこれを含む電子装置のコンパクト化、製造コストの低減等を図る上で好ましい。このように構成した一例を図１３に示す。図１３は、ＭＥＭＳレゾネータ１０と結合容量Ｃｃ１を半導体基板上に形成した構造を示す概略縦断面図である。シリコン等の半導体よりなる基板１上には絶縁膜２を介してＭＥＭＳレゾネータ１０が前述のように構成されている。一方、基板１の表層部には導電領域１Ａ（例えば、基板１がｐ型基板であればｎ型不純物領域で構成できる。）が形成され、この周囲に素子間分離膜３が酸化シリコン等の絶縁体で構成される。導電領域１Ａは絶縁膜２′を介して基板１上に形成された容量電極４と対向する。ここで、容量電極４は任意の導電材料で構成でき、任意の工程で形成できるが、ＭＥＭＳレゾネータ１０の固定電極１２（下部導電層）と同材質で構成され、同工程にて形成されることが好ましい。
【００８１】
また、導電領域１Ａの一部表面部分には不純物濃度を高めた低抵抗領域１Ｂ（上記の例ではｎ型ドーパントのドーピング濃度を高めた領域）が形成され、この低抵抗領域１Ｂは基板１上に形成された接続電極５に導電接続される。この接続電極５もまた、任意の導電材料で構成でき、任意の工程で形成できるが、ＭＥＭＳレゾネータ１０の固定電極１２（下部導電層）と同材質で構成され、同工程にて形成されることが好ましい。この導電領域１Ａ、絶縁膜２′、容量電極４及び接続電極５により構成されるＭＯＳ容量が結合容量Ｃｃ１となる。
【００８２】
基板１上には、酸化シリコン等よりなる層間絶縁膜６及び８と、ＭＥＭＳレゾネータ１０、結合容量Ｃｃ１及び図示しない信号回路部（図示しない基板１の表層部においてＣＭＯＳ構造等により構成される。）間の接続を行う配線層７及び９とが交互に積層され、上述のように一体化された電子装置が構成される。ここで、上記実施形態の構成では、例えば、配線層７中の配線部７Ａ（図示破線で示す。）によりＭＥＭＳレゾネータ１０の可動電極１３と結合容量Ｃｃ１とが導電接続される。図示例の場合には、ＭＥＭＳレゾネータ１０の端子部１０ａ，１０ｂ、結合容量Ｃｃ１の両端部に相当する部分が接続パッド１０ｘ、１０ｙ、Ｃｘ、Ｃｙとして外部と接続可能に構成され、例えば接続パッド１０ｘが電位供給部３１に相当しているが、このような態様に限定されるものではなく、必要のない接続パッドを設けなくても構わない。なお、最上層には保護膜１０が酸化シリコンと窒化シリコンの２層構造等により形成される。
【００８３】
ＭＥＭＳレゾネータ１０は、上記層間絶縁膜６，８、配線層７、９及び保護膜１０よりなる基板１上の積層構造に取り囲まれた収容空間１０Ａ内に配置される。この収容空間１０ＡはＭＥＭＳレゾネータ１０の動作を可能にするための空間であり、必要に応じて内部を減圧したり、適宜に封止したりしてもよい。この収容空間１０Ａは、たとえば、上記層間絶縁膜６、８及び保護膜１０を形成した後にフッ酸系エッチングによりこれらの層間絶縁膜６，８及び保護膜１０を除去するリリース工程で形成される。
【００８４】
上記のように集積回路技術（半導体製造技術）によってＭＥＭＳレゾネータ１０、結合容量Ｃｃ１及び信号回路部を同一基板１上に一体に構成することで、電子回路や電子装置をコンパクトに構成できるとともに製造が容易になる。
【００８５】
図１４は別の電子回路若しくは電子装置におけるＭＥＭＳレゾネータ１０及び結合容量Ｃｃ１の構成部分の例を示す。図示以外の構成は図１３に示すものと同様である。この例では、図１３に示すものと同様の部分には同一符号を付し、それらの説明は省略する。
【００８６】
この構成例においては、基板１の表層部に導電領域１Ｃ、１Ｅが形成され、その領域間にゲート絶縁膜２′が配置され、このゲート絶縁膜２′上にゲート電極４′が形成される。また、導電領域１Ｃは低抵抗領域１Ｄを介して基板１上のソース電極５Ａに導電接続され、導電領域１Ｄは低抵抗領域１Ｆを介して基板１上のドレイン電極５Ｂに導電接続される。これらの構造はＭＯＳＦＥＴ（ＭＯＳトランジスタ）を構成するが、本実施形態では、配線部７Ｂによってソースとドレインが短絡され、ゲート電極４′とソース・ドレイン間にＭＯＳ容量が構成され、これが結合容量Ｃｃ１とされる。また、振動子１０は配線層７Ｃにより結合容量Ｃｃ１と導電接続される。
【００８７】
上記各構成例においては、図１４に示すＭＯＳ容量を構成するＭＯＳＦＥＴと同様のトランジスタ構造によって増幅回路等（ＣＭＯＳ構造）を含む信号回路部が形成できる。
【００８８】
なお、本発明の共振回路とこれに接続される信号回路部を含む電子回路若しくは電子装置としては、上述の各実施形態や実施例に示す信号回路部４０のように発振回路を構成するものや上記フィルタ回路５０等の各種のフィルタ回路を構成するもの以外に、送受信回路などの種々の回路構成を実現することができる。特に、発振回路とフィルタ回路を含む電子装置など、各種の電子装置を構成できる。また、ＭＥＭＳレゾネータとバイアス回路からなる共振回路、信号回路部、電子回路等をそれぞれ、或いは、複数組み合わせて共通の基板上に構成することができる。
【００８９】
尚、本発明の共振回路、発振回路、フィルタ回路及び電子装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記の共振回路中には実質的、本質的な動作に影響を与えない種々の回路素子を組み込むことができる。
【符号の説明】
【００９０】
１…基板、２…絶縁膜、１０…ＭＥＭＳレゾネータ、１０ａ…第１の端子、１０ｂ…第２の端子、１１…下地層、１２…固定電極、１２ａ…対向部（振動子電極）、１３…可動電極、１３ａ…可動部（振動子電極）、２０、２０′２０Ａ、２０Ｂ…電圧印加手段（バイアス回路）、３０…共振回路、３０ａ…第１の入出力部、３０ｂ…第２の入出力部、３１、３２…電位供給部、４０…信号回路部、５０…フィルタ回路、Ｃｃ１、Ｃｃ２…結合容量、Ｃｃ２′…可変容量、Ｃｃ２″…付加容量、Ｃ１…等価直列容量、Ｃ０…等価並列容量、Ｌ１…等価インダクタンス、Ｒ１…等価抵抗、ＩＮＶ１…負性抵抗を有する増幅回路
【技術分野】
【０００１】
本発明は共振回路、発振回路、フィルタ回路及び電子装置に係り、特に、ＭＥＭＳレゾネータを用いた共振回路の構成に関する。
【背景技術】
【０００２】
最近の電子デバイス市場においては、ＭＥＭＳ(Micro Electro-Mechanical System)技術を用いた製品が加速的に浸透しつつある。ＭＥＭＳ技術を用いた製品とは、半導体製造技術を用いて基板上に形成された微小な構造体（ＭＥＭＳ構造体）を有する電気機械装置（ＭＥＭＳ装置）を言う。ＭＥＭＳ技術を用いたデバイスの具体的な事例としては、加速度センサ、角速度センサ、慣性センサ、圧力センサ等の各種のマイクロセンサ等が挙げられるが、その市場は近年急速に拡大しつつある。このように、ＭＥＭＳ技術は新たなデバイスの創出の可能性を多分に秘めており、今後は微小メカニカルリレー（スイッチ）や可変容量素子等の微小構造体の特徴を生かしたデバイスやそれらの組み合わせが順次実用化されていく見込みである。
【０００３】
ＭＥＭＳ技術を用いた新しい応用例として、レゾネータ（振動子、発振子、共振子、共振器などとも言う。本願ではＭＥＭＳレゾネータと称する。）が挙げられる。ＭＥＭＳレゾネータの動作原理としては、静電駆動・検出方式、圧電駆動・検出方式が代表的なものであるが、特に前者はＣＭＯＳプロセスのような半導体プロセスとの整合性がよく、小型化や低コスト化に有利な手法といえる。この静電駆動・検出方式は、可動電極と固定電極を有するＭＥＭＳレゾネータを形成し、静電力に起因する可動電極の振動を可動電極と固定電極の間の静電容量の変化によって検出するものである。ＭＥＭＳレゾネータの一般的な透過特性及び位相特性の例は図３（ａ）及び（ｂ）に示されている。この種のＭＥＭＳレゾネータを開示する文献としては、以下の特許文献１乃至３がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６２４９０７３号明細書
【特許文献２】米国特許第６４２４０７４号明細書
【特許文献３】特開２００４−５８２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、前述のＭＥＭＳレゾネータにおいては、通常、振動子の可動電極と固定電極の間に直流バイアス電圧が印加される。この直流バイアス電圧が印加されると、振動子において振動が励起されやすくなり、共振特性がより顕著となる。ただし、振動子の両電極間に生ずる静電引力により可動電極が固定電極に接触してしまうＰｕｌｌ−Ｉｎの発生を防止するために所定のマージンを確保した状態でバイアス電圧を設定しなければならない。このような状況において、通常、ＭＥＭＳレゾネータの共振特性を向上させるには上記のマージンを確保しつつバイアス電圧を大きくすることが望まれるが、振動子の共振周波数はこのバイアス電圧の値によって変化する。即ち、印加するバイアス電圧が外的な要因によって変動した場合、ＭＥＭＳレゾネータの共振周波数が変位するため、ＭＥＭＳレゾネータを含む共振回路を含む発振回路やフィルタ回路では、前記バイアス電圧の変動により所望の発振周波数、もしくはフィルタ特性が得られなくなるという問題があった。
【０００６】
すなわち、ＭＥＭＳレゾネータの共振周波数は上記のバイアス電圧に依存するため、バイアス電圧を共振周波数と無関係に設定することができず、共振周波数の変化状況を制御できないため、これによって各種の回路構成においてＭＥＭＳレゾネータを用いることが難しいという問題点がある。
【０００７】
本発明は上記問題点を解決するものであり、バイアス電圧の変動によるＭＥＭＳレゾネータの共振周波数の変動を制御することのできる共振回路を実現することにある。
【課題を解決するための手段】
【０００８】
斯かる実情に鑑み、本発明の共振回路は、基板と、該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータと、該ＭＥＭＳレゾネータの前記固定電極と前記可動電極の一方に接続された第１の端子に接続された第１の入出力部と、前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の他方に接続された第２の端子に接続された第２の入出力部と、少なくとも前記第１の端子に電位を供給して前記第１の端子と前記第２の端子の間にバイアス電圧を印加する電圧印加手段と、前記第１の端子と前記第１の入出力部の間に接続され、両端の電位差の変化で容量値が変化する可変容量と、を具備することを特徴とする。
【０００９】
本発明によれば、例えば、図１５（ａ）に示すように、電圧印加手段（２０）によりＭＥＭＳレゾネータ（１０）の第１の端子（１０ａ）と第２の端子（１０ｂ）の間にバイアス電圧（Ｖｃ）を印加し、前記第１の端子（１０ａ）若しくは第２の端子（１０ｂ）に交流電圧を印加することで特定の共振周波数を有する共振動作を生じさせることができるが、電圧印加手段（２０）が電位を供給する第１の端子（１０ａ）に接続された第１の入出力部（３０ａ）に、可変容量（Ｃｃ１）の一端を接続することにより、その両端の電位差により容量値が変化する構成とすることにより、電圧印加手段（２０）により供給される第１の端子（１０ａ）の電位が変化すると可変容量（Ｃｃ１）の両端の電位差も変化することから、ＭＥＭＳレゾネータ（１０）に印加されるバイアス電圧（Ｖｃ）の変動に応じたＭＥＭＳレゾネータ（１０）の共振周波数の変化態様を可変容量（Ｃｃ１）の容量値の変化特性で変更することが可能になる。したがって、共振周波数のバイアス電圧に対する依存特性を変更することにより、共振周波数の値や変動幅を任意に設計することが可能となる。
【００１０】
本発明の一の態様においては、前記可変容量は、その両端の電位差の変化により容量値が単調に変化する電圧依存領域を少なくとも一部に有し、当該電圧依存領域において前記バイアス電圧の増大により容量値が単調に減少する特性を備える。この場合には、バイアス電圧が増大すると本来的には共振周波数を低下させる方向に作用するが、バイアス電圧の増大により可変容量の容量値が減少し、この容量値の減少は共振周波数を増加させる方向に作用するので、可変容量による共振周波数の自動安定効果を得ることができ、バイアス電圧の変化による共振周波数の変動を抑制することが可能になり、共振周波数の安定化を図ることができる。
【００１１】
本発明の他の態様においては、前記電圧印加手段は、前記第１の端子に第１の電位を供給するとともに、前記第２の端子を接地電位とする。この場合には、電圧印加手段が第１の端子に第１の電位を供給するが第２の端子の電位が固定値であるため、第１の端子に印加される電位が変化するとＭＥＭＳレゾネータに印加される電位差、即ち、レゾネータのバイアス電圧も変化するが、同時に、前記結合容量の他端に印加される電位が一定値である場合、結合容量の両端の電位差も前記バイアス電圧と連動して変化し、結合容量値が変化減少するので、ＭＥＭＳレゾネータの共振周波数の変化態様を結合容量の容量値の変化で変更することが可能になる。
【００１２】
本発明のさらに他の態様においては、前記電圧印加手段は、前記第１の端子に第１の電位を供給するとともに前記第２の端子に第２の電位を供給する。この場合には、図１５（ｂ）に示すように、電圧印加手段（２０′）によりＭＥＭＳレゾネータ（１０）の第１の端子（１０ａ）と第２の端子（１０ｂ）にそれぞれ供給電位（Ｖｐ）及び（Ｖｑ）を与えることができるので、ＭＥＭＳレゾネータ（１０）に対してバイアス電圧（Ｖｃ）をより確実に与えることができる。また、電圧印加手段（２０′）が第１の端子（１０ａ）に可変電位である第１の電位（Ｖｐ）を供給するが第２の端子（１０ｂ）の電位（Ｖｑ）を固定値とすれば、第１の端子（１０ａ）に印加される電位（Ｖｐ）が変化するとＭＥＭＳレゾネータ（１０）に印加される電位差、即ち、レゾネータのバイアス電圧（Ｖｃ）も変化するが、同時に、前記可変容量（Ｃｃ１）の他端に印加される電位が一定値である場合、可変容量（Ｃｃ１）の両端の電位差も前記バイアス電圧（Ｖｃ）と連動して変化し、可変容量の容量値が変化するので、ＭＥＭＳレゾネータ（１０）の共振周波数の変化態様を可変容量の容量値の変化で変更することが可能になる。
【００１３】
本発明の別の態様においては、前記可変容量と並列に接続された付加容量をさらに有する。これによれば、可変容量と並列に付加容量が接続されることで、結合容量として機能する容量値を確保しつつ、可変容量の容量値や可変特性を振動子の共振特性に整合させることが可能になるので、共振周波数の変動をより低減可能となるとともに、各部の設計の自由度を高めることができる。
【００１４】
本発明の別の共振回路は、基板と、該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータと、該ＭＥＭＳレゾネータの前記固定電極と前記可動電極の一方に接続された第１の端子に接続された第１の入出力部と、前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の他方に接続された第２の端子に接続された第２の入出力部と、前記第１の端子に電位を供給することにより前記第１の端子と前記第２の端子の間に前記第１の端子に供給された電位が上昇するに従って増大するバイアス電圧を印加する電圧印加手段と、前記第１の端子と前記第１の入出力部の間に接続され、前記第１の端子に供給された電位が上昇すると容量値が減少する可変容量と、を具備することを特徴とする。ただし、本発明には、他の態様として、上記電圧印加手段において、第１の端子に供給された電位が上昇するに従ってバイアス電圧が減少する場合も含まれる。また、上記第１の端子が供給された電位が上昇するに従ってバイアス電圧が増大する場合と、減少する場合のいずれにおいても、上記可変容量の容量値が増大する構成が含まれる。
【００１５】
次に、本発明の電子回路としては、上記のいずれかに記載の共振回路と、該共振回路に接続される増幅回路部を有する外部回路とで構成される発振回路がある。この発振回路においては、前記外部回路が前記第１の入出力部及び前記第２の入出力部に接続される。また、上記のいずれかに記載の共振回路を含むフィルタ回路が挙げられる。このフィルタ回路において、フィルタ回路の入出力間に前記共振回路が直列に接続されるとともに、フィルタ回路の入出力間の前記共振回路の前記入出力部と定（接地）電位との間にも前記共振回路が接続される場合がある。さらに、本発明の電子装置は、上記のいずれかに記載の回路（共振回路、発振回路、フィルタ回路）を含む。
【００１６】
また、本発明の共振回路においては、前記ＭＥＭＳレゾネータ、前記電圧印加手段、前記可変容量が同一基板上に形成されていることが好ましい。また、本発明の発振回路において、前記ＭＥＭＳレゾネータ、前記電圧印加手段、前記可変容量及び前記増幅回路部が同一基板上に形成されていることが好ましい。さらに、本発明のフィルタ回路において、前記ＭＥＭＳレゾネータ、前記電圧印加手段及び前記可変容量が同一基板上に形成されていることが好ましい。また、本発明の電子装置において、上記の発振回路と、上記のフィルタ回路とが同一基板上に形成されていることが好ましい。
【００１７】
なお、上述の共振回路、電子回路、電子装置における上記基板としては、シリコン基板等の半導体基板、ガラス基板、セラミックス基板などが挙げられるが、ＭＥＭＳレゾネータを構成することから、シリコン基板等の半導体基板を用いた半導体装置を構成することが好ましい。
【００１８】
本発明の一の態様においては、前記可変容量を構成する一対の容量電極のうちの少なくとも一方が前記固定電極と可動電極の少なくとも一方と同材質で構成される。このようにすることで、可変容量を設けることによる製造工程の増加を抑制できる。
【００１９】
この場合に、前記可変容量がＭＩＳ容量であることが好ましい。これによれば、集積回路技術によって信号回路部を形成する場合に容易かつ効率的に可変容量を形成できる。ここで、前記ＭＩＳ容量がＭＯＳ容量であることが好ましく、さらにＭＯＳＦＥＴで構成されることが望ましい。ＭＯＳＦＥＴはＣＭＯＳ等の増幅回路に用いられる電子素子であるので、ＭＯＳ容量をＭＯＳＦＥＴで構成することで、さらに容易かつ効率的に可変容量を形成できる。
【００２０】
本発明の異なる態様においては、前記可変容量が前記ＭＥＭＳレゾネータの等価直列容量の１０分の一から１０倍の範囲内で動作する。ここで言う等価直列容量とは、ＭＥＭＳレゾネータの電気的な等価回路における、直列共振部の容量値を示す。一般に可変容量の容量特性を自由に設定することは難しいが、可変容量がＭＥＭＳレゾネータの等価直列容量（バイアス電圧に連動して変動する容量成分）の１０分の一から１０倍の範囲内であれば、両者の容量値のオーダーがほぼ同様となるので、可変容量の容量特性によって共振周波数の変動を抑制する効果が高くなる。
【００２１】
本発明のさらに異なる態様においては、前記ＭＥＭＳレゾネータの等価直列容量が１．０×１０−１１〜１０−１３［Ｆ］の範囲内である。ＭＥＭＳレゾネータの等価直列容量がこの範囲であれば、通常用いられる結合容量の容量値とほぼ同様のオーダーを有する値となるので、可変容量において結合容量としての機能を確保しつつ、共振周波数の変動の抑制効果を得ることができる。
【発明の効果】
【００２２】
本発明によれば、ＭＥＭＳレゾネータの共振周波数の変化態様を制御することができるので、共振周波数の要求特性に応じた設計を行うことができるという優れた効果を奏し得る。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る共振回路を構成するＭＥＭＳレゾネータの構成例を示す概略斜視図。
【図２】同ＭＥＭＳレゾネータの縦断面図（ａ）及び（ｂ）。
【図３】ＭＥＭＳレゾネータの通過特性及び位相変位の周波数依存性を示すグラフ（ａ）及び（ｂ）。
【図４】ＭＥＭＳレゾネータのバイアス電圧依存性を示すグラフ。
【図５】ＭＥＭＳレゾネータの等価回路図。
【図６】共振回路の第１実施形態を示す回路図（ａ）と発振回路構成例を示す構成図（ｂ）。
【図７】共振回路の第２実施形態を示す回路図（ａ）と発振回路構成例を示す構成図（ｂ）。
【図８】ＭＯＳＦＥＴによる構成を示す図及び容量特性図。
【図９】電子回路（発振回路）の実施例１の構成を示す回路図。
【図１０】電子回路（発振回路）の実施例２の構成を示す回路図。
【図１１】電子回路（発振回路）の実施例３の構成を示す回路図。
【図１２】電子回路（フィルタ回路）の実施例４の構成を示す回路図。
【図１３】電子回路若しくは電子装置の具体的断面構造を示す縦断面図。
【図１４】電子回路若しくは電子装置の別の具体的断面構造を示す縦断面図。
【図１５】本発明の共振回路の構成例を示す概略構成図（ａ）及び（ｂ）。
【発明を実施するための形態】
【００２４】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１は本実施形態のＭＥＭＳレゾネータ１０の構成例を示す概略斜視図、図２は図１のＡ−Ａ線及びＢ−Ｂ線に沿った断面を示す同振動子１０の断面図（ａ）及び（ｂ）である。
【００２５】
ＭＥＭＳレゾネータ１０は、シリコン単結晶基板等の半導体基板等よりなる基板１上に構成される。基板１上には酸化シリコン（ＳｉＯ２）等の絶縁膜２が形成され、さらに絶縁膜２上には窒化シリコン等の下地層１１が形成される。下地層１１上には、ドーピングにより導電性が付与された多結晶シリコン等よりなる固定電極１２と、同様の材質よりなる可動電極１３とが形成される。ここで、ＭＥＭＳレゾネータ１０の振動子電極を構成する固定電極１２と可動電極１３の可動部１３ａは基板１上において適宜の間隔で相互に上下方向に対向配置される。そして、可動部１３ａは対向部１２ａとの間に生ずる静電引力に応じて撓み、対向部１２ａとの間の対向間隔を変化させる方向に可動に構成される。
【００２６】
上記固定電極１２及び可動電極１３の製造においては、まず、下地層１１上にＣＶＤ法等により上記多結晶シリコン等の導電材料からなる第１層を形成し、この第１層をパターニングすることで、上記固定電極１２を形成する。次に、その上にＳｉＯ２等から成る犠牲層（図示せず）を前記固定電極１２の表面に一定厚だけ形成する。その後に、この上に上記の多結晶シリコン等の導電材料からなる第２層を形成し、これをパターニングすることで構造体の一部が下地層１１上に固定された状態で可動電極１３が形成される。最後に、緩衝フッ酸等の適宜のエッチング液若しくはエッチングガスにより上記犠牲層を除去することで、可動電極１３の上部構造が上記可動部１３ａとして基板上から分離され、基部において支持されるとともに、固定電極１２上に張り出した両持ち梁状に形成される。
【００２７】
なお、図示のＭＥＭＳレゾネータ１０は一対の振動子電極の一方が両持ち梁状に構成されることにより可動部１３ａとされた両持ち梁構造を有するが、これは本発明の振動子の一例に過ぎず、本発明においては、ＭＥＭＳレゾネータとして、片持ち梁状に構成されたもの、円盤状に構成されたものなど、種々の形状、構造を採用したものを用いることが可能である。
【００２８】
図３は本発明に係るＭＥＭＳレゾネータ１０の電気的特性を示す概略特性図である。ここで、図３（ａ）はＭＥＭＳレゾネータ１０に交流信号を入力したときの通過特性を示すグラフ、図３（ｂ）は位相変位を示すグラフである。このように、ＭＥＭＳレゾネータ１０は適宜の共振周波数を有する共振特性を備えているが、この共振周波数ｆｎは、以下の式（１）で示される。
ｆｎ＝（１／２π）・（ｋｍ／ｍｅｆｆ）１／２・・・（１）
ここで、ｋｍは振動子１０の構造から決定されるばね定数、ｍｅｆｆは同構造の有効質量である。
【００２９】
一方、ＭＥＭＳレゾネータ１０の固定電極１２と可動電極１３の間に適宜のバイアス電圧（直流バイアス）を印加すると両電極の間に静電引力が発生し、上記ばね定数ｋｍを減少させる様に作用する。このため、上記式（１）により共振周波数ｆｎが低下する。そして、一般に、バイアス電圧が増加するほど共振周波数ｆｎは減少することになる。
【００３０】
図４は、ＭＥＭＳレゾネータ１０に印加したバイアス電圧Ｖｂを変化させたときの交流信号の共振特性を示すグラフである。このように、バイアス電圧Ｖｂが増加するほど共振周波数ｆｎは低下する。
【００３１】
図５はＭＥＭＳレゾネータの等価回路図である。ＭＥＭＳレゾネータ１０は、等価直列容量Ｃ１、等価直列インダクタンスＬ１、等価直列抵抗Ｒ１の直列回路部分と、等価並列容量Ｃ０とが並列に接続されてなる等価回路によって示される。この等価回路定数で上記直列共振周波数ｆｎを示すと、
ｆｎ＝（１／２π）・（Ｌ１・Ｃ１）−１／２・・・（１′）
となる。
【００３２】
この場合、上記の等価直列容量Ｃ１は以下の式（２）で表される。
Ｃ１＝η２／ｋｍ・・・（２）
ここで、ηは電気機械変換係数（振動による変位エネルギーが電気エネルギーに変換されるときの効率）である。そして、上記のバイアス電圧の変位に起因してＭＥＭＳレゾネータ１０のばね定数ｋｍが低下すると、等価直列容量Ｃ１は増加し、これによって上記式（１′）により共振周波数が低下することがわかる。
【００３３】
図６（ａ）には本実施形態の共振回路構成例を示す。ここで、図６（ａ）に示す第１実施形態の共振回路３０では、ＭＥＭＳレゾネータ１０と、前記ＭＥＭＳレゾネータ１０の第１の端子１０ａ側に設けられた第１の入出力部３０ａと、上記ＭＥＭＳレゾネータ１０の第２の端子部１０ｂ側に設けられた第２の入出力部３０ｂと、ＭＥＭＳレゾネータ１０の第１の端子１０ａと前記共振回路の第１の入出力部３０ａとの間に接続された結合容量Ｃｃ１と、前記ＭＥＭＳレゾネータ１０の第１の端子１０ａと前記結合容量Ｃｃ1との間の端子３１に接続された電圧印加手段２０とから構成される。
【００３４】
ここで、電圧印加手段２０は、図示例の場合、電位Ｖｂの電圧源と抵抗Ｒｐとによって構成される。端子３１の直流電位Ｖｐは電圧印加手段２０での外部印加電圧印加Ｖｂと同値となる。これは、直流的にはレゾネータ１０が容量素子として作用し、また、上記結合容量Ｃｃ１が、共振回路３０の第１の入出力部３０ａに接続される外部回路との間に介在するためである。
【００３５】
また、上記結合容量Ｃｃ１は、その両端に印加する電位差（＝電圧）により容量値が変化する電圧依存性を有する可変容量で構成する。本実施形態においてＣｃ１は可変容量であるが、これを結合容量と称するのは、共振回路３０を外部回路と接続した場合にＣｃ１が結合容量としての機能をも有するからであり、可変容量Ｃｃ１自体を何ら限定する趣旨ではない。
【００３６】
図６（ｂ）に前記共振回路３０を他回路と接続し、発振回路１５を構成した場合の構成例を示す。発振回路は、前記共振回路３０の他に、増幅回路部１６と出力緩衝部１７とから構成され、増幅回路１６の入力端子１６ａ、出力端子１６ｂの直流電位Ｖｉ及びＶｏは、能動回路の内部素子のバイアス電圧などにより決定し、一定値に設定される。図６（ｂ）において、共振回路３０の第１の入出力部３０ａは増幅回路部１６の入力端子１６ａの電位Ｖｉと同電位となり、また、共振回路３０の第２の入出力部３０ｂは増幅回路部１６の出力端子１６ｂの電位Ｖｏと同電位となる。また、図６（ａ）に示すように、ＭＥＭＳレゾネータ１０の第１の端子１０ａには、電圧印加手段２０により直流電位Ｖｐが印加される。
【００３７】
この結果、ＭＥＭＳレゾネータ１０の第１、第２の入力端子間の電位差はＶｐと端子３０ｂの電位Ｖｏとの差分値となり、この値がＭＥＭＳレゾネータ１０のバイアス電圧Ｖｃとなる。一方で、可変容量で構成された結合容量Ｃｃ１の両端の電位差は、前記Ｖｐと端子３０ａの電位Ｖｉとの差分値となり、この値が結合容量Ｃｃ１のバイアス電圧となる。
【００３８】
この第１実施形態では、結合容量Ｃｃ１が接続されるため、上記式（１′）とは異なり、共振周波数ｆｎは以下の式（３）で与えられる。
ｆｎ＝（１／２π）・（Ｌ１・Ｃ１）−１／２・{１＋Ｃ１／（Ｃ０＋Ｃｃ１）}１／２・・・（３）
式（３）は、前記結合容量Ｃｃ１が共振周波数を決定する一要素であり、この値を変更する事で共振周波数の制御が可能である事を示している。
【００３９】
本実施例では前記の通り上記結合容量Ｃｃ１を電圧依存型の可変容量とし、かつＭＥＭＳレゾネータの一端に印加される供給電位Ｖｐに連動して前記Ｃｃ１の容量値を制御する事を特徴とする。上記結合容量Ｃｃ１は供給電位Ｖｐの増加に対し、容量値が減少する特性を有する。
【００４０】
レゾネータの機械的なばね定数ｋｍは、前述の通り、バイアス電圧Ｖｃの増加に伴い減少するため、式（２）で示した通り、レゾネータの等価直列容量Ｃ１は増加する。これを式（３）にあてはめると、Ｃ1の増加により、共振周波数ｆｎは低下するが、同時に結合容量Ｃｃ１の値を減少させる事で、共振周波数の変位量を抑制する事が出来る。
【００４１】
また、上記の可変容量としては、標準的な半導体プロセスとの整合性を考慮した場合、図８（ａ）に示されるＭＯＳＦＥＴを用いたＭＯＳ容量を用いることができる。すなわち、ＭＯＳＦＥＴのソースとドレインを短絡し、これらとゲートとの間にＭＯＳ容量が構成される例を用いることができる。このＭＯＳ容量の容量値は図８（ｂ）の右側のグラフに示すように電圧依存性を有する。
【００４２】
また、上記の可変容量としては、前記ＭＯＳ容量の他、一般的にバリキャップ若しくはバラクタと呼ばれる可変容量ダイオード素子を用いても良い。この場合、ＭＯＳ容量と比較して高周波特性が良好であるため、より高い周波数の回路に本発明を適用する場合はバリキャップを用いる事が好ましい。なお、これら可変容量素子は方向性を有するため、本発明に適用する際にはその方向性に注意を払う必要がある。例えば、図６（ａ）においては、可変容量素子にＭＯＳ容量を用いる場合、端子３１の電位Ｖｐが端子３０ａの電位Ｖｉよりも高い場合は、端子３１側にＭＯＳ容量のゲート側を、端子３０ａ側にＭＯＳ容量のドレイン，ソース側を接続する必要がある。逆方向に接続した場合、ＭＯＳ容量は蓄積状態で動作するために、バイアス電圧に対する容量変位が発生しなくなる。
【００４３】
なお、上記のように結合容量そのものを可変容量で構成してもよいが、結合容量の少なくとも一部を可変容量で構成しても構わない。このように結合容量の少なくとも一部を可変容量で構成するとしているのは、結合容量Ｃｃ１自体が可変容量のみで構成されていてもよく、或いは、可変容量と、上記電圧領域で実質的に固定された容量値を有する付加容量との合成容量（並列合成容量又は直列合成容量）で構成されていてもよいという意味である。
【００４４】
図示例において、上記の可変容量は、共振回路３０の動作状態において、ＭＥＭＳレゾネータ１０に印加されるバイアス電圧Ｖｃが増加すると容量値が低下し、バイアス電圧Ｖｃが減少すると容量値が増大するように構成される。すなわち、第１実施形態の場合には、Ｖｃ＝Ｖｐ−Ｖｏであるので、第１の電位端子３１の電位Ｖｐが上昇するとレゾネータに印加されるバイアス電圧Ｖｃの増加とともに、レゾネータの共振周波数が下がる方向に作用するが、可変容量である結合容量Ｃｃ１の端子間の電位差も増加するのでその容量値が低下し、結合容量Ｃｃ１の変化分は共振周波数を上昇させる方向に寄与するため、共振回路の共振周波数の変動量を抑制する事が出来る。また、端子３１の電位Ｖｐが低下すると、バイアス電圧Ｖｃが減少するとともに、レゾネータの共振周波数が上がる方向に作用するが、結合容量Ｃｃ１の端子間の電位差も低下するのでその容量値が増大し、結合容量Ｃｃ１の変化分は共振周波数を低下させる方向に寄与するため、共振回路の共振周波数の変動量を抑制することが出来る。
【００４５】
なお、本発明の構成は、上記の例とは逆に、第１実施形態の場合、結合容量Ｃｃ１を両端電圧が増加すると容量値が単調に増加する電圧依存領域を備えた可変容量で構成することでも実現できる。
【００４６】
この場合、端子３１に印加されるバイアス電圧の増減に対する周波数変動幅は拡大するように作用するため、本発明の主目的である、バイアス電圧のばらつきに対する周波数の変動を抑制するとは逆の目的で、例えば、バイアス電圧により発振周波数を変動できる、電圧制御発振器（ＶＣＯ）の出力周波数範囲の拡大や、フィルタ回路における、帯域可変フィルタなどに適用する場合の帯域可変幅の拡大に有用である。
【００４７】
例えば、第１実施形態の場合には、Ｖｃ＝Ｖｐ−Ｖｏであるので、第１の電位端子３１の電位Ｖｐが上昇するとレゾネータに印加されるバイアス電圧Ｖｃの増加とともに、レゾネータの共振周波数が下がる方向に作用するが、可変容量である結合容量Ｃｃ１の端子間の電位差も増加するのでその容量値が増加し、結合容量Ｃｃ１の変化分も共振周波数を低下させる方向に寄与するため、共振回路の共振周波数の変動量が拡大する。また、端子３１の電位Ｖｐが低下すると、バイアス電圧Ｖｃの減少とともに、レゾネータの共振周波数が上がる方向に作用するが、結合容量Ｃｃ１の端子間の電位差も低下するため、その容量値も減少し、結合容量Ｃｃ１の変化分は共振周波数を上昇させる方向に寄与するため、共振回路の共振周波数の変動量が拡大する。
【００４８】
以上のように、可変容量が両端電圧の変化により容量値が単調に変化する電圧依存領域を有し、この電圧依存領域で動作させる場合に、その動作状況に応じて可変容量の電圧依存領域の特性を上述のいずれか（すなわち、両端電圧が増加すると容量値が単調に減少する特性か、或いは、その逆に両端電圧が増加すると容量値が単調に増加する特性か）に設定することにより、バイアス電圧の変化に起因する共振周波数の変動を、可変容量の容量値の変化に起因して共振周波数の変動幅を補償する、または増進させることが可能になる。
【００４９】
図７（ａ）には本実施形態の他の共振回路構成例を示す。ここで、図７（ａ）に示す第２実施形態の共振回路３０′では、ＭＥＭＳレゾネータ１０と、前記ＭＥＭＳレゾネータ１０の第１の端子１０ａ側に設けられた第１の入出力部３０ａと、上記ＭＥＭＳレゾネータ１０の第２の端子部１０ｂ側に設けられた第２の入出力部３０ｂと、ＭＥＭＳレゾネータ１０の第１の端子１０ａと前記共振回路の第１の入出力部３０ａとの間に接続された結合容量Ｃｃ１と、ＭＥＭＳレゾネータ１０の第２の端子１０ｂと前記共振回路の第２の入出力部３０ｂとの間に接続された結合容量Ｃｃ２と、前記ＭＥＭＳレゾネータ１０の第１の端子１０ａと前記結合容量Ｃｃ1との間の端子３１に接続された電圧印加手段２０Ａと、前記ＭＥＭＳレゾネータ１０の第２の端子１０ｂと前記結合容量Ｃｃ２との間の端子３２に接続された電圧印加手段２０Ｂとから構成される。これらの電圧印加手段２０Ａ及び２０Ｂは本発明の電圧印加手段２０′を構成する。
【００５０】
ここで、電圧印加手段２０Ａは、図示例の場合、電位Ｖｂの電圧源と抵抗Ｒｐとによって構成される。また、電圧印加手段２０Ｂは、電位Ｖｒｅｆの電圧源と抵抗Ｒｑとによって構成される。端子３１の直流電位Ｖｐ１は電圧印加手段２０での外部印加電圧印加Ｖｂと同値となる。これは、直流的にはレゾネータ１０が容量素子として作用し、また、上記結合容量Ｃｃ１が、共振回路３０の第１の入出力部３０ａに接続される外部回路との間に介在するためである。また、同様に端子３２の直流電位Ｖｐ２も電圧印加手段２０Ｂでの外部印加電圧印加Ｖｒｅｆと同値となる。
【００５１】
また、上記結合容量Ｃｃ１及びＣｃ２は、その両端に印加する電位差（＝電圧）により容量値が変化する電圧依存性を有する可変容量で構成する。
【００５２】
図７（ｂ）に前記共振回路３０′を他回路と接続し、発振回路１５′を構成した場合の構成例を示す。発振回路１５′は、前記共振回路３０′の他に、増幅回路部１８と出力緩衝部１９とから構成され、増幅回路１８の入力端子１８ａ、出力端子１８ｂの直流電位Ｖｉ２及びＶｏ２は、能動回路の内部素子のバイアス電圧などにより決定し、一定値に設定される。
【００５３】
図７（ｂ）において、共振回路３０′の第１の入出力部３０ａは増幅回路部１８の入力端子１８ａの電位Ｖｉ２と同電位となり、また、共振回路３０′の第２の入出力部３０ｂは増幅回路部１８の出力端子１８ｂの電位Ｖｏ２と同電位となる。また、図７（ａ）を鑑みると、ＭＥＭＳレゾネータ１０の第１の端子１０ａには電圧印加手段２０Ａにより直流電位Ｖｐ１が印加される。また、ＭＥＭＳレゾネータ１０の第２の端子１０ｂには電圧印加手段２０Ｂにより直流電位Ｖｐ２が印加される。
【００５４】
この結果、ＭＥＭＳレゾネータ１０の第１、第２の入力端子間の電位差はＶｐ１とＶｐ２との差分値となり、この値がＭＥＭＳレゾネータ１０のバイアス電圧Ｖｃとなる。一方で、可変容量で構成された結合容量Ｃｃ１の両端の電位差は、前記Ｖｐ１と端子３０ａの電位Ｖｉ２との差分値となり、この値が結合容量Ｃｃ１のバイアス電圧となる。
【００５５】
また、可変容量で構成された結合容量Ｃｃ２の両端の電位差は、前記Ｖｐ２と端子３０ｂの電位Ｖｏ２との差分値となり、この値が結合容量Ｃｃ２のバイアス電圧となる。
【００５６】
この第２実施形態では、結合容量Ｃｃ１及びＣｃ２が設けられることで、共振周波数ｆｎは以下の式（４）で与えられる。
ｆｎ＝（１／２π）・（Ｌ１・Ｃ１）−１／２・［１＋Ｃ１（Ｃｃ１＋Ｃｃ２）／｛Ｃｃ１・Ｃｃ２＋Ｃ０（Ｃｃ１＋Ｃｃ２）｝］１／２・・・（４）
なお、この場合にＣｃ１＝Ｃｃ２であれば、ｆｎ＝（１／２π）・（Ｌ１・Ｃ１）−１／２・［１＋Ｃ１／｛０．５Ｃｃ１＋Ｃ０｝］１／２・・・（５）となる。
したがって、この場合でも、上記式（１′）で示されるＭＥＭＳレゾネータ１０自体の共振周波数より高い共振周波数が得られることになる。
【００５７】
式（４）、及び式（５）は、前記結合容量Ｃｃ１，Ｃｃ２が共振周波数を決定する一要素であり、この値を変更する事で共振周波数の制御が可能である事を示している。
【００５８】
本実施例では前記の通り上記結合容量Ｃｃ１、及びＣｃ２を電圧依存型の可変容量とし、かつＭＥＭＳレゾネータの両端に印加されるバイアス電圧Ｖｐ１，Ｖｐ２に連動して前記Ｃｃ１及びＣｃ２の容量値を制御する事を特徴とする。
【００５９】
なお、上記結合容量Ｃｃ１及びＣｃ２は前記バイアス電圧Ｖｐ１，Ｖｐ２の増加に対し、減少する特性を有する。レゾネータの機械的なばね定数ｋｍは、前述の通り、バイアス電圧Ｖｐの増加に伴い減少するため、式（２）で示した通り、レゾネータの等価直列容量Ｃ１は増加する。これを式（３）にあてはめると、Ｃ1の増加により、共振周波数ｆｎは低下するが、同時に結合容量Ｃｃ１及びＣｃ２の値を減少させる事で、共振周波数の変位量を抑制する事が出来る。
【００６０】
また、上記の可変容量としては、第一の実施例に示した通り、ＭＯＳ容量や可変容量ダイオードを用いる事で実現できる。また、前記の通り、可変容量素子は方向性を有するため、本発明に適用する際にはその方向性に注意を払う必要がある。例えば、図７（ａ）においては、可変容量素子にＭＯＳ容量を用いる場合、Ｃｃ１については、端子３１の電位Ｖｐ１が端子３０ａの電位Ｖｉ２よりも高い場合は、端子３１側にＭＯＳ容量のゲート側を、端子３０ａ側にＭＯＳ容量のドレイン，ソース側を接続する必要がある。Ｃｃ２についても同様である。
【００６１】
なお、Ｖｐ１もしくはＶｐ２いずれかの電位が、端子３０ａ若しくは端子３０ｂの電位よりも低い場合は、可変容量素子を前記と逆方向に接続する必要がある。また、今回の発明の目的である、レゾネータの共振周波数の変動を抑圧するためには、電圧の増加に伴い、容量が増加する特性を有する可変容量を用いる必要がある。
【００６２】
なお、上記のように結合容量そのものを可変容量で構成してもよいが、結合容量の少なくとも一部を可変容量で構成しても構わない。このように結合容量の少なくとも一部を可変容量で構成するとしているのは、結合容量Ｃｃ１、もしくはＣｃ２自体が可変容量のみで構成されていてもよく、或いは、可変容量と、上記電圧領域で実質的に固定された容量値を有する付加容量との合成容量（並列合成容量又は直列合成容量）で構成されていてもよいという意味である。また、周波数変動抑制効果は減殺されるが、結合容量Ｃｃ１とＣｃ２のどちらか一方を電圧依存性のない固定容量で構成しても良い。
【００６３】
図示例において、上記の可変容量は、共振回路３０′の動作状態において、ＭＥＭＳレゾネータ１０に印加されるバイアス電圧Ｖｃが増加すると容量値が低下し、バイアス電圧Ｖｃが減少すると容量値が増大するように構成される。すなわち、第２実施形態の場合には、Ｖｃ＝Ｖｐ１−Ｖｐ２であるので、端子３２の電位Ｖｐ２が一定値に固定された状態で、端子３１の電位Ｖｐ１が上昇するとレゾネータに印加されるバイアス電圧Ｖｃの増加とともに、レゾネータの共振周波数が下がる方向に作用するが、可変容量である結合容量Ｃｃ１の端子間の電位差も増加するのでその容量値が低下し、結合容量Ｃｃ１の変化分は共振周波数を上昇させる方向に寄与するため、共振回路の共振周波数の変動量を抑制する事が出来る。また、端子３１の電位Ｖｐ１が低下すると、バイアス電圧Ｖｃが減少するとともに、レゾネータの共振周波数が上がる方向に作用するが、結合容量Ｃｃ１の端子間の電位差も低下するのでその容量値が増大し、結合容量Ｃｃ１の変化分は共振周波数を低下させる方向に寄与するため、共振回路の共振周波数の変動量を抑制することが出来る。
【００６４】
また、図示において、上記の可変容量は、共振回路３０′の動作状態において、ＭＥＭＳレゾネータ１０に印加されるバイアス電圧Ｖｃが増加すると容量値が低下し、バイアス電圧Ｖｃが減少すると容量値が増大するように構成される。すなわち、第２実施形態の場合には、Ｖｃ＝Ｖｐ１−Ｖｐ２であるので、端子３１の電位Ｖｐ１が上昇し、端子３２の電位Ｖｐ２がＶｐ１の変化幅に対して少ない割合で上昇した場合、レゾネータに印加されるバイアス電圧Ｖｃの増加とともに、レゾネータの共振周波数が下がる方向に作用するが、可変容量である結合容量Ｃｃ１の端子間の電位差も増加し、また、可変容量である結合容量Ｃｃ２の端子間の電位差も増加するので、これらの容量値が低下し、結合容量Ｃｃ１，Ｃｃ２の変化分は共振周波数を上昇させる方向に寄与するため、共振回路の共振周波数の変動量を抑制する事が出来る。また、端子３１の電位Ｖｐ１，端子３２の電位Ｖｐ２が低下した場合も同様に作用し、共振回路の共振周波数の変動量を抑制することが出来る。
【００６５】
なお、本発明の構成は、上記の例とは逆に、第２実施形態の場合、結合容量Ｃｃ１もしくはＣｃ２を両端電圧が増加すると容量値が単調に増加する電圧依存領域を備えた可変容量で構成することもできる。なお、このように構成する場合の作用については第１実施形態で説明したものと同様である。
【００６６】
以上のように、可変容量が両端電圧の変化により容量値が単調に変化する電圧依存領域を有し、この電圧依存領域で動作させる場合に、その動作状況に応じて可変容量の電圧依存領域の特性を上述のいずれか（すなわち、両端電圧が増加すると容量値が単調に減少する特性か、或いは、その逆に両端電圧が増加すると容量値が単調に増加する特性か）に設定することにより、バイアス電圧の変化に起因する共振周波数の変動態様に関して、可変容量の容量値の変化に起因して変動幅を低減させる、または増進させることが可能になる。
【００６７】
なお、結合容量の容量値、並びに、結合容量の少なくとも一部を構成する上記各種の可変容量の容量変化率は、実際に要求される共振周波数やバイアス電圧の値による両端電圧の範囲に応じて適宜に設定されることが好ましい。この場合に、可変容量自体の構造を適宜に設定することにより容量値や容量変化率を調整してもよいが、ＭＥＭＳレゾネータ１０に印加されるバイアス電圧と可変容量の両端電圧との関係を適宜に設定してもよい。いずれにしても、バイアス電圧の変動に起因する共振回路３０、３０′の共振周波数の変動を制御できるように構成すればよい。たとえば、バイアス電圧と可変容量の両端電圧の関係を変更する方法としては、結合容量Ｃｃ１、Ｃｃ２を可変容量に対し直列若しくは並列に（或いは双方の態様で）接続された他の容量との合成容量で構成する場合に、当該可変容量と他の容量との接続態様や接続数を変更することが挙げられる。
【００６８】
図９は、本発明に係る共振回路３０と、この共振回路３０に接続された信号回路部４０とを有する電子回路の実施例を示す概略回路構成図である。ここで、図示例では、第１実施形態と同様の共振回路３０を用いた発振回路を構成した場合を示している。なお、図示例では、共振回路３０として第１実施形態とは逆のＭＥＭＳレゾネータ１０の第２の端子１０ｂ側にのみ電位供給部３２及び結合容量Ｃｃ２を接続した場合を示してあるが、図６（ａ）に示す場合と実質的には等価である。
【００６９】
この実施例では、共振回路３０の入出力部３０ａ、３０ｂを信号回路部４０に接続し、この信号回路部４０には、共振回路３０と並列に接続された負性抵抗を有する増幅回路ＩＮＶ１と、共振回路３０と並列に接続された帰還抵抗Ｒｆｂとが設けられる。また、これらの増幅回路ＩＮＶ、帰還抵抗Ｒｆｂ及び共振回路３０の両端部は静電容量Ｃｇ及びＣｄを介して定電位（接地電位）に接続される。また、これらの並列回路は増幅回路ＩＮＶ２に接続され、この増幅回路ＩＮＶ２から出力電位Ｖｏｕｔが出力される。
【００７０】
図１０は電子回路の他の実施例２を示す概略回路構成図である。この実施例２は、上記第２実施形態の共振回路３０′と信号回路部４０で構成した発振回路を示すもので、共振回路３０′以外の構成は図９に示す実施例１と同様である。この実施例２では、共振回路３０′においてＭＥＭＳレゾネータ１０の両側にそれぞれバイアス回路２０′の電位供給部３１、３２及び結合容量Ｃｃ１、Ｃｃ２が設けられるため、ＭＥＭＳレゾネータ１０のバイアス電圧をより確実に設定する事が可能になる。なお、電位供給部３１，３２に供給するそれぞれの電位は任意であり、例えば、図示例のように一方に第１の電位Ｖｐを供給し、他方の第２の電位を接地電位とすることでバイアス電圧Ｖｃ＝Ｖｐを印加することができ、一方に第１の電位＋Ｖｐ／２を供給し、他方に第２の電位−Ｖｐ／２を供給することでも同じバイアス電圧Ｖｃ＝Ｖｐを印加することができる。
【００７１】
図１１は電子回路のさらに別の実施例３を示す概略回路構成図である。この実施例３においても、共振回路３０″以外の構成は上記各実施例と同様である。共振回路３０″では、バイアス回路により第２の電位を与える電位供給部３２と結合容量Ｃｃ２とが設けられる点で図９に示す実施例１と同様であるが、結合容量Ｃｃ２が可変容量Ｃｃ２′と付加容量Ｃｃ２″が並列に接続された合成容量によって構成される点で異なる。このように、結合容量が可変容量に他の静電容量が並列に接続された構成となっていても構わない。この場合には、結合容量Ｃｃ２の容量値が可変容量Ｃｃ２′の容量値と付加容量Ｃｃ２″の容量値の和となるため、結合容量Ｃｃ２の静電容量値を或る程度大きく確保するとともに、結合容量Ｃｃ２中の可変容量Ｃｃ２′の寄与割合を変えることで、可変容量Ｃｃ２′による共振回路３０″の共振周波数への影響度合を調整することが可能になる。
【００７２】
図１２（ａ）はラダー型フィルタ回路の基本構成及び周波数帯域特性を示す説明図、図１２（ｂ）は電子回路の異なる実施例４を示す回路図である。この実施例４も、本発明に係る共振回路３０を有する電子回路の実施例であるが、図示例では、第１実施形態と同様の共振回路３０を用いたフィルタ回路５０を構成した場合を示している。この実施例では、フィルタ回路５０の入出力部５０ａと５０ｂの間に直列共振器Ｒｓを直列に接続するとともに、入出力部５０ａと５０ｂの間と定電位（接地電位）とのに並列共振器Ｒｐを接続している。そして、これらの直列共振器Ｒｓ及び並列共振器Ｒｐとして上述の共振回路３０を用いる。
【００７３】
図１２（ａ）に示すように、ラダー型フィルタ回路においては、直列共振器Ｒｓと並列共振器Ｒｐによってバンドパスフィルタを構成することができる。一般に、直列共振器Ｒｓの共振周波数Ｆｓｒと反共振周波数Ｆｓａ、並列共振器Ｒｐの共振周波数Ｆｐｒと反共振周波数Ｆｐａにおいて、共振周波数ＦｓｒとＦｐｒを僅かに（通常は数％）ずらすことにより、帯域透過特性を得ることができる。図１２（ａ）に示す特性図では、信号透過率は直列共振器Ｒｓの共振周波数Ｆｓｒ＝並列共振器Ｒｐの反共振周波数Ｆｐａで最大値となり、透過帯域の下限は並列共振器Ｒｐの共振周波数Ｆｐｒ、透過帯域の上限は直列共振器Ｒｓの反共振周波数Ｆｓａとなる。このような構成では、各共振器の共振周波数を高精度に設定する必要があるため、上述の本発明の構成はきわめて有効である。
【００７４】
本実施例４では、例えば、図１２（ｂ）に示すように、フィルタ回路５０の入出力部５０ａと５０ｂの間に複数の直列共振器Ｒｓを直列に接続し、入出力部５０ａと５０ｂの間の各直列共振器Ｒｓの前後位置と定電位である接地電位との間に並列共振器Ｒｐを接続している。このように複数の直列共振器Ｒｓと複数の並列共振器Ｒｐを梯子状に接続している場合には、各共振器間の共振周波数を適宜の異なる値に調整することで所望の帯域を備えたフィルタ回路を構成できる。
【００７５】
なお、本実施例では基本的に実施例１の結合容量を合成容量で実現したが、実施例２の結合容量を合成容量で実現してもよい。また、合成容量としては、上記のように複数の容量を並列に接続する場合に限らず、複数の容量を直列に接続してもよい。例えば、上述のＭＩＳ構造若しくはＭＯＳ構造を有するダイオードで結合容量を構成する場合、半導体中の空乏層と絶縁層（酸化層）が共に誘電体として機能するので、実質的には可変容量と付加容量とが直列に接続された回路構造が構成されたものと見ることもできる。この場合には、接続態様に応じて複数の容量のうちの少なくとも一つの容量である可変容量に印加される両端電圧が小さくなるため、特に可変容量の使用可能な電圧領域が限定されている場合に、当該電圧領域で可変容量を使用するように設計することも考えられる。さらに、結合容量を直列及び／又は並列に接続された複数の容量からなる回路構造で構成しても構わない。
【００７６】
ここで、図６（ａ）に示す第１実施形態についてもう一度検討してみる。この第１実施形態において共振周波数を示す上記式（３）を書き直すと以下の式（６）が得られる。
ｆｎ＝（１／２π）・Ｌ１−１／２・{１／Ｃ１＋１／（Ｃ０＋Ｃｃ１）}１／２・・・（６）
この式（６）をみると、等価直列容量Ｃ１の逆数と、等価並列容量Ｃ０と結合容量Ｃｃ１の和の逆数とが同じ重みで共振周波数に影響を与えることがわかる。したがって、バイアス電圧の変化に起因する等価直列容量Ｃ１の変化率と結合容量Ｃｃ１の変化率との関係にも依存するが、両変化率の大きさに極端な差がなければ、Ｃ１と、Ｃ０とＣｃ１の和とがほぼ同じ値となっている場合に本発明の共振周波数の変動を最も抑制しやすくなることがわかる。
【００７７】
しかしながら、本発明では、可変容量を設けることでバイアス電圧の変動に起因するＭＥＭＳレゾネータ１０の共振周波数の変化をなくすことまでは必ずしも要求されず、当該共振周波数の変化を抑制すれば足りるので、必ずしも上記のように各容量値を精密に設定する必要はない。実際には、等価直列容量Ｃ１と等価並列容量Ｃ０はＭＥＭＳレゾネータ１０の構造に依存するために独立に制御することはできないため、結合容量を等価直列容量Ｃ１の１０分の１から１０倍の範囲内で動作するように設定することにより、共振周波数の変動の抑制効果を高めることができる。
【００７８】
ＭＥＭＳレゾネータ１０の一般的な構造寸法から見て、等価直列容量Ｃ１は１０−１２〜１０−１７Ｆ程度、等価並列容量Ｃ０は１０−１２〜１０−１４Ｆ程度、等価インダクタンスＬ１は１００〜１０−５Ｈ程度となる。例えば、結合容量Ｃｃ１（可変容量そのもので構成されている場合）が結合容量として最低限要求される容量値である１０−１２Ｆ程度であれば、等価直列容量Ｃ１、等価並列容量Ｃ０が１０−１２〜１０−１４Ｆ程度である場合、共振周波数の変動を充分に抑制することが可能になる。特に、ＭＥＭＳレゾネータ１０の構造を等価直列容量Ｃ１の値がＣ０と同じオーダーの値となるように設計すれば、結合容量Ｃｃ１の容量値を最低限要求される範囲内としつつ、バイアス電圧の変動に起因する共振周波数の変動をある程度抑制できる。
【００７９】
本実施形態の共振回路及びこれを含む電子回路では、バイアス電圧Ｖｃの変動に起因する振動子１０の共振周波数の変動態様を可変容量を用いることで制御することができるため、共振特性の安定化や共振周波数の可変幅の増大を図ることができる。また、バイアス電圧による共振周波数の変動態様が制御されるため、バイアス電圧で共振周波数を調整する際に共振周波数の調整精度の向上や調整範囲の増大を図ることができ、高品位の共振回路を構成することも可能になる。
【００８０】
本実施形態のＭＥＭＳレゾネータ１０は、上記結合容量Ｃｃ１、Ｃｃ２及び信号回路部と共通の基板上に構成されることが電子回路やこれを含む電子装置のコンパクト化、製造コストの低減等を図る上で好ましい。このように構成した一例を図１３に示す。図１３は、ＭＥＭＳレゾネータ１０と結合容量Ｃｃ１を半導体基板上に形成した構造を示す概略縦断面図である。シリコン等の半導体よりなる基板１上には絶縁膜２を介してＭＥＭＳレゾネータ１０が前述のように構成されている。一方、基板１の表層部には導電領域１Ａ（例えば、基板１がｐ型基板であればｎ型不純物領域で構成できる。）が形成され、この周囲に素子間分離膜３が酸化シリコン等の絶縁体で構成される。導電領域１Ａは絶縁膜２′を介して基板１上に形成された容量電極４と対向する。ここで、容量電極４は任意の導電材料で構成でき、任意の工程で形成できるが、ＭＥＭＳレゾネータ１０の固定電極１２（下部導電層）と同材質で構成され、同工程にて形成されることが好ましい。
【００８１】
また、導電領域１Ａの一部表面部分には不純物濃度を高めた低抵抗領域１Ｂ（上記の例ではｎ型ドーパントのドーピング濃度を高めた領域）が形成され、この低抵抗領域１Ｂは基板１上に形成された接続電極５に導電接続される。この接続電極５もまた、任意の導電材料で構成でき、任意の工程で形成できるが、ＭＥＭＳレゾネータ１０の固定電極１２（下部導電層）と同材質で構成され、同工程にて形成されることが好ましい。この導電領域１Ａ、絶縁膜２′、容量電極４及び接続電極５により構成されるＭＯＳ容量が結合容量Ｃｃ１となる。
【００８２】
基板１上には、酸化シリコン等よりなる層間絶縁膜６及び８と、ＭＥＭＳレゾネータ１０、結合容量Ｃｃ１及び図示しない信号回路部（図示しない基板１の表層部においてＣＭＯＳ構造等により構成される。）間の接続を行う配線層７及び９とが交互に積層され、上述のように一体化された電子装置が構成される。ここで、上記実施形態の構成では、例えば、配線層７中の配線部７Ａ（図示破線で示す。）によりＭＥＭＳレゾネータ１０の可動電極１３と結合容量Ｃｃ１とが導電接続される。図示例の場合には、ＭＥＭＳレゾネータ１０の端子部１０ａ，１０ｂ、結合容量Ｃｃ１の両端部に相当する部分が接続パッド１０ｘ、１０ｙ、Ｃｘ、Ｃｙとして外部と接続可能に構成され、例えば接続パッド１０ｘが電位供給部３１に相当しているが、このような態様に限定されるものではなく、必要のない接続パッドを設けなくても構わない。なお、最上層には保護膜１０が酸化シリコンと窒化シリコンの２層構造等により形成される。
【００８３】
ＭＥＭＳレゾネータ１０は、上記層間絶縁膜６，８、配線層７、９及び保護膜１０よりなる基板１上の積層構造に取り囲まれた収容空間１０Ａ内に配置される。この収容空間１０ＡはＭＥＭＳレゾネータ１０の動作を可能にするための空間であり、必要に応じて内部を減圧したり、適宜に封止したりしてもよい。この収容空間１０Ａは、たとえば、上記層間絶縁膜６、８及び保護膜１０を形成した後にフッ酸系エッチングによりこれらの層間絶縁膜６，８及び保護膜１０を除去するリリース工程で形成される。
【００８４】
上記のように集積回路技術（半導体製造技術）によってＭＥＭＳレゾネータ１０、結合容量Ｃｃ１及び信号回路部を同一基板１上に一体に構成することで、電子回路や電子装置をコンパクトに構成できるとともに製造が容易になる。
【００８５】
図１４は別の電子回路若しくは電子装置におけるＭＥＭＳレゾネータ１０及び結合容量Ｃｃ１の構成部分の例を示す。図示以外の構成は図１３に示すものと同様である。この例では、図１３に示すものと同様の部分には同一符号を付し、それらの説明は省略する。
【００８６】
この構成例においては、基板１の表層部に導電領域１Ｃ、１Ｅが形成され、その領域間にゲート絶縁膜２′が配置され、このゲート絶縁膜２′上にゲート電極４′が形成される。また、導電領域１Ｃは低抵抗領域１Ｄを介して基板１上のソース電極５Ａに導電接続され、導電領域１Ｄは低抵抗領域１Ｆを介して基板１上のドレイン電極５Ｂに導電接続される。これらの構造はＭＯＳＦＥＴ（ＭＯＳトランジスタ）を構成するが、本実施形態では、配線部７Ｂによってソースとドレインが短絡され、ゲート電極４′とソース・ドレイン間にＭＯＳ容量が構成され、これが結合容量Ｃｃ１とされる。また、振動子１０は配線層７Ｃにより結合容量Ｃｃ１と導電接続される。
【００８７】
上記各構成例においては、図１４に示すＭＯＳ容量を構成するＭＯＳＦＥＴと同様のトランジスタ構造によって増幅回路等（ＣＭＯＳ構造）を含む信号回路部が形成できる。
【００８８】
なお、本発明の共振回路とこれに接続される信号回路部を含む電子回路若しくは電子装置としては、上述の各実施形態や実施例に示す信号回路部４０のように発振回路を構成するものや上記フィルタ回路５０等の各種のフィルタ回路を構成するもの以外に、送受信回路などの種々の回路構成を実現することができる。特に、発振回路とフィルタ回路を含む電子装置など、各種の電子装置を構成できる。また、ＭＥＭＳレゾネータとバイアス回路からなる共振回路、信号回路部、電子回路等をそれぞれ、或いは、複数組み合わせて共通の基板上に構成することができる。
【００８９】
尚、本発明の共振回路、発振回路、フィルタ回路及び電子装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記の共振回路中には実質的、本質的な動作に影響を与えない種々の回路素子を組み込むことができる。
【符号の説明】
【００９０】
１…基板、２…絶縁膜、１０…ＭＥＭＳレゾネータ、１０ａ…第１の端子、１０ｂ…第２の端子、１１…下地層、１２…固定電極、１２ａ…対向部（振動子電極）、１３…可動電極、１３ａ…可動部（振動子電極）、２０、２０′２０Ａ、２０Ｂ…電圧印加手段（バイアス回路）、３０…共振回路、３０ａ…第１の入出力部、３０ｂ…第２の入出力部、３１、３２…電位供給部、４０…信号回路部、５０…フィルタ回路、Ｃｃ１、Ｃｃ２…結合容量、Ｃｃ２′…可変容量、Ｃｃ２″…付加容量、Ｃ１…等価直列容量、Ｃ０…等価並列容量、Ｌ１…等価インダクタンス、Ｒ１…等価抵抗、ＩＮＶ１…負性抵抗を有する増幅回路
【特許請求の範囲】
【請求項１】
基板と、
該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータと、
前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の一方に接続された第１の端子に接続された第１の入出力部と、
前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の他方に接続された第２の端子に接続された第２の入出力部と、
少なくとも前記第１の端子に電位を供給して前記第１の端子と前記第２の端子の間にバイアス電圧を印加する電圧印加手段と、
前記第１の端子と前記第１の入出力部の間に接続され、両端の電位差の変化で容量値が変化する可変容量と、
を具備することを特徴とする共振回路。
【請求項２】
前記可変容量は、その両端の電位差の変化により容量値が単調に変化する電圧依存領域を少なくとも一部に有し、当該電圧依存領域において前記バイアス電圧の増大により容量値が単調に減少する特性を備えることを特徴とする請求項１に記載の共振回路。
【請求項３】
前記電圧印加手段は、前記第１の端子に第１の電位を供給するとともに、前記第２の端子を接地電位とすることを特徴とする請求項１又は２に記載の共振回路。
【請求項４】
前記電圧印加手段は、前記第１の端子に第１の電位を供給するとともに、前記第２の端子に第２の電位を供給することを特徴とする請求項１又は２に記載の共振回路。
【請求項５】
前記可変容量と並列に接続された付加容量をさらに有することを特徴とする請求項１乃至４のいずれか一項に記載の共振回路。
【請求項６】
基板と、
該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータと、
該ＭＥＭＳレゾネータの前記固定電極と前記可動電極の一方に接続された第１の端子に接続された第１の入出力部と、
前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の他方に接続された第２の端子に接続された第２の入出力部と、
前記第１の端子に電位を供給することにより前記第１の端子と前記第２の端子の間に前記第１の端子に供給された電位が上昇するに従って増大するバイアス電圧を印加する電圧印加手段と、
前記第１の端子と前記第１の入出力部の間に接続され、前記第１の端子に供給された電位が上昇すると容量値が減少する可変容量と、
を具備することを特徴とする共振回路。
【請求項７】
請求項１乃至６のいずれか一項に記載の共振回路と、該共振回路に接続される増幅回路部を有する外部回路とで構成された発振回路。
【請求項８】
請求項１乃至６のいずれか一項に記載の共振回路を含むフィルタ回路。
【請求項９】
請求項１乃至８のいずれか一項に記載の回路を含む電子装置。
【請求項１０】
前記ＭＥＭＳレゾネータ、前記電圧印加手段、前記可変容量が同一基板上に形成されていることを特徴とする請求項１乃至６のいずれか一項に記載の共振回路。
【請求項１１】
前記ＭＥＭＳレゾネータ、前記電圧印加手段、前記可変容量及び前記増幅回路部が同一基板上に形成されていることを特徴とする請求項７に記載の発振回路。
【請求項１２】
前記ＭＥＭＳレゾネータ、前記電圧印加手段及び前記可変容量が同一基板上に形成されていることを特徴とする請求項８に記載のフィルタ回路。
【請求項１３】
請求項７に記載の発振回路と、請求項８に記載のフィルタ回路とが同一基板上に形成されていることを特徴とする電子装置。
【請求項１】
基板と、
該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータと、
前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の一方に接続された第１の端子に接続された第１の入出力部と、
前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の他方に接続された第２の端子に接続された第２の入出力部と、
少なくとも前記第１の端子に電位を供給して前記第１の端子と前記第２の端子の間にバイアス電圧を印加する電圧印加手段と、
前記第１の端子と前記第１の入出力部の間に接続され、両端の電位差の変化で容量値が変化する可変容量と、
を具備することを特徴とする共振回路。
【請求項２】
前記可変容量は、その両端の電位差の変化により容量値が単調に変化する電圧依存領域を少なくとも一部に有し、当該電圧依存領域において前記バイアス電圧の増大により容量値が単調に減少する特性を備えることを特徴とする請求項１に記載の共振回路。
【請求項３】
前記電圧印加手段は、前記第１の端子に第１の電位を供給するとともに、前記第２の端子を接地電位とすることを特徴とする請求項１又は２に記載の共振回路。
【請求項４】
前記電圧印加手段は、前記第１の端子に第１の電位を供給するとともに、前記第２の端子に第２の電位を供給することを特徴とする請求項１又は２に記載の共振回路。
【請求項５】
前記可変容量と並列に接続された付加容量をさらに有することを特徴とする請求項１乃至４のいずれか一項に記載の共振回路。
【請求項６】
基板と、
該基板上に形成された固定電極、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極を有するＭＥＭＳレゾネータと、
該ＭＥＭＳレゾネータの前記固定電極と前記可動電極の一方に接続された第１の端子に接続された第１の入出力部と、
前記ＭＥＭＳレゾネータの前記固定電極と前記可動電極の他方に接続された第２の端子に接続された第２の入出力部と、
前記第１の端子に電位を供給することにより前記第１の端子と前記第２の端子の間に前記第１の端子に供給された電位が上昇するに従って増大するバイアス電圧を印加する電圧印加手段と、
前記第１の端子と前記第１の入出力部の間に接続され、前記第１の端子に供給された電位が上昇すると容量値が減少する可変容量と、
を具備することを特徴とする共振回路。
【請求項７】
請求項１乃至６のいずれか一項に記載の共振回路と、該共振回路に接続される増幅回路部を有する外部回路とで構成された発振回路。
【請求項８】
請求項１乃至６のいずれか一項に記載の共振回路を含むフィルタ回路。
【請求項９】
請求項１乃至８のいずれか一項に記載の回路を含む電子装置。
【請求項１０】
前記ＭＥＭＳレゾネータ、前記電圧印加手段、前記可変容量が同一基板上に形成されていることを特徴とする請求項１乃至６のいずれか一項に記載の共振回路。
【請求項１１】
前記ＭＥＭＳレゾネータ、前記電圧印加手段、前記可変容量及び前記増幅回路部が同一基板上に形成されていることを特徴とする請求項７に記載の発振回路。
【請求項１２】
前記ＭＥＭＳレゾネータ、前記電圧印加手段及び前記可変容量が同一基板上に形成されていることを特徴とする請求項８に記載のフィルタ回路。
【請求項１３】
請求項７に記載の発振回路と、請求項８に記載のフィルタ回路とが同一基板上に形成されていることを特徴とする電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−２８７９２（Ｐ２０１０−２８７９２Ａ）
【公開日】平成２２年２月４日（２０１０．２．４）
【国際特許分類】
【出願番号】特願２００９−７３８１３（Ｐ２００９−７３８１３）
【出願日】平成２１年３月２５日（２００９．３．２５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年２月４日（２０１０．２．４）
【国際特許分類】
【出願日】平成２１年３月２５日（２００９．３．２５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]